CN107219741B - 发光部件、打印头和图像形成装置 - Google Patents

发光部件、打印头和图像形成装置 Download PDF

Info

Publication number
CN107219741B
CN107219741B CN201710156790.6A CN201710156790A CN107219741B CN 107219741 B CN107219741 B CN 107219741B CN 201710156790 A CN201710156790 A CN 201710156790A CN 107219741 B CN107219741 B CN 107219741B
Authority
CN
China
Prior art keywords
layer
light emitting
light
thyristor
thyristors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710156790.6A
Other languages
English (en)
Other versions
CN107219741A (zh
Inventor
近藤崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Business Innovation Corp filed Critical Fujifilm Business Innovation Corp
Priority to CN202110829602.8A priority Critical patent/CN113552784A/zh
Priority to CN202110829313.8A priority patent/CN113552783A/zh
Publication of CN107219741A publication Critical patent/CN107219741A/zh
Application granted granted Critical
Publication of CN107219741B publication Critical patent/CN107219741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
    • G03G15/0435—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure by introducing an optical element in the optical path, e.g. a filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Facsimile Heads (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及发光部件、打印头和图像形成装置，本发明所提供的发光部件的结构中具备依次成为导通状态的多个传输元件和与传输元件连接的发光元件，与发光元件和传输元件由同样的半导体多层膜构成的情况相比，本发明的发光部件容易独立地设定发光元件的特性和传输元件的特性。本发明的发光芯片(C)具备：依次成为导通状态的多个传输晶闸管(T)；多个置位晶闸管(S)，它们与多个传输晶闸管(T)分别连接，由于传输晶闸管(T)成为导通状态而成为能够转移至导通状态的状态；多个发光二极管(LED)，它们隔着隧道结分别层叠在多个置位晶闸管(S)上，在置位晶闸管(S)成为导通状态时，该发光元件发光或发光量增加。

Description

发光部件、打印头和图像形成装置
技术领域
本发明涉及发光部件、打印头和图像形成装置。
背景技术
在专利文献1中记载了一种发光元件阵列，其将多个能够从外部控制阈值电压或阈值电流的发光元件一维、二维或三维排列，将控制各发光元件的阈值电压或者阈值电流的电极相互电连接，在各发光元件上连接从外部施加电压或电流的时钟线。
在专利文献2中记载了一种自扫描型光源头，其具备：基板；以阵列状配设在基板上的面发光型半导体激光器；以及作为开关元件的晶闸管，其排列在基板上，使上述面发光型半导体激光器的发光选择性地导通/截止。
在专利文献3中记载了一种自扫描型发光装置，其构成pnpnpn6层半导体结构的发光元件，在两端的p型第一层和n型第六层以及中央的p型第三层和n型第四层上设置电极，pn层承担发光二极管功能，pnpn4层承担晶闸管功能。
【现有技术文献】
【专利文献】
专利文献1：日本特开平1-238962号公报
专利文献2：日本特开2009-286048号公报
专利文献3：日本特开2001-308385号公报
发明内容
发明所要解决的课题
但是，例如在具备传输部和发光部的自扫描发光元件阵列中，若发光部的发光元件为由与传输部同样的半导体多层膜构成的晶闸管，则难以独立地设定发光部中的发光元件的发光特性等和传输部的传输特性等。
因此，本发明的目的在于提供如下的发光部件等，在结构中具备依次成为导通状态的多个传输元件、以及与传输元件连接的发光元件，与发光元件和传输元件由同样的半导体多层膜构成的情况相比，容易独立地设定发光元件的特性和传输元件的特性。
用于解决课题的手段
方案1所述的发明为一种发光部件，其具备：依次成为导通状态的多个传输元件；多个置位晶闸管，它们与多个上述传输元件分别连接，由于该传输元件成为导通状态而成为能够转移至导通状态的状态；以及多个发光元件，它们隔着隧道结分别层叠在多个上述置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加。
方案2所述的发明为方案1所述的发光部件，其特征在于，上述置位晶闸管和上述发光元件中，构成该置位晶闸管的多个半导体层和构成该发光元件的多个半导体层隔着构成上述隧道结的半导体层而层叠。
方案3所述的发明为方案1或2所述的发光部件，其特征在于，上述隧道结被构成为，在上述发光元件被设定成正向偏压时，上述隧道结被设定成反向偏压。
方案4所述的发明为方案1～3中任一项所述的发光部件，其特征在于，构成上述置位晶闸管的多个半导体层、构成上述发光元件的多个半导体层、以及构成上述隧道结的半导体层中的任意半导体层使该发光元件中的电流路径变窄。
方案5所述的发明为方案4所述的发光部件，其特征在于，构成上述隧道结的半导体层使上述发光元件中的电流路径变窄。
方案6所述的发明为方案1～5中任一项所述的发光部件，其特征在于，构成上述置位晶闸管的多个半导体层和构成上述发光元件的多个半导体层中的至少一个半导体层的一部分或全部为分布布拉格反射层。
方案7所述的发明为方案1～6中任一项所述的发光部件，其特征在于，上述隧道结由多个半导体层构成，与多个上述半导体层中的至少一个半导体层的带隙对应的波长大于上述发光元件的发光波长。
方案8所述的发明为方案1～7中任一项所述的发光部件，其特征在于，上述隧道结位于由上述发光元件的发光而产生的驻波的波节处。
方案9所述的发明为一种打印头，其具备发光单元以及使从上述发光单元射出的光成像的光学单元，所述发光单元包括：依次成为导通状态的多个传输元件；多个置位晶闸管，它们与多个该传输元件分别连接，由于该传输元件成为导通状态而成为能够转移至导通状态的状态；以及多个发光元件，它们隔着隧道结分别层叠在多个该置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加。
方案10所述的发明为一种图像形成装置，其具备：图像保持体；带电单元，其使上述图像保持体带电；曝光单元，其借助光学单元对上述图像保持体进行曝光，该曝光单元包括：依次成为导通状态的多个传输元件；多个置位晶闸管，它们与多个该传输元件分别连接，由于该传输元件成为导通状态而成为能够转移至导通状态的状态；以及多个发光元件，它们隔着隧道结分别层叠在多个该置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加；显影单元，其对由上述曝光单元曝光而在上述图像保持体上形成的静电潜像进行显影；以及转印单元，其将在上述图像保持体上显影的图像转印到被转印体上。
发明效果
根据方案1的发明，与发光元件和传输元件由同样的半导体多层膜构成的情况相比，容易独立地设定发光元件的特性和传输元件的特性。
根据方案2、3的发明，与不使用隧道结的情况相比，能够降低施加到层叠的发光元件和置位晶闸管的电压。
根据方案4的发明，与不使电流路径变窄的情况相比，能够降低消耗电力。
根据方案5的发明，与隧道结不用于使电流路径变窄的情况相比，能够应用的衬底的选择范围变宽。
根据方案6的发明，与不使用分布布拉格反射层的情况相比，光利用效率提高。
根据方案7的发明，与和隧道结的材料的带隙对应的波长小于发光元件的发光波长的情况相比，能够降低电阻。
根据方案8的发明，与位于驻波波腹的情况相比，能够降低光吸收。
根据方案9的发明，与发光元件和传输元件由同样的半导体多层膜构成的情况相比，打印头的性能提高。
根据方案10的发明，与发光元件和传输元件由同样的半导体多层膜构成的情况相比，图像形成装置的性能提高。
附图说明
图1是示出第一实施方式所应用的图像形成装置的整体结构的一例的图。
图2是示出打印头结构的一例的剖面图。
图3是发光装置的一例的俯视图。
图4是示出发光芯片的结构、发光装置的信号发生电路的结构和电路基板上的布线(线)的结构的一例的图。
图5是说明第一实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片的电路结构的等效电路图。
图6是第一实施方式的发光芯片的平面布局图和剖面图的一例。图6的(a)是发光芯片的平面布局图，图6的(b)是图6的(a)的VIB-VIB线剖面图。
图7是置位晶闸管和发光二极管层叠而成的岛的放大剖面图。
图8是对置位晶闸管与发光二极管的层叠结构进一步说明的图。图8的(a)是置位晶闸管与发光二极管的层叠结构中的示意性能带图，图8的(b)是隧道结层的反向偏压状态下的能带图，图8的(c)示出隧道结层的电流电压特性。
图9是说明发光装置和发光芯片的动作的时序图。
图10是说明发光芯片的制造方法的图。图10的(a)是半导体层叠体形成工序，图10的(b)是n-欧姆电极和光射出口保护层形成工序，图10的(c)是露出隧道结层的蚀刻工序，图10的(d)是电流狭窄层中的电流阻止部形成工序，图10的(e)是露出p栅极层的蚀刻工序，图10的(f)是p-欧姆电极和背面电极形成工序。
图11是对变形例1-1进行说明的置位晶闸管与发光二极管层叠而成的岛的放大剖面图。
图12是对变形例1-2进行说明的置位晶闸管与发光二极管层叠而成的岛的放大剖面图。
图13是第二实施方式的发光芯片的置位晶闸管与发光二极管层叠而成的岛的放大剖面图。
图14是对变形例2-1进行说明的置位晶闸管与发光二极管层叠而成的岛的放大剖面图。
图15是对变形例2-2进行说明的置位晶闸管与发光二极管层叠而成的岛的放大剖面图。
图16是说明第三实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片的电路结构的等效电路图。
图17是第三实施方式的发光芯片的置位晶闸管与激光二极管层叠而成的岛的放大剖面图。
图18是对变形例3-1进行说明的置位晶闸管与激光二极管层叠而成的岛的放大剖面图。
图19是对变形例3-2进行说明的置位晶闸管与激光二极管层叠而成的岛的放大剖面图。
图20是对变形例3-3进行说明的置位晶闸管与激光二极管层叠而成的岛的放大剖面图。
图21是对变形例3-4进行说明的置位晶闸管与激光二极管层叠而成的岛的放大剖面图。
图22是用于说明第四实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片的电路结构的等效电路图。
图23是第四实施方式的发光芯片的置位晶闸管与垂直谐振面发光激光器层叠而成的岛的放大剖面图。
图24是对变形例4-1进行说明的置位晶闸管与垂直谐振面发光激光器层叠而成的岛的放大剖面图。
图25是对变形例4-2进行说明的置位晶闸管与垂直谐振面发光激光器层叠而成的岛的放大剖面图。
符号说明
1…图像形成装置、10…图像形成处理部、11…图像形成单元、12…感光鼓、14…打印头、30…图像输出控制部、40…图像处理部、62…电路基板、63…光源部、64…棒状透镜阵列、65…发光装置、80…衬底、81…p阳极层、81b、86b…电流狭窄层、82…n栅极层、83…p栅极层、84…n阴极层、85…隧道结层、85a…n++层、85b…p++层、86…p阳极层、87…发光层、88…n阴极层、89…光射出口保护层、90…保护层、91…背面电极、101…传输部、102…发光部、110…信号发生电路、120…传输信号发生部、140…点亮信号发生部、160…基准电位供给部、170…电源电位供给部、301～306…岛、
Figure BDA0001247282180000051
…第一传输信号、
Figure BDA0001247282180000052
…第二传输信号、
Figure BDA0001247282180000053
…点亮信号、α…电流通过部(区域)、β…电流阻止部(区域)、C(C1～C40)…发光芯片、D(D1～D127)…耦合二极管、LED(LED1～LED128)…发光二极管、LD(LD1～LD128)…激光二极管、SD…启动二极管、T(T1～T128)…传输晶闸管、VCSEL(VCSEL1～VCSEL128)…垂直谐振面发光激光器、Vga…电源电位、Vsub…基准电位
具体实施方式
下面参照所附的附图对本发明的实施方式进行详细说明。
另外，在下文中，将铝记为Al等，使用元素记号进行记载。
[第一实施方式]
(图像形成装置1)
图1是示出第一实施方式所应用的图像形成装置1的整体结构的一例的图。图1所示的图像形成装置1是所谓的级联型图像形成设备。该图像形成装置1具备：图像形成处理部10，其基于各色的图像数据进行图像形成；图像输出控制部30，其控制图像形成处理部10；以及图像处理部40，其与例如个人计算机(PC)2或图像读取装置3连接，对从它们接收的图像数据进行预定图像处理。
图像形成处理部10具备隔着预定间隔并排设置的图像形成单元11Y、11M、11C、11K(在不进行区分的情况下，记为图像形成单元11)。图像形成单元11具备：作为图像保持体的一例的感光鼓12，其形成静电潜像并保持色调剂图像；作为带电单元的一例的带电器13，其使感光鼓12的表面带电至预定电位；打印头14，其对通过带电器13带电的感光鼓12进行曝光；以及作为显影单元的一例的显影器15，其对由打印头14得到的静电潜像进行显影。各图像形成单元11Y、11M、11C、11K分别形成黄色(Y)、品红(M)、青色(C)、黑色(K)的色调剂图像。
另外，对于图像形成处理部10来说，为了将由各图像形成单元11Y、11M、11C、11K的感光鼓12形成的各色的色调剂图像多重转印到作为被转印体的一例的记录纸张25上，该图像形成处理部10具备：纸张传送带21，其传送该记录纸张25；驱动辊22，其驱动纸张传送带21；作为转印单元的一例的转印辊23，其将感光鼓12的色调剂图像转印到记录纸张25上；以及定影器24，其将色调剂图像定影到记录纸张25上。
在该图像形成装置1中，图像形成处理部10基于从图像输出控制部30供给的各种控制信号进行图像形成动作。这样，在基于图像输出控制部30的控制下，从个人计算机(PC)2或图像读取装置3接收的图像数据被图像处理部40施以图像处理，被供给至图像形成单元11。并且，例如在黑色(K)的图像形成单元11K中，感光鼓12在沿箭头A方向旋转的同时被带电器13带电至预定电位，基于从图像处理部40供给的图像数据，由发光的打印头14进行曝光。由此，在感光鼓12上形成与黑色(K)图像相关的静电潜像。并且，在感光鼓12上形成的静电潜像被显影器15显影，在感光鼓12上形成黑色(K)的色调剂图像。在图像形成单元11Y、11M、11C中也分别形成黄色(Y)、品红(M)、青色(C)的各色色调剂图像。
由各图像形成单元11形成的感光鼓12上的各色色调剂图像通过施加到转印辊23上的转印电场被依次静电转印到随着在箭头B方向上移动的纸张传送带21的移动而供给的记录纸张25上，在记录纸张25上形成各色色调剂叠加而成的合成色调剂图像。
其后，静电转印了合成色调剂图像的记录纸张25被传送到定影器24。传送到定影器24的记录纸张25上的合成色调剂图像被定影器24进行了利用热和压力的定影处理，被定影到记录纸张25上，从图像形成装置1中排出。
(打印头14)
图2是示出打印头14的结构的一例的剖面图。作为曝光单元的一例的打印头14具备：壳体61；作为发光单元的一例的发光装置65，其具备光源部63，该光源部63具备对感光鼓12进行曝光的多个发光元件(在第一实施方式中，是作为发光元件的一例的发光二极管LED)；以及作为光学单元的一例的棒状透镜阵列64，其将从光源部63射出的光成像到感光鼓12的表面。
发光装置65具备上述的光源部63、搭载驱动光源部63的信号发生电路110(参照后述的图3)等的电路基板62。
壳体61例如由金属形成，支承电路基板62和棒状透镜阵列64，按照使光源部63的发光元件的发光面成为棒状透镜阵列64的焦平面的方式进行设定。另外，棒状透镜阵列64沿着感光鼓12的轴向(其为主扫描方向，是后述的图3、图4的(b)的X方向)进行配置。
(发光装置65)
图3是发光装置65的一例的俯视图。
在图3中例示的发光装置65中，光源部63具有如下构成：在电路基板62上，40个作为发光部件的一例的发光芯片C1～C40(在不区分的情况下，记为发光芯片C)在作为主扫描方向的X方向上曲折交错地排列成两行。发光芯片C1～C40的结构可以相同。
在本说明书中，使用“～”表示用编号彼此区分的多个构成要件，并且包括“～”前后所记载的编号以及其间的编号的元件。例如，发光芯片C1～C40包括从发光芯片C1按编号顺序一直到发光芯片C40。
另外，在第一实施方式中，作为发光芯片C的数量，使用合计40个发光芯片，但并不限定于此。
并且，发光装置65搭载驱动光源部63的信号发生电路110。信号发生电路110由例如集成电路(IC)等构成。另外，发光装置65也可以不搭载信号发生电路110。此时，信号发生电路110被设在发光装置65的外部，经电缆等供给控制发光芯片C的控制信号等。此处，设为发光装置65具备信号发生电路110而进行说明。
关于发光芯片C的排列的详细内容在下文叙述。
图4是示出发光芯片C的结构、发光装置65的信号发生电路110的结构和电路基板62上的布线(线)的结构的一例的图。图4的(a)表示发光芯片C的结构，图4的(b)表示发光装置65的信号发生电路110的结构和电路基板62上的布线(线)的结构。另外，在图4的(b)中，示出了发光芯片C1～C40中的发光芯片C1～C9的部分。
首先，对图4的(a)所示的发光芯片C的结构进行说明。
发光芯片C具备发光部102，发光部102的结构中包含多个发光元件(在第一实施方式中为发光二极管LED1～LED128(在不区分的情况下，记为发光二极管LED))，在表面形状为矩形的衬底80的表面上，在接近一个长边的一侧沿着长边呈线状设置上述多个发光元件。此外，发光芯片C在衬底80表面的长边方向的两端部具有用于接收各种控制信号等的多个作为焊接焊盘的端子(
Figure BDA0001247282180000081
端子、
Figure BDA0001247282180000082
端子、Vga端子、
Figure BDA0001247282180000083
端子)。另外，这些端子从衬底80的一端部按照
Figure BDA0001247282180000084
端子、
Figure BDA0001247282180000085
端子的顺序设置，从衬底80的另一端部按照Vga端子、
Figure BDA0001247282180000086
端子的顺序设置。并且，发光部102被设置在
Figure BDA0001247282180000087
端子与
Figure BDA0001247282180000088
端子之间。此外，在衬底80的背面设置作为Vsub端子的背面电极91(参照后述的图6)。
另外，“线状”并不限于多个发光元件如图4的(a)所示那样在一条直线上排列的情况，多个发光元件中的各发光元件也可以为在与直线方向垂直的方向上具有相互不同的偏移量来进行排列的状态。例如，在将发光元件的发光面(后述图6中的发光二极管LED的区域311)设为像素时，各发光元件可以在与直线方向垂直的方向上以几个像素或几十个像素的偏移量进行配置。另外，可以在相邻的发光元件间交替呈之字状配置、或者可以每多个发光元件呈之字状配置。
接着利用图4的(b)对发光装置65的信号发生电路110的结构和电路基板62上的布线(线)的结构进行说明。
如上所述，在发光装置65的电路基板62上搭载信号发生电路110和发光芯片C1～C40，设置将信号发生电路110和发光芯片C1～C40连接的布线(线)。
首先，对信号发生电路110的结构进行说明。
在信号发生电路110中，利用图像输出控制部30和图像处理部40(参照图1)输入图像处理后的图像数据和各种控制信号。信号发生电路110基于这些图像数据和各种控制信号进行图像数据的排序、光量的校正等。
并且，信号发生电路110具备传输信号发生部120，其基于各种控制信号向发光芯片C1～C40发送第一传输信号
Figure BDA0001247282180000091
第二传输信号
Figure BDA0001247282180000092
另外，信号发生电路110具备点亮信号发生部140，其基于各种控制信号向发光芯片C1～C40分别发送点亮信号
Figure BDA0001247282180000094
(在不区分的情况下，记为点亮信号
Figure BDA0001247282180000093
)。
另外，信号发生电路110具备：基准电位供给部160，其向发光芯片C1～C40供给作为电位基准的基准电位Vsub；电源电位供给部170，其供给用于驱动发光芯片C1～C40的电源电位Vga。
接着对发光芯片C1～C40的排列进行说明。
奇数编号的发光芯片C1、C3、C5、…在各衬底80的长边方向上隔着间隔排列成一列。偶数编号的发光芯片C2、C4、C6、…也同样地在各衬底80的长边方向上隔着间隔排列成一列。并且，奇数编号的发光芯片C1、C3、C5、…和偶数编号的发光芯片C2、C4、C6、…按照设置在发光芯片C的发光部102侧的长边相对的方式在相互旋转180°的状态下曲折交错地排列。并且，在发光芯片C之间也按照发光元件在主扫描方向(X方向)上以预定间隔排列的方式进行位置设定。另外，在图4的(b)的发光芯片C1～C40中，图4的(a)所示的发光部102的发光元件的排列(在第一实施方式中为发光二极管LED1～LED128的编号顺序)方向用箭头表示。
对于连接信号发生电路110与发光芯片C1～C40的布线(线)进行说明。
在电路基板62上设置电源线200a，其与设置在发光芯片C的衬底80的背面的作为Vsub端子的背面电极91(参照后述的图6)连接，供给基准电位Vsub。
并且，在电路基板62上设置电源线200b，其与设置在发光芯片C上的Vga端子连接，供给用于驱动的电源电位Vga。
在电路基板62上设有用于从信号发生电路110的传输信号发生部120向发光芯片C1～C40的
Figure BDA0001247282180000101
端子发送第一传输信号
Figure BDA0001247282180000102
的第一传输信号线201、用于向发光芯片C1～C40的
Figure BDA0001247282180000105
端子发送第二传输信号
Figure BDA0001247282180000103
的第二传输信号线202。第一传输信号
Figure BDA0001247282180000104
第二传输信号
Figure BDA0001247282180000106
被共同(并行)地发送到发光芯片C1～C40。
另外，在电路基板62上设有点亮信号线204-1～204-40(在不区分的情况下，记为点亮信号线204)，其经各限流电阻RI从信号发生电路110的点亮信号发生部140向各发光芯片C1～C40的各
Figure BDA0001247282180000107
端子发送点亮信号
Figure BDA0001247282180000108
如以上所说明，向电路基板62上的全部发光芯片C1～C40共同地供给基准电位Vsub、电源电位Vga。第一传输信号
Figure BDA0001247282180000109
第二传输信号
Figure BDA00012472821800001010
也共同(并列)地发送到发光芯片C1～C40。另一方面，点亮信号
Figure BDA00012472821800001011
分别单独地发送到发光芯片C1～C40。
(发光芯片C)
图5是说明第一实施方式的搭载有自扫描发光元件阵列(SLED：Self-ScanningLight Emitting Device)的发光芯片C的电路结构的等效电路图。除了端子(
Figure BDA00012472821800001012
端子、
Figure BDA00012472821800001013
端子、Vga端子、
Figure BDA00012472821800001014
端子)以外，以下所说明的各元件基于发光芯片C上的布局(参照后述的图6)进行配置。另外，端子(
Figure BDA00012472821800001015
端子、
Figure BDA00012472821800001016
端子、Vga端子、
Figure BDA00012472821800001017
端子)的位置与图4的(a)不同，但为了说明与信号发生电路110之间的连接关系而在图中左端示出。并且，设于衬底80背面的Vsub端子被引出到衬底80外来示出。
此处，在与信号发生电路110的关系中，以发光芯片C1为例对发光芯片C进行说明。此处，在图5中，将发光芯片C记为发光芯片C1(C)。其他发光芯片C2～C40的结构与发光芯片C1相同。
发光芯片C1(C)具备由发光二极管LED1～LED128构成的发光部102(参照图4的(a))。
并且，发光芯片C1(C)具备置位晶闸管S1～S128(在不区分的情况下，记为置位晶闸管S)。发光二极管LED1～LED128和置位晶闸管S1～S128中，相同编号的发光二极管LED与置位晶闸管S串联连接。
另外，如后述的图6的(b)所示，在衬底80上以线状排列的置位晶闸管S上层叠发光二极管LED。由此，发光二极管LED1～LED128也以线状排列。
并且，发光芯片C1(C)具备与发光二极管LED1～LED128、置位晶闸管S1～S128同样地以线状排列的传输晶闸管T1～T128(在不区分的情况下，记为传输晶闸管T)。
另外，在此，作为传输元件的一例，使用传输晶闸管T进行了说明，但只要为依次成为导通状态的元件，也可以使用其他电路元件，例如可以使用移位寄存器或多个晶体管组合而成的电路元件。
另外，发光芯片C1(C)中，传输晶闸管T1～T128分别依编号顺序将两个组对，在各对之间具备耦合二极管D1～D127(在不区分的情况下，记为耦合二极管D)。
此外，发光芯片C1(C)具备电源线电阻Rg1～Rg128(在不区分的情况下，记为电源线电阻Rg)。
另外，发光芯片C1(C)具备一个启动二极管SD。并且具备限流电阻R1、R2，该限流电阻R1、R2是为了防止后述的发送第一传输信号
Figure BDA0001247282180000111
的第一传输信号线72和发送第二传输信号
Figure BDA0001247282180000112
的第二传输信号线73中流过过剩的电流而设置的。
在此，传输部101由置位晶闸管S1～S128、传输晶闸管T1～T128、电源线电阻Rg1～Rg128、耦合二极管D1～D127、启动二极管SD、限流电阻R1、R2构成。
发光部102的发光二极管LED1～LED128、传输部101的置位晶闸管S1～S128、传输晶闸管T1～T128在图5中从左侧起依编号顺序排列。此外，耦合二极管D1～D127、电源线电阻Rg1～Rg128也从图中左侧起依编号顺序排列。
并且，在图5中，从上起依传输部101、发光部102的顺序排列。
在第一实施方式中，发光部102中的发光二极管LED、传输部101中的置位晶闸管S、传输晶闸管T、电源线电阻Rg分别为128个。另外，耦合二极管D的数量比传输晶闸管T的数量少1个，为127个。
发光二极管LED等的数量并不限定于上述数量，只要为预定的数量即可。并且，传输晶闸管T的数量可以大于发光二极管LED的数量。
上述的发光二极管LED是具备阳极端子(阳极)和阴极端子(阴极)这两个端子的半导体元件，晶闸管(置位晶闸管S、传输晶闸管T)是具有阳极端子(阳极)、栅极端子(栅极)和阴极端子(阴极)这三个端子的半导体元件，耦合二极管D1和启动二极管SD是具备阳极端子(阳极)和阴极端子(阴极)这两个端子的半导体元件。
另外，如下文所述，发光二极管LED、晶闸管(置位晶闸管S、传输晶闸管T)、耦合二极管D1和启动二极管SD有时不一定具备以电极形式构成的阳极端子、栅极端子、阴极端子。因此，在下文中，有时省略端子而以()内来记载。
接着对发光芯片C1(C)中的各元件的电连接进行说明。
传输晶闸管T、置位晶闸管S各自的阳极与发光芯片C1(C)的衬底80连接(公共阳极)。
并且，这些阳极经由设置在衬底80背面的作为Vsub端子的背面电极91(参照后述的图6的(b))与电源线200a(参照图4的(b))连接。该电源线路200a由基准电位供给部160供给基准电位Vsub。
另外，该连接为使用p型衬底80时的结构，在使用n型衬底的情况下，极性相反，在使用未添加杂质的本质(i)型衬底的情况下，在衬底的设有传输部101和发光部102的一侧设置有与供给基准电位Vsub的电源线200a连接的端子。
沿着传输晶闸管T的排列，奇数编号的传输晶闸管T1、T3、…的阴极与第一传输信号线72连接。并且，第一传输信号线72经限流电阻R1与
Figure BDA0001247282180000121
端子连接。第一传输信号线201(参照图4的(b))与该
Figure BDA0001247282180000122
端子连接，第一传输信号
Figure BDA0001247282180000123
从传输信号发生部120被发送到该
Figure BDA0001247282180000124
端子。
另一方面，沿着传输晶闸管T的排列，偶数编号的传输晶闸管T2、T4、…的阴极与第二传输信号线73连接。并且，第二传输信号线73经限流电阻R2与
Figure BDA0001247282180000125
端子连接。第二传输信号线202(参照图4的(b))与该
Figure BDA0001247282180000127
端子连接，第二传输信号
Figure BDA0001247282180000126
从传输信号发生部120被发送到该
Figure BDA0001247282180000128
端子。
发光二极管LED1～LED128的阴极与点亮信号线75连接。点亮信号线75与
Figure BDA00012472821800001210
端子连接。在发光芯片C1中，
Figure BDA0001247282180000129
端子经由设置在发光芯片C1(C)的外侧的限流电阻RI与点亮信号线204-1连接，点亮信号
Figure BDA00012472821800001216
从点亮信号发生部140被发送到
Figure BDA00012472821800001211
端子(参照图4的(b))。点亮信号
Figure BDA00012472821800001215
供给用于点亮发光二极管LED1～LED128的电流。另外，点亮信号线204-2～204-40分别经由限流电阻RI连接到其他发光芯片C2～C40的
Figure BDA00012472821800001212
端子，点亮信号
Figure BDA00012472821800001214
从点亮信号发生部140被发送到这些
Figure BDA00012472821800001213
端子(参照图4的(b))。
传输晶闸管T1～T128的各栅极Gt1～Gt128(在不区分的情况下，记为栅极Gt)与相同编号的置位二极管S1～S128的栅极Gs1～Gs128(在不区分的情况下，记为栅极Gs)以一对一的方式连接。由此，栅极Gt1～Gt128与栅极Gs1～Gs128中，相同编号的栅极为同电位。从而，例如记载为栅极Gt1(栅极Gs1)，表示电位相同。
传输晶闸管T1～T128的各栅极Gt1～Gt128依编号顺序将每两个组对，在每两个组对而成的一对栅极Gt之间分别连接耦合二极管D1～D127。即，耦合二极管D1～D127按照分别被夹在各栅极Gt1～Gt128之间的方式进行串联连接。并且，耦合二极管D1的方向是电流从栅极Gt1流向栅极Gt2的方向。对于其他耦合二极管D2～D127也是同样的。
传输晶闸管T的栅极Gt(栅极Gs)经由与各传输晶闸管T对应设置的电源线电阻Rg与电源线71连接。电源线71与Vga端子连接。电源线200b(参照图4的(b))与Vga端子连接，电源电位Vga从电源电位供给部170被供给到Vga端子。
并且，传输晶闸管T1的栅极Gt1与启动二极管SD的阴极端子连接。另一方面，启动二极管SD的阳极与第二传输信号线73连接。
图6是第一实施方式的发光芯片C的平面布局图和剖面图的一例。图6的(a)是发光芯片C的平面布局图，图6的(b)是图6的(a)的VIB-VIB线剖面图。由于在此未示出发光芯片C与信号发生电路110的连接关系，因而不需要以发光芯片C1为例。因此记为发光芯片C。
在图6的(a)中，示出了以发光二极管LED1～LED4、置位晶闸管S1～S4、传输晶闸管T1～T4为中心的部分。另外，端子(
Figure BDA0001247282180000131
端子、
Figure BDA0001247282180000132
端子、Vga端子、
Figure BDA0001247282180000133
端子)的位置与图4的(a)中不同，但为了便于说明，在图中左端部示出。并且，设于衬底80背面的Vsub端子(背面电极91)被引出到衬底80外来示出。若与图4的(a)对应地设置端子，则
Figure BDA0001247282180000134
端子、
Figure BDA0001247282180000135
端子、限流电阻R2被设置在衬底80的右端部。另外，启动二极管SD可以设置在衬底80的右端部。
图6的(b)是图6的(a)的VIB-VIB线剖面图，在该图6的(b)中，从图中下方起示出了发光二极管LED1/置位晶闸管S1、传输晶闸管T1、耦合二极管D1和电源线电阻Rg1。另外，使发光二极管LED1与置位晶闸管S1层叠。
并且，在图6的(a)、(b)的图中，将主要的元件和端子用名字来记载。
首先利用图6的(b)对发光芯片C的截面结构进行说明。
在p型衬底80(衬底80)上依序设置p型阳极层81(p阳极层81)、n型栅极层82(n栅极层82)、p型栅极层83(p栅极层83)和n型阴极层84(n阴极层84)。另外，在下文中，使用()内的记载。在其他情况下也是同样的。
并且，在n阴极层84上设置隧道结(隧道二极管)层85。
进一步，在隧道结层85上设置p型阳极层86(p阳极层86)、发光层87、n型阴极层88(n阴极层88)。
并且，在发光二极管LED1上设置光射出口保护层89，其由对于发光二极管LED所射出的光具有透光性的绝缘材料构成。
并且，如图6的(b)所示，在发光芯片C上设置保护层90，该保护层90按照覆盖这些岛的表面和侧面的方式设置，并由透光性的绝缘材料构成。并且，这些岛与电源线71、第一传输信号线72、第二传输信号线73、点亮信号线75等的布线经由设置在保护层90上的通孔(在图6的(a)中以○表示)进行连接。在以下的说明中，省略对于保护层90和通孔的说明。
另外，如图6的(b)所示，在衬底80的背面设置作为Vsub端子的背面电极91。
p阳极层81、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87、n阴极层88分别为半导体层，通过外延生长依次层叠。并且，将岛间的半导体层通过蚀刻(平台蚀刻)除去以使它们成为相互隔离的多个岛(island)(后述的岛301、302、303、…)。另外，p阳极层81可以被隔离、也可以不被隔离。在图6的(b)中，p阳极层81在厚度方向上有一部分被隔离。另外，p阳极层81也可以兼作衬底80。
使用p阳极层81、n栅极层82、p栅极层83和n阴极层84构成置位晶闸管S、传输晶闸管T、耦合二极管D、电源线电阻Rg等(在图6的(b)中为置位晶闸管S1、传输晶闸管T1、耦合二极管D1、电源线电阻Rg1)。
在此，p阳极层81、n栅极层82、p栅极层83、n阴极层84的记载与构成置位晶闸管S和传输晶闸管T的情况下的功能(作用)相对应。即，p阳极层81起到阳极的作用、n栅极层82和p栅极层83起到栅极的作用、n阴极层84起到阴极的作用。在构成耦合二极管D、电源线电阻Rg的情况下，如下文所述发挥出不同的功能(作用)。
发光二极管LED(在图6的(b)中为发光二极管LED1)由p阳极层86、发光层87、n阴极层88构成。
并且，p阳极层86、n阴极层88的记载也同样地与构成发光二极管LED的情况下的功能(作用)相对应。即，p阳极层86起到阳极的作用、n阴极层88起到阴极的作用。
如下文所说明，多个岛包括不具备p阳极层81、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87、n阴极层88的多个层中的一部分层的情况。例如，岛302不具备隧道结层85的一部分或全部、p阳极层86、发光层87、n阴极层88。
另外，多个岛包括不具备层的一部分的情况。例如，岛302具备p阳极层81、n栅极层82、p栅极层83、n阴极层84，但仅具备n阴极层84的一部分。
其次，利用图6的(a)对发光芯片C的平面布局进行说明。
在岛301中设置有置位晶闸管S1和发光二极管LED1。在岛302中设置有传输晶闸管T1、耦合二极管D1。在岛303中设置有电源线电阻Rg1。在岛304中设置有启动二极管SD。在岛305中设置有限流电阻R1、在岛306中设置有限流电阻R2。
并且，在发光芯片C中，并列地形成多个与岛301、302、303同样的岛。在这些岛中，置位晶闸管S2、S3、S4、…、发光二极管LED2、LED3、LED4、…、传输晶闸管T2、T3、T4、…、耦合二极管D2、D3、D4、…等与岛301、302、303同样地进行设置。
此处，通过图6的(a)、图6的(b)对岛301～岛306进行详细说明。
如图6的(a)所示，在岛301中设置有置位晶闸管S1和发光二极管LED1。
置位晶闸管S1由p阳极层81、n栅极层82、p栅极层83、n阴极层84构成。并且，将在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84而露出的p栅极层83上设置的p型欧姆电极331(p-欧姆电极331)作为栅极Gs1的电极(有时记为栅极端子Gs1)。
另一方面，发光二极管LED1由p阳极层86、发光层87、n阴极层88构成。发光二极管LED1隔着隧道结层85而层叠在置位晶闸管S1的n阴极层84上。并且，将设置在n阴极层88(区域311)上的n型欧姆电极321(n-欧姆电极321)作为阴极电极。
另外，在p阳极层86中包含电流狭窄层86b(参照后述的图7)。电流狭窄层86b是为了将流过发光二极管LED的电流限制在发光二极管LED的中央部而设置的。即，在发光二极管LED的周边部，由于平台蚀刻所引起的缺陷多。因此，容易引起非发光复合。于是，按照发光二极管LED的中央部成为容易流过电流的电流通过部α、周边部成为不容易流过电流的电流阻止部β的方式来设置电流狭窄层86b。如图6的(a)的发光二极管LED1所示，虚线的内侧为电流通过部α、虚线的外侧为电流阻止部β。
为了从发光二极管LED1的中央部取出光，n-欧姆电极321按照中央部为开口的方式被设置在发光二极管LED1的周边部。
另外，关于电流狭窄层86b在下文叙述。
由于在设置电流狭窄层86b时可抑制非发光复合中所消耗的电力，因而低消耗电力化和光取出效率提高。另外，光取出效率是指在每单位电力时能够取出的光量。
在岛302中设置传输晶闸管T1、耦合二极管D1。
传输晶闸管T1由p阳极层81、n栅极层82、p栅极层83、n阴极层84构成。即，将在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85而露出的n阴极层84(区域313)上或隧道结层85的n++层85a上设置的n-欧姆电极323作为阴极端子。另外，可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n-欧姆电极323。此外，将在通过除去n阴极层84而露出的p栅极层83上设置的p-欧姆电极332作为栅极Gt1的端子(有时记为栅极端子Gt1)。
同样地，设置在岛302的耦合二极管D1由p栅极层83、n阴极层84构成。即，将在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85中的一部分或全部而露出的n阴极层84(区域314)上设置的n-欧姆电极324作为阴极端子。另外，可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n-欧姆电极324。此外，将在通过去除n阴极层84而露出的p栅极层83上设置的p-欧姆电极332作为阳极端子。在此，耦合二极管D1的阳极端子与栅极Gt1(栅极端子Gt1)相同。
在岛303中设置的电源线电阻Rg1由p栅极层83构成。在此，将在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84而露出的p栅极层83上设置的p-欧姆电极333与p-欧姆电极334之间的p栅极层83设为电阻。
在岛304中设置的启动二极管SD由p栅极层83、n阴极层84构成。即，将在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85而露出的n阴极层84(区域315)上设置的n-欧姆电极325作为阴极端子。另外，可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n-欧姆电极325。此外，将在通过去除n阴极层84而露出的p栅极层83上设置的p-欧姆电极335作为阳极端子。
在岛305中设置的限流电阻R1、在岛306中设置的限流电阻R2与在岛303中设置的电源线电阻Rg1同样地设置，分别将两个p-欧姆电极(没有附图标记)间的p栅极层83作为电阻。
在图6的(a)中，对各元件间的连接关系进行说明。
点亮信号线75具备主干部75a和多个分支部75b。主干部75a按照在发光二极管LED的列方向延伸的方式设置。分支部75b从主干部75a分支出，与岛301中设置的作为发光二极管LED1的阴极端子的n-欧姆电极321连接。其他发光二极管LED的阴极端子也是同样的。
点亮信号线75与设置在发光二极管LED1侧的
Figure BDA0001247282180000171
端子连接。
第一传输信号线72与岛302中设置的作为传输晶闸管T1的阴极端子的n-欧姆电极323连接。第一传输信号线72与设置在与岛302同样的岛中的其他奇数编号的传输晶闸管T的阴极端子连接。第一传输信号线72经由设置在岛305中的限流电阻R1与
Figure BDA0001247282180000173
端子连接。
另一方面，第二传输信号线73与设置在没有附图标记的岛中的作为偶数编号的传输晶闸管T的阴极端子的n-欧姆电极(没有附图标记)连接。第二传输信号线73经由设置在岛306中的限流电阻R2与
Figure BDA0001247282180000172
端子连接。
电源线71与作为设置在岛303中的电源线电阻Rg1的一个端子的p-欧姆电极334连接。其他电源线电阻Rg的一个端子也与电源线71连接。电源线71与Vga端子连接。
并且，设置在岛301中的发光二极管LED1的p-欧姆电极331(栅极端子Gs1)经连接布线76连接到岛302的p-欧姆电极332(栅极端子Gt1)。
并且，p-欧姆电极332(栅极端子Gt1)经连接布线77连接到岛303的p-欧姆电极333(电源线电阻Rg1的另一个端子)。
设置在岛302中的n-欧姆电极324(耦合二极管D1的阴极端子)经连接布线79连接到作为相邻的传输晶闸管T2的栅极端子Gt2的p型欧姆电极(没有附图标记)。
对于其他发光二极管LED、置位晶闸管S、传输晶闸管T、耦合二极管D等也是同样的，但在此省略说明。
岛302的p-欧姆电极332(栅极端子Gt1)经连接布线78连接到设置在岛304中的n-欧姆电极325(启动二极管SD的阴极端子)。p-欧姆电极335(启动二极管SD的阳极端子)连接到第二传输信号线73。
另外，上述的连接和结构为使用p型衬底80时的连接和结构，在使用n型衬底的情况下，极性相反。另外，在使用i型衬底的情况下，在衬底的设有传输部101和发光部102的一侧设置与供给基准电位Vsub的电源线200a连接的端子。并且，连接以及结构与使用p型衬底的情况、使用n型衬底的情况中的任一情况是同样的。
(置位晶闸管S与发光二极管LED的层叠结构)
图7是置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。另外，图中省略光射出口保护层89和保护层90。在下文中相同。
如上所述，在置位晶闸管S上经隧道结层85层叠发光二极管LED。即，置位晶闸管S与发光二极管LED串联连接。
置位晶闸管S由p阳极层81、n栅极层82、p栅极层83、n阴极层84构成。即为pnpn的4层结构。
隧道结层85由高浓度添加(掺杂)了n型杂质(掺杂剂)的n++层85a和高浓度添加了p型杂质的p++层85b构成。
发光二极管LED由p阳极层86、发光层87、n阴极层88构成。另外，发光层87为阱(well)层与势垒(垒)层交替层叠而成的量子阱结构。另外，发光层87也可以为未添加杂质的本质(i)层。另外，发光层87可以为量子阱结构以外，例如可以为量子线(量子wire)或量子箱(量子点)。
并且，p阳极层86由层叠的下侧p层86a、电流狭窄层86b和上侧p层86c构成。电流狭窄层86b由电流通过部α和电流阻止部β构成。如图6的(a)所示，电流通过部α设置在发光二极管LED的中央部，电流阻止部β设置在发光二极管LED的周边部。
<隧道结层85>
图8是进一步说明置位晶闸管S与发光二极管LED的层叠结构的图。图8的(a)是置位晶闸管S与发光二极管LED的层叠结构中的示意性能带图，图8的(b)是隧道结层85的反向偏压状态下的能带图，图8的(c)示出隧道结层85的电流电压特性。
如图8的(a)的能带图所示，在图7的n-欧姆电极321与背面电极91之间按照发光二极管LED和置位晶闸管S呈正向偏压的方式施加电压时，隧道结层85的n++层85a与p++层85b之间呈反向偏压。
隧道结层85(隧道结)是高浓度添加了n型杂质的n++层85a与高浓度添加了p型杂质的p++层85b的接合。因此，在耗尽区的宽度窄、被正向偏压时，电子从n++层85a侧的传导带(conduction band)隧穿到p++层85b侧的价电子带(valence band)。此时，表现出负性电阻特性。
另一方面，如图8的(b)所示，在隧道结层85(隧道结)呈反向偏压(-V)时，p++层85b侧的价电子带(valence band)的电位Ev高于n++层85a侧的传导带(conduction band)的电位Ec。并且，电子从p++层85b的价电子带(valence band)隧穿到n++层85a侧的传导带(conduction band)。并且，反向偏压电压(-V)越增加，电子越容易隧穿。即，如图8的(c)所示，隧道结层85(隧道结)在反向偏压时容易流过电流。
从而，如图8的(a)所示，在置位晶闸管S导通时，即使隧道结层85为反向偏压，电流也流过置位晶闸管S与发光二极管LED之间。由此，发光二极管LED发光(点亮)。
在此，置位晶闸管S成为所连接的传输晶闸管T导通而成为导通状态时能够转移至导通状态的状态。并且，在点亮信号
Figure BDA0001247282180000191
处于“Lo”时，置位晶闸管S导通而成为导通状态、同时发光二极管LED被点亮(设定点亮)。从而，在本说明书中，记为“置位晶闸管”。
<晶闸管>
接着对晶闸管(传输晶闸管T、置位晶闸管S)的基本动作进行说明。如上所述，晶闸管为具有阳极端子(阳极)、阴极端子(阴极)、栅极端子(栅极)这三个端子的半导体元件，例如为将基于GaAs、GaAlAs、AlAs等的p型半导体层(p阳极层81、p栅极层83)、n型半导体层(n栅极层82、n阴极层84)层叠在衬底80上而成的结构。即，晶闸管呈pnpn结构。在此将由p型半导体层和n型半导体层构成的pn结的正向电位(扩散电位)Vd为1.5V作为一例进行说明。
在下文中，作为一例，对于供给到作为Vsub端子的背面电极91(参照图5、图6)的基准电位Vsub为0V的高电平电位(下文中记为“H”)、供给到Vga端子的电源电位Vga为-3.3V的低电平电位(下文中记为“L”)来进行说明。
晶闸管的阳极设为供给到背面电极91的基准电位Vsub(“H”(0V))。
对于在阳极与阴极之间不流过电流的截止状态的晶闸管，当低于阈值电压的电位(绝对值更高的负电位)被施加到阴极时，切换到导通状态(导通)。此处，晶闸管的阈值电压是从栅极的电位减去pn结的正向电位Vd(1.5V)而得到的值。
在成为导通状态时，晶闸管的栅极的电位接近阳极端子的电位。在此，由于阳极被设定成基准电位Vsub(“H”(0V))，因而栅极呈0V(“H”)。另外，导通状态的晶闸管的阴极的电位接近从阳极的电位减去pn结的正向电位Vd(1.5V)而得到的电位。在此，由于阳极被设定成基准电位Vsub(“H”(0V))，因而导通状态的晶闸管的阴极的电位接近-1.5V(绝对值大于1.5V的负电位)。另外，阴极的电位根据与向导通状态的晶闸管供给电流的电源的关系来设定。
对于导通状态的晶闸管来说，在阴极的电位高于为了维持导通状态所需要的电位(接近上述-1.5V的电位)时(阴极的电位为绝对值小的负电位、0V或正电位)，导通状态的晶闸管切换到截止状态(截止)。
另一方面，在对导通状态的晶闸管的阴极继续施加电位且所施加的电位低于为了维持导通状态所需要的电位(继续施加的电位为绝对值较大的负电位)、供给可维持导通状态的电流(维持电流)时，晶闸管维持导通状态。
置位晶闸管S与发光二极管LED层叠，进行串联连接。由此，施加到置位晶闸管S的阴极(n阴极层84)的电压是点亮信号
Figure BDA0001247282180000201
的电位被置位晶闸管S和发光二极管LED分压后的电压。在此，假定施加到发光二极管LED的电压为-1.7V来进行说明。并且，在置位晶闸管S为截止状态的情况下，设为向置位晶闸管S施加-3.3V来进行说明。即，将在点亮发光二极管LED时所施加的点亮信号
Figure BDA0001247282180000202
(后述的“Lo”)设为-5V。
另外，根据发光波长和光量的不同，施加至发光二极管LED的电压会发生变化，此时调整点亮信号
Figure BDA0001247282180000203
的电压(“Lo”)即可。
另外，由于晶闸管由GaAs等半导体构成，因而在导通状态下，在n栅极层82与p栅极层83之间会发光。另外，晶闸管所射出的光量由阴极的面积和流过阴极与阳极之间的电流来确定。从而，在不利用由晶闸管发出的光的情况下、例如在传输晶闸管T中，使阴极的面积减小、或者通过电极(传输晶闸管T1的n-欧姆电极323)等遮光，从而可以抑制不需要的光。
(发光装置65的动作)
接着对发光装置65的动作进行说明。
如上所述，发光装置65具备发光芯片C1～C40(参照图3、4)。
由于发光芯片C1～C40被并行地驱动，因而说明发光芯片C1的动作即足矣。
<时序图>
图9为说明发光装置65和发光芯片C的动作的时序图。
图9中示出了对于发光芯片C1的发光二极管LED1～LED5这五个发光二极管LED的点亮或不点亮进行控制(记为点亮控制)的部分的时序图。另外，在图9中，发光芯片C1的发光二极管LED1、LED2、LED3、LED5被点亮、发光二极管LED4被熄灭(不点亮)。
在图9中，设时间从时间a到时间k按照字母顺序经过。发光二极管LED1在时段T(1)中被控制成点亮或不点亮(点亮控制)，发光二极管LED2在时段T(2)中被控制成点亮或不点亮(点亮控制)，发光二极管LED3在时段T(3)中被控制成点亮或不点亮(点亮控制)，发光二极管LED4在时段T(4)中被控制成点亮或不点亮(点亮控制)。下文中，对编号为5以上的发光二极管LED按照同样的地方式进行点亮控制。
在此，设时段T(1)、T(2)、T(3)、…为相同长度的时段，在不彼此区分时称为时段T。
发送到
Figure BDA0001247282180000211
端子(参照图5、图6)的第一传输信号
Figure BDA0001247282180000215
和发送到
Figure BDA0001247282180000216
端子(参照图5、图6)的第二传输信号
Figure BDA0001247282180000212
为具有“H”(0V)和“L”(-3.3V)这两个电位的信号。并且，第一传输信号
Figure BDA0001247282180000214
和第二传输信号
Figure BDA0001247282180000213
以连续的两个时段T(例如时段T(1)和时段T(2))为单位来重复波形。
在下文中，有时将“H”(0V)和“L”(-3.3V)省略为“H”和“L”。
关于第一传输信号
Figure BDA0001247282180000219
在时段T(1)的开始时间b由“H”(0V)切换为“L”(-3.3V)，在时间f由“L”切换为“H”。并且，在时段T(2)的终止时间i由“H”切换为“L”。
关于第二传输信号
Figure BDA0001247282180000218
在时段T(1)的开始时间b为“H”(0V)，在时间e由“H”(0V)切换为“L”(-3.3V)。并且，在时段T(2)的终止时间i由“L”切换为“H”。
若对第一传输信号
Figure BDA00012472821800002110
和第二传输信号
Figure BDA0001247282180000217
进行比较，则第二传输信号
Figure BDA00012472821800002113
相当于在时间轴上将第一传输信号
Figure BDA00012472821800002111
移位到时段T之后。另一方面，关于第二传输信号
Figure BDA00012472821800002112
时段T(1)中的由虚线表示的波形和时段T(2)内的波形在时段T(3)以后重复。第二传输信号
Figure BDA00012472821800002116
在时段T(1)内的波形与时段T(3)以后不同是由于时段T(1)是发光装置65开始动作的时段。
如以下说明，第一传输信号
Figure BDA00012472821800002115
和第二传输信号
Figure BDA00012472821800002114
这一组传输信号使传输晶闸管T的导通状态按编号顺序传播，由此将与导通状态的传输晶闸管T相同编号的发光二极管LED指定为要控制点亮或不点亮(点亮控制)的对象。
接着，对于发送到发光芯片C1的
Figure BDA0001247282180000221
端子的点亮信号
Figure BDA0001247282180000222
进行说明。另外，各点亮信号
Figure BDA0001247282180000224
被发送到其他发光芯片C2～C40。点亮信号
Figure BDA0001247282180000223
是具有“H”(0V)和“Lo”(-5V)这两个电位的信号。
在此，在对于发光芯片C1的发光二极管LED1进行点亮控制的时段T(1)中说明点亮信号
Figure BDA0001247282180000226
点亮信号
Figure BDA0001247282180000225
在时段T(1)的开始时间b为“H”(0V)，在时间c由“H”(0V)切换为“Lo”(-5V)。并且，在时间d由“Lo”切换为“H”，在时间e维持“H”。
参照图4、图5，按照图9所示的时序图对发光装置65和发光芯片C1的动作进行说明。另外，在下文中，对于点亮控制发光二极管LED1、LED2的时段T(1)、T(2)进行说明。
(1)时间a
<发光装置65>
在时间a，发光装置65的信号发生电路110的基准电位供给部160的基准电位Vsub被设定为“H”(0V)。电源电位供给部170的电源电位Vga被设定为“L”(-3.3V)。这样，发光装置65的电路基板62上的电源线200a呈基准电位Vsub的“H”(0V)，发光芯片C1～C40各自的Vsub端子呈“H”。同样地，电源线200b呈电源电位Vga的“L”(-3.3V)，发光芯片C1～C40各自的Vga端子呈“L”(参照图4)。由此，发光芯片C1～C40各自的电源线71呈“L”(参照图5)。
并且，信号发生电路110的传输信号发生部120的第一传输信号
Figure BDA0001247282180000227
第二传输信号
Figure BDA00012472821800002211
分别被设定为“H”(0V)。这样，第一传输信号线201和第二传输信号线202呈“H”(参照图4)。由此，发光芯片C1～C40各自的
Figure BDA0001247282180000229
端子和
Figure BDA0001247282180000228
端子呈“H”。经由限流电阻R1与
Figure BDA00012472821800002210
端子连接的第一传输信号线72的电位也呈“H”，经由限流电阻R2与
Figure BDA00012472821800002212
端子连接的第二传输信号线73也呈“H”(参照图5)。
此外，信号发生电路110的点亮信号发生部140的点亮信号
Figure BDA00012472821800002213
分别被设定为“H”(0V)。这样，点亮信号线204-1～204-40被设为“H”(参照图4)。由此，发光芯片C1～C40各自的
Figure BDA00012472821800002215
端子经由限流电阻RI而被设为“H”，与
Figure BDA00012472821800002214
端子连接的点亮信号线75也被设为“H”(0V)(参照图5)。
<发光芯片C1>
传输晶闸管T、置位晶闸管S的阳极端子与Vsub端子连接，因而被设定为“H”。
奇数编号的传输晶闸管T1、T3、T5、…各自的阴极与第一传输信号线72连接，被设定为“H”(0V)。偶数编号的传输晶闸管T2、T4、T6、…各自的阴极与第二传输信号线73连接，被设定为“H”。由此，由于传输晶闸管T的阳极和阴极均为“H”，因而传输晶闸管T成为截止状态。
发光二极管LED的阴极端子与“H”(0V)的点亮信号线75连接。即，发光二极管LED与置位晶闸管S经由隧道结层85串联连接。由于发光二极管LED的阴极为“H”、置位晶闸管S的阳极为“H”，因而发光二极管LED和置位晶闸管S成为截止状态。
栅极Gt1如上所述与启动二极管SD的阴极连接。栅极Gt1经由电源线电阻Rg1与电源电位Vga(“L”(-3.3V))的电源线71连接。并且，启动二极管SD的阳极端子与第二传输信号线73连接，经由限流电阻R2与“H”(0V)的
Figure BDA0001247282180000231
端子连接。从而，启动二极管SD为正向偏压，启动二极管SD的阴极(栅极Gt1)为从启动二极管SD的阳极的电位(“H”(0V))减去pn结的正向电位Vd(1.5V)而得到的值(-1.5V)。另外，在栅极Gt1为-1.5V时，由于耦合二极管D1的阳极(栅极Gt1)为-1.5V、阴极经由电源线电阻Rg2与电源线71(“L”(-3.3V))连接，因而耦合二极管D1为正向偏压。从而，栅极Gt2的电位为从栅极Gt1的电位(-1.5V)减去pn结的正向电位Vd(1.5V)而得到的-3V。但是，在编号为3以上的栅极Gt中，不会对启动二极管SD的阳极为“H”(0V)带来影响，这些栅极Gt的电位是作为电源线71的电位的“L”(-3.3V)。
另外，由于栅极Gt为栅极Gs，因而栅极Gs的电位与栅极Gt的电位相同。从而，传输晶闸管T、置位晶闸管S的阈值电压为从栅极Gt、Gs的电位减去pn结的正向电位Vd(1.5V)而得到的值。即，传输晶闸管T1、置位晶闸管S1的阈值电压为-3V，传输晶闸管T2、置位晶闸管S2的阈值电压为-4.5V，编号为3以上的传输晶闸管T、置位晶闸管S的阈值电压为-4.8V。
(2)时间b
在图9所示的时间b，第一传输信号
Figure BDA0001247282180000232
由“H”(0V)切换为“L”(-3.3V)。由此，发光装置65开始动作。
第一传输信号
Figure BDA0001247282180000234
从“H”切换为“L”时，第一传输信号线72的电位经由
Figure BDA0001247282180000233
端子和限流电阻R1从“H”(0V)切换为“L”(-3.3V)。这样，阈值电压为-3V的传输晶闸管T1导通。但是，阴极端子与第一传输信号线72连接的、编号为3以上的奇数编号的传输晶闸管T的阈值电压为-4.8V，因而无法导通。另一方面，偶数编号的传输晶闸管T的第二传输信号
Figure BDA0001247282180000241
为“H”(0V)，由于第二传输信号线73为“H”(0V)，因而无法导通。
通过使传输晶闸管T1导通，第一传输信号线72的电位为从阳极的电位(“H”(0V))减去pn结的正向电位Vd(1.5V)而得到的-1.5V。
在传输晶闸管T1导通时，栅极Gt1/Gs1的电位为“H”(0V)，是传输晶闸管T1的阳极的电位。并且，栅极Gt2(栅极Gs2)的电位为-1.5V，栅极Gt3(栅极Gs3)的电位为-3V，编号为4以上的栅极Gt(栅极Gl)的电位为“L”。
由此，置位晶闸管S1的阈值电压为-1.5V，传输晶闸管T2、置位晶闸管S2的阈值电压为-3V，传输晶闸管T3、置位晶闸管S3的阈值电压为-4.5V，编号为4以上的传输晶闸管T、置位晶闸管S的阈值电压为-4.8V。
但是，由于第一传输信号线72通过导通状态的传输晶闸管T1而呈-1.5V，因而截止状态的奇数编号的传输晶闸管T不导通。由于第二传输信号线73为“H”(0V)，因而偶数编号的传输晶闸管T不导通。由于点亮信号线75为“H”(0V)，因而任一个发光二极管LED均不点亮。
在紧接时间b之后(此处是指由于在时间b信号电位变化而使晶闸管等发生变化之后处于稳定状态时)，传输晶闸管T1成为导通状态，其他传输晶闸管T、置位晶闸管S、发光二极管LED成为截止状态。
(3)时间c
在时间c，点亮信号
Figure BDA0001247282180000242
从“H”(0V)切换为“Lo”(-5V)。
在点亮信号
Figure BDA0001247282180000243
从“H”切换为“Lo”时，点亮信号线75经由限流电阻RI和
Figure BDA0001247282180000244
端子从“H”(0V)切换为“Lo”(-5V)。这样，加上被施加到发光二极管LED的电压1.7V而为-3.3V，该-3.3V被施加到置位晶闸管S1，阈值电压为-1.5V的置位晶闸管S1导通，发光二极管LED1点亮(发光)。由此，点亮信号线75的电位为接近-3.2V的电位(绝对值大于3.2V的负电位)。另外，置位晶闸管S2的阈值电压为-3V，但施加到置位晶闸管S2的电压为对于-3.2V加上施加到发光二极管LED的电压1.7V而得的-1.5V，因而置位晶闸管S2不导通。
在紧接时间c之后，传输晶闸管T1、置位晶闸管S1成为导通状态，发光二极管LED1点亮(发光)。
(4)时间d
在时间d，点亮信号
Figure BDA0001247282180000245
从“Lo”(-5V)切换到“H”(0V)。
点亮信号
Figure BDA0001247282180000251
从“Lo”切换到“H”时，点亮信号线75的电位经由限流电阻RI和
Figure BDA0001247282180000252
端子从-3.2V切换到“H”。这样，由于发光二极管LED1的阴极和置位晶闸管S1的阳极均为“H”，因而置位晶闸管S1截止，同时发光二极管LED1熄灭(不点亮)。发光二极管LED1的点亮时段是点亮信号
Figure BDA0001247282180000254
为“Lo”(-5V)的时段，该时段从点亮信号
Figure BDA0001247282180000253
从“H”切换到“Lo”的时间c起，到点亮信号
Figure BDA0001247282180000255
从“Lo”切换到“H”的时间d为止。
在紧接时间d之后，传输晶闸管T1成为导通状态。
(5)时间e
在时间e，第二传输信号
Figure BDA0001247282180000256
从“H”(0V)切换到“L”(-3.3V)。此处，点亮控制发光二极管LED1的时段T(1)终止，点亮控制发光二极管LED2的时段T(2)开始。
第二传输信号
Figure BDA0001247282180000257
从“H”切换到“L”时，第二传输信号线73的电位经由
Figure BDA0001247282180000258
端子从“H”切换到“L”。如上所述，传输晶闸管T2的阈值电压为-3V，因而传输晶闸管T2导通。由此，栅极端子Gt2(栅极端子Gs2)的电位为“H”(0V)，栅极Gt3(栅极Gs3)的电位为-1.5V，栅极Gt4(栅极Gs4)的电位为-3V。并且，编号为5以上的栅极Gt(栅极Gs)的电位为-3.3V。
在紧接时间e之后，传输晶闸管T1、T2成为导通状态。
(6)时间f
在时间f，第一传输信号
Figure BDA00012472821800002514
从“L”(-3.3V)切换到“H”(0V)。
第一传输信号
Figure BDA00012472821800002515
从“L”切换到“H”时，第一传输信号线72的电位经由
Figure BDA0001247282180000259
端子从“L”切换到“H”。这样，导通状态的传输晶闸管T1的阳极和阴极均为“H”，传输晶闸管T1被截止。这样，栅极Gt1(栅极Gs1)的电位经由电源线电阻Rg1朝着电源线71的电源电位Vga(“L”(-3.3V))变化。由此，耦合二极管D1呈在不流通电流的方向上施加电位的状态(反向偏压)。从而，栅极Gt2(栅极Gs2)为“H”(0V)的影响不会波及到栅极Gt1(栅极Gs1)。即，具有经反向偏压的耦合二极管D连接的栅极Gt的传输晶闸管T的阈值电压为-4.8V，在“L”(-3.3V)的第一传输信号
Figure BDA00012472821800002511
或第二传输信号
Figure BDA00012472821800002510
时不导通。
在紧接时间f之后，传输晶闸管T2成为导通状态。
(7)其他
在时间g，点亮信号
Figure BDA00012472821800002512
从“H”(0V)切换到“Lo”(-5V)时，与时间c的置位晶闸管S1和发光二极管LED1同样地，置位晶闸管S1导通，发光二极管LED2点亮(发光)。
并且，在时间h，点亮信号
Figure BDA00012472821800002513
从“Lo”(-5V)切换到“H”(0V)时，与时间d的置位晶闸管S1和发光二极管LED1同样地，置位晶闸管S2截止、发光二极管LED2熄灭。
此外，在时间i，第一传输信号
Figure BDA0001247282180000261
从“H”(0V)切换到“L”(-3.3V)时，与时间b的传输晶闸管T1或时间e的传输晶闸管T2同样地，阈值电压为-3V的传输晶闸管T3导通。在时间i，点亮控制发光二极管LED2的时段T(2)终止，点亮控制发光二极管LED3的时段T(3)开始。
之后重复进行至此说明的动作。
另外，在发光二极管LED不被点亮(发光)而保持熄灭(不点亮)时，像图9的点亮控制发光二极管LED4的时段T(4)中从时间j到时间k所示出的点亮信号
Figure BDA0001247282180000263
那样使点亮信号
Figure BDA0001247282180000262
维持“H”(0V)即可。通过这样动作，即使置位晶闸管S4的阈值电压为-1.5V，置位晶闸管S4也不导通，发光二极管LED4维持熄灭(不点亮)。
如以上所说明，传输晶闸管T的栅极端子Gt通过耦合二极管D而相互连接。从而，在栅极Gt的电位变化时，经由正向偏压的耦合二极管D与电位发生了变化的栅极Gt连接的栅极Gt的电位发生变化。并且，具有电位发生了变化的栅极的传输晶闸管T的阈值电压发生变化。在传输晶闸管T的阈值电压高于“L”(-3.3V)(绝对值小的负值)时，传输晶闸管T在第一传输信号
Figure BDA0001247282180000265
或第二传输信号
Figure BDA0001247282180000264
从“H”(0V)切换到“L”(-3.3V)的时间导通。
并且，由于栅极Gs与导通状态的传输晶闸管T的栅极Gt连接的置位晶闸管S的阈值电压为-1.5V，因而点亮信号
Figure BDA0001247282180000266
从“H”(0V)切换到“Lo”(-5V)时，置位晶闸管S导通，与置位晶闸管S串联连接的发光二极管LED点亮(发光)。
即，通过使传输晶闸管T成为导通状态，指定作为点亮控制对象的发光二极管LED，“Lo”(-5V)的点亮信号
Figure BDA0001247282180000267
使得与作为点亮控制对象的发光二极管LED串联连接的置位晶闸管S导通，同时发光二极管LED被点亮。
另外，“H”(0V)的点亮信号
Figure BDA0001247282180000268
将置位晶闸管S维持在截止状态、同时将发光二极管LED维持在不点亮。即，点亮信号
Figure BDA0001247282180000269
设定发光二极管LED的点亮/不点亮。
如此，根据图像数据设定点亮信号
Figure BDA00012472821800002610
控制各发光二极管LED的点亮或不点亮。
(发光芯片C的制造方法)
对发光芯片C的制造方法进行说明。在此，利用图7所示的置位晶闸管S与发光二极管LED层叠而成的岛301的剖面图进行说明。
图10是说明发光芯片C的制造方法的图。图10的(a)是半导体层叠体形成工序，图10的(b)是n-欧姆电极321和光射出口保护层89形成工序，图10的(c)是露出隧道结层85的蚀刻工序，图10的(d)是电流狭窄层86b中的电流阻止部β形成工序，图10的(e)是露出p栅极层83的蚀刻工序，图10的(f)是p-欧姆电极331和背面电极91形成工序。
另外，在图10的(a)～(f)中，有时将多个工序汇总来表示。
下面依序进行说明。
在图10的(a)所示的半导体层叠体形成工序中，在p型衬底80上依序外延生长p阳极层81、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87、n阴极层88，形成半导体层叠体。
在此，衬底80以p型GaAs为例进行说明，但衬底80也可以为n型GaAs、不添加杂质的本质(i)GaAs。另外，还可以为InP、GaN、InAs、蓝宝石、Si等。在变更衬底的情况下，在衬底上进行单片层叠的材料使用与衬底的晶格常数大致匹配(包括应变结构、应变缓和层、变质生长(メタモルフィック成長))的材料。作为一例，在InAs衬底上使用InAs、InAsSb、GaInAsSb等，在InP衬底上使用InP、InGaAsP等，在GaN衬底上或蓝宝石衬底上使用GaN、AlGaN、InGaN，在Si衬底上使用Si、SiGe、GaP等。其中，结晶生长后粘贴在其他支持衬底上的情况下，半导体材料与支持衬底不必大致晶格匹配。
p阳极层81是例如杂质浓度为1×1018/cm3的p型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
n栅极层82是例如杂质浓度为1×1017/cm3的n型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
p栅极层83是例如杂质浓度为1×1017/cm3的p型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
n阴极层84是例如杂质浓度为1×1018/cm3的n型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
隧道结层85由高浓度添加了n型杂质的n++层85a和高浓度添加了n型杂质的p++层85b的接合(参照图10的(b))构成。n++层85a和p++层85b的杂质浓度例如为1×1020/cm3的高浓度。另外，结的杂质浓度通常为1017/cm3～1018/cm3。n++层85a与p++层85b的组合(下文中记为n++层85a/p++层85b)例如为n++GaInP/p++GaAs、n++GaInP/p++AlGaAs、n++GaAs/p++GaAs、n++AlGaAs/p++AlGaAs、n++InGaAs/p++InGaAs、n++GaInAsP/p++GaInAsP、n++GaAsSb/p++GaAsSb。另外，组合也可以相互变更。
p阳极层86通过依序层叠下侧p层86a、电流狭窄层86b、上侧p层86c来构成(参照图10的(c))。
下侧p层86a、上侧p层86c例如是杂质浓度例如为1×1018/cm3的p型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
电流狭窄层86b例如是AlAs或Al的杂质浓度高的p型AlGaAs。Al被氧化而形成Al2O3，从而使电阻增高，可以使电流路径变窄。
发光层87是阱(well)层与势垒(垒)层交替层叠而成的量子阱结构。阱层例如为GaAs、AlGaAs、InGaAs、GaAsP、AlGaInP、GaInAsP、GaInP等，势垒层为AlGaAs、GaAs、GaInP、GaInAsP等。另外，发光层87可以为量子线(量子wire)或量子箱(量子点)。
n阴极层88是例如杂质浓度为1×1018/cm3的n型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
这些半导体层通过例如有机金属气相生长法(MOCVD：Metal Organic ChemicalVapor Deposition)、分子束外延法(MBE：Molecular Beam Epitaxy)等进行层叠，形成半导体层叠体。
在图10的(b)所示的n-欧姆电极321和光射出口保护层89形成工序中，首先在n阴极层88上形成n-欧姆电极321。
n-欧姆电极321为包含例如容易与n阴极层88等n型半导体层取得欧姆接触的Ge的Au(AuGe)等。
并且，n-欧姆电极321通过例如剥离法等来形成。
其次，在被n-欧姆电极321包围的光射出开口上通过对射出的光具有透光性的材料形成光射出口保护层89。
光射出口保护层89例如为SiO2、SiON、SiN等。
并且，光射出口保护层89通过例如剥离法等来形成。
在图10的(c)所示的露出隧道结层85的蚀刻工序中，在发光二极管LED的周围，隧道结层85上的n阴极层88、发光层87、p阳极层86通过蚀刻被除去。
该蚀刻可以为使用硫酸系蚀刻液(重量比为硫酸：双氧水：水＝1：10：300)等进行的湿蚀刻，也可以通过例如使用氯化硼等的各向异性干蚀刻(RIE)来进行蚀刻。
在图10的(d)所示的电流狭窄层86b中的电流阻止部β形成工序中，将通过露出隧道结层85的蚀刻工序而露出了侧面的电流狭窄层86b从侧面起进行氧化，形成阻止电流的电流阻止部β。未被氧化而残留的部分成为电流通过部α。
电流狭窄层86b的从侧面起进行的氧化例如可以通过在300～400℃的水蒸气氧化使AlAs、AlGaAs等电流狭窄层86b的Al被氧化。此时，氧化从露出的侧面起进行，在发光二极管LED的周围利用作为Al的氧化物的Al2O3形成电流阻止部β。
另外，电流阻止部β也可以不通过氧化而通过氧离子(O+)的注入(离子注入)来形成。即，在形成电流狭窄层86b后，可以在形成了上侧p层86c之后等在设为电流阻止部β的部分注入O+，从而形成电流阻止部β。
在图10的(e)所示的露出p栅极层83的蚀刻工序中，对隧道结层85和n阴极层84进行蚀刻，使p栅极层83露出。
该蚀刻可以为使用硫酸系蚀刻液(重量比为硫酸：双氧水：水＝1：10：300)进行的湿蚀刻，也可以通过例如使用氯化硼的各向异性干蚀刻来进行。
另外，在图10的(c)所示的露出隧道结层85的蚀刻工序中，在不露出隧道结层85而露出p栅极层83时，在图10的(d)中的电流阻止部β形成工序中，p栅极层83所含有的Al可能被氧化。因此，若p栅极层83所含有的Al被氧化，则表面粗糙不平、或者后述的p-欧姆电极331的接合性变差。因此，在露出隧道结层85的状态下进行电流阻止部β形成工序。
在图10的(f)所示的p-欧姆电极331和背面电极91形成工序中，首先在p栅极层83上形成p-欧姆电极331。
p-欧姆电极331为包含例如容易与p栅极层83等p型半导体层取得欧姆接触的Zn的Au(AuZn)等。
并且，p-欧姆电极331通过例如剥离法等来形成。此时，可以同时形成其他p-欧姆电极。
其次，在衬底80的背面形成背面电极91。
背面电极91与p-欧姆电极331同样地为例如AuZn。
除此之外，还包括形成保护层90的工序、在保护层90上形成通孔的工序、形成布线75的工序等。
在上文中说明了在置位晶闸管S与发光二极管LED层叠而成的岛301中的发光芯片C的制造方法。
包含传输晶闸管T、耦合二极管D、电源线电阻Rg、限流电阻R1、R2的岛302～306通过在上述工序中加上露出n阴极层84的表面的工序和形成n-欧姆电极323、324、325的工序来形成。
另外，在上文中，在p栅极层83中设置p-欧姆电极331而作为置位晶闸管S的栅极端子Gs，但也可以在n栅极层82中设置而作为置位晶闸管S的栅极端子。
如上文所说明，第一实施方式的发光芯片C中，使置位晶闸管S与发光二极管LED进行层叠。由此，发光芯片C为通过传输晶闸管T和置位晶闸管S顺序点亮发光二极管LED的自扫描型。由此，发光芯片C中设置的端子数减少，发光芯片C和发光装置65小型化。
有时在置位晶闸管S上不设置发光二极管LED而将置位晶闸管S用作发光元件。即，有时使用置位晶闸管S的导通状态下的n栅极层82与p栅极层83的接合的发光。这种情况下，不能分别(独立)设定传输特性和发光特性。因此，难以谋求驱动的高速化、光的高输出化、高效率化、低消耗电力化、低成本化等。
例如，作为发光元件使用晶闸管(置位晶闸管S)，射出780nm的光。这种情况下，在使用AlGaAs来构成量子阱结构时，Al组分为30％。这种情况下，在进行露出栅极蚀刻时，Al被氧化，无法形成栅极端子。
与此相对，在第一实施方式中，通过发光二极管LED进行发光，通过传输晶闸管T和置位晶闸管S进行传输。将发光和传输分离。置位晶闸管S不需要发光。从而，可将发光二极管LED作为量子阱结构，提高发光特性等，同时可提高基于传输晶闸管T和置位晶闸管S的传输特性等。即，可分别(独立)设定发光部102的发光二极管LED与传输部101的传输晶闸管T和置位晶闸管S。由此，容易谋求驱动的高速化、光的高输出化、高效率化、低消耗电力化、低成本化等。
另外，在第一实施方式中，发光二极管LED与置位晶闸管S隔着隧道结层85而层叠。这种情况下，发光二极管LED在隧道结层85中呈反向偏压，但即使隧道结为反向偏压状态，也具有电流流通的特性。
另外，若不设置隧道结层85，则发光二极管LED与置位晶闸管S之间的接合呈反向偏压。因此，为了在发光二极管LED与置位晶闸管S中流通电流，要施加击穿反向偏压的接合的电压。即，驱动电压变高。
即，通过使发光二极管LED与置位晶闸管S隔着隧道结层85而层叠，与不隔着隧道结层85的情况相比，将驱动电压抑制在低值。
另外，置位晶闸管S也可以发光。通过使由置位晶闸管S发出的光与由发光二极管LED发出的光叠加来取出，光量增加。
另外，设置在发光二极管LED的p阳极层86的电流狭窄层86b也可以设置在发光二极管LED的n阴极层88。
下面对第一实施方式的发光芯片C的变形例进行说明。在以下所示的变形例中，发光芯片C的岛301中的置位晶闸管S与发光二极管LED的层叠部分不同。其他结构与至此说明的发光芯片C是同样的，因而对不同的部分进行说明，省略同样部分的说明。
(第一实施方式的发光芯片C的变形例1-1)
图11是对变形例1-1进行说明的置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。
在变形例1中，电流狭窄层(变形例1-1中为电流狭窄层81b)不设于p阳极层86而设于p阳极层81。即，p阳极层81由下侧p层81a、电流狭窄层81b、上侧p层81c构成。其他结构与第一实施方式的发光芯片C相同。
另外，变形例1-1通过变更图10所示的第一实施方式的发光芯片C的制造方法来制造。即，由于在p阳极层81中设置电流狭窄层81b，因此在应用图10所示的第一实施方式的发光芯片C的制造方法中不需要图10的(c)的露出隧道结层85的蚀刻工序、图10的(d)的电流阻止部β形成工序。即，在图10的(e)的露出p栅极层83的蚀刻工序中，蚀刻n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84即可。
在变形例1的发光芯片C中，由于电流在发光二极管LED的中央部的电流通过部α的流通受到限制，因而可抑制非发光复合中所消耗的电力，低消耗电力化和光取出效率提高。
另外，设置在置位晶闸管S的p阳极层81中的电流狭窄层81b也可以设置在置位晶闸管S的n阴极层84中。
(第一实施方式的发光芯片C的变形例1-2)
图12是说明变形例1-2的置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。
在变形例1-2中，不设置电流狭窄层86b，而在与电流通过部α相应的部分设置隧道结层85。其他结构与第一实施方式的发光芯片C相同。
如上所述，隧道结层85在反向偏压状态下容易流通电流。但是，在不是隧道结的n阴极层84与p阳极层86的接合中，在不发生击穿的反向偏压状态下不容易流通电流。
从而，在与电流通过部α相应的部分设置隧道结层85时，流过发光二极管LED的电流被限制在中央部。
另外，变形例1-2的发光芯片C通过变更图10所示的第一实施方式的发光芯片C的制造方法来制造。即，在图10的(a)中，在衬底80上依序外延生长p阳极层81、n栅极层82、p栅极层83、n阴极层84、隧道结层85。其后，除去成为电流阻止部β的部分的隧道结层85，留下成为电流通过部α的部分的隧道结层85。其后层叠p阳极层86来包埋留下的隧道结层85的周围。并且依序外延生长发光层87、n阴极层88。另外，也可以不利用p阳极层86而利用n阴极层84来包埋留下的隧道结层85的周围。
在变形例1-2的发光芯片C中，与变形例1的发光芯片C同样地，不需要图10的(c)的露出隧道结层85的蚀刻工序、图10的(d)的电流阻止部β形成工序。并且，在图10的(e)的露出p栅极层83的蚀刻工序中，蚀刻n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84即可。
变形例1-2的发光芯片C可以在使用难以应用水蒸气氧化的半导体材料的情况下应用。
[第二实施方式]
在第二实施方式的发光芯片C中，发光层87被夹在两个分布布拉格反射层(DBR：Distributed Bragg Reflector)(下文中记为DBR层)之间。DBR层将设有折射率差的半导体层多层层叠来构成。并且，DBR层被构成为对于发光二极管LED射出的光进行反射。
除了发光芯片C中的置位晶闸管S与发光二极管LED层叠而成的岛301以外的其他结构与第一实施方式相同。因而对不同的部分进行说明，省略同样部分的说明。
图13是第二实施方式的发光芯片C的置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。
第二实施方式的发光芯片C中，p阳极层86和n阴极层88以DBR层的形式构成。p阳极层86包含电流狭窄层86b。即，p阳极层86中，下侧p层86a、电流狭窄层86b、上侧p层86c依序层叠，下侧p层86a、上侧p层86c以DBR层的形式构成。
另外，有时将下侧p层86a、上侧p层86c、n阴极层88记为下侧p(DBR)层86a、上侧p(DBR)层86c、n(DBR)阴极层88。
DBR层由例如Al0.9Ga0.1As这样的高Al组分的低折射率层与例如Al0.2Ga0.8As这样的低Al组分的高折射率层的组合来构成。低折射率层和高折射率层各自的膜厚(光程长)被设定为例如中心波长的0.25(1/4)。另外，低折射率层与高折射率层的Al组分比可以在0～1的范围变更。
另外，电流狭窄层86b的膜厚(光程长)根据所采用的结构来确定。在重视取出效率和处理再现性的情况下，设定为构成DBR层的低折射率层和高折射率层的膜厚(光程长)的整数倍即可，例如设定为中心波长的0.75(3/4)。另外，在奇数倍的情况下，电流狭窄层86b可以夹在高折射率层与高折射率层之间。另外，在偶数倍的情况下，电流狭窄层86b可以夹在高折射率层与低折射率层之间。即，电流狭窄层86b按照可抑制DBR层所致的折射率周期的紊乱的方式进行设置即可。反之，在希望降低被氧化的部分的影响(折射率或应变)的情况下，电流狭窄层86b的膜厚优选为数十纳米，优选将电流狭窄层86b插入到在DBR层内确立的驻波的波节部分。
第二实施方式的发光芯片C通过对于第一实施方式中的图10所示的制造方法进行部分变更来制造。即，在图10的(a)的半导体层叠体形成工序中，将p阳极层86的下侧p层86a和上侧p层86c、n阴极层88形成为DBR层的形式。另外，p阳极层86的下侧p层86a或上侧p层86c或n阴极层88的一部分等半导体层的一部分可以为DBR层的形式。其他情况也是同样的。
p(DBR)阳极层86和n(DBR)阴极层88构成谐振器(空腔谐振器)，发光层87射出的光通过谐振而增强并被输出。即，在第二实施方式的发光芯片C中，在置位晶闸管S上层叠谐振型的发光二极管LED(晶闸管上的谐振腔发光二极管)。
由于设有电流狭窄层86b，因而非发光复合中消耗的电力受到抑制，低消耗电力化和光取出效率提高。
另外，在第二实施方式的发光芯片C中，置位晶闸管S发出的光被p(DBR)阳极层86反射，因而取出受到抑制。
第二实施方式的发光芯片C如第一实施方式中所说明，根据图9的时序图而动作。
另外，设置在发光二极管LED的p阳极(DBR)层86中的电流狭窄层86b可以设置在发光二极管LED的n阴极(DBR)层88中，也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。
下面对第二实施方式的发光芯片C的变形例进行说明。在以下示出的变形例中，将发光芯片C的岛301中的置位晶闸管S与发光二极管LED的层叠的部分不同。其他结构与至此说明的发光芯片C相同，因而省略同样部分的说明，对不同的部分进行说明。
(第二实施方式的发光芯片C的变形例2-1)
图14是说明变形例2-1的置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。
在变形例2-1中，使图13所示的发光芯片C的p(DBR)阳极层86不为DBR层而为p阳极层86，作为代替，使p阳极层81为DBR层。从而，将p阳极层81记为p(DBR)阳极层81。其他结构与第二实施方式的发光芯片C相同。
在变形例2-1中，p(DBR)阳极层81与n(DBR)阴极层88构成谐振器(空腔谐振器)，发光层87射出的光通过谐振而增强并被输出。另外，置位晶闸管S的n栅极层82与p栅极层83的接合处射出的光也通过谐振而增强并被输出。即，由置位晶闸管S发出的光与由发光二极管LED发出的光叠加而被取出。
变形例2-1的发光芯片C可以通过对第一实施方式中的图10所示的制造方法进行部分变更来制造。即，在图10的(a)的半导体层叠体形成工序中，将p(DBR)阳极层81和n阳极(DBR)层88形成为DBR层的形式即可。
另外，设置在发光二极管LED的p阴极层86中的电流狭窄层86b可以设置在发光二极管LED的n阴极层88中，也可以设置在置位晶闸管S的p阳极(DBR)层81或n阴极层84中。
此外，可以与第一实施方式的发光芯片C的变形例1-2同样地利用隧道结层85使电流路径变窄。
(第二实施方式的发光芯片C的变形例2-2)
图15是说明变形例2-2的置位晶闸管S与发光二极管LED层叠而成的岛301的放大剖面图。
在变形例2-2中，图13所示的发光芯片C的n(DBR)阴极层88不为DBR层而为n阴极层88。其他结构与第二实施方式的发光芯片C相同。
在变形例2-2的发光芯片C中，在发光层87的下(衬底80)侧设置p阳极(DBR)层86。在这种情况下，由于在n阴极层88与空气的界面处得到30％的反射率，因而发光层87射出的光通过谐振而增强并被输出。
另外，在从发光层87射出的光中，朝向衬底80侧的光被反射，射向射出口侧。由此，与p阳极层86不是DBR层的情况相比，光利用效率提高。
变形例2-2的发光芯片C可以通过对于第一实施方式中的图10所示的制造方法进行部分变更来制造。即，在图10的(a)的半导体层叠体形成工序中，将p阳极层86的下侧p层86a和上侧p层86c形成为DBR层即可。
另外，设置在发光二极管LED的p阳极(DBR)层中的电流狭窄层86b可以设置在发光二极管LED的n阴极层88中，也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。
此外，可以与第一实施方式的发光芯片C的变形例1-2同样地利用隧道结层85使电流路径变窄。
[第三实施方式]
在第三实施方式的发光芯片C中，不适用第一实施方式和第二实施方式中的发光二极管LED而使用激光二极管作为发光元件。
另外，除发光芯片C外，其他结构与第一实施方式相同。因而，对发光芯片C进行说明，省略相同部分的说明。
图16是说明第三实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片C的电路结构的等效电路图。将第一实施方式中的图5的发光二极管LED1～LED128更换为激光二极管LD1～LD128(在不区分的情况下，记为激光二极管LD)。其他结构与图5中相同，因而省略说明。
另外，在第一实施方式中，在图6所示的发光芯片C的平面布局图和剖面图中也将发光二极管LED更换为激光二极管LD即可。因而省略第三实施方式的发光芯片C的平面布局图和剖面图。
在第三实施方式的发光芯片C中，将置位晶闸管S与激光二极管LD层叠(晶闸管上的激光二极管)。
激光二极管LD中，发光层87被两个包层(下文中记为包层)夹在中间。包层是折射率大于发光层87的层。从发光层87射出的光在发光层87与包层的界面处被反射，光被关在发光层87内。并且，该光利用由发光层87的侧面间构成的谐振器被谐振，发生激光振荡。发光层87有时被记为活性层。
图17是第三实施方式的发光芯片C的置位晶闸管S与激光二极管LD层叠而成的岛301的放大剖面图。
发光芯片C中，p阳极层86由包含电流狭窄层86b的p型包层构成。即，p阳极层86中，下侧p层86a、上侧p层86c以包层的形式构成。并且，n阴极层88以包层的形式构成。另外，有时将下侧p层86a、上侧p层86c、n阴极层88记为下侧p层(包层)86a、上侧p层(包层)86c、n阴极层(包层)88。另外，有时将p阳极层86整体记为p阳极层(包层)86。
p阳极层(包层)86的下侧p层(包层)86a、上侧p层(包层)86c是例如杂质浓度为5×1017/cm3的p型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
n阴极层(包层)88是例如杂质浓度为5×1017/cm3的n型Al0.9GaAs。Al组分可以在0～1的范围变更。另外，可以为GaInP等。
对p阳极层(包层)86、n阴极层(包层)88和发光层87进行设定，以使得由发光层87射出的光被关在p阳极层(包层)86与n阴极层(包层)88之间、并且在发光层87的侧面(端面)间发生激光振荡。这种情况下，光从发光层87的侧面(端面)射出。
从而，n-欧姆电极321被设在n阴极层(包层)88上的整个面中。
另外，在图17中，光的射出方向表示与y方向垂直的方向、即图6的(a)所示的-x方向。该方向根据说明的便利性而不同，也可以向-y方向射出。另外，也可以经由镜等而朝向垂直于衬底80的方向。对于其他发光芯片C和变形例也是同样的。
并且，由于设置电流狭窄层86b而抑制非发光复合中所消耗的电力，因而低消耗电力化和光取出效率提高。
第三实施方式的发光芯片C通过对于第一实施方式中的图10所示的制造方法进行部分变更来制造。即，在图10的(a)的半导体层叠体形成工序中，p阳极层86的下侧p层86a和上侧p层86c形成为包层的形式。同样地，n阴极层88形成为包层的形式。
第三实施方式的发光芯片C如第一实施方式中所说明，根据图9的时序图而动作。
另外，设置在激光二极管LD的p000阳极层(包层)86中的电流狭窄层86b可以设置在激光二极管LD的n阴极层(包层)88中、也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。
下面对第三实施方式的发光芯片C的变形例进行说明。在以下所示的变形例中，发光芯片C的岛301中的置位晶闸管S与激光二极管LD的层叠部分不同。其他结构与至此说明的发光芯片C是同样的，因而对不同的部分进行说明，省略同样部分的说明。
(第三实施方式的发光芯片C的变形例3-1)
图18是对变形例3-1进行说明的置位晶闸管S与激光二极管LD层叠而成的岛301的放大剖面图。
在变形例3-1中，与图12所示的第一实施方式中的变形例1-2同样地，不设置电流狭窄层86b，而在与电流通过部α相应的部分设置隧道结层85。其他结构与第一实施方式的发光芯片C相同。
如上所述，隧道结层85在反向偏压状态下容易流通电流。但是，在n阴极层84与p阳极层86的接合中，在不发生击穿的反向偏压状态下不容易流通电流。
从而，在与电流通过部α相应的部分设置隧道结层85时，流过激光二极管LD的电流被限制在中央部。
变形例3-1与第一实施方式中的变形例1-2同样地制造。另外，p阳极层86中的下侧p层86a、上侧p层86c以及n阴极层88形成为包层的形式即可。
(第三实施方式的发光芯片C的变形例3-2)
图19是说明变形例3-2的置位晶闸管S与激光二极管LD层叠而成的岛301的放大剖面图。
在变形例3-2中，与第二实施方式的发光芯片C的变形例2-2同样地，p阳极层(包层)86的下侧p层(包层)86a和上侧p层(包层)86c为DBR层形式。其他结构与第三实施方式的发光芯片C相同。
在与隧道结层85中使用的半导体材料的带隙(Band Cap)对应的波长大于发光波长时，到达隧道结层85的光被带端吸收(バンド端吸収)而损失。因此，在变形例3-1中，在发光层87与隧道结层85之间设置DBR层，在与DBR层中发生的驻波的波节相应的位置设置隧道结层85。通过这样做，由隧道结层85中使用的半导体材料所致的带端吸收被大幅抑制。
变形例3-2与第二实施方式的发光芯片C的变形例2-2同样地制造。另外，n阳极层(包层)88形成为包层的形式即可。
另外，设置在激光二极管LD的p阳极层(包层)86中的电流狭窄层86b可以设置在激光二极管LD的n阴极层(包层)88中、也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。
(第三实施方式的发光芯片C的变形例3-3)
图20是说明变形例3-3的置位晶闸管S与激光二极管LD层叠而成的岛301的放大剖面图。
在变形例3-3中，不使用第三实施方式的发光芯片C中的电流狭窄层86b。作为代替，减小n阴极层(包层)88的表面积。其他结构与第一实施方式的发光芯片C相同。
这样的结构与脊形波导相同。
通过这样做，在激光二极管LD中流通的电流从n阴极层(包层)88开始流过。从而，如图20所示，激光二极管LD的中央部成为电流通过区域(部)α′、周边部成为电流阻止区域(部)β′。即，与使用电流狭窄层86b的第三实施方式的发光芯片C和在激光二极管LD的中央部使用隧道结层85的变形例3-1同样地使电流路径变窄。
变形例3-3通过变更图10所示的第一实施方式的发光芯片C的制造方法来制造。由于不使用电流狭窄层86b，因而制造工序简化。
另外，由于不使用电流狭窄层86b，因而在难以应用水蒸气氧化的InP、GaN、蓝宝石等衬底上的半导体材料中容易应用。
(第三实施方式的发光芯片C的变形例3-4)
图21是说明变形例3-4的置位晶闸管S与激光二极管LD层叠而成的岛301的放大剖面图。
在变形例3-4中，在变形例3-3的发光层87上设置n阴极层(包层)92，之后设置面积减小的n阴极层(包层)88。并且，与p阳极(包层)86同样的p阳极层(包层)93被埋入到n阴极层(包层)88的周围。其他结构与第一实施方式的发光芯片C相同。
由于n阴极层(包层)88和n阴极层(包层)92与p包层93形成pn结，因而电流被限制在n阴极层(包层)88侧。从而，与设置电流狭窄层同样地抑制非发光复合中所消耗的电力，低消耗电力化和光取出效率提高。
这样的结构与埋入型波导相同。
关于变形例3-4，在变形例3-3形成n阴极层(包层)92和埋入用的p阳极层(包层)93即可。
另外，由于不使用电流狭窄层86b，因而在难以应用水蒸气氧化的InP、GaN、蓝宝石等衬底上的半导体材料中容易应用。
[第四实施方式]
在第四实施方式的发光芯片C中，不使用第一实施方式和第二实施方式中的发光二极管LED、第三实施方式中的激光二极管LD，而使用垂直谐振面发光激光器(VCSEL：Vertical Cavity Surface Emitting LASER)作为发光元件。
另外，除发光芯片C以外，其他结构与第一实施方式相同。从而，对发光芯片C进行说明，省略同样部分的说明。
图22是用于说明第四实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片C的电路结构的等效电路图。将第一实施方式中的图5的发光二极管LED1～LED128更换为垂直谐振面发光激光器VCSEL1～VCSEL128(在不区分的情况下，记为垂直谐振面发光激光器VCSEL)。其他结构与图5中相同，因而省略说明。
另外，在第一实施方式中，在图6所示的发光芯片C的平面布局图和剖面图中也将发光二极管LED更换为垂直谐振面发光激光器VCSEL即可。因而省略第四实施方式的发光芯片C的平面布局图和剖面图。
图23是第四实施方式的发光芯片C的置位晶闸管S和垂直谐振面发光激光器VCSEL层叠而成的岛301的放大剖面图。
将置位晶闸管S与垂直谐振面发光激光器VCSEL层叠(晶闸管上的VCSEL)。
基本构成与图13所示的第二实施方式的发光芯片C相同，因而省略说明。
关于垂直谐振面发光激光器VCSEL，在被两个DBR层(p阳极(DBR)层86与n阴极(DBR)层88)夹在中间的发光层87中，光发生谐振并激光振荡。两个DBR层(p阳极(DBR)层86与n阴极(DBR)层88)的反射率例如达到99％以上时，发生激光振荡。
在垂直谐振面发光激光器VCSEL，在隧道结层85与发光层87之间具有p阳极(DBR)层86。因此，由于光未达到隧道结层85，因而隧道结层85的带隙可以小于垂直谐振面发光激光器VCSEL的振荡波长。从而，隧道结层85能够低电阻化。
第四实施方式的发光芯片C如第一实施方式中所说明，根据图9的时序图而动作。
另外，设置在垂直谐振面发光激光器VCSEL的p阳极(DBR)层86中的电流狭窄层86b可以设置在垂直谐振面发光激光器VCSEL的n阴极(DBR)层88中，也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。这种情况下，光以某一定量通过隧道结层85。并且，为了降低隧道结层85的光吸收，隧道结层85使用与带隙对应的波长小于振荡波长的材料、或者使膜厚变薄、或者使其位于驻波的波节处等即可。
下面对第四实施方式的发光芯片C的变形例进行说明。在以下所示的变形例中，发光芯片C的岛301中的置位晶闸管S与激光二极管LD的层叠部分不同。其他结构与至此说明的发光芯片C是同样的，因而对不同的部分进行说明，省略同样部分的说明。
(第四实施方式的发光芯片C的变形例4-1)
图24是说明变形例4-1的置位晶闸管S与垂直谐振面发光激光器VCSEL层叠而成的岛301的放大剖面图。
变形例4-1的基本构成与图13所示的第二实施方式的发光芯片C的变形例2-1相同，因而省略说明。
关于垂直谐振面发光激光器VCSEL，在被两个DBR层(p阳极(DBR)层81与n阴极(DBR)层88)夹在中间的发光层87，使光进行谐振而进行激光振荡。
另外，设置在垂直谐振面发光激光器VCSEL的p阳极层86中的电流狭窄层86b可以设置在垂直谐振面发光激光器VCSEL的n阴极(DBR)层88中、也可以设置在置位晶闸管S的p阳极层81或n阴极层84中。
(第四实施方式的发光芯片C的变形例4-2)
图25是说明变形例4-2的置位晶闸管S与垂直谐振面发光激光器VCSEL层叠而成的岛301的放大剖面图。
变形例4-2的基本构成与图12所示的第一实施方式的发光芯片C的变形例1-2相同，n阴极层84与n阴极层88为DBR层形式。其他结构与变形例1-2相同，因而省略说明。
关于垂直谐振面发光激光器VCSEL，在被发光层87和p阳极层86夹在中间的两个DBR层(n阴极(DBR)层84与n阴极(DBR)层88)中，使光进行谐振而进行激光振荡。
另外，由于变形例4-2不使用电流狭窄层86b，因而在难以应用水蒸气氧化的InP、GaN、蓝宝石等衬底上的半导体材料中容易应用。
另外，由于隧道结层85被用于使电流路径变窄，因而非发光复合中消耗的电力受到抑制，低消耗电力化和光取出效率提高。
在第一实施方式到第四实施方式中，可以使发光元件(发光二极管LED、激光二极管LD、垂直谐振面发光激光器VCSEL)、晶闸管(传输晶闸管T、置位晶闸管S)的导电型相反，同时可以变更电路的极性。即，可以使共阳极为共阴极。
另外，为了抑制发光元件(发光二极管LED、激光二极管LD、垂直谐振面发光激光器VCSEL)导通时的发光延迟或衰减振动，可以预先在发光元件中导入阈值电流以上的微小电流使其稍呈发光状态或振荡状态。即，发光元件可按下述方式构成：在置位晶闸管S导通前开始使发光元件稍发光，在置位晶闸管S导通时使发光元件的发光量增加，成为预定的光量。作为这样的结构，例如可以在发光元件(发光二极管LED、激光二极管LD、垂直谐振面发光激光器VCSEL)的阳极层形成电极，在该电极上连接电压源或电流源，在置位晶闸管S导通前开始从该电压源或电流源向发光元件注入微弱的电流。
此外，在上文中，利用由发光元件(发光二极管LED、激光二极管LD、垂直谐振面发光激光器VCSEL和晶闸管(传输晶闸管T、置位晶闸管S)构成的自扫描发光元件阵列(SLED)进行了说明，在自扫描发光元件阵列(SLED)中，除了上述部件以外，还可以包含控制用晶闸管、二极管、电阻等其他部件。
另外，传输晶闸管T之间是利用耦合二极管D连接的，但也可以利用电阻等可传递电位变化的部件来连接。
另外，在各实施方式中，作为传输晶闸管T和置位晶闸管S的结构，只要为在各实施方式具有传输晶闸管T和置位晶闸管S的功能的结构，也可以为pnpn4层结构以外的结构。例如，可以为具有晶闸管特性的pinin结构、pipin结构、npip结构或pnin结构等。这种情况下，只要pinin结构中的被夹在p和n之间的i层、n层、i层、pnin结构中的被夹在p和n之间的n层、i层中的任一层栅极层、设置在栅极层上的n-欧姆电极332为栅极Gt(栅极Gs)的端子即可。或者，只要nipip结构中的被夹在n和p之间的i层、p层、i层、npip结构中的被夹在n和p之间的p层、i层中的任一层为栅极层、设置在栅极层上的p-欧姆电极332为栅极Gt(栅极Gs)的端子即可。
此外，在各实施方式中，构成晶闸管的多个半导体层与构成发光元件的多个半导体层隔着构成隧道结的半导体层层叠而成的半导体结构也可以在自扫描发光元件阵列(SLED)以外的用途中使用。例如，可以作为通过来自外部的电信号或光信号等的输入来点亮的发光元件单体、或者作为自扫描发光元件阵列以外的发光元件阵列来使用。
在上文中，主要将p型GaAs作为衬底80的示例进行了说明。下面对于使用其他衬底的情况下的各半导体层(由图10的(a)的半导体层叠体形成工序形成的半导体层叠体)的实例进行说明。
首先，使用GaN衬底的情况下的半导体层叠体的一例如下。
p阳极层81是例如杂质浓度为1×1018/cm3的p型Al0.9GaN。Al组分可以在0～1的范围变更。
n栅极层82是例如杂质浓度为1×1017/cm3的n型Al0.9GaN。Al组分可以在0～1的范围变更。
p栅极层83是例如杂质浓度为1×1017/cm3的p型Al0.9GaN。Al组分可以在0～1的范围变更。
n阴极层84是例如杂质浓度为1×1018/cm3的n型Al0.9GaN。Al组分可以在0～1的范围变更。
隧道结层85由高浓度添加了n型杂质的n++层85a和高浓度添加了n型杂质的p++层85b的接合(参照图10的(b))构成。n++层85a和p++层85b的杂质浓度例如为1×1020/cm3，是高浓度。另外，通常的接合的杂质浓度为1017/cm3～1018/cm3。n++层85a与p++层85b的组合(下文中记为n++层85a/p++层85b)例如是n++GaN/p++GaN、n++GaInN/p++GaInN、n++AlGaN/p++AlGaN。另外，组合也可以相互变更。
p阳极层86通过依序层叠下侧p层86a、电流狭窄层86b、上侧p层86c来构成(参照图10的(c))。
下侧p层86a、上侧p层86c例如是杂质浓度例如为1×1018/cm3的p型Al0.9GaN。Al组分可以在0～1的范围变更。
由于在GaN衬底上难以将氧化狭窄层作为电流狭窄层使用，因而将隧道结或脊形结构、埋入型结构用作电流狭窄层的图12、图18、图20、图21、图25等为优选的结构。或者将离子注入作为电流狭窄方法来使用也是有效的。
发光层87是阱(well)层与势垒(垒)层交替层叠而成的量子阱结构。阱层例如为GaN、InGaN、AlGaN等，势垒层为AlGaN、GaN等。另外，发光层87可以为量子线(量子wire)或量子箱(量子点)。
n阴极层88是例如杂质浓度为1×1018/cm3的n型Al0.9GaN。Al组分可以在0～1的范围变更。
其次，使用InP衬底的情况下的半导体层叠体的一例如下。
p阳极层81是例如杂质浓度为1×1018/cm3的p型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
n栅极层82是例如杂质浓度为1×1017/cm3的n型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
p栅极层83是例如杂质浓度为1×1017/cm3的p型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
n阴极层84是例如杂质浓度为1×1018/cm3的n型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
隧道结层85由高浓度添加了n型杂质的n++层85a和高浓度添加了n型杂质的p++层85b的接合(参照图10的(b))构成。n++层85a和p++层85b的杂质浓度例如为1×1020/cm3，为高浓度。另外，通常的接合的杂质浓度为1017/cm3～1018/cm3。n++层85a与p++层85b的组合(下文中记为n++层85a/p++层85b)例如是n++InP/p++InP、n++InAsP/p++InAsP、n++InGaAsP/p++InGaAsP、n++InGaAsPSb/p++InGaAsPSb。另外，组合也可以相互变更。
p阳极层86通过依序层叠下侧p层86a、电流狭窄层86b、上侧p层86c来构成(参照图10的(c))。
下侧p层86a、上侧p层86c例如是杂质浓度1×1018/cm3的p型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
由于在InP衬底上难以将氧化狭窄层作为电流狭窄层使用，因而将隧道结或脊形结构、埋入型结构用作电流狭窄层的图12、图18、图20、图21、图25等为优选的结构。或者将离子注入作为电流狭窄方法来使用也是有效的。
发光层87是阱(well)层与势垒(垒)层交替层叠而成的量子阱结构。阱层例如为InAs、InGaAsP、AlGaInAs、GaInAsPSb等，势垒层为InP、InAsP、InGaAsP、AlGaInAsP等。另外，发光层87可以为量子线(量子wire)或量子箱(量子点)。
n阴极层88是例如杂质浓度为1×1018/cm3的n型InGaAsP。Ga组分、Al组分可以在0～1的范围变更。
这些半导体层通过例如有机金属气相生长法(MOCVD)、分子束外延法(MBE)等进行层叠，形成半导体层叠体。

Claims (10)

1.一种发光部件，其具备：
依次成为导通状态的多个传输元件；
多个置位晶闸管，它们与多个上述传输元件分别连接，由于该传输元件成为导通状态而上述置位晶闸管成为能够转移至导通状态的状态；以及
多个发光元件，它们隔着隧道结分别层叠在多个上述置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加。
2.如权利要求1所述的发光部件，其特征在于，在上述置位晶闸管和上述发光元件中，构成该置位晶闸管的多个半导体层和构成该发光元件的多个半导体层隔着构成上述隧道结的半导体层而层叠。
3.如权利要求1或2所述的发光部件，其特征在于，上述隧道结被构成为，在上述发光元件被设定成正向偏压时，上述隧道结被设定成反向偏压。
4.如权利要求1或2所述的发光部件，其特征在于，构成上述置位晶闸管的多个半导体层、构成上述发光元件的多个半导体层、以及构成上述隧道结的半导体层中的任意半导体层使该发光元件中的电流路径变窄。
5.如权利要求4所述的发光部件，其特征在于，构成上述隧道结的半导体层使上述发光元件中的电流路径变窄。
6.如权利要求1或2所述的发光部件，其特征在于，构成上述置位晶闸管的多个半导体层和构成上述发光元件的多个半导体层中的至少一个半导体层的一部分或全部为分布布拉格反射层。
7.如权利要求1或2所述的发光部件，其特征在于，上述隧道结由多个半导体层构成，与多个上述半导体层中的至少一个半导体层的带隙对应的波长大于上述发光元件的发光波长。
8.如权利要求1或2所述的发光部件，其特征在于，上述隧道结位于由上述发光元件的发光而产生的驻波的波节处。
9.一种打印头，其具备：
发光单元，其包括：依次成为导通状态的多个传输元件；多个置位晶闸管，它们与多个该传输元件分别连接，由于该传输元件成为导通状态而上述置位晶闸管成为能够转移至导通状态的状态；以及多个发光元件，它们隔着隧道结分别层叠在多个该置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加；以及
光学单元，其使从上述发光单元射出的光成像。
10.一种图像形成装置，其具备：
图像保持体；
带电单元，其使上述图像保持体带电；
曝光单元，其借助光学单元对上述图像保持体进行曝光，该曝光单元包括：依次成为导通状态的多个传输元件；多个置位晶闸管，它们与多个该传输元件分别连接，由于该传输元件成为导通状态而上述置位晶闸管成为能够转移至导通状态的状态；以及多个发光元件，它们隔着隧道结分别层叠在多个该置位晶闸管上，在该置位晶闸管成为导通状态时，该发光元件发光或发光量增加；
显影单元，其对由上述曝光单元曝光而在上述图像保持体上形成的静电潜像进行显影；以及
转印单元，其将在上述图像保持体上显影的图像转印到被转印体上。
CN201710156790.6A 2016-03-22 2017-03-16 发光部件、打印头和图像形成装置 Active CN107219741B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110829602.8A CN113552784A (zh) 2016-03-22 2017-03-16 发光部件
CN202110829313.8A CN113552783A (zh) 2016-03-22 2017-03-16 发光部件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016057576A JP2017174906A (ja) 2016-03-22 2016-03-22 発光部品、プリントヘッド及び画像形成装置
JP2016-057576 2016-03-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202110829602.8A Division CN113552784A (zh) 2016-03-22 2017-03-16 发光部件
CN202110829313.8A Division CN113552783A (zh) 2016-03-22 2017-03-16 发光部件

Publications (2)

Publication Number Publication Date
CN107219741A CN107219741A (zh) 2017-09-29
CN107219741B true CN107219741B (zh) 2021-08-10

Family

ID=59898620

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710156790.6A Active CN107219741B (zh) 2016-03-22 2017-03-16 发光部件、打印头和图像形成装置
CN202110829602.8A Pending CN113552784A (zh) 2016-03-22 2017-03-16 发光部件
CN202110829313.8A Pending CN113552783A (zh) 2016-03-22 2017-03-16 发光部件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202110829602.8A Pending CN113552784A (zh) 2016-03-22 2017-03-16 发光部件
CN202110829313.8A Pending CN113552783A (zh) 2016-03-22 2017-03-16 发光部件

Country Status (3)

Country Link
US (1) US10038305B2 (zh)
JP (1) JP2017174906A (zh)
CN (3) CN107219741B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210120B2 (ja) * 2016-03-29 2017-10-11 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6245319B1 (ja) * 2016-06-30 2017-12-13 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び半導体積層基板
JP6737008B2 (ja) * 2016-06-30 2020-08-05 富士ゼロックス株式会社 光スイッチ
US10438990B2 (en) * 2017-02-13 2019-10-08 Fuji Xerox Co., Ltd. Light-emitting component, light-emitting device, and image forming apparatus
JP6341345B1 (ja) * 2017-03-07 2018-06-13 富士ゼロックス株式会社 発光装置、画像形成装置及び光照射装置
TWI793194B (zh) * 2017-10-10 2023-02-21 美商亮銳公司 包含轉換器限制的led封裝
JP7073685B2 (ja) * 2017-11-22 2022-05-24 富士フイルムビジネスイノベーション株式会社 発光部品、プリントヘッド及び画像形成装置
US11275202B1 (en) * 2017-11-28 2022-03-15 Facebook Technologies, Llc GRIN lens structure in micro-LED devices
JP7087690B2 (ja) 2018-06-04 2022-06-21 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置及び画像形成装置
JP7155723B2 (ja) * 2018-08-02 2022-10-19 株式会社リコー 発光素子及びその製造方法
JP7293589B2 (ja) * 2018-08-29 2023-06-20 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置、画像形成装置及び発光デバイス
FR3089065A1 (fr) * 2018-11-22 2020-05-29 Aledia Diode électroluminescente et procédé de fabrication d’une diode électroluminescente
US20210074880A1 (en) * 2018-12-18 2021-03-11 Bolb Inc. Light-output-power self-awareness light-emitting device
US12007504B2 (en) * 2019-03-01 2024-06-11 Vixar, Inc. 3D and LiDAR sensing modules
JP2020170765A (ja) * 2019-04-02 2020-10-15 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
US12082512B2 (en) * 2019-10-24 2024-09-03 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device
JP7463782B2 (ja) * 2020-03-17 2024-04-09 富士フイルムビジネスイノベーション株式会社 発光素子アレイ、発光装置、光学装置、計測装置及び情報処理装置
US11855413B2 (en) * 2020-06-22 2023-12-26 Lumentum Operations Llc Vertical-cavity surface-emitting laser array with isolated cathodes and a common anode
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
DE112022004309T5 (de) * 2021-11-09 2024-06-20 Ams-Osram International Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauelements
US20230208108A1 (en) * 2021-12-23 2023-06-29 Ii-Vi Delaware, Inc. Semiconductor laser diode including inverted p-n junction
WO2024004458A1 (ja) * 2022-06-29 2024-01-04 ローム株式会社 発光素子駆動回路、および発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621849A (zh) * 2011-01-27 2012-08-01 富士施乐株式会社 发光元件头、发光元件阵列芯片、和图像形成设备
CN102969421A (zh) * 2011-08-30 2013-03-13 富士施乐株式会社 发光元件、发光元件阵列、光写头、及图像形成设备
US8564013B2 (en) * 2011-03-25 2013-10-22 Fuji Xerox Co., Ltd. Light-emitting thyristor, light source head, and image forming apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
EP0335553B1 (en) 1988-03-18 1999-09-15 Nippon Sheet Glass Co., Ltd. Self-scanning light-emitting element array
JP3719467B2 (ja) * 1997-05-16 2005-11-24 日本オプネクスト株式会社 光半導体装置
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
JP4649701B2 (ja) * 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
CN2694495Y (zh) * 2003-09-11 2005-04-20 兆亨科技股份有限公司 具化合物反射结构的发光二极管
TWI268028B (en) * 2004-12-29 2006-12-01 Ind Tech Res Inst Vertical-stacked coupled quantum-dot vertical cavity surface emitting laser
US7655973B2 (en) * 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
JP2009286048A (ja) 2008-05-30 2009-12-10 Fuji Xerox Co Ltd 光源ヘッド、及び画像形成装置
JP2010045230A (ja) * 2008-08-13 2010-02-25 Fuji Xerox Co Ltd 発光素子チップ、露光装置および画像形成装置
KR20120022872A (ko) * 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
CN102460740A (zh) * 2009-06-19 2012-05-16 住友化学株式会社 发光装置以及发光装置的制造方法
JP4683157B1 (ja) * 2010-03-23 2011-05-11 富士ゼロックス株式会社 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
JP5349410B2 (ja) * 2010-06-17 2013-11-20 浜松ホトニクス株式会社 半導体集積回路装置の検査方法及び半導体集積回路装置
JP2013065593A (ja) * 2011-09-15 2013-04-11 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP5998626B2 (ja) * 2012-05-15 2016-09-28 セイコーエプソン株式会社 電気光学装置および電子機器
JP5884767B2 (ja) * 2013-04-25 2016-03-15 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621849A (zh) * 2011-01-27 2012-08-01 富士施乐株式会社 发光元件头、发光元件阵列芯片、和图像形成设备
US8564013B2 (en) * 2011-03-25 2013-10-22 Fuji Xerox Co., Ltd. Light-emitting thyristor, light source head, and image forming apparatus
CN102969421A (zh) * 2011-08-30 2013-03-13 富士施乐株式会社 发光元件、发光元件阵列、光写头、及图像形成设备

Also Published As

Publication number Publication date
JP2017174906A (ja) 2017-09-28
US20170277065A1 (en) 2017-09-28
CN113552784A (zh) 2021-10-26
CN113552783A (zh) 2021-10-26
US10038305B2 (en) 2018-07-31
CN107219741A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
CN107219741B (zh) 发光部件、打印头和图像形成装置
CN108427248B (zh) 发光部件、发光装置和图像形成装置
CN108780827B (zh) 发光部件、打印头、图像形成设备和半导体层层叠基板
CN108369976B (zh) 发光部件、打印头和图像形成设备
JP6332535B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP6369613B1 (ja) 発光部品、プリントヘッド及び画像形成装置
CN113451348A (zh) 发光零件
CN111095701B (zh) 发光部件、打印头、图像形成装置以及光照射装置
JP7021485B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7021529B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP6222388B1 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7039905B2 (ja) 発光部品の製造方法
JP6728831B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP6501019B2 (ja) 発光部品及び半導体積層基板
JP6332543B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7059547B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP7021484B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7059584B2 (ja) 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Xerox Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant