CN108369976B - 发光部件、打印头和图像形成设备 - Google Patents

发光部件、打印头和图像形成设备 Download PDF

Info

Publication number
CN108369976B
CN108369976B CN201780004692.9A CN201780004692A CN108369976B CN 108369976 B CN108369976 B CN 108369976B CN 201780004692 A CN201780004692 A CN 201780004692A CN 108369976 B CN108369976 B CN 108369976B
Authority
CN
China
Prior art keywords
layer
light emitting
thyristor
light
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780004692.9A
Other languages
English (en)
Other versions
CN108369976A (zh
Inventor
近藤崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN108369976A publication Critical patent/CN108369976A/zh
Application granted granted Critical
Publication of CN108369976B publication Critical patent/CN108369976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • H04N1/00891—Switching on or off, e.g. for saving power when not in use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/02815—Means for illuminating the original, not specific to a particular type of pick-up head
    • H04N1/0282—Using a single or a few point light sources, e.g. a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

提供了一种与不使用电压降低层时相比能够降低晶闸管的导通状态下的消耗电力的发光部件等。一种发光芯片(C)设置有：多个传递晶闸管(T)，其依次成为导通状态；多个设定晶闸管(S)，其分别连接到所述多个传递晶闸管(T)，并且由于传递晶闸管(T)成为导通状态而成为能够转移至导通状态的状态；以及多个发光二极管(LED)，其分别串联连接到所述多个设定晶闸管(S)，并且当设定晶闸管(S)成为导通状态时发光，并且设定晶闸管(S)形成为包括降低上升电压的电压降低层(90)。

Description

发光部件、打印头和图像形成设备
技术领域
本发明涉及发光部件、打印头和图像形成设备。
背景技术
专利文件1描述了一种发光元件阵列，其中阈值电压或阈值电流可外部控制的多个发光元件一维地、二维地或三维地布置，控制发光元件的阈值电压或阈值电流的电极通过电方式互连，并且从外部施加电压或电流的时钟线连接到发光元件。
专利文件2描述了一种自扫描型光源头，其设置有：板；表面发射型半导体激光器，其按照阵列布置在板上；以及作为开关元件的晶闸管，其被设置在板上并选择性地打开和关闭表面发射型半导体激光器的发射。
专利文件3描述了一种自扫描型发光元件，其中形成pnpnpn的六层半导体结构的发光元件，电极在两端被设置在p型第一层和n型第六层以及在中心被设置在p型第三层和n型第四层中，使pn层承担发光二极管功能，并且使四个pnpn层承担晶闸管功能。
现有技术文献
专利文献
专利文件1：JP-A-1-238962
专利文件2：JP-A-2009-286048
专利文件3：JP-A-2001-308385
发明内容
本发明要解决的问题
例如，在设置有传递部和发光部的自扫描型发光元件阵列中，如果发光部的发光元件是由与传递部相同的半导体多层膜形成的晶闸管，则发光部处的发光元件的发光特性等以及传递部处的传递特性等难以单独地设定，并且难以实现驱动速度的增加、光输出的增加、效率的增加、消耗电力的减少、成本的降低等。因此，如果晶闸管和发光元件被层叠并且具有传递功能的晶闸管和具有发光功能的发光元件被隔离，则晶闸管和发光元件易于单独地设定。然而，由于晶闸管和发光元件被层叠，所以在发光元件打开的条件下，晶闸管也导通，从而电力转换效率由于晶闸管的电力消耗而降低。
因此，与没有使用电压降低层时相比，本发明的至少一个示例性实施方式能够减少晶闸管导通的状态下的消耗电力。
解决问题的手段
本发明的第一模式是一种发光部件，该发光部件包括：多个传递元件，其依次成为导通状态；多个设定晶闸管，其分别连接到所述多个传递元件，并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态；以及多个发光元件，其分别与所述多个设定晶闸管串联连接，并且当设定晶闸管成为导通状态时发光或发光量增加，其中，设定晶闸管形成为包括带隙比发光元件的发光层的带隙小的电压降低层。
本发明的第二模式是根据第一模式的发光部件，其中，传递元件由包括电压降低层的晶闸管形成。
本发明的第三模式是根据第一或第二模式的发光部件，其中，发光元件和设定晶闸管隔着隧道结而层叠，并且该隧道结形成为，当所述发光元件被设定为正向偏置时，所述隧道结被设定为反向偏置。
本发明的第四模式是根据第三模式的发光部件，其中，形成设定晶闸管的多个半导体层、形成发光元件的多个半导体层和形成隧道结的半导体层中的任意半导体层缩窄发光元件中的电流路径。
本发明的第五模式是根据第一或第二模式的发光部件，其中，发光元件和设定晶闸管隔着具有金属导电性的III-V族化合物层而层叠。
本发明的第六模式是根据第五模式的发光部件，其中，形成设定晶闸管的多个半导体层、形成发光元件的多个半导体层和形成所述具有金属导电性的III-V族化合物层的半导体层中的任意半导体层缩窄发光元件中的电流路径。
本发明的第七模式是根据第一至第六模式中的任一模式的发光部件，其中，形成设定晶闸管的多个半导体层和形成发光元件的多个半导体层中的至少一个半导体层的至少一部分是分布布拉格反射层。
本发明的第八模式是一种打印头，该打印头包括：发光部，其包括：依次成为导通状态的多个传递元件；分别连接到所述多个传递元件并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态的多个设定晶闸管；以及分别与所述多个设定晶闸管串联连接并且当设定晶闸管成为导通状态时发光或发光量增加的多个发光元件；以及光学部，其使从所述发光部射出的光成像，其中，设定晶闸管形成为包括带隙比发光元件的发光层的带隙小的电压降低层。
本发明的第九模式是一种图像形成设备，该图像形成设备包括：像载体；充电部，其对像载体进行充电；曝光部，其包括：依次成为导通状态的多个传递元件；分别连接到所述多个传递元件并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态的多个设定晶闸管；以及分别串联连接到所述多个设定晶闸管并且当设定晶闸管成为导通状态时发光或发光量增加的多个发光元件，并且通过光学部对像载体进行曝光；显影部，其对通过由曝光部曝光而形成在像载体上的静电潜像进行显影；以及转印部，其将像载体上显影的图像转印到被转印体，其中，设定晶闸管形成为包括带隙比发光元件的发光层的带隙小的电压降低层。
本发明的第十模式是一种发光部件，该发光部件包括：晶闸管；以及发光元件，其隔着隧道结与晶闸管连接，其中，该晶闸管包括带隙比发光元件的发光层的带隙小的层，并且隧道结形成为，当发光元件被设定为正向偏置时，该隧道结被设定为反向偏置。
本发明的第十一模式是一种发光部件，该发光部件包括：晶闸管；以及发光元件，其隔着具有金属导电性的III-V族化合物层与晶闸管连接，其中，该晶闸管包括带隙比发光元件的发光层的带隙小的层。
发明效果
根据第一模式，与没有使用电压降低层时相比，晶闸管的导通状态下的消耗电力减少。
根据第二模式，与传递元件未设置有电压降低层时相比，制造方法可共同化。
根据第三模式，与没有使用隧道结时相比，施加到层叠的发光元件和设定晶闸管的电压可降低。
根据第四模式，与电流路径没有缩窄时相比，消耗电力可减少。
根据第五模式，与没有使用具有金属导电性的III-V族化合物层时相比，施加到层叠的发光元件和设定晶闸管的电压可降低。
根据第六模式，与电流路径没有缩窄时相比，消耗电力可减少。
根据第七模式，与没有使用分布布拉格反射层时相比，光使用效率改进。
根据第八模式，与没有使用电压降低层时相比，打印头的消耗电力减少。
根据第九模式，与没有使用电压降低层时相比，图像形成设备的消耗电力减少。
根据第十模式和第十一模式，与没有使用带隙小于发光元件的发光层的带隙的层时相比，晶闸管的消耗电力减少。
附图说明
[图1]示出应用第一示例性实施方式的图像形成设备的一般结构的示例的示图。
[图2]示出打印头的结构的示例的横截面图。
[图3]光发射器的示例的俯视图。
[图4]示出发光芯片的结构以及光发射器中的信号生成电路的结构和电路板上的布线(线)的结构的示例的示图。
[图5]说明根据第一示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片的电路配置的等效电路图。
[图6]根据第一示例性实施方式的发光芯片的平面布局图和横截面图的示例。(a)是发光芯片的平面布局图，(b)是沿(a)的线VIB-VIB的横截面图。
[图7]层叠有设定晶闸管和发光二极管的岛状物的放大横截面图。
[图8]说明晶闸管的结构和晶闸管的特性的示图。(a)是根据第一示例性实施方式的设置有电压降低层的晶闸管的横截面图，(b)是未设置有电压降低层的晶闸管的横截面图，(c)是晶闸管特性。
[图9]说明形成半导体层的材料的带隙能量的示图。
[图10]进一步说明设定晶闸管和发光二极管的层叠结构的示图。(a)是设定晶闸管和发光二极管的层叠结构中的示意性能带图，(b)是隧道结层的反向偏置状态下的能带图，(c)示出隧道结层的电流-电压特性。
[图11]说明光发射器和发光芯片的操作的时序图。
[图12]说明发光芯片的制造方法的示图。(a)是半导体层叠体形成步骤，(b)是n欧姆电极和光出射口保护层形成步骤，(c)是隧道结层暴露蚀刻步骤，(d)是在电流缩窄层上形成电流阻挡部的步骤，(e)是p栅极层暴露蚀刻步骤，(f)是p欧姆电极和背面电极形成步骤。
[图13]层叠有设定晶闸管和发光二极管的岛状物的改型的放大横截面图。(a)是电压降低层被设置在设定晶闸管的p栅极层和n阴极层之间的情况，(b)是电压降低层被设置在设定晶闸管的n栅极层和p栅极层之间的情况，(c)是电压降低层为p栅极层的情况，(d)是电压降低层为n栅极层的情况。
[图14]说明根据第三示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片的电路配置的等效电路图。
[图15]根据第二示例性实施方式的发光芯片的层叠有设定晶闸管和激光二极管的岛状物的放大横截面图。
[图16]说明根据第三示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片的电路配置的等效电路图。
[图17]根据第三示例性实施方式的发光芯片的层叠有设定晶闸管和垂直腔表面发射层的岛状物的放大横截面图。
[图18]相对于InN的组成比x的InNAs的带隙，(b)是相对于InN的组成比x的InNSb的带隙，(c)是示出相对于带隙的VI元素和III-V族化合物的光栅常数的示图。
[图19]根据第五示例性实施方式的光学晶闸管的放大横截面图。
具体实施方式
以下，参照附图，将详细描述本发明的示例性实施方式。
在下文中，元素符号将用于指称，例如将铝称为Al。
[第一示例性实施方式]
(图像形成设备1)
图1是示出应用第一示例性实施方式的图像形成设备1的一般结构的示例的示图。图1所示的图像形成设备1是通常称为串联型的图像形成设备。该图像形成设备1设置有：图像形成处理部10，其根据各个颜色的图像数据执行图像形成；图像输出控制器30，其控制图像形成处理部10；以及图像处理器40，其连接到例如个人计算机(PC)2和图像读取设备3并对从其接收的图像数据执行预定图像处理。
图像形成处理部10设置有按照预定间隔平行设置的图像形成单元11Y、11M、11C和11K(当彼此不区分时，称为图像形成单元11)。图像形成单元11设置有：感光鼓12，作为形成静电潜像并承载色调剂图像的像载体的示例；充电器13，作为以预定电位对感光鼓12的表面进行充电的充电部的示例；打印头14，其对由充电器13充电的感光鼓12曝光；以及显影器15，作为对由打印头14获得的静电潜像进行显影的显影部的示例。图像形成单元11Y、11M、11C和11K分别形成黄色(Y)、品红色(M)、青色(C)和黑色(K)的色调剂图像。
此外，图像形成处理部10设置有：纸张传送带21，其传送作为被转印体的示例的记录纸张25以便执行由图像形成单元11Y、11M、11C和11K的感光鼓12形成的各颜色的色调剂图像到该记录纸张25上的多重转印；驱动辊22，其驱动纸张传送带21；转印辊23，作为将感光鼓12上的色调剂图像转印到记录纸张25上的转印部的示例；以及定影器24，其将色调剂图像定影到记录纸张25。
在该图像形成设备1中，图像形成处理部10基于从图像输出控制器30供应的各种控制信号执行图像形成操作。然后，在图像输出控制器30的控制下，从个人计算机(PC)2或图像读取设备3接收的图像数据经受图像处理器40的图像处理，并被供应给图像形成单元11。然后，例如，在黑色(K)的图像形成单元11K处，感光鼓12在箭头A的方向上旋转的同时由充电器13充电至预定电位，并且由基于从图像处理器40供应的图像数据发光的打印头14曝光。由此，与黑色(K)图像有关的静电潜像形成在感光鼓12上。然后，形成在感光鼓12上的静电潜像由显影器15显影，以使得黑色(K)的色调剂图像形成在感光鼓12上。在图像形成单元11Y、11M和11C处，分别形成黄色(Y)、品红色(M)和青色(C)的色调剂图像。
由图像形成单元11形成在感光鼓12上的各颜色的色调剂图像通过施加到转印辊23的转印电场依次静电转印到随着在箭头B的方向上移动的纸张传送带21的移动供应的记录纸张25上，由此叠加有各颜色的色调剂的合成色调剂图像形成在记录纸张25上。
此后，其上已静电转印合成色调剂图像的记录纸张25被传送直至定影器24。已传送到定影器24的记录纸张25上的合成色调剂图像通过经历定影器24利用热和压力的定影处理被定影到记录纸张25上，并从图像形成设备1排出。
(打印头14)
图2是示出打印头14的结构的示例的横截面图。作为曝光部的示例的打印头14设置有：外壳61；光发射器65，作为设置有光源部63的发光部的示例，该光源部63设置有对感光鼓12进行曝光的多个发光元件(在第一示例性实施方式中，作为发光元件的示例的发光二极管LED)；以及棒透镜阵列64，作为使从光源部63射出的光在感光鼓12的表面上成像的光学部的示例。
光发射器65设置有电路板62，该电路板62安装有上述光源部63、驱动光源部63的信号生成电路110(参见稍后描述的图3)、等。
外壳61由例如金属制成，支撑电路板62和棒透镜阵列64，并被设定为使得光源部63的发光元件的发光面是棒透镜阵列64的焦平面。此外，棒透镜阵列64被设置在感光鼓12的轴向方向(主扫描方向以及稍后描述的图3和图4的(b)中的X方向)上。
(光发射器65)
图3是光发射器65的示例的俯视图。
在图3中作为示例示出的光发射器65中，光源部63通过在X方向(主扫描方向)上将作为发光部件的示例的40个发光芯片C1-C40(当彼此不区分时，称为发光芯片C)按照之字形在电路板62上设置成两列来构造。发光芯片C1-C40的结构可相同。
在本说明书中，“-”表示通过编号彼此区分的多个构成要素，并且指示包括具有“-”前后示出的编号及其之间的编号的构成要素。例如，发光芯片C1-C40按照编号顺序包括从发光芯片C1到发光芯片C40。
尽管在第一示例性实施方式中，总共40个用作发光芯片C的数量，但是数量不限于此。
光发射器65安装有驱动光源部63的信号生成电路110。信号生成电路110由例如集成电路(IC)形成。光发射器65可不安装信号生成电路110。此时，信号生成电路110被设置在光发射器65外部，并且通过线缆等供应诸如控制发光芯片C的控制信号的信号。这里，将基于光发射器65设置有信号生成电路110的假设给出描述。发光芯片C的布置方式的细节将稍后描述。
图4是示出发光芯片C的结构以及光发射器65中的信号生成电路110的结构和电路板62上的布线(线)的结构的示例的示图。图4的(a)示出发光芯片C的结构，图4的(b)示出光发射器65中的信号生成电路110的结构和电路板62上的布线(线)的结构。在图4的(b)中，在发光芯片C1-C40当中，示出发光芯片C1-C9的一部分。
首先，将描述图4的(a)中所示的发光芯片C的结构。
发光芯片C设置有发光部102，该发光部102形成为包括多个发光元件(在第一示例性实施方式中，发光二极管LED1-LED128[当彼此不区分时，称为发光二极管LED])，所述多个发光元件在表面形状为矩形的基板80的表面上在靠近一条长边的一侧沿着该长边成列设置。此外，发光芯片C在基板80的表面上在长度方向上的两个端部设置有作为用于捕获各种控制信号等的多个结合焊盘的端子(
Figure BDA0001694344510000081
端子、
Figure BDA0001694344510000082
端子、Vga端子、
Figure BDA0001694344510000083
端子)。这些端子从基板80的一个端部按照
Figure BDA0001694344510000084
端子和
Figure BDA0001694344510000085
端子的顺序设置并且从基板80的另一端部按照Vga端子和
Figure BDA0001694344510000086
端子的顺序设置。发光部102被设置在
Figure BDA0001694344510000087
端子与
Figure BDA0001694344510000088
端子之间。此外，在基板80的背面，背面电极92(参见稍后描述的图6)被设置为Vsub端子。
这里，“成列”可不仅指示如图4的(a)所示多个发光元件布置在直线上的情况，而且指示多个发光元件中的发光元件相对于与列方向正交的方向以彼此不同的移位量设置的状况。例如，当发光元件的发光面(在稍后描述的图6中，发光二极管LED的区域311)为像素时，发光元件可在与列方向正交的方向上以几个像素或几十个像素的移位量设置。此外，其可在邻接发光元件之间交替地或者每两个或更多个发光元件按照之字形设置。
接下来，通过图4的(b)，将描述光发射器65中的信号生成电路110的结构以及电路板62上的布线(线)的结构。
如上所述，在光发射器65的电路板62上，安装有信号生成电路110和发光芯片C1-C40，并且设置连接信号生成电路110和发光芯片C1-C40的布线(线)。
首先，将描述信号生成电路110的结构。
经历了图像处理的图像数据和各种控制信号从图像输出控制器30和图像处理器40(参见图1)输入到信号生成电路110。信号生成电路110基于这些图像数据和各种控制信号执行图像数据重排、光量校正等。
信号生成电路110设置有传递信号生成部120，其基于各种控制信号将第一传递信号
Figure BDA0001694344510000089
和第二传递信号
Figure BDA00016943445100000810
发送到发光芯片C1-C40。
此外，信号生成电路110设置有点亮信号生成部140，其分别基于各种控制信号将点亮信号
Figure BDA00016943445100000811
(当彼此不区分时，称作点亮信号
Figure BDA00016943445100000812
)发送到发光芯片C1-C40。
此外，信号生成电路110设置有：基准电位供给部160，其将用作电位的基准的基准电位Vsub供应给发光芯片C1-C40；以及电源电位供给部170，其供应用于发光芯片C1-C40的驱动的电源电位Vga。
接下来，将描述发光芯片C1-C40的布置方式。
奇数编号的发光芯片C1、C3、C5、...在基板80的长度方向上按照间隔成列布置。偶数编号的发光芯片C2、C4、C6、...也在基板80的长度方向上按照间隔成列布置。奇数编号的发光芯片C1、C3、C5、...和偶数编号的发光芯片C2、C4、C6、...在相对于彼此旋转180度的状态下按照之字形布置以使得设置在发光芯片C上的发光部102一侧的长边面向彼此。在发光芯片C之间位置也被设定为使得发光元件在主扫描方向(X方向)上按照预定间隔布置。在图4的(b)的发光芯片C1-C40处，图4的(a)中所示的发光部102的发光元件的布置方向(在第一示例性实施方式中按照发光二极管LED1-LED128的编号的顺序)由箭头指示。
将描述连接信号生成电路110和发光芯片C1-C40的布线(线)。
电路板62设置有电源线200a，其连接到作为设置在发光芯片C的基板80的背面的Vsub端子的背面电极92(参见稍后描述的图6)，并供应基准电位Vsub。
并且电路板62设置有电源线200b，其连接到设置在发光芯片C上的Vga端子并供应用于驱动的电源电位Vga。
电路板62设置有：第一传递信号线201，其用于将第一传递信号
Figure BDA0001694344510000091
从信号生成电路110的传递信号生成部120发送到发光芯片C1-C40的
Figure BDA0001694344510000092
端子；以及第二传递信号线202，其用于将第二传递信号
Figure BDA0001694344510000094
发送到发光芯片C1-C40的
Figure BDA0001694344510000093
端子。第一传递信号
Figure BDA0001694344510000096
和第二传递信号
Figure BDA0001694344510000095
被共同(并行)发送到发光芯片C1-C40。
此外，电路板62设置有点亮信号线204-1-204-40(当彼此不区分时，称为点亮信号线204)，其分别将点亮信号
Figure BDA0001694344510000097
从信号生成电路110的点亮信号生成部140通过限流电阻器RI发送到发光芯片C1-C40的
Figure BDA0001694344510000098
端子。
如上所述，基准电位Vsub和电源电位Vga被共同供应给电路板62上的所有发光芯片C1-C40。第一传递信号
Figure BDA0001694344510000099
和第二传递信号
Figure BDA00016943445100000910
也被共同(并行)发送到发光芯片C1-C40。另一方面，点亮信号
Figure BDA00016943445100000911
分别被单独地发送到发光芯片C1-C40。
(发光芯片C)
图5是说明根据第一示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片C的电路配置的等效电路图。除了端子(
Figure BDA00016943445100000912
端子、
Figure BDA00016943445100000913
端子、Vga端子、
Figure BDA0001694344510000101
端子)之外，下面所描述的元件基于发光芯片C上的布局(参见稍后描述的图6)来设置。尽管端子(
Figure BDA0001694344510000102
端子、
Figure BDA0001694344510000103
端子、Vga端子、
Figure BDA0001694344510000104
端子)的位置不同于图4的(a)，为了说明与信号生成电路110的连接关系，其被示出于图中的左端。设置在基板80的背面的Vsub端子被示出为绘制在基板80之外。
这里，将关于与信号生成电路110的关系以发光芯片C1为例描述发光芯片C。因此，在图5中，发光芯片C将被称为发光芯片C1(C)。其它发光芯片C2-C40的结构与发光芯片C1相同。
发光芯片C1(C)设置有由发光二极管LED1-LED128形成的发光部102(参见图4的(a))。
发光芯片C1(C)设置有设定晶闸管S1-S128(当彼此不区分时，称为设定晶闸管S)。关于发光二极管LED1-LED128和设定晶闸管S1-S128，相同编号的发光二极管LED和设定晶闸管S串联连接。
如稍后描述的图6的(b)中所示，发光二极管LED被层叠在成列布置在基板80上的设定晶闸管S上。随后，发光二极管LED1-LED128也成列布置。
发光芯片C1(C)设置有与发光二极管LED1-LED128和设定晶闸管S1-S128相似地成列布置的传递晶闸管T1-T128(当彼此不区分时，称为传递晶闸管T)。
尽管这里将使用传递晶闸管T作为传递元件的示例给出描述，可使用不同的电路元件，只要其是依次成为ON(导通)状态的元件即可；例如，可使用由移位晶体管或多个晶体管的组合形成的电路元件。
在发光芯片C1(C)上，传递晶闸管T1-T128按照编号顺序每两个配对，并且耦合二极管D1-D127(当彼此不区分时，称为耦合二极管D)分别设置在每一对之间。
此外，发光芯片C1(C)设置有电源线电阻器Rg1-Rg128(当彼此不区分时，称为电源线电阻器Rg)。
此外，发光芯片C1(C)设置有一个启动二极管SD。并且发光芯片C1(C)设置有限流电阻器R1和R2，其被设置为防止过大电流在稍后描述的发送第一传递信号
Figure BDA0001694344510000106
的第一传递信号线72和发送第二传递信号
Figure BDA0001694344510000105
的第二传递信号线73上流动。
这里，传递部101由设定晶闸管S1-S128、传递晶闸管T1-T128、电源线电阻器Rg1-Rg128、耦合二极管D1-D127、启动二极管SD和限流电阻器R1和R2形成。
发光部102的发光二极管LED1-LED128以及传递部101的设定晶闸管S1-S128和传递晶闸管T1-T128在图5中从左侧按照编号顺序布置。此外，耦合二极管D1-D127和电源线电阻器Rg1-Rg128也从图的左侧按照编号顺序布置。
并且传递部101和发光部102在图5中从上侧按照该顺序布置。
在第一示例性实施方式中，发光部102中的发光二极管LED、传递部101中的设定晶闸管S、传递晶闸管T和电源线电阻器Rg的数量各自为128个。耦合二极管D的数量为127个，比传递晶闸管T的数量少一个。
发光二极管LED等的数量不限于上述数量，而是仅需要为预定数量。传递晶闸管T的数量可大于发光二极管LED的数量。
上述发光二极管LED是设置有阳极端子(阳极)和阴极端子(阴极)的双端子半导体元件，晶闸管(设定晶闸管S、传递晶闸管T)是具有阳极端子(阳极)、栅极端子(栅极)和阴极端子(阴极)的三个端子的半导体元件，耦合二极管D1和启动二极管SD是设置有阳极端子(阳极)和阴极端子(阴极)的双端子半导体元件。
如稍后描述的，存在发光二极管LED、晶闸管(设定晶闸管S、传递晶闸管T)、耦合二极管D1和启动二极管SD不总是设置有形成为电极的阳极端子、栅极端子和阴极端子的情况。因此，在下文中，端子有时将被简称为()中的术语。
接下来，将描述发光芯片C1(C)上的元件的电连接。
传递晶闸管T和设定晶闸管S的阳极各自连接到发光芯片C1(C)的基板80(阳极共用)。
这些阳极通过作为设置在基板80的背面的Vsub端子的背面电极92(参见图6的(b))连接到电源线200a(参见图4的(b))。从基准电位供给部160向该电源线200a供应基准电位Vsub。
该连接是使用p型基板80时的结构；当使用n型基板时，极性相反，当使用没有添加任何杂质的本征(i)型(半绝缘或绝缘)基板时，要连接到基准电位Vsub的端子被设置在设置有基板的传递部101和发光部102的一侧。
沿着传递晶闸管T的布置，奇数编号的传递晶闸管T1、T3、...的阴极连接到第一传递信号线72。第一传递信号线72通过限流电阻器R1连接到
Figure BDA0001694344510000111
端子。第一传递信号线201(参见图4的(b))连接到该
Figure BDA0001694344510000112
端子，并且从传递信号生成部120发送第一传递信号
Figure BDA0001694344510000113
另一方面，沿着传递晶闸管T的布置，偶数编号的传递晶闸管T2、T4的阴极连接到第二传递信号线73。第二传递信号线73通过限流电阻器R2连接到
Figure BDA0001694344510000121
端子。第二传递信号线202(参见图4的(b))连接到该
Figure BDA0001694344510000122
端子，并且从传递信号生成部120发送第二传递信号
Figure BDA0001694344510000123
发光二极管LED1-LED128的阴极连接到点亮信号线75。点亮信号线75连接到
Figure BDA0001694344510000124
端子。在发光芯片C1上，
Figure BDA0001694344510000125
端子通过设置在发光芯片C1(C)之外的限流电阻器RI连接到点亮信号线204-1，并且从点亮信号生成部140发送点亮信号
Figure BDA0001694344510000127
(参见图4的(b))。点亮信号
Figure BDA0001694344510000126
向发光二极管LED1-LED128供应用于点亮的电流。点亮信号线204-2-204-40通过限流电阻器RI分别连接到其它发光芯片C2-C40的
Figure BDA0001694344510000128
端子，并且从点亮信号生成部140发送点亮信号
Figure BDA0001694344510000129
(参见图4的(b))。
传递晶闸管T1-T128的栅极Gt1-Gt128(当彼此不区分时，称为栅极Gt)一对一连接到相同编号的设定晶闸管S1-S128的栅极Gs1-Gs128(当彼此不区分时，称为栅极Gs)。因此，栅极Gt1-Gt128和栅极Gs1-Gs128使得相同编号的栅极具有相同的电位。因此，例如通过指定栅极Gt1(栅极Gs1)来指示电位相同。
耦合二极管D1-D127按照编号顺序连接在作为传递晶闸管T1-T128的成对的每两个栅极Gt1-Gt128的各个栅极Gt之间。即，耦合二极管D1-D127串联连接以分别被夹在栅极Gt1-Gt128之间。关于耦合二极管D1的方向，其在电流从栅极Gt1朝着栅极Gt2流动的方向上连接。这同样适用于其他耦合二极管D2-D127。
传递晶闸管T的栅极Gt(栅极Gs)通过被设置为分别与传递晶闸管T对应的电源线电阻器Rg连接到电源线71。电源线71连接到Vga端子。电源线200b(参见图4的(b))连接到Vga端子，并且从电源电位供给部170供应电源电位Vga。
传递晶闸管T1的栅极Gt1连接到启动二极管SD的阴极端子。另一方面，启动二极管SD的阳极连接到第二传递信号线73。
图6是根据第一示例性实施方式的发光芯片C的平面布局图和横截面图的示例。图6的(a)是发光芯片C的平面布局图，图6的(b)是沿着图6的(a)的线VIB-VIB的横截面图。这里，由于发光芯片C与信号生成电路110之间的连接关系未示出，所以不必使用发光芯片C1为例。因此，使用指定发光芯片C。
在图6的(a)中，示出聚焦于发光二极管LED1-LED4、设定晶闸管S1-S4和传递晶闸管T1-T4的部分。尽管不同于图4的(a)，为了说明方便，端子(
Figure BDA00016943445100001210
端子、
Figure BDA00016943445100001211
端子、Vga端子、
Figure BDA00016943445100001212
端子)的位置被示出于图中的左端部。设置在基板80的背面上的Vsub端子(背面电极92)被示出为绘制在基板80之外。假设端子被设置为与图4的(a)的那些端子对应，
Figure BDA0001694344510000131
端子、
Figure BDA0001694344510000132
端子和限流电阻器R2被设置在基板80的右端部。启动二极管SD可被设置在基板80的右端部。
在作为沿着图6的(a)的线VIB-VIB的横截面图的图6的(b)中，在图中从下侧示出发光二极管LED1/设定晶闸管S1、传递晶闸管T1、耦合二极管D1和电源线电阻器Rg1。发光二极管LED1和设定晶闸管S1被层叠。
在图6的(a)和(b)的图中，主要元件和端子由名称指示。
首先，将利用图6的(b)示出发光芯片C的横截面结构。
在p型基板80(基板80)上，顺序地设置p型阳极层81(p阳极层81)、电压降低层90、n型栅极层82(n栅极层82)、p型栅极层83(p栅极层83)和n型阴极层84(n阴极层84)。在下文中，使用()中的指定。这同样适用于其它情况。
在n阴极层84上，设置隧道结(隧道二极管)层85。
此外，在隧道结层85上，设置p型阳极层86(p阳极层86)、发光层87、n型阴极层88(n阴极层88)。
并且在发光二极管LED1上，设置光出射口保护层89，其由具有透射发光二极管LED所发射的光的性质的绝缘材料制成。
电压降低层90可通过使其为具有与p阳极层81相似的杂质浓度的p型而与p阳极层81一起成为p阳极层。此外，电压降低层90可通过使其为具有与n栅极层82相似的杂质浓度的n型而与n栅极层82一起成为n栅极层。
这里，p阳极层81是第一半导体层的示例，n栅极层82是第二半导体层的示例，p栅极层83是第三半导体层的示例，n阴极层84是第四半导体层的示例。当电压降低层90被包括在p阳极层中时，电压降低层90被包括在第一半导体层中。此外，当电压降低层90被包括在n栅极层中时，电压降低层90被包括在第二半导体层中。以下同样适用。此外，电压降低层90可为i层。
在发光芯片C上，如图6的(b)中所示，设置保护层91，其由被设置为覆盖这些岛状物的表面和侧面的光透射绝缘材料制成。这些岛状物以及诸如电源线71、第一传递信号线72、第二传递信号线73和点亮信号线75的布线通过设置在保护层91上的通孔(在图6的(a)中由ο指示)连接。在以下描述中，保护层91和通孔的描述被省略。
此外，如图6的(b)中所示，用作Vsub端子的背面电极92被设置在基板80的背面。
p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87和n阴极层88全部为半导体层，并且通过外延生长顺序地层叠。并且为了得到彼此分离的多个岛状物(稍后描述的岛状物301、302、303、...)，通过蚀刻(台面蚀刻)去除岛状物之间的半导体层。p阳极层81可分离或者可不分离。在图6的(b)中，p阳极层81在厚度方向上部分地分离。此外，p阳极层81也可用作基板80。
通过使用p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84，形成设定晶闸管S、传递晶闸管T、耦合二极管D、电源线电阻器Rg等(在图6的(b)中，设定晶闸管S1、传递晶闸管T1、耦合二极管D1和电源线电阻器Rg1)。
这里，p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84的指定与形成设定晶闸管S和传递晶闸管T时的功能(工作)关联。即，p阳极层81充当阳极，n栅极层82和p栅极层83充当栅极，n阴极层84充当阴极。电压降低层90充当稍后描述的p阳极层81的一部分或n栅极层82的一部分。当形成耦合二极管D和电源线电阻器Rg时，其如稍后所述不同地起作用(动作)。
通过p阳极层86、发光层87和n阴极层88，形成发光二极管LED(在图6的(b)中，发光二极管LED1)。
这同样适用于p阳极层86和n阴极层88的指定，并且其与形成发光二极管LED时的功能(工作)关联。即，p阳极层86充当阳极，n阴极层88充当阴极。
如下所述，多个岛状物包括未设置有p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84和隧道结层85中的一些或任一个以及p阳极层86、发光层87和n阴极层88的多个层中的一些层的岛状物。例如，岛状物302未设置有隧道结层85、p阳极层86、发光层87或n阴极层88。
此外，多个岛状物包括未设置有层的一部分的岛状物。例如，在岛状物302设置有p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84的同时，其仅设置有n阴极层84的一部分。
接下来，将利用图6的(a)描述发光芯片C的平面布局。
在岛状物301上，设置设定晶闸管S1和发光二极管LED1。在岛状物302上，设置传递晶闸管T1和耦合二极管D1。在岛状物303上，设置电源线电阻器Rg1。在岛状物304上，设置启动二极管SD。在岛状物305上，设置限流电阻器R1，并且在岛状物306上，设置限流电阻器R2。
在发光芯片C上，并行形成与岛状物301、302和303相似的多个岛状物。在这些岛状物上，设定晶闸管S2、S3、S4、...、发光二极管LED2、LED3、LED4、...、传递晶闸管T2、T3、T4、...、耦合二极管D2、D3、D4、...等与岛状物301、302和303相似地设置。
这里，将利用图6的(a)和(b)详细描述岛状物301-岛状物306。
如图6的(a)所示，在岛状物301上，设置设定晶闸管S1和发光二极管LED1。
设定晶闸管S1由p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84形成。并且设置在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85和n阴极层84而暴露的p栅极层83上的p型欧姆电极331(p欧姆电极331)成为栅极Gs1的电极(有时称为栅极端子Gs1)。
另一方面，发光二极管LED1由p阳极层86、发光层87和n阴极层88形成。发光二极管LED1隔着隧道结层85层叠在设定晶闸管S1的n阴极层84上。并且设置在n阴极层88(区域311)上的n型欧姆电极321(n欧姆电极321)成为阴极电极。
p阳极层86包括电流缩窄层86b(参见稍后描述的图7)。设置电流缩窄层86b以便将流过发光二极管LED的电流限制到发光二极管LED的中心部分。即，在发光二极管LED的周边部分中由于台面蚀刻而存在许多缺陷。因此，容易发生非发射复合。因此，电流缩窄层86b被设置为使得发光二极管LED的中央部分是电流容易流动的电流通过部α，周边部分是电流几乎不流动的电流阻挡部β。如图6的(a)中的发光二极管LED1处所示，虚线之内是电流通过部α，虚线之外是电流阻挡部β。
为了从发光二极管LED1的中央部分提取光，n欧姆电极321被设置在发光二极管LED1的周边部分中以使得中央部分为开口。
电流缩窄层86b将稍后描述。
由于电流缩窄层86b的设置抑制了通过非发射复合消耗的电力，所以消耗电力减少和光提取效率改进。光提取效率是依据电力可提取的光量。
在岛状物302上，设置传递晶闸管T1和耦合二极管D1。
传递晶闸管T1由p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84形成。即，设置在通过去除n阴极层88、发光层87、p阳极层86和隧道结层85而暴露的n阴极层84(区域313)上的n欧姆电极323成为阴极端子。在隧道结层85的n++层85a未被去除的情况下，n欧姆电极323可被设置在隧道结层85的n++层85a上。并且设置在通过去除n阴极层84而暴露的p栅极层83上的p欧姆电极332成为栅极Gt1的端子(有时称为栅极端子Gt1)。
同样，设置在岛状物302上的耦合二极管D1由p栅极层83和n阴极层84形成。即，设置在通过去除n阴极层88、发光层87、p阳极层86和隧道结层85而暴露的n阴极层84(区域314)上的n欧姆电极324成为阴极电极。在隧道结层85的n++层85a未被去除的情况下，n欧姆电极324可被设置在隧道结层85的n++层85a上。并且设置在通过去除n阴极层84而暴露的p栅极层83上的p欧姆电极332成为阳极端子。这里，耦合二极管D1的阳极端子与栅极Gt1(栅极端子Gt1)相同。
设置在岛状物303上的电源线电阻器Rg1由p栅极层83形成。这里，设置在通过去除n阴极层88、发光层87、p阳极层86、隧道结层85和n阴极层84而暴露的p栅极层83上的p欧姆电极333和p欧姆电极334之间的p栅极层83被设置成电阻器。
设置在岛状物304上的启动二极管SD由p栅极层83和n阴极层84形成。即，设置在通过去除n阴极层88、发光层87、p阳极层86和隧道结层85而暴露的n阴极层84(区域315)上的n欧姆电极325成为阴极端子。在隧道结层85的n++层85a未被去除的情况下，n欧姆电极325可被设置在隧道结层85的n++层85a上。并且设置在通过去除n阴极层84而暴露的p栅极层83上的p欧姆电极335成为阳极端子。
设置在岛状物305上的限流电阻器R1以及设置在岛状物306上的限流电阻器R2与设置在岛状物303上的电源线电阻器Rg1相似地设置，并且各自使用两个p欧姆电极(无指定)之间的p栅极层83作为电阻器。
在图6的(a)中，将描述元件之间的连接关系。
点亮信号线75设置有主干部分75a和多个分支部分75b。主干部分75a被设置为在发光二极管LED的列方向上延伸。分支部分75b从主干部分75a分支以连接到作为设置在岛状物301上的发光二极管LED1的阴极端子的n欧姆电极321。这同样适用于其它发光二极管LED的阴极端子。
点亮信号线75连接到设置在发光二极管LED1一侧的
Figure BDA0001694344510000171
端子。
第一传递信号线72连接到作为设置在岛状物302上的传递晶闸管T1的阴极端子的n欧姆电极323。设置在与岛状物302相似的岛状物上的其它奇数编号的传递晶闸管T的阴极端子连接到第一传递信号线72。第一传递信号线72通过设置在岛状物305上的限流电阻器R1连接到
Figure BDA0001694344510000172
端子。
另一方面，第二传递信号线73连接到作为设置在无指定的岛状物上的偶数编号的传递晶闸管T的阴极端子的n欧姆电极(无指定)。第二传递信号线73通过设置在岛状物306上的限流电阻器R2连接到
Figure BDA0001694344510000173
端子。
电源线71连接到作为设置在岛状物303上的电源线电阻器Rg1的一个端子的p欧姆电极334。其它电源线电阻器Rg的一个端子也连接到电源线71。电源线71连接到Vga端子。
设置在岛状物301上的发光二极管LED1的p欧姆电极331(栅极端子Gs1)通过连接布线76连接到岛状物302的p欧姆电极332(栅极端子Gt1)。
p欧姆电极332(栅极端子Gt1)通过连接布线77连接到岛状物303的p欧姆电极333(电源线电阻器Rg1的另一端子)。
设置在岛状物302上的n欧姆电极324(耦合二极管D1的阴极端子)通过连接布线79连接到作为邻接传递晶闸管T2的栅极端子Gt2的p型欧姆电极(无指定)。
尽管这里省略了描述，这同样适用于其它发光二极管LED、设定晶闸管S、传递晶闸管T、耦合二极管D等。
岛状物302的p欧姆电极332(栅极端子Gt1)通过连接布线78连接到设置在岛状物304上的n欧姆电极325(启动二极管SD的阴极端子)。p欧姆电极335(启动二极管SD的阳极端子)连接到第二传递信号线73。
上述连接和结构是使用p型基板80时的结构，当使用n型基板时，极性相反。此外，当使用i型基板时，连接到供应基准电压Vsub的电源线200a的端子被设置在设置有基板的传递部101和发光部102的一侧。连接和结构与使用p型基板80的情况或者使用n型基板的情况相似。
(设定晶闸管S和发光二极管LED的层叠结构)
图7是层叠有设定晶闸管S和发光二极管LED的岛状物301的放大横截面图。光出射口保护层89和保护层91被省略。以下同样适用。
如上所述，发光二极管LED隔着隧道结层85层叠在设定晶闸管S上。即，设定晶闸管S和发光二极管LED串联连接。
设定晶闸管S由p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84形成。即，其具有电压降低层90被添加到pnpn的四层结构的结构。
压降低层90可作为p阳极层81的一部分为杂质浓度与p阳极层81相似的p型，或者可作为n栅极层82的一部分为杂质浓度与n栅极层82相似的n型。此外，电压降低层90可以是i层。
隧道结层85由以高浓度添加(掺杂)n型杂质(掺杂剂)的n++层85a以及以高浓度添加p型杂质的p++层85b形成。
发光二极管LED由p阳极层86、发光层87和n阴极层88形成。发光层87具有阱层和势垒层交替地层叠的量子阱结构。发光层87可以是i层。此外，发光层可具有量子阱结构以外的结构，并且可以是例如量子线(量子导线)或量子盒(量子点)。
p阳极层86由层叠的下侧p层86a、电流缩窄层86b和上侧p层86c形成。电流缩窄层86b由电流通过部α和电流阻挡部β形成。如图6的(a)中所示，电流通过部α被设置在发光二极管LED的中央部分中，电流阻挡部β被设置在发光二极管LED的周边部分中。
<电压降低层90>
图8是说明晶闸管的结构和晶闸管的特性的示图。图8的(a)是设置有电压降低层90的根据第一示例性实施方式的晶闸管的横截面图，图8的(b)是未设置有电压降低层90的晶闸管的横截面图，图8的(c)是晶闸管特性。图8的(a)和(b)示出未层叠发光二极管LED的传递晶闸管T的横截面。层叠有发光二极管LED的设定晶闸管S表现出相似的特性。
如图8的(a)中所示，根据第一示例性实施方式的晶闸管(传递晶闸管T、设定晶闸管S)在p阳极层81与n栅极层82之间设置有电压降低层90。电压降低层90如果是具有与p阳极层81相似的杂质浓度的p型则充当p阳极层81的一部分，如果是具有与n栅极层82相似的杂质浓度的n型则充当n栅极层82的一部分。电压降低层90可以是i层。
图8的(b)中所示的晶闸管未设置有电压降低层90。
晶闸管处的上升电压Vr取决于形成晶闸管的半导体层处的带隙的最低能量(带隙能量)。晶闸管处的上升电压Vr是晶闸管的ON状态下的电流向电压轴外插时的电压。
如图8的(c)中所示，在根据第一示例性实施方式的晶闸管中，设置电压降低层90，其是与p阳极层81、n栅极层82、p栅极层83和n阴极层84相比带隙能量较低的层。因此，与未设置有电压降低层90的晶闸管的上升电压Vr'相比，根据第一示例性实施方式的晶闸管的上升电压Vr较低。此外，作为示例，电压降低层90是带隙小于发光层87的带隙的层。根据第一示例性实施方式的晶闸管没有用作发光部件，而是在每一个方面用作驱动诸如发光二极管LED的发光部件的驱动电路的一部分。因此，与实际发光的发光部件的发射波长无关地确定带隙。因此，通过设置带隙小于发光层87的带隙的电压降低层90，晶闸管的上升电压Vr降低。由此，在晶闸管和发光元件处于导通的情况下，施加到晶闸管和发光元件的电压也降低。
图9是说明形成半导体层的材料的带隙能量的示图。
GaAs的光栅常数为大约5.65埃。AlAs的光栅常数为大约5.66埃。因此，接近这些光栅常数的材料可针对GaAs基板外延生长。例如，作为GaAs和AlAs的化合物的AlGaAs和Ge可针对GaAs基板外延生长。
此外，InP的光栅常数为大约5.87埃。接近该光栅常数的材料可针对InP基板外延生长。
此外，在生长平面之间不同的GaN的光栅常数在a平面上为3.19埃，在c平面上为5.17埃。接近这些光栅常数的材料针对GaN基板外延生长。
对于GaAs、Inp和GaN晶闸管的上升电压较低的带隙能量是由图9所示的半色调点指示的范围内的材料。即，当由半色调点指示的范围内的材料用作形成晶闸管的层时，晶闸管的上升电压Vr变为由半色调点指示的范围内的材料的带隙能量。
例如，GaAs的带隙能量为大约1.43eV。因此，如果没有使用电压降低层90，则晶闸管的上升电压Vr为大约1.43V。然而，通过使用由半色调点指示的范围内的材料作为形成晶闸管或包含所述材料的层，可使晶闸管的上升电压Vr超过0V并小于1.43V(0V<Vr<1.43V)。
由此，晶闸管处于ON状态下时的电力消耗降低。
作为由半色调点指示的范围内的材料，对GaAs的带隙能量为大约0.67eV的Ge被列举。此外，对Inp的带隙能量为大约0.36eV的InAs被列举。此外，对于GaAs基板或InP基板，可在GaAs和Inp的化合物、InN和InSb的化合物、InN和InAs的化合物等中使用带隙能量较低的材料。具体地，基于GaInNAs的混合化合物是合适的。其中可包含Al、Ga、As、P、Sb等。此外，对于GaN，GaNP可为电压降低层90。另外，(1)通过变质生长等的InN层和InGaN层、(2)由InN、InGaN、InNAs和InNSb组成的量子点、以及(3)对应于GaN的光栅常数(a平面)的两倍的InAsSb层等可被引入作为电压降低层90。其中可包含Al、Ga、N、As、P、Sb等。
尽管这里利用晶闸管的上升电压Vr和Vr'给出描述，这同样适用于作为晶闸管维持ON状态的最低电压的保持电压Vh和Vh'以及施加到处于ON状态的晶闸管的电压(参见图8的(c))。
另一方面，晶闸管的开关电压Vs取决于反向偏置的半导体层的耗尽层。因此，电压降低层90几乎不影响晶闸管的开关电压Vs。
即，电压降低层90在维持晶闸管的开关电压Vs的同时使上升电压Vr降低。由此，施加到处于ON状态的晶闸管的电压降低，因此消耗电力减少。通过调节p阳极层81、n栅极层82、p栅极层83和n阴极层84的材料、杂质浓度等将晶闸管的开关电压Vs设定为给定值。然而，开关电压Vs根据电压降低层90的插入位置而改变。
<隧道结层85>
图10是进一步说明设定晶闸管S和发光二极管LED的层叠结构的示图。图10的(a)是设定晶闸管S和发光二极管LED的层叠结构的示意性能带图，图10的(b)是隧道结层85的反向偏置状态下的能带图，图10的(c)示出隧道结层85的电流-电压特性。
如图10的(a)的能带图中所示，当在图7的n欧姆电极321与背面电极92之间施加电压以使得发光二极管LED和设定晶闸管S正向偏置时，隧道结层85在n++层85a与p++层85b之间的部分反向偏置。
隧道结层85(隧道结)是以高浓度添加n型杂质的n++层85a与以高浓度添加p型杂质的p++层85b的结。因此，耗尽区的宽度较小，并且当隧道结层85正向偏置时，电子从n++层85a一侧的导带隧穿到p++层85b一侧的价带。在这种情况下，出现负阻特性。
另一方面，如图10的(b)中所示，在隧道结层85(隧道结)中，当其反向偏置(-V)时，p++层85b一侧的价带的电位Ev高于n++层85a一侧的导带的电位Ec。然后，电子从p++层85b的价带隧穿到n++层85a一侧的导带。并且反向偏置电压(-V)越高，电子更容易隧穿。即，如图10的(c)中所示，在隧道结层85(隧道结)中，在反向偏置下电流容易流动。
因此，如图10的(a)中所示，当设定晶闸管S导通时，即使隧道结层85反向偏置，电流在设定晶闸管S和发光二极管LED之间流动。由此，发光二极管LED发光(被点亮)。
这里，当所连接的传递晶闸管T导通为ON状态时，设定晶闸管S成为能够转变为ON状态的状态。当点亮信号
Figure BDA0001694344510000211
变为“L”时，设定晶闸管S导通为ON状态，并且发光二极管LED被点亮(设定点亮)。因此，其在本说明书中被指定为“设定晶闸管”。
<晶闸管>
接下来，将描述晶闸管(传递晶闸管T、设定晶闸管S)的基本操作。如上所述，晶闸管是具有阳极端子(阳极)、阴极端子(阴极)和栅极端子(栅极)的三个端子的半导体元件，并且通过在基板80上层叠例如GaAs、GaAlAs、AlAs等的p型半导体层(p阳极层81、p栅极层83)、n型半导体层(n栅极层82、n阴极层84)以及Ge或者包含Ge的电压降低层90来形成。如上所述，电压降低层90用作p型或n型。这里，作为示例，使由p型半导体层和n型半导体层形成的pn结的正向电位(扩散电位)Vd为例如1.5V。
例如，将基于处于ON状态的晶闸管的阴极和阳极之间的电压由于电压降低层90为1V，低于pn结的正向电位Vd(1.5V)的假设给出描述。当未设置电压降低层90时，处于ON状态的晶闸管的阴极和阳极之间的电压为pn结的正向电位Vd(1.5V)。在以下描述中，通过设置电压降低层90，处于ON状态的晶闸管的阴极和阳极之间的电压降低了0.5V。处于ON状态的晶闸管的阴极和阳极之间的电压取决于所使用的电压降低层90。
此外，作为示例，将基于这样的假设给出描述：供应给作为Vsub端子的背面电极92(参见图5和图6)的基准电位Vsub作为高电平电位(以下，称为“H”)为0V，供应给Vga端子的电源电位Vga作为低电平电位(以下，称为“L”)为-3.3V。
晶闸管的阳极是供应给背面电极92的基准电位Vsub[“H”(0V)]。
当低于阈值电压的电位(具有高绝对值的负电位)被施加到阴极时，处于在阳极和阴极之间没有电流流动的OFF状态的晶闸管转变为ON状态(导通)。这里，晶闸管的阈值电压是通过从栅极的电位减去pn结的正向电位Vd(1.5V)而获得的值。
当晶闸管成为ON状态时，晶闸管的栅极处于接近阳极端子的电位的电位。这里，由于阳极被设定在基准电位Vsub[“H”(0V)]，所以假设栅极处于0V(“H”)。此外，处于ON状态的晶闸管的阴极为-1V。
当阴极的电位变为比维持ON状态所需的电位(接近上述-1V的电位)更高的电位(具有低绝对值的负电位、0V或正电位)，处于ON状态的晶闸管转变为OFF状态(关断)。
另一方面，当比维持ON状态所需的电位更低的电位(具有高绝对值的负电位)连续地施加到处于ON状态的晶闸管的阴极并且供应可维持ON状态的电流(维持电流)时，晶闸管维持ON状态。
设定晶闸管S与发光二极管LED层叠，并且串联连接。因此，施加到设定晶闸管S的阴极(n阴极层84)的电压是作为通过设定晶闸管S和发光二极管LED分压的点亮信号
Figure BDA0001694344510000221
的电位的电压。这里，将基于这样的假设给出描述：当设定晶闸管S处于OFF状态时，对设定晶闸管S施加-3.3V。当发光二极管LED被点亮时施加的点亮信号
Figure BDA0001694344510000222
(稍后描述的“Lo”)为例如-5V。由此，在发光二极管LED的阳极和阴极之间施加1.7V。在下文中，将基于施加到发光二极管LED的电压为-1.7V的假设下给出描述。尽管有必要根据发射波长和发射量改变施加到发光二极管LED的电压，在这样做时，调节供应给
Figure BDA0001694344510000223
端子的点亮信号
Figure BDA0001694344510000224
(“Lo”)。
由于晶闸管的n栅极层82和p栅极层83由诸如GaAs的半导体形成，所以存在在ON状态下在n栅极层82和p栅极层83之间发生光发射的情况。由晶闸管发射的光的量取决于阴极的面积以及在阴极和阳极之间流动的电流。因此，当来自晶闸管的光发射未被使用时，例如，在传递晶闸管T处，可通过减小阴极的面积或者通过由电极(传递晶闸管T1的n欧姆电极323)拦截光来抑制不必要的光。
(光发射器65的操作)
接下来，将描述光发射器65的操作。
如上所述，光发射器65设置有发光芯片C1-C40(参见图3和图4)。
由于发光芯片C1-C40被并行驱动，所以仅需要描述发光芯片C1的操作。
<时序图>
图11是说明光发射器65和发光芯片C的操作的时序图
在图11中，控制发光芯片C1的五个发光二极管LED，发光二极管LED1-LED5的点亮或非点亮(称为点亮控制)的部分的时序图。在图9中，发光芯片C1的发光二极管LED1、LED2、LED3和LED5被点亮，并且发光二极管LED4关闭(非点亮)。
在图11中，假设时间从时间a到时间k按照字母顺序逝去。在时段T(1)中发光二极管LED1经历点亮或非点亮的控制(点亮控制)；在时段T(2)中，发光二极管LED2；在时段T(3)中，发光二极管LED3；在时段T(4)中，发光二极管LED4。此后，编号不小于5的发光二极管LED按照相似的方式经历点亮控制。
这里，时段T(1)、T(2)、T(3)、...是相同长度的时段，并且当彼此不区分时称为时段T。
发送到
Figure BDA0001694344510000231
端子(参见图5和图6)的第一传递信号
Figure BDA0001694344510000232
和发送到
Figure BDA0001694344510000233
端子(参见图5和图6)的第二传递信号
Figure BDA0001694344510000234
是具有“H”(0V)和“L”(-3.3V)两个电位的信号。在第一传递信号
Figure BDA0001694344510000236
和第二传递信号
Figure BDA0001694344510000235
中，波形以两个连续的时段T(例如，时段T(1)和时段T(2))为单位重复。
在下文中，“H”(0V)和“L”(-3.3V)有时被简写为“H”和“L”。
第一传递信号
Figure BDA0001694344510000237
在时段T(1)的开始时间b从“H”(0V)转变为“L”(-3.3V)，在时间f从“L”转变为“H”。然后，在时段T(2)的结束时间i，其从“H”转变为“L”。
第二传递信号
Figure BDA0001694344510000238
在时段T(1)的开始时间b为“H”(0V)，并且在时间e从“H”(0V)转变为“L”(-3.3V)。然后，在时段T(2)的结束时间i，其从“L”转变为“H”。
比较第一传递信号
Figure BDA0001694344510000239
和第二传递信号
Figure BDA00016943445100002310
第二传递信号
Figure BDA00016943445100002311
是第一传递信号
Figure BDA00016943445100002312
在时间轴上向后移位时段T。另一方面，在第二传递信号
Figure BDA00016943445100002313
中，在时段T(1)中，虚线所指示的波形和时段T(2)中的波形在时段T(3)和后续时段中重复。第二传递信号
Figure BDA00016943445100002314
在时段T(1)中的波形不同于在时段T(3)和后续时段中的波形的原因在于，时段T(1)是光发射器65开始其操作时的时段。
如稍后所述，一对传递信号，第一传递信号
Figure BDA00016943445100002315
和第二传递信号
Figure BDA00016943445100002316
按照编号顺序传播传递晶闸管T的ON状态，从而将编号与传递晶闸管T相同的发光二极管LED指定为点亮或非点亮的控制(点亮控制)的对象。
接下来，将描述发送到发光芯片C1的
Figure BDA00016943445100002317
端子的点亮信号
Figure BDA00016943445100002318
点亮信号
Figure BDA00016943445100002319
分别被发送到其它发光芯片C2-C40。点亮信号
Figure BDA00016943445100002320
是具有“H”(0V)和“Lo”(-5V)两个电位的信号。
这里，在对发光芯片C1的发光二极管LED1的点亮控制的时段T(1)中，将描述点亮信号
Figure BDA0001694344510000241
点亮信号
Figure BDA0001694344510000242
在时段T(1)的开始时间b为“H”(0V)，并且在时间c从“H”(0V)转变为“L”(-3.3V)。然后，其在时间d从“L”转变为“H”，并在时间e维持“H”。
参照图4和图5，将根据图11所示的时序图描述光发射器65和发光芯片C1的操作。在下文中，将描述执行发光二极管LED1和LED2的点亮控制的时段T(1)和T(2)。
(1)时间a
<光发射器65>
在时间a，光发射器65的信号生成电路110的基准电位供给部160将基准电位Vsub设定为“H”(0V)。电源电位供给部170将电源电位Vga设定为“L”(-3.3V)。然后，光发射器65的电路板62上的电源线200a变为基准电位Vsub的“H”(0V)，并且发光芯片C1-C40的Vsub端子变为“H”。同样，电源线200b变为电源电位Vga的“L”(-3.3V)，并且发光芯片C1-C40的Vga端子变为“L”(参见图4)。由此，发光芯片C1-C40的电源线71变为“L”(参见图5)。
然后，信号生成电路110的传递信号生成部120将第一传递信号
Figure BDA0001694344510000244
和第二传递信号
Figure BDA0001694344510000243
中的每一个设定为“H”(0V)。然后，第一传递信号线201和第二传递信号线202变为“H”(参见图4)。由此，发光芯片C1-C40中的每一个的
Figure BDA0001694344510000245
端子和
Figure BDA0001694344510000246
端子变为“H”。通过限流电阻器R1连接到
Figure BDA0001694344510000247
端子的第一传递信号线72的电位也变为“H”，通过限流电阻器R2连接到
Figure BDA0001694344510000248
端子的第二传递信号线73也变为“H”(参见图5)。
此外，信号生成电路110的点亮信号生成部140将点亮信号
Figure BDA0001694344510000249
中的每一个设定为“H”(0V)。然后，点亮信号线204-1-204-40变为“H”(参见图4)。由此，发光芯片C1-C40中的每一个的
Figure BDA00016943445100002410
端子通过限流电阻器R1变为“H”，连接到
Figure BDA00016943445100002411
端子的点亮信号线75也变为“H”(0V)(参见图5)。
<发光芯片C1>
传递晶闸管T和设定晶闸管S的阳极端子由于连接到Vsub端子而被设定为“H”。
奇数编号的传递晶闸管T1、T3、T5、...的阴极连接到第一传递信号线72并被设定为“H”(0V)。偶数编号的传递晶闸管T2、T4、T6、...的阴极连接到第二传递信号线73并被设定为“H”。因此，由于阳极和阴极均为“H”，所以传递晶闸管T处于OFF状态。
发光二极管LED的阴极端子连接到点亮信号线75“H”(0V)。即，发光二极管LED和设定晶闸管S隔着隧道结层85串联连接。由于发光二极管LED的阴极为“H”并且设定晶闸管S的阳极为“H”，所以发光二极管LED和设定晶闸管S处于OFF状态。
如上所述，栅极Gt1连接到启动二极管SD的阴极。栅极Gt1通过电源线电阻器Rg1连接到电源电位Vga[“L”(-3.3V)]的电源线71。并且启动二极管SD的阳极端子连接到第二传递信号线73，并且通过限流电阻器R2连接到“H”(0V)的
Figure BDA0001694344510000251
端子。因此，启动二极管SD被正向偏置，并且启动二极管SD的阴极(栅极Gt1)变为通过从启动二极管SD的阳极的电位[“H”(0V)]减去pn结的正向电位Vd(1.5V)而获得的值(-1.5V)。此外，当栅极Gt1变为-1.5V时，由于阳极(栅极Gt1)为-1.5V并且阴极通过电源线电阻器Rg2连接到电源线71[“L”(-3.3V)]，所以耦合二极管D1变为正向偏置。因此，栅极Gt2的电位变为通过从栅极Gt1的电位(-1.5V)减去pn结的正向电位Vd(1.5V)而获得的-3V。然而，编号不小于3的栅极Gt不受启动二极管SD的为“H”(0V)的阳极影响，并且这些栅极Gt的电位为电源线71的电位“L”(-3.3V)。
由于栅极Gt是栅极Gs，所以栅极Gs的电位与栅极Gt的电位相同。因此，传递晶闸管T和设定晶闸管S的阈值电压是通过从栅极Gt和Gs的电位减去pn结的正向电位Vd(1.5V)而获得的值。即，传递晶闸管T1和设定晶闸管S1的阈值电压为-3V，传递晶闸管T2和设定晶闸管S2的阈值电压为-4.5V，编号不小于3的传递晶闸管T和设定晶闸管S的阈值电压为-4.8V。
(2)时间b
在图11所示的时间b，第一传递信号
Figure BDA0001694344510000252
从“H”(0V)转变为“L”(-3.3V)。由此，光发射器65开始其操作。
当第一传递信号
Figure BDA0001694344510000253
从“H”转变为“L”时，第一传递信号线72的电位通过
Figure BDA0001694344510000254
端子和限流电阻器R1从“H”(0V)转变为“L”(-3.3V)。然后，阈值电压为-3V的传递晶闸管T1导通。然而，由于阈值电压为-4.8V，所以具有不小于3的奇数编号和连接到第一传递信号线72的阴极端子的传递晶闸管T无法导通。另一方面，由于第二传递信号
Figure BDA0001694344510000255
为“H”(0V)并且第二传递信号线73为“H”(0V)，所以偶数编号的传递晶闸管T无法导通。
通过传递晶闸管T1导通，第一传递信号线72的电位从阳极的电位[“H”(0V)]变为-1V。
当传递晶闸管T1导通时，栅极Gt1/Gs1的电位变为传递晶闸管T1的阳极的电位“H”(0V)。然后，栅极Gt2(栅极Gs2)的电位变为-1.5V，栅极Gt3(栅极Gs3)的电位变为-3V，编号不小于4的栅极Gt(栅极GI)的电位变为“L”。
由此，设定晶闸管S1的阈值电压变为-1.5V，传递晶闸管T2和设定晶闸管S2的阈值电压变为-3V，传递晶闸管T3和设定晶闸管S3的阈值电压变为-4.5V，编号不小于4的传递晶闸管T和设定晶闸管S的阈值电压变为-4.8V。
然而，由于第一传递信号线72由于传递晶闸管T1处于ON状态而变为-1V，所以处于OFF状态的奇数编号的传递晶闸管T没有导通。由于第二传递信号线73为“H”(0V)，所以偶数编号的传递晶闸管T没有导通。由于点亮信号线75为“H”(0V)，没有发光二极管LED被点亮。
紧接在时间b(这里，在由于时间b的信号的电位改变而发生晶闸管等的改变之后形成稳定状态时的时间)之后，传递晶闸管T1处于ON状态，并且其它传递晶闸管T、设定晶闸管S和发光二极管LED处于OFF状态。
(3)时间c
在时间C，点亮信号
Figure BDA0001694344510000261
从“H”(0V)转变为“Lo”(-5V)。
当点亮信号
Figure BDA0001694344510000262
从“H”转变为“Lo”时，点亮信号线75通过限流电阻器RI和
Figure BDA0001694344510000263
端子从“H”(0V)转变为“Lo”(-5V)。然后，在设定晶闸管S的阳极和阴极之间分压的电压变为-3.3V。然后，阈值电压为-1.5V的设定晶闸管S1导通，以使得发光二极管LED1被点亮(发光)。由此，由于设定晶闸管S1的阳极和阴极之间的电压变为-1V，所以点亮信号线75的电位变为接近-2.7V的电位。尽管设定晶闸管S2的阈值电压为-3V，由于施加到设定晶闸管S2的电压是通过将施加到发光二极管LED的1.7V的电压与-2.7V相加而获得的-1V，所以设定晶闸管S2没有导通。
紧接在时间c之后，在传递晶闸管T1和设定晶闸管S1处于ON状态的状态下，发光二极管LED1被点亮(发光)。
(4)时间d
在时间d，点亮信号
Figure BDA0001694344510000264
从“Lo”(-5V)转变为“H”(0V)。
当点亮信号
Figure BDA0001694344510000271
从“Lo”转变为“H”时，点亮信号线75的电位通过限流电阻器RI和
Figure BDA0001694344510000272
端子从-2.7V转变为“H”(0V)。然后，由于发光二极管LED1的阴极和设定晶闸管S1的阳极二者变为“H”，所以设定晶闸管S1关断并且发光二极管LED1关闭(非点亮)。发光二极管LED1的点亮时段是从点亮信号
Figure BDA0001694344510000274
从“H”转变为“Lo”的时间c到点亮信号
Figure BDA0001694344510000273
从“Lo”转变为“H”的时间的点亮信号
Figure BDA0001694344510000275
为“Lo”(-5V)的时段。
紧接在时间d之后，传递晶闸管T1处于ON状态。
(5)时间e
在时间e，第二传递信号
Figure BDA0001694344510000276
从“H”(0V)转变为“L”(-3.3V)。这里，执行发光二极管LED1的点亮控制的时段T(1)结束，控制发光二极管LED2的点亮的时段T(2)开始。
当第二传递信号
Figure BDA0001694344510000277
从“H”转变为“L”时，第二传递信号线73的电位通过
Figure BDA0001694344510000278
端子转变为-1V。如上所述，由于阈值电压变为-3V，所以传递晶闸管T2导通。由此，栅极端子Gt2(栅极端子Gs2)的电位变为“H”(0V)，栅极Gt3(栅极Gs3)的电位变为-1.5V，栅极Gt4(栅极Gs4)的电位变为-3V。然后，编号不小于5的栅极Gt(栅极Gs)的电位变为-3.3V。
紧接在时间e之后，传递晶闸管T1和T2处于ON状态。
(6)时间f
在时间f，第一传递信号
Figure BDA0001694344510000279
从-1V转变为“H”(0V)。
当第一传递信号
Figure BDA00016943445100002710
从-1V转变为“H”时，第一传递信号线72的电位通过
Figure BDA00016943445100002711
端子从-1V转变为“H”。然后，随着阳极和阴极二者变为“H”，处于ON状态的传递晶闸管T1关断。然后，栅极Gt1(栅极Gs1)的电位通过电源线电阻器Rg1朝着电源线71的电源电位Vga[“L”(-3.3V)]改变。这使耦合二极管D1成为在没有电流流动的方向上施加电位的状态(反向偏置)。因此，处于“H”(0V)的栅极Gt2(栅极Gs2)的影响没有到达栅极Gt1(栅极Gs1)。即，随着阈值电压变为-4.8V，栅极Gt通过反向偏置的耦合二极管D连接的传递晶闸管T在“L”(-3.3V)的第一传递信号
Figure BDA00016943445100002712
或第二传递信号
Figure BDA00016943445100002713
处没有导通。
紧接在时间f之后，传递晶闸管T2处于ON状态。
(7)其它
当点亮信号
Figure BDA00016943445100002714
在时间g从“H”(0V)转变为“Lo”(-5V)时，与时间c的设定晶闸管S1和发光二极管LED1相似，设定晶闸管S1导通，并且发光二极管LED2被点亮(发光)。
然后，当点亮信号
Figure BDA0001694344510000281
在时间h从“Lo”(-5V)转变为“H”(0V)时，与时间d的设定晶闸管S1和发光二极管LED1相似，设定晶闸管S2关断，并且发光二极管LED2关断。
此外，当第一传递信号
Figure BDA0001694344510000282
在时间i从“H”(0V)转变为“L”(-3.3V)时，与时间b的传递晶闸管T1或时间e的传递晶闸管T2相似，阈值电压为-3V的传递晶闸管T3导通。在时间i，执行发光二极管LED2的点亮控制的时段T(2)结束，执行发光二极管LED3的点亮控制的时段T(3)开始。
此后，以上所描述的内容被重复。
当发光二极管LED未被点亮(没有发光)并保持关闭(非点亮)时，类似在图11中在执行发光二极管LED4的点亮控制的时段T(4)中从时间j到时间k所示的点亮信号
Figure BDA0001694344510000284
点亮信号
Figure BDA0001694344510000283
保持“H”(0V)。通过这样做，即使设定晶闸管S4的阈值电压为-1.5V，设定晶闸管S4也不导通，并且发光二极管LED4保持关闭(非点亮)。
如上所述，传递晶闸管T的栅极端子Gt通过耦合二极管D互连。因此，当栅极Gt的电位改变时，通过正向偏置的耦合二极管D连接到电位改变的栅极Gt的栅极Gt的电位改变。然后，具有电位改变的栅极的传递晶闸管T的阈值电压改变。如果阈值电压高于“L”(-3.3V)(绝对值较低的负值)，则在第一传递信号
Figure BDA0001694344510000287
或第二传递信号
Figure BDA0001694344510000285
从“H”(0V)转变为“L”(-3.3V)的时间，传递晶闸管T导通。
并且由于阈值电压为-1.5V，所以当点亮信号
Figure BDA0001694344510000286
从“H”(0V)转变“Lo”(-5V)时栅极Gs连接到处于ON状态的传递晶闸管T的栅极Gt的设定晶闸管S导通，并且串联连接到设定晶闸管S的发光二极管LED导通(发光)。
即，通过变为导通，传递晶闸管T指定作为点亮控制的对象的发光二极管LED，并且“Lo”(-5V)的点亮信号
Figure BDA0001694344510000288
使串联连接到作为点亮控制的对象的发光二极管LED的设定晶闸管S导通并将发光二极管LED点亮。
“H”(0V)的点亮信号
Figure BDA0001694344510000289
将设定晶闸管S维持在OFF状态，并且维持发光二极管LED关闭。即，点亮信号
Figure BDA00016943445100002810
设定发光二极管LED的点亮/非点亮。
如上所述，通过根据图像数据设定点亮信号
Figure BDA00016943445100002811
控制发光二极管LED的点亮或非点亮。
(发光芯片C的制造方法)
将描述发光芯片C的制造方法。这里，将利用图7所示的层叠有设定晶闸管S和发光二极管LED的岛状物301的横截面图给出描述。
图12是说明发光芯片C的制造方法的示图。图12的(a)是半导体层叠体形成步骤，图12的(b)是n欧姆电极321和光出射口保护层89形成步骤，图12的(c)是隧道结层85暴露蚀刻步骤，图12的(d)是在电流缩窄层86b上形成电流阻挡部β的步骤，图12的(e)是p栅极层83暴露蚀刻步骤，图12的(f)是p欧姆电极331和背面电极92形成步骤。
在图12的(a)-(f)中，存在多个步骤被共同示出的情况。
这些将顺序描述。
在图12的(a)所示的半导体层叠体形成步骤，通过在基板80上顺序地外延生长p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87和n阴极层88来形成半导体层叠体。
这里，尽管将以p型GaAs为例描述基板80，可使用n型GaAs或i型GaAs。此外，可使用Inp、GaN、InAs、蓝宝石、Si等。当基板改变时，基本上与基板的光栅常数匹配(包括应变结构、应变弛豫层和变质生长)的材料用作要在基板上一体地层叠(外延生长)的材料。作为示例，在InAs基板上，使用InAs、InAsSb、GaInAsSb等，在InP基板上，使用Inp、InGaAsP等，在GaN基板上或蓝宝石基板上，使用GaN、AlGaN和InGaN，在Si基板上，使用Si、SiGe、GaP等。然而，当基板在结晶生长之后被粘贴到另一支撑基板时，半导体材料没有必要与支撑基板基本上光栅匹配。作为支撑基板，除了上述基板之外，诸如六方氮化硼(BN)、氮化铝(AlN)、金刚石和石墨的具有高导热性的基板被列举。
例如，p阳极层81是杂质浓度为1×1018/cm3的p型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
例如，电压降低层90是Ge或包含Ge的AlGaAs。可使用基于GaInNAs的化合物半导体，只要其为带隙能量较低的GaAs和InP的化合物、InN和InSb的化合物、InN和InAs的化合物、四元或以上的混合物等即可。电压降低层90可以是量子线(量子导线)或量子盒(量子点)。
例如，n栅极层82是杂质浓度为1×1017/cm3的n型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
例如，p栅极层83是杂质浓度为1×1017/cm3的p型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
例如，n阴极层84是杂质浓度为1×1018/cm3的n型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
隧道结层85由以高浓度添加n型杂质的n++层85a和以高浓度添加n型杂质的p++层85b的结形成(参见图10的(b))。n++层85a和p++层85b具有例如1×1020/cm3的高杂质浓度。正常结的杂质浓度为约1017/cm3-约1018/cm3。n++层85a和p++层85b的组合(以下，称为n++层85a/p++层85b)例如是n++GaInP/p++GaAs、n++GaInP/p++AlGaAs、n++GaAs/p++GaAs、n++AlGaAs/p++AlGaAs、n++InGaAs/p++InGaAs、n++GaInAsP/p++GaInAsP和n++GaAsSb/p++GaAsSb。可使用彼此交换的组合。
p阳极层86通过顺序地层叠下侧p层86a、电流缩窄层86b和上侧p层86c形成(参见图12的(c))。
例如，下侧p层86a和上侧p层86c是杂质浓度例如为1×1018/cm3的p型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
例如，电流缩窄层86b是AlAs或Al的杂质浓度较高的p型AlGaAs。可使用通过Al的氧化形成Al2O3以增加电阻来缩窄电流路径的任何材料。
发光层87具有阱层和势垒层交替地层叠的量子阱结构。阱层例如是GaAs、AlGaAs、InGaAs、GaAsP、GaInAs、AlGaInP、GaInAsP或GaInP，势垒层是AlGaAs、GaAs、GaInP或GaInAsP。发光层87可以是量子线(量子导线)或量子盒(量子点)。
例如，n阴极层88是杂质浓度为1×1018/cm3的n型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
这些半导体层例如通过金属有机化学气相沉积(MOCVD)方法或分子束外延(MBE)方法来层叠以形成半导体层叠体。
在图12的(b)所示的n欧姆电极321和光出射口保护层89形成步骤，首先，在n阴极层88上形成n欧姆电极321。
n欧姆电极321例如是与诸如n阴极层88的n型半导体层容易地建立欧姆接触的包含Ge的Au(AuGe)。
例如通过剥离方法形成n欧姆电极321。
然后，在n欧姆电极321所围绕的光出射口上由对出射光具有透射性质的材料形成光出射口保护层89。
光出射口保护层89例如是SiO2、SiON或SiN。
光出射口保护层89例如通过剥离方法形成。
在图12的(c)所示的隧道结层85暴露蚀刻步骤，通过在发光二极管LED的范围内蚀刻来去除隧道结层85上的n阴极层88、发光层87和p阳极层86。
该蚀刻可使用硫酸蚀刻液(按照重量比，硫酸:过氧化氢溶液:水＝1:10:300)等通过湿式蚀刻执行；例如，其可使用三氯化硼通过各向异性干式蚀刻(RIE)执行。
在图12的(d)所示的在电流缩窄层86b上形成电流阻挡部β的步骤，从侧表面对通过隧道结层85暴露蚀刻步骤暴露侧表面的电流缩窄层86b进行氧化以形成阻挡电流的电流阻挡部β。保留而没有被氧化的部分变为电流通过部α。
为了从电流缩窄层86b的侧表面氧化，例如，在300-400℃下通过蒸汽氧化对作为AlAs、AlGaAs等的电流缩窄层86b的Al进行氧化。此时，从暴露的侧表面进行氧化，以使得围绕发光二极管LED形成作为Al的氧化物的Al2O3的电流阻挡部β。
电流阻挡部β可通过阳离子(O+)注入(离子注入)形成，而非氧化。即，在诸如形成电流缩窄层86b之后或者形成上侧p层86c之后的时间，可通过将O+注入到要形成电流阻挡部β的部分来形成电流阻挡部β。
此外，代替设置电流缩窄层86b，可在对隧道结层85进行蚀刻以使得隧道结层85保留在与电流通过部α对应的部分中之后生长p阳极层86、发光层87和n阴极层88。由于在没有插入隧道结层85的情况下层叠的n阴极层84和p阳极层86的结被反向偏置，所以电流不容易流动。即，设置在与电流通过部α对应的部分中的隧道结层85用作电流缩窄层。
在图12的(e)所示的p栅极层83暴露蚀刻步骤，对隧道结层85和n阴极层84进行蚀刻以暴露p栅极层83。
该蚀刻可使用硫酸蚀刻液(按照重量，硫酸:过氧化氢溶液:水＝1:10:300)通过湿式蚀刻执行；例如，其可使用三氯化硼通过各向异性干式蚀刻执行。
如果在图12的(c)所示的隧道结层85暴露蚀刻步骤暴露p栅极层83，而非暴露隧道结层85，则存在在图10的(d)中的电流阻挡部β形成步骤中包含在p栅极层83中的Al被氧化的风险。因此，如果包含在p栅极层83中的Al被氧化，则表面变得粗糙或者p欧姆电极331的粘附性变差。因此，在隧道结层85暴露的情况下执行电流阻挡部β形成步骤。
在图12的(f)所示的p欧姆电极331和背面电极92形成步骤，首先，在p栅极层83上形成p欧姆电极331。
p欧姆电极331例如是容易地与诸如p栅极层83的p型半导体层建立欧姆接触的包含Zn的Au(AuZn)。
p欧姆电极331例如通过剥离方法来形成。在这种情况下，另一p欧姆电极可同时形成。
然后，在基板80的背面形成背面电极92。
背面电极92例如与p欧姆电极331相似为AuZn。
除此之外，包括形成保护层91的步骤、在保护层91中形成通孔的步骤、形成线75的步骤等。
在上文中，描述了在层叠有设定晶闸管S和发光二极管LED的岛状物301上制造发光芯片C的方法。
包括传递晶闸管T、耦合二极管D、电源线电阻器Rg和限流电阻器R1和R2的岛状物302-306通过向上述步骤增加暴露n阴极层84的表面的步骤和形成n欧姆电极323、324和325的步骤来形成。
尽管在上文中p欧姆电极331被设置在p栅极层83上以形成设定晶闸管S的栅极端子Gs，但是设定晶闸管S的栅极端子可形成在n栅极层82上。
如上所述，在根据第一示例性实施方式的发光芯片C上，层叠设定晶闸管S和发光二极管LED。由此，发光芯片C变为通过传递晶闸管T和设定晶闸管S依次将发光二极管LED点亮的自扫描型。由此，设置在发光芯片C上的端子的数量减少，以使得发光芯片C和光发射器65的尺寸减小。
存在设定晶闸管S用作发光元件而不在设定晶闸管S上设置发光二极管LED的情况。即，存在这样的情况：在设定晶闸管S处于ON的状态下在n栅极层82和p栅极层83的结处使用光发射。在这些情况下，无法单独地(独立地)设定传递特性和发光特性。因此，难以实现驱动速度的增加、光输出的增加、效率的增加、消耗电力的减少、成本的降低等。
例如，使用晶闸管(设定晶闸管S)作为发光元件，尝试发射780nm的光。在这种情况下，如果尝试使用AlGaAs来形成量子阱结构，则Al组成为30％。在这种情况下，如果执行栅极暴露蚀刻，则Al被氧化，从而无法形成栅极端子。
相反，在第一示例性实施方式中，由发光二极管LED执行光发射并且由传递晶闸管T和设定晶闸管S执行传递。光发射和传递被分离。设定晶闸管S没有必要发光。因此，可通过设置具有量子阱结构的发光二极管LED来改进光发射特性等，并且传递晶闸管T和设定晶闸管S的传递特性等可改进。即，发光部102的发光二极管LED与传递部101的传递晶闸管T和设定晶闸管S可单独地(独立地)设定。由此，容易地实现驱动速度的增加、光输出的增加、效率的增加、消耗电力的减少、成本的降低等。
此外，在第一示例性实施方式中，发光二极管LED和设定晶闸管S隔着隧道结层85层叠。在这种情况下，尽管在隧道结层85处发光二极管LED被反向偏置，隧道结具有即使在反向偏置状态下电流也流过的性质。
除非设置隧道结层85，否则发光二极管LED与设定晶闸管S之间的结被反向偏置。因此，为了使电流通过发光二极管LED和设定晶闸管S，施加反向偏置的结屈服的电压。即，驱动电压变高。
即，通过隔着隧道结层85层叠发光二极管LED和设定晶闸管S，与没有插入隧道结层85时相比，可降低驱动电压。
此外，设置在发光二极管LED的p阳极层86中的电流缩窄层86b可被设置在发光二极管LED的n阴极层88中，或者可被设置在设定二极管S的p阳极层81和n阴极层84上。
图13是层叠有设定晶闸管S和发光二极管LED的岛状物301的改型的放大横截面图。图13的(a)是电压降低层90被设置在设定晶闸管S的p栅极层83和n阴极层84之间的情况，图13的(b)是电压降低层90被设置在设定晶闸管S的n栅极层82和p栅极层83之间的情况，图13的(c)是电压降低层90为n栅极层82的情况，图13的(d)是电压降低层90为p栅极层83的情况。
在电压降低层90被设置在设定晶闸管S的p栅极层83和n阴极层84之间的图13的(a)的情况下，电压降低层90可作为p栅极层83的一部分为杂质浓度与p栅极层83相似的p型，或者可作为n阴极层84的一部分为杂质浓度与n阴极层84相似的n型。
在电压降低层90被设置在设定晶闸管S的n栅极层82与p栅极层83之间的图13的(b)的情况下，电压降低层90可作为n栅极层82的一部分为杂质浓度与n栅极层82相似的n型，或者可作为p栅极层83的一部分为杂质浓度与p栅极层83相似的p型。
当图13的(c)的电压降低层90为n栅极层82时，电压降低层90是具有n栅极层82的杂质浓度的p型。
当图13的(d)的电压降低层90为p栅极层83时，电压降低层90是具有p栅极层83的杂质浓度的n型。
当类似图7所示的根据第一示例性实施方式的发光芯片C，电压降低层90被设置在p阳极层81与n栅极层82之间时，与上述改型相比，电压降低层90远离作为设定晶闸管S的栅极Gs的p欧姆电极331。因此，在设定晶闸管S导通之后，出现通过电压降低层90使上升电压降低的效果。即，电压降低层90几乎不影响设定晶闸管S的导通。
电压降低层90可被设置在p阳极层81、n栅极层82、p栅极层83和n阴极层84中的每一个的中间部分处。
此外，尽管在第一示例性实施方式中示出设置一个电压降低层90的示例，可设置不止一个电压降低层90。例如，电压降低层90被设置在p阳极层81与n栅极层82之间以及p栅极层83与n阴极层84之间的情况，或者电压降低层90可被设置为一个在n栅极层82中并且另一个在p栅极层83中。另外，可从p阳极层81、n栅极层82、p栅极层83和n阴极层84当中选择两个或三个层并在各个层中设置电压降低层90。这些电压降低层的导电类型可与设置有电压降低层的阳极层、阴极层和栅极层匹配，或者可为i型。这同样适用于其它示例性实施方式。
[第二示例性实施方式]
在根据第二示例性实施方式的发光芯片C上，代替第一示例性实施方式中的发光二极管LED，激光二极管用作发光元件。
除了发光芯片C之外，剩余结构与第一示例性实施方式相似。因此，将描述发光芯片C，省略相似部分的描述。
图14是说明根据第三示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片C的电路配置的等效电路图。根据第一示例性实施方式的图5的发光二极管LED1-LED128是激光二极管LD1-LD128(当彼此不区分时，称为激光二极管LD)。省略与图5相似的剩余结构的描述。
此外，在第一示例性实施方式中，在图6所示的发光芯片C的平面布局图和横截面图中发光二极管LED也被激光二极管LD代替。因此，省略根据第二示例性实施方式的发光芯片C的平面布局图和横截面图。
在根据第二示例性实施方式的发光芯片C上，层叠设定晶闸管S和激光二极管LD(晶闸管上激光二极管)。
在激光二极管LD中，发光层87被夹在两个包覆层(以下，称为包覆层)之间。包覆层是折射率高于发光层87的层。从发光层87出射的光在发光层87与包覆层之间的界面处反射以将光困在发光层87内。然后，由在发光层87的侧表面之间构造的谐振器导致谐振，从而导致激光振荡。发光层87有时被称为有源层。
图15是根据第二示例性实施方式的发光芯片C的层叠有设定晶闸管S和激光二极管LD的岛状物301的放大横截面图。
在发光芯片C上，由包括电流缩窄层86b的p型包覆层形成p阳极层86。即，p阳极层86的下侧p层86a和上侧p层86c形成为包覆层。n阴极层88形成为包覆层。下侧p层86a、上侧p层86c和n阴极层88有时分别被称为下侧p(包覆)层86a、上侧p(包覆)层86c和n阴极(包覆)层88。p阳极层86作为整体有时被称为p阳极(包覆)层86。
p阳极(包覆)层86的下侧p(包覆)层86a和上侧p(包覆)层86c例如是杂质浓度为5×1017/cm3的p型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
n阴极(包覆)层88例如是杂质浓度为5×1017/cm3的n型Al0.9GaAs。Al组成可在0-1的范围内改变。其可为GaInP等。
p阳极(包覆)层86、n阴极(包覆)层88和发光层87被设定为使得从发光层87出射的光被困在p阳极(包覆)层86与n阴极(包覆)层88之间并且在发光层87的侧表面(端面)之间发生激光振荡。在这种情况下，光从发光层87的侧表面(端面)出射。
因此，n欧姆电极321被设置在n阴极(包覆)层88上的整个表面上。
在图15中，光出射方向被示出为与y方向正交的方向，即，图6的(a)中所示的-x方向。这是由于说明方便并且光可在-y方向上出射。此外，可通过反射镜等在与基板80垂直的方向上引导光。这同样适用于其它发光芯片C和改型。
由于电流缩窄层86b的设置抑制了非发射复合所消耗的电力，所以消耗电力降低和光提取效率改进。
根据第二示例性实施方式的发光芯片C通过部分地改变第一示例性实施方式中的图12所示的制造方法来制造。即，在图12的(a)的半导体层叠体形成步骤中，p阳极层86的下侧p层86a和上侧p层86c形成为包覆层。同样，n阴极层88形成为包覆层。
根据第二示例性实施方式的发光芯片C根据如第一示例性实施方式中所描述的图11的时序图来操作。
设置在激光二极管LD的p阳极(包覆)层86中的电流缩窄层86b可被设置在激光二极管LD的n阴极(包覆)层88中，或者可被设置在设定晶闸管S的p阳极层81或n阴极层84中。
[第三示例性实施方式]
在根据第三示例性实施方式的发光芯片C上，代替第一示例性实施方式中的发光二极管LED和第二示例性实施方式中的激光二极管LD，垂直腔表面发射层(VCSEL)用作发光元件。
除了发光芯片C之外，剩余结构与第一示例性实施方式相似。因此，将描述发光芯片C，省略相似部分的描述。
图16是说明根据第三示例性实施方式的安装有自扫描型发光元件阵列(SLED)的发光芯片C的电路配置的等效电路图。根据第一示例性实施方式的图5的发光二极管LED1-LED128是垂直腔表面发射层VCSEL1-VCSEL128(当彼此不区分时，称为垂直腔表面发射层VCSEL)。省略与图5相似的剩余结构的描述。
此外，在第一示例性实施方式中，在图6所示的发光芯片C的平面布局图和横截面图中发光二极管LED也被垂直腔表面发射层VCSEL代替。因此，省略根据第四示例性实施方式的发光芯片C的平面布局图和横截面图。
图17是根据第三示例性实施方式的发光芯片C的层叠有设定晶闸管S和垂直腔表面发射层VCSEL的岛状物301的放大横截面图。
层叠设定晶闸管S和垂直腔表面发射层VCSEL(晶闸管上VCSEL)。
在根据第三示例性实施方式的发光芯片C上，p阳极层86和n阴极层88形成为分布布拉格反射(DBR)层(以下，称为DBR层)。p阳极层86包括电流缩窄层86b。即，在p阳极层86中，下侧p层86a、电流缩窄层86b和上侧p层86c按此顺序层叠，并且下侧p层86a和上侧p层86c形成为DBR层。
下侧p层86a、上侧p层86c和n阴极层88有时被称为下侧p(DBR)层86a、上侧p(DBR)层86c和n(DBR)阴极层88。
DBR层由例如Al0.9Ga0.1As的高Al组成的低折射率层与例如Al0.2Ga0.8As的低Al组成的高折射率层的组合形成。低折射率层和高折射率层的膜厚(光路长度)被设定为例如中心波长的0.25(1/4)。低折射率层与高折射率层之间的Al组成比可在0-1的范围内改变。
电流缩窄层86b的膜厚(光路长度)根据所采用的结构来确定。当重要性在于提取效率和工艺可再现性时，优选设定为形成DBR层的低折射率层和高折射率层的膜厚(光路长度)的整数倍，并且设定为例如中心波长的0.75(3/4)。在奇数倍的情况下，电流缩窄层86b优选被夹在高折射率层和高折射率层之间。此外，在偶数倍的情况下，电流缩窄层86b优选被夹在高折射率层和低折射率层之间。即，电流缩窄层86b优选被设置为抑制DBR层的折射率的周期的扰动。相反，当要减小氧化部分的影响(折射率或扭曲)时，电流缩窄层86b的膜厚优选为数十nm，并且优选被插入驻留于DBR层内的驻波的节点部分中。
DBR层可以是由SixNy、SiO2、TixOy等的组合形成的介电多层反射镜。此外，DBR层可以是高对比度光栅。此外，半导体层的一部分(例如，p阳极层86和n阴极层88中的每一个的一部分)可作为DBR层。这在其它示例性实施方式中同样适用。
在垂直腔表面发射层VCSEL中，在夹在两个DBR层[p阳极(DBR)层86和n阴极(DBR)层88]之间的发光层87处，使光谐振以导致激光振荡。当两个DBR层[p阳极(DBR)层86和n阴极(DBR)层88]的反射率变为例如不小于99％时，发生激光振荡。
在垂直腔表面发射层VCSEL中，由于在隧道结层85与发光层87之间存在p阳极(DBR)层86，所以光没有到达隧道结层85。因此，隧道结层85的带隙可小于振荡波长。因此，可实现电阻降低。
根据第三示例性实施方式的发光芯片C根据如第一示例性实施方式中中所描述的图11的时序图来操作。
设置在垂直腔表面发射层VCSEL的p阳极(DBR)层86中的电流缩窄层86b可被设置在垂直腔表面发射层VCSEL的n阴极(DBR)层88中，或者可被设置在设定晶闸管S的p阳极层81或n阴极层84中。在这种情况下，特定量的光穿过隧道结层85。因此，为了减少隧道结层85处的光吸收，可针对隧道结层85使用带隙大于振荡波长的材料，可减小隧道结层85的膜厚，或者隧道结层85可位于驻波的节点处。此外，由于电压降低层90还具有光吸收性，所以当使用特定量的光穿过的结构时，电压降低层90的膜厚可减小，或者电压降低层90可位于驻波的节点处。
在第一示例性实施方式至第三示例性实施方式中，发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和设定晶闸管S隔着隧道结层85层叠以串联连接。代替隧道结层85，发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和设定晶闸管S可通过布线等串联连接。此外，可使用这样的结构：在发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)与设定晶闸管S之间引起外延生长以阻止pn结反向偏置。
此外，在第一示例性实施方式至第三示例性实施方式中，作为基板80的示例主要描述了p型GaAs。将描述在使用不同基板的情况下的半导体层(在图12的(a)的半导体层叠体形成步骤中形成的半导体层叠体)的示例。
首先，在使用GaN基板的情况下的半导体层叠体的示例如下：
p阳极层81例如是杂质浓度为1×1018/cm3的p型Al0.9GaN。Al组成可在0-1的范围内改变。
电压降低层90例如是InN量子点。
n栅极层82例如是杂质浓度为1×1017/cm3的n型Al0.9GaN。Al组成可在0-1的范围内改变。
p栅极层83例如是杂质浓度为1×1017/cm3的p型Al0.9GaN。Al组成可在0-1的范围内改变。
n阴极层84例如是杂质浓度为1×1018/cm3的n型Al0.9GaN。Al组成可在0-1的范围内改变。
隧道结层85由以高浓度添加n型杂质的n++层85a与以高浓度添加n型杂质的p++层85b的结形成(参见图12的(b))。n++层85a和p++层85b的浓度较高，例如，杂质浓度为1×1020/cm3。正常结的杂质浓度为约1017/cm3-约1018/cm3。n++层85a和p++层85b的组合(以下，称为n++层85a/p++层85b)例如是n++GaN/p++GaN、n++GaInN/p++GaInN、n++AlGaN/p++AlGaN)。可使用彼此交换的组合。
通过顺序地层叠下侧p层86a、电流缩窄层86b和上侧p层86c来形成p阳极层86(参见图12的(c))。
下侧p层86a和上侧p层86c例如是杂质浓度为1×1018/cm3的p型Al0.9GaN。Al组成可在0-1的范围内改变。
由于难以在GaN基板上使用由于氧化导致的缩窄层(氧化缩窄层)作为电流缩窄层，所以优选使用隧道结、脊形结构或嵌入式结构作为电流缩窄层。另选地，可通过离子注入形成电流缩窄层。
发光层87具有阱层和势垒层交替地层叠的量子阱结构。阱层例如是GaN、InGaN或AlGaN，势垒层是AlGaN或GaN。发光层87可以是量子线(量子导线)或量子盒(量子点)。
n阴极层88例如是杂质浓度为1×1018/cm3的n型Al0.9GaN。Al组成可在0-1的范围内改变。
接下来，在使用InP基板的情况下的半导体层叠体的示例如下：
p阳极层81例如是杂质浓度为1×1018/cm3的p型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
电压降低层90例如是带隙能量低的GaAs和Inp的化合物、InN和InSb的化合物或者InN和InAs的化合物。可使用基于GaInNAs的化合物半导体，只要其为四元或以上的混合物即可。
n栅极层82例如是杂质浓度为1×1017/cm3的n型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
p栅极层83例如是杂质浓度为1×1017/cm3的p型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
n阴极层84例如是杂质浓度为1×1018/cm3的n型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
隧道结层85由以高浓度添加n型杂质的n++层85a与以高浓度添加n型杂质的p++层85b的结形成(参见图12的(b))。n++层85a和p++层85b的浓度较高，例如，杂质浓度为1×1020/cm3。正常结的杂质浓度为约1017/cm3-约1018/cm3。n++层85a和p++层85b的组合(以下，称为n++层85a/p++层85b)例如是n++InP/p++InP、n++InAsP/p++InAsP、n++InGaAsP/p++InGaAsP和n++InGaAsPSb/p++InGaAsPSb。可使用彼此交换的组合。
通过顺序地层叠下侧p层86a、电流缩窄层86b和上侧p层86c来形成p阳极层86(参见图12的(c))。
下侧p层86a和上侧p层86c例如是杂质浓度为1×1018/cm3的p型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
由于难以在InP基板上使用由于氧化导致的缩窄层(氧化缩窄层)作为电流缩窄层，所以优选使用隧道结、脊形结构或嵌入式结构作为电流缩窄层。另选地，可通过离子注入形成电流缩窄层。
发光层87具有阱层和势垒层交替地层叠的量子阱结构。阱层例如是InAS、InGaAsP、AlGaInAS或GaInAsPSb，势垒层是InP、InAsP、InGaAsP或AlGaInAsP。发光层87可以是量子线(量子导线)或量子盒(量子点)。
n阴极层88例如是杂质浓度为1×1018/cm3的n型InGaAsP。Ga组成和Al组成可在0-1的范围内改变。
这些半导体层例如通过金属有机化学气相沉积(MOCVD)方法或分子束外延(MBE)方法来层叠以形成半导体层叠体。
[第四示例性实施方式]
在第一示例性实施方式至第四示例性实施方式中，发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和设定晶闸管S隔着隧道结层85层叠以串联连接。
代替隧道结层85，可使用具有金属导电性的III-V族化合物层。
图18是说明形成金属导电III-V族化合物层85的材料的示图。图18的(a)是相对于InN的组成比x的InNAs的带隙，图18的(b)是相对于InN的组成比x的InNSb的带隙，图18的(c)是示出相对于带隙的VI元素和III-V族化合物的光栅常数的示图。
图18的(a)示出相对于InNAs(具有组成比x(x＝0-1)的InN与具有组成比(1-x)的InAs的化合物)的带隙能量(eV)。
图18的(b)示出相对于InNSb(具有组成比x(x＝0-1)的InN与具有组成比(1-x)的InSb的化合物)的带隙能量(eV)。
已知作为金属导电III-V族化合物层85的材料的示例描述的InNAs和InNSb的带隙能量在如图18的(a)和(b)所示的组成比x的特定范围内变为负的。带隙能量变为负的意指不具有带隙。因此，表现出与金属相似的导电性质(传导性质)。即，金属导电性质(导电性)指示如果电位具有与金属相似的梯度则电流流动。
如图18的(a)所示，例如在大约0.1-大约0.8的InN的组成比x的范围内，InNAs的带隙能量变为负的。
如图18的(b)所示，例如在大约0.2-大约0.75的InN的组成比x的范围内，InNSb的带隙能量变为负的。
即，InNAs和InNSb在上述范围内表现出金属导电性质(导电性)。
由于电子由于热能而具有能量，所以上述范围之外的带隙能量较低的区域具有这样的特性：可跃迁微小带隙，并且当带隙能量为负时并且当电位具有与金属相似的梯度时，电流容易地流动。
即使InNAs和InNSb中包含Al、Ga、Ag、P等，带隙能量可根据组成维持在0或负值附近，并且如果电位具有梯度，则电流流动。
此外，InNAs和InNSb可针对诸如GaAs的III-V族化合物(半导体)的层外延生长。此外，诸如GaAs的III-V族化合物(半导体)的层可在InNAs层上外延生长。
因此，代替隧道结层85，通过隔着金属导电III-V族化合物层层叠发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和设定晶闸管S以串联连接，阻止发光元件与设定晶闸管S之间的n阴极层84和发光二极管LED的p阳极层86被反向偏置。
当在没有插入隧道结层85或金属导电III-V族化合物层的情况下层叠发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和设定晶闸管S时，设定晶闸管S的n阴极层84和发光二极管LED的p阳极层86被反向偏置。因此，需要施加使反向偏置的结(n阴极层84与p阳极层86的结)屈服的高电压。
即，如果使用金属导电III-V族化合物层，则如使用隧道结层85的情况中一样，不需要施加使反向偏置的结(n阴极层84与p阳极层86的结)屈服的高电压。
金属导电III-V族化合物层适用于第一示例性实施方式至第三示例性实施方式中的发光芯片C。即，隧道结层85由金属导电III-V族化合物层代替。此外，其相似地适用于代替p型GaAs使用不同基板的上述情况下的半导体层。因此，省略详细描述。
[第五示例性实施方式]
第五示例性实施方式是光学晶闸管P。当照射光时，光学晶闸管P导通。
图19是根据第五示例性实施方式的光学晶闸管P的放大横截面图。其为示出光学晶闸管P的横截面结构的示图。
通过在基板80上层叠p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84来形成光学晶闸管P。在基板80的背面，设置背面电极92，并且在n阴极层84上，设置n欧姆电极326。
当n栅极层82和p栅极层83中的一者或二者吸收光时，光学晶闸管P导通。
由于光学晶闸管P设置有电压降低层90，所以光学晶闸管P的上升电压低。即，光学晶闸管P的维持ON状态的电压较低。因此，光学晶闸管P的消耗电力被抑制。
此外，由于电压降低层90的带隙能量低，所以电压降低层90也用作光吸收层。因此，即使输入光的强度低，光学晶闸管P也容易地操作。
像这样的光学晶闸管P适用于光学计算、光学算术处理等。在这些情况下，通过使用根据第五示例性实施方式的光学晶闸管P，消耗电力可被抑制。
此外，通过向用于例如电力用电路的晶闸管设置第一示例性实施方式至第五示例性实施方式中描述的电压降低层90，获得ON状态下的消耗电力被抑制的晶闸管。由于结构与图6的(a)和(b)所示的传递晶闸管T相似，所以省略其描述。
在第一示例性实施方式至第四示例性实施方式中，发光二极管(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和晶闸管(传递晶闸管T、设定晶闸管S)的导电类型可反转并且电路的极性可改变。即，可使阳极共用成为阴极共用。
为了抑制发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)导通时的光发射延迟和驰豫振荡，可预先向发光元件注入不小于阈值电流的微小电流以处于轻微发光状态或振荡状态。即，可采用这样的结构：在设定晶闸管S导通之前使发光元件略微发光或振荡，并且当设定晶闸管S导通时，发光元件的发射量增加至预定发射量。作为这种结构，例如，在发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)的阳极层上形成电极，电压源或电流源连接到该电极，并且在设定晶闸管S导通之前，从该电压源或电流源将微小电流注入发光元件。
此外，尽管在上文中利用由发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和晶闸管(传递晶闸管T、设定晶闸管S)形成的自扫描型发光元件阵列(SLED)给出描述，但是除了上述构件之外，自扫描型发光元件阵列(SLED)可包括诸如用于控制的晶闸管、二极管和电阻器的其它构件。
此外，尽管传递晶闸管T通过耦合二极管D互连，但是其可通过能够传输电位改变的诸如电阻器的构件互连。
第一示例性实施方式至第四示例性实施方式中的设定晶闸管S的结构可不同于pnpn的四层结构，只要其是具有示例性实施方式中的设定晶闸管S的功能的结构即可。例如，可采用具有晶闸管性质的pinin结构、pipin结构、npip结构、pnin结构等。同样，传递晶闸管T也可不同于pnpn的四层结构，只要其是具有示例性实施方式中的传递晶闸管T的功能的结构。例如，可采用具有晶闸管性质的pinin结构、pipin结构、npip结构、pnin结构等。在这种情况下，夹在pinin结构的p层与n层之间的i层、n层和i层、夹在pnin结构的p层与n层之间的n层和i层中的任一个变为栅极层，并且设置在栅极层上的n欧姆电极332成为栅极Gt(栅极Gs)的端子。另选地，夹在nipip结构的n层与p层之间的i层、p层和i层以及夹在npip结构的n层与p层之间的p层和i层中的任一个变为栅极层，并且设置在栅极层上的p欧姆电极332成为栅极Gt(栅极Gs)的端子。
此外，电压降低层90可作为任何层的一部分插入。其可具有与其所插入的层相似的杂质，可具有相似的导电类型，或者可为i型。
此外，这同样适用于第五示例性实施方式中所描述的光学晶闸管P。
在第一示例性实施方式至第四示例性实施方式中，发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射层VCSEL)和晶闸管(传递晶闸管T、设定晶闸管S)的导电类型可反转并且电路的极性可改变。即，可使阳极共用成为阴极共用。
示例性实施方式中的其中包括电压降低层90的多个半导体层(形成晶闸管的层)和形成发光元件的多个半导体层隔着形成隧道结层85或金属导电III-V族化合物层的半导体层层叠的半导体结构可用于自扫描型发光元件阵列(SLED)以外的用途。例如，其可用作通过从外部输入的电信号、光学信号等点亮的独立发光元件或自扫描型发光元件阵列以外的发光元件阵列。
尽管参照特定示例性实施方式详细描述了本发明，对于本领域普通技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下可添加各种改变和修改。
本申请基于2016年3月29日提交的日本专利申请(专利申请No.2016-066816)，其内容通过引用并入本文。
标号的描述
1：图像形成设备；10：图像形成处理部；11：图像形成单元；12：感光鼓；14：打印头；30：图像输出控制器；40：图像处理器；62：电路板；63：光源部；64：棒透镜阵列：65：光发射器；80：基板；81：p阳极层；82：n栅极层；83：p栅极层；84：n阴极层；85：隧道结层；85a：n++层；85b：p++层；86：p阳极层；86b：电流缩窄层；87：发光层；88：n阴极层；89：光出射口保护层；90：电压降低层；91：保护层；92：背面电极；101：传递部；102：发光部；110：信号生成电路；120：传递信号生成部；140：点亮信号生成部；160：基准电位供给部；170：电源电位供给部；301-306：岛状物；
Figure BDA0001694344510000441
第一传递信号；
Figure BDA0001694344510000442
第二传递信号；
Figure BDA0001694344510000443
点亮信号；α：电流通过部(区域)；β：电流阻挡部(区域)；C(C1-C40)：发光芯片；D(D1-D127)：耦合二极管；LED(LED1-LED128)：发光二极管；LD(LD1-LD128)：激光二极管；SD：启动二极管；T(T1-T128)：传递晶闸管；VCSEL(VCSEL1-VCSEL128)：垂直腔表面发射层；Vga：电源电位；Vsub：基准电位。

Claims (11)

1.一种发光部件，该发光部件包括：
多个传递元件，所述多个传递元件依次成为导通状态；
多个设定晶闸管，所述多个设定晶闸管分别连接到所述多个传递元件，并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态；以及
多个发光元件，所述多个发光元件分别与所述多个设定晶闸管串联连接，并且当所述设定晶闸管成为导通状态时发光或发光量增加，其中所述多个发光元件层叠在所述多个设定晶闸管上，
其中，在p型基板上，顺序地设置p型阳极层、电压降低层、n型栅极层、p型栅极层和n型阴极层以形成所述设定晶闸管，并且所述电压降低层的带隙比所述发光元件的发光层的带隙小。
2.根据权利要求1所述的发光部件，其中，所述传递元件由包括所述电压降低层的晶闸管形成。
3.根据权利要求1或2所述的发光部件，其中，
所述发光元件和所述设定晶闸管隔着隧道结而层叠，并且
所述隧道结形成为，当所述发光元件被设定为正向偏置时，所述隧道结被设定为反向偏置。
4.根据权利要求3所述的发光部件，其中，形成所述设定晶闸管的多个半导体层、形成所述发光元件的多个半导体层和形成所述隧道结的半导体层中的任意半导体层缩窄所述发光元件中的电流路径。
5.根据权利要求1或2所述的发光部件，其中，所述发光元件和所述设定晶闸管隔着具有金属导电性的III-V族化合物层而层叠。
6.根据权利要求5所述的发光部件，其中，形成所述设定晶闸管的多个半导体层、形成所述发光元件的多个半导体层和形成所述具有金属导电性的III-V族化合物层的半导体层中的任意半导体层缩窄所述发光元件中的电流路径。
7.根据权利要求1、2、4和6中的任一项所述的发光部件，其中，形成所述设定晶闸管的多个半导体层和形成所述发光元件的多个半导体层中的至少一个半导体层的至少一部分是分布布拉格反射层。
8.一种打印头，该打印头包括：
发光部，该发光部包括：依次成为导通状态的多个传递元件；分别连接到所述多个传递元件并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态的多个设定晶闸管；以及分别与所述多个设定晶闸管串联连接并且当所述设定晶闸管成为导通状态时发光或发光量增加的多个发光元件，其中，所述多个发光元件层叠在所述多个设定晶闸管上；以及
光学部，该光学部使从所述发光部射出的光成像，
其中，在p型基板上，顺序地设置p型阳极层、电压降低层、n型栅极层、p型栅极层和n型阴极层以形成所述设定晶闸管，并且所述电压降低层的带隙比所述发光元件的发光层的带隙小。
9.一种图像形成设备，该图像形成设备包括：
像载体；
充电部，该充电部对所述像载体进行充电；
曝光部，该曝光部包括：依次成为导通状态的多个传递元件；分别连接到所述多个传递元件并且由于所述传递元件成为导通状态而成为能够转移至导通状态的状态的多个设定晶闸管；以及分别串联连接到所述多个设定晶闸管并且当所述设定晶闸管成为导通状态时发光或发光量增加的多个发光元件，其中所述多个发光元件层叠在所述多个设定晶闸管上，并且通过光学部对所述像载体进行曝光；
显影部，该显影部对通过由所述曝光部曝光而形成在所述像载体上的静电潜像进行显影；以及
转印部，该转印部将所述像载体上显影的图像转印到被转印体，
其中，在p型基板上，顺序地设置p型阳极层、电压降低层、n型栅极层、p型栅极层和n型阴极层以形成所述设定晶闸管，并且所述电压降低层的带隙比所述发光元件的发光层的带隙小。
10.一种发光部件，该发光部件包括：
晶闸管；以及
发光元件，该发光元件隔着隧道结与所述晶闸管连接，并且所述发光元件层叠在所述晶闸管上，
其中，在p型基板上，顺序地设置p型阳极层、电压降低层、n型栅极层、p型栅极层和n型阴极层以形成所述晶闸管，并且所述电压降低层的带隙比所述发光元件的发光层的带隙小，并且
所述隧道结形成为，当所述发光元件被设定为正向偏置时，所述隧道结被设定为反向偏置。
11.一种发光部件，该发光部件包括：
晶闸管；以及
发光元件，该发光元件隔着具有金属导电性的III-V族化合物层与所述晶闸管连接，并且所述发光元件层叠在所述晶闸管上，
其中，在p型基板上，顺序地设置p型阳极层、电压降低层、n型栅极层、p型栅极层和n型阴极层以形成所述晶闸管，并且所述电压降低层的带隙比所述发光元件的发光层的带隙小。
CN201780004692.9A 2016-03-29 2017-03-10 发光部件、打印头和图像形成设备 Active CN108369976B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-066816 2016-03-29
JP2016066816A JP6210120B2 (ja) 2016-03-29 2016-03-29 発光部品、プリントヘッド及び画像形成装置
PCT/JP2017/009835 WO2017169670A1 (ja) 2016-03-29 2017-03-10 発光部品、プリントヘッド及び画像形成装置

Publications (2)

Publication Number Publication Date
CN108369976A CN108369976A (zh) 2018-08-03
CN108369976B true CN108369976B (zh) 2020-08-11

Family

ID=59963079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780004692.9A Active CN108369976B (zh) 2016-03-29 2017-03-10 发光部件、打印头和图像形成设备

Country Status (4)

Country Link
US (1) US10471734B2 (zh)
JP (1) JP6210120B2 (zh)
CN (1) CN108369976B (zh)
WO (1) WO2017169670A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210120B2 (ja) * 2016-03-29 2017-10-11 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6737008B2 (ja) * 2016-06-30 2020-08-05 富士ゼロックス株式会社 光スイッチ
JP7039905B2 (ja) * 2017-09-21 2022-03-23 富士フイルムビジネスイノベーション株式会社 発光部品の製造方法
JP7059584B2 (ja) * 2017-11-21 2022-04-26 富士フイルムビジネスイノベーション株式会社 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法
JP7073685B2 (ja) * 2017-11-22 2022-05-24 富士フイルムビジネスイノベーション株式会社 発光部品、プリントヘッド及び画像形成装置
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
JP2019110230A (ja) * 2017-12-19 2019-07-04 株式会社沖データ 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
JP6501019B2 (ja) * 2018-04-20 2019-04-17 富士ゼロックス株式会社 発光部品及び半導体積層基板
JP7087690B2 (ja) * 2018-06-04 2022-06-21 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置及び画像形成装置
JP2020120018A (ja) * 2019-01-25 2020-08-06 富士ゼロックス株式会社 発光装置、光学装置、光計測装置及び画像形成装置
WO2021039354A1 (ja) 2019-08-23 2021-03-04 キヤノン株式会社 発光装置及び該発光装置を備える画像形成装置
JP7377023B2 (ja) 2019-08-23 2023-11-09 キヤノン株式会社 露光ヘッド及び画像形成装置
CN110535010B (zh) * 2019-09-12 2020-11-10 北京空间机电研究所 一种应用于空间高轨环境激光测距的紧凑型固体激光器
JP2021153136A (ja) 2020-03-24 2021-09-30 富士フイルムビジネスイノベーション株式会社 発光部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321957A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 半導体装置、半導体発光装置、および光情報処理装置
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
CN102246294A (zh) * 2008-12-11 2011-11-16 美光科技公司 具有结场效应晶体管装置结构的低功率存储器装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5327087B2 (zh) * 1973-10-27 1978-08-05
US3942028A (en) * 1974-10-16 1976-03-02 Massachusetts Institute Of Technology Multi-node electrical network
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
US5814841A (en) 1988-03-18 1998-09-29 Nippon Sheet Glass Co., Ltd. Self-scanning light-emitting array
EP0335553B1 (en) 1988-03-18 1999-09-15 Nippon Sheet Glass Co., Ltd. Self-scanning light-emitting element array
JP4443304B2 (ja) * 2004-05-26 2010-03-31 京セラ株式会社 発光装置および画像形成装置
JP2009286048A (ja) 2008-05-30 2009-12-10 Fuji Xerox Co Ltd 光源ヘッド、及び画像形成装置
JP4770955B2 (ja) * 2009-03-16 2011-09-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5724520B2 (ja) * 2011-03-28 2015-05-27 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
JP2013168581A (ja) * 2012-02-16 2013-08-29 Fuji Xerox Co Ltd 発光サイリスタ、光源ヘッド、及び画像形成装置
JP6123559B2 (ja) * 2013-08-07 2017-05-10 富士ゼロックス株式会社 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置、発光サイリスタおよび自己走査型発光素子アレイの製造方法
JP2017174906A (ja) * 2016-03-22 2017-09-28 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6210120B2 (ja) * 2016-03-29 2017-10-11 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6812692B2 (ja) * 2016-07-27 2021-01-13 富士ゼロックス株式会社 レーザ部品、レーザ光発生装置及び光干渉断層計
JP6812693B2 (ja) * 2016-07-27 2021-01-13 富士ゼロックス株式会社 レーザ部品及びレーザ光発生装置
US10218173B2 (en) * 2017-04-18 2019-02-26 Javad Jamali AC/DC converter for feeding non-linear high-power loads (e.g. electrolyzers) with reducing current harmonics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321957A (ja) * 1997-05-16 1998-12-04 Hitachi Ltd 半導体装置、半導体発光装置、および光情報処理装置
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
CN102246294A (zh) * 2008-12-11 2011-11-16 美光科技公司 具有结场效应晶体管装置结构的低功率存储器装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Also Published As

Publication number Publication date
US20180309890A1 (en) 2018-10-25
CN108369976A (zh) 2018-08-03
WO2017169670A1 (ja) 2017-10-05
US10471734B2 (en) 2019-11-12
JP6210120B2 (ja) 2017-10-11
JP2017183436A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
CN108369976B (zh) 发光部件、打印头和图像形成设备
CN108428714B (zh) 层叠结构、发光部件、发光装置和图像形成装置
CN108780827B (zh) 发光部件、打印头、图像形成设备和半导体层层叠基板
CN107219741B (zh) 发光部件、打印头和图像形成装置
JP6332535B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP6369613B1 (ja) 発光部品、プリントヘッド及び画像形成装置
US11929589B2 (en) Light-emitting component
JP7021485B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP2019057653A (ja) 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法
CN111095701B (zh) 发光部件、打印头、图像形成装置以及光照射装置
JP2018133376A (ja) 発光部品、プリントヘッド及び画像形成装置
JP6728831B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP6332543B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7059547B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP6501019B2 (ja) 発光部品及び半導体積層基板
JP7021484B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP2019096682A (ja) 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Fuji Xerox Co.,Ltd.

CP01 Change in the name or title of a patent holder