JP7087690B2 - 発光装置、光計測装置及び画像形成装置 - Google Patents

Description

本発明は、発光装置、光計測装置及び画像形成装置に関する。

特許文献１には、しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが記載されている。

特許文献２には、順にオン状態になる複数の転送サイリスタＴと、複数の転送サイリスタＴにそれぞれが接続され、転送サイリスタＴがオン状態になることにより、オン状態への移行が可能な状態になる複数の設定サイリスタＳと、複数の設定サイリスタＳにトンネル接合を介してそれぞれが積層され、設定サイリスタＳがオン状態になると発光又は発光量が増加する複数の発光ダイオードＬＥＤとを備える発光チップＣが記載されている。

特許文献３には、発光部の発光信号ラインφＩｊとφＩ（ｊ＋１）との２本ずつを、発光開始点側で接続して、１本のラインφＩｊ・（ｊ＋１）にし、発光素子は、ｎ行×ｌ列（ｌは１以上の整数）に２次元配列され、発光素子Ｌ（ｊ，ｋ）のアノード電極は第ｎ行の発光信号ラインφＩｊに接続され、奇数行の発光素子（ｊ，２ｋ－１）のゲート電極は、第（２ｉ－１）列のゲート信号Ｇ２ｉ－１ラインに接続され、偶数行の発光素子（ｊ，２ｋ）のゲート電極は、第２ｉ列のゲート信号Ｇ２ｉラインに接続される自己走査型２次元発光素子アレイが記載されている。

特開平０１－２３８９６２号公報 特開２０１７－１７４９０６号公報 特開２００１－３５３９０２号公報

ところで、複数の転送素子においてオン状態を順に転送（伝搬）させることにより、転送素子に接続された発光素子を点灯状態又は非点灯状態に設定して発光させる発光装置において、発光素子を二次元状に並列点灯させることが求められることがある。

本発明は、発光素子を二次元状に並列点灯させられる発光装置などを提供する。

請求項１に記載の発明は、順にオン状態になる複数の転送素子と、複数の前記転送素子の各々に接続され、当該転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の設定素子と、複数の前記設定素子の各々に接続され、当該設定素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の駆動素子と、複数の前記駆動素子の各々に接続され、当該駆動素子がオン状態になることにより、発光又は発光強度が増加する複数の発光素子と、を備え、複数の前記設定素子の少なくとも１つに、前記駆動素子と前記発光素子との組が複数接続されるとともに、複数の当該発光素子が二次元状に配置された発光装置である。
請求項２に記載の発明は、複数の前記設定素子の各々には、前記駆動素子と前記発光素子との組が複数接続されていること特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記駆動素子を介して前記発光素子に発光又は発光強度が増加する電流を供給する複数の点灯信号線を備え、当該点灯信号線は、互いに異なる前記設定素子に接続された当該駆動素子を接続するように設けられていることを特徴とする請求項２に記載の発光装置である。
請求項４に記載の発明は、前記駆動素子と前記発光素子とは直列接続され、当該駆動素子を介して当該発光素子に発光又は発光強度が増加する電流が流れるように設けられていることを特徴とする請求項１に記載の発光装置である。
請求項５に記載の発明は、前記駆動素子と前記発光素子とは、基準電位が供給される側に当該発光素子が接続されていることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、二次元状に配置された複数の前記発光素子が並行してオン状態を維持するよう、複数の当該発光素子を制御する制御部を備えることを特徴とする請求項１に記載の発光装置である。
請求項７に記載の発明は、前記制御部は、二次元状に配置された複数の前記発光素子のうち、点灯対象の発光素子が順次点灯するように制御するとともに、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持するように制御することを特徴とする請求項６に記載の発光装置である。
請求項８に記載の発明は、前記制御部は、第１の期間において、二次元状に配置された複数の前記発光素子の一部の発光素子のうち、点灯対象の発光素子が順次点灯するよう制御し、前記第１の期間に続く第２の期間において、二次元状に配置された複数の前記発光素子の他の一部の発光素子のうち、点灯対象の発光素子が順次点灯するよう制御し、前記第２の期間に続く第３の期間において、前記第１の期間及び当該第２の期間において点灯させた複数の発光素子が並行してオン状態を維持するよう制御する請求項６に記載の発光装置である。
請求項９に記載の発明は、前記制御部は、前記第１の期間よりも前記第３の期間の方が長くなるように制御する請求項８に記載の発光装置である。
請求項１０に記載の発明は、請求項１に記載の発光装置と、前記発光装置から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光装置から対象物までの距離、又は当該対象物の形状を計測する処理部と、を備える光計測装置である。
請求項１１に記載の発明は、請求項１に記載の発光装置と、画像信号の入力を受け付け、前記発光装置から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光装置を駆動する駆動制御部と、を備える画像形成装置である。

請求項１、２に記載の発明によれば、発光素子を二次元状に並列点灯させられる。
請求項３に記載の発明によれば、異なる設定素子に接続された駆動素子を接続するように設けられない場合に比べ、点灯信号線の数が抑制される。
請求項４に記載の発明によれば、駆動素子と発光素子とが直列接続されていない場合に比べ、発光素子の点灯制御が容易になる。
請求項５に記載の発明によれば、基準電位が供給される側に発光素子が接続されていない場合に比べ、より安定した動作が得られる。
請求項６に記載の発明によれば、二次元状に並行して光が出射される。
請求項７、８に記載の発明によれば、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持しない場合に比べ、複数の発光素子間において発光順に依存する発光量の差が低減する。
請求項９に記載の発明によれば、第１の期間よりも第３の期間の方が短い場合に比べ、複数の発光素子間において発光順に依存する発光量の差が低減する。
請求項１０に記載の発明によれば、発光素子を二次元状に並列点灯させた光計測装置が得られる。
請求項１１に記載の発明によれば、発光素子を二次元状に並列点灯させた画像形成装置が得られる。

発光装置の等価回路図である。 発光部の平面レイアウトの一例を示す図である。 駆動サイリスタ／レーザダイオードの断面図である。（ａ）は、図２におけるＩＩＩＡ－ＩＩＩＡ線での断面図、（ｂ）は、図２におけるＩＩＩＢ－ＩＩＩＢ線での断面図である。 駆動サイリスタ／レーザダイオードの拡大平面図である。 設定サイリスタ、接続ダイオードを含むアイランドと、転送サイリスタ、結合ダイオード、接続ダイオードを含むアイランドの断面図である。 サイリスタの動作を説明する図である。（ａ）は、電圧低減層を備えない場合、（ｂ）は、電圧低減層を備える場合、（ｃ）は、サイリスタ特性である。 半導体層を構成する材料のバンドギャップエネルギを説明する図である。 レーザダイオードと駆動サイリスタとの積層構造をさらに説明する図である。（ａ）は、レーザダイオードと駆動サイリスタとの積層構造における模式的なエネルギーバンド図、（ｂ）は、トンネル接合層の逆バイアス状態におけるエネルギーバンド図、（ｃ）は、トンネル接合層の電流電圧特性を示す。 発光装置において、レーザダイオードの点灯／非点灯を制御する例を示す図である。 発光装置を駆動するためのタイミングチャートである。 図１０の時刻ｂ前後における発光装置における駆動サイリスタとレーザダイオードとの動作を説明する図である。（ａ）は、設定信号が「Ｈ（０Ｖ）」である状態、（ｂ）は、設定信号が「Ｌ（－３．３Ｖ）」に移行した状態、（ｃ）は、設定信号が「Ｈ（０Ｖ）」に戻った状態を示す。 図１０の時刻ｆ前後における発光装置における２つの駆動サイリスタとレーザダイオードとの組の動作を説明する図である。（ａ）は、点灯信号が「Ｌ１（－３．１Ｖ）」である状態、（ｂ）は、点灯信号が「Ｌ２（－２．５Ｖ）」に移行した状態、（ｃ）は、点灯信号が「Ｌ１（－３．１Ｖ）」に移行した状態を示す。 図１０の時刻ｍ前後における発光装置における３つの駆動サイリスタとレーザダイオードとの組の動作を説明する図である。（ａ）は、設定信号φｓが「Ｈ（０Ｖ）」である状態、（ｂ）は、設定信号φｓが「Ｌ（－３．３Ｖ）」に移行した状態を示す。 図１０の点灯維持期間が開始する時刻ｕの前後における発光装置における二つの駆動サイリスタとレーザダイオードとの組の動作を説明する図である。（ａ）は、点灯信号φＩ２、φＩ３が「Ｌ２（－２．５Ｖ）」である状態、（ｂ）は、点灯信号φＩ２、φＩ３が「Ｌ３（－３．５Ｖ）」に移行した状態を示す。 発光装置を用いた光計測装置を説明する図である。 発光装置を用いた画像形成装置を説明する図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［発光装置１０］
図１は、発光装置１０の等価回路図である。
発光装置１０は、発光部１００と制御部１１０とを備える。
発光部１００は、発光素子の一例としてレーザ光を出射するレーザダイオードＬＤを備える。そして、発光部１００は、次に説明するように自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）として構成されている。なお、レーザダイオードＬＤは、例えば垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。

図１においては、発光部１００は、４×４のマトリクス（二次元状）に配列された１６個のレーザダイオードＬＤを備える。なお、二次元状とは、次元の数が二つあることをいい、例えば次に説明するｘ方向とｙ方向とに広がっていることをいう。ここで、図１の紙面において、右から左へ向かう方向をｘ方向、下から上に向かう方向をｙ方向と定義する。ｘ方向とｙ方向とは直行する。すると、ｘ方向にレーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１が配列された発光素子部１０１、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２がｘ方向に配列された発光素子部１０２、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３がｘ方向に配列された発光素子部１０３、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４がｘ方向に配列された発光素子部１０４を備える。

また、発光素子部１０１～１０４に含まれる各１個のレーザダイオードＬＤが、ｙ方向に配列されている。つまり、レーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１３、ＬＤ１４がｙ方向に配列され、レーザダイオードＬＤ２１、ＬＤ２２、ＬＤ２３、ＬＤ２４がｙ方向に配列され、レーザダイオードＬＤ３１、ＬＤ３２、ＬＤ３３、ＬＤ３４がｙ方向に配列され、レーザダイオードＬＤ４１、ＬＤ４２、ＬＤ４３、ＬＤ４４がｙ方向に配列されている。
このように、レーザダイオードＬＤをそれぞれ区別する場合は、「ＬＤ１１」のように二桁の数字を付す。なお、ｘ方向の数字の代わりに「ｉ」を、ｙ方向の数字の代わりに「ｊ」を付して、「ＬＤｉｊ」と表記する場合もある。また、他の場合も同様であるが、ｘ方向のみに数字を付す場合、個々の数字を付す代わりに「ｉ」を、ｙ方向のみに数字を付す場合、個々の数字を付す代わりに「ｊ」を付す場合がある。ここでは、ｉ、ｊは１～４の整数である。

そして、１６個の駆動サイリスタＤＴを備える。各駆動サイリスタＤＴは、各レーザダイオードＬＤと接続されている。ここでは、各駆動サイリスタＤＴは、各レーザダイオードＬＤと直列接続されている。つまり、駆動サイリスタＤＴとレーザダイオードＬＤとが組を構成する。よって、駆動サイリスタＤＴには、接続されたレーザダイオードＬＤと同じ数字を付して、それぞれを区別する。

本明細書では、「～」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「～」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光素子部１０１～１０４は、発光素子部１０１から番号順に発光素子部１０４までを含む。

そして、発光部１００は、４個の転送サイリスタＴ、４個の設定サイリスタＳ、４個の結合ダイオードＤ、それぞれ４個の接続ダイオードＤａ、Ｄｂ、４個の抵抗Ｒｇを備える転送素子部１０５を備える。さらに、転送素子部１０５は、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２を備える。

転送サイリスタＴは、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４の順にｘ方向に配列されている。そして、結合ダイオードＤは、結合ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４がｘ方向に配列されている。なお、結合ダイオードＤ１、Ｄ２、Ｄ３は、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４の各間に設けられ、結合ダイオードＤ４は、転送サイリスタＴ４の結合ダイオードＤ３が設けられた側と反対側に設けられている。
設定サイリスタＳは、設定サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４の順にｘ方向に配列されている。
接続ダイオードＤａ、Ｄｂ、抵抗Ｒｇも、同様にｘ方向に配列されている。
転送サイリスタＴ、設定サイリスタＳ、結合ダイオードＤ、接続ダイオードＤａ、Ｄｂ、抵抗Ｒｇは、ｘ方向に配列されているので、一桁の数字が付される。なお、個々の数字を付す代わりに「ｉ」を付す場合がある。

レーザダイオードＬＤ、結合ダイオードＤ、接続ダイオードＤａ、Ｄｂは、アノードとカソードとを備える２端子素子である。駆動サイリスタＤＴ、転送サイリスタＴ、設定サイリスタＳは、アノード、カソード、ゲートを備える３端子素子である。なお、駆動サイリスタＤＴｉｊ（ｉ，ｊ＝１～４）のゲートをゲートＧｄｉｊ、転送サイリスタＴｉ（ｉ＝１～４）のゲートをゲートＧｔｉ、設定サイリスタＳｉ（ｉ＝１～４）のゲートを、ゲートＧｓｉと区別する。
ここで、駆動サイリスタＤＴは、駆動素子の一例であり、転送サイリスタＴは、転送素子の一例であり、設定サイリスタＳは、設定素子の一例である。

次に、上記の各素子（レーザダイオードＬＤ、駆動サイリスタＤＴ、転送サイリスタＴなど）の接続関係を説明する。
前述したように、レーザダイオードＬＤｉｊ（ｉ，ｊ＝１～４）と駆動サイリスタＤＴｉｊとは直列接続されている。つまり、レーザダイオードＬＤｉｊは、アノードが基準電位Ｖｓｕｂ（接地電位（ＧＮＤ）など）に接続され、カソードが駆動サイリスタＤＴｉｊのアノードに接続されている。

基準電位Ｖｓｕｂは、後述するように、発光部１００を構成する基板８０の裏面に設けられた裏面電極９２（後述する図３参照）を介して供給される。

そして、発光素子部１０１に含まれる駆動サイリスタＤＴｉ１のカソードが、点灯信号線７４－１に接続されている。なお、点灯信号線７４－１は、φＩ１端子に接続され、制御部１１０から点灯信号φＩ１が供給される。
発光素子部１０２に含まれる駆動サイリスタＤＴｉ２のカソードが、点灯信号線７４－２に接続されている。なお、点灯信号線７４－２は、φＩ２端子に接続され、制御部１１０から点灯信号φＩ２が供給される。
また、発光素子部１０３に含まれる駆動サイリスタＤＴｉ３のカソードが、点灯信号線７４－３に接続されている。なお、点灯信号線７４－３は、φＩ３端子に接続され、制御部１１０から点灯信号φＩ３が供給される。
同様に、発光素子部１０４に含まれる駆動サイリスタＤＴｉ４のカソードが、点灯信号線７４－４に接続されている。なお、点灯信号線７４－４は、φＩ４端子に接続され、制御部１１０から点灯信号φＩ４が供給される。
つまり、駆動サイリスタＤＴｉｊのカソードは、点灯信号線７４－ｊに接続され、点灯信号線７４－ｊは、φＩｊ端子に接続されている。そして、φＩｊ端子には、制御部１１０から点灯信号φＩｊが供給されることになる。

転送素子部１０５において、転送サイリスタＴｉは、アノードが基準電位Ｖｓｕｂに接続されている。奇数番号の転送サイリスタＴ１、Ｔ３は、カソードが転送信号線７２に接続されている。転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続され、制御部１１０から転送信号φ１が供給される。偶数番号の転送サイリスタＴ２、Ｔ４は、カソードが転送信号線７３に接続されている。転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続され、制御部１１０から転送信号φ２が供給される。

結合ダイオードＤｉは、直列接続されている。つまり、一つの結合ダイオードＤのカソードがｘ方向に隣接する結合ダイオードＤのアノードに接続されている。スタートダイオードＳＤは、アノードが転送信号線７３に接続され、カソードが結合ダイオードＤ１のアノードに接続されている。
そして、スタートダイオードＳＤのカソードと結合ダイオードＤ１のアノードとが、転送サイリスタＴ１のゲートＧｔ１に接続されている。結合ダイオードＤ１のカソードと結合ダイオードＤ２のアノードとが、転送サイリスタＴ２のゲートＧｔ２に接続されている。結合ダイオードＤ２のカソードと結合ダイオードＤ３のアノードとが、転送サイリスタＴ３のゲートＧｔ３に接続されている。そして、結合ダイオードＤ３のカソードと結合ダイオードＤ４のアノードとの接続点が、転送サイリスタＴ４のゲートＧｔ４に接続されている。

また、設定サイリスタＳｉ（ｉ＝１～４）は、アノードが基準電位Ｖｓｕｂに接続され、カソードが設定信号線７５に接続されている。設定信号線７５は、φｓ端子に接続され、制御部１１０から設定信号φｓが供給される。

転送サイリスタＴｉのゲートＧｔｉは、抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１は、Ｖｇｋ端子に接続され、制御部１１０から電源電位Ｖｇｋ（一例として、－３．３Ｖ）が供給される。
転送サイリスタＴｉのゲートＧｔｉは、接続ダイオードＤａｉを介して、設定サイリスタＳｉのゲートに接続されている。そして、設定サイリスタＳｉのゲートＧｓｉは、接続ダイオードＤｂｉを介して、駆動サイリスタＤＴｉｊのゲートＧｄｉｊに接続されている。
つまり、それぞれの接続サイリスタＳには、駆動サイリスタＤＴとレーザダイオードＬＤとの組が複数（ここでは、４組）接続されている。

制御部１１０の構成を説明する。
制御部１１０は、点灯信号φＩｊなどの信号を生成して、信号を発光部１００に供給する。発光部１００は、供給された信号によって動作する。制御部１１０は、電子回路で構成されている。例えば、制御部１１０は、集積回路（ＩＣ）として構成されている。
制御部１１０は、転送信号生成部１２０、設定信号生成部１３０、点灯信号生成部１４０、基準電位生成部１６０及び電源電位生成部１７０を備える。

転送信号生成部１２０は、転送信号φ１、φ２を生成し、転送信号φ１を発光部１００のφ１端子に、転送信号φ２をφ２端子に供給する。
設定信号生成部１３０は、設定信号φｓを生成し、発光部１００のφｓ端子に供給する。
点灯信号生成部１４０は、点灯信号φＩｊを生成し、発光部１００のφＩｊ端子に供給する。

基準電位生成部１６０は、基準電位Ｖｓｕｂを生成し、発光部１００のＶｓｕｂ端子に供給する。電源電位生成部１７０は、電源電位Ｖｇｋを生成し、発光部１００のＶｇｋ端子に供給する。

転送信号生成部１２０、設定信号生成部１３０、点灯信号生成部１４０、基準電位生成部１６０及び電源電位生成部１７０の生成する信号については、後述する。

以上においては、発光部１００は、レーザダイオードＬＤが４×４の二次元的に配置されているとしたが、４×４に限定されない。ｉ×ｊにおけるｉ及びｊは、４以外の複数の数値であってもよい。そして、転送サイリスタＴ、設定サイリスタＳの数は、ｉであればよい。なお、転送サイリスタＴ、設定サイリスタＳの数は、ｉを超える数であってもよいし、ｉより少ない数であってもよい。

（発光部１００のレイアウト）
発光部１００は、レーザ光を出射しうる半導体材料で構成される。例えば、発光部１００は、ＧａＡｓ系の化合物半導体で構成されている。つまり、後述する断面図（後述する図３（ａ）、（ｂ）、図５参照）に示すように、ｐ型のＧａＡｓで構成された基板８０上に、ＧａＡｓ系の化合物半導体層が複数積層された半導体層積層体にて構成されている。そして、基板８０は、基板８０の裏面に形成された裏面電極９２に基準電位Ｖｓｕｂが供給されて、基準電位Ｖｓｕｂに設定されている。まず、平面レイアウトを説明する。

図２は、発光部１００の平面レイアウトの一例を示す図である。
ここでは、図２に示されたアイランド３０１～３０７により、発光部１００の平面レイアウトを説明する。なお、アイランドとは、半導体層積層体がメサエッチングにより分離された構成をいう。

アイランド３０１は、アイランド３０１－ｊ（ｊ＝１～４）を備え、各々には、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとが設けられている。なお、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとは、積層されることで直列接続されている。よって、図２では、レーザダイオードＬＤ１ｊと駆動サイリスタＤＴ１ｊとを、ＤＴ／ＬＤ１ｊと表記する。なお、アイランド３０１（アイランド３０１－ｊ）と同様な複数のアイランドがアイランド３０１（アイランド３０１－ｊ）とｘ方向に並列するように設けられ、ＤＴ／ＬＤｉｊ（ｉ＝２～４、ｊ＝１～４）が設けられている。

アイランド３０２には、接続ダイオードＤｂ１と設定サイリスタＳ１とが設けられている。なお、アイランド３０２と同様な複数のアイランドがアイランド３０２のｘ方向において並列するように設けられ、接続ダイオードＤｂｉ（ｉ＝２～４）と設定サイリスタＳｉ（ｉ＝２～４）が設けられている。
アイランド３０３は、接続ダイオードＤａ１と転送サイリスタＴ１と結合ダイオードＤ１を備える。なお、アイランド３０３と同様な複数のアイランドがアイランド３０３のｘ方向において並列するように設けられ、接続ダイオードＤａｉ（ｉ＝２～４）と転送サイリスタＴｉ（ｉ＝２～４）と結合ダイオードＤｉ（ｉ＝２～４）が設けられている。

アイランド３０４には、抵抗Ｒｇ１が設けられている。なお、アイランド３０４と同様な複数のアイランドがアイランド３０４のｘ方向において並列するように設けられ、抵抗Ｒｇｉ（ｉ＝２～４）が設けられている。

アイランド３０５には、スタートダイオードＳＤが設けられている。アイランド３０６には、電流制限抵抗Ｒ１が、アイランド３０７には、電流制限抵抗Ｒ２が設けられている。

次に、発光部１００の断面構造を説明する。
図３は、駆動サイリスタＤＴ／レーザダイオードＬＤの断面図である。図３（ａ）は、図２におけるＩＩＩＡ－ＩＩＩＡ線での断面図、図３（ｂ）は、図２におけるＩＩＩＢ－ＩＩＩＢ線での断面図である。
図３（ａ）に示すように、ｐ型のＧａＡｓの基板８０上に、レーザダイオードＬＤを構成するｐ型のアノード層（以下では、ｐアノード層と表記する。以下同様である。）８１、発光層８２、ｎ型のカソード層（ｎカソード層）８３が積層されている。そして、レーザダイオードＬＤを構成するｎカソード層８３上に、トンネル接合層８４が積層されている。そして、トンネル接合層８４上に、駆動サイリスタＤＴを構成するｐ型のアノード層（ｐアノード層）８５、電圧低減層８９、ｎ型のゲート層（ｎゲート層）８６、ｐ型のゲート層（ｐゲート層）８７、ｎ型のカソード層（ｎカソード層）８８が設けられている。そして、これらの半導体層積層体がメサエッチングにより分離されている。

そして、レーザダイオードＬＤのｐアノード層８１には、電流狭窄層が含まれている。つまり、電流狭窄層とは、ＡｌＡｓのように、Ａｌの酸化によりＡｌ_２Ｏ_３が形成されることで、電気抵抗が高くなって、電流が流れにくくなる層をいう。すなわち、メサエッチングにより露出した部分（周辺部）から酸化が進むため、中央部は酸化されないようにすることができる。そこで、中央部に電流が流れやすい領域（電流通過領域α）を残し、周辺部を酸化により電流が流れにくい領域（電流阻止領域β）としている。メサエッチングに起因した欠陥が多い周辺部は、非発光再結合が起こりやすい。電流阻止領域βを設けることで、非発光再結合に消費される電力が抑制されるので、低消費電力化及び光取り出し効率の向上が図れる。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。

ｎカソード層８８上には、ｎカソード層８８とオーミック接触が形成しやすい金属材料で構成されたｎオーミック電極３２１（ｎオーミック電極３２１－１、３２１－２、３２１－３、３２１－４）が設けられている。なお、ｎオーミック電極３２１は、矢印で示すレーザ光が出射する出射口γを取り囲むように、馬蹄形に設けられている（後述する図４参照）。そして、ｎオーミック電極３２１を除いて、絶縁層９１が設けられている。そして、絶縁層９１上に、ｎオーミック電極３２１を接続するように点灯信号線７４（点灯信号線７４－１、７４－２、７４－３、７４－４）が設けられている。なお、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１のｎオーミック電極３２１－１には、点灯信号線７４－１、駆動サイリスタＤＴ１２／レーザダイオードＬＤ１２のｎオーミック電極３２１－２には、点灯信号線７４－２、駆動サイリスタＤＴ１３／レーザダイオードＬＤ１３のｎオーミック電極３２１－３には、点灯信号線７４－３、駆動サイリスタＤＴ１４／レーザダイオードＬＤ１４のｎオーミック電極３２１－４には、点灯信号線７４－４が接続されている。

図３（ｂ）に示すように、ＩＩＩＢ－ＩＩＩＢ線での断面図では、駆動サイリスタＤＴにおいて、ｎカソード層８８の一部が除去されて、ｐゲート層８７を露出させている。そして、露出させたｐゲート層８７上にｐゲート層８７とオーミック接触が形成しやすい金属材料で構成されたｐオーミック電極３３１（図３（ｂ）では、ｐオーミック電極３３１－１のみが示されている。）が設けられている。そして、絶縁層９０上に、ｐオーミック電極３３１－１と、アイランド３０２に設けられた接続ダイオードＤｂ１の領域３１２上のｎオーミック電極３２２とを接続する配線７６が設けられている。

なお、図３（ｂ）において、ｎオーミック電極３２１－１に接続された点灯信号線７４－１は、他の駆動サイリスタＤＴ２１（ＤＴ／ＬＤ２１）、駆動サイリスタＤＴ３１（ＤＴ／ＬＤ３１）、駆動サイリスタＤＴ４１（ＤＴ／ＬＤ４１）のｎオーミック電極３２１－１と同様のｎオーミック電極と接続されている。

図４は、駆動サイリスタＤＴ／レーザダイオードＬＤの拡大平面図である。ここでは、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１を説明するが、ｙ方向に配列された駆動サイリスタＤＴ１２／レーザダイオードＬＤ１２、駆動サイリスタＤＴ１３／レーザダイオードＬＤ１３、駆動サイリスタＤＴ１４／レーザダイオードＬＤ１４にも同様であるので、「ｊ」を付した符号を合わせて示している。なお、点灯信号線７４－１は、他と区別するために破線で示している。

図４に示すように、駆動サイリスタＤＴ１１／レーザダイオードＬＤ１１（駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ）は、アイランド３０１－１（アイランド３０１－ｊ）に設けられている。アイランド３０１－１（アイランド３０１－ｊ）は、平面形状が円形であって、中央部が光を出射する円形の出射口γとなっている。なお、アイランド３０１－１（アイランド３０１－ｊ）の平面形状は、円形でなくてもよく、四角形状、四角形を超える多角形など他の形状であってもよい。出射口γも同様である。

そして、周辺部の一部のｎカソード層８８が除去されて、ｐゲート層８７が露出している。露出したｐゲート層８７上にｐオーミック電極３３１－１（３３１－ｊ）が設けられている。そして、ｐオーミック電極３３１－１（ｐオーミック電極３３１－ｊ）が配線７６に接続されている。
一方、出射口γを囲むように、ｎカソード層８８上に馬蹄形にｎオーミック電極３２１－１（ｎオーミック電極３２１－ｊ）が設けられている。そして、ｎオーミック電極３２１－１は、点灯信号線７４－１に接続されている。なお、点灯信号線７４－１は、光の出射口γの部分が開口部δになっている。これにより、レーザダイオードＬＤ１ｊが出射する光が点灯信号線７４－１で遮光されない。

なお、図３（ａ）、（ｂ）から分かるように、レーザダイオードＬＤ１ｊが出射する光は、駆動サイリスタＤＴ１ｊを介して、出射される。その他の例として、レーザダイオードＬＤ１ｊが出射する光が通過する位置にある駆動サイリスタＤＴ１ｊの一部もしくはすべてを除去し、駆動サイリスタＤＴ１ｊでの光吸収を低減もしくは無くしてもよい。または、レーザダイオードＬＤ１ｊが出射する光の方向が、基板８０側（裏面出射）であってもよい。

以上においては、ｙ方向に配列された駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊを説明したが、ｘ方向に配列された駆動サイリスタＤＴ／レーザダイオードＬＤも同様である。

図５は、設定サイリスタＳ１、接続ダイオードＤｂ１を含むアイランド３０２と、転送サイリスタＴ１、結合ダイオードＤ１、接続ダイオードＤａ１を含むアイランド３０３の断面図である。図５は、図２のＶ－Ｖ線での断面図である。図５の左側（ｘ方向の正の側）より、結合ダイオードＤ１、転送サイリスタＴ１、接続ダイオードＤａ１、設定サイリスタＳ１、接続ダイオードＤｂ１が示されている。

ｐ型のＧａＡｓの基板８０上に、ｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４、ｐアノード層８５、電圧低減層８９、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が積層されている。つまり、アイランド３０２、３０３でも、半導体層積層体の構造は、図３（ａ）、（ｂ）に示した駆動サイリスタＤＴ／レーザダイオードＬＤと同じである。

しかし、図５に示すように、アイランド３０２、３０３の外側は、基板８０に到達するまでメサエッチングされている。一方、アイランド３０２、３０３の間は、ｐアノード層８５に到達するまでメサエッチングされている。そして、ｐアノード層８５が、配線７８により、基板８０（基準電位Ｖｓｕｂ）に接続されている。つまり、アイランド３０２、３０３においては、アイランド３０１でレーザダイオードＬＤとして機能するｐアノード層８１、発光層８２、ｎカソード層８３は、配線７８で短絡され、レーザダイオードＬＤとして機能しないようになっている。ここで、配線７８は、ｐアノード層８１、発光層８２、ｎカソード層８３の露出した側面に接するように設けられている。上述したように、レーザダイオードＬＤとして機能させないので、側面に露出した各層を短絡するように設けてもよい。なお、配線７８は、ｐ型の基板８０とｐアノード層８５とを接続するので、ｐオーミック電極３３１などと、同時に形成してもよい。

なお、図５では図示していないが、アイランド３０４、３０５、３０６、３０７も、アイランド３０２、３０３とｐアノード層８５が接続された状態になっている。
つまり、図２に示すように、基板８０は、半導体層積層体が基板８０までメサエッチングされた領域８０Ｂと、ｐアノード層８５が露出するまでメサエッチングされた領域８０Ａとを備える。そして、領域Ａでは、アイランド３０２、３０３、３０４、３０５、３０６、３０７及びこれらと同様なアイランドが含まれる。一方、領域Ｂは、アイランド３０１－ｊ及びこれらと同様のアイランドが含まれる。ただし、領域Ａでは、ｐアノード層８１に電流阻止領域βが形成されればよく、ｐアノード層８１の一部が残っていてもよい。また、領域Ｂでは、ｐアノード層８５が残ればよく、ｐアノード層８５が厚さ方向の一部がエッチングされていてもよい。

次に、アイランド３０２、３０３の詳細を説明する。
アイランド３０２は、ｎカソード層８８の領域３１２、３１３を残して、ｐゲート層８７を露出させている。そして、接続ダイオードＤｂ１は、ｎカソード層８８の領域３１２をカソード層とし、領域３１２上に設けられたｎオーミック電極３２２をカソードとする。そして、接続ダイオードＤｂ１は、ｐゲート層８７をアノード層とし、隣の設定サイリスタＳ１のゲート層８７に接続される。もしくは、接続ダイオードＤｂ１は、ｐゲート層８７上に設けられたｐオーミック電極３３２をアノードとする。
設定サイリスタＳ１は、ｎカソード層８８の領域３１３をカソード層とし、ｐゲート層８７をｐゲート層、ｎゲート層８６をｎゲート層、電圧低減層８９を挟んで設けられたｐアノード層８５をアノード層とする。なお、ｐアノード層８５は、基板８０（基準電位Ｖｓｕｂ）に接続されている。そして、ｐゲート層８７上に設けられたｐオーミック電極３３２をゲートとする。

アイランド３０３は、ｎカソード層８８の領域３１４、３１５、３１６を残して、ｐゲート層８７を露出させている。そして、接続ダイオードＤａ１は、ｎカソード層８８の領域３１４をカソード層とし、領域３１４上に設けられたｎオーミック電極３２４をカソードとする。そして、接続ダイオードＤａ１は、ｐゲート層８７をアノード層とし、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をアノードとする。同様に、結合ダイオードＤ１は、ｎカソード層８８の領域３１６をカソード層とし、領域３１６上に設けられたｎオーミック電極３２６をカソードとする。そして、結合ダイオードＤ１は、ｐゲート層８７をアノード層とし、隣の転送サイリスタＴ１のｐゲート層８７に接続される。もしくは、結合ダイオードＤ１は、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をアノードとする。

転送サイリスタＴ１は、ｎカソード層８８の領域３１５をカソード層とし、ｐゲート層８７をｐゲート層、ｎゲート層８６をｎゲート層、電圧低減層８９を挟んで設けられたｐアノード層８５をアノード層とする。なお、ｐアノード層８５は、基板８０（基準電位Ｖｓｕｂ）に接続されている。そして、ｐゲート層８７上に設けられたｐオーミック電極３３３（図２参照）をゲートとする。

図２に戻ってアイランド３０４、３０５、３０６、３０７を説明する。
アイランド３０４は、ｎカソード層８８が除去して、ｐゲート層８７を露出させている。そして、抵抗Ｒｇ１は、露出したｐゲート層８７上に設けられたｐオーミック電極３３４、３３５の間のｐゲート層８７を抵抗として用いている（図２参照）。

アイランド３０５は、ｎカソード層８８の領域３１７を残して、ｐゲート層８７を露出させている。そして、スタートダイオードＳＤは、ｎカソード層８８の領域３１７をカソード層とし、領域３１７に設けられたｎオーミック電極３２７をカソードとする。そして、ｐゲート層８７上に設けられたｐオーミック電極３３６をアノードとする。

アイランド３０６、３０７は、アイランド３０４と同様に、ｎカソード層８８を除去して、ｐゲート層８７を露出させている。そして、電流制限抵抗Ｒ１、Ｒ２は、抵抗Ｒｇ１と同様に、ｐゲート層８７上にそれぞれ設けられた一組のｐオーミック電極（符号なし）間のｐゲート層８７を抵抗として用いている。

図２において、アイランド３０１～３０７間の接続関係を説明する。アイランド３０１～３０４と並列して設けられたアイランドも同様であるので説明を省略する。
電源線７１は、Ｖｇｋ端子から抵抗Ｒｇ１が設けられたアイランド３０４のｐオーミック電極３３５に接続されている。
つぎに、転送信号線７２は、φ１端子からアイランド３０６に設けられた電流制限抵抗Ｒ１を介して、アイランド３０３に設けられた転送サイリスタＴ１のｎオーミック電極３２５に接続されている。なお、転送信号線７２は、アイランド３０６と同様に設けられた奇数番号の転送サイリスタＴに接続されている。

転送信号線７３は、φ２端子からアイランド３０７に設けられた電流制限抵抗Ｒ２を介して、アイランド３０３と同様のアイランドに設けられた偶数番号の転送サイリスタＴのｎオーミック電極（符号なし）に接続されている。また、転送信号線７３は、スタートダイオードＳＤのｐオーミック電極３３６に接続されている。

点灯信号線７４－ｊは、アイランド３０１－ｊに設けられた駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ（ＤＴ／ＬＤ１ｊ）のｎオーミック電極３２１－ｊに接続されている。

設定信号線７５は、アイランド３０２に設けられた設定サイリスタＳ１のｎオーミック電極３２３に接続されている。

アイランド３０１－ｊの駆動サイリスタＤＴ１ｊ／レーザダイオードＬＤ１ｊ（ＤＴ／ＬＤ１ｊ）のｐオーミック電極３３１－ｊ（図４参照）と、アイランド３０２の接続ダイオードＤｂ１のｎオーミック電極３２２とは、配線７６によりに接続されている。

アイランド３０２の設定サイリスタＳ１のゲートＧｓ１であるｐオーミック電極３３２と、アイランド３０３の接続ダイオードＤａ１のｎオーミック電極３２４とは、配線７７で接続されている。

アイランド３０３のｐオーミック電極３３３と、アイランド３０４の抵抗Ｒｇ１のｐオーミック電極３３４と、スタートダイオードＳＤのｎオーミック電極３２７とは、配線７９で接続されている。なお、アイランド３０３の結合ダイオードＤ１のｎオーミック電極３２６は、隣接するアイランド３０３と同様なアイランドに設けられた転送サイリスタＴ２のゲートＧｔ２に、配線７９と同様な配線で接続されている。

なお、アイランド３０２、３０３、３０４、３０５、３０６、３０７の間のメサエッチングは、前述したように、ｐアノード層８５が露出するように行われている。そして、ｐアノード層８５は、基板８０と配線７８で接続されている。図５における配線７８の位置とは異なるが、図２では、紙面の右側に示している。つまり、配線７８は、基板８０の領域Ａと領域Ｂとを接続するように設けられている。

＜サイリスタ＞
次に、サイリスタ（転送サイリスタＴ、設定サイリスタＳ及び駆動サイリスタＤＴ）の基本的な動作を説明する。図５に示したように、アイランド３０３における転送サイリスタＴ１及び設定サイリスタＳ１のｐアノード層８５は、基板８０に接続されて基準電位Ｖｓｕｂに設定されている。よって、以下では、転送サイリスタＴ１をサイリスタの一例として説明する。

図６は、サイリスタの動作を説明する図である。図６（ａ）は、電圧低減層８９を備えない場合、図６（ｂ）は、電圧低減層８９を備える場合、図６（ｃ）は、サイリスタ特性である。
なお、図６（ａ）に示すサイリスタは、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が積層されて構成されている。なお、ｎカソード層８８は、領域３１５を除いて、ｎカソード層８８が除去され、ｐゲート層８７が露出している。そして、ｎカソード層８８の領域３１５上にｎオーミック電極３２５がカソードとして設けられ、ｐゲート層８７上にｐオーミック電極３３３がゲートとして設けられている。なお、図６（ｂ）に示すサイリスタでは、電圧低減層８９を備える。そして、基準電位Ｖｓｕｂに設定されたｐアノード層８５がアノードである。

サイリスタは、前述したように、アノード、カソード、ゲートの３端子を有する半導体素子であって、例えば、ＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐアノード層８５、ｐゲート層８７）、ｎ型の半導体層（ｎゲート層８６、ｎカソード層８８）を積層して構成されている。つまり、サイリスタは、ｐｎｐｎ構造を成している。ここでは、ｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。

まず、図６（ａ）に示す電圧低減層８９を備えないサイリスタの動作を説明する。
一例として、ｐアノード層８５の基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇｋ端子に供給される電源電位Ｖｇｋをローレベルの電位（以下では「Ｌ」と表記する。）として－３．３Ｖとして説明する。よって、「Ｈ」（０Ｖ）、「Ｌ」（－３．３Ｖ）と表記することがある。図１に示したように、Ｖｇｋ端子は、抵抗Ｒｇ１を介して、ゲート（転送サイリスタＴ１の場合はゲートＧｔ１）に接続されている。
なお、電圧低減層８９を備えないサイリスタの特性は、図６（ｃ）に示す「電圧低減層なし」である。

アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソードに印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。
オン状態になると、サイリスタのゲートは、アノードの電位に近い電位になる。ここでは、アノードは０Ｖであるので、ゲートは、０Ｖになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位（絶対値を保持電圧と表記する。）となる。ここでは、アノードは０Ｖであるので、オン状態のサイリスタのカソードは、－１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる（図６（ｃ）のＶｈ′）。ここでは、保持電圧は、１．５Ｖであるとする。

オン状態のサイリスタは、カソードにオン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、オン状態を維持する。
一方、オン状態のサイリスタは、カソードがオン状態を維持するために必要な電位（上記の－１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖ又は正の電位）になると、オフ状態に移行（ターンオフ）する。

次に、図６（ｂ）に示す電圧低減層８９を備える場合のサイリスタの動作について説明する。
サイリスタにおける立ち上がり電圧Ｖｒ（図６（ｃ）参照）は、サイリスタを構成する半導体層積層体におけるもっとも小さいバンドギャップのエネルギ（バンドギャップエネルギ）によって決まる。なお、サイリスタにおける立ち上がり電圧Ｖｒとは、図６（ｃ）に示すように、サイリスタのオン状態における電流を、電圧軸に外挿した際の電圧である。

電圧低減層８９は、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８に比べ、バンドギャップエネルギが小さい層である電圧低減層８９を備える。よって、サイリスタの立ち上がり電圧Ｖｒは、電圧低減層８９を備えない図６（ａ）に示すサイリスタの立ち上がり電圧Ｖｒ′に比べて低い。さらに、電圧低減層８９は、一例として、発光層８２のバンドギャップよりも小さいバンドギャップを有する層である。

サイリスタ（転送サイリスタＴ、設定サイリスタＳ、駆動サイリスタＤＴ）は発光素子として利用されるものではなく、あくまでレーザダイオードＬＤなどの発光素子を駆動するために設けられている。よって、レーザダイオードＬＤなどの発光素子の発光波長とは無関係にバンドギャップが決められる。そこで、発光層８２のバンドギャップよりも小さいバンドギャップを有する電圧低減層８９を設けることで、サイリスタの立ち上がり電圧がＶｒ′からＶｒに低減される（Ｖｒ′＞Ｖｒ）。ここでは、サイリスタの立ち上がり電圧Ｖｒ、Ｖｒ′で説明したが、サイリスタがオン状態を維持する電圧である保持電圧Ｖｈ、Ｖｈ′も同様である（図６（ｃ）参照）。つまり、保持電圧は、電圧低減層８９を備えない場合の１．５Ｖ（Ｖｈ′）から電圧低減層８９を備える場合には、０．８Ｖ（Ｖｈ）になるとする。

一方、サイリスタのスイッチング電圧Ｖｓ（図６（ｃ）参照）は、逆バイアスになった半導体層の空乏層で決まる。よって、電圧低減層８９は、サイリスタのスイッチング電圧Ｖｓに及ぼす影響が小さい。

図７は、半導体層を構成する材料のバンドギャップエネルギを説明する図である。
ＧａＡｓの格子定数は、約５．６５Åである。ＡｌＡｓの格子定数は、約５．６６Åである。よって、この格子定数に近い材料は、ＧａＡｓ基板に対してエピタキシャル成長しうる。例えば、ＧａＡｓとＡｌＡｓとの化合物であるＡｌＧａＡｓやＧｅは、ＧａＡｓ基板に対してエピタキシャル成長しうる。
また、ＩｎＰの格子定数は、約５．８７Åである。この格子定数に近い材料は、ＩｎＰ基板に対してエピタキシャル成長しうる。
また、ＧａＮの格子定数は、成長面によって異なるが、ａ面が３．１９Å、ｃ面が５．１７Åである。この格子定数に近い材料はＧａＮ基板に対してエピタキシャル成長しうる。

そして、ＧａＡｓ、ＩｎＰ及びＧａＮに対して、サイリスタの立ち上がり電圧が小さくなるバンドギャップエネルギは、図７に網点で示す範囲の材料である。つまり、網点で示す範囲の材料を、サイリスタを構成する層として用いると、サイリスタの立ち上がり電圧Ｖｒが、網点で示す領域の材料のバンドギャップエネルギになる。
例えば、ＧａＡｓのバンドギャップエネルギは、約１．４３ｅＶである。よって、電圧低減層８９を用いないと、サイリスタの立ち上がり電圧Ｖｒは、約１．４３Ｖとなる。しかし、網点で示す範囲の材料を、サイリスタを構成する層とするか、又は、含むことで、サイリスタの立ち上がり電圧Ｖｒは、０Ｖ超且つ１．４３Ｖ未満としうる（０Ｖ＜Ｖｒ＜１．４３Ｖ）。
これにより、サイリスタがオン状態にある時の、電力消費が低減される。

網点で示す範囲の材料としては、ＧａＡｓに対してバンドギャップエネルギが約０．６７ｅＶのＧｅがある。また、ＩｎＰに対してバンドギャップエネルギが約０．３６ｅＶのＩｎＡｓがある。また、ＧａＡｓ基板又はＩｎＰ基板に対して、ＧａＡｓとＩｎＰとの化合物、ＩｎＮとＩｎＳｂとの化合物、ＩｎＮとＩｎＡｓとの化合物などにおいて、バンドギャップエネルギが、小さい材料を用いうる。特に、ＧａＩｎＮＡｓをベースとした混合化合物が適している。これらに、Ａｌ、Ｇａ、Ａｓ、Ｐ、Ｓｂなどが含まれてもよい。また、ＧａＮに対してはＧａＮＰが電圧低減層８９となりうる。他にも、（１）メタモリフィック成長などによるＩｎＮ層、ＩｎＧａＮ層、ＧａＮＡｓ層、（２）ＩｎＮ、ＩｎＧａＮ、ＩｎＮＡｓ、ＩｎＮＳｂ、ＧａＮＡｓからなる量子ドット、（３）ＧａＮの格子定数（ａ面）の２倍に相当するＩｎＡｓＳｂ層などを電圧低減層８９として導入しうる。これらに、Ａｌ、Ｇａ、Ｎ、Ａｓ、Ｐ、Ｓｂなどが含まれてよい。

すなわち、電圧低減層８９は、サイリスタのスイッチング電圧Ｖｓを維持しつつ、立ち上がり電圧を低下させる。これにより、オン状態のサイリスタに印加される保持電圧が低減され、消費電力が低減される。サイリスタのスイッチング電圧Ｖｓはｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８の材料や不純物濃度等を調整することで任意の値に設定される。ただし、電圧低減層８９の挿入位置によってスイッチング電圧Ｖｓは変化する。

また、図６では、電圧低減層８９を一つ設けた例を示しているが、複数設けてもよい。例えば、ｐアノード層８５とｎゲート層８６との間、ｎゲート層８６とｐゲート層８７との間、及び、ｐゲート層８７とｎカソード層８８との間にそれぞれ電圧低減層８９を設けた場合や、ｎゲート層８６内に一つ、ｐゲート層８７内にもう一つ設けてもよい。その他にも、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８の内から２、３層を選択し、それぞれの層内に設けてもよい。これらの電圧低減層の導電型は、電圧低減層を設けたアノード層、カソード層、ゲート層と合わせてもよいし、ｉ型であってもよい。

電圧低減層８９として用いられる材料は、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。よって、電圧低減層８９内部に欠陥が発生しやすく、その上に成長する例えばＧａＡｓなどの半導体内に欠陥が伸びていく。
前述したように、レーザダイオードＬＤなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、ターンオンして、レーザダイオードＬＤや下部ダイオードＵＤに電流が供給できればよい。よって、電圧低減層８９を含むサイリスタを発光層として用いるのではなく、電圧低減のために用いるのであれば、サイリスタを構成する半導体層に欠陥が含まれてもよい。

そこで、基板８０上に、レーザダイオードＬＤ及びレーザダイオードＬＤと同様の構造を設け、その上に、電圧低減層８９を含む転送サイリスタＴ、設定サイリスタＳ及び駆動サイリスタＤＴを設けるようにすればよい。これにより、レーザダイオードＬＤにおける欠陥の発生を抑制し、発光特性が欠陥の影響を受けにくいようになる。また、転送サイリスタＴ、設定サイリスタＳ及び駆動サイリスタＤＴをモノリシックに積層しうる。

＜駆動サイリスタＤＴとレーザダイオードＬＤの積層構造＞
次に、図３（ａ）、（ｂ）に示した、アイランド３０１－ｊ（ｊ＝１～４）における駆動サイリスタＤＴ１ｊとレーザダイオードＬＤ１ｊとの積層構造を説明する。ここでは、駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１の積層構造を例に、駆動サイリスタＤＴ１ｊとレーザダイオードＬＤ１ｊとの積層構造を説明する。駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１の積層構造において、基板８０の裏面電極９２に基準電位Ｖｓｕｂが印加され、ｎカソード層８８上に設けられたｎオーミック電極３２１－１に接続された点灯信号線７４－１に点灯信号φＩ１が供給される。そして、図３（ｂ）に示したｐゲート層８７上に設けられたゲートＧｄ１１であるｐオーミック電極３３１－１に、ゲート電圧が印加される。
以下では、駆動サイリスタＤＴ１１を駆動サイリスタＤＴ、レーザダイオードＬＤ１１をレーザダイオードＬＤ、ｎオーミック電極３２１－１をｎオーミック電極３２１、点灯信号φＩ１を点灯信号φＩ、ゲートＧｄ１１に印加されるゲート電圧をゲートＧｄの電位と表記する。

駆動サイリスタＤＴは、トンネル接合層８４を介してレーザダイオードＬＤ上に積層され、駆動サイリスタＤＴとレーザダイオードＬＤとが直列接続されている。
まず、トンネル接合層８４を説明する。
図８は、レーザダイオードＬＤと駆動サイリスタＤＴとの積層構造をさらに説明する図である。図８（ａ）は、レーザダイオードＬＤと駆動サイリスタＤＴとの積層構造における模式的なエネルギーバンド図、図８（ｂ）は、トンネル接合層８４の逆バイアス状態におけるエネルギーバンド図、図８（ｃ）は、トンネル接合層８４の電流電圧特性を示す。なお、電圧低減層８９の記載を省略する。

図５（ａ）、（ｂ）に示すｎオーミック電極３２１に印加される点灯信号φＩと裏面電極９２の基準電位Ｖｓｕｂとの間に、図８（ａ）のエネルギーバンド図に示すように、レーザダイオードＬＤと駆動サイリスタＤＴとのそれぞれが順バイアスになるように電圧を印加すると、トンネル接合層８４を構成するｎ^＋＋層８４ａとｐ^＋＋層８４ｂとの間が逆バイアスになる。

トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層８４ｂとの接合である。このため、空乏領域の幅が狭く、順バイアスされると、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）からｐ^＋＋層８４ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる（図８（ｃ）の順バイアス側（＋Ｖ）参照）。

一方、図８（ｂ）に示すように、トンネル接合層８４は、逆バイアス（－Ｖ）されると、ｐ^＋＋層８４ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ^＋＋層８４ｂの価電子帯（バレンスバンド）から、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（－Ｖ）が大きくなるほど、電子がトンネルしやすくなる。すなわち、図８（ｃ）の逆バイアス側（－Ｖ）に示すように、トンネル接合層８４（トンネル接合）は、逆バイアスが大きいほど、電流が流れやすい。

よって、図８（ａ）に示すように、駆動サイリスタＤＴがターンオンすると、トンネル接合層８４が逆バイアスであっても、レーザダイオードＬＤと駆動サイリスタＤＴとの間で電流が流れる。

なお、トンネル接合層８４の代わりに、金属的な導電性を有し、ＩＩＩ－Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ－Ｖ族化合物層を用いてもよい。金属的導電性ＩＩＩ－Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１～約０．８の範囲において、バンドギャップエネルギが負になる。また、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２～約０．７５の範囲において、バンドギャップエネルギが負になる。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることをいう。

そして、ＧａＡｓ、ＩｎＰなどのＩＩＩ－Ｖ族化合物（半導体）の格子定数は、５．６Å～５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ－Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å～５．９Åに近い値になりうる。
また、ＩＩＩ－Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数の約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数は、ＧａＡｓなど５．６Å～５．９Åに近い値になりうる。

すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層をエピタキシャル成長によりモノリシックに積層させうる。

よって、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ－Ｖ族化合物層を介して、レーザダイオードＬＤと駆動サイリスタＤＴとを直列接続されるように積層すれば、レーザダイオードＬＤのｎカソード層８３と駆動サイリスタＤＴのｐアノード層８５とが逆バイアスになることが抑制される。

＜駆動サイリスタＤＴとレーザダイオードＬＤとの基本的な動作＞
次に、駆動サイリスタＤＴとレーザダイオードＬＤとの基本的な動作を説明する。
ここで、レーザダイオードＬＤは、立ち上がり電圧を１．５Ｖとする。つまり、レーザダイオードＬＤのアノード／カソード間に１．５Ｖ以上の電圧が印加されていれば、レーザダイオードＬＤが点灯（発光）する。
また、駆動サイリスタＤＴとレーザダイオードＬＤが直列接続された構造の中で、主要な直列抵抗成分はレーザダイオードＬＤ内のｐアノード層８１やｐアノード層８１内の電流狭窄層として機能する電流阻止領域βが有している。これにより、オン状態の駆動サイリスタＤＴのアノード、ゲート電圧が、点灯信号φＩの電圧から０．８Ｖ（保持電圧）だけ高い値となる。
点灯信号φＩは、ここでは、０Ｖ、－３．１Ｖ、－２．５Ｖ、－３．１Ｖより絶対値が大きい負の電位（ここでは、－３．５Ｖとする。）をとる。点灯信号φＩにおいて、０Ｖは、レーザダイオードＬＤをオフ状態にする電位、－３．１Ｖは、レーザダイオードＬＤをオフ状態からオン状態にする電位、－２．５Ｖは、オン状態のレーザダイオードＬＤのオン状態を維持する電位、－３．５Ｖは、オン状態のレーザダイオードＬＤを予め定められた光量で点灯（発光）させる電位である。

レーザダイオードＬＤをオフ状態からオン状態にする場合、点灯信号φＩは、－３．１Ｖに設定される。このとき、ゲートＧｄに－１．５Ｖが印加されると、駆動サイリスタＤＴのしきい値は、ゲートＧｄの電位（－１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた、－３Ｖになる。このとき、点灯信号φＩは、－３．１Ｖであるので、レーザダイオードＬＤはオフ状態から、オン状態に移行する。つまり、レーザダイオードＬＤは、レーザ発振して点灯（発光）する。すると、オン状態の駆動サイリスタＤＴに印加される電圧（保持電圧）は、０．８Ｖであるので、レーザダイオードＬＤには、２．３Ｖが印加される。

次に、点灯信号φＩを－３．１Ｖから－２．５Ｖに移行させる。すると、オン状態の駆動サイリスタＤＴの保持電圧は０．８Ｖであるので、レーザダイオードＬＤには、１．７Ｖが印加される。１．７Ｖは、レーザダイオードＬＤの立ち上がり電圧である１．５Ｖ以上であるので、点灯（発光）を継続する。

そして、点灯信号φＩを－３．５Ｖにすると、オン状態の駆動サイリスタＤＴの保持電圧は０．８Ｖであるので、レーザダイオードＬＤには、２．７Ｖが印加される。つまり、レーザダイオードＬＤに印加される電圧が最も高くなり、レーザダイオードＬＤは最も光量が高い状態（強く発光する状態）になる。

そして、点灯信号φＩを０Ｖにすると、駆動サイリスタＤＴとレーザダイオードＬＤとの直列接続に０Ｖが印加されることになり、駆動サイリスタＤＴがオン状態からオフ状態に移行（ターンオフ）し、レーザダイオードＬＤが消灯する。
発光装置１０の動作については、後に詳述する。

なお、駆動サイリスタＤＴがオン状態からオフ状態に移行すると、駆動サイリスタＤＴのアノードとレーザダイオードＬＤのカソードとの間に、電荷が残ることになる。しかし、駆動サイリスタＤＴのアノードとレーザダイオードＬＤのカソードとの間の電圧は、基準電位Ｖｓｕｂ（０Ｖ）から、レーザダイオードＬＤの立ち上がり電圧（１．５Ｖ）だけ低い電圧（－１．５Ｖ）であり、駆動サイリスタＤＴのアノードとゲート間は、オフ状態では電気的に断絶され、スイッチング電圧には影響を与えない。よって、駆動サイリスタＤＴの動作が安定に行われやすい。

（半導体層積層体の構成）
半導体層積層体は、基板８０、ｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が積層されて構成されている。
上述したように、基板８０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）のＧａＡｓでもよい。また、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ－Ｖ族、ＩＩ－ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどでもよい。基板を変更した場合、基板上にモノリシックに積層される材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、基板８０が電気絶縁性である場合には、基準電位Ｖｓｕｂを供給する配線を別途設けることが必要となる。また、基板８０を除く半導体層積層体を他の支持基板に張り付け、他の支持基板上に半導体層積層体を設ける場合は、支持基板と格子定数が整合している必要はない。

ｐアノード層８１は、下側ｐアノード層、電流狭窄層、上側ｐアノード層を順に積層して構成されている。下側ｐ層、上側ｐ層は、例えば不純物濃度５×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
電流狭窄層は、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ_２Ｏ_３が形成されることにより、電気抵抗が高くなって、電流阻止領域βが形成されるものであればよい。なお、ＧａＡｓ、ＡｌＧａＡｓなどの半導体層に水素イオン（Ｈ^＋）を打ち込むことで、電流阻止領域βを形成してもよい（Ｈ^＋イオン打ち込み）。

発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ^＋＋層８４ｂとの接合（図８（ａ）参照。）で構成されている。ｎ^＋＋層８４ａ及びｐ^＋＋層８４ｂは、例えば不純物濃度１×１０^２０／ｃｍ^３と高濃度である。なお、通常の接合の不純物濃度は、１０^１７／ｃｍ^３台～１０^１８／ｃｍ^３台である。ｎ^＋＋層８４ａとｐ^＋＋層８４ｂとの組み合わせ（以下では、ｎ^＋＋層８４ａ／ｐ^＋＋層８４ｂで表記する。）は、例えばｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＧａＡｓ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＡｌＧａＡｓ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＩｎＧａＡｓ／ｐ^＋＋ＩｎＧａＡｓ、ｎ^＋＋ＧａＩｎＡｓＰ／ｐ^＋＋ＧａＩｎＡｓＰ、ｎ^＋＋ＧａＡｓＳｂ／ｐ^＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。

ｐアノード層８５は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｎゲート層８６は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｐゲート層８７は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。
ｎカソード層８８は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。

これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層され、半導体層積層体が形成される。

なお、上記のＡｌＧａＡｓ系の材料の代わりに、ＧａＩｎＰなどで構成してもよい。また、ＧａＮ基板、ＩｎＰ系基板を用いて構成してもよい。また、ｐアノード層８１、発光層８２、ｎカソード層８３で構成されるレーザダイオードＬＤと、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８で構成される駆動サイリスタＤＴのそれぞれは、格子定数が異なる材料で作成されていてもよい。メタモルフィック成長や、レーザダイオードＬＤと駆動サイリスタＤＴとを別々に成長させてお互いを張り付けることで実現できる。その際、トンネル接合層８４はどちらかの格子定数に略整合していればよい。

発光部１００は、公知のフォトリソグラフィ、エッチングなどの技術によって製造しうるので、製造方法については説明を省略する。

（発光装置１０の動作）
図９は、発光装置１０において、レーザダイオードＬＤの点灯／非点灯を制御する例を示す図である。ここでは、図１、図２などで説明したレーザダイオードＬＤが４×４で配列された場合を一例として説明する。図９において、点灯（発光）させる（点灯対象の）レーザダイオードＬＤを「〇」、非点灯（消灯）させるレーザダイオードＬＤを「×」で示している。ここでは、レーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１４、ＬＤ２１、ＬＤ２３、ＬＤ３１、ＬＤ３２、ＬＤ４１、ＬＤ４３、ＬＤ４４を点灯（発光）させ、レーザダイオードＬＤ１３、ＬＤ２２、ＬＤ２４、ＬＤ３３、ＬＤ３４、ＬＤ４２を非点灯（消灯）させるとする。

つまり、発光装置１０を見た場合、図９の「〇」部分が点灯（発光）した状態（画像）が見られることになる。なお、図９で見られる状態は、図１、図２を、そのまま見た状態に対応する。

（タイミングチャート）
図１０は、発光装置１０を駆動するためのタイミングチャートである。発光装置１０は、４×４のレーザダイオードＬＤを備え、図９で示した点灯／非点灯の状態に制御される。図１０において、アルファベット順（ａ、ｂ、ｃ、…）に時間が経過するとする。図１０に示すタイミングチャートには、レーザダイオードＬＤを点灯に設定するか、非点灯に設定するかを決める設定期間Ｕ（１）～Ｕ（４）と、点灯に設定されたレーザダイオードＬＤの点灯状態を並列に維持する点灯維持期間Ｕｃとが設けられている。

時刻ａから時刻ｆまでは、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、Ｌ４１に対する設定期間Ｕ（１）、時刻ｆから時刻ｋまでは、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、Ｌ４２に対する設定期間Ｕ（２）、時刻ｋから時刻ｐまでは、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、Ｌ４３対する設定期間Ｕ（３）、時刻ｐから時刻ｕまでは、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、Ｌ４４対する設定期間Ｕ（４）である。そして、時刻ｕから時刻ｖまでは、点灯に設定されたレーザダイオードＬＤを並列に点灯状態に維持する点灯維持期間Ｕｃである。
ここでは、設定期間Ｕ（１）を第１の期間の一例とすると、設定期間Ｕ（２）～Ｕ（４）が第２の期間の一例である。また、点灯維持期間Ｕｃが第３の期間の一例である。図１０では、設定期間Ｕ（１）が、点灯維持期間Ｕｃより、長く記載されているが、点灯維持期間Ｕｃが設定期間Ｕ（１）より、長く設定されるのがよい。第１の期間の一例である設定期間Ｕ（１）が第３の期間の一例である点灯維持期間Ｕｃより長い場合に比べ、複数のレーザダイオードＬＤ間において発光順に依存する発光量の差が低減する。

図１を参照しつつ、図１０のフローチャートを説明する。
時刻ａにおいて、図１に示す制御部１１０に電源が供給される。すると、基準電位Ｖｓｕｂが「Ｈ（０Ｖ）」、電源電位Ｖｇｋが「Ｌ（－３．３Ｖ）」に設定される。
次に、各信号（転送信号φ１、φ２、設定信号φｓ、点灯信号φＩ１、φＩ２、φ１３、φＩ４）の波形を説明する。なお、設定期間Ｕ（１）、Ｕ（２）、Ｕ（３）、Ｕ（４）は、基本的に同じであるので、設定期間Ｕ（１）を中心に説明する。

転送信号φ１は、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。転送信号φ１は、設定期間Ｕ（１）の時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間において「Ｌ（－３．３Ｖ）」に移行する。そして、時刻ｃにおいて、「Ｈ（０Ｖ）」に戻る。時刻ｃから時刻ｅは、時刻ａから時刻ｃを繰り返す。そして、時刻ｅから時刻ｆにおいて、「Ｈ（０Ｖ）」を維持する。転送信号φ１は、設定期間Ｕ（２）～Ｕ（４）において、設定期間Ｕ（１）を繰り返す。

転送信号φ２は、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。転送信号φ２は、設定期間Ｕ（１）の時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ｂと時刻ｃとの間において「Ｌ（－３．３Ｖ）」に移行する。そして、時刻ｄにおいて、「Ｈ（０Ｖ）」に戻る。時刻ｄから時刻ｆは、時刻ｂから時刻ｄを繰り返す。転送信号φ２は、設定期間Ｕ（２）～Ｕ（４）において、設定期間Ｕ（１）を繰り返す。

設定信号φｓは、「Ｈ（０Ｖ）」と「Ｌ（－３．３Ｖ）」との電位を有する信号である。設定信号φｓは、図９に示したレーザダイオードＬＤを点灯に設定する際に、「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行する。つまり、設定期間Ｕ（１）は、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１のすべてを点灯に設定する期間である。よって、設定信号φｓは、時刻ａにおいて、「Ｈ（０Ｖ）」であって、時刻ｂにおいて、レーザダイオードＬＤ１１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｂと時刻ｃとの間において、「Ｈ（０Ｖ）」に戻る。次に、設定信号φｓは、時刻ｃにおいて、レーザダイオードＬＤ２１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｂと時刻ｃとの間において、「Ｈ（０Ｖ）」に戻る。同様に、設定信号φｓは、時刻ｄにおいて、レーザダイオードＬＤ３１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｄと時刻ｅとの間において、「Ｈ（０Ｖ）」に戻る。さらに、設定信号φｓは、時刻ｅにおいて、レーザダイオードＬＤ４１を点灯に設定するために「Ｌ（－３．３Ｖ）」に移行する。そして、設定信号φｓは、時刻ｅと時刻ｆとの間において、「Ｈ（０Ｖ）」に戻る。

なお、設定信号φｓは、レーザダイオードＬＤを非点灯に設定する場合には、「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行しない。例えば、設定期間Ｕ（２）では、レーザダイオードＬＤ１２、ＬＤ３２を点灯に設定し、レーザダイオードＬＤ２２、Ｌ４２を非点灯に設定する。よって、時刻ｇ、ｉでは、「Ｌ（－３．３Ｖ）」に移行するが、設定信号φｓは、時刻ｈ、ｊでは「Ｌ（－３．３Ｖ）」に移行しないで、「Ｈ（０Ｖ）」を維持する。
他の設定期間Ｕ（３）、Ｕ（４）も同様である。
つまり、設定期間Ｕ（１）～Ｕ（４）において、点灯対象のレーザダイオードＬＤを順次点灯（発光）させる。そして、順次点灯が完了した時刻ｕにおいて、点灯対象のレーザダイオードＬＤを並行して点灯（発光）させている。

点灯信号φＩ１、φＩ２、φＩ３、φＩ４は、前述したように「Ｈ（０Ｖ）」、「Ｌ１（－３．１Ｖ）」、「Ｌ２（－２．５Ｖ）」、「Ｌ３（－３．５Ｖ）」の４つの電位を有する信号である。
まず、点灯信号φＩ１を説明する。点灯信号φＩ１は、設定期間Ｕ（１）の時刻ａにおいて、「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（１）が終了し、設定期間Ｕ（２）が開始する時刻ｆにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。

点灯信号φＩ２は、設定期間Ｕ（１）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（２）の時刻ｆと時刻ｇとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（２）が終了し、設定期間Ｕ（３）が開始する時刻ｋにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。

点灯信号φＩ３は、設定期間Ｕ（１）、Ｕ（２）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（３）の時刻ｋと時刻ｌとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（３）が終了し、設定期間Ｕ（４）が開始する時刻ｐにおいて、「Ｌ２（－２．５Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。

点灯信号φＩ４は、設定期間Ｕ（１）、Ｕ（２）、Ｕ（３）では、「Ｈ（０Ｖ）」であって、設定期間Ｕ（４）の時刻ｐと時刻ｑとの間において、「Ｌ１（－３．１Ｖ）」に移行する。そして、設定期間Ｕ（４）が終了し、点灯維持期間Ｕｃが開始する時刻ｕにおいて、「Ｌ３（－３．５Ｖ）」に移行する。そして、点灯維持期間Ｕｃが終了する時刻ｖにおいて、「Ｈ（０Ｖ）」に戻る。つまり、点灯信号φＩ４は、「Ｌ２（－２．５Ｖ）」の期間を有しない。

以上説明したように、点灯信号φＩ１～φＩ４は、設定期間Ｕだけずれた波形となっている。

そして、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１、ＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２、ＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３、ＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４において、点灯している場合の光量の大きさを線の太さで示している。なお、線が引かれていないところは、点灯していないこと、つまり非点灯であることを示す。

次に、図１及び図９を参照しつつ、図１０のフローチャートの一部について説明する。
図１１は、図１０の時刻ｂ前後における発光装置１０における駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１との動作を説明する図である。図１１（ａ）は、設定信号φｓが「Ｈ（０Ｖ）」である状態、図１１（ｂ）は、設定信号φｓが「Ｌ（－３．３Ｖ）」に移行した状態、図１１（ｃ）は、設定信号φｓが「Ｈ（０Ｖ）」に戻った状態を示す。

時刻ａにおいて、図１に示す制御部１１０に電源が供給され、基準電位Ｖｓｕｂが「Ｈ（０Ｖ）」、電源電位Ｖｇｋが「Ｌ（－３．３Ｖ）」に設定される。すると、転送信号φ１、φ２が「Ｈ（０Ｖ）」に設定される。スタートダイオードＳＤは、カソードが抵抗Ｒｇ１を介して電源電位Ｖｇｋ（「Ｌ（－３．３Ｖ）」）が供給され、アノードが電流制限抵抗Ｒ２を介して転送信号φ２「Ｈ（０Ｖ）」が供給される。よって、スタートダイオードＳＤは、順バイアスになり、転送サイリスタＴ１のゲートＧｔ１が－１．５Ｖになる。これにより、転送サイリスタＴ１のしきい電圧が－３Ｖになっている。

図１０に示すように、時刻ｂの直前において、転送信号φ１が「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行する。このとき、転送サイリスタＴ１は、しきい電圧が－３Ｖであるので、ターンオンして、オフ状態からオン状態に移行する。すると、ゲートＧｔ１が０Ｖになる。これにより、ゲートＧｔ１に接続ダイオードＤａ１で接続された設定サイリスタＳ１のゲートＧｓ１が－１．５Ｖになる。そして、設定サイリスタＳ１のしきい電圧が－３Ｖになっている。しかし、ゲートＧｓ１は、－１．５Ｖであるので、ゲートＧｓ１に、接続ダイオードＤｂ１を介して接続された駆動サイリスタＤＴ１１、ＤＴ１２、ＤＴ１３、ＤＴ１４のゲートＧｄ１１、Ｇｄ１２、Ｇｄ１３、Ｇｄ１４は－３Ｖである。よって、駆動サイリスタＤＴ１１、ＤＴ１２、ＤＴ１３、ＤＴ１４のしきい電圧は、－４．５Ｖである。
このとき、すでに時刻ａから時刻ｂの間において、点灯信号φＩ１が「Ｈ（０Ｖ）」から「Ｌ１（－３．１Ｖ）」に移行しているが、点灯信号φＩ１が供給される駆動サイリスタＤＴ１１のしきい電圧は、－４．５Ｖであるので、ターンオンできず、非点灯（オフ状態（Ｏｆｆ））を維持する。よって、レーザダイオードＬＤ１１も非点灯（オフ状態（Ｏｆｆ））を維持する。

図１１（ｂ）に示すように、時刻ｂにおいて、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行すると、しきい電圧が－３Ｖの設定サイリスタＳ１がターンオンして、オフ状態からオン状態に移行する。すると、設定サイリスタＳ１のゲートＧｓ１が０Ｖになる。これにより、ゲートＧｓ１に接続ダイオードＤｂ１で接続された駆動サイリスタＤＴ１１、ＤＴ１２、ＤＴ１３、ＤＴ１４のゲートＧｄ１１、Ｇｄ１２、Ｇｄ１３、Ｇｄ１４が－１．５Ｖになる。そして、駆動サイリスタＤＴ１１、ＤＴ１２、ＤＴ１３、ＤＴ１４のしきい電圧が、－３Ｖになる。

このとき、点灯信号φＩ１が「Ｌ（－３．３Ｖ）」であるため、駆動サイリスタＤＴ１１が、ターンオンして、オフ状態（Ｏｆｆ）からオン状態（Ｏｎ）に移行する。前述したように、駆動サイリスタＤＴ１１のオン状態における保持電圧は、０．８Ｖであるので、レーザダイオードＬＤ１１には、２．３Ｖが印加される。レーザダイオードＬＤ１１の立ち上がり電圧は１．５Ｖであるので、レーザダイオードＬＤ１１もオフ状態（Ｏｆｆ）からオン状態（Ｏｎ）に移行して点灯（発光）する。

つまり、転送サイリスタＴは、オン状態になることにより、設定サイリスタＳをオン状態への移行が可能な状態に設定する。設定サイリスタＳは、オン状態になることにより、駆動サイリスタＤＴをオン状態への移行が可能な状態に設定する。

図１１（ｃ）に示すように、時刻ｂの後、時刻ｃの前において、設定信号φｓが「Ｌ（－３．３Ｖ）」から「Ｈ（０Ｖ）」に移行すると、設定サイリスタＳ１がターンオフして、オン状態からオフ状態に移行する。すると、ゲートＧｓ１は、－１．５Ｖに戻る。しかし、駆動サイリスタＤＴ１１及びレーザダイオードＬＤ１１がオン状態である。このとき、駆動サイリスタＤＴ１１の保持電圧は０．８Ｖであるので、レーザダイオードＬＤ１１には、２．３Ｖが印加される。つまり、駆動サイリスタＤＴ１１のカソードの電位は、－２．３Ｖである。よって、駆動サイリスタＤＴ１１のゲートＧｄ１１は、－２．３Ｖとなる。

このとき、ゲートＧｄ１１には、駆動サイリスタＤＴ１２のゲートＧｄ１２、駆動サイリスタＤＴ１３のゲートＧｄ１３、駆動サイリスタＤＴ１４のゲートＧｄ１４が接続されている（図１参照）。よって、駆動サイリスタＤＴ１２、ＤＴ１３、ＤＴ１４のしきい電圧は、－３．８Ｖである。したがって、例え、点灯信号φＩ２、φＩ３、φＩ４が「Ｌ３（－３．５Ｖ）」になったとしても、駆動サイリスタＤＴ１２、ＤＴ１３、ＤＴ１４はターンオンせず、レーザダイオードＬＤ１２、ＬＤ１３、ＬＤ１４は点灯（発光）しない。つまり、レーザダイオードＬＤ１１のみがオン状態（Ｏｎ）で点灯（発光）した状態が維持される。

なお、時刻ａと時刻ｂとの間において、転送信号φ１が「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行すると、転送サイリスタＴ１がターンオンした。このとき、ゲートＧｔ１の電位が「Ｈ（０Ｖ）」となるので、結合ダイオードＤ１を介して接続された転送サイリスタＴ２のゲートＧｔ２の電位が－１．５Ｖになる。よって、転送サイリスタＴ２のしきい電圧が－３Ｖになる。

すると、時刻ｂと時刻ｃとの間において、転送信号φ２が「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行すると、転送サイリスタＴ２がターンオンする。よって、設定サイリスタＳ２のゲートＧｓ２の電位が－１．５Ｖになって、設定サイリスタＳ２のしきい電圧が－３Ｖになる。時刻ｃにおいて、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行することで、時刻ｂで説明したと同様に、駆動サイリスタＤＴ２１がターンオンして、レーザダイオードＬＤ２１が点灯する。以下同様である。

以上説明したように、転送信号φ１、φ２を、「Ｌ（－３．３Ｖ）」の期間が重なるようにすることで、転送サイリスタＴを順にオン状態を移行させる。そして、オン状態の転送サイリスタＴのゲート端子Ｇｔが０Ｖになることで、接続ダイオードＤａ１を介して接続された設定サイリスタＳのゲートＧｓの電位が－１．５Ｖに設定される。つまり、設定サイリスタＳのしきい電圧が－３Ｖになる。そして、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行することで、設定サイリスタＳをオフ状態からオン状態に移行する。すると、ゲートＧｓが０Ｖになることで、接続ダイオードＤｂ１を介して接続された駆動サイリスタＤＴのゲートＧｄの電位が－１．５Ｖに設定される。つまり、駆動サイリスタＤＴのしきい電圧が－３Ｖになる。よって、「Ｌ１（－３．１Ｖ）」の点灯信号φＩが供給された駆動サイリスタＤＴがターンオンして、駆動サイリスタＤＴと接続されたレーザダイオードＬＤが点灯する。

図１２は、図１０の時刻ｆ前後における発光装置１０における二つの駆動サイリスタＤＴとレーザダイオードＬＤの組（駆動サイリスタＤＴ１１とレーザダイオードＬＤ１１との組と、駆動サイリスタＤＴ１２とレーザダイオードＬＤ１２との組）の動作を説明する図である。図１１（ａ）は、点灯信号φＩ１が「Ｌ１（－３．１Ｖ）」である状態、図１１（ｂ）は、点灯信号φＩ１が「Ｌ２（－２．５Ｖ）」に移行した状態、図１１（ｃ）は、点灯信号φＩ２が「Ｌ１（－３．１Ｖ）」に移行した状態を示す。

図１２（ａ）は、図１１（ｃ）の状態である。つまり、点灯信号φＩ１が「Ｌ１（－３．１Ｖ）」であって、設定信号φｓが「Ｈ（０Ｖ）」である状態である。このため、駆動サイリスタＤＴ１１及びレーザダイオードＬＤ１１がオン状態（Ｏｎ）であって、ゲートＧｄ１１、Ｇｄ１２の電位が－２．３Ｖである状態である。このとき、オフ状態（Ｏｆｆ）の駆動サイリスタＤＴ１２は、しきい電圧が－３．８Ｖである。
このとき、点灯信号φＩ２は、「Ｈ（０Ｖ）」である。よって、駆動サイリスタＤＴ１２はターンオンせず、レーザダイオードＬＤ１２はオフ状態（Ｏｆｆ）であって、点灯しない。

図１２（ｂ）に示すように、図１０の時刻ｆにおいて、点灯信号φＩ１が「Ｌ１（－３．１Ｖ）」から「Ｌ２（－２．５Ｖ）」に移行する。すると、駆動サイリスタＤＴ１１の保持電圧は０．８Ｖであるので、レーザダイオードＬＤ１１に印加される電圧は、１．７Ｖとなる。しかし、レーザダイオードＬＤ１１の立ち上がり電圧は１．５Ｖであるので、レーザダイオードＬＤ１１は、点灯を継続する。なお電圧が低下するため、光量は低下する。そして、ゲートＧｄ１１、Ｇｄ１２の電位は、－１．７Ｖになる。よって、駆動サイリスタＤＴ１２は、しきい電圧が－３．２Ｖになる。なお、駆動サイリスタＤＴ１３、ＤＴ１４も同様である。

図１２（ｃ）に示すように、図１０の時刻ｆと時刻ｇとの間において、点灯信号φＩ２が「Ｈ（０Ｖ）」から「Ｌ１（－３．１Ｖ）」に移行する。しかし、点灯信号φＩ２が接続された駆動サイリスタＤＴ１２のしきい電圧は、－３．２Ｖであるので、駆動サイリスタＤＴ１２はターンオンできない。
つまり、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行して、設定サイリスタＳ１がターンオンしない限り、駆動サイリスタＤＴ１２はターンオンしない。このように、レーザダイオードＬＤ１１がオン状態であっても、レーザダイオードＬＤ１１のゲートＧｄ１１にゲート（ゲートＧｄ１２、Ｇｄ１３、Ｇｄ１４）が接続されたレーザダイオードＬＤ１２、ＬＤ１３、ＬＤ１４は誤動作を生じない。

図１３は、図１０の時刻ｍ前後における発光装置１０における３つの駆動サイリスタＤＴとレーザダイオードＬＤとの組（駆動サイリスタＤＴ２１とレーザダイオードＬＤ２１との組、駆動サイリスタＤＴ２２とレーザダイオードＬＤ２２との組、駆動サイリスタＤＴ２３とレーザダイオードＬＤ２３との組）の動作を説明する図である。図１３（ａ）は、設定信号φｓが「Ｈ（０Ｖ）」である状態、図１３（ｂ）は、設定信号φｓが「Ｌ（－３．３Ｖ）」に移行した状態を示す。
図９に示したように、レーザダイオードＬＤ２１は、オン状態、レーザダイオードＬＤ２２は、オフ状態、レーザダイオードＬＤ２３は、オン状態に設定される。

図１３（ａ）に示すように、設定期間Ｕ（３）における時刻ｍの直前において、点灯信号φＩ１、φＩ２は「Ｌ２（－２．５Ｖ）」である。点灯信号φＩ３は「Ｌ１（－３．１Ｖ）」である。このとき、駆動サイリスタＤＴ２１及びレーザダイオードＬＤ２１は、オン状態（Ｏｎ）、駆動サイリスタＤＴ２２及びレーザダイオードＬＤ２２はオフ状態（Ｏｆｆ）である。そして、駆動サイリスタＤＴ２３及びレーザダイオードＬＤ２３はオフ状態（Ｏｆｆ）である。

よって、互いに接続されたゲートＧｄ２１、Ｇｄ２２、Ｇｄ２３は、－１．７Ｖである。すると、駆動サイリスタＤＴ２２、ＤＴ２３は、しきい電圧が－３．２Ｖとなっている。よって、点灯信号φＩ３が「Ｌ１（－３．１Ｖ）」であっても、駆動サイリスタＤＴ２３は、ターンオンしない。

図１３（ｂ）に示すように、図１０の時刻ｍにおいて、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行する。すると、設定サイリスタＳ２がターンオンする。すると、設定サイリスタＳ２のゲートＧｓ２が０Ｖになり、接続ダイオードＤｂ２を介して、ゲートＧｄ２１、Ｇｄ２２、Ｇｄ２３の電位は、－１．５Ｖになる。つまり、駆動サイリスタＤＴ２２、ＤＴ２３のしきい電圧が、－３Ｖになる。なお、駆動サイリスタＤＴ２１はすでにオン状態にある。また、駆動サイリスタＤＴ２２に接続された点灯信号φＩ２は、「Ｌ２（－２．５Ｖ）」であるので、ターンオンしない。一方、駆動サイリスタＤＴ２３に接続された点灯信号φＩ３は、「Ｌ１（－３．１Ｖ）」であるので、駆動サイリスタＤＴ２３がターンオンしてオン状態（Ｏｎ）になり、レーザダイオードＬＤ２３がオン状態（Ｏｎ）になって点灯（発光）する。そして、ゲートＧｄ２１、２２、２３が－２．３Ｖになる。これにより、駆動サイリスタＤＴ２２は、しきい電圧が－３．８Ｖになるので、－２．５Ｖの点灯信号φＩ２によりターンオンすることはない。

以上説明したように、共通に接続されたゲートＧｄに、オン状態又は／及びオフ状態に設定された他の駆動サイリスタＤＴ（レーザダイオードＬＤ）が接続されていても、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ（－３．３Ｖ）」に移行して、ある駆動サイリスタＤＴをターンオンしても、他の駆動サイリスタＤＴ（レーザダイオードＬＤ）の状態に影響を与えない。

図１４は、図１０の点灯維持期間Ｕｃが開始する時刻ｕの前後における発光装置１０における二つの駆動サイリスタＤＴとレーザダイオードＬＤとの組（駆動サイリスタＤＴ１２とレーザダイオードＬＤ１２との組、駆動サイリスタＤＴ１３とレーザダイオードＬＤ１３との組）の動作を説明する図である。図１４（ａ）は、点灯信号φＩ２、φＩ３が「Ｌ２（－２．５Ｖ）」である状態、図１４（ｂ）は、点灯信号φＩ２、φＩ３が「Ｌ３（－３．５Ｖ）」に移行した状態を示す。
図９に示したように、レーザダイオードＬＤ１２は、オン状態（Ｏｎ）、レーザダイオードＬＤ１３は、オフ状態（Ｏｆｆ）に設定される。なお、ゲートＧｄが共通である駆動サイリスタＤＴ１１、ＤＴ１４に接続されたレーザダイオードＬＤ１１、ＬＤ１４もオン状態（Ｏｎ）である。しかし、オン状態（Ｏｎ）とオフ状態（Ｏｆｆ）との異なる状態があればよいので、レーザダイオードＬＤ１１、ＬＤ１４については説明しない。

図１４（ａ）に示すように、レーザダイオードＬＤ１２はオン状態（Ｏｎ）なので、ゲートＧｄ１２、Ｇｄ１３は、－１．７Ｖになっている。よって、オフ状態（Ｏｆｆ）の駆動サイリスタＤＴ１３のしきい電圧は、－３．２Ｖである。

図１４（ｂ）に示すように、時刻ｕにおいて、点灯信号φＩ２、φＩ３が「Ｌ２（－２．５Ｖ）」から「Ｌ３（－３．５Ｖ）」に移行すると、駆動サイリスタＤＴ１２の保持電圧は０．８Ｖであることから、レーザダイオードＬＤ１２に印加される電圧が－２．７Ｖになる。よって、ゲートＧｄ１２、Ｇｄ１３の電位は、－２．７Ｖになる。すると、オフ状態の駆動サイリスタＤＴ１３のしきい電圧は、－４．２Ｖになる。よって、点灯信号φＩ３が、「Ｌ３（－３．５Ｖ）」になっても、駆動サイリスタＤＴ１３がターンオンすることはなく、オフ状態（Ｏｆｆ）が維持される。よって、レーザダイオードＬＤ１３もオフ状態（Ｏｆｆ）が維持されて、点灯（発光）しない。

つまり、発光部１００において、点灯に設定されたレーザダイオードＬＤと非点灯に設定されたレーザダイオードＬＤとがあっても、点灯信号φＩを「Ｌ３（－３．５Ｖ）」に絶対値が大きい負の値に移行させても、誤動作を生じない。

以上説明したようにして、発光装置１０は、図１０に示したフローチャートに基づいて動作する。なお、点灯しているレーザダイオードＬＤを非点灯にするには、時刻ｖにおいて、すべての点灯信号φＩを「Ｈ（０Ｖ）」に設定すればよい。つまり、時刻ａから時刻ｖまでを繰り返し行うことで、レーザダイオードＬＤの点灯／非点灯は時系列で制御される。
上記において、「Ｌ１（－３．１Ｖ）」と「Ｌ３（－３．５Ｖ）」とは異なる電位で表記してあるが、「Ｌ１」と「Ｌ３」とは同じ電位であってもよい。

また、発光部１００の動作を安定させるために、ゲートＧｓと電源電位Ｖｇｋとの間や、ゲートＧｄ（配線７６）と電源電位Ｖｇｋとの間を、抵抗を介して接続してもよい。

また、結合ダイオードＤはトランジスタで構成してもよい。また、設定サイリスタＳ、転送サイリスタＴのアノード側にダイオードを直列接続させてもよい。これら変更に合わせて、それぞれの駆動電圧を調整するために、ダイオードや抵抗を発光部１００内に付加し、動作を安定化させてもよい。また、駆動サイリスタＤＴのｐゲート層８７と配線７６との間に抵抗成分を持たせて、オン状態の駆動サイリスタＤＴのゲートＧｄの電圧の影響を、配線７６を共有する他のオン状態の駆動サイリスタＤＴのゲートＧｄに与えにくくさせてもよい。

なお、複数のパッド（φ１端子、φ２端子、Ｖｇｋ端子、φｓ端子、φＩｊ端子）は、発光装置１０の基板８０上において転送サイリスタＴの配列と略平行して設けられてもよい。このようにすることで、複数のレーザダイオードＬＤの配列によっては、均一に電流又は／及び電圧が供給される。

また、転送素子部１０５（図１参照）上にＢＣＢ（ベンゾシクロブテン：Benzocyclobutene）等の厚膜絶縁膜を設け、その上に複数の端子（φ１端子、φ２端子、Ｖｇｋ端子、φｓ端子、φＩｊ端子）を設けることで、小型化、低コスト化される。また、転送サイリスタＴや設定サイリスタＳからの光が遮られる。

また、本実施の形態では、転送サイリスタＴ、設定サイリスタＳの数はｉと同じ数で記載されているが、駆動の高速化のため、転送サイリスタＴに複数の設定サイリスタＳを接続させたり、設定信号線７５を複数本設けたりしてもよい。また、同一基板上または分割された複数の基板上に、発光部１００を複数個並べて並行に駆動してもよい。このようにすれば、駆動が高速化される。

［光計測装置１］
上記した発光装置１０は、光計測に用いうる。
図１５は、発光装置１０を用いた光計測装置１を説明する図である。
光計測装置１は、上記した発光装置１０と、光を受光する受光部２０と、データを処理する処理部３０とを備える。そして、光計測装置１に対向して計測対象物（対象物）４０が置かれている。なお、図１５において、計測対象物４０は、一例として人である。そして、図１５は、上方から見た図である。

発光装置１０は、前述したように二次元状に配置されたレーザダイオードＬＤを点灯して、実線で示すように発光装置１０を中心として円錐状に広がった光を出射する。この際、設定期間Ｕ（１）、又は最初から点灯維持期間Ｕｃとして、複数の点灯信号φＩｊを同時に「Ｌ１（－３．１Ｖ）」又は「Ｌ３（－３．５Ｖ）」にしてもよい。

受光部２０は、計測対象物４０により反射された光を受光するデバイスである。受光部２０は、破線で示すように受光部２０に向かう光を受光する。受光部２０は、二次元方向から光を受光する撮像デバイスであるとよい。

処理部３０は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部３０は、光に関する情報を処理して、計測対象物４０までの距離や計測対象物４０の３次元形状を算出する。
光計測装置１の処理部３０は、発光装置１０を制御し、発光装置１０から短い期間において光を出射させる。つまり、発光装置１０は、パルス状に光を出射する。すると、処理部３０は、発光装置１０が光を出射したタイミング（時刻）と、受光部２０が計測対象物４０からの反射光を受光したタイミング（時刻）との時間差から、発光装置１０から出射されてから、計測対象物４０に反射して、受光部２０に到達するまでの光路長を算出する。発光装置１０及び受光部２０の位置やこれらの間隔は予め定められている。よって、処理部３０は、発光装置１０、受光部２０からの距離又は基準とする点（基準点）から、計測対象物４０までの距離を計測（算出）する。なお、基準点とは、発光装置１０及び受光部２０から予め定められた位置に設けられた点（ポイント）である。

この方法は、光の到達時間を基にした測量法であって、タイムオブフライト（ＴＯＦ）法と呼ばれる。
この方法を、計測対象物４０上の複数の点（ポイント）に対して行えば、計測対象物４０の三次元的な形状が計測される。前述したように、発光装置１０からの出射光は、二次元に広がって計測対象物４０に照射される。そして、計測対象物４０における発光装置１０との距離が短い部分からの反射光が、いち早く受光部２０に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置１０、受光部２０からの距離又は基準とする点（基準点）からの距離が算出される。つまり、計測対象物４０の三次元形状が算出される。

また、別の方法として、ストラクチャードライト法を用いた光測量法にも本実施の形態の発光装置１０を使用してもよい。使用する装置は図１５に示した発光装置１０を用いた光計測装置１とほぼ同じである。異なる点は、計測対象物４０に照射する光のパターンは無数の光ドット（ランダムパターン）であり、これを受光部２０で受光する。そして処理部３０は、光に関する情報を処理する。ここで、処理の仕方として、前出の時間差を求めるものではなく、無数の光ドットの位置ずれ量を算出することで計測対象物４０までの距離や計測対象物４０の三次元形状を算出する。従来この方式に用いられる光源は、ランダムに配置された二次元ＶＣＳＥＬアレイ等が使用されるが、照射するランダムパターンは、予め定められた１～４パターン程度である（ストラクチャードＦｉｘ方式）。一方、本実施の形態の発光装置１０は、照射させたい光ドットを外部からの信号によって自由に設定できるため、より多くのランダムパターンで光を照射することができる。

以上のような、光計測装置１は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させて、識別（顔認証）に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、光計測装置１は、距離や形状などの算出に広く用いられうる。

［画像形成装置２］
上記した発光装置１０は、画像を形成する画像形成に用いうる。
図１６は、発光装置１０を用いた画像形成装置２を説明する図である。
画像形成装置２は、上記した発光装置１０と、駆動制御部５０と、光を受光するスクリーン６０と、を備える。

画像形成装置２の動作を説明する。
発光装置１０は、前述したように、二次元状に配置されたレーザダイオードＬＤを点灯／非点灯に設定する。そして、点灯維持期間Ｕｃにおいて、レーザダイオードＬＤを並行して点灯させる。つまり、二次元の静止画像（二次元画像）が得られる。よって、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置１０を駆動する駆動制御部５０により、点灯維持期間Ｕｃをフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン６０に投影される。

以上においては、レーザダイオードＬＤは、非点灯から点灯（発光）するとしたが、発光状態における発光強度が増加するようにしてもよい。

１…光計測装置、２…画像形成装置、１０…発光装置、２０…受光部、３０…処理部、４０…計測対象物、５０…駆動制御部、６０…スクリーン、７１…電源線、７２、７３…転送信号線、７４…点灯信号線、７５…設定信号線、８０…基板、８１…ｐアノード層、８２…発光層、８３…ｎカソード層、８４…トンネル接合層、８５…ｐアノード層、８６…ｎゲート層、８７…ｐゲート層、８８…ｎカソード層、８９…電圧低減層、９０、９１…絶縁層、９２…裏面電極、１００…発光部、１１０…制御部、１２０…転送信号生成部、１３０…設定信号生成部、１４０…点灯信号生成部、１６０…基準電位生成部、１７０…電源電位生成部、３０１～３０７…アイランド、α…電流通過領域、β…電流阻止領域、γ…出射口、φ１、φ２…転送信号、φＩ…点灯信号、Ｄ…結合ダイオード、ＤＴ…駆動サイリスタ、Ｄａ、Ｄｂ…接続ダイオード、ＬＤ…レーザダイオード、Ｒ１、Ｒ２…電流制限抵抗、Ｒｇ…抵抗、Ｓ…設定サイリスタ、ＳＤ…スタートダイオード、Ｔ…転送サイリスタ、Ｕ…設定期間、Ｕｃ…点灯維持期間、Ｖｇｋ…電源電位

Claims (11)

1. 順にオン状態になる複数の転送素子と、
   複数の前記転送素子の各々に接続され、当該転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の設定素子と、
   複数の前記設定素子の各々に接続され、当該設定素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の駆動素子と、
   複数の前記駆動素子の各々に接続され、当該駆動素子がオン状態になることにより、発光又は発光強度が増加する複数の発光素子と、を備え、
   複数の前記設定素子の少なくとも１つに、前記駆動素子と前記発光素子との組が複数接続されるとともに、複数の当該発光素子が二次元状に配置された発光装置。
2. 複数の前記設定素子の各々には、前記駆動素子と前記発光素子との組が複数接続されていること特徴とする請求項１に記載の発光装置。
3. 前記駆動素子を介して前記発光素子に発光又は発光強度が増加する電流を供給する複数の点灯信号線を備え、当該点灯信号線は、互いに異なる前記設定素子に接続された当該駆動素子を接続するように設けられていることを特徴とする請求項２に記載の発光装置。
4. 前記駆動素子と前記発光素子とは直列接続され、当該駆動素子を介して当該発光素子に発光又は発光強度が増加する電流が流れるように設けられていることを特徴とする請求項１に記載の発光装置。
5. 前記駆動素子と前記発光素子とは、基準電位が供給される側に当該発光素子が接続されていることを特徴とする請求項４に記載の発光装置。
6. 二次元状に配置された複数の前記発光素子が並行してオン状態を維持するよう、複数の当該発光素子を制御する制御部を備えることを特徴とする請求項１に記載の発光装置。
7. 前記制御部は、二次元状に配置された複数の前記発光素子のうち、点灯対象の発光素子が順次点灯するように制御するとともに、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持するように制御することを特徴とする請求項６に記載の発光装置。
8. 前記制御部は、
   第１の期間において、二次元状に配置された複数の前記発光素子の一部の発光素子のうち、点灯対象の発光素子が順次点灯するよう制御し、
   前記第１の期間に続く第２の期間において、二次元状に配置された複数の前記発光素子の他の一部の発光素子のうち、点灯対象の発光素子が順次点灯するよう制御し、
   前記第２の期間に続く第３の期間において、前記第１の期間及び当該第２の期間において点灯させた複数の発光素子が並行してオン状態を維持するよう制御する請求項６に記載の発光装置。
9. 前記制御部は、
   前記第１の期間よりも前記第３の期間の方が長くなるように制御する請求項８に記載の発光装置。
10. 請求項１に記載の発光装置と、
    前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
    前記受光部が受光した光に関する情報を処理して、前記発光装置から対象物までの距離、又は当該対象物の形状を計測する処理部と、
    を備える光計測装置。
11. 請求項１に記載の発光装置と、
    画像信号の入力を受け付け、前記発光装置から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光装置を駆動する駆動制御部と、
    を備える画像形成装置。

Images