JP5333075B2 - 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 - Google Patents

発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 Download PDF

Info

Publication number
JP5333075B2
JP5333075B2 JP2009204982A JP2009204982A JP5333075B2 JP 5333075 B2 JP5333075 B2 JP 5333075B2 JP 2009204982 A JP2009204982 A JP 2009204982A JP 2009204982 A JP2009204982 A JP 2009204982A JP 5333075 B2 JP5333075 B2 JP 5333075B2
Authority
JP
Japan
Prior art keywords
light emitting
thyristor
light
turned
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009204982A
Other languages
English (en)
Other versions
JP2011051319A (ja
Inventor
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2009204982A priority Critical patent/JP5333075B2/ja
Priority to US12/693,507 priority patent/US8305415B2/en
Priority to CN201010112543.4A priority patent/CN102014232B/zh
Publication of JP2011051319A publication Critical patent/JP2011051319A/ja
Application granted granted Critical
Publication of JP5333075B2 publication Critical patent/JP5333075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)
  • Led Devices (AREA)

Description

本発明は、発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode)を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた記録装置が採用されている。
特許文献１には、シフト部と発光部とを分離したタイプのダイオード結合による自己走査型発光素子アレイ（ＳＬＥＤ：Self-scanning Light Emitting Device）チップであって、シフト部サイリスタに、接続すべき対応する発光部サイリスタを設けないことにより、複数点灯可能で、途中でデータの書込を中断できる構造の自己走査型発光素子アレイチップが記載されている。
特開２００４−１８１７４１号公報
ところで、ＳＬＥＤを用いたＬＰＨを用いる記録装置において、複数点灯可能なＳＬＥＤチップを使用すると、消費電力の増大を招いていた。
本発明は、消費電力の増大を抑制できる、複数点灯可能な自己走査型発光素子アレイによる発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッド、および画像形成装置を提供することを目的とする。
請求項１に記載の発明は、列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、
前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、前記グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部とを備えることを特徴とする発光装置である。
請求項２に記載の発明は、前記自己走査型発光素子アレイは、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続される複数の消去素子をさらに備え、前記点灯制御部は、前記グループの前記点灯させる発光素子がオン状態になった後、前記点灯させる発光素子に対応する記憶素子がオン状態にならないようにする消去信号を前記複数の消去素子に供給する消去信号発生部をさらに備えることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記自己走査型発光素子アレイは、前記発光素子と前記記憶素子との間に、当該発光素子および当該記憶素子に対応して設けられ、当該発光素子および当該記憶素子のそれぞれと電気的に接続され、当該記憶素子がオン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする複数の保持素子をさらに備え、前記点灯制御部は、前記グループの前記点灯させる発光素子に対応する記憶素子をオン状態にした後、オン状態の記憶素子に対応する保持素子をオン状態にする保持信号を前記複数の保持素子に供給する保持信号発生部をさらに備えることを特徴とする請求項１または２に記載の発光装置である。
請求項４に記載の発明は、基板と、前記基板上に形成され、列状に配列された複数の発光サイリスタと、前記基板上に形成され、前記複数の発光サイリスタのそれぞれの発光サイリスタに対応して設けられ、当該発光サイリスタと電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の記憶サイリスタと、前記基板上に形成され、前記記憶サイリスタのそれぞれに対応して設けられ、当該記憶サイリスタと電気的に接続されるとともに、オン状態とオフ状態を有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の転送サイリスタとを備えることを特徴とする自己走査型発光素子アレイと、前記複数の転送サイリスタを構成するそれぞれの転送サイリスタを一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数の転送サイリスタに供給する転送信号発生部と、前記複数の発光サイリスタを複数のグループに分け、前記グループ毎に、当該グループを構成する発光サイリスタに対応する転送サイリスタがオン状態にあるとき、発光サイリスタを点灯させるときは対応する記憶サイリスタをオフ状態から一時的にオン状態に移行させ、発光サイリスタを点灯させないときは対応する記憶サイリスタをオフ状態に維持するとともに、一時的にオン状態に移行した記憶サイリスタを再び一時的にオン状態とする記憶信号を前記複数の記憶サイリスタに供給する記憶信号発生部と、前記グループ毎に、点灯させる発光サイリスタに対応する記憶サイリスタをオン状態にした後、前記点灯させる発光サイリスタをオン状態にするための点灯信号を前記複数の発光サイリスタに供給する点灯信号発生部とを備える点灯制御部とを備えることを特徴とする発光装置である。
請求項５に記載の発明は、前記自己走査型発光素子アレイは、前記複数の記憶サイリスタを構成するそれぞれの記憶サイリスタに対応して設けられ、前記記憶サイリスタと電気的に接続される複数の消去ダイオードをさらに備え、前記点灯制御部は、前記グループの前記点灯させる発光サイリスタがオン状態になった後、前記点灯させる発光サイリスタに対応する記憶サイリスタがオン状態にならないようにするための消去信号を前記複数の消去ダイオードに供給する消去信号発生部をさらに備えることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、前記自己走査型発光素子アレイの消去ダイオードは、ショットキーダイオードであることを特徴とする請求項５に記載の発光装置である。
請求項７に記載の発明は、前記自己走査型発光素子アレイは、前記基板上に形成され、前記発光サイリスタと前記記憶サイリスタとの間に、当該発光サイリスタおよび当該記憶サイリスタに対応して設けられ、当該発光サイリスタおよび当該記憶サイリスタのそれぞれと電気的に接続され、前記記憶サイリスタがオン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の保持サイリスタをさらに備え、前記点灯制御部は、前記グループの前記点灯させる発光サイリスタに対応する記憶サイリスタをオン状態にした後、オン状態の記憶サイリスタに対応する保持サイリスタをオン状態にする保持信号を前記複数の保持サイリスタに供給する保持信号発生部をさらに備えることを特徴とする請求項４ないし６のいずれか１項に記載の発光装置である。
請求項８に記載の発明は、列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイの駆動方法であって、前記複数のスイッチ素子を構成するスイッチ素子を一端側から他端側へ順にオン状態がシフトするように転送信号を前記複数のスイッチ素子に供給するステップと、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、前記発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、当該発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給するステップと、前記グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にするための点灯信号を前記複数の発光素子に供給するステップとを含むことを特徴とする自己走査型発光素子アレイの駆動方法である。
請求項９に記載の発明は、前記自己走査型発光素子アレイは、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続される複数の消去素子をさらに備えた自己走査型発光素子アレイの駆動方法であって、前記グループの前記点灯させる発光素子がオン状態になった後、前記点灯させる発光素子に対応する記憶素子がオン状態にならないようにする消去信号を前記複数の消去素子に供給するステップをさらに含むことを特徴とする請求項８に記載の自己走査型発光素子アレイの駆動方法である。
請求項１０に記載の発明は、前記自己走査型発光素子アレイは、前記発光素子と前記記憶素子との間に、当該発光素子および当該記憶素子に対応して設けられ、当該発光素子および当該記憶素子のそれぞれと電気的に接続され、当該記憶素子がオン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする複数の保持素子をさらに備えた自己走査型発光素子アレイの駆動方法であって、前記グループの前記点灯させる発光素子に対応する記憶素子をオン状態にした後、オン状態の記憶素子に対応する保持素子をオン状態にする保持信号を前記複数の保持素子に供給するステップをさらに含むことを特徴とする請求項８または９に記載の自己走査型発光素子アレイの駆動方法である。
請求項１１に記載の発明は、列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、当該グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部とを備えた自己走査型発光素子アレイを複数備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
請求項１２に記載の発明は、像保持体を帯電する帯電手段と、列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、当該グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部とを備えた自己走査型発光素子アレイを複数備え、前記像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項１の発明によれば、本構成を有しない場合に比べて、複数点灯可能な自己走査型発光素子アレイを用いた発光装置の消費電力の増大を抑制できる。
請求項２の発明によれば、本構成を有しない場合に比べて、発光デューティが向上する。
請求項３の発明によれば、本構成を有しない場合に比べて、より発光デューティが向上する。
請求項４の発明によれば、本構成を有しない場合に比べて、複数点灯可能な自己走査型発光素子アレイを用いた発光装置の消費電力の増大を抑制できる。
請求項５の発明によれば、本構成を有しない場合に比べて、発光デューティが向上する。
請求項６の発明によれば、本構成を有しない場合に比べて、寄生サイリスタ動作を抑制できる。
請求項７の発明によれば、本構成を有しない場合に比べて、より発光デューティが向上する。
請求項８の発明によれば、本構成を有しない場合に比べて、複数点灯可能な自己走査型発光素子アレイを用いた発光装置の消費電力の増大を抑制できる。
請求項９の発明によれば、本構成を有しない場合に比べて、発光デューティが向上する。
請求項１０の発明によれば、本構成を有しない場合に比べて、より発光デューティが向上する。
請求項１１の発明によれば、本構成を有しない場合に比べて、消費電力の増大を抑制しつつ、プリントヘッドの小型化ができる。
請求項１２の発明によれば、本構成を有しない場合に比べて、消費電力の増大を抑制しつつ、画像形成をより高速にできる。
本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 本実施の形態が適用されるプリントヘッドの構成を示した図である。 発光装置の上面図である。 第１の実施の形態の発光装置における信号発生回路の構成および信号発生回路と発光チップとの配線構成を示した図である。 第１の実施の形態における発光チップの回路構成を説明するための図である。 発光チップの動作の概要を説明する図である。 第１の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 本実施の形態を適用しない場合の、発光チップの動作を説明するためのタイミングチャートである。 記憶サイリスタのしきい電圧およびゲート端子のターンオフ後の電位の変化の一例を示す図である。 第２の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第３の実施の形態の発光装置における信号発生回路の構成および信号発生回路と発光チップとの配線構成を示した図である。 第３の実施の形態における発光チップの回路構成を説明するための図である。 第３の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第４の実施の形態の発光装置における信号発生回路の構成および信号発生回路と発光チップとの配線構成を示した図である。 第４の実施の形態における発光チップの回路構成を説明するための図である。 第４の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第５の実施の形態の発光装置における信号発生回路の構成および信号発生回路と発光チップとの配線構成を示した図である。 第５の実施の形態における発光チップの回路構成を説明するための図である。 第５の実施の形態における発光チップの動作を説明するためのタイミングチャートである。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜第１の実施の形態＞
（画像形成装置）
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
（プリントヘッド）
図２は、本実施の形態が適用されるプリントヘッド１４の構成を示した図である。このプリントヘッド１４は、ハウジング６１、複数のＬＥＤ（本実施の形態では発光サイリスタ）を備えた露光手段の一例としての発光部６３、発光部６３や発光部６３を駆動する点灯制御部の一例としての信号発生回路１００（後述の図３参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。ここでは、発光部６３、信号発生回路１００等およびこれらを搭載する回路基板６２を発光装置６５と呼ぶ。
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。
（発光装置）
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５の発光部６３は、回路基板６２上に、６０個の発光チップＣ１〜Ｃ６０を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。なお、各発光チップＣ１〜Ｃ６０を区別しないときは、発光チップＣ（Ｃ１〜Ｃ６０）または発光チップＣと記載する。他の用語についても同様とする。
発光チップＣ（Ｃ１〜Ｃ６０）はすべて同一の構成を有している。そして、各発光チップＣ（Ｃ１〜Ｃ６０）は、後述するように、発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。そして、発光サイリスタ列は発光チップＣの矩形の長辺に沿って配置されている。そして、発光サイリスタ列は長辺の一方に寄せて、発光サイリスタＬ１、Ｌ２、Ｌ３、…が等間隔になるように配置されている。ここで、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、向かい合わせに配置されている。さらに、破線で示す発光チップＣつなぎ目においても、発光サイリスタが主走査方向に対して等間隔に配置されるように、発光チップＣ１〜Ｃ６０が配置されている。
さらに、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１００を備えている。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと呼ぶ。
図４は、発光装置６５における信号発生回路１００の構成および信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との配線構成を示した図である。なお、図４では、配線構成を説明するので、発光チップＣ１〜Ｃ６０を千鳥状に表示していない。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行う。
信号発生回路１００は、各発光チップＣ（Ｃ１〜Ｃ６０）に対して、発光サイリスタＬに発光のための電力を供給するための点灯信号φＩ（φＩ１〜φＩ３０）を送信する点灯信号発生部１１０を備えている。
信号発生回路１００は、各種の制御信号に基づき、各発光チップＣ１〜Ｃ６０に対して、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備えている。また、画像データに基づいて点灯させる発光サイリスタＬを指定する記憶信号φｍ（φｍ１〜φｍ６０）を送信する記憶信号発生部１３０を備えている。
発光装置６５の回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｓｕｂ端子（後述の図５参照）に接続され、基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０４が設けられている。さらに、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｇａ端子（後述の図５参照）に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０５が設けられている。
また、回路基板６２には、信号発生回路１００の転送信号発生部１２０から発光部６３に、第１転送信号φ１、第２転送信号φ２を、それぞれ送信する第１転送信号ライン１０６、第２転送信号ライン１０７が設けられている。第１転送信号ライン１０６、第２転送信号ライン１０７は、それぞれが各発光チップＣ（Ｃ１〜Ｃ６０）のφ１端子、φ２端子（後述の図５参照）に並列接続されている。
さらに、回路基板６２には、信号発生回路１００の記憶信号発生部１３０から各発光チップＣ（Ｃ１〜Ｃ６０）に記憶信号φｍ（φｍ１〜φｍ６０）を送信する６０本の記憶信号ライン１０８（１０８＿１〜１０８＿６０）が設けられている。記憶信号ライン１０８＿１〜１０８＿６０はそれぞれが発光チップＣ１〜Ｃ６０のφｍ端子（後述の図５参照）に接続されている。つまり、記憶信号φｍ（φｍ１〜φｍ６０）は発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される。
そして、回路基板６２には、信号発生回路１００の点灯信号発生部１１０から各発光チップＣ（Ｃ１〜Ｃ６０）に点灯信号φＩ（φＩ１〜φＩ３０）を送信する３０本の点灯信号ライン１０９（１０９＿１〜１０９＿３０）も設けられている。各点灯信号ライン１０９（１０９＿１〜１０９＿３０）は、発光チップＣの２個を組として、発光チップのφＩ端子（後述の図５参照）に接続されている。例えば、点灯信号ライン１０９＿１は発光チップＣ１およびＣ２のそれぞれのφＩ端子に並列接続され、点灯信号φＩ１が共通に供給される。同様に、点灯信号ライン１０９＿２は発光チップＣ３およびＣ４のそれぞれのφＩ端子に並列接続され、点灯信号φＩ２が共通に供給される。以下同様である。よって、点灯信号φＩの数（３０）は、発光チップＣの数（６０）の半分である。
以上説明したように、本実施の形態では、基準電位Ｖｓｕｂ、電源電位Ｖｇａ、第１転送信号φ１および第２転送信号φ２は、すべての発光チップＣ（Ｃ１〜Ｃ６０）に共通に送信される。記憶信号φｍ（φｍ１〜φｍ６０）は、発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される。点灯信号φＩ（φＩ１〜φＩ３０）は、２個の発光チップＣ（Ｃ１〜Ｃ６０）毎に送信される。
このようにすることで、点灯信号ライン１０９（１０９＿１〜１０９＿３０）の数を、発光チップＣ（Ｃ１〜Ｃ６０）の数より少なくしている。
点灯信号ライン１０９は、発光サイリスタＬに点灯（発光）のための電流を供給するため、低抵抗であることが求められる。このため、点灯信号ライン１０９を幅広配線とすると、回路基板６２の幅が広がり、プリントヘッド１４の小型化の障害になる。一方、回路基板６２の幅を狭めるため、信号ラインを多層構成にすると、プリントヘッド１４の低コスト化の障害になる。
そこで、本実施の形態は、発光チップＣ毎に点灯信号ライン１０９を設ける場合に比べて、点灯信号ライン１０９の数を減らしているので、プリントヘッド１４の小型化、低コスト化に好ましい。
一方、本実施の形態では、発光チップＣの数と同数の記憶信号ライン１０８を設けている。後述するように、記憶信号ライン１０８は、記憶サイリスタＭ（後述の図５参照）のオン状態を維持する電流を供給できればよい。記憶サイリスタＭのオン状態を維持する電流は発光サイリスタＬの点灯（発光）のための電流に比べて小さいため、記憶信号ライン１０８の幅は点灯信号ライン１０９のように低抵抗にしなくともよい。
すなわち、点灯信号ライン１０９の数を減らすことが、プリントヘッド１４の小型化、低コスト化に好ましい。
（発光チップ）
図５は、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。ここでは、発光チップＣ１を例として説明するが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
発光チップＣ１（Ｃ）は、基板８０上に、列状に配列されたスイッチ素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列（スイッチ素子列）、同様に列状に配列された記憶素子の一例としての記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列（記憶素子列）、同様に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列）を備えている。
ここでは、発光サイリスタＬと同様に、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは記憶サイリスタＭと呼ぶ。
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間を接続する結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…を備えている。さらに、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を備えている。
そして、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、結合ダイオードＤｃ、接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎと呼ぶ。
さて、本実施の形態では、発光サイリスタ列における発光サイリスタＬの数が１２８であると、転送サイリスタＴ、記憶サイリスタＭの数も１２８とした。同様に、接続ダイオードＤｍ、電源線抵抗Ｒｔ、Ｒｍ、抵抗Ｒｎの数も１２８である。接続ダイオードＤｍ、電源線抵抗Ｒｔ、電源線抵抗Ｒｍ、抵抗Ｒｎも同様にそれぞれの数は１２８である。しかし、結合ダイオードＤｃの数は、転送サイリスタＴの数より１少ない１２７である。
なお、図５では、転送サイリスタＴ１〜Ｔ８、記憶サイリスタＭ１〜Ｍ８、発光サイリスタＬ１〜Ｌ８を中心とする部分のみを示している。他の部分は、これらの部分の繰り返しとなる。
なお、転送サイリスタＴについては、発光サイリスタＬと同数である必要はなく、発光サイリスタＬの数より多くてもよい。
さらに、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｓを備えている。そして、第１転送信号φ１と第２転送信号φ２とに過剰な電流が流れるのを防止するため、電流制限抵抗Ｒ１とＲ２とを備えている。
なお、転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側からＴ１、Ｔ２、Ｔ３、…のように番号順で配列されている。また、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…も、同様に、図中左側から番号順で配列されている。さらに、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…、電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…も、同様に、図中左側から番号順で配列されている。
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のアノード端子、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図４参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…の各ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…に対応して設けられた電源線抵抗Ｒｔ１、Ｒｔ２、Ｒｔ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン１０５（図４参照）に接続されて、電源電位Ｖｇａが供給される。
転送サイリスタＴの配列に沿って、奇数番号の各転送サイリスタＴ１、Ｔ３、Ｔ７、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０６（図４参照）が接続され、第１転送信号φ１が供給される。
一方、転送サイリスタＴの配列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０７（図４参照）が接続され、第２転送信号φ２が供給される。
各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…を介して、記憶信号線７４に接続されている。そして、記憶信号線７４は、記憶信号φｍ（発光チップＣ１の場合はφｍ１）の入力端子であるφｍ端子に接続されている。このφｍ端子には、記憶信号ライン１０８（図４参照：発光チップＣ１の場合は記憶信号ライン１０８＿１）が接続され、記憶信号φｍ（図４参照：発光チップＣ１の場合は記憶信号φｍ１）が供給される。
そして、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。すなわち、各接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、各接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…のカソード端子は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…およびゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…を区別しないときは、それぞれゲート端子Ｇｔおよびゲート端子Ｇｍと呼ぶ。
また、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…に対応して設けられた電源線抵抗Ｒｍ１、Ｒｍ２、Ｒｍ３、…をそれぞれ介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン１０５（図４参照）に接続されて、電源電位Ｖｇａが供給される。
さらに、各記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。
各転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…がそれぞれ接続されている。すなわち、各結合ダイオードＤｃ１、Ｄｃ２、Ｄｃ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…の間に直列接続されている。そして、結合ダイオードＤｃ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４、…についても同様である。
また、各発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続され、点灯信号φＩ（発光チップＣ１の場合は点灯信号φＩ１）の入力端子であるφＩ端子に接続されている。このφＩ端子には、点灯信号ライン１０９（図４参照：発光チップＣ１の場合は点灯信号ライン１０９＿１）が接続され、点灯信号φＩ（図４参照：発光チップＣ１の場合は点灯信号φＩ１）が供給される。なお、他の発光チップＣ２〜Ｃ６０のφＩ端子には、図４に示したように、発光チップＣの２個を組にして、それぞれの組毎に点灯信号φＩ１〜φＩ３０が供給される。
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｓのカソード端子と接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。
（発光部の動作）
次に、発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図４に示したように、一組の第１転送信号φ１および第２転送信号φ２が共通に供給される。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた記憶信号φｍ（φｍ１〜φｍ６０）が個別に供給される。そして、各点灯信号φＩ（φＩ１〜φＩ３０）が、発光チップＣの２個を組にして、組を構成する２個の発光チップＣについては共通に、異なる組を構成する発光チップＣについては個別に供給される。
各発光チップＣ（Ｃ１〜Ｃ６０）は、一組の第１転送信号φ１、第２転送信号φ２により、発光サイリスタＬを点灯（発光）／消灯させる一連の操作（点灯制御）が並行して行われる。ここでは、発光サイリスタＬを点灯（発光）／消灯させる一連の操作を点灯制御と呼ぶ。
以上のことから、発光部６３の動作は、発光チップＣ１の動作を説明すれば足りる。以下では、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
（発光チップの点灯制御）
図６は、発光チップＣ１（Ｃ）の動作の概要を説明する図である。
本実施の形態では、発光チップＣ１（Ｃ）において、予め定められた複数の発光点（発光サイリスタＬ）をグループとして点灯制御する。
図６では、８個の発光サイリスタＬをグループとして点灯制御する場合を示している。すなわち、本実施の形態では、最大８個の発光サイリスタＬを同時に点灯する。まず、図中において、発光チップＣ１（Ｃ）の左端からグループ＃Ａで示す８個の発光サイリスタＬ１〜Ｌ８を点灯制御する（後述の図７に示す点灯制御期間Ｔ（＃Ａ））。次に、隣接するグループ＃Ｂの８個の発光サイリスタＬ９〜Ｌ１６を点灯制御する（後述の図７に示す点灯制御期間Ｔ（＃Ｂ））。次はグループ＃Ｃで示す８個の発光サイリスタＬ１７〜Ｌ２４を点灯制御する。以下同様に、発光チップＣに設けられた発光サイリスタＬの数が１２８であれば、発光サイリスタＬ１２８に至るまで、８個の発光サイリスタＬを点灯制御する。
すなわち、本実施の形態では、グループ＃Ａ、＃Ｂ、…の順に、時系列的に点灯制御されるとともに、各グループ＃Ａ、＃Ｂ、…では、複数の発光点（発光サイリスタＬ）が同時に点灯制御されている。
（駆動波形）
図７は、本実施の形態における発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。図７においては、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとし、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、点灯信号φＩ１、および、記憶素子Ｍ１〜Ｍ８のそれぞれのアノード端子とカソード端子との間に流れる電流Ｊ（Ｍ１）〜Ｊ（Ｍ８）の波形を示している。
そして、図７では、図６に示した発光サイリスタＬを８個ずつグループにして点灯制御する場合であって、グループ＃Ａの発光サイリスタＬ１〜Ｌ８を点灯制御する時刻ｃから時刻ｙまでの点灯制御期間Ｔ（＃Ａ）を中心に示している。なお、点灯制御期間Ｔ（＃Ａ）の後には、グループ＃Ｂの発光サイリスタＬ９〜Ｌ１６が点灯制御される点灯制御期間Ｔ（＃Ｂ）、グループ＃Ｃの発光サイリスタＬ１７〜Ｌ２４が点灯制御される点灯制御期間Ｔ（＃Ｃ）、…が引き続く。
図７では、点灯制御期間Ｔ（＃Ａ）において、グループ＃Ａの８個の発光サイリスタＬ１〜Ｌ８の内、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を点灯（発光）させるとし、発光サイリスタＬ４、Ｌ６、Ｌ７は消灯のままとする場合を示している。すなわち、点灯制御期間Ｔ（＃Ａ）において画像データ“１１１０１００１”を印字するとする。
点灯制御期間Ｔ（＃Ａ）、点灯制御期間Ｔ（＃Ｂ）、…における第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１（φＩ）は、同じ波形を繰り返している。一方、記憶信号φｍ１（φｍ）は、画像データによって変化する部分を有するが、基本的な部分は点灯制御期間Ｔ（＃Ａ）、点灯制御期間Ｔ（＃Ｂ）、…で繰り返している。したがって、これらの波形については、点灯制御期間Ｔ（＃Ａ）のみを説明すれば足りる。なお、点灯制御期間Ｔ（＃Ａ）より前にあたる時刻aから時刻ｃまでの期間は、発光チップＣ１（Ｃ）が動作を開始するための期間である。この期間については、動作の説明において説明する。
まず、点灯制御期間Ｔ（＃Ａ）における第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１（φｍ）、点灯信号φＩ１（φＩ）の波形について説明する。
第１転送信号φ１は、点灯制御期間Ｔ（＃Ａ）の開始時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｆで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｉで「Ｈ」から「Ｌ」に移行する。時刻ｋで「Ｌ」を維持する。そして、時刻ｃから時刻ｋまでの期間の波形と同じ波形を、時刻ｋから時刻ｗまでの間に３回繰り返している。そして、時刻ｗにおいて「Ｌ」であって、点灯制御期間Ｔ（＃Ａ）の終了時刻である時刻ｙでも「Ｌ」を維持する。
第２転送信号φ２は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。時刻ｋで「Ｈ」を維持する。そして、時刻ｃから時刻ｋまでの期間の波形を、時刻ｋから時刻ｗまでの間において３回繰り返している。そして、時刻ｗにおいて「Ｈ」であって、点灯制御期間Ｔ（＃Ａ）の終了時刻である時刻ｙでも「Ｈ」を維持する。
ここで、時刻ｃから時刻ｗまでにおいて、第１転送信号φ１と第２転送信号φ２とを比較すると、第１転送信号φ１と第２転送信号φ２とは、時刻ｃから時刻ｋの期間において、共に「Ｌ」となる期間（例えば時刻ｅから時刻ｆ、時刻ｉから時刻ｊ）を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。そして、第２転送信号φ２は、第１転送信号φ１を時間軸上において時刻ｆから時刻ｊに相当する期間だけ右にずらした信号にあたる。この時刻ｆから時刻ｊに相当する期間は、第１転送信号φ１および第２転送信号φ２の繰返し周期（後述する期間ｔ１の２倍の期間）の１／２にあたる。
次に、記憶信号φｍ１（φｍ）について説明する。時刻ｃから時刻ｇの期間は、記憶サイリスタＭ１に画像データを書き込む書込期間Ｔ（Ｍ１）、時刻ｇから時刻ｋの期間は、記憶サイリスタＭ２に画像データを書き込む書込期間Ｔ（Ｍ２）である。以下同様に、点灯制御期間Ｔ（＃Ａ）において、記憶サイリスタＭ３〜Ｍ８を書き込む書込期間Ｔ（Ｍ３）〜Ｔ（Ｍ８）が設けられている。なお、書込期間Ｔ（Ｍ１）〜Ｔ（Ｍ８）を区別しないときは、書込期間Ｔ（Ｍ）と呼ぶ。
これらの書込期間Ｔ（Ｍ１）〜Ｔ（Ｍ８）は、同じ期間ｔ１である。
記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ１）の開始時刻ｃで、画像データ“１１１０１００１”の１ビット目の“１”に対応して「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から「Ｈ」に移行する。そして、書込期間Ｔ（Ｍ１）の終了時刻である時刻ｇまで「Ｈ」を維持する。書込期間Ｔ（Ｍ２）の開始時刻である時刻ｇで、画像データ“１１１０１００１”の２ビット目の“１”に対応して「Ｈ」から再び「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、書込期間Ｔ（Ｍ２）の終了時刻である時刻ｋまで「Ｈ」を維持する。つまり、書込期間Ｔ（Ｍ１）の波形が、書込期間Ｔ（Ｍ２）で繰り返されている。そして、同様の波形が、画像データ“１１１０１００１”の３ビット目の“１”に対応する書込期間Ｔ（Ｍ３）でも繰り返されている。
しかし、書込期間Ｔ（Ｍ４）の開始時刻である時刻ｍでは、画像データ“１１１０１００１”の４ビット目の“０”に対応して「Ｈ」から記憶レベル電位（以下、「Ｓ」と記す。）に移行し、時刻ｎで「Ｓ」から「Ｈ」に移行する。そして、書込期間Ｔ（Ｍ４）の終了時刻である時刻ｏまで、「Ｈ」を維持する。すなわち、時刻ｍでの「Ｈ」から「Ｓ」への移行は、これまで説明した時刻ｃ、時刻ｇ、時刻ｋでの「Ｈ」から「Ｌ」への移行と異なる。なお、詳細は後述するが、記憶レベル電位「Ｓ」は、「Ｈ」と「Ｌ」の間の電位で、ターンオン後ターンオフした記憶サイリスタＭが予め定められた期間経過後に再びターンオンしうる電位レベルをいう。なお、サイリスタのターンオンおよびターンオフについては後述する。
その後、書込期間Ｔ（Ｍ５）は、画像データ“１１１０１００１”の５ビット目の“１”に対応して書込期間Ｔ（Ｍ１）の波形を繰り返す。次の、書込期間Ｔ（Ｍ６）および書込期間Ｔ（Ｍ７）は、それぞれ画像データ“１１１０１００１”の６ビット目および７ビット目の“０”に対応して書込期間Ｔ（Ｍ４）の波形を繰り返す。
次いで、記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ８）の開始時刻である時刻ｒで、画像データ“１１１０１００１”の８ビット目の“１”に対応して「Ｈ」から「Ｌ」に移行し、時刻ｓで「Ｌ」から「Ｓ」に移行する。そして、時刻ｕで「Ｓ」から「Ｈ」に移行する。書込期間Ｔ（Ｍ８）の終了時刻ｗでは「Ｈ」を維持する。
そして、記憶信号φｍ１（φｍ）は、点灯制御期間Ｔ（＃Ａ）の終了時刻である時刻ｙまで「Ｈ」を維持する。
なお、上記した書込期間Ｔ（Ｍ１）〜書込期間Ｔ（Ｍ８）のそれぞれの開始時刻における、記憶信号φｍ１（φｍ）の「Ｈ」から「Ｌ」への移行または「Ｈ」から「Ｓ」への移行は、点灯制御期間Ｔ（＃Ａ）において同時に点灯制御される発光サイリスタＬ（記憶サイリスタＭと同じ番号）の点灯／非点灯を設定する画像データに依存する。すなわち、画像データが“１”であって、発光サイリスタＬを点灯（発光）させるときは、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」へ移行し、画像データが“０”であって、発光サイリスタＬを消灯（非点灯）のままとするときは、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｓ」へと移行している。
このように、記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ１）〜書込期間Ｔ（Ｍ８）のそれぞれの開始時刻に画像データに基づいて、「Ｈ」から「Ｌ」または「Ｓ」のいずれかへ移行する。そして、書込期間Ｔ（Ｍ８）を除いて、期間ｔ２を経過した後に、「Ｌ」または「Ｓ」のいずれかから「Ｈ」に移行する。なお、書込期間Ｔ（Ｍ８）では、期間ｔ２を経過したのち、「Ｓ」に移行する。書込期間Ｔ（Ｍ８）の動作については、後述する。
ここで、記憶信号φｍ１（φｍ）と、第１転送信号φ１および第２転送信号φ２との関係を見ると、第１転送信号φ１または第２転送信号φ２のいずれかが「Ｌ」のとき、書込期間Ｔ（Ｍ１）〜書込期間Ｔ（Ｍ８）のそれぞれの開始時刻において、記憶信号φｍ１（φｍ）は「Ｈ」から「Ｌ」または「Ｓ」になっている。例えば、書込期間Ｔ（Ｍ１）では、第１転送信号φ１が「Ｌ」である時刻ｃ、書込期間Ｔ（Ｍ２）では、第２転送信号φ２が「Ｌ」である時刻ｇおいて、記憶信号φｍ１は「Ｌ」になっている。また、第２転送信号φ２が「Ｌ」である時刻ｍにおいて、記憶信号φｍ１は「Ｓ」になっている。他の書込期間Ｔ（Ｍ３）、書込期間Ｔ（Ｍ５）〜書込期間Ｔ（Ｍ８）においても同様である。
点灯信号φＩ１（φＩ）は、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する信号である。
点灯信号φＩは、点灯制御期間Ｔ（＃Ａ）の開始時刻ｃで「Ｈ」であって、時刻ｔにおいて点灯レベル電位（以下、「Ｌｅ」と記す。）に移行する。時刻ｘにおいて「Ｌｅ」から「Ｈ」に移行する。そして、点灯制御期間Ｔ（＃Ａ）の終了時刻ｙで「Ｈ」を維持する。
なお、点灯レベル電位「Ｌｅ」は、後述するように、画像データに基づいて点灯させるように指定された発光サイリスタＬをターンオンさせうる電位レベル（点灯レベル）をいう。サイリスタのターンオンについては後述する。
（サイリスタの基本動作）
発光チップＣ１（Ｃ）の動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本動作を説明する。これらのサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）とは、アノード端子（アノード）、カソード端子（カソード）、ゲート端子（ゲート）の３端子を有する半導体素子である。
以下では、例として、図５に示したように、サイリスタのアノード端子（Ｖｓｕｂ端子）に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、一例として、ＧａＡｓやＧａＡｌＡｓ等のｐ型の伝導型を有する基板８０上にＧａＡｓやＧａＡｌＡｓ等のｐ型層、ｎ型層、ｐ型層、ｎ型層を順次この順に積層したｐｎｐｎ構造を有するとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．３Ｖとする。
上記の構成のサイリスタでは、カソード端子にしきい電圧より低い電位（負側に大きい電位）が印加されるとターンオン（オンと記すこともある。）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れたオン状態になる。ここで、サイリスタのしきい電圧とは、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．３Ｖであると、拡散電位Ｖｄが１．３Ｖであるので、しきい電圧は−２．６Ｖとなる。よって、サイリスタは、カソード端子に−２．６Ｖより低い電位（≦−２．６Ｖ）が印加されるとターンオンする。
そして、サイリスタがターンオンすると、サイリスタのゲート端子は、アノード端子の電位に近い電位となる。アノード端子を基準電位Ｖｓｕｂ（０Ｖ）に設定しているので、ゲート端子の電位は０Ｖに近い電位（後述するように、厳密には−０．２Ｖ）となる。なお、以下の説明では、理解しやすいように、ターンオンしたサイリスタのゲート端子の電位は０Ｖとして扱う。
また、サイリスタのカソード端子は拡散電位Ｖｄとなる。ここでは、拡散電位Ｖｄは１．３Ｖであるので、カソード端子の電位は−１．３Ｖとなる。
サイリスタは、一度ターンオンすると、カソード端子の電位がサイリスタのオン状態の電位と等しいかそれより低い電位である間、オン状態を維持する。サイリスタがオン状態にあるときは、ゲート端子の電位をどのように変えても、サイリスタのオン状態をオフ状態にすることができない。一方、サイリスタは、カソード端子の電位がオン状態の電位を超えた高い電位（しきい電圧より負側に小さい電位または０Ｖ以上の電位）になると、オン状態を維持できずオフする。
ここでは、オン状態のサイリスタは、カソード端子の電位が−１．３Ｖとなるので、カソード端子に印加される電位が−１．３Ｖ以下（≦−１．３Ｖ）であれば、オン状態が維持される。一方、カソード端子に−１．３Ｖを超える高い電位（＞−１．３Ｖ）が印加されると、サイリスタはターンオフ（オフと記すこともある。）する。アノード端子とカソード端子とが同電位となるように、カソード端子を「Ｈ」（０Ｖ）にしてもターンオフする。サイリスタがターンオフすると、アノード端子とカソード端子との間にオン電流が流れない状態（オフ状態）になる。
このように、サイリスタは、オン状態においては、オン電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。すなわち、サイリスタはオン状態になることにより、記憶または保持する機能を有している。
そして、前述したように、サイリスタのオン状態を維持する電位は、サイリスタをターンオンさせるに要する電位に比べて、低くてよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非発光）する。
以上説明したように、サイリスタは、ゲート端子の電位によりしきい電圧を変化させてターンオンさせ、カソード端子の電位を変化させてターンオフさせる。
（発光チップの動作）
では、図５を参照しつつ、図７のタイミングチャートにしたがって、発光部６３および発光チップＣの動作を説明する。
（初期状態）
図７に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれの基板８０に設けられたＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）（「Ｈ」）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）（「Ｌ」）に設定される（図４参照）。
そして、信号発生回路１００の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に、記憶信号発生部１３０は記憶信号φｍ（φｍ１〜φｍ６０）を「Ｈ」に、点灯信号発生部１１０は点灯信号φＩ（φＩ１〜φＩ３０）を「Ｈ」に設定する（図４参照）。これにより、第１転送信号ライン１０６が「Ｈ」になり、発光部６３の各発光チップＣのφ１端子を介して、各発光チップＣの第１転送信号線７２が「Ｈ」になる。同様に、第２転送信号ライン１０７が「Ｈ」になり、各発光チップＣのφ２端子を介して、各発光チップＣの第２転送信号線７３が「Ｈ」になる。記憶信号ライン１０８（１０８＿１〜１０８＿６０）が「Ｈ」になり、各発光チップＣのφｍ端子を介して、各発光チップＣの記憶信号線７４が「Ｈ」になる。さらに、点灯信号ライン１０９（１０９＿１〜１０９＿３０）が「Ｈ」になり、各発光チップＣのφＩ端子を介して、各発光チップＣの点灯信号線７５が「Ｈ」になる。
以下では、発光チップＣ１を例として、発光チップＣの動作を説明する。他の発光チップＣ２〜Ｃ６０も、発光チップＣ１と同時に並行して、発光チップＣ１と同様に動作する。
発光チップＣ１（Ｃ）の転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…および発光サイリスタＬ１、Ｌ２、Ｌ３、…のアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）が供給される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…の各カソード端子は、「Ｈ」に設定された第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…の各カソード端子は、「Ｈ」に設定された第２転送信号線７３に接続されているので、各転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」である。よって、各転送サイリスタＴはオフ状態にある。
同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…の各カソード端子は、「Ｈ」に設定された記憶信号線７４に接続されているので、アノード端子およびカソード端子がともに「Ｈ」となり、各記憶サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬ１、Ｌ２、Ｌ３、…の各カソード端子は、「Ｈ」に設定された点灯信号φＩ（発光チップＣ１では点号信号φＩ１）に接続されているので、各発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、各発光サイリスタＬはオフ状態にある。
一方、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬのゲート端子Ｇｔ、Ｇｍ、Ｇｌは、それぞれが電源線抵抗Ｒｔ、Ｒｍを介して、電源線７１に接続されている。電源線７１は、Ｖｇａ端子を介して電源電位Ｖｇａが供給されている。よって、これらのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位は、後述する場合を除いて、電源電位Ｖｇａ（−３．３Ｖ）になっている。
さて、図５中の転送サイリスタ列の一端側のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｓのカソード端子に接続されている。スタートダイオードＤｓのアノード端子は、「Ｈ」に設定された第２転送信号線７３に接続されている。すると、ゲート端子Ｇｔ１に接続されたスタートダイオードＤｓのカソード端子は、電源線抵抗Ｒｔを介して電源線７１に接続されているので、「Ｌ」（−３．３Ｖ）の電位になろうとする。一方、アノード端子の電位は「Ｈ」（０Ｖ）であるので、スタートダイオードＤｓは順方向に電界が印加（順バイアス）された状態になる。すると、スタートダイオードＤｓのカソード端子（ゲート端子Ｇｔ１）の電位は、スタートダイオードＤｓのアノード端子の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。
すると、前述したように、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．３Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた−２．６Ｖとなる。
なお、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｃ１を介して接続されているため、ゲート端子Ｇｔ１の電位（−１．３Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．３Ｖ）を引いた−２．６Ｖの電位になる。よって、転送サイリスタＴ２のしきい電圧は−３．９Ｖになる。
なお、転送サイリスタＴ３のゲート端子Ｇｔ３は、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されているため、ゲート端子Ｇｔ３の電位は上述の算法によると−３．９Ｖと計算される。しかし、ゲート端子Ｇｔ３は電源線抵抗Ｒｔ３を介して電源電位Ｖｇａ（「Ｌ」：−３．３Ｖ）に接続されている。このため、ゲート端子Ｇｔ３の電位は−３．３Ｖより低い値になることはなく、−３．３Ｖである。よって、転送サイリスタＴ３のしきい電圧は−４．６Ｖである。番号が４以上の転送サイリスタＴのしきい電圧も同様である。
同様に、記憶サイリスタＭ１のゲート端子Ｇｍ１（発光サイリスタＬ１のゲート端子Ｇｌ１も同じ）はゲート端子Ｇｔ１に接続ダイオードＤｍ１を介して接続されているので、記憶サイリスタＭ１のゲート端子Ｇｍ１（ゲート端子Ｇｌ１）の電位はゲート端子Ｇｔ１の電位（−１．３Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．３Ｖ）を引いた−２．６Ｖになる。よって、記憶サイリスタＭ１（発光サイリスタＬ１）のしきい電圧は−３．９Ｖになる。
なお、記憶サイリスタＭ２のゲート端子Ｇｍ２（発光サイリスタＬ２のゲート端子Ｇｌ２も同じ）の電位は、ゲート端子Ｇｔ１に対して結合ダイオードＤｃ１と接続ダイオードＤｍ２とを介して接続されている。しかし、ゲート端子Ｇｍ２は電源線抵抗Ｒｍ２により電源線７１に接続されているため、前述した転送サイリスタＴ３の場合と同様に、記憶サイリスタＭ２のゲート端子Ｇｍ２（発光サイリスタＬ２のゲート端子Ｇｌ２も同じ）の電位は−３．３Ｖになる。このため、記憶サイリスタＭ２（発光サイリスタＬ２）のしきい電圧は−４．６Ｖになる。３以上の番号の記憶サイリスタＭ（発光サイリスタＬ）についても同様である。
なお、サイリスタのしきい電圧が変化しても、第１転送信号φ１および第２転送信号φ２、記憶信号φｍ１（φｍ）、点灯信号φＩ１（φＩ）は「Ｈ」（０Ｖ）であるので、すべての転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬはオフ状態にある。
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．６Ｖの転送サイリスタＴ１がターンオンする。しかし、第１転送信号φ１が供給される転送サイリスタＴ３以降の奇数番号の転送サイリスタＴは、しきい電圧が−４．６Ｖであるので、ターンオンしない。一方、しきい電圧が−３．９Ｖである転送サイリスタＴ２は、第２転送信号φ２が「Ｈ」（０Ｖ）であるので、ターンオンしない。そして、４以上の偶数番号の転送サイリスタＴはしきい電圧が−４．６Ｖであるので、ターンオンしない。
なお、時刻ｂにおいては、いずれの記憶サイリスタＭおよび発光サイリスタＬは、記憶信号φｍ１（φｍ）および点灯信号φＩ１（φＩ）が「Ｈ」を維持しているので、ターンオンしない。すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１に限られる。
転送サイリスタＴ１がターンオンすると、前述したように、ゲート端子Ｇｔ１の電位は、アノード端子の電位である「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（第１転送信号線７２）の電位は、アノード端子の電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。
すると、結合ダイオードＤｃ１のアノード端子の電位はゲート端子Ｇｔ１の電位の０Ｖとなり、結合ダイオードＤｃ１のカソード端子であるゲート端子Ｇｔ２の電位は−２．６Ｖであったので、結合ダイオードＤｃ１は順バイアス状態となる。すると、ゲート端子Ｇｔ２の電位はゲート端子Ｇｔ１の電位（０Ｖ）から結合ダイオードＤｃ１の拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−２．６Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｃ２を介して接続されたゲート端子Ｇｔ３の電位は、これまでと同様に計算できて、−２．６Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３．９Ｖになる。これに引き続く番号が４以上の転送サイリスタＴのゲート端子Ｇｔの電位は、電源電位Ｖｇａ（−３．３Ｖ）の電位が維持され、番号が４以上の転送サイリスタＴのしきい電圧は−４．６Ｖが維持される。
転送サイリスタＴ１がターンオンし、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）になると、接続ダイオードＤｍ１が順バイアスになって、ゲート端子Ｇｍ１（ゲート端子Ｇｌ１も同じ）の電位は、ゲート端子Ｇｔ１の電位（０Ｖ）から接続ダイオードＤｍ１の拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。すると、記憶サイリスタＭ１（発光サイリスタＬ１も同じ）のしきい電圧は−２．６Ｖになる。
なお、隣接する記憶サイリスタＭ２のゲート端子Ｇｍ２（ゲート端子Ｇｌ２も同じ）は、直列に接続された結合ダイオードＤｃ１および接続ダイオードＤｍ２を介してゲート端子Ｇｔ１に接続されているので、−２．６Ｖの電位となる。よって、記憶サイリスタＭ２（発光サイリスタＬ２も同じ）のしきい電圧は−３．９Ｖとなる。
そして、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は電源電位Ｖｇａの−３．３Ｖを維持する。よって、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−４．６Ｖを維持している。
以上説明したように、時刻ｂの直後（ここで直後とは、時刻ｂにおける信号の電位の変化によってサイリスタなどの状態の変化が生じた後をいう。）においては、転送サイリスタＴ１のみがオン状態にある。
（動作状態）
時刻ｃにおいて、記憶信号φｍ１（φｍ）が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．６Ｖである記憶サイリスタＭ１がターンオンする。しかし、記憶サイリスタＭ２は、しきい電圧が−３．９Ｖ、３以上の番号の記憶サイリスタＭは、しきい電圧が−４．６Ｖであるので、いずれもターンオンしない。
すなわち、時刻ｃにおいてターンオンするのは記憶サイリスタＭ１に限られる。
そして、電流Ｊ（Ｍ１）に示すように、ターンオンした記憶サイリスタＭ１にオン電流Ｊｏが流れる。
記憶サイリスタＭ１がターンオンすると、転送サイリスタＴ１の場合と同様に、ゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。すると、発光サイリスタＬ１のゲート端子Ｇｌ１はゲート端子Ｇｍ１に接続されているので、発光サイリスタＬ１のしきい電圧が−１．３Ｖになる。
なお、記憶サイリスタＭ２のゲート端子Ｇｍ２（発光サイリスタＬ２のゲート端子Ｇｌ２）は、−１．３Ｖとなったゲート端子Ｇｔ２に順バイアスの接続ダイオードＤｍ２を介して接続されているので、−２．６Ｖの電位となる。すると、記憶サイリスタＭ２（発光サイリスタＬ２）のしきい電圧は−３．９Ｖとなる。
しかし、番号が３以上の記憶サイリスタＭ（発光サイリスタＬ）は、ゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位が−３．３Ｖであるので、しきい電圧が−４．６Ｖである。
よって、時刻ｃにおいて、番号が２以上の記憶サイリスタＭはターンオンできない。
また、点灯信号φＩ１（φＩ）は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１および記憶サイリスタＭ１がオン状態を維持している。
なお、前述したように、ターンオンした記憶サイリスタＭ１のカソード端子の電位は、アノード端子の電位（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。しかし、記憶サイリスタＭ１は抵抗Ｒｎ１を介して記憶信号線７４に接続されているため、記憶信号線７４は「Ｌ」（−３．３Ｖ）の電位を維持している。
ここまで、発光チップＣ１（Ｃ）のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）およびダイオード（結合ダイオードＤｃ、接続ダイオードＤｍ）の動作を個別に説明してきた。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
すなわち、サイリスタがターンオンすると、そのゲート端子（ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌ）の電位が「Ｈ」（０Ｖ）になる。
すると、「Ｈ」（０Ｖ）の電位になったゲート端子にダイオードを介さないで接続されたゲート端子を有するサイリスタのしきい電圧は−１．３Ｖになる。
次に、「Ｈ」（０Ｖ）の電位になったゲート端子に順バイアスのダイオード１段（１個）を介して接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧は−２．６Ｖになる。
さらに、電位が「Ｈ」（０Ｖ）になったゲート端子に順バイアスのダイオード２段（直列接続した２個）を介して接続されたゲート端子の電位は、「Ｈ」（０Ｖ）から２×拡散電位Ｖｄ（１．３Ｖ）を引いた−２．６Ｖになる。そして、このゲート端子を有するサイリスタのしきい電圧は−３．９Ｖになる。
そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオード３段以上を介して接続されたゲート端子には、電源線抵抗（Ｒｔ、Ｒｍ）を介して電源電位Ｖｇａ（−３．３Ｖ）が供給されるため、もはや電位が「Ｈ」（０Ｖ）になったゲート端子の影響が及ばず、電源電位Ｖｇａ（−３．３Ｖ）の電位が維持される。そして、このゲート端子を有するサイリスタのしきい電圧は−４．６Ｖとなる。
そして、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオードを介さないで接続されたサイリスタおよび順バイアスのダイオード１段で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位またはこれ以上の電位でターンオンしうる。一方、順バイアスのダイオード２段以上で接続されたゲート端子を有するサイリスタは、「Ｌ」（−３．３Ｖ）の電位ではターンオンしない。
よって、電位が「Ｈ」（０Ｖ）になったゲート端子にダイオードを介さないで接続されたゲート端子を有するサイリスタおよび順バイアスのダイオード１段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、それぞれのタイミングにおいて、電位が「Ｈ」（０Ｖ）になったゲート端子とダイオードを介さないで接続されたゲート端子を有するサイリスタおよび順バイアスのダイオード１段で接続されたゲート端子を有するサイリスタについてのみ説明する。そして、それぞれのタイミングにおいて、ターンオンしないサイリスタおよびこれらのサイリスタのゲート端子の電位、しきい電圧の変化についての説明を省略する。
なお、電位が「Ｈ」（０Ｖ）になったゲート端子と逆バイアスのダイオードで接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響は及ばないので、その逆バイアスのダイオードで接続されたゲート端子を有するサイリスタおよびそのゲート端子の電位、しきい電圧の変化についての説明も省略する。
さて、図７に戻って発光チップＣ１（Ｃ）の動作の続きを説明する。
時刻ｄにおいて、記憶信号φｍ１（φｍ）を「Ｌ」から「Ｈ」に移行する。すると、記憶サイリスタＭ１のアノード端子とカソード端子とが同じ電位「Ｈ」になるため、記憶サイリスタＭ１がターンオフする。このため、電流Ｊ（Ｍ１）に示すように、記憶サイリスタＭ１に電流は流れなくなる。
すると、ゲート端子Ｇｍ１は電源線抵抗Ｒｍ１を介して電源電位Ｖｇａ（−３．３Ｖ）と接続されているので、ゲート端子Ｇｍ１の電位は「Ｈ」（０Ｖ）から電源電位Ｖｇａ（−３．３Ｖ）へと変化を開始する。すなわち、ゲート端子Ｇｍ１の寄生容量に蓄積された電荷が、電源線抵抗Ｒｍ１を介して放電される。
時刻ｄの直後においては、転送サイリスタＴ１のみがオン状態を維持している。
時刻ｅにおいて、第２転送信号φ２を「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−２．６Ｖになっている転送サイリスタＴ２がターンオンする。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ２に順バイアスのダイオード１段（結合ダイオードＤｃ２）で接続された転送サイリスタＴ３のしきい電圧が−２．６Ｖになる。同様に、ゲート端子Ｇｔ２にダイオード１段（接続ダイオードＤｍ２）で接続された記憶サイリスタＭ２および発光サイリスタＬ２のしきい電圧が共に−２．６Ｖになる。
このとき、転送サイリスタＴ１はオン状態を維持している。このため、奇数番号の転送サイリスタＴ１、Ｔ３、…のカソード端子が接続された第１転送信号線７２の電位は、オン状態の転送サイリスタＴ１によって拡散電位Ｖｄ（−１．３Ｖ）に維持されている。よって、転送サイリスタＴ３はターンオンできない。
時刻ｅの直後においては、転送サイリスタＴ１、Ｔ２が共にオン状態を維持している。
さて、時刻ｆにおいて、第１転送信号φ１を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ１は、カソード端子とアノード端子とが同じ電位「Ｈ」になるため、もはやオン状態を維持できずターンオフする。
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は、電源線抵抗Ｒｔ１を介して電源線７１に接続されているので、電源電位Ｖｇａ（−３．３Ｖ）へ向かって変化し始める。これにより、転送サイリスタＴ１と転送サイリスタＴ２との間の結合ダイオードＤｃ１は逆バイアスとなる。すると、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１には及ばなくなる。
すなわち、前述したように、逆バイアスのダイオードで接続されたゲート端子には、電位が「Ｈ」（０Ｖ）になった影響は及ばない。
時刻ｆの直後においては、転送サイリスタＴ２がオン状態を維持している。
時刻ｇにおいて、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ２は、しきい電圧が−２．６Ｖになっているので、ターンオンする。
ゲート端子Ｇｍ１は、時刻ｄにおいて、「Ｈ」（０Ｖ）から電源電位Ｖｇａ（−３．３Ｖ）へと電位変化を開始している。そして、この電位変化は、ゲート端子Ｇｍ１の寄生容量と電源線抵抗Ｒｍ１とによる時定数によって決まる。時刻ｇにおいて、ゲート端子Ｇｍ１の電位が−２Ｖ以上を維持していれば、記憶サイリスタＭ１のしきい電圧は−３．３Ｖ以上となる。よって、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する時刻ｇにおいて、ゲート端子Ｇｍ１の電位が−２Ｖ以上を維持していれば、記憶サイリスタＭ１もターンオンする。
記憶サイリスタＭ１およびＭ２がターンオンすると、電流Ｊ（Ｍ１）およびＪ（Ｍ２）に示すように、記憶サイリスタＭ１およびＭ２にオン電流Ｊｏが流れる。そして、ゲート端子Ｇｍ１およびＧｍ２の電位は「Ｈ」（０Ｖ）になる。
すなわち、時刻ｇの直後においては、転送サイリスタＴ２、記憶サイリスタＭ１およびＭ２がオン状態となっている。
次に、時刻ｈにおいて、記憶信号φｍ１（φｍ）を「Ｌ」から「Ｈ」に移行すると、記憶サイリスタＭ１およびＭ２のアノード端子およびカソード端子の電位が共に「Ｈ」になるので、記憶サイリスタＭ１およびＭ２は共にターンオフする。そして、時刻ｄでと同様に、ゲート端子Ｇｍ１およびＧｍ２の電位は、「Ｈ」（０Ｖ）から電源電位Ｖｇａ（−３．３Ｖ）に向かって変化を開始する。このため、電流Ｊ（Ｍ１）およびＪ（Ｍ２）に示すように、記憶サイリスタＭ１およびＭ２に電流は流れなくなる。
時刻ｈの直後においては、転送サイリスタＴ２がオン状態を維持している。
時刻ｉにおいて、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、しきい電圧が−２．６Ｖとなっている転送サイリスタＴ３がターンオンする。すると、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）まで上昇する。そして、ゲート端子Ｇｔ３に順バイアスのダイオード１段（結合ダイオードＤｃ３）で接続された転送サイリスタＴ４のしきい電圧が−２．６Ｖになる。同様に、ゲート端子Ｇｔ３にダイオード１段（接続ダイオードＤｍ３）で接続されたゲート端子Ｇｍ３（ゲート端子Ｇｌ３）を有する記憶サイリスタＭ３（発光サイリスタＬ３）のしきい電圧が−２．６Ｖになる。
このとき、転送サイリスタＴ２はオン状態を維持しているため、偶数番号の転送サイリスタＴ２、Ｔ４、…のカソード端子が接続された第２転送信号線７３の電位は、オン状態の転送サイリスタＴ２によって拡散電位Ｖｄ（−１．３Ｖ）に維持されている。よって、転送サイリスタＴ４はターンオンしない。
時刻ｉの直後においては、転送サイリスタＴ２、Ｔ３が共にオン状態を維持している。
時刻ｊにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ２は、カソード端子とアノード端子とが共に電位「Ｈ」になるため、もはやオン状態を維持できずターンオフする。
このとき、転送サイリスタＴ２のゲート端子Ｇｔ２は、電源線抵抗Ｒｔ２を介して電源線７１に接続されているので、「Ｈ」（０Ｖ）から電源電位Ｖｇａ（−３．３Ｖ）へと変化し始める。そして、転送サイリスタＴ２と転送サイリスタＴ３との間の結合ダイオードＤｃ２は逆バイアスとなり、ゲート端子Ｇｔ２には、「Ｈ」（０Ｖ）となったゲート端子Ｇｔ３の影響は及ばない。
時刻ｊの直後においては、転送サイリスタＴ３がオン状態を維持している。
時刻ｋから時刻ｍまでの書込期間Ｔ（Ｍ３）は、書込期間Ｔ（Ｍ１）の繰り返しである。そして、時刻ｇで説明したように、時刻ｋにおいて、記憶サイリスタＭ１およびＭ２のゲート端子Ｇｍ１およびＧｍ２の電位が−２Ｖ以上であれば、記憶サイリスタＭ１およびＭ２のしきい電圧は−３．３Ｖ以上である。よって、時刻ｋにおいて、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．６Ｖである記憶サイリスタＭ３に加えて、記憶サイリスタＭ１、Ｍ２もターンオンしうる。そして、電流Ｊ（Ｍ１）、Ｊ（Ｍ２）、Ｊ（Ｍ３）に示すように、記憶サイリスタＭ１、Ｍ２、Ｍ３にはオン電流Ｊｏが流れる。そして、これらのゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３の電位は０Ｖになる。
すなわち、時刻ｋの直後においては、転送サイリスタＴ３、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。また、記憶サイリスタＭ４のしきい電圧は−２．６Ｖになっている。
そして、時刻ｌにおいて、記憶信号φｍ１（φｍ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、記憶サイリスタＭ１、Ｍ２、Ｍ３がターンオフし、電流Ｊ（Ｍ１）、Ｊ（Ｍ２）、Ｊ（Ｍ３）に示すように、記憶サイリスタＭ１、Ｍ２、Ｍ３に電流が流れなくなる。また、記憶サイリスタＭ１、Ｍ２、Ｍ３のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３の電位は０Ｖから電源電位Ｖｇａ（−３．３Ｖ）へと変化を開始する。
次に、時刻ｍから時刻ｏまでの書込期間Ｔ（Ｍ４）について説明する。時刻ｍにおいて、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｓ」に移行する。時刻ｍにおいて、記憶サイリスタＭ４のしきい電圧は−２．６Ｖになっている。しかし、「Ｓ」は、「Ｌ」と異なり、しきい電圧が−２．６Ｖの記憶サイリスタＭをターンオンできない電位に設定されている。例えば、「Ｓ」は−２．５Ｖである。
しかし、記憶サイリスタＭ１、Ｍ２、Ｍ３のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３は、時刻ｌにおいて、０Ｖから−３．３Ｖへと電位の変化を開始している。そして、時刻ｍにおいて、これらのゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３の電位が−１．２Ｖ以上であれば、記憶サイリスタＭ１、Ｍ２、Ｍ３のしきい電圧は−２．５Ｖ以上となる。よって、時刻ｍにおいて、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｓ」（−２．５Ｖ）に移行すると、記憶サイリスタＭ１、Ｍ２、Ｍ３が再びターンオンする。しかし、前述したように、記憶サイリスタＭ４はターンオンしない。
記憶信号φｍ１（φｍ）が「Ｓ」であることにより、ターンオンした記憶サイリスタＭ１、Ｍ２、Ｍ３を流れる電流は、電流Ｊ（Ｍ１）、Ｊ（Ｍ２）、Ｊ（Ｍ３）に示すように、オン電流Ｊｏより小さい保持電流Ｊｓとなる。なお、記憶サイリスタＭ４は、オフ状態にあるので、電流Ｊ（Ｍ４）に示すように、電流が流れない。
よって、時刻ｍの直後においては、転送サイリスタＴ４および記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態となっている。
以上説明したように、時刻ｍにおいて、記憶サイリスタＭ１、Ｍ２、Ｍ３をオン状態に、記憶サイリスタＭ４をオフ状態に設定した。
すなわち、記憶信号φｍに、「Ｈ」および「Ｌ」に加えて「Ｓ」の電位レベルを設けることにより、記憶信号φｍの「Ｈ」から「Ｓ」への移行において、ターンオン後ターンオフした記憶サイリスタＭを再びターンオンさせ、まだターンオンしていない記憶サイリスタＭをターンオンさせないまま維持している。すなわち、「Ｓ」と「Ｌ」との二つのレベルを使い分けることにより、記憶サイリスタＭをターンオンさせるか否かを選択している。
このことから、記憶信号φｍ１（φｍ）が「Ｈ」から「Ｌ」に、または「Ｈ」から「Ｓ」に移行するときに、ターンオン後ターンオフした記憶サイリスタＭ（例えば、記憶サイリスタＭ１、Ｍ２、Ｍ３）のゲート端子Ｇｍの電位は、「Ｓ」の電位から拡散電位Ｖｄ（１．３Ｖ）を加えた値（「Ｓ」が−２．５Ｖの場合は−１．２Ｖ）以上であることが好ましい。
次の、時刻ｏから時刻ｐの書込期間Ｔ（Ｍ５）は、転送サイリスタＴおよび記憶サイリスタＭの番号は異なるが、書込期間Ｔ（Ｍ３）の繰り返しとなっている。同様に、時刻ｐから時刻ｑの書込期間Ｔ（Ｍ６）および時刻ｑから時刻ｒの書込期間Ｔ（Ｍ７）は、書込期間Ｔ（Ｍ４）の繰り返しである。よって、詳細な説明は省略する。
次に、時刻ｒ以降を説明する。
時刻ｒにおいて、記憶信号φｍ１（φｍ）を、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、記憶サイリスタＭ８は、書込期間Ｔ（Ｍ７）において、しきい電圧が−２．６Ｖになっているので、ターンオンする。そして、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５の電位は、前述したように−１．２Ｖ以上を維持しているので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５のそれぞれのしきい電圧は−２．５Ｖ以上である。よって、時刻ｒにおいて、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５もターンオンする。
すなわち、時刻ｒの直後においては、転送サイリスタＴ８および記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がオン状態となっている。
記憶サイリスタＭの電流を見ると、電流Ｊ（Ｍ１）、Ｊ（Ｍ２）、Ｊ（Ｍ３）、Ｊ（Ｍ５）、Ｊ（Ｍ８）に示すように、時刻ｒにおいて、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８にはオン電流Ｊｏが流れる。一方、電流Ｊ（Ｍ４）、Ｊ（Ｍ６）、Ｊ（Ｍ７）に示すように、記憶サイリスタＭ４、Ｍ６、Ｍ７には電流が流れない。
時刻ｓにおいて、記憶信号φｍ１（φｍ）が「Ｌ」から「Ｓ」に移行する。オン状態の記憶サイリスタＭのカソード電圧は−１．３Ｖであるので、これらの記憶サイリスタＭは、記憶レベル電位「Ｓ」（−２．５Ｖ）によってオン状態を維持する。
このとき、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８には、電流Ｊ（Ｍ１）、Ｊ（Ｍ２）、Ｊ（Ｍ３）、Ｊ（Ｍ５）、Ｊ（Ｍ８）に示すように、保持電流Ｊｓが流れる。一方、オフ状態にある記憶サイリスタＭ４、Ｍ６、Ｍ７には電流が流れない。
オン状態である記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８のそれぞれのゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は「Ｈ」（０Ｖ）になっている。よって、これらの、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８にそれぞれ接続されたゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ５、Ｇｌ８を有する発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８のしきい電圧は−１．３Ｖである。一方、オフ状態の記憶サイリスタＭ４、Ｍ６、Ｍ７のそれぞれのゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７は、電源線抵抗Ｒｍ４、Ｒｍ６、Ｒｍ７を介して電源電位Ｖｇａ（−３．３Ｖ）に接続されているので、−３．３Ｖが維持されている。よって、ゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７にそれぞれ接続されたゲート端子Ｇｌ４、Ｇｌ６、Ｇｌ７を有する発光サイリスタＬ４、Ｌ６、Ｌ７のしきい電圧は−４．６Ｖである。
一方、転送サイリスタＴ８はオン状態にあるので、ゲート端子Ｇｔ８の電位は０Ｖになっている。このゲート端子Ｇｔ８に順バイアスのダイオード２段（結合ダイオードＤｃ８および図示しない接続ダイオードＤｍ９）で接続された発光サイリスタＬ８に隣接して設けられている発光サイリスタＬ９（図示せず）のゲート端子Ｇｌ９（図示せず）の電位は−２．６Ｖである。よって、発光サイリスタＬ９のしきい電圧は−３．９Ｖである。また、番号が１０以上の発光サイリスタＬのしきい電圧は、これらのゲート端子Ｇｌの電位が電源電位Ｖｇａ（−３．３Ｖ）であるので、−４．６Ｖである。
すなわち、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８のしきい電圧は−１．３Ｖ、発光サイリスタＬ４、Ｌ６、Ｌ７のしきい電圧は−４．６Ｖ、発光サイリスタＬ９のしきい電圧は−３．９Ｖ、１０以上の番号の発光サイリスタＬのしきい電圧は−４．６Ｖである。
そして、記憶信号φｍ１（φｍ）は時刻ｕまで「Ｓ」を維持する。この間、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８はオン状態を維持している。
上記においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５に加え、発光サイリスタＬ８も点灯させるとして、書込期間Ｔ（Ｍ８）の開始時刻ｒにおいて、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」に移行した。しかし、発光サイリスタＬ８を点灯させない場合は、書込期間Ｔ（Ｍ８）の開始時刻ｒにおいて、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｓ」に移行することになる。
ここで、点灯信号φＩ１（φＩ）の電位「Ｌｅ」を説明するため、発光サイリスタＬ８を点灯させない場合の、発光サイリスタＬ８のしきい電圧について説明する。
発光サイリスタＬ８を点灯させない場合は、時刻ｒにおいて、記憶信号φｍ１（φｍ）を、「Ｈ」（０Ｖ）から「Ｓ」（−２．５Ｖ）に移行する。しかし、記憶サイリスタＭ８のしきい電圧は−２．６Ｖであるので、記憶サイリスタＭ８はターンオンしない。一方、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５の電位は、前述したように−１．２Ｖ以上を維持しているので、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５のそれぞれのしきい電圧は−２．５Ｖ以上である。よって、時刻ｒにおいて、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５はターンオンする。すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５は共に０Ｖになる。これらのゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５に接続されたゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ５の電位も共に０Ｖとなるので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５のしきい電圧は共に−１．３Ｖになる。
さて、転送サイリスタＴ８がオン状態にあることから、そのゲート端子Ｇｔ８の電位は０Ｖになっている。すると、発光サイリスタＬ８のゲート端子Ｇｌ８は順バイアスのダイオード１段（接続ダイオードＤｍ８）でゲート端子Ｇｔ８と接続されているので、ゲート端子Ｇｌ８の電位は−１．３Ｖになる。よって、発光サイリスタＬ８のしきい電圧は−２．６Ｖとなる。すなわち、点灯させない発光サイリスタＬのしきい電圧が−２．６Ｖになる場合があることが分かる。
なお、発光サイリスタＬ８を除く、他の発光サイリスタＬのしきい電圧は、前述した発光サイリスタＬ８も点灯させる場合と同じである。
すなわち、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５のしきい電圧は−１．３Ｖ、発光サイリスタＬ４、Ｌ６、Ｌ７のしきい電圧は−４．６Ｖ、発光サイリスタＬ８のしきい電圧は−２．６Ｖ、発光サイリスタＬ９のしきい電圧は−３．９Ｖ、１０以上の番号の発光サイリスタＬのしきい電圧は−４．６Ｖである。
この間、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５はオン状態を維持している。
以上説明したように、点灯させる発光サイリスタＬのしきい電圧は−１．３Ｖであるが、点灯させない発光サイリスタＬのしきい電圧は−２．６Ｖ以下（≦−２．６Ｖ）である。
よって、点灯させる発光サイリスタＬのみを点灯するためには、点灯信号φＩ１（φＩ）の点灯レベル電位「Ｌｅ」を−２．６Ｖを超え且つ−１．３Ｖ以下（−２．６Ｖ＜「Ｌｅ」≦−１．３Ｖ）に設定することになる。
時刻ｔにおいて、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」に移行する。すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は、しきい電圧が−１．３Ｖであるので、ターンオンして点灯（発光）する。このとき、点灯信号φＩ１（φＩ）は電流駆動で供給されるので、点灯信号線７５の電位はオン状態の発光サイリスタＬのカソード端子の電位になることなく、複数の発光サイリスタＬを同時に点灯させうる。
しかし、これらの発光サイリスタＬを除く、他の発光サイリスタＬは、しきい電圧が−２．６Ｖ以下であるので、ターンオンせず点灯（発光）しない。
よって、時刻ｔの直後においては、転送サイリスタＴ８、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がオン状態を、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
時刻ｕにおいて、記憶信号φｍ１（φｍ）を「Ｓ」から「Ｈ」に移行する。すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８は、それぞれのカソード端子とアノード端子とが共に電位「Ｈ」になるので、もはやオン状態を維持できず、ターンオフする。電流Ｊ（Ｍ１）〜電流Ｊ（Ｍ８）に示すように、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８には電流が流れなくなる。
同じ時刻ｕにおいて、第１転送信号φ１を「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−２．６Ｖとなっていた転送サイリスタＴ９がターンオンする。そして、転送サイリスタＴ１０のしきい電圧を−２．６Ｖにする。さらに、転送サイリスタＴ９（図５では図示せず）のゲート端子Ｇｔ９（図５では図示せず）が０Ｖになるので、順方向ダイオード１段（接続ダイオードＤｍ９（図５では図示せず））で接続された記憶サイリスタＭ９（図５では図示せず）のゲート端子Ｇｍ９（図５では図示せず）の電位が−１．３Ｖになり、記憶サイリスタＭ９のしきい電圧が−２．６Ｖになる。このとき、記憶信号φｍ１（φｍ）が「Ｓ」を維持していても、記憶サイリスタＭ９はターンオンしない。また、記憶信号φｍ１（φｍ）が「Ｈ」に移行していても、記憶サイリスタＭ９はターンオンしない。
時刻ｕの直後においては、転送サイリスタＴ８、Ｔ９がオン状態を、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
なお、本実施の形態では、時刻ｕにおいて、記憶信号φｍ１（φｍ）の「Ｓ」から「Ｈ」への移行と第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っている。上述したように、記憶サイリスタＭ９は記憶信号φｍ１（φｍ）が「Ｓ」であっても、「Ｈ」であっても、ターンオンしないので、これらの移行のいずれを先に行ってもよい。
時刻ｖにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ８は、カソード端子とアノード端子とが共に電位「Ｈ」になるので、もはやオン状態を維持できず、ターンオフする。
時刻ｖの直後においては、転送サイリスタＴ９がオン状態、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
時刻ｘにおいて、点灯信号φＩ１（φＩ）が「Ｌｅ」から「Ｈ」に移行する。すると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は、それぞれのカソード端子とアノード端子とが共に電位「Ｈ」になって、もはやオン状態を維持できずターンオフし、消灯する。すなわち、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は、時刻ｔから時刻ｘの間（点灯期間ｔ４）点灯していたことになる。
時刻ｘの直後においては、転送サイリスタＴ９がオン状態を維持している。
そして、時刻ｙにおいて、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−２．６Ｖとなっていた記憶サイリスタＭ９がターンオンする。
時刻ｙ以降は、図６に示すグループ＃Ｂ（発光サイリスタＬ９〜Ｌ１６）を駆動する点灯制御期間Ｔ（＃Ｂ）となる。点灯制御期間Ｔ（＃Ｂ）は、画像データにより設定される記憶信号φｍ１（φｍ）を除いて、点灯制御期間Ｔ（＃Ａ）の繰り返しになる。すなわち、点灯制御期間Ｔ（＃Ｂ）の時刻ｙは点灯制御期間Ｔ（＃Ａ）の時刻ｃに対応する。これ以降の点灯制御期間Ｔ（＃Ｃ）、…についても同様である。
本実施の形態では、画像データ“１１１０１００１”に対応して、点灯制御期間Ｔ（＃Ａ）の点灯期間ｔ４において、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を同時に点灯（発光）させている。
以上説明したことは以下のように説明できる。
本実施の形態においては、転送サイリスタＴは、第１転送信号φ１および第２転送信号φ２によって、隣り合う２つの転送サイリスタＴがともにオン状態になる期間（例えば時刻ｅから時刻ｆの間）を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定されている。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」である期間では、１個の転送サイリスタＴのみがオン状態になっている（例えば、図７における時刻ｆから時刻ｉでは転送サイリスタＴ２のみがオン状態）。
転送サイリスタＴがオン状態になると、そのゲート端子Ｇｔの電位が「Ｈ」（０Ｖ）に上昇して、ゲート端子Ｇｍが接続された記憶サイリスタＭのしきい電圧が高くなる（−２．６Ｖ）。１個の転送サイリスタＴのみがオン状態にあるタイミング（例えば、図７の時刻ｃ、ｇ、ｋ）において、記憶信号φｍを「Ｌ」（−３．３Ｖ）にすると、しきい電圧が高くなった記憶サイリスタＭがターンオンする。そして、そのゲート端子Ｇｍの電位が「Ｈ」（０Ｖ）に上昇する。一方、記憶信号φｍを「Ｈ」と「Ｌ」との間の「Ｓ」（−２．５Ｖ）にすると、しきい電圧が高くなった記憶サイリスタＭはターンオンしない。
その後、ターンオンした記憶サイリスタＭをターンオフする。すると、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位は、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に向かって変化していく。しかし、ゲート端子Ｇｍの電位が予め定められた電位（−１．２Ｖ）を超えて低下する前に、再び、記憶信号φｍを「Ｌ」（−３．３Ｖ）または「Ｓ」（−２．５Ｖ）に移行させることで、ターンオン後ターンオフした記憶サイリスタＭを再びターンオンさせる（例えば、時刻ｇ、ｋ、ｍ）。
このように、１個の転送サイリスタＴのみがオン状態になっているタイミングで、画像データに応じて発光サイリスタＬを点灯させる（例えば、画像データが“１”）場合は記憶信号φｍを「Ｌ」（−３．３Ｖ）に、発光サイリスタＬを点灯させない（例えば、画像データが“０”）場合は記憶信号φｍを「Ｓ」（−２．５Ｖ）に移行することで、画像データが“１”に対応する（点灯させる）発光サイリスタＬと同じ番号の記憶サイリスタＭのみをターンオンさせる。
ターンオンした記憶サイリスタＭは、ターンオフしても再びターンオンするので、点灯させる発光サイリスタＬの位置（番号）を記憶している。このとき、点灯させる発光サイリスタＬの数は複数であってよい。予め定められたビット数に対応する書込期間Ｔ（Ｍ）が終了した時点（本実施の形態では、時刻ｒ）において、点灯させる発光サイリスタＬに対応する記憶サイリスタＭがすべてターンオンしている。
記憶サイリスタＭがオン状態にあると、同じ番号の発光サイリスタＬのしきい電圧が上昇する（−１．３Ｖ）ので、点灯信号φＩを「Ｈ」から「Ｌｅ」に移行することで、オン状態にある記憶サイリスタＭと同じ番号の発光サイリスタＬがターンオンして点灯（発光）する。
すなわち、記憶サイリスタＭは、画像データに応じて、点灯させる発光サイリスタＬの位置（番号）を記憶する機能（ラッチ機能）を有している。
そして、記憶信号φｍの「Ｌ」は、画像データに基づいて、点灯させる発光サイリスタＬの位置（番号）を記憶させるための信号として働き、記憶信号φｍの「Ｓ」は、新たに記憶サイリスタＭをターンオンしないが、ターンオン後ターンオフした記憶サイリスタＭを再びターンオンさせるための信号（リフレッシュ信号）として働いている。すなわち、記憶サイリスタＭのターンオンした記憶が、発光サイリスタＬがターンオンして点灯（発光）するまで維持されている。
なお、発光サイリスタＬが点灯（発光）すると、もはや記憶サイリスタＭは点灯させる発光サイリスタＬの位置（番号）を記憶している必要がなくなる。記憶サイリスタＭの記憶（ターンオンした履歴）のリセットには、記憶信号φｍを「Ｌ」（−３．３Ｖ）に移行させても、ターンオン後ターンオフした記憶サイリスタＭが再びターンオンしないよう、記憶サイリスタＭのしきい電圧を低く（＜−３．３Ｖ）、すなわちゲート端子Ｇｍの電位を低く（＜−２Ｖ）すればよい。前述したように、ゲート端子Ｇｍの電位は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍとの時定数にしたがって変化する。よって、例えば、記憶信号φｍを「Ｈ」にしたのち、再び「Ｌ」にするまでのリセット期間ｔ５（図７の時刻ｕから時刻ｙまで）を、ゲート端子Ｇｍの電位が低くなるように長く設定すればよい。
本実施の形態における駆動方法は、いわゆるダイナミック駆動である。記憶サイリスタＭのゲート端子Ｇｍの電位（電荷）が予め定められた電位を超えて低くならない間に、リフレッシュを繰り返すことで、ターンオンした記憶サイリスタＭを記憶し続けるようにしている。
なお、ターンオンしない記憶サイリスタＭのしきい電圧は、前述したように−３．９Ｖまたは−４．６Ｖに維持されているので、オフ状態を維持する。
また、記憶サイリスタＭのカソード端子は抵抗Ｒｎを介して、記憶信号φｍが供給される記憶信号線７４に接続されている。オン状態の記憶サイリスタＭのカソード端子は、アノード端子（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた電位となるが、抵抗Ｒｎにより、記憶信号線７４は記憶信号φｍの電位を維持する。これにより、複数の記憶サイリスタＭを同時にオン状態にしうる。
なお、図４の回路において、点灯信号φＩは、電流駆動されることが好ましい。そして、発光点（発光サイリスタＬ）毎の発光量のばらつきを抑制するため、同時に点灯させる発光点（発光サイリスタＬ）の個数に応じて、供給する電流の値を変化させることが好ましい。上記の説明では、点灯信号φＩは電流駆動により供給されるとし、１の点灯期間ｔ４において、複数の発光サイリスタＬを点灯させるときは、発光サイリスタＬの数に応じた電流が供給されているとして説明した。
これに対し、点灯信号φＩを一定電圧で駆動（電圧駆動）すると、点灯（発光）している発光サイリスタＬに流れる電流は一定となる。この場合、１つの点灯期間に複数の発光サイリスタＬを点灯させるためには、記憶サイリスタＭと記憶信号線７４との間に設けた抵抗Ｒｎのように、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設ければよい。そうでないと、オン状態になった１つの発光サイリスタＬにより、点灯信号線７５の電位が、アノード端子の電位から拡散電位Ｖｄを引いた電位（−１．３Ｖ）になるので、もはや他の発光サイリスタＬがターンオンせず点灯しえなくなってしまうためである。
点灯信号φＩを電流駆動すれば、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設けなくともよい。このとき、発光チップＣに流れる電流Ｉは、電源の電位Ｖ、拡散電位Ｖｄおよび外付け抵抗Ｒとから、Ｉ＝（Ｖ−Ｖｄ）／Ｒとなる。よって、１つの点灯期間ｔ４において同時に点灯（発光）している複数の発光サイリスタＬのそれぞれに流れる電流は、Ｉを点灯（発光）している発光サイリスタＬの数で割った値となる。すると、１つの点灯期間において同時に点灯（発光）している発光サイリスタＬの数によって、それぞれの発光サイリスタＬに流れる電流が異なり、発光サイリスタＬの光量が異なってしまう。そこで、点灯させる発光サイリスタＬの数に応じて、供給する電流値を変化させることが好ましい。
１つの点灯期間ｔ４において同時に点灯させる発光サイリスタＬの数は、発光チップＣに与えられる画像データから分かるため、同時に点灯する発光サイリスタＬの数に応じて電流値を設定しうる。
ここで、図７により記憶サイリスタＭを流れる電流について説明する。なお、ここでは時刻ｃから時刻ｙまでの点灯制御期間Ｔ（＃Ａ）を対象とする。
記憶サイリスタＭ１は、前述したように、時刻ｃで、記憶信号φｍが「Ｈ」から「Ｌ」に移行することによって、ターンオンする。そして、時刻ｄで、記憶信号φｍが「Ｌ」から「Ｈ」に移行することによって、ターンオフする。すなわち、記憶サイリスタＭ１は、時刻ｃから時刻ｄの、記憶信号φｍが「Ｌ」である期間ｔ２で、オン状態となり、オン電流Ｊｏが流れる。時刻ｇで再びターンオンし、時刻ｈでターンオフする。この間も、オン電流Ｊｏが流れる。時刻ｋから時刻ｌにおいても同様である。時刻ｍで、記憶信号φｍが「Ｈ」から「Ｓ」に移行することによって、ターンオンし、時刻ｎで、記憶信号φｍが「Ｓ」から「Ｈ」に移行することによって、ターンオフする。この間は、カソード端子が「Ｓ」であるため、オン電流Ｊｏより少ない保持電流Ｊｓが流れる。同様にして、時刻ｏ、ｐ、ｑ、ｒから期間ｔ２の間、それぞれオン電流Ｊｏ、保持電流Ｊｓ、保持電流Ｊｓ、オン電流Ｊｏが流れる。よって、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏが流れる期間が５回、保持電流Ｊｓが流れる期間が３回ある。
記憶サイリスタＭ２においても、同様で、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏが流れる期間が４回、保持電流Ｊｓが流れる期間が３回ある。
記憶サイリスタＭ３においても、同様で、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏが流れる期間が３回、保持電流Ｊｓが流れる期間が３回ある。
記憶サイリスタＭ５においても、同様で、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏが流れる期間が２回、保持電流Ｊｓが流れる期間が２回ある。
記憶サイリスタＭ８においては、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏが流れる期間が１回ある。
これに対して、記憶サイリスタＭ４、Ｍ６、Ｍ７においては、時刻ｃから時刻ｓまでの期間に、オン電流Ｊｏも保持電流Ｊｓも流れない。
よって、記憶サイリスタＭ１〜Ｍ８では、オン電流Ｊｏが流れる期間が１５回、保持電流Ｊｓが流れる期間が１１回ある。
なお、点灯制御期間Ｔ（＃Ａ）において、保持電流Ｊｓが流れる時刻ｓから時刻ｕの期間を無視する。
さて、「Ｌ」を−３．３Ｖ、「Ｓ」を−２．５Ｖ、期間ｔ１（書込期間Ｔ（Ｍ）と同じ。）を１００ｎｓｅｃ、期間ｔ２を１０ｎｓｅｃとする。そして、記憶サイリスタＭのカソード端子に接続された抵抗Ｒｎを１ｋΩとする。オン状態の記憶サイリスタのカソード端子の電位は、アノード端子の電位（「Ｈ」（０Ｖ））から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖである。
これらのことから、オン電流Ｊｏが流れる期間においては、抵抗Ｒｎの両端に−２Ｖ（＝（−３．３Ｖ）−（−１．３Ｖ））の電圧が印加される。よって、オン電流Ｊｏは２ｍＡ（＝２Ｖ／１ｋΩ）となる。
一方、保持電流Ｊｓが流れる期間においては、抵抗Ｒｎの両端に−１．２Ｖ（＝（−２．５Ｖ）−（−１．３Ｖ））の電圧が印加される。よって、保持電流Ｊｓは１．２ｍＡ（＝１．２Ｖ／１ｋΩ）となる。
すると、時刻ｃから時刻ｓにおける記憶サイリスタＭおよび抵抗Ｒｎで消費されるエネルギは、１．３２ｎＪ（＝１５回×１０ｎｓｅｃ×２ｍＡ×３．３Ｖ＋１１回×１０ｎｓｅｃ×１．２ｍＡ×２．５Ｖ）と算出される。
さて、時刻ｃから時刻ｓまでの期間は７１０ｎｓである。そして、発光デューティ（発光期間ｔ４が点灯制御期間Ｔ（＃Ａ）に占める割合）を５０％として、点灯制御期間Ｔ（＃Ａ）を１４２０ｎｓとする。
すると、上記の時刻ｃから時刻ｙにおける記憶サイリスタＭおよび抵抗Ｒｎで消費されるエネルギは、０．９３ｍＷの平均消費電力となる。
さて、発光部６３に戻って考える。前述したように、発光部６３の発光チップＣ２〜Ｃ６０は発光チップＣ１と並行して動作している。発光チップＣ１の発光サイリスタＬ１〜Ｌ８の点灯制御の点灯制御期間Ｔ（＃Ａ）において、発光部６３の他の発光チップＣ２〜Ｃ６０のそれぞれの発光サイリスタＬ１〜Ｌ８が、並行して点灯制御される。
同様に、発光チップＣ１の発光サイリスタＬ９〜Ｌ１６の点灯制御の点灯制御期間Ｔ（＃Ｂ）において、発光部６３の他の発光チップＣ２〜Ｃ６０のそれぞれの発光サイリスタＬ９〜Ｌ１６が、並行して点灯制御される。他の点灯制御期間Ｔ（＃Ｃ）、…においても同様である。
そして、発光サイリスタＬの点灯期間ｔ４は、点灯信号φＩが「Ｌｅ」になっている期間（図７の時刻ｔから時刻ｘ）で決まる。本実施の形態では、点灯信号φＩ（φＩ１〜φＩ３０）は、２個の発光チップＣあたり１つの点灯信号φＩが供給されている。よって、１つの点灯信号φＩが供給される発光チップＣ（例えば、図４の点灯信号φＩ１が供給される発光チップＣ１とＣ２）では、点灯期間ｔ４は同じとなる。しかし、グループ毎に点灯期間ｔ４を異なるように設定しうる（例えば、図６のグループ＃Ａと＃Ｂ）ので、発光チップＣのグループ毎に光量のばらつきを補正してもよい。
また、点灯信号φＩ毎に点灯期間ｔ４を設定して、発光チップＣ間の光量のばらつきを補正してもよい。
なお、点灯制御期間Ｔ（＃Ａ）においては、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を点灯（発光）させ、発光サイリスタＬ４、Ｌ６、Ｌ７を点灯させない（消灯）として説明した。前述したように、発光サイリスタＬを点灯するときは、記憶信号φｍを「Ｌ」に、点灯させないときは、「Ｓ」とすればよい。そして、記憶信号φｍは、図４に示したように、各発光チップＣに個別に供給されるので、発光サイリスタＬの点灯（発光）／非点灯を画像データに基づいて制御しうる。
図８は、本実施の形態を適用しない場合の、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。以下で説明することを除いて、図７に示した本実施の形態を適用した場合と同じである。すなわち、発光装置６５における信号発生回路１００の構成および信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との間の配線構成は、図４に示したと同じである。また、発光チップＣの回路構成は図５に示したと同じである。そして、点灯制御期間Ｔ（＃Ａ）において、画像データ“１１１０１００１”を印字するとする。
図８と、本実施の形態を適用した場合（図７）との違いは、時刻ｃから時刻ｒまでの記憶信号φｍ１（φｍ）の波形にある。ここでの駆動方法は、ダイナミック駆動ではなくスタティック駆動である。
本実施の形態を適用する場合で（図７）では、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位が予め定められた値を超えて低下する前に、記憶信号φｍを「Ｌ」または「Ｓ」として再びターンオンさせ、ターンオンした記憶が失われないようにしていた。
これに対し、本実施の形態を適用しない場合では、ターンオンした記憶サイリスタＭをターンオフせず、オン状態のままで維持している。
記憶信号φｍ１（φｍ）の波形について説明する。
記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ１）の開始時刻ｃで「Ｈ」から「Ｌ」に移行し、時刻ｄで「Ｌ」から「Ｓ」に移行する。そして、書込期間Ｔ（Ｍ１）の終了時刻である時刻ｇまで「Ｓ」を維持する。書込期間Ｔ（Ｍ２）の開始時刻でもある時刻ｇで「Ｓ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｓ」に移行する。そして、書込期間Ｔ（Ｍ２）の終了時刻である時刻ｋまで「Ｓ」を維持する。つまり、書込期間Ｔ（Ｍ２）の波形は、書込期間Ｔ（Ｍ１）の波形の繰り返しである。そして、その後の書込期間Ｔ（Ｍ３）でも繰り返されている。
しかし、記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ４）の開始時刻である時刻ｍでは「Ｓ」を維持し、書込期間Ｔ（Ｍ５）の開始時刻である時刻ｏで「Ｓ」から「Ｌ」に移行する。そして、書込期間Ｔ（Ｍ５）における記憶信号φｍ１（φｍ）の波形は、書込期間Ｔ（Ｍ１）の繰り返しである。書込期間Ｔ（Ｍ６）および書込期間Ｔ（Ｍ７）における記憶信号φｍ１（φｍ）の波形は、書込期間Ｔ（Ｍ４）の繰り返しである。そして、書込期間Ｔ（Ｍ８）の記憶信号φｍ１（φｍ）の波形は、本実施の形態の書込期間Ｔ（Ｍ８）の波形と同じである。
次に、記憶サイリスタＭの動作について説明する。
記憶信号φｍ１（φｍ）は、図８の時刻ｂの直後においては、転送サイリスタＴ１がオン状態で、記憶サイリスタＭ１のしきい電圧が−２．６Ｖになっている。
時刻ｃにおいて、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．６Ｖである記憶サイリスタＭ１がターンオンする。
次いで時刻ｄにおいて、記憶信号φｍ１（φｍ）が「Ｌ」から「Ｓ」に移行する。オン状態の記憶サイリスタＭ１のカソード端子の電位は、アノード端子の電位（「Ｈ」（０Ｖ））から拡散電位Ｖｄ（１．３Ｖ）を引いた−１．３Ｖである。すると、記憶サイリスタＭ１のオン状態は、−２．５Ｖの「Ｓ」で維持される。すなわち、時刻ｄにおいて、記憶サイリスタＭ１はターンオフしないでオン状態を維持している。
よって、電流Ｊ（Ｍ１）に示すように、記憶サイリスタＭ１には、時刻ｃから時刻ｄまではオン電流Ｊｏが流れ、時刻ｄから時刻ｆまでは保持電流Ｊｓが流れる。
同様に、時刻ｇにおいて、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、記憶サイリスタＭ２がターンオンする。一方、記憶サイリスタＭ１はオン状態を保っているので、流れる電流が保持電流Ｊｓからオン電流Ｊｏとなる。そして、記憶サイリスタＭ１には、時刻ｇから時刻ｈまでオン電流Ｊｏが流れ、時刻ｈから時刻ｋまで保持電流Ｊｓが流れる。一方、電流Ｊ（Ｍ２）に示すように、記憶サイリスタＭ２にも時刻ｇから時刻ｈまでオン電流Ｊｏが流れ、時刻ｈから時刻ｋまで保持電流Ｊｓが流れる。
書込期間Ｔ（Ｍ３）は、書込期間Ｔ（Ｍ１）の繰り返しであって、記憶サイリスタＭ３が新たにターンオンする。書込期間Ｔ（Ｍ３）の終了時刻ｍでは、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。
そして、書込期間Ｔ（Ｍ４）の開始時刻ｍでは、記憶信号φｍ１（φｍ）は「Ｓ」を維持している。このため、書込期間Ｔ（Ｍ３）において、しきい電圧が−２．６Ｖになった記憶サイリスタＭ４はターンオンできない。よって、時刻ｍでは、記憶サイリスタＭ１、Ｍ２、Ｍ３がオン状態を維持している。
そして、書込期間Ｔ（Ｍ５）において、記憶信号φｍ１（φｍ）が「Ｈ」から「Ｌ」に移行するので、記憶サイリスタＭ５がターンオンする。しかし、書込期間Ｔ（Ｍ６）および書込期間Ｔ（Ｍ７）では、記憶信号φｍ１（φｍ）が「Ｓ」を維持するので、記憶サイリスタＭ６、Ｍ７はターンオンできない。その後、書込期間（Ｍ８）の開始時刻ｒにおいて、記憶信号φｍ１（φｍ）が「Ｈ」から「Ｌ」に移行するので、記憶サイリスタＭ８がターンオンする。
詳細な説明は省略するが、書込期間Ｔ（Ｍ３）〜書込期間Ｔ（Ｍ７）において、電流Ｊ（Ｍ１）〜電流Ｊ（Ｍ８）に示すように、記憶サイリスタＭ１〜Ｍ８に電流が流れる。
そして、時刻ｒから時刻ｙまでの動作は、本実施の形態を適用した場合（図７）で説明したと同じである。すなわち、時刻ｔにおいて、点灯信号φＩ１（φＩ）が「Ｈ」から「Ｌｅ」に移行すると、オン状態の記憶サイリスタＭと同じ番号の発光サイリスタＬ（ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８）がターンオンして点灯（発光）する。
以上説明したように、本実施の形態を適用しない場合には、ターンオンした記憶サイリスタＭはオン状態を維持し続け、ゲート端子Ｇｍの電位も「Ｈ」（０Ｖ）に保持される。よって、本実施の形態でのように、ゲート端子Ｇｍの電位が予め定められた電位になる前に、記憶信号φｍ１（φｍ）を「Ｌ」または「Ｓ」にする必要がない。すなわち、図８において、時刻ｄから時刻ｇまでの期間ｔ３の長さに制約がない。
しかし、本実施の形態を適用しない場合（図８）には、記憶サイリスタＭの消費電力が増加する。例えば、書込期間Ｔ（Ｍ１）の時刻ｄから時刻ｇの間においても、保持電流Ｊｓが流れる。このように保持電流Ｊｓが流れる期間が２１回ある。よって、時刻ｃから時刻ｓにおける記憶サイリスタＭおよび抵抗Ｒｎで消費されるエネルギは、図７で説明した値１．３２ｎＪに、５．６７ｎＪ（＝２１回×９０ｎｓｅｃ×１．２ｍＡ×２．５Ｖ）が加わった値（６．９９ｎＪ）となる。よって、これを時刻ｃから時刻ｙの期間の１４２０ｎｓで割ると、４．９２ｍＷの平均消費電力となる。
よって、図７で説明した本実施の形態の平均消費電力（０．９３ｍＷ）は、図８に示した本実施の形態を適用しない場合（４．９２ｍＷ）の１／５である。
また、発光サイリスタＬが点灯（発光）している場合の電流を１０ｍＡとすると、図７および図８に示した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が５個点灯する場合の電流は、５０ｍＡとなる。図７および図８の時刻ｔから時刻ｘまでの点灯期間ｔ４が発光デューティ５０％であるとし、発光サイリスタＬに印加される電位を−２Ｖとすると、オン状態の５個の発光サイリスタＬの消費電力は５０ｍＷ（＝０．５×５個×１０ｍＡ×２Ｖ）となる。
すると、本実施の形態を適用しない場合に記憶サイリスタＭの部分での消費電力は、発光サイリスタＬの消費電力の１０％にあたる。
よって、本実施の形態では、記憶サイリスタＭの消費電力を減らしうるため、発光チップＣの消費電力を抑制しうる。
なお、上記した消費電力は、一例であって、点灯する発光サイリスタＬの数や、発光デューティによって変化する。
次に、本実施の形態における記憶サイリスタＭのゲート端子Ｇｍのターンオフ後の電位の変化について説明する。
図９は、記憶サイリスタＭのしきい電圧およびゲート端子Ｇｍのターンオフ後の電位の変化の一例を示す図である。横軸はターンオフ後の時間（ｎｓｅｃ）、縦軸は、ゲート端子Ｇｍの電位（Ｖ）および記憶サイリスタＭのしきい電圧（Ｖ）である。これまで、オン状態の記憶サイリスタＭのゲート端子Ｇｍの電位を０Ｖとしてきたが、ここでは実際の値である−０．２Ｖとした（ターンオフ後の時間０ｎｓｅｃにおけるゲート端子の電位）。
また、ゲート端子Ｇｍの寄生容量を２５ｐＦ、電源線抵抗Ｒｍを２０ｋΩとした。よって、記憶サイリスタＭのゲート端子Ｇｍの電位は時定数５００ｎｓｅｃ（＝２５ｐＦ×２０ｋΩ）で低下することになる。
記憶サイリスタＭのゲート端子Ｇｍの電位は、ターンオフ後の時間の経過と共に、−０．２Ｖから電源電位Ｖｇａ（−３．３Ｖ）に向けて低下する。記憶サイリスタＭのしきい電圧は、ゲート端子Ｇｍの電位から拡散電位Ｖｄ（１．３Ｖ）を引いたものであるので、−１．５Ｖから−４．６Ｖに向けて低下する。
ゲート端子Ｇｍの電位が−１．２Ｖ、すなわち記憶サイリスタＭのしきい電圧が−２．５Ｖに低下するのは、図９から、ターンオフ後２００ｎｓｅｃである。
よって、図７で示す本実施の形態において、ターンオン後ターンオフした記憶サイリスタＭを再びターンオンさせるには、期間ｔ３（例えば、図７の時刻ｄから時刻ｇ、時刻ｌから時刻ｍなど）を２００ｎｓｅｃ以内とすれよい。期間ｔ３が２００ｎｓｅｃを超えると、しきい電圧が−２．５Ｖを超えて低くなるので、もはや記憶信号φｍ１（φｍ）の「Ｓ」（−２．５Ｖ）では再びターンオンせず、記憶サイリスタＭからターンオンした記憶が失われる。
なお、図９に示す値は一例であって、期間ｔ３に許される長さは、記憶サイリスタＭのゲート端子Ｇｍの寄生容量および電源線抵抗Ｒｍの値によって変動する。例えば、電源線抵抗Ｒｍを大きくすれば、時定数が大きくなり、ゲート電極Ｇｍの電位が−１．２Ｖに低下する時間が２００ｎｓｅｃより長くなる。逆に、電源線抵抗Ｒｍを小さくすれば、時定数が小さくなり、ゲート電極Ｇｍの電位が−１．２Ｖに低下する時間が２００ｎｓｅｃより短くなる。ゲート端子Ｇｍの寄生容量についても同様である。
よって、時定数は、記憶サイリスタＭのゲート端子Ｇｍの寄生容量および電源線抵抗Ｒｍの値より調整しうる。
＜第２の実施の形態＞
図１０は、第２の実施の形態における発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。
第２の実施の形態では、発光装置６５における信号発生回路１００の構成および信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との間の配線構成は、図４に示した第１の実施の形態と同じである。また、発光チップＣの回路構成は、図５に示した第１の実施の形態と同じである。
第１の実施の形態では、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位が予め定められた電位を超えて低下する前に、画像データの次のビットを書き込むための「Ｌ」または「Ｓ」の信号（記憶信号φｍ）を供給していた。
しかし、ターンオンした記憶サイリスタＭのターンオフ後、再びターンオンさせるまでの期間ｔ３は、前述したように一例として２００ｎｓｅｃであった。この期間ｔ３は、ゲート端子Ｇｍの寄生容量および電源線抵抗Ｒｍで決まるため、変更しうる範囲が限られている。
また、点灯制御期間Ｔ（＃Ｂ）の開始時点（図７および図１０の時刻ｙ）においては、点灯制御期間Ｔ（＃Ａ）における記憶サイリスタＭからターンオンの記憶がリセットされていることが必要である。これには、点灯制御期間Ｔ（＃Ａ）において最後に記憶信号φｍ１（φｍ）を「Ｓ」から「Ｈ」に移行した時刻ｕから、点灯制御期間Ｔ（＃Ｂ）において最初に記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」または「Ｓ」にする時刻ｙまでのリセット期間ｔ５において、ゲート端子Ｇｍの電位が−２Ｖを超えて低下していることを要す。図９で示した例において、ゲート端子Ｇｍの電位が−２Ｖを超えて低下するには、ターンオフ後４００ｎｓｅｃ以上を要する。よって、リセット期間ｔ５が長過ぎることがありうる。
一方、記憶サイリスタＭのゲート端子Ｇｍの寄生容量および／または電源線抵抗Ｒｍを調整して時定数を短く設定すると、期間ｔ４を短くすることができるが、期間ｔ３も短くなってしまう。
そこで、本実施の形態では、記憶信号φｍの記憶サイリスタＭに画像データを書き込む書込期間Ｔ（Ｍ）内に、ターンオンした記憶をリフレッシュするため、「Ｓ」となる期間を新たに追加した。このようにすることで、期間ｔ３を、記憶サイリスタＭのゲート端子Ｇｍの寄生容量および電源線抵抗Ｒｍによる時定数により決まる期間より長く設定しうる。
図１０では、第１の実施の形態における図７の書込期間Ｔ（Ｍ）に、記憶信号φｍ１（φｍ）が新たに「Ｓ」となる期間を追加している。すなわち、記憶信号φｍ１（φｍ）は、書込期間Ｔ（Ｍ１）の時刻ｄの後で時刻ｅの前の時刻αで、「Ｈ」から「Ｓ」に移行し、時刻αの後で時刻ｅの前の時刻βで、「Ｓ」から「Ｈ」に移行する。
時刻αにおける発光チップＣ１（Ｃ）の動作は、第１の実施の形態の図７の時刻ｍにおける動作において説明したと同様である。すなわち、時刻ｃでターンオンし、時刻ｄでターンオフした記憶サイリスタＭ１は、時刻αにおいて、ゲート端子Ｇｍ１の電位が−１．２Ｖ以上であれば、しきい電圧が−２．５Ｖ以上である。よって、時刻αにおける記憶信号φｍ１（φｍ）の「Ｈ」（０Ｖ）から「Ｓ」（−２．５Ｖ）への移行により、記憶サイリスタＭ１は再びターンオンする。同様に、時刻βでターンオフした記憶サイリスタＭ１は、時刻ｇにおいて、ゲート端子Ｇｍ１の電位が−１．２Ｖ以上であれば、しきい電圧が−２．５Ｖ以上となって、時刻ｇにおいて、記憶信号φｍ１（φｍ）の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行により、記憶サイリスタＭ１は再びターンオンする。
他の書込期間Ｔ（Ｍ２）〜Ｔ（Ｍ７）においても、同様である。これらについては、詳細な説明を省略する。なお、書込期間Ｔ（Ｍ８）においては、第１の実施の形態と同じである。
以上説明したように、本実施の形態では、書込期間Ｔ（Ｍ）の途中（例えば、書込期間Ｔ（Ｍ１）における時刻αから時刻βまでの期間）において、記憶信号φｍ１（φｍ）が「Ｓ」となる期間を設けた。これは、前述したように、記憶サイリスタＭがターンオンした記憶をリフレッシュするためである。なお、記憶信号φｍ１（φｍ）を「Ｌ」ではなく「Ｓ」としたのは、新たな記憶サイリスタＭをターンオンしないためである。
また、本実施の形態では、書込期間Ｔ（Ｍ）の途中に、リフレッシュための「Ｓ」とする期間を１回設けているが、複数回設けてもよい。ターンオン後ターンオフした記憶サイリスタＭが再度ターンオンするように、リフレッシュのための「Ｓ」の期間を供給すればよい。このようにすることで、期間ｔ３の長さとリセット期間ｔ５とを個別に設定しうる。
＜第３の実施の形態＞
図１１は、本実施の形態における発光装置６５における信号発生回路１００の構成および信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との配線構成を示した図である。
本実施の形態と図４に示した第１の実施の形態との違いは、本実施の形態において、信号発生回路１００が、各発光チップＣ（Ｃ１〜Ｃ６０）に対して、ゲート端子Ｇｍの寄生容量に蓄積した電荷を消去するための消去信号φｅを送信する消去信号発生部１４０を新たに備えたことにある。
そして、回路基板６２には、図４に示した第１の実施の形態に加えて、信号発生回路１００の消去信号発生部１４０から発光部６３に、消去信号φｅを送信する消去信号ライン１０２が新たに設けられている。消去信号ライン１０２は、各発光チップＣ（Ｃ１〜Ｃ６０）のφｅ端子（後述の図１２参照）に並列接続されている。
他の構成は、図４に示した第１の実施の形態と同じである。よって、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
第１の実施の形態では、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位は、ターンオフ後０Ｖから−３．３Ｖへと変化する。この変化の速度は、記憶サイリスタＭのゲート端子Ｇｍの寄生容量および電源線抵抗Ｒｍによる時定数で決まっていた。このため、記憶サイリスタＭのターンオンした記憶をリセットするためのリセット期間ｔ５を、期間ｔ３とは別に設定することができなかった。そこで、本実施の形態では、消去信号φｅにより、ゲート端子Ｇｍの端子の電位を強制的に設定することにより、リセット期間ｔ５を短くするようにしている。
本実施の形態では、基準電位Ｖｓｕｂ、電源電位Ｖｇａ、第１転送信号φ１、第２転送信号φ２および消去信号φｅは、すべての発光チップＣ（Ｃ１〜Ｃ６０）に共通に送信される。記憶信号φｍ（φｍ１〜φｍ６０）は、画像データに基づいて、発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される。点灯信号φＩ（φＩ１〜φＩ３０）は、２個の発光チップＣ（Ｃ１〜Ｃ６０）毎に送信される。
図１２は、本実施の形態における、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明する図である。ここでは、発光チップＣ１を例として説明するが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。なお、図１２では、転送サイリスタＴ１〜Ｔ４、記憶サイリスタＭ１〜Ｍ４、発光サイリスタＬ１〜Ｌ４の部分を中心に示している。
本実施の形態と図５に示した第１の実施の形態との違いは、消去素子の一例としての消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…を新たに備えていることにある。
発光チップＣ１（Ｃ）は、基板８０上に、列状に配列された消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…を備えている。消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…は、ショットキーダイオードであるのが好ましい。消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…をそれぞれ区別しないときは、消去ダイオードＳｄと呼ぶ。
次に、発光チップＣ１（Ｃ）における消去ダイオードＳｄの電気的な接続について説明する。
消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…のそれぞれのアノード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…のそれぞれのカソード端子は、消去信号線７６に接続されている。そして、消去信号線７６は、消去信号φｅの入力端子であるφｅ端子に接続されている。このφｅ端子には、消去信号ライン１０２（図１１参照）が接続され、消去信号φｅが供給される。
次に、本実施の形態における発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図１１に示したように、一組の第１転送信号φ１および第２転送信号φ２と、消去信号φｅとが共通に供給される。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた記憶信号φｍ（φｍ１〜φｍ６０）が個別に供給される。そして、各点灯信号φＩ（φＩ１〜φＩ３０）は、発光チップＣの２個を組にして、組を構成する２個の発光チップＣについては共通に、異なる組を構成する発光チップＣについては個別に供給される。
本実施の形態は、第１の実施の形態に、消去ダイオードＳｄが加えられている点で異なるのみである。そこで、第１の実施の形態での説明と同様に、発光部６３の動作は、発光チップＣ１の動作を説明すれば足りる。よって、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
図１３は、本実施の形態における、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。
図１３においても、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。図１３では、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、消去信号φｅ、点灯信号φＩ１、および、記憶素子Ｍ１〜Ｍ８のそれぞれに流れる電流Ｊ（Ｍ１）〜電流Ｊ（Ｍ８）を示している。
そして、図１３では、図６に示した発光サイリスタＬを８個ずつグループにして点灯制御する場合において、グループ＃Ａの発光サイリスタＬ１〜Ｌ８を点灯制御する点灯制御期間Ｔ（＃Ａ）を示している。なお、図示しないが、点灯制御期間Ｔ（＃Ａ）の後には、グループ＃Ｂの発光サイリスタＬ９〜Ｌ１６を点灯制御する点灯制御期間Ｔ（＃Ｂ）、グループ＃Ｃの発光サイリスタＬ１７〜Ｌ２４を点灯制御する点灯制御期間Ｔ（＃Ｃ）、…が続く。
なお、図１３の点灯制御期間Ｔ（＃Ａ）においては、第１の実施の形態と同様に、グループ＃Ａの８個の発光サイリスタＬ１〜Ｌ８の内、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を点灯（発光）させるとし、発光サイリスタＬ４、Ｌ６、Ｌ７は非点灯（消灯）のままとしている。すなわち、画像データ“１１１０１００１”を印字するとする。
図１３において、消去信号φｅを除く他の信号の波形は、図７で示したと同じである。よって、消去信号φｅについてのみ説明する。
ここで、点灯制御期間Ｔ（＃Ａ）における消去信号φｅの波形について説明する。
消去信号φｅは、点灯制御期間Ｔ（＃Ａ）の開始時刻ｃで「Ｈ」であって、時刻ｖで「Ｈ」から「Ｌ」に移行する。そして、時刻ｗにおいて「Ｌ」から「Ｈ」に移行する。そして、点灯制御期間Ｔ（＃Ａ）の終了時刻ｙにおいて「Ｈ」を維持する。
すなわち、消去信号φｅは、点灯制御期間Ｔ（＃Ａ）において、１回のみ「Ｌ」になる。
では、消去信号φｅの動作を説明する。
前述したように、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位は、０Ｖから−３．３Ｖへと変化していく。この変化の速度は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍとによる時定数により決まる。前述したように、ゲート端子Ｇｍの電位の移行が緩やかであると、期間ｔ３を長く設定できる点で好ましいが、リセット期間ｔ５が長くなる点で好ましくない。
そこで、本実施の形態では、リセット期間ｔ５を制御するため、ゲート端子Ｇｍの寄生容量に蓄積した電荷を強制的に消去し、記憶サイリスタＭのターンオンした記憶を消去する消去信号φｅを設けている。
では、図１２を参照しつつ、図１３のタイミングチャートにしたがって、発光部６３および発光チップＣ１（Ｃ）の動作を説明する。
なお、図１２では、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬなど、それぞれ番号が１〜４の部分のみを示している。５より大きい番号の部分もこれらの繰り返しである。以下の説明では、番号が１〜４の部分に限らず、これら以外の番号の素子についても触れる。
（初期状態）
図１３に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される（図１１参照）。
そして、信号発生回路１００の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に、記憶信号発生部１３０は記憶信号φｍ（φｍ１〜φｍ６０）を「Ｈ」に、消去信号発生部１４０は消去信号φｅを「Ｈ」に、点灯信号発生部１１０は点灯信号φＩ（φＩ１〜φＩ３０）を「Ｈ」に設定する（図１１参照）。
消去信号φｅを除く、他の信号による発光部６３および発光チップＣ（Ｃ１〜Ｃ６０）の状態は、第１の実施の形態において説明したと同様である。以下では、消去信号φｅに関連する部分を中心に説明する。
消去信号φｅが「Ｈ」になると、消去信号ライン１０２が「Ｈ」になり、各発光チップＣのφｅ端子を介して、各発光チップＣの消去信号線７６が「Ｈ」になる。消去信号φｅは、各発光チップＣに共通に送信されるので、発光チップＣ１の動作を説明すれば足りる。
以下では、発光チップＣ１を例として、発光チップＣの消去信号φｅに関連する動作を中心に説明する。他の発光チップＣ２〜Ｃ６０は、発光チップＣ１と並行して、発光チップＣ１と同様に動作する。
消去信号φｅが「Ｈ」になると、消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…のカソード端子が「Ｈ」（０Ｖ）になる。
一方、第１の実施の形態において説明したように、順バイアスされたスタートダイオードＤｓおよび接続ダイオードＤｍ１により、記憶サイリスタＭ１のゲート端子Ｇｍ１の電位は−２．６Ｖになる。番号が２以上の記憶サイリスタＭのゲート端子Ｇｍは、「Ｈ」（０Ｖ）に設定されたスタートダイオードＤｓのアノード端子に、順方向ダイオード３段以上で接続されている（例えば、ゲート端子Ｇｍ２は、スタートダイオードＤｓ、結合ダイオードＤｃ１、接続ダイオードＤｍ２の３段）ので、これらのゲート端子Ｇｍの電位は電源電位Ｖｇａ（−３．３Ｖ）となる。消去ダイオードＳｄのアノード端子は、ゲート端子Ｇｍに接続されている。
したがって、いずれの消去ダイオードＳｄも逆バイアスになる。よって、ゲート端子Ｇｍの電位は、消去信号φｅの影響を受けない。
（動作開始および動作状態）
点灯制御期間Ｔ（＃Ａ）における時刻ｂから時刻ｓまでの期間は、記憶サイリスタＭ１〜Ｍ８に対する画像データの書込みの期間である。この期間において、消去信号φｅは「Ｈ」を維持している。これにより、消去ダイオードＳｄのカソード端子の電位は、０Ｖ（「Ｈ」）となっている。一方、消去ダイオードＳｄのアノード端子が接続されたゲート端子Ｇｍの電位は０Ｖから−３．３Ｖの間の値となる。ゲート端子Ｇｍの電位が０Ｖになるのは、記憶サイリスタＭがターンオンしたときである。一方、−３．３Ｖになるのは、記憶サイリスタＭがターンオンすることなく、オフ状態に維持されたときである。そして、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍは、０Ｖから−３．３Ｖへと変化するので、０Ｖから−３．３Ｖの間の値となる。
すると、時刻ｂから時刻ｓまでの期間において、消去ダイオードＳｄは少なくとも順バイアスとなることがない。よって、ゲート端子Ｇｍの電位は、消去信号φｅの影響を受けることがない。
このことから、時刻ｂから時刻ｓまでの期間における発光チップＣ１（Ｃ）の動作は、第１の実施の形態と同じとなる。
時刻ｔにおいて、第１の実施の形態と同様に、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」とすることにより、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８をターンオンして点灯（発光）させる。ここにおいても、消去ダイオードＳｄは少なくとも順バイアスにならない。よって、ゲート端子Ｇｍの電位は、消去信号φｅの影響を受けることがない。
次に、時刻ｕで、記憶信号φｍ１（φｍ）を「Ｓ」から「Ｈ」に移行する。すると、オン状態の記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がターンオフし、これらのゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は、０Ｖから−３．３Ｖへ向かって変化し始める。一方、オフ状態を維持していた記憶サイリスタＭ４、Ｍ６、Ｍ７のゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７の電位は、電源電位Ｖｇａにより−３．３Ｖを維持している。
前述したように、「Ｓ」を−２．５Ｖ、「Ｌ」を−３．３Ｖとする本実施の形態では、記憶サイリスタＭのターンオンした記憶をリセットするためには、ゲート端子Ｇｍの電位が、−２Ｖより低くなることを要する。
時刻ｖで、消去信号φｅを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、消去ダイオードＳｄは、カソード端子の電位が−３．３Ｖになる。一方、消去ダイオードＳｄのアノード端子は前記の記憶サイリスタＭのゲート端子Ｇｍに接続されている。そして、ターンオン後ターンオフした記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８のゲート端子Ｇｍの電位は、時刻ｕにおいて０Ｖから−３．３Ｖに向かって変化を開始している。よって、消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、Ｓｄ５、Ｓｄ８は順バイアスになる。これにより、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は、−３．３Ｖ（「Ｌ」）から消去ダイオードＳｄの順方向電位Ｖｓ（０．８Ｖ）を引いた値（−２．５Ｖ）になる。すなわち、消去信号φｅを「Ｈ」から「Ｌ」に移行することで、ターンオンした記憶サイリスタＭのゲート端子Ｇｍの電位を強制的に−２．５Ｖにし、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位の変化を加速している。
Ａｌを電極に用いたショットキーダイオードの順方向電位Ｖｓ（０．８Ｖ）はｐｎ接合の拡散電位Ｖｄ（１．３Ｖ）より小さいため、ターンオンした記憶サイリスタＭのゲート端子Ｇｍの電位をより低い電位に設定しうる。なお、ショットキーダイオードの電極としてはＡｌの他に、Ａｕ、Ｐｔ、Ｔｉ、Ｍｏ、Ｗ、ＷＳｉ、ＴａＳｉなどを用いうる。
なお、記憶サイリスタＭ４、Ｍ６、Ｍ７のゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７の電位は、−３．３Ｖから変化しない。
また、時刻ｖにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」へ移行させ、転送サイリスタＴ８をターンオフしている。転送サイリスタＴ８がオン状態にあると、ゲート端子Ｇｔ８の電位が０Ｖになっている。そして、ゲート端子Ｇｔ８に接続ダイオードＤｍ８で接続されたゲート端子Ｇｍ８が−１．３Ｖになっている。しかし、転送サイリスタＴ８がターンオフすると、ゲート端子Ｇｔ８の電位が０Ｖから−３．３Ｖへと変化する。
ここでは、時刻ｖにおいて、消去信号φｅの「Ｈ」から「Ｌ」への移行と、第２転送信号φ２の「Ｌ」から「Ｈ」へ移行とを同時に行っている。もし、消去信号φｅの「Ｈ」から「Ｌ」への移行を、第２転送信号φ２の「Ｌ」から「Ｈ」へ移行より先に行うと、ゲート端子Ｇｍの電位が、順バイアスの接続ダイオードＤｍ８により−１．３Ｖに固定されてしまうため、消去ダイオードＳｄ８により、ゲート端子Ｇｍ８の電位をより低い値（−２．５Ｖ）に設定する効果が損なわれる。よって、第２転送信号φ２の「Ｌ」から「Ｈ」への移行は、消去信号φｅの「Ｈ」から「Ｌ」への移行の前に行うのが好ましい。
時刻ｗで、消去信号φｅを「Ｌ」から「Ｈ」に移行する。これにより、カソード端子の電位が０Ｖになり、アノード端子（ゲート端子Ｇｍ）の電位が−２．５Ｖになっているので、消去ダイオードＳｄは逆バイアスになる。よって、ゲート端子Ｇｍの電位は、消去信号φｅの影響を受けなくなり、電源線抵抗Ｒｍで接続された電源電位Ｖｇａ（−３．３Ｖ）に向かってさらに変化していく。
以上説明したように、消去信号φｅ（を「Ｈ」から「Ｌ」にすること）によって、ターンオン後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位を、「Ｌ」（−３．３Ｖ）から消去ダイオードＳｄの順方向電位Ｖｓを引いた値に強制的にすることにより、記憶サイリスタＭのターンオンした記憶を強制的にリセットし、リセット期間ｔ５を短時間化している。これにより、リセット期間ｔ５はゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍによる時定数によらないで設定しうるので、期間ｔ３とリセット期間ｔ５とを個別に設定しうる。
なお、本実施の形態では、消去ダイオードＳｄとしてショットキーダイオードを用いた。
本実施の形態に用いるサイリスタ（発光サイリスタＬ、転送サイリスタＴ、記憶サイリスタＭ）は、詳細な説明は省略するが、基板上に、ｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層、ｎ型の第４半導体層を順に積層したｐｎｐｎ構造を用いて構成しうる。この場合、最上層のｎ型の第４半導体層と、この層に連続するｐ型の第３半導体層との間のｐｎ接合をダイオードとして使用しうる。しかし、このダイオードの下には、ｎ型の第２半導体層とｐ型の第１半導体層とが存在している。よって、ｎ型の第４半導体層とｐ型の第３半導体層との間のｐｎ接合をダイオードとし利用しようしても、ｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層、ｎ型の第４半導体層とで構成されるｐｎｐｎ構造のサイリスタ（寄生サイリスタ）がターンオン（ラッチアップ）するおそれがある。
一方、最上層のｎ型の第４半導体層を除去し、表面を露わにしたｐ型の第３半導体層上に第３半導体層とショットキー接触する材料を設けて、ショットキーダイオードを構成すれば、もはやｐｎｐｎ構造とならないので、寄生サイリスタのターンオン（ラッチアップ）を抑制しうる。
＜第４の実施の形態＞
図１４は、第４の実施の形態における発光装置６５における信号発生回路１００の構成および信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との配線構成を示した図である。
本実施の形態と、図４に示した第１の実施の形態との違いは、本実施の形態において、信号発生回路１００が、各発光チップＣ（Ｃ１〜Ｃ６０）に対して、点灯させる発光サイリスタＬの位置（番号）を一時的に保持するための保持信号φｂを送信する保持信号発生部１５０を新たに備えたことにある。
このため、回路基板６２には、図４に示した第１の実施の形態に加えて、信号発生回路１００の保持信号発生部１５０から発光部６３に保持信号φｂを送信する保持信号ライン１０３が新たに設けられている。保持信号ライン１０３は、各発光チップＣ（Ｃ１〜Ｃ６０）のφｂ端子（後述の図１５参照）に並列接続されている。
他の構成は、図４に示した第１の実施の形態と同じである。よって、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
第１の実施の形態では、画像データに基づいて、点灯させる複数の発光サイリスタＬに対応する複数の記憶サイリスタＭを順にターンオンすることで、点灯させる発光サイリスタＬの位置（番号）を記憶させていた。そして、点灯させる発光サイリスタＬに対応する記憶サイリスタＭをすべてオン状態にしたのち、点灯信号φＩを供給し、発光サイリスタＬをターンオンさせて点灯（発光）させていた。例えば、図７に示すように、点灯制御期間Ｔ（＃Ａ）の時刻ｃから時刻ｓにおいて画像データを記憶サイリスタＭに書き込み、時刻ｔから時刻ｘまでの点灯期間ｔ４において発光サイリスタＬを点灯（オン）状態にしていた。
しかし、第１の実施の形態では、発光サイリスタＬの点灯期間ｔ４が終了するまで、点灯制御期間Ｔ（＃Ｂ）に対応する画像データを記憶サイリスタＭに書き込めない。
そこで、本実施の形態では、あるグループの発光サイリスタＬの点灯期間ｔ４においても、次のグループについての書き込みを可能としている。これにより、単位時間当たりの発光期間の割合である発光デューティを向上させうる。
図１５は、第４の実施の形態における、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための図である。なお、ここでは、発光チップＣ１を例として説明を行うが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
本実施の形態の発光チップＣ１は、図５に示した第１の実施の形態の発光チップＣ１に加えて、基板８０上に列状に配列された保持素子の一例としての保持サイリスタＢ１、Ｂ２、Ｂ３、…からなる保持サイリスタ列（保持素子列）を備えている。そして、発光チップＣ１は、第１の実施の形態の発光チップＣ１に加えて、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…を備えている。さらに、発光チップＣ１は、第１の実施の形態の発光チップＣ１に加えて、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…を備えている。
ここでは、第１の実施の形態でと同様に、保持サイリスタＢ１、Ｂ２、Ｂ３、…をそれぞれ区別しないときは、保持サイリスタＢと、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…をそれぞれ区別しないときは、接続ダイオードＤｂ、電源線抵抗Ｒｂ、抵抗Ｒｃと呼ぶ。
なお、保持サイリスタＢとは、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬと同様に、アノード端子（アノード）、カソード端子（カソード）、ゲート端子（ゲート）の３端子を有する半導体素子である。
ここで、第１の実施の形態の発光チップＣ１と同様に、転送サイリスタＴの数を１２８とすると、保持サイリスタＢ、電源線抵抗Ｒｂおよび抵抗Ｒｃの数はそれぞれ１２８個である。
そして、第１の実施の形態のおける転送サイリスタＴ１、Ｔ２、Ｔ３、…等と同様に、保持サイリスタＢ１、Ｂ２、Ｂ３、…は、図１５中において、左側からＢ１、Ｂ２、Ｂ３、…のように番号順で配列されている。接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…、電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…も、同様に、図中左側からそれぞれ番号順で配列されている。
他の構成は、図５に示した第１の実施の形態と同じである。よって、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
では次に、発光チップＣ１における各素子の電気的な接続について説明する。
上述したように、本実施の形態の発光チップＣ１では、保持サイリスタＢ、接続ダイオードＤｂ、電源線抵抗Ｒｂ、抵抗Ｒｃが加わった構成となっている。そこで、これらの新たに加わった各素子を中心に電気的な接続を説明する。
各保持サイリスタＢ１、Ｂ２、Ｂ３、…のアノード端子は、各転送サイリスタＴ１、Ｔ２、Ｔ３、…のアノード端子等と同様に、発光チップＣ１の基板８０に接続されている。そして、これらのアノード端子は、基板８０に設けられたＶｓｕｂ端子を介して電源ライン１０４（図１４参照）に接続されている。この電源ライン１０４には、基準電位Ｖｓｕｂが供給される。そして、保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…は、各保持サイリスタＢ１、Ｂ２、Ｂ３、…に対応して設けられた電源線抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３、…をそれぞれ介して電源線７１に接続されている。
ここでも、ゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…を区別しないときは、ゲート端子Ｇｂと呼ぶ。
各保持サイリスタＢ１、Ｂ２、Ｂ３、…のカソード端子は、それぞれに対応して設けられた抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…を介して、保持信号線７７に接続されている。そして、保持信号線７７は、保持信号φｂの入力端子であるφｂ端子に接続されている。このφｂ端子には、保持信号ライン１０３（図１４参照）が接続され、保持信号φｂが供給される。
図５に示した第１の実施の形態の発光チップＣ１では、記憶サイリスタＭのゲート端子Ｇｍと発光サイリスタＬのゲート端子Ｇｌとが直接接続されていた。本実施の形態では、その代わりに、各保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…が、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…を介して接続されている。すなわち、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…のカソード端子は、各保持サイリスタＢ１、Ｂ２、Ｂ３、…のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、…に接続され、接続ダイオードＤｂ１、Ｄｂ２、Ｄｂ３、…のアノード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。そして、接続ダイオードＤｂは、記憶サイリスタＭのゲート端子Ｇｍから、保持サイリスタＢのゲート端子Ｇｂに電流が流れる方向で接続されている。
そして、保持サイリスタＢのゲート端子Ｇｂと発光サイリスタＬのゲート端子Ｇｌとが接続されている。
次に、本実施の形態における発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図１４に示したように、一組の第１転送信号φ１および第２転送信号φ２と、保持信号φｂとが共通に供給される。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた記憶信号φｍ（φｍ１〜φｍ６０）が個別に供給される。そして、各点灯信号φＩ（φＩ１〜φＩ３０）は、発光チップＣの２個を組にして、組を構成する２個の発光チップＣについては共通に、異なる組を構成する発光チップＣについては個別に供給される。
本実施の形態は、第１の実施の形態と、保持サイリスタＢが加えられている点で異なるが、第１の実施の形態での説明と同様に、発光部６３の動作は発光チップＣ１の動作を説明すれば足りる。よって、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
図１６は、本実施の形態における、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。図１６において、時刻ａから時刻ａｃ（時刻ａ〜ｚはアルファベット順、その後は時刻ａａ、ａｂ、ａｃの順）へと時間が経過するとする。図１６では、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、保持信号φｂ、点灯信号φＩ１、および、記憶素子Ｍ１〜Ｍ８のそれぞれに流れる電流Ｊ（Ｍ１）〜電流Ｊ（Ｍ８）の波形を示している。
そして、図１６では、図６に示した発光サイリスタＬを８個ずつグループにして点灯制御する場合において、グループ＃Ａの発光サイリスタＬ１〜Ｌ８を点灯制御する点灯制御期間Ｔ（＃Ａ）（時刻ｃから時刻ｙ）と、グループ＃Ｂの発光サイリスタＬ９〜Ｌ１６を点灯制御する点灯制御期間Ｔ（＃Ｂ）の一部（時刻ｙ以降）とを示している。なお、図示しないが、点灯制御期間Ｔ（＃Ｂ）の後には、グループ＃Ｃの発光サイリスタＬ１７〜Ｌ２４が点灯制御される点灯制御期間Ｔ（＃Ｃ）などが続く。
図１６と図７とを比較すると、本実施の形態における点灯制御期間Ｔ（＃Ａ）の期間（時刻ｃから時刻ｙ）が、第１の実施の形態における点灯制御期間Ｔ（＃Ａ）より短くなっている。すなわち、グループ＃Ａの発光サイリスタＬ１〜Ｌ８の点灯期間ｔ４が終了する時刻ａａより前である時刻ｙにおいて、点灯制御期間Ｔ（＃Ｂ）が開始している。
なお、図１６の点灯制御期間Ｔ（＃Ａ）においては、第１の実施の形態と同様に、グループ＃Ａの８個の発光サイリスタＬ１〜Ｌ８の内、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を点灯（発光）させるとし、発光サイリスタＬ４、Ｌ６、Ｌ７は非点灯（消灯）のままとし、さらに点灯制御期間Ｔ（＃Ｂ）では、発光サイリスタＬ９、Ｌ１１、Ｌ１２を点灯（発光）させるとし、発光サイリスタＬ１０は消灯のままとする場合を例示している。すなわち、点灯制御期間Ｔ（＃Ａ）では画像データ“１１１０１００１”を、点灯制御期間Ｔ（＃Ｂ）では“１０１１…”を印字するとする。
各信号の波形について、第１の実施の形態と異なる部分を説明する。
時刻ａから時刻ｓまでの期間は、保持信号φｂを除くと、第１の実施の形態での図７と同じである。
第４の実施の形態において加えられた保持信号φｂは、点灯制御期間Ｔ（＃Ａ）の開始時刻ｃで「Ｈ」であって、時刻ｔで「Ｈ」から「Ｌ」に移行する。時刻ｖで「Ｌ」から「Ｈ」に移行する。そして、点灯制御期間Ｔ（＃Ａ）の終了時刻ｙにおいて「Ｈ」を維持する。
点灯信号φＩ１は、点灯制御期間Ｔ（＃Ａ）の開始時刻ｃで「Ｈ」であって、点灯制御期間Ｔ（＃Ａ）における時刻ｕで「Ｈ」から「Ｌｅ」に移行し、点灯制御期間Ｔ（＃Ｂ）における時刻ａａで「Ｌｅ」から「Ｈ」に移行する。
第１の実施の形態では、それぞれグループの発光サイリスタＬの点灯期間ｔ４は点灯制御期間（例えば点灯制御期間Ｔ（＃Ａ））内にあった。しかし、本実施の形態では、発光サイリスタＬの点灯期間ｔ４（時刻ｕから時刻ａａ）は、二つのグループの点灯制御期間（例えばＴ（＃Ａ）とＴ（＃Ｂ））にまたがっている。
以上の点を除けば、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１（φｍ）、記憶サイリスタＭを流れる電流Ｊ（Ｍ１）〜Ｊ（Ｍ８）の波形は、第１の実施の形態と同様であるので、詳細な説明を省略する。
次に、図１５を参照しつつ、図１６に示したタイミングチャートにしたがって、発光部６３および発光チップＣの動作を説明する。本実施の形態において新たに設けられた保持サイリスタＢに関する部分を除くと、発光チップＣの動作は、図７で説明した第１の実施の形態における発光チップＣの動作と同様である。よって、以下の発光チップＣの動作の説明は、新たに設けられた保持サイリスタＢに関する部分を中心にし、第１の実施の形態における動作と同様の部分は説明を省略する。
（初期状態）
図１６に示したタイミングチャートの時刻ａにおいて、発光部６３の発光チップＣ（Ｃ１〜Ｃ６０）のそれぞれのＶｓｕｂ端子は基準電位Ｖｓｕｂ（０Ｖ）に設定される。一方、それぞれのＶｇａ端子は電源電位Ｖｇａ（−３．３Ｖ）に設定される（図１４参照）。
そして、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ（φｍ１〜φｍ６０）、保持信号φｂがそれぞれ「Ｈ」に、点灯信号φＩ（φＩ１〜φＩ３０）が「Ｈ」に設定される。すると、第４の実施の形態において追加された保持信号ライン１０３も「Ｈ」になり、各発光チップＣのφｂ端子を介して、各発光チップＣの保持信号線７７が「Ｈ」になる。
保持サイリスタＢのアノード端子は、他のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）と同様に、Ｖｓｕｂ端子に接続されで、「Ｈ」（０Ｖ）が供給される。一方、保持サイリスタＢのカソード端子は、「Ｈ」に設定された保持信号線７７に接続されている。よって、各保持サイリスタＢのアノード端子およびカソード端子はともに「Ｈ」となり、各保持サイリスタＢはオフ状態にある。
他のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）は第１の実施の形態と同様であるから、すべてのサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、保持サイリスタＢ、発光サイリスタＬ）がオフ状態にある。
そして、スタートダイオードＤｓは第１の実施の形態と同様であるので、スタートダイオードＤｓによって、ゲート端子Ｇｔ１の電位が−１．３Ｖになっている。そして、転送サイリスタＴ１のしきい電圧は−２．６Ｖになっている。
そして、転送サイリスタＴ２のゲート端子Ｇｔ２および記憶サイリスタＭ１のゲート端子Ｇｍ１のそれぞれの電位は−２．６Ｖになっている。しかし、保持サイリスタＢ１のゲート端子Ｇｂ１は、−１．３Ｖのゲート端子Ｇｔ１と順バイアスダイオード２段（接続ダイオードＤｍ１、接続ダイオードＤｂ１）を介して接続されているので、ゲート端子Ｇｔ１が−１．３Ｖである影響は及ばず、ゲート端子Ｇｂ１の電位は電源電位Ｖｇａ（−３．３Ｖ）になっている。他の保持サイリスタＢのゲート端子Ｇｂの電位も電源電位Ｖｇａ（−３．３Ｖ）になっている。よって、保持サイリスタＢのしきい電圧は−４．６Ｖである。
（動作状態）
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、第１の実施の形態と同様に、転送サイリスタＴ１がオン状態になる。
時刻ｃから時刻ｓにおける記憶サイリスタＭに関する動作は、第１の実施の形態と同様である。なお、図１６の時刻ｃから時刻ｓは、図７の時刻ｃから時刻ｓと同じとしている。
さて、時刻ｃから時刻ｓにおける保持サイリスタＢの動作を説明する。
書込期間Ｔ（Ｍ１）の開始時刻ｃで記憶サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になり、電流Ｊ（Ｍ１）に示すように、記憶サイリスタＭ１にオン電流Ｊｏが流れる。保持サイリスタＢ１のゲート端子Ｇｂ１は、順バイアスの接続ダイオードＤｂ１を介して、ゲート端子Ｇｍ１と接続されている。このため、保持サイリスタＢ１のゲート端子Ｇｂ１の電位は−１．３Ｖになり、保持サイリスタＢ１のしきい電圧は−２．６Ｖになる。また、ゲート端子Ｇｂ１は発光サイリスタＬ１のゲート端子Ｇｌ１とも接続されているので、発光サイリスタＬ１のしきい電圧も−２．６Ｖになる。
しかし、時刻ｃにおいて、保持信号φｂは「Ｈ」（０Ｖ）であるので、保持サイリスタＢ１はターンオンしない。また、点灯信号φＩ１（φＩ）も「Ｈ」（０Ｖ）であるので、発光サイリスタＬ１もターンオンせず、点灯（発光）しない。
なお、保持サイリスタＢ２のゲート端子Ｇｂ２は、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ１と順バイアスのダイオード３段（結合ダイオードＤｃ１、接続ダイオードＤｍ２、接続ダイオードＤｂ２）で接続されているので、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）になった影響は及ばず、電源電位Ｖｇａ（−３．３Ｖ）を維持する。よって、保持サイリスタＢ２のしきい電圧は−４．６Ｖである。番号が３以上の保持サイリスタＢについても同様である。また、番号が２以上の発光サイリスタＬについても同様である。
さて、時刻ｄで、記憶信号φｍ１（φｍ）が「Ｌ」から「Ｈ」に移行すると、記憶サイリスタＭ１はターンオフする。そして、ゲート端子Ｇｍ１の電位は、０Ｖから−３．３Ｖへと変化を開始する。これとともに、保持サイリスタＢ１のゲート端子Ｇｂ１の電位も、−１．３Ｖから−３．３Ｖへと変化を開始する。また、発光サイリスタＬ１のゲート端子Ｇｌ１はゲート端子Ｇｂ１に接続されているので同様である。保持信号φｂは「Ｈ」（０Ｖ）を維持しているので、保持サイリスタＢ１はターンオンしない。また、点灯信号φＩ１（φＩ）も「Ｈ」（０Ｖ）を維持しているので、発光サイリスタＬ１もターンオンせず、点灯（発光）しない。
これ以降の書込期間Ｔ（Ｍ２）〜Ｔ（Ｍ７）において、第１の実施の形態において説明したように記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５がターンオンとターンオフとを繰り返す。そして、これにつれて、保持サイリスタＢ１〜Ｂ７のゲート端子Ｇｂ（発光サイリスタＬ１〜Ｌ７のゲート端子Ｇｌ）が−１．３Ｖと−３．３Ｖとの間で変動する。よって、保持サイリスタＢ１〜Ｂ７（発光サイリスタＬ１〜Ｌ７）のしきい電圧が−２．６Ｖと−４．６Ｖの間で変動する。書込期間Ｔ（Ｍ１）〜Ｔ（Ｍ７）の間、保持信号φｂは「Ｈ」（０Ｖ）であるので、保持サイリスタＢ１〜Ｂ７はターンオンしない。そして、点灯信号φＩ１（φＩ）も「Ｈ」（０Ｖ）であるので、発光サイリスタＬ１〜７もターンオンせず、点灯（発光）しない。
さて、時刻ｒで、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」に移行すると、第１の実施の形態でと同様に、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がターンオンする。
時刻ｓで、記憶信号φｍ１（φｍ）を「Ｌ」から「Ｓ」に移行しても、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８のオン状態は維持される。
ターンオンした記憶サイリスタＭのゲート端子Ｇｍの電位は０Ｖになるので、このゲート端子Ｇｍに順バイアスのダイオード１段（接続ダイオードＤｂ）で接続された保持サイリスタＢのゲート端子Ｇｂの電位が−１．３Ｖになる。これにより、保持サイリスタＢのしきい電圧が−２．６Ｖになる。すなわち、時刻ｓの直後において、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８のしきい電圧が−２．６Ｖになっている。一方、保持サイリスタＢ４、Ｂ６、Ｂ７のしきい電圧は−４．６Ｖを維持している。さらに、番号が９以上の保持サイリスタＢのしきい電圧も−４．６Ｖである。
ここで、時刻ｔにおいて、保持信号φｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しきい電圧が−２．６Ｖである保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がターンオンする。その他の保持サイリスタＢはターンオンしない。
すなわち、オン状態にある記憶サイリスタＭと同じ番号の保持サイリスタＢがターンオンすることで、記憶サイリスタＭが記憶している点灯させる発光サイリスタＬの番号（位置）の情報が、保持サイリスタＢに複写（コピー）されたことになる。
なお、保持サイリスタＢは抵抗Ｒｃを介して保持信号線７７と接続されている。そこで、１個の保持サイリスタＢがオン状態になって、そのカソード端子の電位がアノード電位「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．３Ｖ）を引いた値になっても、保持信号線７７は「Ｌ」を維持する。このため、複数の保持サイリスタＢ（ここでは、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８）を同時にターンオンさせうる。
保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がターンオンすると、それぞれのゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ５、Ｇｂ８の電位はアノード端子の電位である０Ｖになる。これらのゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ５、Ｇｂ８にそれぞれ接続されたゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、Ｇｌ５、Ｇｌ８を有する発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８のしきい電圧も−１．３Ｖになる。一方、ターンオンしない保持サイリスタＢ４、Ｂ６、Ｂ７のゲート端子Ｇｂ４、Ｇｂ６，Ｇｂ７の電位は−３．３Ｖに維持されている。よって、保持サイリスタＢ４、Ｂ６、Ｂ７のしきい電圧は−４．６Ｖである。番号が９以上の保持サイリスタＢのしきい電圧も−４．６Ｖである。
よって、時刻ｔの直後においては、転送サイリスタＴ８と、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８と、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８とがオン状態を維持している。
そして、時刻ｕにおいて、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」（−２．６Ｖ＜「Ｌｅ」≦−１．３Ｖ）にすると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８がターンオンして点灯（発光）する。
なお、発光サイリスタＬは、抵抗を設けず点灯信号線７５に接続されている。しかし、点灯信号φＩ１（φＩ）は電流駆動されるので、抵抗を介さなくとも、複数の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８をターンオンしうる。
また、時刻ｕにおいて、記憶信号φｍ１（φｍ）を「Ｓ」から「Ｈ」に移行する。すると、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８はターンオフする。すると、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は０Ｖから−３．３Ｖへと徐々に変化する。なお、ゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７の電位は−３．３Ｖを維持する。
そして、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位が−２Ｖより低く（＜−２Ｖ）なると、前述したように、記憶信号φｍ１（φｍ）を「Ｌ」にしても、ターンオンしなくなる。すなわち、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がターンオンした記憶、すなわち発光サイリスタＬの位置（番号）の記憶が失われる。
本実施の形態では、時刻ｕの前の時刻ｔにおいて、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８をターンオンさせ、点灯させる発光サイリスタＬの位置（番号）を保持サイリスタＢに転写（コピー）している。よって、時刻ｕ以降において、記憶サイリスタＭから点灯させる発光サイリスタＬの位置（番号）の情報が失われても構わない。
さらに、時刻ｕにおいて、第１転送信号φ１を「Ｈ」から「Ｌ」に移行させている。すると、しきい電圧が−２．６Ｖになっていた転送サイリスタＴ９がターンオンする。そして、転送サイリスタＴ９のゲート端子Ｇｔ９が０Ｖになる。そして、転送サイリスタＴ１０のゲート端子Ｇｔ１０の電位が−１．３Ｖになり、転送サイリスタＴ１０のしきい電圧が−２．６Ｖになる。同様に、記憶サイリスタＭ９のしきい電圧も−２．６Ｖになる。
なお、本実施の形態においては、時刻ｕにおいて、点灯信号φＩ１（φＩ）の「Ｈ」から「Ｌｅ」への移行と、記憶信号φｍ１（φｍ）の「Ｓ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行とを同時に行っている。これらの移行は、いずれを先に行ってもよい。
すなわち、第１転送信号φ１の「Ｈ」から「Ｌ」への移行を最初に行って、転送サイリスタＴ９がターンオンし、記憶サイリスタＭ９のしきい電圧が−２．６Ｖになっても、記憶信号φｍ１（φｍ）が「Ｓ」（−２．５Ｖ）であるので、記憶サイリスタＭ９はターンオンしない。また、保持サイリスタＢ９は、しきい電圧が−３．９Ｖとなるが、保持信号φｂが「Ｌ」（−３．３Ｖ）であるので、ターンオンしない。
また、記憶信号φｍ１（φｍ）の「Ｓ」から「Ｈ」への移行を最初に行った後に、第１転送信号φ１の「Ｈ」から「Ｌ」への移行を行うと、転送サイリスタＴ９がターンオンし、記憶サイリスタＭ９のしきい電圧が−２．６Ｖになるが、記憶信号φｍ１（φｍ）が「Ｈ」（０Ｖ）になるので、記憶サイリスタＭ９はターンオンしない。また、保持サイリスタＢ９は、しきい電圧が−３．９Ｖとなるが、保持信号φｂが−３．３Ｖであるので、ターンオンしない。
第１転送信号φ１の「Ｈ」から「Ｌ」への移行を最初に行って、転送サイリスタＴ９をターンオンすると、記憶サイリスタＭ９のしきい電圧が−２．６Ｖになり、発光サイリスタＬ９のしきい電圧は−３．９Ｖになる。この後、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」へ移行しても、発光サイリスタＬ９はターンオンしない。また、記憶信号φｍ１（φｍ）が「Ｓ」（−２．５Ｖ）であるので、記憶サイリスタＭ９はターンオンしない。
以上説明したように、上記の３つの移行の順序はどのようであってもかまわない。
時刻ｕの直後においては、転送サイリスタＴ８、Ｔ９、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がオン状態を維持し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
次に、時刻ｖにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」に移行すると、転送サイリスタＴ８がターンオフする。
時刻ｖの直後においては、転送サイリスタＴ９、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がオン状態を維持し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
時刻ｖにおいて、保持信号φｂを「Ｌ」から「Ｈ」に移行する。すると、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８は、カソード端子とアノード端子とが共に電位「Ｈ」になるので、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８はもはやオン状態を維持できず、ターンオフする。
これにより、保持サイリスタＢから、点灯させる発光サイリスタＬの位置（番号）の記憶が失われる。しかし、時刻ｖの前の時刻ｕにおいて、既に点灯させる発光サイリスタＬを点灯させているので、保持サイリスタＢから、点灯させる発光サイリスタＬの位置（番号）に関する記憶が失われても構わない。
時刻ｖの直後においては、転送サイリスタＴ９がオン状態を維持し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
そして、時刻ｙからグループ＃Ｂの発光サイリスタＬ９〜Ｌ１６の点灯制御期間Ｔ（＃Ｂ）に入る。
書込期間Ｔ（Ｍ９）の開始時刻ｙにおいて、発光サイリスタＬ９を点灯させることを書き込むため、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−２．６Ｖになっている記憶サイリスタＭ９がターンオンする。
このとき、点灯制御期間Ｔ（＃Ａ）でターンオンした記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８は、もはやターンオンしてはならない。このため、時刻ｙにおいて、これらの記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８のしきい電圧は「Ｈ」（−３．３Ｖ）より低いこと（＜−３．３Ｖ）、すなわちゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位が、−２Ｖより低い（＜−２Ｖ）ことを要する。ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位の変化は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍによる時定数により決まるので、時刻ｕから時刻ｙまでのリセット期間ｔ５を、上記要件が満たされるように十分長く設定することとなる。
よって、時刻ｙの直後においては、転送サイリスタＴ９、記憶サイリスタＭ９、オン状態を維持し、点灯制御期間Ｔ（＃Ａ）の時刻ｕで点灯させた発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
時刻ｚにおいて、発光サイリスタＬ１０を点灯させないため、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｓ」に移行する。
時刻ｚの直後においては、転送サイリスタＴ１０、記憶サイリスタＭ９がオン状態を維持し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態を維持している。
そして、時刻ａａにおいて、点灯信号φＩ１（φＩ）を「Ｌｅ」から「Ｈ」に移行する。すると、点灯（オン）状態であった発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は、カソード端子とアノード端子とが共に「Ｈ」になるので、オン状態をもはや維持できず、ターンオフして消灯する。
時刻ａａの直後においては、転送サイリスタＴ１０、記憶サイリスタＭ９がオン状態を維持している。
すなわち、点灯制御期間Ｔ（＃Ａ）において点灯させることを記憶した発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は、点灯制御期間Ｔ（＃Ａ）に含まれる時刻ｕから点灯制御期間Ｔ（＃Ｂ）に含まれる時刻ａａまでの点灯期間ｔ４において、点灯（発光）している。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８の点灯期間ｔ４の終了時刻は、書込期間Ｔ（Ｍ１０）に含まれる時刻ａａでなくともよい。つまり、点灯期間ｔ４の終了時刻は、点灯制御期間Ｔ（＃Ｂ）において点灯させる発光サイリスタＬ９、Ｌ１１、…の点灯を開始する時刻より前の時刻であればよい。
時刻ａｂにおいて、発光サイリスタＬ１１を点灯させることを記憶するため、記憶信号φｍ１（φｍ）を「Ｈ」から「Ｌ」に移行する。
時刻ａｂの直後においては、転送サイリスタＴ１１、記憶サイリスタＭ９、Ｍ１１がオン状態を維持している。
時刻ａｂ以降は、画像データに基づく記憶信号φｍ１（φｍ）の波形が異なるが、点灯制御期間Ｔ（＃Ａ）における時刻ｋ以降と同様であるので、詳細な説明を省略する。
以上説明したように、本実施の形態では、発光サイリスタＬの点灯（発光）と、点灯させる発光サイリスタＬの位置（番号）を記憶させる記憶サイリスタＭへの書き込みとを、並行して行っている。これにより、第１の実施の形態に比べ、発光サイリスタＬの点灯（発光）をより高い発光デューティで行いうる。
このため、プリントヘッド１４による感光体ドラム１２への書込時間が短くなる。
これは、保持サイリスタＢを設けることにより、記憶サイリスタＭに記憶された点灯させる発光サイリスタＬの位置（番号）を保持サイリスタＢに転写し、記憶サイリスタＭから点灯させる発光サイリスタＬの位置（番号）の記憶を消去（クリア）し、次に点灯させる発光サイリスタＬの位置（番号）を記憶サイリスタＭに記憶させるようにしたことによる。
すなわち、保持サイリスタＢを介在させることにより、記憶サイリスタＭの状態の変化が発光サイリスタＬに影響しないようにし、記憶サイリスタＭと発光サイリスタＬとの間の電気的な関係を断ち切ることによる。
なお、図１６では、点灯制御期間Ｔ（＃Ａ）の画像データを“１１１０１００１”、点灯制御期間Ｔ（＃Ｂ）の画像データを“１０１…”としたが、第１の実施の形態においてと同様に、発光サイリスタＬを点灯させるときは、記憶信号φｍを「Ｌ」に、発光サイリスタＬを点灯させないときは、記憶信号φｍを「Ｓ」にすればよい。
このことにより、１つの点灯期間ｔ４において、複数の発光点（発光サイリスタＬ）を同時に点灯させうる。これにより、発光点（発光サイリスタＬ）を１個ずつ点灯制御する場合に比べ、発光チップＣ当たりの点灯期間ｔ４を短くしうる。そして、プリントヘッド１４として見たとき、感光体ドラム１２への書込時間を短縮しうる。
＜第５の実施の形態＞
図１７は、第５の実施の形態の発光装置６５における信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）との配線構成を示した図である。
本実施の形態と、図１４に示した第４の実施の形態との違いは、本実施の形態において、信号発生回路１００が、各発光チップＣ（Ｃ１〜Ｃ６０）に対して、第３の実施の形態で説明した、ゲート端子Ｇｍの寄生容量に蓄積した電荷を消去するための消去信号φｅを送信する消去信号発生部１４０を新たに備えたことにある。
このため、回路基板６２には、信号発生回路１００の消去信号発生部１４０から発光部６３に、消去信号φｅを送信する消去信号ライン１０２が新たに設けられている。消去信号ライン１０２は、各発光チップＣ（Ｃ１〜Ｃ６０）のφｅ端子（後述の図１８参照）に並列接続されている。他の構成は、図１４に示した第４の実施の形態と同じである。
第４の実施の形態においては、記憶サイリスタＭに記憶された点灯させる発光サイリスタＬの位置（番号）を保持サイリスタＢに転写し、その後、記憶サイリスタＭから点灯させる発光サイリスタＬの位置（番号）の記憶を消去（クリア）することで、発光サイリスタＬの点灯期間に重ねて、次に点灯させる発光サイリスタＬの位置（番号）を記憶サイリスタＭに記憶させるようにした。しかし、記憶サイリスタＭから点灯させる発光サイリスタＬの位置（番号）の記憶を消去（リセット）するため、ゲート端子Ｇｍの電位が−２Ｖより低く（＜−２Ｖ）なるまで待つことになっていた。
このため、本実施の形態では、第４の実施の形態に、第３の実施の形態で説明した消去信号φｅを組み合わせ、ゲート端子Ｇｍの電位が−２Ｖより低く（＜−２Ｖ）なるまでのリセット期間ｔ５を短縮する。
なお、本実施の形態においては、第４の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
図１８は、本実施の形態における、自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明する図である。ここでは、発光チップＣ１を例として説明するが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。なお、図１８では、転送サイリスタＴ１〜Ｔ４、記憶サイリスタＭ１〜Ｍ４、発光サイリスタＬ１〜Ｌ４の部分を中心に示している。
図１４に示した第４の実施の形態との違いは、本実施の形態では、消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…を新たに備えていることにある。
発光チップＣ１（Ｃ）は、基板８０上に、列状に配列された消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…を備えている。消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…は、第３の実施の形態でと同様に、ショットキーダイオードであるのが好ましい。
では次に、発光チップＣ１（Ｃ）における消去ダイオードＳｄの電気的な接続について説明する。消去ダイオードＳｄの電気的な接続は、図１２で示した第３の実施の形態におけると同様である。
すなわち、消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…のそれぞれのアノード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、…のそれぞれのカソード端子は、消去信号線７６に接続されている。そして、消去信号線７６は、消去信号φｅの入力端子であるφｅ端子に接続されている。このφｅ端子には、消去信号ライン１０２（図１７参照）が接続され、消去信号φｅが供給される。
次に、本実施の形態における発光部６３の動作について説明する。発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）には、図１７に示したように、一組の第１転送信号φ１および第２転送信号φ２と、保持信号φｂと、消去信号φｅとが共通に供給される。一方、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた記憶信号φｍ（φｍ１〜φｍ６０）が個別に供給される。そして、各点灯信号φＩ（φＩ１〜φＩ３０）は、発光チップＣの２個を組にして、組を構成する２個の発光チップＣについては共通に、異なる組を構成する発光チップＣについては個別に供給される。
本実施の形態は、第４の実施の形態に、消去ダイオードＳｄが加えられている点で異なる。そこで、第４の実施の形態での説明と同様に、発光部６３の動作は、発光チップＣ１の動作を説明すれば足りる。よって、発光チップＣ１を例に取って、発光チップＣの動作を説明する。
図１９は、本実施の形態における、発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。図１９においても、時刻ａから時刻ａｃ（時刻ａ〜ｚはアルファベット順、その後は時刻ａａ、ａｂ、ａｃの順）へと時間が経過するとする。図１９では、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、保持信号φｂ、消去信号φｅ、点灯信号φＩ１、および、記憶素子Ｍ１〜Ｍ８のそれぞれに流れる電流Ｊ（Ｍ１）〜電流Ｊ（Ｍ８）の波形を示している。
そして、図１９では、図６に示した発光サイリスタＬを８個ずつグループにして点灯制御する場合において、グループ＃Ａの発光サイリスタＬ１〜Ｌ８を点灯制御する点灯制御期間Ｔ（＃Ａ）（時刻ｃから時刻ｙ）と、グループ＃Ｂの発光サイリスタＬ９〜Ｌ１６を点灯制御する点灯制御期間Ｔ（＃Ｂ）の一部（時刻ｙ以降）とを示している。なお、図示しないが、点灯制御期間Ｔ（＃Ｂ）の後には、グループ＃Ｃの発光サイリスタＬ１７〜Ｌ２４が点灯制御される点灯制御期間Ｔ（＃Ｃ）、…が引き続く。
なお、図１９の点灯制御期間Ｔ（＃Ａ）においては、第４の実施の形態と同様に、グループ＃Ａの８個の発光サイリスタＬ１〜Ｌ８の内、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８を点灯（発光）させるとし、発光サイリスタＬ４、Ｌ６、Ｌ７は非点灯（消灯）のままとし、さらに点灯制御期間Ｔ（＃Ｂ）では、発光サイリスタＬ９、Ｌ１１、Ｌ１２を点灯（発光）させるとし、発光サイリスタＬ１０は消灯のままとする場合を例示している。点灯制御期間Ｔ（＃Ａ）では画像データ“１１１０１００１”を、点灯制御期間Ｔ（＃Ｂ）では“１０１１…”を印字するとする。
図１９において、消去信号φｅを除く他の信号の波形は、図１６で示したと同じである。
ここでは、消去信号φｅを中心に説明する。
ここで、点灯制御期間Ｔ（＃Ａ）における消去信号φｅは、時刻ｃで「Ｈ」であって、時刻ｖで「Ｈ」から「Ｌ」に移行する。そして、時刻ｗにおいて「Ｌ」から「Ｈ」に移行する。そして、点灯制御期間Ｔ（＃Ａ）の終了時刻ｙにおいて「Ｈ」を維持する。
すなわち、消去信号φｅは、点灯制御期間Ｔ（＃Ａ）において、１回のみ「Ｌ」になる。
前述したように、ターンオフ後ターンオフした記憶サイリスタＭのゲート端子Ｇｍの電位は、０Ｖから−３．３Ｖへと変化する。この変化の速度は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍとによる時定数により決まる。前述したように、ゲート端子Ｇｍの電位の移行が緩やかであると、期間ｔ３を長く設定できる点で好ましいが、リセット期間ｔ５が長くなる点で好ましくない。
そこで、本実施の形態では、リセット期間ｔ５を制御するため、ゲート端子Ｇｍの寄生容量に蓄積した電荷を消去し、記憶サイリスタＭのターンオンした記憶を消去する消去信号φｅを設けている。
では、図１８を参照しつつ、図１９のタイミングチャートにしたがって、発光部６３および発光チップＣ１（Ｃ）の動作を説明する。
なお、図１８では、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬなど、それぞれ番号が１〜４の部分のみを示している。５より大きい番号の部分もこれらの繰り返しである。以下の説明では、番号が１〜４の部分に限らず、これら以外の番号の素子についても触れる。
発光部６３および発光チップＣ１（Ｃ）の動作は、初期状態（時刻a）から、記憶サイリスタＭ８に発光サイリスタＬ８を点灯させることを記憶させる時刻ｓまでは、第３の実施の形態および第４の実施の形態において説明した通りであるので、詳細な説明を省略する。
時刻ｔにおいて、保持信号φｂが「Ｈ」から「Ｌ」に移行すると、しきい電圧が−２．６Ｖである保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がターンオンし、その他の保持サイリスタＢはターンオンしない。すると、ターンオンした保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８のゲート端子Ｇｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ５、Ｇｂ８は、アノード端子の電位である「Ｈ」（０Ｖ）になる。
接続ダイオードＤｂは、アノード端子がゲート端子Ｇｍに、カソード端子がゲート端子Ｇｂにそれぞれ接続されている。ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８は、前述したように、時刻ｕより、０Ｖから−３．３Ｖへと変化し始めている。一方、ゲート端子Ｇｍ４、Ｇｍ６、Ｇｍ７および番号が９以上の保持サイリスタＢのゲート端子Ｇｍは−３．３Ｖに維持されている。よって、保持サイリスタＢは少なくとも逆バイアスまたはアノード端子とカソード端子とが同電位の状態になっている。
時刻ｔの直後においては、転送サイリスタＴ８、記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がオン状態を維持し、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８が点灯（オン）状態にある。
次に、時刻ｕにおいて、点灯信号φＩ１（φＩ）を「Ｈ」から「Ｌｅ」（−２．６Ｖ＜「Ｌｅ」≦−１．３Ｖ）にすると、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８がターンオンして点灯（発光）する。
また、時刻ｕにおいて、記憶信号φｍ１（φｍ）を「Ｓ」から「Ｈ」に移行する。すると、ターンオンしていた記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ５、Ｍ８がターンオフし、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位が０Ｖから−３．３Ｖへ向かって変化し始める。この変化の速度は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍとによる時定数によって決まる。
さらに、時刻ｕにおいて、第１転送信号φ１を「Ｈ」から「Ｌ」に移行すると、転送サイリスタＴ９がターンオンする。
これらの、時刻ｕにおける点灯信号φＩ１（φＩ）の「Ｈ」から「Ｌｅ」への移行と、記憶信号φｍ１（φｍ）の「Ｓ」から「Ｈ」への移行と、第１転送信号φ１の「Ｈ」から「Ｌ」への移行との関係は、第４の実施の形態において説明したと同様である。
そして、時刻ｖにおいて、消去信号φｅを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、第３の実施の形態で説明したように、消去ダイオードＳｄ１、Ｓｄ２、Ｓｄ３、Ｓｄ５、Ｓｄ８が順バイアスになるので、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は、−３．３Ｖ（「Ｌ」）から消去ダイオードＳｄの順方向電位Ｖｓ（０．８Ｖ）を引いた値（−２．５Ｖ）になる。
すなわち、消去信号φｅを「Ｈ」から「Ｌ」に移行することで、ターンオンした記憶サイリスタＭのゲート端子Ｇｍの電位を強制的に−２．５Ｖにし、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位の変化を加速している。
また、時刻ｖにおいて、保持信号φｂを「Ｌ」から「Ｈ」に移行する。すると、保持サイリスタＢ１、Ｂ２、Ｂ３、Ｂ５、Ｂ８がターンオフする。これにより、保持サイリスタＢから点灯させる発光サイリスタＬの番号（位置）に関する記憶が消去されるが、既に時刻ｕにおいて、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５、Ｌ８は点灯しているので構わない。
さらに、時刻ｖにおいて、第２転送信号φ２を「Ｌ」から「Ｈ」に移行する。すると、転送サイリスタＴ８がターンオフする。
なお、時刻ｖにおいて、消去信号φｅの「Ｈ」から「Ｌ」への移行と、保持信号φｂの「Ｌ」から「Ｈ」への移行と、第２転送信号φ２の「Ｌ」から「Ｈ」への移行とを同時に行っている。
これらの移行は、いずれを先に行ってもよい。
すなわち、消去信号φｅの「Ｈ」から「Ｌ」への移行を最初に行っても、ゲート端子Ｇｍの電位の変化が加速されるのみであって、転送サイリスタＴおよび保持サイリスタＢの動作に影響を与えない。
一方、保持信号φｂの「Ｌ」から「Ｈ」への移行を最初に行って、保持サイリスタＢがターンオフすると、接続ダイオードＤｂのカソード端子（ゲート端子Ｇｂ）の電位が０Ｖから−３．３Ｖへと変化する。一方、時刻ｕより、接続ダイオードＤｂのアノード端子であるゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は０Ｖから−３．３Ｖへ向かって変化し始めている。よって、これらの電位の変化の途上において、接続ダイオードＤｂが順バイアスとなれば、ゲート端子Ｇｍの電位の変化（０Ｖから−３．３Ｖへの変化）がより加速される。また、保持サイリスタＢのターンオンは転送サイリスタＴの動作に影響を与えない。
さらに、第２転送信号φ２の「Ｌ」から「Ｈ」への移行を最初に行って、転送サイリスタＴ８をターンオフすると、ゲート端子Ｇｔ８の電位が０Ｖから電源電位Ｖｇａ（−３．３Ｖ）に向かって変化するが、前述した保持信号φｂの「Ｌ」から「Ｈ」への移行を最初に行った場合と同様に、これらの電位の変化の途上において、接続ダイオードＤｍが順バイアスとなれば、ゲート端子Ｇｍの電位の変化（０Ｖから−３．３Ｖへの変化）がより加速されることになる。
以上説明したように、いずれの移行を先に行っても、発光チップＣの動作に影響を与えない。
時刻ｗにおいて、消去信号φｅを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより、消去ダイオードＳｄは逆バイアスまたはアノード端子とカソード端子とが同電位になる。そして、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、Ｇｍ５、Ｇｍ８の電位は、ゲート端子Ｇｍの寄生容量と電源線抵抗Ｒｍとによる時定数にしたがって、−３．３Ｖへとさらに変化していく。
なお、消去ダイオードＳｄによる電荷の引き抜く効果（引き抜き効果）は、消去ダイオードＳｄが順バイアスにある場合で得られる。よって、ゲート端子Ｇｍの電位が−３．３Ｖ（「Ｌ」）から消去ダイオードＳｄの順方向電位Ｖｓを引いた値になると、もはや消去ダイオードＳｄによる電荷の引き抜き効果は得られない。
よって、ゲート端子Ｇｍの電位の変化を効率よく加速するためには、ゲート端子Ｇｍの電位が、消去ダイオードＳｄによる電荷を引き抜き効果が得られなくなる直前に、消去信号φｅを「Ｌ」から「Ｈ」に移行するのが好ましい。
時刻ｙ以降は第４の実施の形態の場合と同様であるので説明を省略する。
本実施の形態では、消去ダイオードＳｄによってゲート端子Ｇｍの電位の変化を加速しているので、第４の実施の形態の場合に比べ、時刻ｕから時刻ｙまでのリセット期間ｔ５を短くしうる。よって、発光サイリスタＬの発光デューディを高く設定しうる。
なお、第１〜第５の実施の形態において、図６に示したグループに含まれる発光サイリスタＬの数を８個としたが、この数は任意に設定しうる。このとき、発光チップＣの構成を変更することなく、信号（第１転送信号φ１、第２転送信号φ２、記憶信号φｍ、保持信号φｂ、消去信号φｅ、点灯信号φＩ）のタイミングを変更するのみでよい。
また、第１〜第５の実施の形態において、発光チップＣに含まれる発光サイリスタＬの数を１２８として説明したが、この個数も任意に設定しうる。また、１つの発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、ＳＬＥＤが複数搭載されていてもよい。
そして、発光サイリスタＬの数と転送サイリスタＴ、記憶サイリスタＭ、保持サイリスタＢの数はそれぞれ同じであるとして説明した。しかし、転送サイリスタＴの数は発光サイリスタＬの数より多くてもかまわない。画像データを書き込まない第１転送信号φ１および第２転送信号φ２の部分を設けて駆動すればよい。
第１〜第５の実施の形態において、記憶信号φｍを発光チップＣに個別に供給し、点灯信号φＩを２個の発光チップＣに共通に供給するとした。しかし、点灯信号φＩを個別に与えてもよく、３以上の発光チップＣに共通に供給してもよい。
また、複数の発光チップＣを直列に接続し、複数の発光チップＣをあたかも１つの自己走査型発光素子アレイ（ＳＬＥＤ）チップのように構成し、記憶信号φｍおよび点灯信号φＩを直列に接続した複数の発光チップＣに共通に供給してもよい。
第１〜第５の実施の形態において、サイリスタのアノード端子を基板としたアノードコモンとした場合について説明した。カソード端子を基板とした、カソードコモンのサイリスタも、回路の極性を変更することによって用いうる。
また、第１〜第５の実施の形態において、発光チップＣをＧａＡｓ、ＧａＡｌＡｓ等のＧａＡｓ系の半導体で構成したが、これに限られるものではなく、例えばＧａＰ等、イオン注入によるｐ型半導体、ｎ型半導体の製作が困難な化合物半導体を用いてもよい。
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１００…信号発生回路、１１０…点灯信号発生部、１２０…転送信号発生部、１３０…記憶信号発生部、１４０…消去信号発生部、１５０…保持信号発生部、φ１…第１転送信号、φ２…第２転送信号、φｍ（φｍ１〜φｍ６０）…記憶信号、φｂ…保持信号、φｅ…消去信号、φＩ（φＩ１〜φＩ３０）…点灯信号、Ｃ１〜Ｃ６０…発光チップ

Claims (12)

  1. 列状に配列された複数の発光素子と、
    前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、
    前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、
    前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、
    前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、
    前記グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部と
    を備えることを特徴とする発光装置。
  2. 前記自己走査型発光素子アレイは、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続される複数の消去素子をさらに備え、
    前記点灯制御部は、前記グループの前記点灯させる発光素子がオン状態になった後、前記点灯させる発光素子に対応する記憶素子がオン状態にならないようにする消去信号を前記複数の消去素子に供給する消去信号発生部をさらに備える
    ことを特徴とする請求項１に記載の発光装置。
  3. 前記自己走査型発光素子アレイは、前記発光素子と前記記憶素子との間に、当該発光素子および当該記憶素子に対応して設けられ、当該発光素子および当該記憶素子のそれぞれと電気的に接続され、当該記憶素子がオン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする複数の保持素子をさらに備え、
    前記点灯制御部は、前記グループの前記点灯させる発光素子に対応する記憶素子をオン状態にした後、オン状態の記憶素子に対応する保持素子をオン状態にする保持信号を前記複数の保持素子に供給する保持信号発生部をさらに備える
    ことを特徴とする請求項１または２に記載の発光装置。
  4. 基板と、
    前記基板上に形成され、列状に配列された複数の発光サイリスタと、
    前記基板上に形成され、前記複数の発光サイリスタのそれぞれの発光サイリスタに対応して設けられ、当該発光サイリスタと電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の記憶サイリスタと、
    前記基板上に形成され、前記記憶サイリスタのそれぞれに対応して設けられ、当該記憶サイリスタと電気的に接続されるとともに、オン状態とオフ状態を有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の転送サイリスタとを備えることを特徴とする自己走査型発光素子アレイと、
    前記複数の転送サイリスタを構成するそれぞれの転送サイリスタを一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数の転送サイリスタに供給する転送信号発生部と、
    前記複数の発光サイリスタを複数のグループに分け、前記グループ毎に、当該グループを構成する発光サイリスタに対応する転送サイリスタがオン状態にあるとき、発光サイリスタを点灯させるときは対応する記憶サイリスタをオフ状態から一時的にオン状態に移行させ、発光サイリスタを点灯させないときは対応する記憶サイリスタをオフ状態に維持するとともに、一時的にオン状態に移行した記憶サイリスタを再び一時的にオン状態とする記憶信号を前記複数の記憶サイリスタに供給する記憶信号発生部と、
    前記グループ毎に、点灯させる発光サイリスタに対応する記憶サイリスタをオン状態にした後、前記点灯させる発光サイリスタをオン状態にするための点灯信号を前記複数の発光サイリスタに供給する点灯信号発生部とを備える点灯制御部と
    を備えることを特徴とする発光装置。
  5. 前記自己走査型発光素子アレイは、前記複数の記憶サイリスタを構成するそれぞれの記憶サイリスタに対応して設けられ、前記記憶サイリスタと電気的に接続される複数の消去ダイオードをさらに備え、
    前記点灯制御部は、前記グループの前記点灯させる発光サイリスタがオン状態になった後、前記点灯させる発光サイリスタに対応する記憶サイリスタがオン状態にならないようにするための消去信号を前記複数の消去ダイオードに供給する消去信号発生部をさらに備える
    ことを特徴とする請求項４に記載の発光装置。
  6. 前記自己走査型発光素子アレイの消去ダイオードは、ショットキーダイオードであることを特徴とする請求項５に記載の発光装置。
  7. 前記自己走査型発光素子アレイは、前記基板上に形成され、前記発光サイリスタと前記記憶サイリスタとの間に、当該発光サイリスタおよび当該記憶サイリスタに対応して設けられ、当該発光サイリスタおよび当該記憶サイリスタのそれぞれと電気的に接続され、前記記憶サイリスタがオン状態になることにより、オフ状態にあるときに比べ、当該発光サイリスタのしきい電圧をオン状態になりやすい値に変化させる複数の保持サイリスタをさらに備え、
    前記点灯制御部は、前記グループの前記点灯させる発光サイリスタに対応する記憶サイリスタをオン状態にした後、オン状態の記憶サイリスタに対応する保持サイリスタをオン状態にする保持信号を前記複数の保持サイリスタに供給する保持信号発生部をさらに備える
    ことを特徴とする請求項４ないし６のいずれか１項に記載の発光装置。
  8. 列状に配列された複数の発光素子と、
    前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、
    前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイの駆動方法であって、
    前記複数のスイッチ素子を構成するスイッチ素子を一端側から他端側へ順にオン状態がシフトするように転送信号を前記複数のスイッチ素子に供給するステップと、
    前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、前記発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、当該発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給するステップと、
    前記グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にするための点灯信号を前記複数の発光素子に供給するステップとを含む
    ことを特徴とする自己走査型発光素子アレイの駆動方法。
  9. 前記自己走査型発光素子アレイは、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続される複数の消去素子をさらに備えた自己走査型発光素子アレイの駆動方法であって、
    前記グループの前記点灯させる発光素子がオン状態になった後、前記点灯させる発光素子に対応する記憶素子がオン状態にならないようにする消去信号を前記複数の消去素子に供給するステップをさらに含む
    ことを特徴とする請求項８に記載の自己走査型発光素子アレイの駆動方法。
  10. 前記自己走査型発光素子アレイは、前記発光素子と前記記憶素子との間に、当該発光素子および当該記憶素子に対応して設けられ、当該発光素子および当該記憶素子のそれぞれと電気的に接続され、当該記憶素子がオン状態になることにより、オフ状態にあるときに比べ、当該発光素子を点灯しやすくする複数の保持素子をさらに備えた自己走査型発光素子アレイの駆動方法であって、
    前記グループの前記点灯させる発光素子に対応する記憶素子をオン状態にした後、オン状態の記憶素子に対応する保持素子をオン状態にする保持信号を前記複数の保持素子に供給するステップをさらに含む
    ことを特徴とする請求項８または９に記載の自己走査型発光素子アレイの駆動方法。
  11. 列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、当該グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部とを備えた自己走査型発光素子アレイを複数備え、像保持体を露光する露光手段と、
    前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備える
    ことを特徴とするプリントヘッド。
  12. 像保持体を帯電する帯電手段と、
    列状に配列された複数の発光素子と、前記複数の発光素子を構成するそれぞれの発光素子に対応して設けられ、前記発光素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、オン状態になることにより、オフ状態にあるときに比べ、当該発光素子をオン状態にしやすくする複数の記憶素子と、前記複数の記憶素子を構成するそれぞれの記憶素子に対応して設けられ、前記記憶素子と電気的に接続されるとともに、オン状態とオフ状態とを有し、一端側から他端側へ順にオン状態がシフトするように設定され、オン状態になることにより、オフ状態にあるときに比べ、当該記憶素子をオン状態にしやすくする複数のスイッチ素子とを備える自己走査型発光素子アレイと、前記複数のスイッチ素子を構成するそれぞれのスイッチ素子を一端側から他端側へ順にオン状態がシフトするように設定する転送信号を当該複数のスイッチ素子に供給する転送信号発生部と、前記複数の発光素子を複数のグループに分け、前記グループ毎に、当該グループを構成する発光素子に対応するスイッチ素子がオン状態にあるとき、発光素子を点灯させるときは対応する記憶素子をオフ状態から一時的にオン状態に移行させ、発光素子を点灯させないときは対応する記憶素子をオフ状態に維持するとともに、一時的にオン状態に移行した記憶素子を再び一時的にオン状態とする記憶信号を前記複数の記憶素子に供給する記憶信号発生部と、当該グループ毎に、点灯させる発光素子に対応する記憶素子をオン状態にした後、前記点灯させる発光素子をオン状態にする点灯信号を前記複数の発光素子に供給する点灯信号発生部とを備える点灯制御部とを備えた自己走査型発光素子アレイを複数備え、前記像保持体を露光する露光手段と、
    前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
    前記像保持体に形成された静電潜像を現像する現像手段と、
    前記像保持体に現像された画像を被転写体に転写する転写手段とを備える
    ことを特徴とする画像形成装置。
JP2009204982A 2009-09-04 2009-09-04 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 Active JP5333075B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009204982A JP5333075B2 (ja) 2009-09-04 2009-09-04 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置
US12/693,507 US8305415B2 (en) 2009-09-04 2010-01-26 Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same
CN201010112543.4A CN102014232B (zh) 2009-09-04 2010-02-21 发光装置、打印头以及图像形成设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204982A JP5333075B2 (ja) 2009-09-04 2009-09-04 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置

Publications (2)

Publication Number Publication Date
JP2011051319A JP2011051319A (ja) 2011-03-17
JP5333075B2 true JP5333075B2 (ja) 2013-11-06

Family

ID=43647436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204982A Active JP5333075B2 (ja) 2009-09-04 2009-09-04 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置

Country Status (3)

Country Link
US (1) US8305415B2 (ja)
JP (1) JP5333075B2 (ja)
CN (1) CN102014232B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098271B2 (en) * 2008-08-22 2012-01-17 Fuji Xerox Co., Ltd. Exposure device, light-emitting device, image forming apparatus and failure diagnosing method
JP4614017B1 (ja) * 2009-07-22 2011-01-19 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP4988893B2 (ja) * 2010-03-26 2012-08-01 株式会社沖データ 駆動回路、駆動装置及び画像形成装置
WO2011161967A1 (ja) * 2010-06-25 2011-12-29 ナルテック株式会社 多階調の画像を生成する信号を供給する装置
JP5724520B2 (ja) * 2011-03-28 2015-05-27 富士ゼロックス株式会社 発光チップ、プリントヘッドおよび画像形成装置
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN105206228B (zh) * 2015-10-16 2018-01-02 矽恩微电子(厦门)有限公司 亮度线性变化自行调节的led扫描阵列驱动芯片和调节方法
JP6245319B1 (ja) * 2016-06-30 2017-12-13 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び半導体積層基板
JP7087690B2 (ja) * 2018-06-04 2022-06-21 富士フイルムビジネスイノベーション株式会社 発光装置、光計測装置及び画像形成装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643868A (en) * 1979-09-17 1981-04-22 Ricoh Co Ltd Heat-sensitive recording method
JP2577089B2 (ja) * 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
JP4411723B2 (ja) * 2000-02-14 2010-02-10 富士ゼロックス株式会社 自己走査型発光素子アレイ
JP4164997B2 (ja) * 2000-09-05 2008-10-15 富士ゼロックス株式会社 自己走査型発光素子アレイの駆動方法および駆動回路
JP4292747B2 (ja) * 2002-02-25 2009-07-08 富士ゼロックス株式会社 発光サイリスタおよび自己走査型発光素子アレイ
JP4196586B2 (ja) * 2002-04-30 2008-12-17 富士ゼロックス株式会社 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法
JP4284983B2 (ja) * 2002-12-03 2009-06-24 富士ゼロックス株式会社 自己走査型発光素子アレイチップおよび光書込みヘッド
JP4123183B2 (ja) * 2004-04-20 2008-07-23 ソニー株式会社 定電流駆動装置、バックライト光源装置及びカラー液晶表示装置
JP5092359B2 (ja) * 2005-11-17 2012-12-05 富士ゼロックス株式会社 プリントヘッド

Also Published As

Publication number Publication date
US8305415B2 (en) 2012-11-06
CN102014232A (zh) 2011-04-13
US20110058009A1 (en) 2011-03-10
JP2011051319A (ja) 2011-03-17
CN102014232B (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5333075B2 (ja) 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置
EP2184171B1 (en) Light-emitting element chip
EP2184172B1 (en) Light-emitting element head, image forming apparatus and signal supply method
JP4614017B1 (ja) 発光装置、プリントヘッドおよび画像形成装置
KR20110031077A (ko) 발광 장치, 프린트 헤드 및 화상 형성 장치
KR101632003B1 (ko) 발광 장치, 프린트 헤드, 및 화상 형성 장치
CN102244071B (zh) 发光装置及阵列单元、打印头、成像设备及发光控制方法
JP5573143B2 (ja) 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法
JP4803238B2 (ja) 発光素子ヘッドおよび画像形成装置
JP5724520B2 (ja) 発光チップ、プリントヘッドおよび画像形成装置
JP5760586B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
JP7119834B2 (ja) 発光装置、光源装置、プリントヘッド及び画像形成装置
JP5445269B2 (ja) 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2015074180A (ja) 発光部品、プリントヘッド及び画像形成装置
JP5664096B2 (ja) 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置
JP6209927B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP5857831B2 (ja) 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路
JP2011093162A (ja) 発光装置、プリントヘッドおよび画像形成装置
JP2011194827A (ja) 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2012020498A (ja) 発光装置、プリントヘッドおよび画像形成装置
JP5316589B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
KR101424659B1 (ko) 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법
JP2012056209A (ja) 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350