JP2011093162A - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2011093162A JP2011093162A JP2009248253A JP2009248253A JP2011093162A JP 2011093162 A JP2011093162 A JP 2011093162A JP 2009248253 A JP2009248253 A JP 2009248253A JP 2009248253 A JP2009248253 A JP 2009248253A JP 2011093162 A JP2011093162 A JP 2011093162A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- lighting
- light
- thyristor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Abstract
【課題】発光素子間における露光量の差を軽減できる発光装置、並びにこれを用いたプリントヘッドおよび画像形成装置を提供する。
【解決手段】点灯制御信号供給部203は、同時に点灯させる発光点(発光サイリスタL)の数(発光点数)を設定する発光点数設定信号Lcntを受信する。これにより、発光点数に応じて、使用する電流源ユニットU(U1〜U8)が設定される。そして、点灯期間信号Perが「H」である期間において、使用するように設定された電流源ユニットUから電流が供給され、それらが重畳されて点灯制御信号φJとなって、点灯信号供給回路101に供給される。このようにすることで、同時に点灯させる発光点(発光サイリスタL)の数に応じて、点灯信号φIの電流を変化させる。
【選択図】図10
【解決手段】点灯制御信号供給部203は、同時に点灯させる発光点(発光サイリスタL)の数(発光点数)を設定する発光点数設定信号Lcntを受信する。これにより、発光点数に応じて、使用する電流源ユニットU(U1〜U8)が設定される。そして、点灯期間信号Perが「H」である期間において、使用するように設定された電流源ユニットUから電流が供給され、それらが重畳されて点灯制御信号φJとなって、点灯信号供給回路101に供給される。このようにすることで、同時に点灯させる発光点(発光サイリスタL)の数に応じて、点灯信号φIの電流を変化させる。
【選択図】図10
Description
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に多数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
特許文献1には、サイリスタによるシフト部と発光部とを備え、シフト部と発光部とを分離したタイプのダイオード結合自己走査型発光素子アレイチップにおいて、シフト部サイリスタに、接続すべき対応する発光部サイリスタを設けないことにより、複数点灯可能で、途中でデータの書込を中断できる構造の自己走査型発光素子アレイチップが記載されている。
ところで、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)を用いたLPHを用いる記録装置において、複数点灯可能なSLEDチップを使用すると、発光素子間において露光量の差を生じ、画質の劣化を生じていた。
本発明は、発光素子間における露光量の差を軽減できる発光装置、並びにこれを用いたプリントヘッドおよび画像形成装置を提供することを目的とする。
請求項1に記載の発明は、複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、前記グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備えることを特徴とする発光装置である。
請求項2に記載の発明は、前記点灯制御部は、前記グループに属する発光素子の平均露光量に基づく露光量補正値を取得し、当該露光量補正値に基づいて、当該グループに属する発光素子の点灯期間を設定することを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記点灯制御部は、前記グループに属する発光素子の点灯期間終了を検知して、点灯のための電圧または電流をオフに設定することを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記点灯制御部は、前記自己走査型発光素子アレイの発光素子の露光量を点灯のための電圧または電流を設定する基準電位の変更により変更することを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項2に記載の発明は、前記点灯制御部は、前記グループに属する発光素子の平均露光量に基づく露光量補正値を取得し、当該露光量補正値に基づいて、当該グループに属する発光素子の点灯期間を設定することを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記点灯制御部は、前記グループに属する発光素子の点灯期間終了を検知して、点灯のための電圧または電流をオフに設定することを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記点灯制御部は、前記自己走査型発光素子アレイの発光素子の露光量を点灯のための電圧または電流を設定する基準電位の変更により変更することを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項5に記載の発明は、前記自己走査型発光素子アレイに、点灯のための電圧または電流を、電流駆動により供給する点灯信号供給部をさらに備えることを特徴とする請求項1に記載の発光装置である。
請求項6に記載の発明は、前記点灯信号供給部は、カレントミラー回路で構成されていることを特徴とする請求項5に記載の発光装置である。
請求項7に記載の発明は、前記点灯信号供給部は、500Ω以上の出力インピーダンスを有することを特徴とする請求項6に記載の発光装置である。
請求項8に記載の発明は、前記点灯信号供給部は、前記点灯制御部から当該点灯信号供給部に供給される点灯制御信号の電位の変化を検知して、前記自己走査型発光素子アレイに供給される点灯信号をオフに設定することを特徴とする請求項5ないし7のいずれか1項に記載の発光装置である。
請求項6に記載の発明は、前記点灯信号供給部は、カレントミラー回路で構成されていることを特徴とする請求項5に記載の発光装置である。
請求項7に記載の発明は、前記点灯信号供給部は、500Ω以上の出力インピーダンスを有することを特徴とする請求項6に記載の発光装置である。
請求項8に記載の発明は、前記点灯信号供給部は、前記点灯制御部から当該点灯信号供給部に供給される点灯制御信号の電位の変化を検知して、前記自己走査型発光素子アレイに供給される点灯信号をオフに設定することを特徴とする請求項5ないし7のいずれか1項に記載の発光装置である。
請求項9に記載の発明は、複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、当該グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備える露光手段と、前記露光手段から照射される光を像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
請求項10に記載の発明は、像保持体を帯電する帯電手段と、複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、当該グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備える露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項10に記載の発明は、像保持体を帯電する帯電手段と、複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、当該グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備える露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項1の発明によれば、本構成を有していない場合に比較して、発光素子間における露光量の差を軽減できる。
請求項2の発明によれば、本構成を有していない場合に比較して、より簡便な回路構成とできる。
請求項3の発明によれば、本構成を有していない場合に比較して、より高速な露光ができる。
請求項4の発明によれば、本構成を有していない場合に比較して、より簡便に画像の濃度が調整できる。
請求項5の発明によれば、本構成を有していない場合に比較して、配線抵抗の影響を軽減できる。
請求項6の発明によれば、本構成を有していない場合に比較して、より簡便な回路構成とできる。
請求項7の発明によれば、本構成を有していない場合に比較して、配線抵抗の影響をより軽減できる。
請求項8の発明によれば、本構成を有していない場合に比較して、より高速な露光ができる。
請求項9の発明によれば、本構成を有していない場合に比較して、画質の劣化を軽減した露光ができる。
請求項10の発明によれば、本構成を有していない場合に比較して、画質の劣化を軽減した画像形成ができる。
請求項2の発明によれば、本構成を有していない場合に比較して、より簡便な回路構成とできる。
請求項3の発明によれば、本構成を有していない場合に比較して、より高速な露光ができる。
請求項4の発明によれば、本構成を有していない場合に比較して、より簡便に画像の濃度が調整できる。
請求項5の発明によれば、本構成を有していない場合に比較して、配線抵抗の影響を軽減できる。
請求項6の発明によれば、本構成を有していない場合に比較して、より簡便な回路構成とできる。
請求項7の発明によれば、本構成を有していない場合に比較して、配線抵抗の影響をより軽減できる。
請求項8の発明によれば、本構成を有していない場合に比較して、より高速な露光ができる。
請求項9の発明によれば、本構成を有していない場合に比較して、画質の劣化を軽減した露光ができる。
請求項10の発明によれば、本構成を有していない場合に比較して、画質の劣化を軽減した画像形成ができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は本実施の形態が適用される画像形成装置1の全体構成の一例を説明するための図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
図1は本実施の形態が適用される画像形成装置1の全体構成の一例を説明するための図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で一様に帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。同様に、画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
図2は、本実施の形態が適用されるプリントヘッド14の構成を説明するための図である。このプリントヘッド14は、ハウジング61、複数の発光部であるLED(本実施の形態では発光サイリスタ)を備えた発光部63、発光部63や発光部63を駆動する信号発生回路100(後述の図3参照)等を搭載する回路基板62、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。ここでは、発光部63、信号発生回路100等およびこれらを搭載する回路基板62を露光手段の一例としての発光装置65と呼ぶ。
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向)に沿って配置されている。
図3は、発光装置65の上面図である。
図3に示すように、発光装置65の発光部63は、回路基板62上に、40個の発光チップC1〜C40を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。発光チップC1〜C40を区別しないときは、発光チップCまたは発光チップC(C1〜C40)とする。他の用語についても同様である。
さらに、発光装置65は、発光部63を駆動するための駆動信号を生成する信号発生回路100、点灯信号を供給する点灯信号供給部の一例としての点灯信号供給回路101を備えている。なお、本実施の形態では、一例として、点灯信号供給回路101は4個の発光チップCに対して1つ設けられている(後述する図4参照)。
図3に示すように、発光装置65の発光部63は、回路基板62上に、40個の発光チップC1〜C40を、主走査方向に二列に向かい合わせて千鳥状に配置して構成されている。発光チップC1〜C40を区別しないときは、発光チップCまたは発光チップC(C1〜C40)とする。他の用語についても同様である。
さらに、発光装置65は、発光部63を駆動するための駆動信号を生成する信号発生回路100、点灯信号を供給する点灯信号供給部の一例としての点灯信号供給回路101を備えている。なお、本実施の形態では、一例として、点灯信号供給回路101は4個の発光チップCに対して1つ設けられている(後述する図4参照)。
発光チップC(C1〜C40)はすべて同一の構成を有している。そして、各発光チップC(C1〜C40)は、後述するように、複数の発光点(発光サイリスタ)を備えている。そして、発光点(発光サイリスタ)は発光チップCの矩形の長辺に沿って配置されている。
回路基板62上には、奇数番号の発光チップC1、C3、C5、…と、偶数番号の発光チップC2、C4、C6、…とが、向かい合わせに配置されている。発光チップCつなぎ目においても、発光点(発光サイリスタ)が主走査方向に対して等間隔に配置されるように、発光チップC1〜C40が配置されている。
回路基板62上には、奇数番号の発光チップC1、C3、C5、…と、偶数番号の発光チップC2、C4、C6、…とが、向かい合わせに配置されている。発光チップCつなぎ目においても、発光点(発光サイリスタ)が主走査方向に対して等間隔に配置されるように、発光チップC1〜C40が配置されている。
図4は、発光装置65における発光チップC(C1〜C40)と、信号発生回路100および点灯信号供給回路101との配線構成を説明するための図である。
本実施の形態では、一例として、発光チップCは4個を1組(群)として駆動される。すなわち、組(群)の数は10であって、発光チップ群CG1には発光チップC1〜C4が含まれ、発光チップ群CG2には発光チップC5〜C8(図4では発光チップC5から発光チップC7までを示している。)が含まれる。同様にして、発光チップ群CG10には発光チップC37〜C40が含まれる。なお、図4では、発光チップ群CG1とCG2との一部を示している。
本実施の形態では、一例として、発光チップCは4個を1組(群)として駆動される。すなわち、組(群)の数は10であって、発光チップ群CG1には発光チップC1〜C4が含まれ、発光チップ群CG2には発光チップC5〜C8(図4では発光チップC5から発光チップC7までを示している。)が含まれる。同様にして、発光チップ群CG10には発光チップC37〜C40が含まれる。なお、図4では、発光チップ群CG1とCG2との一部を示している。
まず、信号発生回路100と発光チップC(C1〜C40)および発光チップ群CG(CG1〜CG10)との間の配線構成について説明する。
信号発生回路100には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路100は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えを行う。
信号発生回路100は、発光点(発光サイリスタ)の露光量の違いを補正するための
ルックアップテーブル(LUT)102を備えている。そして、各発光チップ群CG(CG1〜CG10)に対して点灯制御信号φJ(φJ1〜φJ10)を出力する点灯制御部の一例としての点灯制御信号発生部110を備えている。
信号発生回路100には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路100は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えを行う。
信号発生回路100は、発光点(発光サイリスタ)の露光量の違いを補正するための
ルックアップテーブル(LUT)102を備えている。そして、各発光チップ群CG(CG1〜CG10)に対して点灯制御信号φJ(φJ1〜φJ10)を出力する点灯制御部の一例としての点灯制御信号発生部110を備えている。
そして、信号発生回路100は、各種の制御信号に基づき、各発光チップC1〜C40に対して、第1転送信号φ1、第2転送信号φ2を出力する転送信号発生部120を備えている。さらに、点灯させようとする発光点を記憶するための記憶信号φm(φm1〜φm10)を出力する記憶信号発生部130を備えている。
つまり、信号発生回路100は、点灯制御信号φJ(φJ1〜φJ10)、記憶信号φm(φm1〜φm10)、第1転送信号φ1、第2転送信号φ2を生成する。
つまり、信号発生回路100は、点灯制御信号φJ(φJ1〜φJ10)、記憶信号φm(φm1〜φm10)、第1転送信号φ1、第2転送信号φ2を生成する。
回路基板62には、各発光チップC(C1〜C40)のVsub端子(後述する図5参照)に接続され、基準電位Vsub(例えば0V)を与える電源ライン103が設けられている。そして、各発光チップC(C1〜C40)のVga端子(後述の図5参照)に接続され、電力供給のための電源電位Vga(例えば−3.3V)を与える電源ライン104が設けられている。
なお、電源ライン103および電源ライン104は、電力供給のために信号発生回路100および点灯信号供給回路101にも接続されている。
なお、電源ライン103および電源ライン104は、電力供給のために信号発生回路100および点灯信号供給回路101にも接続されている。
また、回路基板62には、信号発生回路100の転送信号発生部120から発光部63に、第1転送信号φ1、第2転送信号φ2を、それぞれ送信する第1転送信号ライン105、第2転送信号ライン106も設けられている。第1転送信号ライン105は、発光チップ群CG(CG1〜CG10)毎に設けられた電流制限抵抗R1を介して、各発光チップC(C1〜C40)のφ1端子(後述する図5参照)に並列に接続されている。第2転送信号ライン106は、発光チップ群CG(CG1〜CG10)毎に設けられた電流制限抵抗R2を介して、各発光チップC(C1〜C40)のφ2端子(後述する図5参照)に並列に接続されている。
回路基板62には、信号発生回路100の記憶信号発生部130から各発光チップ群CG(CG1〜CG10)に記憶信号φm(φm1〜φm10)を送信する10本の記憶信号ライン107(107_1〜107_10)も設けられている。各記憶信号ライン107(107_1〜107_10)は、各発光チップ群CG(CG1〜CG10)に属する発光チップCのφm端子(後述する図5参照)に並列に接続されている。
そして、回路基板62には、信号発生回路100の点灯制御信号発生部110から各発光チップ群CG(CG1〜CG10)に点灯制御信号φJ(φJ1〜φJ10)を送信する10本の点灯制御信号ライン108(108_1〜108_10)も設けられている。そして、各点灯制御信号ライン108(108_1〜108_10)は、発光チップ群CG(CG1〜CG10)毎に設けられた点灯信号供給回路101(後述する図10参照)に接続されている。
さらに、各点灯信号供給回路101(後述する図10参照)から、各組(群)の発光チップCに組(群)に対応する点灯信号φI(φI1〜φI10)を送信する10本の点灯信号ライン109(109_1〜109_10)が設けられている。
そして、回路基板62には、信号発生回路100の点灯制御信号発生部110から各発光チップ群CG(CG1〜CG10)に点灯制御信号φJ(φJ1〜φJ10)を送信する10本の点灯制御信号ライン108(108_1〜108_10)も設けられている。そして、各点灯制御信号ライン108(108_1〜108_10)は、発光チップ群CG(CG1〜CG10)毎に設けられた点灯信号供給回路101(後述する図10参照)に接続されている。
さらに、各点灯信号供給回路101(後述する図10参照)から、各組(群)の発光チップCに組(群)に対応する点灯信号φI(φI1〜φI10)を送信する10本の点灯信号ライン109(109_1〜109_10)が設けられている。
次に、発光チップC(C1〜C40)間および発光チップ群CG(CG1〜CG10)間の配線構成について説明する。
各発光チップC(C1〜C40)は、SIN端子、φ1端子、φ2端子、φI端子、SOU端子、Vga端子、φm端子、Vsub端子の8個の端子を備えている。
前述したように、各発光チップCのVsub端子は電源ライン103に接続され、基準電位Vsubが与えられる。Vga端子は電源ライン104に接続され、電源電位Vgaが与えられる。
各発光チップC(C1〜C40)は、SIN端子、φ1端子、φ2端子、φI端子、SOU端子、Vga端子、φm端子、Vsub端子の8個の端子を備えている。
前述したように、各発光チップCのVsub端子は電源ライン103に接続され、基準電位Vsubが与えられる。Vga端子は電源ライン104に接続され、電源電位Vgaが与えられる。
各発光チップCのφ1端子は組(群)毎に集線され、電流制限抵抗R1の一方の端子に接続されている。そして、電流制限抵抗R1の他方の端子が、第1転送信号φ1を送信する第1転送信号ライン105に接続されている。
各発光チップCのφ2端子は組(群)毎に集線され、電流制限抵抗R2の一方の端子に接続されている。そして、電流制限抵抗R2の他方の端子が、第1転送信号φ1を送信する第2転送信号ライン106に接続されている。
各発光チップCのφ2端子は組(群)毎に集線され、電流制限抵抗R2の一方の端子に接続されている。そして、電流制限抵抗R2の他方の端子が、第1転送信号φ1を送信する第2転送信号ライン106に接続されている。
各発光チップCのφm端子は組(群)毎に集線され、記憶信号φm(φm1〜φm10)を送信する記憶信号ライン107(107_1〜107_10)に接続されている。
各発光チップCのφI端子は組(群)毎に点灯信号ライン109(109_1〜109_10)に集線され、発光チップ群CG(CG1〜CG10)毎に設けられた、点灯信号φI(φI1〜φI10)を送信する点灯信号供給回路101に接続されている。
各発光チップCのφI端子は組(群)毎に点灯信号ライン109(109_1〜109_10)に集線され、発光チップ群CG(CG1〜CG10)毎に設けられた、点灯信号φI(φI1〜φI10)を送信する点灯信号供給回路101に接続されている。
ここで、SIN端子およびSOU端子について説明する。発光チップ群CG1(発光チップC1〜C4)についてみると、発光チップC1のSIN端子は、φ2端子と接続されて、第2転送信号φ2が供給される。発光チップC1のSOU端子は、発光チップC2のSIN端子に接続されている。そして、発光チップC2のSOU端子は、発光チップC3のSIN端子に接続さている。さらに、発光チップC3のSOU端子は、発光チップC4のSIN端子に接続さている。発光チップC4のSOU端子は、接続されていない。
このように、4つの発光チップC1〜C4が、前の発光チップCのSOU端子と次の発光チップCのSIN端子とが順に接続されることで、連結されている。すなわち、SIN端子とSOU端子とは、複数の発光チップCを連結するための端子である。
このように、4つの発光チップC1〜C4が、前の発光チップCのSOU端子と次の発光チップCのSIN端子とが順に接続されることで、連結されている。すなわち、SIN端子とSOU端子とは、複数の発光チップCを連結するための端子である。
一方、発光チップ群CG2(発光チップC5〜C8)についてみると、発光チップ群CG1(発光チップC1〜C4)とは逆に、大きい番号の発光チップC8から発光チップC5へと接続されるようになっている。すなわち、発光チップC8のSIN端子は、φ2端子と接続されて、第2転送信号φ2が供給される(不図示)。発光チップC8のSOU端子は、発光チップC7のSIN端子に接続されている(不図示)。そして、発光チップC7のSOU端子は、発光チップC6のSIN端子に接続さている(不図示)。さらに、発光チップC6のSOU端子は、発光チップC5のSIN端子に接続さている。発光チップC5のSOU端子は、接続されていない。
発光チップ群CG1においてSIN端子およびSOU端子により順繰りに接続された最後の発光チップC4と、隣接する発光チップ群CG2に属する発光チップC5とは、図3に示したように、向かい合わせて配置しているため、発光点(発光サイリスタ)の走査の方向(後述する図5参照)が逆になっている。つまり、図3において、発光チップC4の発光点(発光サイリスタ)は左から右へと走査され、発光チップC5の発光点(発光サイリスタ)は、右から左へと走査される。よって、発光チップC4と発光チップC5との境界部分の発光点(発光サイリスタ)の点灯(発光)タイミングがずれると、発光チップC4と発光チップC5との境界部分に形成された画像において、副走査方向(図3参照)に位置ずれが生じる。これにより、発光チップC4と発光チップC5との境界に副走査方向に沿った筋状のムラが生じてしまう。
そこで、上記したように接続することで、発光チップC4と発光チップC5との点灯(発光)タイミングを合わせて、発光チップC4と発光チップC5との境界部分に形成された画像の副走査方向(図3参照)の位置ずれを抑制して、画質の向上を図っている。
他の発光チップ群CG3〜CG10についても同様である。
他の発光チップ群CG3〜CG10についても同様である。
なお、発光チップ群CG1における発光チップC1と発光チップC2との間、発光チップC2と発光チップC3との間、発光チップC3と発光チップC4との間においても、図3に示したように向かい合わせて配置しているため、発光点(発光サイリスタ)の走査の方向がそれぞれで逆になる。このため、それぞれの発光チップCの境界においても、上述と同様に、副走査方向に位置ずれが生じてしまう。そこで、これまで説明してきた発光チップCの構成を有する発光チップCAと、発光チップCAをチップの長辺で反転した構成の発光チップCBとの2種類を用いて、発光部63を構成すると、発光チップCの境界における副走査方向の位置ずれを抑制するので好ましい。
すなわち、発光チップCAを図3の発光チップC1に使用すると、発光チップC1の発光点(発光サイリスタ)は、発光チップC1の長辺に沿って上側(図3、図4において)に配列され、左から右へと点灯が制御される。そして、発光チップCBを発光チップC2に使用すると、発光チップC2の発光点(発光サイリスタ)は、発光チップC2の長辺に沿って下側(図3、図4において)に配列され、左から右へ(図3、図4において)と点灯が制御される。この結果、発光チップC1と発光チップC2との間において、発光チップC1の右端の発光点から発光チップC2の左端の発光点へと点灯が引き続いて制御されるので、副走査方向の位置ずれを抑制するので好ましい。同様に、発光チップC3には発光チップCAを、発光チップC4には発光チップCBを用いればよい。
一方、発光チップ群CG2の発光チップC5、C6、C7、C8については、発光チップ群CG1の発光チップとは逆に、発光チップC5、C7に発光チップCBを、発光チップC6、C8に発光チップCAを用いる。これにより、発光チップC8(不図示)の右端の発光点から順に、発光チップC5の左端の発光点へと点灯制御される。
このように、2つの発光チップ群CGを組にして、発光チップCAと発光チップCBとを振り分けていくことにより、副走査方向の位置ずれをより抑制しうる。
なお、発光チップCBは、発光チップCAをチップの長辺で反転した構成であって、発光チップCAと同様に動作するので、以下では、発光チップCAと発光チップCBとを区別しないで、発光チップCと呼ぶ。
すなわち、発光チップCAを図3の発光チップC1に使用すると、発光チップC1の発光点(発光サイリスタ)は、発光チップC1の長辺に沿って上側(図3、図4において)に配列され、左から右へと点灯が制御される。そして、発光チップCBを発光チップC2に使用すると、発光チップC2の発光点(発光サイリスタ)は、発光チップC2の長辺に沿って下側(図3、図4において)に配列され、左から右へ(図3、図4において)と点灯が制御される。この結果、発光チップC1と発光チップC2との間において、発光チップC1の右端の発光点から発光チップC2の左端の発光点へと点灯が引き続いて制御されるので、副走査方向の位置ずれを抑制するので好ましい。同様に、発光チップC3には発光チップCAを、発光チップC4には発光チップCBを用いればよい。
一方、発光チップ群CG2の発光チップC5、C6、C7、C8については、発光チップ群CG1の発光チップとは逆に、発光チップC5、C7に発光チップCBを、発光チップC6、C8に発光チップCAを用いる。これにより、発光チップC8(不図示)の右端の発光点から順に、発光チップC5の左端の発光点へと点灯制御される。
このように、2つの発光チップ群CGを組にして、発光チップCAと発光チップCBとを振り分けていくことにより、副走査方向の位置ずれをより抑制しうる。
なお、発光チップCBは、発光チップCAをチップの長辺で反転した構成であって、発光チップCAと同様に動作するので、以下では、発光チップCAと発光チップCBとを区別しないで、発光チップCと呼ぶ。
このように、複数の発光チップCを連結し、組(群)を構成することにより、組(群)毎に点灯制御信号φJおよび点灯信号φIをそれぞれ1つにし、点灯制御信号ライン108および点灯信号ライン109のそれぞれの数を、発光チップCの数(40)より少ない数(10)に抑制している。
以上説明したように、発光装置65のすべての発光チップC(C1〜C40)には、基準電位Vsubと電源電位Vgaが共通に供給されるとともに、第1転送信号φ1および第2転送信号φ2とが共通に送信される。一方、同じ組(群)の発光チップCに対しては、共通の点灯信号φIおよび記憶信号φmが送信され、異なる組(群)の発光チップCに対しては、異なる点灯信号φIおよび記憶信号φmが送信される。
後述するように、同じ組(群)に属する発光チップCは、属する発光チップCの発光点が順番に点灯(発光)するように制御される。また、異なる組(群)に属する発光チップCの発光点は、並行して点灯(発光)するように制御される。
例えば、発光チップ群CG1に属する発光チップC1と発光チップC2とは、発光チップC1の発光点の点灯(発光)制御ののち、発光チップC2の発光点の点灯(発光)制御が行われる。一方、発光チップ群CG1に属する発光チップC1と、発光チップ群CG2に属する発光チップC8とは、それぞれの発光点が並行して点灯(発光)制御が行われる。なお、発光チップCの発光点を点灯/消灯させる一連の操作を点灯制御と呼ぶ。
後述するように、同じ組(群)に属する発光チップCは、属する発光チップCの発光点が順番に点灯(発光)するように制御される。また、異なる組(群)に属する発光チップCの発光点は、並行して点灯(発光)するように制御される。
例えば、発光チップ群CG1に属する発光チップC1と発光チップC2とは、発光チップC1の発光点の点灯(発光)制御ののち、発光チップC2の発光点の点灯(発光)制御が行われる。一方、発光チップ群CG1に属する発光チップC1と、発光チップ群CG2に属する発光チップC8とは、それぞれの発光点が並行して点灯(発光)制御が行われる。なお、発光チップCの発光点を点灯/消灯させる一連の操作を点灯制御と呼ぶ。
図5は、自己走査型発光素子アレイ(SLED)チップである発光チップCの回路構成を説明するための図である。なお、ここでは、発光チップC1を例として説明を行うが、他の発光チップC2〜C40も発光チップC1と同じ構成を有している。
発光チップC1(C)は、基板80上に主走査方向に列状に配列された転送サイリスタT1、T2、…、T128なる転送サイリスタ列(スイッチ素子列)、同様に主走査方向に列状に配列された記憶サイリスタM1、M2、…、M128なる記憶サイリスタ列、同様に主走査方向に列状に配列された発光素子の一例としての発光サイリスタL1、L2、…、L128からなる発光サイリスタ列(発光素子列)を備えている。
ここでは、転送サイリスタT1、T2、…、T128をそれぞれ区別しないときは、転送サイリスタTと呼ぶ。同様に、記憶サイリスタM1、M2、…、M128をそれぞれ区別しないときは記憶サイリスタM、発光サイリスタL1、L2、…、L128をそれぞれ区別しないときは発光サイリスタLと呼ぶ。
なお、上記のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)とは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
ここでは、転送サイリスタT1、T2、…、T128をそれぞれ区別しないときは、転送サイリスタTと呼ぶ。同様に、記憶サイリスタM1、M2、…、M128をそれぞれ区別しないときは記憶サイリスタM、発光サイリスタL1、L2、…、L128をそれぞれ区別しないときは発光サイリスタLと呼ぶ。
なお、上記のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)とは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
また、発光チップC1(C)は、転送サイリスタT1、T2、…、T128をそれぞれ番号順に2つをペアにしてそれぞれの間を接続する結合ダイオードDc1、Dc2、…、Dc127を備えている。さらに、接続ダイオードDm1、Dm2、…、Dm128を備えている。
そして、電源線抵抗Rt1、Rt2、…、Rt128、電源線抵抗Rm1、Rm2、…、Rm128、抵抗Rn1、Rn2、…、Rn128を備えている。
ここで、転送サイリスタTなどと同様に、結合ダイオードDc1、Dc2、…、Dc127、接続ダイオードDm1、Dm2、…、Dm128、電源線抵抗Rt1、Rt2、…、Rt128、電源線抵抗Rm1、Rm2、…、Rm128、抵抗Rn1、Rn2、…、Rn128をそれぞれ区別しないときは、結合ダイオードDc、接続ダイオードDm、電源線抵抗Rt、電源線抵抗Rm、抵抗Rnと呼ぶ。
ここでは、一例として、転送サイリスタ列における転送サイリスタTの数を128個としている。記憶サイリスタM、発光サイリスタLのそれぞれの数も128個である。同様に、接続ダイオードDm、電源線抵抗Rt、Rm、抵抗Rnの数も128個である。しかし、結合ダイオードDcの数は、転送サイリスタTの数より1少ない127個である。
さらに、発光チップC1(C)は、1個のスタートダイオードDsを備えている。
そして、電源線抵抗Rt1、Rt2、…、Rt128、電源線抵抗Rm1、Rm2、…、Rm128、抵抗Rn1、Rn2、…、Rn128を備えている。
ここで、転送サイリスタTなどと同様に、結合ダイオードDc1、Dc2、…、Dc127、接続ダイオードDm1、Dm2、…、Dm128、電源線抵抗Rt1、Rt2、…、Rt128、電源線抵抗Rm1、Rm2、…、Rm128、抵抗Rn1、Rn2、…、Rn128をそれぞれ区別しないときは、結合ダイオードDc、接続ダイオードDm、電源線抵抗Rt、電源線抵抗Rm、抵抗Rnと呼ぶ。
ここでは、一例として、転送サイリスタ列における転送サイリスタTの数を128個としている。記憶サイリスタM、発光サイリスタLのそれぞれの数も128個である。同様に、接続ダイオードDm、電源線抵抗Rt、Rm、抵抗Rnの数も128個である。しかし、結合ダイオードDcの数は、転送サイリスタTの数より1少ない127個である。
さらに、発光チップC1(C)は、1個のスタートダイオードDsを備えている。
なお、転送サイリスタT1、T2、…、T128は、図5中において、左側からT1、T2、…、T128のように番号順で配列されている。また、記憶サイリスタM1、M2、…、M128および発光サイリスタL1、L2、…、L128も、同様に、図中左側から番号順で配列されている。さらに、結合ダイオードDc1、Dc2、…、Dc127、接続ダイオードDm1、Dm2、…、Dm128、電源線抵抗Rt1、Rt2、…、Rt128、電源線抵抗Rm1、Rm2、…、Rm128、抵抗Rn1、Rn2、…Rn128も、同様に、図中左側から番号順で配列されている。
では次に、発光チップC1(C)における各素子の電気的な接続について説明する。
各転送サイリスタT1、T2、…、T128のアノード端子、各記憶サイリスタM1、M2、…、M128のアノード端子、各発光サイリスタL1、L2、…、L128のアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン103(図4参照)に接続されている。この電源ライン103には、基準電位Vsubが供給される。
そして、各転送サイリスタT1、T2、…、T128のゲート端子Gt1、Gt2、…、Gt128は、各転送サイリスタT1、T2、…、T128に対応して設けられた電源線抵抗Rt1、Rt2、…、Rt128をそれぞれ介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン104(図4参照)に接続されて、電源電位Vgaが供給される。
各転送サイリスタT1、T2、…、T128のアノード端子、各記憶サイリスタM1、M2、…、M128のアノード端子、各発光サイリスタL1、L2、…、L128のアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。そして、これらのアノード端子は、基板80に設けられたVsub端子を介して電源ライン103(図4参照)に接続されている。この電源ライン103には、基準電位Vsubが供給される。
そして、各転送サイリスタT1、T2、…、T128のゲート端子Gt1、Gt2、…、Gt128は、各転送サイリスタT1、T2、…、T128に対応して設けられた電源線抵抗Rt1、Rt2、…、Rt128をそれぞれ介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン104(図4参照)に接続されて、電源電位Vgaが供給される。
転送サイリスタT1から始まって、転送サイリスタ列に沿って、奇数番目の転送サイリスタT1、T3、…、T127のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、第1転送信号φ1の入力端子であるφ1端子に接続されている。このφ1端子は、電流制限抵抗R1を介して第1転送信号ライン105(図4参照)に接続され、第1転送信号φ1が供給される。
一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタT2、T4、…、T128のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、第2転送信号φ2の入力端子であるφ2端子に接続されている。このφ2端子は、電流制限抵抗R2を介して第2転送信号ライン106(図4参照)に接続され、第2転送信号φ2が供給される。
各記憶サイリスタM1、M2、…、M128のカソード端子は、それぞれに対応して設けられた抵抗Rn1、Rn2、…、Rn128を介して、記憶信号線74に接続されている。そして、記憶信号線74は、記憶信号φmの入力端子であるφm端子に接続されている。このφm端子は、記憶信号ライン107(発光チップC1の場合は記憶信号ライン107_1)(図4参照)に接続され、記憶信号φm1が供給される。
一方、転送サイリスタ列に沿って、偶数番目の転送サイリスタT2、T4、…、T128のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、第2転送信号φ2の入力端子であるφ2端子に接続されている。このφ2端子は、電流制限抵抗R2を介して第2転送信号ライン106(図4参照)に接続され、第2転送信号φ2が供給される。
各記憶サイリスタM1、M2、…、M128のカソード端子は、それぞれに対応して設けられた抵抗Rn1、Rn2、…、Rn128を介して、記憶信号線74に接続されている。そして、記憶信号線74は、記憶信号φmの入力端子であるφm端子に接続されている。このφm端子は、記憶信号ライン107(発光チップC1の場合は記憶信号ライン107_1)(図4参照)に接続され、記憶信号φm1が供給される。
そして、各転送サイリスタT1、T2、…、T128のゲート端子Gt1、Gt2、…、Gt128は、同じ番号の記憶サイリスタM1、M2、…、M128のゲート端子Gm1、Gm2、…、Gm128に、1対1で、それぞれ接続ダイオードDm1、Dm2、…、Dm128を介して接続されている。すなわち、接続ダイオードDm1、Dm2、…、Dm128のアノード端子は、各転送サイリスタT1、T2、…、T128のゲート端子Gt1、Gt2、…、Gt128に接続され、接続ダイオードDm1、Dm2、…、Dm128のカソード端子は、記憶サイリスタM1、M2、…、M128のゲート端子Gm1、Gm2、…、Gm128に接続されている。
ここでも、ゲート端子Gt1、Gt2、…、Gt128およびゲート端子Gm1、Gm2、…、Gm128を区別しないときは、それぞれゲート端子Gt、ゲート端子Gmと呼ぶ。
接続ダイオードDmは、転送サイリスタTのゲート端子Gtから、記憶サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。
ここでも、ゲート端子Gt1、Gt2、…、Gt128およびゲート端子Gm1、Gm2、…、Gm128を区別しないときは、それぞれゲート端子Gt、ゲート端子Gmと呼ぶ。
接続ダイオードDmは、転送サイリスタTのゲート端子Gtから、記憶サイリスタMのゲート端子Gmに電流が流れる方向で接続されている。
また、各記憶サイリスタM1、M2、…、M128のゲート端子Gm1、Gm2、…、Gm128は、各記憶サイリスタM1、M2、…、M128に対応して設けられた電源線抵抗Rm1、Rm2、…、Rm128をそれぞれ介して電源線71に接続されている。
転送サイリスタT1、T2、…、T128のそれぞれのゲート端子Gt1、Gt2、…、Gt128を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDc1、Dc2、…、Dc127がそれぞれ接続されている。すなわち、各結合ダイオードDc1、Dc2、…、Dc127はそれぞれがゲート端子Gt1、Gt2、…、Gt128を順に挟むように直列接続されている。そして、結合ダイオードDc1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDc2、Dc3、…、Dc127についても同様である。
発光サイリスタL1、L2、…、L128のカソード端子は、それぞれが点灯信号線75に接続され、φI端子に接続されている。このφI端子は、点灯信号ライン109(発光チップC1の場合は点灯信号ライン109_1)(図4参照)に接続され、点灯信号φI(発光チップC1の場合は点灯信号φI1)(図4参照)が供給される。なお、他の発光チップC2〜C40のφI端子には、組(群)毎にそれぞれ点灯信号φI1〜φI10が供給される。
そして、各発光サイリスタL1、L2、…、L128のゲート端子Gl1、Gl2、…、Gl128は、同じ番号の記憶サイリスタM1、M2、…、M128のゲート端子Gm1、Gm2、…、Gm128に、1対1で接続されている。
そして、各発光サイリスタL1、L2、…、L128のゲート端子Gl1、Gl2、…、Gl128は、同じ番号の記憶サイリスタM1、M2、…、M128のゲート端子Gm1、Gm2、…、Gm128に、1対1で接続されている。
さらに、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDsのカソード端子と接続されている。一方、スタートダイオードDsのアノード端子は、SIN端子に接続されている。
一方、転送サイリスタ列の他端側の転送サイリスタT128のゲート端子Gt128は、SOU端子に接続されている。
一方、転送サイリスタ列の他端側の転送サイリスタT128のゲート端子Gt128は、SOU端子に接続されている。
図4に示したように、発光チップ群CG1においては、発光チップC1のSOU端子と発光チップC2のSIN端子とが接続されている。発光チップC1のSOU端子は、ゲート端子Gt128に接続されている。発光チップC2のSIN端子は、スタートダイオードDsのアノード端子に接続されている。スタートダイオードDsは、接続ダイオードDcと同様な構造、特性を有している。よって、発光チップC1のSOU端子と発光チップC2のSIN端子とを接続するということは、発光チップC1の転送サイリスタT128の後に、発光チップC2の転送サイリスタT1を発光チップC1の転送サイリスタT129として接続することになる。すなわち、発光チップC1と発光チップC2とで、256(=128×2)の転送サイリスタ列、記憶サイリスタ列、発光サイリスタ列としたことになる。
同様に、発光チップC1から発光チップC4の4個で、512(=128×4)の転送サイリスタ列、記憶サイリスタ列、発光サイリスタ列としたと同じになる。
他の発光チップ群CG(CG2〜CG10)についても同様である。
同様に、発光チップC1から発光チップC4の4個で、512(=128×4)の転送サイリスタ列、記憶サイリスタ列、発光サイリスタ列としたと同じになる。
他の発光チップ群CG(CG2〜CG10)についても同様である。
次に、発光装置65の動作について説明する。
発光装置65の発光部63を構成するすべての発光チップC(C1〜C40)には、図4に示したように、基準電位Vsubと電源電位Vgaが共通に供給されるとともに、第1転送信号φ1および第2転送信号φ2とが共通に送信される。一方、同じ組(群)の発光チップCに対しては、共通の点灯信号φIおよび記憶信号φmが送信され、異なる組(群)の発光チップCに対しては、異なる点灯信号φIおよび記憶信号φmが送信される。そして、前述したように、同じ組(群)に属する発光チップCは、発光チップCの番号順に連結された一つの発光チップと同様の状態になっている。
そして、後述するように、同じ組(群)に属する発光チップCは、SOU端子からSIN端子へと接続された順に、点灯制御が行われる。そして、異なる組(群)に属する発光チップCは、並行して点灯制御が行われる。
例えば、発光チップ群CG1に属する発光チップC1と発光チップC2とは、発光チップC1の発光点の点灯制御が行われたのち、発光チップC2の発光点の点灯制御が行われる。一方、発光チップ群CG1に属する発光チップC1と、発光チップ群CG2に属する発光チップC8とは、並行して点灯制御が行われる。
発光装置65の発光部63を構成するすべての発光チップC(C1〜C40)には、図4に示したように、基準電位Vsubと電源電位Vgaが共通に供給されるとともに、第1転送信号φ1および第2転送信号φ2とが共通に送信される。一方、同じ組(群)の発光チップCに対しては、共通の点灯信号φIおよび記憶信号φmが送信され、異なる組(群)の発光チップCに対しては、異なる点灯信号φIおよび記憶信号φmが送信される。そして、前述したように、同じ組(群)に属する発光チップCは、発光チップCの番号順に連結された一つの発光チップと同様の状態になっている。
そして、後述するように、同じ組(群)に属する発光チップCは、SOU端子からSIN端子へと接続された順に、点灯制御が行われる。そして、異なる組(群)に属する発光チップCは、並行して点灯制御が行われる。
例えば、発光チップ群CG1に属する発光チップC1と発光チップC2とは、発光チップC1の発光点の点灯制御が行われたのち、発光チップC2の発光点の点灯制御が行われる。一方、発光チップ群CG1に属する発光チップC1と、発光チップ群CG2に属する発光チップC8とは、並行して点灯制御が行われる。
以上のことから、発光装置65の発光部63の動作は、発光チップC1の動作を説明すれば足りる。そこで、発光チップC1を例に取って、発光チップCの動作を説明する。
図6は、発光チップC1(C)の点灯制御の概要を説明するための図である。
本実施の形態では、発光チップC1(C)において、発光点(発光サイリスタL)を予め定められた数毎にグループに分けて点灯させる。ここでの点灯制御では、第1段階として、点灯させようとする発光サイリスタLの位置(番号)を順に記憶(ラッチ)させる。そして、第2段階として、点灯信号φIの供給により、これらの記憶した発光サイリスタLを点灯(発光)させている。点灯させる発光点の数は、グループに含まれる数を最大値としてそれ以下の整数となる。
図6は、発光チップC1(C)の点灯制御の概要を説明するための図である。
本実施の形態では、発光チップC1(C)において、発光点(発光サイリスタL)を予め定められた数毎にグループに分けて点灯させる。ここでの点灯制御では、第1段階として、点灯させようとする発光サイリスタLの位置(番号)を順に記憶(ラッチ)させる。そして、第2段階として、点灯信号φIの供給により、これらの記憶した発光サイリスタLを点灯(発光)させている。点灯させる発光点の数は、グループに含まれる数を最大値としてそれ以下の整数となる。
図6(a)は、最大4個の発光サイリスタLが同時に発光する場合を示している。まず、図中において、発光チップC1(C)の左端から#Aで示す4個の発光サイリスタL1〜L4をグループとして点灯制御する(後述する図8における期間T(#A))。次に、隣接する#Bの4個の発光サイリスタL5〜L8をグループとして点灯制御する(同じく後述する図8に示す期間T(#B))。次は#Cで示す4個の発光サイリスタL9〜L12をグループとして点灯制御する。以下順に、#Dの4個の発光サイリスタL13〜L16の発光サイリスタLをグループとして点灯制御する。
すなわち、本実施の形態では、#A、#B、…の順に、時系列的に点灯制御が行われるとともに、#A、#B、…のそれぞれの組において、上記の第2段階で、複数の発光サイリスタLを同時に点灯させている。なお、画像データによっては、同時に点灯させる発光サイリスタLの数が単数または0の場合もある。
なお、本実施の形態において、複数の発光サイリスタLを同時に点灯させるとは、点灯信号φIの供給(さらに具体的にいうと、後述するように、一つのタイミングにおける「H」から「Le」への変化)により、複数の発光サイリスタLを点灯させることをいう。
すなわち、本実施の形態では、#A、#B、…の順に、時系列的に点灯制御が行われるとともに、#A、#B、…のそれぞれの組において、上記の第2段階で、複数の発光サイリスタLを同時に点灯させている。なお、画像データによっては、同時に点灯させる発光サイリスタLの数が単数または0の場合もある。
なお、本実施の形態において、複数の発光サイリスタLを同時に点灯させるとは、点灯信号φIの供給(さらに具体的にいうと、後述するように、一つのタイミングにおける「H」から「Le」への変化)により、複数の発光サイリスタLを点灯させることをいう。
図6(b)は、最大8個の発光サイリスタLが同時に発光する場合を示している。まず、図中において、発光チップC1(C)の左端から#Aで示す8個の発光サイリスタL1〜L8をグループとして点灯制御する(図9に示す期間T(#A))。次に、隣接する#Bの8個の発光サイリスタL9〜L16をグループとして点灯制御する(図9に示す期間T(#B))。以下順に、#Cで示すグループを点灯制御する。
図6(b)の点灯制御は、#A、#B、…のそれぞれの組で点灯制御が行われる発光点の数が異なるが、図6(a)と同様に、#A、#B、…の順に、時系列的に点灯制御が行われるとともに、#A、#B、…のそれぞれの組において、上記の第2段階では、複数の発光サイリスタLを同時に点灯させている。なお、画像データによっては、同時に点灯させる発光サイリスタLの数が単数または0の場合もある。
図6(b)の点灯制御は、#A、#B、…のそれぞれの組で点灯制御が行われる発光点の数が異なるが、図6(a)と同様に、#A、#B、…の順に、時系列的に点灯制御が行われるとともに、#A、#B、…のそれぞれの組において、上記の第2段階では、複数の発光サイリスタLを同時に点灯させている。なお、画像データによっては、同時に点灯させる発光サイリスタLの数が単数または0の場合もある。
発光チップCにおいて、発光サイリスタL毎に発光量(露光量)が異なることがありうる。そこで、グループ毎に発光サイリスタLの平均露光量を求め、予め定められた基準となる露光量(基準露光量)との差や、割合等の露光量補正値(補正値)をLUT102に記憶させておき、露光量を補正するのに用いている。
すなわち、発光サイリスタLの間隔が、人の目が識別できない程度の空間周波数(分解能)である場合には、人の目は個々の発光サイリスタLの露光量の差を認識(分解)できない。よって、発光サイリスタL毎に露光量を補正する必要はなく、グループ毎に補正すれば足りる。例えば、グループに属する発光サイリスタLの露光量が基準露光量の90%である場合には、グループに属する各発光サイリスタLの露光量を、10/9倍(補正値)とすればよい。
すなわち、発光サイリスタLの間隔が、人の目が識別できない程度の空間周波数(分解能)である場合には、人の目は個々の発光サイリスタLの露光量の差を認識(分解)できない。よって、発光サイリスタL毎に露光量を補正する必要はなく、グループ毎に補正すれば足りる。例えば、グループに属する発光サイリスタLの露光量が基準露光量の90%である場合には、グループに属する各発光サイリスタLの露光量を、10/9倍(補正値)とすればよい。
図7は、グループに属する発光サイリスタLの露光量をグループ単位で補正する方法を説明するための図である。本実施の形態では、電流源(電流源ユニットU)を用いて、発光サイリスタLに発光のための電流を供給する。なお、電流を引き込むことがあるが、ここでは、電流を供給する場合と電流を引き込む場合とをまとめて電流を供給すると呼ぶ。
電流源ユニットUとは、予め定められた電流を供給することができる電源である。電流源ユニットUは、後述するように、複数のMOSトランジスタを組み合わせて構成されたカレントミラー回路等により構成できる。MOSトランジスタでは、ゲート端子に加えられた電圧(ゲート電圧)によってMOSトランジスタに流れる電流が制御される。よって、カレントミラー回路等からなる電流源ユニットUにおいても、MOSトランジスタのゲート端子に加えられる電圧(制御電圧)によって、供給する電流が制御されるようになっている。そして、制御電圧を細かく変化させれば、電流源ユニットUが供給する電流を細かく変化させることができるようになっている。なお、複数の電流源ユニットUがあって、それらを区別するときは電流源ユニットU1、U2、…と呼ぶ。
電流源ユニットUとは、予め定められた電流を供給することができる電源である。電流源ユニットUは、後述するように、複数のMOSトランジスタを組み合わせて構成されたカレントミラー回路等により構成できる。MOSトランジスタでは、ゲート端子に加えられた電圧(ゲート電圧)によってMOSトランジスタに流れる電流が制御される。よって、カレントミラー回路等からなる電流源ユニットUにおいても、MOSトランジスタのゲート端子に加えられる電圧(制御電圧)によって、供給する電流が制御されるようになっている。そして、制御電圧を細かく変化させれば、電流源ユニットUが供給する電流を細かく変化させることができるようになっている。なお、複数の電流源ユニットUがあって、それらを区別するときは電流源ユニットU1、U2、…と呼ぶ。
図7(a)は、発光装置65の発光部63を構成する発光点(発光サイリスタL)の数(ここではn個とする。)と同数の電流源ユニットU(U1〜Un)を設ける方式(方式1)を説明する図である。
発光部63を構成する各発光点の露光量は前もって測定されており、基準露光量に対する補正値がLUT102に保持されているとする。
各電流源ユニットU1〜Unには、各発光点が補正した露光量となるように電流を設定する制御電圧1〜制御電圧nが供給されている。さらに、各電流源ユニットU1〜Unは、それぞれに対応して設けられたスイッチSW1〜SWnを介して電流供給端子Oに集線されている。
例えばグループ#Aに属する発光サイリスタL1〜L8をすべて点灯させるときは、図7(a)の右側に示すタイムチャートの時刻tAにおいて、電流源ユニットU1〜U8に対応するスイッチSW1〜SW8をオンにする。これにより、発光サイリスタL1〜L8のそれぞれに流す電流の和が電流供給端子Oから供給される。なお、電流源ユニットU1〜U8は、それぞれが発光サイリスタL1〜L8に対応して、LUT102に保持された補正値で補正された露光量となるように電流値を出力するが、電流供給端子Oからは、それらの電流の和が出力される。
次に、発光サイリスタL1〜L8に流す電流をオフにした後、例えばグループ#Bに属する発光サイリスタL9、L12、L15を点灯させるときは、時刻tBにおいて、電流源ユニットU9、U12、U15に対応するスイッチSW9、SW12、SW15をオンにする。これにより、発光サイリスタL9、L12、L15のそれぞれに流す電流の和が電流供給端子Oから出力される。
そして、各発光点(発光サイリスタL)の時刻tAから始まる点灯期間Ton(#A)、時刻tBから始まる点灯期間Ton(#B)等は同じである。
このようにすることで、グループ単位で発光サイリスタLの露光量を補正しうる。
発光部63を構成する各発光点の露光量は前もって測定されており、基準露光量に対する補正値がLUT102に保持されているとする。
各電流源ユニットU1〜Unには、各発光点が補正した露光量となるように電流を設定する制御電圧1〜制御電圧nが供給されている。さらに、各電流源ユニットU1〜Unは、それぞれに対応して設けられたスイッチSW1〜SWnを介して電流供給端子Oに集線されている。
例えばグループ#Aに属する発光サイリスタL1〜L8をすべて点灯させるときは、図7(a)の右側に示すタイムチャートの時刻tAにおいて、電流源ユニットU1〜U8に対応するスイッチSW1〜SW8をオンにする。これにより、発光サイリスタL1〜L8のそれぞれに流す電流の和が電流供給端子Oから供給される。なお、電流源ユニットU1〜U8は、それぞれが発光サイリスタL1〜L8に対応して、LUT102に保持された補正値で補正された露光量となるように電流値を出力するが、電流供給端子Oからは、それらの電流の和が出力される。
次に、発光サイリスタL1〜L8に流す電流をオフにした後、例えばグループ#Bに属する発光サイリスタL9、L12、L15を点灯させるときは、時刻tBにおいて、電流源ユニットU9、U12、U15に対応するスイッチSW9、SW12、SW15をオンにする。これにより、発光サイリスタL9、L12、L15のそれぞれに流す電流の和が電流供給端子Oから出力される。
そして、各発光点(発光サイリスタL)の時刻tAから始まる点灯期間Ton(#A)、時刻tBから始まる点灯期間Ton(#B)等は同じである。
このようにすることで、グループ単位で発光サイリスタLの露光量を補正しうる。
方式1では、電流源ユニットU1〜Unから出力される電流をスイッチSW1〜SWnのオン/オフにより切り替えるため、電流供給端子Oから出力される電流の切り替えが高速に行える。しかし、発光部63の発光点(発光サイリスタL)の数(n個)と同数の電流源ユニットU1〜Unを設けることになるため、回路規模が大きくなってしまう。
図7(b)は、電流源ユニットUの制御電圧を発光点(発光サイリスタL)の露光量に合わせて切り替える方式(方式2)を説明する図である。
方式1と同様に、発光部63を構成する各発光点の露光量は前もって測定されており、基準露光量に対する補正値がLUT102に保持されているとする。
ここでは、同時に点灯させる発光点の数と同じ数の電流源ユニットU、例えば最大8個の発光サイリスタLが同時に発光する場合には、8個の電流源ユニットU1〜U8を設ける。そして、制御電圧1〜制御電圧8としては、同時に点灯する発光点がそれぞれ補正した露光量となるように制御電圧が印加される。なお、スイッチ(図7(a)のスイッチSW1〜SW8)は設けなくともよい。
例えば、グループ#Aに属する発光サイリスタL1〜L8を点灯させるときは、図7(b)の右側に示すタイムチャートの時刻tAにおいて、電流源ユニットU1〜U8にそれぞれの制御電圧1〜制御電圧8が印加される。すなわち、電流源ユニットU1の制御電圧1として、LUT102に保持された補正値に基づいて、発光サイリスタL1が補正された露光量となる電圧を印加する。電流源ユニットU2の制御電圧2として、発光サイリスタL2が補正された露光量となる電圧を印加する。同様に、電流源ユニットU3〜U8の制御電圧3〜8に対して、発光サイリスタL3〜L8の補正された露光量となる電圧を印加する。すると、発光サイリスタL1〜L8のそれぞれに流す電流の和が電流供給端子Oから出力される。
次に、発光サイリスタL1〜L8に流す電流をオフにした後、例えばグループ#Bに属する発光サイリスタL9、L12、L15を点灯させるときは、時刻tBにおいて、電流源ユニットU1、U4、U7に制御電圧1、制御電圧4、制御電圧7を印加する。このとき、電流源ユニット1の制御電圧1として、LUT102に保持された補正値に基づいて、発光サイリスタL9が補正された露光量となる電圧を印加する。電流源ユニットU4の制御電圧4として、発光サイリスタL12が補正された露光量となる電圧を印加する。同様に、電流源ユニットU7の制御電圧7として、発光サイリスタL15が補正された露光量となる電圧を印なする。発光サイリスタL9、L12、L15のそれぞれに流す電流の和が電流供給端子Oから出力される。
そして、各発光点(発光サイリスタL)の時刻tAから始まる点灯期間Ton(#A)、時刻tBから始まる点灯期間Ton(#B)等は同じである。
このように、方式2では、制御電圧1〜制御電圧8に設定する電圧を切り替えている。
方式2においても、グループ単位で発光サイリスタLの露光量を補正しうる。
方式1と同様に、発光部63を構成する各発光点の露光量は前もって測定されており、基準露光量に対する補正値がLUT102に保持されているとする。
ここでは、同時に点灯させる発光点の数と同じ数の電流源ユニットU、例えば最大8個の発光サイリスタLが同時に発光する場合には、8個の電流源ユニットU1〜U8を設ける。そして、制御電圧1〜制御電圧8としては、同時に点灯する発光点がそれぞれ補正した露光量となるように制御電圧が印加される。なお、スイッチ(図7(a)のスイッチSW1〜SW8)は設けなくともよい。
例えば、グループ#Aに属する発光サイリスタL1〜L8を点灯させるときは、図7(b)の右側に示すタイムチャートの時刻tAにおいて、電流源ユニットU1〜U8にそれぞれの制御電圧1〜制御電圧8が印加される。すなわち、電流源ユニットU1の制御電圧1として、LUT102に保持された補正値に基づいて、発光サイリスタL1が補正された露光量となる電圧を印加する。電流源ユニットU2の制御電圧2として、発光サイリスタL2が補正された露光量となる電圧を印加する。同様に、電流源ユニットU3〜U8の制御電圧3〜8に対して、発光サイリスタL3〜L8の補正された露光量となる電圧を印加する。すると、発光サイリスタL1〜L8のそれぞれに流す電流の和が電流供給端子Oから出力される。
次に、発光サイリスタL1〜L8に流す電流をオフにした後、例えばグループ#Bに属する発光サイリスタL9、L12、L15を点灯させるときは、時刻tBにおいて、電流源ユニットU1、U4、U7に制御電圧1、制御電圧4、制御電圧7を印加する。このとき、電流源ユニット1の制御電圧1として、LUT102に保持された補正値に基づいて、発光サイリスタL9が補正された露光量となる電圧を印加する。電流源ユニットU4の制御電圧4として、発光サイリスタL12が補正された露光量となる電圧を印加する。同様に、電流源ユニットU7の制御電圧7として、発光サイリスタL15が補正された露光量となる電圧を印なする。発光サイリスタL9、L12、L15のそれぞれに流す電流の和が電流供給端子Oから出力される。
そして、各発光点(発光サイリスタL)の時刻tAから始まる点灯期間Ton(#A)、時刻tBから始まる点灯期間Ton(#B)等は同じである。
このように、方式2では、制御電圧1〜制御電圧8に設定する電圧を切り替えている。
方式2においても、グループ単位で発光サイリスタLの露光量を補正しうる。
方式2では、電流源ユニットUの数を同時に点灯させる発光サイリスタLの数と同じとしているので、電流源ユニットUの数が方式1に比べ少ない。さらに、方式2では、電流源ユニットUの数を減らしてもよい。例えば、8個の発光サイリスタLを同時に点灯するとき、電流源ユニットUが4個(電流源ユニットU1〜U4)であってもよい。制御電圧1を、発光サイリスタL1およびL2がそれぞれ補正された露光量となる電流の和を供給できる電圧に設定すればよい。同様に、制御電圧2を、発光サイリスタL3およびL4がそれぞれ補正された露光量となる電流の和を供給できる電圧に設定すればよい。他の電流源ユニットU3およびU4についても同様である。なお、このときの発光サイリスタLの組み合わせを変更してもよい。
さらに、方式2では、電流源ユニットUの数を1(電流源ユニットU1)としてもよい。電流グループ#Aに属する発光サイリスタL1〜L8をすべて点灯させるときは、制御電圧1を、発光サイリスタL1〜L8がそれぞれ補正された露光量となる電流の和を供給できる電圧に設定すればよい。
さらに、方式2では、電流源ユニットUの数を1(電流源ユニットU1)としてもよい。電流グループ#Aに属する発光サイリスタL1〜L8をすべて点灯させるときは、制御電圧1を、発光サイリスタL1〜L8がそれぞれ補正された露光量となる電流の和を供給できる電圧に設定すればよい。
方式2は、電流源ユニットUの数が同時に点灯させる発光点の数またはそれ以下の数(1でもよい)でよいので、電流源ユニットUの数が少なくてすむ。しかし、制御電圧を切り替えているので、電流源ユニットUから出力される電流と制御電圧との関係を予め求めておく必要がある。そして、発光サイリスタLの露光量を補正するには、制御電圧を細かく設定することが必要となる。制御電圧を高速且つ細かく制御するためには、複数の異なる電圧を供給する回路(バッファ回路)を多数設け、切り替えて行うことになる。特に、MOSトランジスタ回路において複数の異なる電圧を発生させようとすると、回路規模が増加してしまうおそれがある。
図7(c)は、電流源ユニットUの制御電圧を変化させないで、点灯期間Tonを切り替える方式(方式3)を説明する図である。電流源ユニットUの数は、方式2と同様に、同時に点灯させる発光点の数と同じとし、最大8個の発光サイリスタLを同時に点灯させるとして8個の電流源ユニットU1〜U8を設けている。電流源ユニットU1〜U8には同じ電位の制御電圧が印加されている。そして、電流源ユニットU1〜U8は、それぞれに対応して設けられたスイッチSW1〜SW8を介して電流供給端子Oに集線されている。そして、スイッチSW1〜SW8には、点灯期間信号Perが供給されるようになっている。
方式1および2と同様に、発光部63を構成する各発光点の露光量は前もって測定され、グループ(#A、#B、…)毎に、それぞれのグループに属する発光サイリスタLをすべて点灯させたときの平均露光量が予め定められた露光量(基準露光量)となる点灯期間Ton(#A)、Ton(#B)、…が算出され、LUT102に保持されている。
なお、グループ(#A、#B、…)毎に、それぞれのグループに属する発光サイリスタLのすべてを点灯させたときの平均露光量が予め計測され、予め定められた露光量(基準露光量)となる点灯期間Ton(#A)、Ton(#B)、…が算出され、LUT102に保持されていてもよい。なお、露光量ムラによる筋が目立つのはハーフトーン画像のため、グループのうち半分点灯して平均露光量とするのがよい。
なお、グループ(#A、#B、…)毎に、それぞれのグループに属する発光サイリスタLのすべてを点灯させたときの平均露光量が予め計測され、予め定められた露光量(基準露光量)となる点灯期間Ton(#A)、Ton(#B)、…が算出され、LUT102に保持されていてもよい。なお、露光量ムラによる筋が目立つのはハーフトーン画像のため、グループのうち半分点灯して平均露光量とするのがよい。
例えばグループ#Aの発光サイリスタL1〜L8をすべて点灯させるときには、図7(c)の上側に示すタイムチャートの時刻tAにおいて、LUT102より読み出したグループ#Aに対する点灯期間Ton(#A)において電流源ユニットU1〜U8に対応するスイッチSW1〜SW8をオン(ON)状態にする。電流源ユニットUには同じ制御電圧が印加されているので、電流源ユニットU1〜U8はそれぞれ同じ単位電流Iunitを出力する。よって、点灯期間Ton(#A)では、8×単位電流Iunitが電流供給端子Oから出力される。点灯期間信号Perは点灯期間Ton(#A)の開始時刻と終了時刻を設定する。
さらに、点灯期間Ton(#A)の終了後、例えばグループ#Bの発光サイリスタL9、L12、L15を点灯させるときは、LUT102より読み出したグループ#Bに対する点灯期間Ton(#B)において電流源ユニットU1、U4、U7に対応するスイッチSW1、SW4、SW7をオン(ON)状態にする。なお、電流源ユニットU1〜U8は同じ単位電流Iunitを出力するので、任意に選んだ3個の電流源ユニットUをオンにしてもよい。
つまり、一つのグループに属し同時に点灯させる発光サイリスタLの点灯期間Tonを、LUT102の保持された補正値に応じて設定する。これにより、グループに属する発光サイリスタLの平均露光量を、基準露光量に一致させうる。
さらに、点灯期間Ton(#A)の終了後、例えばグループ#Bの発光サイリスタL9、L12、L15を点灯させるときは、LUT102より読み出したグループ#Bに対する点灯期間Ton(#B)において電流源ユニットU1、U4、U7に対応するスイッチSW1、SW4、SW7をオン(ON)状態にする。なお、電流源ユニットU1〜U8は同じ単位電流Iunitを出力するので、任意に選んだ3個の電流源ユニットUをオンにしてもよい。
つまり、一つのグループに属し同時に点灯させる発光サイリスタLの点灯期間Tonを、LUT102の保持された補正値に応じて設定する。これにより、グループに属する発光サイリスタLの平均露光量を、基準露光量に一致させうる。
以上のように、方式3では、点灯期間Tonがグループ毎に設定されることになる。さらに、電流源ユニットUを同一の制御電圧で制御しているので、電流源ユニットUから出力される電流と制御電圧との関係を予め求めておく必要がない。
また、制御電圧の供給のために、複数の異なる電圧を供給する回路(バッファ回路)を設けることを要しない。
なお、制御電圧は、発光部63を構成するすべての発光点(発光サイリスタL)の露光量(画素濃度)を一律に増減する場合に変えればよい。すなわち、方式3では、発光点の露光量ムラは、グループ毎に点灯期間Tonを変化させて補正し、発光部63全体の露光量(平均露光量)は、制御電圧を変更して電流源ユニットUが供給する単位電流Iunitを増減させることで、高速制御と制御精度を両立させている。
よって、グループに属する発光サイリスタLの露光量をグループ単位で補正する方法としては方式3が好ましい。以下では、方式3のみを説明する。
また、制御電圧の供給のために、複数の異なる電圧を供給する回路(バッファ回路)を設けることを要しない。
なお、制御電圧は、発光部63を構成するすべての発光点(発光サイリスタL)の露光量(画素濃度)を一律に増減する場合に変えればよい。すなわち、方式3では、発光点の露光量ムラは、グループ毎に点灯期間Tonを変化させて補正し、発光部63全体の露光量(平均露光量)は、制御電圧を変更して電流源ユニットUが供給する単位電流Iunitを増減させることで、高速制御と制御精度を両立させている。
よって、グループに属する発光サイリスタLの露光量をグループ単位で補正する方法としては方式3が好ましい。以下では、方式3のみを説明する。
以上説明したように、人の目が識別できない程度の空間周波数(分解能)に応じて、点灯信号線数を減らしうる。また、点灯信号線数を減らさない場合には、グループに属する発光サイリスタLを同時に点灯させることで、点灯時間を短縮でき、高速に画像形成しうる。
また、補正値を格納するLUT102は、図4に示したように信号発生回路100に設けてもよく、画像出力制御部30など、信号発生回路100外に設けて、画像データとともに供給されてもよい。
また、補正値を格納するLUT102は、図4に示したように信号発生回路100に設けてもよく、画像出力制御部30など、信号発生回路100外に設けて、画像データとともに供給されてもよい。
図8は、発光チップC1の動作を説明するためのタイミングチャートである。そして、図8では、図6(a)に示した発光サイリスタLを4個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタLの#Aの4個の組と、#Bの4個の組の点灯制御する部分のみを示している。
図8の期間T(#A)では、#Aの4個の発光サイリスタL1〜L4をすべて点灯(発光)させるとした。期間T(#B)では、#Bの4個の発光サイリスタL5〜L8のうち、発光サイリスタL5、L7、L8を点灯(発光)させるとし、発光サイリスタL6を消灯のままとした。
図8の期間T(#A)では、#Aの4個の発光サイリスタL1〜L4をすべて点灯(発光)させるとした。期間T(#B)では、#Bの4個の発光サイリスタL5〜L8のうち、発光サイリスタL5、L7、L8を点灯(発光)させるとし、発光サイリスタL6を消灯のままとした。
図8において、時刻aから時刻rへとアルファベット順に時刻が経過するとする。図6(a)の#Aの発光サイリスタL1〜L4は、時刻cから時刻qの期間T(#A)において点灯制御が行われる。図6(a)の#Bで示される発光サイリスタL5〜L8は、時刻qから時刻rの期間T(#B)で点灯制御が行われる。なお、図示しないが、期間T(#B)に引き続き、図6(a)の#Cで示される発光サイリスタL9〜L12が転送制御される期間T(#C)が続いている。そして、発光チップC1が128個の発光サイリスタLを有する場合には、発光サイリスタL128まで、発光サイリスタLを4個ずつ組として点灯制御が行われる。
期間T(#A)、期間T(#B)、…における信号波形は、画像データによって変化する記憶信号φm1を除いて、同じ波形の繰り返しである。したがって、以下では、時刻cから時刻qまでの期間T(#A)のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップC1が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第1転送信号φ1、第2転送信号φ2、記憶信号φm1、点灯信号φI1の、期間T(#A)における信号波形について説明する。
第1転送信号φ1は、時刻cでローレベル(以下、「L」と記す。)の電位であって、時刻eで「L」からハイレベル(以下、「H」と記す。)の電位に移行し、時刻gで「H」から「L」に移行する。さらに、第1転送信号φ1は、時刻kで「L」から「H」に移行し、時刻nで「H」から「L」に移行する。そして、時刻qまで「L」を維持する。
第2転送信号φ2は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。さらに、第2転送信号φ2は、時刻jで「H」から「L」に移行し、時刻oで「L」から「H」に移行する。そして、時刻qまで「H」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻oの期間においては、共に「L」となる期間(例えば時刻dから時刻e、時刻gから時刻h)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1は、時刻cでローレベル(以下、「L」と記す。)の電位であって、時刻eで「L」からハイレベル(以下、「H」と記す。)の電位に移行し、時刻gで「H」から「L」に移行する。さらに、第1転送信号φ1は、時刻kで「L」から「H」に移行し、時刻nで「H」から「L」に移行する。そして、時刻qまで「L」を維持する。
第2転送信号φ2は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。さらに、第2転送信号φ2は、時刻jで「H」から「L」に移行し、時刻oで「L」から「H」に移行する。そして、時刻qまで「H」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻oの期間においては、共に「L」となる期間(例えば時刻dから時刻e、時刻gから時刻h)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
記憶信号φm1は、時刻cにおいて「H」から「L」に移行し、時刻dで「L」から記憶レベル(以下、「S」と記す。)の電位に移行する。なお、詳細は後述するが、記憶レベル「S」は、「H」と「L」の間の電位で、ターンオンした記憶サイリスタMのオン状態を維持できる電位レベルをいう。
そして、時刻fで「S」から「L」に、時刻gで「L」から「S」に移行する。さらに、時刻iで「S」から「L」に、時刻jで「L」から「S」に、時刻lで「S」から「L」に、時刻nで「L」から「H」に移行する。そして、時刻qでは「H」を維持する。
ここで、記憶信号φm1と、第1転送信号φ1および第2転送信号φ2との関係を見ると、記憶信号φm1は、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」のとき、「L」になっている。例えば、第1転送信号φ1が「L」である時刻cから時刻d、第2転送信号φ2が「L」である時刻fから時刻gにおいて、記憶信号φm1は「L」である。
そして、時刻fで「S」から「L」に、時刻gで「L」から「S」に移行する。さらに、時刻iで「S」から「L」に、時刻jで「L」から「S」に、時刻lで「S」から「L」に、時刻nで「L」から「H」に移行する。そして、時刻qでは「H」を維持する。
ここで、記憶信号φm1と、第1転送信号φ1および第2転送信号φ2との関係を見ると、記憶信号φm1は、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」のとき、「L」になっている。例えば、第1転送信号φ1が「L」である時刻cから時刻d、第2転送信号φ2が「L」である時刻fから時刻gにおいて、記憶信号φm1は「L」である。
一方、点灯信号φI1は、本実施の形態では、後述するように発光サイリスタLに発光(点灯)のための電流を供給する信号である。
点灯信号φI1は、時刻cで「H」であって、時刻mにおいて点灯レベル(以下、「Le」と記す。)に移行する。時刻pにおいて「Le」から「H」に移行する。そして、時刻qで「H」を維持する。
ここで、点灯レベル「Le」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタLを点灯させることができる電位をいい、「H」と「L」の間の電位である。
点灯信号φI1は、時刻cで「H」であって、時刻mにおいて点灯レベル(以下、「Le」と記す。)に移行する。時刻pにおいて「Le」から「H」に移行する。そして、時刻qで「H」を維持する。
ここで、点灯レベル「Le」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタLを点灯させることができる電位をいい、「H」と「L」の間の電位である。
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)の基本動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図5に示したサイリスタのアノード端子(Vsub端子)に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、GaAs等のp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
以下では、例として、図5に示したサイリスタのアノード端子(Vsub端子)に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、GaAs等のp型半導体層、n型半導体層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
サイリスタは、カソード端子にしきい電圧より低い電位(負側に大きい電位)が印加されるとターンオンする。ターンオンすると、サイリスタはアノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Vdを引いた値である。よって、サイリスタのゲート端子の電位が−1.5Vであると、サイリスタのしきい電圧は−3Vとなる。すなわち、−3Vより低い電位がカソード端子に印加されると、サイリスタがターンオンすることになる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位に近い値になる。ここでは、アノード端子は0Vに設定しているので、ゲート端子の電位は0Vに近い値となる(以下では、0Vと近似する)。また、サイリスタのカソード端子は拡散電位Vd(ここでは、−1.5V)となる。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位に近い値になる。ここでは、アノード端子は0Vに設定しているので、ゲート端子の電位は0Vに近い値となる(以下では、0Vと近似する)。また、サイリスタのカソード端子は拡散電位Vd(ここでは、−1.5V)となる。
サイリスタは、ターンオンすると、カソード端子の電位が、サイリスタがオン状態を維持するために必要な電位より高い電位(負側に小さい電位)になるまで、オン状態を維持する。すなわち、オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、カソード端子に−1.5Vより低い電位が印加され、オン状態を維持しうる電流が供給されると、サイリスタのオン状態が維持される。
なお、カソード端子が「H」(0V)になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ(オフ)する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態(オフ状態)になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。このように、サイリスタはオン状態を維持(記憶、保持)する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタLは、オンになると点灯(発光)し、オフになると消灯(非発光)する。
なお、カソード端子が「H」(0V)になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ(オフ)する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態(オフ状態)になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。このように、サイリスタはオン状態を維持(記憶、保持)する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタLは、オンになると点灯(発光)し、オフになると消灯(非発光)する。
では、図5を参照しつつ、図8に示したタイミングチャートにしたがって、発光チップC1の動作を説明する。
(初期状態)
図8に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C40)のそれぞれのVsub端子は基準電位Vsub(0V)に設定される。一方、それぞれのVga端子は電源電位Vga(−3.3V)に設定される(図4参照)。
そして、転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。記憶信号発生部130は記憶信号φm(φm1〜φm10)を「H」に設定する。点灯制御信号発生部110は点灯制御信号φJ(φJ1〜φJ10)を「H」に設定する(図4参照)。
これにより、第1転送信号ライン105が「H」になり、発光部63の各発光チップCのφ1端子を介して、各発光チップCの第1転送信号線72が「H」になる。同様に、第2転送信号ライン106が「H」になり、各発光チップCのφ2端子を介して、各発光チップCの第2転送信号線73が「H」になる。記憶信号ライン107(107_1〜107_10)が「H」になり、各発光チップCのφm端子を介して、各発光チップCの記憶信号線74が「H」になる。さらに、点灯制御信号ライン108(108_1〜108_10)が「H」になる。これにより、点灯信号供給回路101の出力である点灯信号φI(φI1〜φI10)が「H」に設定され、点灯信号ライン109(109_1〜109_10)が「H」になる。そして、各発光チップCのφI端子を介して、各発光チップCの点灯信号線75が「H」になる。
では、発光チップC1の動作を説明する。
(初期状態)
図8に示したタイミングチャートの時刻aにおいて、発光部63の発光チップC(C1〜C40)のそれぞれのVsub端子は基準電位Vsub(0V)に設定される。一方、それぞれのVga端子は電源電位Vga(−3.3V)に設定される(図4参照)。
そして、転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。記憶信号発生部130は記憶信号φm(φm1〜φm10)を「H」に設定する。点灯制御信号発生部110は点灯制御信号φJ(φJ1〜φJ10)を「H」に設定する(図4参照)。
これにより、第1転送信号ライン105が「H」になり、発光部63の各発光チップCのφ1端子を介して、各発光チップCの第1転送信号線72が「H」になる。同様に、第2転送信号ライン106が「H」になり、各発光チップCのφ2端子を介して、各発光チップCの第2転送信号線73が「H」になる。記憶信号ライン107(107_1〜107_10)が「H」になり、各発光チップCのφm端子を介して、各発光チップCの記憶信号線74が「H」になる。さらに、点灯制御信号ライン108(108_1〜108_10)が「H」になる。これにより、点灯信号供給回路101の出力である点灯信号φI(φI1〜φI10)が「H」に設定され、点灯信号ライン109(109_1〜109_10)が「H」になる。そして、各発光チップCのφI端子を介して、各発光チップCの点灯信号線75が「H」になる。
では、発光チップC1の動作を説明する。
発光チップC1の転送サイリスタT1、T2、…、T128、記憶サイリスタM1、M2、…、M128および発光サイリスタL1、L2、…、L128のアノード端子はVsub端子に接続されているので、「H」(0V)が供給される。
一方、奇数番号の転送サイリスタT1、T3、…、T127の各カソード端子は、「H」に設定された第1転送信号線72に、偶数番号の転送サイリスタT2、T4、…、T128の各カソード端子は、「H」に設定された第2転送信号線73に接続されている。各転送サイリスタTのアノード端子およびカソード端子はともに「H」であるので、各転送サイリスタTはオフ状態にある。
同様に、記憶サイリスタM1、M2、…、M128の各カソード端子は、「H」に設定された記憶信号線74に接続されている。各記憶サイリスタMのアノード端子およびカソード端子はともに「H」となり、各記憶サイリスタMはオフ状態にある。
さらに、発光サイリスタL1、L2、…、L128の各カソード端子は、「H」に設定された点灯信号φI(発光チップC1の場合は点灯信号φI1)に接続されている。各発光サイリスタLのアノード端子およびカソード端子はともに「H」であるので、各発光サイリスタLはオフ状態にある。
一方、奇数番号の転送サイリスタT1、T3、…、T127の各カソード端子は、「H」に設定された第1転送信号線72に、偶数番号の転送サイリスタT2、T4、…、T128の各カソード端子は、「H」に設定された第2転送信号線73に接続されている。各転送サイリスタTのアノード端子およびカソード端子はともに「H」であるので、各転送サイリスタTはオフ状態にある。
同様に、記憶サイリスタM1、M2、…、M128の各カソード端子は、「H」に設定された記憶信号線74に接続されている。各記憶サイリスタMのアノード端子およびカソード端子はともに「H」となり、各記憶サイリスタMはオフ状態にある。
さらに、発光サイリスタL1、L2、…、L128の各カソード端子は、「H」に設定された点灯信号φI(発光チップC1の場合は点灯信号φI1)に接続されている。各発光サイリスタLのアノード端子およびカソード端子はともに「H」であるので、各発光サイリスタLはオフ状態にある。
さて、転送サイリスタTのゲート端子Gtは、電源線抵抗Rtを介して電源電位Vga(「L」:−3.3V)に設定されている。よって、ゲート端子Gtの電位は「L」になっている。
同様に、記憶サイリスタMのゲート端子Gmは、電源線抵抗Rmを介して電源電位Vga(「L」:−3.3V)に設定されている。よって、ゲート端子Gmの電位は「L」になっている。また、発光サイリスタLのゲート端子Glは記憶サイリスタMのゲート端子Gmに接続されているので、発光サイリスタLのゲート端子Glの電位も「L」になっている。
同様に、記憶サイリスタMのゲート端子Gmは、電源線抵抗Rmを介して電源電位Vga(「L」:−3.3V)に設定されている。よって、ゲート端子Gmの電位は「L」になっている。また、発光サイリスタLのゲート端子Glは記憶サイリスタMのゲート端子Gmに接続されているので、発光サイリスタLのゲート端子Glの電位も「L」になっている。
そして、図5中の転送サイリスタ列の一端側のゲート端子Gt1は、前述したように、スタートダイオードDsのカソード端子に接続されている。そして、スタートダイオードDsのアノード端子はSIN端子に接続され、図4に示したように、「H」の第2転送信号φ2が供給されている。すると、スタートダイオードDsは、カソード端子が「L」(−3.3V)でアノード端子が「H」(0V)であるので、順方向に電圧が印加(順バイアス)されていることになる。よって、スタートダイオードDsのカソード端子が接続されたゲート端子Gt1は、アノード端子の「H」(0V)からスタートダイオードDsの拡散電位Vd(1.5V)を引いた値になる。よって、本実施の形態では、ゲート端子Gt1の電位は−1.5Vになる。
すると、前述したように、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
なお、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDc1を介して接続されているため、転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
同様に、記憶サイリスタM1のゲート端子Gm1(発光サイリスタL1のゲート端子Gl1も同じ)はゲート端子Gt1に接続ダイオードDm1を介して接続されているため、記憶サイリスタM1のゲート端子Gm1(ゲート端子Gl1)の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDm1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、記憶サイリスタM1(発光サイリスタL1のしきい電圧は−4.5Vになる。
これらのゲート端子Gt1、Gt2、Gm1、Gl1を除く、他のゲート端子Gt、Gm、Glの電位は、電源電位Vga(−3.3V)であるので、転送サイリスタT1、T2、記憶サイリスタM1、発光サイリスタL1を除く、他の転送サイリスタT、記憶サイリスタM、発光サイリスタLのしきい電圧は−4.8Vである。
なお、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDc1を介して接続されているため、転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
同様に、記憶サイリスタM1のゲート端子Gm1(発光サイリスタL1のゲート端子Gl1も同じ)はゲート端子Gt1に接続ダイオードDm1を介して接続されているため、記憶サイリスタM1のゲート端子Gm1(ゲート端子Gl1)の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDm1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、記憶サイリスタM1(発光サイリスタL1のしきい電圧は−4.5Vになる。
これらのゲート端子Gt1、Gt2、Gm1、Gl1を除く、他のゲート端子Gt、Gm、Glの電位は、電源電位Vga(−3.3V)であるので、転送サイリスタT1、T2、記憶サイリスタM1、発光サイリスタL1を除く、他の転送サイリスタT、記憶サイリスタM、発光サイリスタLのしきい電圧は−4.8Vである。
(動作開始)
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。すると、「L」よりしきい電圧が−3Vと高い転送サイリスタT1がターンオンする。転送サイリスタT2は、しきい電圧が−4.5Vで「L」の値より低いので、ターンオンできない。さらに、転送サイリスタT3以降の番号の大きい転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
すなわち、時刻bにおいて、ターンオンできるのは転送サイリスタT1に限られる。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。すると、「L」よりしきい電圧が−3Vと高い転送サイリスタT1がターンオンする。転送サイリスタT2は、しきい電圧が−4.5Vで「L」の値より低いので、ターンオンできない。さらに、転送サイリスタT3以降の番号の大きい転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
すなわち、時刻bにおいて、ターンオンできるのは転送サイリスタT1に限られる。
転送サイリスタT1がターンオンすると、前述したように、ゲート端子Gt1の電位は、アノード端子の電位である「H」(0V)になる。そして、カソード端子(第1転送信号線72)の電位は、アノード端子の電位「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。
すると、結合ダイオードDc1は、ゲート端子Gt1の電位が「H」、ゲート端子Gt2の電位が−3Vとなるので、順バイアス状態になる。すると、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(0V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDc2を介して接続されたゲート端子Gt3の電位は、前述したと同様に計算できて、−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。これに引き続く番号が4以上の転送サイリスタTのゲート端子Gtの電位は電源電位Vgaの−3.3Vであるので、しきい電圧は−4.8Vが維持される。
すると、結合ダイオードDc1は、ゲート端子Gt1の電位が「H」、ゲート端子Gt2の電位が−3Vとなるので、順バイアス状態になる。すると、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(0V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDc2を介して接続されたゲート端子Gt3の電位は、前述したと同様に計算できて、−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。これに引き続く番号が4以上の転送サイリスタTのゲート端子Gtの電位は電源電位Vgaの−3.3Vであるので、しきい電圧は−4.8Vが維持される。
一方、転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は「H」(0V)になる。すると、接続ダイオードDm1は、ゲート端子Gt1の電位が「H」(0V)で、ゲート端子Gm1の電位が−3Vの順バイアスになる。すると、ゲート端子Gm1およびゲート端子Gl1の電位は、ゲート端子Gt1の電位である「H」(0V)から接続ダイオードDm1の拡散電位Vd(1.5V)を引いた−1.5Vになる。すると、記憶サイリスタM1および発光サイリスタL1のしきい電圧は−3Vになる。
なお、隣接する記憶サイリスタM2(発光サイリスタL2も同じ)のゲート端子Gm2(ゲート端子Gl2も同じ)の電位は、「H」(0V)となったゲート端子Gt1から結合ダイオードDc1と接続ダイオードDm2とを介しているので、−3Vとなる。よって、記憶サイリスタM2(発光サイリスタL2も同じ)のしきい電圧は−4.5Vとなる。
そして、記憶サイリスタM2(発光サイリスタL2)に引き続く番号が3以上の記憶サイリスタM(発光サイリスタL)のゲート端子Gm(ゲート端子Gl)の電位は、「H」(0V)となったゲート端子Gt1の電位の影響が及ばず、電源電位Vgaの−3.3Vである。よって、番号が3以上の記憶サイリスタM(発光サイリスタL)のしきい電圧は−4.8Vである。
なお、時刻bにおいては、第2転送信号φ2は「H」であるので、転送サイリスタT2および4以上の偶数番号の転送サイリスタTもターンオンしない。また、記憶信号φm1は「H」であり、点灯信号φI1も「H」であるので、いずれの記憶サイリスタMおよび発光サイリスタLもターンオンしない。
よって、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの状態の変化が生じた後をいう)においては、転送サイリスタT1がオン状態にある。
なお、隣接する記憶サイリスタM2(発光サイリスタL2も同じ)のゲート端子Gm2(ゲート端子Gl2も同じ)の電位は、「H」(0V)となったゲート端子Gt1から結合ダイオードDc1と接続ダイオードDm2とを介しているので、−3Vとなる。よって、記憶サイリスタM2(発光サイリスタL2も同じ)のしきい電圧は−4.5Vとなる。
そして、記憶サイリスタM2(発光サイリスタL2)に引き続く番号が3以上の記憶サイリスタM(発光サイリスタL)のゲート端子Gm(ゲート端子Gl)の電位は、「H」(0V)となったゲート端子Gt1の電位の影響が及ばず、電源電位Vgaの−3.3Vである。よって、番号が3以上の記憶サイリスタM(発光サイリスタL)のしきい電圧は−4.8Vである。
なお、時刻bにおいては、第2転送信号φ2は「H」であるので、転送サイリスタT2および4以上の偶数番号の転送サイリスタTもターンオンしない。また、記憶信号φm1は「H」であり、点灯信号φI1も「H」であるので、いずれの記憶サイリスタMおよび発光サイリスタLもターンオンしない。
よって、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの状態の変化が生じた後をいう)においては、転送サイリスタT1がオン状態にある。
(動作状態)
時刻cにおいて、記憶信号φm1が、「H」(0V)から「L」(−3.3V)に移行する。すると、記憶サイリスタM1は、前述したようにしきい電圧が−3Vであるので、ターンオンする。しかし、2以上の番号の記憶サイリスタMは、しきい電圧が「L」(−3.3V)より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタM1に限られる。
記憶サイリスタM1がターンオンすると、転送サイリスタT1の場合と同様に、ゲート端子Gm1の電位が「H」(0V)になる。すると、ゲート端子Gm1に接続された発光サイリスタL1のゲート端子Gl1の電位が「H」(0V)となるので、発光サイリスタL1のしきい電圧が−1.5Vになる。
しかし、点灯信号φI1は「H」であるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1および記憶サイリスタM1がオン状態を維持している。
時刻cにおいて、記憶信号φm1が、「H」(0V)から「L」(−3.3V)に移行する。すると、記憶サイリスタM1は、前述したようにしきい電圧が−3Vであるので、ターンオンする。しかし、2以上の番号の記憶サイリスタMは、しきい電圧が「L」(−3.3V)より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタM1に限られる。
記憶サイリスタM1がターンオンすると、転送サイリスタT1の場合と同様に、ゲート端子Gm1の電位が「H」(0V)になる。すると、ゲート端子Gm1に接続された発光サイリスタL1のゲート端子Gl1の電位が「H」(0V)となるので、発光サイリスタL1のしきい電圧が−1.5Vになる。
しかし、点灯信号φI1は「H」であるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1および記憶サイリスタM1がオン状態を維持している。
このとき、記憶サイリスタM1のカソード端子の電位は、「H」(0V)から拡散電位Vd(1.5V)を引いた値である−1.5Vになる。しかし、記憶サイリスタMは抵抗Rnを介して記憶信号線74に接続されている。このため、記憶信号線74の電位は「L」(−3.3V)に維持されている。逆に、抵抗Rnの値は、記憶サイリスタMがオン状態になっても、記憶信号線74の電位として「L」が維持されるように選ばれている。
ここまで、発光チップC1のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)およびダイオード(結合ダイオードDc、接続ダイオードDm)の動作を個別に説明した。しかし、サイリスタおよびダイオードの動作は、次のように説明することができる。
サイリスタがターンオンすると、そのゲート端子(ゲート端子Gt、ゲート端子Gm、ゲート端子Gl)の電位が「H」(0V)になる。電位が「H」(0V)になったゲート端子に順バイアスのダイオード1段(1個)で接続されたゲート端子の電位は、「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。このゲート端子を有するサイリスタのしきい電圧は−3Vになる。さらに、電位が「H」(0V)になったゲート端子に順バイアスのダイオード2段(直列接続した2個)で接続されたゲート端子の電位は、2拡散電位Vd(1.5V)の2倍の値を引いた−3Vになる。そして、このゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。そして、電位が「H」(0V)になったゲート端子にダイオード3段以上で接続されたゲート端子には、電位が「H」(0V)になった影響が及ばす、ダイオード3段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−4.8Vが維持される。
サイリスタがターンオンすると、そのゲート端子(ゲート端子Gt、ゲート端子Gm、ゲート端子Gl)の電位が「H」(0V)になる。電位が「H」(0V)になったゲート端子に順バイアスのダイオード1段(1個)で接続されたゲート端子の電位は、「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。このゲート端子を有するサイリスタのしきい電圧は−3Vになる。さらに、電位が「H」(0V)になったゲート端子に順バイアスのダイオード2段(直列接続した2個)で接続されたゲート端子の電位は、2拡散電位Vd(1.5V)の2倍の値を引いた−3Vになる。そして、このゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。そして、電位が「H」(0V)になったゲート端子にダイオード3段以上で接続されたゲート端子には、電位が「H」(0V)になった影響が及ばす、ダイオード3段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−4.8Vが維持される。
電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタは、「L」(電源電位:−3.3V)の電位でターンオンする。ダイオード2段以上で接続されたゲート端子を有するサイリスタは、「L」(−3.3V)の電位ではターンオンしない。
すなわち、ターンオンすることができる、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化については説明を省略する。
なお、電位が「H」(0V)になったゲート端子にダイオード(結合ダイオードDc、接続ダイオードDm)を介さないで接続されたサイリスタのしきい電圧は−1.5Vになる。この場合、「L」(−3.3V)の電位でターンオンするが、−3.3Vより高い電位を用いることもできる。
すなわち、ターンオンすることができる、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化については説明を省略する。
なお、電位が「H」(0V)になったゲート端子にダイオード(結合ダイオードDc、接続ダイオードDm)を介さないで接続されたサイリスタのしきい電圧は−1.5Vになる。この場合、「L」(−3.3V)の電位でターンオンするが、−3.3Vより高い電位を用いることもできる。
さて、図8に戻って発光チップC1の動作の続きを説明する。
時刻dにおいて、記憶信号φm1を「L」から「S」に、第2転送信号φ2を「H」から「L」に移行する。
「S」は、オン状態にある記憶サイリスタMはオン状態を維持するが、オフ状態にある記憶サイリスタMはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタMのしきい電圧は−3Vである。オン状態にある記憶サイリスタMのカソード端子の電位は、拡散電位Vdを引いた値である−1.5Vである。よって、「S」は、ターンオンさせようとする記憶サイリスタMのしきい電圧である−3Vより高く、オン状態のカソード端子の電位(−1.5V)より低い電位に設定される。なお、「S」では、オン状態となっている記憶サイリスタMのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φm1を「L」から「S」に移行しても、オン状態にある記憶サイリスタM1はオン状態を維持する。
時刻dにおいて、記憶信号φm1を「L」から「S」に、第2転送信号φ2を「H」から「L」に移行する。
「S」は、オン状態にある記憶サイリスタMはオン状態を維持するが、オフ状態にある記憶サイリスタMはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタMのしきい電圧は−3Vである。オン状態にある記憶サイリスタMのカソード端子の電位は、拡散電位Vdを引いた値である−1.5Vである。よって、「S」は、ターンオンさせようとする記憶サイリスタMのしきい電圧である−3Vより高く、オン状態のカソード端子の電位(−1.5V)より低い電位に設定される。なお、「S」では、オン状態となっている記憶サイリスタMのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φm1を「L」から「S」に移行しても、オン状態にある記憶サイリスタM1はオン状態を維持する。
一方、第2転送信号φ2を「H」から「L」に移行すると、しきい電圧が−3Vになっている転送サイリスタT2がターンオンする。
転送サイリスタT2がターンオンすると、ゲート端子Gt2の電位が「H」(0V)まで上昇する。そして、ゲート端子Gt2に順バイアスのダイオード1段(結合ダイオードDc2)で接続された転送サイリスタT3のしきい電圧が−3Vになる。同様に、ゲート端子Gt2にダイオード1段(接続ダイオードDm2)で接続された記憶サイリスタM2および発光サイリスタL2のそれぞれのしきい電圧が−3Vになる。
このとき、転送サイリスタT1はオン状態を維持している。よって、転送サイリスタT3のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT1により拡散電位Vd(−1.5V)に維持されている。このため、転送サイリスタT3はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM2はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL2はターンオンしない。
転送サイリスタT2がターンオンすると、ゲート端子Gt2の電位が「H」(0V)まで上昇する。そして、ゲート端子Gt2に順バイアスのダイオード1段(結合ダイオードDc2)で接続された転送サイリスタT3のしきい電圧が−3Vになる。同様に、ゲート端子Gt2にダイオード1段(接続ダイオードDm2)で接続された記憶サイリスタM2および発光サイリスタL2のそれぞれのしきい電圧が−3Vになる。
このとき、転送サイリスタT1はオン状態を維持している。よって、転送サイリスタT3のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT1により拡散電位Vd(−1.5V)に維持されている。このため、転送サイリスタT3はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM2はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL2はターンオンしない。
なお、時刻dにおいて、記憶信号φm1の「L」から「S」への移行と、第2転送信号φ2の「H」から「L」への移行とを同時に行っている。
しかし、第2転送信号φ2の「L」への移行により、転送サイリスタT2がターンオンすることで、記憶サイリスタM2のしきい電圧が−3Vになる。このとき、記憶信号φm1が「H」を維持していると、記憶サイリスタM2がターンオンしてしまう。このため、記憶信号φmの「L」から「S」への移行を、第2転送信号φ2の「H」から「L」への移行より前に行うことが好ましい。
しかし、第2転送信号φ2の「L」への移行により、転送サイリスタT2がターンオンすることで、記憶サイリスタM2のしきい電圧が−3Vになる。このとき、記憶信号φm1が「H」を維持していると、記憶サイリスタM2がターンオンしてしまう。このため、記憶信号φmの「L」から「S」への移行を、第2転送信号φ2の「H」から「L」への移行より前に行うことが好ましい。
時刻dの直後においては、転送サイリスタT1およびT2がともにオン状態になっているとともに、記憶サイリスタM1もオン状態を維持している。
さて、時刻eにおいて、第1転送信号φ1を「L」から「H」に移行する。すると、転送サイリスタT1は、カソード端子とアノード端子との電位がともに「H」になるため、ターンオフする。
このとき、転送サイリスタT1のゲート端子Gt1は、電源線抵抗Rt1を介して電源線71に接続されているので、電源電位Vgaの−3.3Vになる。ゲート端子Gt1(−3.3V)とGt2(0V)との間の結合ダイオードDc1は逆バイアスとなるため、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
同様に、記憶サイリスタM1がオン状態にあることにより、ゲート端子Gm1は「H」(0V)になっている。しかし、ゲート端子Gt1(−3.3V)とゲート端子Gm1(0V)との間の接続ダイオードDm1は逆バイアスとなるため、ゲート端子Gm1が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
すなわち、電位が「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「H」(0V)になったゲート端子の影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様であるので、以下では説明を省略する。
時刻eの直後においては、記憶サイリスタM1および転送サイリスタT2がオン状態を維持している。
このとき、転送サイリスタT1のゲート端子Gt1は、電源線抵抗Rt1を介して電源線71に接続されているので、電源電位Vgaの−3.3Vになる。ゲート端子Gt1(−3.3V)とGt2(0V)との間の結合ダイオードDc1は逆バイアスとなるため、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
同様に、記憶サイリスタM1がオン状態にあることにより、ゲート端子Gm1は「H」(0V)になっている。しかし、ゲート端子Gt1(−3.3V)とゲート端子Gm1(0V)との間の接続ダイオードDm1は逆バイアスとなるため、ゲート端子Gm1が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
すなわち、電位が「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「H」(0V)になったゲート端子の影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様であるので、以下では説明を省略する。
時刻eの直後においては、記憶サイリスタM1および転送サイリスタT2がオン状態を維持している。
次に、時刻fにおいて、記憶信号φm1を「S」から「L」(−3.3V)にすると、しきい電圧が−3Vの記憶サイリスタM2が新たにターンオンする(図8では+M2 onと表す。以下同様である。)。すると、ゲート端子Gm2(Gl2)の電位が「H」(0V)になるので、発光サイリスタL2のしきい電圧が−1.5Vになる。しかし、点灯信号φI1は「H」であるので、発光サイリスタL2はターンオンしない。
よって、時刻fの直後においては、記憶サイリスタM1およびM2の両方がオン状態にある。そして、転送サイリスタT2がオン状態を維持している。
よって、時刻fの直後においては、記憶サイリスタM1およびM2の両方がオン状態にある。そして、転送サイリスタT2がオン状態を維持している。
時刻gにおいて、記憶信号φm1を「L」から「S」に、第1転送信号φ1を「H」から「L」に移行する。
記憶信号φm1を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2はオン状態を維持している。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT3がターンオンする。そして、ゲート端子Gt3の電位が「H」(0V)になって、ゲート端子Gt3に順バイアスのダイオード1段(結合ダイオードDc3)で接続された転送サイリスタT4のしきい電圧が−3Vになる。同様に、ゲート端子Gt3に順バイアスのダイオード1段(接続ダイオードDm3)で接続された記憶サイリスタM3および発光サイリスタL3のしきい電圧が−3Vになる。
このとき、転送サイリスタT2はオン状態を維持している。よって、転送サイリスタT2のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT2により−1.5Vに維持されているので、転送サイリスタT4はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM3はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL3もターンオンしない。
なお、時刻gにおいては、記憶信号φm1の「L」から「S」への移行と、第1転送信号φ1の「H」から「L」への移行とを同時に行っているが、前述した時刻dでと同様に、記憶信号φm1の「L」から「S」への移行を、第1転送信号φ1の「H」から「L」への移行より前に行うことが好ましい。
時刻gの直後においては、記憶サイリスタM1、M2がオン状態を維持している。そして、転送サイリスタT2およびT3がともにオン状態になっている。
記憶信号φm1を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2はオン状態を維持している。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT3がターンオンする。そして、ゲート端子Gt3の電位が「H」(0V)になって、ゲート端子Gt3に順バイアスのダイオード1段(結合ダイオードDc3)で接続された転送サイリスタT4のしきい電圧が−3Vになる。同様に、ゲート端子Gt3に順バイアスのダイオード1段(接続ダイオードDm3)で接続された記憶サイリスタM3および発光サイリスタL3のしきい電圧が−3Vになる。
このとき、転送サイリスタT2はオン状態を維持している。よって、転送サイリスタT2のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT2により−1.5Vに維持されているので、転送サイリスタT4はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM3はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL3もターンオンしない。
なお、時刻gにおいては、記憶信号φm1の「L」から「S」への移行と、第1転送信号φ1の「H」から「L」への移行とを同時に行っているが、前述した時刻dでと同様に、記憶信号φm1の「L」から「S」への移行を、第1転送信号φ1の「H」から「L」への移行より前に行うことが好ましい。
時刻gの直後においては、記憶サイリスタM1、M2がオン状態を維持している。そして、転送サイリスタT2およびT3がともにオン状態になっている。
次に、時刻hにおいて、第2転送信号φ2を「L」から「H」にする。すると、時刻eでと同様に、転送サイリスタT2がターンオフする。そして、転送サイリスタT2のゲート端子Gt2は、電源線抵抗Rt2を介して、Vgaの−3.3Vになる。
よって、時刻hの直後においては、記憶サイリスタM1、M2および転送サイリスタT3がオン状態を維持している。
よって、時刻hの直後においては、記憶サイリスタM1、M2および転送サイリスタT3がオン状態を維持している。
そして、時刻iにおいて、記憶信号φm1を「S」から「L」(−3.3V)にすると、時刻fでと同様に、しきい電圧が−3Vの記憶サイリスタM3がターンオンする。すると、ゲート端子Gm3(Gl3)の電位が「H」(0V)になり、発光サイリスタL3のしきい電圧が−1.5Vになる。しかし、点灯信号φI1は「H」であるので、発光サイリスタL3はターンオンしない。
よって、時刻iの直後においては、記憶サイリスタM1、M2、M3がオン状態にある。そして、転送サイリスタT3もオン状態を維持している。
よって、時刻iの直後においては、記憶サイリスタM1、M2、M3がオン状態にある。そして、転送サイリスタT3もオン状態を維持している。
時刻jにおいて、記憶信号φm1を「L」から「S」に、第2転送信号φ2を「H」から「L」に移行する。
すると、時刻gと同様に、記憶信号φm1を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2、M3はオン状態を維持している。
一方、第2転送信号φ2を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT4がターンオンする。そして、ゲート端子Gt4の電位が「H」(0V)になって、ゲート端子Gt4に順バイアスのダイオード1段(結合ダイオードDc4)で接続された転送サイリスタT5のしきい電圧が−3Vになる。同様に、ゲート端子Gt4に順バイアスのダイオード1段(接続ダイオードDm4)で接続された記憶サイリスタM4および発光サイリスタL4のしきい電圧が−3Vになる。
このとき、転送サイリスタT3はオン状態を維持している。よって、転送サイリスタT5のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT3により−1.5Vに維持されているので、転送サイリスタT5はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM4はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL4もターンオンしない。
すると、時刻gと同様に、記憶信号φm1を「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2、M3はオン状態を維持している。
一方、第2転送信号φ2を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT4がターンオンする。そして、ゲート端子Gt4の電位が「H」(0V)になって、ゲート端子Gt4に順バイアスのダイオード1段(結合ダイオードDc4)で接続された転送サイリスタT5のしきい電圧が−3Vになる。同様に、ゲート端子Gt4に順バイアスのダイオード1段(接続ダイオードDm4)で接続された記憶サイリスタM4および発光サイリスタL4のしきい電圧が−3Vになる。
このとき、転送サイリスタT3はオン状態を維持している。よって、転送サイリスタT5のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT3により−1.5Vに維持されているので、転送サイリスタT5はターンオンしない。
また、記憶信号φm1は「S」であるので、記憶サイリスタM4はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL4もターンオンしない。
なお、時刻jにおいては、記憶信号φm1の「L」から「S」への移行と、第2転送信号φ2の「H」から「L」への移行とを同時に行っているが、前述した時刻dでと同様に、記憶信号φm1の「L」から「S」への移行を、第2転送信号φ2の「H」から「L」への移行より前に行うことが好ましい。
よって、時刻jの直後においては、記憶サイリスタM1、M2、M3がオン状態を維持している。そして、転送サイリスタT3およびT4がともにオン状態になっている。
よって、時刻jの直後においては、記憶サイリスタM1、M2、M3がオン状態を維持している。そして、転送サイリスタT3およびT4がともにオン状態になっている。
そして、時刻kにおいて、第1転送信号φ1を「L」から「H」にする。すると、時刻hでと同様に、転送サイリスタT3がターンオフする。そして、転送サイリスタT3のゲート端子Gt3は、電源線抵抗Rt3を介して、電源電位Vgaの−3.3Vになる。
よって、時刻kの直後においては、記憶サイリスタM1、M2、M3および転送サイリスタT4がオン状態を維持している。
よって、時刻kの直後においては、記憶サイリスタM1、M2、M3および転送サイリスタT4がオン状態を維持している。
時刻lにおいて、記憶信号φm1を「S」から「L」にすると、時刻iでと同様に、しきい電圧が−3Vの記憶サイリスタM4がターンオンする。すると、ゲート端子Gm4(Gl4)の電位が「H」(0V)になるので、発光サイリスタL4のしきい電圧が−1.5Vになる。しかし、点灯信号φI1は「H」であるので、発光サイリスタL4はターンオンしない。
さて、時刻lの直後において、記憶サイリスタM1、M2、M3、M4がオン状態にあり、転送サイリスタT4もオン状態を維持している。
すると、オン状態の記憶サイリスタM1、M2、M3、M4のそれぞれのゲート端子Gm1(Gl1)、Gm2(Gl2)、Gm3(Gl3)、Gm4(Gl4)がすべて「H」(0V)となっている。このため、発光サイリスタL1、L2、L3、L4のしきい電圧はすべて−1.5Vになっている。なお、発光サイリスタL4に隣接する発光サイリスタL5のゲート端子Gl5は、「H」(0V)になったゲート端子Gt4から順バイアスのダイオード2段(結合ダイオードDc4および接続ダイオードDm5)で接続されているので、しきい電圧は−4.5Vになっている。そして、さらに、番号が6以上の発光サイリスタLは、しきい電圧が−4.8Vになっている。
すると、オン状態の記憶サイリスタM1、M2、M3、M4のそれぞれのゲート端子Gm1(Gl1)、Gm2(Gl2)、Gm3(Gl3)、Gm4(Gl4)がすべて「H」(0V)となっている。このため、発光サイリスタL1、L2、L3、L4のしきい電圧はすべて−1.5Vになっている。なお、発光サイリスタL4に隣接する発光サイリスタL5のゲート端子Gl5は、「H」(0V)になったゲート端子Gt4から順バイアスのダイオード2段(結合ダイオードDc4および接続ダイオードDm5)で接続されているので、しきい電圧は−4.5Vになっている。そして、さらに、番号が6以上の発光サイリスタLは、しきい電圧が−4.8Vになっている。
時刻mにおいて、点灯信号φI1の電位を上述した発光サイリスタL1、L2、L3、L4のしきい電圧(−1.5V)より低く、且つ後述する時刻nにおける発光サイリスタL5のしきい電圧(−3V)より高い電位である「Le」にする。
すると、発光サイリスタL1、L2、L3、L4のしきい電圧(−1.5V)は、「Le」より高いので、発光サイリスタL1、L2、L3、L4がターンオンして、点灯(発光)する。
一方、発光サイリスタL5および6以上の番号の発光サイリスタLは、しきい電圧が「Le」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数(ここでは4個)の発光サイリスタLを同時に点灯させている。
そして、時刻mの直後においては、発光サイリスタL1、L2、L3、L4、記憶サイリスタM1、M2、M3、M4、転送サイリスタT4がオン状態になっている。
すると、発光サイリスタL1、L2、L3、L4のしきい電圧(−1.5V)は、「Le」より高いので、発光サイリスタL1、L2、L3、L4がターンオンして、点灯(発光)する。
一方、発光サイリスタL5および6以上の番号の発光サイリスタLは、しきい電圧が「Le」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数(ここでは4個)の発光サイリスタLを同時に点灯させている。
そして、時刻mの直後においては、発光サイリスタL1、L2、L3、L4、記憶サイリスタM1、M2、M3、M4、転送サイリスタT4がオン状態になっている。
時刻nにおいて、記憶信号φm1を「L」から「H」に、第1転送信号φ1を「H」から「L」に移行する。
記憶信号φm1を「L」から「H」にすることで、オン状態を維持していた記憶サイリスタM1、M2、M3、M4のカソード端子の電位が、アノード端子の「H」(0V)と同じになるので、記憶サイリスタM1、M2、M3、M4はターンオフする。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT5がターンオンする。そして、ゲート端子Gt5の電位が「H」(0V)になって、ゲート端子Gt5に順バイアスのダイオード1段(結合ダイオードDc5)で接続された転送サイリスタT6のしきい電圧が−3Vになる。同様に、ゲート端子Gt5に順バイアスのダイオード1段(接続ダイオードDm5)で接続された記憶サイリスタM5および発光サイリスタL5のしきい電圧が−3Vになる。
このとき、転送サイリスタT4はオン状態を維持している。よって、転送サイリスタT6のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT4により−1.5Vに維持されているので、転送サイリスタT6はターンオンしない。
また、記憶信号φm1は、「H」であるので、記憶サイリスタM5はターンオンしない。一方、点灯信号φI1は、−3Vより高く且つ−1.5Vより低い電位である点灯レベル「Le」であるので、発光サイリスタL5はターンオンせず、非点灯のままである。
記憶信号φm1を「L」から「H」にすることで、オン状態を維持していた記憶サイリスタM1、M2、M3、M4のカソード端子の電位が、アノード端子の「H」(0V)と同じになるので、記憶サイリスタM1、M2、M3、M4はターンオフする。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT5がターンオンする。そして、ゲート端子Gt5の電位が「H」(0V)になって、ゲート端子Gt5に順バイアスのダイオード1段(結合ダイオードDc5)で接続された転送サイリスタT6のしきい電圧が−3Vになる。同様に、ゲート端子Gt5に順バイアスのダイオード1段(接続ダイオードDm5)で接続された記憶サイリスタM5および発光サイリスタL5のしきい電圧が−3Vになる。
このとき、転送サイリスタT4はオン状態を維持している。よって、転送サイリスタT6のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT4により−1.5Vに維持されているので、転送サイリスタT6はターンオンしない。
また、記憶信号φm1は、「H」であるので、記憶サイリスタM5はターンオンしない。一方、点灯信号φI1は、−3Vより高く且つ−1.5Vより低い電位である点灯レベル「Le」であるので、発光サイリスタL5はターンオンせず、非点灯のままである。
なお、時刻nにおいて、記憶信号φm1の「L」から「H」への移行と、第1転送信号φ1の「H」から「L」への移行を同時に行っている。しかし、第1転送信号φ1を「L」にすることにより、転送サイリスタT5がターンオンし、記憶信号φm1が「L」において記憶サイリスタM5がターンオンするのを抑制するため、記憶信号φm1を「L」から「H」への移行を第1転送信号φ1の「H」から「L」への移行より前に行うことが好ましい。
時刻nの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT4およびT5がともにオン状態である。
時刻nの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT4およびT5がともにオン状態である。
時刻oにおいて、第2転送信号φ2を「L」から「H」にする。すると、転送サイリスタT4がターンオフする。そして、転送サイリスタT4のゲート端子Gt4は、電源線抵抗Rt4を介して、電源電位Vgaの−3.3Vになる。
よって、時刻oの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT5がオン状態を維持している。
よって、時刻oの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT5がオン状態を維持している。
そして、時刻pにおいて、点灯信号φI1を「Le」から「H」にすると、発光サイリスタL1、L2、L3、L4のカソード端子の電位がアノード端子の「H」(0V)と同じになる。このため、発光サイリスタL1、L2、L3、L4は点灯(オン)状態を維持できず、消灯(ターンオフ)する。
すなわち、時刻mから時刻pまでが、発光サイリスタL1、L2、L3、L4の点灯期間Ton(#A)となる。発光サイリスタL1、L2、L3、L4を同時に点灯しているため、点灯期間Ton(#A)は発光サイリスタL1、L2、L3、L4において同じである。
点灯期間Ton(#A)の長さ(点灯期間Ton)は、前述したように、発光サイリスタLの露光量のムラを抑制するため、グループ#Aに属する発光サイリスタL1〜L4のグループとしての平均露光量が基準露光量に対して補正されるように設定されている。点灯期間Ton(#B)など、他の点灯期間Tonについても同様である。
すなわち、時刻mから時刻pまでが、発光サイリスタL1、L2、L3、L4の点灯期間Ton(#A)となる。発光サイリスタL1、L2、L3、L4を同時に点灯しているため、点灯期間Ton(#A)は発光サイリスタL1、L2、L3、L4において同じである。
点灯期間Ton(#A)の長さ(点灯期間Ton)は、前述したように、発光サイリスタLの露光量のムラを抑制するため、グループ#Aに属する発光サイリスタL1〜L4のグループとしての平均露光量が基準露光量に対して補正されるように設定されている。点灯期間Ton(#B)など、他の点灯期間Tonについても同様である。
なお、時刻oと時刻pとの間に、記憶信号φm1を「H」から「L」にして、記憶サイリスタM5をターンオンさせると、ゲート端子Gm5(ゲート端子Gl5と同じ)が「H」(0V)になって、発光サイリスタL5のしきい電圧が−1.5Vに上昇する。この期間では、点灯信号φI1が「Le」であるので、発光サイリスタL5が点灯してしまう。
したがって、本実施の形態では、発光サイリスタL1、L2、L3、L4が消灯する時刻pが経過するまで、記憶信号φm1を「L」に移行させないようにしている。
よって、時刻pの直後においては、転送サイリスタT5のみがオン状態を維持している。
したがって、本実施の形態では、発光サイリスタL1、L2、L3、L4が消灯する時刻pが経過するまで、記憶信号φm1を「L」に移行させないようにしている。
よって、時刻pの直後においては、転送サイリスタT5のみがオン状態を維持している。
そして、時刻qにおいて、記憶信号φm1が「H」から「L」に移行する。記憶信号φm1を「S」から「L」にすると、時刻cでと同様に、しきい電圧が−3Vになっている記憶サイリスタM5がターンオンする。これ以降は、時刻cからの繰り返しとなって、期間T(#B)において、期間T(#A)でと同様にして、発光サイリスタL5〜L8の点灯制御が行われる。これ以降の説明は省略する。
なお、期間T(#A)においては、発光チップC1の発光サイリスタL1、L2、L3、L4をすべて点灯させるとして説明した。しかし、画像データによって、発光サイリスタLを点灯させないときは、記憶信号φm1を「S」のままとすればよい。すなわち、図8の期間T(#B)におけるM6として示す時刻(タイミング)において、記憶信号φm1を「S」に維持すればよい。「S」は−3Vより高く且つ−1.5Vより低い電位であるため、しきい電圧が−3Vの記憶サイリスタM6はターンオンすることができない。したがって、記憶サイリスタM6はオン状態になることができず、オフのままとなる。これにより、点灯信号φI1が「Le」となっても、記憶サイリスタM6のゲート端子Gm6にゲート端子Gl6が接続された発光サイリスタL6は、しきい電圧が−4.8Vに維持されているので、点灯(発光)しない。この一方、点灯信号φI1(φI)が「Le」になると、記憶サイリスタM5、M7、M8は、しきい電圧が−1.5Vであるので、点灯(発光)する。
前述したように、発光チップ群CG1の発光チップC1〜C4は、SOU端子とSIN端子とで数珠繋ぎになっていて、発光サイリスタL数が発光チップCの4倍の発光チップとして働く。よって、発光チップC2〜C4の動作は、前述した発光チップC1の動作の延長となる。
一方、異なる発光チップ群CGに属する発光チップCは、発光チップ群CG1の発光チップCと、同じ第1転送信号φ1および第2転送信号φ2が供給されることから、並行して動作している。
すなわち、点灯制御の期間T(#A)において、発光チップ群CG1に属す発光チップC1の発光サイリスタL1〜L4と並行して、発光チップ群CG2に属す発光チップC8の発光サイリスタL1〜L4が、記憶信号φm2および点灯信号φI2により、点灯制御が行われる。他の期間Tおよび他の発光チップ群CG3〜10においても同様である。
一方、異なる発光チップ群CGに属する発光チップCは、発光チップ群CG1の発光チップCと、同じ第1転送信号φ1および第2転送信号φ2が供給されることから、並行して動作している。
すなわち、点灯制御の期間T(#A)において、発光チップ群CG1に属す発光チップC1の発光サイリスタL1〜L4と並行して、発光チップ群CG2に属す発光チップC8の発光サイリスタL1〜L4が、記憶信号φm2および点灯信号φI2により、点灯制御が行われる。他の期間Tおよび他の発光チップ群CG3〜10においても同様である。
以上説明したことは以下のように説明できる。
すなわち、本実施の形態においては、転送サイリスタTは、第1転送信号φ1および第2転送信号φ2によって、隣り合う2つの転送サイリスタTがともにオン状態になる期間(例えば、図8における時刻dから時刻eの間)を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」である期間では、1個の転送サイリスタTのみがオン状態になっている。例えば、時刻cから時刻dでは転送サイリスタT1のみがオン状態にある。
すなわち、本実施の形態においては、転送サイリスタTは、第1転送信号φ1および第2転送信号φ2によって、隣り合う2つの転送サイリスタTがともにオン状態になる期間(例えば、図8における時刻dから時刻eの間)を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」である期間では、1個の転送サイリスタTのみがオン状態になっている。例えば、時刻cから時刻dでは転送サイリスタT1のみがオン状態にある。
転送サイリスタTがオン状態になると、そのゲート端子Gtにゲート端子Gmが接続された記憶サイリスタMのしきい電圧が高くなる。
そこで、1個の転送サイリスタTのみがオン状態にあるタイミング(例えば、図8の時刻c、f、i、l)において、記憶信号φmを「L」にすることで、オン状態の転送サイリスタTによりしきい電圧が高くなった記憶サイリスタMをターンオンさせる。
そして、記憶信号φmを「H」に戻すことなく、「S」と「L」との間で変化させ、予め定められた個数の発光サイリスタLについて、点灯させようとする発光サイリスタLと同じ番号の記憶サイリスタMをオン状態にし、点灯させない発光サイリスタLと同じ番号の記憶サイリスタMをオフ状態に維持する。
すなわち、複数の発光サイリスタLを同時に点灯させるため、点灯させる発光サイリスタLの位置(番号)を同じ番号の(対応する)記憶サイリスタMをオン状態にすることで記憶させている。
そののち、点灯信号φIを供給することで、点灯させる複数の発光サイリスタLを点灯させる。これは、オン状態の記憶サイリスタMはゲート端子Gmの電位がアノード端子の電位(「H」(0V))となるため、同じ番号の発光サイリスタLのしきい電圧が高くなり、点灯信号φI1によって、オン状態の記憶サイリスタMと同じ番号の発光サイリスタLのみを点灯(発光)させうることによる。
そこで、1個の転送サイリスタTのみがオン状態にあるタイミング(例えば、図8の時刻c、f、i、l)において、記憶信号φmを「L」にすることで、オン状態の転送サイリスタTによりしきい電圧が高くなった記憶サイリスタMをターンオンさせる。
そして、記憶信号φmを「H」に戻すことなく、「S」と「L」との間で変化させ、予め定められた個数の発光サイリスタLについて、点灯させようとする発光サイリスタLと同じ番号の記憶サイリスタMをオン状態にし、点灯させない発光サイリスタLと同じ番号の記憶サイリスタMをオフ状態に維持する。
すなわち、複数の発光サイリスタLを同時に点灯させるため、点灯させる発光サイリスタLの位置(番号)を同じ番号の(対応する)記憶サイリスタMをオン状態にすることで記憶させている。
そののち、点灯信号φIを供給することで、点灯させる複数の発光サイリスタLを点灯させる。これは、オン状態の記憶サイリスタMはゲート端子Gmの電位がアノード端子の電位(「H」(0V))となるため、同じ番号の発光サイリスタLのしきい電圧が高くなり、点灯信号φI1によって、オン状態の記憶サイリスタMと同じ番号の発光サイリスタLのみを点灯(発光)させうることによる。
転送サイリスタTは、シフト機能により、発光サイリスタLの位置を順に指定するように働いている。一方、記憶信号φmは、画像データに基づいて、「L」と「S」とに設定され、指定された発光サイリスタLを点灯させるか否かを設定するように働いている。そして、記憶サイリスタMは、同時に点灯させる発光サイリスタLと同じ番号の複数の記憶サイリスタMのオン状態を維持して、点灯させる発光サイリスタLの位置(番号)を記憶する機能(ラッチ機能)を有している。
なお、発光サイリスタLが点灯すると、記憶信号φmを「H」にして、記憶サイリスタMをすべてターンオフして、点灯させようとする発光サイリスタLの位置(番号)の記憶を消去する。
つまり、記憶信号φmの「L」は、発光サイリスタLを点灯させる指示であり、記憶信号φmの「S」は、発光サイリスタLを点灯させない指示であり、記憶信号φmの「H」は、記憶した指示をクリア(リセット)する指示として働く。
なお、発光サイリスタLが点灯すると、記憶信号φmを「H」にして、記憶サイリスタMをすべてターンオフして、点灯させようとする発光サイリスタLの位置(番号)の記憶を消去する。
つまり、記憶信号φmの「L」は、発光サイリスタLを点灯させる指示であり、記憶信号φmの「S」は、発光サイリスタLを点灯させない指示であり、記憶信号φmの「H」は、記憶した指示をクリア(リセット)する指示として働く。
そして、本実施の形態では、記憶サイリスタMのカソード端子は抵抗Rnを介して、記憶信号φmが供給される記憶信号線74に接続されている。これにより、記憶サイリスタMがオン状態になっても、記憶信号線74は、記憶サイリスタMのカソード端子の電位に引き込まれない。これにより、ある記憶サイリスタMがオン状態にあるとき、他の記憶サイリスタMのしきい電圧が「L」より高くなると、他の記憶サイリスタMもターンオンさせることができる。
このように、同時に点灯させようとする複数の発光サイリスタLと同じ番号の複数の記憶サイリスタMがオン状態になり、そのままオン状態を維持し記憶する。この状態で、点灯信号φIを供給することにより、複数の発光サイリスタLを同時に点灯させている。
なお、記憶サイリスタMがオン状態を維持する電流は、発光サイリスタLの発光のための電流に比べ少なくてよい。このため、抵抗Rnの発光チップCの基板80上に占める面積も小さくなり、発光チップCの面積の増加を抑制しうる。
このように、同時に点灯させようとする複数の発光サイリスタLと同じ番号の複数の記憶サイリスタMがオン状態になり、そのままオン状態を維持し記憶する。この状態で、点灯信号φIを供給することにより、複数の発光サイリスタLを同時に点灯させている。
なお、記憶サイリスタMがオン状態を維持する電流は、発光サイリスタLの発光のための電流に比べ少なくてよい。このため、抵抗Rnの発光チップCの基板80上に占める面積も小さくなり、発光チップCの面積の増加を抑制しうる。
複数の発光点(発光サイリスタL)を一つの点灯期間Ton(例えば、時刻mからp)で同時に行っているので、発光サイリスタLを1個ずつ点灯制御する場合に比べ、点灯期間Tonを短くしうる。このため、複数の発光チップCを組(群)にして駆動しても、プリントヘッド14が感光ドラム12を露光する時間に影響を与えない。このようにすることで、点灯信号線(点灯制御信号線を含む)の数を、発光チップCの数より少なくしうる。
図9は、発光チップC1の別の動作を説明するためのタイミングチャートである。図9では、図6(b)に示した、発光サイリスタLを8個ずつ組にして点灯制御する場合を示している。図9では、発光サイリスタLの#Aの8個の組を点灯制御する部分を示し、期間T(#A)では、#Aの8個の発光サイリスタL1〜L8をすべて点灯させるとした。
なお、図9中の点灯期間信号Perおよび点灯制御信号φJについては、後に説明する。
なお、図9中の点灯期間信号Perおよび点灯制御信号φJについては、後に説明する。
図9において、図8と同様に、下記に示す一部(時刻m)を除いて、時刻aから時刻qへとアルファベット順に時刻が経過するとし、図8の時刻と同じ時刻とした。図6(b)の#Aの発光サイリスタL1〜L8は、時刻cから時刻qの期間T(#A)において点灯制御が行われる。
そして、図9の期間T(#A)においては、図8における4個の記憶サイリスタMをオン状態に設定する時刻cから時刻nの期間を、2回繰り返している。このため、点灯信号φI1(φI)を「Le」とする時刻mを時刻oと時刻pとの間にずらしている。
発光チップC1の動作は、前述した発光点(発光サイリスタL)が4個の場合と同じであるので、説明を省略する。
なお、発光チップC1を変更することなく、図8と図9とに示すように、第1転送信号φ1、第2転送信号φ2、記憶信号φm1、点灯信号φI1のタイミングを変更するのみで、8個の発光点(発光サイリスタL)を同時に点灯しうる。
このように、同時に点灯させる発光点(発光サイリスタL)の数は、任意に設定してよい。
そして、図9の期間T(#A)においては、図8における4個の記憶サイリスタMをオン状態に設定する時刻cから時刻nの期間を、2回繰り返している。このため、点灯信号φI1(φI)を「Le」とする時刻mを時刻oと時刻pとの間にずらしている。
発光チップC1の動作は、前述した発光点(発光サイリスタL)が4個の場合と同じであるので、説明を省略する。
なお、発光チップC1を変更することなく、図8と図9とに示すように、第1転送信号φ1、第2転送信号φ2、記憶信号φm1、点灯信号φI1のタイミングを変更するのみで、8個の発光点(発光サイリスタL)を同時に点灯しうる。
このように、同時に点灯させる発光点(発光サイリスタL)の数は、任意に設定してよい。
なお、図4の回路における点灯信号φI(φI1〜φI10)は、前述したように、電流駆動により供給される。
点灯信号φI(φI1〜φI10)を一定電圧駆動により供給すれば、発光チップCに流れる電流Iは、電源の電位V、拡散電位Vdおよび外付け抵抗Rとから、I=(V−Vd)/Rとなる。よって、同時に点灯(発光)している複数の発光サイリスタLのそれぞれに流れる電流は、電流Iを同時に点灯(発光)している発光サイリスタLの数で割った値となる。すなわち、同時に点灯(発光)させようとする発光サイリスタLの数によって、それぞれの発光サイリスタLに流れる電流が異なり、露光量が異なることになってしまう。そこで、点灯させる発光サイリスタLの数に応じて、供給する電流値を変化させて、同時に点灯(発光)させる発光サイリスタLの数によらず、それぞれの露光量が変動することを抑制することが好ましい。
同時に点灯させる発光サイリスタLの数は、発光チップCに与えられる画像データによって決められるため、同時に点灯させる発光サイリスタLの数に応じた電流値を設定することは容易である。
点灯信号φI(φI1〜φI10)を一定電圧駆動により供給すれば、発光チップCに流れる電流Iは、電源の電位V、拡散電位Vdおよび外付け抵抗Rとから、I=(V−Vd)/Rとなる。よって、同時に点灯(発光)している複数の発光サイリスタLのそれぞれに流れる電流は、電流Iを同時に点灯(発光)している発光サイリスタLの数で割った値となる。すなわち、同時に点灯(発光)させようとする発光サイリスタLの数によって、それぞれの発光サイリスタLに流れる電流が異なり、露光量が異なることになってしまう。そこで、点灯させる発光サイリスタLの数に応じて、供給する電流値を変化させて、同時に点灯(発光)させる発光サイリスタLの数によらず、それぞれの露光量が変動することを抑制することが好ましい。
同時に点灯させる発光サイリスタLの数は、発光チップCに与えられる画像データによって決められるため、同時に点灯させる発光サイリスタLの数に応じた電流値を設定することは容易である。
電流駆動においては、配線抵抗によらず、グループ単位で発光サイリスタLに供給される電流が一定になる。例え、グループ内の発光サイリスタL間で露光量が若干異なっても、発光サイリスタLのピッチが人の目が認識できる空間周波数以上であれば、発光サイリスタL間の露光量の差は認識されにくい。
なお、点灯信号φI(φI1〜φI10)は、電圧駆動で行ってもよい。
電圧駆動の場合、回路基板62上に設けられた点灯信号ライン109(109_1〜109_10)の長さにより、配線抵抗が異なるため、発光サイリスタLを点灯(発光)させるための電流が、配線抵抗により異なって、発光サイリスタL毎の露光量が異なってしまう。この場合でも、配線抵抗の値をLUT102に蓄積することにより、グループ毎に属する発光サイリスタLに供給する電圧を制御することで、グループ単位での露光量を補正しうる。
電圧駆動の場合、回路基板62上に設けられた点灯信号ライン109(109_1〜109_10)の長さにより、配線抵抗が異なるため、発光サイリスタLを点灯(発光)させるための電流が、配線抵抗により異なって、発光サイリスタL毎の露光量が異なってしまう。この場合でも、配線抵抗の値をLUT102に蓄積することにより、グループ毎に属する発光サイリスタLに供給する電圧を制御することで、グループ単位での露光量を補正しうる。
以下では、点灯信号φI(φI1〜φI10)を供給する回路、すなわち、図4における点灯制御信号発生部110および点灯信号供給回路101について説明する。ここでは、図6(b)に示した8個の発光点(発光サイリスタL)を1グループにして点灯制御する場合について説明する。
図10は、信号発生回路100の一部である点灯制御信号発生部110および点灯信号供給回路101を説明するための図である。
点灯制御信号発生部110は、基準電流発生部201と点灯期間設定部202と点灯制御信号供給部203と点灯信号高速化部204とを備えている。
基準電流発生部201は、点灯信号φI(φI1〜φI10)の基準となる電流(後述する図11の基準電流Iref1)を生成する。基準電流発生部201は、画像出力制御部30から送信された発光点(発光サイリスタL)の露光量を設定する露光量設定信号Bcntを受信する。そして、露光量設定信号Bcntに基づいて、基準電流Iref1をCURIN端子を介して点灯制御信号供給部203に供給する。
図10は、信号発生回路100の一部である点灯制御信号発生部110および点灯信号供給回路101を説明するための図である。
点灯制御信号発生部110は、基準電流発生部201と点灯期間設定部202と点灯制御信号供給部203と点灯信号高速化部204とを備えている。
基準電流発生部201は、点灯信号φI(φI1〜φI10)の基準となる電流(後述する図11の基準電流Iref1)を生成する。基準電流発生部201は、画像出力制御部30から送信された発光点(発光サイリスタL)の露光量を設定する露光量設定信号Bcntを受信する。そして、露光量設定信号Bcntに基づいて、基準電流Iref1をCURIN端子を介して点灯制御信号供給部203に供給する。
点灯期間設定部202は、LUT102から発光点(発光サイリスタL)の点灯期間Tonを設定する点灯期間信号Tcntを受信する。そして、図9に示すように、点灯期間Tonの期間において「H」となり、他の期間が「L」である点灯期間信号Perを、点灯制御信号供給部203に送信する。
点灯制御信号供給部203は、一例として、8個の電流源ユニットU(U1〜U8)を備えている。そして、基準電流発生部201から供給された基準電流Iref1は、均等に分割された電流Iref2(=Iref1/8)が、8個の電流源ユニットU(U1〜U8)のそれぞれに供給される。
点灯制御信号供給部203は、一例として、8個の電流源ユニットU(U1〜U8)を備えている。そして、基準電流発生部201から供給された基準電流Iref1は、均等に分割された電流Iref2(=Iref1/8)が、8個の電流源ユニットU(U1〜U8)のそれぞれに供給される。
そして、点灯制御信号供給部203は、画像出力制御部30から、同時に点灯される発光点(発光サイリスタL)の数(発光点数)(本実施の形態では、0〜8個)を設定する4ビットの発光点数設定信号Lcnt(#4、#3、#2、#1)を受信する。そして、発光点数に応じて、使用する電流源ユニットU(U1〜U8)が設定される。そして、図9に示すように、点灯期間信号Perが「H」である期間において、使用するように設定された電流源ユニットUから電流が供給され、それらが重畳されて点灯制御信号φJとなって、点灯信号供給回路101に供給される。すなわち、点灯制御信号φJ(φJ1〜φJ10)は、電流源ユニットU1個の供給する電流(単位電流Iunit)を1単位とする電流であって、その整数倍(0〜8倍)の電流である。なお、発光点数が0であれば、いずれの電流源ユニットUからも電流は供給されない。これについては、点灯制御信号供給部203の説明において詳述する。
このようにすることで、同時に点灯しようとする発光点(発光サイリスタL)の数に応じて、点灯信号φI(φI1〜φI10)の電流を変化させることができる。
点灯信号高速化部204は、点灯制御信号発生部110の点灯期間設定部202からの点灯期間信号Perを受信し、点灯信号φIのオン状態からオフ状態への動作を高速化する。すなわち、点灯期間信号Perが「H」から「L」へ変化するタイミングを捉え、点灯信号φIの電位を「H」に強制的に設定し、点灯期間Tonを終了させる。
このようにすることで、同時に点灯しようとする発光点(発光サイリスタL)の数に応じて、点灯信号φI(φI1〜φI10)の電流を変化させることができる。
点灯信号高速化部204は、点灯制御信号発生部110の点灯期間設定部202からの点灯期間信号Perを受信し、点灯信号φIのオン状態からオフ状態への動作を高速化する。すなわち、点灯期間信号Perが「H」から「L」へ変化するタイミングを捉え、点灯信号φIの電位を「H」に強制的に設定し、点灯期間Tonを終了させる。
後述するように、基準電流発生部201の生成する基準電流Iref1または点灯期間設定部202が生成する点灯期間信号Perのいずれによっても、発光サイリスタLの露光量を変更(補正)しうる。
基準電流Iref1は露光量設定信号Bcntの電位にて変更できるので、画像の濃度が全体として濃いとき、または画像の濃度が全体として薄いときの濃度制御に使用しうる。そして、点灯期間信号Perを、グループ単位の露光量の補正に使用しうる。
基準電流Iref1は露光量設定信号Bcntの電位にて変更できるので、画像の濃度が全体として濃いとき、または画像の濃度が全体として薄いときの濃度制御に使用しうる。そして、点灯期間信号Perを、グループ単位の露光量の補正に使用しうる。
点灯信号供給回路101は、点灯制御信号発生部110の点灯制御信号供給部203から点灯制御信号φJ(φJ1〜φJ10)を受信し、点灯信号φI(φI1〜φI10)を発光チップ群CG毎に供給する。
以下では、基準電流発生部201、点灯制御信号供給部203、点灯信号高速化部204、点灯信号供給回路101について、より詳細に説明する。なお、点灯信号φI1〜φI10および点灯制御信号φJ1〜φJ10を区別しないで、点灯信号φIおよび点灯制御信号φJとして説明する。
(基準電流発生部)
図11は基準電流発生部201を説明するための図である。本実施の形態では、基準電流発生部201はpチャネルMOSトランジスタ(以下ではpチャネルトランジスタと略す。)とnチャネルMOSトランジスタ(以下ではnチャネルトランジスタと略す。)とを使用したCMOS回路で構成されている。
本実施の形態では、Pを付したトランジスタ(例えばP11)がpチャネルトランジスタ、Nを付したトランジスタ(例えばN11)がnチャネルトランジスタである。
基準電流発生部201は、容量C11、抵抗R11、R12、pチャネルトランジスタP11、P12、nチャネルトランジスタN11、N12を備えている。pチャネルトランジスタP11とnチャネルトランジスタN11、N12とはカレントミラー回路CM1を構成する。そして、露光量設定信号BcntがBcnt端子に供給される。
(基準電流発生部)
図11は基準電流発生部201を説明するための図である。本実施の形態では、基準電流発生部201はpチャネルMOSトランジスタ(以下ではpチャネルトランジスタと略す。)とnチャネルMOSトランジスタ(以下ではnチャネルトランジスタと略す。)とを使用したCMOS回路で構成されている。
本実施の形態では、Pを付したトランジスタ(例えばP11)がpチャネルトランジスタ、Nを付したトランジスタ(例えばN11)がnチャネルトランジスタである。
基準電流発生部201は、容量C11、抵抗R11、R12、pチャネルトランジスタP11、P12、nチャネルトランジスタN11、N12を備えている。pチャネルトランジスタP11とnチャネルトランジスタN11、N12とはカレントミラー回路CM1を構成する。そして、露光量設定信号BcntがBcnt端子に供給される。
上記素子の電気的な接続関係を説明する。露光量設定信号Bcntが供給されるBcnt端子は電流源を制御し、抵抗R11を介して、容量C11の一方の端子に接続されている。容量C11の他方の端子はGND端子に接続されている。容量C11の一方の端子は抵抗R12を介して、pチャネルトランジスタP12のドレイン端子に接続(接続点D12)されている。pチャネルトランジスタP12のソース端子はVcc端子に接続されている。
pチャネルトランジスタP11のソース端子はVcc端子に、nチャネルトランジスタN11のソース端子はGND端子に接続されている。そして、pチャネルトランジスタP11のドレイン端子とnチャネルトランジスタN11のドレイン端子とが接続(接続点D11)されている。
pチャネルトランジスタP11のソース端子はVcc端子に、nチャネルトランジスタN11のソース端子はGND端子に接続されている。そして、pチャネルトランジスタP11のドレイン端子とnチャネルトランジスタN11のドレイン端子とが接続(接続点D11)されている。
pチャネルトランジスタP11およびpチャネルトランジスタP12のそれぞれのゲート端子は接続され、pチャネルトランジスタP12のドレイン端子(接続点D12)に接続されている。nチャネルトランジスタN11のゲート端子は、pチャネルトランジスタP11のドレイン端子(nチャネルトランジスタN11のドレイン端子でもある)に接続(接続点D11)されている。
そして、nチャネルトランジスタN12のソース端子はGND端子に接続され、そのドレイン端子は基準電流Iref1を供給するCURIN端子に接続されている。nチャネルトランジスタN12のゲート端子は、nチャネルトランジスタN11のドレイン端子に接続(接続点D11)されている。
なお、Vcc端子は図4の基準電位Vsubが供給されるVsub端子(0V)に、GND端子は図4の電源電位Vgaが供給されるVga端子(−3.3V)に接続される。Vcc端子が「H」、GND端子が「L」である。なお、論理回路を説明するときは、「H」を「1」、「L」を「0」とする。
そして、nチャネルトランジスタN12のソース端子はGND端子に接続され、そのドレイン端子は基準電流Iref1を供給するCURIN端子に接続されている。nチャネルトランジスタN12のゲート端子は、nチャネルトランジスタN11のドレイン端子に接続(接続点D11)されている。
なお、Vcc端子は図4の基準電位Vsubが供給されるVsub端子(0V)に、GND端子は図4の電源電位Vgaが供給されるVga端子(−3.3V)に接続される。Vcc端子が「H」、GND端子が「L」である。なお、論理回路を説明するときは、「H」を「1」、「L」を「0」とする。
次に、基準電流発生部201の動作を説明する。
露光量設定信号Bcntは、基準電位Vsubと電源電位Vgaとの間の電位に選ばれた基準電位である。露光量設定信号Bcntにより、pチャネルトランジスタP11およびpチャネルトランジスタP12が導通状態(オン状態)になる。pチャネルトランジスタP11に流れる電流は、pチャネルトランジスタP11のゲート端子(接続点D12)の電位に依存する。この電位が電源電位Vgaに近ければ近いほど、pチャネルトランジスタP11に流れる電流が多くなる。逆に、pチャネルトランジスタP11のゲート端子に印加された電位が基準電位Vsubに近ければ近いほど、pチャネルトランジスタP11に流れる電流が少なくなる。
pチャネルトランジスタP11がオン状態になると、pチャネルトランジスタP11のドレイン端子(接続点D11)の電位が基準電位Vsub側に近づく。nチャネルトランジスタN11のゲート端子がpチャネルトランジスタP11のドレイン端子に接続されているので、nチャネルトランジスタN11が導通状態(オン状態)になる。
このようして、pチャネルトランジスタP11とnチャネルトランジスタN11とがともに導通状態(オン状態)になる。pチャネルトランジスタP11とnチャネルトランジスタN11とを流れる電流I1は、pチャネルトランジスタP11およびnチャネルトランジスタN11のそれぞれの導通状態によって決まる。
露光量設定信号Bcntは、基準電位Vsubと電源電位Vgaとの間の電位に選ばれた基準電位である。露光量設定信号Bcntにより、pチャネルトランジスタP11およびpチャネルトランジスタP12が導通状態(オン状態)になる。pチャネルトランジスタP11に流れる電流は、pチャネルトランジスタP11のゲート端子(接続点D12)の電位に依存する。この電位が電源電位Vgaに近ければ近いほど、pチャネルトランジスタP11に流れる電流が多くなる。逆に、pチャネルトランジスタP11のゲート端子に印加された電位が基準電位Vsubに近ければ近いほど、pチャネルトランジスタP11に流れる電流が少なくなる。
pチャネルトランジスタP11がオン状態になると、pチャネルトランジスタP11のドレイン端子(接続点D11)の電位が基準電位Vsub側に近づく。nチャネルトランジスタN11のゲート端子がpチャネルトランジスタP11のドレイン端子に接続されているので、nチャネルトランジスタN11が導通状態(オン状態)になる。
このようして、pチャネルトランジスタP11とnチャネルトランジスタN11とがともに導通状態(オン状態)になる。pチャネルトランジスタP11とnチャネルトランジスタN11とを流れる電流I1は、pチャネルトランジスタP11およびnチャネルトランジスタN11のそれぞれの導通状態によって決まる。
そして、nチャネルトランジスタN12のゲート端子はnチャネルトランジスタN11のゲート端子に接続されているので、カレントミラー効果により、nチャネルトランジスタN12を流れる基準電流Iref1は、nチャネルトランジスタN11を流れる電流I1によって決まる。すなわち、nチャネルトランジスタN11とnチャネルトランジスタN12とが、同じサイズ(チャネル幅W/チャネル長Lが同じ)であれば、相互コンダクタンスが同じになり、電流I1と基準電流Iref1とが同じになる。また、nチャネルトランジスタN12とnチャネルトランジスタN11との相互コンダクタンスが異なると、基準電流Iref1は、電流I1に対して相互コンダクタンスの比で決まる。
電流I1は、露光量設定信号Bcntの電位によって決まる。すなわち、露光量設定信号Bcntの電位を小さくすると電流I1が増加し、露光量設定信号Bcntの電位を大きくすると電流I1が低減する。露光量設定信号Bcntの電位(基準電位)を変化させることで、基準電流Iref1を調整しうる。
なお、基準電流Iref1は、電流の向きから分かるように、CURIN端子から引き込まれる電流である。
ここでは簡易的な電流設定方法を説明したが、点灯信号φIとして高精度の電流が供給できるのであればこの形態に制約されない。
なお、基準電流Iref1は、電流の向きから分かるように、CURIN端子から引き込まれる電流である。
ここでは簡易的な電流設定方法を説明したが、点灯信号φIとして高精度の電流が供給できるのであればこの形態に制約されない。
(点灯制御信号供給部)
図12は点灯制御信号供給部203を説明するための論理回路図である。
点灯制御信号供給部203は、前述した8個の電流源ユニットU(U1〜U8)、3つのAND回路304、305、306を備えている。各電流源ユニットUは、OR回路301、AND回路302、電流供給回路303を備えている。
AND回路304、305、306および電流源ユニットU1〜U4のOR回路301には、4ビットの発光点数設定信号Lcntを送信する配線(#4、#3、#2、#1)が予め定められた組み合わせで接続されている。
そして、電流源ユニットU5〜U8のOR回路301には、AND回路304、305、306によって演算された結果を送信する配線(#3×#4、#2×#4、#1×#4)が予め定められた組み合わせで接続されている。
そして、各電流源ユニットUのOR回路301の出力は、AND回路302の2つの入力端子の一方に接続されている。AND回路302の他方の入力端子は、点灯期間信号Perが入力される。
AND回路302の出力は、電流供給回路303のIN端子に送信される。また、電流供給回路303のCURIN端子には、電流Iref2(後述する図13参照)が供給される。なお、図10に示したように、基準電流Iref1は8個の電流供給回路303に均等に供給される。よって、電流Iref2は、基準電流Iref1/8となる。
また、点灯期間信号Perは、各電流供給回路303に並列に供給されている。
電流供給回路303のOUT端子からの配線は、一つに集線されて、φJ端子に接続されている。
図12は点灯制御信号供給部203を説明するための論理回路図である。
点灯制御信号供給部203は、前述した8個の電流源ユニットU(U1〜U8)、3つのAND回路304、305、306を備えている。各電流源ユニットUは、OR回路301、AND回路302、電流供給回路303を備えている。
AND回路304、305、306および電流源ユニットU1〜U4のOR回路301には、4ビットの発光点数設定信号Lcntを送信する配線(#4、#3、#2、#1)が予め定められた組み合わせで接続されている。
そして、電流源ユニットU5〜U8のOR回路301には、AND回路304、305、306によって演算された結果を送信する配線(#3×#4、#2×#4、#1×#4)が予め定められた組み合わせで接続されている。
そして、各電流源ユニットUのOR回路301の出力は、AND回路302の2つの入力端子の一方に接続されている。AND回路302の他方の入力端子は、点灯期間信号Perが入力される。
AND回路302の出力は、電流供給回路303のIN端子に送信される。また、電流供給回路303のCURIN端子には、電流Iref2(後述する図13参照)が供給される。なお、図10に示したように、基準電流Iref1は8個の電流供給回路303に均等に供給される。よって、電流Iref2は、基準電流Iref1/8となる。
また、点灯期間信号Perは、各電流供給回路303に並列に供給されている。
電流供給回路303のOUT端子からの配線は、一つに集線されて、φJ端子に接続されている。
次に、点灯制御信号供給部203が、4ビットの発光点数設定信号Lcntに基づいて、同時に点灯(発光)させようとする発光点(発光サイリスタL)数に応じた電流を設定できることを説明する。
表1は、発光点数に応じて、発光点数設定信号Lcntが設定する4ビットのビットパタン(ビット#1〜ビット#4の組み合わせ)の一例を示している。各ビット(#1、#2、#3、#4)の組み合わせにより各電流源ユニットU(U1〜U8)のオン/オフが設定される。
表1は、発光点数に応じて、発光点数設定信号Lcntが設定する4ビットのビットパタン(ビット#1〜ビット#4の組み合わせ)の一例を示している。各ビット(#1、#2、#3、#4)の組み合わせにより各電流源ユニットU(U1〜U8)のオン/オフが設定される。
以下、論理回路においては、「H」を「1」、「L」を「0」と表記する。
例えば、発光点数が1の場合は、ビット#1のみを「1」にし、他のビット#2、#3、#4を「0」に設定する。すると、電流源ユニットU(U1〜U8)のそれぞれのOR回路301において、ビット#1が供給される入力端子のみが「1」になる。すなわち、電流源ユニットU1のOR回路301の#1と記載された入力端子のみが「1」になる。これにより、電流源ユニットU1のOR回路301の出力が「1」になって、点灯期間信号Perが「1」である間、AND回路302の出力が「1」になる。電流供給回路303は後に詳述するが、電流源ユニットU1の電流供給回路303のOUT端子から電流がφJ端子に供給される。しかし、他の電流源ユニットU2〜U8では、それぞれのOR回路301の入力端子はすべて「0」であるため、OR回路301の出力は「0」のままとなる。そして、AND回路302の出力も「0」を維持する。これにより、これらの電流供給回路303のOUT端子からはφJ端子に電流が供給されない。
よって、発光点数が1個の場合は、電流源ユニットU1のみから、電流源ユニットUの1個分の単位電流IunitがφJ端子に供給される。
例えば、発光点数が1の場合は、ビット#1のみを「1」にし、他のビット#2、#3、#4を「0」に設定する。すると、電流源ユニットU(U1〜U8)のそれぞれのOR回路301において、ビット#1が供給される入力端子のみが「1」になる。すなわち、電流源ユニットU1のOR回路301の#1と記載された入力端子のみが「1」になる。これにより、電流源ユニットU1のOR回路301の出力が「1」になって、点灯期間信号Perが「1」である間、AND回路302の出力が「1」になる。電流供給回路303は後に詳述するが、電流源ユニットU1の電流供給回路303のOUT端子から電流がφJ端子に供給される。しかし、他の電流源ユニットU2〜U8では、それぞれのOR回路301の入力端子はすべて「0」であるため、OR回路301の出力は「0」のままとなる。そして、AND回路302の出力も「0」を維持する。これにより、これらの電流供給回路303のOUT端子からはφJ端子に電流が供給されない。
よって、発光点数が1個の場合は、電流源ユニットU1のみから、電流源ユニットUの1個分の単位電流IunitがφJ端子に供給される。
同様に、発光点数が2個の場合は、ビット#3を「1」に設定し、他のビット#1、#2、#4を「0」に設定する。すると、電流源ユニットU2およびU3のOR回路301において#3と記載された入力端子のみが「1」となる。これにより、電流源ユニットU2およびU3のOUT端子からそれぞれ単位電流Iunitが供給され、それらが重畳されることで2×単位電流Iunitの電流がφJ端子に供給される。すなわち、発光点数2個に比例した電流がφJ端子に供給される。
発光点数が6個の場合は、ビット#2と#4とを「1」に設定し、他のビット#1、#3を「0」に設定する。すると、AND回路305の出力端子が「1」となる。そして、OR回路301の#2および#2×#4と記載された入力端子のみが「1」となる。これにより、電流源ユニットU1、U2、U3、U4、U6、U7のOUT端子からそれぞれ単位電流Iunitが供給され、それらが重畳されることで6×単位電流IunitがφJ端子に供給される。すなわち、発光点数6個に比例した電流がφJ端子に供給される。
他の発光点数の場合も、同様である。なお、発光点数設定信号Lcntのビットパタンは表1に示したものに限らず、他の組み合わせもありうる。また、図12に示す論理回路は、他の構成としてもよく、発光点数に比例した電流がφJ端子に供給されればよい。
他の発光点数の場合も、同様である。なお、発光点数設定信号Lcntのビットパタンは表1に示したものに限らず、他の組み合わせもありうる。また、図12に示す論理回路は、他の構成としてもよく、発光点数に比例した電流がφJ端子に供給されればよい。
また、図12では、同じ構成の電流源ユニットUを8個並べ、それぞれの電流源ユニットUの供給する電流を同じ単位電流Iunitとした。しかし、それぞれの電流源ユニットUが供給する電流の値を異なる値としてもよい。例えば、電流源ユニットUから供給される電流が1、2、4、8の重みが付いたものとし、発光点数設定信号Lcntのビットパタンを、単位電流Iunitの0〜8倍が得られるように設定すればよい。
(電流源ユニットにおける電流供給回路)
次に、電流源ユニットUにおける電流供給回路303を説明する。
図13は、電流供給回路303を説明するための回路図である。本実施の形態では、電流供給回路303はCMOS回路で構成されている。
電流供給回路303は、入力端子がIN端子に接続されたインバータ回路Inv1とカレントミラー回路CM2とを備える。
インバータ回路Inv1は、pチャネルトランジスタP21とnチャネルトランジスタN21とを備える。
カレントミラー回路CM2は、直列接続されたpチャネルトランジスタP27およびP28と、pチャネルトランジスタP29とを備える。
次に、電流源ユニットUにおける電流供給回路303を説明する。
図13は、電流供給回路303を説明するための回路図である。本実施の形態では、電流供給回路303はCMOS回路で構成されている。
電流供給回路303は、入力端子がIN端子に接続されたインバータ回路Inv1とカレントミラー回路CM2とを備える。
インバータ回路Inv1は、pチャネルトランジスタP21とnチャネルトランジスタN21とを備える。
カレントミラー回路CM2は、直列接続されたpチャネルトランジスタP27およびP28と、pチャネルトランジスタP29とを備える。
pチャネルトランジスタP21とnチャネルトランジスタN21のそれぞれのゲート端子が接続されインバータ回路Inv1の入力端子を構成する。pチャネルトランジスタP21とnチャネルトランジスタN21のそれぞれのドレイン端子が接続されインバータ回路Inv1の出力端子を構成する。pチャネルトランジスタP21のソース端子はVcc端子に接続され、nチャネルトランジスタN21のソース端子はGND端子に接続されている。
インバータ回路Inv1の入力端子はIN端子に接続され、出力端子は、pチャネルトランジスタP27のゲート端子に接続されている。
pチャネルトランジスタP27のソース端子はOUT端子に接続されている。pチャネルトランジスタP27のドレイン端子はpチャネルトランジスタP28のソース端子に接続されている。pチャネルトランジスタP28のソース端子はVsubにVcc端子に接続されている。pチャネルトランジスタP29のソース端子もVcc端子に接続されている。そして、pチャネルトランジスタP28とP29のゲート端子は共にCURIN端子に接続されている。
インバータ回路Inv1の入力端子はIN端子に接続され、出力端子は、pチャネルトランジスタP27のゲート端子に接続されている。
pチャネルトランジスタP27のソース端子はOUT端子に接続されている。pチャネルトランジスタP27のドレイン端子はpチャネルトランジスタP28のソース端子に接続されている。pチャネルトランジスタP28のソース端子はVsubにVcc端子に接続されている。pチャネルトランジスタP29のソース端子もVcc端子に接続されている。そして、pチャネルトランジスタP28とP29のゲート端子は共にCURIN端子に接続されている。
さて、図11に示した基準電流発生部201のCURIN端子から基準電流Iref1が引き込まれると、pチャネルトランジスタP29に基準電流Iref1の1/8の電流Iref2が流れる。
ここで、IN信号が「1」(「H」)であると、インバータ回路Inv1の出力端子が「L」になる。すると、pチャネルトランジスタP27がオンとなり、カレントミラーにより電流Iref2に対応して単位電流IunitがpチャネルトランジスタP28およびpチャネルトランジスタP27を経由してOUT端子から流れ出す(電流オン)。
一方、IN信号が「0」(「L」)であると、インバータ回路Inv1の出力端子が「H」になり、pチャネルトランジスタP27がオフとなるので、OUT端子から電流は供給されない。
前述したように、pチャネルトランジスタP29とpチャネルトランジスタP28とのそれぞれの相互コンダクタンスが同じであると、IN信号が「1」のときにOUT端子から供給される単位電流Iunitは、電流Iref2と同じになる。
すなわち、電流供給回路303は、IN信号が「1」(「H」)のとき、OUT端子から単位電流Iunitを供給し、IN信号が「0」(「L」)のとき、OUT端子から電流を供給しない。
一方、IN信号が「0」(「L」)であると、インバータ回路Inv1の出力端子が「H」になり、pチャネルトランジスタP27がオフとなるので、OUT端子から電流は供給されない。
前述したように、pチャネルトランジスタP29とpチャネルトランジスタP28とのそれぞれの相互コンダクタンスが同じであると、IN信号が「1」のときにOUT端子から供給される単位電流Iunitは、電流Iref2と同じになる。
すなわち、電流供給回路303は、IN信号が「1」(「H」)のとき、OUT端子から単位電流Iunitを供給し、IN信号が「0」(「L」)のとき、OUT端子から電流を供給しない。
(点灯信号高速化部)
電流駆動により点灯信号φIを供給する場合には、寄生容量のため電流がオフになるのに時間が必要である。そこで、点灯信号高速化部204は、点灯制御信号φJを強制的にオン状態からオフ状態にする。
図14は、点灯信号高速化部204を説明するための回路図である。本実施の形態では、点灯信号高速化部204はCMOS回路で構成されている。
点灯信号高速化部204は、入力端子がPer端子に接続されたインバータ回路Inv2と、nチャネルトランジスタN43とを備える。
インバータ回路Inv2は、pチャネルトランジスタP41とnチャネルトランジスタN41とを備える。
電流駆動により点灯信号φIを供給する場合には、寄生容量のため電流がオフになるのに時間が必要である。そこで、点灯信号高速化部204は、点灯制御信号φJを強制的にオン状態からオフ状態にする。
図14は、点灯信号高速化部204を説明するための回路図である。本実施の形態では、点灯信号高速化部204はCMOS回路で構成されている。
点灯信号高速化部204は、入力端子がPer端子に接続されたインバータ回路Inv2と、nチャネルトランジスタN43とを備える。
インバータ回路Inv2は、pチャネルトランジスタP41とnチャネルトランジスタN41とを備える。
pチャネルトランジスタP41とnチャネルトランジスタN41のそれぞれのゲート端子が接続されインバータ回路Inv2の入力端子を構成する。pチャネルトランジスタP41とnチャネルトランジスタN41のそれぞれのドレイン端子が接続されインバータ回路Inv2の出力端子を構成する。そして、pチャネルトランジスタP41のソース端子はVcc端子に接続され、nチャネルトランジスタN41のソース端子はGND端子に接続されている。
インバータ回路Inv2の入力端子は、点灯期間信号Perが供給されるPer端子に接続されている。インバータ回路Inv2の出力端子はnチャネルトランジスタN43のゲート端子に接続されている。nチャネルトランジスタN43のソース端子はGND端子に接続されている。一方、nチャネルトランジスタN43のドレイン端子はφJ端子に接続されている。
インバータ回路Inv2の入力端子は、点灯期間信号Perが供給されるPer端子に接続されている。インバータ回路Inv2の出力端子はnチャネルトランジスタN43のゲート端子に接続されている。nチャネルトランジスタN43のソース端子はGND端子に接続されている。一方、nチャネルトランジスタN43のドレイン端子はφJ端子に接続されている。
点灯期間信号Perが「H」のときは、インバータ回路Inv2の出力は「L」となり、nチャネルトランジスタN43はオフである。一方、Per信号が「L」のときは、インバータ回路Inv2の出力は「L」で、nチャネルトランジスタN43はオンである。
点灯期間Tonが終了(点灯期間終了)するとき、点灯期間信号Perが「H」から「L」に移行する(図9参照)。すると、インバータ回路Inv2の出力も「L」から「H」になって、nチャネルトランジスタN43がオフからオンになる。これにより、点灯制御信号φJの電位は、電源電位Vgaに引き込まれる。このようにして、点灯期間終了を検知して、点灯制御信号φJの電位を強制的に電源電位Vgaにすることで、点灯制御信号φJのオン状態からオフ状態への変化を加速している。
なお、この点灯信号高速化部204では、点灯期間Tonを設定する点灯期間信号Perを用いているので、新たな回路を設ける必要がない。
点灯期間Tonが終了(点灯期間終了)するとき、点灯期間信号Perが「H」から「L」に移行する(図9参照)。すると、インバータ回路Inv2の出力も「L」から「H」になって、nチャネルトランジスタN43がオフからオンになる。これにより、点灯制御信号φJの電位は、電源電位Vgaに引き込まれる。このようにして、点灯期間終了を検知して、点灯制御信号φJの電位を強制的に電源電位Vgaにすることで、点灯制御信号φJのオン状態からオフ状態への変化を加速している。
なお、この点灯信号高速化部204では、点灯期間Tonを設定する点灯期間信号Perを用いているので、新たな回路を設ける必要がない。
(点灯信号供給回路)
次に、点灯信号供給回路101を説明する。
図15は、点灯信号供給回路101を説明するための回路図である。本実施の形態では、点灯信号供給回路101はCMOS回路で構成されている。
点灯信号供給回路101は、入力端子がφJ端子に接続されたバッファ回路Buf1とカレントミラー回路CM3とを備える。
バッファ回路Buf1は、pチャネルトランジスタP31とnチャネルトランジスタN31とで構成されたインバータ回路Inv3と、pチャネルトランジスタP32とnチャネルトランジスタN32で構成されたインバータ回路Inv4とを備える。
カレントミラー回路CM3は、GND端子とVcc端子との間に直列に接続されたpチャネルトランジスタP33およびnチャネルトランジスタN33を備える。さらに、nチャネルトランジスタN34を備える。
次に、点灯信号供給回路101を説明する。
図15は、点灯信号供給回路101を説明するための回路図である。本実施の形態では、点灯信号供給回路101はCMOS回路で構成されている。
点灯信号供給回路101は、入力端子がφJ端子に接続されたバッファ回路Buf1とカレントミラー回路CM3とを備える。
バッファ回路Buf1は、pチャネルトランジスタP31とnチャネルトランジスタN31とで構成されたインバータ回路Inv3と、pチャネルトランジスタP32とnチャネルトランジスタN32で構成されたインバータ回路Inv4とを備える。
カレントミラー回路CM3は、GND端子とVcc端子との間に直列に接続されたpチャネルトランジスタP33およびnチャネルトランジスタN33を備える。さらに、nチャネルトランジスタN34を備える。
pチャネルトランジスタP31およびnチャネルトランジスタN31のそれぞれのゲート端子は接続され、インバータ回路Inv3の入力端子を構成する。pチャネルトランジスタP31およびnチャネルトランジスタN31のそれぞれのドレイン端子は接続され、インバータ回路Inv3の出力端子を構成する。pチャネルトランジスタP32およびnチャネルトランジスタN32のそれぞれのゲート端子は接続され、インバータ回路Inv4の入力端子を構成し、インバータ回路Inv3の出力端子に接続されている。pチャネルトランジスタP32およびnチャネルトランジスタN32のそれぞれのドレイン端子は接続され、インバータ回路Inv4の出力端子を構成する。そして、pチャネルトランジスタP31およびpチャネルトランジスタP32のそれぞれのソース端子はVcc端子に接続されている。nチャネルトランジスタN31およびnチャネルトランジスタN32のそれぞれのソース端子はGND端子に接続されている。
バッファ回路Buf1の入力端子でもあるインバータ回路Inv3の入力端子は点灯制御信号φJが供給されるφJ端子に接続されている。バッファ回路Buf1の出力端子でもあるインバータ回路Inv4の出力端子は、pチャネルトランジスタP33のゲート端子に接続されている。pチャネルトランジスタP33のドレイン端子はnチャネルトランジスタN33のドレイン端子に接続されている。そして、pチャネルトランジスタP33のドレイン端子およびnチャネルトランジスタN33のドレイン端子は点灯信号φIを供給するφI端子に接続されている。
nチャネルトランジスタN34のゲート端子は、nチャネルトランジスタN33のゲート端子およびnチャネルトランジスタN34のドレイン端子に接続され、φJ端子に接続されている。
そして、pチャネルトランジスタP31、P32、P33のソース端子はVcc端子に接続されている。一方、nチャネルトランジスタN31、N32、N33、N34のソース端子はGND端子に接続されている。
バッファ回路Buf1の入力端子でもあるインバータ回路Inv3の入力端子は点灯制御信号φJが供給されるφJ端子に接続されている。バッファ回路Buf1の出力端子でもあるインバータ回路Inv4の出力端子は、pチャネルトランジスタP33のゲート端子に接続されている。pチャネルトランジスタP33のドレイン端子はnチャネルトランジスタN33のドレイン端子に接続されている。そして、pチャネルトランジスタP33のドレイン端子およびnチャネルトランジスタN33のドレイン端子は点灯信号φIを供給するφI端子に接続されている。
nチャネルトランジスタN34のゲート端子は、nチャネルトランジスタN33のゲート端子およびnチャネルトランジスタN34のドレイン端子に接続され、φJ端子に接続されている。
そして、pチャネルトランジスタP31、P32、P33のソース端子はVcc端子に接続されている。一方、nチャネルトランジスタN31、N32、N33、N34のソース端子はGND端子に接続されている。
次に、点灯信号供給回路101の動作を説明する。前述したように、同時に点灯する発光点(発光サイリスタL)の数に応じて使用される電流源ユニットUが選択され、選択された電流源ユニットUのOUT端子から流れ出した単位電流Iunitは、重畳されて点灯制御信号φJになる(図12参照)。そして、点灯制御信号φJはnチャネルトランジスタN34に流れ込む。このとき、図9に示すように、点灯制御信号φJの電位は「H」であるので、pチャネルトランジスタP33はオフになる。すると、nチャネルトランジスタN34とnチャネルトランジスタN33との作るカレントミラーにより、nチャネルトランジスタN34に流れる電流に対応する電流がφI端子からnチャネルトランジスタN33に引き込まれる。このφI端子から引き込まれる電流が点灯信号φIとなって発光サイリスタLを点灯させる。このとき、nチャネルトランジスタN34とnチャネルトランジスタN33との相互コンダクタンスの比が1:10であれば、nチャネルトランジスタN34を流れる電流の10倍の電流をφI端子から引き込むことができる。
電流駆動により、点灯信号φIを供給する場合には、寄生容量のため電流がオフになるのに時間が必要である。そこで、点灯信号供給回路101において、バッファ回路Buf1およびpチャネルトランジスタP33を備えている。
点灯制御信号φJの電流が減少して、点灯制御信号φJの電位が「H」から「L」側に移動し、インバータ回路Inv3のしきい値を越える(しきい値より負になる)と、pチャネルトランジスタP33のゲート端子の電位が「L」になり、pチャネルトランジスタP33がオンする。これにより、φI端子の電位が強制的に「H」(基準電位Vsub)になり、点灯信号φIがオフになる。
すなわち、バッファ回路Buf1は、点灯制御信号φJの電位がインバータ回路Inv3のしきい値を越えることで、点灯制御信号φJの電位の変化を検知し、pチャネルトランジスタP33をオンにし、点灯信号φIを「H」(基準電位Vsub)に設定する。これにより、点灯していた発光サイリスタLのバイポーラトランジスタのベース層に蓄積された電荷を引き抜くことで、発光サイリスタLがオフ状態になるのを加速している。
点灯制御信号φJの電流が減少して、点灯制御信号φJの電位が「H」から「L」側に移動し、インバータ回路Inv3のしきい値を越える(しきい値より負になる)と、pチャネルトランジスタP33のゲート端子の電位が「L」になり、pチャネルトランジスタP33がオンする。これにより、φI端子の電位が強制的に「H」(基準電位Vsub)になり、点灯信号φIがオフになる。
すなわち、バッファ回路Buf1は、点灯制御信号φJの電位がインバータ回路Inv3のしきい値を越えることで、点灯制御信号φJの電位の変化を検知し、pチャネルトランジスタP33をオンにし、点灯信号φIを「H」(基準電位Vsub)に設定する。これにより、点灯していた発光サイリスタLのバイポーラトランジスタのベース層に蓄積された電荷を引き抜くことで、発光サイリスタLがオフ状態になるのを加速している。
一方、点灯期間Ton終了時に、点灯制御信号φJは「H」から「L」へと変化する(図9参照)。すると、図15に示す点灯信号供給回路101では、点灯制御信号φJが「H」から「L」へと変化する電位の途中において、nチャネルトランジスタN34に電流が流れなくなる。
点灯制御信号φJは、nチャネルトランジスタN34のゲート端子およびドレイン端子に接続されていると共に、インバータ回路Inv3のpチャネルトランジスタP31とnチャネルトランジスタN31のゲート端子とにも接続されている。このため、点灯制御信号φJが「H」から「L」へと変化する中間の電位において、インバータ回路Inv3の状態が反転し、バッファ回路Buf1の出力も「H」から「L」になる。すると、pチャネルトランジスタP33がオンになり、もはや点灯信号φIを引き込むことができなくなる。このため、点灯期間Tonが短くなってしまう。
インバータ回路Inv3のしきい電圧を「L」側にシフトすれば、pチャネルトランジスタP33がオンになる電位を「L」に近い電位に設定しうる。これにより、点灯期間Tonが短くなることを抑制しうる。これには、インバータ回路Inv3を構成するnチャネルトランジスタN31の相互コンダクタンスを、pチャネルトランジスタP31の相互コンダクタンスより大きくすればよい。例えば、nチャネルトランジスタN31のW/L比を、pチャネルトランジスタP31のW/L比より大きくすればよい。
しかし、nチャネルトランジスタN31のW/L比を大きくするため、Wを大きくすると、電気容量が増加し、点灯信号供給回路101の速度が低下するおそれがある。
点灯制御信号φJは、nチャネルトランジスタN34のゲート端子およびドレイン端子に接続されていると共に、インバータ回路Inv3のpチャネルトランジスタP31とnチャネルトランジスタN31のゲート端子とにも接続されている。このため、点灯制御信号φJが「H」から「L」へと変化する中間の電位において、インバータ回路Inv3の状態が反転し、バッファ回路Buf1の出力も「H」から「L」になる。すると、pチャネルトランジスタP33がオンになり、もはや点灯信号φIを引き込むことができなくなる。このため、点灯期間Tonが短くなってしまう。
インバータ回路Inv3のしきい電圧を「L」側にシフトすれば、pチャネルトランジスタP33がオンになる電位を「L」に近い電位に設定しうる。これにより、点灯期間Tonが短くなることを抑制しうる。これには、インバータ回路Inv3を構成するnチャネルトランジスタN31の相互コンダクタンスを、pチャネルトランジスタP31の相互コンダクタンスより大きくすればよい。例えば、nチャネルトランジスタN31のW/L比を、pチャネルトランジスタP31のW/L比より大きくすればよい。
しかし、nチャネルトランジスタN31のW/L比を大きくするため、Wを大きくすると、電気容量が増加し、点灯信号供給回路101の速度が低下するおそれがある。
図16は、点灯信号供給回路101の他の回路構成を説明するための回路図である。
図16に示す点灯信号供給回路101は、図15に示した点灯信号供給回路101のφJ端子とバッファ回路Buf1との間にレベルシフト回路Levを設けている。これにより点灯信号供給回路101の速度の低下を抑制する。
レベルシフト回路Levは、接続点D13にて直列接続されたpチャネルトランジスタP34およびP35と、シフト電圧を発生する電源Vshとを備える。
pチャネルトランジスタP34のドレイン端子とpチャネルトランジスタP35のソース端子とが接続点D13で接続され、pチャネルトランジスタP34のソース端子がGND端子に、pチャネルトランジスタP35のドレイン端子がVcc端子に接続さている。
電源Vshは、pチャネルトランジスタP35のゲート端子にVcc端子の基準電位Vsubより低い電位を供給し、pチャネルトランジスタP35を常にオンに設定している。
図16に示す点灯信号供給回路101は、図15に示した点灯信号供給回路101のφJ端子とバッファ回路Buf1との間にレベルシフト回路Levを設けている。これにより点灯信号供給回路101の速度の低下を抑制する。
レベルシフト回路Levは、接続点D13にて直列接続されたpチャネルトランジスタP34およびP35と、シフト電圧を発生する電源Vshとを備える。
pチャネルトランジスタP34のドレイン端子とpチャネルトランジスタP35のソース端子とが接続点D13で接続され、pチャネルトランジスタP34のソース端子がGND端子に、pチャネルトランジスタP35のドレイン端子がVcc端子に接続さている。
電源Vshは、pチャネルトランジスタP35のゲート端子にVcc端子の基準電位Vsubより低い電位を供給し、pチャネルトランジスタP35を常にオンに設定している。
点灯制御信号φJが「H」であるときは、pチャネルトランジスタP34がオフになり、pチャネルトランジスタP35のソース端子(接続点D13)の電位は基準電位Vsub(「H」)となる。よって、バッファ回路Buf1の入力端子(接続点D13)が「H」となり、バッファ回路Buf1の出力端子が「H」になって、pチャネルトランジスタP33をオフにする。これにより、点灯制御信号φJによりnチャネルトランジスタN34に流れる電流に対応した電流(点灯信号φI)が、φI端子からnチャネルトランジスタN33に引き込まれる。
一方、点灯制御信号φJが「H」から「L」へと移行すると、「H」と「L」との間の電位でpチャネルトランジスタP34がオンになるが、接続点D13の電位は、pチャネルトランジスタP34とP35との相互コンダクタンスの比で設定される。よって、点灯制御信号φJの「H」から「L」への変化に対して、接続点D13の電位の変化を「H」側にシフトさせれば、pチャネルトランジスタP33がオンになるタイミングが遅れることになる。これにより、点灯期間Tonが短くなることを抑制しうる。なお、「H」側にシフトさせるとは、点灯制御信号φJが「H」と「L」との中間の値になっても、接続点D13の電位が中間の値より「H」側の値になっていることをいう。
MOSトランジスタのバックゲート効果により、電位のシフトが大きくなりすぎる場合には、pチャネルトランジスタP34のソース端子と基板とを分離することも有効である。
一方、点灯制御信号φJが「H」から「L」へと移行すると、「H」と「L」との間の電位でpチャネルトランジスタP34がオンになるが、接続点D13の電位は、pチャネルトランジスタP34とP35との相互コンダクタンスの比で設定される。よって、点灯制御信号φJの「H」から「L」への変化に対して、接続点D13の電位の変化を「H」側にシフトさせれば、pチャネルトランジスタP33がオンになるタイミングが遅れることになる。これにより、点灯期間Tonが短くなることを抑制しうる。なお、「H」側にシフトさせるとは、点灯制御信号φJが「H」と「L」との中間の値になっても、接続点D13の電位が中間の値より「H」側の値になっていることをいう。
MOSトランジスタのバックゲート効果により、電位のシフトが大きくなりすぎる場合には、pチャネルトランジスタP34のソース端子と基板とを分離することも有効である。
本実施の形態では、電流源ユニットUをカレントミラーを用いて構成しているが、アンプを用いて負帰還で構成することもできる。しかし、数十MHz以上の応答速度を得るためには、カレントミラーを用いることが好ましい。
さて、発光チップCにおける点灯信号線75の配線抵抗は、大きい場合で10Ωと見積もられる。点灯している1個の発光サイリスタLには10mAの点灯電流が流れる。このような場合、50倍以上の出力インピーダンスで電流駆動すれば、配線抵抗の影響を抑制できる。すなわち、図15に示す点灯信号供給回路101の出力インピーダンスは、500Ω以上であることが好ましい。
なお、点灯信号供給回路101の出力インピーダンスは、pチャネルトランジスタまたはnチャネルトランジスタのソース側に抵抗を入れたり、pチャネルトランジスタまたはnチャネルトランジスタを、pチャネルトランジスタP33とnチャネルトランジスタN33とに直列に接続したりすることで設定しうる。
なお、点灯信号供給回路101の出力インピーダンスは、pチャネルトランジスタまたはnチャネルトランジスタのソース側に抵抗を入れたり、pチャネルトランジスタまたはnチャネルトランジスタを、pチャネルトランジスタP33とnチャネルトランジスタN33とに直列に接続したりすることで設定しうる。
ここでは、点灯期間設定部202について、詳細な説明を省略するが、点灯期間設定部202が発生する点灯期間信号Perは、図9に示したように、点灯期間Tonの開始時点(時刻m)において、「L」から「H」に移行し、終了時点(時刻p)において、「H」から「L」に移行する信号であるので、容易に生成することができる。
また、記憶信号φmの生成回路についても、詳細な説明を省略するが、記憶信号φmを「H」に設定するときは、基準電位Vsubが供給され、「L」に設定するときは、電源電位Vgaが供給され、「S」に設定するときは、基準電位Vsubと電源電位Vgaとの間で、記憶サイリスタMのオン状態を維持できる電位を作成して供給すればよい。記憶信号φmに基づいて、これらの電位(「H」、「L」、「S」)を切り替えて供給する回路は、CMOS回路等により容易に構成しうる。
また、記憶信号φmの生成回路についても、詳細な説明を省略するが、記憶信号φmを「H」に設定するときは、基準電位Vsubが供給され、「L」に設定するときは、電源電位Vgaが供給され、「S」に設定するときは、基準電位Vsubと電源電位Vgaとの間で、記憶サイリスタMのオン状態を維持できる電位を作成して供給すればよい。記憶信号φmに基づいて、これらの電位(「H」、「L」、「S」)を切り替えて供給する回路は、CMOS回路等により容易に構成しうる。
なお、本実施の形態では、発光チップCの発光点が128であるとして説明したが、発光点の数は任意に設定しうる。また、発光チップCには、SLEDが1個搭載されているとしたが、SLEDが複数搭載されていてもよい。
また、本実施の形態では、直列に接続した4個の発光チップC当たり1本の点灯信号φIおよび記憶信号φmを設けた。しかし、4個を越える発光チップCの数を直列に接続してもよい。また、点灯信号φIは、必ずしも直列に接続した発光チップ群CGに対して設定する必要はない。例えば、発光装置65に対して点灯信号φIを1本のみ設けてもよい。その点灯信号φIによって、同時に点灯させようとする発光点(発光サイリスタL)の数に応じて、点灯電流を供給できればよい。
また、本実施の形態では、直列に接続した4個の発光チップC当たり1本の点灯信号φIおよび記憶信号φmを設けた。しかし、4個を越える発光チップCの数を直列に接続してもよい。また、点灯信号φIは、必ずしも直列に接続した発光チップ群CGに対して設定する必要はない。例えば、発光装置65に対して点灯信号φIを1本のみ設けてもよい。その点灯信号φIによって、同時に点灯させようとする発光点(発光サイリスタL)の数に応じて、点灯電流を供給できればよい。
なお、本実施の形態に示した回路構成は、一例であって、他の回路構成を用いてもよい。また、本実施の形態ではCMOS回路を用いたが、CMOS回路に限定されることはなく、nチャネルトランジスタまたはpチャネルトランジスタの単チャネルトランジスタを用いた回路であってもよく、バイポーラトランジスタ回路であってもよい。
また、本実施の形態では、アノード端子を基板としたアノードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)について説明した。カソード端子を基板とした、カソードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)においても、回路の極性を変更することによって用いうる。
また、本実施の形態では、アノード端子を基板としたアノードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)について説明した。カソード端子を基板とした、カソードコモンのサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)においても、回路の極性を変更することによって用いうる。
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、100…信号発生回路、101…点灯信号供給回路、110…点灯制御信号発生部、120…転送信号発生部、130…記憶信号発生部、201…基準電流発生部、202…点灯期間設定部、203…点灯制御信号供給部、204…点灯信号高速化部、φ1…第1転送信号、φ2…第2転送信号、φm1〜φm10…記憶信号、φJ1〜φJ10…点灯制御信号、φI1〜φI10…点灯信号、C1〜C40…発光チップ、T1、T2、…、T128…転送サイリスタ、M1、M2、…、M128…記憶サイリスタ、L1、L2、…、L128…発光サイリスタ、Ds…スタートダイオード
Claims (10)
- 複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、
前記グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部と
を備えることを特徴とする発光装置。 - 前記点灯制御部は、前記グループに属する発光素子の平均露光量に基づく露光量補正値を取得し、当該露光量補正値に基づいて、当該グループに属する発光素子の点灯期間を設定することを特徴とする請求項1に記載の発光装置。
- 前記点灯制御部は、前記グループに属する発光素子の点灯期間終了を検知して、点灯のための電圧または電流をオフに設定することを特徴とする請求項1または2に記載の発光装置。
- 前記点灯制御部は、前記自己走査型発光素子アレイの発光素子の露光量を点灯のための電圧または電流を設定する基準電位の変更により変更することを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。
- 前記自己走査型発光素子アレイに、点灯のための電圧または電流を、電流駆動により供給する点灯信号供給部をさらに備えることを特徴とする請求項1に記載の発光装置。
- 前記点灯信号供給部は、カレントミラー回路で構成されていることを特徴とする請求項5に記載の発光装置。
- 前記点灯信号供給部は、500Ω以上の出力インピーダンスを有することを特徴とする請求項6に記載の発光装置。
- 前記点灯信号供給部は、前記点灯制御部から当該点灯信号供給部に供給される点灯制御信号の電位の変化を検知して、前記自己走査型発光素子アレイに供給される点灯信号をオフに設定することを特徴とする請求項5ないし7のいずれか1項に記載の発光装置。
- 複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、当該グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備える露光手段と、
前記露光手段から照射される光を像保持体上に結像させる光学手段と
を備えることを特徴とするプリントヘッド。 - 像保持体を帯電する帯電手段と、
複数のグループに分けられ、当該グループ毎に点灯が制御される発光素子が列状に配列された自己走査型発光素子アレイと、当該グループにおいて点灯させようとする発光素子数に応じて、点灯のための電圧または電流を設定する点灯制御部とを備える露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248253A JP2011093162A (ja) | 2009-10-28 | 2009-10-28 | 発光装置、プリントヘッドおよび画像形成装置 |
US12/762,490 US20100328416A1 (en) | 2009-06-26 | 2010-04-19 | Light emitting device, print head, image forming apparatus, light amount correction method of print head and computer readable medium |
KR1020100045779A KR20110000498A (ko) | 2009-06-26 | 2010-05-17 | 발광 장치, 프린트 헤드, 화상 형성 장치, 프린트 헤드의 광량 보정 방법 및 기록 매체 |
CN2010101779325A CN101927617A (zh) | 2009-06-26 | 2010-05-18 | 发光装置、打印头及其光量校正方法以及图像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248253A JP2011093162A (ja) | 2009-10-28 | 2009-10-28 | 発光装置、プリントヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011093162A true JP2011093162A (ja) | 2011-05-12 |
Family
ID=44110634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248253A Pending JP2011093162A (ja) | 2009-06-26 | 2009-10-28 | 発光装置、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011093162A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013203021A (ja) * | 2012-03-29 | 2013-10-07 | Brother Industries Ltd | 補正方法及び画像形成装置 |
JP2020001243A (ja) * | 2018-06-27 | 2020-01-09 | キヤノン株式会社 | 画像形成装置 |
-
2009
- 2009-10-28 JP JP2009248253A patent/JP2011093162A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013203021A (ja) * | 2012-03-29 | 2013-10-07 | Brother Industries Ltd | 補正方法及び画像形成装置 |
JP2020001243A (ja) * | 2018-06-27 | 2020-01-09 | キヤノン株式会社 | 画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
EP2184171B1 (en) | Light-emitting element chip | |
EP2184172B1 (en) | Light-emitting element head, image forming apparatus and signal supply method | |
KR20110000498A (ko) | 발광 장치, 프린트 헤드, 화상 형성 장치, 프린트 헤드의 광량 보정 방법 및 기록 매체 | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP5573143B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP5413013B2 (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
JP7119834B2 (ja) | 発光装置、光源装置、プリントヘッド及び画像形成装置 | |
JP2011093162A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2011005784A (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
JP2018030319A (ja) | 露光装置、画像形成装置およびプログラム | |
JP2011235642A (ja) | 発光装置、プリントヘッドおよび画像形成装置 |