JP7119834B2 - 発光装置、光源装置、プリントヘッド及び画像形成装置 - Google Patents
発光装置、光源装置、プリントヘッド及び画像形成装置 Download PDFInfo
- Publication number
- JP7119834B2 JP7119834B2 JP2018179698A JP2018179698A JP7119834B2 JP 7119834 B2 JP7119834 B2 JP 7119834B2 JP 2018179698 A JP2018179698 A JP 2018179698A JP 2018179698 A JP2018179698 A JP 2018179698A JP 7119834 B2 JP7119834 B2 JP 7119834B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting
- voltage
- thyristor
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
本発明は、ゲートの電圧を変更しない場合に比べて、発光サイリスタの発光量が安定するまでの時間を短縮することを目的とする。
請求項2に記載の発明は、前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第1の寄生容量と、ゲートとアノードとの間の第2の寄生容量との関係によって設定することを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記ゲートに設定される前記電圧は、前記点灯開始電圧と前記オン状態電圧との差が、前記第1の寄生容量と前記第2の寄生容量との比で分圧された値であることを特徴とする請求項2に記載の発光装置である。
請求項4に記載の発明は、前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、前記点灯電圧線と前記点灯開始電圧を供給する電源線との間に直列接続され、接続点が当該ゲートに接続された直列抵抗により設定することを特徴とする請求項2に記載の発光装置である。
請求項5に記載の発明は、前記直列抵抗の抵抗値は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第1の寄生容量と、ゲートとアノードとの間の第2の寄生容量との比で設定されていることを特徴とする請求項4に記載の発光装置である。
請求項6に記載の発明は、アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、複数の前記発光サイリスタの各々の前記ゲートの電圧を、オン状態の発光サイリスタのゲートの電圧に追従させて、当該ゲートを疑似的にフロート状態に設定するゲート電圧設定手段と、を備える発光装置である。
請求項7に記載の発明は、請求項1乃至6のいずれか1項に記載の発光装置を含む発光部と、前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、を備え、前記転送部に含まれる転送素子がオン状態になることにより、前記発光部に含まれる発光サイリスタがオン状態に移行可能になることを特徴とする光源装置である。
請求項8に記載の発明は、請求項1乃至6のいずれか1項に記載の発光装置を含む発光部と、前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、前記発光部と前記転送部との間に、当該転送部に含まれる複数の前記転送素子の各々と接続され、且つ、当該発光部に含まれる複数の前記発光サイリスタの各々と接続される複数の設定素子を含む設定部と、を備え、前記設定素子は、接続された転送素子がオン状態になることでオン状態に移行可能になり、オン状態になることで接続された発光サイリスタをオン状態に設定させることを特徴とする発光装置である。
請求項9に記載の発明は、複数の前記発光部と複数の前記設定部とを備え、前記転送部に含まれる前記転送素子は、複数の前記設定部の各々の前記設定素子に接続され、複数の前記設定部の各々の前記設定素子は、複数の前記発光部の各々の発光サイリスタに接続されていることを特徴とする請求項8に記載の発光装置である。
請求項10に記載の発明は、請求項7から9に記載の発光装置と、前記発光装置から出射される光を結像させる光学手段と、を備えるプリントヘッドである。
請求項11に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、請求項10に記載のプリントヘッドを備え、前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備える画像形成装置である。
請求項2の発明によれば、寄生容量の関係で設定しない場合に比べ、ゲート電圧の設定が容易になる。
請求項3の発明によれば、寄生容量の比で設定しない場合に比べ、ゲート電圧の設定がさらに容易になる。
請求項4の発明によれば、直列抵抗により設定しない場合に比べ、回路構成が複雑になることが抑制される。
請求項5の発明によれば、寄生容量の比で直列抵抗を設定しない場合に比べ、回路設計がしやすくなる。
請求項6の発明によれば、フロート状態にしない場合に比べ、発光サイリスタの発光量が安定するまでの時間が短縮できる。
請求項7の発明によれば、転送部を備えない場合に比べ、発光装置の駆動が容易になる。
請求項8の発明によれば、点灯信号を変化させる場合に比べ、点灯制御が容易になる。
請求項9の発明によれば、複数の設定素子に接続されていない場合に比べ、発光サイリスタの点灯が高速制御される。
請求項10の発明によれば、ゲートの電圧を変更しない場合に比べて、プリントヘッドの発光量が安定するまでの時間が短縮できる。
請求項11の発明によれば、ゲートの電圧を変更しない場合に比べて、画像形成の時間が短縮できる。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
(画像形成装置1)
図1は、第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、画像形成プロセス部10と、画像出力制御部30と、画像処理部40とを備える。画像形成プロセス部10は、各色の画像データに対応して画像形成を行なう。画像出力制御部30は、画像形成プロセス部10を制御する。画像処理部40は、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す。
また、画像形成プロセス部10は、用紙搬送ベルト21と駆動ロール22と転写ロール23と定着器24とを備える。用紙搬送ベルト21は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する。駆動ロール22は、用紙搬送ベルト21を駆動させるロールである。転写ロール23は、感光体ドラム12のトナー像を記録用紙25に転写させる。定着器24は、転写手段の一例であって、記録用紙25にトナー像を定着させる。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱及び圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61と光出射装置65とロッドレンズアレイ64を備える。光出射装置65は、発光手段の一例であって、複数の発光素子(第1の実施の形態では、発光サイリスタ)を有する光源部63を備える。ロッドレンズアレイ64は、光学手段の一例であって、光源部63から出射された光を感光体ドラム12の表面に結像させて感光体ドラム12を露光する。
光出射装置65は、前述した光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図3は、第1の実施の形態が適用される光出射装置65の一例の上面図である。
図3に示す光出射装置65における光源部63は、回路基板62上に、一例として20個の発光チップU1~U20を備える。そして、発光チップU1~U20は、主走査方向であるX方向に二列に千鳥に配置して構成されている。発光チップUは、光源装置の一例である。
本明細書では、「~」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「~」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップU1~U20は、発光チップU1から番号順に発光チップU20までを含む。
発光チップU1~U20の配列についての詳細は後述する。
発光チップUは、一例として表面形状が長方形である半導体の基板80上に設けられた半導体積層体(後述する図6参照)により構成されている。そして、基板80の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子(第1の実施の形態では、発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップUは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vg端子、VI端子、φWa端子、φWb端子及びφR端子)を備える。なお、これらの端子は、基板80の一端部からφWa端子、φ1端子、VI端子及びVg端子の順に設けられ、基板80の他端部からφR端子、φWb端子及びφ2端子の順に設けられている。そして、発光部102は、Vg端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図6参照)が設けられている。
前述したように、光出射装置65の回路基板62には、信号発生回路110及び20個の発光チップUが搭載され、信号発生回路110と各発光チップUとを接続する配線(ライン)が設けられている。なお、図4(b)では、発光チップU1~U9までを示している。
信号発生回路110は、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号を受信する。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、転送信号発生部120と、設定信号発生部130と、消灯信号発生部140と、点灯電圧供給部150と、基準電圧供給部160と、電源電圧供給部170とを備える。
基準電圧供給部160は、接地電圧(GND)など、電圧の基準となる基準電圧Vsubを各発光チップUに共通に供給する。
電源電圧供給部170は、各発光チップUを駆動する電源電圧Vgを各発光チップUに共通に供給する。
奇数番号の発光チップU1、U3、U5、…は、それぞれにおける基板80の長辺方向に間隔を設けて一列に配列されている(図4の上側)。偶数番号の発光チップU2、U4、U6、…も、同様にそれぞれの基板80の長辺方向に間隔を設けて一列に配列されている(図4の下側)。そして、奇数番号の発光チップU1、U3、U5、…と偶数番号の発光チップU2、U4、U6、…とは、発光チップUに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥に配列されている。そして、発光チップU間においても発光素子が主走査方向(X方向)に予め定められた間隔で並ぶように設定されている。なお、図4(b)の発光チップU1、U2、U3、…には、図4(a)に示した発光部102の発光素子の並び(第1の実施の形態における発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
回路基板62には、基準電圧供給部160と各発光チップUの基板80裏面に設けられたVsub端子である裏面電極85(後述の図6参照)とを接続する電源ライン200aが設けられている。電源ライン200aは、基準電圧供給部160から各発光チップUに基準電圧Vsubを供給する。
また、回路基板62には、電源電圧供給部170と各発光チップUに設けられたVg端子とを接続する電源ライン200bが設けられている。電源ライン200bは、電源電圧供給部170から各発光チップUに電源電圧Vgを供給する。
一方、設定信号φWa、φWbは、各発光チップUに個別に送信される。
図5は、第1の実施の形態が適用される発光チップUの構成を説明する等価回路図の一例である。図5において、以下で説明する各素子は、広く用いられる回路記号にて表記している。なお、各端子(φ1端子、φ2端子、φWa端子、φR端子、VI端子、Vg端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、Vsub端子は、裏面電極85として基板80の裏面に設けられている。
ここでは、信号発生回路110との関係において発光チップU1を例に、発光チップUを説明する。そこで、図5では発光チップU1(U)と表記するが、以下では、発光チップUと表記する。他の発光チップU2~U20の構成は、発光チップU1と同じである。
転送サイリスタT及び結合トランジスタQtを含む部分が、転送部101、発光サイリスタLを含む部分が、発光部102、設定サイリスタW及び設定トランジスタQwを含む部分が設定部103である。転送サイリスタTが転送素子の一例であり、設定サイリスタWが、設定素子の一例である。第1の実施の形態においては、発光部102に含まれる発光サイリスタLと抵抗RI1、RI2、Rd1a、Rd2a、Rd1b、Rd2b、抵抗Rnによって、発光装置が構成されている。
さらに、発光チップUは、複数の抵抗を備える。なお、抵抗については、発光サイリスタL1、L2、L3、…などの区別する番号を付さない。
設定サイリスタWは、設定サイリスタW1に示すようにアノード、第1ゲートGwf、第2ゲートGws、カソードを有する4端子素子である。一方、発光サイリスタLは、発光サイリスタL1に示すようにアノード、ゲートGl、カソードを有する3端子素子である。同様に、消灯サイリスタRTは、消灯サイリスタRT1に示すように、アノード、ゲートGr、カソードを有する3端子素子である。
また、設定トランジスタQwは、設定トランジスタQw1に示すように、エミッタE、ベースB、コレクタCを有する3端子素子である。よって、設定トランジスタQwも、シングルコレクタである。
発光チップUは、Vg端子に接続された電源線71を備える。電源線71には、電源電圧供給部170から、電源ライン200bにより接続されたVg端子を介して電源電圧Vgが供給される。
発光チップUは、φ1端子、φ2端子に各々抵抗R1、R2を介して接続された転送信号線72a、72bを備える。φ1端子、φ2端子には、転送信号発生部120から、転送信号ライン201、202を介して転送信号φ1、φ2が各々送信される。また、発光チップUは、φWa端子、φWb端子に各々抵抗R3、R4を介して接続された設定信号線73a、73bを備える。φWa端子、φWb端子には、設定信号発生部130から、設定信号ライン203a-1、203b-1により設定信号φWa1、φWb1が送信される。
抵抗R1、R2、R3、R4は、電圧を維持するために設けられた電流制限抵抗である。
そして、発光チップUは、VI端子に抵抗RI1、RI2を各々介して接続された点灯信号線75a、75bを備える。VI端子には、点灯電圧供給部150から点灯電圧VIが供給される。点灯信号線75a、75bは、点灯電圧線の一例であって、点灯電圧VIは、点灯開始電圧の一例である。
さらに、発光チップUは、φR端子に抵抗Rr1、Rr2を介して各々接続された消灯信号線76a、76bを備える。φR端子には、消灯信号発生部140から消灯信号ライン204により消灯信号φRが送信される。
結合トランジスタQtは、番号順に並べられた転送サイリスタTを2つペアにした間に設けられている。まず、奇数番号の転送サイリスタTに接続された奇数番号の結合トランジスタQtを、転送サイリスタT1と結合トランジスタQt1とで説明する。なお、奇数番号の結合トランジスタQtは、前述したようにマルチコレクタである。
一方、シングルコレクタである偶数番号の結合トランジスタQtは、コレクタCが結合抵抗Rcを介して隣接する次の番号(奇数番号)の転送サイリスタTの第1ゲートGtfに接続されている。
偶数番号の発光サイリスタLのゲートGlは、抵抗Rnを介して電圧設定線74aに接続され、奇数番号の発光サイリスタLのゲートGlは、抵抗Rnを介して電圧設定線74bに接続されている。また、奇数番号の発光サイリスタLのカソードは、点灯信号線75aに接続され、偶数番号の発光サイリスタLのカソードは、点灯信号線75bに接続されている。
点灯信号線75aと点灯電圧VIが供給されるVI端子との間に設けられた抵抗RI1には、直列接続された抵抗Rd1a、Rd2aとが並列に接続されている。同様に、点灯信号線75bと点灯電圧VIが供給されるVI端子との間に設けられた抵抗RI2には、直列接続された抵抗Rd1b、Rd2bとが並列に接続されている。そして、直列接続された抵抗Rd1a、Rd2aの接続点が電圧設定線74aに接続されている。同様に、直列接続された抵抗Rd1b、Rd2bの接続点が電圧設定線74bに接続されている。
抵抗Rd1a、Rd2a、Rd1b、Rd2bは、ゲート電圧設定手段の一例である。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
図5では、発光サイリスタL1~L6、転送サイリスタT1~T6などの部分を示している。
図6は、発光チップUにおける転送サイリスタT及び結合トランジスタQtの部分を説明する図である。図6(a)は、等価回路、図6(b)は、断面構造である。
図6(a)では、図5における転送サイリスタT1、T2及び結合トランジスタQt1を示している。図6(a)、(b)では、説明を容易にするため、転送サイリスタT1においてアノードA1、カソードK1、転送サイリスタT2においてアノードA2、カソードK2とし、結合トランジスタQt1においてエミッタE1、ベースB1、第1コレクタCf1、第2コレクタCs1とし、結合抵抗Rc1とする。ここでは、転送サイリスタT1と結合トランジスタQt1との動作を説明するために、転送サイリスタT1は、等価なpnpバイポーラトランジスタTr1とnpnバイポーラトランジスタTr2とで示している。なお、pnpバイポーラトランジスタTr1をpnpトランジスタTr1、npnバイポーラトランジスタTr2をnpnトランジスタTr2と表記する。
発光チップUは、第1導電型の一例としてのp型の基板80上に、p型の第1半導体層81、第2導電型の一例としてのn型の第2半導体層82、p型の第3半導体層83及びn型の第4半導体層84が順に積層された半導体積層体を、いわゆるメサエッチングにより分離して構成した複数の島状領域(アイランド)から構成されている。これらの複数のアイランドは、少なくともn型の第2半導体層82、p型の第3半導体層83及びn型の第4半導体層84が相互に分離されている。なお、p型の第1半導体層81は、分離されていても分離されていなくてもよく、厚さ方向の一部が分離されていてもよい。また、p型の第1半導体層81が基板80を兼ねてもよい。
転送サイリスタT1は、p型の第1半導体層81をアノードA1、n型の第2半導体層82を第2ゲートGts1、p型の第3半導体層83を第1ゲートGtf1、第4半導体層84をカソードK1とする。なお、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に、p型の半導体層に対してオーミック接触を構成する電極(符号無)を第1ゲートGtf1端子とする。
結合抵抗Rc1は、第3半導体層83により構成され、一方がp型の第3半導体層83である第2コレクタCs1に接続され、他方がp型の第3半導体層83上に設けられた電極に接続されている。この電極は、配線により隣接して設けられる転送サイリスタT2の第1ゲートGtf2に接続される。
このようにして、図6(a)の転送サイリスタT1及び結合トランジスタQt1が構成される。他の同じ番号の転送サイリスタT及び結合トランジスタQtを含むアイランドも同様の構成である。ただし、偶数番号の結合トランジスタQtは、第2コレクタCsを備えない。よって、第1コレクタCfがコレクタCとなる。
図6(a)に示したように、転送サイリスタT1はpnpトランジスタTr1とnpnトランジスタTr2とが組み合わされた構成をなしている。すなわち、pnpトランジスタTr1のベースがnpnトランジスタTr2のコレクタに接続され、pnpトランジスタTr1のコレクタがnpnトランジスタTr2のベースに接続されている。そして、pnpトランジスタTr1のエミッタが転送サイリスタT1のアノードA1、pnpトランジスタTr1のコレクタ(npnトランジスタTr2のベース)が転送サイリスタT1の第1ゲートGtf1、npnトランジスタTr2のコレクタ(pnpトランジスタTr1のベース)が転送サイリスタT1の第2ゲートGts1、npnトランジスタTr2のエミッタが転送サイリスタT1のカソードK1である。なお、転送サイリスタT1のオン状態における内部抵抗rkを、npnトランジスタTr2のエミッタと転送サイリスタT1のカソードK1の間に表記している。
転送サイリスタT1のアノードA1であるpnpトランジスタTr1のエミッタは基準電圧Vsubに接続されている。
まず、転送サイリスタT1の基本的な動作を説明する。
転送サイリスタT1のアノードA1は、基準電圧Vsub(「H」(0V))になっている。
このとき、転送サイリスタT1の第1ゲートGtf1が、「L」(-3.3V)に拡散電圧Vd(1.5V)を加えた値、ここでは-1.8Vより高い電圧(正の側を高いといい、負の側を低いという。)であると、npnトランジスタTr2のエミッタ-ベース間が順バイアスになり、npnトランジスタTr2がオフ状態からオン状態に移行する。すると、npnトランジスタTr2のコレクタが転送信号線72aの「L」(-3.3V)側に引き込まれ、pnpトランジスタTr1のエミッタ(基準電圧Vsub(「H」(0V)))-ベース間が順バイアスになって、pnpトランジスタTr1もオフ状態からオン状態に移行する。すなわち、pnpトランジスタTr1及びnpnトランジスタTr2がともにオン状態になって、転送サイリスタT1がオフ状態からオン状態に移行する。サイリスタがオフ状態からオン状態に移行することをターンオンと表記する。
これは、転送サイリスタT1以外の奇数番号の転送サイリスタTにおいても同様である。
なお、偶数番号の転送サイリスタTの場合は、抵抗R1を抵抗R2に置き換え、転送信号線72aを転送信号線72bに置き換えればよい。ここでは、抵抗R2を抵抗R1と同じとすると、偶数番号の転送サイリスタTにおいても同様になる。
一方、オン状態の転送サイリスタT1は、カソードK1に電圧Vk(-1.8V)(維持電圧)より高い電圧(絶対値において小さい負の電圧)が印加されると、オン状態からオフ状態に移行する。サイリスタがオン状態からオフ状態に移行することをターンオフと表記する。例えば、カソードK1が「H」(0V)になると、電圧Vk(-1.8V)(維持電圧)より高い電圧であるとともに、カソードK1とアノードA1とが同じ電圧になるので、転送サイリスタT1はターンオフする。
オフ状態の転送サイリスタT1では、pnpトランジスタTr1は、エミッタ-ベース間が順バイアスでなく、オフ状態である。よって、結合トランジスタQt1は、エミッタE1-ベースB1間も順バイアスでなく、オフ状態である。すなわち、転送サイリスタT1がオフ状態にあるとき、結合トランジスタQt1もオフ状態にある。
このとき、結合トランジスタQt1は、エミッタE1が基準電圧Vsub(「H」(0V))に設定されている。そして、第2コレクタCs1が直列に接続された結合抵抗Rc1及び抵抗Rgを介して電源電圧Vg(「L」(-3.3V))になっている。コレクタCf1も同様である。
そして、転送信号φ2が「H」から「L」に移行すると、φ2端子が「H」から「L」に移行する(図5参照)。すると、転送サイリスタT2のカソードK2に接続された転送信号線72bが、抵抗R2を介して「L」(-3.3V)になる。すると、しきい電圧が-2.28Vである転送サイリスタT2がターンオンする。
以下では、結合抵抗Rcと抵抗Rgとは、Rc:Rg=1:5であるとして説明する。
よって、オン状態の転送サイリスタTが接続された転送信号線72a(又は転送信号線72b)にカソードが接続されている他の転送サイリスタTが並行してオン状態になることは好ましくない。
次に、光出射装置65の動作について説明する。
基準電圧Vsubを「H」(0V)、電源電圧Vgを「L」(-3.3V)とする。そして、信号(転送信号φ1、φ2、消灯信号φR、設定信号φWa1~φWa20、φWb1~φWb20)は「H」(0V)と「L」(-3.3V)との電圧を有しているとする。
そして、一例として、抵抗R1、R2、R3、R4、RI1、RI2、Rr1、Rr2は、各々300Ω、抵抗Rwは、10kΩとする。スタート抵抗Rsは2kΩ、結合抵抗Rcは2kΩ、抵抗Rgは10kΩとする。抵抗Rd1a、Rd1bは、4kΩ、抵抗Rd2a、Rd2bは、1.6kΩとする。そして、抵抗Rnは、60kΩとする。
上記の数値は、例であって、他の値を設定することができる。
図4に示したように、回路基板62上の全ての発光チップU(発光チップU1~U20)には、基準電圧Vsub、電源電圧Vg及び点灯電圧VIが共通に供給される。
そして、発光チップU1~U20には、前述したように、転送信号φ1、φ2、消灯信号φRが共通に送信される。全ての発光チップUは並列に駆動される。
なお、発光サイリスタLの光量を調整するなどのために、設定信号φWaと設定信号φWbとのタイミングをずらして送信してもよく、発光チップU間でずらして送信してもよい。
以下では、発光チップU1の動作を説明する。
図7は、発光サイリスタL1~L6を点灯制御する期間を示し、発光サイリスタL1、L2、L3、L5、L6を点灯状態とし、発光サイリスタL4を非点灯状態とする。
以下では、図4、図5を参照して、時刻順に発光チップU1の動作を説明する。なお、他の発光チップUの動作も同様である。ここで、点灯制御とは、発光サイリスタLを点灯状態又は非点灯状態に制御することをいう。
以下では、時刻cから時刻kまでの期間T(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップU1が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
転送信号φ1は、時刻cで「L」であって、時刻gで「L」から「H」に移行する。そして、時刻iで「H」から「L」に移行し、時刻kで「L」を維持する。
転送信号φ2は、時刻cで「H」であって、時刻fで「H」から「L」に移行する。そして、時刻jで「L」から「H」に移行し、時刻kで「H」を維持する。
転送信号φ1、φ2との一組の信号により、図6に示した転送サイリスタTのオン状態が、番号順に転送されていく。
消灯信号φRは、後述するように点灯状態の発光サイリスタLを消灯させる信号である。
設定信号φWa1は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻eで「L」から「H」に移行する。設定信号φWb1も同様である。設定信号φWa1、φWb1が「L」となる期間は、転送信号φ1が「L」である期間である。
(1)時刻a
光出射装置65に基準電圧Vsub及び電源電圧Vgの供給を開始した時刻aでの状態(初期状態)について説明する。
図7に示したタイミングチャートの時刻aにおいて、光出射装置65に電源が投入されるとする。すると、信号発生回路110に電源が供給され、各種の信号及び各種の電圧が設定される。ここでは、基準電圧供給部160により、基準電圧Vsubが「H」(0V)に設定される。これにより、電源ライン200aを介して、各発光チップUの裏面電極85が「H」(0V)になる。電源電圧供給部170により、電源電圧Vgが「L」(-3.3V)に設定される。これにより、電源ライン200b及びVg端子を介して、各発光チップUの電源線71が「L」(-3.3V)になる。
同様に、設定信号発生部130により、設定信号φWa1、φWb1が「H」(0V)に設定される。すると、設定信号ライン203a-1、203b-1及び発光チップU1のφWa端子、φWb端子が「H」(0V)になる。これにより、抵抗R3、R4を介して、設定信号線73a、73bが「H」(0V)に設定される。
奇数番号の転送サイリスタT1、T3、T5、…の各々のカソードは、「H」の転送信号線72aに接続され、偶数番号の転送サイリスタT2、T4、T6、…の各々のカソードは、「H」の転送信号線72bに接続されている。よって、転送サイリスタTのアノード及びカソードはともに「H」となり、転送サイリスタTはオフ状態にある。
結合トランジスタQtのベースBは、転送サイリスタTの第2ゲートGtsに接続されている。転送サイリスタTはオフ状態であるので、第2ゲートGtsは「H」になっている。よって、結合トランジスタQtは、エミッタとベースがともに「H」であるので、オフ状態である。
後述する転送サイリスタT1の第1ゲートGtfを除いて、転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源電圧Vg(「L」(-3.3V))の電源線71に接続されている。よって、転送サイリスタTは、第1ゲートGtfが「L」(-3.3V)で、しきい電圧が-4.8Vである。
設定トランジスタQwのベースBは、設定サイリスタWの第2ゲートGwsに接続されている。設定サイリスタWはオフ状態であるので、第2ゲートGwsは「H」になっている。よって、設定トランジスタQwは、エミッタEとベースBとがともに「H」であるので、オフ状態である。
そして、設定サイリスタWは、第1ゲートGwfが抵抗Rwを介して「L」の電源線71に接続されているので、しきい電圧が-4.8Vである。
なお、時刻aにおいて、信号発生回路110を立ち上げたとき、消灯サイリスタRT1、RT2がターンオンしてもかまわない。この場合、消灯サイリスタRT1、RT2は、ゲートGrが-0.2Vになる。よって、消灯サイリスタRT1のゲートGrに接続された点灯信号線75a、及び消灯サイリスタRT2のゲートGrに接続された点灯信号線75bも-0.2Vになる。
時刻aでは、いずれの発光サイリスタLを点灯させないので、点灯信号線75a、75bが-0.2Vであってもかまわない。
時刻bにおいて、転送信号φ1が「H」(0V)から「L」(-3.3V)に移行する。これにより発光チップU1が動作状態に入る。
すると、抵抗R1を介して、転送信号線72aが「H」から「L」に移行する。しきい電圧が-2.05Vの転送サイリスタT1がターンオンする。番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンしない。一方、偶数番号の転送サイリスタTは、転送信号線72bが「H」(0V)であるので、ターンオンしない。
また、設定サイリスタW2も、第1ゲートGwfが結合トランジスタQt1の第1コレクタCfに接続されているので-0.2Vになり、しきい電圧が-1.7Vになる。しかし、設定信号線73bが「H」であるので、設定サイリスタW2はターンオンしない。
他の設定サイリスタWは、しきい電圧が-4.8Vを維持する。
以下では、オン状態にあるサイリスタ(転送サイリスタT、設定サイリスタW、発光サイリスタL、消灯サイリスタRT1、RT2)及びトランジスタ(結合トランジスタQt、設定トランジスタQw)を示し、オフ状態にあるサイリスタ(転送サイリスタT、設定サイリスタW、発光サイリスタL、消灯サイリスタRT1、RT2)及びトランジスタ(結合トランジスタQt、設定トランジスタQw)については示さない。
時刻cにおいて、消灯信号φRが「L」(-3.3V)から「H」(0V)に移行する。
すると、抵抗Rr1を介して消灯信号線76aが「L」から「H」に移行し、抵抗Rr2を介して消灯信号線76bが「L」から「H」に移行する。すると、消灯サイリスタRT1、RT2のカソードとアノードとがともに「H」になって、消灯サイリスタRT1、RT2は、例えオン状態にあったとしても、ターンオフする。これにより、例え消灯サイリスタRT1、RT2がオン状態であって点灯信号線75a、75bが-0.2Vになっていたとしても、点灯信号線75a、75bは、抵抗RI1、RI2を介して、電源線71の電源電圧Vg(「L」(-3.3V))に移行する。
点灯信号線75a、75bが「L」(-3.3V)に移行しても、発光サイリスタLは、しきい電圧が-4.8Vであるのでターンオンしない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にある。
時刻dにおいて、発光チップU1に送信される設定信号φWa1、φWb1が、「H」(0V)から「L」(-3.3V)に移行する。
すると、設定信号線73a、73bが、抵抗R3、R4を介して、「H」から「L」に移行する。これにより、しきい電圧が-1.7Vであった設定サイリスタW1、W2がターンオンする。なお、番号が3以上の設定サイリスタWはしきい電圧が-4.8Vであるのでターンオンしない。
そして、設定サイリスタW1、W2は、ターンオンすると第2ゲートGwsが-1.5Vになる。すると、設定トランジスタQw1、Qw2がオフ状態からオン状態に移行する。これにより、設定トランジスタQw1、Qw2の各コレクタCが-0.2Vになる。さらに、設定トランジスタQw1のカソード(設定信号線73a)及び設定トランジスタQw2のカソード(設定信号線73b)が-1.8Vになる。
同様に、発光サイリスタL2は、ゲートGlが設定トランジスタQw2のコレクタCに接続されている。よって、発光サイリスタL2は、ゲートGlが-0.2Vになり、しきい電圧が-1.7Vになる。発光サイリスタL2のカソードが接続された点灯信号線75bは、時刻cにおいて、「L」(-3.3V)になっている。よって、発光サイリスタL2は、ターンオンして点灯する。
時刻eにおいて、発光チップU1に送信される設定信号φWa1、φWb1が、「L」(-3.3V)から「H」(0V)に移行する。
すると、設定信号線73a、73bが-1.8Vから「H」(0V)に移行する。オン状態にあった設定サイリスタW1、W2はカソード及びアノードがともに「H」になるので、ターンオフする。すると、設定トランジスタQw1、Qw2がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタL1、L2は、点灯信号線75a、75bが-1.7V(維持電圧)に維持されるので、オン状態を維持する。
時刻eの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯している。
時刻fにおいて、転送信号φ2が、「H」(0V)から「L」(-3.3V)に移行する。
すると、転送信号線72bが「H」から「L」に移行し、しきい電圧が-2.22Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンしない。
そして、転送サイリスタT2がオン状態になると、結合トランジスタQt2がオフ状態からオン状態に移行し、結合トランジスタQt2のコレクタCが-0.2Vになる。
すると、コレクタCに接続された転送サイリスタT3は、第1ゲートGtfが-0.72Vになり、しきい電圧が-2.22Vになる。
オン状態の発光サイリスタL1、L2は、点灯信号線75a、75bが-1.7V(維持電圧)に維持されているので、オン状態を維持する。
時刻fの直後においては、転送サイリスタT1、T2、結合トランジスタQt1、Qt2がオン状態であって、発光サイリスタL1、L2がオン状態で点灯している。
時刻gにおいて、転送信号φ1が、「L」(-3.3V)から「H」(0V)に移行する。
すると、転送信号線72aが-1.8Vから「H」(0V)に移行する。オン状態にあった転送サイリスタT1は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt1がオン状態からオフ状態に移行する。そして、設定サイリスタW1、W2は、各第1ゲートGwfが抵抗Rwを介して接続された電源線71の「L」(-3.3V)になり、しきい電圧が-4.8Vになる。すなわち、すべての設定サイリスタWのしきい電圧が-4.8Vになる。
時刻gの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯している。
時刻hにおいて、発光チップU1に送信される消灯信号φRが、「H」(0V)から「L」(-3.3V)に移行する。
すると、抵抗Rr1を介して消灯信号線76aが「H」(0V)から「L」(-3.3V)に移行し、抵抗Rr2を介して消灯信号線76bが「H」(0V)から「L」(-3.3V)に移行する。消灯サイリスタRT1、RT2は、しきい電圧が-3.2Vであるので、ターンオンする。そして、消灯サイリスタRT1は、ゲートGrが-0.2Vになって、点灯信号線75aを-0.2Vにし、消灯サイリスタRT2は、同様にゲートGrが-0.2Vになって、点灯信号線75bを-0.2Vにする。
時刻hの直後において、転送サイリスタT2、結合トランジスタQt2、消灯サイリスタRT1、RT2がオン状態にある。
時刻iにおいて、発光チップUに送信される転送信号φ1が「H」(0V)から「L」(-3.3V)に移行する。
すると、発光チップU1における転送信号線72aが「H」から「L」に移行する。しきい電圧が-2.22Vである転送サイリスタT3がターンオンする。しかし、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が-4.8Vであるので、オン状態に移行しない。また、転送サイリスタT1は、オフ状態であって、第1ゲートGtfがスタート抵抗Rsを介して「L」(-3.3V)のφ2端子に接続されるとともに、抵抗Rgを介して「L」(-3.3V)の電源線71に接続されている。よって、転送サイリスタT1は、しきい電圧が-4.8Vになっているので、ターンオンしない。
すると、時刻bにおける転送サイリスタT2と同様に、転送サイリスタT4は、第1ゲートGtfが-0.72Vになり、しきい電圧が-2.22Vになる。
時刻iの直後において、転送サイリスタT2、T3、結合トランジスタQt2、Qt3、消灯サイリスタRT1、RT2がオン状態にある。
時刻jにおいて、発光チップUに送信される転送信号φ2が「L」(-3.3V)から「H」(0V)に移行する。
すると、発光チップU1において、転送信号線72bが「L」から「H」に移行する。オン状態にあった転送サイリスタT2は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt2がオン状態からオフ状態に移行する。
時刻jの直後において、転送サイリスタT3、結合トランジスタQt3、消灯サイリスタRT1、RT2がオン状態にある。
時刻kにおいて、発光チップUに送信される消灯信号φRが「L」(-3.3V)から「H」(0V)に移行する。
すると、発光チップU1において、消灯信号線76a、76bが、オン状態の消灯サイリスタRT1、RT2のカソードの電圧(-1.7V)から、「H」(0V)に移行する。消灯サイリスタRT1、RT2は、カソード及びアノードがともに「H」となるので、ターンオフする。すると、点灯信号線75a、75bは、消灯サイリスタRT1、RT2の各ゲートGrの-0.2Vから、点灯電圧VIの「L」(-3.3V)に移行する。
時刻kの直後において、転送サイリスタT3、結合トランジスタQt3がオン状態にある。
これ以降は、時刻cから時刻kまでの期間T(1)が繰り返される。
これにより、転送サイリスタTが将棋倒しのように連鎖的にターンオンすることを抑制している。
上記したように、点灯信号線75a、75bの電圧は、いずれの発光サイリスタLも点灯していな場合の「L」(-3.3V)と、1つの発光サイリスタLが点灯する場合の-1.7Vとに変化する。例えば、発光チップUが512個の発光サイリスタLを備える場合、点灯信号線75a、75bには、各々256個の発光サイリスタLが並列接続されていることになる。そして、オフ状態の発光サイリスタLは、点灯信号線75a、75bの電圧の変動に対して、負荷容量として働くことになる。
図8は、比較例として示す発光チップU′の構成を説明する等価回路図の一例である。比較例における発光チップU′は、第1の実施の形態が適用される発光チップUを置き換えられるように構成されている。
ここでも、信号発生回路110との関係において発光チップU′1を例に、発光チップU′を説明する。そこで、図8では発光チップU′1(U′)と表記するが、以下では、発光チップU′と表記する。なお、発光チップUと同じ部分は、同じ符号を付して説明を省略する。
なお、発光チップU′は、発光チップUと同様に、図7に示したタイミングチャートに従って動作する。なお、発光サイリスタLのゲートGlの電圧は、次に説明するように発光チップUと異なる。
図9は、比較例として示す発光チップU′の発光サイリスタLの部分(発光部102)の等価回路である。図9(a)は、発光サイリスタLを個別に示す等価回路、図9(b)は、発光サイリスタLを集約した等価回路である。ここでは、発光サイリスタLは、512個あるとする。そして、全ての発光サイリスタLはオフ状態であるとする。
ここで、容量C1が第1の寄生容量の一例、容量C2が第2の寄生容量の一例である。
なお、この電荷は、直列容量Cpと内部抵抗Rpとで定まる時定数(Rp×Cs)で流れる。この例では、時定数は、約0.6nsである。これが、図10(d)にツノ電流として示す電流である。ツノ電流は、発光サイリスタLがオン状態になった直後の短時間において流れる大きな電流である。
ツノ電流が終了しても、ゲートGl(o/e)(-2.16V)とVg端子(「L」(-3.3V))との間に電圧差があるため、ゲートGl(o/e)の電圧が-3.3Vになるまでオン状態の発光サイリスタLを介して電流が流れる。これにより、容量C1の蓄積する電荷は、46pCから160pCへと114pC変化する。同様に、容量C2の蓄積する電荷は、86pCから132pCへと46pC変化する。この電流は、容量C1と抵抗Rtと内部抵抗Rpとで決まる時定数(C1×(Rt+Rp))で流れる。この例では、25nsである。これが、図10(d)に示す裾引き電流である。
このため、発光サイリスタLの発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまで時間がかかることになる。
図11は、第1の実施の形態が適用される発光チップUの発光サイリスタLの部分(発光部102)の等価回路である。図11(a)は、発光サイリスタLを個別に示す等価回路、図11(b)は、発光サイリスタLを集約した等価回路である。ここでは、発光サイリスタLは、512個あるとする。そして、全ての発光サイリスタLはオフ状態であるとする。
なお、抵抗Rd1a、Rd1bは、一例として4kΩ、抵抗Rd2a、Rd2bは、一例として1.6kΩに設定されている。
なお、この電荷は、直列容量Cpと内部抵抗Rpとで定まる時定数(Rp×Cs)で流れる。この例では、時定数は、約0.6nsである。これが、図12(d)に示すツノ電流である。
このため、発光サイリスタLの発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまでの時間が、発光チップU′に比べて短くなる。
なお、ここでは、ゲートGl(o/e)の電圧と電圧設定線74の電圧とを同じにするとして説明したが、電圧差が発光チップU′の場合に比べ小さければよい。電圧差が小さくなると、裾引き電流が小さくなり、発光サイリスタLの発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまでの時間が短くなる。なお、電圧設定線74の電圧は、抵抗Rd1、Rd2によって任意に設定しうる。
なお、発光チップUにおいて、裾引き電流(裾引き発光)がないとしたが、発光チップU′に比べて、抑制されていればよい。
次に、第1の実施の形態における発光チップUの変形例を説明する。
発光チップUaでは、発光チップUの抵抗RI1が直列接続された抵抗RI1a、RI1bに置き換えられている。そして、抵抗RI1a、RI1bの接続点が電圧設定線74aに接続されている。同様に、発光チップUの抵抗RI2が直列接続された抵抗RI2a、RI2bに置き換えられている。そして、抵抗RI2a、RI2bの接続点が電圧設定線74bに接続されている。なお、抵抗Rd1a、Rd2a、Rd1b、Rd2bを備えない。
なお、抵抗RI1a、RI1bの抵抗値をRI1a、RI1bとしたとき、RI1a:RI1b=C1:C2に設定されるとよい。同様に、抵抗RI2a、RI2bの抵抗値をRI2a、RI2bとしたとき、RI2a:RI2b=C1:C2に設定されるとよい。
なお、抵抗Ri1a、Ri1bの抵抗値をRi1a、Ri1bとしたとき、Ri1a:Ri1b=C1:C2に設定されるとよい。同様に、抵抗Ri2a、Ri2bの抵抗値をRi2a、Ri2bとしたとき、Ri2a:Ri2b=C1:C2に設定されるとよい。
第2の実施の形態では、発光チップVは、第1の実施の形態における発光チップUと異なり、設定サイリスタW、設定トランジスタQwなどを備えない。そして、隣接する転送サイリスタTの間に設けられた結合トランジスタQt毎に、発光サイリスタLが設けられている。第2の実施の形態では、第1の実施の形態の光出射装置65において、発光チップUを発光チップVに置き換え、発光チップVに対応させて信号発生回路110を信号発生回路110′に置き換えている。その他の構成は、第1の実施の形態と同様であるので、同様な部分の説明を省略し、異なる部分を説明する。
そして、発光チップVは、スタート抵抗Rsを備える。さらに、発光チップVは、複数の抵抗を備える。なお、抵抗については、発光サイリスタL1、L2、L3、…などの区別する番号を付さない。
発光サイリスタLの数は、予め定められた個数とすればよい。第2の実施の形態において、発光サイリスタLの数を例えば512個とすると、転送サイリスタTの数も512個である。しかし、結合トランジスタQtの数は、転送サイリスタTの数より1少ない511個でよい。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
図16では、発光サイリスタL1~L6、転送サイリスタT1~T6を中心とした部分を示している。
発光チップVは、Vg端子に接続された電源線71を備える。電源線71には、電源電圧供給部170から、Vg端子を介して電源電圧Vgが供給される。
発光チップVは、φ1端子、φ2端子に各々抵抗R1、R2を介して接続された転送信号線72a、72bを備える。φ1端子、φ2端子には、転送信号発生部120から転送信号φ1、φ2が各々送信される。また、発光チップVは、φI端子に抵抗RIを介して接続された点灯信号線75を備える。φI端子には、点灯信号発生部180から点灯信号φI1が送信される。
さらに、発光チップVは、基板80の裏面電極85にVsub端子を備える。Vsub端子には、基準電圧供給部160から基準電圧Vsubが供給される。
転送サイリスタTは、アノードが基準電圧Vsubに設定されている。ゲートGtは、抵抗Rgを介して電源線71に接続されている。奇数番号の転送サイリスタTのカソードは、転送信号線72aに接続されている。偶数番号の転送サイリスタTのカソードは、転送信号線72bに接続されている。
次に、発光チップVの動作について説明する。
基準電圧Vsubを「H」(0V)、電源電圧Vgを「L」(-3.3V)とする。そして、信号(転送信号φ1、φ2、点灯信号φI1)は「H」(0V)と「L」(-3.3V)との電圧を有しているとする。
そして、一例として、抵抗R1、R2、RIは、各々200Ω、抵抗Rgは、10kΩとする。抵抗Rd1は、4kΩ、抵抗Rd2は、1.6kΩとする。そして、抵抗Rmは、36kΩとする。他の値は、第1の実施の形態と同じとする。つまり、転送サイリスタTの内部抵抗rkは、60kΩであって、オン状態の転送サイリスタTのカソード(転送信号線72a、72b)は、-1.8Vになるとする。また、発光サイリスタLの内部抵抗は、20Ωであって、オン状態の発光サイリスタLのカソード(点灯信号線75)は、-1.7Vになるとする。
上記の数値は、例であって、他の値を設定することができる。
そして、発光チップV1~V20には、前述したように、転送信号φ1、φ2が共通に送信される。全ての発光チップVは並列に駆動される。
なお、発光サイリスタLの光量を調整するなどのために、点灯信号φIのタイミングをずらして送信してもよく、発光チップV間でずらして送信してもよい。
以下では、発光チップV1の動作を説明する。
図17は、発光サイリスタL1~L6を点灯制御する期間を示し、発光サイリスタL1、L2、L3、L5、L6を点灯状態とし、発光サイリスタL4を非点灯状態とする。
以下では、図16を参照して、時刻順に発光チップV1の動作を説明する。なお、他の発光チップVの動作も同様である。
転送信号φ1は、時刻cで「L」であって、時刻fで「L」から「H」に移行する。そして、時刻iで「H」から「L」に移行し、時刻kで「L」を維持する。
転送信号φ2は、時刻cで「H」であって、時刻eで「H」から「L」に移行する。そして、時刻jで「L」から「H」に移行し、時刻kで「H」を維持する。転送信号φ1、φ2は、期間T(1)と期間T(2)との期間Tの2倍の期間を単位として繰り返す。そして、時刻eから時刻fまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返す。そして、時刻aから時刻bまでの期間を除いて、転送信号φ1と転送信号φ2とは、同時に「H」となる期間を有さない。
転送信号φ1、φ2との一組の信号により、図16に示した転送サイリスタTのオン状態が、番号順に転送されていく。
点灯信号φI1は、時刻cで「H」から「L」に移行し、時刻dで「L」から「H」に移行する。そして、時刻gにおいて、「H」から「L」に移行する。なお、点灯信号φI1が「L」となる期間は、転送信号φ1が「L」であり、且つ転送信号φ2が「H」である期間である。
点灯信号φI1は、期間T(1)と同様な波形が、期間T(2)において繰り返す。つまり、点灯信号φI1は、期間Tを単位とする信号である。
(1)時刻a
基準電圧Vsub及び電源電圧Vgの供給を開始した時刻aでの状態(初期状態)について説明する。
図17に示したタイミングチャートの時刻aにおいて、光出射装置65(図3における発光チップUを発光チップVに置き換え、信号発生回路110を信号発生回路110′に置き換えた構成)に電源が投入されるとする。すると、信号発生回路110′に電源が供給され、各種の信号及び各種の電圧が設定される。ここでは、基準電圧供給部160により、基準電圧Vsubが「H」(0V)に設定される。これにより、各発光チップVの裏面電極85が「H」(0V)になる。電源電圧供給部170により、電源電圧Vgが「L」(-3.3V)に設定される。これにより、Vg端子を介して、各発光チップVの電源線71が「L」(-3.3V)になる。
同様に、点灯信号発生部180により、点灯信号φI1が「H」(0V)に設定される。すると、発光チップV1のφI端子が「H」(0V)になる。これにより、抵抗RIを介して、点灯信号線75が「H」(0V)に設定される。
転送サイリスタT及び発光サイリスタLのアノードは、Vsub端子である裏面電極85に接続されているので「H」に設定される。結合トランジスタQtのエミッタEも、Vsub端子である裏面電極85に接続されているので「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…の各々のカソードは、「H」の転送信号線72aに接続され、偶数番号の転送サイリスタT2、T4、T6、…の各々のカソードは、「H」の転送信号線72bに接続されている。よって、転送サイリスタTのアノード及びカソードはともに「H」となり、転送サイリスタTはオフ状態にある。
同様に、転送サイリスタTに接続された結合トランジスタQtもオフ状態にある。
また、発光サイリスタLのゲートGlは、抵抗Rmを介して-0.94Vの電圧設定線74に接続されている。よって、しきい電圧は、-2.44Vである。
時刻bにおいて、転送信号φ1が「H」(0V)から「L」(-3.3V)に移行する。これにより発光チップV1が動作状態に入る。
すると、抵抗R1を介して、転送信号線72aが「H」から「L」に移行する。しきい電圧が-2.05Vの転送サイリスタT1がターンオンする。番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンしない。一方、偶数番号の転送サイリスタTは、転送信号線72bが「H」(0V)であるので、ターンオンしない。
また、転送サイリスタT2は、第1ゲートGtfが結合トランジスタQt1の第2コレクタCsに結合抵抗Rcを介して接続されるとともに、電源線71に抵抗Rgで接続されている。結合抵抗Rcは2kΩ、抵抗Rgは10kΩであるので、第1ゲートGtfが-0.72Vになり、しきい電圧が-2.22Vになる。
時刻bの直後において、転送サイリスタT1がオン状態にある。
時刻cにおいて、点灯信号φI1が「H」(0V)から「L」(-3.3V)に移行する。
すると、点灯信号線75が「H」から「L」に移行する。すると、しきい電圧が-1.7Vである発光サイリスタL1がターンオンする。なお、他の発光サイリスタLは、しきい電圧が-2.44Vであるが、-2.44Vより高いしきい電圧(-1.7V)の発光サイリスタL1がターンオンして、点灯信号線75を-1.8Vに設定するので、ターンオンしない。
なお、電圧設定線74は、「L」(-3.3V)の電源線71と-1.7Vの点灯信号線75とが抵抗Rd1、Rd2で分圧された-2.16Vに設定される。
時刻cの直後において、転送サイリスタT1がオン状態にあり、発光サイリスタL1がオン状態で点灯している。
時刻dにおいて、発光チップV1に送信される点灯信号φI1が、「L」(-3.3V)から「H」(0V)に移行する。
すると、点灯信号線75が「L」から「H」に移行する。すると、オン状態の発光サイリスタL1のアノードとカソードとが「H」になり、ターンオフして消灯する(非点灯になる)。
時刻eにおいて、転送信号φ2が、「H」(0V)から「L」(-3.3V)に移行する。
すると、転送信号線72bが「H」から「L」に移行すると、しきい電圧が-2.22Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が-4.8Vであるので、ターンオンしない。
時刻eの直後においては、転送サイリスタT1、T2がオン状態にある。
時刻fにおいて、転送信号φ1が、「L」(-3.3V)から「H」(0V)に移行する。
すると、転送信号線72aが-1.8Vから「H」(0V)に移行する。オン状態にあった転送サイリスタT1は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、転送サイリスタT1は、第1ゲートGtfが-3.3Vになり、しきい電圧が-4.8Vになる。
時刻fの直後においては、転送サイリスタT2がオン状態にある。
時刻gにおいて、点灯信号φI1が「H」(0V)から「L」(-3V)に移行する。
すると、点灯信号線75が「H」から「L」に移行する。時刻cと同様に、しきい電圧が-1.7Vである発光サイリスタL2がターンオンする。
時刻gの直後においては、転送サイリスタT2がオン状態で、発光サイリスタL2がオン状態で点灯している。
なお、発光サイリスタLを点灯しない場合には、時刻kに示すように、点灯信号φI1を、「H」(0V)に維持すればよい。発光サイリスタL3のしきい電圧が-1.7Vであっても、発光サイリスタL3は、ターンオンせず点灯しない。
上記したように、点灯信号線75の電圧は、いずれの発光サイリスタLも点灯していな場合の「H」(0V)と、1つの発光サイリスタLが点灯する場合の-1.7Vとに変化する。例えば、発光チップUが512個の発光サイリスタLを備える場合、点灯信号線75には、512個の発光サイリスタLが並列接続されていることになる。そして、オフ状態の発光サイリスタLは、点灯信号線75の電圧の変動に対して、負荷容量として働くことになる。
図18は、比較例として示す発光チップV′の構成を説明する等価回路図の一例である。比較例における発光チップU′は、第2の実施の形態が適用される発光チップUを置き換えられるように構成されている。
ここでも、信号発生回路110′との関係において発光チップV′1を例に、発光チップV′を説明する。そこで、図18では発光チップV′1(V′)と表記するが、以下では、発光チップV′と表記する。なお、発光チップVと同じ部分は、同じ符号を付して説明を省略する。
なお、発光チップV′は、発光チップVと同様に、図17に示したタイミングチャートに従って動作する。なお、転送サイリスタTのゲートGt及び発光サイリスタLのゲートGlの電圧は、次に説明するように発光チップVと異なる。
図19は、比較例として示す発光チップV′における発光サイリスタLを点灯させる前後の動作を説明する図である。図19(a)は、点灯前の状態、図19(b)は、点灯直後の状態、図19(c)は、定常状態、図19(d)は、発光電流Pの時間に対する変化を示す。なお、図9、図11で説明したように、ゲートGlをまとめてゲートGl(a)と表記する。オン状態となる発光サイリスタLは、1個のダイオードで近似している。なお、内部抵抗Rpは、オン状態の発光サイリスタLの内部抵抗である。前述したように、内部抵抗Rpは、20Ωである。また、抵抗RIは、200Ωである。そして、発光サイリスタLのゲートGl-アノード間の容量CGAを合計した容量C1を50pF、ゲートGl-カソード間の容量CGKを合計した容量C2を20pFとする。また、抵抗Rmを36kΩとしたので、抵抗Rtは、70Ωである。
定常電流は一定であるので、この電流により発光サイリスタLに流れる電流が減少することになる。
なお、この電流は、直列容量Cpと抵抗RIとで定まる時定数(RI×Cp)で流れる。この例では、時定数は、約2.9nsである。これが、図19(d)にツノ電流として示す電流である。
ツノ電流が終了しても、ゲートGl(a)(-4.5V)とVg端子(「L」(-3.3V))との間に電圧差があるため、ゲートGl(a)の電圧が-3.3VになるまでφI端子側及びVsub端子側に電荷の移動による電流が流れる。このとき、容量C1を介して、61pCの電荷が抵抗RIを介して流れる。また、容量C2を介して、24pCの電荷がVsub端子に流れる。これにより、容量C1の蓄積する電荷は、141pCから80pCへと61pC変化する。同様に、容量C2の蓄積する電荷は、90pCから66pCへと24pC変化する。定常電流は一定であるために、容量C1を介して、抵抗RIに流れる電荷は、発光サイリスタLに流れる電流を減少させる。
なお、この電荷は、容量C1と抵抗Rtと抵抗RIとで決まる時定数(C1×(Rt+RI))で流れる。この例では、13.5nsである。これが、図19(d)に示す裾引き電流である。
このため、発光サイリスタLに流れる発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまで時間がかかることになる。
図20は、第2の実施の形態が適用される発光チップVにおける発光サイリスタLを点灯させる前後の動作を説明する図である。図20(a)は、点灯前の状態、図20(b)は、点灯直後の状態、図20(c)は、定常状態、図20(d)は、発光電流Pの時間に対する変化を示す。なお、ゲートGlをまとめてゲートGl(a)と表記する。また、オン状態となる発光サイリスタLは、1個のダイオードで近似している。他は、前述した発光チップV′の場合と同じである。なお、点灯信号線75と電源線71との間に設けられた抵抗Rd1、Rd2は、各々4kΩ、1.6Ωとする。
この電荷の流れによる電流が図20(d)に示すツノ電流である。
このため、発光サイリスタLの発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまでの時間が、発光チップV′に比べて短くなる。
なお、ここでは、ゲートGl(a)の電圧と電圧設定線74の電圧とを同じにするとして説明したが、電圧差が発光チップU′の場合に比べ小さければよい。電圧差が小さくなると、裾引き電流が小さくなり、発光サイリスタLの発光電流Pが定常電流になるまで、つまり発光サイリスタLの発光量の変動が小さくなるまでの時間が短くなる。なお、電圧設定線74の電圧は、抵抗Rd1、Rd2によって任意に設定しうる。
回路の極性を変更することによって、サイリスタ(転送サイリスタT、発光サイリスタL、設定サイリスタW(第1の実施の形態)、消灯サイリスタRT(第1の実施の形態))をカソードが基板80に接続されたカソードコモンとし、トランジスタ(結合トランジスタQt(第1の実施の形態及び第2の実施の形態)、設定トランジスタQw(第1の実施の形態))をnpnバイポーラトランジスタとしてもよい。
さらに、結合トランジスタQt、設定トランジスタQwをpnpバイポーラトランジスタ又はnpnバイポーラトランジスタとしたが、電界効果トランジスタ(FET)などの三端子スイッチ素子を用いてもよい。
さらにまた、結合抵抗Rcは、結合トランジスタQtのコレクタに内在する抵抗(寄生抵抗)であってもよく、転送サイリスタTの第1ゲートGtfに内在する抵抗(寄生抵抗)であってもよい。
Claims (11)
- アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、
複数の前記発光サイリスタの内の少なくとも1つの当該発光サイリスタがオフ状態からオン状態に移行すると、複数の当該発光サイリスタの各々のゲートの電圧を、前記点灯開始電圧と当該発光サイリスタのオン状態電圧との間の電圧に設定するゲート電圧設定手段と、
を備える発光装置。 - 前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第1の寄生容量と、ゲートとアノードとの間の第2の寄生容量との関係によって設定することを特徴とする請求項1に記載の発光装置。
- 前記ゲートに設定される前記電圧は、前記点灯開始電圧と前記オン状態電圧との差が、前記第1の寄生容量と前記第2の寄生容量との比で分圧された値であることを特徴とする請求項2に記載の発光装置。
- 前記ゲート電圧設定手段は、前記ゲートに設定される前記電圧を、前記点灯電圧線と前記点灯開始電圧を供給する電源線との間に直列接続され、接続点が当該ゲートに接続された直列抵抗により設定することを特徴とする請求項2に記載の発光装置。
- 前記直列抵抗の抵抗値は、前記ゲートに設定される前記電圧を、複数の前記発光サイリスタにおけるゲートとカソードとの間の第1の寄生容量と、ゲートとアノードとの間の第2の寄生容量との比で設定されていることを特徴とする請求項4に記載の発光装置。
- アノード、カソード及びゲートを有し、当該アノードと当該カソードとが、基準電圧の供給される基準電圧線と、点灯を開始させる点灯開始電圧の供給される点灯電圧線との間に並列接続された複数の発光サイリスタと、
複数の前記発光サイリスタの各々の前記ゲートの電圧を、オン状態の発光サイリスタのゲートの電圧に追従させて、当該ゲートを疑似的にフロート状態に設定するゲート電圧設定手段と、
を備える発光装置。 - 請求項1乃至6のいずれか1項に記載の発光装置を含む発光部と、
前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、を備え、
前記転送部に含まれる転送素子がオン状態になることにより、前記発光部に含まれる発光サイリスタがオン状態に移行可能になることを特徴とする光源装置。 - 請求項1乃至6のいずれか1項に記載の発光装置を含む発光部と、
前記発光部に含まれる複数の発光サイリスタに各々が接続され、順にオン状態が伝搬する複数の転送素子を含む転送部と、
前記発光部と前記転送部との間に、当該転送部に含まれる複数の前記転送素子の各々と接続され、且つ、当該発光部に含まれる複数の前記発光サイリスタの各々と接続される複数の設定素子を含む設定部と、を備え、
前記設定素子は、接続された転送素子がオン状態になることでオン状態に移行可能になり、オン状態になることで接続された発光サイリスタをオン状態に設定させることを特徴とする発光装置。 - 複数の前記発光部と複数の前記設定部とを備え、
前記転送部に含まれる前記転送素子は、複数の前記設定部の各々の前記設定素子に接続され、
複数の前記設定部の各々の前記設定素子は、複数の前記発光部の各々の発光サイリスタに接続されていることを特徴とする請求項8に記載の発光装置。 - 請求項7から9に記載の発光装置と、
前記発光装置から出射される光を結像させる光学手段と、
を備えるプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
請求項10に記載のプリントヘッドを備え、前記帯電手段により帯電された前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備える画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018179698A JP7119834B2 (ja) | 2018-09-26 | 2018-09-26 | 発光装置、光源装置、プリントヘッド及び画像形成装置 |
US16/546,378 US10809645B2 (en) | 2018-09-26 | 2019-08-21 | Light emitter, light source device, print head, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018179698A JP7119834B2 (ja) | 2018-09-26 | 2018-09-26 | 発光装置、光源装置、プリントヘッド及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020049720A JP2020049720A (ja) | 2020-04-02 |
JP7119834B2 true JP7119834B2 (ja) | 2022-08-17 |
Family
ID=69884155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018179698A Active JP7119834B2 (ja) | 2018-09-26 | 2018-09-26 | 発光装置、光源装置、プリントヘッド及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10809645B2 (ja) |
JP (1) | JP7119834B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022127396A (ja) | 2021-02-19 | 2022-08-31 | 富士フイルムビジネスイノベーション株式会社 | 積層基板の製造方法、積層基板および発光素子基板 |
US20220269190A1 (en) | 2021-02-19 | 2022-08-25 | Fujifilm Business Innovation Corp. | Light emitting apparatus and image forming apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010228437A (ja) | 2009-03-06 | 2010-10-14 | Fuji Xerox Co Ltd | 露光装置、画像形成装置、及び露光制御プログラム |
US20150069931A1 (en) | 2013-09-06 | 2015-03-12 | Nisho Image Tech Inc. | Scanning light-emitting device with increased light intensity |
JP2018030336A (ja) | 2016-08-26 | 2018-03-01 | 富士ゼロックス株式会社 | 露光制御装置および画像形成装置 |
JP2018144477A (ja) | 2017-03-07 | 2018-09-20 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
JP2019005995A (ja) | 2017-06-23 | 2019-01-17 | 株式会社沖データ | 伝達状態切替回路、プリントヘッド及び画像形成装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3308801B2 (ja) * | 1996-03-06 | 2002-07-29 | キヤノン株式会社 | 記録素子アレイ |
JPH10258545A (ja) * | 1997-03-19 | 1998-09-29 | Canon Inc | 発光素子アレイ制御ユニットおよびその制御方法 |
JPH11192744A (ja) * | 1997-12-29 | 1999-07-21 | Canon Inc | Ledアレイ駆動装置および方法 |
JP2015074180A (ja) | 2013-10-09 | 2015-04-20 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
JP6209927B2 (ja) | 2013-10-09 | 2017-10-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
-
2018
- 2018-09-26 JP JP2018179698A patent/JP7119834B2/ja active Active
-
2019
- 2019-08-21 US US16/546,378 patent/US10809645B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010228437A (ja) | 2009-03-06 | 2010-10-14 | Fuji Xerox Co Ltd | 露光装置、画像形成装置、及び露光制御プログラム |
US20150069931A1 (en) | 2013-09-06 | 2015-03-12 | Nisho Image Tech Inc. | Scanning light-emitting device with increased light intensity |
JP2018030336A (ja) | 2016-08-26 | 2018-03-01 | 富士ゼロックス株式会社 | 露光制御装置および画像形成装置 |
JP2018144477A (ja) | 2017-03-07 | 2018-09-20 | 富士ゼロックス株式会社 | 発光装置、画像形成装置及び光照射装置 |
JP2019005995A (ja) | 2017-06-23 | 2019-01-17 | 株式会社沖データ | 伝達状態切替回路、プリントヘッド及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US10809645B2 (en) | 2020-10-20 |
US20200096895A1 (en) | 2020-03-26 |
JP2020049720A (ja) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
EP2522516A2 (en) | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus | |
EP2184171A1 (en) | Light-emitting device, light-emitting element chip and light emission adjusting method | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
JP4656227B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
KR101482672B1 (ko) | 발광 장치, 발광 소자 어레이, 프린트 헤드, 화상 형성 장치 및 발광 제어 방법 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP7119834B2 (ja) | 発光装置、光源装置、プリントヘッド及び画像形成装置 | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
US8325210B2 (en) | Light-emitting device, driving method of light-emitting device, print head and image forming apparatus | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2011093162A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7119834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |