JP5664096B2 - 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 - Google Patents

発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 Download PDF

Info

Publication number
JP5664096B2
JP5664096B2 JP2010225590A JP2010225590A JP5664096B2 JP 5664096 B2 JP5664096 B2 JP 5664096B2 JP 2010225590 A JP2010225590 A JP 2010225590A JP 2010225590 A JP2010225590 A JP 2010225590A JP 5664096 B2 JP5664096 B2 JP 5664096B2
Authority
JP
Japan
Prior art keywords
transfer
light emitting
thyristor
state
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010225590A
Other languages
English (en)
Other versions
JP2012076407A (ja
Inventor
大野　誠治
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2010225590A priority Critical patent/JP5664096B2/ja
Publication of JP2012076407A publication Critical patent/JP2012076407A/ja
Application granted granted Critical
Publication of JP5664096B2 publication Critical patent/JP5664096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
特許文献１には、複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させ、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることを可能とする発光素子アレイ駆動装置が記載されている。
特開２００４−１９５７９６号公報
ところで、複数の発光素子のそれぞれの発光素子に対応して設けられた転送素子を含んで構成される転送部を有する自己走査型の発光チップを用いた発光装置では、転送部により複数の発光素子が順に点灯または非点灯の対象として指定される。このとき、転送部においても電力を消費する。よって、発光装置の消費電力を抑制するために、転送部の消費電力を低減することが望まれる。
本発明は、消費電力を抑制した発光装置等を提供することを目的とする。
請求項１に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、前記複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における前記転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段とを備える発光装置である。
請求項２に記載の発明は、前記複数の発光チップのそれぞれの前記転送部は、電気的な抵抗値の異なる複数の電流経路を有し、前記転送信号供給手段は、前記複数の発光チップのそれぞれの前記転送部の前記抵抗値の異なる複数の電流経路においていずれかの電流経路に切り替えることで、当該転送部に流れる電流が、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、当該複数の電流経路のうち抵抗値が小さい電流経路を流れるように設定し、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、当該複数の電流経路のうち抵抗値が大きい電流経路を流れるように設定することを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記複数の発光チップのそれぞれの発光チップの前記転送部は、前記複数の発光素子のそれぞれの発光素子に対応して設けられた複数の転送素子と、当該複数の転送素子のそれぞれの転送素子に対応して設けられ、対応する転送素子がオン状態になるとオン状態に移行可能な状態に設定される複数の保持素子とを備え、前記複数の保持素子のそれぞれの保持素子のオン状態の抵抗値は、前記複数の転送素子のそれぞれの転送素子のオン状態の抵抗値より大きく、前記転送信号供給手段は、前記転送部を流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、当該転送素子を流れ、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、前記複数の保持素子のうち当該転送素子に対応する保持素子を流れるように切り替えることにより、当該転送部に流れる電流を設定することを特徴とする請求項１に記載の発光装置である。
請求項４に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に、当該複数の転送素子のそれぞれの転送素子に対応して設けられ、対応する転送素子がオン状態になるとオン状態になるように設定される複数の保持素子とを備える転送部と、をそれぞれ備える複数の発光チップを備える発光装置の駆動方法であって、前記複数の保持素子のそれぞれの保持素子のオン状態の抵抗値は、前記複数の転送素子のそれぞれの転送素子のオン状態の抵抗値より大きく、前記複数の発光チップのそれぞれの前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させるステップと、前記転送素子がオン状態にあるときに、当該転送素子に対応する前記保持素子をオフ状態からオン状態に移行させるステップと、前記保持素子がオン状態にあるときに、当該転送素子をオン状態からオフ状態に移行させるステップと、を含み、前記転送部を流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間において、当該転送素子を流れ、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間において、前記複数の保持素子における当該転送素子に対応する保持素子を流れるように切り替えて、電気的な抵抗値を変化させ、当該転送部を流れる電流を、当該転送素子を流れる期間に比べ、当該保持素子を流れる期間に、絶対値において小さく設定することを特徴とする発光装置の駆動方法である。
請求項５に記載の発明は、基板と、前記基板上に列状に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の発光サイリスタを備える発光部と、前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の発光サイリスタに対応して設けられ、順にオン状態になることで、対応する発光サイリスタを点灯または非点灯の制御の対象として指定する、複数の転送サイリスタと、当該基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、当該複数の転送サイリスタに対応して設けられ、当該第３のゲート端子と前記第１のゲート端子および当該第２のゲート端子とが接続され、対応する転送サイリスタがオン状態になるとオン状態に移行可能な状態に設定される複数の保持サイリスタとを備える転送部と、を備え、前記転送部において、前記複数の保持サイリスタのそれぞれの保持サイリスタのオン状態の抵抗値は、前記複数の転送サイリスタのそれぞれの転送サイリスタのオン状態の抵抗値より大きく、前記転送部を流れる電流が、前記複数の転送サイリスタのいずれかの転送サイリスタをオフ状態からオン状態に移行させる期間においては、当該転送サイリスタを流れ、当該期間ののち、次にオン状態にする転送サイリスタをオフ状態からオン状態に移行させるまでの期間においては、前記複数の保持サイリスタのうち当該転送サイリスタに対応して設けられた保持サイリスタを流れるように切り替えることで、電気的な抵抗値を変化させることにより、当該転送部を流れる電流を、当該転送サイリスタを流れる期間に比べ、当該保持サイリスタを流れる期間に、絶対値において小さく設定できるように構成されていることを特徴とする発光チップである。
請求項６に記載の発明は、前記発光チップは、前記発光サイリスタの前記第１のゲート端子と、前記保持サイリスタの前記第３のゲート端子との間に、当該発光サイリスタを点灯または非点灯のいずれか一方に設定する設定手段をさらに備えることを特徴とする請求項５に記載の発光チップである。
請求項７に記載の発明は、前記複数の発光チップのそれぞれの発光チップの前記転送部は、前記複数の発光素子のそれぞれの発光素子に対応して設けられた複数の転送素子と、当該複数の転送素子によって構成される転送素子の列において、当該列の順に当該複数の転送素子を重複しないようにずらしながら接続され、当該複数の転送素子が順にオン状態に設定されるように、位相のずれた転送信号が送信される複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を備え、前記転送信号供給手段は、前記転送部に流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、前記複数の電流供給路のうち抵抗値が小さい電流供給路を経由して当該転送素子に接続された転送信号線に供給されるように設定し、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、当該複数の電流供給路のうち抵抗値が大きい電流供給路を経由して当該転送素子に接続された転送信号線を流れるように設定することを特徴とする請求項１に記載の発光装置である。
請求項８に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該複数の転送素子によって構成される転送素子の列において、当該列の順に当該複数の転送素子のそれぞれの転送素子を重複しないようにずらしながら接続された複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を備える転送部と、をそれぞれ有する複数の発光チップを備える発光装置の駆動方法であって、前記複数の発光チップのそれぞれの前記複数の転送素子のいずれかの転送素子を、前記複数の電流供給路のうち電気的な抵抗値が小さい電流供給路を介して当該転送素子に接続された転送信号線に転送信号を送信してオフ状態からオン状態に移行させるステップと、前記転送素子がオン状態になってから、前記電気的な抵抗値が小さい電流供給路を前記複数の電流供給路のうち電気的な抵抗値が大きい電流供給路に切り替え、当該電気的な抵抗値が大きい電流供給路を介して当該転送素子のオン状態を維持するステップとを含む発光装置の駆動方法である。
請求項９に記載の発明は、基板と、前記基板上に列状に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の発光サイリスタを備える発光部と、前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の発光サイリスタに対応して設けられ、前記第１のゲート端子と当該第２のゲート端子とが接続され、順にオン状態になることで、対応する発光サイリスタを点灯または非点灯の制御の対象として指定する、複数の転送サイリスタと、当該基板上に設けられ、当該複数の転送サイリスタによって構成される転送サイリスタの列において、当該列の順に当該複数の転送サイリスタのそれぞれの転送サイリスタを重複しないようにずらしながら当該第２のアノード端子または第２のカソード端子のいずれか一方に接続される複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を有する転送部と、を備え、前記転送部における前記複数の転送信号線のそれぞれの転送信号線は、当該転送部に流れる電流が、前記複数の転送サイリスタのいずれかの転送サイリスタをオフ状態からオン状態に移行させる期間においては、前記複数の電流供給路のうち抵抗値が小さい電流供給路を介して、当該転送サイリスタに接続された転送信号線に流れ、当該期間ののち、次にオン状態にする転送サイリスタをオフ状態からオン状態に移行させるまでの期間においては、当該抵抗値が小さい電流供給路から当該複数の電流供給路のうち抵抗値が大きい電流供給路に切り替えられて当該転送信号線に流れるように構成されていることを特徴とする発光チップである。
請求項１０に記載の発明は、前記発光チップは、前記発光サイリスタの前記第１のゲート端子と、前記転送サイリスタの前記第２のゲート端子との間に、当該発光サイリスタを点灯または非点灯のいずれか一方に設定する設定手段をさらに備えることを特徴とする請求項９に記載の発光チップである。
請求項１１に記載の発明は、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における当該転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段とを備える発光手段と、前記発光手段から照射される光を結像させる光学手段とを備えるプリントヘッドである。
請求項１２に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における当該転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項１の発明によれば、転送部に流す電流を切り替えない場合に比べ、発光装置の消費電力が抑制できる。
請求項２の発明によれば、本構成を有しない場合に比べ、発光装置の構成がより簡易になる。
請求項３の発明によれば、本構成を有しない場合に比べ、発光チップにおける電流経路の切り替えがより容易にできる。
請求項４の発明によれば、転送部に流す電流を切り替えない場合に比べ、消費電力を抑制して発光装置の駆動ができる。
請求項５の発明によれば、本構成を有しない場合に比べ、発光チップの形成がより容易に行える。
請求項６の発明によれば、本構成を有しない場合に比べ、発光装置の配線の本数を抑制できる。
請求項７の発明によれば、本構成を有しない場合に比べ、発光チップにおける電流経路の切り替えがより容易にできる。
請求項８の発明によれば、転送部に流す電流を切り替えない場合に比べ、消費電力を抑制して発光装置の駆動ができる。
請求項９の発明によれば、本構成を有しない場合に比べ、発光チップの面積をより小さくできる。
請求項１０の発明によれば、本構成を有しない場合に比べ、発光装置の配線の本数を抑制できる。
請求項１１の発明によれば、転送部に流す電流を切り替えない場合に比べ、消費電力を抑制した露光ができる。
請求項１２の発明によれば、転送部に流す電流を切り替えない場合に比べ、消費電力を抑制した画像形成ができる。
第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 発光装置の上面図である。 第１の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第１の実施の形態における発光チップの平面レイアウト図および断面図である。 第１の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。 保持サイリスタを用いない自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 保持サイリスタを用いない発光チップによる発光装置の動作を説明するためのタイミングチャートである。 第２の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第２の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。 第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第３の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。 第４の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 第４の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第４の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。 第５の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 第５の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第５の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。 第６の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線（ライン）の構成を示した図である。 第６の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明するための等価回路図である。 第６の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。露光手段の一例としてのプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では、発光素子の一例としての発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
（発光装置６５）
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光チップＣ１〜Ｃ４０が、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。
発光チップＣ１〜Ｃ４０の構成は同一であってよい。よって、発光チップＣ１〜Ｃ４０をそれぞれ区別しないときは、発光チップＣと呼ぶ。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、前述したように、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。
なお、発光チップＣ１〜Ｃ４０の配列についての詳細は後述する。
図４は、第１の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示している。
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、矩形の基板８０の表面において、長辺側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φａ端子）を備えている。なお、これらの端子は、基板８０の一端部からφａ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図６参照）が設けられている。
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、第１転送信号φ１、第２転送信号φ２および保持信号φａを送信する転送信号供給手段の一例としての転送信号発生部１２０を備えている。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号発生部１４０を備えている。なお、点灯信号φＩ１〜φＩ４０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらにまた、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１〜Ｃ４０の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。
次に、発光チップＣ１〜Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。なお、図４（ｂ）の発光チップＣ１、Ｃ２、Ｃ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。
回路基板６２には、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）に設けられたＶｓｕｂ端子に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
そして、回路基板６２には、発光チップＣに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。
回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ１〜Ｃ４０のφ１端子に第１転送信号φ１を送信するための第１転送信号ライン２０１、発光チップＣ１〜Ｃ４０のφ２端子に第２転送信号φ２を送信するための第２転送信号ライン２０２、発光チップＣ１〜Ｃ４０のφａ端子に保持信号φａを送信するための保持信号ライン２０７が設けられている。第１転送信号φ１、第２転送信号φ２および保持信号φａは、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
そしてまた、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＣ１〜Ｃ４０のφＩ端子に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。
以上説明したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２、保持信号φａも、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０にそれぞれ個別に送信される。
（発光チップＣ）
図５は、第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φａ端子）を除き、発光チップＣ上のレイアウト（後述する図６参照）に基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φａ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端としている。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＣ１を例に、発光チップＣを説明する。そこで、図５において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
図５では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の詳細な部分を説明する。
転送信号発生部１２０は、第１転送信号φ１を発光チップＣ１〜Ｃ４０に送信するためのバッファ回路ＢＵ１、第２転送信号φ２を発光チップＣ１〜Ｃ４０に送信するためのバッファ回路ＢＵ２、保持信号φａを発光チップＣ１〜Ｃ４０に送信するためのバッファ回路ＢＵａを備えている。さらに、点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０を発光チップＣ１〜Ｃ４０にそれぞれ送信するためにバッファ回路ＢＵＩ１〜ＢＵＩ４０を備えている。図５では、点灯信号φＩ１およびバッファ回路ＢＵＩ１を示している。
バッファ回路ＢＵ１、ＢＵ２、ＢＵａ、ＢＵＩ１〜ＢＵＩ４０は、それぞれの信号（第１転送信号φ１、第２転送信号φ２、保持信号φａ、点灯信号φＩ１〜φＩ４０）を発光チップＣ１〜Ｃ４０に送信する能力（駆動能力）を高めるために設けられている。よって、バッファ回路ＢＵ１、ＢＵ２、ＢＵａ、ＢＵＩ１〜ＢＵＩ４０のそれぞれの入力端子に入力された信号が、それぞれの出力端子から送信される。
次に、発光チップＣ１（Ｃ）の構成を説明する。
発光チップＣ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列（発光部１０２（図４参照））を備えている。
そして、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送素子列の一例としての転送サイリスタ列を備えている。
さらに、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された保持サイリスタＳ１、Ｓ２、Ｓ３、…から構成される保持素子列の一例としての保持サイリスタ列を備えている。
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。
また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備えている。さらに、後述する保持信号φａが送信される保持信号線７７に過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒａを備えている。
発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、保持サイリスタ列の保持サイリスタＳ１、Ｓ２、Ｓ３、…は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、保持サイリスタ列は、図５において上から、転送サイリスタ列、保持サイリスタ列、発光サイリスタ列の順に並べられている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、保持サイリスタＳ１、Ｓ２、Ｓ３、…、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、保持サイリスタＳ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘと表記する。
発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴおよび保持サイリスタＳの数も１２８個である。同様に、電源線抵抗Ｒｇｘの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴ、保持サイリスタＳの数は、発光サイリスタＬの数より多くてもよい。
上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、保持サイリスタＳ）は、ゲート端子、アノード端子、カソード端子の３端子を有する半導体素子である。
ここでは、発光サイリスタＬのゲート端子を第１のゲート端子、アノード端子を第１のアノード端子、カソード端子を第１のカソード端子と表記することがある。転送サイリスタＴのゲート端子を第２のゲート端子、アノード端子を第２のアノード端子、カソード端子を第２のカソード端子と表記することがある。保持サイリスタＳのゲート端子を第３のゲート端子、アノード端子を第３のアノード端子、カソード端子を第３のカソード端子と表記することがある。
また、電流制限抵抗Ｒａの抵抗値は、電流制限抵抗Ｒ１およびＲ２のそれぞれの抵抗値に比べ、大きいとする。
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、発光サイリスタＬ、保持サイリスタＳのそれぞれのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
転送サイリスタＴの配列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図４参照）が接続され、転送信号発生部１２０におけるバッファ回路ＢＵ１から第１転送信号φ１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図４参照）が接続され、転送信号発生部１２０におけるバッファ回路ＢＵ２から第２転送信号φ２が送信される。
保持サイリスタＳ１、Ｓ２、Ｓ３、…のカソード端子は、保持信号線７７に接続されている。そして、保持信号線７７は、電流制限抵抗Ｒａを介して、φａ端子に接続されている。このφａ端子には、保持信号ライン２０７（図４参照）が接続され、転送信号発生部１２０におけるバッファ回路ＢＵａから保持信号φａが送信される。
発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１（図４参照）に接続され、バッファ回路ＢＵＩ１を介して、点灯信号φＩ１が供給される。点灯信号φＩ１は、発光サイリスタＬ１、Ｌ２、Ｌ３、…に点灯のための電流を送信する。なお、他の発光チップＣ２〜Ｃ４０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号発生部１４０にけるバッファ回路ＢＵＩ２〜ＢＵＩ４０から点灯信号φＩ２〜φＩ４０が送信される。
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の保持サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…に、１対１で接続されている。
そして、保持サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。
よって、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…は、同じ番号のものが電気的に同電位になっている。よって、例えばゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）と表記して、電位が同じであることを示すことにする。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｓ、ゲート端子Ｇｌと表記する。そして、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）と表記して、電位が同じであることを示す。
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔ（Ｇｓ、Ｇｌ）は、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して、電源線７１に接続されている。電源線７１は、Ｖｇａ端子に接続され、電源電位供給部１７０から電源電位Ｖｇａが供給される。
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
図５において、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２、保持サイリスタＳ、電流制限抵抗Ｒａを備える部分を転送部１０１と表記する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。
図６は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。ここでは、発光チップＣと信号発生回路１１０との接続関係を示さないので、発光チップＣ１を例とすることを要しない。よって、発光チップＣと表記する。
図６（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、保持サイリスタＳ１〜Ｓ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φａ端子）は、図４（ａ）と異なるが、説明の便宜上、図中左端部に設けている。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。図４に対応させて端子を設けるとすると、φ２端子、φＩ端子、電流制限抵抗Ｒ２は、図６（ａ）において基板８０の右端部に設けられる。また、スタートダイオードＤｘ０を基板８０の右端部に設けてもよい。
図６（ｂ）は、図６（ａ）に示したＶＩＢ−ＶＩＢ線での断面図である。よって、図６（ｂ）の断面図には、図中下より発光サイリスタＬ１、保持サイリスタＳ１、転送サイリスタＴ１、結合ダイオードＤｘ１、電源線抵抗Ｒｇｘ１の断面が示されている。なお、図６（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図６（ａ）では、各素子間を接続する配線が実線で示している。また、図６（ｂ）では、各素子間を接続する配線の記載を省略している。
発光チップＣは、図６（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を除去することで相互に分離された複数の島（アイランド）（第１アイランド３０１〜第７アイランド３０７および符号付さないアイランド）を備えている。
図６（ａ）に示すように、第１アイランド３０１には、発光サイリスタＬ１および保持サイリスタＳ１が設けられている。
第２アイランド３０２には、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。第３アイランド３０３には、電源線抵抗Ｒｇｘ１が設けられている。第４アイランド３０４には、スタートダイオードＤｘ０が設けられている。第５アイランド３０５には電流制限抵抗Ｒ１、第６アイランド３０６には電流制限抵抗Ｒ２、第７アイランド３０７には電流制限抵抗Ｒａが設けられている。
そして、発光チップＣには、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、保持サイリスタＳ２、Ｓ３、Ｓ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…、結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４，…等が、第１アイランド３０１、第２アイランド３０２、第３アイランド３０３と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
ここで、図６（ａ）および（ｂ）により、第１アイランド３０１〜第７アイランド３０７について詳細に説明する。
第１アイランド３０１に設けられた発光サイリスタＬ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３１１上に設けられたｎ型オーミック電極３２１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極３２１が設けられた部分を除くｎ型の第４半導体層８４の領域３１１表面から光を放出する。
第１アイランド３０１に設けられた保持サイリスタＳ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３１２に設けられたｎ型オーミック電極３２２をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上のｐ型オーミック電極３３１をゲート端子Ｇｓ１とする。ｐ型オーミック電極３３１は、ゲート端子Ｇｌ１とゲート端子Ｇｓ１とを兼ねている。
第２アイランド３０２に設けられた転送サイリスタＴ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３１３上に設けられたｎ型オーミック電極３２３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をゲート端子Ｇｔ１とする。
同じく、第２アイランド３０２に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域３１４上に設けられたｎ型オーミック電極３２４をカソード端子、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３２をアノード端子として設けられている。結合ダイオードＤｘ１のアノード端子と転送サイリスタＴ１のゲート端子Ｇｔ１とはｐ型オーミック電極３３２で共通である。
第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１は、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３３と３３４との間のｐ型の第３半導体層８３を抵抗として設けられている。
第４アイランド３０４に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４の領域３１５上に設けられたｎ型オーミック電極３２５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３５をアノード端子としている。
第５アイランド３０５に設けられた電流制限抵抗Ｒ１、第６アイランド３０６に設けられた電流制限抵抗Ｒ２、第７アイランド３０７に設けられた電流制限抵抗Ｒａは、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１と同様に、それぞれが２個のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗として設けられている。
図６（ａ）において、各素子間の接続関係を説明する。
第１アイランド３０１に設けられた発光サイリスタＬ１のゲート端子Ｇｌ１および保持サイリスタＳ１のゲート端子Ｇｓ１であるｐ型オーミック電極３３１は、第２アイランド３０２のゲート端子Ｇｔ１であるｐ型オーミック電極３３２に接続されている。
発光サイリスタＬ１のカソード端子であるｎ型オーミック電極３２１は点灯信号線７５に接続されている。発光サイリスタＬ２、Ｌ３、Ｌ４、…のカソード端子も点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。
保持サイリスタＳ１のカソード端子であるｎ型オーミック電極３２２は保持信号線７７に接続されている。保持信号線７７は、第７アイランド３０７に設けられた電流制限抵抗Ｒａを介して、φａ端子に接続されている。
第２アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極３２３は、第１転送信号線７２に接続されている。他の奇数番号の転送サイリスタＴのカソード端子も第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
なお、符号を付さないアイランドに設けられた偶数番号の転送サイリスタＴのカソード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は、第６アイランド３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
第２アイランド３０２に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極３２４は、隣接して設けられている転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
そして、ゲート端子Ｇｔ１であるｐ型オーミック電極３３２は、第３アイランド３０３に設けられた電源線抵抗Ｒｇｘ１の一方の端子であるｐ型オーミック電極３３３に接続されている。電源線抵抗Ｒｇｘ１の他方の端子であるｐ型オーミック電極３３４は、電源線７１に接続されている。他の電源線抵抗Ｒｇｘの他方の端子も電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。
第２アイランド３０２のゲート端子Ｇｔ１であるｐ型オーミック電極３３２は、第４アイランド３０４に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型オーミック電極３２５に接続されている。スタートダイオードＤｘ０のアノード端子であるｐ型オーミック電極３３５は、第２転送信号線７３に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、保持サイリスタＳ、結合ダイオードＤｘ等についても同様である。
このようにして、図５に示した発光チップＣ１（Ｃ）が構成される。
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。以下の説明においては、信号ライン、端子および信号線の電位の説明において、“電位”と断らないことがある。
発光装置６５は発光チップＣ１〜Ｃ４０を備えている（図３、４参照）。
図４に示したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に（並行して）供給される。第１転送信号φ１、第２転送信号φ２、保持信号φａは、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ４０は、画像データに基づいて、各発光チップＣ１〜Ｃ４０の発光サイリスタＬを点灯または非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ４０は、画像データによって相互に波形が異なる。しかし、４０個の点灯信号φＩ１〜φＩ４０は、同じタイミングで並列に送信される。
よって、発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
なお、発光サイリスタＬの光量を補正するために、点灯信号φＩ１〜φＩ４０を送信するタイミングを、各発光チップＣで互にずらすようにしてもよい。
＜サイリスタ＞
発光チップＣ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、保持サイリスタＳ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、一例として、Ｖｓｕｂ端子である裏面電極８５（図５、図６参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとする。
本実施の形態では、発光装置６５は負の電位で駆動される。
サイリスタのアノード端子であるｐ型の第１半導体層８１はｐ型の基板８０と同電位であるので、サイリスタのアノード端子は裏面電極８５に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
サイリスタは、例えば、図６に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層、ｎ型半導体層を積層して構成される。そこで、ｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとする。そして、ＧａＡｓ、ＧａＡｌＡｓ等に対するショットキー接合の順方向電位Ｖｓを一例として０．５Ｖとする。
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の値）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。よって、サイリスタは、ゲート端子の電位が０Ｖであると、しきい電圧が−１．５Ｖとなる。すなわち、−１．５Ｖより低い電位がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定しているので、ゲート端子の電位は「Ｈ」（０Ｖ）になるとする。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の順方向電位Ｖｄを引いた電位に近い電位となる。ここでは、アノード端子を基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に設定しているので、オン状態のサイリスタのカソード端子の電位は−１．５Ｖになるとする。
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の値、０Ｖまたは正の値）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、カソード端子に−１．５Ｖより低い電位（絶対値が大きい負の値）が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。一方、カソード端子に−１．５Ｖより高い電位が印加されると、オン状態のサイリスタは、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、−１．５Ｖより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位が変化しても、オフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの光量は、カソード端子とアノード端子との間に流す電流によって決められる。
＜タイミングチャート＞
図７は、第１の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図７では、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。前述したように、他の発光チップＣ２〜Ｃ４０は、発光チップＣ１と並行して動作するため、発光チップＣ１の動作を説明すれば足りる。よって、図７では発光チップＣ１の動作を示している。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
図７において、時刻ａから時刻ｎへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｇの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｇから時刻ｌの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｌから時刻ｍの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｍから時刻ｎの期間Ｔ（４）において点灯または非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
本実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。
第１転送信号φ１、第２転送信号φ２、保持信号φａ、点灯信号φＩ１の波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣ１（発光チップＣ２〜Ｃ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
φ１端子（図５、図６参照）に送信される第１転送信号φ１およびφ２端子（図５、図６参照）に送信される第２転送信号φ２は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、第１転送信号φ１および第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｌにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｇで「Ｈ」から「Ｌ」に移行する。そして、時刻ｊで「Ｌ」から「Ｈ」に移行し、期間Ｔ（２）の終了時刻ｌにおいて「Ｈ」を維持している。
第１転送信号φ１および第２転送信号φ２は、期間Ｔ（１）およびＴ（２）での波形が、期間Ｔ（３）以降において繰り返される。
ここで、第１転送信号φ１と第２転送信号φ２とを比較する。第２転送信号φ２は、第１転送信号φ１を期間Ｔ（期間Ｔ（１）の期間）、時間軸上で後ろにずらしたものに当たる。
第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５、図６に示した転送サイリスタＴを番号順にオン状態を伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯または非点灯の制御（点灯制御）の対象として指定する。
φａ端子（図５、図６参照）に送信される保持信号φａは、「Ｈ」と「Ｌ」との２つの電位を有する信号である。そして、保持信号φａは、期間Ｔ（例えば、期間Ｔ（１））を単位として波形が繰り返される。なお、期間Ｔ（１）は、発光装置６５が動作を開始した直後であって、保持信号φａは繰り返しの波形となっていない。よって、期間Ｔ（２）において、保持信号φａを説明する。
保持信号φａは、期間Ｔ（２）の開始時刻ｇにおいて「Ｌ」であって、時刻ｈで「Ｌ」から「Ｈ」に移行し、時刻ｉで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｌにおいて「Ｌ」を維持している。保持信号φａは、期間Ｔ（２）での波形が期間Ｔ（３）以降においても繰り返される。
なお、保持信号φａは、期間Ｔ（１）では、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（１）の終了時刻ｇにおいて「Ｌ」を維持している。なお、期間Ｔ（１）の保持信号φａが、期間（２）の保持信号φａの繰り返し波形であるとすると、破線で示すように、時刻ｂで「Ｌ」であって、時刻ｃにおいて、「Ｌ」から「Ｈ」に移行する。
次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＣ２〜Ｃ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。点灯信号φＩ１〜φＩ４０は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。なお、点灯信号φＩ１〜φＩ４０は、画像データに応じて、発光サイリスタＬの点灯制御を行う。よって、点灯信号φＩ１〜φＩ４０は、画像データによって異なる信号である。
ここでは、発光チップＣ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、時刻ｆで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｇにおいて「Ｈ」を維持している。
では、図４、図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、以下では、第１転送信号φ１および第２転送信号φ２は期間Ｔ（１）およびＴ（２）を周期として変化するので、発光サイリスタＬ１およびＬ２を点灯制御する期間Ｔ（１）およびＴ（２）において発光装置６５および発光チップＣ１の動作を説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する（図４参照）。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する（図４参照）。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される（図５参照）。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される（図５参照）。
そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ２端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。
さらに、信号発生回路１１０の転送信号発生部１２０は保持信号φａを「Ｈ」に設定する。すると、保持信号ライン２０７が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφａ端子が「Ｈ」になる。電流制限抵抗Ｒａを介してφａ端子に接続されている保持信号線７７も「Ｈ」になる（図５参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。
次に、発光チップＣ１〜Ｃ４０の動作を、発光チップＣ１で説明する。
なお、図７および以下における説明では、各端子の電位がステップ（階段）状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタがターンオンまたはターンオフして、状態の変化を生じうる。
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
保持サイリスタＳのカソード端子は、「Ｈ」の保持信号線７７に接続されている。よって、保持サイリスタＳも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
図５中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）の電位は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１の電位が−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）の電位が−１．５Ｖで、カソード端子が電源線抵抗Ｒｇｘ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、３以上の番号のゲート端子Ｇｔは、電源線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｓおよびゲート端子Ｇｌに接続されているので、ゲート端子Ｇｓおよびゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、保持サイリスタＳ、発光サイリスタＬのしきい電圧はゲート端子Ｇｔ、Ｇｓ、Ｇｌの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、保持サイリスタＳ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、保持サイリスタＳ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、保持サイリスタＳ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。
（２）時刻ｂ
＜発光装置６５＞
図７に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５、すなわち発光チップＣ１〜Ｃ４０が動作状態に入る。
＜発光チップＣ１＞
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２が、「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、第１転送信号線７２にカソード端子が接続された、番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるのでターンオンできない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、第２転送信号線７３が「Ｈ」であるのでターンオンできない。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２は、アノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１は、転送サイリスタＴ１のアノード端子の電位である「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ２が−１．５Ｖ、ゲート端子Ｇｔ３が−３Ｖ、番号が４以上のゲート端子Ｇｔが「Ｌ」（-３．３Ｖ）になる。
これにより、保持サイリスタＳ１、発光サイリスタＬ１のしきい電圧が−１．５Ｖ、転送サイリスタＴ２、保持サイリスタＳ２、発光サイリスタＬ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、保持サイリスタＳ３、発光サイリスタＬ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、保持サイリスタＳ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により−１．５Ｖになっているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は、「Ｈ」であるので、偶数番号の転送サイリスタＴはターンオンしない。保持信号線７７、点灯信号線７５は「Ｈ」であるので、保持サイリスタＳ、発光サイリスタＬはいずれもターンオンしない。
時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、保持サイリスタＳ、発光サイリスタＬはオフ状態にある。ここでは、転送部１０１に電流が流れる経路（電流経路）は転送サイリスタＴ１を介する経路となる。
以下の各時刻では、発光チップＣ１を例として、発光チップＣ１〜Ｃ４０の動作を説明する。なお、時刻ｃは、前述したように、保持信号φａの波形を説明するために設けた時刻であるため、発光チップＣ１の状態は変化しない。
（３）時刻ｄ
時刻ｄにおいて、保持信号φａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、φａ端子が「Ｈ」から「Ｌ」に移行し、電流制限抵抗Ｒａを介して保持信号線７７が「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−１．５Ｖである保持サイリスタＳ１がターンオンする。そして、保持信号線７７が、オン状態の保持サイリスタＳ１のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。なお、保持サイリスタＳ２はしきい電圧が−３Ｖであるが、しきい電圧が−１．５Ｖと高い（絶対値が小さい負の値である）保持サイリスタＳ１がターンオンして保持信号線７７を−１．５Ｖにするので、保持サイリスタＳ２はターンオンしない。３以上の番号の保持サイリスタＳは、しきい電圧が−４．５Ｖより低いので、ターンオンしない。
時刻ｄの直後において、転送サイリスタＴ１、保持サイリスタＳ１がオン状態にある。ここでは、転送部１０１の電流経路は転送サイリスタＴ１および保持サイリスタＳ１を経由する経路となる。
（４）時刻ｅ
時刻ｅにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子が「Ｌ」から「Ｈ」に移行し、電流制限抵抗Ｒ１を介して第１転送信号線７２も「Ｌ」から「Ｈ」になる。すると、オン状態の転送サイリスタＴ１は、アノード端子およびカソード端子がともに「Ｈ」（０Ｖ）となるので、ターンオフする。
一方、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．５Ｖになる。なお、発光サイリスタＬ２はしきい電圧が−３Ｖであるが、しきい電圧が−１．５Ｖと高い（絶対値が小さい負の値である）発光サイリスタＬ１がターンオンして点灯信号線７５を−１．５Ｖにするので、発光サイリスタＬ２はターンオンしない。３以上の番号の発光サイリスタＬは、しきい電圧が−４．５Ｖより低いので、ターンオンしない。
なお、時刻ｅでは、第１転送信号φ１の「Ｌ」から「Ｈ」への移行と、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行とを同時に行っているが、いずれが先であってもかまわない。
すなわち、第１転送信号φ１の「Ｌ」から「Ｈ」への移行が、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行より先である場合、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行の前に、転送サイリスタＴ１がターンオフする。しかし、ゲート端子Ｇｔ１(Ｇｓ１、Ｇｌ１)は、保持サイリスタＳ１がオン状態にあることで、「Ｈ」（０Ｖ）に維持されている。よって、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行により、発光サイリスタＬ１がターンオンして、点灯（発光）する。
一方、転送サイリスタＴ１がターンオフする前に、発光サイリスタＬ１が先にターンオンしても、転送サイリスタＴ１はターンオフが妨げられることがない。
時刻ｅの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。ここでは、転送部１０１の電流経路は保持サイリスタＳ１を経由する経路となる。すなわち、転送部１０１の電流経路は、時刻ｂでの転送サイリスタＴ１を経由する経路から、時刻ｅでの保持サイリスタＳ１を経由する経路に切り替わっている。
（５）時刻ｆ
時刻ｆにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｌ」から「Ｈ」に移行する。すると、発光サイリスタＬ１は、アノード端子およびカソード端子がともに「Ｈ」になるのでターンオフして消灯（非点灯）する。よって、発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｅから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｆまでとなる。すなわち、発光サイリスタＬの点灯期間は、点灯信号φＩ１が「Ｌ」である期間となる。
なお、ゲート端子Ｇｔ１(Ｇｓ１、Ｇｌ１)は、保持サイリスタＳ１がオン状態であるので、「Ｈ」（０Ｖ）に維持されている。
時刻ｆの直後において、保持サイリスタＳ１がオン状態にある。
（６）時刻ｇ
時刻ｇにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３が「Ｈ」から「Ｌ」に移行する。
時刻ｇでは、保持サイリスタＳ１がオン状態にあるので、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）は「Ｈ」（０Ｖ）である。すると、ゲート端子Ｇｔ２（Ｇｓ２、Ｇｌ２）は−１．５Ｖであって、転送サイリスタＴ２のしきい電圧は−３Ｖである。よって、時刻ｇにおいて、第２転送信号線７３が「Ｈ」から「Ｌ」に移行すると、転送サイリスタＴ２がターンオンし、第２転送信号線７３が−１．５Ｖになる。なお、第２転送信号線７３にカソード端子が接続された、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるのでターンオンしない。
転送サイリスタＴ２がオン状態になると、ゲート端子Ｇｔ２（Ｇｓ２、Ｇｌ２）が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３（Ｇｓ３、Ｇｌ３）が−１．５Ｖ、ゲート端子Ｇｔ４（Ｇｓ４、Ｇｌ４）が−３Ｖになる。そして、保持サイリスタＳ２、発光サイリスタＬ２のしきい電圧が−１．５Ｖ、保持サイリスタＳ３、発光サイリスタＬ３のしきい電圧が−３Ｖ、保持サイリスタＳ４、発光サイリスタＬ４のしきい電圧が−４．５Ｖになる。なお、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）は、保持サイリスタＳ１がオン状態にあるので、「Ｈ」（０Ｖ）になっている。
時刻ｇの直後において、保持サイリスタＳ１および転送サイリスタＴ２がオン状態にある。
（７）時刻ｈ
時刻ｈにおいて、保持信号φａが「Ｌ」から「Ｈ」に移行する。
保持信号φａが「Ｌ」から「Ｈ」に移行すると、電流制限抵抗Ｒａを介して保持信号線７７が「Ｌ」から「Ｈ」に移行する。すると、オン状態の保持サイリスタＳ１は、アノード端子およびカソード端子が「Ｈ」になるので、ターンオフする。これにより、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）が、電源線抵抗Ｒｇｘ１を介して接続された電源線７１の電位である電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって移行する。すると、結合ダイオードＤｘ１が、電流が流れる方向とは逆の方向に電圧が印加された状態（逆バイアス）になって、ゲート端子Ｇｔ２（Ｇｓ２、Ｇｌ２）が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）に及ばなくなる。これにより、転送サイリスタＴ１、保持サイリスタＳ１、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
時刻ｈの直後において、転送サイリスタＴ２がオン状態にある。
（８）時刻ｉ
時刻ｉにおいて、保持信号φａが「Ｈ」から「Ｌ」に移行する。
保持信号φａが「Ｈ」から「Ｌ」に移行すると、電流制限抵抗Ｒａを介して保持信号線７７が「Ｈ」から「Ｌ」に移行する。
このとき、ゲート端子Ｇｔ２（Ｇｓ２、Ｇｌ２）が「Ｈ」（０Ｖ）であるので、時刻ｄにおける保持サイリスタＳ１と同様に、しきい電圧が−１．５Ｖである保持サイリスタＳ２がターンオンする。そして、保持信号線７７が−１．５Ｖになる。
時刻ｉの直後において、転送サイリスタＴ２および保持サイリスタＳ２がオン状態にある。
（９）時刻ｊ
時刻ｊにおいて、第２転送信号φ２が「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２が「Ｌ」から「Ｈ」に移行すると、時刻ｅにおける転送サイリスタＴ１と同様に、オン状態の転送サイリスタＴ２は、アノード端子およびカソード端子がともにが「Ｈ」（０Ｖ）となるのでターンオフする。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、しきい電圧が−１．５Ｖの発光サイリスタＬ２がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．５Ｖになる。
時刻ｊの直後において、保持サイリスタＳ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
（１０）時刻ｋ
時刻ｋにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して、点灯信号線７５が「Ｌ」から「Ｈ」に移行する。よって、時刻ｆにおける発光サイリスタＬ１と同様に、発光サイリスタＬ２は、アノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯する。
時刻ｋの直後において、保持サイリスタＳ２がオン状態にある。
（１１）時刻ｌ
時刻ｌにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行する。これにより、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
期間Ｔ（３）以降では、転送サイリスタＴおよび発光サイリスタＬの番号が異なるが、期間Ｔ（１）および期間Ｔ（２）で説明した動作の繰り返しとなるので、説明を省略する。
なお、発光サイリスタＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、例えば、図７の発光サイリスタＬ４を点灯制御する時刻ｍから時刻ｎまでの期間Ｔ（４）において示すように、点灯信号φＩを「Ｈ」（０Ｖ）から「Ｌ」に移行せず、「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬのしきい電圧が−１．５Ｖであっても、発光サイリスタＬを消灯（非点灯）のままとしうる。
このように、画像データに応じて、点灯信号φＩの波形を設定して、各発光サイリスタＬの点灯または非点灯を制御している。
以上説明したように、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯または非点灯に設定する。
発光サイリスタＬの光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。発光サイリスタＬの光量の補正（光量補正）には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。発光サイリスタＬの光量補正のため、点灯信号φＩを「Ｈ」から「Ｌ」に移行する時刻（例えば、図７の時刻ｅ）または点灯信号φＩを「Ｌ」から「Ｈ」に移行する時刻（例えば、図７の時刻ｆ）を時間軸上で前後にずらして、発光サイリスタＬの点灯期間を変えてもよい。
以上説明した発光チップＣの動作をまとめて説明する。
第１の実施の形態では、転送サイリスタＴのゲート端子Ｇｔは保持サイリスタＳのゲート端子Ｇｓおよび発光サイリスタＬのゲート端子Ｇｌと接続されている。
そして、発光チップＣの転送サイリスタＴは２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタ列において転送サイリスタＴが順にオン状態が伝搬するように駆動される。そこで、それぞれ隣接する転送サイリスタＴｉ、Ｔｉ＋１、保持サイリスタＳｉ、Ｓｉ＋１、発光サイリスタＬｉ、Ｌｉ＋１で説明する。
すなわち、２相の転送信号の内の一方の転送信号が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行して、しきい電圧が−３Ｖの転送サイリスタＴｉをターンオンさせるとする（例えば、図７における時刻ｂ）。すると、ゲート端子Ｇｔｉ（Ｇｓｉ、Ｇｌｉ）が「Ｈ」（０Ｖ）になって、保持サイリスタＳｉおよび発光サイリスタＬｉのしきい電圧が−１．５Ｖになる。そして、転送サイリスタＴｉがオン状態にある期間に、保持信号φａを「Ｈ」から「Ｌ」に移行して、しきい電圧が−１．５Ｖの保持サイリスタＳｉをターンオンさせる（時刻ｄ）。
その後、一方の転送信号を「Ｌ」から「Ｈ」に移行させる（時刻ｅ）ことにより、オン状態であった転送サイリスタＴｉをターンオフさせる。このとき、保持サイリスタＳｉがオン状態に維持されているので、ゲート端子Ｇｔｉ（Ｇｓｉ、Ｇｌｉ）は「Ｈ」（０Ｖ）に維持されている。これにより、「Ｈ」（０Ｖ）であるゲート端子Ｇｔｉ（Ｇｓｉ、Ｇｌｉ）に順バイアスの結合ダイオードＤｘｉで接続された隣接するゲート端子Ｇｔｉ＋１（Ｇｓｉ＋１、Ｇｌｉ＋１）が−１．５Ｖとなって、ゲート端子Ｇｔｉ＋１（Ｇｓｉ＋１、Ｇｌｉ＋１）を有する転送サイリスタＴｉ＋１のしきい電圧が−３Ｖになっている。
そこで、保持サイリスタＳｉがオン状態である期間、すなわち隣接するゲート端子Ｇｔｉ＋１（Ｇｓｉ＋１、Ｇｌｉ＋１）を有する転送サイリスタＴｉ＋１のしきい電圧が−３Ｖになっているとき（時刻ｇ）に、他方の転送信号を「Ｈ」から「Ｌ」に移行させることで、転送サイリスタＴｉ＋１をターンオンする。
一方、ゲート端子Ｇｔｉ（Ｇｓｉ、Ｇｌｉ）が「Ｈ」（０Ｖ）であって、発光サイリスタＬｉのしきい電圧が−１．５Ｖであるとき（時刻ｅ）に、点灯信号φＩを「Ｈ」から「Ｌ」にすることで、発光サイリスタＬｉをターンオンして、点灯（発光）させている。
さて、図７中に示す重なり期間ｔａ、待ち期間ｔｂ、オフ期間ｔｃについて説明する。ここでは、期間Ｔ（２）の時刻ｇから時刻ｊの間で説明する。
重なり期間ｔａは、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行した時刻ｇから転送サイリスタＴ２がターンオンするまでの期間である。つまり、重なり期間ｔａは、第２転送信号φ２が「Ｈ」から「Ｌ」に移行した時刻から、保持信号φａを「Ｌ」から「Ｈ」に移行させうるまでの期間である。
一般に、転送サイリスタＴのカソード端子（転送信号線（第１転送信号線７２または第２転送信号線７３））の電位は緩やかに変化する。このため、転送サイリスタＴ２は、第２転送信号φ２が「Ｈ」から「Ｌ」に移行しても、直ちにはターンオンせず、第２転送信号線７３の電位が転送サイリスタＴ２のしきい電圧（−３Ｖ）より低くなってからターンオンする。
もし、重なり期間ｔａを待たないで、保持信号φａを「Ｌ」から「Ｈ」に移行すると、保持サイリスタＳ１がターンオフして、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）の電位が「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に向かって変化する。これにより、転送サイリスタＴ２は、しきい電圧が−３Ｖより低い（絶対値が大きい負の値）側に移行し、第２転送信号線７３の電位が「Ｌ」（-３．３Ｖ）になってもターンオンしなくなってしまう。この結果、転送サイリスタ列において、転送サイリスタＴのオン状態の伝播が中断してしまう。
他の転送サイリスタＴにおいても同様である。
すなわち、重なり期間ｔａは、転送信号（第１転送信号線７２または第２転送信号線７３）が「Ｈ」から「Ｌ」に移行した時刻から、転送サイリスタＴがターンオンするまでの期間であるとともに、保持信号φａを「Ｌ」から「Ｈ」に移行するまでの期間である。
一方、待ち期間ｔｂは、時刻ｈで保持信号φａが「Ｌ」から「Ｈ」に移行してから、点灯信号φＩ１を「Ｈ」から「Ｌ」に移行しても発光サイリスタＬ１が、ターンオンしなくなるまでの期間である。つまり、待ち期間ｔｂは、保持信号φａが時刻ｈで「Ｌ」から「Ｈ」に移行した時刻から、点灯信号φＩ１を「Ｈ」から「Ｌ」に移行させうるまでの期間である。
保持信号φａを「Ｌ」から「Ｈ」に移行すると、保持サイリスタＳ１がターンオフして、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）が「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に向かって変化する。これにともなって、発光サイリスタＬ１のしきい電圧は、−１．５Ｖから−４．８Ｖに向かって変化する。このため、時刻ｊにおいて点灯信号φＩ１が「Ｈ」から「Ｌ」（-３．３Ｖ）に移行したとき、発光サイリスタＬ１がターンオンしないためには、発光サイリスタＬ１のしきい電圧が−３．３Ｖより低くなっていること、すなわちゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）が−１．８Ｖより低くなっていることが好ましい。
なお、発光サイリスタＬ２のしきい電圧は−１．５Ｖであるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖより低くて、時刻ｊにおいて発光サイリスタＬ２が発光サイリスタＬ１に優先してターンオンすればよい。よって、待ち期間ｔｂは、発光サイリスタＬ２が発光サイリスタＬ１に優先してターンオンするように、発光サイリスタＬ１のしきい電圧が変化するまでの期間としてもよい。
そして、オフ期間ｔｃは、保持信号φａが時刻ｈで「Ｌ」から「Ｈ」に移行してから、保持信号φａが「Ｈ」から「Ｌ」に移行しても、保持サイリスタＳ１が、ターンオンしなくなるまでの期間である。つまり、オフ期間ｔｃは、保持信号φａが時刻ｈで「Ｌ」から「Ｈ」に移行した時刻から、再び保持信号φａを「Ｈ」から「Ｌ」に移行させうるまでの期間である。
保持信号φａを「Ｌ」から「Ｈ」に移行すると、保持サイリスタＳ１がターンオフして、ゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）が「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に向かって変化する。これにともなって、保持サイリスタＳ１のしきい電圧は、−１．５Ｖから−４．８Ｖに向かって変化する。このため、時刻ｉにおいて保持信号φａが「Ｈ」から「Ｌ」（-３．３Ｖ）に移行したとき、保持サイリスタＳ１がターンオンしないためには、保持サイリスタＳ１のしきい電圧が−３．３Ｖより低くなっていること、すなわちゲート端子Ｇｔ１（Ｇｓ１、Ｇｌ１）の電位が−１．８Ｖより低くなっていることが好ましい。
なお、保持サイリスタＳ２のしきい電圧は−１．５Ｖであるので、保持サイリスタＳ１のしきい電圧が−１．５Ｖより低くて、時刻ｉにおいて保持サイリスタＳ２が保持サイリスタＳ１に優先してターンオンすればよい。よって、オフ期間ｔｃは、保持サイリスタＳ２が保持サイリスタＳ１に優先してターンオンするように、保持サイリスタＳ１のしきい電圧が変化するまでの期間としてもよい。
図７では、待ち期間ｔｂとオフ期間ｔｃとを異なる長さとして示したが、ゲート端子Ｇｔとゲート端子Ｇｓとゲート端子Ｇｌとが同電位であるので、待ち期間ｔｂとオフ期間ｔｃとを同じ長さの期間としてもよい。
次に、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）の電位を「Ｈ」（０Ｖ）に維持するために、保持サイリスタＳを用いることを説明する。
転送サイリスタ列において転送サイリスタＴをオン状態が順に伝搬するように駆動するには、ゲート端子Ｇｔｉを「Ｈ」（０Ｖ）（オン状態のサイリスタのゲート端子の電位）に維持して、順バイアスの結合ダイオードＤｘｉで接続された隣接する転送サイリスタＴｉ＋１のゲート端子Ｇｔｉ＋１の電位を、「Ｈ」（０Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）に維持し、転送サイリスタＴｉ＋１のしきい電圧を−３Ｖに設定することを要する。
第１の実施の形態では、転送サイリスタＴｉ＋１がターンオンする前に、転送サイリスタＴｉをターンオフしているが、保持サイリスタＳｉをオン状態に維持することでゲート端子Ｇｔｉ（Ｇｓｉ、Ｇｌｉ）の電位を「Ｈ」（０Ｖ）に維持し、転送サイリスタＴｉ＋１がターンオンするようにしている。
転送サイリスタＴがターンオンするとき、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）は−１．５Ｖから「Ｈ」（０Ｖ）に移行する。このため、転送サイリスタＴには、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）の寄生容量に蓄積された電荷を速やかに（小さい時定数で）引き抜く電流駆動能力が求められる。転送サイリスタＴの電流駆動能力を高めようとすると、転送サイリスタＴのサイズが大きくなる。すると、転送サイリスタＴをオン状態に維持するために流れる電流（維持電流）も大きくなってしまう。
これに対し、保持サイリスタＳは、ゲート端子Ｇｌ（Ｇｓ、Ｇｌ）が「Ｈ」（０Ｖ）になった後にターンオンする。このため、保持サイリスタＳには、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）の寄生容量に蓄積された電荷を、小さい時定数で引き抜く電流駆動能力は求められない。よって、保持サイリスタＳは、ゲート端子Ｇｌ（Ｇｓ、Ｇｌ）を「Ｈ」（０Ｖ）に維持できればよく、転送サイリスタＴに比べて小さいサイズでよい。したがって、保持サイリスタＳのオン状態を維持するために流れる電流（維持電流）は、転送サイリスタＴに比べて小さくてよい。また、電流制限抵抗Ｒａの抵抗値の値は電流制限抵抗Ｒ１またはＲ２の抵抗値と別に設定しうる。そこで、電流制限抵抗Ｒａの抵抗値の値を、電流制限抵抗Ｒ１またはＲ２の抵抗値に比べて、大きく設定し、保持サイリスタＳのオン状態を維持するために流れる電流（維持電流）を転送サイリスタＴの維持電流より小さな値に設定している。
すなわち、第１の実施の形態では、転送サイリスタＴがターンオンしてオン状態になると、オン状態の転送サイリスタＴの位置（番号）を保持するように、維持電流の小さい保持サイリスタＳをターンオンさせる。そして、維持電流の大きい転送サイリスタＴをターンオフさせる。これにより、転送部１０１における電流が流れる経路（電流経路）を、オン状態の転送サイリスタＴを流れる経路から、オン状態の保持サイリスタＳを流れる経路に切り替えている。オン状態の転送サイリスタＴを流れる経路は、維持電流が大きいので、電気的な抵抗値が小さく、オン状態の保持サイリスタＳを流れる経路は、維持電流が小さいので、電気的な抵抗値が大きいことになる。
すなわち、抵抗値が小さい電流経路と抵抗値が大きい電流経路とを切り替えることにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１で消費される電力を抑制している。
図８は、保持サイリスタＳを用いない自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。この保持サイリスタＳを用いない発光チップＣでは、図５に示した第１の実施の形態の発光チップＣの等価回路図において、保持サイリスタＳと保持信号線７７、電流制限抵抗Ｒａ、φａ端子を省いている。これにともない、信号発生回路１１０の構成も異なっている。なお、他の構成は、図５に示した第１の実施の形態と同様であるので、同様のものには同じ符号を付して説明を省略する。
図９は、保持サイリスタＳを用いない発光チップＣによる発光装置６５の動作を説明するためのタイミングチャートである。保持サイリスタＳを用いないので、保持信号φａがない。以下では、図７に示したタイミングチャートと異なる部分を説明する。
図７の期間Ｔ（１）において、保持信号φａを「Ｈ」から「Ｌ」にして、保持サイリスタＳ１をオン状態にした時刻ｄから時刻ｈまでの期間においても、図９では、第１転送信号φ１を「Ｌ」に維持している。これは、保持サイリスタＳを用いていないので、転送サイリスタＴ１をオン状態に維持して、ゲート端子Ｇｔ１（Ｇｌ１）の電位を「Ｈ」（０Ｖ）に維持するためである。他の期間Ｔにおいても同様である。
すなわち、保持サイリスタＳを用いない発光チップＣでは、ゲート端子Ｇｔ（Ｇｌ）の電位を「Ｈ」（０Ｖ）に維持するために、転送サイリスタＴ１をオン状態にしている。よって、保持サイリスタＳを用いない発光チップＣを用いた発光装置６５では、抵抗値が小さい電流経路と抵抗値が大きい電流経路とを切り替えていないので、転送部１０１で消費される電力を抑制できない。
以上説明したように、第１の実施の形態では、転送部１０１に保持サイリスタＳを設け、ゲート端子Ｇｔ（Ｇｓ、Ｇｌ）の電位を「Ｈ」（０Ｖ）に維持する役割を、転送サイリスタＴに比べ維持電流が小さい保持サイリスタＳに置き換えることで、転送部１０１で消費される電力を抑制している。なお、図６において第１アイランド３０１と第２アイランド３０２とは分離されずに一体で構成されてもよい。
［第２の実施の形態］
第２の実施の形態は、転送部１０１の消費電力を抑制しつつ、第１の実施の形態の発光チップＣ（図５参照）における保持サイリスタＳを削除している。
図１０は、第２の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示した図である。図１０（ａ）は発光チップＣの構成を示し、図１０（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示している。
図１０（ａ）に示すように、第２の実施の形態における発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φａ１端子、φａ２端子）を備えている。なお、これらの端子は、基板８０の一端部からφａ１端子、φａ２端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。
すなわち、第１の実施の形態のφａ端子の代わりに、第２の実施の形態ではφａ１端子、φａ２端子を備えている。他の構成は、第１の実施の形態と同様であるので、同じものには同一の符号を付して説明を省略する。
次に、図１０（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。以下では、第１の実施の形態と異なるものについて説明し、同様のものには、同じ符号を付して説明を省略する。
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０の転送信号発生部１２０は、各種の制御信号に基づき、第１転送信号φ１、第２転送信号φ２に加え、保持信号φａ１、保持信号φａ２を送信する。すなわち、第１の実施の形態における保持信号φａの代わりに、保持信号φａ１、保持信号φａ２を送信する。
次に、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。
回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ１〜Ｃ４０のφａ１端子に保持信号φａ１を送信する保持信号ライン２０７ａが設けられ、発光チップＣ１〜Ｃ４０のφａ２端子に保持信号φａ２を送信する保持信号ライン２０７ｂが設けられている。保持信号φａ１および保持信号φａ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
（発光チップＣ）
図１１は、第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。なお、発光チップＣ１を例に、発光チップＣを説明する。よって、図１１において、発光チップＣを発光チップＣ１（Ｃ）と表記する。以下では、第１の実施の形態と異なるものについて説明し、同様のものには、同じ符号を付して説明を省略する。
図１１では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の構成の詳細な部分を説明する。
第２の実施の形態では、図１１に示すように、信号発生回路１１０の転送信号発生部１２０は、第１の実施の形態におけるバッファ回路ＢＵ１に代えて、制御端子を備えたスリーステートバッファ回路ＢＵ３を備えている。そして、スリーステートバッファ回路ＢＵ３の入力端子には、第１転送元信号φｓ１が送信され、制御端子には第１転送制御信号φｇ１が送信される。そして、スリーステートバッファ回路ＢＵ３の出力端子から第１転送信号φ１が、発光チップＣのφ１端子に送信される。
スリーステートバッファ回路ＢＵ３の出力端子から発光チップＣ１（Ｃ）のφ１端子に送信される第１転送信号φ１は、制御端子に送信される第１転送制御信号φｇ１が「Ｈ」（０Ｖ）のとき、高抵抗（ハイインピーダンス）状態（「Ｈｉ」）となり、第１転送制御信号φｇ１が「Ｌ」（-３．３Ｖ）のとき、第１転送元信号φｓ１と同じ波形となる。
さらに、第１の実施の形態におけるバッファ回路ＢＵ２に代えて、制御端子を備えたスリーステートバッファ回路ＢＵ４を備えている。そして、スリーステートバッファ回路ＢＵ４の入力端子には、第２転送元信号φｓ２が送信され、制御端子には第２転送制御信号φｇ２が送信される。そして、スリーステートバッファ回路ＢＵ４の出力端子から第２転送信号φ２が、発光チップＣのφ２端子に送信される。
スリーステートバッファ回路ＢＵ４の出力端子から発光チップＣ１（Ｃ）のφ２端子に送信される第２転送信号φ２は、制御端子に送信される第２転送制御信号φｇ２が「Ｈ」（０Ｖ）のとき、高抵抗（ハイインピーダンス）状態（「Ｈｉ」）となり、第２転送制御信号φｇ２が「Ｌ」（-３．３Ｖ）のとき、第２転送元信号φｓ２と同じ波形となる。
そして、第１の実施の形態におけるバッファ回路ＢＵａに代えて、バッファ回路ＢＵａ１およびＢＵａ２を備えている。バッファ回路ＢＵａ１およびＢＵａ２は、第１の実施の形態におけるバッファ回路ＢＵａと同様に、発光チップＣ１〜Ｃ４０に保持信号φａ１およびφａ２を送信する能力（駆動能力）を高めるために設けられている。よって、バッファ回路ＢＵａ１およびＢＵａ２のそれぞれの入力端子に入力された保持信号φａ１およびφａ２が、バッファ回路ＢＵａ１およびＢＵａ２のそれぞれの出力端子から発光チップＣ１（Ｃ）のφａ１端子およびφａ２端子に送信される。
他の構成は、第１の実施の形態と同様である。
次に、発光チップＣ１（Ｃ）の構成を説明する。
発光チップＣ１（Ｃ）は、第１の実施の形態における保持サイリスタＳおよび保持信号線７７を備えていない。そして、発光チップＣ１（Ｃ）は、第１の実施の形態における電流制限抵抗Ｒａの代わりに、電流制限抵抗Ｒａ１、Ｒａ２を、φａ端子の代わりに、φａ１端子とφａ２端子を備えている。他の構成は、図５に示した第１の実施の形態の発光チップＣ１（Ｃ）と同様である。よって、同じようなものには同じ符号を付して説明を省略する。
各素子の電気的な接続関係について説明する。なお、第１の実施の形態と異なる部分について説明し、同様な部分は説明を省略する。
電流制限抵抗Ｒａ１の一方の端子は、電流制限抵抗Ｒ１と第１転送信号線７２との接続点に接続されている。電流制限抵抗Ｒａ１の他方の端子は、φａ１端子に接続されている。電流制限抵抗Ｒａ２の一方の端子は、電流制限抵抗Ｒ２と第２転送信号線７３との接続点に接続されている。電流制限抵抗Ｒａ２の他方の端子は、φａ２端子に接続されている。
なお、電流制限抵抗Ｒａ１、Ｒａ２のそれぞれの抵抗値は、電流制限抵抗Ｒ１、Ｒ２のそれぞれの抵抗値より大きいとする。
すなわち、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路と、電流制限抵抗Ｒａ１を介してφａ１端子に接続される電流供給路とに接続されている。同様に、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路と、電流制限抵抗Ｒａ２を介してφａ２端子に接続される電流供給路とに接続されている。
なお、電流制限抵抗Ｒ１は電流制限抵抗Ｒａ１より電気的な抵抗値が小さいので、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路は抵抗値が小さい電流供給路であり、電流制限抵抗Ｒａ１を介してφａ１端子に接続される電流供給路は抵抗値が大きい電流供給路である。同様に、電流制限抵抗Ｒ２は電流制限抵抗Ｒａ２より電気的な抵抗値が小さいので、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路は抵抗値が小さい電流供給路であり、電流制限抵抗Ｒａ２を介してφａ２端子に接続される電流供給路は抵抗値が大きい電流供給路である。
第２の実施の形態において、図１１に示すように、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２、電流制限抵抗Ｒａ１、Ｒａ２を備える部分が転送部１０１に該当する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。
第２の実施の形態における発光チップＣ１（Ｃ）は、第１の実施の形態の発光チップＣ１（Ｃ）（図６参照）と同様に構成されるので、第２の実施の形態における発光チップＣの平面レイアウト図および断面図を省略する。
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
図１０に示したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２、保持信号φａ１、φａ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、画像データに基づいて、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。第１の実施の形態と同様に、発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
図１２は第２の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１２では、第１の実施の形態と同様に、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
図１２においても、時刻ａから時刻ｎへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｎは、図７に示した第１の実施の形態と同じである。
図１２では、第１転送元信号φｓ１、第２転送元信号φｓ２、第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２、保持信号φａ１、φａ２を示している。これらの信号は、「Ｈ」と「Ｌ」との２つの電位を有する信号である。
なお、第１転送元信号φｓ１、第２転送元信号φｓ２の波形は、それぞれ第１の実施の形態における第１転送信号φ１、第２転送信号φ２の波形と同じである。しかし、第１転送信号φ１、第２転送信号φ２の波形は、第１の実施の形態における第１転送信号φ１、第２転送信号φ２と異なっている。また、保持信号φａ１、φａ２は第１の実施の形態の保持信号φａと異なっている。
一方、点灯信号φＩ１も、「Ｈ」と「Ｌ」との２つの電位を有する信号であって、その波形は第１の実施の形態の点灯信号φＩ１と同じである。
よって、第１の実施の形態と異なる部分について説明し、同じ部分の説明は省略する。
第１転送元信号φｓ１、第１転送制御信号φｇ１、第１転送信号φ１、保持信号φａ１は、期間Ｔの２倍の期間を周期とする信号である。期間Ｔ（１）およびＴ（２）において、これらの信号の波形を説明する。
第１転送元信号φｓ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｌで「Ｈ」から「Ｌ」に移行する。
一方、第１転送制御信号φｇ１は、期間Ｔ（１）の開始時刻ｂで「Ｌ」で、時刻ｅで「Ｌ」から「Ｈ」に移行し、時刻ｈで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｌで「Ｌ」を維持する。
前述したように、第１転送元信号φｓ１はスリーステートバッファ回路ＢＵ３の入力端子に送信され、第１転送制御信号φｇ１はスリーステートバッファ回路ＢＵ３の制御端子に入力される。第１転送信号φ１は、第１転送制御信号φｇ１が「Ｈ」（０Ｖ）のとき、高抵抗（ハイインピーダンス）状態（「Ｈｉ」）となり、第１転送制御信号φｇ１が「Ｌ」（−３．３Ｖ）のとき、第１転送元信号φｓ１と同じ波形となる。
よって、第１転送信号φ１は、第１転送制御信号φｇ１が「Ｌ」である時刻ｂで、第１転送元信号φｓ１と同じ波形であって、「Ｈ」から「Ｌ」に移行し、第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行する時刻ｅで「Ｈｉ」になる。その後、第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行する時刻ｈで「Ｈｉ」から第１転送元信号φｓ１の「Ｈ」に移行する。そして、第１転送制御信号φｇ１が「Ｌ」である期間Ｔ（２）の終了時刻ｌで、第１転送元信号φｓ１と同じく「Ｈ」から「Ｌ」に移行する。
第１転送元信号φｓ１、第１転送制御信号φｇ１、第１転送信号φ１は、期間Ｔ（１）およびＴ（２）における波形が、期間Ｔ（３）以降において繰り返される。
保持信号φａ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｌで「Ｈ」から「Ｌ」に移行する。
保持信号φａ１は、期間Ｔ（１）およびＴ（２）における波形が、期間Ｔ（３）以降において繰り返される。
第２転送元信号φｓ２、第２転送制御信号φｇ２、第２転送信号φ２、保持信号φａ２も、期間Ｔの２倍の期間を周期とする信号である。これらの信号の波形は、それぞれ第１転送元信号φｓ１、第１転送制御信号φｇ１、第１転送信号φ１、保持信号φａ１を、期間Ｔの期間（期間Ｔ（１）の期間）、時間軸の後ろにシフトさせた波形である。よって、これらの信号の波形についての説明を省略する。
なお、第２転送制御信号φｇ２は、発光チップＣが動作を介する時刻ａから時刻ｃの間、「Ｌ」である。なお、期間Ｔ（１）の第２転送制御信号φｇ２が、期間Ｔ（３）以降の繰り返し波形であるとすると、破線で示すように、時刻ｂで「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。
では、図１０、図１１を参照しつつ、図１２に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。以下では、期間Ｔ（１）およびＴ（２）において発光装置６５および発光チップＣ１の動作を説明する。なお、第１の実施の形態と異なる部分を説明し、同様の部分は説明を省略する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に、電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される（図１０、図１１参照）。
そして、信号発生回路１１０の転送信号発生部１２０は、第１転送制御信号φｇ１が「Ｌ」で第１転送元信号φｓ１が「Ｈ」であるので、第１転送信号φ１を「Ｈ」に設定し、第２転送制御信号φｇ２が「Ｌ」で第２転送元信号φｓ２が「Ｈ」であるので、第２転送信号φ２を「Ｈ」に設定する。これにより、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になって、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる（図１０、図１１参照）。
さらに、転送信号発生部１２０は、保持信号φａ１およびφａ２をそれぞれ「Ｈ」に設定する。これにより、保持信号ライン２０７ａおよび２０７ｂが「Ｈ」になって、発光チップＣ１〜Ｃ４０のそれぞれのφａ１端子およびφａ２端子がそれぞれ「Ｈ」になる（図１０、図１１参照）。
すると、第１転送信号線７２は、電流制限抵抗Ｒ１を介して「Ｈ」のφ１端子に接続されるとともに、電流制限抵抗Ｒａ２を介して「Ｈ」のφａ１端子に接続されているので、電位が「Ｈ」になる。同様に、第２転送信号線７３は、電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続されるとともに、電流制限抵抗Ｒａ２を介して「Ｈ」のφａ２端子に接続されているので、電位が「Ｈ」になる（図１１参照）。
信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図１０参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図１１参照）。
次に、発光チップＣ１〜Ｃ４０の動作を、発光チップＣ１で説明する。
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続され、「Ｈ」（０Ｖ）に設定されている。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、「Ｈ」に設定された第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
図１１中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。第１の実施の形態と同様に、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は−１．５Ｖ、順バイアスの結合ダイオードＤｘ１でゲート端子Ｇｔ１に接続されたゲート端子Ｇｔ２は−３Ｖになる。そして、３以上の番号のゲート端子Ｇｔは、「Ｌ」（−３．３Ｖ）になる。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌは、ゲート端子Ｇｔと同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は同じ値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。
（２）時刻ｂ
＜発光装置６５＞
図１２に示す時刻ｂにおいて、第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、保持信号φａ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作状態に入る。
第１転送制御信号φｇ１が「Ｌ」であるので、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は、第１転送元信号φｓ１となる。よって、時刻ｂで第１転送元信号φｓ１が「Ｈ」から「Ｌ」に移行すると、第１転送信号φ１は「Ｌ」になって、発光チップＣ１〜Ｃ４０のφ１端子が「Ｌ」になる。
一方、保持信号φａ１は、バッファ回路ＢＵａ１を介して、発光チップＣ１〜Ｃ４０のφａ１端子に送信される。よって、時刻ｂで保持信号φａ１が「Ｈ」から「Ｌ」に移行すると、発光チップＣ１〜Ｃ４０のφａ１端子が「Ｌ」になる。
＜発光チップＣ１＞
φ１端子およびφａ１端子がともに「Ｌ」であるので、発光チップＣ１の第１転送信号線７２が「Ｌ」になる。
すると、第１の実施の形態と同様に、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。転送サイリスタＴ１がターンオンしてオン状態になるとき、電流制限抵抗Ｒ１および電流制限抵抗Ｒａ１を介して電流が流れる。そして、転送サイリスタＴ１がオン状態になると第１転送信号線７２は−１．５Ｖになる。
転送サイリスタＴ１のオン状態を維持する電流は、φａ１端子の「Ｌ」と第１転送信号線７２の電位（−１．５Ｖ）との電位差を電流制限抵抗Ｒａ１で除した値と、φ１端子の「Ｌ」と第１転送信号線７２の電位（−１．５Ｖ）との電位差を電流制限抵抗Ｒ１で除した値との和となる。
そして、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ２が−１．５Ｖ、ゲート端子Ｇｔ３が−３Ｖ、番号が４以上のゲート端子Ｇｔが「Ｌ」（-３．３Ｖ）になる。
これにより、発光サイリスタＬ１のしきい電圧が−１．５Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。ここでは、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路を電流が流れる経路と、電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路を電流が流れる電流経路とになる。
以下の各時刻では、発光チップＣ１を例として、発光チップＣ１〜Ｃ４０の動作を説明する。なお、時刻ｃは、前述したように、第２転送制御信号φｇ２の波形を説明するために設けた時刻である。よって、時刻ｃでは発光チップＣ１の状態は変化しない。また、時刻ｄは、第１の実施の形態の図７に示したタイミングチャートと時刻を同じにするために設けられている。よって、時刻ｄでは発光チップＣ１の状態は変化しない。
（３）時刻ｅ
時刻ｅにおいて、第１転送元信号φｓ１および第１転送制御信号φｇ１がともに「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ３の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第１転送信号φ１およびφ１端子は電位が定まらない浮遊状態になる（図１２では“Ｈｉ”と表記する）。これによって、オン状態の転送サイリスタＴ１には、φ１端子への電流が流れなくなる。
一方、保持信号φａ１は「Ｌ」を維持しているので、φａ１端子は「Ｌ」を維持している。よって、オン状態の転送サイリスタＴ１は、「Ｌ」のφａ１端子へ電流が流れてオン状態を維持する。そして、転送サイリスタＴ１を流れる電流は、φａ１端子の「Ｌ」（−３．３Ｖ）と−１．５Ｖとの電位差を電流制限抵抗Ｒａ１で除した値となる。転送サイリスタＴ１を流れる電流は、φ１端子への電流が流れないこと、電流制限抵抗Ｒａ１の抵抗値が電流制限抵抗Ｒ１の抵抗値より大きく設定されていることから、時刻ｂから時刻ｅまでの間に転送サイリスタＴ１を流れる電流に比べ、１／２以下になる。
すなわち、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路を電流が流れる電流経路になる。このように、転送部１０１の電流供給路を切り替えることにより、電流経路が切り替えられている。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．５Ｖになる。
なお、時刻ｅでは、第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行と、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行とを同時に行っている。第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行を、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行より先に行うと、第１転送信号φ１が「Ｈ」になって、φ１端子が「Ｈ」になる期間が生じる。すると、「Ｈ」のφ１端子と、「Ｌ」のφａ１端子との間に、電流制限抵抗Ｒ１とＲａ１とを介して、電流が流れる。このため、第１転送信号線７２の電位が高くなって、−１．５Ｖを維持することができなくなると、オン状態の転送サイリスタＴ１がターンオフしてしまう。これにより、転送部１０１の動作が中断されてしまう。一方、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行を第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行より先に行えば、第１転送信号φ１が一時的に「Ｈ」になる期間が生ぜず、オン状態の転送サイリスタＴ１がターンオフしてしまうことがない。よって、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行を第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行より先に行うことが好ましい。
さらに、時刻ｅでは、点灯信号φＩ１の「Ｌ」から「Ｈ」への移行を、第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行および第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行と同時に行っている。
点灯信号φＩ１の「Ｌ」から「Ｈ」への移行は、ゲート端子Ｇｔ１（Ｇｌ１）が「Ｈ」（０Ｖ）に維持されている期間に行えばよく、第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行および第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行のいずれの前であっても後であってもよい。
時刻ｅの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（４）時刻ｆ
時刻ｆにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
すると、オン状態の発光サイリスタＬ１のアノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯（非点灯）する。
時刻ｆの直後において、転送サイリスタＴ１がオン状態にある。
（５）時刻ｇ
時刻ｇにおいて、第２転送元信号φｓ２が「Ｈ」から「Ｌ」に移行するとともに、保持信号φａ２が「Ｈ」から「Ｌ」に移行する。なお、時刻ｇで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
時刻ｇでは、第２転送制御信号φｇ２は「Ｌ」を維持しているので、スリーステートバッファ回路ＢＵ４の出力である第２転送信号φ２は、第２転送元信号φｓ２である。よって、時刻ｇで第２転送元信号φｓ２が「Ｈ」から「Ｌ」に移行すると、第２転送信号φ２も「Ｈ」から「Ｌ」になって、発光チップＣ１のφ２端子が「Ｌ」になる。
一方、保持信号φａ２は、バッファ回路ＢＵａ２を介して、発光チップＣ１のφａ２端子に送信される。よって、時刻ｇで保持信号φａ２が「Ｈ」から「Ｌ」に移行すると、発光チップＣ１のφａ２端子が「Ｈ」から「Ｌ」になる。
φ２端子およびφａ２端子がともに「Ｌ」であるので、第２転送信号線７３が「Ｌ」になる。
すると、しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンし、第２転送信号線７３は−１．５Ｖになる。そして、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）、ゲート端子Ｇｔ３が−１．５Ｖ、ゲート端子Ｇｔ４が−３Ｖ、番号が５以上のゲート端子Ｇｔが「Ｌ」（-３．３Ｖ）になる。
これにより、発光サイリスタＬ２のしきい電圧が−１．５Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−３Ｖ、転送サイリスタＴ４、発光サイリスタＬ４のしきい電圧が−４．５Ｖ、番号が５以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧が−４．８Ｖになる。
時刻ｇの直後において、転送サイリスタＴ１およびＴ２がオン状態にある。
（６）時刻ｈ
時刻ｈにおいて、第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行するとともに、保持信号φａ１が「Ｌ」から「Ｈ」に移行する。
すると、第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行するので、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は、第１転送元信号φｓ１となる。時刻ｈで、第１転送元信号φｓ１は「Ｈ」であるので、第１転送信号φ１は「Ｈ」になり、φ１端子が「Ｈ」になる。
一方、保持信号φａ１が「Ｌ」から「Ｈ」に移行すると、バッファ回路ＢＵａ１を介して、φａ１端子が「Ｌ」から「Ｈ」に移行する。
φ１端子およびφａ１端子がともに「Ｈ」であるので、第１転送信号線７２が「Ｈ」になる。すると、転送サイリスタＴ１は、アノード端子およびカソード端子がともに「Ｈ」になってターンオフする。そして、ゲート端子Ｇｔ１（Ｇｌ１）の電位が、電源線抵抗Ｒｇｘ１を介して、「Ｌ」（-３．３Ｖ）に向かって変化する。
なお、時刻ｈでは、第１転送制御信号φｇ１の「Ｈ」から「Ｌ」への移行と、保持信号φａ１の「Ｌ」から「Ｈ」に移行とを同時に行っている。第１転送制御信号φｇ１の「Ｈ」から「Ｌ」への移行を、保持信号φａ１の「Ｌ」から「Ｈ」への移行より先に行うと、φ１端子が「Ｈ」で、φａ１端子が「Ｌ」となって、φ１端子とφａ１端子との間で、電流制限抵抗Ｒ１およびＲａ１とを介して、電流が流れることになる。一方、保持信号φａ１の「Ｌ」から「Ｈ」への移行を第１転送制御信号φｇ１の「Ｈ」から「Ｌ」への移行より先に行うときは、φ１端子が浮遊状態にあるので、φ１端子とφａ１端子との間で電流が流れない。よって、保持信号φａ１の「Ｌ」から「Ｈ」への移行を第１転送制御信号φｇ１の「Ｈ」から「Ｌ」への移行より先に行うことが好ましい。
時刻ｈの直後において、転送サイリスタＴ２がオン状態にある。
時刻ｉは、第１の実施の形態の図７に示したタイミングチャートと時刻を同じにするために設けられている。よって、時刻ｉでは発光チップＣ１の状態は変化しない。
（７）時刻ｊ
時刻ｊにおいて、第２転送元信号φｓ２および第２転送制御信号φｇ２がともに「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
時刻ｅと同様に、スリーステートバッファ回路ＢＵ４の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第２転送信号φ２およびφ２端子は電位が定まらない浮遊状態になる。これによって、オン状態の転送サイリスタＴ２には、φ２端子からは電流が供給されない。
一方、保持信号φａ２は「Ｌ」を維持しているので、φａ２端子は「Ｌ」になっている。よって、オン状態の転送サイリスタＴ２は、「Ｌ」のφａ２端子へ電流が流れてオン状態を維持する。そして、転送サイリスタＴ２を流れる電流は、φａ２端子の「Ｌ」（-３．３Ｖ）と−１．５Ｖとの電位差を電流制限抵抗Ｒａ２で除した値となる。転送サイリスタＴ２を流れる電流は、φ２端子への電流が流れないこと、電流制限抵抗Ｒａ２の抵抗値が電流制限抵抗Ｒ２の抵抗値より大きく設定されていることから、時刻ｇから時刻ｊまでの間に転送サイリスタＴ２を流れる電流に比べ、１／２以下になる。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ２がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．５Ｖになる。
時刻ｊの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
（８）時刻ｋ
時刻ｋにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
すると、オン状態の発光サイリスタＬ２のアノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯（非点灯）する。
時刻ｋの直後において、転送サイリスタＴ２がオン状態にある。
（９）時刻ｌ
時刻ｌにおいて、第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、保持信号φａ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、時刻ｌで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
第１転送元信号φｓ１が「Ｈ」から「Ｌ」に移行するとともに、保持信号φａ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂの転送サイリスタＴ１と同様に、しきい電圧が−３Ｖである転送サイリスタＴ３がターンオンする。
期間Ｔ（３）以降では、転送サイリスタＴおよび発光サイリスタＬの番号が異なるが、期間Ｔ（１）および期間Ｔ（２）で説明した動作の繰り返しとなるので、説明を省略する。
以上説明したように、第２の実施の形態では、第１転送制御信号φｇ１、第２転送制御信号φｇ２により、スリーステートバッファ回路ＢＵ３、ＢＵ４の出力端子をそれぞれハイインピーダンス状態（「Ｈｉ」）と、入力端子に送信された第１転送元信号φｓ１、第２転送元信号φｓ２が出力される状態とに切り替えている。すなわち、転送サイリスタＴをターンオンさせるときには、抵抗値が小さい電流供給路を経由する電流経路で流れる電流を多くし、転送サイリスタＴのオン状態を維持するときには、抵抗値が大きい電流供給路を経由する電流経路で流れる電流を少なくしている。これにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１の消費電力を抑制している。
また、第２の実施の形態では、第１の実施の形態における発光チップＣにおいて、保持サイリスタＳを削除している。よって、第２の実施の形態では、第１の実施の形態に比べ、発光チップＣの基板８０のサイズを抑制している。
第２の実施の形態では、電流供給路は２個としているが、３個以上設けてもよい。
また、本実施の形態では、第１転送元信号φｓ１、第２転送元信号φｓ２と、第１転送制御信号φｇ１、第２転送制御信号φｇ２との組み合わせによって、第１転送信号φ１、第２転送信号φ２を、「Ｌ」、「Ｈ」、「Ｈｉ」（ハイインピーダンス状態）の３つの状態に設定している。第１転送信号φ１、第２転送信号φ２を「Ｈ」にすると、第１転送信号線７２、第２転送信号線７３を速やかに「Ｈ」に設定しうる。しかし、第１転送信号φ１、第２転送信号φ２の「Ｈ」の期間が「Ｈｉ」であっても動作は可能であるため、第１転送制御信号φｇ１、第２転送制御信号φｇ２を、図１２における第１転送元信号φｓ１、第２転送元信号φｓ２と同じ波形とし、第１転送信号φ１、第２転送信号φ２の「Ｈ」の期間（例えば、第１転送信号φ１における時刻ｈから時刻ｌ）を「Ｈｉ」としてもよい。
［第３の実施の形態］
第３の実施の形態は、転送部１０１の消費電力を抑制しつつ、第１の実施の形態の発光チップＣ（図５参照）における保持サイリスタＳを削除している。ただし、第２の実施の形態の発光チップＣ（図１１参照）と異なって、φａ１端子およびφａ２端子を備えず、第１の実施の形態の発光チップＣ(図５参照)と同様に、φａ端子を備えている。
よって、第３の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成は、図４に示した第１の実施の形態と同じである。よって、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成についての説明を省略する。
（発光チップＣ）
図１３は、第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。なお、発光チップＣ１を例に、発光チップＣを説明する。よって、図１３において、発光チップＣを発光チップＣ１（Ｃ）と表記する。以下では、第１の実施の形態と異なるものについて説明し、同様のものには、同じ符号を付して説明を省略する。
図１３では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の構成の詳細な部分を説明する。
第３の実施の形態では、図１３に示すように、信号発生回路１１０の転送信号発生部１２０は、第１の実施の形態におけるバッファ回路ＢＵ１に代えて、第２の実施の形態と同様に、制御端子を備えたスリーステートバッファ回路ＢＵ３を備えている。同様に、第１の実施の形態におけるバッファ回路ＢＵ２に代えて、制御端子を備えたスリーステートバッファ回路ＢＵ４を備えている。
スリーステートバッファ回路ＢＵ３、ＢＵ４の動作は、第２の実施の形態で説明したと同様であるので、説明を省略する。
他の構成は、第１の実施の形態と同様であるので、説明を省略する。
次に、発光チップＣ１（Ｃ）の構成を説明する。
発光チップＣ１（Ｃ）は、第１の実施の形態における保持サイリスタＳおよび保持信号線７７を備えていない。そして、発光チップＣ１（Ｃ）は、ショットキーダイオードであるダイオードＤ１およびＤ２を備えている。他の構成は、図５に示した第１の実施の形態の発光チップＣ１（Ｃ）と同様である。よって、同じようなものには同じ符号を付して説明を省略する。なお、ショットキー接合の順方向電位Ｖｓは０．５Ｖである。
各素子の電気的な接続関係について説明する。なお、第１の実施の形態と異なる部分について説明し、同様な部分は説明を省略する。
ダイオードＤ１のアノード端子は、第１転送信号線７２と電流制限抵抗Ｒ１との接続点に接続されている。ダイオードＤ１のカソード端子は、電流制限抵抗Ｒａの一方の端子に接続されている。ダイオードＤ２のカソード端子は、第２転送信号線７３と電流制限抵抗Ｒ２との接続点に接続されている。ダイオードＤ２のアノード端子は、電流制限抵抗Ｒａの一方の端子に接続されている。そして、電流制限抵抗Ｒａの他方の端子は、φａ端子に接続されている。
第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されるとともに、直列接続されたダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続されている。一方、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されるとともに、直列接続されたダイオードＤ２および電流制限抵抗Ｒａを介してφａ端子に接続されている。そして、ダイオードＤ１のカソード端子がダイオードＤ２のアノード端子に接続されている。
すなわち、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路と、ダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路とに接続されている。同様に、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路と、ダイオードＤ２および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路とに接続されている。
なお、電流制限抵抗Ｒ１は電流制限抵抗Ｒａより電気的な抵抗値が小さいので、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路は抵抗値が小さい電流供給路であり、ダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路は抵抗値が大きい電流供給路である。同様に、電流制限抵抗Ｒ２は電流制限抵抗Ｒａより電気的な抵抗値が小さいので、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路は抵抗値が小さい電流供給路であり、ダイオードＤ２および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路は抵抗値が大きい電流供給路である。
第３の実施の形態において、図１３に示すように、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２、電流制限抵抗Ｒａ、ダイオードＤ１、Ｄ２を備える部分が転送部１０１に該当する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。
第３の実施の形態における発光チップＣ１（Ｃ）は、第１の実施の形態の発光チップＣ１（Ｃ）（図６参照）と同様に構成されるので、第３の実施の形態における発光チップＣの平面レイアウト図および断面図を省略する。
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
図４に示したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２、保持信号φａは、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、画像データに基づいて、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。第１の実施の形態と同様に、発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
図１４は第３の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１４では、第１の実施の形態と同様に、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。 図１４においても、時刻ａから時刻ｎへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｎは、図７に示した第１の実施の形態と同じである。
図１４では、第１転送元信号φｓ１、第２転送元信号φｓ２、第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２、保持信号φａを示している。これらの信号は、第１の実施の形態と同様に、「Ｈ」と「Ｌ」との２つの電位を有する信号である。
なお、第１転送元信号φｓ１、第２転送元信号φｓ２、第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２の波形は、第２の実施の形態における第１転送元信号φｓ１、第２転送元信号φｓ２、第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２の波形と同じである。そして、保持信号φａの波形は、第１の実施の形態の保持信号φａと同じである。さらに、点灯信号φＩの波形は第１の実施の形態の点灯信号φＩと同じである。よって、これらの波形の説明は省略する。
では、図４、図１３を参照しつつ、図１４に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、第１の実施の形態と異なる部分を説明し、同様の部分は説明を省略する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に、電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される（図４、図１３参照）。
そして、信号発生回路１１０の転送信号発生部１２０は、第１転送制御信号φｇ１が「Ｌ」で第１転送元信号φｓ１が「Ｈ」であるので、第１転送信号φ１を「Ｈ」に設定し、第２転送制御信号φｇ２が「Ｌ」で第２転送元信号φｓ２が「Ｈ」であるので、第２転送信号φ２を「Ｈ」に設定する。これにより、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になって、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる（図１３参照）。
さらに、転送信号発生部１２０は、保持信号φａを「Ｈ」に設定する。これにより、保持信号ライン２０７が「Ｈ」になって、発光チップＣ１〜Ｃ４０のそれぞれのφａ端子は、「Ｈ」になる（図１３参照）。
すると、第１転送信号線７２は、電流制限抵抗Ｒ１を介して「Ｈ」のφ１端子に接続されているとともに、直列接続されたダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続されている。φ１端子およびφａ端子は「Ｈ」であるので、ダイオードＤ１のアノード端子およびカソード端子はともに「Ｈ」であって、第１転送信号線７２は「Ｈ」になる。
同様に、第２転送信号線７３は、電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続されているとともに、直列接続されたダイオードＤ２および電流制限抵抗Ｒａを介してφａ端子に接続されている。φ２端子およびφａ端子は「Ｈ」であるので、ダイオードＤ２のアノード端子およびカソード端子はともに「Ｈ」であって、第２転送信号線７３は「Ｈ」になる。
信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図１３参照）。
次に、発光チップＣ１〜Ｃ４０の動作を、発光チップＣ１で説明する。
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続され、「Ｈ」（０Ｖ）に設定されている。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、「Ｈ」に設定された第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
図１３中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。第１の実施の形態と同様に、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、−１．５Ｖ、順バイアスの結合ダイオードＤｘ１でゲート端子Ｇｔ１に接続されたゲート端子Ｇｔ２は、−３Ｖになる。そして、３以上の番号のゲート端子Ｇｔは、「Ｌ」（−３．３Ｖ）になる。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は同じ値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。
（２）時刻ｂ
＜発光装置６５＞
図１４に示す時刻ｂにおいて、第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作状態に入る。
第１転送制御信号φｇ１が「Ｌ」であるので、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は、第１転送元信号φｓ１となる。よって、時刻ｂで第１転送元信号φｓ１が「Ｈ」から「Ｌ」に移行すると、第１転送信号φ１は「Ｌ」になって、発光チップＣ１〜Ｃ４０のφ１端子の電位が「Ｌ」になる。
＜発光チップＣ１＞
ダイオードＤ１は、アノード端子が電流制限抵抗Ｒ１を介して「Ｌ」のφ１端子に接続され、カソード端子が電流制限抵抗Ｒａを介して「Ｈ」のφａ端子に接続されているので、逆バイアスである。よって、φ１端子が「Ｌ」になると、電流制限抵抗Ｒ１を介して第１転送信号線７２が「Ｌ」になる。
すると、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。このとき、転送サイリスタＴ１には、電流制限抵抗Ｒ１を介してφ１端子へと電流が流れる。そして、第１転送信号線７２が−１．５Ｖになる。そして、ダイオードＤ１のアノード端子も−１．５Ｖになる。この状態でも、ダイオードＤ１は逆バイアスである。よって、オン状態の転送サイリスタＴ１には、電流制限抵抗Ｒ１を介してオン状態を維持する電流（維持電流）が流れる。第１転送信号線７２の電位（−１．５Ｖ）とφ１端子の電位（「Ｌ」（−３．３Ｖ））との電位差は、電流制限抵抗Ｒ１で保持される。
すなわち、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路を経由して電流が流れる電流経路となる。
一方、ダイオードＤ２は、アノード端子が電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続され、カソード端子が電流制限抵抗Ｒａを介して「Ｈ」のφａ端子に接続されているので、ダイオードＤ２はアノード端子およびカソード端子がともに「Ｈ」である。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。
以下の各時刻では、発光チップＣ１を例として、発光チップＣ１〜Ｃ４０の動作を説明する。なお、時刻ｃは、前述したように、第２転送制御信号φｇ２の波形を説明するために設けた時刻である。よって、時刻ｃでは発光チップＣ１の状態は変化しない。
（３）時刻ｄ
時刻ｄにおいて、保持信号φａが「Ｈ」から「Ｌ」に移行する。
すると、バッファ回路ＢＵａを介してφａ端子が「Ｌ」になる。これにより、ダイオードＤ１は、アノード端子が−１．５Ｖで、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」（−３．３Ｖ）のφａ端子に接続されているので、順バイアスになる。そして、ダイオードＤ１のカソード端子の電位は、アノード端子の電位（−１．５Ｖ）からショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を引いた−２Ｖになる。なお、ダイオードＤ２のカソード端子の電位も−２Ｖになる。
よって、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路を経由して電流が流れる電流経路と、ダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路を経由して電流が流れる電流経路とになる。
一方、ダイオードＤ２は、アノード端子が電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続され、カソード端子が−２Ｖであるので、順バイアスになる。よって、「Ｈ」のφ２端子から、電流制限抵抗Ｒ２、順バイアスのダイオードＤ２、電流制限抵抗Ｒａを介して電流が流れる。これにより、ダイオードＤ２のアノード端子は−１．５Ｖになる。
しかし、偶数番号の転送サイリスタＴのしきい電圧は、−３Ｖより低いので、いずれの転送サイリスタＴもターンオンしない。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
（４）時刻ｅ
時刻ｅにおいて、第１転送制御信号φｇ１および第１転送元信号φｓ１がともに「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ３の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第１転送信号φ１およびφ１端子は電位が定まらない浮遊状態になる（図１４では“Ｈｉ”と表記する）。これによって、オン状態の転送サイリスタＴ１に電流制限抵抗Ｒ１を介して流れていたφ１端子への電流が流れなくなる。一方、保持信号φａは「Ｌ」を維持しているので、φａ端子は「Ｌ」を維持している。よって、転送サイリスタＴ１には順バイアスのダイオードＤ１および電流制限抵抗Ｒａを介して「Ｌ」のφａ端子に電流が流れるので、転送サイリスタＴ１はオン状態を維持する。
すなわち、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、ダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に接続される電流供給路を経由して電流が流れる電流経路になる。よって、転送部１０１に流れる電流は、オン状態の転送サイリスタＴ１を経由して電流制限抵抗Ｒ１を介してφ１端子への電流が流れなくなることにより、少なくなる。
一方、点灯信号φＩ１が「Ｈ」から「Ｌ」になると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｅにおいて、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行と、第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行と、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行を同時に行っている。第２の実施の形態で説明したと同様に、第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行を第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行より先に行うことが好ましい。また、同様に、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行は、第１転送元信号φｓ１の「Ｌ」から「Ｈ」への移行および第１転送制御信号φｇ１の「Ｌ」から「Ｈ」への移行のいずれの前であっても後であってもよい。
時刻ｅの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（５）時刻ｆ
時刻ｆにおいて、点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、オン状態の発光サイリスタＬ１は、アノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯（非点灯）する。
時刻ｆの直後において、転送サイリスタＴ１がオン状態にある。
（６）時刻ｇ
時刻ｇにおいて、第２転送元信号φｓ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、時刻ｇで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
時刻ｅで説明したように、第２転送信号線７３は−１．５Ｖになっている。そして、保持信号φａは、「Ｌ」であるので、発光チップＣ１のφａ端子は「Ｌ」になっている。また、φ１端子は浮遊状態になっている。
時刻ｇでは、第２転送制御信号φｇ２は「Ｌ」を維持しているので、スリーステートバッファ回路ＢＵ４の出力である第２転送信号φ２は、第２転送元信号φｓ２である。よって、時刻ｇで第２転送元信号φｓ２が「Ｈ」から「Ｌ」に移行すると、第２転送信号φ２も「Ｈ」から「Ｌ」になって、発光チップＣ１のφ２端子が「Ｈ」から「Ｌ」になる。これにより、第２転送信号線７３が−１．５Ｖから「Ｌ」（−３．３Ｖ）に急激に変化する。すると、しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。そして、オン状態の転送サイリスタＴ２により第２転送信号線７３が−１．５Ｖに設定される。
すなわち、第２転送信号φ２が「Ｈ」から「Ｌ」に急激に変化することで、第２転送信号線７３が一時的に「Ｌ」（−３．３Ｖ）になることで、転送サイリスタＴ２をターンオンさせている。
第２転送信号線７３が−１．５Ｖに戻ると、転送サイリスタＴ２には、電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に流れる電流と、ダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のφａ端子に流れる電流とが加わって流れている。
なお、保持信号φａは「Ｌ」に維持されているので、転送サイリスタＴ１はオン状態が維持されている。そして、転送サイリスタＴ１にはダイオードＤ１および電流制限抵抗Ｒａを介してφａ端子に流れる電流が流れている。
時刻ｇの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。
（７）時刻ｈ
時刻ｈにおいて、第１転送制御信号φｇ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、保持信号φａが「Ｌ」から「Ｈ」に移行する。
第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行すると、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は第１転送元信号φｓ１となる。時刻ｇにおいて、第１転送元信号φｓ１は「Ｈ」であるので、第１転送信号φ１は「Ｈｉ」から「Ｈ」となる。これにより、第１転送信号線７２が−１．５Ｖから「Ｈ」（０Ｖ）に急激に変化する。すると、オン状態の転送サイリスタＴ１のアノード端子およびカソード端子がともに「Ｈ」になって、ターンオフする。
一方、保持信号φａが「Ｌ」から「Ｈ」に移行すると、バッファ回路ＢＵａを介して、φａ端子が「Ｌ」から「Ｈ」に移行する。すると、ダイオードＤ２のアノード端子は第２転送信号線７３に接続されているので、オン状態の転送サイリスタＴ２により−１．５Ｖになっている。ダイオードＤ２のカソード端子は、電流制限抵抗Ｒａを介して「Ｈ」のφａ端子に接続されている。よって、ダイオードＤ２は逆バイアスとなる。これにより、転送サイリスタＴ２には、ダイオードＤ２および電流制限抵抗Ｒａを介してφａ端子に流れる電流がなくなる。しかし、φ２端子は「Ｌ」であるので、転送サイリスタＴ２は、電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に流れる電流により、オン状態を維持する。
ダイオードＤ１のアノード端子が電流制限抵抗Ｒ１を介して「Ｈ」のφ１端子に接続されている。ダイオードＤ１のカソード端子は電流制限抵抗Ｒａを介して「Ｈ」のφａ端子に接続されている。ダイオードＤ２は逆バイアスであるので、ダイオードＤ１のカソード端子の電位を設定しない。よって、ダイオードＤ１のアノード端子およびカソード端子はともに「Ｈ」になって、第１転送信号線７２も「Ｈ」になる。
時刻ｈの直後において、転送サイリスタＴ２がオン状態にある。
（８）時刻ｉ
時刻ｉにおいて、保持信号φａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
すると、バッファ回路ＢＵａを介してφａ端子が「Ｈ」から「Ｌ」になる。すると、ダイオードＤ２は、アノード端子は−１．５Ｖ、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」のφａ端子に接続されているので、順バイアスになる。そして、ダイオードＤ２のカソード端子を−２Ｖに設定する。
これにより、ダイオードＤ１は、カソード端子が−２Ｖになり、アノード端子が−１．５Ｖになる。第１転送信号線７２は、ダイオードＤ１のアノード端子に接続されているので、第１転送信号線７２も−１．５Ｖになる。この状態は、時刻ｄの直後の状態と同様である。
しかし、奇数番号の転送サイリスタＴのしきい電圧は−３Ｖより低いので、いずれの転送サイリスタＴもターンオンしない。
なお、オン状態の転送サイリスタＴ２には、電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に流れる電流と、ダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のφａ端子に流れる電流とを加えた電流が流れる。
時刻ｉの直後において、転送サイリスタＴ２がオン状態にある。
（９）時刻ｊ
時刻ｊにおいて、第２転送制御信号φｇ２および第２転送元信号φｓ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
第２転送制御信号φｇ２が「Ｌ」から「Ｈ」になると、スリーステートバッファ回路ＢＵ４の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第２転送信号φ２およびφ２端子は電位が定まらない浮遊状態になる。
すると、転送サイリスタＴ２には、電流制限抵抗Ｒ２を介してφ２端子に流れる電流がなくなる。しかし、転送サイリスタＴ２にはダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のφａ端子に電流が流れるので、転送サイリスタＴ２はオン状態を維持する。
なお、電流制限抵抗Ｒ２を介してφ２端子に流れる電流がなくなるため、転送サイリスタＴ２に流れる電流が少なくなる。
一方、点灯信号φＩ１が「Ｈ」から「Ｌ」になると、しきい電圧が−１．５Ｖである発光サイリスタＬ２がターンオンして、点灯（発光）する。
第２転送制御信号φｇ２の「Ｌ」から「Ｈ」への移行と、第２転送元信号φｓ２の「Ｌ」から「Ｈ」への移行と、点灯信号φＩ１の「Ｈ」から「Ｌ」への移行との関係は、時刻ｅで説明した第１転送制御信号φｇ１と第１転送元信号φｓ１と点灯信号φＩ１との関係と同様である。
時刻ｊの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
（１０）時刻ｋ
時刻ｋにおいて、点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、オン状態の発光サイリスタＬ２は、アノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯（非点灯）する。
時刻ｋの直後において、転送サイリスタＴ２がオン状態にある。
（１１）時刻ｌ
時刻ｌにおいて、第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、時刻ｌで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、時刻ｂの転送サイリスタＴ１と同様に、しきい電圧が−３Ｖである転送サイリスタＴ３がターンオンする。
期間Ｔ（３）以降では、転送サイリスタＴおよび発光サイリスタＬの番号が異なるが、期間Ｔ（１）および期間Ｔ（２）で説明した動作の繰り返しとなるので、説明を省略する。
以上説明したように、第３の実施の形態では、第１転送制御信号φｇ１、第２転送制御信号φｇ２により、スリーステートバッファ回路ＢＵ３、ＢＵ４の出力端子をそれぞれハイインピーダンス状態（「Ｈｉ」）と、入力端子に送信された第１転送元信号φｓ１、第２転送元信号φｓ２が出力される状態とに切り替えている。これにより、転送サイリスタＴをターンオンさせるときには、抵抗値が小さい電流供給路を経由する電流経路により流れる電流を多くし、転送サイリスタＴのオン状態を維持するときには、抵抗値が大きい電流供給経路を経由する電流経路により流れる電流を少なくしている。これにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１の消費電力を抑制している。
また、第３の実施の形態では、第２の実施の形態における保持信号φａ１およびφａ２の代わりに、保持信号φａを用いている。このため、第３の実施の形態では、第２の実施の形態に比べ、発光装置６５における信号ライン（配線）の数および発光チップＣに設ける端子の数を抑制している。
第３の実施の形態では、電流供給路は２個としているが、３個以上設けてもよい。
また、第２の実施の形態で説明したように、第１転送制御信号φｇ１、第２転送制御信号φｇ２を、図１４における第１転送元信号φｓ１、第２転送元信号φｓ２と同じ波形とし、第１転送信号φ１、第２転送信号φ２の「Ｈ」の期間（例えば、第１転送信号φ１における時刻ｈから時刻ｌ）を「Ｈｉ」としてもよい。
［第４の実施の形態］
第４の実施の形態は、転送部１０１の消費電力を抑制しつつ、第３の実施の形態の発光チップＣ（図１３参照）におけるφａ端子を削除している。すなわち、第４の実施の形態では、保持信号φａを用いない。
図１５は、第４の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示した図である。図１５（ａ）は発光チップＣの構成を示し、図１５（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を示している。
第３の実施の形態では、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成は、図４に示した第１の実施の形態と同じであった。よって、図４を参照しつつ、図１５に示す第４の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線（ライン）の構成を説明する。
図１５（ａ）に示すように、第４の実施の形態における発光チップＣは、図４（ａ）に示した発光チップＣと異なり、φａ端子を備えない。
また、図１５（ｂ）に示すように、第４の実施の形態における回路基板６２は、図４（ａ）に示した保持信号φａが送信される保持信号ライン２０７を備えない。他の構成は、第３の実施の形態（第１の実施の形態と同じ。）と同様であるので、説明を省略する。
（発光チップＣ）
図１６は、第４の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。なお、ここでも、発光チップＣ１を例に、発光チップＣを説明する。よって、図１６において、発光チップＣを発光チップＣ１（Ｃ）と表記する。以下では、図１４に示した第３の実施の形態と異なるものについて説明し、同様のものには、同じ符号を付して説明を省略する。
図１６では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の構成の詳細な部分を説明する。
第４の実施の形態では、保持信号φａを用いないので、図１６に示すように、信号発生回路１１０の転送信号発生部１２０は、図１３に示した第３の実施の形態における保持信号φａを送信するためのバッファ回路ＢＵａを備えない。
他の構成は、第３の実施の形態と同様である。
次に、発光チップＣ１（Ｃ）の構成を説明する。
発光チップＣ１（Ｃ）は、第３の実施の形態と同様に、ショットキーダイオードであるダイオードＤ１およびＤ２を備えている。そして、ダイオードＤ１およびＤ２のそれぞれのカソード端子は、電流制限抵抗Ｒａを介して、電源電位Ｖｇａが供給される電源線７１に接続されている。
各素子の他の接続関係は第３の実施の形態と同様である。
なお、電流制限抵抗Ｒａの抵抗値は、電流制限抵抗Ｒ１およびＲ２のそれぞれの抵抗値より大きく設定されている。
すなわち、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路と、ダイオードＤ１および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路とに接続されている。同様に、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路と、ダイオードＤ２および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路とに接続されている。
なお、電流制限抵抗Ｒ１は電流制限抵抗Ｒａより電気的な抵抗値が小さいので、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路は抵抗値が小さい電流供給路であり、ダイオードＤ１および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路は抵抗値が大きい電流供給路である。同様に、電流制限抵抗Ｒ２は電流制限抵抗Ｒａより電気的な抵抗値が小さいので、電流制限抵抗Ｒ２を介してφ２端子に接続される電流供給路は抵抗値が小さい電流供給路であり、ダイオードＤ２および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路は抵抗値が大きい電流供給路である。
第４の実施の形態において、図１６に示すように、発光チップＣ１（Ｃ）の転送サイリスタＴ、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１、Ｒ２、電流制限抵抗Ｒａ、ダイオードＤ１、Ｄ２を備える部分が転送部１０１に該当する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。
第４の実施の形態における発光チップＣ１（Ｃ）は、第１の実施の形態の発光チップＣ１（Ｃ）（図６参照）と同様に構成されるので、第４の実施の形態における発光チップＣの平面レイアウト図および断面図を省略する。
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
図１５に示したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、画像データに基づいて、発光チップＣ１〜Ｃ４０のそれぞれに個別に送信される。第１の実施の形態と同様に、発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
図１７は第４の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１７では、第１〜第３の実施の形態と同様に、発光チップＣ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を消灯（非点灯）としている。
図１７においても、時刻ａから時刻ｎへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｎは、第１から第３の実施の形態と同じである。
図１７では、第１転送元信号φｓ１、第２転送元信号φｓ２、第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２を示している。これらの信号は、第１の実施の形態と同様に、「Ｈ」と「Ｌ」との２つの電位を有する信号である。
なお、第１転送元信号φｓ１、第２転送元信号φｓ２、点灯信号φＩの波形は第３の実施の形態の点灯信号φＩと同じである。よって、これらの波形の説明は省略する。
第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２について説明する。
第１転送制御信号φｇ１、第２転送制御信号φｇ２、第１転送信号φ１、第２転送信号φ２は、期間Ｔの２倍の期間を周期とする信号である。期間Ｔ（１）およびＴ（２）において、これらの信号の波形を説明する。
第１転送制御信号φｇ１は、期間Ｔ（１）の開始時刻ｂにおいて、「Ｌ」（−３．３Ｖ）であって、時刻ｅで「Ｌ」から「Ｈ」（０Ｖ）に移行する。そして、時刻ｈにおいて、「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。期間Ｔ（２）の終了時刻ｌにおいて、「Ｈ」から「Ｌ」に移行する。
第２の実施の形態において説明したように、第１転送元信号φｓ１はスリーステートバッファ回路ＢＵ３の入力端子に送信され、第１転送制御信号φｇ１はスリーステートバッファ回路ＢＵ３の制御端子に入力される。第１転送信号φ１は、第１転送制御信号φｇ１が「Ｈ」（０Ｖ）のとき、高抵抗（ハイインピーダンス）状態（「Ｈｉ」）となり、第１転送制御信号φｇ１が「Ｌ」（−３．３Ｖ）のとき、第１転送元信号φｓ１と同じ波形となる。
よって、第１転送信号φ１は、第１転送制御信号φｇ１が「Ｌ」である時刻ｂで、第１転送元信号φｓ１と同じ波形であって、「Ｈ」から「Ｌ」に移行し、第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行する時刻ｅで「Ｈｉ」になる。第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行する時刻ｈで「Ｈｉ」から第１転送元信号φｓ１の「Ｈ」に移行し、第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行する時刻ｊで「Ｈｉ」になる。そして、第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行する期間Ｔ（２）の終了時刻ｌで、第１転送元信号φｓ１と同じく「Ｈ」から「Ｌ」に移行する。
第１転送制御信号φｇ１、第１転送信号φ１は、期間Ｔ（１）およびＴ（２）における波形が、期間Ｔ（３）以降において繰り返される。
一方、第２転送制御信号φｇ２の期間Ｔ（１）およびＴ（２）における波形は、第１転送制御信号φｇ１の期間Ｔ（１）およびＴ（２）における波形を入れ替えた波形となっている。なお、第２転送制御信号φｇ２は、第１転送制御信号φｇ１を期間Ｔ、時間軸上を後ろにずらした波形と見ることもできる。よって、第２転送制御信号φｇ２および第２転送信号φ２の説明を省略する。
ただし、期間Ｔ（１）は、発光装置６５が動作を開始する期間であるため、第１転送制御信号φｇ１および第２転送制御信号φｇ２の波形は、期間Ｔ（３）以降の波形と異なっている。よって、期間Ｔ（１）では、繰り返し波形としたときの、第１転送制御信号φｇ１および第２転送制御信号φｇ２の波形を破線で示している。
では、図１５、図１６を参照しつつ、図１７に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。なお、第３の実施の形態と異なる部分を説明し、同様の部分は説明を省略する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に、電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される（図１５、図１６参照）。
そして、信号発生回路１１０の転送信号発生部１２０は、第１転送制御信号φｇ１が「Ｌ」で第１転送元信号φｓ１が「Ｈ」であるので、第１転送信号φ１を「Ｈ」に設定する。同様に、第２転送制御信号φｇ２が「Ｌ」で第２転送元信号φｓ２が「Ｈ」であるので、第２転送信号φ２を「Ｈ」に設定する。これにより、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になって、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子およびφ２端子が「Ｈ」になる（図１５、図１６参照）。
すると、ダイオードＤ１は、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに接続され、アノード端子が電流制限抵抗Ｒ１を介して「Ｈ」（０Ｖ）のφ１端子に接続されている。よって、ダイオードＤ１は順バイアスになって、「Ｈ」のφ１端子から、電流制限抵抗Ｒ１、ダイオードＤ１、電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に電流が流れる。これにより、第１転送信号線７２の電位は、「Ｈ」と「Ｌ」との間の電位に設定される。ただし、電流制限抵抗Ｒ１の抵抗値は、電流制限抵抗Ｒａの抵抗値より小さく設定されているので、第１転送信号線７２は「Ｈ」に近い値となる。よって、第１転送信号線７２の電位は「Ｈ」であるとして説明する。
同様に、ダイオードＤ２は、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに接続され、アノード端子が電流制限抵抗Ｒ２を介して「Ｈ」（０Ｖ）のφ１端子に接続されている。よって、ダイオードＤ２は順バイアスになって、「Ｈ」のφ２端子から、電流制限抵抗Ｒ２、ダイオードＤ２、電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に電流が流れる。これにより、第２転送信号線７３の電位は、「Ｈ」と「Ｌ」との間の電位に設定される。ただし、電流制限抵抗Ｒ２の抵抗値は、電流制限抵抗Ｒａの抵抗値より小さく設定されているので、第２転送信号線７３の電位は、「Ｈ」に近い値となる。よって、第２転送信号線７３の電位は「Ｈ」であるとして説明する。
信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図１５参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図１５、図１６参照）。
次に、発光チップＣ１〜Ｃ４０の動作を、発光チップＣ１で説明する。
＜発光チップＣ１＞
転送サイリスタＴ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続され、「Ｈ」（０Ｖ）に設定されている。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、「Ｈ」に設定された第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
図１６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。第１の実施の形態と同様に、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は−１．５Ｖ、順バイアスの結合ダイオードＤｘ１でゲート端子Ｇｔ１に接続されたゲート端子Ｇｔ２は−３Ｖになる。そして、３以上の番号のゲート端子Ｇｔは「Ｌ」（−３．３Ｖ）になる。
なお、ゲート端子Ｇｔはゲート端子Ｇｌに接続されているので、ゲート端子Ｇｌの電位はゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は同じ値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。
（２）時刻ｂ
＜発光装置６５＞
図１７に示す時刻ｂにおいて、第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作状態に入る。
第１転送制御信号φｇ１が「Ｌ」であるので、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は、第１転送元信号φｓ１となる。よって、時刻ｂで第１転送元信号φｓ１が「Ｈ」から「Ｌ」に移行すると、第１転送信号φ１は「Ｌ」になって、発光チップＣ１〜Ｃ４０のφ１端子が「Ｌ」になる。
＜発光チップＣ１＞
ダイオードＤ１は、アノード端子が電流制限抵抗Ｒ１を介して「Ｌ」のφ１端子に接続され、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に接続されている。よって、ダイオードＤ１は、アノード端子およびカソード端子がともに「Ｌ」であるので、第１転送信号線７２が「Ｌ」になる。すると、しきい電圧が−３Ｖであった転送サイリスタＴ１がターンオンして、第１転送信号線７２が−１．５Ｖになる。これにより、ダイオードＤ１のアノード端子が−１．５Ｖになる。このとき、ダイオードＤ１は、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に接続されているので、順バイアスになる。そして、ダイオードＤ１のカソード端子は−２Ｖになる。
ダイオードＤ２のカソード端子は、ダイオードＤ１のカソード端子に接続されているので、電位が−２Ｖになる。すると、ダイオードＤ２は、アノード端子が電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続されているので、順バイアスである。よって、第２転送信号線７３は−１．５Ｖになる。
なお、オン状態の転送サイリスタＴ１には、電流制限抵抗Ｒ１を介して「Ｌ」のφ１端子へ流れる電流と、ダイオードＤ１および電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に流れる電流とを加えた電流が流れる。
すなわち、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、電流制限抵抗Ｒ１を介してφ１端子に接続される電流供給路に電流が流れる電流経路と、ダイオードＤ１および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路に電流が流れる電流経路となる。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、発光サイリスタＬはオフ状態にある。
以下の各時刻では、発光チップＣ１を例として、発光チップＣ１〜Ｃ４０の動作を説明する。なお、時刻ｃは、第２転送制御信号φｇ２の波形を説明するために設けた時刻である。よって、時刻ｃでは発光チップＣ１の状態は変化しない。また、時刻ｄは、第１の実施の形態の図７に示したタイミングチャートと時刻を同じにするために設けられている。よって、時刻ｄでは発光チップＣ１の状態は変化しない。
（３）時刻ｅ
時刻ｅにおいて、第１転送元信号φｓ１および第１転送制御信号φｇ１がともに「Ｌ」から「Ｈ」に移行する。また、第２転送制御信号φｇ２が「Ｌ」から「Ｈ」に移行する。さらに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ３の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第１転送信号φ１およびφ１端子は電位が定まらない浮遊状態になる（図１７では“Ｈｉ”と表記する）。
すなわち、転送部１０１の電流経路は、転送サイリスタＴ１を経由し、ダイオードＤ１および電流制限抵抗Ｒａを介してＶｇａ端子に接続される電流供給路に電流が流れる電流経路となる。よって、転送部１０１に流れる電流が少なくなる。
同様に、第２転送制御信号φｇ２が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ４の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第２転送信号φ２およびφ２端子は電位が定まらない浮遊状態になる。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−１．５Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．５Ｖになる。
時刻ｅの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（４）時刻ｆ
時刻ｆで、点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、オン状態の発光サイリスタＬ１は、アノード端子およびカソード端子がともに「Ｈ」になって、ターンオフして消灯（非点灯）する。
時刻ｆの直後において、転送サイリスタＴ１がオン状態にある。
（５）時刻ｇ
時刻ｇにおいて、第２転送制御信号φｇ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、第２転送元信号φｓ２が「Ｈ」から「Ｌ」に移行する。そして、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送制御信号φｇ２が「Ｈ」から「Ｌ」になるので、スリーステートバッファ回路ＢＵ４の出力である第２転送信号φ２は、第２転送元信号φｓ２となる。よって、時刻ｇで第２転送元信号φｓ２が「Ｈ」から「Ｌ」に移行すると、第２転送信号φ２が「Ｈｉ」から「Ｌ」に移行する。すると、φ２端子が「Ｈｉ」から「Ｌ」になる。ダイオードＤ２は、アノード端子が電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に接続され、カソード端子が−２Ｖになっている。よって、ダイオードＤ２は逆バイアスであるので、ダイオードＤ２は、第２転送信号線７３の電位に影響を及ぼさず、第２転送信号線７３は「Ｌ」になる。
転送サイリスタＴ１はオン状態を維持しているので、ゲート端子Ｇｔ１は「Ｈ」（０Ｖ）、ゲート端子Ｇｔ２は−１．５Ｖであって、転送サイリスタＴ２のしきい電圧は−３Ｖである。よって、転送サイリスタＴ２がターンオンして、第２転送信号線７３が−１．５Ｖになる。そして、ダイオードＤ２は、アノード端子が−１．５Ｖで、カソード端子が−２Ｖであるので、順バイアスになる。
そして、転送サイリスタＴ２には、電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に流れる電流と、ダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に流れる電流を加えた電流が流れる。
なお、転送サイリスタＴ１は、ダイオードＤ１および電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に流れる電流により、オン状態が維持されている。
時刻ｇの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。
（６）時刻ｈ
時刻ｈにおいて、第１転送制御信号φｇ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
第１転送制御信号φｇ１が「Ｈ」から「Ｌ」に移行すると、スリーステートバッファ回路ＢＵ３の出力である第１転送信号φ１は、第１転送元信号φｓ１となる。時刻ｈにおいて、第１転送元信号φｓ１は「Ｈ」であるので、第１転送信号φ１は「Ｈ」となる。
すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が「Ｈ」に向かって急激に変化し、オン状態の転送サイリスタＴ１は、アノード端子およびカソード端子がともに「Ｈ」になって、ターンオフする。
この後、ダイオードＤ１は、カソード端子が電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に接続され、アノード端子が電流制限抵抗Ｒ１を介して「Ｈ」のφ１端子に接続されているので、順バイアスである。よって、ダイオードＤ１のカソード端子の電位は、ダイオードＤ２のカソード端子と接続されているので、−２Ｖになり、第１転送信号線７２は−１．５Ｖになる。
時刻ｈの直後において、転送サイリスタＴ２がオン状態にある。そして、転送サイリスタＴ２は、電流制限抵抗Ｒ２を介して「Ｌ」のφ２端子に流れる電流と、ダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に流れる電流とを加えた電流が流れ、オン状態が維持されている。
（７）時刻ｊ
時刻ｊにおいて、第１転送制御信号φｇ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、第２転送制御信号φｇ２および第２転送元信号φｓ２が「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。
時刻ｅでと同様に、第１転送制御信号φｇ１が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ３の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第１転送信号φ１およびφ１端子は浮遊状態になる。すると、これにより、φ１端子から電流制限抵抗Ｒ１、ダイオードＤ１、電流制限抵抗Ｒａを介してＶｇａ端子に流れる電流が流れなくなる。奇数番号の転送サイリスタＴはいずれもオン状態にないので、第１転送信号線７２も浮遊状態になる。
第２転送制御信号φｇ２が「Ｌ」から「Ｈ」に移行すると、スリーステートバッファ回路ＢＵ４の出力端子はハイインピーダンス状態（「Ｈｉ」）になって、第２転送信号φ２およびφ２端子は電位が定まらない浮遊状態（「Ｈｉ」）になる。
すると、転送サイリスタＴ２には、電流制限抵抗Ｒ２を介してφ２端子へ流れる電流がなくなる。しかし、転送サイリスタＴ２は、ダイオードＤ２および電流制限抵抗Ｒａを介して「Ｌ」のＶｇａ端子に流れる電流により、オン状態が維持される。
このように、電流制限抵抗Ｒ２を介してφ２端子へ流れる電流をなくすことで、転送サイリスタＴ２に流れる電流が小さくなっている。
一方、点灯信号φＩ１が「Ｈ」から「Ｌ」になると、しきい電圧が−１．５Ｖである発光サイリスタＬ２がターンオンして、点灯（発光）する。
時刻ｊの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
（８）時刻ｋ
時刻ｋにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。
すると、オン状態の発光サイリスタＬ２のアノード端子およびカソード端子がともに「Ｈ」になってターンオフして消灯（非点灯）する。
時刻ｋの直後において、転送サイリスタＴ２がオン状態にある。
（９）時刻ｌ
時刻ｌにおいて、第１転送制御信号φｇ１および第１転送元信号φｓ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。なお、時刻ｌにおいて、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
第１転送元信号φｓ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂの転送サイリスタＴ１と同様に、しきい電圧が−３Ｖである転送サイリスタＴ３がターンオンする。
期間Ｔ（３）以降では、転送サイリスタＴおよび発光サイリスタＬの番号が異なるが、期間Ｔ（１）および期間Ｔ（２）で説明した動作の繰り返しとなるので、説明を省略する。
第４の実施の形態でも、第３の実施の形態と同様に、スリーステートバッファ回路ＢＵ３、ＢＵ４の出力端子をハイインピーダンス状態（「Ｈｉ」）と、入力端子に送信された第１転送元信号φｓ１、第２転送元信号φｓ２が出力される状態とに切り替えている。すなわち、転送サイリスタＴをターンオンさせるときには、抵抗値が小さい電流供給路を経由する電流経路により流れる電流を多くし、転送サイリスタＴのオン状態を維持するときには、抵抗値が大きい電流供給経路を経由する電流経路により流れる電流を少なくしている。これにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１の消費電力を抑制している。
また、第４の実施の形態では、第３の実施の形態における発光チップＣにおいて、φａ端子を削除している。よって、第４の実施の形態では、第３の実施の形態に比べ、発光装置６５における信号ライン（配線）の数および発光チップＣに設ける端子の数を抑制している。
第４の実施の形態では、電流供給路は２個としているが、３個以上設けてもよい。また、ダイオードＤ１、Ｄ２はショットキーダイオードとしたが、他の方式のダイオードであってもよい。
［第５の実施の形態］
第１の実施の形態では、回路基板６２において、４０本の点灯信号ライン２０４−１〜２０４−４０を用いていた。第５の実施の形態では、回路基板６２上に設けられる点灯信号ラインの本数を抑制している。このため、第１の実施の形態における発光チップＣにおいて、転送部１０１、発光部１０２に加え、発光サイリスタＬを点灯または非点灯の何れか一方に設定する設定手段の一例としてのセット部１０３を備えている（後述する図１９参照）。なお、転送部１０１の構成は、第１の実施の形態（図８参照）と同様である。
図１８は、第５の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１８（ａ）は発光チップＣの構成を示し、図１８（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。以下では、第１の実施の形態と異なる部分を説明し、同様の部分については説明を省略する。
本実施の形態では、４０個の発光チップＣを２つの発光チップ群（＃ａおよび＃ｂ）に分割している。２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）である。図１８（ｂ）では、発光チップＣａ１〜Ｃａ５と、発光チップＣｂ１〜Ｃｂ５の部分を示している。
はじめに、図１８（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φａ端子、φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφａ端子、φＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。
次に、図１８（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０とを相互に接続する配線が設けられている。
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａと第２転送信号φ２ａと保持信号φａａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂと第２転送信号φ２ｂと保持信号φａｂとを送信する転送信号発生部１２０ｂとを備えている。
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号発生部１５０を備えている。ここでは、発光チップ組を組と略すことがある。
例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、書込信号φＷ２０を送信する。
なお、上述したように、図１８（ｂ）では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と呼ぶ。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号発生部１３０と呼ぶ。
さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号発生部１４０と呼ぶ。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と呼ぶ。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ２０をそれぞれ区別しない場合には書込信号φＷと呼ぶ。
次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０が互いに１８０°回転して向かい合い、発光素子が主走査方向（図１８（ｂ）のＸ方向）に予め定められた間隔で並ぶように、千鳥状に配列されている。
信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、φ２端子に第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａ、φａ端子に保持信号φａａを送信するための保持信号ライン２０７ａが設けられている。第１転送信号φ１ａ、第２転送信号φ２ａ、保持信号φａａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、φ２端子に第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂ、φａ端子に保持信号φａｂを送信するための保持信号ライン２０７ｂが設けられている。第１転送信号φ１ｂ、第２転送信号φ２ｂ、保持信号φａｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光チップＣａ１〜Ｃａ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光チップＣｂ１〜Ｃｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号ライン２０５−１〜２０５−２０が設けられている。
例えば、書込信号ライン２０５−１は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０５−２は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２０５−２０は、発光チップ群＃ａの発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して書込信号φＷ２０を送信する。
以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、保持信号φａａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、保持信号φａｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。
ここで、配線の数について説明する。
第１の実施の形態のように、発光装置６５の発光チップＣを発光チップ群および発光チップ組に分けない場合には、図４に示したように、点灯信号φＩ１〜φＩ４０は、発光チップＣ毎に送信されるため、発光チップＣの数が４０個のとき、４０本の点灯信号ライン２０４−１〜２０４−４０が必要であった。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、保持信号ライン２０７、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線の数は４５本となる。
また、点灯信号ライン２０４−１〜２０４−４０は、発光サイリスタＬに点灯のための電流を送信するため、抵抗が小さいことを要する。よって、点灯信号ライン２０４−１〜２０４−４０には、幅の広い配線が必要になる。このため、第１の実施の形態では、発光装置６５の回路基板６２の面積が大きくなってしまう。
第５の実施の形態では、図１８（ｂ）に示すように、発光チップ群の数を２としているので、点灯信号ライン２０４ａ、２０４ｂの２本となる。さらに、第１転送信号ライン２０１ａおよび２０１ｂ、第２転送信号ライン２０２ａおよび２０２ｂ、保持信号ライン２０７ａおよび２０７ｂ、電源ライン２００ａ、２００ｂに加え、許可信号ライン２０３ａ、２０３ｂ、書込信号ライン２０５−１〜２０５−２０が必要になる。よって、本実施の形態では、発光装置６５に設ける配線の数は３２本となる。
第５の実施の形態では、配線の数は、第１の実施の形態に比べ３／４になる。
さらに、第５の実施の形態では、電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂの２本に削減される。後述するように、書込信号ライン２０５−１〜２０５−２０はショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…のカソード端子に与えられ、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…を順バイアスまたは順バイアスでない状態に設定するためのものである。よって、書込信号ライン２０５−１〜２０５−２０には大きな電流が流れない。したがって、書込信号ライン２０５−１〜２０５−２０に幅の広い配線を要しない。このことから、第５の実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。
図１９は、第５の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。
ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図１９において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ２０およびＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。
なお、入力端子（φａ端子、φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）は、図１８（ａ）に示した位置とは異なっているが、説明の便宜上、図中左端に示した。なお、第１の実施の形態と異なるものを説明し、同様なものについては同じ符号を付して説明を省略する。
図１９では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の詳細な部分を説明する。
転送信号発生部１２０ａは、発光チップ群＃ａに第１転送信号φ１ａ、第２転送信号φ２ａ、保持信号φａａを送信するためのバッファ回路ＢＵ１ａ、ＢＵ２ａ、ＢＵａを備えている。図示しないが、転送信号発生部１２０ｂは、発光チップ群＃ｂに第１転送信号φ１ｂ、第２転送信号φ２ｂ、保持信号φａｂを送信するためのバッファ回路ＢＵ１ｂ、ＢＵ２ｂ、ＢＵｂを備えている。
点灯信号発生部１４０ａは、発光チップ群＃ａに点灯信号φＩａを送信するためのバッファ回路ＢＵＩａを備えている。図示しないが、点灯信号発生部１４０ｂは、発光チップ群＃ｂに点灯信号φＩｂを送信するためのバッファ回路ＢＵＩｂを備えている。
書込信号発生部１５０は、書込信号φＷ１〜φＷ２０を送信するためのバッファ回路ＢＵＷ１〜ＢＵＷ２０を備えている。
さらに、許可信号発生部１３０ａは、発光チップ群＃ａに許可信号φＥａを送信するためのバッファ回路ＢＵＥａを備えている。図示しないが、許可信号発生部１３０ｂは、発光チップ群＃ｂに許可信号φＥｂを送信するためのバッファ回路ＢＵＥｂを備えている。
図１９では、転送信号発生部１２０ａ、許可信号発生部１３０ａ、点灯信号発生部１４０ａ、書込信号発生部１５０内の書込信号φＷ１に関連するバッファ回路ＢＵＷ１の部分のみを示している。
バッファ回路ＢＵ１ａ、ＢＵ１ｂ、ＢＵ２ａ、ＢＵ２ｂ、ＢＵａ、ＢＵｂ、ＢＵＩａ、ＢＵＩｂ、ＢＵＥａ、ＢＵＥｂ、ＢＵＷ１〜ＢＵＷ２０は、それぞれの信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、保持信号φａａ、φａｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、書込信号φＷ１〜φＷ２０）を発光チップ群＃ａ（Ｃａ１〜Ｃａ２０）と発光チップ群＃ｂ（Ｃｂ１〜Ｃｂ２０）とに送信する能力（駆動能力）を高めるために設けられている。よって、バッファ回路ＢＵ１ａ、ＢＵ１ｂ、ＢＵ２ａ、ＢＵ２ｂ、ＢＵａ、ＢＵｂ、ＢＵＩａ、ＢＵＩｂ、ＢＵＥａ、ＢＵＥｂ、ＢＵＷ１〜ＢＵＷ２０のそれぞれの入力端子に入力された信号が、それぞれの出力端子から送信される。
発光チップＣａ１（Ｃ）の発光サイリスタＬ１、Ｌ２、Ｌ３、…を含んで構成される発光部１０２、転送サイリスタＴ１、Ｔ２、Ｔ３、…および保持サイリスタＳ１、Ｓ２、Ｓ３、…を含んで構成される転送部１０１は、第１の実施の形態と同様である。よって、説明を省略する。
第５の実施の形態における発光チップＣａ１（Ｃ）は、上記の転送部１０１、発光部１０２に加え、発光チップＣを選択して、書込（点灯）を許可するセット部１０３を備えている。
セット部１０３は、保持サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、同じくショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…、接続抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、接続抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３、…、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…のそれぞれを区別しないときは、接続抵抗Ｒｓ、ショットキー型許可ダイオードＳＤｅ、ショットキー型書込ダイオードＳＤｗと表記する。ここでは、ショットキー型許可ダイオードＳＤｅとショットキー型書込ダイオードＳＤｗとを区別したが、区別する必要はない。
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…と同様に、接続抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３、…、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…も、図中左側から番号順に配列されている。
保持サイリスタＳのゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続抵抗Ｒｓ１、Ｒｓ２、Ｒｓ３、…を介して接続されている。
ショットキー型書込ダイオードＳＤｗのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込信号φＷ１〜φＷ２０のいずれかが送信されるφＷ端子に接続されている。なお、発光チップＣａ１のφＷ端子には、書込信号ライン２０５−１（図１８参照）が接続され、書込信号φＷ１が送信される。
ショットキー型書込ダイオードＳＤｗのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。
同様に、ショットキー型許可ダイオードＳＤｅのカソード端子は、許可信号線７６に接続されている。そして、許可信号線７６は、許可信号φＥａまたはφＥｂのいずれかが送信されるφＥ端子に接続されている。なお、発光チップＣａ１のφＥ端子には、許可信号ライン２０３ａ（図１８参照）が接続され、許可信号φＥａが送信される。
ショットキー型許可ダイオードＳＤｅのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。
第５の実施の形態における発光チップＣａ１（Ｃ）は、第１の実施の形態の発光チップＣ１（Ｃ）（図６参照）と同様に構成されるので、第５の実施の形態における発光チップＣの平面レイアウト図および断面図を省略する。なお、ショットキー型書込ダイオードＳＤｗおよびショットキー型許可ダイオードＳＤｅのカソード電極は、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上にショットキー接合するショットキー電極を設けることで構成される。
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
発光装置６５は、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図１８参照）。
図１８に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ２０と発光チップＣｂ１〜Ｃｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、保持信号φａａ、点灯信号φＩａ、許可信号φＥａが共通に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並列に駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、保持信号φａｂ、点灯信号φＩｂ、許可信号φＥｂが共通に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並列に駆動される。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａの一つの発光チップＣと発光チップ群＃ｂの一つの発光チップＣとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、２０個の書込信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
発光チップ群＃ａの発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれ足りる。同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＣａ１とＣｂ１とが属する発光チップ組＃１を説明すれば足りる。
＜セット部１０３の動作＞
発光装置６５の動作を説明する前に、ショットキー型書込ダイオードＳＤｗおよびショットキー型許可ダイオードＳＤｅの動作を説明する。
ショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅ、接続抵抗Ｒｓは、３入力ＡＮＤ回路ＡＮＤを構成する。
３入力ＡＮＤ回路ＡＮＤを、図１９において一点鎖線で囲って示すショットキー型書込ダイオードＳＤｗ１、ショットキー型許可ダイオードＳＤｅ１、接続抵抗Ｒｓ１で説明する。
３入力ＡＮＤ回路ＡＮＤは、接続抵抗Ｒｓ１の一方の端子であるＯ端子に、ショットキー型書込ダイオードＳＤｗ１のアノード端子およびショットキー型許可ダイオードＳＤｅ１のアノード端子が接続されて構成されている。そして、接続抵抗Ｒｓ１の他方の端子であるＰ端子が転送サイリスタＴ１のゲート端子Ｇｔ１および保持サイリスタＳ１のゲート端子Ｇｓ１に接続されている。ショットキー型書込ダイオードＳＤｗ１のカソード端子であるＱ端子が書込信号線７４に接続され、ショットキー型許可ダイオードＳＤｅ１のカソード端子であるＺ端子が許可信号線７６に接続されている。前述したように、書込信号線７４はφＷ端子に、許可信号線７６はφＥ端子に接続されている。なお、転送サイリスタＴ１のゲート端子Ｇｔ１と保持サイリスタＳ１のゲート端子Ｇｓ１とは接続されているので、ゲート端子Ｇｔ１と略す。
接続抵抗Ｒｓ１のＯ端子は発光サイリスタＬ１のゲート端子Ｇｌ１に接続されている。
そして、Ｐ端子、Ｑ端子、Ｚ端子が入力端子となり、Ｏ端子が出力端子となっている。後述するように、Ｐ端子、Ｑ端子、Ｚ端子のすべての電位（信号）が「Ｈ」（０Ｖ）になったとき、Ｏ端子の電位（信号）が「Ｈ」（０Ｖ）になる。よって、３入力ＡＮＤ回路ＡＮＤは、３入力のＡＮＤとして働く。
表１は、接続抵抗Ｒｓ１のＰ端子の電位（Ｇｔ（Ｐ）と表記する。）が「Ｈ」（０Ｖ）であるとき、φＷ端子（３入力ＡＮＤ回路ＡＮＤのＱ端子）の電位（φＷ（Ｑ）と表記する。）およびφＥ端子（３入力ＡＮＤ回路ＡＮＤのＺ端子）の電位（φＥ（Ｚ）と表記する。）と、Ｏ端子の電位（Ｇｌ（Ｏ）と表記する。）との関係を説明する表である。
すなわち、φＷ（Ｑ）とφＥ（Ｚ）とがともに、「Ｈ」（０Ｖ）であると、３入力ＡＮＤ回路ＡＮＤはＡＮＤとして働いて、Ｇｌ（Ｏ）が「Ｈ」（０Ｖ）になる。しかし、φＷ（Ｑ）とφＥ（Ｚ）とのいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１またはショットキー型許可ダイオードＳＤｅ１のいずれか一方または両方が順バイアスになり、Ｇｌ（Ｏ）は「Ｌ」（−３．３Ｖ）にショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を加えた−２．８Ｖになる。
Figure 0005664096
表２は、接続抵抗Ｒｓ１のＰ端子の電位（Ｇｔ（Ｐ）と表記する。）が−１．５Ｖであるとき、φＷ（Ｑ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
Ｇｔ（Ｐ）が−１．５Ｖであるので、φＷ（Ｑ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１およびショットキー型許可ダイオードＳＤｅ１はともに逆バイアスとなる。このため、φＷ（Ｑ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）である影響はＧｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）は、Ｇｔ（Ｐ）の−１．５Ｖになる。
そして、φＷ（Ｑ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１またはショットキー型許可ダイオードＳＤｅ１のいずれか一方または両方が順バイアスになり、Ｇｌ（Ｏ）は「Ｌ」（−３．３Ｖ）にショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を加えた−２．８Ｖになる。
Figure 0005664096
表３は、接続抵抗Ｒｓ１のＰ端子の電位（Ｇｔ（Ｐ）と表記する。）が−３Ｖであるとき、φＷ（Ｑ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
すなわち、Ｇｔ（Ｐ）が−３Ｖであるので、φＷ（Ｑ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１とショットキー型許可ダイオードＳＤｅ１とはともに逆バイアスになる。このため、φＷ（Ｑ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）である影響は、Ｇｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｐ）の電位である−３Ｖになる。
そして、φＷ（Ｑ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）になっても、Ｇｔ（Ｐ）との電位差が、ショットキー接合の順方向電位Ｖｓ（０．５Ｖ）より絶対値において小さいので、ショットキー型書込ダイオードＳＤｗ１およびショットキー型許可ダイオードＳＤｅ１はいずれも順バイアスにならず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｐ）の電位である−３Ｖになる。
すなわち、３入力ＡＮＤ回路ＡＮＤのＰ端子の電位（Ｇｔ（Ｐ））が「Ｌ」（−３．３Ｖ）にショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を加えた値である−２．８Ｖより低い場合は、φＷ（Ｑ）およびφＥ（Ｚ）の電位の変化に無関係に、Ｇｌ（Ｏ）の電位はＧｔ（Ｐ）の電位となる。
Figure 0005664096
＜タイミングチャート＞
図２０は、第５の実施の形態における発光装置６５および発光チップＣａ１、Ｃｂ１の動作を説明するためのタイミングチャートである。図２０では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）のタイミングチャートも示している。そして、図２０では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯制御の部分を示している。
そして、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯とした。
以下では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）の動作を中心に説明する。
図２０において、時刻ａから時刻ｘへとアルファベット順に時刻が経過するとする。なお、ここでの時刻ａから時刻ｘは、第１から第４の実施の形態で示した時刻ａから時刻ｎと異なっている。
発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１は、時刻ｂから時刻ｏの期間Ｔａ（１）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ２は、時刻ｏから時刻ｔの期間Ｔａ（２）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ３は、時刻ｔから時刻ｖの期間Ｔａ（３）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ４は、時刻ｖから時刻ｘの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｉから時刻ｓの期間Ｔｂ（１）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ２は、時刻ｓから時刻ｕの期間Ｔｂ（２）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ２０）および期間Ｔａ（１）における保持信号φａａを除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｂから時刻ｏまでの期間Ｔａ（１）のみを説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第１転送信号φ１ａ、第２転送信号φ２ａ、保持信号φａａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１ａは、期間Ｔａ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行し、期間Ｔａ（１）の終了時刻ｏで「Ｈ」を維持している。
第２転送信号φ２ａは、期間Ｔａ（１）の開始時刻ｂで「Ｈ」であって、期間Ｔａ（１）の終了時刻ｏで「Ｈ」から「Ｌ」に移行する。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。
第１の実施の形態と同様に、第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図１９に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを設定する。
保持信号φａａは、期間Ｔａ（１）の開始時刻ｂで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、期間Ｔａ（１）の終了時刻ｏで「Ｌ」を維持している。なお、期間Ｔａ（１）は、発光装置６５が動作を開始する期間であるため、保持信号φａａの波形は、期間Ｔａ（２）以降において繰り返す波形になっていない。
保持信号φａａが期間Ｔａ（２）以降において繰り返す波形であるためには、保持信号φａａは、図２０中に破線で示すように、期間Ｔａ（１）の開始時刻ｂで「Ｌ」であって、時刻ｃで「Ｌ」から「Ｈ」に移行し、時刻ｄで「Ｈ」から「Ｌ」に移行し、期間Ｔａ（１）の終了時刻ｏで「Ｌ」を維持する波形であることを要する。
許可信号φＥａは、時刻ｂで「Ｌ」であって、時刻ｆで「Ｌ」から「Ｈ」に移行し、時刻ｊで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔａ（１）の終了時刻ｏで「Ｌ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬの点灯可能な状態に設定する。
点灯信号φＩａは、期間Ｔａ（１）の開始時刻ｂで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、期間Ｔａ（１）の終了時刻ｏにおいて、「Ｌ」を維持している。
点灯信号φＩａは、発光サイリスタＬに点灯（発光）のための電流を供給する信号である。
書込信号φＷ１は、期間Ｔａ（１）の開始時刻ｂで「Ｌ」であって、時刻ｇで「Ｌ」から「Ｈ」に移行し、時刻ｈで「Ｈ」から「Ｌ」に移行する。さらに、時刻ｍで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」を維持する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｈ」になる期間が２つある。
そして、書込信号φＷ１と許可信号φＥａとの関係を見ると、書込信号φＷ１は許可信号φＥａが「Ｈ」である時刻ｆから時刻ｊまでの期間に含まれる時刻ｇから時刻ｈまでの期間おいて「Ｈ」になっている。
一方、書込信号φＷ１と、許可信号φＥａに対して位相が１８０°ずれて送信される許可信号φＥｂとの関係を見ると、書込信号φＷ１は期間Ｔｂ（１）における許可信号φＥｂが「Ｈ」である時刻ｌから時刻ｑまでの期間に含まれる時刻ｍから時刻ｎまでの期間おいて「Ｈ」になっている。
すなわち、期間Ｔａ（１）において、書込信号φＷ１が最初に「Ｈ」となる期間（時刻ｇから時刻ｈ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、書込信号φＷ１が後に「Ｈ」となる期間（時刻ｍから時刻ｎ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。
このため、許可信号φＥａが「Ｈ」である期間（時刻ｆから時刻ｊ）は、書込信号φＷ１の発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｈ」となる期間（時刻ｍから時刻ｎ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｈ」である期間（時刻ｌから時刻ｑ）は、書込信号φＷ１の発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｈ」となる期間（時刻ｇから時刻ｈ）と重ならないように設定されている。
後述するように、発光サイリスタＬは、許可信号φＥと書込信号φＷとがともに「Ｈ」にあるとき、点灯状態に移行する。よって、許可信号φＥおよび書込信号φＷの波形は、図２０では許可信号φＥが書込信号φＷより先に「Ｌ」から「Ｈ」に移行するが、書込信号φＷが許可信号φＥより先に「Ｌ」から「Ｈ」に移行してもよい。
では、図１８および図１９を参照しつつ、図２０に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。なお、第１の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。
（１）時刻ａ（初期状態）
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。これにより、発光チップＣのそれぞれの電源線７１は「Ｌ」に設定される（図１８参照）。
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図１８参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ２端子に接続されている第２転送信号線７３も「Ｈ」になる（図１９参照）。
さらに、信号発生回路１１０の転送信号発生部１２０は保持信号φａａおよびφａｂを「Ｈ」に設定する。すると、保持信号ライン２０７ａおよび２０７ｂが「Ｈ」になる（図１８参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφａ端子が「Ｈ」になる。電流制限抵抗Ｒａを介してφａ端子に接続されている保持信号線７７も「Ｈ」になる（図１９参照）。
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図１８参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になる。φＥ端子に接続されている許可信号線７６も「Ｈ」になる（図１９参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｈ」に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図１８参照）。これにより、発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図１９参照）。
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５−１〜２０５−２０が「Ｈ」になる（図１８参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる。φＷ端子に接続されている書込信号線７４も「Ｈ」になる（図１９参照）。
次に、図１９を参照しつつ、図２０に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
＜発光チップＣａ１＞
転送サイリスタＴ、保持サイリスタＳ、発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
保持サイリスタＳのカソード端子は、「Ｈ」の保持信号線７７に接続されている。よって、保持サイリスタＳも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード端子およびカソード端子はともに「Ｈ」であるためオフ状態にある。
図１９中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、第１の実施の形態と同様に、スタートダイオードＤｘ０のカソード端子に接続されている。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＤｘ０のアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＤｘ０は順バイアスであり、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が−１．５Ｖになると、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が−１．５Ｖで、カソード端子が電源線抵抗Ｒｇｘ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、３以上の番号のゲート端子Ｇｔの電位は、電源線７１の電位である「Ｌ」（−３．３Ｖ）になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｓに接続されているので、ゲート端子Ｇｓの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、保持サイリスタＳのしきい電圧はゲート端子Ｇｔ、Ｇｓの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、保持サイリスタＳ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、保持サイリスタＳ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、保持サイリスタＳのしきい電圧は−４．８Ｖとなっている。
＜発光チップＣｂ１＞
発光チップＣｂ１においても、発光チップＣａ１と同じであるので、説明を省略する。
（２）時刻ｂ
＜発光装置６５＞
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５、すなわち発光チップ群＃ａ（Ｃａ１〜Ｃａ２０）が動作状態に入る。
＜発光チップＣａ１＞
第１転送信号φ１ａが「Ｈ」から「Ｌ」に移行すると、φ１端子および電流制限抵抗Ｒ１を介して、第１転送信号線７２が、「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。そして、第１転送信号線７２が−１．５Ｖになる。
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）になる。これにより、保持サイリスタＳ１はしきい電圧が−１．５Ｖになる。また、転送サイリスタＴ２はしきい電圧が−３Ｖになる。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
時刻ｃは、前述したように、保持信号φａａの波形を説明するために設けた時刻であるため、発光チップＣａ１、Ｃｂ１の状態は変化しない。
（３）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される保持信号φａａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
φａ端子が「Ｈ」から「Ｌ」に移行し、電流制限抵抗Ｒａを介して保持信号線７７が「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−１．５Ｖである保持サイリスタＳ１がターンオンする。
よって、時刻ｄの直後においては、転送サイリスタＴ１、保持サイリスタＳ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
（４）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩａが「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
第１転送信号φ１ａが「Ｌ」から「Ｈ」に移行すると、φ１端子が「Ｌ」から「Ｈ」に移行し、電流制限抵抗Ｒ１を介して第１転送信号線７２も「Ｌ」から「Ｈ」になる。すると、オン状態の転送サイリスタＴ１は、アノード端子およびカソード端子がともに「Ｈ」（０Ｖ）となるので、ターンオフする。
なお、ゲート端子Ｇｔ１（Ｇｓ１）は、保持サイリスタＳ１がオン状態にあるので、「Ｈ」（０Ｖ）に維持されている。すなわち、第１の実施の形態と同様に、維持電流が小さい保持サイリスタＳをターンオンさせたのち、維持電流が大きい転送サイリスタＴをターンオフにしているので、転送部１０１における電力の消費を抑制している。
一方、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩおよびφＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌ」に移行する。しかし、時刻ｅでは、ゲート端子Ｇｔ１が０Ｖであっても、許可信号φＥａは「Ｌ」、書込信号φＷ１は「Ｌ」である。よって、ゲート端子Ｇｌ１は表１から−２．８Ｖで、発光サイリスタＬ１のしきい電圧は−４．３Ｖである。したがって、発光サイリスタＬ１はターンオンしない。
ちなみに、ゲート端子Ｇｔ２は−１．５Ｖであるので、表２から、ゲート端子Ｇｌ２は−２．８Ｖとなって、発光サイリスタＬ２のしきい電圧も−４．３Ｖである。同様に、ゲート端子Ｇｔ３は−３Ｖであるので、表３から、ゲート端子Ｇｌ３は−３Ｖとなって、発光サイリスタＬ３のしきい電圧は−４．５Ｖとなる。４以上の番号の発光サイリスタＬのしきい電圧は−４．８Ｖとなる。よって、２以上の番号の発光サイリスタＬもターンオンしない。
時刻ｅの直後において、保持サイリスタＳ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
（５）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａに送信される許可信号φＥａが「Ｌ」から「Ｈ」に移行する。
＜発光チップＣａ１＞
許可信号φＥａが「Ｌ」から「Ｈ」に移行すると、φＥ端子が「Ｌ」から「Ｈ」に移行し、許可信号線７６が「Ｌ」から「Ｈ」になる。
しかし、表１に示すようにゲート端子Ｇｌ１は−２．８Ｖであって、発光サイリスタＬ１のしきい電圧は−４．３Ｖのままである。よって、点灯信号φＩａが「Ｌ」であっても、発光サイリスタＬ１はターンオンしない。他の発光サイリスタＬについても同様である。
よって、時刻ｆの直後において、保持サイリスタＳ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
（６）時刻ｇ
時刻ｇにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
前述したように、発光チップＣａ１の許可信号φＥａは、時刻ｆにおいて、「Ｈ」に移行している。許可信号φＥａおよび書込信号φＷ１がともに「Ｈ」になるので、表１に示したように、ゲート端子Ｇｌ１は「Ｈ」（０Ｖ）になって、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。
同様に、表２に示したように、ゲート端子Ｇｌ２は−１．５Ｖになって、発光サイリスタＬ２のしきい電圧が−３Ｖになる。
時刻ｅにおいて点灯信号φＩａは「Ｌ」（−３．３Ｖ）であるので、しきい電圧が−３Ｖの発光サイリスタＬ２よりしきい電圧が−１．５Ｖと高い発光サイリスタＬ１がターンオンする。なお、発光サイリスタＬ１がターンオンして点灯信号線７５が−１．５Ｖになるので、しきい電圧が−３Ｖの発光サイリスタＬ２はターンオンしない。
時刻ｇの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。許可信号φＥｂは、「Ｈ」を維持している。そして、ゲート端子Ｇｔ１の電位は、時刻ａで説明した発光チップＣａ１と同様に、−１．５Ｖになっている。
すると、表２に示すように、発光サイリスタＬ１のゲート端子Ｇｌ１は、−２．８Ｖとなり、発光サイリスタＬ１のしきい電圧は−４．３Ｖとなる。しかし、点灯信号φＩｂは「Ｈ」であるので、発光サイリスタＬ１はターンオンしない。同様に、他の発光サイリスタＬもターンオンしない。
（７）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
前述したように、許可信号φＥａは「Ｈ」で、書込信号φＷ１が「Ｌ」であるので、表１に示したように、ゲート端子Ｇｌ１は−２．８Ｖになって、発光サイリスタＬ１のしきい電圧も−４．３Ｖに戻る。他の発光サイリスタＬについても同様である。
しかし、点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｈの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、初期状態に戻る。
（８）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２が−１．５Ｖになる。
時刻ｉの直後において、転送サイリスタＴ１がオン状態にある。
つまり、発光チップＣｂ１は、発光チップＣａ１の動作をシフトしたタイミング（位相が１８０°ずれた関係）で動作する。
（９）時刻ｊ
時刻ｊにおいて、発光チップ群＃ａに送信される許可信号φＥａが「Ｈ」から「Ｌ」に移行する。また、発光チップ群＃ｂに送信される保持信号φａｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号φＥａが「Ｈ」から「Ｌ」に移行すると、表１に示すように、ゲート端子Ｇｌ１は−２．８Ｖになる。そして、発光サイリスタＬ１のしきい電圧は−４．３Ｖである。しかし、点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持する。
時刻ｊの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｄにおける発光チップＣａ１と同様に、φａ端子が「Ｈ」から「Ｌ」に移行し、電流制限抵抗Ｒａを介して保持信号線７７が「Ｈ」から「Ｌ」に移行する。これにより、しきい電圧が−１．５Ｖである保持サイリスタＳ１がターンオンする。
よって、時刻ｊの直後においては、転送サイリスタＴ１、保持サイリスタＳ１がオン状態にある。
（１０）時刻ｋ
時刻ｋにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが「Ｌ」から「Ｈ」に移行するとともに、点灯信号φＩｂが「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｊの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣａ１における時刻ｅと同様であるので詳細な説明を省略する。すなわち、転送サイリスタＴ１がターンオフする。
時刻ｋの直後において、保持サイリスタＳ１がオン状態にある。
（１１）時刻ｌ
時刻ｌにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」から「Ｈ」に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｊの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１における時刻ｆと同様であるので詳細な説明を省略する。
時刻ｌの直後において、保持サイリスタＳ１がオン状態にある。
（１２）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。並行して、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２も、「Ｌ」から「Ｈ」に移行する。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｌ」から「Ｈ」に移行するが、許可信号φＥａは「Ｌ」である。発光サイリスタＬのゲート端子Ｇｌの電位は、表１から表３に示したようになる。しかし、点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｍの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｇの発光チップＣａ１と同様に、ゲート端子Ｇｌの電位が表１から表３に示したようになる。そして、発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｍの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（１３）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」から「Ｌ」に移行する。並行して、発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂの発光チップＣｂ２とが構成する発光チップ組＃２に送信される書込信号φＷ２も、「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
許可信号φＥａは「Ｌ」で、書込信号φＷ１が「Ｌ」であるので、発光サイリスタＬのゲート端子Ｇｌの電位は、表１から表３に示したようになる。しかし、点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｎの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｈの発光チップＣａ１と同様に、ゲート端子Ｇｌの電位が表１から表３に示したようになる。点灯信号φＩｂは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｎの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（１４）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが「Ｈ」から「Ｌ」に移行する。時刻ｏにおいて、発光チップＣａ１の発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光チップＣａ１の発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
＜発光チップＣａ１＞
時刻ｂでの転送サイリスタＴ１と同様に、しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。
なお、点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｏの直後において、転送サイリスタＴ２、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号には変化がないので、時刻ｎの直後の状態が維持される。
（１５）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される保持信号φａａが「Ｌ」から「Ｈ」に移行する。
＜発光チップＣａ１＞
オン状態の保持サイリスタＳ１は、アノード端子およびカソード端子がともに「Ｈ」になるので、ターンオフする。
点灯信号φＩａは「Ｌ」を維持しているので、発光サイリスタＬ１はオン状態を維持している。
時刻ｐの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号には変化がないので、時刻ｎの直後の状態が維持される。
（１６）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される保持信号φａａが「Ｈ」から「Ｌ」に移行する。また、発光チップ群＃ａに送信される点灯信号φＩａが「Ｌ」から「Ｈ」に移行する。さらに、発光チップ群＃ｂに送信される許可信号φＥｂが「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
時刻ｄにおける保持サイリスタＳ１と同様に、保持信号φａａが「Ｈ」から「Ｌ」に移行すると、しきい電圧が−３Ｖである保持サイリスタＳ２がターンオンする。
一方、点灯信号φＩａが「Ｌ」から「Ｈ」に移行すると、オン状態の発光サイリスタＬ１は、アノード端子およびカソード端子がともに「Ｈ」になって、発光サイリスタＬ１がターンオフする。
時刻ｑの直後において、転送サイリスタＴ２、保持サイリスタＳ２がオン状態にある。
＜発光チップＣｂ１＞
許可信号φＥｂが「Ｈ」から「Ｌ」に移行すると、表１から表３に示すように、ゲート端子Ｇｌの電位が設定される。
時刻ｑの直後において、保持サイリスタＳ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
（１７）時刻ｒ
時刻ｒにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが「Ｌ」から「Ｈ」に移行するとともに、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」から「Ｌ」に移行する。
＜発光チップＣａ１＞
第２転送信号φ２ａが「Ｌ」から「Ｈ」に移行すると、時刻ｅにおける転送サイリスタＴ１と同様に、転送サイリスタＴ２がターンオフする。
一方、点灯信号φＩａが「Ｈ」から「Ｌ」に移行しても、発光サイリスタＬ２のしきい電圧は、−４．３Ｖであるので、ターンオンしない。
時刻ｒの直後において、保持サイリスタＳ２がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号には変化がないので、時刻ｑの直後の状態が維持される。
時刻ｒ以降は、時刻ｅからの状態が繰り返すことになる。よって、詳細な説明を省略する。
なお、発光チップ組＃１と＃２とで示したように、発光チップ組＃１〜＃２０は並行して動作する。
そして、発光サイリスタＬを点灯させないで消灯のままとするときは、例えば時刻ｇでの書込信号φＷ２のように、書込信号φＷを「Ｌ」から「Ｈ」に移行させることなく、「Ｌ」に維持すればよい。
以上説明したように、第５の実施の形態では、第１の実施の形態と同様に、転送サイリスタＴをターンオンさせるときには、転送部１０１に流れる電流を多くし、転送サイリスタＴのゲート端子Ｇｔの電位を維持するときには、転送サイリスタＴの替わりに、保持サイリスタＳをオン状態にして、転送部１０１に流れる電流を少なくしている。ゲート端子Ｇｌ（Ｇｓ）の電位を「Ｈ」（０Ｖ）に維持する役割を、維持電流の小さい保持サイリスタＳに置き換えている。
すなわち、抵抗値が小さい電流経路と抵抗値が大きい電流経路とを切り替えることにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１の消費電力を抑制している。
第５の実施の形態で示した転送部１０１は第１の実施の形態と同じであるが、第５の実施の形態の転送部１０１に第２〜第４の実施の形態で示した転送部１０１を用いてもよい。
［第６の実施の形態］
第６の実施の形態は、発光チップＣあたり複数の発光サイリスタＬを並行して点灯させうる。このため、第１の実施の形態における転送部１０１、発光部１０２に加え、発光サイリスタＬを点灯または非点灯の何れか一方に設定する設定手段の一例としてのラッチ部１０４を備えている。
第６の実施の形態では、発光装置６５の回路基板６２上の信号発生回路１１０、回路基板６２上の配線、発光チップＣの構成が、第１の実施の形態と異なっている。ただし、発光装置６５は、第１の実施の形態と同様に、回路基板６２上に、信号発生回路１１０と４０個の発光チップＣ１〜Ｃ４０とを備えている（後述する図２１参照）。
図２１は、第６の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図２１（ａ）は発光チップＣの構成を示し、図２１（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。
はじめに、図２１（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、φａ端子、φｍ端子、φＩ端子、Ｖｇａ端子）を備えている。これらの端子は、基板８０の一端部からＶｇａ端子、φ２端子、φｍ端子の順に設けられ、基板８０の他端部からφａ端子、φＩ端子、φ１端子の順に設けられている。そして、発光部１０２は、φｍ端子とφ１端子との間に設けられている。
図２１（ｂ）に示す発光装置６５の回路基板６２には、図４に示した第１の実施の形態と同様に、信号発生回路１１０および発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線が設けられている。
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０は、第１の実施の形態と同様に、基準電位Ｖｓｕｂを供給する基準電位供給部１６０、電源電位Ｖｇａを供給する電源電位供給部１７０、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に共通に、第１転送信号φ１と第２転送信号φ２とを共通に送信する転送信号発生部１２０を備えている。
また、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に共通に、第１転送信号φ１、第２転送信号φ２、保持信号φａを送信する転送信号発生部１２０を備えている。さらに、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に共通に、点灯信号φＩを電流駆動で送信する点灯信号発生部１４０を備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０毎に記憶信号φｍ１〜φｍ４０を送信する記憶信号発生部１８０を備えている。
なお、記憶信号φｍ１〜φｍ４０をそれぞれ区別しないときは記憶信号φｍと呼ぶ。
発光チップＣ１〜Ｃ４０の回路基板６２上の配列は、第１の実施の形態と同様である。
信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線について説明する。基準電位供給部１６０から基準電位Ｖｓｕｂが供給される電源ライン２００ａおよび電源電位Ｖｇａが供給される電源ライン２００ｂ、転送信号発生部１２０から第１転送信号φ１を送信する第１転送信号ライン２０１および第２転送信号φ２を送信する第２転送信号ライン２０２、保持信号φａを送信する保持信号ライン２０７については、第１の実施の形態と同様であるので説明を省略する。
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から発光チップＣ１〜Ｃ４０のφＩ端子に接続され、点灯信号φＩを共通に送信する点灯信号ライン２０４が設けられている。なお、第１の実施の形態と異なって、φＩ端子と点灯信号ライン２０４との間に、電流制限抵抗ＲＩを設けていない。
ここでは、すべての発光チップＣ１〜Ｃ４０に共通に１つの点灯信号φＩを送信したが、第１の実施の形態と同様に、発光チップＣ１〜Ｃ４０のそれぞれに１つの点灯信号φＩを送信してもよく、発光チップＣ１〜Ｃ４０を複数の発光チップのグループに分けて、発光チップのグループ毎に点灯信号φＩを送信してもよい。
そして、回路基板６２には、信号発生回路１１０の記憶信号発生部１８０から、発光チップＣ１〜Ｃ４０のそれぞれのφｍ端子に個別に記憶信号φｍ１〜φｍ４０を送信する４０本の記憶信号ライン２０６−１〜２０６−４０が設けられている。
図２２は、第６の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＣの回路構成を説明するための等価回路図である。ここでは、発光チップＣ１を例に発光チップＣを説明する。そこで、図２２において、発光チップＣを発光チップＣ１（Ｃ）と表記する。
なお、入力端子（φ１端子、φ２端子、φａ端子、φｍ端子、φＩ端子、Ｖｇａ端子）は、図２１（ａ）に示した位置とは異なっているが、説明の便宜上、図中左端に示した。なお、第１の実施の形態と異なるものを説明し、同様なものについては同じ符号を付して説明を省略する。
図２２では、信号発生回路１１０の構成をより詳細に示している。まず、信号発生回路１１０の詳細な部分を説明する。
転送信号発生部１２０は、第１の実施の形態と同様に、発光チップＣ１〜Ｃ４０に第１転送信号φ１、第２転送信号φ２、保持信号φａを送信するためのバッファ回路ＢＵ１、ＢＵ２、ＢＵａを備えている。
点灯信号発生部１４０は、発光チップＣ１〜Ｃ４０に点灯信号φＩを送信するためのバッファ回路ＢＵＩを備えている。
記憶信号発生部１８０は、記憶信号φｍ１〜φｍ４０を送信するためのバッファ回路ＢＵｍ１〜ＢＵｍ４０を備えている。
図２２では、転送信号発生部１２０、点灯信号発生部１４０、記憶信号発生部１８０の内の記憶信号φｍ１に関連するバッファ回路ＢＵｍ１の部分を示している。
バッファ回路ＢＵ１、ＢＵ２、ＢＵａ、ＢＵＩ、ＢＵｍ１〜ＢＵｍ４０は、それぞれの信号（第１転送信号φ１、第２転送信号φ２、保持信号φａ、点灯信号φＩ、記憶信号φｍ１〜φｍ４０）を発光チップＣ１〜Ｃ４０に送信する能力（駆動能力）を高めるために設けられている。よって、バッファ回路のそれぞれの入力端子に入力された信号が、それぞれの出力端子から送信される。
発光チップＣａ１（Ｃ）の発光サイリスタＬ１、Ｌ２、Ｌ３、…を含んで構成される発光部１０２、転送サイリスタＴ１、Ｔ２、Ｔ３、…および保持サイリスタＳ１、Ｓ２、Ｓ３、…を含んで構成される転送部１０１は、第１の実施の形態と同様である。よって、説明を省略する。
第６の実施の形態における発光チップＣａ１（Ｃ）は、上記の転送部１０１、発光部１０２に加え、複数の発光サイリスタＬを選択して、並行して点灯（発光）させるためのラッチ部１０４を備えている。
ラッチ部１０４は、保持サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に、記憶サイリスタＭ１、Ｍ２、Ｍ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…を備えている。
記憶サイリスタＭ１、Ｍ２、Ｍ３、…、接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…をそれぞれ区別しないときは、記憶サイリスタＭ、接続ダイオードＤｍ、電源線抵抗Ｒｇｙ、抵抗Ｒｎと表記する。
そして、番号が同じ一組の記憶サイリスタＭ、接続ダイオードＤｍ、抵抗Ｒｎ、電源線抵抗Ｒｇｙは、発光サイリスタＬを点灯または非点灯のいずれか一方に設定する。これらは、保持サイリスタＳのゲート端子Ｇｓと発光サイリスタＬのゲート端子Ｇｌとの間に設けられている。
なお、記憶サイリスタＭは、発光サイリスタＬ、保持サイリスタＳ、転送サイリスタＴと同様に、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
第１の実施の形態の発光チップＣでは、図５に示したように、保持サイリスタＳのゲート端子Ｇｓと発光サイリスタＬのゲート端子Ｇｌとが直接接続されていた。第６の実施の形態では、保持サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…と記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…とがそれぞれ接続ダイオードＤｍ１、Ｄｍ２、Ｄｍ３、…を介して接続されている。そして、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とがそれぞれ接続されている。よって、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…とゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…とは同じである。
なお、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…をそれぞれ区別しないときはゲート端子Ｇｍと表記する。
接続ダイオードＤｍは、保持サイリスタＳのゲート端子Ｇｓから、記憶サイリスタＭのゲート端子Ｇｍに電流が流れる方向に接続されている。
そして、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のカソード端子は、それぞれ抵抗Ｒｎ１、Ｒｎ２、Ｒｎ３、…を介して、記憶信号線７８に接続されている。記憶信号線７８はφｍ端子に接続されている。発光チップＣ１では、φｍ端子は記憶信号ライン２０６−１に接続され、記憶信号φｍ１が送信される。
さらに、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、それぞれ電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…を介して、電源線７１に接続されている。電源線７１は、Ｖｇａ端子に接続され、「Ｌ」（-３．３Ｖ）の電源電位Ｖｇａが供給される。
図２２に示す発光チップＣは、図６に示した第１の実施の形態の発光チップＣと同様にして形成される。よって、第６の実施の形態における発光チップＣの平面レイアウト図および断面図を省略する。
（発光装置６５の動作）
次に、発光装置６５および発光チップＣの動作を説明する。
図２３は、第６の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図２３において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。なお、図２３に示す時刻ａから時刻ｙは、図７に示した第１の実施の形態の時刻ａから時刻ｎおよび図２０に示した第５の実施の形態の時刻ａから時刻ｘとは異なるものとする。
以上説明したように、回路基板６２上の発光チップＣ１〜Ｃ４０には、基準電位Ｖｓｕｂと電源電位Ｖｇａとが共通に供給されるとともに、発光チップＣ１〜Ｃ４０のそれぞれに、記憶信号φｍ１〜φｍ４０が個別に送信される。なお、記憶信号φｍ１〜φｍ４０は、同じタイミングで送信される。
発光チップＣ１〜Ｃ４０は並行して動作するので、発光装置６５の動作の説明では、発光チップＣ１の動作を説明すれば足りる。
図２３のタイミングチャートでは、発光チップＣ１の発光サイリスタＬ１〜Ｌ８を点灯制御する部分を示している。そして、図２３では、発光チップＣ１の発光サイリスタＬを４個ずつ組にして点灯制御する場合を示している。すなわち、図２３では、発光サイリスタＬ１〜Ｌ４を発光サイリスタ組＃Ｉとして点灯制御する期間Ｔ（Ｉ）（時刻ｂから時刻ｗ）、発光サイリスタＬ５〜Ｌ８を発光サイリスタ組＃ＩＩとして点灯制御する期間Ｔ（ＩＩ）（時刻ｗから時刻ｙ）とを示している。なお、期間Ｔ（Ｉ）では、発光サイリスタ組＃Ｉの４個の発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、期間Ｔ（ＩＩ）では、発光サイリスタ組＃ＩＩの４個の発光サイリスタＬ５〜Ｌ８のうち、発光サイリスタＬ５、Ｌ７、Ｌ８を点灯させるとし、発光サイリスタＬ６を非点灯とした。
そして、図２３には図示しないが、発光サイリスタＬ９〜Ｌ１２の発光サイリスタ組＃ＩＩＩを制御する期間Ｔ（ＩＩＩ）が引き続き、発光チップＣ１のすべての発光サイリスタＬが、４個ずつの発光サイリスタＬの発光サイリスタ組として順に点灯制御される。
期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、期間Ｔ（ＩＩＩ）…を区別しないときは、期間Ｔと呼ぶ。
他の発光チップＣ２〜Ｃ４０についても同様である。
発光チップＣ１は例であって、他の発光チップＣ２〜Ｃ４０は並行して動作する。以下の説明では、発光チップＣ１について説明する。
期間Ｔ（Ｉ）、期間Ｔ（ＩＩ）、…における電源電位Ｖｇａおよび第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、点灯信号φＩの波形は、画像データによって変化する記憶信号φｍ１を除いて、同じ波形の繰り返しである。したがって、以下では、時刻ｂから時刻ｗまでの期間Ｔ（Ｉ）において、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、点灯信号φＩの波形を説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＣ１が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
期間Ｔ（Ｉ）において、第１転送信号φ１、第２転送信号φ２、記憶信号φｍ１、点灯信号φＩの波形を説明する。
第１転送信号φ１は、期間Ｔ（Ｉ）の開始時刻ｂで「Ｈ」（０Ｖ）から「Ｌ」（-３．３Ｖ）に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。時刻ｋで「Ｈ」である。そして、時刻ｂから時刻ｋまでの波形が、時刻ｋから２回繰り返されている。そして、期間Ｔ（Ｉ）の終了時刻ｗで「Ｈ」を維持している。
第１転送信号φ１は、期間Ｔ（Ｉ）において、時刻ｂから時刻ｅまでの期間を「Ｈ」とした波形が、期間Ｔ（ＩＩ）以降において繰り返されている。なお、第１転送信号φ１の時刻ｂから時刻ｅまでの波形は、発光装置６５が動作を開始するために設けられている。
第２転送信号φ２は、第１転送信号φ１の時刻ｂから時刻ｋまでの波形が、時刻ｇから２回繰り返されている。そして、期間Ｔ（Ｉ）の終了時刻ｗで「Ｈ」を維持している。
第２転送信号φ２は、期間Ｔ（Ｉ）の波形が、期間Ｔ（ＩＩ）以降において繰り返されている。
保持信号φａは、期間Ｔ（Ｉ）の開始時刻ｂで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行する。時刻ｈで「Ｌ」から「Ｈ」に移行し、時刻ｉで「Ｈ」である。そして、時刻ｄから時刻ｉまでの波形が、時刻ｉから３回繰り返されている。そして、期間Ｔ（Ｉ）の終了時刻ｗで「Ｌ」を維持している。
保持信号φａは、期間Ｔ（Ｉ）において、時刻ｂから時刻ｅまでの期間を「Ｌ」とした波形が、期間Ｔ（ＩＩ）以降において繰り返されている。なお、保持信号φａの時刻ｂから時刻ｅまでの波形は、発光装置６５が動作を開始するために設けられている。
記憶信号φｍ１は、期間Ｔ（Ｉ）の開始時刻ｂで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から記憶レベルの電位（記憶電位）（以下、「Ｓ」と記す。）に移行する。なお、「Ｓ」は、「Ｈ」と「Ｌ」との間の電位で、ターンオンした記憶サイリスタＭのオン状態を維持できる電位レベルをいう。ここでは、「Ｓ」は、一例として「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）であるとして説明する。
そして、記憶信号φｍ１（φｍ）は、時刻ｉで「Ｓ」から「Ｌ」に、時刻ｊで「Ｌ」から「Ｓ」に、時刻ｍで「Ｓ」から「Ｌ」に、時刻ｎで「Ｌ」から「Ｓ」に、時刻ｑで「Ｓ」から「Ｌ」に、時刻ｓで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（Ｉ）の終了時刻ｘでは、「Ｈ」を維持する。
なお、記憶信号φｍ１は画像データに依存するため、期間Ｔ（Ｉ）の記憶信号φｍ１の波形が、期間Ｔ（ＩＩ）以降において必ずしも繰り返されない。
記憶信号φｍ１は、保持信号φａが「Ｌ」である期間において「Ｌ」となっている。記憶信号φｍ１は、例えば保持信号φａが「Ｌ」である時刻ｄから時刻ｈにおける時刻ｄから時刻ｆにおいて、「Ｌ」になっている。
点灯信号φＩは、期間Ｔ（Ｉ）の開始時刻ｂで「Ｈ」であって、時刻ｒにおいて点灯レベルの電位（以下では、「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）と表記する。）に移行し、期間Ｔ（Ｉ）の終了時刻ｗで「Ｌｅ」を維持している。そして、時刻ｘにおいて「Ｌｅ」から「Ｈ」に移行する。そして、点灯信号φＩは発光サイリスタＬに発光（点灯）のための電流を供給する信号である。
では、図２１、２２を参照しつつ、図２３に示したタイミングチャートにしたがって、発光装置６５および発光チップＣ１の動作を説明する。
（１）時刻ａ（初期状態）
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される。同様に、電源ライン２００ｂは「Ｌ」に設定され、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ」に設定される。
そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２、保持信号φａをそれぞれ「Ｈ」に、記憶信号発生部１８０は記憶信号φｍ１〜φｍ４０を「Ｈ」に設定する。同様に、点灯信号発生部１４０は点灯信号φＩを「Ｈ」に設定する（図２１参照）。
これにより、第１転送信号ライン２０１が「Ｈ」になり、発光チップＣ１〜Ｃ４０は、φ１端子を介して第１転送信号線７２が「Ｈ」になる。同様に、第２転送信号ライン２０２が「Ｈ」になり、発光チップＣ１〜Ｃ４０は、φ２端子を介して第２転送信号線７３が「Ｈ」になる。さらに、保持信号ライン２０７が「Ｈ」になり、発光チップＣ１〜Ｃ４０は、φａ端子を介して保持信号線７７が「Ｈ」になる（図２２参照）。
そして、記憶信号ライン２０６−１〜２０６−４０が「Ｈ」になり、発光チップＣ１〜Ｃ４０は、φｍ端子を介して記憶信号線７８が「Ｈ」になる。さらに、点灯信号ライン２０４が「Ｈ」になり、発光チップＣ１〜Ｃ４０は、φＩ端子を介して点灯信号線７５が「Ｈ」になる。
以下では発光チップＣ１を説明する。発光チップＣ２〜Ｃ４０は発光チップＣ１と並行して、同様に動作する。
さらに、第６の実施の形態における転送部１０１の動作は、第１の実施の形態および第５の実施の形態と同じである。よって、転送部１０１の動作は概要を説明する。
＜発光チップＣ１＞
転送サイリスタＴ、保持サイリスタＳ、記憶サイリスタＭおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続され、「Ｈ」（０Ｖ）である。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、「Ｈ」の第１転送信号線７２に、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、「Ｈ」の第２転送信号線７３に接続されている。転送サイリスタＴは、アノード端子およびカソード端子がともに「Ｈ」であるので、オフ状態にある。
保持サイリスタＳのカソード端子は、「Ｈ」の保持信号線７７に接続されている。保持サイリスタＳも、アノード端子およびカソード端子がともに「Ｈ」であるためオフ状態にある。
同様に、記憶サイリスタＭのカソード端子は、「Ｈ」の記憶信号線７８に接続されている。記憶サイリスタＭは、アノード端子およびカソード端子がともに「Ｈ」であるので、オフ状態にある。
さらに、発光サイリスタＬのカソード端子は、「Ｈ」の点灯信号線７５に接続されている。発光サイリスタＬは、アノード端子およびカソード端子がともに「Ｈ」であるので、オフ状態にある。
図２２中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、第１の実施の形態と同様に、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。よって、順バイアスのスタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲート端子Ｇｔ１が−１．５Ｖになると、順バイアスの結合ダイオードＤｘ１により、ゲート端子Ｇｔ２は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。しかし、３以上の番号のゲート端子Ｇｔには、スタートダイオードＤｘ０のアノード端子が「Ｈ」（０Ｖ）であることの影響は及ばず、３以上の番号のゲート端子Ｇｔの電位は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になっている。
なお、ゲート端子Ｇｔはゲート端子Ｇｓに接続されているので、ゲート端子Ｇｓの電位は、ゲート端子Ｇｔの電位と同じである。よって、転送サイリスタＴ、保持サイリスタＳのしきい電圧はゲート端子Ｇｔ、Ｇｓの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、保持サイリスタＳ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、保持サイリスタＳ２のしきい電圧は−４．５Ｖ、番号が３以上の転送サイリスタＴ、保持サイリスタＳのしきい電圧は−４．８Ｖとなっている。
記憶サイリスタＭのゲート端子Ｇｍ（発光サイリスタＬのゲート端子Ｇｌも同じ。）は、接続ダイオードＤｍを介してゲート端子Ｇｓに接続されているので、ゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、ゲート端子Ｇｓの電位から、接続ダイオードＤｍのｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、ゲート端子Ｇｍ１（ゲート端子Ｇｌ１）は−３Ｖ、ゲート端子Ｇｍ２（ゲート端子Ｇｌ２）は−４．５Ｖ、番号が３以上のゲート端子Ｇｍ（ゲート端子Ｇｌ）は−４．８Ｖとなる。記憶サイリスタＭ（発光サイリスタＬも同じ。）のしきい電圧は、ゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位から、ｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となって、−４．５Ｖまたは−４．５Ｖより低い値となっている。
（２）時刻ｂ
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５、すなわち発光チップＣ１〜Ｃ４０が動作状態に入る。
第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、φ１端子を介して第１転送信号線７２も「Ｈ」から「Ｌ」になる。そして、しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１が「Ｈ」（０Ｖ）になる。これにより、保持サイリスタＳ１はしきい電圧が−１．５Ｖになる。また、転送サイリスタＴ２はしきい電圧が−３Ｖになる。
時刻ａと同様に、ゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位は、ゲート端子Ｇｔの電位から順方向電位Ｖｄ（１．５Ｖ）を引いた値となり、記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は、ゲート端子Ｇｍ（ゲート端子Ｇｌ）の電位から順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、記憶サイリスタＭ１（発光サイリスタＬ１）のしきい電圧は−３Ｖになり、他の記憶サイリスタＭ（発光サイリスタＬ）のしきい電圧は−３．８Ｖまたは−３．８Ｖより低くなる。
記憶信号線７８および点灯信号線７５はいずれも「Ｈ」（０Ｖ）であるので、記憶サイリスタＭおよび発光サイリスタＬはオフ状態にある。
時刻ｂの直後において、転送サイリスタＴ１がオン状態にある。
時刻ｃは、前述したように、保持信号φａの波形を説明するために設けた時刻であるため、発光チップＣ１の状態は変化しない。
（３）時刻ｄ
時刻ｄにおいて、保持信号φａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、記憶信号φｍ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
保持信号φａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、φａ端子を介して保持信号線７７も「Ｈ」から「Ｌ」になり、しきい電圧が−１．５Ｖとなっていた保持サイリスタＳ１がターンオンする。
一方、記憶信号φｍ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、φｍ端子を介して記憶信号線７８が「Ｈ」から「Ｌ」になり、しきい電圧が−３Ｖである記憶サイリスタＭ１がターンオンする。すると、ゲート端子Ｇｍ１（Ｇｌ１）が「Ｈ」（０Ｖ）になって、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。しかし、点灯信号φＩが「Ｈ」であるので、発光サイリスタＬ１はターンオンしない。
時刻ｄの直後において、転送サイリスタＴ１、保持サイリスタＳ１、記憶サイリスタＭ１がオン状態にある。
（４）時刻ｅ
時刻ｅにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。
すると、φ１端子を介して第１転送信号線７２が「Ｌ」から「Ｈ」になり、オン状態の転送サイリスタＴ１は、アノード端子およびカソード端子がともに「Ｈ」（０Ｖ）となるので、ターンオフする。
ゲート端子Ｇｔ１（Ｇｓ１）は、保持サイリスタＳ１がオン状態にあるので、「Ｈ」（０Ｖ）に維持されている。すなわち、第１の実施の形態と同様に、転送サイリスタＴがターンオンしてオン状態にあるときに、同じ番号の保持サイリスタＳをターンオンさせ、その後転送サイリスタＴをターンオフさせている。このことで、維持電流が転送サイリスタＴより小さい保持サイリスタＳによって、ゲート端子Ｇｔ（Ｇｓ）を「Ｈ」（０Ｖ）に保持するようにし、転送部１０１における電力の消費を抑制している。以下では、転送部１０１における転送サイリスタＴと保持サイリスタＳとの関係については、第１の実施の形態で説明したと同様であるので、説明を省略する。
なお、オン状態になった記憶サイリスタＭ１のカソード端子の電位は、「Ｈ」（０Ｖ）から順方向電位Ｖｄ（１．５Ｖ）を引いた値である−１．５Ｖになる。しかし、記憶サイリスタＭ１のカソード端子は抵抗Ｒｎ１を介して記憶信号線７８に接続されている。よって、抵抗Ｒｎ１が記憶サイリスタＭ１のカソード端子の電位（−１．５Ｖ）と記憶信号線７８の電位（「Ｌ」（−３．３Ｖ））との電位差を保持して、記憶信号線７８は、「Ｌ」（−３．３Ｖ）が維持されている。
時刻ｅの直後において、保持サイリスタＳ１および記憶サイリスタＭ１がオン状態にある。
（５）時刻ｆ
時刻ｆにおいて、記憶信号φｍ１が「Ｌ」から「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）に移行する。
すると、φｍ端子を介して記憶信号線７８も「Ｌ」から「Ｓ」になる。オン状態の記憶サイリスタＭ１のカソード端子は−１．５Ｖである。よって、記憶信号φｍ１が「Ｓ」になっても、記憶サイリスタＭ１はオン状態が維持される。
時刻ｆの直後において、保持サイリスタＳ１および記憶サイリスタＭ１がオン状態にある。
（６）時刻ｇ
時刻ｇにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。
すると、φ２端子を介して第２転送信号線７３が「Ｈ」から「Ｌ」になり、しきい電圧が−３Ｖになっていた転送サイリスタＴ２がターンオンする。オン状態の転送サイリスタＴ２により、第２転送信号線７３が−１．５Ｖになる。そして、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）になるので、保持サイリスタＳ２のしきい電圧が−１．５Ｖに、転送サイリスタＴ３のしきい電圧が−３Ｖになる。さらに、記憶サイリスタＭ２および発光サイリスタＬ２のしきい電圧が−３Ｖになる。
ここで、記憶信号φｍ１が「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）であって、記憶信号線７８も「Ｓ」であるので、しきい電圧が−３Ｖの記憶サイリスタＭ２はターンオンしない。
点灯信号線７５は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもオフ状態にある。
時刻ｇの直後において、転送サイリスタＴ２、保持サイリスタＳ１および記憶サイリスタＭ１がオン状態にある。
（７）時刻ｈ
時刻ｈにおいて、保持信号φａが「Ｌ」から「Ｈ」に移行する。
すると、φａ端子を介して保持信号線７７が「Ｌ」から「Ｈ」になり、オン状態の保持サイリスタＳ１は、アノード端子およびカソード端子がともに「Ｈ」になるので、ターンオフする。
時刻ｈの直後において、転送サイリスタＴ２および記憶サイリスタＭ１がオン状態にある。
（８）時刻ｉ
時刻ｉにおいて、保持信号φａが「Ｈ」から「Ｌ」に移行するとともに、記憶信号φｍ１が「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）から「Ｌ」に移行する。
保持信号φａが「Ｈ」から「Ｌ」に移行すると、時刻ｄでの保持サイリスタＳ１と同様に、しきい電圧が−１．５Ｖの保持サイリスタＳ２がターンオンする。
一方、記憶信号φｍ１が「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）から「Ｌ」に移行すると、φｍ端子を介して記憶信号線７８が「Ｓ」から「Ｌ」になり、しきい電圧が−３Ｖになっている記憶サイリスタＭ２がターンオンする。このとき、記憶サイリスタＭ１は、オン状態を維持する。
時刻ｉの直後においては、転送サイリスタＴ２、保持サイリスタＳ２および記憶サイリスタＭ１、Ｍ２がオン状態にある。
（９）時刻ｊ
時刻ｊにおいて、記憶信号φｍ１が「Ｌ」から「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）に移行する。
時刻ｆで説明したように、オン状態の記憶サイリスタＭ１、Ｍ２はオン状態を維持する。
なお、転送サイリスタＴ２は時刻ｉと時刻ｊの間のタイミングにおいてターンオフしている。
時刻ｊの直後においては、保持サイリスタＳ２および記憶サイリスタＭ１、Ｍ２がオン状態にある。
（１０）時刻ｋ〜時刻ｑ
時刻ｋ〜時刻ｑについては、前述したことの繰り返しであるので、概要を説明する。
保持サイリスタＳは、転送サイリスタＴがターンオンしたのち、ターンオンして、ゲート端子Ｇｔ（Ｇｓ）が「Ｈ」（０Ｖ）を維持するようにしている。そして、順バイアスの結合ダイオードによって接続された隣接する転送サイリスタＴをターンオンさせたのち、保持サイリスタＳはターンオフさせる。この繰り返しとなる。よって、ここでは、保持サイリスタＳの動作の説明は省略する。
時刻ｋで転送サイリスタＴ３をターンオンさせ、時刻ｍで記憶サイリスタＭ３をターンオンさせる。同様に、時刻ｏで転送サイリスタＴ４をターンオンさせ、時刻ｑで記憶サイリスタＭ４をターンオンさせている。この間、記憶信号φｍ１は、「Ｌ」または「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）であるので、オン状態になった記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４はオン状態を維持している。これにより、ゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）は「Ｈ」（０Ｖ）になっている。すなわち、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４のしきい電圧は−１．５Ｖになっている。
（１１）時刻ｒ
時刻ｒにおいて、第２転送信号φ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、点灯信号φＩが「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行する。
第２転送信号φ２が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、φ２端子を介して第２転送信号線７３が「Ｌ」から「Ｈ」になり、オン状態の転送サイリスタＴ４は、アノード端子およびカソード端子がともに「Ｈ」になるので、ターンオフする。
そして、点灯信号φＩが「Ｈ」から「Ｌｅ」に移行すると、φＩ端子を介して点灯信号線７５が「Ｈ」から「Ｌｅ」になって、しきい電圧が−１．５Ｖである発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がターンオンして、点灯（発光）する。なお、点灯信号発生部１４０は、電流駆動であるので、しきい電圧が−１．５Ｖである発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４を並行して点灯させる。また、点灯信号発生部１４０は、並行して点灯させる発光サイリスタＬの数に応じた電流を送信するので、点灯させる発光サイリスタＬのそれぞれの光量が、並行して点灯させる発光サイリスタＬの数により、変動することを抑制している。
時刻ｒの直後においては、保持サイリスタＳ４および記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４がオン状態にあって、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がオン状態で点灯（発光）している。
（１２）時刻ｓ
時刻ｓにおいて、記憶信号φｍ１（φｍ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、φｍ端子を介して記憶信号線７８が「Ｌ」から「Ｈ」になって、オン状態の記憶サイリスタＭ１、Ｍ２、Ｍ３、Ｍ４は、カソード端子とアノード端子との電位がともに「Ｈ」（０Ｖ）になって、ターンオフする。
点灯信号φＩは「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）であるので、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４はオン状態が維持されている。そして、ゲート端子Ｇｍ１（ゲート端子Ｇｌ１）、Ｇｍ２（Ｇｌ２）、Ｇｍ３（Ｇｌ３）、Ｇｍ４（Ｇｌ４）の電位も、オン状態の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４により、「Ｈ」（０Ｖ）に維持される。
時刻ｓの直後において、保持サイリスタＳ４がオン状態にあって、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４がオン状態で、点灯（発光）している。
（１３）時刻ｔ〜時刻ｗ
時刻ｔ〜時刻ｗについては、前述したことの繰り返しであるので、概要を説明する。
時刻ｔにおいて、しきい電圧が−３Ｖになっている転送サイリスタＴ５をターンオンさせる。時刻ｕで保持サイリスタＳ４をターンオフさせ、その後保持サイリスタＳ５をターンオンさせる。そして、時刻ｖで転送サイリスタＴ５をターンオフさせている。
時刻ｗにおいて、発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４を点灯制御する期間Ｔ（Ｉ）が終了し、発光サイリスタＬ５、Ｌ６、Ｌ７、Ｌ８を点灯制御する期間Ｔ（ＩＩ）が開始する。
（１４）時刻ｘ
時刻ｘにおいて、点灯信号φＩが「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）から「Ｈ」（０Ｖ）に移行する。
すると、φＩ端子を介して点灯信号線７５が「Ｌｅ」から「Ｈ」になる。オン状態であった発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４は、アノード端子およびカソード端子がともに「Ｈ」（０Ｖ）になって、ターンオフして、消灯（非点灯）する。
時刻ｘの直後においては、保持サイリスタＳ５がオン状態にある。
時刻ｗから開始する期間Ｔ（ＩＩ）以降は、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬの番号が異なるが、期間Ｔ（Ｉ）で説明したことの繰り返しである。よって、これ以降の説明を省略する。
前述したように、発光チップＣ２〜Ｃ４０は発光チップＣ１と並行して動作しているので、期間Ｔ（Ｉ）では、発光チップＣ２〜Ｃ４０のそれぞれの発光サイリスタＬ１〜Ｌ４の点灯制御が、発光チップＣ１の発光サイリスタＬ１〜Ｌ４の点灯制御と並行して行われる。
同様に、期間Ｔ（ＩＩ）では、発光チップＣ１の発光サイリスタＬ５〜Ｌ８の点灯制御と、発光チップＣ２〜Ｃ４０の発光サイリスタＬ５〜Ｌ８の点灯制御とが並行して行われる。期間Ｔ（ＩＩＩ）以降においても同様である。
なお、図２３の期間Ｔ（Ｉ）においては、発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯させるとして説明した。しかし、発光サイリスタＬを点灯させないときは、記憶信号φｍ１を、「Ｌ」（−３．３Ｖ）にするタイミング（例えば、時刻ｉ、ｍ）において、「Ｌ」にすることなく「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）のままとすればよい。図２４の期間Ｔ（ＩＩ）では、発光サイリスタＬ６を点灯しないので、“Ｍ６ｏｆｆ”と表示する時刻（タイミング）において、記憶信号φｍ１を「Ｓ」に維持している。
なお、点灯制御される発光サイリスタ組において、番号が一番小さい発光サイリスタＬ（例えば、発光サイリスタＬ１、発光サイリスタＬ５）を点灯させないときは、「Ｌ」にするタイミング（例えば、時刻ｄ）において、記憶信号φｍを「Ｈ」から「Ｌ」に移行させる替わりに、「Ｈ」から「Ｓ」に移行させればよい。「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）では、しきい電圧が−３Ｖの記憶サイリスタＭは、ターンオンせずオフ状態にある。よって、点灯信号φＩが「Ｌｅ」となっても、発光サイリスタは、ターンオンせず、点灯しない。
なお、発光サイリスタＬの点灯期間（例えば、期間Ｔ（Ｉ）における時刻ｒ〜時刻ｘ）は、点灯信号φＩで決まるため、期間Ｔ（Ｉ）、Ｔ（ＩＩ）、…毎に、点灯期間を異なるように設定してもよい。また、発光チップＣ毎に点灯信号φＩを設ければ、期間Ｔ（Ｉ）、Ｔ（ＩＩ）、…毎と合わせ、発光チップＣ毎に点灯期間を異なるように設定しうる。これにより、発光サイリスタＬの光量のばらつきを補正してもよい。また、発光チップＣ１〜Ｃ４０を複数の発光チップのグループに分けて、発光チップのグループ毎に点灯信号φＩを設け、期間Ｔ（Ｉ）、Ｔ（ＩＩ）、…毎と合わせ、発光チップのグループ毎に点灯期間を異なるように設定して、発光サイリスタＬの光量のばらつきを補正してもよい。
以上説明したように、第６の実施の形態においても、第１の実施の形態と同様に、転送部１０１に保持サイリスタＳを設け、ゲート端子Ｇｔ（Ｇｓ）の電位を「Ｈ」（０Ｖ）に維持する役割を、維持電流が転送サイリスタＴより小さい保持サイリスタＳに置き換えている。
すなわち、抵抗値が小さい電流経路と抵抗値が大きい電流経路とを切り替えることにより、転送部１０１の動作速度が損なわれないようにするとともに、転送部１０１の消費電力を抑制している。
第６の実施の形態では、１つの転送サイリスタＴがオン状態にあるタイミング（例えば、図２３の時刻ｄ、ｉ、ｍ、ｑ）において、記憶信号φｍを「Ｌ」（−３．３Ｖ）にすることで、点灯させようとする発光サイリスタＬに対応する記憶サイリスタＭをターンオンさせている。これにより、点灯させようとする発光サイリスタＬと同じ番号の（対応する）記憶サイリスタＭをオン状態にする。このことで、点灯させようとする発光サイリスタＬを記憶させている。なお、点灯させない発光サイリスタＬに対応する記憶サイリスタＭに対しては、記憶信号φｍを「Ｌ」（−３．３Ｖ）にすることなく、記憶サイリスタＭをオフ状態に維持する。
この後、記憶信号φｍを「Ｌ」から「Ｈ」（０Ｖ）に戻すことなく、「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）にすることで、並行して点灯制御される発光サイリスタ組において点灯させようとする発光サイリスタＬに対応する記憶サイリスタＭをオン状態に、点灯させない発光サイリスタＬに対応する記憶サイリスタＭをオフ状態に維持している。
そののち、点灯信号φＩを「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に設定することで、オン状態の記憶サイリスタＭと同じ番号の（対応する）点灯させようとする発光サイリスタＬを並行して点灯させている。
すなわち、記憶サイリスタＭは、画像データに応じて、点灯させようとする発光サイリスタＬ（の位置または番号）を記憶する機能（ラッチ機能）を有している。
そして、発光サイリスタＬが点灯すると、記憶信号φｍを「Ｈ」にして、オン状態の記憶サイリスタＭをすべてターンオフし、点灯させようとする発光サイリスタＬ（の位置または番号）の記憶を消去する。
つまり、記憶信号φｍの「Ｌ」は、発光サイリスタＬを点灯させる指示であり、記憶信号φｍの「Ｓ」は、記憶サイリスタＭのオン状態を維持するとともに、発光サイリスタＬを点灯させない指示であり、記憶信号φｍの「Ｈ」は、記憶した指示をクリア（リセット）する指示として働いている。
なお、点灯させようとする発光サイリスタＬの個数は、発光サイリスタ組の発光サイリスタＬの数以内において、複数であってもよく、０であってよい。
以上説明したように、番号が同じ一組の記憶サイリスタＭ、接続ダイオードＤｍ、抵抗Ｒｎ、電源線抵抗Ｒｇｙは、発光サイリスタＬを点灯または非点灯のいずれか一方に設定している。
なお、記憶信号φｍの「Ｌ」（−３．３Ｖ）は記憶サイリスタＭをターンオンし、記憶信号φｍの「Ｓ」（−３Ｖ＜「Ｓ」≦−１．５Ｖ）は記憶サイリスタＭのオン状態を維持するための信号である。よって、記憶信号φｍとともに送信される電流は、発光サイリスタＬの発光のための電流に比べ少なくてよい。このため、抵抗Ｒｎの発光チップＣの基板８０上に占める面積も小さく設定しうる。また、記憶信号ライン２０６−１〜２０６−４０は、低抵抗な幅広の配線（ライン）であることを要しない。
一方、点灯信号φＩは、発光サイリスタＬの発光のための電流を送信するため、低抵抗な幅広の配線（ライン）であることを要する。しかし、第６の実施の形態では、点灯信号φＩを送信する点灯信号ライン２０４は１本であるので、配線（ライン）が設けられる回路基板６２の幅を抑制しうる。
さらに、第６の実施の形態では、発光チップＣ１〜Ｃ４０のそれぞれにおいて、複数の発光サイリスタＬを並行して点灯させうるので、発光サイリスタＬを１個ずつ点灯制御する場合に比べ、合計としての点灯期間を短くしうる。すなわち、プリントヘッド１４として見たとき、感光体ドラム１２への露光時間が短縮される。
なお、点灯信号φＩは、電流駆動で供給されるのが好ましい。そして、点灯させようとする発光サイリスタＬ毎の光量のばらつきを抑制するため、並行して点灯させようとする発光サイリスタＬの個数に応じて、供給する電流値を変化させることが好ましい。点灯させようとする発光サイリスタＬの数は画像データによって決まるので、点灯させようとする発光サイリスタＬの数に応じて、供給する電流値は容易に設定される。
一方、点灯信号φＩを電圧駆動で供給する場合には、それぞれの発光サイリスタＬのカソード端子と点灯信号線７５との間に、抵抗Ｒｎのような抵抗を設けてもよい。
第６の実施の形態の転送部１０１は、第１の実施の形態と同じである。第６の実施の形態の転送部１０１に第２〜第４の実施の形態で示した転送部１０１を用いてもよい。
第１から第６の実施の形態において示した、ハイレベルの電位である「Ｈ」、ローレベルの電位である「Ｌ」、点灯レベルの電位である「Ｌｅ」、記憶レベルの電位である「Ｓ」の値は、それぞれ一例であって、相互の関係を考慮して、他の値に設定してもよい。
第１から第６の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２との２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。これにともない、転送信号線（第１から第６の実施の形態における第１転送信号線７２および第２転送信号線７３）の数も３以上となる。
なお、第１から第６の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。自己走査型発光素子アレイ（ＳＬＥＤ）が２個以上搭載されている場合には、第１から第６の実施の形態における発光チップＣを、自己走査型発光素子アレイ（ＳＬＥＤ）に置き換えればよい。
第１から第６の実施の形態では、サイリスタ（転送サイリスタＴ、保持サイリスタＳ（第１、第５、第６の実施の形態）、記憶サイリスタＭ（第６の実施の形態）、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、１０１…転送部、１０２…発光部、１０３…セット部、１０４…ラッチ部、１１０…信号発生回路、１２０…転送信号発生部、１３０…許可信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０…記憶信号発生部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＷ（φＷ１〜φＷ２０）…書込信号、φＩ（φＩ１、φＩ２、φＩａ、φＩｂ）…点灯信号、φｍ（φｍ１〜φｍ４０）…記憶信号、Ｃ（Ｃ１〜Ｃ４０）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｓ…保持サイリスタ、Ｍ…記憶サイリスタ、Ｄｘ…結合ダイオード、Ｄｍ…接続ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (12)

  1. 基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、
    前記複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における前記転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段と
    を備える発光装置。
  2. 前記複数の発光チップのそれぞれの前記転送部は、電気的な抵抗値の異なる複数の電流経路を有し、
    前記転送信号供給手段は、前記複数の発光チップのそれぞれの前記転送部の前記抵抗値の異なる複数の電流経路においていずれかの電流経路に切り替えることで、当該転送部に流れる電流が、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、当該複数の電流経路のうち抵抗値が小さい電流経路を流れるように設定し、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、当該複数の電流経路のうち抵抗値が大きい電流経路を流れるように設定することを特徴とする請求項１に記載の発光装置。
  3. 前記複数の発光チップのそれぞれの発光チップの前記転送部は、前記複数の発光素子のそれぞれの発光素子に対応して設けられた複数の転送素子と、当該複数の転送素子のそれぞれの転送素子に対応して設けられ、対応する転送素子がオン状態になるとオン状態に移行可能な状態に設定される複数の保持素子とを備え、
    前記複数の保持素子のそれぞれの保持素子のオン状態の抵抗値は、前記複数の転送素子のそれぞれの転送素子のオン状態の抵抗値より大きく、
    前記転送信号供給手段は、前記転送部を流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、当該転送素子を流れ、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、前記複数の保持素子のうち当該転送素子に対応する保持素子を流れるように切り替えることにより、当該転送部に流れる電流を設定することを特徴とする請求項１に記載の発光装置。
  4. 基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該基板上に、当該複数の転送素子のそれぞれの転送素子に対応して設けられ、対応する転送素子がオン状態になるとオン状態になるように設定される複数の保持素子とを備える転送部と、をそれぞれ備える複数の発光チップを備える発光装置の駆動方法であって、
    前記複数の保持素子のそれぞれの保持素子のオン状態の抵抗値は、前記複数の転送素子のそれぞれの転送素子のオン状態の抵抗値より大きく、
    前記複数の発光チップのそれぞれの前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させるステップと、
    前記転送素子がオン状態にあるときに、当該転送素子に対応する前記保持素子をオフ状態からオン状態に移行させるステップと、
    前記保持素子がオン状態にあるときに、当該転送素子をオン状態からオフ状態に移行させるステップと、を含み、
    前記転送部を流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間において、当該転送素子を流れ、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間において、前記複数の保持素子における当該転送素子に対応する保持素子を流れるように切り替えて、電気的な抵抗値を変化させ、当該転送部を流れる電流を、当該転送素子を流れる期間に比べ、当該保持素子を流れる期間に、絶対値において小さく設定することを特徴とする発光装置の駆動方法。
  5. 基板と、
    前記基板上に列状に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の発光サイリスタを備える発光部と、
    前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の発光サイリスタに対応して設けられ、順にオン状態になることで、対応する発光サイリスタを点灯または非点灯の制御の対象として指定する、複数の転送サイリスタと、当該基板上に設けられ、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、当該複数の転送サイリスタに対応して設けられ、当該第３のゲート端子と前記第１のゲート端子および当該第２のゲート端子とが接続され、対応する転送サイリスタがオン状態になるとオン状態に移行可能な状態に設定される複数の保持サイリスタとを備える転送部と、を備え、
    前記転送部において、前記複数の保持サイリスタのそれぞれの保持サイリスタのオン状態の抵抗値は、前記複数の転送サイリスタのそれぞれの転送サイリスタのオン状態の抵抗値より大きく、
    前記転送部を流れる電流が、前記複数の転送サイリスタのいずれかの転送サイリスタをオフ状態からオン状態に移行させる期間においては、当該転送サイリスタを流れ、当該期間ののち、次にオン状態にする転送サイリスタをオフ状態からオン状態に移行させるまでの期間においては、前記複数の保持サイリスタのうち当該転送サイリスタに対応して設けられた保持サイリスタを流れるように切り替えることで、電気的な抵抗値を変化させることにより、当該転送部を流れる電流を、当該転送サイリスタを流れる期間に比べ、当該保持サイリスタを流れる期間に、絶対値において小さく設定できるように構成されていることを特徴とする発光チップ。
  6. 前記発光チップは、前記発光サイリスタの前記第１のゲート端子と、前記保持サイリスタの前記第３のゲート端子との間に、当該発光サイリスタを点灯または非点灯のいずれか一方に設定する設定手段をさらに備えることを特徴とする請求項５に記載の発光チップ。
  7. 前記複数の発光チップのそれぞれの発光チップの前記転送部は、前記複数の発光素子のそれぞれの発光素子に対応して設けられた複数の転送素子と、当該複数の転送素子によって構成される転送素子の列において、当該列の順に当該複数の転送素子を重複しないようにずらしながら接続され、当該複数の転送素子が順にオン状態に設定されるように、位相のずれた転送信号が送信される複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を備え、
    前記転送信号供給手段は、前記転送部に流れる電流が、前記複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間においては、前記複数の電流供給路のうち抵抗値が小さい電流供給路を経由して当該転送素子に接続された転送信号線に供給されるように設定し、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間においては、当該複数の電流供給路のうち抵抗値が大きい電流供給路を経由して当該転送素子に接続された転送信号線を流れるように設定することを特徴とする請求項１に記載の発光装置。
  8. 基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、当該複数の転送素子によって構成される転送素子の列において、当該列の順に当該複数の転送素子のそれぞれの転送素子を重複しないようにずらしながら接続された複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を備える転送部と、をそれぞれ有する複数の発光チップを備える発光装置の駆動方法であって、
    前記複数の発光チップのそれぞれの前記複数の転送素子のいずれかの転送素子を、前記複数の電流供給路のうち電気的な抵抗値が小さい電流供給路を介して当該転送素子に接続された転送信号線に転送信号を送信してオフ状態からオン状態に移行させるステップと、
    前記転送素子がオン状態になってから、前記電気的な抵抗値が小さい電流供給路を前記複数の電流供給路のうち電気的な抵抗値が大きい電流供給路に切り替え、当該電気的な抵抗値が大きい電流供給路を介して当該転送素子のオン状態を維持するステップと
    を含む発光装置の駆動方法。
  9. 基板と、
    前記基板上に列状に設けられ、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有する複数の発光サイリスタを備える発光部と、
    前記基板上に設けられ、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の発光サイリスタに対応して設けられ、前記第１のゲート端子と当該第２のゲート端子とが接続され、順にオン状態になることで、対応する発光サイリスタを点灯または非点灯の制御の対象として指定する、複数の転送サイリスタと、当該基板上に設けられ、当該複数の転送サイリスタによって構成される転送サイリスタの列において、当該列の順に当該複数の転送サイリスタのそれぞれの転送サイリスタを重複しないようにずらしながら当該第２のアノード端子または第２のカソード端子のいずれか一方に接続される複数の転送信号線と、当該複数の転送信号線のそれぞれの転送信号線毎に接続される、電気的な抵抗値がそれぞれ異なる複数の電流供給路と、を有する転送部と、を備え、
    前記転送部における前記複数の転送信号線のそれぞれの転送信号線は、当該転送部に流れる電流が、前記複数の転送サイリスタのいずれかの転送サイリスタをオフ状態からオン状態に移行させる期間においては、前記複数の電流供給路のうち抵抗値が小さい電流供給路を介して、当該転送サイリスタに接続された転送信号線に流れ、当該期間ののち、次にオン状態にする転送サイリスタをオフ状態からオン状態に移行させるまでの期間においては、当該抵抗値が小さい電流供給路から当該複数の電流供給路のうち抵抗値が大きい電流供給路に切り替えられて当該転送信号線に流れるように構成されていることを特徴とする発光チップ。
  10. 前記発光チップは、前記発光サイリスタの前記第１のゲート端子と、前記転送サイリスタの前記第２のゲート端子との間に、当該発光サイリスタを点灯または非点灯のいずれか一方に設定する設定手段をさらに備えることを特徴とする請求項９に記載の発光チップ。
  11. 基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における当該転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段とを備える発光手段と、
    前記発光手段から照射される光を結像させる光学手段と
    を備えるプリントヘッド。
  12. 像保持体と、
    前記像保持体を帯電する帯電手段と、
    基板と、当該基板上に列状に設けられた複数の発光素子を備える発光部と、当該基板上に、当該複数の発光素子のそれぞれの発光素子に対応して設けられ、順にオン状態になって、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子を備える転送部と、をそれぞれ備える複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップのそれぞれの発光チップの当該複数の転送素子を順にオン状態が伝播するように転送信号を送信するとともに、当該複数の転送素子のいずれかの転送素子をオフ状態からオン状態に移行させる期間における当該転送部に流れる電流に対して、当該期間ののち、次にオン状態にする転送素子をオフ状態からオン状態に移行させるまでの期間における当該転送部に流れる電流を、電気的な抵抗値を変化させることにより、絶対値において小さく設定する転送信号供給手段とを備え、光学手段を介して前記像保持体を露光する露光手段と、
    前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
    前記像保持体に現像された画像を被転写体に転写する転写手段と
    を備える画像形成装置。
JP2010225590A 2010-10-05 2010-10-05 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 Expired - Fee Related JP5664096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225590A JP5664096B2 (ja) 2010-10-05 2010-10-05 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225590A JP5664096B2 (ja) 2010-10-05 2010-10-05 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置

Publications (2)

Publication Number Publication Date
JP2012076407A JP2012076407A (ja) 2012-04-19
JP5664096B2 true JP5664096B2 (ja) 2015-02-04

Family

ID=46237199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225590A Expired - Fee Related JP5664096B2 (ja) 2010-10-05 2010-10-05 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置

Country Status (1)

Country Link
JP (1) JP5664096B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202322501A (zh) * 2021-10-29 2023-06-01 日商索尼半導體解決方案公司 發光裝置及測距裝置
JP2023112926A (ja) 2022-02-02 2023-08-15 富士フイルムビジネスイノベーション株式会社 光源装置、発光装置及び計測装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015A (en) * 1853-09-13 Improvement in fences
US8274539B2 (en) * 2008-12-18 2012-09-25 Fuji Xerox Co., Ltd. Light-emitting element array drive device, print head, image forming apparatus and signal supplying method
JP4998501B2 (ja) * 2009-03-27 2012-08-15 富士ゼロックス株式会社 自己走査型発光素子アレイの駆動方法、光書込みヘッドおよび光プリンタ

Also Published As

Publication number Publication date
JP2012076407A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
KR101632003B1 (ko) 발광 장치, 프린트 헤드, 및 화상 형성 장치
EP2184172B1 (en) Light-emitting element head, image forming apparatus and signal supply method
KR20110031077A (ko) 발광 장치, 프린트 헤드 및 화상 형성 장치
KR101482672B1 (ko) 발광 장치, 발광 소자 어레이, 프린트 헤드, 화상 형성 장치 및 발광 제어 방법
JP2011051319A (ja) 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置
US8754354B2 (en) Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same
JP5724520B2 (ja) 発光チップ、プリントヘッドおよび画像形成装置
JP4803238B2 (ja) 発光素子ヘッドおよび画像形成装置
JP2012104734A (ja) 発光チップ、発光装置、プリントヘッドおよび画像形成装置
JP5760586B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
JP5664096B2 (ja) 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置
JP5636655B2 (ja) 発光チップ、プリントヘッドおよび画像形成装置
JP5445269B2 (ja) 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2012101497A (ja) 発光チップ、発光装置、プリントヘッドおよび画像形成装置
JP5857831B2 (ja) 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路
JP6209927B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP5849718B2 (ja) 発光チップ、プリントヘッドおよび画像形成装置
JP2012020498A (ja) 発光装置、プリントヘッドおよび画像形成装置
JP5316589B2 (ja) 発光装置、プリントヘッドおよび画像形成装置
JP2012056209A (ja) 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2011194827A (ja) 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置
JP2013151117A (ja) 発光チップ、プリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141124

R150 Certificate of patent or registration of utility model

Ref document number: 5664096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees