JP5849718B2 - 発光チップ、プリントヘッドおよび画像形成装置 - Google Patents
発光チップ、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP5849718B2 JP5849718B2 JP2012009237A JP2012009237A JP5849718B2 JP 5849718 B2 JP5849718 B2 JP 5849718B2 JP 2012009237 A JP2012009237 A JP 2012009237A JP 2012009237 A JP2012009237 A JP 2012009237A JP 5849718 B2 JP5849718 B2 JP 5849718B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- light emitting
- light
- terminal
- emitting chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
Description
請求項2に記載の発明は、前記基板上に設けられ、前記電位と異なる予め定められた他の電位が供給される電源線をさらに備え、前記点灯信号線は、電流制限抵抗を介して、当該電源線に接続されていることを特徴とする請求項1に記載の発光チップである。
請求項3に記載の発明は、前記消灯サイリスタの第3のゲート端子が前記電位に設定された場合に、当該消灯サイリスタのしきい電圧の絶対値が、当該第3のゲート端子が前記他の電位に設定された場合に比べ、小さいことを特徴とする請求項2に記載の発光チップである。
請求項4に記載の発明は、それぞれが、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子を備え、当該第1のアノード端子または当該第1のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第1のアノード端子または当該第1のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第2のアノード端子、第2のカソード端子、第2のゲート端子、当該第2のゲート端子と異なる第3のゲート端子を備え、当該第2のアノード端子または当該第2のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第2のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第2のゲート端子と当該第3のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項5に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子を備え、当該第1のアノード端子または当該第1のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第1のアノード端子または当該第1のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第2のアノード端子、第2のカソード端子、第2のゲート端子、当該第2のゲート端子と異なる第3のゲート端子を備え、当該第2のアノード端子または当該第2のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第2のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第2のゲート端子と当該第3のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項6に記載の発明は、前記発光チップは、前記基板上に設けられ、前記電位と異なる予め定められた他の電位を供給する電源線をさらに備えるとともに、前記画像形成装置は、前記複数の発光チップのそれぞれの発光チップにおける前記消灯サイリスタの前記第3のゲート端子を前記電位と前記他の電位とで切り替えることで、前記消灯サイリスタをオフ状態からオン状態に移行させて、前記発光チップの点灯している発光サイリスタを消灯するか、または当該消灯サイリスタをオフ状態に維持して、点灯している発光サイリスタの点灯を継続するかを指定する指定手段をさらに有することを特徴とする請求項5に記載の画像形成装置である。
請求項2の発明によれば、本構成を有しない場合に比べ、大きな電流が流れる配線の本数を抑制できる。
請求項3の発明によれば、しきい電位が変化しない場合に比べ、発光チップの駆動電圧の絶対値をより小さくできる。
請求項4の発明によれば、本構成を有しない場合に比べ、書込をより安定に行うことができる。
請求項5の発明によれば、本構成を有しない場合に比べ、画像形成をより安定に行うことができる。
請求項6の発明によれば、本構成を有しない場合に比べ、制御信号の数をより少なくできる。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)からなる光源部63を備えた露光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。なお、発光装置65が信号発生回路110を備えず、発光装置65の外部の画像出力制御部30等が信号発生回路110を備えてもよい。この場合、画像出力制御部30等から、信号発生回路110が光源部63に供給する信号等がハーネス等を介して発光装置65に供給される。以下では、発光装置65が信号発生回路110を備えているとして説明する。
図3は、第1の実施の形態における発光装置65の上面図である。
図3に示すように、本実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップCa1〜Ca20(発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。なお、前述したように、発光装置65は、信号発生回路110を搭載していなくともよい。
発光チップCは、表面形状が長方形である基板80の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)からなる発光部102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φR端子)を備えている。なお、これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφR端子、φW端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図7参照)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)が搭載され、信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する配線(ライン)が設けられている。
なお、発光装置65の回路基板62が信号発生回路110を搭載していなくともよい。このとき、信号発生回路110は、発光装置65の外部に設けられ、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えているとして説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、第1転送信号φ1aおよび第2転送信号φ2aを送信する転送信号発生部120aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、第1転送信号φ1bおよび第2転送信号φ2bを送信する転送信号発生部120bとを備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、消灯信号φRaを送信する消灯信号発生部140aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、消灯信号φRbを送信する消灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φW1〜φW20を送信する設定信号発生部150を備えている。ここでは、発光チップ組を組と略すことがある。
さらにまた、信号発生回路110は、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)の駆動のための電源電位Vgaを供給する電源電位供給部170を備えている。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と表記する。
さらに同様に、消灯信号発生部140aと消灯信号発生部140bとを分けて示したが、これらをまとめて消灯信号発生部140と表記する。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。さらに、第1転送信号φ1と第2転送信号φ2とを区別しないときは転送信号と表記する。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、消灯信号φRaと消灯信号φRbとを区別しない場合には消灯信号φRと、設定信号φW1〜φW20これらをまとめて設定信号φWと表記する。
発光チップ群#aに属する発光チップCa1〜Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20のそれぞれに設けられた発光部102に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップCの位置が設定されている。なお、図4(b)の発光チップCa1、Ca2、Ca3、…および発光チップCb1、Cb2、Cb3、…に、図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
回路基板62には、発光チップCの基板80裏面に設けられたVsub端子(後述の図6および図7参照)に接続され、基準電位供給部160より基準電位Vsubが与えられる電源ライン200aが設けられている。
そして、発光チップCに設けられたVga端子に接続され、電源電位供給部170より電力供給のための電源電位Vgaが与えられる電源ライン200bが設けられている。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCb1〜Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
同様に、信号発生回路110の消灯信号発生部140bから、発光チップ群#bの発光チップCb1〜Cb20のφR端子に、消灯信号φRbを送信するための消灯信号ライン204bが設けられている。消灯信号φRbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRb、許可信号φEbは、発光チップ群#bに対して共通に送信される。
一方、設定信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
図5では、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)を2×20のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、消灯信号φRa、φRb、許可信号φEa、φEb、設定信号φW1〜φW20)の配線(ライン)のみを示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRb、許可信号φEbは、発光チップ群#bに対して共通に送信されることが容易に理解できる。
これに対し、設定信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
図6は、第1の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。なお、図6では、入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φR端子)を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップC上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図6において、発光チップCを発光チップCa1(C)と表記する。他の発光チップCa2〜Ca20および発光チップCb1〜Cb20の構成は、発光チップCa1と同じである。
なお、入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φR端子)は、図4(a)と異なるが、説明の便宜上、図中左端に示した。
さらに、発光チップCa1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…からなる転送サイリスタ列および同様に列状に配列された設定サイリスタS1、S2、S3、…からなる設定サイリスタ列を備えている。
ここでは、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、設定サイリスタS1、S2、S3、…をそれぞれ区別しないときは設定サイリスタSと表記する。
さらにまた、発光チップCa1(C)は、設定サイリスタ列に並列に設けられた設定許可サイリスタS0を備えている。
そして、発光チップCa1(C)は、消灯サイリスタRTを備えている。消灯サイリスタRTの詳細は、図7、8で説明する。
ここでは、発光サイリスタLのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と表記することがある。
また、消灯サイリスタRTのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、主ゲート端子Gr1を第2のゲート端子、補助ゲート端子Gr2を第3のゲート端子と表記することがある。
さらに、発光チップCa1(C)は、接続抵抗Rz1、Rz2、Rz3、…を備えている。
なお、転送サイリスタTおよび設定サイリスタSのそれぞれの数は、発光サイリスタLの数より多くてもよい。
さらに、結合ダイオードD1、D2、D3、…、接続抵抗Rx1、Rx2、Rx3、…、接続抵抗Ry1、Ry2、Ry3、…、接続抵抗Rz1、Rz2、Rz3、…も同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図6中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。
転送サイリスタ列、結合ダイオードD、スタートダイオードD0、電流制限抵抗R1およびR2が転送部103を構成する。設定サイリスタ列、接続抵抗Rx、接続抵抗Ry、接続抵抗Rz、設定許可サイリスタS0、電流制限抵抗RWおよび電流制限抵抗REが設定部104を構成する。そして、消灯サイリスタRT、電流制限抵抗Rcが消灯部105を構成する。なお、発光サイリスタ列は、前述したように発光部102を構成する。
発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0、消灯サイリスタRTのそれぞれのアノード端子は基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図7参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aには、基準電位供給部160から基準電位Vsubが供給される。
また、設定許可サイリスタS0のゲート端子Gs0は、許可信号線76と接続されている。許可信号線76は、電流制限抵抗REを介して、φE端子に接続されている。このφE端子には、許可信号ライン203a(図4参照)が接続され、許可信号φEaが送信される。
また、点灯信号線75は、消灯サイリスタRTに接続され、消灯サイリスタRTは、電流制限抵抗Rcを介して、φR端子に接続されている。このφR端子には、消灯信号ライン204a(図4参照)が接続され、消灯信号φRaが送信される。なお、消灯サイリスタRTは、基板80に接続され、基準電位Vsubが供給される。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた接続抵抗Rzを介して電源線71に接続されている。
φE端子には、許可信号ライン203bが接続され、許可信号φEbが送信される。φW端子には、設定信号ライン205が接続され、設定信号φW1が送信される。φR端子には、消灯信号ライン204bが接続され、消灯信号φRbが送信される。
なお、図7(a)および(b)の図中には、主要な素子や端子の名前を表記している。また、図7(a)では、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸(●)で表している。さらに、図7(b)では、層間絶縁膜および配線の記載を省略している。
第2アイランド302は平面形状が長方形であって、転送サイリスタT1、結合ダイオードD1が設けられている。第3アイランド303は平面形状が長方形であって、設定許可サイリスタS0が設けられている。第4アイランド304も平面形状が長方形であって、スタートダイオードD0が設けられている。第5アイランド305は平面形状が正方形の部分とその正方形から突き出した部分とを有した形状であって、消灯サイリスタRTが設けられている。
第6アイランド306、第7アイランド307、第8アイランド308、第9アイランド309、第10アイランド310および第11アイランド311の平面形状は長方形である。そして、第6アイランド306には電流制限抵抗R1、第7アイランド307には電流制限抵抗R2、第8アイランド308には電流制限抵抗RW、第9アイランド309には電流制限抵抗RE、第10アイランド310には電流制限抵抗RI、第11アイランド311には電流制限抵抗Rcがそれぞれ設けられている。
そしてまた、図7(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
第1アイランド301のU字状の中央部に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域321上に形成されたn型オーミック電極341をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極361をゲート端子Gl1とする。そして、n型オーミック電極341および点灯信号線75で覆われた部分を除くn型の第4半導体層84の領域321の表面(発光面321a)から光を放出する。なお、p型オーミック電極361は、領域321に近接して設けられ、第1アイランド301のU字状に枝分かれした部分上に延びて設けられている。
同じく、第1アイランド301に設けられた接続抵抗Rx1は、p型の第3半導体層83上に設けられたp型オーミック電極362と、設定サイリスタS1との間のp型の第3半導体層83を抵抗としている。p型オーミック電極362は、第1アイランド301のU字状に枝分かれした一方の先端部に設けられている。
接続抵抗Ry1は、設定サイリスタS1のゲート層の部分(n型の領域322の下部に位置するp型の第3半導体層83の部分)と、設定サイリスタS1とp型オーミック電極361(ゲート端子Gl1)との間のp型の第3半導体層83の部分とから構成されている。
さらに、第1アイランド301に設けられた接続抵抗Rz1は、p型の第3半導体層83上に設けられたp型オーミック電極361(ゲート端子Gl1)と、p型の第3半導体層83上に設けられたp型オーミック電極363との間のp型の第3半導体層83を抵抗としている。p型オーミック電極363は、第1アイランド301のU字状に枝分かれした他方の先端部に設けられている。
なお、設定サイリスタS1がオフの状態からオンの状態になると、設定サイリスタS1のゲート層の部分の伝導率が変化(伝導率変調)する。これにより、接続抵抗Ry1の抵抗値は、設定サイリスタS1がオフの状態にあるときと、オンの状態にあるときとで異なる。これは、他の設定サイリスタSおよび接続抵抗Ryでも同様である。
同じく、第2アイランド302に設けられた転送サイリスタT1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域324上に形成されたn型オーミック電極344をカソード端子、p型オーミック電極364をゲート端子Gt1としている。
なお、第1アイランド301、第2アイランド302と並列に設けられた他のアイランドも同様である。
一方、正方形の部分から突き出した部分の先端部の、p型の第3半導体層83上に形成されたp型オーミック電極368を補助ゲート端子Gr2としている。
そして、第5アイランド305に近接して、基板80の表面を露出させた部分に、p型オーミック電極369が設けられている。p型オーミック電極369は、基板80裏面に設けられた裏面電極85に供給される基準電位Vsubとなるように設けられている。
第1アイランド301の発光サイリスタL1のカソード端子であるn型オーミック電極341は、点灯信号線75に接続されている。発光サイリスタL2、L3、L4、…についても同様である。点灯信号線75は、第10アイランド310に設けられた電流制限抵抗RIを介して、Vga端子に接続されている。また、点灯信号線75は、第5アイランド305に設けられた消灯サイリスタRTのp型オーミック電極367(主ゲート端子Gr1)に接続されている。
第2アイランド302に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極344は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド306に設けられた電流制限抵抗R1を介して、φ1端子に接続されている。第2アイランド302に並列する、第2アイランド302と同様なアイランドに設けられた奇数番号の転送サイリスタT3、T5、…も同様である。
そして、消灯サイリスタRTの補助ゲート端子Gr2であるp型オーミック電極368は、基板80の露出させた表面に設けられたp型オーミック電極369と接続されている。
図8は、消灯サイリスタRTの平面レイアウト図および断面図である。図8(a)は消灯サイリスタRTの平面図、図8(b)は、図8(a)のVIIIB−VIIIB線での消灯サイリスタRTの断面図である。消灯サイリスタRTの平面図は、図7(a)に示したが、断面図との対比のために図8(a)にも示している。
そして、消灯サイリスタRTは、正方形の部分において、領域327を取り囲むp型の第3半導体層83上に形成されたp型オーミック電極367を主ゲート端子Gr1としている。
一方、正方形の部分から突き出した部分の先端部の、p型の第3半導体層83上に形成されたp型オーミック電極368を補助ゲート端子Gr2としている。
なお、図8(b)では、位置γにおいて、主ゲート端子Gr1が現れない。そこで、主ゲート端子Gr1がn型の第4半導体層84の領域327と対向する位置αを主ゲート端子Gr1の端として示す。また、主ゲート端子Gr1に対向するn型の第4半導体層84の端を位置βとする。主ゲート端子Gr1は、消灯サイリスタRTのカソード端子であるn型オーミック電極347を取り囲んで設けられているので、位置αおよび位置βに等価な位置が、n型オーミック電極347を取り囲んで存在している。
サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図6、図7に示したように発光チップCのVsub端子(サイリスタのアノード端子)に供給される基準電位Vsubをハイレベルの電位(以下、「H」と記す。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下、「L」と記す。)として−3.3Vとする。そして、サイリスタは、図7(b)に示したように、GaAs、GaAlAs等によるp型の基板80上に、p型の半導体層(第1半導体層81、第3半導体層83)、n型の半導体層(第2半導体層82、第4半導体層84)を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を0V(「H」)に設定しているので、ゲート端子の電位は0V(「H」)になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位(0V(「H」))からpn接合の拡散電位Vd(1.5V)を引いた電位になる。しかし、カソード端子の電位は、寄生抵抗(内部抵抗)の影響を受けるため、拡散電位Vdで決まる−1.5Vより低い値になる。例えば、発光サイリスタLにおいて、寄生抵抗を20Ωとすると、オン状態における20mAの電流により、0.4Vの電圧降下が生じる。よって、発光サイリスタLでは、カソード端子の電位は−1.9Vとなる。以下では、点灯している発光サイリスタLのカソード端子の電位は、−1.9Vであるとして説明する。なお、オン状態における電流が発光サイリスタLより小さい転送サイリスタT、設定サイリスタSでは、カソード端子の電位は、−1.5Vと−1.9Vとの間になる。以下では、「−1.5Vより低い電位」と表記する。
一方、オン状態のサイリスタは、カソード端子に維持電位より高い電位が印加されると、オフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
そして、オン状態のサイリスタは、ゲート端子の電位を変えてもオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
図6に示したように、転送サイリスタTのゲート端子Gtは、設定サイリスタSのゲート端子Gsと接続抵抗Rxを介して接続されている。設定サイリスタSのゲート端子Gsは、発光サイリスタLのゲート端子Glと接続抵抗Ryを介して接続されている。発光サイリスタLのゲート端子Glは、電源線71と接続抵抗Rzを介して接続されている。
ゲート端子Gs、Glのそれぞれの電位は、ゲート端子Gt、Gsの電位と接続抵抗Rx、Ry、Rzの抵抗値とで決められる。そして、設定サイリスタS、発光サイリスタLのしきい電圧は、ゲート端子Gs、Glのそれぞれの電位によって決められる。
なお、接続抵抗Ryは、設定サイリスタSのゲート層を含んでいる。設定サイリスタSのゲート層は、設定サイリスタSがターンオンすると、前述したように、伝導率の変化(伝導率変調)により、抵抗値が小さくなる。よって、接続抵抗Ryは、設定サイリスタSがオフ状態のときとオン状態のときとで異なる。
そして、電源線71の電位を「L」(−3.3V)とする。
ゲート端子Gtの電位が0Vであると、ゲート端子Gsの電位は−0.28Vとなり、設定サイリスタSのしきい電圧は−1.78Vとなる。同様に、ゲート端子Glの電位は−2.48Vとなり、発光サイリスタLのしきい電圧は−3.98Vとなる。
ゲート端子Gtの電位が−1.5Vであると、ゲート端子Gsの電位は−1.65Vとなり、設定サイリスタSのしきい電圧は−3.15Vとなる。同様に、ゲート端子Glの電位は−2.85Vとなり、発光サイリスタLのしきい電圧は−4.35Vとなる。
ゲート端子Gtの電位が−3Vであると、ゲート端子Gsの電位は−3.03Vとなり、設定サイリスタSのしきい電圧は−4.53Vとなる。同様に、ゲート端子Glの電位は−3.23Vとなり、発光サイリスタLのしきい電圧は−4.73Vとなる。
なお、接続抵抗Rx、Ry、Rzのそれぞれの抵抗値は、後述する動作が実現できればよく、他の抵抗値であってもよい。
次に、消灯サイリスタRTの動作を説明する。
図8(b)に示した消灯サイリスタRTの断面図から分かるように、消灯サイリスタRTにおいては、主ゲート端子Gr1(p型オーミック電極367)と補助ゲート端子Gr2(p型オーミック電極368)との間の第3半導体層83が電流制限抵抗Rrとして働く。
主ゲート端子Gr1は、点灯信号線75に接続されている。一方、補助ゲート端子Gr2は、基板80を露出して設けられたp型オーミック電極369に接続され、基準電位Vsub(「H」(0V))となっている。そして、カソード端子は、電流制限抵抗Rcを介して、φR端子に接続されている。
すなわち、消灯サイリスタRTは、主ゲート端子Gr1に隣接する部分(位置β)と、補助ゲート端子Gr2に隣接する部分(位置δ)とで、しきい電圧が異なる。
後述するように、点灯信号線75が「H」であると、発光サイリスタLのアノード端子およびカソード端子がともに「H」であるので、発光サイリスタLはオフ状態である。
主ゲート端子Gr1が「H」(0V)であるので、位置βのしきい電圧も、位置δにおけるしきい電圧も−1.5Vである。
一方、φR端子が「L」(−3.3V)であると、消灯サイリスタRTは、位置βでのしきい電圧および位置δでのしきい電圧は、ともに−1.5Vであるので、消灯サイリスタRTがターンオンする。すると、主ゲート端子Gr1の電位V(Gr1)および補助ゲート端子Gr2の電位V(Gr2)が「H」(0V)になる。しかし、主ゲート端子Gr1の電位V(Gr1)および補助ゲート端子Gr2の電位V(Gr2)は、消灯サイリスタRTがターンオンする前から「H」(0V)であるので、変化しない。
すなわち、点灯信号線75が「H」(0V)であると、φR端子に送信される消灯信号φRが「H」(0V)であっても「L」(−3.3V)であっても、点灯信号線75の電位は「H」(0V)が維持される。
まず、点灯信号線75が「L」(−3.3V)になって、いずれかの発光サイリスタLがターンオンする場合を考える。すると、オン状態になった発光サイリスタLのカソード端子の電位は、前述したように、−1.9Vとなる。すると、点灯信号線75の電位が−1.9Vになる。
これにより、主ゲート端子Gr1の電位が−1.9Vになるので、消灯サイリスタRTの位置βにおけるしきいは−3.4Vよりやや低い負の電位、位置δにおけるしきい電圧は−1.5Vよりやや低い負の電位になる。すなわち、補助ゲート端子Gr2の電位が「H」(0V)に固定されているため、位置βにおけるしきい電圧は−1.5Vよりやや低い負の電位が維持される。すなわち、消灯サイリスタRTのしきい電圧は、主ゲート端子Gr1に隣接する部分から、補助ゲート端子Gr2に隣接する部分に行くにしたがい、−3.4Vよりやや低い負の電位から−1.5Vよりやや低い負の電位に向かって徐々に高くなっている。
一方、φR端子が「L」(−3.3V)であると、消灯サイリスタRTは、位置βでは、しきい電圧が−3.4Vよりやや低い負の電位であって、φR端子の電位(「L」(−3.3V))ではターンオンできない。しかし、位置δでは、しきい電圧が−1.5Vよりやや低い負の電位であって、φR端子の電位(「L」(−3.3V))より高いので、ターンオンできる。すなわち、消灯サイリスタRTは、位置δからターンオンを開始し、位置βに向かってオン状態が広がっていく。そして、消灯サイリスタRTの全体がターンオンする。
消灯サイリスタRTがターンオンすると、主ゲート端子Gr1および補助ゲート端子Gr2がともに「H」(0V)となる。すると、−1.9Vであった点灯信号線75は、主ゲート端子Gr1の電位である「H」(0V)に引き込まれて、「H」(0V)になる。これにより、オン状態の発光サイリスタLがターンオフして、消灯する。
なお、補助ゲート端子Gr2を設けない場合には、消灯サイリスタRTのしきい電圧は−3.4Vとなるので、消灯信号φRが「L」(−3.3V)になっても、ターンオンせず、オン状態の発光サイリスタLをターンオフ(消灯)できない。
なお、補助ゲート端子Gr2を開放(オープン)にした場合(補助ゲート=オープン)は、補助ゲート端子Gr2の電位が主ゲート端子Gr1と同じになるので、補助ゲート端子Gr2を備えない場合と等価である。よって、1つの消灯サイリスタRTにより、補助ゲート端子Gr2を備える場合と備えない場合とを調べることができ、補助ゲート端子Gr2の効果を明らかにできる。
そして、いずれの場合でも、主ゲート電圧が低くなる(絶対値が大きい負の電位)にしたがい、しきい電圧が低くなる(絶対値が大きい負の電位)。しかし、補助ゲート端子Gr2を備える場合(補助ゲート=0V)は、主ゲート電圧が−0.6Vより低い領域で、しきい値が低くなる割合が小さくなる。一方、補助ゲート端子Gr2を備えない場合(補助ゲート=オープン)は、主ゲート電圧が−2.8Vになるまで、一定の割合でしきい値が低くなっている。このため、主ゲート電圧が−1.9Vにおいて、補助ゲート端子Gr2を備える場合(補助ゲート=0V)ではしきい電圧が−2.2V、補助ゲート端子Gr2を備えない場合(補助ゲート=オープン)ではしきい電圧が−3.4Vとなっている。すなわち、補助ゲート端子Gr2を備える場合は、備えない場合に比べ、しきい電圧が1.2V高くなる。
図9における主ゲート電圧−1.9Vにおけるしきい電圧−2.2Vは、後述するように位置δにおけるしきい電圧と思われる。
図9には、実験値を直線で近似した近似直線を示している。
しきい電圧をLyおよび主ゲート電圧をLxとした場合の近似直線は、補助ゲート端子Gr2を備える場合(補助ゲート=0V)では、
Ly=−1.72+0.26×Lx (1)
で表される。なお、図8の距離Lxと距離Lyと同じ符号を使用したが、これについては後述する。
一方、補助ゲート端子Gr2を備えない場合(補助ゲート=オープン)では、
Ly=−1.26+0.99×Lx (2)
で表される。
Ly=−Vd+Lx (3)
で表される。
式(2)は、式(3)においてVd=1.26(V)とした場合となる。主ゲート電圧Lxに係る係数0.99は1とみなしてよい。すなわち、これまでの説明において、拡散電位Vdは1.5Vとしてきたが、実験に用いた消灯サイリスタRTでは拡散電位Vdが1.26Vである。このように、サイリスタのしきい電圧は、消灯サイリスタRTを構成する半導体層の組成などによって異なることになる。なお、以下の説明では、拡散電位Vdは1.5Vであるとする。
このように、主ゲート電圧Lxとしきい電圧Lyとの関係を、消灯サイリスタRTの形状(レイアウト)である距離Lx、距離Lyに基づいて設定できる。
なお、オン状態の発光サイリスタLのカソード端子の電位は、前述したように、発光サイリスタLの寄生抵抗および発光サイリスタLを流れる電流により決まる。よって、寄生抵抗および/または流れる電流を小さくすることで、発光サイリスタLのカソード端子の電位を−1.9Vより高くすることも可能である。しかし、このようにしても、消灯サイリスタRTのしきい電圧と、電源電位Vga(「L」(−3.3V))との差(絶対値)を大きくできず、動作マージンが狭い。
これに対し、第1の実施の形態では、主ゲート電圧が−1.9Vのときの消灯サイリスタRTのしきい電圧は−2.2Vであって、電源電位Vga(「L」(−3.3V))との差(絶対値)を大きく設定でき、動作マージンが広い。
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とを備えている(図3、4、5参照)。
図4に示したように、回路基板62上のすべての発光チップC(発光チップCa1〜Ca20と発光チップCb1〜Cb20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aの発光チップCa1〜Ca20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、消灯信号φRa、許可信号φEaが共通に送信される。よって、発光チップ群#aの発光チップCa1〜Ca20は並列に駆動される。
同様に、発光チップ群#bの発光チップCb1〜Cb20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、消灯信号φRb、許可信号φEbが共通に送信される。よって、発光チップ群#bの発光チップCb1〜Cb20は並列に駆動される。
なお、後述するように、発光サイリスタLの光量補正のために、設定信号φW1〜φW20のタイミングをずらして送信してもよい。
図10では、発光チップ組#1(発光チップCa1およびCb1)の動作に加えて、発光チップ組#2(発光チップCa2およびCb2)の動作を説明している。そして、図10では、それぞれの発光チップCにおいて、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分を示している。なお、発光サイリスタLの点灯または非点灯を制御することを点灯制御と表記する。
以下では、発光チップ組#1に属する発光チップ群#aの発光チップCa1および発光チップ群#bのCb1の動作を説明する。
一方、発光チップ群#bの発光チップCb1において、発光サイリスタL1は、時刻iから時刻sの期間Tb(1)において点灯制御される。発光サイリスタL2は、時刻sから時刻wの期間Tb(2)において点灯制御される。発光サイリスタL3は、時刻wから時刻yの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
そして、発光チップ群#aの発光チップCa1〜Ca20を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb20を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
したがって、以下では、時刻cから時刻qまでの期間Ta(1)のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第1転送信号φ1aは、時刻cで「L」であって、時刻oで「L」から「H」に移行し、時刻qで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻nで「H」から「L」に移行し、時刻qで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻nから時刻oまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
許可信号φEaは、後述するように、「L」のときに点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを点灯可能な状態に設定し、「H」のときに点灯不能な状態に設定する。
消灯信号φRaは、点灯している発光サイリスタLを消灯させる。
そして、設定信号φW1と許可信号φEaとの関係を見ると、設定信号φW1が前に「L」となる期間(時刻eから時刻f)は、は許可信号φEaが「L」である時刻dから時刻gまでの期間に含まれている。設定信号φW1が後に「L」となる期間(時刻kから時刻l)は、許可信号φEaに対して位相が180°ずれて送信される許可信号φEbが「L」である時刻jから時刻mまでの期間に含まれている。
このため、許可信号φEaが「L」である期間(時刻dから時刻g)は、発光チップCb1の発光サイリスタL1を消灯状態から点灯状態に移行させるために設定信号φW1が「L」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「L」である期間(時刻jから時刻m)は、発光チップCa1の発光サイリスタL1を消灯状態から点灯状態に移行させるために設定信号φW1が「L」となる期間(時刻eから時刻f)と重ならないように設定されている。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図10に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図6参照)。
さらにまた、信号発生回路110の消灯信号発生部140aは消灯信号φRaを「L」に、消灯信号発生部140bは消灯信号φRbを「L」に設定する。すると、消灯信号ライン204a、204bが「L」になる(図4参照)。これにより、発光チップCのφR端子が「L」になる(図6参照)。
なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタはターンオンまたはターンオフなど、状態の変化を生じる。
発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタS0および消灯サイリスタRTのアノード端子は、Vsub端子に接続されているので、「H」に設定される。
「H」のφ1端子に電流制限抵抗R1を介して接続されている第1転送信号線72と「H」のφ2端子に電流制限抵抗R2を介して接続されている第2転送信号線73とがともに「H」になる。すると、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続されているので、「H」に設定される。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続されているので、「H」に設定される。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
すると、主ゲート端子Gr1が「H」(0V)になり、主ゲート端子Gr1に接続された点灯信号線75が「H」(0V)になる。
よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
同様に計算すると、ゲート端子Gl1の電位は−2.85Vとなる。そして、発光サイリスタL1のしきい電圧は−4.35Vとなる。前述したように、点灯信号線75の電位は「H」(0V)であるので、発光サイリスタL1はターンオンしない。
一方、ゲート端子Gl2の電位は−3.23Vとなる。よって、発光サイリスタL2のしきい電圧は−4.73Vとなる。
同様に、番号が3以上の設定サイリスタSのゲート端子Gsおよび発光サイリスタLのゲート端子Glの電位も「L」(−3.3V)である。よって、設定サイリスタSおよび発光サイリスタLのしきい電圧も−4.8Vである。
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vの転送サイリスタT1がターンオンする。
転送サイリスタT1がターンオンすると、ゲート端子Gt1はアノード端子の「H」(0V)になる。すると、順バイアスの結合ダイオードD1により、ゲート端子Gt2の電位が−1.5Vになる。そして、転送サイリスタT2のしきい電圧は−3Vになる。
ゲート端子Gt3は転送サイリスタT2のゲート端子Gt2に結合ダイオードD2を介して接続されているので、ゲート端子Gt3の電位は−3Vになる。そして、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTでは、しきい電圧は−4.8Vが維持される。
また、転送サイリスタT1のカソード端子(図6の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vより低い電位に設定される。
よって、しきい電圧が−4.5Vである転送サイリスタT3およびしきい電圧が−4.8Vである番号が5以上の奇数番号の転送サイリスタTは、ターンオンしない。
また、発光サイリスタL1は、ゲート端子Gl1の電位が−2.48Vとなり、しきい電圧が−3.98Vとなる。
さらにまた、ゲート端子Gt3の電位が−3Vとなるので、設定サイリスタS3は、ゲート端子Gs3の電位が−3.03Vとなり、しきい電圧が−4.53Vになる。また、発光サイリスタL3は、ゲート端子Gl3の電位が−3.23Vとなり、しきい電圧が−4.73Vとなる。
なお、番号が4以上の設定サイリスタS、発光サイリスタLのしきい電圧は−4.8Vが維持される。
設定信号線74は「H」(0V)であるため、いずれの設定サイリスタSもターンオンしない。同様に、点灯信号線75は「H」(0V)であるため、いずれの発光サイリスタLもターンオンしない。
以下では、ターンオンまたはターンオフに関係するサイリスタについてのみ説明する。
以下では、オン状態にあるサイリスタ(転送サイリスタT、設定サイリスタS、設定許可サイリスタS0、発光サイリスタL、消灯サイリスタRT)のみを表記する。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップCb1は初期状態が維持される。
時刻cにおいて、発光チップ群#aに送信される消灯信号φRaが、「L」(−3.3V)から「H」(0V)に移行する。これにより、発光チップ群#aの期間Ta(1)が開始する。
<発光チップCa1>
消灯サイリスタRTのカソード端子の電位が、「L」(−3.3V)から「H」(0V)に移行すると、消灯サイリスタRTは、アノード端子とカソード端子がともに「H」(0V)となって、ターンオフする。すると、消灯サイリスタRTの主ゲート端子Gr1は、アノード端子の電位(「H」(0V))からフローティング(浮遊)状態に移行する。そして、点灯信号線75は、電流制限抵抗RIを介して電源線71に接続されているので、「L」(−3.3V)に移行する。これにともない、主ゲート端子Gr1が「L」(−3.3V)になる。このとき、補助ゲート端子Gr2は「H」(0V)である。主ゲート端子Gr1の「L」と補助ゲート端子Gr2の「H」とは、電流制限抵抗Rrにより保持される。
発光サイリスタL1、L2、L3のしきい電圧は、それぞれ−3.98V、−4.35V、−4.73Vである。また、番号が4以上の発光サイリスタLのしきい電圧は−4.8Vである。よって、いずれの発光サイリスタLもターンオンしない。
時刻cの直後において、転送サイリスタT1がオン状態にある。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップCb1は初期状態が維持される。
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
電流制限抵抗REを介して、許可信号線76が「H」(0V)から「L」(−3.3V)に移行する。すると、許可信号線76に接続されたゲート端子Gs0が「L」(−3.3V)になる。すると、設定許可サイリスタS0のしきい電圧が−1.5Vから−4.8Vになる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップCb1は初期状態が維持される。
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
電流制限抵抗RWを介して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行する。設定信号線74には、設定許可サイリスタS0、設定サイリスタSのそれぞれのカソード端子が接続されている。しきい電圧は、設定許可サイリスタS0が−4.8V、設定サイリスタS1が−1.78V、設定サイリスタS2が−3.15V、設定サイリスタS3が−4.53V、番号が4以上の設定サイリスタSが−4.8Vである。よって、しきい電圧がもっとも高い設定サイリスタS1がターンオンし、設定信号線74の電位をアノード端子の電位から拡散電位Vdを引いた−1.5Vより低い電位に設定する。このため、設定許可サイリスタS0および設定サイリスタS1以外の設定サイリスタSはターンオンしない。
なお、発光サイリスタL2、L3のしきい電圧は、それぞれ−4.35V、−4.73Vである。また、番号が4以上の発光サイリスタLのしきい電圧は−4.8Vである。よって、これらの発光サイリスタLはターンオンしない。
しきい電圧は、設定許可サイリスタS0が−1.5V、設定サイリスタS1が−3.15V、設定サイリスタS2が−4.53V、番号が3以上の設定サイリスタSが−4.8Vである。よって、設定信号φW1が「H」から「L」に移行して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行すると、最もしきい電圧が高い−1.5Vの設定許可サイリスタS0がターンオンする。そして、設定信号線74の電位を−1.5Vより低い値に設定する。よって、他の設定サイリスタSはターンオンしない。
このため、発光サイリスタLのしきい電圧は、発光サイリスタL1が−4.35V、発光サイリスタL2が−4.73V、番号が3以上の発光サイリスタLが−4.8Vを維持する。点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンしない。
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74が「L」から「H」に移行すると、設定サイリスタS1は、カソード端子とアノード端子とがともに「H」になって、ターンオフする。
しかし、オン状態の発光サイリスタL1はオン状態を維持し、ゲート端子Gl1の電位は0Vである。また、転送サイリスタT1はオン状態であって、ゲート端子Gt1の電位も0Vである。よって、ゲート端子Gt1とゲート端子Gl1とに、それぞれ接続抵抗Rxおよび接続抵抗Ryを介して接続されたゲート端子Gs1の電位も0Vである。よって、設定サイリスタS1のしきい電圧は−1.5Vである。
時刻fの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
設定信号線74が「H」になって、設定許可サイリスタS0は、カソード端子とアノード端子とがともに「H」になって、ターンオフする。
時刻gにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
許可信号線76が「L」(−3.3V)から「H」(0V)に移行すると、設定許可サイリスタS0のゲート端子Gs0の電位が0Vになって、設定許可サイリスタS0のしきい電圧が−1.5Vになる。しかし、設定信号線74は「H」(0V)であるので、しきい電圧が−1.5Vの設定許可サイリスタS0および設定サイリスタS1はターンオンしない。
時刻gの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻fの直後の状態が維持される。
時刻hにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、設定サイリスタS1のしきい電圧が−1.78Vになる。また、第1転送信号線72の電位が−1.5Vより低い電位になる。
つまり、発光チップCb1は、タイミングがずれた(位相が180°ずれた)関係で発光チップCa1と同様に動作する。
時刻hにおいて、転送サイリスタT1および消灯サイリスタRTがオン状態にある。
時刻iにおいて、発光チップ群#bに送信される消灯信号φRbが、「L」(−3.3V)から「H」(0V)に移行する。これにより、発光チップ群#bの期間Tb(1)が開始する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの直後の状態が維持される。
時刻cにおける発光チップCa1と同様に、消灯サイリスタRTのカソード端子の電位が、「L」(−3.3V)から「H」(0V)に移行すると、消灯サイリスタRTは、アノード端子とカソード端子がともに「H」(0V)となって、ターンオフする。すると、消灯サイリスタRTの主ゲート端子Gr1は、アノード端子の電位(「H」(0V))からフローティング(浮遊)状態に移行する。そして、点灯信号線75は、電流制限抵抗RIを介して電源線71に接続されているので、「L」(−3.3V)に移行する。
しかし、発光サイリスタL1、L2、L3のしきい電圧は、それぞれ−3.98V、−4.35V、−4.73Vである。また、番号が4以上の発光サイリスタLのしきい電圧は−4.8Vである。よって、いずれの発光サイリスタLもターンオンしない。
時刻iの直後において、転送サイリスタT1がオン状態にある。
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
電流制限抵抗RWを介して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行する。設定信号線74には、設定許可サイリスタS0、設定サイリスタSのそれぞれのカソード端子が接続されている。設定許可サイリスタS0は、時刻gにおいてしきい電圧が−1.5Vになっているので、ターンオンする。
なお、前述したように、発光サイリスタL1がオン状態であるため、設定サイリスタS1のしきい電圧も−1.5Vになっている。よって、設定許可サイリスタS0の代わりに設定サイリスタS1がターンオンすることがありうる。また、設定許可サイリスタS0と設定サイリスタS1とがともにターンオンすることがありうる。発光サイリスタL1はオン状態であるので、設定サイリスタS1がターンオンしてもかまわない。これにより、設定信号線74の電位が−1.5Vより低い電位になる。
時刻eにおける発光チップCa1と同様に、設定サイリスタS1がターンオンし、次いで発光サイリスタL1がターンオンして点灯(発光)する。
時刻kの直後においては、転送サイリスタT1、設定サイリスタS1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74の電位が「H」になって、オン状態にあった設定許可サイリスタS0(および/または設定サイリスタS1)は、カソード端子とアノード端子とがともに「H」になるので、ターンオフする。
しかし、オン状態の発光サイリスタL1はオン状態を維持する。なお、設定許可サイリスタS0および設定サイリスタS1のしきい電圧はともに−1.5Vである。
時刻lの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻fにおける発光チップCa1と同様に、設定信号線74が「L」から「H」になって、設定サイリスタS1がターンオフする。
時刻lの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻mにおいて、発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻lの直後の状態が維持される。
<発光チップCb1>
発光チップ群#bに送信される許可信号φEbが「L」(−3.3V)から「H」(0V)に移行すると、時刻gの発光チップCa1と同様に、許可信号線76の電位が0Vになって、設定許可サイリスタS0のゲート端子Gs0の電位が0Vになる。そして、設定許可サイリスタS0のしきい電圧が−1.5Vになる。
時刻mの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻nにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンし、第2転送信号線73を−1.5Vより低い電位に設定する。番号が4以上の偶数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
時刻nの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの直後の状態が維持される。
時刻oにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となって、ターンオフする。なお、発光サイリスタL1はオン状態にあって、ゲート端子Gl1の電位は0Vに維持される。よって、転送サイリスタT1のしきい電圧は−1.5Vが維持される。
時刻nの直後においては、転送サイリスタT2がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの直後の状態が維持される。
時刻pにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
消灯信号φRaが「H」(0V)から「L」(−3.3V)に移行すると、消灯サイリスタRTのカソード端子が、電流制限抵抗Rcを介して、「L」になって、消灯サイリスタRTがターンオンする。前述したように、消灯サイリスタRTは、主ゲート端子Gr1の電位が0Vから「L」(−3.3V)の間のいずれの電位であっても、カソード端子の電位が「L」(−3.3V)になると、ターンオンする(図9参照)。消灯サイリスタRTがターンオンすると、主ゲート端子Gr1が「H」(0V)になる。
すると、点灯信号線75の電位は、主ゲート端子Gr1の電位(「H」(0V))に引き込まれて、「H」(0V)に移行する。これにより、点灯していた発光サイリスタL1のアノード端子とカソード端子とがともに「H」(0V)になって、発光サイリスタL1がターンオフして消灯する。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの設定信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻pの消灯信号φRaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻pまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
また、転送サイリスタT1、設定サイリスタS1、発光サイリスタL1がすべてオフ状態であるので、ゲート端子Gl1、Gs1、Gt1は、接続抵抗Rx1、Ry1、Rz1を介して接続された電源線71の電位である「L」(−3.3V)になる。よって、転送サイリスタT1、設定サイリスタS1、発光サイリスタL1のしきい電圧は−4.8Vとなる。
なお、点灯信号線75の電位が「H」(0V)になっても、電源線71の電位(「L」(−3.3V))は電流制限抵抗RIにより保持される。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの直後の状態が維持される。
時刻qにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
消灯サイリスタRTのアノード端子とカソード端子とがともに「H」(0V)になって、消灯サイリスタRTがターンオフする。すると、時刻cと同様に、消灯サイリスタRTの主ゲート端子Gr1は、アノード端子の電位(「H」(0V))からフローティング(浮遊)状態に移行する。これにより、点灯信号線75の電位は、電流制限抵抗RIを介して、電源線71の電位(「L」(−3.3V))に移行する。
このとき、発光サイリスタL2、L3、L4のしきい電圧は、それぞれ−3.98V、−4.35V、−4.73Vである。また、番号が5以上の発光サイリスタLのしきい電圧は−4.8Vである。また、発光サイリスタL1のしきい電圧も、−4.8Vである。よって、いずれの発光サイリスタLも、ターンオンしない。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)に期間Ta(2)を加えた期間を周期として変化する。このため、信号の波形は異なるが、期間Ta(2)における発光チップCa1の動作は、時刻cから時刻qまでの期間Ta(1)の繰り返しとなる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻qにおいては、転送サイリスタT2がオン状態にある。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの直後の状態が維持される。
時刻rにおいて、発光チップ群#bに送信される消灯信号φRbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がない。なお、時刻qから時刻rまでにおいて、発光サイリスタL2がターンオンして、点灯(発光)している。
時刻rの直後においては、転送サイリスタT2がオン状態にあるとともに、発光サイリスタL2がオン状態で点灯(発光)している。
時刻pにおける発光チップCa1の動作と同様に、消灯信号φRbが「H」(0V)から「L」(−3.3V)に移行すると、消灯サイリスタRTがターンオンして、点灯信号線75の電位を−1.9Vから「H」(0V)に引き込む。すると、オン状態の発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフして消灯する。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの設定信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻rの消灯信号φRbが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻rまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
なお、時刻qから時刻rまでに、転送サイリスタT2がターンオンし、転送サイリスタT1がターンオフしている。
時刻rの直後においては、転送サイリスタT2、消灯サイリスタRTがオン状態にある。
時刻sにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻rの直後の状態が維持される。
<発光チップCb1>
時刻qにおける発光チップCa1と同様に、オン状態の消灯サイリスタRTがターンオフする。そして、点灯信号線75は、電流制限抵抗RIを介して、電源線71の「L」(−3.3V)になる。
時刻sの直後においては、転送サイリスタT2がオン状態にある。
時刻sにおいて、発光チップ群#bの発光サイリスタL1を点灯制御する期間Tb(1)が終了し、発光サイリスタL2を点灯制御する期間Tb(2)に入る。
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vになり、転送サイリスタT4のしきい電圧は−3Vになる。
時刻tの直後においては、転送サイリスタT2、T3がオン状態にあるとともに、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がない。時刻sから時刻tまでに、発光サイリスタL2がターンオンして、点灯(発光)する。
時刻tの直後においては、転送サイリスタT2がオン状態にあるとともに、発光サイリスタL2がオン状態で点灯(発光)している。
時刻uにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。
時刻uの直後においては、転送サイリスタT3がオン状態にあるとともに、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻tの直後の状態が維持されている。
時刻vにおいて、発光チップCa1の発光サイリスタL2を点灯制御する期間Ta(2)が終了し、発光サイリスタL3を点灯制御する期間Ta(3)が開始する。時刻wにおいて、発光チップCb1の発光サイリスタL2を点灯制御する期間Tb(2)が終了し、発光サイリスタL3を点灯制御する期間Tb(3)が開始する。
時刻xにおいて、発光チップCa1の発光サイリスタL3を点灯制御する期間Ta(3)が終了し、発光サイリスタL4を点灯制御する期間Ta(4)が開始する。時刻yにおいて、発光チップCb1の発光サイリスタL3を制御する期間Tb(3)が終了し、発光サイリスタL4を点灯制御する期間Tb(4)が開始する。そして、時刻zにおいて、発光チップCa1の発光サイリスタL4を点灯制御する期間Ta(4)が終了する。
以下同様に、発光チップCのすべての発光サイリスタLの点灯制御が行われる。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移している。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された、しきい電圧が−3Vの転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図10における時刻nから時刻oまでの期間)ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
このとき、消灯サイリスタRTがオフ状態であるので、点灯信号線75は電源線71の「L」(−3.3V)になっている。よって、しきい電圧が−1.89Vの発光サイリスタLがターンオンして、点灯(発光)する。
すなわち、発光サイリスタLの点灯期間は、設定信号φW(設定信号φW1〜φW20)が、「H」から「L」になるタイミング(時刻)から、消灯信号φRが「H」から「L」になる時刻(例えば、図10における時刻eから時刻p)までとなる。
図10の発光チップ組#2に送信される設定信号φW2は、一部の発光サイリスタLを点灯させない場合を示している。図10では、発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2を点灯させず、消灯のままとしている。発光チップCa2の発光サイリスタL2、L3、L4および発光チップCb2の発光サイリスタL1、L3、L4は点灯させている。
発光サイリスタLを点灯させないときは、設定信号φW(設定信号φW1〜φW20)を、点灯させる場合に「H」から「L」に移行させる時刻(タイミング)(たとえば、時刻e)において、「H」(0V)のままに維持する。すると、設定サイリスタSはターンオンせず、ゲート端子Glの電圧が−2.48Vに維持される。このため、発光サイリスタLのしきい電圧は、−3.98Vが維持され、ターンオンしない。
図10において、時刻eにおいて、設定信号φW2を「H」(0V)のままに維持している。よって、発光チップCa2の発光サイリスタL1は点灯しない。また発光チップCb2の発光サイリスタL2についても同様である。
なお、発光サイリスタLを点灯させない場合には、点灯信号線75は−1.5Vより低い電位に移行せず、電源線71の「L」(−3.3V)に維持される。この場合であっても、前述したように、消灯信号φRが「H」(0V)から「L」(−3.3V)に移行すると、消灯サイリスタRTはターンオンして、点灯信号線75を「H」(0V)に設定する。
許可信号φEは許可信号線76を介して、設定許可サイリスタS0のゲート端子Gs0に送信される。許可信号φEが「L」(−3.3V)であると、設定許可サイリスタS0のしきい電圧は−4.8Vである。このため、設定信号φW(設定信号φW1〜φW20)が「L」(−3.3V)となると、設定許可サイリスタS0はターンオンせず、しきい電圧が−1.78Vの設定サイリスタSがターンオンする。
すなわち、許可信号φEを「L」とすることで、設定許可サイリスタS0をオフ状態に設定して、発光チップCが点灯することを許可し、「H」とすることで、設定許可サイリスタS0をオン状態に設定して、発光チップCが点灯することを阻止する。許可信号φE(許可信号φEa、φEb)は発光チップCの点灯を許可または阻止するイネーブル信号/ディセーブル信号として働く。
第1の実施の形態では、発光チップ群#aに属する発光チップCと発光チップ群#bに属する発光チップCとから構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯(発光)させるときは、共通に送信する設定信号φW(設定信号φW1〜φW20)に「L」の期間を2つ設けている(図10の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間)。2つのうち、前の「L」の期間は発光チップ群#aの発光チップCに対して、後の「L」の期間は発光チップ群#bの発光チップCに対して、点灯の開始を設定する。
すなわち、位相を180°ずらしているので、設定信号φW(設定信号φW1〜φW20)にそれぞれ設ける2つの「L」の時刻は、それぞれ期間Tの前半の1/2と後半の1/2の期間に設ければよい。
よって、発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、その発光チップCに送信する設定信号φW1〜φW20の「L」の期間とは重なるようにし、発光チップ群#bの発光チップCに送信する設定信号φW1〜φW20の「L」の期間とは重ならないようにしている。許可信号φEbについては逆の関係となっている。
前述したように、発光サイリスタLの点灯期間は、設定信号φWが「H」から「L」に移行して発光サイリスタLをターンオンする時刻から、消灯信号φRが「H」から「L」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。
よって、点灯期間を調整して光量補正を行う場合には、図10における設定信号φW1〜φW20が「H」から「L」になる時刻(タイミング)を前後に調整(ずらす)すればよい。
これに対し、消灯信号φRは、消灯サイリスタRTのカソード端子に供給され、消灯サイリスタRTをターンオンできればよい。この消灯信号φRに流れる電流は、点灯している発光サイリスタLに流れる電流に比べて小さい。
よって、消灯信号φRを供給する消灯信号ライン204a、204bは、発光サイリスタLを点灯させるための電流を供給する点灯信号ラインを設ける場合に比べ、幅が狭くともよい。よって、回路基板62の幅が小さくなる。
第2の実施の形態では、第1の実施の形態と発光チップCの構成が異なっている。他の構成は、第1の実施の形態と同様である。よって、第1の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。
図11は、第2の実施の形態における自己走査型発光素子アレイ(SLED)チップである発光チップCの回路構成を説明するための等価回路図である。
第2の実施の形態の発光チップCでは、消灯サイリスタRTが許可信号線76と接続されている。
図7、8に示したように、第1の実施の形態では、消灯サイリスタRTの補助ゲート端子Gr2(p型オーミック電極368)を、露出させた基板80の表面に設けたp型オーミック電極369に接続した。
これに対し、第2の実施の形態では、消灯サイリスタRTの補助ゲート端子Gr2(p型オーミック電極368)を、許可信号線76に接続している。
図10に示した期間Ta(1)において、発光チップCa1の消灯サイリスタRTをターンオンさせるタイミングは時刻pである。このとき、許可信号φEaは、「H」(0V)になっている。よって、消灯サイリスタRTは、第1の実施の形態と同様に、時刻pでターンオンする。
一方、時刻dから時刻gまでの許可信号φEaが「L」(−3.3V)の期間では、消灯信号φRaは「H」(0V)であって、消灯サイリスタRTはオフ状態にある。よって、許可信号φEaが「L」(−3.3V)であっても、消灯サイリスタRTの動作に影響を与えない。
第1の実施の形態の発光チップC(図7、8参照)は、例えば次のように製造される。
始めに、基板80上にp型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84が順に積層される。そして、n型の第4半導体層84上にn型オーミック電極341〜347が形成される。その後、n型の第4半導体層84の一部を除去してp型の第3半導体層83を露出させる(ゲート出しエッチング)ことで、領域321〜領域327が形成される。そして、露出させたp型の第3半導体層83上に、p型オーミック電極361〜368が形成される。次いで、p型の第3半導体層83、n型の第2半導体層82、p型の第1半導体層81を、基板80の表面が露出するように順に除去して、第1アイランド301〜第11アイランド311が形成される。この後に、p型オーミック電極369が形成される。そして、層間絶縁膜(図7、8では図示せず)が形成される。次いで、n型オーミック電極341〜347およびp型オーミック電極361〜369上の層間絶縁膜が除去されて、開口(スルーホール)が形成される。その後、開口を接続するように、電源線71、第1転送信号線72、第2転送信号線73、設定信号線74、点灯信号線75、許可信号線76などの配線が形成される。
上記の製造方法では、第1アイランド301〜第11アイランド311を形成した後に、p型オーミック電極369を形成している。
第3の実施の形態では、第1の実施の形態における消灯信号φRaと消灯信号φRbとをまとめて1つの消灯信号φRcとしている。
図13は、第3の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図13(a)は発光チップCの構成を示し、図13(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。図13(a)に示す発光チップCの構成は、第1の実施の形態の発光チップCの構成(図4(a)参照)と同じである。以下では、第1の実施の形態と異なる部分を説明し、第1の実施の形態と同様なものについては同じ符号を付して、詳細な説明を省略する。ここで、許可信号発生部130a、130bは、指定手段の一例である。
そして、回路基板62には、信号発生回路110の消灯信号発生部140cから、発光チップ群#a(発光チップCa1〜Ca20)および発光チップ群#b(発光チップCb1〜Cb20)のそれぞれのφR端子に、消灯信号φRcを送信する消灯信号ライン204cが設けられている。消灯信号φRcは、発光チップ群#aの発光チップCa1〜Ca20および発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
図14は、第3の実施の形態における発光装置65および発光チップCの動作を説明するためのタイミングチャートである。時刻a、時刻b、時刻c、…の順に時間が経過するとする。なお、時刻a、時刻b、時刻c、…は、図10と同じとし、時刻qと時刻rとの間に時刻aaを加えた。
第3の実施の形態では、第1の実施の形態における消灯信号φRaおよび消灯信号φRbを消灯信号φRcにした。このため、図13に示すように、φRcは、図10のφRaとφRbとを加えた信号となっている。すなわち、消灯信号φRcは、期間Ta(1)における時刻cで「L」(−3.3V)から「H」(0V)に移行し、時刻pで「H」から「L」に移行し、時刻qで「L」から「H」に移行する。一方、期間Tb(1)における時刻rで「H」から「L」に移行し、時刻sで「L」から「H」に移行する。以下同様である。
許可信号φEaは、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻jで「L」から「H」に移行する。そして、時刻qで「H」を維持する。そして、期間Ta(1)の許可信号φEaに対して、180°位相がずれた期間Tb(1)の許可信号φEbとは、時刻aから時刻dまでの期間を除いて、「H」と「L」とが逆になっている。
そして、第1の実施の形態の期間Ta(1)における消灯信号φRaが「L」となる時刻pから時刻qまでの期間では、許可信号φEaが「H」、許可信号φEbが「L」となっている。逆に、第1の実施の形態の期間Tb(1)における消灯信号φRbが「L」となる時刻rから時刻sまでの期間では、許可信号φEaが「L」、許可信号φEbが「H」と、逆の関係になっている。
すなわち、時刻pから時刻qまでの消灯信号φRcが「L」である期間は、発光チップ群#aの点灯している発光サイリスタLを消灯させる。このときは、許可信号φEaが「H」、許可信号φEbが「L」である。逆に、時刻rから時刻sまでの消灯信号φRcが「L」である期間は、発光チップ群#bの点灯している発光サイリスタLを消灯させる。このときは、許可信号φEaが「L」、許可信号φEbが「H」である。
第3の実施の形態では、消灯信号φRcと許可信号φEaおよび許可信号φEbとの組み合わせにより、発光チップ群#aまたは発光チップ群#bの点灯している発光サイリスタLを消灯させる。
なお、他の信号は図10に示した第1の実施の形態と同様である。
(1)時刻a
<発光チップCa1、Cb1>
時刻aにおいて、許可信号φEaおよび許可信号φEbが「H」(0V)になると、それぞれの消灯サイリスタRTの補助ゲート端子Gr2が、φE端子を介して、「H」(0V)になる。そして、消灯信号φRcが「L」(−3.3V)になると、消灯サイリスタRTのカソード端子が、φR端子を介して「L」(−3.3V)になる。すると、第1の実施の形態と同様に、消灯サイリスタRTがターンオンして、点灯信号線75を「H」(0V)に設定する。
他の動作は、第1の実施の形態と同様であるので説明を省略する。
時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。第1の実施の形態と同様であるので説明を省略する。
時刻cにおいて、発光チップ群#aおよび発光チップ群#bに送信される消灯信号φRcが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
φR端子およ電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子の電位が、「L」(−3.3V)から「H」(0V)に移行する。すると、消灯サイリスタRTは、アノード端子とカソード端子がともに「H」(0V)となって、ターンオフする。そして、消灯サイリスタRTの主ゲート端子Gr1は、アノード端子の電位(「H」(0V))からフローティング(浮遊)状態に移行する。点灯信号線75は、電流制限抵抗RIを介して電源線71に接続されているので、「L」(−3.3V)に移行する。これにともない、主ゲート端子Gr1の電位が、「L」(−3.3V)になる。主ゲート端子Gr1の「L」と補助ゲート端子Gr2の「H」とは、電流制限抵抗Rrにより保持される。
このとき、発光サイリスタL1、L2、L3のしきい電圧は、それぞれ−3.98V、−4.35V、−4.73Vである。また、番号が4以上の発光サイリスタLのしきい電圧は−4.8Vである。よって、いずれの発光サイリスタLもターンオンしない。
他の動作は、第1の実施の形態と同様であるので説明を省略する。
時刻cの直後において、転送サイリスタT1がオン状態にある。
発光チップCa1と同様に、消灯サイリスタRTがターンオフし、電流制限抵抗RIを介して電源線71に接続されている点灯信号線75は、「L」(−3.3V)に移行する。これにともない、消灯サイリスタRTの主ゲート端子Gr1の電位が、「L」(−3.3V)になる。主ゲート端子Gr1の「L」と補助ゲート端子Gr2の「H」とは、電流制限抵抗Rrにより保持される。
このとき、発光サイリスタL1、L2のしきい電圧は、それぞれ−4.35V、−4.73Vである。また、番号が3以上の発光サイリスタLのしきい電圧は−4.8Vである。よって、いずれの発光サイリスタLもターンオンしない。
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
φE端子および電流制限抵抗REを介して、許可信号線76が「H」(0V)から「L」(−3.3V)に移行する。すると、許可信号線76に接続されたゲート端子Gs0が「L」(−3.3V)になる。すると、設定許可サイリスタS0のしきい電圧が−1.5Vから−4.8Vになる。また、消灯サイリスタRTの補助ゲート端子Gr2が「L」(−3.3V)になる。このとき、主ゲート端子Gr1は「L」(−3.3V)であるので、消灯サイリスタRTのしきい電圧は−4.8Vになる。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップCb1は、時刻cの直後の状態が維持される。
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
φW端子および電流制限抵抗RWを介して、設定信号線74が「H」(0V)から「L」(−3.3V)に移行する。設定信号線74には、設定許可サイリスタS0、設定サイリスタSのそれぞれのカソード端子が接続されている。しきい電圧は、設定許可サイリスタS0が−4.8V、設定サイリスタS1が−1.78V、設定サイリスタS2が−3.15V、設定サイリスタS3が−4.53V、番号が4以上の設定サイリスタSが−4.8Vである。第1の実施の形態と同様に、しきい電圧がもっとも高い設定サイリスタS1がターンオンし、設定信号線74の電位をアノード端子の電位から拡散電位Vdを引いた−1.5Vより低い電位に設定する。
点灯信号線75は、時刻cにおいて、「L」(−3.3V)になっているので、発光サイリスタL1がターンオンする。これにより、点灯信号線75の電位は、前述したように−1.9Vになる。
しきい電圧は、設定許可サイリスタS0が−1.5V、設定サイリスタS1が−3.15V、設定サイリスタS2が−4.53V、番号が3以上の設定サイリスタSが−4.8Vである。よって、設定信号φW1が「H」から「L」に移行して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行すると、最もしきい電圧が高い−1.5Vの設定許可サイリスタS0がターンオンする。そして、設定信号線74の電位を−1.5Vより低い電位に設定する。このため、他の設定サイリスタSはターンオンしない。
このため、発光サイリスタLのしきい電圧は、発光サイリスタL1が−4.35V、発光サイリスタL2が−4.73V、番号が3以上の発光サイリスタLが−4.8Vを維持する。よって、点灯信号線75の電位は「L」(−3.3V)であるが、いずれの発光サイリスタLもターンオンしない。
このとき、消灯サイリスタRTの主ゲート端子Gr1は「L」(−3.3V)で、補助ゲート端子Gr2は「H」(0V)である。
時刻eの直後においては、設定サイリスタS0がオン状態にある。
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74が「L」から「H」に移行すると、設定サイリスタS1は、カソード端子とアノード端子とがともに「H」になって、ターンオフする。
しかし、オン状態の発光サイリスタL1はオン状態を維持し、ゲート端子Gl1の電位は0Vである。また、転送サイリスタT1はオン状態であって、ゲート端子Gt1の電位も0Vである。よって、ゲート端子Gt1とゲート端子Gl1とに、それぞれ接続抵抗Rxおよび接続抵抗Ryを介して接続されたゲート端子Gs1の電位も0Vである。よって、設定サイリスタS1のしきい電圧は−1.5Vである。
時刻fの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
設定信号線74が「H」になって、設定許可サイリスタS0は、カソード端子とアノード端子とがともに「H」になって、ターンオフする。
第3の実施の形態では、時刻gにおいて信号の変化はない。
時刻hにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。動作は、第1の実施の形態と同様であるので説明を省略する。
期間Tb(1)の開始時刻である。第3の実施の形態では、時刻iにおいて信号の変化はない。
時刻jにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行するとともに、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「L」(−3.3V)に移行する。
電流制限抵抗REを介して、許可信号線76が「L」(−3.3V)から「H」(0V)に移行し、設定許可サイリスタS0のゲート端子Gs0の電位が0Vになる。そして、設定許可サイリスタS0のしきい電圧が−1.5Vになる。しかし、設定信号線74は「H」(0V)であるので、しきい電圧が−1.5Vの設定許可サイリスタS0および設定サイリスタS1はターンオンしない。
また、消灯サイリスタRTの補助ゲート端子Gr2が「H」(0V)になる。主ゲート端子Gr1の電位は−1.9Vであるので、消灯サイリスタRTのしきい電圧は−2.2Vになる(図9参照)。
時刻jの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻dにおける発光チップCa1の動作と同様に、設定許可サイリスタS0のしきい電圧が−1.5Vから−4.8Vになるとともに、消灯サイリスタRTの補助ゲート端子Gr2が「L」(−3.3V)になる。このとき、主ゲート端子Gr1は「L」(−3.3V)であるので、消灯サイリスタRTのしきい電圧は−4.8Vになる。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
電流制限抵抗RWを介して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行する。設定信号線74には、設定許可サイリスタS0、設定サイリスタSのそれぞれのカソード端子が接続されている。設定許可サイリスタS0は、時刻jにおいてしきい電圧が−1.5Vになっているので、ターンオンする。
なお、前述したように、発光サイリスタL1がオン状態であるため、設定サイリスタS1のしきい電圧も−1.5Vになっている。よって、設定許可サイリスタS0の代わりに設定サイリスタS1がターンオンすることがありうる。また、設定許可サイリスタS0と設定サイリスタS1とがともにターンオンすることがありうる。発光サイリスタL1はオン状態であるので、設定サイリスタS1がターンオンしてもかまわない。これにより、設定信号線74の電位が−1.5Vより低い電位になる。
電流制限抵抗RWを介して、設定信号線74の電位が「H」(0V)から「L」(−3.3V)に移行する。時刻eにおける発光チップCa1と同様に、設定サイリスタS1がターンオンする。これにより、発光サイリスタL1は、しきい電圧が−3.98Vから−1.89Vになる。
点灯信号線75は、時刻cにおいて「L」(−3.3V)になっているので、発光サイリスタL1がターンオンして点灯(発光)する。これにより、点灯信号線75の電位は、前述したように−1.9Vになる。
時刻kの直後においては、転送サイリスタT1、設定サイリスタS1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74の電位が「H」になって、オン状態にあった設定許可サイリスタS0(および/または設定サイリスタS1)は、カソード端子とアノード端子とがともに「H」になるので、ターンオフする。
しかし、オン状態の発光サイリスタL1はオン状態を維持する。なお、設定許可サイリスタS0および設定サイリスタS1のしきい電圧はともに−1.5Vである。
時刻lの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻fにおける発光チップCa1の動作と同様に、設定信号線74が「L」から「H」になって、設定サイリスタS1がターンオフする。
時刻lの直後においては、転送サイリスタT1がオン状態にあるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
第3の実施の形態では、時刻mにおいて信号の変化はない。
(14)時刻n
時刻nにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。第1の実施の形態と同様であるので説明を省略する。(15)時刻o
時刻oにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。第1の実施の形態と同様であるので説明を省略する。
時刻pにおいて、発光チップ群#aおよび発光チップ群#bに送信される消灯信号φRcが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子が、「H」(0V)から「L」(−3.3V)「L」になる。すると、時刻jにおいて、消灯サイリスタRTのしきい電圧は−2.2Vとなっているので、消灯サイリスタRTがターンオンする。すると、消灯サイリスタRTの主ゲート端子Gr1は、「H」(0V)になる。
これにより、点灯信号線75の電位は、主ゲート端子Gr1の電位(「H」(0V))に引き込まれて、「H」(0V)に移行する。そして、点灯していた発光サイリスタL1のアノード端子とカソード端子とがともに「H」(0V)になって、発光サイリスタL1がターンオフして消灯する。
電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子が、「H」(0V)から「L」(−3.3V)になる。このとき、発光サイリスタL1がオン状態で点灯(発光)しているので、消灯サイリスタRTの主ゲート端子Gr1の電位は、−1.9Vになっている。一方、補助ゲート端子Gr2は、許可信号φEbが「L」(−3.3V)であるので、電流制限抵抗REを介して、「L」(−3.3V)になっている。すると、消灯サイリスタRTのしきい電圧は、「L」(−3.3V)より低くなっている。よって、消灯サイリスタRTのカソード端子が、「L」(−3.3V)になっても、消灯サイリスタRTはターンオンしない。よって、発光サイリスタL1はオン状態を維持して、点灯(発光)し続ける。そして、点灯信号線75は、−1.9Vを維持する。
時刻qにおいて、発光チップ群#aおよび発光チップ群#bに送信される消灯信号φRcが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
消灯サイリスタRTのアノード端子とカソード端子とがともに「H」(0V)になって、消灯サイリスタRTがターンオフする。すると、時刻cと同様に、消灯サイリスタRTの主ゲート端子Gr1は、アノード端子の電位(「H」)からフローティング(浮遊)状態に移行する。これにより、点灯信号線75は、電流制限抵抗RIを介して、電源線71の電位(「L」(−3.3V))に移行する。
電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子が、「L」(−3.3V)から「H」(0V)になる。このとき、発光サイリスタL1はオン状態で点灯(発光)を維持している。よって、点灯信号線75は、−1.9Vになっている。
時刻qにおいて、転送サイリスタT1がオン状態であるとともに、発光サイリスタL1がオン状態で点灯(発光)している。
時刻aaにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行するとともに、発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
電流制限抵抗REを介して、許可信号線76が「H」(0V)から「L」(−3.3V)になる。すると、消灯サイリスタRTの補助ゲート端子Gr2が「H」から「L」に移行する。
電流制限抵抗REを介して、許可信号線76が「L」(−3.3V)から「H」(0V)になる。すると、消灯サイリスタRTの補助ゲート端子Gr2が「L」から「H」に移行する。
時刻rにおいて、発光チップ群#aおよび発光チップ群#bに送信される消灯信号φRcが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
時刻rの直前において、発光サイリスタL2がオン状態で点灯(発光)している。点灯信号線75は−1.9Vになっている。よって、消灯サイリスタRTの主ゲート端子Gr1の電位は−1.9Vである。許可信号φEaが「L」(−3.3V)であるので、消灯サイリスタRTの補助ゲート端子Gr2は「L」になっている。前述したように、消灯サイリスタRTのしきい電圧は−3.4Vより低くなっている。
よって、電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子が「L」(−3.3V)になっても、消灯サイリスタRTはターンオンしない。このため、発光サイリスタL2はオン状態で点灯(発光)を維持し、点灯信号線75は−1.9Vになっている。
時刻rの直前において、発光サイリスタL1がオン状態で点灯(発光)している。点灯信号線75は−1.9Vになっている。よって、消灯サイリスタRTの主ゲート端子Gr1の電位は−1.9Vである。許可信号φEbが「H」(0V)であるので、消灯サイリスタRTの補助ゲート端子Gr2は「H」になっている。前述したように、消灯サイリスタRTのしきい電圧は−2.2Vになっている。
よって、電流制限抵抗Rcを介して、消灯サイリスタRTのカソード端子が「L」(−3.3V)になると、消灯サイリスタRTはターンオンする。このため、点灯信号線75は「H」(0V)になり、発光サイリスタL1はターンオフして消灯する。
時刻sにおいて、発光チップ群#aおよび発光チップ群#bに送信される消灯信号φRcが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
電流制限抵抗Rcを介して、オフ状態の消灯サイリスタRTのカソード端子が「L」(−3.3V)から「H」(0V)に移行する。消灯サイリスタRTはオフ状態を維持する。よって、発光サイリスタL2はオン状態で点灯(発光)を維持する。
時刻sの直後においては、転送サイリスタT2がオン状態にあるとともに、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻qにおける発光チップCa1と同様に、オン状態の消灯サイリスタRTがターンオフする。そして、点灯信号線75は、電流制限抵抗RIを介して、電源線71の「L」(−3.3V)になる。
時刻sの直後においては、転送サイリスタT2がオン状態にある。
時刻sにおいて、発光チップ群#bの発光サイリスタL1を点灯制御する期間Tb(1)が終了し、発光サイリスタL2を点灯制御する期間Tb(2)に入る。
すなわち、補助ゲート端子Gr2に印加する電位によって、消灯サイリスタRTのしきい電圧は、消灯信号φRcの「L」を挟んで高い値と低い値とになる。
なお、以上の説明では、消灯信号φRcの「L」を電源電位Vga(「L」(−3.3V))とし、発光装置65が単一電源で駆動できるようにした。しかし、消灯信号φRcの「L」と電源電位Vgaとを異なる値としてもよい。
このようにすることで、一の消灯信号φRcに対して、発光チップ群#aまたは発光チップ群#bのいずれか一方の消灯サイリスタRTをターンオンさせて、点灯している発光サイリスタLを消灯し、いずれか他方の消灯サイリスタRTをターンオンさせないで、点灯している発光サイリスタLの点灯が継続するようにしている。
さらにまた、発光チップ群を構成する発光チップCの数および発光チップ組を構成する発光チップCの数をそれぞれ同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。
Claims (6)
- それぞれが、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子を備え、当該第1のアノード端子または当該第1のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、
前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの発光サイリスタの前記第1のアノード端子または前記第1のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、
前記基板上に設けられ、第2のアノード端子、第2のカソード端子、第2のゲート端子、当該第2のゲート端子と異なる第3のゲート端子を備え、当該第2のアノード端子または当該第2のカソード端子のいずれか一方に前記電位が供給されるとともに、当該第2のゲート端子が前記点灯信号線に接続され、オフ状態において、当該第2のゲート端子と当該第3のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された前記複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタと
を備える発光チップ。 - 前記基板上に設けられ、前記電位と異なる予め定められた他の電位が供給される電源線をさらに備え、前記点灯信号線は、電流制限抵抗を介して、当該電源線に接続されていることを特徴とする請求項1に記載の発光チップ。
- 前記消灯サイリスタの第3のゲート端子が前記電位に設定された場合に、当該消灯サイリスタのしきい電圧の絶対値が、当該第3のゲート端子が前記他の電位に設定された場合に比べ、小さいことを特徴とする請求項2に記載の発光チップ。
- それぞれが、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子を備え、当該第1のアノード端子または当該第1のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第1のアノード端子または当該第1のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第2のアノード端子、第2のカソード端子、第2のゲート端子、当該第2のゲート端子と異なる第3のゲート端子を備え、当該第2のアノード端子または当該第2のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第2のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第2のゲート端子と当該第3のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
それぞれが、基板上に設けられ、第1のアノード端子、第1のカソード端子、第1のゲート端子を備え、当該第1のアノード端子または当該第1のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第1のアノード端子または当該第1のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第2のアノード端子、第2のカソード端子、第2のゲート端子、当該第2のゲート端子と異なる第3のゲート端子を備え、当該第2のアノード端子または当該第2のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第2のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第2のゲート端子と当該第3のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。 - 前記発光チップは、前記基板上に設けられ、前記電位と異なる予め定められた他の電位を供給する電源線をさらに備えるとともに、
前記画像形成装置は、前記複数の発光チップのそれぞれの発光チップにおける前記消灯サイリスタの前記第3のゲート端子を前記電位と前記他の電位とで切り替えることで、前記消灯サイリスタをオフ状態からオン状態に移行させて、前記発光チップの点灯している発光サイリスタを消灯するか、または当該消灯サイリスタをオフ状態に維持して、点灯している発光サイリスタの点灯を継続するかを指定する指定手段をさらに有することを特徴とする請求項5に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009237A JP5849718B2 (ja) | 2012-01-19 | 2012-01-19 | 発光チップ、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009237A JP5849718B2 (ja) | 2012-01-19 | 2012-01-19 | 発光チップ、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149795A JP2013149795A (ja) | 2013-08-01 |
JP5849718B2 true JP5849718B2 (ja) | 2016-02-03 |
Family
ID=49047009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009237A Active JP5849718B2 (ja) | 2012-01-19 | 2012-01-19 | 発光チップ、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5849718B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6209927B2 (ja) * | 2013-10-09 | 2017-10-11 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0985987A (ja) * | 1995-09-27 | 1997-03-31 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
JP3562884B2 (ja) * | 1995-10-02 | 2004-09-08 | 日本板硝子株式会社 | 自己走査型発光装置、光プリンタ用光源および光プリンタ |
JP4683157B1 (ja) * | 2010-03-23 | 2011-05-11 | 富士ゼロックス株式会社 | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
-
2012
- 2012-01-19 JP JP2012009237A patent/JP5849718B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013149795A (ja) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2522516A2 (en) | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus | |
JP5402456B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP6225723B2 (ja) | 光走査ヘッド、画像処理装置、光量補正制御プログラム | |
JP4656227B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP5625778B2 (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
US9013527B2 (en) | Light-emitting component, print head and image forming apparatus | |
JP4614017B1 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP5636655B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5849718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |