JP6225723B2 - 光走査ヘッド、画像処理装置、光量補正制御プログラム - Google Patents

Description

本発明は、光走査ヘッド、画像処理装置、光量補正制御プログラムに関する。

電子写真方式を採用した、プリンタや複写機を含む画像処理装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる場合がある。

前記光記録手段として、複数の発光素子（例えば、の発光ダイオード（ＬＥＤ：Light Emitting Diode））を主走査方向に配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：LED Print Head）を用いた画像処理装置がある。

特許文献１及び特許文献２には、ＬＰＨにおいて、光量補正値（濃度ムラ補正値）による補正とオフセット補正に関する技術が開示されている。

特許文献１では、光量補正部によるパルス幅設定部ごとにオフセット補正値定数加算部がある。各オフセット補正値定数加算部のオフセット補正値は点灯パルス幅、解像度で値が決定される。

また、特許文献２では、同一光量補正値で補正する発光素子数単位で同一のオフセット補正値をもつ。この場合、オフセット補正値が光量補正値と同一数だけ必要となり補正値を記憶するために必要なメモリ容量が大きくなる場合がある。

特開２００７−１１８４９５号公報 特開２００６−２５５９７６号公報

本発明は、発光素子アレイに設けられた複数の発光素子毎の配線長に起因する光量変動差（オフセット量）のばらつきを、解消することができる光走査ヘッド、画像処理装置、光量補正制御プログラムを得ることが目的である。

請求項１に記載の発明は、各々が複数の発光素子を備え、走査方向に沿って配列された複数の発光素子アレイと、画像情報に基づいて生成した発光時期信号を、前記複数の発光素子アレイの各々の発光素子へ出力して当該発光素子の発光を制御する発光制御手段と、前記複数の発光素子アレイに対して共通とされ、複数の発光素子への前記発光時期信号の到達時間差に起因する光量変動の補正値を記憶する記憶手段と、前記複数の発光素子アレイの各々の発光素子毎の濃度むらを補正する個体差光量補正値データに基づいて補正を行った後、前記補正値に基づいて前記発光時期信号に対して絶対量の補正値を加減することにより前記発光時期信号を補正する補正手段と、を有している。

請求項２に記載の発明は、前記請求項１に記載の発明において、前記補正手段は、複数の発光素子アレイにおける配列位置が同一となる各発光素子に対して、同一の補正値で補正する。

請求項３に記載の発明は、前記請求項１又は請求項２記載の発明において、前記発光時期信号が、前記発光素子の発光開始信号と、発光終了信号を含み、前記補正手段が、前記発光素子アレイの中の最大光量となる発光素子に合わせるように、他の発光素子の発光開始信号の出力時期を早める補正を実行する。

請求項４に記載の発明は、請求項１〜請求項３の何れか１項記載の光走査ヘッドと、一様に帯電された感光体上に、前記光走査ヘッドを用いて、画像情報に基づいて制御される光量の光を照射することにより静電潜像を得た後、この静電潜像を現像して可視化し、記録媒体に転写して定着する画像形成部と、を有する画像処理装置である。

請求項５に記載の発明は、コンピュータに、画像情報に基づいて発光時期信号を生成し、走査方向に配列された複数の発光素子アレイに対して共通の特性として、前記発光素子アレイに設けられた複数の発光素子のそれぞれへの前記発光時期信号の到達時間差に起因する光量変動分を加減する補正値を記憶しておき、前記複数の発光素子アレイの各々の発光素子毎の濃度むらを補正する個体差光量補正値データに基づいて補正を行った後、前記補正値に基づいて前記発光時期信号を補正し、補正後の発光時期信号に基づいて、複数の発光素子アレイの各発光素子の発光を制御する、ことを実行させる光量補正制御プログラムである。

請求項１に記載の発明によれば、発光素子アレイに設けられた複数の発光素子毎の配線長に起因する光量変動差（オフセット量）のばらつきを、解消することができる。

請求項２に記載の発明によれば、光量変動の補正値の情報量を軽減することができる。

請求項３に記載の発明によれば、所謂発光パルス幅を補正することになり、画像情報に基づく発光時期信号の生成後に、単純に共通の駆動ドライバで動作する発光素子毎の（オフセット量）を補正することができる。

請求項４に記載の発明によれば、発光素子アレイに設けられた複数の発光素子毎の配線長に起因する光量変動差（オフセット量）のばらつきを、解消することができる。

請求項５に記載の発明によれば、発光素子アレイに設けられた複数の発光素子毎の配線長に起因する光量変動差（オフセット量）のばらつきを、解消することができる。

本実施の形態が適用される画像処理装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 本実施の形態における発光装置の上面図である。 本実施の形態における発光チップの構成、信号発生回路の構成、並びに回路基板上の配線構成を示した図である。 本実施の形態における発光装置の発光チップをマトリクスの各要素として配置して示した図である。 本実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 本実施の形態に係る信号発生回路のブロック図である。 （Ａ）は１つの発光チップＣにおける、配線長差に起因する光量変化量を示した特性図、（Ｂ）はＥＥＰＲＯＭ（２）に格納される、発光サイリスタに対する、それぞれオフセット補正データ（加算値）の対照テーブルである。 本実施の形態における発光装置、並びに発光チップの動作を説明するためのタイミングチャートである。

（画像処理装置１）
図１は本実施の形態が適用される画像処理装置１の全体構成の一例を示した図である。

図１に示す画像処理装置１は、一般にタンデム型と呼ばれる画像処理装置である。この画像処理装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、ＰＣ２や画像読取装置３から受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色毎に設けられ、それぞれ区別する場合には、画像形成ユニット１１の末尾に、それぞれＹ、Ｍ、Ｃ、Ｋを付す。

画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

この画像処理装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。

そして、画像出力制御部３０による制御の下で、ＰＣ２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。

そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。

その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙上に定着され、画像処理装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる光源部６３を備えた露光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。

発光装置６５は、光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。なお、発光装置６５が信号発生回路１１０を備えず、発光装置６５の外部の画像出力制御部３０等が信号発生回路１１０を備えてもよい。この場合、画像出力制御部３０等から、信号発生回路１１０が光源部６３に供給する信号等がハーネス等を介して発光装置６５に供給される。以下では、発光装置６５が信号発生回路１１０を備えているとして説明する。

ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。

（発光装置６５）
図３は、本実施の形態における発光装置６５の上面図である。

図３に示すように、本実施の形態における発光装置６５では、光源部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。

本実施の形態では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ２０は、発光チップＣａ１から番号順に発光チップＣａ２０までを含む。

発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０の構成は同一であってよい。なお、発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは、発光チップＣと表記する。また、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。

そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。なお、前述したように、発光装置６５は、信号発生回路１１０を搭載していなくともよい。

図４は、本実施の形態における発光チップＣの構成、信号発生回路１１０の構成、並びに回路基板６２上の配線構成を示した図である。図４（Ａ）は発光チップＣの構成を示し、図４（Ｂ）は発光装置６５の信号発生回路１１０の構成、並びに回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣは２つの発光チップ群（＃ａ及び＃ｂ）に分けられている。

はじめに、図４（Ａ）に示す発光チップＣの構成を説明する。

発光チップＣは、表面形状が長方形である基板８０の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光部１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極（図示省略）が設けられている。ここで、φＷ端子は設定端子の一例であり、φＥ端子は許可端子の一例である。

なお、「列状」とは、図４（Ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、或いは複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（Ｂ）により、発光装置６５の信号発生回路１１０の構成、並びに回路基板６２上の配線構成を説明する。

前述したように、発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）が設けられている。なお、図４（Ｂ）では、発光チップＣａ５、Ｃｂ５まで記載し、発光チップＣａ６、Ｃｂ６以降は、同一配線の繰り返しなので、図示を省略した。

まず、図７を用いて、信号発生回路１１０の構成について説明する。

図７は、信号発生回路１１０の構成を示すブロック図である。信号発生回路１１０は、画像データ展開部１１１、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、各発光チップ（発光チップ群Ｃａ１、Ｃｂ１〜Ｃａ２０、Ｃｂ２０）に対応して設けられた点灯時間制御・駆動部１１８−１〜１１８−２０により主要部が構成されている。

点灯時間制御・駆動部１１８−１〜１１８−２０は、それぞれ、設定信号発生部１５０に接続されている。また、タイミング信号発生部１１４は、許可信号発生部１３０ａ、１３０ｂ、転送信号発生部１２０ａ、１２０ｂ、点灯信号発生部１４０ａ、１４０ｂに接続されている。さらに、信号発生回路１１０では、電源電位供給部１７０、基準電位供給部１６０から、それぞれの電位が出力されるようになっている。

画像データ展開部１１１には、画像処理部（イメージプロセッサ）４０から画像データがシリアルに送信されてくる。画像データ展開部１１１は、送信された画像データを１〜１２８ドット目、１２９〜２５６ドット目、・・・のように各発光チップＣ（発光チップ群Ｃａ１、Ｃｂ１〜Ｃａ２０、Ｃｂ２０）毎の画像データに分割する。

画像データ展開部１１１は点灯時間制御・駆動部１１８−１〜１１８−２０と接続されており、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−２０に出力する。

濃度ムラ補正データ部１１２は、発光チップＣ内の各発光サイリスタ毎の光量のバラツキ等に起因する画像形成時の画像濃度ムラを修正するための濃度ムラ補正データが記憶されている。そして、濃度ムラ補正データ部１１２からのデータ読出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８−１〜１１８−２０に出力する。

なお、この濃度ムラは、発光サイリスタ個体の光量特性によるものであり、後述の、各発光サイリスタへの配線長の違いによる電気抵抗率ρを主要因する光量特性とは異なる。

ＥＥＰＲＯＭ（１）３２には、各発光サイリスタ毎の濃度ムラ補正データ（以下、「個体差光量補正値データ」という）が格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ（１）３２から濃度ムラ補正データ部１１２に対して、各発光サイリスタ毎の個体差光量補正値データがダウンロードされる。

次に、基準クロック発生部１１６は、画像出力制御部３０、タイミング信号発生部１１４、及び点灯時間制御・駆動部１１８−１〜１１８−２０と接続されている。

基準クロック発生部１１６は、図示しないＰＬＬ回路と、ルックアップテーブル（ＬＵＴ）とを含み、点灯可能期間を２５６分割する周波数に相当するコントロール電圧が供給され、この周波数の基準クロック信号を生成して、すべての点灯時間制御・駆動部１１８−１〜１１８−２０へ出力する。

タイミング信号発生部１１４は、画像出力制御部３０及び基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号を生成する。

また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２及び画像データ展開部１１１と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、画像出力制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１１から各画素（各発光サイリスタ）に対応した画像データを読み出すためのデータ読出し信号、並びに濃度ムラ補正データ部１１２から各画素に対応した個体差光量補正値データを読み出すためのデータ読出し信号を各々に対して出力している。

さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−２０とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、画像出力制御部３０からのＬｓｙｎｃ信号と同期して、発光サイリスタの点灯開始のトリガ信号を出力している。

点灯時間制御・駆動部１１８−１〜１１８−２０は、各画素（各発光サイリスタ）の点灯時間（点灯パルス幅）を個体差光量補正値データ及び直線性補正値データに基づいて設定し、発光チップの各ＬＥＤを点灯するための制御信号（発光開始タイミングである設定信号）φＷ１〜φＷ２０を生成する。

以上説明したように、発光装置６５において、発光チップＣａ１〜Ｃａ２０、並びにＣｂ１〜Ｃｂ２０の各発光サイリスタＬ１、Ｌ２、Ｌ３・・・を発光させる場合の発光開始タイミングは、２０個の設定信号φＷ１〜φＷ２０に依存していることがわかる。

この２０個の設定信号φＷ１〜φＷ２０の物理的配線長、すなわち、信号発生回路１１０の出力端から各発光サイリスタＬ１、Ｌ２、Ｌ３・・・までの配線の長さは、基板８０（図４（Ａ）参照）の設計によって異なる。基板８０において、当該基板８０での配線パターンに基づく物理的配線長さの違いは、ある程度の線形特性を有するものの、基本的には非線形である。

このため、２０個の設定信号φＷ１〜φＷ２０の物理的配線長に起因する電気抵抗率ρの差により、２０個の設定信号φＷ１〜φＷ２０の発信時期に対する到達時期が異なり、同一の光量を指示する信号であっても、発光サイリスタＬ１、Ｌ２、Ｌ３・・・で光量変動が発生する。

すなわち、電気抵抗率ρは、Ｒ・Ａ／Ｌ(Ω・ｍ）で表され、電気抵抗Ｒ（Ω）は、配線の長さＬ（ｍ）に正比例し、断面積Ａ（ｍ^２）に反比例する。

そこで、本実施の形態では、ＥＥＰＲＯＭ（２）３４に、図４（Ａ）に示す、各発光サイリスタＬ１、Ｌ２、Ｌ３・・・（本実施の形態では、１２８個の発光サイリスタＬ１〜Ｌ１２８を配列）の位置（配線長の差）による光量変化量を補正するオフセット補正値データを格納している。なお、配線の断面積は共通とする。

このオフセット補正値データは、前述した濃度ムラ補正データ部１１２によって補正する個体差光量補正値データとは異なるものである。

オフセット補正値データは、設定信号φＷ１〜φＷ２０の出力タイミングの時期を早める役目を有しており、ＥＥＰＲＯＭ（２）３４には、各発光サイリスタＬ１、Ｌ２、Ｌ３・・・毎のオフセット補正用の定量値（加算値Δ１〜１２８）が格納される。このオフセット補正値が加算された発光サイリスタＬ１、Ｌ２、Ｌ３・・・は、発光時間が長くなるため、光量が増加される。

図８（Ａ）は、１つの発光チップＣにおける、配線長差に起因する光量変化量を示した特性図である。この図８（Ａ）では、配線長の短い左端の光量が最も高く、配線長の長い右端の光量が最も低くなっている。また、点灯時間（点灯開始から終了までの時間）が長ければ長いほど最大値と最小値の光量差が大きくなる傾向にある。

なお、図８（Ａ）の右肩下がりの傾向は、設定信号φＷ１〜φＷ２０の出力源が、発光チップＣの左端にあるためであり、出力源の位置によって特性は変化する。例えば、出力源が中央にある場合は山形となり、右端にある場合は右肩上がりとなり、左右に分割されている場合は谷型となる。従って、光量変化量の特性は、図８（Ａ）に限定されるものではないが、ここでは、図８（Ａ）の特性を例にとり説明する。

図８（Ｂ）は、ＥＥＰＲＯＭ（２）３４に格納される、各発光チップ共通として適用される、発光サイリスタＬ１〜Ｌ１２８に対する、それぞれ加算値Δ１〜Δ１２８の対照テーブルが示されている。加算値Δ１〜Δ１２８は、それぞれ、設定信号φＷ１〜φＷ２０の出力タイミングの時期を早める時間情報である。数値が大きければ大きいほど出力タイミングが早くなる。

従って、図８（Ａ）の光量特性を是正する場合は、最も光量が高い左端の発光サイリスタＬ１を基準として（Δ１＝０）、以下、発光サイリスタＬ２〜Ｌ１２８の光量を嵩上げする加算値を設定すればよい（Δ２〜Δ１２８＞０）。

なお、各発光サイリスタＬ１〜Ｌ１２８の加算値Δ１〜Δ１２８は、理論上は、物理的な配線長に基づき演算可能であるが、より精度を高めるためには、実験結果に基づき、非線形の情報をテーブル化することが好ましい。

本実施の形態に係る信号発生回路１１０では、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。

信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａ及び第２転送信号φ２ａを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂ及び第２転送信号φ２ｂを転送信号発生部１２０ｂから送信する。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、許可信号φＥｂを許可信号発生部１３０ｂから送信する。

さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、点灯信号φＩａを点灯信号発生部１４０ａから送信すると共に、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、点灯信号φＩｂを点灯信号発生部１４０ｂから送信する。

そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に設定信号φＷ１〜φＷ２０を設定信号発生部１５０から送信する。

例えば、設定信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、設定信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、設定信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、設定信号φＷ２０を送信する。

さらにまた、信号発生回路１１０は、発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）に電位の基準となる基準電位Ｖｓｕｂを基準電位供給部１６０から供給すると共に、発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）の駆動のための電源電位Ｖｇａを電源電位供給部１７０から供給する。

なお、上述したように、図４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらを総称する場合は、転送信号発生部１２０という。

同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらを総称する場合は、許可信号発生部１３０という。

さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらを総称する場合は、点灯信号発生部１４０という。

同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１といい、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２という。さらに、第１転送信号φ１と第２転送信号φ２とを区別しないときは転送信号という。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥといい、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、設定信号φＷ１〜φＷ２０これらをまとめて設定信号φＷという。

次に、発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０の配列について説明する。

発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０及び発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のそれぞれに設けられた発光部１０２に近い側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップＣの位置が設定されている。なお、図４（Ｂ）の発光チップＣａ１、Ｃａ２、Ｃａ３、…及び発光チップＣｂ１、Ｃｂ２、Ｃｂ３、…に、図４（Ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）について説明する。

回路基板６２には、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子（後述の図６参照）に接続され、基準電位供給部１６０より基準電位Ｖｓｕｂが与えられる電源ライン２００ａが設けられている。

そして、発光チップＣに設けられたＶｇａ端子に接続され、電源電位供給部１７０より電力供給のための電源電位Ｖｇａが与えられる電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、及び発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａ及び第２転送信号φ２ａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。

同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、及び発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂ及び第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。

同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光チップＣａ１〜Ｃａ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。

同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光チップＣｂ１〜Ｃｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

なお、電流制限抵抗ＲＩは、発光チップＣの内部に設けられてもよい。
さらにまた、回路基板６２には、信号発生回路１１０の設定信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に設定信号φＷ１〜φＷ２０を送信する設定信号ライン２０５〜２２４が設けられている。

例えば、設定信号ライン２０５は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して設定信号φＷ１を送信する。設定信号ライン２０６は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して設定信号φＷ２を送信する。以下同様にして、設定信号ライン２２４は、発光チップ群＃ａの発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して設定信号φＷ２０を送信する。

以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。

そして、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。

一方、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。

図５は、本実施の形態における発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。

図５では、発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）を２×２０のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、設定信号φＷ１〜φＷ２０）の配線（ライン）のみを示している。

上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。

これに対し、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。

（発光チップＣ）
図６は、本実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。

ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図６において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。

なお、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）は、図４（Ａ）と異なるが、説明の便宜上、図中左端に示した。

発光チップＣａ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光部１０２（図４（Ａ）参照））を備えている。

さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列、並びに同様に列状に配列された設定サイリスタＳ１、Ｓ２、Ｓ３、…からなる設定サイリスタ列を備えている。

ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、設定サイリスタＳ１、Ｓ２、Ｓ３、…をそれぞれ区別しないときは設定サイリスタＳと表記する。

さらにまた、発光チップＣａ１（Ｃ）は、設定許可サイリスタＳ０を備えている。
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。

ここでは、発光サイリスタＬのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と表記することがある。同様に、設定サイリスタＳのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と表記することがある。さらに、転送サイリスタＴのアノード端子を第３のアノード端子、カソード端子を第３のカソード端子、ゲート端子を第３のゲート端子と表記することがある。さらにまた、設定許可サイリスタＳ０のアノード端子を第４のアノード端子、カソード端子を第４のカソード端子、ゲート端子を第４のゲート端子と表記することがある。

また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に電気的手段の一例としての結合ダイオードＤ１、Ｄ２、Ｄ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と設定サイリスタＳ１、Ｓ２、Ｓ３、…との間に第２の接続抵抗の一例としての接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…を備えている。さらに、設定サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に第１の接続抵抗の一例としての接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…を備えている。接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…は、後に詳細に説明するが、設定サイリスタＳがオフ状態にあるときと、オン状態にあるときとで、抵抗値が異なる。よって、図６において、接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…に矢印を付して、抵抗値が変化することを表記している。

さらに、発光チップＣａ１（Ｃ）は、第３の接続抵抗の一例としての接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…を備えている。

ここで、発光サイリスタＬなどと同様に、結合ダイオードＤ１、Ｄ２、Ｄ３、…、接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…、接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…、接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…のそれぞれを区別しないときは、結合ダイオードＤ、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚと表記する。

発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、設定サイリスタＳのそれぞれの数も１２８個である。同様に、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚの数も１２８個である。しかし、結合ダイオードＤの数は、転送サイリスタＴの数より１少ない１２７個である。

なお、転送サイリスタＴ及び設定サイリスタＳのそれぞれの数は、発光サイリスタＬの数より多くてもよい。

そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤ０を備えている。さらに、電流制限抵抗ＲＷ及び電流制限抵抗ＲＥを備えている。さらにまた、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１及び電流制限抵抗Ｒ２を備えている。

なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、設定サイリスタ列の設定サイリスタＳ１、Ｓ２、Ｓ３、…は、図６中において、左側から番号順に配列されている。そして、設定許可サイリスタＳ０は、設定サイリスタ列の外側に、設定サイリスタＳ１に並んで設けられている。

さらに、結合ダイオードＤ１、Ｄ２、Ｄ３、…、接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…、接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…、接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…も、同様に、図中左側から番号順に配列されている。

そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図６中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。

転送サイリスタ列、結合ダイオードＤ、スタートダイオードＤ０、電流制限抵抗Ｒ１及びＲ２がシフト部１０３を構成する。設定サイリスタ列、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚ、設定許可サイリスタＳ０、電流制限抵抗ＲＷ及び電流制限抵抗ＲＥがセット部１０４を構成する。なお、発光サイリスタ列は、前述したように発光部１０２を構成する。

次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０のそれぞれのアノード端子は基板８０に接続されている（アノードコモン）。

そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１ａの入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図４参照）が接続され、第１転送信号φ１ａが送信される。

一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２ａの入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図４参照）が接続され、第２転送信号φ２ａが送信される。

なお、発光チップＣｂ１の場合には、φ１端子には、第１転送信号ライン２０１ｂ（図４参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図４参照）が接続され、第２転送信号φ２ｂが送信される。

設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子は、設定信号線７４に接続されている。そして、設定信号線７４は、電流制限抵抗ＲＷを介して、設定信号φＷ１の入力端子であるφＷ端子に接続されている。このφＷ端子には、設定信号ライン２０５（図４参照）が接続され、設定信号φＷ１が送信される。

また、設定許可サイリスタＳ０のゲート端子Ｇｓ０は、許可信号線７６と接続されている。許可信号線７６は、電流制限抵抗ＲＥを介して、許可信号φＥａの入力端子であるφＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３ａ（図４参照）が接続され、許可信号φＥａが送信される。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩａの入力端子であるφＩ端子に接続されている。このφＩ端子には、電流制限抵抗ＲＩを介して、点灯信号ライン２０４ａ（図４参照）が接続され、点灯信号φＩａが送信される。

転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の設定サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子ＧＳ１、ＧＳ２、ＧＳ３、…に、１対１で、それぞれ接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…を介して接続されている。

一方、設定サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…を介して接続されている。

ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｓ、ゲート端子Ｇｌと表記する。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤ１、Ｄ２、Ｄ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤ１、Ｄ２、Ｄ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２、Ｄ３、Ｄ４、…についても同様である。

発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた接続抵抗Ｒｚを介して電源線７１に接続されている。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤ０のカソード端子に接続されている。一方、スタートダイオードＤ０のアノード端子は、第２転送信号線７３に接続されている。

（発光装置６５の動作）
次に、発光装置６５の動作について説明する。

発光装置６５は発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図３、４、５参照）。

図４に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ２０と発光チップＣｂ１〜Ｃｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。

そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａが共通に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並列に駆動される。

同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂが共通に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並列に駆動される。

一方、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａの一つの発光チップＣと発光チップ群＃ｂの一つの発光チップＣとが構成する発光チップ組＃１〜＃２０のそれぞれに対して送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、設定信号φＷ１が共通に送信される。また、２０個の設定信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。

なお、後述するように、発光サイリスタＬの光量補正のために、設定信号φＷ１〜φＷ２０のタイミングをずらして送信してもよい。

発光チップ群＃ａの発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１及びＣｂ１の動作を説明すれ足りる。同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＣａ１とＣｂ１とが属する発光チップ組＃１を説明すれば足りる。

以下に本実施の形態の作用を説明する。

（発光開始タイミングを含む制御信号生成）
画像データ展開部１１１に、画像処理部（イメージプロセッサ）４０から画像データがシリアルに送信されてくると、画像データ展開部１１１では、送信された画像データを各発光チップＣ（発光チップ群Ｃａ１、Ｃｂ１〜Ｃａ２０、Ｃｂ２０）毎の画像データに分割する。

画像データ展開部１１１は、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−２０に出力する。

ＥＥＰＲＯＭ（１）３２には、マシン電源投入時に、各発光サイリスタ毎の個体差光量補正値データがダウンロードされている。濃度ムラ補正データ部１１２では、データ読出し信号に同期して、ＥＥＰＲＯＭ（１）３２から個体差光量補正値データを読み出して、点灯時間制御・駆動部１１８−１〜１１８−２０に出力する。

また、ＥＥＰＲＯＭ（２）３４には、マシン電源投入時に、時間制御・駆動部１１８−１〜１１８−２０に対して、各発光サイリスタ毎の配線長の差（電気抵抗率の差）に起因する光量変動を補正するためのオフセット補正値データがダウンロードされている。

このオフセット補正値データは、個体差光量補正値データを点灯時間制御・駆動部１１８−１〜１１８−２０に出力される。

基準クロック発生部１１６は、基準クロック信号を生成して、タイミング信号発生部１１４及び全ての点灯時間制御・駆動部１１８−１〜１１８−２０へ出力する。

タイミング信号発生部１１４では、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号を生成する。

また、タイミング信号発生部１１４は、画像出力制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１１から各画素（各発光サイリスタ）に対応した画像データを読み出すためのデータ読出し信号、並びに濃度ムラ補正データ部１１２から各画素に対応した個体差光量補正値データを読み出すためのデータ読出し信号を各々に対して出力する。

さらに、タイミング信号発生部１１４は、画像出力制御部３０からのＬｓｙｎｃ信号と同期して、発光サイリスタの点灯開始のトリガ信号を出力する。

点灯時間制御・駆動部１１８−１〜１１８−２０は、各画素（各発光サイリスタ）の点灯時間（点灯パルス幅）を個体差光量補正値データ及び直線性補正値データに基づいて設定し、最後にオフセット補正値データを加算して、発光チップＣの各発光サイリスタを点灯するための制御信号（発光開始タイミングである設定信号）φＷ１〜φＷ２０を生成する。

なお、オフセット補正値データの補正（加算）を最後に実行するのは、他の補正に依存して絶対量を変化させないためである。言い換えれば、オフセット補正値データは、制御信号φＷ１〜φＷ２０のベース値を上げるものであり、光量に応じた割合で補正するものではない。

また、本実施の形態では、最大光量を基準としているため、加算としているが、中間光量を基準として加減算してもよいし、最小光量を基準として減算してもよい。

（オフセット補正値データに基づく、光量変動補正に関する作用及び効果）
本実施の形態における発光装置６５において、発光チップＣａ１〜Ｃａ２０、並びにＣｂ１〜Ｃｂ２０の各発光サイリスタＬ１、Ｌ２、Ｌ３・・・を発光させる場合の発光開始タイミングは、２０個の設定信号φＷ１〜φＷ２０に依存していることがわかる。

この２０個の設定信号φＷ１〜φＷ２０の物理的配線長、すなわち、信号発生回路１１０の出力端から各発光サイリスタＬ１、Ｌ２、Ｌ３・・・までの配線の長さは、基板８０（図４（Ａ）参照）の設計によって異なる。基板８０において、当該基板８０での配線パターンに基づく物理的配線長さの違いは、ある程度の線形特性を有するものの、基本的には非線形である。

このため、２０個の設定信号φＷ１〜φＷ２０の物理的配線長に起因する抵抗値（電気抵抗率ρ）の差により、２０個の設定信号φＷ１〜φＷ２０の発信時期に対する到達時期が異なり、同一の光量を指示する信号であっても、発光サイリスタＬ１、Ｌ２、Ｌ３・・・で光量変動が発生する（一例として、図８（Ａ）参照）。

図８（Ａ）は、１つの発光チップＣにおける、配線長差に起因する光量変化量を示した特性図であり、図８（Ａ）の場合、左端に位置する最大発光量となる発光サイリスタＬ１を抽出し、当該最大光量となる発光サイリスタＬ１の発光量に合わせるように、その他の発光サイリスタＬ２〜Ｌ１２８の光量を増加する補正を行う。

なお、この図８（Ａ）では、左端の発光サイリスタＬ１が最大発光量となっているが、これに限らず、中央部や右端の発光サイリスタが最大発光量となる場合もある。

そこで、本実施の形態では、予め適用される基板８０の配線パターンに起因する光量変動特性情報を取得しておき、当該光量変動特性情報に基づく補正値（光量を増加するオフセット補正データ）をＥＥＰＲＯＭ（２）３４に格納するようにした。なお、光量特性情報を取得は、例えば、実測による取得であっても、演算による取得であってもよいが、精度の面では実測による取得が好ましい。

オフセット補正値データによる光量を増加する補正は、前記設定信号φＷ１〜φＷ２０の出力タイミングの時期を早める（又は遅くする）オフセット補正であり、ＥＥＰＲＯＭ（２）には、各発光サイリスタＬ１、Ｌ２、Ｌ３・・・毎のオフセット補正用の定量値（加算値）が格納される。設定信号φＷ１〜φＷ２０の出力タイミングが早まれば発光時間が増える、また、設定信号φＷ１〜φＷ２０の出力タイミングが遅くなれば発光時間が減る）。

図７に示す信号発生回路１１０でのオフセット補正データに基づく補正時期は、各発光チップＣａ１〜Ｃａ２０、並びにＣｂ１〜Ｃｂ２０の点灯時間制御・駆動部１１８−１〜１１８−２０において、他の補正（画像データの並び替えや濃度ムラ是正のための光量補正等）が実行された後であり、ＥＥＰＲＯＭ（２）３４から読み出したオフセット補正データを、設定信号φＷ１〜φＷ２０の出力タイミングに加減算する補正を実行する（本実施の形態では、加算）。

なお、発光サイリスタＬ１、Ｌ２、Ｌ３・・・が配列された各発光チップＣａ１〜Ｃａ２０、並びにＣｂ１〜Ｃｂ２０は、それぞれ光量変動特性をもつが、基板８０の配線パターンに依存するため、同一の配線パターンで形成された基板８０間では、同一の光量変動特性となる。言い換えれば、各発光チップＣａ１〜Ｃａ２０、並びにＣｂ１〜Ｃｂ２０は、単一種類の光量変動特性を持つことになる。

従って、ＥＥＰＲＯＭ（２）３４に記憶されるオフセット補正データは、１つの発光チップＣ分でよい。言い換えれば、配線パターンが異なる複数種類の発光チップＣが適用される場合は、その種類に応じたオフセット補正データを記憶すればよい。

また、画像処理装置１が、出荷後のメンテナンスにおいて、プリントヘッド１４が交換された場合は、電源投入時にＥＥＰＲＯＭ（２）３４にダウンロードされるオフセット補正値データを書き換えればよい。

（発光チップの発光動作制御）
図９は、本実施の形態における発光装置及び発光チップＣの動作を説明するためのタイミングチャートである。

図９では、発光チップ組＃１（発光チップＣａ１及びＣｂ１）の動作に加えて、発光チップ組＃２（発光チップＣａ２及びＣｂ２）の動作を説明している。そして、図９では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯又は非点灯を制御する部分を示している。なお、発光サイリスタＬの点灯又は非点灯を制御することを点灯制御と表記する。

そして、発光チップ組＃１（発光チップＣａ１及びＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２及びＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。そして、発光チップＣａ２の発光サイリスタＬ１及び発光チップＣｂ２の発光サイリスタＬ２は点灯させない（非点灯）とした。

以下では、発光チップＣａ１及びＣｂ１の動作を説明する。

図９において、時刻ａから時刻ｚへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１において、発光サイリスタＬ１は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｐから時刻ｖの期間Ｔａ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔａ（３）において点灯制御される。発光サイリスタＬ４は、時刻ｘから時刻ｚの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。

一方、発光チップ群＃ｂの発光チップＣｂ１において、発光サイリスタＬ１は、時刻ｉから時刻ｓの期間Ｔｂ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｓから時刻ｗの期間Ｔｂ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｗから時刻ｙの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。

本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…、並びに期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。

そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。

したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。

なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する設定信号φＷ（設定信号φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。

したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における信号波形について説明する。

第１転送信号φ１ａは、時刻ｃで「Ｌ」であって、時刻ｎで「Ｌ」から「Ｈ」に移行し、時刻ｐで「Ｈ」を維持している。

第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。

ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。

すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。

第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図６に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯又は非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。

許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持している。

許可信号φＥａは、後述するように、点灯又は非点灯の制御対象である（点灯制御する）発光サイリスタＬを点灯可能な状態又は点灯不能な状態のいずれかに設定する。

点灯信号φＩａは、時刻ｃで、「Ｈ」から「Ｌ」に移行し、時刻ｏにおいて、「Ｌ」から「Ｈ」に移行する。そして、時刻ｐにおいて「Ｈ」を維持する。

点灯信号φＩａは、発光サイリスタＬに点灯（発光）のための電流を供給する。

設定信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。すなわち、設定信号φＷ１は、期間Ｔａ（１）において、「Ｌ」になる期間が２つある。

そして、設定信号φＷ１と許可信号φＥａとの関係を見ると、設定信号φＷ１は許可信号φＥａが「Ｌ」である時刻ｄから時刻ｈまでの期間に含まれる時刻ｅから時刻ｆまでの期間おいて「Ｌ」になっている。

一方、設定信号φＷ１と、許可信号φＥａに対して位相が１８０°ずれて送信される許可信号φＥｂとの関係を見ると、設定信号φＷ１は期間Ｔｂ（１）における許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる時刻ｋから時刻ｌまでの期間おいて「Ｌ」になっている。

すなわち、期間Ｔａ（１）において、設定信号φＷ１が最初に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、設定信号φＷ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。

このため、許可信号φＥａが「Ｌ」である期間（時刻ｄから時刻ｈ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために設定信号φＷ１が「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｏ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために設定信号φＷ１が「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。

では、図４及び図６を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。なお、接続抵抗Ｒｘ、抵抗Ｒｖ、抵抗Ｒｖ´、抵抗Ｒｕ、接続抵抗Ｒｚに前述の値を用いて説明する。

（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂ及び電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。

＜発光装置６５＞
図９に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図６参照）。

そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂ及び第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２、並びに電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３がともに「Ｈ」になる（図６参照）。

さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になり、電流制限抵抗ＲＥを介してφＥ端子に接続されている許可信号線７６が「Ｈ」になる（図６参照）。

さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｈ」に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図４参照）。そして、点灯信号ライン２０４ａ、２０４ｂに電流制限抵抗ＲＩを介して接続された発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６参照）。

信号発生回路１１０の設定信号発生部１５０は設定信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、設定信号ライン２０５〜２２４が「Ｈ」になる（図４参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる（図６参照）。

発光チップＣのφＷ端子は、電流制限抵抗ＲＷを介して、設定信号線７４に接続されている。よって、設定信号線７４も「Ｈ」になる（図６参照）。

次に、図６を参照しつつ、図９に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ２０及び発光チップＣｂ１〜Ｃｂ２０）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。

なお、図９、並びに以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタはターンオン又はターンオフなど、状態の変化を生じる。

＜発光チップＣａ１＞
発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ及び設定許可サイリスタＳ０のアノード端子は、Ｖｓｕｂ端子に接続されているので、「Ｈ」に設定される。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子及びカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

同様に、設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子は、設定信号線７４に接続され、前述したように、「Ｈ」に設定されている。よって、設定サイリスタＳ及び設定許可サイリスタＳ０のアノード端子及びカソード端子はともに「Ｈ」となり、設定サイリスタＳ及び設定許可サイリスタＳ０はオフ状態にある。

さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子及びカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳがいずれもオフ状態にあるので、転送サイリスタＴのゲート端子Ｇｔ、設定サイリスタＳのゲート端子Ｇｓ及び発光サイリスタＬのゲート端子Ｇｌは、アノード端子の電位である「Ｈ」（０Ｖ）に固定されていない。

発光サイリスタＬのゲート端子Ｇｌは、接続抵抗Ｒｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」（−３．３Ｖ）になっている。

また、設定サイリスタＳのゲート端子Ｇｓは、接続抵抗Ｒｚ及び接続抵抗Ｒｙ１を介して電源線７１に接続されている。よって、後述するゲート端子Ｇｓ１、Ｇｓ２を除いて、ゲート端子Ｇｓの電位は「Ｌ」（−３．３Ｖ）になっている。

さらに、転送サイリスタＴのゲート端子Ｇｔは、接続抵抗Ｒｚ、接続抵抗Ｒｙ及び接続抵抗Ｒｘを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｔ１、Ｇｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」（−３．３Ｖ）になっている。

以上のことから、後述する転送サイリスタＴ１、Ｔ２、設定サイリスタＳ１、Ｓ２、発光サイリスタＬ１、Ｌ２を除いて、転送サイリスタＴ、設定サイリスタＳ及び発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（−３．３Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−４．８Ｖである。

一方、設定許可サイリスタＳ０のゲート端子Ｇｓ０は、「Ｈ」（０Ｖ）の許可信号線７６に接続されている。よって、設定許可サイリスタＳ０のしきい電圧はゲート端子Ｇｓ０の電位（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖである。

図６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤ０のカソード端子に接続されている。そして、スタートダイオードＤ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順方向に電圧が印加（順バイアス）されている。これにより、スタートダイオードＤ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３．０Ｖとなる。

そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤ１のｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３．０Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。

なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．８Ｖである。

一方、設定サイリスタＳ１のゲート端子Ｇｓ１は、接続抵抗Ｒｘ１を介して−１．５Ｖのゲート端子Ｇｔ１に接続されている。よって、前述したように、設定サイリスタＳ１のしきい電圧は−３．１５Ｖとなる。そして、発光サイリスタＬ１のしきい電圧は−４．３５Ｖである。

同様に、設定サイリスタＳ２のゲート端子Ｇｓ２は、接続抵抗Ｒｘ２を介して−３．０Ｖのゲート端子Ｇｔ２に接続されている。よって、設定サイリスタＳ２のしきい電圧は−４．３５Ｖとなる。そして、発光サイリスタＬ２のしきい電圧は−４．７３Ｖとなる。
なお、番号が３以上の設定サイリスタＳ及び発光サイリスタＬのしきい電圧は、前述したように−４．８Ｖである。

以上説明したように、ゲート端子Ｇｔの電位が−３．０Ｖの場合には、設定サイリスタＳ及び発光サイリスタＬのしきい電圧が、「Ｌ」（−３．３Ｖ）に比べ低い値となる。よって、設定信号φＷ、点灯信号φＩが「Ｌ」になっても、これらの設定サイリスタＳ及び発光サイリスタＬはターンオンしない。よって、以下において、ゲート端子Ｇｔが−３Ｖの場合の説明を省略する。

＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。

（２）時刻ｂ
図９に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作状態に入る。

＜発光チップＣａ１＞
奇数番号の転送サイリスタＴのカソード端子が接続された第１転送信号線７２の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−３．０Ｖである転送サイリスタＴ１がターンオンする。そして、第１転送信号線７２の電位が、アノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。

よって、しきい電圧が−４．８Ｖである転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴはターンオンしない。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、カソード端子（ゲート端子Ｇｔ２）が−３Ｖであった結合ダイオードＤ１は、そのアノード端子（ゲート端子Ｇｔ１）が「Ｈ」（０Ｖ）になるので、順バイアスである。よって、結合ダイオードＤ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧が−３．０Ｖになる。

転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されたゲート端子Ｇｔ３の電位は−３．０Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））であるので、しきい電圧は−４．８Ｖが維持される。

一方、転送サイリスタＴ１がターンオンして、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となると、設定サイリスタＳ１のしきい電圧は、前述したように、−１．７８Ｖになる。一方、発光サイリスタＬ１のしきい電圧は−３．９８Ｖとなる。

また、ゲート端子Ｇｔ２の電位が−１．５Ｖになると、設定サイリスタＳ２のしきい電圧は−３．１５Ｖ、発光サイリスタＬ２のしきい電圧は−４．３５Ｖになる。

しかし、設定信号線７４及び点灯信号線７５は「Ｈ」であるので、設定サイリスタＳ１、Ｓ２及び発光サイリスタＬ１、Ｌ２はオン状態に移行しない。

すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、すべての発光サイリスタＬ及びすべての設定サイリスタＳ、設定許可サイリスタＳ０はオフ状態にある。

なお、以下では、オン状態のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０）を説明し、オフ状態のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０）の説明を省略する。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持される。

以上説明したように、サイリスタ（転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｓ、Ｇｌ）はダイオード（結合ダイオードＤ）、抵抗（接続抵抗Ｒｘ、Ｒｙ、接続抵抗Ｒｚ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、他のゲート端子の電位が変化する。ゲート端子の電位が変化することで、サイリスタのしきい電圧が変化する。

（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
発光サイリスタＬのカソード端子が接続された点灯信号線７５が「Ｈ」から「Ｌ」（−３．３Ｖ）になる。発光サイリスタＬ１のしきい電圧は−３．９８Ｖ、番号が２以上の発光サイリスタＬのしきい電圧は−４．３５Ｖ以下であるので、いずれの発光サイリスタＬもターンオンしない。

よって、時刻ｃの直後においては、転送サイリスタＴ１がオン状態にある。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
設定許可サイリスタＳ０のゲート端子Ｇｓ０が接続された許可信号線７６が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。すると、設定許可サイリスタＳ０のゲート端子Ｇｓ０の電位が−３．３Ｖになって、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖから−４．８Ｖになる。

時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。設定許可サイリスタＳ０は、しきい電圧が−４．８Ｖであるのでターンオンできない。

その一方、しきい電圧が−１．７８Ｖである設定サイリスタＳ１がターンオンする。なお、しきい電圧が−３．１５Ｖである設定サイリスタＳ２は、しきい電圧がより高い設定サイリスタＳ１が先にターンオンして、設定サイリスタＳ１のカソード端子が接続された設定信号線７４をアノード端子の電位から拡散電位Ｖｄを引いた−１．５Ｖに設定するので、ターンオンできない。

設定サイリスタＳ１がターンオンすると、ゲート端子Ｇｓ１が０Ｖになり、前述したように、発光サイリスタＬ１のしきい電圧が−１．８９Ｖになる。

時刻ｃにおいて、点灯信号線７５が「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１はターンオンして、点灯（発光）する。

よって、時刻ｅの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。しきい電圧が−１．５Ｖである設定許可サイリスタＳ０がターンオンし、設定信号線７４の電位を−１．５Ｖに設定する。なお、設定サイリスタＳ１はしきい電圧が−３．１５Ｖであるが、しきい電圧が−１．５Ｖとより高い設定許可サイリスタＳ０が先にターンオンする。よって、設定サイリスタＳ１はターンオンできない。このため、発光サイリスタＬ１は、しきい電圧−４．３５Ｖが維持される。

時刻ｅの直後においては、設定許可サイリスタＳ０がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｌ」から「Ｈ」（０Ｖ）に移行する。設定サイリスタＳ１のアノード端子とカソード端子がともに「Ｈ」（０Ｖ）になるので、設定サイリスタＳ１がターンオフする。

しかし、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。

発光サイリスタＬ１がオン状態にあるので、ゲート端子Ｇｌ１の電位は０Ｖになっている。また、ゲート端子Ｇｔ１の電位も０Ｖになっている。これにより、ゲート端子Ｇｓ１の電位も０Ｖであって、設定サイリスタＳ１のしきい電圧は−１．５Ｖである。

よって、時刻ｆの直後においては、転送サイリスタＴ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｌ」から「Ｈ」（０Ｖ）に移行する。設定許可サイリスタＳ０のアノード端子とカソード端子がともに「Ｈ」（０Ｖ）になるので、設定許可サイリスタＳ０がターンオフする。

（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｆの直後の状態が維持される。

＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、奇数番号の転送サイリスタＴのカソード端子が接続された第１転送信号線７２の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。そして、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２の電位が−１．５Ｖになる。さらに、転送サイリスタＴ２のしきい電圧が−３Ｖ、設定サイリスタＳ１のしきい電圧が−１．７８Ｖになる。

つまり、発光チップＣｂ１は、発光チップＣａ１の動作を時間軸上でシフトしたタイミング（ここでは、位相が１８０°ずれた関係とする。）で動作する。

（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
設定許可サイリスタＳ０のゲート端子Ｇｓ０が接続された許可信号線７６が「Ｌ」から「Ｈ」（０Ｖ）に移行する。設定許可サイリスタＳ０のゲート端子Ｇｓ０の電位が０Ｖになって、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖに戻る。なお、設定信号線７４は「Ｈ」（０Ｖ）であるので、設定許可サイリスタＳ０はターンオンしない。

ここでも、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。
よって、時刻ｈの直後においては、転送サイリスタＴ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。

（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。

＜発光チップＣｂ１＞
時刻ｃにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。

（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。

＜発光チップＣｂ１＞
時刻ｄにおける発光チップＣａ１の動作と同様に、設定許可サイリスタＳ０のしきい電圧が−４．８Ｖとなる。

時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。

（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。このとき、設定許可サイリスタＳ０のしきい電圧、並びに設定サイリスタＳ１のしきい電圧がともに−１．５Ｖである。

よって、設定許可サイリスタＳ０と設定サイリスタＳ１との両方又はいずれか一方がターンオンする。たとえ、設定サイリスタＳ１がターンオンしても、発光サイリスタＬ１はすでにオン状態であるので、状態の変化を生じない。

よって、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。

時刻ｋの直後においては、転送サイリスタＴ１、設定許可サイリスタＳ０及び／又は設定サイリスタＳ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

なお、後述するように、発光サイリスタＬ１がオフ状態のときは、設定サイリスタＳ１のしきい電圧は−１．７８Ｖであるので、しきい電圧が−１．５Ｖである設定許可サイリスタＳ０がターンオンする。

＜発光チップＣｂ１＞
時刻ｅにおける発光チップＣａ１の動作と同様に、設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。設定許可サイリスタＳ０はしきい電圧が−４．８Ｖであるのでターンオンしない。その一方、しきい電圧が−１．７８Ｖの設定サイリスタＳ１がターンオンする。これにより、発光サイリスタＬ１は、しきい電圧が−１．５Ｖになり、ターンオンして点灯（発光）する。

時刻ｋの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
設定サイリスタＳ及び設定許可サイリスタＳ０のカソード端子が接続された設定信号線７４の電位が「Ｌ」から「Ｈ」（０Ｖ）に移行する。よって、設定許可サイリスタＳ０及び／又は設定サイリスタＳ１は、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）になるので、ターンオフする。ここでも、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。

時刻ｌの直後においては、転送サイリスタＴ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１の動作と同様に、設定サイリスタＳ１がターンオフする。しかし、発光サイリスタＬ１はオン状態を維持して、点灯（発光）している。
時刻ｆの直後においては、転送サイリスタＴ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
偶数番号の転送サイリスタＴのカソード端子が接続された第２転送信号線７３の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、転送サイリスタＴ４以降の番号の大きい偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３．０Ｖになる。そして、第２転送信号線７３の電位が−１．５Ｖになる。

一方、転送サイリスタＴ２がターンオンしてゲート端子Ｇｔ２が「Ｈ」（０Ｖ）になると、前述したように、設定サイリスタＳ２のしきい電圧が−１．７８Ｖになる。しかし、設定信号線７４の電位は「Ｈ」であるので、設定サイリスタＳ２はターンオンしない。
さらに、発光サイリスタＬ２のしきい電圧が−３．９８Ｖになる。このとき、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．５Ｖとなっているので、発光サイリスタＬ２はターンオンしない。

すなわち、時刻ｍにおいて、転送サイリスタＴ２がターンオンする。

そして、時刻ｍの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。

（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
奇数番号の転送サイリスタＴのカソード端子が接続された第１転送信号線７２の電位が「Ｌ」から「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ１は、カソード端子及びアノード端子がともに「Ｈ」となるので、ターンオフする。しかし、発光サイリスタＬ１がオン状態であるので、ゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となっている。よって、ゲート端子Ｇｔ１の電位は「Ｈ」（０Ｖ）であって、転送サイリスタＴ１のしきい電圧は−１．５Ｖである。

同様に、設定サイリスタＳ１のゲート端子Ｇｓ１も０Ｖであるので、設定サイリスタＳ１のしきい電圧も−１．５Ｖである。

時刻ｎの直後においては、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの状態が維持される。

（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
発光サイリスタＬのカソード端子が接続された点灯信号線７５が「Ｌ」から「Ｈ」（０Ｖ）になる。オン状態にあった発光サイリスタＬ１は、カソード端子及びアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１、Ｇｓ１、Ｇｔ１の電位は、接続抵抗Ｒｚ、接続抵抗Ｒｘ、Ｒｙを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。これにより、転送サイリスタＴ１のしきい電圧が−４．８Ｖに、設定サイリスタＳ１のしきい電圧が−１．７８Ｖに、発光サイリスタＬ１のしきい電圧が−３．９８Ｖになる。

発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの設定信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの点灯信号φＩａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。

時刻ｏの直後においては、転送サイリスタＴ２がオン状態になっている。

＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行することにより、発光チップＣａ１の時刻ｈと同様に、許可信号線７６の電位が「Ｌ」から「Ｈ」に移行する。これにより、設定サイリスタＳ１のしきい電圧が−１．５Ｖになる。

時刻ｏの直後においては、転送サイリスタＴ１がオン状態であって、発光サイリスタＬ１がオン状態で点灯（発光）している。

なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａを「Ｌ」から「Ｈ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｌ」から「Ｈ」に移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。

（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
時刻ｐからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。

第１転送信号φ１ａ及び第２転送信号φ２ａは、期間Ｔａ（１）及びＴａ（２）を周期として変化するため、これらの信号の波形は異なるが、発光チップＣａ１の動作は、時刻ｃから時刻ｐまでの期間Ｔａ（１）の繰り返しとなる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａ、並びにこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。

時刻ｐの直後においては、転送サイリスタＴ２がオン状態になっている。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。

時刻ｑは、後述する第２の実施の形態で使用する。よって、本実施の形態の説明では、説明を省略する。

（１７）時刻ｒ
時刻ｒにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
時刻ｈと同様であるので説明を省略する。

時刻ｒの直後においては、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ２が点灯（発光）している。

＜発光チップＣｂ１＞
時刻ｏにおける発光チップＣａ１の動作と同様に、点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、発光サイリスタＬのカソード端子が接続された点灯信号線７５が「Ｌ」から「Ｈ」（０Ｖ）になる。すると、オン状態にあった発光サイリスタＬ１は、カソード端子及びアノード端子がともに「Ｈ」となってターンオフし、消灯する。これにより、転送サイリスタＴ１のしきい電圧が−４．８Ｖに、設定サイリスタＳ１のしきい電圧が−１．７８Ｖに、発光サイリスタＬ１のしきい電圧が−３．９８Ｖになる。

すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの設定信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｒの点灯信号φＩｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｒまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。

時刻ｒの直後においては、転送サイリスタＴ２がオン状態になっている。

（１８）時刻ｓ
時刻ｓにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。

（１９）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。

＜発光チップＣａ１＞
奇数番号の転送サイリスタＴのカソード端子が接続された第１転送信号線７２の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。すると、ゲート端子Ｇｔ３の電位は「Ｈ」（０Ｖ）に、ゲート端子Ｇｔ４の電位は−１．５Ｖになる。これにより、転送サイリスタＴ４のしきい電圧は−３Ｖになる。そして、設定サイリスタＳ３のしきい電圧が−１．７８Ｖに、発光サイリスタＬ３のしきい電圧が−３．９８Ｖになる。

なお、時刻ｔの直後においては、転送サイリスタＴ２、Ｔ３がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。

なお、時刻ｔの直後においては、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。

（２０）時刻ｕ
時刻ｕにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。

＜発光チップＣａ１＞
偶数番号の転送サイリスタＴのカソード端子が接続された第２転送信号線７３の電位が「Ｌ」から「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ２は、カソード端子及びアノード端子がともに「Ｈ」となるので、ターンオフする。

時刻ｕの直後においては、転送サイリスタＴ３がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。

なお、時刻ｕの直後においては、転送サイリスタＴ２がオン状態であって、発光サイリスタＬ２がオン状態で点灯（発光）している。

（２１）その他
時刻ｖにおいて、発光チップ群＃ａの発光サイリスタＬ２を制御する期間Ｔａ（２）が終了する。時刻ｗにおいて、発光チップ群＃ｂの発光サイリスタＬ２を制御する期間Ｔｂ（２）が終了する。時刻ｘにおいて、発光チップ群＃ａの発光サイリスタＬ３を制御する期間Ｔａ（３）が終了する。時刻ｙにおいて、発光チップ群＃ｂの発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了する。そして、時刻ｚにおいて、発光チップ群＃ａの発光サイリスタＬ４を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御を行う。

以上説明した発光チップＣの動作をまとめて説明する。

はじめに転送サイリスタＴの動作を説明する。

本実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１及び第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。

すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが０Ｖになる。０Ｖになったゲート端子Ｇｔと順バイアスの結合ダイオードＤで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、隣接する転送サイリスタＴは、しきい電圧が高くなる（−４．５Ｖから−３Ｖ）。そして、隣接する転送サイリスタＴは、他方の転送信号が「Ｌ」（−３．３Ｖ）になるタイミングでオン状態になる。

つまり、２相の転送信号（第１転送信号φ１及び第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図９における時刻ｍから時刻ｎまでの期間）ようにして、位相をずらして送信することにより、転送サイリスタＴを順にオン状態に設定する。

転送サイリスタＴがオン状態で、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、そのゲート端子Ｇｔに接続抵抗Ｒｘを介して接続された設定サイリスタＳのしきい電圧が高く（−１．７８Ｖに）なる。

そして、許可信号φＥ（許可信号φＥａ又はφＥｂ）が「Ｌ」であるときに、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｈ」から「Ｌ」に移行すると、設定信号線７４の電位が「Ｌ」（−３．３Ｖ）になって、しきい電圧が高く（−１．７８Ｖに）なっていた設定サイリスタＳがターンオンする。

設定サイリスタＳがオン状態になると、設定サイリスタＳのゲート端子Ｇｓが０Ｖになり、このゲート端子Ｇｓに接続抵抗Ｒｙを介して接続されたゲート端子Ｇｌの電位も０Ｖになって、発光サイリスタＬのしきい電圧が−１．５Ｖになる。

設定信号φＷ（φＷ１〜φＷ２０）を「Ｌ」（−３．３Ｖ）にする時刻の前に、点灯信号φＩ（φＩａ又はφＩｂ）を「Ｌ」（−３．３Ｖ）に設定しておくと、設定信号φＷ（φＷ１〜φＷ２０）が「Ｈ」から「Ｌ」になるタイミング（時刻）において、発光サイリスタＬがターンオンして、点灯（発光）する。

以上のことから、発光サイリスタＬが点灯（発光）している点灯期間は、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｈ」から「Ｌ」になるタイミング（時刻）から、点灯信号φＩ（φＩａ又はφＩｂ）が「Ｌ」から「Ｈ」になる時刻（例えば、図９における時刻ｅから時刻ｏ）までとなる。

一方、設定信号φＷ（設定信号φＷ１〜φＷ２０）を「Ｈ」から「Ｌ」に移行するときに、許可信号φＥ（許可信号φＥａ又はφＥｂ）が「Ｈ」であると、設定許可サイリスタＳ０がオン状態になって、設定信号線７４を−１．５Ｖ（−Ｖｄ）に設定するので、設定サイリスタＳはターンオンせず、発光サイリスタＬもターンオンしない。

なお、前述したように、発光サイリスタＬがすでにオン状態になっていると、設定サイリスタＳもオン状態になりうる。しかし、発光サイリスタＬはすでにオン状態になっているので、設定サイリスタＳがオン状態になっても、状態の変化を生じない。

このように、許可信号φＥが「Ｌ」である発光チップＣでは、設定許可サイリスタＳ０がオフ状態となって、設定信号φＷの「Ｈ」から「Ｌ」へ移行により、発光サイリスタＬが点灯（発光）する。一方、許可信号φＥが「Ｈ」であると、設定許可サイリスタＳ０がオン状態となって、設定信号φＷが「Ｈ」から「Ｌ」へ移行により、発光サイリスタＬがターンオンして、点灯（発光）することを阻止する。なお、前述したように、発光サイリスタＬがオン状態のときは、そのまま維持される。

すなわち、許可信号φＥ（許可信号φＥａ及びφＥｂ）は、設定許可サイリスタＳ０のしきい電圧を制御して、発光サイリスタＬのターンオンを許可又は不可に設定する。

本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとに属する発光チップＣから構成される発光チップ組に対して、それぞれの発光チップＣを共に点灯（発光）するときは、共通に送信する設定信号φＷ（φＷ１〜φＷ２０）に「Ｌ」になる期間を２つ設けている（図９の時刻ｅから時刻ｆまでの期間、並びに時刻ｋから時刻ｌまでの期間）。すなわち、前の「Ｌ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。

そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂ又は第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（許可信号φＥａ又はφＥｂ）及び点灯信号φＩ（点灯信号φＩａ又はφＩｂ）の位相を１８０°ずらしている。これにより、設定信号φＷ（設定信号φＷ１〜φＷ２０）の２つの「Ｌ」の期間を設定するための幅（マージン）を最大にしている。

すなわち、位相を１８０°ずらしているので、設定信号φＷに設ける２つの「Ｌ」の時刻は、期間Ｔの前半の１／２の期間と後半の１／２の期間とに設ければよい。

そして、許可信号φＥ（許可信号φＥａ又はφＥｂ）が「Ｌ」の期間に、設定信号φＷ（φＷ１〜φＷ２０）を「Ｈ」から「Ｌ」とすることにより、発光サイリスタＬを点灯させている。

すなわち、発光チップ群＃ａの発光チップＣの発光サイリスタＬを点灯させるときは、発光チップ群＃ａに送信する許可信号φＥａの「Ｌ」の期間に、設定信号φＷ（φＷ１〜φＷ２０）を「Ｈ」から「Ｌ」に移行すればよい。このとき、発光チップ群＃ｂの発光チップＣの発光サイリスタＬを点灯させないときは、発光チップ群＃ｂに送信する許可信号φＥｂを「Ｈ」にして、設定許可サイリスタＳ０をターンオンさせればよい。このようにすることで、意図しない発光サイリスタＬが点灯することを抑制している。

次に、発光チップ組＃２に属する発光チップＣａ２及びＣｂ２において、発光サイリスタＬのいくつかを点灯させない場合を説明する。

前述したように、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１、並びに発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。

発光チップＣａ２の発光サイリスタＬ１を非点灯のままとする（点灯させない）ときは、発光チップ組＃１の発光サイリスタＬ１を点灯させるために設定信号φＷ１を「Ｌ」にする時刻ｅから時刻ｆまでの期間において、設定信号φＷ２を「Ｈ」のままに維持すればよい。これにより、時刻ｅにおいて、発光チップＣａ２の設定信号線７４が「Ｈ」（０Ｖ）のまま維持されるで、しきい電圧が−１．７８Ｖである設定サイリスタＳ１はターンオンできない。これにより、発光サイリスタＬ１のしきい電圧が−３．９８Ｖが維持され、発光サイリスタＬ１もターンオンできず、点灯（発光）しない。

発光チップＣｂ２の発光サイリスタＬ２においても同様である。

なお、発光サイリスタＬの光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの光量を補正（光量補正）することが行われる。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。

前述したように、発光サイリスタＬの点灯期間は、設定信号φＷが「Ｈ」から「Ｌ」に移行して発光サイリスタＬをターンオンする時刻から、点灯信号φＩが「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。よって、設定信号φＷが「Ｈ」から「Ｌ」に移行する時刻（例えば、図９の時刻ｅ）を調整することで、発光サイリスタＬの光量が補正される。発光サイリスタＬに対応する光量補正のためのデータ（光量補正データ）を書き込んだＲＯＭなどの不揮発メモリを、回路基板６２に搭載し、このＲＯＭから読み出して、設定信号φＷが「Ｈ」から「Ｌ」に移行する時刻を調整すればよい。

１ 画像処理装置
２ ＰＣ
３ 画像読取装置
１０ 画像形成プロセス部
１１（ＹＭＣＫ） 画像形成ユニット
１２ 感光体ドラム
１３ 帯電器
１４ プリントヘッド
１５ 現像器
２１ 用紙搬送ベルト
２２ 駆動ロール
２３ 転写ロール
２４ 定着器
３０ 画像出力制御部
３２ ＥＥＰＲＯＭ（１）
３４ ＥＥＰＲＯＭ（２）
４０ 画像処理部
６１ ハウジング
６２ 回路基板
６３ 光源部
６４ ロッドレンズアレイ
６５ 発光装置
８０ 基板
１０２ 発光部
１１０ 信号発生回路
１１１ 画像データ展開部
１１２ 濃度ムラ補正データ部
１１４ タイミング信号発生部
１１６ 基準クロック発生部
１１８−１〜１１８−２０ 点灯時間制御・駆動部
１２０ａ、１２０ｂ 転送信号発生部
１３０ａ、１３０ｂ 許可信号発生部
１４０ａ、１４０ｂ 点灯信号発生部
１６０ 基準電位供給部
１７０ 電源電位供給部
２０１ａ、２０１ｂ 第１転送信号ライン
２０２ａ、２０２ｂ 第２転送信号ライン
２０３ａ、２０３ｂ 許可信号ライン
２０４ａ、２０４ｂ 点灯信号ライン
２０５〜２２４ 設定信号ライン

Claims (5)

1. 各々が複数の発光素子を備え、走査方向に沿って配列された複数の発光素子アレイと、
   画像情報に基づいて生成した発光時期信号を、前記複数の発光素子アレイの各々の発光素子へ出力して当該発光素子の発光を制御する発光制御手段と、
   前記複数の発光素子アレイに対して共通とされ、複数の発光素子への前記発光時期信号の到達時間差に起因する光量変動の補正値を記憶する記憶手段と、
   前記複数の発光素子アレイの各々の発光素子毎の濃度むらを補正する個体差光量補正値データに基づいて補正を行った後、前記補正値に基づいて前記発光時期信号に対して絶対量の補正値を加減することにより前記発光時期信号を補正する補正手段と、
   を有する光走査ヘッド。
2. 前記補正手段は、複数の発光素子アレイにおける配列位置が同一となる各発光素子に対して、同一の補正値で補正する請求項１記載の光走査ヘッド。
3. 前記発光時期信号が、前記発光素子の発光開始信号と、発光終了信号を含み、
   前記補正手段が、前記発光素子アレイの中の最大光量となる発光素子に合わせるように、他の発光素子の発光開始信号の出力時期を早める補正を実行する請求項１又は請求項２記載の光走査ヘッド。
4. 請求項１〜請求項３の何れか１項記載の光走査ヘッドと、
   一様に帯電された感光体上に、前記光走査ヘッドを用いて、画像情報に基づいて制御される光量の光を照射することにより静電潜像を得た後、この静電潜像を現像して可視化し、記録媒体に転写して定着する画像形成部と、
   を有する画像処理装置。
5. コンピュータに、
   画像情報に基づいて発光時期信号を生成し、
   走査方向に配列された複数の発光素子アレイに対して共通の特性として、前記発光素子アレイに設けられた複数の発光素子のそれぞれへの前記発光時期信号の到達時間差に起因する光量変動分を加減する補正値を記憶しておき、
   前記複数の発光素子アレイの各々の発光素子毎の濃度むらを補正する個体差光量補正値データに基づいて補正を行った後、前記補正値に基づいて前記発光時期信号を補正し、
   補正後の発光時期信号に基づいて、複数の発光素子アレイの各発光素子の発光を制御する、
   ことを実行させる光量補正制御プログラム。

Images