JP4803238B2 - 発光素子ヘッドおよび画像形成装置 - Google Patents
発光素子ヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP4803238B2 JP4803238B2 JP2008287649A JP2008287649A JP4803238B2 JP 4803238 B2 JP4803238 B2 JP 4803238B2 JP 2008287649 A JP2008287649 A JP 2008287649A JP 2008287649 A JP2008287649 A JP 2008287649A JP 4803238 B2 JP4803238 B2 JP 4803238B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- lighting
- transfer
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 claims description 191
- 239000004065 semiconductor Substances 0.000 description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 108091008695 photoreceptors Proteins 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/04—Arrangements for exposing and producing an image
- G03G2215/0402—Exposure devices
- G03G2215/0407—Light-emitting array or panel
- G03G2215/0409—Light-emitting diodes, i.e. LED-array
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
特許文献1には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする発光許可端子を設け、一本のデータ線に複数の発光素子チップの発光のためのデータを時系列的に並べて多重化する技術が提案されている。これによれば、発光素子ヘッドにおいて、汎用のシフトレジスタICの出力をそれぞれの発光素子チップの発光許可端子に接続し、シフトレジスタのシフト動作と同期して時系列的に多重化された発光のためのデータからその発光素子チップのためのデータを読み込むことで、従来発光素子チップ毎に必要であった点灯信号バスラインおよび電流バッファ回路を1つで済ましている。
請求項2に係る発明は、前記クロック信号供給手段の供給する前記複数の第2クロック信号は、前記第1クロック信号により前記複数の発光素子チップのそれぞれの発光素子チップの前記複数の転送素子のいずれか1つの転送素子をオン状態にしている期間の終了時刻に、前記隣接する転送素子をオン状態に設定する期間をさらに有することを特徴とする請求項1に記載の発光素子ヘッドである。
請求項3に係る発明は、前記複数の発光素子チップのそれぞれの発光素子チップの前記複数の発光素子のそれぞれの発光素子は、前記複数の転送素子のそれぞれの転送素子に対して一つ置きに設けられていることを特徴とする請求項1または2に記載の発光素子ヘッドである。
請求項5に係る発明は、前記点灯信号は、前記複数の発光サイリスタのそれぞれの発光サイリスタを点灯させる電圧が当該発光サイリスタに印加される点灯電圧期間と、それに引き続く当該発光サイリスタの点灯を維持する電圧が当該発光サイリスタに印加される維持電圧期間とを有することを特徴とする請求項4に記載の発光素子ヘッドである。
請求項2の発明によれば、本構成を採用しない場合に比べて、転送素子の動作がより容易に引き継がれる。
請求項3の発明によれば、第2クロック信号により発光素子の点灯制御ができる。
請求項4の発明によれば、発光素子チップに新たな端子を付加することなく、発光素子ヘッドの信号バスラインの引き回しの複雑性を軽減できる。
請求項5の発明によれば、発光素子ヘッドの点灯信号の電圧が容易に設定できる。
請求項6の発明によれば、本構成を採用しない場合に比べて小型で低コストの画像形成装置が提供できる。
図1は本実施の形態が適用される画像形成装置1の全体構成を示した図である。
図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置であって、各色の階調データに対応して画像形成を行う画像プロセス系10と、画像プロセス系10を制御する画像出力制御部30と、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40とを備えている。
ここでは、第2クロック信号φ2としてそれぞれ異なった2つの第2_1クロック信号φ2_1、第2_2クロック信号φ2_2を設けた。点灯信号φIとして4つの第1点灯信号φI1、第2点灯信号φI2、第3点灯信号φI3、第4点灯信号φI4を設けた。
すなわち、信号発生回路110は、1つの組に属する発光素子チップ51であっても、第2クロック信号φ2として異なる信号を供給するが、組が異なっても第2クロック信号φ2として共通の信号を供給する。
すなわち、信号発生回路110は、組内の発光素子チップ51には共通の点灯信号φIを供給する。
また、第1クロック信号φ1、第2クロック信号φ2および点灯信号φIは発光素子チップ51を駆動する電流を供給するため、信号発生回路110において電流駆動能力の大きい電流バッファ回路を要するが、信号バスライン数の減少により電流バッファ回路の数が少なくなる。
すなわち、組内において、点灯信号φIは共通であるが、第2クロック信号φ2は異なる。
本実施の形態における自己走査型発光素子アレイにおける発光サイリスタの個数は、第1転送サイリスタおよび第2転送サイリスタの数の和の半分である。
接続ダイオードD1はゲート電極G1からゲート電極G2に向かって電流が流れる向きに接続されている。他の接続ダイオードD2、D3、…、D8も同じである。
結合ダイオードDc1、Dc2、…、Dc4および抵抗Rpは、以下に説明するように、共に電位降下を生じさせる素子として働く。
すなわち、第1転送サイリスタT1、T3、…、T7と第2転送サイリスタT2、T4、…、T8との違いは、それぞれのカソード電極が第1クロック信号ライン72と第2クロック信号ライン73とに接続されている点にある。
発光サイリスタL1、L2、…、L4のカソード端子は点灯信号ライン74に接続されている。
第1転送サイリスタT1、T3、…、T7および第2転送サイリスタT2、T4、…、T8のそれぞれのゲート電極G1、G2、…、G8は、負荷抵抗Rを介して、電源ライン71に接続され、電源電圧Vga(ここでは、−3.3Vと想定する。)が供給されている。
図7(b)に示したように、発光素子チップ51は、基板105上に、p型の第1半導体層82、n型の第2半導体層83、p型の第3半導体層84およびn型の第4半導体層85が順に積層されたpnpn構造をなしている。基板105の裏面には裏面共通電極81が形成されている。
なお、抵抗Rpは半導体層や配線に起因する寄生抵抗を利用しているので図示していない。
第3島142のオーミック電極133は電源ライン71に、第2島141のオーミック電極122は第2クロック信号ライン73に、第1島140のオーミック電極120は点灯信号ライン74に接続されている。
なお、基板105をp型半導体としてもよく、基板105がp型の第1半導体層82を兼ねる場合にはp型の第1半導体層82を省略しても構わない。
ここでは、第1島140、第2島141、第3島142は別々の島として形成されているが、一部の層を共通としてもよく、さらに第2転送サイリスタT8、接続ダイオードD8、結合ダイオードDc4などを分離して形成してもよい。
図4で説明したように、B組に属する発光素子チップ51の#2および#4の第1クロック信号端子101bには、すべての発光素子チップ51で共通の第1クロック信号φ1が供給される。発光素子チップ51の#2の第2クロック信号端子101cには、第2_1クロック信号φ2_1が供給され、発光素子チップ51の#4の第2クロック信号端子101cには、#2に供給されたものとは異なる第2_2クロック信号φ2_2が供給される。発光素子チップ51の#2および#4の点灯信号端子101aには、同じ第1点灯信号φI1が供給される。
転送素子アレイ103の転送動作の開始について説明する。
初期状態では、第1転送サイリスタT1、T3、…、T7、第2転送サイリスタT2、T4、…T8および発光サイリスタL1、L2、…、L4のすべてがオフ状態にある。さらに、第1クロック信号φ1および第2_1クロック信号φ2_1はHレベル、例えば基準電位Vsubの0Vにある。このとき、ゲート電極G1、G2、…、G8の電位は、電源電圧Vgaの−3.3V(Lレベル)である。
この初期状態では、スタートダイオードDsが順バイアスであるので、第1転送サイリスタT1のゲート電極G1の電位は、Lレベルの状態からスタートダイオードDsのpn接合の順方向立上り電圧(拡散電位)Vdを引いた値になる。発光素子チップ51の特性からpn接合の順方向立上り電圧Vdを1.4Vとすると、第1転送サイリスタT1のゲート電極G1の電位は−1.4Vになる。
なお、第1クロック信号φ1と第2クロック信号φ2とが共にHレベルの状態にあるのは、初期状態のみである。
なお、時刻dでは、第1クロック信号φ1はLレベルのままで、第1転送サイリスタT1はオン状態が維持されている。
しかし、前述したように時刻dにおいて、第2転送サイリスタT2がオフ状態になる。そこで、第1転送サイリスタT3をオン状態にするために、時刻gで第2_1クロック信号φ2_1をLレベルにして、再び第2転送サイリスタT2をオン状態にする。すると、前述したように第1転送サイリスタT3のオン電圧Vonは−2.8Vになる。その後、時刻hで第1クロック信号φ1をHレベルにして、第1転送サイリスタT1をオフ状態にする。さらに、時刻iで再び第1クロック信号φ1をLレベルにすることで、第2転送サイリスタT3をオン状態にする。次に、時刻jで第2_1クロック信号φ2_1をHにすると、第2転送サイリスタT2がオフ状態になる。これで、転送動作が第2転送サイリスタT2から第1転送サイリスタT3に引き継がれる。
第1転送サイリスタT1がオン状態になると、第1転送サイリスタT1のもっとも近い位置にある発光サイリスタL1のゲート端子Gc1の電位は、接続ダイオードD1および結合ダイオードDc1によるそれぞれの順方向立上り電圧と抵抗Rpによる電圧降下(δ)とにより、−2Vd+δになる。発光素子チップ51の特性からδを−0.8Vとすると、発光サイリスタL1のゲート端子Gc1の電位は−3.6Vとなり、発光サイリスタL1のオン電圧Vonは、−3Vd+δの−5Vになる。発光サイリスタL2以降のオン電圧Vonはさらに負側に高い値となる。
これに対し、第1転送サイリスタT1に引き続いて第2転送サイリスタT2がオン状態になると、発光サイリスタL1のオン電圧Vonは−2Vd+δの−3.6Vに上昇する。一方、発光サイリスタL1の次に近い位置にある発光サイリスタL2のオン電圧Vonは、−4Vd+δの−6.4Vとなる。
ここで、発光サイリスタL1のみが点灯した電圧を点灯電圧Sと呼び、そのレベルをSレベルと呼ぶ。
すなわち、第1クロック信号φ1は、発光サイリスタL1、L2、…、L4を順次点灯させるための転送信号として働き、第2クロック信号φ2は発光サイリスタL1、L2、…、L4を点灯可能な状態にする信号として働く。
なお、発光サイリスタL1、L2、…、L4が非点灯のとき、維持電圧Uのみでは発光サイリスタL1、L2、…、L4は点灯しない。
図8(b)は、第2_1クロック信号φ2_1および第2_2クロック信号φ2_2のHレベルとLレベルとの組み合わせを説明する図である。第2_1クロック信号φ2_1および第2_2クロック信号φ2_2は、HおよびLのレベルについて4つの取りうる組み合わせがある。これらの4つの場合を、期間t1〜t4に割り当てる。
すなわち、
期間t1(図8(a)に示す時刻bから時刻c):φ2_1がLでφ2_2がH
期間t2(図8(a)に示す時刻cから時刻d):φ2_1がLでφ2_2がL
期間t3(図8(a)に示す時刻dから時刻e):φ2_1がHでφ2_2がL
期間t4(図8(a)に示す時刻eから時刻f):φ2_1がHでφ2_2がH
である。
すなわち、第1クロック信号φ1の1周期である期間Tの間に、第2クロック信号φ2に期間t1から期間t4のように、発光サイリスタL1、L2、…、L4を点灯可能な状態にするための複数の期間が設けられている。
この結果、図8(a)に示すように、期間t1〜t4において、第2_1クロック信号φ2_1は“LLHH”と変化し、第2_2クロック信号φ2_2は“HLLH”と変化する。期間t4終了後は両信号ともHレベルにする。すなわち、第2_1クロック信号φ2_1と第2_2クロック信号φ2_2との違いは、Hレベルの期間とLレベルの期間とが異なることにある。
本実施の形態では、点灯電圧期間tsがそれぞれ期間t1〜t4にある次の4つの点灯信号波形を設定する。
第1点灯信号波形φIa:期間t1に点灯電圧期間tsがある
第2点灯信号波形φIb:期間t2に点灯電圧期間tsがある
第3点灯信号波形φIc:期間t3に点灯電圧期間tsがある
第4点灯信号波形φId:期間t4に点灯電圧期間tsがある
ここで、点灯電圧期間tsは、期間t1〜期間t4の期間内にあって、期間t1〜期間t4を跨いではならない。なお、維持電圧期間tuは期間t1〜期間t4を跨いでもよい。維持電圧期間tuについては後述する。
期間t1〜t4において、発光素子チップ51の#2および#4に供給された第1クロック信号φ1はLレベルで第1転送サイリスタT1がオン状態になっている。
まず、第1点灯信号φI1として第1点灯信号波形φIaを用いた場合を説明する。
発光素子チップ51の#2は、第2_1クロック信号φ2_1が供給される期間t1で第2_1クロック信号φ2_1がLレベルであるため、第2転送サイリスタT2がオン状態になり、対応する発光サイリスタL1が点灯可能な状態になる。第1点灯信号波形φIaは期間t1で点灯電圧Sになるので、発光素子チップ51の#2の発光サイリスタL1が点灯する。
時刻dで、第2_1クロック信号φ2_1がHレベルになって、第2転送サイリスタT2がオフ状態になるが、それに関わらず、発光サイリスタL1の点灯状態は、第1点灯信号波形φIaの維持電圧期間tuの間、維持電圧Uによって維持される。
時刻cで、第2_2クロック信号φ2_2がLレベルになると、第2転送サイリスタT2がオン状態となるが、第2転送サイリスタT2がオン状態である期間t2および期間t3では第1点灯信号波形φIaは維持電圧Uであるので、発光サイリスタL1は点灯できず非点灯のままである。
発光素子チップ51の#2は、期間t1では第2_1クロック信号φ2_1がLレベルであるので、第2転送サイリスタT2がオン状態になり、対応する発光サイリスタL1が点灯可能な状態になる。しかし、第2点灯信号波形φIbは期間t1でHレベルなので、発光サイリスタL1は点灯しない。
期間t2でも、第2_1クロック信号φ2_1がLレベルであるので、第2転送サイリスタT2はオン状態を維持し、対応する発光サイリスタL1が点灯可能な状態にある。第2点灯信号波形φIbが期間t2でSレベルになるので、発光サイリスタL1が点灯する。
時刻dで、第2_1クロック信号φ2_1がHレベルになって、第2転送サイリスタT2がオフ状態になるが、それに関わらず、発光サイリスタL1の点灯状態は第2点灯信号波形φIbの維持電圧期間tuの間、維持電圧Uによって維持される。
時刻cで、第2_2クロック信号φ2_2がLレベルになると、第2転送サイリスタT2がオン状態となり、対応する発光サイリスタL1は点灯可能な状態になる。第2点灯信号波形φIbが期間t2でSレベルになるので、発光サイリスタL1が点灯する。
時刻eで、第2_2クロック信号φ2_2がHレベルになって、第2転送サイリスタT2がオフ状態になるが、それに関わらず、発光サイリスタL1の点灯状態は第2点灯信号波形φIbの維持電圧期間tuの間、維持電圧Uによって維持される。
発光素子チップ51の#2は、期間t1および期間t2で第2_1クロック信号φ2_1がLレベルであるので、第2転送サイリスタT2がオン状態になり、対応する発光サイリスタL1は点灯可能な状態になる。しかし、第3点灯信号波形φIcは期間t1および期間t2でHレベルであるため、発光サイリスタL1は点灯しない。
時刻dで、第2_1クロック信号φ2_1がHレベルになると、第2転送サイリスタT2がオフ状態になり、発光サイリスタL1は点灯可能な状態になく、第3点灯信号波形φIcは期間t3でSレベルになっても、発光サイリスタL1は点灯しない。さらに期間t4では、第2転送サイリスタT2のオフ状態が維持されるので、発光サイリスタL1は点灯可能な状態にない。
時刻cで、第2_2クロック信号φ2_2がLレベルになると、第2転送サイリスタT2がオン状態となり、期間t2および期間t3において発光サイリスタL1が点灯可能な状態になる。期間t2で第3点灯信号波形φIcはHレベルであるので、発光サイリスタL1は点灯しない。しかし、期間t3で第3点灯信号波形φIcはSレベルになるので、発光サイリスタL1が点灯する。
時刻eで、第2_2クロック信号φ2_2がHレベルになって、第2転送サイリスタT2がオフ状態になるが、それに関わらず、発光サイリスタL1の点灯状態は第3点灯信号波形φIcの維持電圧期間tuの間、維持電圧Uによって維持される。
発光素子チップ51の#2は、期間t1および期間t2では第2_1クロック信号φ2_1がLレベルであるので、第2転送サイリスタT2がオン状態になり、発光サイリスタL1が点灯可能な状態になる。しかし、第4点灯信号波形φIdは期間t1および期間t2ではHレベルなので、発光サイリスタL1は点灯しない。
時刻dで、第2_1クロック信号φ2_1がHレベルとなり、期間t3および期間t4では第2転送サイリスタT2がオフ状態になると、発光サイリスタL1は点灯可能な状態になく、非点灯のままである。
時刻cで、第2_2クロック信号φ2_2がLレベルになると、第2転送サイリスタT2がオン状態となり、期間t2および期間t3において発光サイリスタL1が点灯可能な状態になる。しかし、第4点灯信号波形φIdは期間t2および期間t3においてHレベルであるので、発光サイリスタL1は非点灯のままである。
時刻eで第2_2クロック信号φ2_2がHレベルになり、第2転送サイリスタT2がオフ状態になると、発光サイリスタL1は点灯可能な状態になく、第4点灯信号波形φIdがSレベルになっても、発光サイリスタL1は非点灯のままである。
第1点灯信号波形φIa:#2のL1が点灯、#4のL1が非点灯
第2点灯信号波形φIb:#2のL1が点灯、#4のL1が点灯
第3点灯信号波形φIc:#2のL1が非点灯、#4のL1が点灯
第4点灯信号波形φId:#2のL1の非点灯、#4のL1が非点灯
以上説明したように、期間t1〜t4に対応して供給タイミングが異なる第1点灯信号波形φIa〜第4点灯信号波形φIdを用いることで、組に属する複数の発光素子チップ51の発光サイリスタL1の点灯/非点灯を任意の組み合わせで制御しうる。さらに、この操作を繰り返すことで、組に属する発光素子チップ51の発光サイリスタL2、L3、…を順に制御しうる。
なお、組に属する複数の発光素子チップ51を共に非点灯とする場合、すなわち上述の第4点灯信号波形φIdに相当する場合には、第4点灯信号波形φIdの代わりに、点灯電圧期間tsおよび維持電圧期間tuを設けないで、点灯信号波形をHレベルのままとしてもよい。
これまでB組について説明したが、他の組であるA組、C組およびD組についても同じである。図3で説明したように、異なる組には異なる点灯信号φI(第2点灯信号φI2、第3点灯信号φI3、第4点灯信号φI4)を用い、異なる組にも同じ第2クロック信号φ2(第2_1クロック信号φ2_1および第2_2クロック信号φ2_2)を共通に用いればよい。
図9は、3個の発光素子チップ51、例えば図3の#2、#4、#6を1組とした発光素子ヘッド100を駆動する方法を説明する図である。
図9(a)に示すように、第2クロック信号φ2として組に属する発光素子チップ51毎に異なる3つの第2_1クロック信号φ2_1、第2_2クロック信号φ2_2および第2_3クロック信号φ2_3を設け、第1点灯信号φI1を共通に用いる。
なお、組に属する発光素子チップ51をすべて非点灯とする場合、すなわち点灯信号波形φIhに相当する場合には、点灯信号波形φIhの代わりに、点灯電圧期間tsおよび維持電圧期間tuを設けないで、点灯信号波形をHレベルのままとしてもよい。
さらに、4個以上の発光素子チップ51を1組としてもよく、組数も任意に設定しうる。
発光素子チップ51の#11〜#1Mが第1組を構成する。
第2クロック信号φ2としては、第1組の発光素子チップ51の#11〜#1Mにそれぞれ異なった信号、すなわち第2_1クロック信号φ2_1〜第2_Mクロック信号φ2_Mが供給される。具体的には、時間軸上で点灯電圧期間tsが異なるように2^M個の期間を設けた信号である。
第1点灯信号φI1は第1組で共通である。
第2クロック信号φ2はすべての発光素子チップ51で共通である。しかし、点灯信号φIは、発光素子チップ51毎に異なるM×N個の第1点灯信号φI1〜第M×N点灯信号φIM×Nを用いる。この結果、点灯信号バスライン数はM×N本となり、第1クロック信号バスラインと第2クロック信号バスラインを加えて、信号バスライン数はM×N+2本になる。
この結果、組を構成して駆動した場合に削減される信号バスライン数はM×N−(M+N)+1になる。
また、発光素子チップ51が16個で2個を1組とした場合は、組に属する発光素子チップ51の数Mが2で異なる組の数Nが8となる。よって、信号バスライン数は11本となる。個別に駆動した場合の信号バスライン数は18本であるので、7本の削減になる。
さらに、発光素子チップ51が114個で2個を1組とした場合は、組に属する発光素子チップ51の数Mが2で異なる組の数Nが57となる。よって、信号バスライン数は60本となる。個別に駆動した場合の信号バスライン数は116本であるので、56本の削減になる。
すなわち、発光素子チップ51の数が多いほど信号バスライン数の削減効果は大きい。
組に属する発光素子チップ51の数および組の数についての他の組合わせについても計算しうる。
また、本実施の形態において、発光サイリスタL1、L2、…、L4のゲート端子Gc1、Gc2、…、Gc4のそれぞれを、負荷抵抗Rを介して予め定められた電源に接続してもよい。これにより、点灯可能な状態に設定された発光サイリスタを除く他の発光サイリスタのゲート電極の電位を電源電圧にプルダウンして、誤動作により点灯するのを防止しうる。
本発明の実施の形態では、第1転送サイリスタ、第2転送サイリスタのアノード電極および発光サイリスタのアノード端子を基準電圧Vsubにした3端子のサイリスタの場合について説明したが、第1転送サイリスタ、第2転送サイリスタのカソード電極および発光サイリスタのカソード端子を基準電位Vsubとした3端子のサイリスタの場合も、回路の極性を変更することによって用いうる。
本発明の実施の形態では、発光素子チップ51をGaAs系の半導体で構成していたが、これに限られるものではなく、例えばGaP等、イオン注入によるp型半導体、n型半導体の製作が困難な化合物半導体を用いてもよい。
Claims (6)
- 複数の転送素子と当該複数の転送素子に対応して設けられた複数の発光素子とがそれぞれ配列された複数の発光素子チップと、
前記複数の発光素子チップをN組(Nは2以上の整数)に分け、当該N組のそれぞれの組の発光素子チップに共通に供給される複数の点灯信号を供給する点灯信号供給手段と、
前記複数の発光素子チップのそれぞれの発光素子チップにおける前記複数の発光素子のそれぞれの発光素子を順次点灯させるための転送信号としての第1クロック信号を当該複数の発光素子チップに共通に供給すると共に、当該発光素子を点灯可能な状態にするため、前記N組のそれぞれの組に含まれる複数の発光素子チップのそれぞれの発光素子チップにそれぞれ供給される複数の第2クロック信号を前記N組のそれぞれの組に共通に供給するクロック信号供給手段とを備え、
前記クロック信号供給手段は、前記第1クロック信号により、前記複数の発光素子チップのそれぞれの発光素子チップの前記複数の転送素子のいずれか1つの転送素子をオン状態にしている期間に、前記複数の第2クロック信号のそれぞれの第2クロック信号に、前記組に含まれる複数の発光素子チップのそれぞれの発光素子チップを点灯または非点灯のいずれか一方に設定するための組み合わせの数によって決まる複数の期間を設け、当該複数の期間のそれぞれの期間に対応する前記組み合わせに基づいて、オン状態の転送素子に前記順次点灯の方向に隣接する転送素子をオン状態に設定するように当該複数の第2クロック信号を供給し、
前記点灯信号供給手段は、前記複数の点灯信号のそれぞれの点灯信号を、前記複数の第2クロック信号のそれぞれの第2クロック信号に設けられた前記複数の期間のうち、前記N組のそれぞれの組の点灯させる発光素子チップの組み合わせに対応する期間において供給を開始する
ことを特徴とする発光素子ヘッド。 - 前記クロック信号供給手段の供給する前記複数の第2クロック信号は、前記第1クロック信号により前記複数の発光素子チップのそれぞれの発光素子チップの前記複数の転送素子のいずれか1つの転送素子をオン状態にしている期間の終了時刻に、前記隣接する転送素子をオン状態に設定する期間をさらに有することを特徴とする請求項1に記載の発光素子ヘッド。
- 前記複数の発光素子チップのそれぞれの発光素子チップの前記複数の発光素子のそれぞれの発光素子は、前記複数の転送素子のそれぞれの転送素子に対して一つ置きに設けられていることを特徴とする請求項1または2に記載の発光素子ヘッド。
- 前記発光素子チップは、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第1クロック信号が供給される複数の第1転送サイリスタと、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第2クロック信号が供給される複数の第2転送サイリスタと、
前記複数の第1転送サイリスタのそれぞれの第1転送サイリスタと、前記複数の第2転送サイリスタのそれぞれの第2転送サイリスタとを列方向に交互に接続するように、それぞれの前記ゲート電極間にそれぞれ接続される複数のダイオードと、
それぞれがアノード端子、カソード端子およびゲート端子を備え、前記第2転送サイリスタの前記ゲート電極に、当該ゲート端子が接続され、当該アノード端子または当該カソード端子には前記点灯信号が供給される複数の発光サイリスタと
を備えることを特徴とする請求項3に記載の発光素子ヘッド。 - 前記点灯信号は、前記複数の発光サイリスタのそれぞれの発光サイリスタを点灯させる電圧が当該発光サイリスタに印加される点灯電圧期間と、それに引き続く当該発光サイリスタの点灯を維持する電圧が当該発光サイリスタに印加される維持電圧期間とを有する
ことを特徴とする請求項4に記載の発光素子ヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
複数の転送素子と当該複数の転送素子に対応して設けられた複数の発光素子とがそれぞれ配列された複数の発光素子チップと、当該複数の発光素子チップをN組(Nは2以上の整数)に分け、当該N組のそれぞれの組の発光素子チップに共通に供給される複数の点灯信号を供給する点灯信号供給手段と、当該複数の発光素子チップのそれぞれの発光素子チップにおける当該複数の発光素子のそれぞれの発光素子を順次点灯させるための転送信号としての第1クロック信号を当該複数の発光素子チップに共通に供給すると共に、当該発光素子を点灯可能な状態にするため、当該N組のそれぞれの組に含まれる複数の発光素子チップのそれぞれの発光素子チップにそれぞれ供給される複数の第2クロック信号を当該N組のそれぞれの組に共通に供給するクロック信号供給手段とを備え、当該クロック信号供給手段は、当該第1クロック信号により、当該複数の発光素子チップのそれぞれの発光素子チップの当該複数の転送素子のいずれか1つの転送素子をオン状態にしている期間に、当該複数の第2クロック信号のそれぞれの第2クロック信号に、当該組に含まれる複数の発光素子チップのそれぞれの発光素子チップを点灯または非点灯のいずれか一方に設定するための組み合わせの数によって決まる複数の期間を設け、当該複数の期間のそれぞれの期間に対応する当該組み合わせに基づいて、オン状態の転送素子に当該順次点灯の方向に隣接する転送素子をオン状態に設定するように当該複数の第2クロック信号を供給し、当該点灯信号供給手段は、当該複数の点灯信号のそれぞれの点灯信号を、当該複数の第2クロック信号のそれぞれの第2クロック信号に設けられた当該複数の期間のうち、当該N組のそれぞれの組の点灯させる発光素子チップの組み合わせに対応する期間において供給を開始する発光素子ヘッドを備え、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えることを特徴とする画像形成装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287649A JP4803238B2 (ja) | 2008-11-10 | 2008-11-10 | 発光素子ヘッドおよび画像形成装置 |
US12/427,913 US8194111B2 (en) | 2008-11-10 | 2009-04-22 | Light-emitting element head, light-emitting element chip, image forming apparatus and signal supply method |
EP09160195A EP2184649A3 (en) | 2008-11-10 | 2009-05-14 | Light-emitting element head, light-emitting element chip, image forming apparatus and signal supply method |
CN2009101375757A CN101740558B (zh) | 2008-11-10 | 2009-05-14 | 发光元件头、发光元件芯片、图像形成设备和信号供给方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287649A JP4803238B2 (ja) | 2008-11-10 | 2008-11-10 | 発光素子ヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010111085A JP2010111085A (ja) | 2010-05-20 |
JP4803238B2 true JP4803238B2 (ja) | 2011-10-26 |
Family
ID=42035507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008287649A Expired - Fee Related JP4803238B2 (ja) | 2008-11-10 | 2008-11-10 | 発光素子ヘッドおよび画像形成装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8194111B2 (ja) |
EP (1) | EP2184649A3 (ja) |
JP (1) | JP4803238B2 (ja) |
CN (1) | CN101740558B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4682231B2 (ja) | 2008-08-01 | 2011-05-11 | 株式会社沖データ | 光プリントヘッドおよび画像形成装置 |
JP4683157B1 (ja) | 2010-03-23 | 2011-05-11 | 富士ゼロックス株式会社 | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
US8692859B2 (en) * | 2010-05-10 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
JP5760586B2 (ja) | 2011-03-29 | 2015-08-12 | 富士ゼロックス株式会社 | 発光装置、プリントヘッドおよび画像形成装置 |
KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
JP7021529B2 (ja) * | 2017-12-20 | 2022-02-17 | 富士フイルムビジネスイノベーション株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2577089B2 (ja) * | 1988-11-10 | 1997-01-29 | 日本板硝子株式会社 | 発光装置およびその駆動方法 |
JP3308801B2 (ja) * | 1996-03-06 | 2002-07-29 | キヤノン株式会社 | 記録素子アレイ |
JP3982932B2 (ja) * | 1998-12-11 | 2007-09-26 | 株式会社沖データ | Ledアレイヘッド |
JP4411723B2 (ja) * | 2000-02-14 | 2010-02-10 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
JP4284983B2 (ja) * | 2002-12-03 | 2009-06-24 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイチップおよび光書込みヘッド |
JP4763404B2 (ja) * | 2005-09-27 | 2011-08-31 | 京セラ株式会社 | 発光装置および画像形成装置 |
EP2006918A4 (en) | 2006-02-20 | 2012-05-30 | Kyocera Corp | LUMINESCENT ELEMENT ARRAY, LIGHT-EMITTING DEVICE, AND IMAGE FORMING DEVICE |
JP5200360B2 (ja) * | 2006-09-29 | 2013-06-05 | 富士ゼロックス株式会社 | 露光装置および画像形成装置 |
JP5086345B2 (ja) * | 2007-06-25 | 2012-11-28 | 京セラ株式会社 | 発光素子アレイ、発光装置および画像形成装置 |
JP4545203B2 (ja) * | 2008-03-18 | 2010-09-15 | 株式会社沖データ | 光プリントヘッドおよび画像形成装置 |
US8098271B2 (en) * | 2008-08-22 | 2012-01-17 | Fuji Xerox Co., Ltd. | Exposure device, light-emitting device, image forming apparatus and failure diagnosing method |
JP4656227B2 (ja) * | 2008-11-11 | 2011-03-23 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
-
2008
- 2008-11-10 JP JP2008287649A patent/JP4803238B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-22 US US12/427,913 patent/US8194111B2/en not_active Expired - Fee Related
- 2009-05-14 EP EP09160195A patent/EP2184649A3/en not_active Withdrawn
- 2009-05-14 CN CN2009101375757A patent/CN101740558B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010111085A (ja) | 2010-05-20 |
CN101740558B (zh) | 2013-08-21 |
CN101740558A (zh) | 2010-06-16 |
US8194111B2 (en) | 2012-06-05 |
EP2184649A2 (en) | 2010-05-12 |
US20100118108A1 (en) | 2010-05-13 |
EP2184649A3 (en) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2184171B1 (en) | Light-emitting element chip | |
US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
JP5874678B2 (ja) | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 | |
JP4656227B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP2012104734A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2010064338A (ja) | 発光装置、露光装置および画像形成装置 | |
JP6413473B2 (ja) | 発光装置および画像形成装置 | |
CN114675515A (zh) | 打印头及图像形成装置 | |
JP2014216505A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2011025459A (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
US8325210B2 (en) | Light-emitting device, driving method of light-emitting device, print head and image forming apparatus | |
JP2011066163A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP2008126589A (ja) | 露光装置およびそれを備える画像形成装置 | |
JP6696132B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4803238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |