JP2011025459A - 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム - Google Patents
発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム Download PDFInfo
- Publication number
- JP2011025459A JP2011025459A JP2009171652A JP2009171652A JP2011025459A JP 2011025459 A JP2011025459 A JP 2011025459A JP 2009171652 A JP2009171652 A JP 2009171652A JP 2009171652 A JP2009171652 A JP 2009171652A JP 2011025459 A JP2011025459 A JP 2011025459A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- emitting element
- thyristor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Heads (AREA)
Abstract
【解決手段】グループ毎に発光を行なう発光素子を主走査方向に列状に配しグループに属する発光素子を変更することで多重露光を行なう発光素子アレイ51と、発光素子アレイ51の光出力を結像させる光学素子と、前記グループ毎の光量補正値を光量補正値記憶部141から取得し各発光素子の画像データを補正する光量補正部142と、光量補正部142により補正された画像データに基づき発光素子を発光させるための駆動信号を生成する駆動部143と、を有することを特徴とする発光素子ヘッド14。
【選択図】図7
Description
また特許文献2には、補正回路がプリント制御部から画像信号及び感光体感度の送信を受けて、光量補正値記憶部に記憶されたLED発光素子の光量補正値と、チップ間隔記憶部に記憶されたチップ間隔とを用いて光量補正を行うLEDアレイ露光装置が開示されている。
本発明は、各発光サイリスタの光量補正をより正確に行なうことができる発光素子ヘッド等を提供することを目的とする。
請求項3に係る発明は、前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項1または2に記載の発光素子ヘッドである。
請求項4に係る発明は、前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項1乃至3の何れか1項に記載の発光素子ヘッドである。
請求項5に係る発明は、前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項4に記載の発光素子ヘッドである。
請求項2の発明によれば、本構成を採用しない場合に比較して、より容易に光量補正を行なうことができる。
請求項3の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項4の発明によれば、本構成を採用しない場合に比較して、発光素子ヘッドを製造する際に歩留まりを高くすることができる。
請求項5の発明によれば、本構成を採用しない場合に比較して、よりその大きさが小さい発光素子アレイチップを製造することができる。
請求項6の発明によれば、本構成を採用しない場合に比較して、より画像の乱れが少ない画像形成装置が提供できる。
請求項7の発明によれば、本構成を採用しない場合に比較して、よりばらつきが少ない光量補正を行なうことができる。
請求項8の発明によれば、本構成を採用しない場合に比較して、より簡易な方法で発光素子ヘッドの光量補正を行なうことができる。
請求項9の発明によれば、本構成を採用しない場合に比較して、発光素子の光量補正を行なわせることができる機能をコンピュータにより実現できる。
<画像形成装置の説明>
図1は本実施の形態の画像形成装置の構成例を示した図である。
図1に示す画像形成装置1は、所謂タンデム型のカラープリンタであり、画像データに基づき画像形成を行う画像形成部10、画像形成装置1全体の動作を制御する制御部31を備えている。更には、例えばパーソナルコンピュータ(PC)3や画像読取装置(スキャナ)4等との通信を行って画像データを受信する通信部32を備えている。
画像形成ユニット11各々は、現像器15に収納されるトナーを除いて略同様に構成され、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
一方、一次転写後に感光体ドラム12に付着しているトナー(一次転写残トナー)、および二次転写後に中間転写ベルト20に付着しているトナー(二次転写残トナー)は、それぞれドラムクリーナ16、およびベルトクリーナ25によって除去される。
このようにして、画像形成装置1での画像形成処理がプリント枚数分のサイクルだけ繰り返し実行される。
図2は、本実施の形態が適用される発光素子ヘッド14の構成を示した図である。
発光素子ヘッド14は、発光素子として多数のLEDが配列された発光素子アレイ51、発光素子アレイ51を支持すると共に発光素子アレイ51の駆動を制御するための駆動部143(図7参照)等の回路が形成されたプリント基板52、各LEDから出射された光出力を感光体ドラム12上に結像させる光学素子の一例としてのセルフォックレンズアレイ(SLA:登録商標)53を備え、プリント基板52およびセルフォックレンズアレイ53は、ハウジング54に保持されている。発光素子アレイ51は、LEDが主走査方向に画素数分、配列されたものからなる。例えば、A3サイズの短手(297mm)を主走査方向とする場合、600dpiの解像度では、約42.3μm毎に7040個のLEDが配列されることになる。なお、本実施の形態では、LEDが一直線上に並べられており、実際にはサイドレジずれ等を考慮して7680個のLEDが配列されている。
図3は、本実施の形態が適用される発光素子アレイ51の構造を説明した図である。
図3に示した発光素子アレイ51は、LED102が複数列状に配された発光素子アレイチップ100を複数並べる構成を採る。この発光素子アレイチップ100は、主走査方向に千鳥状に配列している。
発光素子アレイチップ100は、矩形形状であり両側に配線等を行うスペースであるボンディングパッド101を備える。このようにボンディングパッド101を配すれば、ほぼボンディングパッド101自体が必要とする幅までチップ幅を小さくできる利点がある。
また発光素子アレイチップ100において両側のボンディングパッド101に挟まれる領域には、発光素子であるLED102が主走査方向である矩形の長辺に沿って直線状に等間隔で配列する。ここで、LED102は、発光素子アレイチップ100の長辺の一方に寄せて配置される。そして奇数番の発光素子アレイチップ100と偶数番の発光素子アレイチップ100とは、LED102が向かい合わせになるように、また、ボンディングパッド101を重ねるようにして配置される。このような配置により全てのLED102を、主走査方向に対し等間隔に並べて配置することができる。
図4(a)〜(b)は、本実施の形態が適用される発光素子アレイチップ100の構造を説明した図である。
図4(a)は、発光素子アレイチップ100をLED102の光が出射する方向から見た図である。また図4(b)は、図4(a)のA−A断面図である。
上述の通り、発光素子アレイチップ100には、基板104の両側にボンディングパッド101が配され、また両側のボンディングパッド101に挟まれる領域には、LED102が直線状に等間隔で列状に配されている。そして、それぞれのLED102には光が出射する側にマイクロレンズ103が形成されている。このマイクロレンズ103は、LED102から出射した光を集光し、感光体ドラム12(図2参照)に対して、効率よく光を入射させることができる。
このマイクロレンズ103は、光硬化性樹脂等の透明樹脂からなり、より効率よく光を集光するためその表面は非球面形状をとることが好ましい。また、マイクロレンズ103の大きさ、厚さ、焦点距離等は、使用されるLED102の波長、使用される光硬化性樹脂の屈折率等により決定される。
なお、本実施の形態では、発光素子アレイチップ100として自己走査型発光素子アレイ(SLED:Self-Scanning Light Emitting Device)チップを使用するのが好ましい。自己走査型発光素子アレイチップは、発光素子アレイチップの構成要素としてpnpn構造を持つ発光サイリスタを用い、発光素子の自己走査が実現できるように構成したものである。
図5に示した自己走査型発光素子アレイチップ100では、基板104(図4参照)上に列状に配列された転送サイリスタT1、T2、T3、…からなる転送サイリスタ列(スイッチ素子列)、同様に列状に配列された記憶サイリスタM1、M2、M3、…からなる記憶サイリスタ列、同様に列状に配列された発光サイリスタL1、L2、L3、…からなる発光サイリスタ列(発光素子列)を備えている。即ち、発光サイリスタL1、L2、L3、…は、図4で説明したLED102の役割を担う。
ここでは、転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと呼ぶ。同様に、記憶サイリスタM1、M2、M3、…をそれぞれ区別しないときは記憶サイリスタM、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは発光サイリスタLと呼ぶ。
なお、上記のサイリスタ(転送サイリスタT、記憶サイリスタM、発光サイリスタL)とは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
そして、電源線抵抗Rt1、Rt2、Rt3、…、電源線抵抗Rm1、Rm2、Rm3、…、抵抗Rn1、Rn2、Rn3、…備えている。
ここで、転送サイリスタTなどと同様に、結合ダイオードDc1、Dc2、Dc3、…、接続ダイオードDm1、Dm2、Dm3、…、電源線抵抗Rt1、Rt2、Rt3、…、電源線抵抗Rm1、Rm2、Rm3、…、抵抗Rn1、Rn2、Rn3、…をそれぞれ区別しないときは、結合ダイオードDc、接続ダイオードDm、電源線抵抗Rt、電源線抵抗Rm、抵抗Rnと呼ぶ。
ここで、転送サイリスタ列における転送サイリスタTの数を例えば128個とすると、記憶サイリスタM、発光サイリスタLのそれぞれの数も128個である。同様に、接続ダイオードDm、電源線抵抗Rt、Rm、抵抗Rnの数も128個である。しかし、結合ダイオードDcの数は、転送サイリスタTの数より1少ない127個である。
各転送サイリスタT1、T2、T3、…のアノード端子、各記憶サイリスタM1、M2、M3、…のアノード端子、各発光サイリスタL1、L2、L3、…のアノード端子は、自己走査型発光素子アレイチップ100の基板104に接続されている(アノードコモン)。そして、これらのアノード端子は、基板104に設けられたVsub端子を介して、図7において後述する駆動部143に備えられた基準電位供給ラインに接続されている。この基準電位供給ラインには、基準電位Vsubが供給される。
そして、各転送サイリスタT1、T2、T3、…のゲート端子Gt1、Gt2、Gt3、…は、各転送サイリスタT1、T2、T3、…に対応して設けられた電源線抵抗Rt1、Rt2、Rt3、…をそれぞれ介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は、図7において後述する駆動部143に備えられた電源ラインに接続されて、電源電位Vgaが供給される。
一方、転送サイリスタTの配列に沿って、偶数番目の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2の入力端子であるφ2端子に接続されている。このφ2端子には、図7において後述する駆動部143に備えられた第2転送信号ラインが接続され、第2転送信号φ2が供給される。
各記憶サイリスタM1、M2、M3、…のカソード端子は、それぞれに対応して設けられた抵抗Rn1、Rn2、R3n、…を介して、記憶信号線74に接続されている。そして、記憶信号線74は、記憶信号φmの入力端子であるφm端子に接続されている。このφm端子には、図7において後述する駆動部143に備えられた記憶信号ラインが接続され、記憶信号φmが供給される。
ここでも、ゲート端子Gt1、Gt2、Gt3、…およびゲート端子Gm1、Gm2、Gm3、…を区別しないときは、それぞれゲート端子Gt、ゲート端子Gmと呼ぶ。
接続ダイオードDmは、転送サイリスタTのゲート電極Gtから、記憶サイリスタMのゲート電極Gmに電流が流れる方向で接続されている。
以上のことから、発光素子アレイ51の動作は、1つの自己走査型発光素子アレイチップ100の動作を説明すれば足りる。そこで、1つの自己走査型発光素子アレイチップ100を例に取って、その動作を説明する。
本実施の形態では、自己走査型発光素子アレイチップ100において、予め定められた複数の発光点(発光サイリスタL)を同時に点灯させる。まずこれらの点灯させる発光サイリスタLの位置(番号)を記憶させる。そして、点灯信号φIを供給することにより、これらの複数の発光点を同時に点灯(発光)させている。
そして、図6では、各発光サイリスタLを4個ずつ組にして点灯制御する場合を示している。なお、発光サイリスタLの最初の4個の組と、次の4個の組の点灯制御する部分のみを示している。
図6の期間T(A)では、最初の4個の発光サイリスタL1〜L4をすべて点灯させるとした。また期間T(B)では、次の4個の発光サイリスタL5〜L8のうち、発光サイリスタL5、L7、L8を点灯させるとした。
第1転送信号φ1は、時刻cでローレベルの電位(以下、「L」と記す。)であって、時刻eで「L」からハイレベルの電位(以下、「H」と記す。)に移行し、時刻gで「H」から「L」に移行する。更に、第1転送信号φ1は、時刻kで「L」から「H」に移行し、時刻nで「H」から「L」に移行する。そして、時刻qまで「L」を維持する。
第2転送信号φ2は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。更に、第2転送信号φ2は、時刻jで「H」から「L」に移行し、時刻oで「L」から「H」に移行する。そして、時刻qまで「H」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較すると、時刻cから時刻oの期間においては、共に「L」となる期間(例えば時刻dから時刻e、時刻gから時刻h)を挟んで、交互に「H」と「L」とを繰り返している。そして、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
そして、時刻fで「S」から「L」に、時刻gで「L」から「S」に移行する。更に、時刻iで「S」から「L」に、時刻jで「L」から「S」に、時刻lで「S」から「L」に、時刻nで「L」から「H」に移行する。そして、時刻qでは、「H」を維持する。
ここで、記憶信号φmと、第1転送信号φ1および第2転送信号φ2との関係を見ると、記憶信号φmは、第1転送信号φ1または第2転送信号φ2のいずれかが「L」のとき、「L」になっている。例えば、第1転送信号φ1が「L」である時刻cから時刻d、第2転送信号φ2が「L」である時刻fから時刻gにおいて、記憶信号φmは「L」である。
点灯信号φIは、時刻cで「H」であって、時刻mにおいて「Le」に移行する。時刻pにおいて「Le」から「H」に移行する。そして、時刻qで「H」を維持する。
ここで、「Le」は、動作の説明において後述するが、点灯可能に設定された発光サイリスタLを点灯させることができる電位レベル(点灯レベル)をいい、「H」と「L」の間の電位である。
以下では、例として、図5に示した基板104に設定したサイリスタのアノード端子(Vsub端子)に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、GaAs等のp型層、n型層を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
そして、ターンオンすると、サイリスタのゲート端子は、サイリスタのアノード端子の電位となる。ここでは、アノード端子は0Vに設定しているので、ゲート端子の電位は0Vである。また、サイリスタのカソード端子は拡散電位Vdになる。ここでは、−1.5Vとなる。
なお、カソード端子が「H」(0V)になって、アノード端子と同電位になれば、サイリスタはオン状態を維持できずターンオフ(オフ)する。サイリスタは、ターンオフすると、アノード端子とカソード端子との間に電流が流れていない状態(オフ状態)になる。つまり、サイリスタは一旦オン状態になると、電流が流れた状態が維持され、ゲート端子の電位によってはターンオフできない。
よって、サイリスタはオン状態を維持(記憶、保持)する機能を有している。そして、サイリスタでは、ターンオンさせるための電位に比べ、オン状態を維持する電位は低くてよい。
なお、発光サイリスタLは、オンになると点灯(発光)し、オフになると消灯(非発光)する。
(初期状態)
図6に示したタイミングチャートの時刻aにおいて、自己走査型発光素子アレイチップ100のそれぞれのVsub端子は基準電位Vsub(0V)に設定される。一方、それぞれのVga端子は電源電位Vga(−3.3V)に設定される。
そして、駆動部143(図7参照)は、第1転送信号φ1、第2転送信号φ2および記憶信号φmをそれぞれ「H」に、点灯信号φI(φI1〜φI60)を「H」に設定する。これにより、自己走査型発光素子アレイチップ100のφ1端子を介して、第1転送信号線72が「H」になる。同様に、自己走査型発光素子アレイチップ100のφ2端子を介して、第2転送信号線73が「H」になる。そして自己走査型発光素子アレイチップ100のφm端子を介して、記憶信号線74が「H」になる。更に、自己走査型発光素子アレイチップ100のφI端子を介して、点灯信号線75が「H」になる。
一方、奇数番号の転送サイリスタT1、T3、T5、…の各カソード端子は、「H」に設定された第1転送信号線72に、偶数番号の転送サイリスタT2、T4、T6、…の各カソード端子は、「H」に設定された第2転送信号線73に接続されている。各転送サイリスタTのアノード端子およびカソード端子はともに「H」であるので、各転送サイリスタTはオフ状態にある。
同様に、記憶サイリスタM1、M2、M3、…の各カソード端子は、「H」に設定された記憶信号線74に接続されている。各記憶サイリスタMのアノード端子およびカソード端子はともに「H」となり、各記憶サイリスタMはオフ状態にある。
更に、発光サイリスタL1、L2、L3、…の各カソード端子は、「H」に設定された点灯信号φIに接続されている。各発光サイリスタLのアノード端子およびカソード端子はともに「H」であるので、各発光サイリスタLはオフ状態にある。
同様に、記憶サイリスタMのゲート端子Gmは、抵抗Rmを介して電源電位Vga(「L」:−3.3V)に設定されている。よって、ゲート端子Gmの電位は「L」になっている。また、発光サイリスタLのゲート端子Glは記憶サイリスタMのゲート端子Gmに接続されているので、発光サイリスタLのゲート端子Glの電位も「L」になっている。
すると、前に説明したように、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
なお、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDc1を介して接続されているため、転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
同様に、記憶サイリスタM1のゲート端子Gm1(発光サイリスタL1のゲート端子Gl1も同じ)はゲート端子Gt1に接続ダイオードDm1を介して接続されているため、記憶サイリスタM1のゲート端子Gm1(ゲート端子Gl1)の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDm1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、記憶サイリスタM1(発光サイリスタL1のしきい電圧は−4.5Vになる。
これらのゲート端子Gt1、Gt2、Gm1、Gl1を除く、他のゲート端子Gt、Gm、Glの電位は、電源電位Vga(−3.3V)であるので、転送サイリスタT1、T2、記憶サイリスタM1、発光サイリスタL1を除く、他の転送サイリスタT、記憶サイリスタM、発光サイリスタLのしきい電圧は−4.8Vである。
時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。すると、「L」よりしきい電圧が−3Vと高い転送サイリスタT1がターンオンする。転送サイリスタT2は、しきい電圧が−4.5Vで「L」の値より低いので、ターンオンできない。更に、転送サイリスタT3以降の番号の大きい転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
すなわち、時刻bにおいて、ターンオンできるのは転送サイリスタT1に限られる。
すると、結合ダイオードDc1は、ゲート端子Gt1の電位が「H」、ゲート端子Gt2の電位が−3Vとなるので、順バイアス状態になる。すると、ゲート端子Gt2の電位は、ゲート端子Gt1の電位(0V)から結合ダイオードDc1の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDc2を介して接続されたゲート端子Gt3の電位は、前述したと同様に計算できて、−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。これに引き続く番号が4以上の転送サイリスタTのゲート端子Gtの電位は電源電位Vgaの−3.3Vであるので、しきい電圧は−4.8Vが維持される。
なお、隣接する記憶サイリスタM2(発光サイリスタL2も同じ)のゲート端子Gm2(ゲート端子Gl2も同じ)の電位は、「H」(0V)となったゲート端子Gt1から結合ダイオードDc1と接続ダイオードDm2とを介しているので、−3Vとなる。よって、記憶サイリスタM2(発光サイリスタL2も同じ)のしきい電圧は−4.5Vとなる。
そして、記憶サイリスタM2(発光サイリスタL2)に引き続く番号が3以上の記憶サイリスタM(発光サイリスタL)のゲート端子Gm(ゲート端子Gl)の電位は、「H」(0V)となったゲート端子Gt1の電位の影響が及ばず、電源電位Vgaの−3.3Vである。よって、番号が3以上の記憶サイリスタM(発光サイリスタL)のしきい電圧は−4.8Vである。
なお、時刻bにおいては、第2転送信号φ2は「H」であるので、転送サイリスタT2および4以上の偶数番号の転送サイリスタTもターンオンしない。また、記憶信号φmは「H」であり、点灯信号φI1(φI)も「H」であるので、いずれの記憶サイリスタMおよび発光サイリスタLもターンオンしない。
よって、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後をいう)においては、転送サイリスタT1がオン状態にある。
時刻cにおいて、記憶信号φmが、「H」(0V)から「L」(−3.3V)に移行する。すると、記憶サイリスタM1は、前述したようにしきい電圧が−3Vであるので、ターンオンする。しかし、2以上の番号の記憶サイリスタMは、しきい電圧が「L」(−3.3V)より低いので、ターンオンしない。
すなわち、ターンオンできるのは記憶サイリスタM1に限られる。
記憶サイリスタM1がターンオンすると、転送サイリスタT1の場合と同様に、ゲート端子Gm1の電位が「H」(0V)になる。すると、ゲート端子Gm1に接続された発光サイリスタL1のゲート端子Gl1の電位が「H」(0V)となるので、発光サイリスタL1のしきい電圧が−1.5Vになる。
しかし、点灯信号φI1(φI)は「H」であるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1および記憶サイリスタM1がオン状態を維持している。
すなわち、サイリスタがターンオンすると、そのゲート端子(ゲート端子Gt、ゲート端子Gm、ゲート端子Gl)の電位が「H」(0V)になり、そのサイリスタのしきい電圧が−1.5Vになる。そして、電位が「H」(0V)になったゲート端子に順バイアスのダイオード1段(1個)で接続されたゲート端子の電位は、「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。そして、このゲート端子を有するサイリスタのしきい電圧が−3Vになる。更に、電位が「H」(0V)になったゲート端子に順バイアスのダイオード2段(直列接続した2個)で接続されたゲート端子の電位は、2拡散電位Vd(1.5V)の2倍の値を引いた−3Vになる。そして、このゲート端子を有するサイリスタのしきい電圧が−4.5Vになる。そして、電位が「H」(0V)になったゲート端子にダイオード3段以上で接続されたゲート端子には、電位が「H」(0V)になった影響が及ばす、ダイオード3段以上で接続されたゲート端子を有するサイリスタのしきい電圧は−4.8Vが維持される。
すなわち、ターンオンすることができる、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみに着目すればよい。
以下では、電位が「H」(0V)になったゲート端子とダイオード1段で接続されたゲート端子を有するサイリスタのみについて説明し、ターンオンしないサイリスタのゲート端子の電位やしきい電圧の変化についての説明を省略する。
時刻dにおいて、記憶信号φmを「L」から「S」に、第2転送信号φ2を「H」から「L」に移行する。
「S」は、記憶サイリスタMが、オン状態を維持することができる電位のレベルである。「S」では、オン状態にある記憶サイリスタMはオン状態を維持するが、オフ状態にある記憶サイリスタMはターンオンできない電位である。
前述したように、ターンオンさせようとする記憶サイリスタMのしきい電圧は−3Vである。オン状態にある記憶サイリスタMのカソード端子の電位は、拡散電位Vdを引いた値である−1.5Vである。よって、「S」は、ターンオンさせようとする記憶サイリスタMのしきい電圧である−3Vより高く、オン状態のカソード端子の電位(−1.5V)より低い電位に設定される。なお、「S」では、オン状態となっている記憶サイリスタMのオン状態が維持される電流が供給できることを要する。
上述したように、記憶信号φmを「L」から「S」に移行しても、オン状態にある記憶サイリスタM1はオン状態を維持する。
転送サイリスタT2がターンオンすると、ゲート端子Gt2の電位が「H」(0V)まで上昇する。そして、ゲート端子Gt2に順バイアスのダイオード1段(結合ダイオードDc2)で接続された転送サイリスタT3のしきい電圧が−3Vになる。同様に、ゲート端子Gt2にダイオード1段(接続ダイオードDm2)で接続された記憶サイリスタM2および発光サイリスタL2のそれぞれのしきい電圧が−3Vになる。
このとき、転送サイリスタT1はオン状態を維持している。よって、転送サイリスタT3のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT1により拡散電位Vd(−1.5V)に維持されている。このため、転送サイリスタT3はターンオンしない。
また、記憶信号φmは「S」であるので、記憶サイリスタM2はターンオンしない。同様に、点灯信号φI1(φI)は「H」であるので、発光サイリスタL2はターンオンしない。
しかし、第2点灯信号φ2の「L」への移行により、転送サイリスタT2がターンオンすることで、前述したように、記憶サイリスタMのしきい電圧が−3Vになって、「H」の記憶信号φmにより記憶サイリスタMがターンオンすることを抑制するため、記憶信号φmの「L」から「S」への移行を、第2転送信号φ2の「H」から「L」への移行より前に行うことが好ましい。
このとき、転送サイリスタT1のゲート端子Gt1は、抵抗Rt1を介して電源線71に接続されているので、電源電位Vgaの−3.3Vになる。ゲート端子Gt1(−3.3V)とGt2(0V)との間の結合ダイオードDc1は逆バイアスとなるため、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
同様に、記憶サイリスタM1がオン状態にあることにより、ゲート端子Gm1は「H」(0V)になっている。しかし、ゲート端子Gt1(−3.3V)とゲート端子Gm1(0V)との間の接続ダイオードDm1は逆バイアスとなるため、ゲート端子Gm1が「H」(0V)である影響は、ゲート端子Gt1には及ばない。
すなわち、電位が「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子の電位は、「H」(0V)になったゲート端子からの影響を受けない。なお、逆バイアスのダイオードを挟んだゲート端子間の電位の関係は、他のダイオードにおいても同様に生じる。以下では説明を省略する。
時刻eの直後においては、記憶サイリスタM1および転送サイリスタT2がオン状態を維持している。
よって、時刻fの直後においては、記憶サイリスタM1およびM2の両方がオン状態にある。そして、転送サイリスタT2もオン状態を維持している。
記憶信号φmを「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2はオン状態を維持している。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT3がターンオンする。そして、ゲート端子Gt3の電位が「H」(0V)になって、ゲート端子Gt3に順バイアスのダイオード1段(結合ダイオードDc3)で接続された転送サイリスタT4のしきい電圧が−3Vになる。同様に、ゲート端子Gt3に順バイアスのダイオード1段(接続ダイオードDm3)で接続された記憶サイリスタM3および発光サイリスタL3のしきい電圧が−3Vになる。
このとき、転送サイリスタT2はオン状態を維持している。よって、転送サイリスタT2のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT2により−1.5Vに維持されているので、転送サイリスタT4はターンオンしない。
また、記憶信号φmは「S」であるので、記憶サイリスタM3はターンオンしない。同様に、点灯信号φI1(φI)は「H」であるので、発光サイリスタL3もターンオンしない。
なお、時刻gにおいては、記憶信号φmの「L」から「S」への移行と、第1転送信号φ1の「H」から「L」への移行とを同時に行っているが、時刻dでと同様に、記憶信号φmの「L」から「S」への移行を、第1転送信号φ1の「H」から「L」への移行より前に行うことが好ましい。
時刻gの直後においては、記憶サイリスタM1、M2がオン状態を維持している。そして、転送サイリスタT2およびT3がともにオン状態になっている。
よって、時刻hの直後においては、記憶サイリスタM1、M2および転送サイリスタT3がオン状態を維持している。
よって、時刻iの直後においては、記憶サイリスタM1、M2、M3がオン状態にある。そして、転送サイリスタT3もオン状態を維持している。
すると、時刻gと同様に、記憶信号φmを「L」から「S」にしても、オン状態にある記憶サイリスタM1、M2、M3はオン状態を維持している。
一方、第2転送信号φ2を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT4がターンオンする。そして、ゲート端子Gt4の電位が「H」(0V)になって、ゲート端子Gt4に順バイアスのダイオード1段(結合ダイオードDc4)で接続された転送サイリスタT5のしきい電圧が−3Vになる。同様に、ゲート端子Gt4に順バイアスのダイオード1段(接続ダイオードDm4)で接続された記憶サイリスタM4および発光サイリスタL4のしきい電圧が−3Vになる。
このとき、転送サイリスタT3はオン状態を維持している。よって、転送サイリスタT5のカソード端子が接続された第1転送信号線72の電位は、オン状態の転送サイリスタT3により−1.5Vに維持されているので、転送サイリスタT5はターンオンしない。
また、記憶信号φmは「S」であるので、記憶サイリスタM4はターンオンしない。同様に、点灯信号φI1は「H」であるので、発光サイリスタL4もターンオンしない。
よって、時刻jの直後においては、記憶サイリスタM1、M2、M3がオン状態を維持している。そして、転送サイリスタT3およびT4がともにオン状態になっている。
よって、時刻kの直後においては、記憶サイリスタM1、M2、M3および転送サイリスタT4がオン状態を維持している。
すると、記憶サイリスタM1、M2、M3、M4がオン状態にあって、それぞれのゲート端子Gm1(Gl1)、Gm2(Gl2)、Gm3(Gl3)、Gm4(Gl4)がすべて「H」(0V)となっている。このため、発光サイリスタL1、L2、L3、L4のしきい電圧はすべて−1.5Vになっている。なお、発光サイリスタL4に隣接する発光サイリスタL5のゲート端子Gl5は、「H」(0V)になったゲート端子Gt4から順バイアスのダイオード2段(結合ダイオードDc4および接続ダイオードDm5)で接続されているので、しきい電圧は−4.5Vになっている。そして、更に、番号が6以上の発光サイリスタLは、しきい電圧が−4.8Vになっている。
すると、発光サイリスタL1、L2、L3、L4のしきい電圧(−1.5V)は、「Le」より高いので、発光サイリスタL1、L2、L3、L4がターンオンして、点灯(発光)する。
一方、発光サイリスタL5および6以上の番号の発光サイリスタLは、しきい電圧が「Le」より低いので、ターンオンしない。
すなわち、本実施の形態では、複数(ここでは4個)の発光サイリスタLを同時に点灯させている。
そして、時刻mの直後においては、発光サイリスタL1、L2、L3、L4、記憶サイリスタM1、M2、M3、M4、転送サイリスタT4がオン状態になっている。
記憶信号φmを「L」から「H」にすることで、オン状態を維持していた記憶サイリスタM1、M2、M3、M4のカソード端子の電位が、アノード端子の「H」(0V)と同じになるので、記憶サイリスタM1、M2、M3、M4はターンオフする。
一方、第1転送信号φ1を「H」から「L」に移行すると、しきい電圧が−3Vとなっている転送サイリスタT5がターンオンする。そして、ゲート端子Gt5の電位が「H」(0V)になって、ゲート端子Gt5に順バイアスのダイオード1段(結合ダイオードDc5)で接続された転送サイリスタT6のしきい電圧が−3Vになる。同様に、ゲート端子Gt5に順バイアスのダイオード1段(接続ダイオードDm5)で接続された記憶サイリスタM5および発光サイリスタL5のしきい電圧が−3Vになる。
このとき、転送サイリスタT4はオン状態を維持している。よって、転送サイリスタT6のカソード端子が接続された第2転送信号線73の電位は、オン状態の転送サイリスタT4により−1.5Vに維持されているので、転送サイリスタT6はターンオンしない。
また、記憶信号φmは、「H」であるので、記憶サイリスタM5はターンオンしない。一方、点灯信号φI1は、−1.5Vより低く且つ3Vより高い電位の「Le」であるので、発光サイリスタL5はターンオンせず、非点灯のままである。
時刻nの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT4およびT5がともにオン状態である。
よって、時刻oの直後においては、発光サイリスタL1、L2、L3、L4が点灯(オン)状態を維持している。そして、転送サイリスタT5がオン状態を維持している。
すなわち、時刻mから時刻pまでが、発光サイリスタL1、L2、L3、L4の点灯期間となる。点灯期間は発光サイリスタL1、L2、L3、L4において同じである。
なお、時刻oと時刻pの間に、記憶信号φmを「H」から「L」にして、記憶サイリスタM5をターンオンさせると、ゲート端子Gm5(ゲート端子Gl5と同じ)が「H」(0V)になって、発光サイリスタL5のしきい電圧が−1.5Vに上昇する。この期間では、点灯信号φI1(φI)が「Le」であるので、発光サイリスタL5が点灯してしまう。
したがって、本実施の形態では、発光サイリスタL1、L2、L3、L4が消灯する時刻pが経過するまで、記憶信号φmを「L」に移行させない。
よって、時刻pの直後においては、転送サイリスタT5のみがオン状態を維持している。
すなわち、本実施の形態においては、転送サイリスタTは、第1転送信号φ1および第2転送信号φ2によって、隣り合う2つの転送サイリスタTがともにオン状態になる期間(例えば時刻dから時刻eの間)を設けつつ、番号の順に、オフ状態からオン状態に、オン状態からオフ状態に設定される。すなわち、転送サイリスタ列の番号の順にオン状態がシフトしていく。
そして、第1転送信号φ1または第2転送信号φ2のいずれか一方のみが「L」である期間は、1個の転送サイリスタTのみがオン状態になっている。例えば、時刻cから時刻dでは転送サイリスタT1のみがオン状態にある。
そこで、1個の転送サイリスタTのみがオン状態にあるタイミング(例えば、図6の時刻c、f、i、l)において、記憶信号φmを「L」にすることで、オン状態の転送サイリスタTによりしきい電圧が高くなった記憶サイリスタMをターンオンさせる。すなわち、複数の発光サイリスタLを同時に点灯させるため、点灯させる発光サイリスタLの位置(番号)を同じ番号の(対応する)記憶サイリスタMをオン状態にすることで記憶させている。
そして、記憶信号φmを「H」に戻すことなく、「S」と「L」との間で変化させ、予め定められた個数の発光サイリスタLについて、点灯させる発光サイリスタLと同じ番号の記憶サイリスタMをオン状態に、点灯させない発光サイリスタLと同じ番号の記憶サイリスタMをオフ状態にして維持する。
そののち、点灯信号φIを供給することで、点灯させる複数の発光サイリスタLを同時に点灯させる。
ここで、記憶サイリスタMは、画像データに応じて、点灯させる発光サイリスタLの位置(番号)を記憶する機能(ラッチ機能)を有している。
なお、発光サイリスタLが点灯すると、記憶信号φmを「H」にして、記憶サイリスタMをすべてターンオンして、点灯させる発光サイリスタLの位置(番号)の記憶を消去する。
つまり、記憶信号φmの「L」は、発光サイリスタLを点灯させる指示であり、記憶信号φmの「S」は、発光サイリスタLを点灯させない指示であり、記憶信号φmの「H」は、記憶した指示をクリア(リセット)する指示として働いている。
このように、記憶サイリスタMは、同時に点灯させる複数の発光サイリスタLと同じ番号の複数の記憶サイリスタMをオン状態にし、そのままオン状態を維持し記憶する。これにより、点灯信号φIの供給とともに、複数の発光サイリスタLを同時に点灯させている。
なお、記憶サイリスタMがオン状態を維持する電流は、発光サイリスタLの発光のための電流に比べ少なくてよい。このため、抵抗Rnの自己走査型発光素子アレイチップ100の基板104上に占める面積も小さく設定しうる。
ここで、例えば発光サイリスタLであるLED102には、光量のばらつきが存在する。そのためLED102を光量の補正を行なわずに発光素子ヘッド14(図2参照)に使用し発光させた場合、その光量のばらつきに起因して、感光体ドラム12(図2参照)上に形成されるトナー像に乱れが生じる。よって、各LED102について光量補正を行ない、発光するLED102の光量を極力均一化する必要がある。
図7に示した発光素子ヘッド14は、LED102の光量補正を行なうための光量補正値を記憶する光量補正値記憶部141と、制御部31から送られる画像データおよび光量補正記憶部141に記憶されている光量補正値を取得し補正済み画像データを生成する光量補正部142と、光量補正済みの画像データを取得しLED102を発光させるための駆動信号を生成する駆動部143と、駆動部143により生成された駆動信号により発光するLED102が列状に配された発光素子アレイ51とを備える。
まず画像形成装置1(図1参照)に備えられた制御部31が、画像形成を行なう旨の指示を受け取り、画像形成を行なうための画像データを光量補正部142に送信する(ステップ101)。画像データを取得した光量補正部142は、光量補正値記憶部141から同時発光を行なうグループ毎の光量補正値を取得する(ステップ102)。次に光量補正部142は、この光量補正値を使用して予め定められた方法により各グループ毎の光量の補正を行なう(ステップ103)。そして補正された光量のデータを含む補正済み画像データとして出力する(ステップ104)。次に駆動部143は、光量補正部142から補正済み画像データを取得し、補正された光量のデータを含む補正済み画像データに基づき発光素子アレイ51に配された各LED102を発光させるための駆動信号を生成する(ステップ105)。この駆動信号は、図5および図6で説明したφ1、φ2、φm、φIである。各LED102は、この駆動信号に基づき、上記図5および図6で説明したような動作により点灯し発光する(ステップ106)。そして、本実施の形態では、上記補正された光量に対応した発光時間でLED102を発光させることにより露光量の調整を行なう。なおこれに限られるものではなく、例えば、φIの電流値や電圧値を変更することによる発光強度の変更により露光量の調整を行なってもよい。
以下にこの事項について更に詳しく説明を行なう。
図9(a)〜(b)において、各LED102は、列状に配列し、4個毎に区切られグループ化されている。ここで図9(a)で示した場合は、配列している最初のLED102から4点毎にグループ分けを行なうことで各グループに分割されており、点線で示した矩形にてその各グループを図示している。ここでは、この方法によりグループ分けされた場合を「グループ1」として表記している。グループ1に属するLED102は、グループ毎に個数が4個であり、同数である。
更に本実施の形態では、LED102について、このグループ1とは、別の区切りを行なうことで形成した新たなグループであるグループ2を考える。ここでは、図9(b)において点線で示した矩形にてグループ2によるグループ分けの方法を示している。図9(b)に示したグループ2として表記したグループ分けでは、グループ1と同数の4個のLED102が属する。ただしグループ1に対して区切りがLED102について2個分ずれている。そのためグループ1とは、属するLED102が異なっている。
ここでは、グループ毎の光量補正値を算出するのに、予め定められた補正目標値とグループに属する全てのLED102の光量データを使用することで算出する。
また併せて、グループ2の場合分けのみを使用して光量補正を行なった場合を参考補正光量として算出した。ここで、参考補正光量は、例えば、グループ2における最初の3〜6の番号が付されたLED102の場合、各LED102の補正前光量である光量データに、下記(3)式で算出される参考光量補正値を掛け合わせることで求めることができる。なおこの場合は、2重露光は行なう必要がないため、乗数として1/2を掛ける必要はない。
を比較すると大きな差はない。即ち、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。一方、光量データ(補正前光量)の標準偏差と補正光量の標準偏差を比較すると、約半分まで小さくなっている。即ち、ばらつきが非常に少なくなっており、光量補正が十分行なわれていることがわかる。
図10に示したように、本実施の形態の光量補正方法を用いた補正光量は、補正前の光量データに対しばらつきが少なくなり、より均一化した光量が得られているのがわかる。つまり光量補正がより正確に行なわれている。一方、参考補正光量については、ばらつきが依然として大きく、光量補正が十分行なわれていないことがわかる。
例えば、左側から3番目のLED102の光量補正値を算出するのにこの左側から3番目のLED102が含まれるグループ1の全ての光量データである〔1〕〜〔4〕、および左側から3番目のLED102が含まれるグループ2の全ての光量データである〔3〕〜〔6〕を使用している。つまり(1)式の右辺の分母において、〔1〕〜〔4〕、および〔3〕〜〔6〕の8つの光量データを使用している。ここで、求めたい左側から3番目のLED102の光量補正値を求めるのに、このLED102の光量補正値である〔3〕について重複して2回の使用を行なっている。即ち、補正タイミングを2回設けることとなるため、より精度よくこのLED102の光量補正値を求めることができる。
更に上述した例では、LED102は、4個同時発光する場合について説明を行なったが、同時点灯する個数については特に制限はなく、例えば8個同時点灯する場合においても本実施の形態の光量補正方法は、適用可能である。
Claims (9)
- グループ毎に発光を行なう発光素子を主走査方向に列状に配し、当該グループに属する発光素子を変更することで多重露光を行なう発光素子アレイと、
前記発光素子アレイの光出力を結像させる光学素子と、
前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正する光量補正部と、
前記光量補正部により補正された前記光量に基づき、前記発光素子を発光させるための駆動信号を生成する駆動部と、
を有することを特徴とする発光素子ヘッド。 - 前記グループに属する前記発光素子は、列状に配する前記発光素子の区切りを変更することで変更され、当該グループ毎に個数が同数であることを特徴とする請求項1に記載の発光素子ヘッド。
- 前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項1または2に記載の発光素子ヘッド。
- 前記発光素子アレイは、前記発光素子が複数列状に配された発光素子アレイチップを複数並べる構成を採ることを特徴とする請求項1乃至3の何れか1項に記載の発光素子ヘッド。
- 前記発光素子アレイチップは、自己走査型発光素子アレイチップであることを特徴とする請求項4に記載の発光素子ヘッド。
- グループ毎に発光を行なう発光素子を主走査方向に列状に配し当該グループに属する発光素子を変更することで多重露光を行なう発光素子アレイと、当該発光素子アレイの光出力を結像させる光学素子と、当該発光素子を発光させる駆動部と、を備える発光素子ヘッドを備え、トナー像を形成するトナー像形成手段と、
前記トナー像を記録媒体に転写する転写手段と、
前記トナー像を記録媒体に定着する定着手段と、
前記グループ毎の光量補正値を取得し、当該光量補正値により当該グループ毎の光量を補正して前記駆動部に出力する光量補正部と、
を備えることを特徴とする画像形成装置。 - 前記光量補正値は、予め定められた補正目標値と前記グループに属する全ての発光素子の光量データを使用することで算出することを特徴とする請求項6に記載の画像形成装置。
- 画像形成を行なうための画像データを取得し、
グループ毎に発光を行なう発光素子について、当該グループに属する発光素子を変更することで多重露光を行なうために必要な当該グループ毎の光量補正値を取得し、
前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行なうことを特徴とする発光素子ヘッドの光量補正方法。 - コンピュータに、
画像形成を行なうための画像データを取得する機能と、
グループ毎に発光を行なう発光素子について、当該グループに属する発光素子を変更することで多重露光を行なうために必要な当該グループ毎の光量補正値を取得する機能と、
前記光量補正値により前記画像データを補正することで前記グループ毎の光量補正を行ない出力する機能と、
を実現するためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171652A JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009171652A JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011025459A true JP2011025459A (ja) | 2011-02-10 |
JP5413013B2 JP5413013B2 (ja) | 2014-02-12 |
Family
ID=43634795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009171652A Expired - Fee Related JP5413013B2 (ja) | 2009-07-22 | 2009-07-22 | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5413013B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013203021A (ja) * | 2012-03-29 | 2013-10-07 | Brother Industries Ltd | 補正方法及び画像形成装置 |
JP2016042128A (ja) * | 2014-08-15 | 2016-03-31 | 富士ゼロックス株式会社 | 発光装置および画像形成装置 |
JP2017121783A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
JP2017121782A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
JP2019155819A (ja) * | 2018-03-15 | 2019-09-19 | 株式会社リコー | 画像形成装置および画像形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270471A (ja) * | 1993-03-19 | 1994-09-27 | Kyocera Corp | 印字濃度補正方法及び該補正方法を組込んだledプリンタ |
JPH06312532A (ja) * | 1993-04-30 | 1994-11-08 | Rohm Co Ltd | プリントヘッド |
JP2005205773A (ja) * | 2004-01-23 | 2005-08-04 | Seiko Epson Corp | 光学ヘッド及び印刷装置 |
JP2007021896A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 画像書込み装置 |
-
2009
- 2009-07-22 JP JP2009171652A patent/JP5413013B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06270471A (ja) * | 1993-03-19 | 1994-09-27 | Kyocera Corp | 印字濃度補正方法及び該補正方法を組込んだledプリンタ |
JPH06312532A (ja) * | 1993-04-30 | 1994-11-08 | Rohm Co Ltd | プリントヘッド |
JP2005205773A (ja) * | 2004-01-23 | 2005-08-04 | Seiko Epson Corp | 光学ヘッド及び印刷装置 |
JP2007021896A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 画像書込み装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013203021A (ja) * | 2012-03-29 | 2013-10-07 | Brother Industries Ltd | 補正方法及び画像形成装置 |
JP2016042128A (ja) * | 2014-08-15 | 2016-03-31 | 富士ゼロックス株式会社 | 発光装置および画像形成装置 |
JP2017121783A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
JP2017121782A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社リコー | 制御システム、画像形成システム、制御方法および制御プログラム |
JP2019155819A (ja) * | 2018-03-15 | 2019-09-19 | 株式会社リコー | 画像形成装置および画像形成方法 |
JP7020206B2 (ja) | 2018-03-15 | 2022-02-16 | 株式会社リコー | 画像形成装置および画像形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5413013B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5866887B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
JP5413013B2 (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
KR20110031077A (ko) | 발광 장치, 프린트 헤드 및 화상 형성 장치 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP5573143B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 | |
JP4803238B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP4710941B2 (ja) | 画像形成装置 | |
JP6413473B2 (ja) | 発光装置および画像形成装置 | |
JP2018134820A (ja) | 光書込み装置およびそれを備える画像形成装置 | |
JP2008155458A (ja) | 発光装置および画像形成装置 | |
JP2011066163A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5200708B2 (ja) | 発光装置、露光装置 | |
JP5866924B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP2020110958A (ja) | 画像形成装置 | |
JP5824993B2 (ja) | 画像形成装置および発光素子ヘッド | |
JP6365104B2 (ja) | 発光装置および画像形成装置 | |
JP6379809B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5446821B2 (ja) | 発光素子ヘッドおよび画像形成装置 | |
JP2011005784A (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012166501A (ja) | 発光素子アレイチップ、発光素子ヘッドおよび画像形成装置 | |
JP2006076121A (ja) | 発光装置、画像形成装置、および濃度むら補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |