JP2011194827A - 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 - Google Patents

Abstract

【課題】主走査方向においてドットのピッチより小さい距離でドットの位置を補正する。
【解決手段】発光チップＣ１（Ｃ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…と、転送サイリスタＴ１、Ｔ２、Ｔ３、…と、記憶サイリスタＭ１、Ｍ２、Ｍ３、…とを備えている。奇数番目の転送サイリスタＴ１、Ｔ３、…のカソード端子は第１転送信号線７２に接続され、偶数番目の転送サイリスタＴ２、Ｔ４、…のカソード端子は第２転送信号線７３に接続され、奇数番目の記憶サイリスタＭ１、Ｍ３、…のカソード端子は第１書込信号線７４ａに接続され、偶数番目の記憶サイリスタＭ２、Ｍ４、…のカソード端子は第２書込信号線７４ｂに接続されている。二つの発光サイリスタＬを組にして１ドットに対応させる。
【選択図】図６

Description

本発明は、露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に多数、配列してなる露光装置を用いたＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）が採用されている。

特許文献１には、自己走査型発光素子アレイにおける１個の転送部サイリスタがオンしているときに、この転送部サイリスタに対応する発光部サイリスタのみ発光させるか、または、隣接する２個の転送部サイリスタがオンしているときに、これら転送部サイリスタに対応する隣接する２個の発光部サイリスタを発光させるように駆動する自己走査型発光素子アレイの駆動方法が記載されている。

特開２００２−１３７４４５号公報

ところで、ＬＰＨの主走査方向におけるドットの位置をずらす補正は、発光素子を点灯または非点灯として、ドットを構成する発光素子を変更することにより、ドットのピッチを単位として行われている。

本発明は、主走査方向においてドットのピッチより小さい距離でドットの位置を補正することを目的とする。

請求項１に記載の発明は、一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、前記発光装置の前記複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、前記複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、前記複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する書込信号供給手段と、前記複数の発光素子において、前記複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段とを備えた露光装置である。
請求項２に記載の発明は、前記書込信号供給手段は、前記複数の転送素子において、連続して制御される２個の転送素子がオン状態であるタイミングの１つ置きに、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードを含むことを特徴とする請求項１に記載の露光装置である。
請求項３に記載の発明は、前記書込信号供給手段は、前記複数の転送素子において、連続して制御される２個の転送素子がオン状態であるタイミング毎に、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードをさらに含むことを特徴とする請求項２に記載の露光装置である。
請求項４に記載の発明は、前記書込信号供給手段は、前記複数の転送素子において、１個の転送素子がオン状態であるタイミング毎に、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードをさらに含むことを特徴とする請求項２または３に記載の露光装置である。

請求項５に記載の発明は、前記発光装置が、それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有し、当該第１のゲート端子がそれぞれ相互に第１の電気的手段で接続された、複数の転送サイリスタと、それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの前記第１のゲート端子と当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された、複数の記憶サイリスタと、それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の記憶サイリスタのそれぞれの前記第２のゲート端子と当該第３のゲート端子とが接続された複数の発光サイリスタと、前記複数の記憶サイリスタのそれぞれの第２のアノード端子または第２のカソード端子のいずれか一方を１つ置きに選択し、選択された一方に接続する第１の書込信号線と、選択された他方に接続する第２の書込信号線と、前記第１の書込信号線と前記書込信号が送信される書込信号端子との間に設けられた第１の抵抗と、前記第２の書込信号線と前記書込信号端子との間に設けられた第２の抵抗とを備えることを特徴とする請求項１ないし４のいずれか１項に記載の露光装置である。

請求項６に記載の発明は、一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置を備える露光装置の駆動方法であって、前記発光装置の前記複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、前記複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信するステップと、前記複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信するステップと、前記複数の発光素子において、前記複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信するステップとを含む露光装置の駆動方法である。

請求項７に記載の発明は、一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、当該発光装置の当該複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、当該複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、当該複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を当該複数の記憶素子に送信する書込信号供給手段と、当該複数の発光素子において、当該複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。

請求項８に記載の発明は、像保持体を帯電する帯電手段と、一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、当該発光装置の当該複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、当該複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、当該複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を当該複数の記憶素子に送信する書込信号供給手段と、当該複数の発光素子において、当該複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。

請求項１の発明によれば、本構成を有していない場合に比較して、主走査方向においてドットのピッチより小さい距離でドットの位置を補正することができる。
請求項２の発明によれば、本構成を有していない場合に比較して、露光装置の制御がより容易にできる。
請求項３および４の発明によれば、本構成を有していない場合に比較して、より高精細な露光ができる
請求項５の発明によれば、本構成を有していない場合に比較して、発光装置をより小さくできる。
請求項６の発明によれば、本構成を有していない場合に比較して、露光装置をより容易に駆動できる。
請求項７の発明によれば、本構成を有しない場合に比較して、主走査方向においてドットのピッチより小さい距離でドットの位置を補正して露光できる。
請求項８の発明によれば、本構成を有しない場合に比較して、主走査方向においてドットのピッチより小さい距離でドットの位置を補正して画像が形成できる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 露光装置の上面図である。 発光チップの端子構成を示した図である。 露光装置の回路基板上の配線構成を示した図である。 自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。 発光チップの平面レイアウト図および断面図である。 露光装置の動作モードを説明する図である。 本実施の形態における発光チップの動作を説明するためのタイミングチャートである。 ４個の予備発光サイリスタを設けた発光チップを用いた場合の動作モード２を説明する図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
なお、感光体ドラム１２の矢印Ａ方向が副走査方向、感光体ドラム１２の軸方向が主走査方向である。

図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる発光部６３を備えた露光手段の一例としての露光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
露光装置６５は、発光部６３、発光部６３を駆動する信号発生回路１００（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

図３は、露光装置６５の上面図である。
図３に示すように、本実施の形態における露光装置６５では、発光部６３は、回路基板６２上に、６０個の発光装置の一例としての発光チップＣ１〜Ｃ６０が主走査方向に二列に千鳥状に配置して構成されている。ここでは、奇数番号の発光チップＣ１、Ｃ３、…、Ｃ５９と偶数番号の発光チップＣ２、Ｃ４、…、Ｃ６０とが向き合うように千鳥状に配置されている。
なお、すべての発光チップＣ１〜Ｃ６０は同一の構成を有している。よって、発光チップＣ１〜Ｃ６０をそれぞれ区別しないときは、発光チップＣと表記する。

各発光チップＣ（Ｃ１〜Ｃ６０）は、発光チップＣの矩形の長辺（主走査方向）に沿って配置される複数の発光素子（後述するように、本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光素子列９０を備えている。各発光素子は、発光チップＣの長辺の一方に寄せて配列され、複数の発光チップＣが千鳥状に配置されることで、発光部６３の一端側から他端部にかけて、１ドット（ｄｏｔ）、２ドット（ｄｏｔ）、…、１５３６０ドット（ｄｏｔ）の発光点を構成する。なお、それぞれの発光チップＣは、一例として、２５６個の発光素子を有する。
そして、発光チップＣ間（図３における破線で示す発光点のつなぎ目）における発光点の主走査方向の間隔が、発光チップＣ内における発光点の主走査方向の間隔になるように、発光チップＣが配置されている。
図３に示すように、偶数番号の発光チップＣは、奇数番号の発光チップＣを１８０°回転させているので、発光素子の順番（発光サイリスタＬ１、Ｌ２、Ｌ３、…）は、偶数番号の発光チップＣと奇数番号の発光チップＣとで逆になっている。
なお、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは発光サイリスタＬと表記する。

そして、露光装置６５は、前述したように、発光部６３を駆動する信号発生回路１００を備えている。
なお、本実施の形態では、発光チップＣの数として、合計６０個を用いたが、これに限定されない。

図４は、発光チップＣの端子構成の一例を示した図である。
発光チップＣは、前述したように、矩形の基板８０（後述する図７参照）上に、長辺の一方に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光素子列９０を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むためのボンディングパッドである複数の入力端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＩ端子）を備えている。なお、これらの入力端子は、図４において発光素子列９０を手前に見て、基板８０の左端部からφ１端子、φ２端子、Ｖｇａ端子の順に設けられ、基板８０の右端部からφＩ端子、φＷ端子の順に設けられている。そして、発光素子列９０は、Ｖｇａ端子とφＷ端子との間に設けられている。
なお、入力端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＩ端子）と発光素子列９０との位置は、図４に示した配置に限らず、左端部および右端部における入力端子の組み合わせまたは順序を変更してもよい。また、入力端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＩ端子）を基板８０の左端部または右端部にまとめて配置してもよい。

図５は、露光装置６５の回路基板６２上の配線構成を示した図である。前述したように、露光装置６５の回路基板６２には、信号発生回路１００および発光部６３を構成する６０個の発光チップＣ（Ｃ１〜Ｃ６０）が搭載され、信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）とを相互に接続する配線が設けられている。

まず、図５により、信号発生回路１００の構成について説明する。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１００は、各種の制御信号に基づき、発光チップＣ（Ｃ１〜Ｃ６０）に対して、第１転送信号φ１と第２転送信号φ２とを共通に送信する転送信号供給手段の一例としての転送信号発生部１０１を備えている。

さらに、信号発生回路１００は、各種の制御信号に基づき、発光チップＣ（Ｃ１〜Ｃ６０）に対して、書込信号φＷを共通に供給する書込信号供給手段の一例としての書込信号発生部１０３を備えている。

さらにまた、信号発生回路１００は、発光チップＣ（Ｃ１〜Ｃ６０）に対して、点灯信号φＩ１〜φＩ６０をそれぞれ個別に送信する点灯信号供給手段の一例としての点灯信号発生部１０４を備えている。なお、点灯信号φＩ１〜φＩ６０をそれぞれ区別しないときは、点灯信号φＩと表示する。

次に、信号発生回路１００と発光チップＣ（Ｃ１〜Ｃ６０）とを接続する配線について説明する。
回路基板６２には、発光チップＣの裏面に設けられた裏面電極８５（後述する図７参照）であるＶｓｕｂ端子（後述の図６および図７参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、回路基板６２には、発光チップＣに設けられたＶｇａ端子（図４参照）に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、図５に示すように、回路基板６２には、信号発生回路１００の転送信号発生部１０１から、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）のφ１端子（図４参照）に、第１転送信号φ１を送信するための第１転送信号ライン２０１、およびそれぞれの発光チップＣ（Ｃ１〜Ｃ６０）のφ２端子（図４参照）に、第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１および第２転送信号φ２は、発光チップＣ（Ｃ１〜Ｃ６０）に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１００の書込信号発生部１０３から、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）の書込信号端子の一例としてのφＷ端子（図４参照）に、書込信号φＷを共通（並行）に送信する書込信号ライン２０５が設けられている。

さらにまた、回路基板６２には、信号発生回路１００の点灯信号発生部１０４から、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）のφＩ端子（図４参照）に、点灯信号φＩ１〜φＩ６０をそれぞれ個別に送信するための点灯信号ライン２０４−１〜２０４−６０が設けられている。すなわち、点灯信号φＩは、発光チップＣに個別に送信される。

以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。そして、転送信号φ１、φ２、書込信号φＷが、発光チップＣ（Ｃ１〜Ｃ６０）に共通に送信される。一方、点灯信号φＩは、発光チップＣ毎に個別に送信される。

図６は、自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。なお、図６では、図４と異なり、入力端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＩ端子）を図中左端に示した。しかし、入力端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図７に示すように、発光チップＣにおける各素子のレイアウトに基づいて配置されている。
ここでは、発光チップＣ１を例にして発光チップＣを説明し、発光チップＣ１（Ｃ）と表記する。なお、他の発光チップＣ（Ｃ２〜Ｃ６０）の構成は、発光チップＣ１と同じである。

発光チップＣ１（Ｃ）は、前述したように基板８０（後述する図７参照）上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列９０）を備えている。
さらに、発光チップＣ１（Ｃ）は、発光サイリスタ列（発光素子列９０）と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列および同様に列状に配列された記憶素子の一例としての記憶サイリスタＭ１、Ｍ２、Ｍ３、…からなる記憶サイリスタ列を備えている。
ここでは、転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは、それぞれを転送サイリスタＴ、記憶サイリスタＭと表記する。

なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、記憶サイリスタＭ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
転送サイリスタＴのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と呼ぶことがある。同様に、記憶サイリスタＭのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と呼ぶことがある。さらに、発光サイリスタＬのアノード端子を第３のアノード端子、カソード端子を第３のカソード端子、ゲート端子を第３のゲート端子と呼ぶことがある。

また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…を番号順に２個をペアにしてそれぞれの間に第１の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と記憶サイリスタＭ１、Ｍ２、Ｍ３、…との間に第２の電気的手段の一例としての接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を備えている。
さらに、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…をそれぞれ区別しないときは、それぞれを結合ダイオードＤｘ、接続ダイオードＤｙ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙと表記する。

そして、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、記憶サイリスタ列の記憶サイリスタＭ１、Ｍ２、Ｍ３、…は、図６中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、記憶サイリスタ列は、図６中上から、転送サイリスタ列、記憶サイリスタ列、発光サイリスタ列の順に並べられている。

図６は、発光サイリスタＬ１〜Ｌ４、記憶サイリスタＭ１〜Ｍ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。しかし、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。発光サイリスタＬの数を例えば２５６個とすると、転送サイリスタＴ、記憶サイリスタＭのそれぞれの数も２５６個である。同様に、接続ダイオードＤｙ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙの数も２５６個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない２５５個である。

そして、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。さらにまた、第１の抵抗の一例としての抵抗ＲＭ１および第２の抵抗の一例としての抵抗ＲＭ２を備えている。

では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、記憶サイリスタＭのアノード端子、発光サイリスタＬのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図５参照）に接続されている。この電源ライン２００ａに、基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、…のカソード端子は第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図５参照）が接続され、第１転送信号φ１が送信される。

一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、…のカソード端子は第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して、第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図５参照）が接続され、第２転送信号φ２が送信される。

記憶サイリスタＭの配列に沿って、奇数番目の記憶サイリスタＭ１、Ｍ３、…のカソード端子は第１書込信号線（第１の書込信号線）７４ａに接続されている。そして、第１書込信号線７４ａは、抵抗ＲＭ１を介して、書込信号φＷの入力端子であるφＷ端子に接続されている。このφＷ端子には、書込信号ライン２０５（図５参照）が接続され、書込信号φＷが送信される。
一方、記憶サイリスタＭの配列に沿って、偶数番目の記憶サイリスタＭ２、Ｍ４、…のカソード端子は第２書込信号線（第２の書込信号線）７４ｂに接続されている。そして、第２書込信号線７４ｂは、抵抗ＲＭ２を介して、書込信号φＷの入力端子であるφＷ端子に接続されている。
すなわち、第１書込信号線７４ａおよび第２書込信号線７４ｂは、それぞれが抵抗ＲＭ１、抵抗ＲＭ２を介して、φＷ端子に接続されている。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩの入力端子であるφＩ端子に接続されている。発光チップＣ１のφＩ端子には、点灯信号ライン２０４−１（図５参照）が接続され、点灯信号φＩ１が送信される。他の発光チップＣ（Ｃ２〜Ｃ６０）のφＩ端子には、図５に示したように、それぞれ点灯信号ライン２０４−２〜２０４−６０が接続され、点灯信号φＩ２〜φＩ６０が送信される。

転送サイリスタＴのゲート端子Ｇｔは、同じ番号の記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を介して接続されている。すなわち、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のアノード端子は、転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のカソード端子は、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。本実施の形態では、同じ番号の転送サイリスタＴと記憶サイリスタＭとが対応して設けられている。

一方、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。すなわち、記憶サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…と同じである。よって、例えばゲート端子Ｇｍ１（Ｇｌ１）またはゲート端子Ｇｌ１（Ｇｍ１）と表記する。同じ番号の記憶サイリスタＭと発光サイリスタＬとが対応して設けられている。
よって、本実施の形態では、同じ番号の転送サイリスタＴと記憶サイリスタＭと発光サイリスタＬとが対応して設けられていることになる。

ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌと表記する。
よって、接続ダイオードＤｙは、転送サイリスタＴのゲート端子Ｇｔから、記憶サイリスタＭのゲート端子Ｇｍに電流が流れる方向で接続されていることになる。

そして、転送サイリスタＴのゲート端子Ｇｔは、それぞれの転送サイリスタＴに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図５参照）に接続され、電源電位Ｖｇａが供給される。
そして、記憶サイリスタＭのゲート端子Ｇｍは、それぞれの記憶サイリスタＭに対応して設けられた電源線抵抗Ｒｇｙを介して電源線７１に接続されている。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図７は、本実施の形態における発光チップＣの平面レイアウト図および断面図である。ここでも、発光チップＣ１を例として説明する。図７（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、記憶サイリスタＭ１〜Ｍ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。よって、図７（ｂ）の断面図には、図中下より発光サイリスタＬ１、記憶サイリスタＭ１、電源線抵抗Ｒｇｙ１、接続ダイオードＤｙ１、転送サイリスタＴ１、結合ダイオードＤｘ１の断面が示されている。なお、図７（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図７（ａ）では、各素子間を接続する配線を、電源線７１を除いて、実線で示している。また、図７（ｂ）では、各素子間を接続する配線の記載を省略している。

発光チップＣ１（Ｃ）は、図７（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド１４１〜第８アイランド１４８）を備えている。

図７（ａ）に示すように、第１アイランド１４１には、発光サイリスタＬ１および記憶サイリスタＭ１が設けられている。
第２アイランド１４２は、図７（ａ）に示すように、図中において、左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線７１が設けられ、枝部に電源線抵抗Ｒｇｘ、Ｒｇｙが設けられている。
第３アイランド１４３には、転送サイリスタＴ１、結合ダイオードＤｘ１、接続ダイオードＤｙ１が設けられている。第４アイランド１４４には、スタートダイオードＤｘ０が設けられている。第５アイランド１４５には電流制限抵抗Ｒ１、第６アイランド１４６には電流制限抵抗Ｒ２、第７アイランド１４７には抵抗ＲＭ１、第８アイランド１４８には抵抗ＲＭ２が設けられている。
そして、発光チップＣ１（Ｃ）には、第１アイランド１４１、第３アイランド１４３と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、記憶サイリスタＭ２、Ｍ３、Ｍ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１および第３アイランド１４３と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

ここで、図７（ａ）および（ｂ）により、第１アイランド１４１〜第８アイランド１４８について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極１２１が形成された部分を除くｎ型の第４半導体層８４の領域１１１表面から光を放出する。
第１アイランド１４１に設けられた記憶サイリスタＭ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１２に形成されたｎ型オーミック電極１２２をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上のｐ型オーミック電極１３１をゲート端子Ｇｍ１とする。ｐ型オーミック電極１３１は、ゲート端子Ｇｌ１とゲート端子Ｇｍ１とを兼ねている。

第２アイランド１４２に設けられた電源線７１は、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３２により形成されている。
同じく第２アイランド１４２に設けられた電源線抵抗Ｒｇｘ、Ｒｇｙは、ｐ型の第３半導体層８３上に形成された２個のｐ型オーミック電極間に形成されている。そして、２個のｐ型オーミック電極間のｐ型の第３半導体層８３を抵抗として用いている。例えば、電源線抵抗Ｒｇｙ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３２と１３３との間に形成されている。

第３アイランド１４３に設けられた転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１４上に形成されたｎ型オーミック電極１２４をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３４をゲート端子Ｇｔ１とする。
同じく第３アイランド１４３に設けられた接続ダイオードＤｙ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２３をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３４をアノード端子として形成されている。接続ダイオードＤｙ１のアノード端子と転送サイリスタＴ１のゲート端子Ｇｔ１とはｐ型オーミック電極１３４で共通である。
さらに、同じく第３アイランド１４３に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１５上に設けられたｎ型オーミック電極１２５をカソード端子、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３４をアノード端子として形成されている。結合ダイオードＤｘ１のアノード端子と転送サイリスタＴ１のゲート端子Ｇｔ１とはｐ型オーミック電極１３４で共通である。

第４アイランド１４４に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をアノード端子として形成されている。
第５アイランド１４５に設けられた電流制限抵抗Ｒ１、第６アイランド１４６に設けられた電流制限抵抗Ｒ２、第７アイランド１４７に設けられた抵抗ＲＭ１、第８アイランド１４８に設けられた抵抗ＲＭ２は、電源線抵抗Ｒｇｘ１、Ｒｇｙ１と同様に、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。

図７（ａ）において、各素子間の接続関係を説明する。
第１アイランド１４１の発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極１３１は、第２アイランド１４２の電源線抵抗Ｒｇｙ１のｐ型オーミック電極１３３に接続され、さらに第３アイランド１４３の接続ダイオードＤｙ１のカソード端子であるｎ型オーミック電極１２３に接続されている。発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。説明を省略するが、発光サイリスタＬ２、Ｌ３、Ｌ４、…についても同様である。

第１アイランド１４１の記憶サイリスタＭ１（奇数番号の記憶サイリスタＭ）のカソード端子であるｎ型オーミック電極１２２は、第１書込信号線７４ａに接続されている。そして、第１書込信号線７４ａは第７アイランド１４７に設けられた抵抗ＲＭ１を介してφＷ端子に接続されている。

一方、隣接して設けられた記憶サイリスタＭ２（偶数番号の記憶サイリスタＭ）のカソード端子であるｎ型オーミック電極（符号なし）は、第２書込信号線７４ｂに接続されている。そして、第２書込信号線７４ｂは第８アイランド１４８に設けられた抵抗ＲＭ２を介してφＷ端子に接続されている。

第２アイランド１４２に設けられた電源線７１であるｐ型オーミック電極１３２は、電源電位Ｖｇａに接続されている。
そして、第２アイランド１４２に設けられた電源線抵抗Ｒｇｘ１のｐ型オーミック電極（符号なし）は、第３アイランド１４３に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３４に接続されている。

第３アイランド１４３に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド１４５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第３アイランド１４３に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２５は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第３アイランド１４３に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３４は、第４アイランド１４４に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）に接続されている。

第４アイランド１４４に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）は、偶数番号の転送サイリスタＴのカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第６アイランド１４６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、記憶サイリスタＭ、結合ダイオードＤｘ、接続ダイオードＤｙについても同様である。
このようにして、図６に示した発光チップＣ１（Ｃ）が構成される。

次に、露光装置６５の動作について説明する。
図８は、露光装置６５の動作モードを説明する図である。
本実施の形態では、露光装置６５は４つの動作モードを有している。
動作モード１は、奇数番号の発光点＃２ｎ−１（ｎは１以上の整数である。以下同様である。）とそれに続く偶数番号の発光点＃２ｎとの二つの発光点を組にして、感光体ドラム１２に書き込む１ドットに対応させる。例えば、発光チップＣ１の発光点＃１と＃２との組によるドット＠１の次には、発光点＃３と＃４との組によるドット＠２が続く。同様にして、発光チップＣ６０の発光点＃１５２５９と＃１５２６０とを組にしたドット＠７６３０に続く。
いずれの発光点（＃２ｎ−１および＃２ｎ）も異なるドット（例えばドット＠１と＠２）において重複して用いられることはない。

動作モード２は、偶数番号の発光点＃２ｎとそれに続く奇数番号の発光点＃２ｎ＋１との二つの発光点を組にして、１ドットに対応させる。例えば、発光チップＣ１の発光点＃２と＃３との組によるドット＠１の次には、発光点＃４と＃５との組によるドット＠２が続く。同様にして、発光チップＣ６０の発光点＃１５２５８と＃１５２５９とを組にしたドット＠７６２９に続く。動作モード２のドットは、動作モード１に比べ１個少ない。
この動作モード２においても、いずれの発光点（＃２ｎ、＃２ｎ＋１）も異なるドット（例えばドット＠１と＠２）において重複して用いられることはない。

動作モード３は、奇数番号の発光点＃２ｎ−１と偶数番号の発光点＃２ｎとをそれぞれ１ドットに対応させる。例えば、発光チップＣ１の発光点＃１によるドット＠１の次には、発光点＃２によるドット＠２が続く。同様にして、発光チップＣ６０の発光点＃１５２６０のドット＠１５２６０に続く。この動作モード３においても、いずれの発光点（＃２ｎ−１、＃２ｎ）も異なるドット（例えばドット＠１と＠２）において重複して用いられることはない。

動作モード４は、奇数番号の発光点＃２ｎ−１と偶数番号の発光点＃２ｎとの二つの発光点の組と、偶数番号の発光点＃２ｎとそれに続く奇数番号の発光点＃２ｎ＋１との二つの発光点の組とをそれぞれ交互に１ドットに対応させる。例えば、発光チップＣ１の発光点＃１と＃２との組によるドット＠１の次には、発光点＃２と＃３との組によるドット＠２が続く。同様にして、発光チップＣ６０の発光点＃１５２５９と発光点＃１５２６０によるドット＠１５２５９に続く。動作モード４のドットは、動作モード３に比べ１個少ない。この動作モード４においては、発光点（＃２ｎ−１、＃２ｎ）は異なるドット（例えばドット＠１と＠２）において重複して用いられている。すなわち、ドット＠１に用いられた発光点＃２は、ドット＠２においても用いられている。
本実施の形態では、それぞれの発光点＃１、＃２、…は発光サイリスタＬである。

次に、図６に示した発光チップＣを用いた露光装置６５により、上記の動作モード１〜４を説明する。
露光装置６５は６０個の発光チップＣ（Ｃ１〜Ｃ６０）を備えている（図３、５参照）。
図５に示したように、回路基板６２上のすべての発光チップＣ（Ｃ１〜Ｃ６０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。さらに、回路基板６２上のすべての発光チップＣ（Ｃ１〜Ｃ６０）には、転送信号φ１、φ２、書込信号φＷが共通に送信される。一方、点灯信号φＩ（φＩ１〜φＩ６０）は、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される。

本実施の形態では、転送信号φ１、φ２、書込信号φＷを共通に送信して、発光チップＣ（Ｃ１〜Ｃ６０）を並行して動作させ、発光チップＣ毎に個別に送信される点灯信号φＩ（φＩ１〜φＩ６０）によって、発光チップＣ毎に点灯（発光）させる発光サイリスタＬを指定している。
そして、本実施の形態では、発光チップＣ（Ｃ１〜Ｃ６０）に共通に送信される書込信号φＷと発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される点灯信号φＩ（φＩ１〜φＩ６０）の波形を変えることで、４つの異なった動作モード１〜４が行えるようにしている。
よって、露光装置６５の動作は、１個の発光チップＣの動作を説明すれば足りる。

発光チップＣの動作を説明する前に、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６、図７に示した、サイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下、「Ｈ」と記す。）としての０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下、「Ｌ」と記す。）としての−３．３Ｖとする。そして、サイリスタは、図７に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層、ｎ型半導体層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．４Ｖとする。以下では数値により説明する。
ここでは、０Ｖから負側の電位を用いる。そして、負側の電位に対して、０Ｖまたは０Ｖ側にある電位を高いまたは高い電位と表示し、０Ｖまたは負側の電位に対して、さらに負側にある電位を低いまたは低い電位と表示する。

アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタがターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が例えば−１．４Ｖになると、しきい電圧は−２．８Ｖとなる。すなわち、−２．８Ｖより低い電位がカソード端子に印加されると、サイリスタがターンオンする。
そして、オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を「Ｈ」（０Ｖ）に設定しているので、ゲート端子の電位は「Ｈ」（０Ｖ）になるとして説明する。また、オン状態のサイリスタのカソード端子はｐｎ接合の拡散電位Ｖｄになる。よって、カソード端子の電位は−１．４Ｖとなる。

サイリスタは、ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（維持電圧）より高い電位になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．４Ｖであるので、サイリスタの維持電圧は、ほぼ−１．４Ｖである（以下では、維持電圧は−１．４Ｖであるとして説明する。）。そして、カソード端子に維持電圧（−１．４Ｖ）より高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になれば、カソード端子がアノード端子と同電位になって、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に維持電圧より低い電位が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯する。オン状態の発光サイリスタＬの発光出力は、カソード端子とアノード端子間に流す電流によって決められる。

次に、抵抗ＲＭ１、ＲＭ２について説明する。
本実施の形態では、図６に示したように、第１書込信号線７４ａは奇数番号の記憶サイリスタＭのカソード端子と接続され、第２書込信号線７４ｂは偶数番号の記憶サイリスタＭのカソード端子と接続されている。
そこで、奇数番号の記憶サイリスタＭのいずれかがターンオンすると、第１書込信号線７４ａの電位は、ターンオンした記憶サイリスタＭのカソード端子の電位（−１．４Ｖ）になる。しかし、φＷ端子に印加される書込信号φＷの電位（「Ｌ」（−３．３Ｖ））と第１書込信号線７４ａの電位（−１．４Ｖ）との電位差は、抵抗ＲＭ１で保持される。よって、偶数番号のすべての記憶サイリスタＭがオフ状態にあると、第２書込信号線７４ｂの電位は、φＷ端子に印加される書込信号φＷの電位（「Ｌ」（−３．３Ｖ））となる。
逆に、偶数番号の記憶サイリスタＭのいずれかがターンオンした場合も、奇数番号のすべての記憶サイリスタＭがオフ状態にあると、第１書込信号線７４ａの電位は、φＷ端子に印加される書込信号φＷの電位（「Ｌ」（−３．３Ｖ））となる。

図９は、本実施の形態における発光チップＣ１（Ｃ）の動作を説明するためのタイミングチャートである。
図９では、第１転送信号φ１、第２転送信号φ２と、上記した４つの動作モード１〜４に対応する書込信号φＷおよび点灯信号φＩ（発光チップＣ１では点灯信号φＩ１）と、４つの動作モード１〜４に対応して書き込むドットおよび点灯（発光）する発光サイリスタＬの番号を示している。なお、書き込むドットおよび点灯（発光）する発光サイリスタＬについては、各動作モード１〜４の動作とともに説明する。
なお、以下では、発光サイリスタＬを点灯または非点灯とする制御を点灯制御と表記する。

図９のタイミングチャートにおいて、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。

本実施の形態では、発光チップＣ（Ｃ１〜Ｃ６０）に共通に送信される第１転送信号φ１および第２転送信号φ２は、同じ波形を繰り返す。また、書込信号φＷは、動作モード１〜４毎に異なるが、それぞれの動作モードにおいては、同じ波形の繰り返しである。
点灯信号φＩは、画像データに基づいて、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）に個別に送信される。
よって、第１転送信号φ１、第２転送信号φ２、書込信号φＷの繰り返し周期で区切った期間Ｔ（１）（時刻ｂから時刻ｋ）、期間Ｔ（２）（時刻ｋから時刻ｗ）、期間Ｔ（３）（時刻ｗから時刻ｘ）、期間Ｔ（４）（時刻ｘから時刻ｙ）、…により、発光チップＣ１（Ｃ）に送信される信号（第１転送信号φ１、第２転送信号φ２、書込信号φＷ、点灯信号φＩ）を説明する。ここでは、期間Ｔ（１）、Ｔ（２）、…は同じ長さとし、それぞれを区別しないときは期間Ｔと表記する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

さて、図９では、時刻ｂにおいて発光チップＣが動作を開始する。よって、時刻ｂから時刻ｋまでの期間Ｔ（１）は、発光チップＣが動作を開始した直後であるので、期間Ｔ（２）、Ｔ（３）、…と、信号（第１転送信号φ１、第２転送信号φ２、書込信号φＷ、点灯信号φＩ）の波形が異なっている。
よって、波形が繰り返し波形となる時刻ｋから時刻ｗまでの期間Ｔ（２）において、信号（第１転送信号φ１、第２転送信号φ２、書込信号φＷ、点灯信号φＩ）を説明する。
なお、時刻ａから時刻ｂまでの期間は、基準電位Ｖｓｕｂおよび電源電位Ｖｇａが設定されるとともに、信号（第１転送信号φ１、第２転送信号φ２、書込信号φＷ、点灯信号φＩ）の電位が設定されて、発光チップＣが動作可能になる期間である。この期間の信号については、発光チップＣの動作とともに説明する。

期間Ｔ（２）における転送信号φ１、φ２について説明する。
第１転送信号φ１は、期間Ｔ（２）の開始時刻ｋで「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、時刻ｓで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて「Ｈ」を維持している。
第２転送信号φ２は、期間Ｔ（２）の開始時刻ｋで「Ｌ」であって、時刻ｍで「Ｌ」から「Ｈ」に移行し、さらに時刻ｑで「Ｈ」から「Ｌ」に移行し、期間Ｔ（２）の終了時刻ｗにおいて「Ｌ」を維持している。
ここで、発光チップＣ１（Ｃ）に送信される第１転送信号φ１と第２転送信号φ２との関係を見ると、第１転送信号φ１および第２転送信号φ２は、ともに「Ｌ」となる期間（時刻ｋ〜時刻ｍ、時刻ｑ〜時刻ｓ）を挟んで、それぞれが「Ｌ」または「Ｈ」になる期間を有している。そして、第１転送信号φ１と第２転送信号φ２とは、ともに「Ｈ」となる期間を有しない。

そして、期間Ｔ（２）における第１転送信号φ１および第２転送信号φ２の波形が、期間Ｔ（３）、Ｔ（４）、…において繰り返されている。
なお、時刻ｂから時刻ｋの期間Ｔ（１）における第２転送信号φ２は、時刻ｂで「Ｈ」であって、期間Ｔ（２）における時刻ｋから時刻ｍまでの「Ｌ」の期間を欠いている。これを除くと、期間Ｔ（１）の第１転送信号φ１および第２転送信号φ２の波形は、期間Ｔ（２）の第１転送信号φ１および第２転送信号φ２の波形と同じである。

では、次に、図８に示した動作モード１〜４について、期間Ｔ（２）における書込信号φＷおよび点灯信号φＩ１を説明する。なお、書込信号φＷは、後述するように、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行のタイミング（時刻）が重要であるので、以下では、「Ｈ」から「Ｌ」への移行の時刻のみを記載する場合がある。

（動作モード１）
動作モード１は、奇数番号の発光点＃２ｎ−１（ｎは１以上の整数であって、以下同じである。）とそれに続く偶数番号の発光点＃２ｎとの二つの発光点を組にして、１ドットに対応させる。
動作モード１における書込信号φＷは、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｒで「Ｈ」から「Ｌ」に移行し、時刻ｕで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。
書込信号φＷと第１転送信号φ１および第２転送信号φ２との関係を見ると、書込信号φＷは、第１転送信号φ１が「Ｌ」で第２転送信号φ２が「Ｈ」から「Ｌ」に移行した時刻ｑの後に、「Ｈ」から「Ｌ」に移行している。

動作モード１においては、一例として、感光体ドラム１２にドット＠１、＠２、＠４を書き込み、ドット＠３を書き込まないとする。すると、ドットに対応して、発光点＃１、＃２、＃３、＃４、＃７、＃８（発光チップＣ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ７、Ｌ８に対応する。ここでは、発光チップＣ１で説明するので発光サイリスタＬで表示する。）を点灯（発光）させ、発光点＃５、＃６（発光サイリスタＬ５、Ｌ６）を非点灯（消灯）のままとすることになる。
よって、期間Ｔ（２）において、点灯信号φＩ１は、期間Ｔ（２）の開始時刻ｋにおいて、後述する点灯レベルの電位（以下、「Ｌｅ」と記す。）（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）であって、時刻ｐで「Ｌｅ」から「Ｈ」に移行し、時刻ｔで「Ｈ」から「Ｌｅ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｌｅ」を維持している。なお、動作の説明で詳述するが、時刻ｋから時刻ｐまでの「Ｌｅ」の期間は、期間Ｔ（１）の時刻ｈにおいて、ドット＠１を構成する発光サイリスタＬ１、Ｌ２を点灯（発光）させるための時刻ｈにおける「Ｈ」から「Ｌｅ」への移行に引き続いて「Ｌｅ」となっている部分である。また、時刻ｔにおける「Ｈ」から「Ｌｅ」への移行は、ドット＠２を構成する発光サイリスタＬ３、Ｌ４を点灯（発光）させるためである。この「Ｌｅ」の期間は、期間Ｔ（３）に引き続いている。

なお、ドットを書き込まないときは、「Ｌｅ」とすることなく、「Ｈ」を維持すればよい。ここでは、ドット＠５を書き込まない、すなわちドット＠５を構成する発光サイリスタＬ５、Ｌ６を点灯（発光）させないので、期間Ｔ（３）において、期間Ｔ（２）の時刻ｔに対応するタイミングで点灯信号φＩ１を「Ｈ」のまま維持している。

（動作モード２）
動作モード２は、偶数番号の発光点＃２ｎとそれに続く奇数番号の発光点＃２ｎ＋１との二つの発光点を組にして、１ドットに対応させる。
動作モード２における書込信号φＷは、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｌで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。
書込信号φＷと第１転送信号φ１および第２転送信号φ２との関係を見ると、書込信号φＷは、第２転送信号φ２が「Ｌ」で第１転送信号φ１が「Ｈ」から「Ｌ」に移行した時刻ｋの後に、「Ｈ」から「Ｌ」に移行している。動作モード１とは、第１転送信号φ１と第２転送信号φ２との関係が逆になっている。すなわち、動作モード２の書込信号φＷの波形は、動作モード１の書込信号φＷの波形を期間Ｔの１／２にあたる期間、時間軸上を後ろにシフトした波形にあたる。

動作モード２においても、一例として、動作モード１と同様に、感光体ドラム１２にドット＠１、＠２、＠４を書き込み、ドット＠３を書き込まないとする。すると、ドットに対応して、発光点＃２、＃３、＃４、＃５、＃８、＃９（発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５、Ｌ８、Ｌ９）を点灯（発光）させ、発光点＃６、＃７（発光サイリスタＬ６、Ｌ７）を非点灯（消灯）のままとすることになる。なお、図９では、発光点＃８、＃９に対応する発光サイリスタＬ８、Ｌ９は不図示である。
よって、期間Ｔ（２）において、点灯信号φＩ１は、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｎで「Ｈ」から「Ｌｅ」に移行し、時刻ｖで「Ｌｅ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。なお、時刻ｎから時刻ｖまでの「Ｌｅ」の期間は、ドット＠１を構成する発光サイリスタＬ２、Ｌ３を点灯（発光）させるためである。
なお、発光点＃２ｎ、＃２ｎ＋１を点灯させないときは、「Ｌｅ」とすることなく、「Ｈ」を維持すればよい。ここでは、ドット＠３を構成する発光サイリスタＬ５、Ｌ６を点灯（発光）させないので、期間Ｔ（４）において、期間Ｔ（２）の時刻ｎに対応するタイミングで点灯信号φＩ１を「Ｈ」のまま維持している。

（動作モード３）
動作モード３は、奇数番号の発光点＃２ｎ−１と偶数番号の発光点＃２ｎとのそれぞれを１ドットに対応させる。
動作モード３における書込信号φＷは、期間Ｔ（２）の開始時刻ｋから終了時刻ｗまで、「Ｈ」を維持している。

動作モード３においては、一例として、ドット＠１、＠２、＠３、＠４、＠６、＠７、＠８を印字し、ドット＠５を印字しないとする。すると、ドットに対応して、発光点＃１、＃２、＃３、＃４、＃６、＃７、＃８（発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ６、Ｌ７、Ｌ８）を点灯（発光）させ、発光点＃５（発光サイリスタＬ５）を非点灯（消灯）のままとする。
よって、期間Ｔ（２）において、点灯信号φＩ１は、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｎで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」から「Ｈ」に移行し、さらに時刻ｔで「Ｈ」から「Ｌ」に移行し、時刻ｖで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。なお、時刻ｎから時刻ｐまでの「Ｌ」の期間は、ドット＠３を構成する発光サイリスタＬ３を点灯（発光）させるためであり、時刻ｔから時刻ｖまでの「Ｌ」の期間は、ドット＠４を構成する発光サイリスタＬ４を点灯（発光）させるためである。
なお、発光点を点灯させないときは、「Ｌ」とすることなく、「Ｈ」を維持すればよい。ここでは、ドット＠５を点灯（発光）させないので、期間Ｔ（３）において、期間Ｔ（２）の時刻ｎに対応するタイミングにおいて点灯信号φＩ１を「Ｈ」のまま維持している。
そして、発光サイリスタＬを点灯させるときの点灯信号φＩ１のレベルは「Ｌ」であって、動作モード１または２の「Ｌｅ」と異なる。これについては、後述する動作の説明において詳述する。

（動作モード４）
動作モード４は、奇数番号の発光点＃２ｎ−１と偶数番号の発光点＃２ｎとの二つの発光点の組と、偶数番号の発光点＃２ｎとそれに続く奇数番号の発光点＃２ｎ＋１との二つの発光点を組とをそれぞれ交互に１ドットに対応させる。
動作モード４における書込信号φＷは、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｌで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行し、さらに時刻ｒで「Ｈ」から「Ｌ」し、時刻ｕで「Ｌ」から「Ｈ」に移行に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。
書込信号φＷと第１転送信号φ１および第２転送信号φ２との関係を見ると、書込信号φＷは、第１転送信号φ１と第２転送信号φ２とがともに「Ｌ」のときに、「Ｌ」になっている。すなわち、書込信号φＷは、第１転送信号φ１と第２転送信号φ２が「Ｌ」になっている時刻ｋから時刻ｍの間の、時刻ｌにおいて「Ｌ」になっている。同様に、書込信号φＷは、時刻ｑから時刻ｓの間の、時刻ｒにおいて「Ｌ」になっている。
よって、動作モード３は、動作モード１と動作モード２とのそれぞれの書込信号φＷを合わせた波形となっている。

動作モード４においては、一例として、感光体ドラム１２にドット＠１、＠２、＠３、＠５、＠６、＠７を書き込み、ドット＠４を書き込まないとする。すると、ドットに対応して、発光点＃１、＃２、＃３、＃４、＃５、＃６、＃７、＃８（発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８）を点灯（発光）させることになる。
期間Ｔ（２）において、点灯信号φＩ１は、期間Ｔ（２）の開始時刻ｋにおいて、「Ｈ」であって、時刻ｎで「Ｈ」から「Ｌｅ」に移行し、時刻ｐで「Ｌｅ」から「Ｈ」に移行し、さらに時刻ｔで「Ｈ」から「Ｌｅ」に移行し、時刻ｖで「Ｌｅ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｗにおいて、「Ｈ」を維持している。なお、時刻ｎから時刻ｐまでの「Ｌｅ」の期間は、ドット＠２を構成する発光サイリスタＬ２およびＬ３を点灯（発光）させるためであり、時刻ｔから時刻ｖまでの「Ｌｅ」の期間は、ドット＠３を構成する発光サイリスタＬ３および４を点灯（発光）させるためである。動作モード４では、１個の発光点（発光サイリスタＬ）を複数のドットで点灯（発光）している。例えば発光サイリスタＬ３はドット＠２およびドット＠３で点灯（発光）している。

なお、発光点＃２ｎ、＃２ｎ＋１を点灯させないときは、「Ｌｅ」とすることなく、「Ｈ」を維持すればよい。ここでは、ドット＠４を印字しないので、期間Ｔ（３）において、期間Ｔ（２）の時刻ｎに対応するタイミングにおいて点灯信号φＩ１を「Ｈ」のまま維持し、発光サイリスタＬ４およびＬ５を点灯（発光）しないようにしている。
しかし、発光サイリスタＬ４は、ドット＠３の印字において点灯（発光）し、発光サイリスタＬ５は、ドット＠５の印字において点灯（発光）している。
そして、動作モード４における、点灯信号φＩ１の発光サイリスタＬを点灯させるときのレベルは「Ｌｅ」であって、動作モード３の「Ｌ」と異なる。

では、図５および図６を参照しつつ、図９に示したタイミングチャートにしたがって、動作モード１における露光装置６５の動作を説明する。
なお、第１転送信号φ１および第２転送信号φ２による転送サイリスタＴの動作は、動作モード１〜４にかかわらず同じである。

（動作モード１）
（１）時刻ａ
露光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜露光装置６５＞
図９に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図５参照）。よって、それぞれの発光チップＣのＶｓｕｂ端子は「Ｈ」に設定され、Ｖｇａ端子は「Ｌ」に設定される（図６参照）。

そして、信号発生回路１００の転送信号発生部１０１は、第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図５参照）。これにより、それぞれの発光チップＣのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図６参照）。

そして、信号発生回路１００の書込信号発生部１０３は書込信号φＷを「Ｈ」に設定する。すると、書込信号ライン２０５が「Ｈ」になる（図５参照）。これにより、それぞれの発光チップＣのφＷ端子が「Ｈ」になる（図６参照）。第１書込信号線７４ａは、抵抗ＲＭ１を介して、φＷ端子に接続され、第２書込信号線７４ｂは抵抗ＲＭ２を介して、φＷ端子に接続されている。よって、第１書込信号線７４ａおよび第２書込信号線７４ｂも「Ｈ」（−３．３Ｖ）になる（図６参照）。

さらに、信号発生回路１００の点灯信号発生部１０４は点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−６０が「Ｈ」になる（図５参照）。これにより、それぞれの発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６参照）。

前述したように、それぞれの発光チップＣ（Ｃ１〜Ｃ６０）は、転送信号φ１、φ２、書込信号φＷが共通に送信され、並行して動作している。よって、発光チップＣ１の動作を説明すれば足りる。
次に、図６を参照しつつ、図９に示したタイミングチャートにしたがって、発光チップＣ１（Ｃ）の動作を説明する。
図９および以下における説明においては、各端子の電位はステップ状に変化するとするが、実際には各端子の電位は徐々に変化する。よって、各端子の電位が変化の途上であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。

＜発光チップＣ１（Ｃ）＞
転送サイリスタＴ、記憶サイリスタＭおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

同様に、奇数番号の記憶サイリスタＭ１、Ｍ３、…のカソード端子は、第１書込信号線７４ａに接続され、「Ｈ」に設定されている。偶数番号の記憶サイリスタＭ２、Ｍ４、…のカソード端子は、第２書込信号線７４ｂに接続され、「Ｈ」に設定されている。よって、記憶サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、記憶サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、記憶サイリスタＭのゲート端子Ｇｍは、電源線抵抗Ｒｇｙを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｍ１を除いて、ゲート端子Ｇｍの電位は「Ｌ」になっている。
さらに、発光サイリスタＬのゲート端子Ｇｌは、ゲート端子Ｇｍと接続されているので、ゲート端子Ｇｌ１を除いて、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２、記憶サイリスタＭ１、発光サイリスタＬ１を除いて、転送サイリスタＴ、記憶サイリスタＭおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（−３．３Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．４Ｖ）を引いた値である−４．７Ｖとなっている。

図６中、転送サイリスタ列の一端のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、「Ｈ」（０Ｖ）に設定された第２転送信号線７３に接続されている。一方、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１と同じ。）は、電源線抵抗Ｒｇｘ１を介して、「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、スタートダイオードＤｘ０は、順方向に電圧が印加（順バイアス）され電流が流れる。すると、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．４Ｖ）を引いた値（−１．４Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．４Ｖ）から拡散電位Ｖｄ（１．４Ｖ）を引いた−２．８Ｖとなる。

転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に順バイアスの結合ダイオードＤｘ１を介して接続されている。よって、転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．４Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．４Ｖ）を引いた−２．８Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．２Ｖになる。
なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．７Ｖである。

一方、記憶サイリスタＭ１のゲート端子Ｇｍ１はゲート端子Ｇｔ１に順バイアスの接続ダイオードＤｙ１を介して接続されているので、記憶サイリスタＭ１のゲート端子Ｇｍ１の電位は、ゲート端子Ｇｔ１の電位（−１．４Ｖ）から接続ダイオードＤｙ１の拡散電位Ｖｄ（１．４Ｖ）を引いた−２．８Ｖになる。よって、記憶サイリスタＭ１のしきい電圧は−４．２Ｖになる。
なお、番号が２以上の記憶サイリスタＭのしきい電圧は、前述したように−４．７Ｖである。
また、発光サイリスタＬのしきい電圧は、前述したように−４．７Ｖである。

（２）時刻ｂ
図９に示す時刻ｂにおいて、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより露光装置６５は動作状態に入る。
第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．８Ｖである転送サイリスタＴ１がターンオンする。しかし、番号が３以降の奇数番号の転送サイリスタＴは、しきい電圧が−４．７Ｖであるので、オン状態に移行しない。一方、しきい電圧が−４．２Ｖである転送サイリスタＴ２およびしきい電圧−４．７Ｖである他の偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であるので、ターンオンしない。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．４Ｖ）を引いた−１．４Ｖになる。
カソード端子（ゲート端子Ｇｔ２）が−２．８Ｖであった順バイアスの結合ダイオードＤｘ１はアノード端子（ゲート端子Ｇｔ１）が「Ｈ」（０Ｖ）になって、カソード端子（ゲート端子Ｇｔ２）の電位が、アノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．４Ｖ）を引いた−１．４Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−２．８Ｖになる。
そして、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−２．８Ｖになり、転送サイリスタＴ３のしきい電圧は−４．２Ｖになる。番号が４以上の転送サイリスタＴは、−４．７Ｖのしきい電圧が維持される。

一方、転送サイリスタＴ１がターンオンして、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となると、順バイアスの接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１およびゲート端子Ｇｌ１）の電位が−１．４Ｖになる。これにより、記憶サイリスタＭ１および発光サイリスタＬ１のしきい電圧は−２．８Ｖになる。
なお、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となると、記憶サイリスタＭ２のゲート端子Ｇｍ２および発光サイリスタＬ２のゲート端子Ｇｌ２の電位が−２．８Ｖになり、記憶サイリスタＭ２および発光サイリスタＬ２のそれぞれのしきい電圧は−４．２Ｖになる。番号が３以上の記憶サイリスタＭは、−４．７Ｖのしきい電圧が維持される。
しかし、第１書込信号線７４ａおよび第２書込信号線７４ｂは「Ｈ」（０Ｖ）であるので、いずれの記憶サイリスタＭもターンオンしない。同様に、点灯信号線７５は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンしない。

すなわち、時刻ｂにおいて、転送サイリスタＴ１のみがターンオンする。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後に定常状態になったときをいう。以下同様である。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴおよびすべての記憶サイリスタＭ、発光サイリスタＬはオフ状態にある。
以下では、オン状態にあるサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）のみを説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）の説明を省略する。

以上説明したように、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｍ、Ｇｌ）はダイオード（結合ダイオードＤｘ、接続ダイオードＤｙ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。

さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード１個で接続されたゲート端子の電位は−１．４Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−２．８Ｖになる。よって、カソード端子の電位が「Ｌ」（−３．３Ｖ）になると、しきい電圧が−２．８Ｖのサイリスタはターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード２個で接続されたゲート端子の電位は−２．８Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−４．２Ｖになる。よって、しきい電圧−４．２Ｖは「Ｌ」（−３．３Ｖ）より低いため、カソード端子の電位が「Ｌ」（−３．３Ｖ）になっても、サイリスタはターンオンできず、オフ状態を維持する。すなわち、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード１個で接続されたサイリスタのみが「Ｌ」（−３．３Ｖ）によりターンオンする。
以下では、「Ｌ」（−３．３Ｖ）またはそれより高い電位でターンオンできる状態のサイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）を中心に説明し、他の変化については説明を省略する。

（３）時刻ｅ
動作モード１では、時刻ｃおよびｄにおける書込信号φＷの変化は関係しない。よって、時刻ｅを説明する。
時刻ｅにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．８Ｖになっていた転送サイリスタＴ２がターンオンして、ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）になる。そして、順バイアスの結合ダイオードＤｘ２でゲート端子Ｇｔ２に接続されているゲート端子Ｇｔ３の電位が−１．４Ｖになり、転送サイリスタＴ３のしきい電圧が−２．８Ｖになる。同様に、順バイアスの接続ダイオードＤｙ２でゲート端子Ｇｔ２に接続されているゲート端子Ｇｍ２（Ｇｌ２）の電位が−１．４Ｖになり、記憶サイリスタＭ２および発光サイリスタＬ２のしきい電圧が−２．８Ｖになる。
さらに、ゲート端子Ｇｔ３が−１．４Ｖになることにより、接続ダイオードＤｙ３を介してゲート端子Ｇｔ３に接続されたゲート端子Ｇｍ３（Ｇｌ３）の電位が−２．８Ｖになり、記憶サイリスタＭ３および発光サイリスタＬ３のそれぞれのしきい電圧が−４．２Ｖになる。
なお、記憶サイリスタＭ１のしきい電圧は、時刻ｂにおいて、−２．８Ｖになっている。そして、番号が４以上の記憶サイリスタＭのしきい電圧は、−４．７Ｖになっている。
このとき、奇数番号の記憶サイリスタＭのカソード端子が接続された第１書込信号線７４ａおよび偶数番号の記憶サイリスタＭのカソード端子が接続された第２書込信号線７４ｂの電位は「Ｈ」（０Ｖ）であるので、いずれの記憶サイリスタＭもターンオンしない。また、点灯信号φＩ１も「Ｈ」であるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｅの直後においては、転送サイリスタＴ１およびＴ２がともにオン状態になっている。

（４）時刻ｆ
時刻ｆにおいて、書込信号φＷが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
時刻ｂにおいてしきい電圧が−２．８Ｖになった記憶サイリスタＭ１、および時刻ｅにおいてしきい電圧が−２．８Ｖになった記憶サイリスタＭ２がターンオンする。このとき、記憶サイリスタＭ１または記憶サイリスタＭ２のいずれか一方が先にターンオンし、第１書込信号線７４ａまたは第２書込信号線７４ｂのいずれか一方の電位がオン状態の記憶サイリスタＭのカソード端子の電位（−１．４Ｖ）になっても、抵抗ＲＭ１およびＲＭ２により、第１書込信号線７４ａまたは第２書込信号線７４ｂのいずれか他方の電位に影響を与えない。よって、記憶サイリスタＭ１および記憶サイリスタＭ２はともにターンオンしうる。そして、記憶サイリスタＭ１、Ｍ２のゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）がともに「Ｈ」（０Ｖ）になる。これにより、発光サイリスタＬ１およびＬ２のしきい電圧がともに−１．４Ｖとなる。
時刻ｆの直後においては、転送サイリスタＴ１、Ｔ２および記憶サイリスタＭ１、Ｍ２がオン状態になっている。

（５）時刻ｇ
時刻ｇにおいて、第１転送信号φ１が、「Ｌ」から「Ｈ」に移行する。
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。ゲート端子Ｇｔ１は、電源線抵抗Ｒｇｘ１を介して電源線７１に接続されているので、その電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に向かって変化する。すると、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」である結合ダイオードＤｘ１は、逆バイアスになる。これにより、「Ｈ」（０Ｖ）であるゲート端子Ｇｔ２の影響は、ゲート端子Ｇｔ１には及ばなくなる。
ゲート端子Ｇｔ１の電位が「Ｌ」（−３．３Ｖ）になることにより、転送サイリスタＴ１のしきい電圧は−４．７Ｖになる。

同様に、ゲート端子Ｇｔ１が「Ｌ」（−３．３Ｖ）に向かって変化すると、接続ダイオードＤｙ１は、オン状態にある記憶サイリスタＭ１によりカソード端子（ゲート端子Ｇｍ１）が０Ｖであるため、逆バイアスになる。よって、ゲート端子Ｇｔ１が「Ｌ」（−３．３Ｖ）になった影響は、ゲート端子Ｇｍ１（Ｇｌ１）には及ばず、オン状態の記憶サイリスタＭ１により、ゲート端子Ｇｍ１（Ｇｌ１）の電位が「Ｈ」（０Ｖ）に維持される。
よって、時刻ｇの直後においては、転送サイリスタＴ２および記憶サイリスタＭ１、Ｍ２がオン状態にある。

（６）時刻ｈ
時刻ｈにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行する。しきい電圧がともに−１．４Ｖである発光サイリスタＬ１およびＬ２がターンオンし、点灯（発光）する。これによりドット＠１の感光体ドラム１２への書き込みが開始される。
このとき、点灯信号φＩ１は、定電流源により電流が供給されるので、点灯信号線７５をオン状態になった発光サイリスタＬ１またはＬ２によりカソード端子の電位である−１．４Ｖに固定されない。これにより、発光サイリスタＬ１および発光サイリスタＬ２を共にターンオンする。なお、点灯信号φＩ１を供給する定電流源の電位「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）は、発光サイリスタＬ１、Ｌ２のしきい電圧である−１．４Ｖより低く、後述する時刻ｋにおいて、しきい電圧が−２．８Ｖとなる発光サイリスタＬ３をターンオンしないように−２．８Ｖより高く設定されている。
時刻ｈの直後には、転送サイリスタＴ２、記憶サイリスタＭ１、Ｍ２がオン状態である。さらに、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。

（７）時刻ｉ
時刻ｉにおいて、書込信号φＷが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
オン状態の記憶サイリスタＭ１およびＭ２により、それぞれ−１．４Ｖになっていた第１書込信号線７４ａおよび第２書込信号線７４ｂの電位が、「Ｈ」（０Ｖ）に移行する。
すると、記憶サイリスタＭ１およびＭ２は、アノード端子の電位とカソード端子の電位とがともに「Ｈ」（０Ｖ）となってターンオフする。しかし、ゲート端子Ｇｍ１（Ｇｌ１）、Ｇｍ２（Ｇｌ２）は、オン状態の発光サイリスタＬ１およびＬ２により、「Ｈ」（０Ｖ）に維持されている。よって、記憶サイリスタＭ１およびＭ２のしきい電圧は−１．４Ｖになっている。
よって、時刻ｉの直後においては、転送サイリスタＴ２がオン状態である。さらに、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。

（８）時刻ｋ
動作モード１では、時刻ｊにおける書込信号φＷの変化は関係しない。よって、時刻ｋを説明する。
期間Ｔ（１）の終了時刻ｋにおいて、第１転送信号φ１が、「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−２．８Ｖであった転送サイリスタＴ３がターンオンする。すると、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）になり、順バイアスの結合ダイオードＤｘ３で接続されたゲート端子Ｇｔ４の電位が−１．４Ｖになる。これにより、転送サイリスタＴ４のしきい電圧が−２．８Ｖになる。同様に、「Ｈ」（０Ｖ）になったゲート端子Ｇｔ３に、順バイアスの接続ダイオードＤｙ３で接続されたゲート端子Ｇｍ３（Ｇｌ３）の電位が−１．４Ｖになり、記憶サイリスタＭ３および発光サイリスタＬ３のしきい電圧が共に、−２．８Ｖになる。
さらに、−１．４Ｖになったゲート端子Ｇｔ４に接続ダイオードＤｙ４で接続されたゲート端子Ｇｍ４（Ｇｌ４）の電位が−２．８Ｖになって、記憶サイリスタＭ４および発光サイリスタＬ４のしきい電圧が−４．２Ｖになる。
なお、記憶サイリスタＭ１、Ｍ２のしきい電圧は−１．４Ｖである。そして、番号が５以上の記憶サイリスタＭおよび発光サイリスタＬのしきい電圧は、−４．７Ｖである。
このとき、第１書込信号線７４ａおよび第２書込信号線７４ｂは、「Ｈ」（０Ｖ）であるので、いずれの記憶サイリスタＭもターンオンしない。

そして、点灯信号φＩ１は「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）であるので、発光サイリスタＬ３はターンオンしない。
このように、点灯レベル（「Ｌｅ」）は、時刻ｈで説明したように、オン状態の記憶サイリスタＭによりゲート端子Ｇｌ（Ｇｍ）の電位が「Ｈ」（０Ｖ）となった発光サイリスタＬのしきい電圧−１．４Ｖより低く、且つ転送サイリスタＴのゲート端子Ｇｔの電位が「Ｈ」（０Ｖ）となって、順バイアスの接続ダイオードＤｙで接続されたゲート端子Ｇｌの電位が−１．４Ｖになった発光サイリスタＬのしきい電圧−２．８Ｖより高く設定されている。これによって、オン状態の記憶サイリスタＭによりしきい電圧が−１．４Ｖに設定された発光サイリスタＬのみが点灯（発光）するようにしている。

よって、時刻ｋの直後においては、転送サイリスタＴ２、Ｔ３がオン状態にある。さらに、発光サイリスタＬ１、Ｌ２がオン状態で点灯（発光）している。

（９）時刻ｍ
動作モード１では、時刻ｌにおける書込信号φＷの変化は関係しない。よって、時刻ｍを説明する。
期間Ｔ（２）における時刻ｍにおいて、第２転送信号φ２が、「Ｌ」から「Ｈ」に移行する。
オン状態にあった転送サイリスタＴ２のカソード端子とアノード端子とが共に「Ｈ」（０Ｖ）になるので、転送サイリスタＴ２がターンオフする。すると、時刻ｇにおける転送サイリスタＴ１と同様に、電源線抵抗Ｒｇｘ２を介して電源線７１に接続されたゲート端子Ｇｔ２が「Ｈ」から「Ｌ」（−３．３Ｖ）に向かって変化する。結合ダイオードＤｘ２が逆バイアスになって、「Ｈ」（０Ｖ）であるゲート端子Ｇｔ３の影響がゲート端子Ｇｔ２に及ばなくなる。ゲート端子Ｇｔ２の電位が「Ｌ」（−３．３Ｖ）になることにより、転送サイリスタＴ２のしきい電圧は−４．７Ｖになる。

また、ゲート端子Ｇｔ２の電位が「Ｌ」（−３．３Ｖ）になることにより、接続ダイオードＤｙ２が逆バイアスになる。発光サイリスタＬ１およびＬ２がオン状態にあるので、ゲート端子Ｇｍ１（Ｇｌ１）およびＧｍ２（Ｇｌ２）の電位は、「Ｈ」（０Ｖ）に維持されている。
よって、時刻ｍの直後においては、転送サイリスタＴ３がオン状態にある。そして、発光サイリスタＬ１およびＬ２がオン状態で点灯（発光）している。

（１０）時刻ｐ
動作モード１では、時刻ｎおよび時刻ｏにおける書込信号φＷの変化は関係しない。よって、時刻ｐを説明する。
時刻ｐにおいて、点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１およびＬ２のカソード端子とアノード端子との電位が共に「Ｈ」（０Ｖ）になって、発光サイリスタＬ１およびＬ２がターンオフする。これにより、感光体ドラム１２へのドット＠１の書込が終了する。
すると、ゲート端子Ｇｍ１（Ｇｌ１）およびＧｍ２（Ｇｌ２）の電位が、それぞれ電源線抵抗Ｒｇｙ１およびＲｇｙ２を介して「Ｌ」（−３．３Ｖ）に向かって変化する。そして、記憶サイリスタＭ１、Ｍ２、発光サイリスタＬ１、Ｌ２のしきい電圧が−４．７Ｖになる。このとき、ゲート端子Ｇｔ３の電位は「Ｈ」（０Ｖ）になっているが、結合ダイオードＤｘ２が逆バイアスであるので、ゲート端子Ｇｔ３の電位が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ２に及ばず、記憶サイリスタＭ１、Ｍ２および発光サイリスタＬ１、Ｌ２のしきい電圧に及ばない。

以上説明したように、オン状態にある転送サイリスタＴが転送サイリスタＴ１（時刻ｄ）と転送サイリスタＴ３（時刻ｐ）とで異なるが、時刻ｐの状態は時刻ｄと同様な状態となっている。よって、発光チップＣ１（Ｃ）は、時刻ｐ以降、時刻ｄ以降と同様に動作する。
すなわち、時刻ｑの直後では、転送サイリスタＴ３およびＴ４がオン状態であって、記憶サイリスタＭ３およびＭ４のしきい電圧が−２．８Ｖになっている。そして、時刻ｒにおいて、書込信号φＷが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行することにより、記憶サイリスタＭ３およびＭ４がターンオンし、発光サイリスタＬ３およびＬ４のしきい電圧が−１．４Ｖになる。その後、時刻ｔにおいて、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行すると、発光サイリスタＬ３およびＬ４が点灯（発光）し、ドット＠２が感光体ドラム１２に書き込まれる。

この後も、同様である。なお、ドットを書き込まないときは、ドット＠３に示すように、期間Ｔ（３）において、期間Ｔ（２）の時刻ｔに対応するタイミングにおいて、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行させないで、「Ｈ」（０Ｖ）を維持すればよい。発光サイリスタＬ５およびＬ６のそれぞれのしきい電圧は−１．４Ｖになっているが、ターンオンしないので、点灯（発光）しない。よって、ドット＠３は、感光体ドラム１２に書き込まれない。

以上、発光チップＣ１の動作を説明したが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と並行して動作している。例えば、図８の動作モード１に示すように、発光チップＣ１によるドット＠１と並行して発光チップＣ２によるドット＠２５６が感光体ドラム１２に書き込まれる。
以上のようにして、動作モード１が実行される。

動作モード１では、奇数番号の発光点＃２ｎ−１（発光サイリスタＬ２ｎ−１）とそれに引き続く偶数番号の発光点＃２ｎ（発光サイリスタＬ２ｎ）とが並行して点灯（発光）し、１ドットを形成した。
よって、奇数番号の転送サイリスタＴ２ｎ−１とそれに引き続く偶数番号の転送サイリスタＴ２ｎとが同時にオン状態になっているタイミング（例えば時刻ｅから時刻ｇの間の時刻ｆ）において、書込信号φＷを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより、奇数番号の記憶サイリスタＭ２ｎ−１とそれに引き続く偶数番号の記憶サイリスタＭ２ｎとがともにターンオンし、互いのゲート端子が接続された奇数番号の発光サイリスタＬ２ｎ−１とそれに引き続く偶数番号の発光サイリスタＬ２ｎとのしきい電圧を上昇させる。その後、画像データに基づいて、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）へ移行させて、これらの奇数番号の発光サイリスタＬ２ｎ−１とそれに引き続く偶数番号の発光サイリスタＬ２ｎとをターンオンして点灯（発光）するか、「Ｈ」（０Ｖ）のまま維持して、奇数番号の発光サイリスタＬ２ｎ−１とそれに引き続く偶数番号の発光サイリスタＬ２ｎとを非点灯（消灯）のままとしている。
なお、動作モード１では、奇数番号の発光サイリスタＬ２ｎ−１とそれに引き続く偶数番号の発光サイリスタＬ２ｎとのいずれか１個を点灯（発光）することはしない。

（動作モード２）
次に、動作モード２について説明する。
前述したように、動作モード２は、動作モード１の書込信号φＷを期間Ｔの１／２の期間、時間軸上で後ろにずらしている。すなわち、偶数番号の転送サイリスタＴ２ｎとそれに引き続く奇数番号の転送サイリスタＴ２ｎ＋１とが同時にオン状態になっているタイミング（例えば時刻ｋから時刻ｍの間の時刻ｌ）において、書込信号φＷを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行している。これにより、偶数番号の記憶サイリスタＭ２ｎとそれに引き続く奇数番号の記憶サイリスタＭ２ｎ＋１とがともにターンオンし、偶数番号の発光サイリスタＬ２ｎとそれに引き続く奇数番号の発光サイリスタＬ２ｎ＋１のしきい電圧を上昇させる。その後、画像データに基づいて、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）へ移行させて、偶数番号の発光サイリスタＬ２ｎとそれに引き続く奇数番号の発光サイリスタＬ２ｎ＋１とをターンオンして点灯（発光）するか、「Ｈ」（０Ｖ）のまま維持して、偶数番号の発光サイリスタＬ２ｎとそれに引き続く奇数番号の発光サイリスタＬ２ｎ＋１とを非点灯（消灯）のままとしている。

すなわち、図９の動作モード２に示すように、偶数番号の転送サイリスタＴ２がオン状態になっている時刻ｋにおいて、奇数番号の転送サイリスタＴ３をターンオンさせている。これにより、偶数番号の記憶サイリスタＭ２およびそれに引き続く奇数番号の記憶サイリスタＭ３のしきい電圧を−２．８Ｖにしている。そして、時刻ｌにおいて、書込信号φＷを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行することで、記憶サイリスタＭ２およびＭ３をターンオンさせ、偶数番号の発光サイリスタＬ２およびそれに引き続く奇数番号の発光サイリスタＬ３のしきい電圧を−１．５Ｖにする。その後、時刻ｎにおいて点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行することで、発光サイリスタＬ２およびＬ３を点灯（発光）させ、ドット＠１の感光体ドラム１２への書き込みを開始する。そして、時刻ｖにおいて、書込信号φＷを「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）から「Ｈ」（０Ｖ）へ移行することで、ドット＠１の書き込みを終了する。
動作モード１と動作モード２とは、書込信号φＷを「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行するタイミングが異なることを除けば、同様に動作するので、詳細な説明は省略する。
なお、動作モード２でも、偶数番号の発光サイリスタＬ２ｎとそれに引き続く奇数番号の発光サイリスタＬ２ｎ＋１とのいずれか１個を点灯（発光）することはしない。

さらに、動作モード１と動作モード２とを比較する。動作モード１のドット＠１は発光サイリスタＬ１とＬ２とから構成されている。一方、動作モード２のドット＠１は発光サイリスタＬ２とＬ３とから構成されている。
よって、動作モード１のドット＠１と、動作モード２のドット＠２とは、主走査方向に対して、半ドット（１／２ドット）ずれた位置関係になっている。
すなわち、本実施の形態では、主走査方向のドットの位置の補正が、ドットのピッチより小さい距離を単位として行える。この補正は、書込信号φＷと点灯信号φＩを制御することで行える。

なお、動作モード２では、図８（ｂ）に示すように、ドット＠１２８は、発光チップＣ１の発光サイリスタＬ２５６と発光チップＣ２の発光サイリスタＬ２５６から構成されている。よって、発光チップＣ１において、発光サイリスタＬ２５６と並行して点灯する発光サイリスタＬ２５７がない。しかし、発光サイリスタＬ２５７があると想定して、信号を送信すればよい。

（動作モード３）
動作モード１および動作モード２では、２個の発光点を１個のドットに対応させていた。動作モード３は、１個の発光点を１個のドットに対応させている。
動作モード３における転送サイリスタＴの動作は、動作モード１と同じである。よって、動作モード１での発光チップＣ１（Ｃ）の動作にそって、動作モード３を説明する。以下では、動作モード３に関連する部分のみを説明する。

前述したように、時刻ｂで転送サイリスタＴ１がターンオフし、記憶サイリスタＭ１および発光サイリスタＬのしきい電圧が−２．８Ｖになっている。そして、時刻ｂの直後においては、転送サイリスタＴ１がオン状態にある。
動作モード３では、書込信号φが「Ｈ」（０Ｖ）に固定されている。よって、記憶サイリスタＭは、しきい電圧が−２．８Ｖになっても、ターンオンしない。
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．８Ｖの発光サイリスタＬ１がターンオンし、ドット＠１の感光体ドラム１２への書き込みが開始する。このとき、発光サイリスタＬ２のしきい電圧は−４．２Ｖ、番号が３以上の発光サイリスタＬのしきい電圧は−４．７Ｖであるので、番号が２以上の発光サイリスタＬはターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１がオン状態にある。そして、発光サイリスタＬ１がオン状態にあって点灯（発光）している。

時刻ｄにおいて、点灯信号φＩ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態であった発光サイリスタＬ１のカソード端子とアノード端子の電位が同じ「Ｈ」（０Ｖ）になるので、発光サイリスタＬ１がターンオフして消灯する。これにより、ドット＠１の感光体ドラム１２への書き込みが終了する。

前述したように、時刻ｅにおいて、転送サイリスタＴ２がターンオンし、時刻ｇにおいて転送サイリスタＴ１がターンオフする。そして、記憶サイリスタＭ２および発光サイリスタＬ２のしきい電圧が−２．８Ｖになっている。
時刻ｈにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−２．８Ｖである発光サイリスタＬ２がターンオンして点灯（発光）することにより、ドット＠２の感光体ドラム１２への書き込みが開始する。そして、時刻ｊにおいて、点灯信号φＩ１を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）にすることにより、発光サイリスタＬ２をターンオフし、ドット＠２の書き込みを終了する。
同様にして、ドット＠３、＠４を書き込めばよい。そして、ドットを書き込まないときは、期間Ｔ（３）のドット＠５のように、点灯信号φＩ１を「Ｈ」（０Ｖ）のままに維持すればよい。

動作モード３では、１個の転送サイリスタＴのみがオン状態にあるとき（例えば時刻ｇから時刻ｋまでの間の転送サイリスタＴ２がオン状態にあるとき）に、点灯信号φＩ１を「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）にすることで、１個の発光サイリスタＬのみを点灯（発光）させている。

よって、動作モード３で感光体ドラム１２の主走査方向に書き込めるドットの数は、動作モード１および２に比べ、２倍になる。例えば、動作モード１および２が６００ｄｐｉ（１インチ当たりのドットの数）とすると、動作モード３では、１２００ｄｐｉとなる。すなわち、書込信号φＷと点灯信号φＩとを制御して動作モードを切り替えることで、１インチ当たりのドットの数（ｄｐｉ）（解像度）を変更しうる。

以上説明したように、動作モード３も、書込信号φＷと点灯信号φＩ１を制御することで実現できる。なお、発光サイリスタＬを点灯（発光）するときの点灯信号φＩのレベルは、動作モード１または２では「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）であった。しかし、動作モード３では記憶サイリスタＭをオン状態にしないので、発光サイリスタＬのしきい電圧が−２．８Ｖである。よって、動作モード３における点灯信号φＩのレベルを「Ｌ」（−３．３Ｖ）としている。

（動作モード４）
動作モード４は、奇数番号の発光点＃２ｎ−１と偶数番号の発光点＃２ｎとの二つの発光点の組と、偶数番号の発光点＃２ｎとそれに続く奇数番号の発光点＃２ｎ＋１との二つの発光点を組とをそれぞれ交互に１ドットに対応させる。
動作モード４における転送サイリスタＴの動作も、動作モード１と同じである。よって、動作モード１での発光チップＣ１（Ｃ）の動作にそって、動作モード４を説明する。以下では、動作モード４に関連する部分のみを説明する。

時刻ｊの直前（時刻ｊに達する前）までの発光チップＣの動作は、動作モード１の動作と同様である。すなわち、時刻ｂで転送サイリスタＴ１がターンオンし、時刻ｅで転送サイリスタＴ２がターンオンしている。そして、時刻ｆにおいて、書込信号φＷが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）へ移行することにより、しきい電圧が−２．８Ｖになっていた記憶サイリスタＭ１およびＭ２がターンオンする。これにより、発光サイリスタＬ１およびＬ２のしきい電圧が−１．５Ｖになる。その後、時刻ｇにおいて、転送サイリスタＴ１がターンオフする。時刻ｈにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行することにより、発光サイリスタＬ１およびＬ２がターンオンして点灯（発光）し、ドット＠１の感光体ドラム１２への書き込みが開始する。
そして、時刻ｉで、記憶サイリスタＭ１およびＭ２がターンオフする。

さて、動作モード４では、時刻ｊにおいて、点灯信号φＩ１が、「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）から「Ｈ」（０Ｖ）に移行すると、動作モード１の時刻ｐと同様に、オン状態にあった発光サイリスタＬ１およびＬ２がターンオフして、ドット＠１の書き込みが終了する。

次に、動作モード１と同様に、時刻ｋにおいて、転送サイリスタＴ３がターンオンする。次の、時刻ｌでは、動作モード２と同様に、書込信号φＷが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより、しきい電圧が−２．８Ｖになっていた記憶サイリスタＭ２およびＭ３がターンオンする。これにより、発光サイリスタＬ２およびＬ３のしきい電圧が−１．５Ｖになる。その後、時刻ｍにおいて、転送サイリスタＴ２がターンオフする。時刻ｎにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）に移行することにより、発光サイリスタＬ２およびＬ３がターンオンして点灯（発光）し、ドット＠２の感光体ドラム１２への書き込みが開始する。

さて、動作モード４では、時刻ｐにおいて、点灯信号φＩ１が、「Ｌｅ」（−２．８Ｖ＜「Ｌｅ」≦−１．４Ｖ）から「Ｈ」（０Ｖ）に移行すると、動作モード２の時刻ｖと同様に、オン状態にあった発光サイリスタＬ２およびＬ３がターンオフして、ドット＠２の書き込みが終了する。

以上説明したように、動作モード４は、動作モード１と動作モード２とを交互に実行するようになっている。すなわち、前後する２個の転送サイリスタＴがともにオン状態にあるタイミングにおいて、書込信号φＷを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）にし、番号が連続する２個の発光サイリスタＬ（奇数番号の発光サイリスタＬ２ｎ−１および偶数番号の発光サイリスタＬ２ｎまたは偶数番号の発光サイリスタＬ２ｎおよび奇数番号の発光サイリスタＬ２ｎ＋１）を並行して点灯制御している。

動作モード４では、各ドットに対応して感光体ドラム１２に書き込まれる光量は、前後のドットの状態の影響を受ける。
まず、書き込むドットの前後のドットも書き込む場合を説明する。
図９の動作モード４において、例えばドット＠２は、書き込むドットであるとともに、ドット＠２の前後のドットであるドット＠１および＠３も書き込むドットである。この場合、ドット＠２を構成する発光サイリスタＬ２は、ドット＠１を書き込む期間（時刻ｈから時刻ｊまでの期間）とドット＠２を書き込む期間（時刻ｎから時刻ｐまでの期間）とで点灯（発光）している。同様に、ドット＠２を構成する発光サイリスタＬ３は、ドット＠２を書き込む期間（時刻ｎから時刻ｐまでの期間）とドット＠３を書き込む期間（時刻ｔから時刻ｖまでの期間）とにおいて点灯（発光）している。
それぞれのドットを書き込む期間（例えば時刻ｈから時刻ｊ）が同じであって、書き込む期間あたりの１個の発光サイリスタＬの光量（１個の発光サイリスタＬの光量）が同じであるとすると、ドット＠２において書き込まれる光量は、１個の発光サイリスタＬの光量の４倍となる。

次に、書き込むドットの前のドットが書き込むドットであって、後のドットが書き込まないドットである場合を説明する。
図９において、例えばドット＠３は書き込むドットであって、ドット＠３の前のドット＠２も書き込むドットであるが、後ろのドット＠４は書き込まないドットである。よって、ドット＠３を構成する一方の発光サイリスタＬ３は、ドット＠２を書き込む期間（時刻ｎから時刻ｐまでの期間）とドット＠３を書き込む期間（時刻ｔから時刻ｖまでの期間）とで点灯（発光）している。しかし、ドット＠３を構成する他方の発光サイリスタＬ４は、ドット＠３を書き込む期間（時刻ｔから時刻ｖまでの期間）のみ点灯（発光）し、ドット＠４を書き込む期間において点灯（発光）していない。これにより、ドット＠３において書き込まれる光量は、１個の発光サイリスタＬの光量の３倍となる。
また、上記とは逆に、書き込むドットの前のドットが書き込まないドットであって、後のドットが書き込む場合も同様である。

さらに、書き込まないドットの前後のドットが書き込むドットの場合を説明する。
図９において、例えばドット＠４は書き込まないドットであって、ドット＠４の前のドット＠３と後のドット＠５が書き込むドットである。ドット＠４を構成する一方の発光サイリスタＬ４は、ドット＠３を書き込む期間（時刻ｔから時刻ｖまでの期間）にて点灯（発光）している。ドット＠４を構成する他方の発光サイリスタＬ５は、ドット＠５において点灯（発光）している。よって、ドット＠４において書き込まれる光量は、１個の発光サイリスタＬの光量の２倍となる。

さらにまた、前のドットが書き込むドットであって、後ろのドットが書き込まないドットである書き込まないドット（図９では不図示）に書き込まれる光量は、１個の発光サイリスタＬの光量の１倍となる。
なお、前後のドットが書き込まないドットである書き込まないドット（図９では不図示）に書き込まれる光量は１個の発光サイリスタＬの光量の０倍となる。

以上説明したように、動作モード４においては、書き込むドットにおいて、前後のドットが書き込むドットか書き込まないドットかによって、書き込まれる光量が異なる。そして、書き込まないドットにおいても、前後のドットが書き込むドットか書き込まないドットかによって、書き込まれる光量が異なる。すなわち、書き込まないドットであっても、書き込まれることがある。
よって、動作モード４は、ドットとドットとの間に高い濃淡差を要しない画像などを、動作モード１または２に比べて、高精細に書き込む場合に適用しうる。
そして、動作モード４も、書込信号φＷと点灯信号φＩ１を制御することで実現できる。

動作モード１〜４は、発光チップＣの構成および転送信号φ１、φ２の波形を変更することなく、書込信号φＷと点灯信号φＩ１を制御することで切り替えて用いうる。

転送サイリスタＴは転送サイリスタ列の順にオン状態が伝播するように動作する。そして、転送サイリスタＴがオン状態になって、オン状態の転送サイリスタＴに対応する記憶サイリスタＭのしきい電圧を上昇させ、点灯または非点灯とする点灯制御の対象としての発光サイリスタＬを記憶する記憶サイリスタＭを順に指定する。次に、書込信号φＷにより点灯制御の対象としての発光サイリスタＬに対応する記憶サイリスタＭをオン状態にする。そして、点灯信号φＩにより、点灯制御の対象となった発光サイリスタＬを点灯または非点灯の状態に設定している。

本実施の形態では、発光サイリスタＬの数を２５６であるとして説明した。しかし、発光サイリスタＬの数を２５６とした場合、図８に示す動作モード２において、例えばドット＠１２８は、発光チップＣ１の発光サイリスタＬ２５６である発光点＃２５６と、発光チップＣ２の発光サイリスタＬ２５６である発光点＃２５７とで構成されている。よって、ドット＠１２８の書き込みは、２個の発光チップＣ１とＣ２とを制御することになる。
さらに、図８に示す動作モード２の総ドットは７６２９個であって、動作モード１の７６３０個に比べ１個少ない。

図１０は、４個の予備発光サイリスタＬｘ１、Ｌｘ２、Ｌｘ３、Ｌｘ４を設けた発光チップＣを用いた場合の動作モード２を説明する図である。
予備発光サイリスタＬｘ１、Ｌｘ２、Ｌｘ３、Ｌｘ４をそれぞれ区別しないときは予備発光サイリスタＬｘと表示する。
予備発光サイリスタＬｘは、発光チップＣの発光サイリスタＬの配列方向に設けられ、発光サイリスタＬと同じピッチで設けられている。そして、予備発光サイリスタＬｘ１、Ｌｘ２は、発光サイリスタＬ１の発光サイリスタＬ２と反対側（図１０の発光チップＣ１において、発光サイリスタＬ１の左側）に設けられている。そして、予備発光サイリスタＬｘ３、Ｌｘ４は、発光サイリスタＬ２５６の発光サイリスタＬ２５５と反対側（図１０の発光チップＣ１において、発光サイリスタＬ２５６の右側）に設けられている。
なお、千鳥状に配置された発光チップＣは、図８に示したと同様に、隣接する発光チップＣ間において、発光サイリスタＬ１〜Ｌ２５６の部分が主走査方向において等しい間隔になるように配置されている。すなわち、発光チップＣ１の発光サイリスタＬ２５６と発光チップＣ２の発光サイリスタＬ２５６との主走査方向の間隔が、発光チップＣの発光サイリスタＬ１〜Ｌ２５６の間隔と同じになるように、発光チップＣ１と発光チップＣ２とが配置され、発光チップＣ２の発光サイリスタＬ１と発光チップＣ３の発光サイリスタＬ１との主走査方向の間隔が、発光チップＣの発光サイリスタＬ１〜Ｌ２５６の間隔と同じになるように、発光チップＣ２と発光チップＣ３とが配置されている。以下同様に、発光チップＣ４〜Ｃ６０が配置されている。

そして、ドット＠１２８を発光チップＣ１の発光サイリスタＬ２５６と予備発光サイリスタＬｘ３とで構成する。または、ドット＠１２８を発光チップＣ２の発光サイリスタＬ２５６と予備発光サイリスタＬｘ３とで構成する。このようにすると、ドットを構成する発光サイリスタＬが２個の発光チップＣの発光サイリスタＬで構成されないので、点灯制御が容易になる。
さらに、ドット＠７６３０が、発光チップＣ６０の発光サイリスタＬ２５６と予備発光サイリスタＬｘ３とで構成でき、動作モード１と同じ個数の総ドットとなる。
上記したように、本実施の形態において、予備発光サイリスタＬｘを設けた発光チップＣを用いてもよい。
なお、図１０においては、予備発光サイリスタＬｘを４個用いたが、予備発光サイリスタＬｘは１個でもよく、５個以上であってもよい。また、予備発光サイリスタＬｘは発光サイリスタＬを挟むように発光サイリスタ列の両側に設けてもよく、一方の側にのみ設けてもよい。

なお、例えば４個の予備発光サイリスタＬｘを設ける場合には、図６において、転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬの数を、２５６から２６０とすればよい。そして、発光チップＣの動作において、ドットを構成しない発光サイリスタＬを、点灯（発光）させないように制御すればよい。発光サイリスタＬと予備発光サイリスタＬｘとを区別しなくともよい。

本実施の形態では、定電流源により点灯信号φＩを送信するとしたが、図６の発光サイリスタＬのカソード端子と点灯信号線７５との間に抵抗を設けて、定電圧源にて２個の発光サイリスタＬ（例えば発光サイリスタＬ１およびＬ２）を並行して点灯させてもよい。

また、本実施の形態では、図６に示す発光チップＣ１（Ｃ）において、記憶サイリスタＭを奇数番号と偶数番号とに分け、奇数番号の記憶サイリスタＭのそれぞれのカソード端子と第１書込信号線７４ａとを接続し、偶数番号の記憶サイリスタＭのそれぞれのカソード端子と第２書込信号線７４ｂとを接続した。そして、第１書込信号線７４ａを抵抗ＲＭ１を介して、第２書込信号線７４ｂを抵抗ＲＭ２を介して１つのφＷ端子に接続した。
しかし、記憶サイリスタＭのカソード端子と第１書込信号線７４ａまたは第２書込信号線７４ｂとを抵抗を介して接続し、抵抗ＲＭ１および抵抗ＲＭ２を省略してもよい。さらに、この場合には第１書込信号線７４ａと第２書込信号線７４ｂとを１の配線としてよい。この発光チップＣの構成でも、上記において説明したと同様に動作しうる。

本実施の形態では、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１の電気的手段として結合ダイオードＤｘを用いたが、一方の端子の電位の変化により他方の端子に電位の変化を生じさせるものであればよく、結合ダイオードＤｘの代わりに抵抗などを用いてもよい。
さらに、第２の電気的手段としての接続ダイオードＤｙは、電位降下を生じさせて電位をシフトさせている。よって、第２の電気的手段は、電位降下を生じさせるものであればよく、抵抗などであってもよい。

本実施の形態では、発光チップＣに自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。
また、発光素子列９０の発光点（発光サイリスタＬ）の数を２５６であるとして説明したが、この個数は任意に設定しうる。

さらに、本実施の形態では、サイリスタ（転送サイリスタＴ、記憶サイリスタＭ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンにおいても、回路の極性を変更することによって用いうる。

１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…露光装置、１００…信号発生回路、１０１…転送信号発生部、１０３…書込信号発生部、１０４…点灯信号発生部、φ１…第１転送信号、φ２…第２転送信号、φＷ…書込信号、φＩ（φＩ１〜φＩ６０）…点灯信号、Ｃ（Ｃ１〜Ｃ６０）…発光チップ、Ｌ（Ｌ１、Ｌ２、Ｌ３…）…発光サイリスタ、Ｔ（Ｔ１、Ｔ２、Ｔ３…）…転送サイリスタ、Ｍ（Ｍ１、Ｍ２、Ｍ３…）…記憶サイリスタ、Ｄｘ（Ｄｘ１、Ｄｘ２、Ｄｘ３…）…結合ダイオード、Ｄｙ（Ｄｙ１、Ｄｙ２、Ｄｙ３…）…接続ダイオード、ＲＭ１、ＲＭ２…抵抗、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (8)

1. 一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、
   前記発光装置の前記複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、前記複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、
   前記複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する書込信号供給手段と、
   前記複数の発光素子において、前記複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段と
   を備えた露光装置。
2. 前記書込信号供給手段は、前記複数の転送素子において、連続して制御される２個の転送素子がオン状態であるタイミングの１つ置きに、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードを含むことを特徴とする請求項１に記載の露光装置。
3. 前記書込信号供給手段は、前記複数の転送素子において、連続して制御される２個の転送素子がオン状態であるタイミング毎に、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードをさらに含むことを特徴とする請求項２に記載の露光装置。
4. 前記書込信号供給手段は、前記複数の転送素子において、１個の転送素子がオン状態であるタイミング毎に、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信する動作モードをさらに含むことを特徴とする請求項２または３に記載の露光装置。
5. 前記発光装置が、
   それぞれが第１のゲート端子、第１のアノード端子、第１のカソード端子を有し、当該第１のゲート端子がそれぞれ相互に第１の電気的手段で接続された、複数の転送サイリスタと、
   それぞれが第２のゲート端子、第２のアノード端子、第２のカソード端子を有し、前記複数の転送サイリスタのそれぞれの前記第１のゲート端子と当該第２のゲート端子とがそれぞれ第２の電気的手段を介して接続された、複数の記憶サイリスタと、
   それぞれが第３のゲート端子、第３のアノード端子、第３のカソード端子を有し、前記複数の記憶サイリスタのそれぞれの前記第２のゲート端子と当該第３のゲート端子とが接続された複数の発光サイリスタと、
   前記複数の記憶サイリスタのそれぞれの第２のアノード端子または第２のカソード端子のいずれか一方を１つ置きに選択し、選択された一方に接続する第１の書込信号線と、選択された他方に接続する第２の書込信号線と、
   前記第１の書込信号線と前記書込信号が送信される書込信号端子との間に設けられた第１の抵抗と、
   前記第２の書込信号線と前記書込信号端子との間に設けられた第２の抵抗と
   を備えることを特徴とする請求項１ないし４のいずれか１項に記載の露光装置。
6. 一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置を備える露光装置の駆動方法であって、
   前記発光装置の前記複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、前記複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信するステップと、
   前記複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を前記複数の記憶素子に送信するステップと、
   前記複数の発光素子において、前記複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信するステップと
   を含む露光装置の駆動方法。
7. 一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、当該発光装置の当該複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、当該複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、当該複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を当該複数の記憶素子に送信する書込信号供給手段と、当該複数の発光素子において、当該複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
   を備えるプリントヘッド。
8. 像保持体を帯電する帯電手段と、
   一列に配列され、点灯または非点灯とする点灯制御がされる複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する複数の記憶素子と、当該複数の記憶素子のそれぞれに対応して設けられ、オン状態になることで点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する複数の転送素子とを有する発光装置と、当該発光装置の当該複数の転送素子において、１個の転送素子のオン状態と、連続して制御される２個の転送素子のオン状態とを交互に繰り返して、当該複数の転送素子のそれぞれのオン状態が順に伝搬するように制御し、当該複数の発光素子から点灯制御の対象とする発光素子を記憶する記憶素子を順に指定する転送信号を当該複数の転送素子に送信する転送信号供給手段と、当該複数の転送素子における１個の転送素子のオン状態または連続して制御される２個の転送素子のオン状態のいずれか一方において、オン状態の転送素子に対応する記憶素子をオン状態に設定する書込信号を当該複数の記憶素子に送信する書込信号供給手段と、当該複数の発光素子において、当該複数の記憶素子におけるオン状態の記憶素子に対応し、点灯制御の対象とする発光素子を点灯または非点灯とする点灯信号を当該複数の発光素子に送信する点灯信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された前記静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備える画像形成装置。

Images