JP7171447B2 - 画像形成装置 - Google Patents

Description

本発明は、電子写真方式の画像形成装置に関する。

電子写真方式の画像形成装置であるプリンタでは、次のような露光方式が一般的に知られている。すなわち、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などを用いた露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う露光方式が一般的に知られている。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるロッドレンズアレイと、から構成される。ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔は２１．１６μｍであり、そのため、発光素子間の間隔も２１．１６μｍに対応する間隔となる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。また、露光ヘッドを使用したプリンタでは回転多面鏡の回転によって生じる音が低減される。

近年における画像形成装置において、カラー化が急速に進み、それぞれ各色に対応する感光ドラム、及び面発光素子アレイチップを有する複数の画像形成部を配置し、多色画像を出力する画像形成装置が実用化されている。一方、ＬＥＤは発光時に発熱を伴う。このため、多数の発光部を有するＬＥＤアレイの発熱量は大きなものとなる。この発熱量の影響により、ＬＥＤアレイが実装される基板の熱膨張を招き、基板の主走査方向の長さが長くなり、感光ドラムへ書き込む画像の幅も長くなる。一般的に、カラー画像の各色の発光パターンは異なる。このため、各ＬＥＤアレイの発光量や昇温量も異なってくる。その結果、各色の昇温量の違いにより感光ドラムへ書き込む画像の幅の変化量も各色で異なることとなり、最終的には各色の像ずれが生じてしまうという課題があった。

そこで、例えば特許文献１では、一列に配列される２６０個の発光サイリスタをそれぞれ有する６０個の発光チップにおいて、発光信号を各発光チップに供給するとともに、各発光チップにおいて連続する２個の発光サイリスタを組とする複数の組に組分けする。複数の組に組分けされた２個の発光サイリスタを、組を単位として発光又は非発光に設定し、且つ、各発光チップにおける２６０個の発光サイリスタの組分けを１個の単位として昇温量の違いによる画像幅の変化を補正する。この発光信号生成部を組分けされた発光サイリスタごとに有することにより、主走査方向の像ずれを抑制する技術が提案されている。

また、例えば特許文献２では、整列配置された複数のＬＥＤからなるＬＥＤアレイと、このＬＥＤアレイの主走査方向の長さの変動に応じて、感光体とＬＥＤアレイとの相対角度を調整する調整手段とを有する。調整手段は、感光体の回転軸方向に垂直な方向に設けられた回転軸を中心として感光体に対するＬＥＤアレイの角度を変化させることで、熱膨張のために発生する主走査像ずれを抑制する技術が提案されている。

特開２０１０－６４３３８号公報 特開２００７－１５２７１７号公報

しかしながら、特許文献１に開示された提案では、２６０個の発光サイリスタを単位として主走査方向の倍率調整を補正するため、主走査方向の長さ約３００ｍｍに対して、５５個もの主走査倍率調整回路が必要となる。更に、２６０個の発光サイリスタは約５．５ｍｍしかない。約５．５ｍｍの発光サイリスタ内で、例えば１画素分、１２００ｄｐｉを少なく発光させるために、ＬＥＤアレイの主走査方向の長さを調整すると、主走査倍率補正痕が縦すじとして残ってしまい、出力画像の劣化へとつながる。

また、特許文献２に開示された提案では、ＬＥＤアレイを主走査方向の長さの変動に応じて、感光体の回転軸方向に垂直な方向に設けられた回転軸を中心に回転させるため、感光体とＬＥＤアレイ間の距離が各主走査位置に応じて変わってしまう。感光体とＬＥＤアレイ間の距離変動は、感光体上のスポット形状変化に多大な影響が与えて、その結果、ピントがずれることとなり、スポット形状の変化は出力画像の劣化へとつながる。また、ＬＥＤアレイを回転させる機構が追加で必要となり、そのため、コストアップを伴うという課題も生じる。

本発明は、このような状況のもとでなされたもので、簡易な構成で、主走査方向の倍率補正を行い、出力画像の劣化を抑制することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）第１の方向に回転する感光体と、前記第１の方向と直交する第２の方向に配列された複数の面発光素子を有し、前記面発光素子により前記感光体を露光する露光部と、画像データを前記露光部に出力し、画像形成を制御する制御部と、を備える画像形成装置であって、前記露光部は、前記感光体を露光する複数の前記面発光素子を有する複数の面発光素子アレイチップと、複数の前記面発光素子アレイチップが前記第２の方向に千鳥状に配置された基板と、を有し、前記制御部は、前記基板の前記第２の方向の長さ変動量に応じて、前記画像データに対して前記第２の方向の倍率補正を行う補正手段と、千鳥状に配置された前記面発光素子アレイチップの実装位置に基づいて、前記画像データの並び替えを行う変換手段と、を有し、前記画像データは、前記補正手段により倍率補正を行った後に、前記変換手段により前記面発光素子アレイチップの実装位置に基づいて並び替えが行われることを特徴とする画像形成装置。

本発明によれば、簡易な構成で、主走査方向の倍率補正を行い、出力画像の劣化を抑制することができる。

実施例の画像形成装置の構成を示す概略断面図 実施例の露光ヘッドと感光ドラムの位置関係を説明する図、及び露光ヘッドの構成を説明する図 実施例の駆動基板の模式図、及び面発光素子アレイチップの構成を説明する図 実施例の制御基板及び駆動基板の制御ブロック図 実施例のフィルタ処理を説明する図 実施例の主走査倍率補正処理、千鳥変換処理を説明する図 実施例の千鳥変換回路のメモリ構成を説明する図 実施例の面発光素子アレイチップの回路を説明する図 実施例のシフトサイリスタのゲート電位の分布状態を説明する図 実施例の面発光素子アレイチップの駆動信号波形を示す図 実施例の面発光サイリスタの断面を示す図

以下、図面を参照して本発明の実施形態を詳細に説明する。

［画像形成装置の構成］
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。

作像部１０３は、無端の搬送ベルト１１１の回転方向（反時計回り方向）に沿って、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた、４連の画像形成ステーションを備える。４つの画像形成ステーションは同じ構成を有し、各画像形成ステーションは、矢印方向（時計回り方向）に回転する感光体である感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８を備えている。なお、感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８の添え字ａ、ｂ、ｃ、ｄは、それぞれ画像形成ステーションのブラック（Ｋ）イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）に対応する構成であることを示す。なお、以下では、特定の感光ドラム等を指す場合を除き、符号の添え字を省略することとする。

作像部１０３では、感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光手段である露光ヘッド１０６は、配列されたＬＥＤアレイを画像データに応じて発光し、ＬＥＤアレイのチップ面で発光した光を、ロッドレンズアレイによって感光ドラム１０２上（感光体上）に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、記録紙を搬送する搬送ベルト１１１上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（Ｃ）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各画像形成ステーションで、画像形成動作が実行される。

図１に示す画像形成装置は、記録紙を給紙するユニットとして、給紙／搬送部１０５が有する本体内給紙ユニット１０９ａ、１０９ｂ、大容量の給紙ユニットである外部給紙ユニット１０９ｃ、及び手差し給紙ユニット１０９ｄを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、搬送ベルト１１１に記録紙を搬送する。搬送ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出ローラ１１２により画像形成装置の外部に排出される。

ブラック（Ｋ）の画像形成ステーションの記録紙搬送方向の下流側には、搬送ベルト１１１に対向する位置に、検知手段である光学センサ１１３が配置されている。光学センサ１１３は、各画像形成ステーション間のトナー像の色ずれ量を導出するため、搬送ベルト１１１上に形成されたテスト画像の位置検出を行う。光学センサ１１３により導出された色ずれ量は、後述する制御基板４１５（図４参照）に通知され、記録紙上に色ずれのないフルカラートナー像が転写されるように、各色の画像位置が補正される。また、プリンタ制御部（不図示）は、複合機（ＭＦＰ）全体を制御するＭＦＰ制御部（不図示）からの指示に応じて、上述したスキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５等を制御しながら、画像形成動作を実行する。

ここでは、電子写真方式の画像形成装置の例として、搬送ベルト１１１上の記録紙に各画像形成ステーションの感光ドラム１０２に形成されたトナー像を直接転写する方式の画像形成装置について説明した。本発明は、このような感光ドラム１０２上のトナー像を直接、記録紙に転写する方式のプリンタに限定されるものではない。例えば、感光ドラム１０２上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像を記録紙に転写する二次転写部を備える画像形成装置についても、本発明は適用することができる。

［露光ヘッドの構成］
次に、感光ドラム１０２に露光を行う露光部である露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。

図２（ｂ）に示すように、露光ヘッド１０６は、駆動基板２０２と、駆動基板２０２に実装された面発光素子アレイ素子群２０１と、ロッドレンズアレイ２０３と、ハウジング２０４から構成されている。ハウジング２０４には、ロッドレンズアレイ２０３と駆動基板２０２が取り付けられる。ロッドレンズアレイ２０３は、面発光素子アレイ素子群２０１からの光束を感光ドラム１０２上に集光させる。工場では、露光ヘッド１０６単体で組立て調整作業が行われ、各スポットのピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、及びロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との間の距離が、所定の間隔となるように組立て調整が行われる。これにより、面発光素子アレイ素子群２０１からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時においては、ロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との距離が所定の値となるように、ロッドレンズアレイ２０３の取付け位置の調整が行われる。また、工場での光量調整時においては、面発光素子アレイ素子群２０１の各発光素子を順次発光させていき、ロッドレンズアレイ２０３を介して感光ドラム１０２上に集光させた光が所定光量になるように、各発光素子の駆動電流の調整が行われる。

［面発光素子アレイ素子群の構成］
図３は、面発光素子アレイ素子群２０１を説明する図である。図３（ａ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面の構成を示す模式図であり、図３（ｂ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。

図３（ａ）に示すように、駆動基板２０２に実装された面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップ１～２９が、駆動基板２０２の長手方向に沿って、千鳥状に２列に配置された構成を有している。なお、図３（ａ）において、上下方向は第１の方向である副走査方向（感光ドラム１０２の回転方向）を示し、水平方向は、副走査方向と直交する第２の方向である主走査方向を示す。各々の面発光素子アレイチップの内部には、計５１６個の発光点を有する面発光素子アレイチップの各素子が、面発光素子アレイチップの長手方向に所定の解像度ピッチで配列されている。本実施例では、面発光素子アレイチップの各素子のピッチは、第１の解像度である１２００ｄｐｉの解像度のピッチである略２１．１６μｍ（≒２．５４ｃｍ／１２００ドット）となっている。その結果、１つの面発光素子アレイチップ内における５１６個の発光点の端から端までの間隔は、約１０．９ｍｍ（≒２１．１６μｍ×５１６）である。面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップから構成されている。面発光素子アレイ素子群２０１における露光可能な発光素子数は１４，９６４素子（＝５１６素子×２９チップ）となり、約３１６ｍｍ（≒約１０．９ｍｍ×２９チップ）の主走査方向の画像幅に対応した画像形成が可能となる。

図３（ｃ）は、長手方向に２列に配置された面発光素子アレイチップのチップ間の境界部の様子を示す図であり、水平方向は、図３（ａ）の面発光素子アレイ素子群２０１の長手方向である。図３（ｃ）に示すように、面発光素子アレイチップの端部には、制御信号が入力されるワイヤボンディングパッドが配置されており、ワイヤボンディングパッドから入力された信号により、転送部及び発光素子が駆動される。また、面発光素子アレイチップは、複数の発光素子を有している。面発光素子アレイチップ間の境界部においても、発光素子の長手方向のピッチ（２つの発光素子の中心点と中心点の間隔）は、１２００ｄｐｉの解像度のピッチである略２１．１６μｍとなっている。また、上下２列に並んだ面発光素子アレイチップは、上側が偶数番目の面発光素子アレイチップを示し、下側が奇数番目の面発光素子アレイチップを示している。そして、上下の面発光素子アレイチップの発光点の間隔（図中、矢印Ｓで示す）が約８４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分の各解像度の整数倍の距離）となるように配置されている。また、奇数番目の面発光素子アレイチップと、偶数番目の面発光素子アレイチップとは、上下方向が逆になるように、面発光素子の並び方を１８０度変えて実装されている。そのため、面発光素子アレイ素子群２０１の各面発光素子アレイチップを発光させる際、奇数番目の面発光素子アレイチップは、主走査方向上流側から発光され、偶数番目の面発光素子アレイチップは、主走査方向下流側から発光される。そのため、面発光素子アレイチップへの発光データは、図３（ｃ）に示す方向に転送される。詳細については後述する。

また、図３（ｂ）に示すように、面発光素子アレイ素子群２０１が実装された面とは反対側の駆動基板２０２の面には、駆動部３０３ａ、３０３ｂ、サーミスタ４２０、メモリ４２１、及びコネクタ３０５が実装されている。コネクタ３０５の両側に配置された駆動部３０３ａ、３０３ｂは、それぞれ面発光素子アレイチップ１～１５、面発光素子アレイチップ１６～２９を駆動するドライブＩＣである。温度検知手段であるサーミスタ４２０は、駆動基板２０２上（基板上）の温度を検知する。記憶部であるメモリ４２１は、各面発光素子アレイチップ１～２９が駆動基板２０２上にどのように配置されているかという配置情報を保存している。駆動部３０３ａ、３０３ｂは、それぞれパターン３０４ａ、３０４ｂを介して、コネクタ３０５と接続されている。コネクタ３０５には、後述する制御基板４１５（図４参照）からの駆動部３０３ａ、３０３ｂ、メモリ４２１を制御する信号線、電源電圧、グランド線が接続されており、駆動部３０３ａ、３０３ｂと接続される。また、駆動部３０３ａ、３０３ｂからは、それぞれ面発光素子アレイ素子群２０１を駆動するための配線が駆動基板２０２の内層を通り、面発光素子アレイチップ１～１５、面発光素子アレイチップ１６～２９に接続されている。

［制御基板、露光ヘッドの制御構成］
図４は、画像データを処理し、露光ヘッド１０６に出力する制御基板４１５と、制御基板４１５から入力された画像データに基づいて、感光ドラム１０２を露光する駆動基板２０２の制御ブロック図である。駆動基板２０２については、図４に示す駆動部３０３ａにより制御される面発光素子アレイチップ１～１５について説明する。なお、駆動部３０３ｂ（図４には不図示）により制御される面発光素子アレイチップ１６～２９も、駆動部３０３ａにより制御される面発光素子アレイチップ１～１５と同様の動作を行う。また、説明を簡便にするために、ここでは１つの色の画像処理について説明するが、本実施例の画像形成装置では、同様の処理を４色同時に並列処理される。図４に示す制御基板４１５は、露光ヘッド１０６を制御する信号を送信するためのコネクタ４１６を有している。コネクタ４１６からは、露光ヘッド１０６のコネクタ３０５に接続された信号線４１７、４１８を介して、それぞれ画像データ、制御基板４１５のＣＰＵ４００からの制御信号が送信される。

［制御基板の構成］
制御基板４１５では、制御部であるＣＰＵ４００により、主に画像データに対する処理と、面発光素子アレイチップ１～２９の配置に対する処理が行われる。制御基板４１５は、周波数変換部４０２、主走査倍率補正部４０４、千鳥変換部４０６、データ送信部４０８の機能ブロックから構成されている。以下、制御基板４１５での画像データが処理される順に、各機能ブロックでの処理について説明する。

（周波数変換回路）
周波数変換部４０２は、画像形成装置のコントローラ４０１から送信された画像データを周波数変換することによって転送速度を変換する。すなわち、周波数変換部４０２は、コントローラ４０１から送信される入力画像データをメモリ４０３に書き込み、ＣＰＵ４００から指示された周波数でメモリ４０３から読み出すことにより、画像データの転送速度の変換を行う。具体的には、周波数変換部４０２は、コントローラ４０１から解像度に応じた周波数で送信された入力データをメモリ４０３に格納する。次に、周波数変換部４０２は、ＣＰＵ４００から指示された解像度となる周波数でメモリ４０３から格納された入力画像データを読み出すディザリング処理を行い、周波数変換された画像データを生成する。本実施例では、周波数変換部４０２はコントローラ４０１から送信された１２００ｄｐｉの解像度の入力画像データを２４００ｄｐｉの解像度となるように、同じ入力画像データを２度読み出すことにより解像度を２倍にするディザリング処理を行うものとする。その結果、周波数変換部４０２が生成する画像データは、２４００ｄｐｉ相当の画素データであり、変換された解像度に合わせて画像データの転送速度も変更される。本実施例の２４００ｄｐｉ相当の画素データは１ビットであるものとするが、複数ビットで１画素を表現しても良い。周波数変換部４０２が生成する画素データは、副走査方向（感光ドラム１０２の回転方向でもあり、記録紙の搬送方向でもある）の２４００ｄｐｉ相当のラインに対応するラインデータである。そして、周波数変換部４０２は、解像度が２４００ｄｐｉ相当の各画素に対応する画素データを当該画素の主走査方向（露光ヘッド１０６の長手方向）における位置と関連付けて生成される。なお、本実施例では、周波数変換を行うためにメモリ４０３を使用しているが、変換速度の割合に応じて、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ：先入れ先出し）メモリを用いてもよい。

（主走査倍率補正部）
次に、補正手段である周波数変換部４０２によって周波数変換（解像度変換）された画像データは、後段の主走査倍率補正部４０４に入力される。主走査倍率補正部４０４では、入力された画像データのフィルタ処理を行い、画像データの解像度を２４００ｄｐｉから１２００ｄｐｉに変換し、続いて、露光ヘッド１０６に搭載されているサーミスタ４２０の温度情報に基づき、主走査倍率補正を行う。

（フィルタ処理）
主走査倍率補正部４０４は、入力された負画像データの主走査方向の解像度を２４００ｄｐｉから１２００ｄｐｉに変換するフィルタ処理を行い、フィルタ処理後の画像データをラインメモリ４０５に格納する。本実施例では、画像データに対し、主走査方向のフィルタ処理による補間処理を行う。図５（ａ）は、主走査倍率補正部４０４でのフィルタ処理の様子を説明する図である。図５（ａ）において、Ｄ１～Ｄ９は、面発光素子アレイチップの画像データ（２４００ｄｐｉの入力データ）を示す。ここで、画像データＤ１～Ｄ８は、該当の面発光素子アレイチップの画像データであり、画像データＤ９は、隣接する面発光素子アレイチップの最端部の画素データである。Ｄ１’～Ｄ４’は、フィルタ処理を行った後の画像データ（１２００ｄｐｉの出力データ）を示している。出力データの解像度（１２００ｄｐｉ）は、入力データの解像度（２４００ｄｐｉ）の２分の１であり、各画素の画像データの算出式は、以下の（式１）で表される。
Ｄｎ’＝Ｄ（２×ｎ－１）×Ｋ２＋Ｄ（２×ｎ）×Ｋ１＋Ｄ（２×ｎ＋１）×Ｋ２・・・（式１）

ここで、画素位置ｎの値は、ｎ＝１～１４，９６４である。ｎ＝１４９６４時の最端部データＤ（２９９２９（＝１４９６４×２＋１））は、隣接する面発光素子アレイチップがないため、例えば白（０）として処理されることとする。第１の係数であるＫ１は、出力データと、主走査方向の同じ座標位置となる入力データに対する重み係数である。第２の係数であるＫ２は、出力データに対して主走査方向に２分の１画素分ずれた座標の入力データに対する重み係数である。本実施例では、Ｋ１＝０．５、Ｋ２＝０．２５の値で補間演算（フィルタ処理）を行うこととしているが、本実施例と異なる重み係数を用いてもよい。本実施例では、重み係数Ｋ２を０より大きい値とすることで、出力データの解像度（１２００ｄｐｉ）よりも高い解像度（２４００ｄｐｉ）で生成された画像データの情報を出力データに反映することができる。具体的には、前段までの処理は、主走査方向の画像位置移動を２４００ｄｐｉで行い、その後に主走査倍率補正部４０４で画像データの解像度を１２００ｄｐｉに変換する。これにより、２４００ｄｐｉ単位での画像移動精度を維持した状態で、１２００ｄｐｉの画像を生成することが可能となる。

また、フィルタ処理を行う際に、面発光素子アレイチップの端部の画素の処理を行う場合、隣接する面発光素子アレイチップの画素データがないと、画像が欠落し画像不良を発生させる。そのため、最端部の画素データの処理を行う場合には、隣接する面発光素子アレイチップの端部側の画素データを加えて処理を行い、画像の欠落のないフィルタ処理を行うものとする。

図５（ｂ）は、フィルタ処理による画像データの変化について説明する図である。図５（ｂ）の左側の図は、周波数変換部４０２でディザリング処理をした後の２４００ｄｐｉの画像データを示す図であり、画像データは黒・白の２階調で示している。また、縦軸は副走査方向を示し、横軸は主走査方向を示し、１、２～８は、面発光素子アレイチップ中の発光素子の２４００ｄｐｉでの配列順番を示す。図５（ｂ）の右側の図は、左側の図の画像に対して、フィルタ処理により、主走査方向の画像データを２４００ｄｐｉから１２００ｄｐｉに解像度変換した後の画像データを示している。なお、横軸方向の１’、２’、３’、４’は、１２００ｄｐｉに解像度変換した後の面発光素子アレイチップの発光素子の配列順番を示す。また、図８（ｃ）の解像度変換後の各画素（１２００ｄｐｉ）の主走査方向の大きさは、図８（ｂ）に示す１画素（２４００ｄｐｉ）の２倍の大きさとなる。図中、黒部分の濃度値を１００％、白部分（図中に表示されていない枠部も含む）の濃度値を０％とすると、各画素の濃度値を上述した（式１）より算出すると、濃度値は０％、２５％、５０％、７５％、１００％の５つの値で表現される。解像度変換後の１画素の階調数を３ｂｉｔ以上で処理することで、濃度段差が生じない滑らかな処理が可能となる。

例えば、図５（ｂ）の右側の図の上から３行目の画素１’の濃度値は、（式１）と図５（ｂ）の左側の図における画素の濃度を用いて、次のように算出される。すなわち、画素１’の濃度値＝画素１の濃度（０）×Ｋ２（０．２５）＋画素２の濃度（１）×Ｋ１（０．５）＋画素３の濃度（１）×Ｋ２（０．２５）＝０．７５（７５％）となる。図５（ｂ）の右側の図では、濃度値７５％をハッチングにより表現している。同様に、図５（ｂ）の右側の図の上から３行目の画素２’の濃度値は、（式１）と図５（ｂ）の左側の図における画素の濃度を用いて、次のようになる。すなわち、画素２’の濃度値＝画素３の濃度（１）×Ｋ２（０．２５）＋画素４の濃度（１）×Ｋ１（０．５）＋画素５の濃度（１）×Ｋ２（０．２５）＝１（１００％）となる。また、図５（ｂ）の右側の図の上から３行目の画素４’の濃度値は、（式１）と図５（ｂ）の左側の図における画素の濃度を用いて、次のようになる。すなわち、画素２’の濃度値＝画素７の濃度（０）×Ｋ２（０．２５）＋画素８の濃度（１）×Ｋ１（０．５）＋隣接する画素１の濃度（０）×Ｋ２（０．２５）＝０（０％）となる。

ここでは、一例として主走査方向３画素のフィルタ処理を行う例について説明したが、主走査倍率補正部４０４は、ラインメモリ４０５を有しているため、例えば主走査方向３画素・副走査方向３画素の３ｘ３のフィルタ処理を行ってもよい。

（主走査倍率補正）
続いて、露光ヘッド１０６に搭載されているサーミスタ４２０の温度情報に基づき、主走査方向の画像データの削除を行う主走査倍率補正について説明する。前述したように、面発光素子アレイチップは、多数の発光部を有し、発光時の発熱量は大きなものとなる。そのため、発熱量の影響により、面発光素子アレイチップが実装される駆動基板２０２の熱膨張を招き、駆動基板２０２の主走査方向の長さが長くなり、感光ドラム１０２へ書き込む画像の幅も長くなるため、画素を削除することが必要となる。そのため、主走査倍率補正部４０４では、駆動基板２０２に設けられたサーミスタ４２０の温度に基づいて、駆動基板２０２の主走査方向の延び（長さ変動量）に応じて画像幅を補正する。

表１は、サーミスタ４２０から取得した温度（℃）と、画像幅を修正する主走査補正倍率（％）を対応付けたテーブルである。本実施例の面発光素子アレイ素子群２０１における露光可能な発光素子数は１４，９６４素子であり、約３１６ｍｍ（≒約１０．９ｍｍ×２９チップ）の主走査方向の画像幅に対応可能である。例えば、表１よりサーミスタ取得温度が３０℃のときの主走査補正倍率は、０．００９５２３８％である。面発光素子アレイ素子群２０１の主走査方向の長さ約３１６ｍｍに、この主走査補正倍率０．００９５２３８％を乗ずると、約３０μｍとなる。１２００ｄｐｉの解像度のピッチが略２１．１６μｍなので、サーミスタ取得温度が３０℃のときには、画像データのうち、１画素分の画像データを削除する必要が生じることになる。

ＣＰＵ４００は、露光ヘッド１０６に搭載されているサーミスタ４２０より温度情報を取得する。ＣＰＵ４００は、表１に示したサーミスタ４２０から取得した温度（℃）と、画像幅を修正する主走査補正倍率（％）を対応付けたテーブルを有しており、取得したサーミスタ４２０の温度情報に基づいて、主走査補正倍率を取得する。そして、ＣＰＵ４００は、取得した主走査補正倍率に基づいて削除する画像データの数を決定し、削除する画像データの画素位置を主走査倍率補正部４０４に指示する。主走査倍率補正部４０４は、削除する画像データの画素位置に応じて、ラインメモリ４０５に格納された画像データのシフト処理を行い、画像データの削除を行う。

なお、ここでは、サーミスタの温度情報に対応した主走査補正倍率に基づく画像データの削除処理について説明した。例えば、面発光素子アレイ素子群２０１の発光素子における発光回数（ビデオカウント）に基づいて予測される露光ヘッド１０６の温度に応じて、画像データの削除処理を行う方法でもよい。ＣＰＵ４００は、予め面発光素子アレイ素子群２０１の全発光素子における発光回数をカウントした積算値と、積算値に対応する露光ヘッド１０６の温度と、露光ヘッド１０６の温度に対応する主走査補正倍率を対応付けたテーブルを有している。そして、ＣＰＵ４００は、画像データのうちの発光を行う画像データを積算加算する処理を行い、テーブルより積算値に対応した主走査補正倍率の情報を取得して、取得した主走査補正倍率に基づいて画像データの削除処理を行うようにしてもよい。

（千鳥変換部）
変換手段である主走査倍率補正部４０４により主走査倍率を補正された画像データは、千鳥変換部４０６に入力される。各面発光素子アレイチップ１～２９は、図３（ａ）で示したように、チップ毎に副走査方向に交互に、千鳥状に配置されている。メモリ４２１には、各面発光素子アレイチップ１～２９が駆動基板２０２上にどのように配置されているかを示す配置情報（実装位置情報）が保存されている。

例えば、メモリ４２１には発光素子アレイチップ１に対して発光素子アレイチップ２～２９毎に副走査方向における実装位置に関する情報が記憶されている。上述した通り、設計称呼上、奇数番目の発光素子アレイチップ（１、３、・・・２９）は、それぞれが備える発光素子が主走査方向に一列に並ぶように基板２０２に実装される。また、設計称呼上、偶数番目の発光素子アレイチップ（２、４、・・・２８）は、それぞれが備える発光素子が主走査方向に一列に並ぶようには基板２０２に実装される。また、偶数番目の発光素子アレイチップは奇数番目の発光素子アレイチップに対して１２００ｄｐｉ相当で４画素ずらして配置されている。メモリ４２１には、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップの実装位置の差分に関する情報を記憶する。差分に関する情報とは、一例として１２００ｄｐｉ相当で４画素のずれていることを示すデータや８４μｍ（≒２１．１６μｍ×４）ずれていることを示すデータが挙げられる。また、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップの相対的な発光タイミング差を示すデータであっても良い。この場合、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップが感光ドラムの回転方向においてどちらが上流側に配置されているかにより、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップを遅延させて発光させるかが決まる。そのため、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップが感光ドラムの回転方向においてどちらが上流側に配置されているかを示すデータを合わせてメモリ４２１が記憶していても良い。

別の例としては、メモリ４２１には基準となる発光素子アレイチップ１に対する各発光素子アレイチップの副走査方向におけるずれ量に関する情報を記憶していても良い。すなわち、発光素子アレイチップ１に対して発光素子アレイチップ２～２９が副走査方向においてどの程度ずれているかを工場における測定装置によって実測し、その結果に基づく配置情報をメモリ４２１が記憶していても良い。この場合、奇数番目の発光素子アレイチップ（３、５、・・・２９）に関して、発光素子アレイチップ１に対して実装誤差Ｄに関連する配置情報がメモリ４２１に記憶されることになる。また、偶数番目の発光素子アレイチップ（２、４、・・・２８）に関して、発光素子アレイチップ１に対して８４μｍ＋実装誤差Ｄに関連する配置情報がメモリ４２１に記憶されることになる。

ＣＰＵ４００は、メモリ４２１から配置情報を読み出し、配置情報に基づいて、画像データを各面発光素子アレイチップに対応したメモリに振り分けて、格納する。ここでは、副走査方向に面発光素子アレイチップが配置されているため、画像データを保持するためのメモリ４０７が千鳥変換部４０６に接続されている。

図６は、上述した主走査倍率補正部４０４、及び千鳥変換部４０６の処理を説明する図である。図６（ａ）は、各面発光素子アレイチップの主走査方向、副走査方向の位置関係を示す図であり、図６では、面発光素子アレイチップ１～４を示している。なお、ここでは、面発光素子アレイチップ１～４は、それぞれ１６画素分の発光素子を有しているものとする。図６（ａ）に示すように、画像データの副走査方向の解像度が２４００ｄｐｉであるため、面発光素子アレイチップ１～４は、交互に副走査方向に８ライン分離れた位置に千鳥状に配置されている。

図６（ｂ）、（ｃ）は、上述した主走査倍率補正部４０４の処理を説明する図である。図６（ｂ）は、主走査倍率補正部４０４におけるフィルタ処理後のラインメモリ４０５に格納された画像データを示した図である。縦軸方向のラインは、副走査方向のライン番号を示している。図中、黒塗り部分のボックスは、濃度が１００％の画像データを示している。図６（ｂ）において、破線で囲まれた主走査方向の位置が同じで、副走査方向に並んでいるボックスが、主走査倍率補正により、削除される画像データ列を示している。図６（ｃ）は、主走査倍率補正処理が行われた後のラインメモリ４０５に格納された画像データを示した図である。図６（ｃ）では、図６（ｂ）に示す画像データのうち、削除される画像データの主走査方向の下流側の画像データが１画素分、主走査方向上流側にシフトすることにより、主走査倍率補正処理が行われている。

図６（ｄ）は、図６（ｃ）の画像データを、メモリ４２１に格納されている各面発光素子アレイチップ１～２９の配置情報に基づいて、主走査方向、副走査方向に並べなおした図である。各面発光素子アレイチップ１～２９の内、奇数番目の面発光素子アレイチップと偶数番目の面発光素子アレイチップとは、副走査方向において８ライン（解像度が２４００ｄｐｉの場合）離れている。そして、各画像データは、各面発光素子アレイチップに対応したメモリ４０７に振り分けられ、格納される。

以上説明したように、本実施例では、画像データについて主走査倍率補正処理を行った後、画像データは該当する面発光素子アレイチップに対応したメモリ４０７に振り分けられる。従来技術では、画像データを一旦、面発光素子アレイチップに対応したメモリに振り分けられた後、画像データのシフトを行うことにより画像データを削除する主走査倍率補正処理が行われる。そのため、面発光素子アレイチップに対応したメモリ間で、画像データのシフトが行われるため、画像データのシフトを行うための複雑な機構（回路構成）が必要となり、コストアップとなる。一方、本実施例では、画像データを該当する面発光素子アレイチップに対応したメモリ４０７に振り分ける前に、画像データをメモリ上でシフト処理する主走査倍率補正処理を行っている。そのため、画像データを該当する面発光素子アレイチップに対応したメモリ４０７に振り分けた後に、面発光素子アレイチップに対応したメモリ間で画像データのシフトを行う必要がなく、簡易な回路構成とすることができる。

図７は、画像データが格納されるメモリ４０７の構成を説明する図である。メモリ４０７には、主走査倍率補正部４０４から入力された画像データが書き込まれ、露光ヘッド１０６の駆動基板２０２に実装された駆動部３０３ａに画像データを送信するために、データ送信部４０８に出力される。メモリ４０７は、奇数番目の面発光素子アレイチップに送信するための画像データが格納されるメモリで構成されるＦＩＦＯ群と、偶数番目の面発光素子アレイチップに送信するための画像データが格納されるメモリで構成されるＬＩＦＯ群から構成されている。なお、ＬＩＦＯは、Ｌａｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔの略で、ＬＩＦＯ群は後入れ先出し方式のメモリである。ＦＩＦＯ群のメモリでは、各面発光素子アレイチップ対応のメモリに格納された画像データは、主走査方向の上流側に位置する画像データから順にデータ送信部４０８に出力される。一方、偶数番目の面発光素子アレイチップ対応のメモリが収容されたＬＩＦＯ群では、画像データの出力は、次のように行われる。すなわち、各面発光素子アレイチップ対応のメモリに格納された画像データは、主走査方向の下流側に位置する画像データから順にデータ送信部４０８に出力される。これは、図３（ｃ）で説明したように、偶数番目の面発光素子アレイチップは、奇数番目の面発光素子アレイチップとは、逆方向に実装されていることにより、画像データの転送方向が奇数番目の面発光素子アレイチップとは逆にするためである。

図３（ｃ）で説明したように、奇数番目の面発光素子アレイチップと偶数番目の面発光素子アレイチップの配置は、点灯される発光素子の並び方が１８０°違う。そのため、奇数番目の面発光素子アレイチップに転送する画像データの搬送方向を順方向とする。すると、偶数番目の面発光素子アレイチップに転送する発光データの転送方向は、逆方向にして、発光素子の発光順序を奇数番目の面発光素子アレイチップの発光素子とは、逆にする必要がある。そのため、千鳥変換部４０６のメモリ４０７では、偶数番目の面発光素子アレイチップに対応したメモリでは、画像データの送信順序を反転させる構成が必要となるため、ＬＩＦＯ群を使用している。画像データ（ラインデータ）は、主走査倍率補正部４０４より、順方向（主走査方向の上流側から下流側の方向）で入力される。奇数番目の面発光素子アレイチップに対応したＦＩＦＯ群のメモリは、入力された画像データを順序を入れ替えずにデータ送信部４０８に出力する。例えば、主走査倍率補正部４０４より、画像データ（「１１００００」）が入力された場合には、データ送信部４０８に「１１００００」の順に出力される。一方、偶数番目の面発光素子アレイチップに対応したＬＩＦＯ群のメモリは、入力された画像データの順序を入れ替えてデータ送信部４０８に出力する。例えば、主走査倍率補正部４０４より、画像データ（「１１００００」）が入力された場合には、データ送信部４０８に「００００１１」の順に出力される。

なお、メモリ４０７は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリ素子で構成してもよいし、フリップフロップ回路で構成してもよい。また、制御基板４１５外部に設けられた記憶装置等を用いてもよい。

（データ送信部）
千鳥変換部４０６により千鳥変換処理された画像データは、データ送信部４０８にてコネクタ４１６及び３０５を介して露光ヘッド１０６の駆動基板２０２に転送される。詳細には、画像データは、制御基板４１５側のコネクタ４１６から、信号線４１７を介し、露光ヘッド１０６側の駆動基板２０２のコネクタ３０５に入力される。また、ＣＰＵ４００からの通信信号は、制御基板４１５側のコネクタ４１６から、信号線４１８を介し、露光ヘッド１０６側の駆動基板２０２のコネクタ３０５に入力される。

［露光ヘッドの駆動部］
（データ受信部）
次に、露光ヘッド１０６の駆動基板２０２に実装された駆動部３０３ａ内部の処理について説明する。駆動部３０３ａは、データ受信部４１０、ＰＷＭ信号生成部４１１、タイミング制御部４１２、制御信号生成部４１３、駆動電圧生成部４１４の機能ブロックから構成されている。以下、駆動部３０３ａでの画像データが処理される順に各機能ブロックの処理について説明する。なお、制御基板４１５の千鳥変換部４０６では、２９個の面発光素子アレイチップ毎に画像データの配列を行い、以降の処理ブロックは、２９チップに格納された各画像データを並列に処理する構成となっている。駆動部３０３ａでは、面発光素子アレイチップ１～１５に対応した画像データを受信し、面発光素子アレイチップ毎に並列に処理可能な回路を有するものとする。

（データ受信部）
データ受信部４１０は、制御基板４１５のデータ送信部４０８から送信された信号を受信する。ここで、データ受信部４１０、データ送信部４０８は、Ｌｉｎｅ同期信号に同期して副走査方向のライン単位で、画像データを送受信するものとする。

（ＰＷＭ信号生成部、タイミング制御部、制御信号生成部、駆動電圧生成部）
続くＰＷＭ信号生成部４１１では、画素毎のデータ値に応じて面発光素子アレイチップが１画素区間内で発光する発光時間に対応したパルス幅信号（以下、ＰＷＭ信号という）を生成する。ＰＷＭ信号を出力するタイミングは、タイミング制御部４１２により制御される。タイミング制御部４１２は、データ受信部４１０から抽出したＬｉｎｅ同期信号より、各画素の画素区間に対応した同期信号を生成し、ＰＷＭ信号生成部４１１に出力する。駆動電圧生成部４１４は、ＰＷＭ信号に同期して、面発光素子アレイチップを駆動する駆動電圧を生成する。なお、駆動電圧生成部４１４は、ＣＰＵ４００によって所定の光量となるように出力信号の電圧レベルを５Ｖ中心に調整可能な構成とする。本実施例では、各面発光素子アレイチップは、同時に４つの発光素子を独立して駆動できる構成となっている。駆動電圧生成部４１４は、面発光素子アレイチップ毎に駆動信号４ライン、露光ヘッド１０６全体では、千鳥状構成の１ライン（１５チップ）×４＝６０ラインに駆動信号を供給する。各面発光素子アレイチップに供給される駆動信号は、ΦＷ１～ΦＷ４とする（図８参照）。一方、後述するシフトサイリスタ（図８参照）の動作により、順次、面発光素子チップアレイが駆動される。制御信号生成部４１３は、タイミング制御部４１２で生成された画素区間に対応する同期信号より、画素毎にシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する（図８参照）。

［ＳＬＥＤ回路の説明］
図８は、本実施例の自己走査型発光素子（Ｓｅｌｆ－Ｓｃａｎｎｉｎｇ ＬＥＤ：ＳＬＥＤ）チップアレイの一部分を抜き出した等価回路である。図８において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは、対応するシフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートを表している。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１～ΦＷ４は発光サイリスタＬの点灯信号ラインであり、それぞれ抵抗ＲＷ１～ＲＷ４と接続されている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図８に示すように、１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３～Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ－３～Ｌ４ｎが点灯可能な構成となっている。

［ＳＬＥＤ回路の動作］
次に、図８に示すＳＬＥＤ回路の動作について説明する。なお、図８の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２、及び点灯信号ラインΦＷ１～ΦＷ４に入力される電圧も、同じく５Ｖとする。図８において、シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本実施例では、結合ダイオードＤｎの拡散電位は約１．５Ｖであるので、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図８の共通ゲートＧｎよりも左側）の共通ゲートＧｎ－１の電位については、結合ダイオードＤｎ－１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。

図９（ａ）は、上述したシフトサイリスタＴｎがオン状態のときの各発光サイリスタＬｎの共通ゲートＧｎのゲート電位の分布を示す図であり、共通ゲートＧｎ－１、Ｇｎ、Ｇｎ＋１・・・は、図８中の発光サイリスタＬの共通ゲートを指している。また、図９（ａ）の縦軸は、ゲート電位を示す。各シフトサイリスタＴｎがオンするために必要な電圧（以下、しきい値電圧と表記）は、各々の発光サイリスタＬｎの共通ゲートＧｎのゲート電位に拡散電位（１．５Ｖ）を加えたものと、略同じ電位である。シフトサイリスタＴｎがオンしているとき、同じシフトサイリスタＴｎの転送ラインΦ２のラインに接続されているシフトサイリスタの中で、共通ゲートのゲート電位が最も低いのはシフトサイリスタＴｎ＋２である。シフトサイリスタＴｎ＋２に接続されている発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）（図９（ａ））である。したがって、シフトサイリスタＴｎ＋２のしきい値電圧は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。しかしながら、シフトサイリスタＴｎがオンしているため、転送ラインΦ２の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴｎ＋２のしきい値電圧より低いために、シフトサイリスタＴｎ＋２はオンすることができない。同じ転送ラインΦ２に接続されている他のシフトサイリスタは、シフトサイリスタＴｎ＋２よりもしきい値電圧が高いため、同様にオンすることができず、シフトサイリスタＴｎのみがオン状態を保つことができる。

また、転送ラインΦ１に接続されているシフトサイリスタについては、しきい値電圧が最も低い状態であるシフトサイリスタＴｎ＋１のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）である。そして、次にしきい値電圧の低いシフトサイリスタＴｎ＋３（図８では不図示）は６．２Ｖ（＝４．７Ｖ＋１．５Ｖ）である。この状態で、転送ラインΦ１に５Ｖが入力されると、シフトサイリスタＴｎ＋１のみがオン状態に遷移できる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１が同時にオンした状態である。そのため、シフトサイリスタＴｎ＋１から図８の回路図中、右側に設けられたシフトサイリスタＴｎ＋２、Ｔｎ＋３等のゲート電位は、各々、拡散電位（１．５Ｖ）分、引き下げられる。ただし、ゲートラインＶＧＫの電圧が５Ｖであり、発光サイリスタＬの共通ゲートの電圧はゲートラインＶＧＫの電圧で制限されるため、シフトサイリスタＴｎ＋５より右側のゲート電位は５Ｖとなる。図９（ｂ）は、このときの各共通ゲートＧｎ－１～Ｇｎ＋４のゲート電圧分布を示す図であり、縦軸はゲート電位を示す。この状態で、転送ラインΦ２の電位を０Ｖに下げると、シフトサイリスタＴｎがオフし、シフトサイリスタＴｎの共通ゲートＧｎの電位がＶＧＫ電位まで上昇する。図９（ｃ）は、このときのゲート電圧分布を示す図であり、縦軸はゲート電位を示す。こうして、シフトサイリスタＴｎからシフトサイリスタＴｎ＋１へのオン状態の転送が完了する。

［発光サイリスタの発光動作］
次に、発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしているとき、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタのゲートはシフトサイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。したがって、各々の発光サイリスタのしきい値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であり、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４から、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎは点灯可能である。したがって、シフトサイリスタＴｎがオンしているときに、点灯信号ラインΦＷ１～ΦＷ４に点灯信号を入力することにより、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。このとき、シフトサイリスタＴｎの隣のシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１～４ｎ＋４のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。点灯信号ラインΦＷ１～ΦＷ４から入力される点灯信号は５Ｖであるので、発光サイリスタＬ４ｎ－３～４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ－３～Ｌ４ｎまでの方がしきい値電圧が低いため、点灯信号ラインΦＷ１～ΦＷ４から点灯信号が入力された場合には、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ４ｎ－３～Ｌ４ｎがオンすると、接続されている点灯信号ラインΦＷ１～ΦＷ４が約１．５Ｖ（拡散電位）に引き下げられる。そのため、点灯信号ラインΦＷ１～ΦＷ４の電位が、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４のしきい値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４はオンすることができない。このように、１個のシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時点灯させることができる。

図１０は、図８に示すＳＬＥＤ回路の駆動信号のタイミングチャートである。図１０では、上から順に、ゲートラインＶＧＫ、スタートパルスラインΦｓ、奇数番目、偶数番目のシフトサイリスタの転送ラインΦ１、Φ２、発光サイリスタの点灯信号ラインΦＷ１～ΦＷ４の駆動信号の電圧波形を表している。なお、各駆動信号は、オン時の電圧は５Ｖ、オフ時の電圧は０Ｖである。また、図１０の横軸は時間を示す。また、Ｔｃは、クロック信号Φ１の周期を示し、Ｔｃ／２は、周期Ｔｃの半分（＝１／２）の周期を示す。

ゲートラインＶＧＫには常に５Ｖが供給される。また、奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて入力され、スタートパルスラインの信号Φｓは５Ｖが供給されている。奇数番目のシフトサイリスタ用のクロック信号Φ１が最初に５Ｖになる少し前に、ゲートラインＶＧＫに電位差をつけるために、スタートパルスラインの信号Φｓは０Ｖに落とされる。これにより、最初のシフトサイリスタＴｎ－１のゲート電位が５Ｖから１．７Ｖに引き込まれ、しきい値電圧が３．２Ｖになって、転送ラインΦ１による信号でオンできる状態になる。転送ラインΦ１に５Ｖが印加され、最初のシフトサイリスタＴｎ－１がオン状態に遷移してから少し遅れて、スタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。

転送ラインΦ１と転送ラインΦ２は互いのオン状態（ここでは５Ｖ）が重なる時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ラインΦＷ１～ΦＷ４は、転送ラインΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態のときに、５Ｖが印加されると点灯する。例えば期間ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、期間ｂでは３つの発光サイリスタが同時点灯している。また、期間ｃでは全ての発光サイリスタは消灯状態であり、期間ｄでは２つの発光サイリスタが同時点灯している。期間ｅでは点灯する発光サイリスタは１つのみである。

本実施例では１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くてもよい。なお、上述した回路では各サイリスタのカソードを共通とする回路について説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。

［面発光サイリスタの構造］
図１１は、本実施例の面発光サイリスタ部の概略図である。図１１（ａ）は、メサ（台形）構造９２２に形成された発光素子が複数配列されている発光素子アレイの平面図（模式図）である。図１１（ｂ）は、図１１（ａ）に示すＢ－Ｂ線で、メサ構造９２２に形成された発光素子を切断したときの断面概略図である。発光素子が形成されたメサ構造９２２は、所定のピッチ（発光素子間の間隔）（例えば１２００ｄｐｉの解像度の場合には略２１．１６μｍ）で配置されており、各メサ構造９２２は、素子分離溝９２４により互いに分離されている。

図１１（ｂ）において、９００は第一伝導型の化合物半導体基板、９０２は基板９００と同じ第一伝導型のバッファ層、９０４は第一伝導型の二種類の半導体層の積層で構成される分布ブラッグ反射（ＤＢＲ）層である。また、９０６は第１の第一伝導型の半導体層、９０８は第一伝導型とは異なる第１の第二伝導型の半導体層、９１０は第２の第一伝導型の半導体層、９１２は第２の第二伝導型の半導体層である。図８（ｂ）に示すように、半導体層９０６、９０８、９１０、９１２の、伝導型の異なる半導体を交互に積層することで、ｐｎｐｎ型（又はｎｐｎｐ型）のサイリスタ構造を形成している。本実施例では、基板９００にはｎ型のＧａＡｓ基板を用い、バッファ層９０２にはｎ型のＧａＡｓ又はｎ型のＡｌＧａＡｓ層、ＤＢＲ層９０４にはｎ型の高Ａｌ組成のＡｌＧａＡｓと低Ａｌ組成のＡｌＧａＡｓの積層構造を用いている。ＤＢＲ層の上の第１の第一伝導型の半導体層９０６にはｎ型のＡｌＧａＡｓ、第１の第二伝導型の半導体層９０８にはｐ型のＡｌＧａＡｓを用いている。また、第２の第一伝導型の半導体層９１０にはｎ型のＡｌＧａＡｓ、第２の第二伝導型の半導体層９１２にはｐ型のＡｌＧａＡｓを用いている。

また、メサ構造型の面発光素子では、電流狭窄機構を用い、電流をメサ構造９２２側面に流さないようにすることで発光効率を向上させている。ここで、本実施例における電流狭窄機構について説明する。図１１（ｂ）に示すように、本実施例では第２の第二伝導型の半導体層９１２であるｐ型のＡｌＧａＡｓの上に、ｐ型のＧａＰ層９１４を形成し、更にその上にｎ型の透明導電体であるＩＴＯ層９１８を形成している。ｐ型のＧａＰ層９１４は、透明導電体であるＩＴＯ層９１８と接触する部分の不純物濃度を十分高く形成しておく。発光サイリスタに対して順バイアスを加えたとき（例えば裏面電極９２６を接地し、表面電極９２０に正電圧を加えたとき）、ｐ型のＧａＰ層９１４は透明導電体のＩＴＯ層９１８と接触する部分の不純物濃度を十分高く形成されているため、トンネル接合となる。その結果、電流が流れる。このような構造により、ｐ型のＧａＰ層９１４は、ｎ型の透明導電体であるＩＴＯ層９１８と接触する部分に電流を集中させ、電流狭窄機構を形成している。なお、本実施例においては、ＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２との間に層間絶縁層９１６を設けている。ところが、ｎ型のＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２で形成される付設ダイオードは、発光サイリスタの順方向バイアスに対して逆バイアスになっており、順バイアスしたときに、トンネル接合部以外は基本的に電流が流れない。そのため、ｎ型のＩＴＯ層９１８とｐ型のＡｌＧａＡｓ層９１２で形成される付設ダイオードの逆方向耐圧が必要な用途に対して十分であれば、省略することも可能である。このような構成により、ｐ型のＧａＰ層９１４とｎ型の透明導電体であるＩＴＯ層９１８とが接触する部分と略同等な部分の下部の半導体積層部が発光し、ＤＢＲ層９０４によってそのほとんどの発光が基板９００と反対側に反射される。

本実施例における露光ヘッド１０６は、解像度に応じて発光点の密度（発光素子間の間隔）が決定される。面発光素子アレイチップ内部の各発光素子は、素子分離溝９２４によってメサ構造９２２に分離され、例えば１２００ｄｐｉの解像度で画像形成を行う場合は、隣接する発光素子（発光点）の素子中心間の間隔は２１．１６μｍとなるように配列される。

上述したように、本実施例では、露光ヘッド１０６の主走査方向の長さの変動に応じた主走査倍率補正を行う場合、主走査倍率補正部４０４にて主走査倍率補正を行った後に、千鳥変換部４０６にて千鳥変換を行う。これにより、主走査倍率補正痕が生じることなく、各露光ヘッド１０６の熱膨張による主走査方向の倍率変動を抑制することが可能となる。また、主走査倍率補正部４０４にて主走査方向の倍率を補正することが可能となるため、新たな機構を追加する必要がなくなり、コストアップを抑制しつつ、好適に主走査倍率を補正することが可能となる。

以上説明したように、本実施例によれば、簡易な構成で、主走査方向の倍率補正を行い、出力画像の劣化を抑制することができる。

１～２９ 面発光素子アレイチップ
１０２ 感光ドラム
１０６ 露光ヘッド
２０２ 駆動基板
４０４ 主走査倍率補正部
４０６ 千鳥変換部
４１５ 制御基板

Claims (6)

1. 第１の方向に回転する感光体と、
   前記第１の方向と直交する第２の方向に配列された複数の面発光素子を有し、前記面発光素子により前記感光体を露光する露光部と、
   画像データを前記露光部に出力し、画像形成を制御する制御部と、
   を備える画像形成装置であって、
   前記露光部は、前記感光体を露光する複数の前記面発光素子を有する複数の面発光素子アレイチップと、複数の前記面発光素子アレイチップが前記第２の方向に千鳥状に配置された基板と、を有し、
   前記制御部は、前記基板の前記第２の方向の長さ変動量に応じて、前記画像データに対して前記第２の方向の倍率補正を行う補正手段と、
   千鳥状に配置された前記面発光素子アレイチップの実装位置に基づいて、前記画像データの並び替えを行う変換手段と、を有し、
   前記画像データは、前記補正手段により倍率補正を行った後に、前記変換手段により前記面発光素子アレイチップの実装位置に基づいて並び替えが行われることを特徴とする画像形成装置。
2. 前記露光部は、前記基板上に配置され、前記基板の温度を検知する温度検知手段を有し、
   前記補正手段は、前記温度検知手段より検知された温度に基づいて、前記基板の前記長さ変動量を算出することを特徴とする請求項１に記載の画像形成装置。
3. 前記制御部は、前記面発光素子を発光する前記画像データの数をカウントし、
   前記補正手段は、カウントされた前記画像データの数に基づいて予測される前記基板の温度に基づいて、前記基板の前記長さ変動量を算出することを特徴とする請求項１に記載の画像形成装置。
4. 前記補正手段は、前記算出した前記基板の前記長さ変動量に応じて、前記画像データを削除することを特徴とする請求項２又は請求項３に記載の画像形成装置。
5. 前記露光部は、前記基板上に配置された前記面発光素子アレイチップの実装位置情報を格納した記憶部を有し、
   前記変換手段は、前記記憶部より取得した前記面発光素子アレイチップの前記実装位置情報に基づいて、前記画像データの並び替えを行うことを特徴とする請求項１から請求項４のいずれか１項に記載の画像形成装置。
6. 前記面発光素子アレイチップは、前記第２の方向に２列に配置され、
   それぞれの列の前記面発光素子アレイチップが発光される方向が、互いに逆方向であることを特徴とする請求項１から請求項５のいずれか１項に記載の画像形成装置。

Images