JP2023020189A - 画像形成装置 - Google Patents

Abstract

【課題】発光素子アレイチップ同士の境界での画像の形状変化を抑制する。【解決手段】複数の発光素子を第１の方向に所定の間隔で配置した第１チップと、複数の発光素子を第１の方向に所定の間隔で配置した第２チップとを第１の方向に順に配置し、かつ、第１チップと第２チップとを第１の方向と直交する第２の方向に重なるように配置した基板を備え、画像データに応じて各チップの発光素子を発光して感光体を露光する露光ヘッドと、画像データをチップ毎に分割したデータ信号を含む、露光ヘッドを制御するための信号を送信するコントローラと、を有し、コントローラは、第１チップと第２チップとが第２の方向に重なる領域において第１チップの発光素子と第２チップの発光素子との間隔が所定の間隔でない場合に、重なる領域にて画像データをなす一方の発光素子用の濃度を、重なる領域にて画像データをなす他方の発光素子用の濃度を用いて補正する。【選択図】 図１４

Description

本発明は、感光体を露光する露光装置を備えた画像形成装置に関する。

プリンタなどの電子写真方式の画像形成装置においては、ＬＥＤや有機ＥＬなどを用いた露光装置を用いて、感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。前記露光装置は、感光ドラムの回転軸線方向（長手方向）に配列した発光素子列と、前記発光素子列の光を感光ドラム上に結像するロッドレンズアレイで構成される。前記ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。

このような露光装置を用いた画像形成装置では、レーザビームをポリゴンモータで偏向走査するレーザ走査方式の画像形成装置と比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

ここで、発光素子列の長手方向の長さは感光ドラムにおける画像領域幅に応じて決まり、発光素子の間隔はプリンタの解像度に応じて決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔が２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子の間隔も２１．１６μｍとなる。この発光素子の間隔において、約３００ｍｍの画像領域幅に対して画像形成が可能な画像形成装置の場合、１４１７３個の発光素子が長手方向に配列される。

前記個数の発光素子を基板上に実装する場合、発光素子の数が多いことから実装コストが高くなる。そのため、複数の発光素子を１つの発光素子アレイチップ上に形成し、この発光素子アレイチップを基板に実装することで、基板上への実装個数を少なくする方式が用いられている。例えば、５００個の発光素子を１つの発光素子アレイチップ上に形成した場合、基板上には前記発光素子アレイチップを２８個実装することで、２９６ｍｍの画像領域幅に対して画像形成が可能となる。このように複数の発光素子を１つの発光素子アレイチップ上に形成する構成をとることで、実装コストを下げることができる。

一方、複数の発光素子アレイチップを基板上に実装する場合、各発光素子アレイチップの実装位置の誤差が発生する。すると、基板の長手方向において隣り合う発光素子アレイチップ同士の発光素子と発光素子との間隔が、必ずしも所定の間隔にならず、隣り合う発光素子アレイチップ同士の境界で画素間隔の粗密が発生する。そのため、隣り合う発光素子アレイチップ同士の境界で、画素と画素との隙間が感光ドラムの回転方向に並んで白スジとして見え、あるいは画素と画素との重なりが感光ドラムの回転方向に並んで黒スジとして見えるスジ現象が発生する。

そのため、特許文献１、２では隣り合う発光素子アレイチップの端部同士を感光ドラムの回転方向にオーバーラップさせ、そのオーバーラップ領域の発光素子同士を両方とも発光させる制御をしている。特許文献１では、感光ドラムの回転方向に重なる発光素子同士を１／２の割合で発光させる制御をしている。特許文献２では、感光ドラムの回転方向に重なる発光素子同士の発光比率を、発光素子アレイチップの中央側ほど重く、端部側ほど軽い重み付けの発光比率で発光させる制御をしている。このように隣り合う発光素子アレイチップ同士の境界で、複数の発光素子を感光ドラムの回転方向にオーバーラップさせ、回転方向に重なる複数の発光素子で露光を分担する方式が提案されている。

特開２００５－２５４７３９号公報 特開２００６－１９２６７５号公報

しかしながら、隣り合う発光素子アレイチップ同士の境界で、オーバーラップ領域の複数の発光素子で露光を分担しても、その露光を分担した部分（境界に相当する部分）で画像の形状が歪んで見えてしまうおそれがある。

そこで本発明の目的は、発光素子アレイチップ同士の境界での画像の形状変化を抑制することである。

上記目的を達成するための本発明の代表的な構成は、感光体と、複数の発光素子を第１の方向に所定の間隔で配置した第１チップと、複数の発光素子を前記第１の方向に前記所定の間隔で配置した第２チップとを前記第１の方向に順に配置し、かつ、前記第１チップと前記第２チップとを前記第１の方向と直交する第２の方向に重なるように配置した基板を備え、画像データに応じて各チップの発光素子を発光して前記感光体を露光する露光ヘッドと、前記露光ヘッドに対して、画像データをチップ毎に分割したデータ信号を含む、前記露光ヘッドを制御するための信号を送信するコントローラと、を有し、前記コントローラは、前記第１チップと前記第２チップとが前記第２の方向に重なる領域において前記第１チップの発光素子と前記第２チップの発光素子との前記第１の方向の間隔が前記所定の間隔未満である場合に、前記所定の間隔未満の間隔をなす前記第１チップの発光素子を第１発光素子、前記所定の間隔未満の間隔をなす前記第２チップの発光素子を第２発光素子としたとき、前記画像データをなす第１発光素子用の濃度を、前記画像データをなす第２発光素子用の濃度を用いて補正し、補正した濃度を前記第１発光素子を配置したチップ用に分割したデータ信号に設定するとともに、前記画像データをなす第２発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度を用いて補正し、補正した濃度を前記第２発光素子を配置したチップ用に分割したデータ信号に設定する、ことを特徴とする。

本発明によれば、第１チップと第２チップとが第２の方向に重なる領域において画像の形状変化を抑制することができる。

画像形成装置の全体構成を示す模式断面図 （ａ）（ｂ）は露光ヘッドと感光ドラムの位置関係を示す図 （ａ）（ｂ）（ｃ）プリント基板の説明図 画像コントローラ部とプリント基板の制御ブロック図 チップデータ変換部の制御ブロック図 チップデータ変換部のタイミングチャート 発光素子アレイチップの内部回路を示す図 （ａ）（ｂ）（ｃ）シフトサイリスタのゲート電位分布を示す図 駆動信号波形を示す図 ラインメモリから各メモリへの書き込みのタイミングチャート （ａ）（ｂ）（ｃ）比較例のスクリーン画像を示す図 （ａ）（ｂ）（ｃ）（ｄ）比較例のスクリーン画像を示す図 （ａ）（ｂ）（ｃ）（ｄ）実施例１のスクリーン画像の補正を示す図 （ａ）（ｂ）（ｃ）（ｄ）実施例１のスクリーン画像の補正を示す図 実施例２の発光素子アレイチップにおける発光素子の配置を示す図 （ａ）（ｂ）実施例２のチップ境界部のつなぎ目を示す図 （ａ）（ｂ）（ｃ）（ｄ）実施例２のスクリーン画像の補正を示す図 （ａ）（ｂ）他の実施例のスクリーン画像の補正を示す図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明の範囲をそれらのみに限定する趣旨のものではない。

〔実施例１〕
（画像形成装置全体の構成）
図１を用いて、本実施例における電子写真方式の画像形成装置について簡単に説明する。図１に画像形成装置全体の構成を示す。本画像形成装置は、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５及び、これらを制御するプリンタ制御部（不図示）から構成される。

スキャナ部１００は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する。作像部１０３では、像担持体（感光体）としての感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光装置としての露光ヘッド１０６は、前記画像データに応じて発光し、配列された発光素子群のチップ面で発光した光を、ロッドレンズアレイによって感光ドラム１０２に集光し、感光ドラム１０２に静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像に対してトナーを現像する。現像されたトナー像は、転写ベルト１１１上に搬送された紙上に転写される。作像部１０３は、前述の一連の電子写真プロセス（帯電、露光、現像、転写）を行う作像ユニットを４つ有し、各々シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べることで、フルカラーの画像を形成する。前記４つの作像ユニットは、シアンの作像ユニットの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像ユニットの作像動作を順次実行していく。

給紙／搬送部１０５では、本体内給紙ユニット１０９ａ，１０９ｂ、外部給紙ユニット１０９ｃ、手差し給紙ユニット１０９ｄのうち、予め指示された給紙ユニットから記録媒体としての紙を給紙し、給紙された紙はレジローラ１１０まで搬送される。レジローラ１１０は、前述した作像部１０３において形成されたトナー像が紙上に転写されるタイミングで、転写ベルト１１１上に紙を搬送する。転写ベルト１１１の対向位置には、光学センサ１１３が配置されており、各作像ユニット間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、画像コントローラ部４１５（図４参照）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。定着部１０４は、ローラの組み合わせによって構成され、ハロゲンヒータ等の熱源を内蔵し、前記転写ベルト１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着する。画像が定着された紙は、排紙ローラ１１２にて画像形成装置外部に排紙される。

プリンタ制御部（不図示）は、ＭＦＰ全体を制御するＭＦＰ制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。なお、ＭＦＰとはマルチファンクションプリンタの略であり、ＭＦＰ全体とは画像形成装置全体を指す。ここでは、画像形成装置として、プリンタ、コピー、画像読取、ＦＡＸの機能を１台に持たせた多機能複合機（マルチファンクションプリンタ）を例示している。

（露光ヘッドの構成）
図２を用いて、感光ドラム１０２に露光を行う露光装置としての露光ヘッド１０６について説明する。図２（ａ）及び図２（ｂ）に感光ドラム１０２に対する露光ヘッド１０６の配置の様子と、発光素子群２０１から出射した光がロッドレンズアレイ２０３により感光ドラム１０２に集光する様子を示す。

露光ヘッド１０６及び感光ドラム１０２は、不図示の取り付け部材によって、各々、画像形成装置に取り付けられている。露光ヘッド１０６は、発光素子群２０１と、発光素子群２０１を実装したプリント基板２０２と、ロッドレンズアレイ２０３と、ロッドレンズアレイ２０３とプリント基板２０２を取り付けるハウジング２０４で構成されている。本例では、発光素子群２０１は、複数の発光素子を有する複数の発光素子アレイチップからなる発光素子アレイチップ群である。露光ヘッド１０６は、工場では露光ヘッド１０６単体で組み立て調整作業を行い、集光位置でのスポットを所定サイズに調整するピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３の間の距離、ロッドレンズアレイ２０３と発光素子群２０１の間の距離は、所定の間隔となるように配置されることで、発光素子群２０１からの出射光（光束）が感光ドラム１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２０３と発光素子群２０１との距離が所望の値となるように、ロッドレンズアレイ２０３の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を個別に順次発光させていき、ロッドレンズアレイ２０３を介して集光させた光が、所定の光量になるように各発光素子の駆動電流が調整される。

（プリント基板の構成）
図３に発光素子群２０１を配列したプリント基板２０２を示す。図３（ａ）はプリント基板２０２の発光素子群２０１が実装されている面とは反対側の面（以降、非実装面と呼称）を示す。図３（ｂ）はプリント基板２０２の発光素子群２０１が実装されている面（以降、実装面と呼称）を示す。

図３に示す矢印Ｘは、第１の方向である感光ドラムの回転軸線方向であり、プリント基板の長手方向である。矢印Ｙは、第１の方向と直交する第２の方向であり、感光ドラムの回転方向であり、プリント基板の短手方向である。また、以下の説明で、第１の方向である感光ドラムの回転軸線方向を主走査方向、第２の方向である感光ドラムの回転方向を副走査方向ともいう。

プリント基板２０２は、図３（ａ）に示す非実装面、及び図３（ｂ）に示す実装面の両面に部品を実装可能な基板である。図３（ａ）に示すように、プリント基板２０２の非実装面には、発光素子アレイチップ１～１５を駆動する駆動部３０３ａと、発光素子アレイチップ１６～２９を駆動する駆動部３０３ｂが、コネクタ３０５の両側に配置されている。コネクタ３０５には、不図示の画像コントローラ部４１５から駆動部３０３ａ，３０３ｂを制御する信号線と、電源、グランド線が接続され、駆動部３０３ａ、３０３ｂに接続される。さらにコネクタ３０５は、プリント基板２０２の非実装面において、制御信号線３０４ａによって長手方向の一方側の駆動部３０３ａに接続され、制御信号線３０４ｂによって長手方向の他方側の駆動部３０３ｂに接続される。各駆動部３０３ａ，３０３ｂからは、発光素子アレイチップを駆動するための配線がプリント基板２０２の内層を通り、各々発光素子アレイチップ１～１５、発光素子アレイチップ１６～２９に対して接続する。

図３（ｂ）に示すように、プリント基板２０２の実装面には、複数の発光素子からなる発光素子群２０１が実装されている。ここでは、発光素子群２０１は、プリント基板２０２の長手方向において、２９個の発光素子アレイチップ１～２９を千鳥状に配列した構成から成る。各発光素子アレイチップ１～２９内には、複数の発光素子としての５１６個の発光素子（発光点）が、チップの長手方向（矢印Ｘ方向）に所定の間隔である解像度ピッチで配列されている。本例では、チップの長手方向に隣接する発光素子のピッチは、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっており、チップ内における長手方向５１６個の発光素子の端から端までの間隔は約１０．９ｍｍである。発光素子群２０１は、２９個の発光素子アレイチップ１～２９が感光ドラム１０２の長手方向（回転軸線方向）に配列されることで、露光可能な発光素子数は１４，９６４素子となり、長手方向に約３１６ｍｍの画像幅に対応した画像形成が可能となる。

ここでは、各発光素子アレイチップ１～２９は、千鳥状に２列に配置され、各列はプリント基板２０２の長手方向（矢印Ｘ方向）に沿って配置されている。各発光素子アレイチップ１～２９は、プリント基板２０２の長手方向（矢印Ｘ方向）に順に配置されている。また長手方向に順に配置された発光素子アレイチップのうち、奇数番目の発光素子アレイチップ１、３、…２９が一方の列をなし、偶数番目の発光素子アレイチップ２、４、…２８が他方の列をなす。また、長手方向に順に配置された発光素子アレイチップ１と発光素子アレイチップ２とが短手方向（矢印Ｙ方向）に重なるように配置され、同様に順に配置された発光素子アレイチップ２と発光素子アレイチップ３とが短手方向に重なるように配置されている。すなわち、長手方向に順に配置された第１チップとしての発光素子アレイチップと第２チップとしての発光素子アレイチップ２とが短手方向（矢印Ｙ方向）に重なるように配置されている。

図３（ｃ）に、隣り合う発光素子アレイチップのチップ間の境界部の様子を示す。ここでは、発光素子アレイチップ２８，２９のチップ間の境界部を例示する。チップの端部には制御信号を入力するためのワイヤボンディングパッドが配置されており、ワイヤボンディングパッドから入力した信号により、転送部、および、発光素子が駆動する。長手方向に順に配置された第１チップとしての偶数番目の発光素子アレイチップ２８と、第２チップとしての奇数番目の発光素子アレイチップ２９とは、ドラム回転方向（第２の方向）に重なるように配置されている。このチップ同士がドラム回転方向に重なる領域であるチップ間の境界部においても、発光素子の長手方向の間隔（図中Ｌ）は、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっている。また、前記２列のチップの発光素子のドラム回転方向の間隔（図中Ｓ）は、約８４．６４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分）となっている。ここで図中の間隔Ｌは、所定の間隔であり、ドラム回転軸線方向において隣り合う発光素子の中心（発光点）と発光素子の中心（発光点）との間隔である。また図中の間隔Ｓは、第１チップとしての発光素子アレイチップ２８の発光素子の中心（発光点）と、第２チップとしての発光素子アレイチップ２９の発光素子の中心（発光点）とのドラム回転方向の間隔である。なお、発光素子間の間隔Ｓ、Ｌは、前述した値に限定されるものではなく、適宜設定されるべきものである。

（制御ブロック）
図４に、画像コントローラ部４１５、露光ヘッド１０６のブロック図を示す。本例においては、発光素子アレイチップ１～１５と駆動部３０３ａについて説明するが、不図示の発光素子アレイチップ１６～２９と駆動部３０３ｂについても同様の動作を行うものとする。また説明を簡易化するために単色の処理について説明するが、同様の処理を４色同時に並列処理するものとする。

画像コントローラ部４１５は、露光ヘッド１０６に対して露光ヘッド１０６を制御するための信号を送信する。前記信号は、画像データ、ライン同期信号、ＣＰＵ４００の通信信号であり、各々の信号は、画像コントローラ部４１５側のコネクタ４１６から、信号を伝送するケーブル４１７，４１８，４１９を介して、露光ヘッド１０６側のコネクタ３０５に入力される。

画像コントローラ部４１５は、ＣＰＵ４００、画像データ生成部４０１、同期信号生成部４０６、チップデータ変換部４０３、チップデータシフト部４０４、データ送信部４０５、コネクタ４１６を有する。画像コントローラ部４１５では、画像データに対する処理と、印字タイミングに対する処理が行われる。

画像データ生成部４０１では、スキャナ部１００あるいは画像形成装置外部から受信した画像データに対して、ＣＰＵ４００により指示された解像度でディザリング処理を行い、プリント出力のための画像データを生成する。

同期信号生成部４０６は、感光ドラムの回転方向に１ライン分の周期信号（以降ライン同期信号と呼称）を生成する。ＣＰＵ４００は、事前に定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向に前記ＣＰＵ４００から指示された解像度に基づく画素サイズの分だけ移動する周期を１ライン周期として、同期信号生成部４０６に信号周期の時間間隔を指示する。感光ドラムの回転方向の速度については、印字速度を検知する手段（例えば、感光ドラムの回転軸に設置したエンコーダを用いた速度検知）を有する場合は、リアルタイムに検知した結果を用いてＣＰＵ４００が算出する。一方、印字速度を検知する手段を有しない場合は、感光ドラムの速度制御手段（不図示）に設定する印字速度の設定値（固定値）を用いてＣＰＵ４００が算出する。

（データ変換）
図４におけるチップデータ変換部４０３は、前記ライン同期信号と同期して、画像データ生成部４０１より１ラインずつデータの読み出しを行い、チップデータ変換部４０３に入力する。

ここで、図５および図６を用いてチップデータ変換部４０３について説明する。図５にチップデータ変換部４０３の内部およびチップデータ変換部４０３の前後のブロック図を示す。図６にチップデータ変換部４０３のデータ入出力タイミングを表すタイムチャートを示す。

画像データ生成部４０１から読み出したデータを、ラインメモリ５００に格納する。ラインメモリ５００の出力を、遅延素子５４０で１クロック分遅延したデータと共に、補間制御部５４１に入力する。補間制御部５４１は、各メモリ５０１～５２９の非点灯データ、点灯データのうち、前述したチップ間の境界部の補間処理データ、境界部以外の補間処理なしのデータを、ＷＲ制御部５３２の指示に従い切り替えて出力する。また、ＷＲ制御部５３２は、メモリ５０１～５２９の書き込み有効期間を指示して、補間制御部５４１の出力を各発光素子アレイチップ１～２９に対応したメモリ５０１～５２９に格納する。

同期信号生成部４０６はライン同期信号をカウンタ５３０に入力し、カウンタ５３０はライン同期信号が入力されると、カウント値を０にリセットした後、不図示のクロック信号に同期してカウンタ値をインクリメントする。

カウンタ５３０は、画像データの１ライン画素数（１４，９６４）の２倍の数（２９，９２８）のカウント動作を行う。カウント値１～１４，９６４までの期間をＴｍ１、カウント値１４，９６５～２９，９２８までの期間をＴｍ２とする。

ＲＥＡＤ制御部５３１は、カウント値に応じたデータを全面データシフト部から読み出し、カウント値が１～１４，９６４までカウントする間（Ｔｍ１）に、１ライン分の画像データ（１４，９６４画素）をラインメモリ５００へデータを格納する。

また、ＷＲ制御部５３２では、カウント値が１４，９６５～２９，９２８のカウント値になる間（Ｔｍ２）で、ラインメモリ５００から各メモリ５０１～５２９へ、１ライン分のデータを各メモリに分割して書き込む。図６中の１ライン目データとは、副走査方向の１ライン目のデータ、主走査方向の１ライン分のデータを指す。また、２ライン目データとは、副走査方向の２ライン目のデータ、主走査方向の１ライン分のデータを指す。

メモリ５０１～５２９は、プリント基板２０２に実装された各発光素子アレイチップ１～２９（図３（ｂ））に対応したメモリ領域であり、１ライン分の画像データをチップ毎に分割したデータを格納する。メモリ５０１～５２９は、２９のメモリ領域からなるＦＩＦＯメモリ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ Ｍｅｍｏｒｙ）であり、各領域は発光素子アレイチップ１～２９（２９個の各チップ）に対するデータが所定の送信順番となるように配列される。本実施例では、ラインメモリ５００より１ライン分の画像データを順次読み出し、まず発光素子アレイチップ１の画像データを格納するメモリ５０１への書き込みを行う。次に発光素子アレイチップ２の画像データを格納するメモリ５０２への書き込みを行う。以降メモリ５２９まで順次書き込みを連続的に行う。なお、チップデータシフト部４０４によるチップ単位での副走査方向へのデータシフトに対応する。そのため、チップ内の画素間の副走査方向の位置補正の２ライン分と、チップ間の千鳥配置による副走査方向の間隔８ライン分の計１０ライン分の画像データを格納するものとする。

上述したチップデータ変換部４０３の動作により、１ライン分の画像データを発光素子アレイチップ毎のメモリに分割して格納し、チップデータシフト部４０４により適切なタイミングでデータを引き出される。

図４に戻って説明する。チップデータシフト部４０４は、ＣＰＵ４００から予め指示された発光素子アレイチップ毎の副走査方向の画像シフト情報（２４００ｄｐｉ単位）を基に、メモリ５０１～５２９からのデータ読み出しタイミングを制御する。チップデータシフト部４０４は、メモリ５０１～５２９からのデータ読み出しタイミングを制御することで、副走査方向の画像シフト（２４００ｄｐｉ単位）を行う。前述したように、メモリ５０１～５２９には、１０ライン分の画像データが格納されている。チップデータシフト部４０４は、メモリ５０１～５２９からのデータの読み出しタイミングを早めることで、シートの先端方向に画像データをシフトさせることができる。例えば、ライン同期信号１周期分、読み出しタイミングを早めることで、シートの先端方向に１ライン分画像データがシフトする。本実施例では、ＣＰＵ４００により指示された発光素子アレイチップ毎の位置補正情報を基に、発光素子アレイチップ単位で画像データシフトを行う。ここで、ＣＰＵ４００から指示される位置補正情報は、千鳥配置（２列）による副走査方向の間隔（２４００ｄｐｉで８画素分）および、事前に計測された各発光素子アレイチップの実装位置ずれを加算して算出される。

続くデータ送信部４０５では、露光ヘッド１０６に対して、前述した一連の画像データ処理後の画像データを送信する。図６に示すタイムチャートの例では、奇数番目の発光素子アレイチップ１、２９に対応するメモリ５０１、メモリ５２９は、各メモリへの書き込みが行われた期間ＴＬ１の後のライン同期信号間の期間ＴＬ２で、副走査方向の１ライン目のデータの読み出しが行われる。また、偶数番目の発光素子アレイチップ２に対応するメモリ５０２は、各メモリへの書き込みが行われた期間ＴＬ１からライン同期信号９パルス後の期間ＴＬ１０で、メモリ５０２からの１ライン目のデータの読み出しが行われる。前述したように、奇数番目のメモリと偶数番目のメモリの読み出しタイミングを制御することで、千鳥配置（２列）したチップの副走査方向の間隔（２４００ｄｐｉで８画素分）に対応して、印字タイミングを調整する。本実施例では、ライン同期信号の時間間隔内でカウント値が２９，９２８以上（１ラインの画像データ数の２倍の数）になるように、クロック周波数を定める。これにより、ライン同期信号間の時間でラインメモリ５００へのデータ入力および各メモリ５０１～５２９へデータ入力が可能となる。一方、メモリ５０１～５２９からのデータの読み出しは、ライン同期信号の１周期期間内で２９個のメモリからパラレルで画像データの１ライン分を出力するため、読み出し速度はメモリへの書き込み速度に対して低速で読み出してもよい。本実施例では、ラインメモリ５００へのデータ入力および各メモリ５０１～５２９へデータ入力に要する時間と、画像データの１ライン分を読み出す時間が同じになるように、メモリへの書き込みクロックの５８倍の周期でメモリからデータを読み出すものとする。

（ＳＬＥＤ回路の説明）
図７は自己走査型の発光素子アレイチップの一部分を抜き出した等価回路である。Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔ_ｎはシフトサイリスタ、Ｄ_ｎは転送ダイオード、Ｌ_ｎは発光サイリスタを示す。また、Ｇ_ｎは対応するシフトサイリスタＴ_ｎ及びシフトサイリスタＴ_ｎに接続されている発光サイリスタの共通ゲートを表す。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタの転送ライン、Φ２は偶数番目のシフトサイリスタの転送ライン、ΦＷ１～ΦＷ４は発光サイリスタの点灯信号ラインであり、それぞれ抵抗Ｒ_Ｗ１～Ｒ_Ｗ４を備えている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図７に示される様に１個のシフトサイリスタＴ_ｎに対し、４個の発光サイリスタＬ_４ｎ－３からＬ_４ｎが接続されており、同時に４個の発光サイリスタが点灯可能な構成となっている。

（ＳＬＥＤ動作の説明）
ここで図７に示す回路の動作について説明する。尚、ＶＧＫのラインには５Ｖが印加されているものとし、Φ１、Φ２、ΦＷ１～ΦＷ４に供給される電圧も同じく５Ｖとする。シフトサイリスタＴ_ｎがオン状態にあるとき、シフトサイリスタＴ_ｎ及びシフトサイリスタＴ_ｎに接続されている発光サイリスタの共通ゲートＧ_ｎの電位は約０．２Ｖまで引き下げられる。ゲートＧ_ｎとゲートＧ_ｎ＋１の間は結合ダイオードＤ_ｎで接続されているため、結合ダイオードＤ_ｎの拡散電位にほぼ等しい電位差が発生する。本実施例では結合ダイオードの拡散電位は約１．５Ｖであるので、ゲートＧ_ｎ＋１の電位はゲートＧ_ｎの電位の０．２Ｖに拡散電位の１．５Ｖを加えた１．７Ｖとなる。以下同様にゲートＧ_ｎ＋２の電位は３．２Ｖ、ゲートＧ_ｎ＋３の電位は４．７Ｖとなる。ただし、ゲートＧ_ｎ＋４以降はＶＧＫが５Ｖであり、これ以上にはなれないので５Ｖとなる。また、ゲートＧ_ｎより前（図７の左側）に関しては、結合ダイオードが逆バイアスになっているためＶＧＫの電圧がそのままかかっており、５Ｖとなっている。

上記説明したシフトサイリスタＴ_ｎがオン状態の時のゲート電位の分布を図８（ａ）に示す。各シフトサイリスタがオンするために必要な電圧（以下しきい値電圧と表記する）は各々のゲート電位に拡散電位を加えたものとほぼ同じである。シフトサイリスタＴ_ｎがオンしている時、同じラインΦ１に接続されているサイリスタの中で最もゲート電位が低いのはシフトサイリスタＴ_ｎ＋２である。しかし、シフトサイリスタＴ_ｎ＋２のゲートＧ_ｎ＋２の電位は先に説明したように３．２Ｖである。従ってシフトサイリスタＴ_ｎ＋２のしきい値電圧は４．７Ｖとなる。しかしながらシフトサイリスタＴ_ｎがオンしているためラインΦ１の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴ_ｎ＋２のしきい値電圧より低いために、シフトサイリスタＴ_ｎ＋２はオンすることができない。同じラインΦ１に接続されている他のシフトサイリスタは全てシフトサイリスタＴ_ｎ＋２よりしきい値が高いため、同様にオンすることができず、シフトサイリスタＴ_ｎのみがオン状態を保つことができる。またラインΦ２に接続されているシフトサイリスタに関すると、最もしきい値が低い状態であるシフトサイリスタＴ_ｎ＋１のしきい値は３．２Ｖ、次にしきい値の低いシフトサイリスタＴ_ｎ＋３は６．２Ｖである。この状態でラインΦ２に５Ｖを供給するとシフトサイリスタＴ_ｎ＋１のみがオン状態に遷移できる。この状態ではシフトサイリスタＴ_ｎとシフトサイリスタＴ_ｎ＋１が同時にオンした状態であり、シフトサイリスタＴ_ｎ＋１より後（図７の右側）のシフトサイリスタのゲート電位が各々拡散電位分引き下げられる。ただし、ＶＧＫが５Ｖであり、ゲート電圧はＶＧＫで制限されるため、シフトサイリスタＴ_ｎ＋５より右側は５Ｖである。この時のゲート電圧分布を図８（ｂ）に示す。この状態でラインΦ１の電位を０Ｖに下げるとシフトサイリスタＴ_ｎがオフし、ゲートＧ_ｎの電位がＶＧＫ電位まで上昇する。この時のゲート電圧分布を図８（ｃ）に示す。こうしてシフトサイリスタＴ_ｎからシフトサイリスタＴ_ｎ＋１へのオン状態の転送が完了する。

次に発光サイリスタの発光動作に関して説明する。シフトサイリスタＴ_ｎのみがオンしている時、４個の発光サイリスタＬ_４ｎ－３からＬ_４ｎまでのゲート電位はシフトサイリスタＴ_ｎのゲートＧ_ｎに共通に接続されているため、ゲートＧ_ｎと同じ０．２Ｖである。従って各々の発光サイリスタのしきい値は１．７Ｖであり、ラインΦＷ１～ΦＷ４から１．７Ｖ以上の電圧が供給されれば点灯可能である。従ってシフトサイリスタＴ_ｎがオンしている時にラインΦＷ１～ΦＷ４に点灯信号を供給することにより、発光サイリスタＬ_４ｎ－３からＬ_４ｎの全ての組み合わせを選択的に発光させることが可能である。この時、シフトサイリスタＴ_ｎの隣のシフトサイリスタＴ_ｎ＋１のゲートＧ_ｎ＋１の電位は１．７Ｖであり、ゲートＧ_ｎ＋１と共通にゲート接続している４個の発光サイリスタＬ_４ｎ＋１からＬ_４ｎ＋４のしきい値は３．２Ｖとなる。ラインΦＷ１～ΦＷ４から供給される点灯信号は５Ｖであるので、発光サイリスタＬ_４ｎ－３からＬ_４ｎの点灯パターンと同じ点灯パターンで発光サイリスタＬ_４ｎ＋１からＬ_４ｎ＋４も点灯しそうである。しかし、発光サイリスタＬ_４ｎ－３からＬ_４ｎの方がしきい値が低いため、点灯信号が供給された場合に発光サイリスタＬ_４ｎ＋１からＬ_４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ_４ｎ－３からＬ_４ｎがオンすると、接続されているラインΦＷ１～ΦＷ４が約１．５Ｖ（拡散電位）に引き込まれ、発光サイリスタＬ_４ｎ＋１からＬ_４ｎ＋４のしきい値よりも低くなる。そのため発光サイリスタＬ_４ｎ＋１からＬ_４ｎ＋４はオンすることができない。このように１個のシフトサイリスタに複数の発光サイリスタを接続することで、複数個の発光サイリスタを同時点灯させることができる。

（ＳＬＥＤの駆動信号波形の説明）
図９に駆動信号波形の例を示す。ＶＧＫには常に５Ｖが供給される。奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて印加され、スタート用の信号Φｓは５Ｖが供給されている。しかし、Φ１が最初に５Ｖになる少し前にゲートラインに電位差をつけるために０Ｖに落とされる。これにより、最初のシフトサイリスタのゲートが５Ｖから１．７Ｖに引き込まれ、しきい値が３．２ＶになってΦ１による信号でオンできる状態になる。Φ１に５Ｖが印加され、最初のシフトサイリスタがオン状態に遷移してから少し遅れてΦｓに５Ｖが供給され、以降、Φｓには５Ｖが供給され続ける。Φ１とΦ２は互いのオン状態（ここでは５Ｖ）が重なり時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号のΦＷ１～ΦＷ４はΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態の時に５Ｖが印加されると点灯する。例えば時刻ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、時刻ｂでは３つの発光サイリスタが同時点灯している。また、時刻ｃでは全ての発光サイリスタは消灯状態であり、時刻ｄでは２つの発光サイリスタが同時点灯している。時刻ｅでは点灯する発光サイリスタは１つのみである。

本実施例では１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くても良い。尚、図７に示す回路では各サイリスタのカソードを共通とする回路に付いて説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。

（補間制御）
図５の補間制御部５４１の動作を以下で詳細に説明する。図１０は補間制御部５４１の処理のタイミングを示す。ラインメモリ５００から１ラインの先頭から順に画像データを読み出して入力する。遅延素子５４０はラインメモリ５００からの読み出しデータを１クロック遅延させたデータを出力する。図１０において、メモリＮ～Ｎ＋２とはメモリ５０１～５２９の隣接するどれか３個のメモリを指す。また、メモリのデータ個数は図の見易さのために１６個に簡略化している。メモリＮ～Ｎ＋２のセレクタ信号は、ＷＲ制御部５３２がＣＰＵ４００の指示に従い出力した信号で、０は白データ、１は遅延素子５４０の出力を選択、２はラインメモリ５００からの読み出しデータと遅延素子５４０の出力との補間演算の結果の出力を選択する信号である。発光素子アレイチップの適切な境界部の白データの個数、補間画素の位置は、予め工場出荷時に測定して、ＣＰＵ４００はメモリＮ～Ｎ＋２のセレクタ信号を介して、発光素子アレイチップに送る画像データに反映する。

図１０においては、メモリＮ～Ｎ＋２の両端に２個の白データを配置して、メモリＮ～Ｎ＋２の画像データの先頭（Ｃ０）に補間データを配置しているが、画像データの後端側（例えばＰ１１）に補間データを配置（出力）できる。

メモリＮ～Ｎ＋２のライト信号は、ＷＲ制御部５３２がＣＰＵ４００の指示に従い出力した信号で、補間制御部５４１が各メモリに出力する信号をメモリＮ～Ｎ＋２に書き込むタイミングの信号である。本実施例ではメモリＮ～Ｎ＋２の隣り合うメモリのライト信号の先端、後端がオーバーラップしたタイミングを生成する。

ここで、本実施例の画像コントローラ部４１５による画像データの補正について、比較例を用いながら説明する。

画像コントローラ部４１５は、露光ヘッド１０６に対して露光ヘッド１０６を制御するための信号を送信するコントローラである。画像コントローラ部４１５は、画像データをチップ毎に分割したデータ信号を前記露光ヘッド１０６に送信し、前記露光ヘッド１０６を制御する。

なお、前記画像データとは、前述した画像データ生成部４０１において生成された後に、チップデータ変換部４０３のラインメモリ５０１～５２９に格納された画像データである。また、前記画像データをチップ毎に分割したデータ信号とは、プリント基板２０２に実装された各発光素子アレイチップ１～２９に対応したメモリ領域であるメモリ５０１～５２９に格納されたデータである。

露光ヘッド１０６は、複数の発光素子アレイチップ１～２９をプリント基板２０２上に実装する場合、各発光素子アレイチップの実装位置にずれが発生する場合がある。すると、プリント基板２０２の長手方向において隣り合う発光素子アレイチップ同士の発光素子と発光素子との間隔が、必ずしも所定の間隔（図３（ｃ）中のＬ）にならない。この場合、隣り合う発光素子アレイチップ同士の境界で、画素と画素との間の隙間が感光ドラムの回転方向に並んで白スジとして見え、あるいは画素と画素との重なりが感光ドラムの回転方向に並んで黒スジとして見えるスジ現象が発生する。

そこで、画像コントローラ部４１５は、隣り合う発光素子アレイチップ（第１チップ）と発光素子アレイチップ（第２チップ）とがドラム回転方向に重なる領域において前記チップの発光素子同士の間隔が前記所定の間隔でない場合に、画像データの補正を行う。ここで、第１チップの発光素子と第２チップの発光素子との間隔は、事前に計測された各発光素子アレイチップのドラム回転軸線方向の実装位置のずれから算出される。

ここで、スジ現象が目立ちやすいパターンである線スクリーン画像（図１１（ｃ）参照）を用いて、まず図１１および図１２を用いて比較例について説明し、次に図１３および図１４を用いて本実施例について説明する。

図１１（ａ）は、発光素子アレイチップ同士の境界で画素と画素との間に隙間がある線スクリーン画像を示す図である。図１１（ｂ）は、発光素子アレイチップ同士の境界で画素と画素との重なりがある線スクリーン画像を示す図である。図１１（ｃ）は、線スクリーン画像を示す図である。図１２（ａ）は、図１１（ａ）に示す線スクリーン画像を補正した比較例を示す図である。図１２（ｂ）は、図１１（ｂ）に示す線スクリーン画像を補正した比較例を示す図である。図１２（ｃ）は、図１２（ａ）に示す比較例の線スクリーン画像の形状を示す図である。図１２（ｄ）は、図１２（ｂ）に示す比較例の線スクリーン画像の形状を示す図である。

例えば、発光素子アレイチップ同士の境界での画素ｆｌと画素ｆｒとの間隔が、図１１（ａ）に示す１．５画素の場合と、図１１（ｂ）に示す０．５画素の場合について説明する。図１１（ａ）および図１１（ｂ）において、１マスが１画素であり、画素と画素との間の隙間分ｄおよび画素と画素との重なり分ｄは０．５画素である。また、黒の画素と、白の画素と、黒の画素の重なり分とをそれぞれ異なる色で示す。また、境界で一方側の画素（右の画素）をｆｒ、他方側の画素（左の画素）ｆｌで表す。図１１（ａ）では、発光素子アレイチップ同士の境界で画素ｆｌと画素ｆｒとの間の隙間ｄが感光ドラムの回転方向に並び、白スジが発生している。図１１（ｂ）では、発光素子アレイチップ同士の境界で画素ｆｌと画素ｆｒとの重なり分ｄが感光ドラムの回転方向に並び、黒スジが発生している。

このような発光素子アレイチップ同士の境界での濃度変化を抑えるため、増減した面積に比例して発光素子アレイチップ同士の境界での画素値を補正する。その比較例の画像を図１２（ａ）および図１２（ｂ）に示す。

図１１（ａ）に示す画像では、前記境界で画素ｆｌと画素ｆｒとの間の隙間分ｄ（０．５画素分）の面積が増えている。そのため、比較例では、図１２（ａ）に示すように、前記隙間分ｄに相当する位置で、前記隙間に位置する発光素子により前記増えた面積に比例して５０％の濃度分だけ露光している。しかし、図１２（ａ）に示す比較例の線スクリーン画像の形状は、図１２（ｃ）に示すように、画素の中心を結ぶ線ｆｆがなす形状のように前記画素の隙間に相当する部分で画像の形状が歪んでスジとして見えてしまう。

一方、図１１（ｂ）に示す画像では、前記境界で画素ｆｌと画素ｆｒとの重なり分ｄ（０．５画素分）の面積が減っている。そのため、比較例では、図１２（ｂ）に示すように、前記重なり分ｄに相当する位置で、感光ドラムの回転方向に重なる一方の発光素子により前記減った面積に比例して濃度を５０％に減らして露光している。しかし、図１２（ｂ）に示す比較例の線スクリーン画像の形状も、図１２（ｄ）に示すように、画像の中心を結ぶ線ｆｆがなす形状のように前記画素の重なりに相当する部分で画像の形状が歪んでスジとして見えてしまう。

すなわち、比較例のように、チップ同士の境界での画素の隙間に相当する面積、または画素の重なりに相当する面積に応じて濃度を調整しても、前記画素の隙間または前記画素の重なりに相当する部分で画像の形状が歪んでスジとして見えてしまうおそれがある。

そこで本実施例では、発光素子アレイチップ同士の境界での画像の形状変化を抑制するために、以下のようにして画像データを補正している。なお、以下の説明では、第１チップとして偶数番目の発光素子アレイチップ２８、第２チップとして奇数番目の発光素子アレイチップ２９を例示して説明する（図３（ｂ）、（ｃ）参照）。以下、偶数番目の発光素子アレイチップ２８を第１チップ、奇数番目の発光素子アレイチップ２９を第２チップともいう。

画像コントローラ部４１５は、第１チップ２８と第２チップ２９とが矢印Ｙ方向に重なる領域において、前記第１チップ２８の発光素子と前記第２チップ２９の発光素子との矢印Ｘ方向の間隔が所定の間隔Ｌを超える場合に、以下のように補正する。

ここで、図３（ｃ）に示すように、前記所定の間隔Ｌを超える間隔をなす前記第１チップ２８の発光素子を第１発光素子２８ａとする。また、前記所定の間隔Ｌを超える間隔をなす前記第２チップ２９の発光素子を第２発光素子２９ａとする。また、前記所定の間隔Ｌを超える間隔をなす前記第１発光素子２８ａと前記第２発光素子２９ａとの間に位置する発光素子を中間発光素子２８ｂ（または２９ｂ）とする。なお、所定の画素間隔を１とすると、前記所定の間隔Ｌを超える間隔の場合、境界部の画素間隔は１を超える。

画像コントローラ部４１５は、画像データをなす中間発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度と、前記画像データをなす第２発光素子用の濃度とを用いて補正する。

さらに画像コントローラ部４１５は、前記所定の間隔Ｌを超える間隔をなす画素の面積が増えた分を用いて、前記画像データをなす中間発光素子用の濃度をさらに補正する。

そして、補正した濃度を前記中間発光素子を配置したチップ用に分割したデータ信号に設定する。すなわち、中間発光素子を配置したチップ用のメモリに前記補正したデータ信号を格納する。

具体的には、境界部の画素間隔が１を超える場合について、図１１（ａ）に示す画像を例に演算方法を示す。境界部の画素間隔（１＋ｄ）＝１．５画素とする。従って、画素ｆｌと画素ｆｒとの間の隙間の間隔はｄ＝０．５画素である。また、黒を１、白を０として、注目する隙間の画素の濃度Ｐｃは、右の画素ｆｒの濃度Ｐｒ、左の画素ｆｌの濃度Ｐｌとして、以下の式１で表される。

Ｐｃ＝（Ｐｒ＋Ｐｌ）／２ ・・・（式１）

上記式１により計算した結果を図１３（ａ）に示す。図１３（ａ）において、注目する隙間の画素をｆｃ、隙間の画素ｆｃを介して、一方側の画素（右の画素）をｆｒ、他方側の画素（左の画素）ｆｌで表す。また、画素ｆｃを中間発光素子２８ｂ（または２９ｂ）、右の画素ｆｒを第２発光素子２９ａ、左の画素ｆｌを第１発光素子２８ａで露光する。

さらに面積比を考慮した前記隙間の画素の濃度Ｐｃは、以下の式２で表される。

Ｐｃ＝ｄ×（Ｐｒ＋Ｐｌ）／２ ・・・（式２）

上記式２により計算した結果を図１３（ｂ）に示す。

図１３（ｂ）に示す結果を各チップ用のメモリに設定し、画素ｆｃを中間発光素子２８ｂ、右の画素ｆｒを第２発光素子２９ａ、左の画素ｆｌを第１発光素子２８ａで露光する場合、図１３（ｃ）に示す太枠の中間発光素子２８ｂで隙間の画素ｆｃの濃度の分を露光する。露光した結果を図１３（ｄ）に示す。

単に面積に比例して増えた濃度分で露光した比較例の図１２（ａ）と比べて、補間した画素の濃度とその両側の画素の濃度を考慮している分だけ、線スクリーン画像の形状が改善していることが分かる。

または、画像コントローラ部４１５は、第１チップ２８と第２チップ２９とが矢印Ｙ方向に重なる領域において、前記第１チップ２８の発光素子と前記第２チップ２９の発光素子との矢印Ｘ方向の間隔が所定の間隔未満である場合に、以下のように補正する。

ここで、図３（ｃ）に示すように、前記所定の間隔Ｌ未満の間隔をなす前記第１チップ２８の発光素子を第１発光素子２８ａとする。また、前記所定の間隔Ｌ未満の間隔をなす前記第２チップ２９の発光素子を第２発光素子２９ｂとする。

画像コントローラ部４１５は、画像データをなす第１発光素子用の濃度を、前記画像データをなす第２発光素子用の濃度を用いて補正する。

さらに画像コントローラ部４１５は、前記所定の間隔Ｌ未満の間隔をなす画素の面積が減った分を用いて、前記画像データをなす第１発光素子用の濃度をさらに補正する。

そして、補正した濃度を前記第１発光素子を配置したチップ用に分割したデータ信号に設定する。すなわち、第１発光素子を配置したチップ用のメモリに前記補正したデータ信号を格納する。

また画像コントローラ部４１５は、前記画像データをなす第２発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度を用いて補正する。

さらに画像コントローラ部４１５は、前記所定の間隔Ｌ未満の間隔をなす画素の面積が減った分を用いて、前記画像データをなす第１発光素子用の濃度をさらに補正する。

そして、補正した濃度を前記第２発光素子を配置したチップ用に分割したデータ信号に設定する。すなわち、第２発光素子を配置したチップ用のメモリに前記補正したデータ信号を格納する。

具体的には、境界部の画素間隔が１未満の場合について、演算方法を示す。境界部の画素ｆｌと画素ｆｒとの重なり分はｄ＝０．５画素とする。従って、境界部の画素間隔（１－ｄ）＝０．５画素である。境界部の画素間隔が１未満の場合、境界の両側の画素の濃度を新たに計算する。

図１４（ａ）は、境界に画素ｆｌと画素ｆｒの重なりがなく、所定の画素間隔で形成された画像を示す。図１４（ａ）において、各マスを画素とし、所定の画素間隔を１として、各画素列の中央を点線で示している。図１４（ｂ）は、境界に画素ｆｌと画素ｆｒの重なりがあり、画素間隔が（１－ｄ）になった場合の画像を示す。図１４（ｂ）は、マス目で表された中央（境界）の画素列と画素列が重なっており、重なった画素列とその外側の画素列との画素間隔は所定の画素間隔１である。図１４（ｂ）において、境界の画素列とその外側の画素列を含めて、画素間隔が均等に並ぶとすれば、全体の画素間隔（１＋１＋（１－ｄ））＝（３－ｄ）を３で割り、理想的な画素間隔は（１－ｄ／３）となる。この理想的な画素間隔を、図１４（ｃ）に一点鎖線で示している。境界で重なる画素のうち、一方側の画素ｆｒ（右の画素）の濃度Ｐｒ、他方側の画素ｆｌ（左の画素）の濃度Ｐｌとする。そして、一点鎖線の位置に境界で重なる画素ｆｒ、ｆｌの値が割り振られているとして、新たな境界の画素の濃度（画素値）Ｐｒ'、Ｐｌ'は、それぞれ以下の式３，式４で表される。

Ｐｌ'＝｛（１－２ｄ／３）Ｐｌ＋（ｄ／３）Ｐｒ｝／（１－ｄ／３） ・・・（式３）

Ｐｒ'＝｛（ｄ／３）Ｐｌ＋（１－２ｄ／３）Ｐｒ｝／（１－ｄ／３） ・・・（式４）

また、境界で重なる画素の面積は２から２－ｄに減っているので、この減った分を補正した各画素ｆｌ、ｆｒの濃度（画素値）Ｐｒ"、Ｐｌ"は、それぞれ以下の式５，式６で表される。

Ｐｌ"＝（（２－ｄ）／２）Ｐｌ' ・・・（式５）

Ｐｒ"＝（（２－ｄ）／２）Ｐｒ' ・・・（式６）

以上の式により計算した結果を各チップ用のメモリに設定し、境界の両側の画素である、右の画素ｆｒを第１発光素子２９ｂ、左の画素ｆｌを第２発光素子２８ａで露光した結果を図１４（ｃ）に示す。

単に面積に比例して減った濃度分で露光した比較例の図１２（ｂ）と比べて、境界の両側の各画素の濃度を、互いの濃度を考慮して補正している分だけ、線スクリーン画像の形状が改善していることが分かる。

本実施例によれば、第１チップと第２チップとの境界で対象となる画素の濃度を、その画素に隣接する画素の濃度を用いて補正することで、簡易な演算でスクリーンなどのパターン形状が崩れず、複数のチップ間のスジが見えにくい画像形成装置を提供できる。すなわち、発光素子アレイチップ同士の境界での画像の形状変化を抑制することができ、スジ現象の発生を抑制することができる。

〔実施例２〕
実施例２は、露光ヘッドが図１５に示す発光素子アレイチップを有し、複数の発光素子で１画素を形成する点が実施例１とは異なる。図１５では、露光ヘッドが有する複数の発光素子アレイチップのうちの一部である、４個の発光素子アレイチップ２６～２９を示している。

図１５において、プリント基板の長手方向（矢印Ｘ方向）に順に配置された発光素子アレイチップ２６～２９同士は、プリント基板の短手方向（矢印Ｙ方向）に端部で重なりを持つように配置されている。また、各発光素子アレイチップ２６～２９は、主走査方向に一定の素子間隔Ｒで配置した複数の発光素子からなる列を副走査方向に複数配置している。ここでは、１つの発光素子アレイチップは、主走査方向に所定の間隔Ｒで配置した複数の発光素子からなる列を、副走査方向に４列配置している。また、各発光素子アレイチップ２６～２９は、各列同士を主走査方向に一定の距離Ｒ／４だけオフセットを持たせて配置している。画像コントローラ部は、各発光素子列同士が同じ１ラインを多重露光するように副走査方向に遅延調整したデータを、各発光素子列へ転送する。本実施例の露光ヘッドは、各発光素子アレイチップの発光素子列同士がＲ／４の距離だけオフセットを持つため、各発光素子列の素子間隔Ｒの４倍の解像度で露光できる。本実施例において、入力するデータ解像度より発光素子の解像度が高く、２個の発光素子で１つの画素を形成する。

図１６（ａ）および図１６（ｂ）は、図１５に示す４列の発光素子列を多重露光した様子を示し、１つのマス目が１つの発光素子の露光に対応し、２個の発光素子で１つの画素を形成し太枠で示している。また、主走査方向（矢印Ｘ方向）で、２つの発光素子アレイチップ間の矢印Ｙ方向に重なる領域（つなぎ目部分）を示す。また点灯の素子と、非点灯の素子とを異なる色で示す。図１６（ａ）および図１６（ｂ）において、発光素子アレイチップを副走査方向にずらしているが、副走査方向のデータ遅延調整で同じ１ラインを露光するものとする。図１６（ａ）において、主走査方向一方の発光素子列と他方の発光素子列との端部で、それぞれ１素子と２素子を非点灯にして、チップ間の隙間を最小（１画素未満）に調整している。また、図１６（ｂ）において、主走査方向一方の発光素子列と他方の発光素子列との端部で、それぞれ１素子と３素子を非点灯にして、チップ間の隙間を最小（１画素未満）に調整している。

あるいは、図１６（ｂ）において、主走査方向一方の発光素子列と他方の発光素子列との端部で、それぞれ１素子と１素子を非点灯にして、チップ間の画素同士を最小（１画素未満）に重ねる調整をしてもよい。同様に図１６（ｂ）において、主走査方向一方の発光素子列と他方の発光素子列との端部で、それぞれ１素子と２素子を非点灯にして、チップ間の画素同士を最小（１画素未満）に重ねる調整をしてもよい。

このように複数の発光素子で１つの画素を形成する多重露光方式の露光ヘッドを備えた画像形成装置に、実施例１で説明した画像データの補正を適用することで、解像度が増し、より画像の形状変化を抑制できる。

本実施例では、つなぎ目の補正において、発光素子の解像度で補正しきれない部分をさらに補正するものである。その様子を図１７（ａ）～図１７（ｄ）を用いて説明する。図１７（ａ）において、１つのマス目が１つの発光素子による１回の露光と対応し、主走査方向および副走査方向に２マス×２マスの露光で１つの画素を形成している。図１７（ａ）に示す画像は線スクリーン画像を示している。図１７（ｂ）において、主走査方向の中央が発光素子アレイチップ間の境界を示し、発光素子の単位で補正しきれない隙間が残っている状態を示す。図１７（ｂ）に示す境界部の隙間の間隔はＲ／８、マス目の間隔はＲ／４である。また、図１７（ｂ）において、黒部の濃度を１、白部の濃度を０とした時、前記式１による計算結果を記入している。

また、面積比を補正する前記式２のｄに相当する値は、（Ｒ／８）／（Ｒ／４）＝０．５と計算され、これを適用した結果を図１７（ｃ）に示す。また、本実施例では図１７（ｄ）に示すように、境界部の画素を、その画素を露光する発光素子が配置されたチップ内にて、所定の間隔で隣接した発光素子で露光した。

本実施例によれば、入力した解像度より高い露光解像度で露光した場合でも、さらに高精度につなぎ目の濃度（露光量）を補正できる。すなわち、発光素子アレイチップ同士の境界での画像の形状変化をより抑制することができ、スジ現象の発生をより抑制することができる。

〔他の実施例〕
前述した実施例１において、図１３（ｃ）に示すように、境界の画素ｆｌと画素ｆｒとの間の隙間の画素ｆｃを露光するために、画像コントローラ部４１５は、一方側の中間発光素子２８ｂのみで露光する構成を例示したが、これに限定されるものではない。画像コントローラ部４１５は、画像データをなす第１発光素子用の濃度と第２発光素子用の濃度のうち濃度の高い方の発光素子に近い発光素子を前記中間発光素子としてもよい。すなわち、第１発光素子２８ａ用の画素ｆｌの濃度Ｐｌと、第２発光素子２９ａ用の画素ｆｒの濃度Ｐｒのうち濃度の高い方の発光画素に近い発光素子を前記中間発光素子としてもよい。具体的には、図１８（ａ）の２ライン目の画素ｆｃの濃度０．２５は、濃度の高い方の第１発光素子２８ａに近い発光素子である中間発光素子２９ｂで露光する。図１８（ａ）の３ライン目の画素ｆｃの濃度０．５は、濃度の高い方の第２発光素子２９ａに近い発光素子である中間発光素子２８ｂで露光する。以下、同様に濃度の高い方の発光素子と中間発光素子とする。このように選択した中間発光素子で露光した結果を図１８（ｂ）に示す。このように中間発光素子を選択することで、図１８（ｂ）に示すように、発光素子アレイチップ同士の境界での画像の形状変化をより抑制することができる。

また前述した実施例１では、境界部の画素間隔が所定の間隔を超える場合に、画像コントローラ部４１５は、画像データをなす中間発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度と、前記画像データをなす第２発光素子用の濃度とを用いて補正する構成を例示したが、これに限定されるものではない。例えば、中間発光素子用の濃度を、ただ単に隣接する画素の濃度をコピーし、この画素とこれに重なる画素とを形成する。すなわち、境界で画素と画素の重なりを形成して、境界部の画素間隔が所定の間隔未満である場合の補正を行うようにしてもよい。このようにしても前述した実施例１と同様の効果が得られる。

また前述した実施例では、発光素子としてＬＥＤを用いたが、有機ＥＬなど他の発光素子を用いても良い。

Ｐｃ，Ｐｌ，Ｐｒ …濃度
ｆｃ，ｆｌ，ｆｒ …画素
１～２９ …発光素子アレイチップ
２８ａ，２８ｂ，２９ａ，２９ｂ …発光素子
１０２ …感光ドラム
１０６ …露光ヘッド
２０２ …プリント基板
３０５ …コネクタ
４００ …ＣＰＵ
４０１ …画像データ生成部
４０３ …チップデータ変換部
４０４ …チップデータシフト部
４０５ …データ送信部
４０６ …同期信号生成部
４１５ …画像コントローラ部
４１６ …コネクタ
４１７，４１８，４１９ …ケーブル
５００ …ラインメモリ
５０１～５２９ …メモリ
５３０ …カウンタ
５３１ …ＲＥＡＤ制御部
５３２ …ＷＲ制御部
５４０ …遅延素子
５４１ …補間制御部

Claims (6)

1. 感光体と、
   複数の発光素子を第１の方向に所定の間隔で配置した第１チップと、複数の発光素子を前記第１の方向に前記所定の間隔で配置した第２チップとを前記第１の方向に順に配置し、かつ、前記第１チップと前記第２チップとを前記第１の方向と直交する第２の方向に重なるように配置した基板を備え、画像データに応じて各チップの発光素子を発光して前記感光体を露光する露光ヘッドと、
   前記露光ヘッドに対して、画像データをチップ毎に分割したデータ信号を含む、前記露光ヘッドを制御するための信号を送信するコントローラと、
   を有し、
   前記コントローラは、前記第１チップと前記第２チップとが前記第２の方向に重なる領域において前記第１チップの発光素子と前記第２チップの発光素子との前記第１の方向の間隔が前記所定の間隔未満である場合に、
   前記所定の間隔未満の間隔をなす前記第１チップの発光素子を第１発光素子、前記所定の間隔未満の間隔をなす前記第２チップの発光素子を第２発光素子としたとき、
   前記画像データをなす第１発光素子用の濃度を、前記画像データをなす第２発光素子用の濃度を用いて補正し、補正した濃度を前記第１発光素子を配置したチップ用に分割したデータ信号に設定するとともに、
   前記画像データをなす第２発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度を用いて補正し、補正した濃度を前記第２発光素子を配置したチップ用に分割したデータ信号に設定する、
   ことを特徴とする画像形成装置。
2. 前記コントローラは、前記第１チップと前記第２チップとが前記第２の方向に重なる領域において前記第１チップの発光素子と前記第２チップの発光素子との前記第１の方向の間隔が前記所定の間隔未満である場合に、
   前記所定の間隔未満の間隔をなす画素の面積が減った分を用いて、前記画像データをなす第１発光素子用の濃度をさらに補正し、補正した濃度を前記第１発光素子を配置したチップ用に分割したデータ信号に設定するとともに、
   前記所定の間隔未満の間隔をなす画素の面積が減った分を用いて、前記画像データをなす第２発光素子用の濃度をさらに補正し、補正した濃度を前記第２発光素子を配置したチップ用に分割したデータ信号に設定する、
   ことを特徴とする請求項１に記載の画像形成装置。
3. 感光体と、
   複数の発光素子を第１の方向に所定の間隔で配置した第１チップと、複数の発光素子を前記第１の方向に前記所定の間隔で配置した第２チップとを前記第１の方向に順に配置し、かつ、前記第１チップと前記第２チップとを前記第１の方向と直交する第２の方向に重なるように配置した基板を備え、画像データに応じて各チップの発光素子を発光して前記感光体を露光する露光ヘッドと、
   前記露光ヘッドに対して、画像データをチップ毎に分割したデータ信号を含む、前記露光ヘッドを制御するための信号を送信するコントローラと、
   を有し、
   前記コントローラは、前記第１チップと前記第２チップとが前記第２の方向に重なる領域において前記第１チップの発光素子と前記第２チップの発光素子との前記第１の方向の間隔が前記所定の間隔を超える場合に、
   前記所定の間隔を超える間隔をなす前記第１チップの発光素子を第１発光素子、前記所定の間隔を超える間隔をなす前記第２チップの発光素子を第２発光素子、前記所定の間隔を超える間隔をなす前記第１発光素子と前記第２発光素子との間に位置する発光素子を中間発光素子としたとき、
   前記画像データをなす中間発光素子用の濃度を、前記画像データをなす第１発光素子用の濃度と、前記画像データをなす第２発光素子用の濃度とを用いて補正し、補正した濃度を前記中間発光素子を配置したチップ用に分割したデータ信号に設定する、
   ことを特徴とする画像形成装置。
4. 前記コントローラは、前記第１チップと前記第２チップとが前記第２の方向に重なる領域において前記第１チップの発光素子と前記第２チップの発光素子との前記第１の方向の間隔が前記所定の間隔を超える場合に、
   前記所定の間隔を超える間隔をなす画素の面積が増えた分を用いて、前記画像データをなす中間発光素子用の濃度をさらに補正し、補正した濃度を前記中間発光素子を配置したチップ用に分割したデータ信号に設定する、
   ことを特徴とする請求項３に記載の画像形成装置。
5. 前記コントローラは、前記画像データをなす第１発光素子用の濃度と第２発光素子用の濃度のうち濃度の高い方の発光素子に近い発光素子を前記中間発光素子とする、
   ことを特徴とする請求項３に記載の画像形成装置。
6. 前記第１チップおよび前記第２チップは、それぞれ、前記第１の方向に前記所定の間隔で配置した前記複数の発光素子からなる列を、前記第２の方向に複数配置し、各列同士を前記第１の方向に一定の距離だけオフセットして配置したものであり、
   前記コントローラは、複数の発光素子で１つの画素を形成する、
   ことを特徴とする請求項３に記載の画像形成装置。

Images