JP2023006958A - 露光装置及び画像形成装置 - Google Patents

Abstract

【課題】基板に実装される複数のチップの実装ズレをより正確に補正する。【解決手段】発光素子を有する第１チップ、第２チップが感光体の回転軸線方向に順に実装された基板と、基板を制御するための信号を送信するコントローラと、第１チップに接続され、データ信号を第１チップに伝送する第１データ信号線と、第２チップに接続され、データ信号を第２チップに伝送する第２データ信号線と、第１チップに接続され、データ信号が第１チップ用であることを示す選択信号を伝送する第１選択信号線と、第２チップに接続され、データ信号が第２チップ用であることを示す選択信号を伝送する第２選択信号線と、基板に実装されたチップの基準位置からのズレ量を記憶した記憶部と、を有し、コントローラは、記憶部に記憶したズレ量をもとに、各チップが基準位置にて露光するための補正量を各チップ毎に算出し、各チップに対して信号を出力する出力タイミングを、算出した補正量で調整する。【選択図】 図６

Description

本発明は、感光体を露光する露光装置及びこれを備えた画像形成装置に関する。

プリンタなどの電子写真方式の画像形成装置においては、ＬＥＤや有機ＥＬなどを用いた露光装置を用いて、感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。前記露光装置は、感光ドラムの回転軸線方向（長手方向）に配列した発光素子列と、前記発光素子列の光を感光ドラム上に結像するロッドレンズアレイで構成される。前記ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。また発光素子列は、複数の発光素子を有する複数の発光素子アレイチップが基板に実装された構成が知られている。

ここで、発光素子列の長手方向の長さは感光ドラムにおける画像領域幅に応じて長さが決まり、プリンタの解像度に応じて発光素子の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔が２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子の間隔も２１．１６μｍとなる。このような露光装置を用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

特開２００６－３０５７６３号公報

しかし、発光素子アレイチップを基板に実装する際には、発光素子アレイチップを基板に実装する実装装置のメカ精度や接着時のズレなどにより、感光ドラムの回転軸線方向や、感光ドラムの回転軸線方向に直交する回転方向に、実装ズレが生じることとなる。

特許文献１には、記録媒体の搬送方向（副走査方向）と直交する方向（主走査方向）に複数の記録ヘッドを配列したヘッドユニットを、記録色の数だけ副走査方向に並列に配置した記録装置が記載されている。また、個々の記録ヘッドにて記録媒体に記録される所定の記録パターンの位置を、個々のヘッドユニット内で変化させることで、記録媒体に記録される画像の画質を制御することが記載されている。しかし、特許文献１には、複数の記録ヘッドの副走査方向の実装ズレに対する課題を解決するための具体的な構成が記載されていない。

例えば前述の実装ズレのうち、回転方向の１画素の単位のズレ量、すなわち回転方向の１ライン単位のズレ量の補正であれば、画像処理により出力の画像ラインを１ライン単位で回転方向にずらすことで、補正は可能である。

しかし、基板に対する発光素子アレイチップの実装ズレが、回転方向に１ライン未満（１画素未満）の単位で生じた場合、前述の１ライン単位の補正だけでは、正確な補正は困難である。特に近年の高画質化に対して、色ズレや細線の再現時のズレなどが問題視されており、発光素子アレイチップの実装ズレに対するより正確な対応が必要となってきている。

本発明の目的は、基板に実装される複数の発光素子アレイチップの実装ズレをより正確に補正し、より高画質な出力を実現可能とすることである。

上記目的を達成するための本発明の代表的な構成は、感光体を露光する発光素子を有する第１チップと、前記発光素子を有する第２チップとが感光体の回転軸線方向に順に実装された基板と、前記基板に対して、感光体の回転軸線方向に１ライン分の画像データをチップ毎に分割したデータ信号を含む、前記基板を制御するための信号を送信するコントローラと、前記基板に設けられ、前記コントローラから第１チップに接続され、前記分割したデータ信号を第１チップに伝送する第１データ信号線と、前記基板に前記第１データ信号線とは独立して設けられ、前記コントローラから第２チップに接続され、前記分割したデータ信号を第２チップに伝送する第２データ信号線と、前記基板に設けられ、前記コントローラから第１チップに接続され、前記分割したデータ信号が第１チップ用であることを示す選択信号を伝送する第１選択信号線と、前記基板に前記第１選択信号線とは独立して設けられ、前記コントローラから第２チップに接続され、前記分割したデータ信号が第２チップ用であることを示す選択信号を伝送する第２選択信号線と、前記基板に実装されたチップが基準位置から感光体の回転軸線方向に直交する回転方向にずれている場合のズレ量を記憶した記憶部と、を有し、前記コントローラは、前記記憶部に記憶したズレ量をもとに、各チップが前記基準位置にて露光するための補正量を各チップ毎に算出し、各チップに対して前記選択信号及び前記データ信号を出力する出力タイミングを、前記算出した補正量で調整し、前記調整した出力タイミングで各チップに対して各選択信号線及び各データ信号線を通して前記選択信号及び前記データ信号を送信する、ことを特徴とする。

本発明によれば、基板に実装される複数のチップの実装ズレをより正確に補正することができ、より高画質な出力が実現可能である。

画像形成装置の全体構成を示す模式断面図 （ａ）（ｂ）は露光ヘッドと感光ドラムの位置関係を示す図 （ａ）（ｂ）（ｃ）プリント基板の説明図 発光素子アレイチップの構成の説明図 発光部の構成の説明図 実施例１の画像コントローラ部とプリント基板のブロック図 発光素子アレイチップ内の回路部のブロック図 ライン同期信号、チップセット選択信号、データ信号のタイミングチャート 実装ズレが無い発光素子アレイチップの実装状態の説明図 実装ズレが無い発光素子アレイチップの露光状態を示した図 実装ズレがある発光素子アレイチップの実装状態の説明図 実装ズレがある発光素子アレイチップの露光状態を示した図 実施例１の実装ズレの補正を行った場合のライン同期信号、チップセット選択信号、データ信号のタイミングチャート 実施例２の画像コントローラ部、プリント基板の内部ブロック図 実施例２の実装ズレの補正を行った場合のライン同期信号、チップセット選択信号、データ信号のタイミングチャート 画像形成装置の起動時のフローチャート 実装ズレに対する補正量のフローチャート チップデータ変換部における画像データの修正方法を示した図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明の範囲をそれらのみに限定する趣旨のものではない。

〔実施例１〕
（画像形成装置全体の構成）
図１を用いて、本実施例における電子写真方式の画像形成装置について簡単に説明する。図１に画像形成装置全体の構成を示す。本画像形成装置は、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５及び、これらを制御するプリンタ制御部（不図示）から構成される。

スキャナ部１００は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する。作像部１０３では、像担持体（感光体）としての感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光装置としての露光ヘッド１０６は、前記画像データに応じて発光し、配列された発光素子群のチップ面で発光した光を、ロッドレンズアレイによって感光ドラム１０２に集光し、感光ドラム１０２に静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像に対してトナーを現像する。現像されたトナー像は、転写ベルト１１１上に搬送された紙上に転写される。作像部１０３は、前述の一連の電子写真プロセス（帯電、露光、現像、転写）を行う作像ユニットを４連持ち、各々シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べることで、フルカラーの画像を形成する。前記４連の作像ユニットは、シアンの作像ユニットの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像ユニットの作像動作を順次実行していく。

給紙／搬送部１０５では、本体内給紙ユニット１０９ａ，１０９ｂ、外部給紙ユニット１０９ｃ、手差し給紙ユニット１０９ｄのうち、予め指示された給紙ユニットから記録媒体としての紙を給紙し、給紙された紙はレジローラ１１０まで搬送される。レジローラ１１０は、前述した作像部１０３において形成されたトナー像が紙上に転写されるタイミングで、転写ベルト１１１上に紙を搬送する。転写ベルト１１１の対向位置には、光学センサ１１３が配置されており、各作像ユニット間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、画像コントローラ部６００（図６参照）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。定着部１０４は、ローラの組み合わせによって構成され、ハロゲンヒータ等の熱源を内蔵し、前記転写ベルト１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着する。画像が定着された紙は、排紙ローラ１１２にて画像形成装置外部に排紙される。

プリンタ制御部（不図示）は、画像形成装置全体を制御する制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。

（露光ヘッドの構成）
図２を用いて、感光ドラム１０２に露光を行う露光装置としての露光ヘッド１０６について説明する。図２（ａ）及び図２（ｂ）に感光ドラム１０２に対する露光ヘッド１０６の配置の様子と、発光素子群２０１から出射した光がロッドレンズアレイ２０３により感光ドラム１０２に集光する様子を示す。

露光ヘッド１０６及び感光ドラム１０２は、不図示の取り付け部材によって、各々、画像形成装置に取り付けられている。露光ヘッド１０６は、発光素子群２０１と、発光素子群２０１を実装したプリント基板２０２と、ロッドレンズアレイ２０３と、ロッドレンズアレイ２０３とプリント基板２０２を取り付けるハウジング２０４で構成されている。発光素子群２０１は、発光素子を有する複数の発光素子アレイチップからなる。露光ヘッド１０６は、工場では露光ヘッド１０６単体で組み立て調整作業を行い、集光位置でのスポットを所定サイズに調整するピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３の間の距離、ロッドレンズアレイ２０３と発光素子群２０１の間の距離は、所定の間隔となるように配置されることで、発光素子群２０１からの出射光（光束）が感光ドラム１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２０３と発光素子群２０１との距離が所望の値となるように、ロッドレンズアレイ２０３の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を個別に順次発光させていき、ロッドレンズアレイ２０３を介して集光させた光が、所定の光量になるように各発光素子の駆動電流が調整される。

（プリント基板の構成）
図３に発光素子群２０１を配列したプリント基板２０２を示す。図３（ａ）はプリント基板２０２の発光素子群２０１が実装されている面とは反対側の面（以降、非実装面と呼称）を示す。図３（ｂ）はプリント基板２０２の発光素子群２０１が実装されている面（以降、実装面と呼称）を示す。

プリント基板２０２は、図３（ａ）に示す非実装面、及び図３（ｂ）に示す実装面の両面に部品を実装可能な基板である。図３（ａ）に示すように、プリント基板２０２の非実装面には、プリント基板２０２とは異なる装置側に設けられた画像コントローラ部６００（図６参照）と接続するための接続部としてのコネクタ３０５が実装されている。コネクタ３０５を介して、画像コントローラ部６００からプリント基板２０２を制御するための信号を送信するラインと、電源ラインが接続される。コネクタ３０５を介して画像コントローラ部６００からの信号を受けて、プリント基板２０２に実装された各発光素子は駆動される。

図３（ｂ）に示すように、プリント基板２０２の実装面には、複数の発光素子からなる発光素子群２０１が実装されている。プリント基板２０２の実装面には、複数の発光素子からなる複数の発光素子アレイチップが、感光ドラム１０２の回転軸線方向（プリント基板２０２の長手方向）に実装されている。ここでは、発光素子群２０１は、プリント基板２０２の長手方向において、２０個の発光素子アレイチップ３００－１～３００－２０を千鳥状に配列した構成から成る。各発光素子アレイチップ３００－１～３００－２０内には、複数の発光素子としての７４８個の発光素子が、チップの長手方向に所定の解像度ピッチで配列されている。本例では、チップの長手方向に隣接する発光素子のピッチは、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっており、チップ内における長手方向７４８個の発光素子の端から端までの間隔は約１５．８ｍｍである。発光素子群２０１は、２０個の発光素子アレイチップ３００－１～３００－２０が長手方向に配列される。これにより、発光素子群２０１は、感光ドラム１０２の長手方向（回転軸線方向）に露光可能な発光素子数は１４，９６０素子となり、長手方向に約３１６ｍｍの画像幅に対応した画像形成が可能となる。発光素子アレイチップ３００－１～３００－２０は千鳥状に２列に配置されており、各列はプリント基板２０２の長手方向に沿って配置される。また、プリント基板２０２上には、ヘッド情報格納部６１０が実装されている。

ここで、各発光素子アレイチップ３００－１～３００－２０は、プリント基板２０２に対して、予め設定されている基準位置に実装される。図３（ｃ）においては、プリント基板２０２の長手方向（感光ドラムの回転軸線方向）の直線である基準線ＳＬに沿って基準線ＳＬに接する位置を、各発光素子アレイチップ３００－１～３００－２０の基準位置としている。本例では各発光素子アレイチップ３００－１～３００－２０を千鳥状に配置している。そのため、奇数番目の発光素子アレイチップ３００－１、３００－３、…３００－１９は基準線ＳＬに沿って基準線ＳＬに直交する方向の一方側（感光ドラムの回転方向の下流側）に接する位置を基準位置としている。偶数番目の発光素子アレイチップ３００－２、３００－４、…３００－４０は基準線ＳＬに沿って基準線ＳＬに直交する方向の他方側（感光ドラムの回転方向の上流側）に接する位置を基準位置としている。なお、ここでは基準線ＳＬに沿って基準線ＳＬに接する位置を基準位置としているが、これに限定されるものではない。例えば、基準位置は、プリント基板２０２に実装された複数の発光素子アレイチップのうちの１つの発光素子アレイチップの実装位置を基準位置としても良い。

また、図３（ｃ）においては、各発光素子アレイチップ３００－１～３００－２０を基準線ＳＬに接する位置に配置した構成を図示している。なお、奇数番目の発光素子アレイチップ３００－１、３００－３、…３００－１９と、偶数番目の発光素子アレイチップ３００－２、３００－４、…３００－４０との間に、基準線に直交する方向（感光ドラムの回転方向）に所定のライン数分の間隔を空けている。これについては後述する。本例では、所定のライン数を、４ライン分としている。

ヘッド情報格納部６１０は、各発光素子アレイチップ３００の発光量や実装位置といったヘッド情報を格納する記憶部であり、不揮発性メモリ等で構成される。ヘッド情報格納部６１０は、ヘッド情報として、プリント基板２０２に実装された各発光素子アレイチップ３００が前記基準位置から感光ドラム１０２の回転軸線方向に直交する回転方向にずれている場合のズレ量を記憶している。後述するが、画像コントローラ部６００は、このヘッド情報格納部６１０に記憶したズレ量をもとに、各チップが前記基準位置にて露光するための補正量を各チップ毎に算出する。このズレ量は、プリント基板２０２を製造した時点で、ヘッド情報格納部６１０に格納されている。

図３（ｃ）に、発光素子アレイチップ３００のチップ間の境界部の様子を示す。ここでは、発光素子アレイチップ３００－１，３００－２のチップ間の境界部を例示する。チップ間の境界部においても、発光素子３０１の長手方向のピッチは、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっている。また、前記２列のチップの発光点のドラム回転方向の間隔（図中Ｓ）は、約８４．６４μｍ（１２００ｄｐｉで４画素分）となるように配置される。ここで図中の間隔Ｓは、一方の発光素子アレイチップ３００－１の発光素子３０１の中心（発光点）と、他方の発光素子アレイチップ３００－２の発光素子３０１の中心（発光点）とのドラム回転方向の間隔である。また、各列はプリント基板２０２の長手方向（ドラム回転軸線方向）に沿って配置され、前記２列の発光点のドラム回転軸線方向の間隔（図中Ｌ）は、約２１．１６μｍ（１２００ｄｐｉで１画素分）となるように配置される。ここで図中の間隔Ｌは、ドラム回転軸線方向において隣り合う発光素子３０１の中心（発光点）と発光素子３０１の中心（発光点）との間隔である。なお、発光素子間の間隔Ｓ、Ｌは、前述した値に限定されるものではなく、適宜設定されるべきものである。

ここでは、プリント基板２０２の長手方向において、１ラインを構成する２０個の発光素子アレイチップ３００－１～３００－２０を千鳥状に２列に配列した構成を例示したが、これに限定されるものではない。例えば、プリント基板の長手方向において、１ラインを構成する複数個の発光素子アレイチップを１列に配列した構成としても良い。

（発光素子アレイチップの構成）
図４に発光素子アレイチップ３００の平面構成の概略を示す。なお、図中の矢印Ｘ方向は感光ドラム１０２の長手方向（回転軸線方向）であり、矢印Ｙ方向は感光ドラム１０２の回転軸線方向に直交する回転方向である。

発光素子アレイチップ３００は、発光基板４０２の上に複数の発光素子を含む発光部４０４、ワイヤボンディングパッド（ＷＢパッド）４０８が形成されている。尚、発光基板４０２には発光部４０４を制御するための回路部４０６（図４中の点線で囲まれた部分）が内蔵されている。回路部４０６はアナログ駆動回路（図７に示すアナログ部７０６）、デジタル制御回路（図７に示すデジタル部７００）の両方を含んだ構成となっている。回路部４０６の電源供給や発光素子アレイチップ３００外からの信号などの入出力はワイヤボンディングパッド４０８を通じて行われる。

（発光部の構成）
発光部４０４について図５を用いて説明する。図５は図４に示す発光素子アレイチップのＡ－Ａ′断面の一部（発光素子１つ分とその周囲）の概略図である。なお、図中の矢印Ｚ方向は図４中の矢印Ｘ方向及び矢印Ｙ方向に直交する方向であり、発光部からの光が出射する方向である。

発光部４０４は、発光基板４０２上に複数の下部電極５０４、発光層５０６、上部電極５０８が形成された構成である。下部電極５０４は独立電極であり、上部電極５０８は共通電極である。下部電極５０４は、矢印Ｘ方向に幅Ｗで形成される。また下部電極５０４は、矢印Ｘ方向に隣接する下部電極５０４との間に所定の間隔ｄを空けて複数形成される。下部電極５０４と上部電極５０８の間に発光層５０６が形成される。尚、発光層５０６は連続して形成されていても、下部電極５０４とほぼ同等の大きさに分断されていても良い。１つの発光素子３０１は、独立した下部電極５０４の１つと、発光層５０６、上部電極５０８で囲まれた部分で１素子を形成する。複数の下部電極５０４のうちの所望の下部電極を選択し、選択された下部電極５０４と上部電極５０８を通じて発光層５０６に通電する。この通電により、選択された下部電極５０４に対応する場所の発光層５０６を発光させ、上部電極５０８を通して出射光５１０として出射させる。下部電極５０４としては発光層５０６の発光波長に対して反射率の高い金属が好ましく、本実施例ではＡｇを用いる。下部電極５０４は、反射率の高い金属として、他にもＡｌまたはその合金などを用いることができる。また、上部電極５０８としては発光層５０６の発光波長に対して透明であることが好ましく、本実施例では酸化インジウム錫（ＩＴＯ）を用いる。本実施例では発光層５０６として、有機ＥＬ膜を用いるが、有機ＥＬ層以外でも無機ＥＬ層などでも良い。

（制御ブロック）
図６に画像コントローラ部６００とプリント基板２０２のブロック図を示す。本実施例においては、説明を簡易化するために単色の処理について説明するが、同様の処理を４色同時に並列処理するものとする。

画像コントローラ部６００は、プリント基板２０２とは異なる装置側（ここでは画像形成装置）に設けられている。画像コントローラ部６００は、プリント基板２０２に対して、プリント基板２０２を制御するための信号を送信するコントローラである。前記信号は、画像データの有効範囲を表すチップセレクト信号、クロック信号、画像データ、画像データの１ライン毎の区切りを表す信号（以降ライン同期信号と呼称）、ＣＰＵ６０３との通信信号となる。前記信号は、画像データとして、感光ドラムの回転軸線方向に１ライン分の画像データをチップ毎に分割したデータ信号を含む。

チップセレクト信号線６３０１～６３２０はそれぞれ、画像コントローラ部６００からプリント基板２０２に実装された各発光素子アレイチップ３００－１～３００－２０に接続されている。具体的には、第１選択信号線としてのチップセレクト信号線６３０１は、画像コントローラ部６００から第１チップとしての発光素子アレイチップ３００－１に接続されている。第２選択信号線としてのチップセレクト信号線６３０２は、画像コントローラ部６００から第２チップとしての発光素子アレイチップ３００－２に接続されている。同様にして他のチップセレクト信号線６３０３～６３２０もそれぞれ独立して設けられ、画像コントローラ部６００からそれぞれ対応する発光素子アレイチップ３００－３～３００－２０に接続されている。またチップセレクト信号線６３０１～６３２０（ｃｓ＿０１～ｃｓ＿２０）はそれぞれ、画像コントローラ部６００から送信された２０本の選択信号を各チップに伝送する。具体的には、第１選択信号線としてのチップセレクト信号線６３０１（ｃｓ＿０１）は、画像コントローラ部６００から発光素子アレイチップ３００－１に伝送されたデータ信号が当該チップ用であることを示す選択信号を伝送する。第２選択信号線としてのチップセレクト信号線６３０２（ｃｓ＿０２）は、画像コントローラ部６００から発光素子アレイチップ３００－２に伝送されたデータ信号が当該チップ用であることを示す選択信号を伝送する。同様にして他のチップセレクト信号線６３０３～６３２０（ｃｓ＿０３～ｃｓ＿２０）も、画像コントローラ部６００から伝送されたデータ信号が当該チップ用であることを示す選択信号を当該チップ３００－３～３００－２０に伝送する。

クロック信号線６２０は、１本のクロック信号線６２０を分岐することによって各発光素子アレイチップ３００－１～３００－２０に接続されている。すなわち、クロック信号線６２０（ｃｌｋ）は、各発光素子アレイチップ３００－１～３００－２０へのクロック信号を１本のクロック信号線６２０を分岐することによって供給する。

画像データ信号線６４０１～６４２０はそれぞれ、画像コントローラ部６００からプリント基板２０２に実装された各発光素子アレイチップ３００－１～３００－２０に接続されている。具体的には、第１データ信号線としての画像データ信号線６４０１は、画像コントローラ部６００から第１チップとしての発光素子アレイチップ３００－１に接続されている。第２データ信号線としての画像データ信号線６４０２は、画像コントローラ部６００から第２チップとしての発光素子アレイチップ３００－２に接続されている。同様にして他の画像データ信号線６４０３～６４２０もそれぞれ独立して設けられ、画像コントローラ部６００からそれぞれ対応する発光素子アレイチップ３００－３～３００－２０に接続されている。また画像データ信号線６４０１～６４２０（ｄａｔａ＿０１～ｄａｔａ＿２０）はそれぞれ、画像コントローラ部６００から送信されたデータ信号を各チップに伝送する。具体的には、第１データ信号線としての画像データ信号線６４０１（ｄａｔａ＿０１）は、画像コントローラ部６００から送信されたデータ信号を第１チップとしての発光素子アレイチップ３００－１に伝送する。第２データ信号線としての画像データ信号線６４０２（ｄａｔａ＿０２）は、画像コントローラ部６００から送信されたデータ信号を第２チップとしての発光素子アレイチップ３００－２に伝送する。同様にして他の画像データ信号線６４０３～６４２０（ｄａｔａ＿０３～ｄａｔａ＿２０）も、画像コントローラ部６００から送信されたデータ信号を各発光素子アレイチップ３００－３～３００－２０に伝送する。なお、本実施例では各データ信号は、３ｂｉｔで、８階調の濃度を実現するものとし、ｄａｔａ＿０１（６４０１）からｄａｔａ＿２０（６４２０）の２０系統、計６０本の信号とする。

ライン同期信号線６５０は、１本のライン同期信号線６５０を分岐することによって各発光素子アレイチップ３００－１～３００－２０に接続されている。すなわち、ライン同期信号線６５０（ｌｓｙｎｃ＿ｘ）は、各発光素子アレイチップ３００－１～３００－２０へのライン同期信号を１本のライン同期信号線６５０を分岐することによって供給する。

通信信号線６６０（ｃｐｕ＿ｂｕｓ）は、ここでの詳細な構成の説明は省略するが、ＣＰＵ６０３との通信を行うためのアドレス信号、データ信号等の信号を各発光素子アレイチップ３００－１～３００－２０へ供給する。画像コントローラ部６００は、通信信号線６６０を通して、各発光素子アレイチップに対する動作の設定や、ヘッド情報格納部６１０へのデータの書き込み、読出し等を行う。

画像コントローラ部６００は、前述したように、プリント基板２０２に対して、プリント基板２０２を制御するための信号を送信するコントローラである。画像コントローラ部６００は、画像データ生成部６０１、レジスタ部６０５を有するチップデータ変換部６０２、ＣＰＵ６０３、同期信号生成部６０４を有する。画像コントローラ部６００では、画像データに対する処理と、印刷タイミングに対する処理が行われる。

画像データ生成部６０１は、スキャナ部１００あるいは画像形成装置の外部から受信した画像データに対して、ＣＰＵ６０３により指示された解像度でディザリング処理を行い、プリント出力のための画像データを生成する。本実施例では、１２００ｄｐｉの解像度でディザリング処理を行うものとする。また、前述したように、画像データは３ｂｉｔ幅で濃度値０～７の８階調を表し、７が最大濃度を表すものとする。

同期信号生成部６０４は、ライン同期信号を生成する。ＣＰＵ６０３は、事前に定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２の表面が回転方向に１２００ｄｐｉの画素サイズ（約２１．１６μｍ）で移動する周期を１ライン周期として、同期信号生成部６０４に信号周期の時間間隔を指示する。例えばシート搬送方向に２００ｍｍ／ｓの速度で印刷する場合、１ライン周期を１０５．８μｓ（小数点２桁以下省略）として時間間隔を指示する。シート搬送方向の速度については、感光ドラムの速度制御手段（不図示）に設定する印刷速度の設定値（固定値）を用いてＣＰＵ６０３が算出する。

チップデータ変換部６０２は、同期信号生成部６０４で生成したライン同期信号に同期して１ライン分の画像データを発光素子アレイチップ毎に分割し、分割したデータ信号を、クロック信号とチップセレクト信号とともにプリント基板２０２へ送る。チップデータ変換部６０２は、ＣＰＵ６０３によってレジスタ部６０５に設定された情報に基づいて、所定の制御を行う。

この時、チップデータ変換部６０２では、図３（ｂ）に示すように千鳥状に配置されている発光素子アレイチップ３００－１～３００－２０に関して、感光ドラム１０２に対して画像データを１ラインで露光するように、当該画像データの修正を行う。チップデータ変換部６０２による各発光素子アレイチップに対する画像データの修正について図１８を用いて説明する。

図１８は、前記画像データの修正を示した図である。前述したように、発光素子アレイチップ３００－１～３００－２０は、プリント基板２０２に対して千鳥状に配置されている。また発光素子アレイチップ３００－１～３００－２０は、実際には、ドラム回転方向において、奇数番目の発光素子アレイチップと偶数番目の発光素子アレイチップとの間に所定のライン数（本例では４画素）を空けて配置されている。

そこで、チップデータ変換部６０２は、前述のチップ間のライン数を考慮して、発光素子アレイチップに対して、前記所定のライン数のブランクデータ（濃度値０のデータ）を加えて出力を行う。チップデータ変換部６０２は、奇数番目の発光素子アレイチップ３００－１、３００－３、…３００－１９に対して、画像データの末尾ラインに、前記所定のライン数のブランクデータ（濃度値０のデータ）を加えて出力を行う。同様にチップデータ変換部６０２は、偶数番目の発光素子アレイチップ３００－２、３００－４、…３００－２０の画像データの先頭ラインに、前記所定のライン数のブランクデータ（濃度値０のデータ）を加えて出力を行う。これにより、千鳥状に配置されている発光素子アレイチップであっても、チップデータ変換部６０２から出力されたデータ信号を各発光素子アレイチップにより露光を行うことで、元々の画像データのラインが揃った状態での露光及びプリント出力が可能となる。

なお、ここでは発光素子アレイチップ間の間隔に相当するライン数（４画素）のブランクデータを加えているが、これに限定されるものではない。画像データを格納したメモリをリセットした際に、クリアされずに前記メモリ内にデータが残る場合を考慮して、当該残ったデータが出力されないように前述のブランクデータを用いる場合がある。そのため、画像データに加える前記所定のライン数は、前述した発光素子アレイチップ間の間隔に相当する数に限定されるものではなく、適宜設定されるべきものである。

後述するが、チップデータ変換部６０２は、上記画像データとしての分割したデータ信号及びチップセレクト信号等をプリント基板２０２へ出力する出力タイミングの制御を、ＣＰＵ６０３によりレジスタ部６０５に設定された補正量などの情報に基づいて行う。

プリント基板２０２は、露光装置としての露光ヘッド１０６に設けられている。プリント基板２０２には、発光素子を有する複数の発光素子アレイチップ３００－１～３００－２０が実装されている。

またプリント基板２０２には、ヘッド情報を記憶しているヘッド情報格納部６１０が設けられている。ヘッド情報格納部６１０は、ヘッド情報として、プリント基板２０２に実装された各発光素子アレイチップ３００が前記基準位置から感光ドラム１０２の回転軸線方向に直交する回転方向にずれている場合のズレ量を予め記憶している。ヘッド情報格納部６１０は、通信信号線６６０を介してＣＰＵ６０３と接続されている。

画像コントローラ部６００からのクロック信号線６２０、ライン同期信号線６５０、通信信号線６６０は、分岐することによって各発光素子アレイチップ３００にそれぞれ接続されている。各発光素子アレイチップ３００に接続されたクロック信号線６２０、ライン同期信号線６５０、通信信号線６６０はプリント基板２０２に設けられている。

また画像コントローラ部６００からのチップセレクト信号線６３０１～６３２０、画像データ信号線６４０１～６４２０に関しては、それぞれ独立して設けられ、各発光素子アレイチップ３００－１～３００－２０へと接続されている。各発光素子アレイチップ３００にそれぞれ接続されたチップセレクト信号線６３０１～６３２０、画像データ信号線６４０１～６４２０はプリント基板２０２に設けられている。すなわち、プリント基板２０２において、各発光素子アレイチップ３００－１～３００－２０に接続されたチップセレクト信号線６３０１～６３２０は、それぞれ独立してプリント基板２０２に設けられている。また、プリント基板２０２において、各発光素子アレイチップ３００－１～３００－２０に接続された画像データ信号線６４０１～６４２０は、それぞれ独立してプリント基板２０２に設けられている。

（チップ内部のデジタル回路ブロック）
図７に発光素子アレイチップ３００内の回路部４０６のブロック図を示す。

本実施例においては、各発光素子アレイチップ３００には、１ｂｉｔのチップセレクト信号線（６３０１から６３２０のいずれか１本）、１ｂｉｔのクロック信号線６２０、３ｂｉｔの画像データ信号線（６４０１から６４２０のいずれか１組）、１ｂｉｔのライン同期信号線６５０、複数ｂｉｔからなる通信信号線６６０が接続され、信号が入力される。発光素子アレイチップ３００内の回路部４０６は、デジタル部７００とアナログ部７０６とからなる。

デジタル部７００は、クロック信号線６２０を介して入力されるクロックに同期して、通信信号線６６０を介して予め設定される設定値を元に、チップセレクト信号、画像データ信号、ライン同期信号を基に発光素子を発光させるためのパルス信号を生成し、アナログ部７０６へ送る機能を持つ。通信ＩＦ部７０１はＣＰＵ６０３からの通信信号に基づいて、レジスタ部７０２に対する設定値のライト及びリードを制御するインターフェイスとなる。レジスタ部７０２は動作に必要な設定値を格納する。この設定値には、パルス信号生成部７０５で生成するパルス信号の幅情報とライン同期信号の周期情報、アナログ部７０６で設定する駆動電流の設定情報がある。画像データ格納部７０４は、入力されてきたチップセレクト信号が有効な間の画像データを保持し、ライン同期信号に同期して画像データを点灯制御部７０７に出力する。パルス信号生成部７０５はレジスタ部７０２で設定されたパルス信号の幅情報及びライン同期信号周期を基に、対応する発光素子列内の発光素子を点灯させる際に必要なパルス信号を生成し、点灯制御部７０７に出力する。点灯制御部７０７は画像データ格納部７０４からの画像データを基に、発光素子毎にパルス信号生成部７０５からのパルス信号をアナログ部７０６に出力するか否かを制御する。アナログ部７０６はデジタル部７００で生成されたパルス信号を基に、発光素子を駆動するために必要な信号を生成する。

図８は、チップデータ変換部６０２からライン同期信号線６５０（信号名：ｌｓｙｎｃ＿ｘ）、チップセレクト信号線６３０１～６３０４（信号名：ｃｓ＿０１～ｃｓ＿０４）、画像データ信号線６４０１～６４０４（信号名：ｄａｔａ＿０１～ｄａｔａ＿０４）を通して出力される信号のタイミングチャートを示した図となる。ここでの説明では、基板に実装されている２０個の発光素子アレイチップのうち、４個の発光素子アレイチップ３００－１、３００－２、３００－３、３００－４に対する信号を示したものとするが、他の発光素子アレイチップに関しても同様な動作を行う。

ライン同期信号線６５０（信号名：ｌｓｙｎｃ＿ｘ）は、前述したように各ラインのデータ開始位置を示す信号を伝送するようになっており、一定間隔にてイネーブル（本実施例ではＬｏｗをイネーブルとする）となるパルスが生成される。ライン同期信号がＬｏｗとなることを検知したら、奇数番号の発光素子アレイチップ３００－１、３００－３、…、３００－１９に対するチップセレクト信号（ｃｓ＿０１、ｃｓ＿０３、…、ｃｓ＿１９）が、発光素子の数分だけイネーブル状態となる。それと同時に、奇数番号の発光素子アレイチップ３００－１、３００－３、…、３００－１９に対する画像データ信号（ｄａｔａ＿０１、ｄａｔａ＿０３、…、ｄａｔａ＿１９）が、発光素子の数分だけ出力される。奇数番号の発光素子アレイチップ３００－１、３００－３、…、３００－１９に対する画像データ信号（ｄａｔａ＿０１、ｄａｔａ＿０３、…、ｄａｔａ＿１９）の出力が完了すると、引き続き偶数番号の発光素子アレイチップ３００－２、３００－４、…、３００－２０に対するチップセレクト信号（ｃｓ＿０２、ｃｓ＿０４、…、ｃｓ＿２０）が、発光素子の数分だけイネーブル状態となる。それと同時に、偶数番号の発光素子アレイチップ３００－２、３００－４、…、３００－２０に対する画像データ信号（ｄａｔａ＿０２、ｄａｔａ＿０４、…、ｄａｔａ＿２０）が、発光素子の数分だけ出力される。偶数番号の発光素子アレイチップ３００－２、３００－４、…、３００－２０に対する画像データ信号（ｄａｔａ＿０２、ｄａｔａ＿０４、…、ｄａｔａ＿２０）の出力が完了すると、次のラインのライン同期信号ｌｓｙｎｃ＿ｘが再びイネーブルを示すパルスを出力する。

プリントを行う際には、ライン同期信号の同期用のパルスが出力され、次のパルスが出力される間に、感光ドラム１０２が１画素分（本実施例では２１．１６μｍ）回転することにより、各ラインの画像データが１２００ｄｐｉの解像度で露光される。

図８においては便宜上、各発光素子アレイチップに対する１ライン目のデータには「－１ｓｔ」、２ライン目のデータには「－２ｎｄ」、３ライン目のデータには「－３ｒｄ」と名前を付加する。また図８において、「Ｃｈｉｐ１」は発光素子アレイチップ３００－１用、「Ｃｈｉｐ２」は発光素子アレイチップ３００－２用、「Ｃｈｉｐ３」は発光素子アレイチップ３００－３用、「Ｃｈｉｐ４」は発光素子アレイチップ３００－４用の画像データを示す。

この時、チップデータ変換部６０２によって偶数番号の発光素子アレイチップに送られるデータには、元々の画像データに対して、前述したブランクデータ（濃度値０のデータ）が含まれている。ブランクデータとは、奇数番号の発光素子アレイチップと偶数番号の発光素子アレイチップの間の間隔（所定のライン数）に相当する濃度値０のデータである。そのため、このブランクデータを用いて、偶数番号の発光素子アレイチップと奇数番号の発光素子アレイチップとが画像データを１ラインで露光するように調整する。これにより、１画素（１ライン）の単位の調整が行われて、露光及びプリントアウトされた画像でのズレは起こらないようになっている。

図９に示すように、各発光素子アレイチップが基準線ＳＬに対して、基準位置に実装されている場合には、図１０に示すように、各発光素子アレイチップのデータは、感光ドラムの長手方向（回転軸線方向）にズレなく並ぶ形で露光及びプリントされる。

しかし、実際には図１１に示すように、プリント基板２０２上に発光素子アレイチップ３００を実装する際には、実装する機器の精度等により、発光素子アレイチップ３００が基準位置（基準線ＳＬ）からズレた状態で実装されるおそれがある。図１１において、ｙ２、ｙ３、ｙ４は、基準線ＳＬからドラム回転方向への実装ズレを示すものであり、１画素未満の単位のズレ量を示すものである。

図１１において、発光素子アレイチップ３００－１に関しては、基準線ＳＬからズレのない状態で実装されている。発光素子アレイチップ３００－２に関しては、基準線ＳＬからズレ量ｙ２（１／３画素）、ドラム回転方向の上流側にズレた状態で実装されている。発光素子アレイチップ３００－３に関しては、基準線ＳＬからズレ量ｙ３（２／３画素）、ドラム回転方向の下流側にズレた状態で実装されている。発光素子アレイチップ３００－４に関しては、基準線ＳＬからズレ量ｙ４（２／３画素）、ドラム回転方向の上流側にズレた状態で実装されている。

図１１に示す状態で実装されている発光素子アレイチップ３００を使用して露光及びプリントを行った場合、図１２に示すように各発光素子アレイチップのデータは、前述のズレ量ｙ２、ｙ３、ｙ４の分、ドラムの回転方向にズレた状態で露光及びプリントされる。詳しくは、ズレのない状態の発光素子アレイチップ３００－１の位置に対して、発光素子アレイチップ３００－２のデータはズレ量ｙ２（１／３画素）、ドラム回転方向の上流側にズレた状態で露光及びプリントされる。また発光素子アレイチップ３００－３のデータはズレ量ｙ３（２／３画素）、ドラム回転方向の下流側にズレた状態で露光及びプリントされる。また発光素子アレイチップ３００－４のデータはズレ量ｙ４（２／３画素）、ドラム回転方向の上流側にズレた状態で露光及びプリントされる。

ドラムの回転方向に１画素の単位のズレ量の場合には、チップデータ変換部６０２によって、奇数番号及び偶数番号の発光素子アレイチップの間の補正に併せて、ブランクデータのライン数を調整することで、補正することも可能である。しかし、１画素未満の実装ズレに関しては、チップデータ変換部６０２での画像処理（ブランクデータのライン数の調整）では補正できない。

そこで本実施例では、プリント基板２０２に実装された各発光素子アレイチップ３００が前記基準位置から感光ドラム１０２の回転軸線方向に直交する回転方向にずれている場合のズレ量を、予めヘッド情報格納部６１０に記憶している。そして、画像コントローラ部６００のＣＰＵ６０３が、このヘッド情報格納部６１０に記憶したズレ量をもとに、各チップが前記基準位置にて露光するための補正量を各チップ毎に算出し、その補正量をレジスタ部６０５に設定する。画像コントローラ部６００のチップデータ変換部６０２が、画像データとしての分割したデータ信号及びチップセレクト信号等をプリント基板２０２へ出力する出力タイミングを、レジスタ部６０５に設定された補正量に基づいて調整する制御を行う。さらにチップデータ変換部６０２は、調整した出力タイミングで各発光素子アレイチップに対してデータ信号及びチップセレクト信号を送信する。

プリント基板２０２に対する発光素子アレイチップの実装位置が、基準位置（基準線ＳＬ）からずれている場合には、チップデータ変換部６０２は、当該チップに対して信号を出力する出力タイミングを、ズレ量をもとに算出した補正量で調整する。発光素子アレイチップの実装位置が、基準位置からドラム回転方向の下流側にずれている場合には、当該チップに対してデータ信号及びチップセレクト信号を出力する出力タイミングを、前記ズレ量をもとに算出した補正量、早める方向に調整する。また、基準位置からドラム回転方向の上流側にずれている場合には、当該チップに対してデータ信号及びチップセレクト信号を出力する出力タイミングを、ズレ量をもとに算出した補正量、遅らせる方向に調整する。

具体的には、図１３に示すように、発光素子アレイチップ３００－２のデータ信号及びチップセレクト信号は、本来正確な位置（基準位置）に実装されていた場合の出カタイミングから、１／３画素分（ズレ量ｙ２）の時間ｔ２、早く出力を行うようにする。

また、発光素子アレイチップ３００－３のデータ信号及びチップセレクト信号は、本来正確な位置（基準位置）に実装されていた場合の出カタイミングから、２／３画素分（ズレ量ｙ３）の時間ｔ３、遅れて出力を行うようにする。

また、発光素子アレイチップ３００－４のデータ信号及びチップセレクト信号は、本来正確な位置（基準位置）に実装されていた場合の出カタイミングから、２／３画素分（ズレ量ｙ４）の時間ｔ４、早く出力を行うようにする。

上記出力タイミングの補正は、チップデータ変換部６０２によって、データ信号及びチップセレクト信号を生成する際に、高い速周波数のクロックによって調整を行う。

このように、各発光素子アレイチップのズレ量に応じて発光素子アレイチップヘのデータ信号及びチップセレクト信号の出カタイミングを調整することによって、図１０に示すようにドラム回転方向にズレの無い露光及びプリント出力が可能となる。

本実施例によれば、プリント基板２０２に実装される複数の発光素子アレイチップ３００の実装ズレ（実装誤差）をより正確に補正することができ、より高画質な出力が実現可能である。

なお、前述した実装ズレの補正機能を持った画像形成装置の起動時のフローチャートの例を図１６、図１７と用いて説明を行う。図１６は、画像形成装置の起動時のフローチャートである。図１７は、図１６のフローチャートにおける実装ズレ補正（Ｓ１６０４）の詳細を示すフローチャートである。

図１６に示すように、ユーザーによって画像形成装置の電源がＯＮされる（Ｓ１６０１）と、詳細な図示はしていないが、リセットＩＣ等のハード的な機能により画像形成装置内の各処理部のシステムリセットが解除される（Ｓ１６０２）。その時、画像コントローラ部６００内のＣＰＵ６０３のリセットも解除され、ＣＰＵ６０３が起動する（Ｓ１６０３）。ＣＰＵ６０３が起動した後、ＯＬＥＤ（発光素子アレイチップ）の実装ズレ補正フロー（図１７に示すフロー）が実行される（Ｓ１６０４）。この実装ズレ補正フローが実行された後、ＣＰＵ６０３による各種起動時の初期設定が実行される（Ｓ１６０５）。その後、画像形成装置はスタンバイ状態となり、ユーザーからの実行指示を待機する状態となる（Ｓ１６０６）。

ＣＰＵ６０３が起動した後（Ｓ１６０３）、図１７に示すＯＬＥＤの実装ズレ補正フローが行われる。ＣＰＵ６０３により、ヘッド情報格納部６１０に格納されている各発光素子アレイチップ（ＯＬＥＤ）の実装時のドラム回転方向のズレ量の情報を通信信号線６６０を介して読み込まれる（１７０１）。

そしてＣＰＵ６０３により、各発光素子アレイチップの前記ズレ量に応じた補正量が算出される（Ｓ１７０２）。

算出された補正量は、チップデータ変換部６０２の設定値として変換され、通信信号線６６０を介して、チップデータ変換部６０２内にある各信号のタイミング生成用のレジスタに設定される（Ｓ１７０３）。

本実施例では、基板に実装された２０個の発光素子アレイチップのうち、４つの発光素子アレイチップ３００－１，３００－２，３００－３，３００－４を例示して説明した。２０個の発光素子アレイチップのうち、他の発光素子アレイチップ３００－５～３００－２０についても、個々のズレ量に応じて、同様な構成及びタイミング制御を行うことで、同様の効果が得られる。

なお、本実施例ではドラム回転方向の実装ズレを補正するためのチップセレクト信号及びデータ信号のタイミング補正をチップデータ変換部６０２で行う構成を例示しているが、これに限定されるものではない。例えば、同様なタイミング補正は、各発光素子アレイチップ内のパルス信号生成部７０５で行う構成としてもよい。この場合、ＣＰＵ６０３からの補正量設定（図１７のＳ１７０３）は、通信信号線６６０を介して各発光素子アレイチップ３００内のレジスタ部７０２に設定される。

〔実施例２〕
図１４、図１５を用いて、実施例２に係る露光ヘッド（露光装置）を備えた画像形成装置について説明する。

前述した実施例１では、ドラム回転方向の各発光素子アレイチップの実装時のズレを、データ信号及びチップセレクト信号の出カタイミングを調整することで補正する構成を説明した。

しかし、前述した実施例１においては、各発光素子アレイチップに対して、画像コントローラ部からのデータ信号線を独立して設け、独立したデータ信号線をそれぞれ接続している。そのため、画像コントローラ部６００とプリント基板２０２間の配線数及びプリント基板２０２上での配線面積等が必要となる。

そこで、本実施例では、データ信号線を複数の発光素子アレイチップで共有することで、画像コントローラ部６００とプリント基板２０２間の配線数及びプリント基板２０２上での配線面積の削減を図る。

データ信号線の共通化を行う際には、データ生成用の回路の配置や配線性を考慮すると、回転軸線方向に隣り合う発光素子アレイチップに対するデータ信号線の共有を行う。本実施例においては、回転軸線方向に隣り合う発光素子アレイチップ３００－１と発光素子アレイチップ３００－２のデータ信号線、発光素子アレイチップ３００－３と発光素子アレイチップ３００－４のデータ信号線、のそれぞれを共通化する。

具体的には、図８において、第１チップとしての発光素子アレイチップ３００－１のデータＣｈｉｐ１－ｘと、第１チップに隣り合う第２チップとしての発光素子アレイチップ３００－２のデータＣｈｉｐ２－ｘに関して、共通の第１データ信号線を使用する。また第１チップとしての発光素子アレイチップ３００－３のデータＣｈｉｐ３－ｘと、第１チップに隣り合う第２チップとしての発光素子アレイチップ３００－４のデータＣｈｉｐ４－ｘに関して、第１データ信号線とは独立して設けた、共通の第２データ信号線を使用する。そして、チップセレクト信号を使用してデータを振り分けて使用することにより、複数のチップにそれぞれデータ信号を伝送するデータ信号線の共通化ができる。

この場合、図９に示すように各発光素子アレイチップ３００が実装ズレのない状態で基板に実装されていれば、図８に示すようにタイミング補正なしの状態で各発光素子アレイチップヘのデータ出力を行える。

しかし、図１１に示すように、ドラム回転方向の実装ズレを補正する場合、データ信号が重なった状態で出力される。具体的には、図１３に示すタイミングチャートにおいて、隣り合う発光素子アレイチップ３００－１，３００－２のタイミング調整後のデータ信号の出カタイミングをみると、発光素子アレイチップ３００－１の最初のラインのデータＣｈｉｐ１－１ｓｔと、発光素子アレイチップ３００－２の最初のラインのデータＣｈｉｐ２－１ｓｔが、実装ズレを補正するためのタイミング調整により、重なった状態で出力される。同様に、発光素子アレイチップ３００－３の最初のラインのデータＣｈｉｐ３－１ｓｔと、発光素子アレイチップ３００－４の最初のラインのデータＣｈｉｐ４－１ｓｔも、重なった状態で出力される。この出カタイミングでは、それぞれのデータ信号を伝送するデータ信号線の共通化はできないこととなる。

そこで、共通のデータ信号線を、回転軸線方向において少なくとも１つの他のチップを介して隣り合う第１チップと第２チップに接続している。本実施例においては、データ信号線の共通化は、偶数番号の発光素子アレイチップを介して隣り合っている奇数番号の発光素子アレイチップ、及び奇数番号の発光素子アレイチップを介して隣り合っている偶数番号の発光素子アレイチップをペアとして共通化する。これにより、奇数番号の発光素子アレイチップの補正は、本来の出力タイミングより遅らせる方向への補正、偶数番号の発光素子アレイチップの補正は、本来の出カタイミングより早める方向への補正と、タイミングの補正方向がそろうこととなる。

そして、奇数番号の発光素子アレイチップのペアに関しては、発光素子アレイチップの補正量を比較して、補正量の小さい発光素子アレイチップのデータを前半のデータ、補正量の大きな発光素子アレイチップのデータを後半に出力することとする。

また、偶数番号の発光素子アレイチップのペアに関しては、発光素子アレイチップの補正量を比較して、補正量の大きな発光素子アレイチップのデータを前半のデータ、補正量の大きな発光素子アレイチップのデータを後半に出力することとする。

これにより、補正量の違いによるデータ出カタイミングが重なることを防ぐことができる。

図１４及び図１５を用いて、本実施例におけるドラム回転方向の実装ズレの補正を行う際のデータ信号線の共通化について説明する。図１４は実施例２における画像コントローラ部６００とプリント基板２０２のブロック図である。前述した実施例と同じ機能の部分は、同じ部分名および同じ番号を付けることで、ここでの詳細な説明は省略する。

本例において、共通の第１データ信号線１４０１（ｄａｔａ＿Ａ）は、発光素子アレイチップ３００－２を介して隣り合う第１チップとしての発光素子アレイチップ３００－１と第２チップとしての発光素子アレイチップ３００－３に接続され、共通化している。また、共通の第２データ信号線１４０２（ｄａｔａ＿Ｂ）は、発光素子アレイチップ３００－３を介して隣り合う第１チップとしての発光素子アレイチップ３００－２と第２チップとしての発光素子アレイチップ３００－４に接続され、共通化している。さらに本実施例においては、奇数番号のペアとなっている発光素子アレイチップの補正量を比較して、補正量の小さい発光素子アレイチップのデータを前半のデータ、補正量の大きな発光素子アレイチップのデータを後半に出力する。または偶数番号のペアとなっている発光素子アレイチップの補正量を比較して、補正量の大きな発光素子アレイチップのデータを前半のデータ、補正量の大きな発光素子アレイチップのデータを後半に出力する。

以上のような出カタイミングの補正を行った結果の各チップセレクト信号（ｃｓ＿０１～ｃｓ＿０４）及び、データ信号（ｄａｔａ＿Ａ、ｄａｔａ＿Ｂ）のタイミングチャートは図１５に示すようになる。

共通の第１データ信号線１４０１（ｄａｔａ＿Ａ）に関しては、発光素子アレイチップ３００－１用のデータ信号と発光素子アレイチップ３００－３用のデータ信号が共通化して出力される。

図１１に示すような実装ズレの場合、発光素子アレイチップ３００－１は、正確な位置（基準位置）に実装されている。そのため、発光素子アレイチップ３００－１のデータ信号及びチップセレクト信号は、本来正確な位置（基準位置）に実装されていた場合の出カタイミングのまま出力される。

また、発光素子アレイチップ３００－３は、基準位置からズレ量ｙ３（２／３画素）、ドラム回転方向の下流側にズレた状態で実装されている。そのため、発光素子アレイチップ３００－３のデータ信号及びチップセレクト信号は、本来正確な位置に実装されていた場合の出カタイミングから、２／３画素分（ズレ量ｙ３）の時間ｔ３、遅らせて出力される。

そのため、共通の第１データ信号線１４０１（ｄａｔａ＿Ａ）に関しては、補正量の小さな発光素子アレイチップ３００－１のデータ信号が先に出力され、発光素子アレイチップ３００－３のデータ信号が後に出力される。

また、共通の第２データ信号線１４０２（ｄａｔａ＿Ｂ）に関しては、発光素子アレイチップ３００－２用のデータ信号と発光素子アレイチップ３００－４用のデータ信号が共通化して出力される。

図１１に示すような実装ズレの場合、発光素子アレイチップ３００－２は、基準位置からズレ量ｙ２（１／３画素）、ドラム回転方向の上流側にズレた状態で実装されている。そのため、発光素子アレイチップ３００－２のデータ信号及びチップセレクト信号は、基準位置に実装されていた場合の出カタイミングから、１／３画素分（ズレ量ｙ２）の時間ｔ２、早めて出力される。

また、発光素子アレイチップ３００－４は、基準位置からズレ量ｙ４（２／３画素）、ドラム回転方向の上流側にズレた状態で実装されている。そのため、発光素子アレイチップ３００－４のデータ信号及びチップセレクト信号は、基準位置に実装されていた場合の出カタイミングから、２／３画素分（ズレ量ｙ４）の時間ｔ４、早めて出力される。

そのため、共通の第２データ信号線１４０２（ｄａｔａ＿Ｂ）に関しては、補正量の大きな発光素子アレイチップ３００－４のデータ信号が先に出力され、発光素子アレイチップ３００－２のデータ信号が後に出力される。

本実施例においても、前述した実施例と同様に、プリント基板２０２に実装される複数の発光素子アレイチップ３００の実装ズレ（実装誤差）をより正確に補正することができ、より高画質な出力が実現可能である。

また本実施例では、データ信号線を複数の発光素子アレイチップで共有することで、画像コントローラ部６００とプリント基板２０２間の配線数及びプリント基板２０２上での配線面積の削減を図り、基板の回路規模を削減できる。

なお、本実施例では、基板に実装された２０個の発光素子アレイチップのうち、４つの発光素子アレイチップ３００－１～３００－４を例示して説明した。他の発光素子アレイチップ３００－５～３００－２０についても、個々のズレ量に応じて、同様な構成及びタイミング制御を行うことで、同様な効果が得られる。

また本実施例では、データ信号線の共通化を行う発光素子アレイチップの個数を２つのチップの場合を例示して説明したが、それ以上の個数のチップのデータ信号線の共通化を行っても良い。この場合でも、奇数番号の発光素子アレイチップ及び偶数番号の発光素子アレイチップでのデータ信号線の共通化を行う。言い換えれば、回転軸線方向において少なくとも１つの他のチップを介して隣り合う２つのチップを、画像コントローラ部からの共通のデータ信号線で接続し、共通化するのであれば、データ信号線を共通化するチップの個数は適宜設定すれば良い。

また、奇数番号の発光素子アレイチップ同士、偶数番号の発光素子アレイチップ同士のデータ信号線を共通化する。言い換えれば、発光素子アレイチップの信号の出力タイミングを、補正量に応じた時間、遅らせて出力するチップ同士、早めて出力するチップ同士のデータ信号線を共通化する。そして、奇数番号の発光素子アレイチップの補正量を比較して、補正量の小さいチップのデータ信号から順に出力する。また偶数番号の発光素子アレイチップの補正量を比較して、補正量の大きいチップのデータ信号から順に出力する。言い換えれば、遅らせて出力するチップの補正量を比較して、補正量の小さなチップのデータ信号から順に出力する。また早めて出力するチップの補正量を比較して、補正量の大きなチップのデータ信号から順に出力する。これにより、共通のデータ信号線を通してデータ信号の出カタイミングが重なることを防ぐことができる。

また前述した実施例では、画像コントローラ部を、プリント基板を有する露光ヘッドとは異なる装置側に設けた構成を例示したが、これに限定されるものではない。画像コントローラ部を露光装置としての露光ヘッドに設けた構成としても良い。

また前述した実施例では、画像形成装置としてプリンタを例示したが、本発明はこれに限定されるものではない。例えば複写機、ファクシミリ装置等の他の画像形成装置や、或いはこれらの機能を組み合わせた複合機等の他の画像形成装置であっても良い。また記録材担持体を使用し、該記録材担持体に担持された記録材に各色のトナー像を順次重ねて転写する画像形成装置を例示したが、これに限定されるものではない。中間転写体を使用し、該中間転写体に各色のトナー像を順次重ねて転写し、該中間転写体に担持されたトナー像を記録材に一括して転写する画像形成装置であっても良い。これらの画像形成装置あるいは画像形成装置に用いられる露光装置に本発明を適用することにより同様の効果を得ることができる。

１０２ …感光ドラム
２０１ …発光素子群
２０２ …プリント基板
２０３ …ロッドレンズアレイ
２０４ …ハウジング
３００ …発光素子アレイチップ
３０１ …発光素子
６００ …画像コントローラ部
６０１ …画像データ生成部
６０２ …チップデータ変換部
６０３ …ＣＰＵ
６０４ …同期信号生成部
６０５ …レジスタ部
６１０ …ヘッド情報格納部
６２０ …クロック信号線
６５０ …ライン同期信号線
６６０ …通信信号線
１４０１～１４１０ …画像データ信号線
６３０１～６３２０ …チップセレクト信号線
６４０１～６４２０ …画像データ信号線

Claims (8)

1. 感光体を露光する発光素子を有する第１チップと、前記発光素子を有する第２チップとが感光体の回転軸線方向に順に実装された基板と、
   前記基板に対して、感光体の回転軸線方向に１ライン分の画像データをチップ毎に分割したデータ信号を含む、前記基板を制御するための信号を送信するコントローラと、
   前記基板に設けられ、前記コントローラから第１チップに接続され、前記分割したデータ信号を第１チップに伝送する第１データ信号線と、
   前記基板に前記第１データ信号線とは独立して設けられ、前記コントローラから第２チップに接続され、前記分割したデータ信号を第２チップに伝送する第２データ信号線と、
   前記基板に設けられ、前記コントローラから第１チップに接続され、前記分割したデータ信号が第１チップ用であることを示す選択信号を伝送する第１選択信号線と、
   前記基板に前記第１選択信号線とは独立して設けられ、前記コントローラから第２チップに接続され、前記分割したデータ信号が第２チップ用であることを示す選択信号を伝送する第２選択信号線と、
   前記基板に実装されたチップが基準位置から感光体の回転軸線方向に直交する回転方向にずれている場合のズレ量を記憶した記憶部と、
   を有し、
   前記コントローラは、前記記憶部に記憶したズレ量をもとに、各チップが前記基準位置にて露光するための補正量を各チップ毎に算出し、各チップに対して前記選択信号及び前記データ信号を出力する出力タイミングを、前記算出した補正量で調整し、前記調整した出力タイミングで各チップに対して各選択信号線及び各データ信号線を通して前記選択信号及び前記データ信号を送信する、
   ことを特徴とする露光装置。
2. 感光体を露光する発光素子を有する第１チップと、前記発光素子を有する第２チップとが感光体の回転軸線方向に順に実装された基板と、
   前記基板に対して、感光体の回転軸線方向に１ライン分の画像データをチップ毎に分割したデータ信号を含む、前記基板を制御するための信号を送信するコントローラと、
   前記基板に設けられ、前記コントローラから第１チップと第２チップに接続され、前記分割したデータ信号を第１チップと第２チップに伝送する共通のデータ信号線と、
   前記基板に設けられ、前記コントローラから第１チップに接続され、前記分割したデータ信号が第１チップ用であることを示す選択信号を伝送する第１選択信号線と、
   前記基板に前記第１選択信号線とは独立して設けられ、前記コントローラから第２チップに接続され、前記分割したデータ信号が第２チップ用であることを示す選択信号を伝送する第２選択信号線と、
   前記基板に実装されたチップが基準位置から感光体の回転軸線方向に直交する回転方向にずれている場合のズレ量を記憶した記憶部と、
   を有し、
   前記コントローラは、前記記憶部に記憶したズレ量をもとに、各チップが前記基準位置にて露光するための補正量を各チップ毎に算出し、各チップに対して前記選択信号及び前記データ信号を出力する出力タイミングを、前記算出した補正量で調整し、前記調整した出力タイミングで第１チップに対して第１選択信号線及び共通のデータ信号線を通して前記選択信号及び前記データ信号を送信し、次いで前記調整した出力タイミングで第２チップに対して第２選択信号線及び共通のデータ信号線を通して前記選択信号及び前記データ信号を送信する、
   ことを特徴とする露光装置。
3. 前記基板には、第１チップ、第２チップの他にも前記発光素子を有する他のチップが実装されており、
   前記共通のデータ信号線は、前記回転軸線方向において少なくとも１つの他のチップを介して隣り合う第１チップと第２チップに接続されている、
   ことを特徴とする請求項２に記載の露光装置。
4. 前記コントローラは、前記基板に対するチップの実装位置が、前記基準位置から前記回転方向の下流側にずれている場合には、当該チップに対して前記選択信号及び前記データ信号を出力する出力タイミングを、前記ズレ量をもとに算出した補正量、早める方向に調整し、前記基準位置から前記回転方向の上流側にずれている場合には、当該チップに対して前記選択信号及び前記データ信号を出力する出力タイミングを、前記ズレ量をもとに算出した補正量、遅らせる方向に調整し、前記調整した出力タイミングで当該チップに対して前記選択信号及び前記データ信号を送信する、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の露光装置。
5. 前記記憶部に記憶したズレ量は、前記基板に実装された各チップの実装位置が基準位置から感光体の回転方向に１画素未満の単位でずれている場合のズレ量である、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の露光装置。
6. 前記記憶部は、前記基板に設けられている、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の露光装置。
7. 前記基準位置は、前記基板に実装された複数のチップのうちの１つのチップの実装位置である、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の露光装置。
8. 感光体と、
   前記感光体を露光する請求項１乃至７のいずれか１項に記載の露光装置と、を有する、ことを特徴とする画像形成装置。

Images