JP2023025379A - 画像形成装置 - Google Patents

Abstract

【課題】多重露光に伴うスイッチングノイズを低減する。【解決手段】第１の方向に沿って配置した複数の発光素子から形成される第１発光素子列と、第１の方向に沿って配置した複数の発光素子から形成される第２発光素子列とを第１の方向に直交する第２の方向に順に配置したチップを有し、感光体に対して第１発光素子列で露光した露光位置を第２発光素子列で多重露光する露光装置と、露光装置を制御するための信号を送信するコントローラと、を備え、露光装置は、各発光素子に対して、ライン同期信号の入力ごとに、ライン同期信号の入力から第１開始タイミングで発光を開始する第１パルス信号又はライン同期信号の入力から第１開始タイミングとは異なる第２開始タイミングで発光を開始する第２パルス信号を出力し、第１の方向又は第２の方向に隣接する発光素子の開始タイミングを異ならせる。【選択図】 図１８

Description

本発明は、感光体を露光する露光装置を備えた画像形成装置に関する。

プリンタなどの電子写真方式の画像形成装置においては、ＬＥＤや有機ＥＬなどを用いた露光装置を用いて、感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。前記露光装置は、感光ドラムの回転軸線方向（長手方向）に配列した発光素子列と、前記発光素子列の光を感光ドラム上に結像するロッドレンズアレイで構成される。前記ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。

ここで、発光素子列の長手方向の長さは感光ドラムにおける画像領域幅に応じて決まり、発光素子の間隔はプリンタの解像度に応じて決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔が２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子の間隔も２１．１６μｍとなる。このような露光装置を用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

有機ＥＬはレーザやＬＥＤと比較すると発光強度が小さい。そのため、感光ドラムの長手方向に複数の発光素子を配置して形成した発光素子列を、感光ドラムの長手方向に垂直な回転方向にも複数配置し、複数の発光素子列によって感光ドラム上の同一箇所を多重露光することで必要な光量を確保するものがある。

このような多重露光を行うプリンタの中には、露光タイミングを発光素子列ごとに調整するものがある。特許文献１では、多重露光を行う際に画像データとともに点灯間隔も保持し、副走査方向の露光タイミングを調整することで、ラインピッチの疎密を補正している。

特許第６１０７２２７号

しかしながら、多重露光を行うプリンタでは、ライン同期信号に合わせて感光ドラムの長手方向及び長手方向に垂直な方向に配置された複数の発光素子が一斉に点灯する。すると、複数の発光素子を点灯させる信号が一斉に変化するため、同時に変化する信号数が多く、スイッチングノイズが大きくなるという課題がある。

そこで本発明の目的は、多重露光に伴うスイッチングノイズを低減することである。

上記目的を達成するための本発明の代表的な構成は、感光体と、前記感光体の回転軸線方向である第１の方向に沿って配置した複数の発光素子から形成される第１発光素子列と、前記第１の方向に沿って配置した複数の発光素子から形成される第２発光素子列とを前記第１の方向に直交する第２の方向に順に配置したチップを有し、前記感光体に対して前記第１発光素子列で露光した露光位置を前記第２発光素子列で多重露光する露光装置と、前記露光装置に対して、前記露光装置を制御するための信号を送信するコントローラと、を備え、前記露光装置は、各発光素子に対して、ライン同期信号の入力ごとに、ライン同期信号の入力から第１開始タイミングで発光を開始する第１パルス信号又はライン同期信号の入力から前記第１開始タイミングとは異なる第２開始タイミングで発光を開始する第２パルス信号を出力し、前記第１の方向又は前記第２の方向に隣接する発光素子の開始タイミングを異ならせる、ことを特徴とする。

本発明によれば、多重露光に伴うスイッチングノイズを低減することができる。

画像形成装置の全体構成を示す模式断面図 （ａ）（ｂ）は露光ヘッドと感光ドラムの位置関係を示す図 （ａ）（ｂ）（ｃ）プリント基板の説明図 発光素子アレイチップの構成の説明図 発光部の構成の説明図 （ａ）（ｂ）発光素子の配列を説明する図、（ｃ）（ｄ）多重露光のスポットの説明図 画像コントローラ部とプリント基板のブロック図 発光素子アレイチップ内の回路ブロック図 画像データ格納部の回路構成図 画像データ格納部の動作を表すタイミングチャート 画像データ格納部の動作を表すタイミングチャート パルス信号生成部のブロック図 パルス信号生成の説明図 パルス信号生成の説明図 点灯制御部の説明図 点灯制御部のブロック図 多重露光の各回で生成されるパルス信号の波形を説明する図 （ａ）（ｂ）パルス信号の変化タイミングを説明する図 （ａ）（ｂ）感光ドラム上の露光位置の説明図 （ａ）アナログ部のブロック図、（ｂ）駆動部回路の説明図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものである。従って、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。

（画像形成装置全体の構成）
本実施例における電子写真方式の画像形成装置について簡単に説明する。図１に、画像形成装置全体の構成を示す。本画像形成装置は、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５及び、これらを制御するプリンタ制御部（不図示）から構成される。

スキャナ部１００は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する。作像部１０３では、像担持体（感光体）としての感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光装置としての露光ヘッド１０６は、前記画像データに応じて発光し、配列された発光素子群のチップ面で発光した光を感光ドラム１０２に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像に対してトナーを現像する。現像されたトナー像は、転写ベルト１１１上に搬送された紙上に転写される。作像部は、前記一連の電子写真プロセス（帯電、露光、現像、転写）を行う作像ユニットを４連持ち、各々シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べることで、フルカラーの画像を形成する。前記４連の作像ユニットは、シアンの作像ユニットの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像動作を順次実行していく。

給紙／搬送部１０５では、本体内給紙ユニット１０９ａ、１０９ｂ、外部給紙ユニット１０９ｃ、手差し給紙ユニット１０９ｄのうち、予め指示された給紙ユニットから記録媒体としての紙を給紙し、給紙された紙はレジローラ１１０まで搬送される。レジローラ１１０は、前述した作像部１０３において形成されたトナー像が紙上に転写されるタイミングで、転写ベルト１１１上に紙を搬送する。転写ベルト１１１の対向位置には、光学センサ１１３が配置されており、各作像ユニット間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、画像コントローラ部７００（図７参照）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。定着部１０４は、ローラの組み合わせによって構成され、ハロゲンヒータ等の熱源を内蔵し、前記転写ベルト１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着する。画像が定着された紙を、排紙ローラ１１２にて画像形成装置外部に排紙する。

プリンタ制御部（不図示）は、ＭＦＰ全体を制御するＭＦＰ制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。なお、ＭＦＰとはマルチファンクションプリンタの略であり、ＭＦＰ全体とは画像形成装置全体を指す。ここでは、画像形成装置として、プリンタ、コピー、画像読取、ＦＡＸの機能を１台に持たせた多機能複合機（マルチファンクションプリンタ）を例示しているが、これに限定されるものではない。

（露光ヘッドの構成）
図２を用いて、感光ドラム１０２に露光を行う露光装置としての露光ヘッド１０６について説明する。図２（ａ）、図２（ｂ）に感光ドラム１０２に対する露光ヘッド１０６の配置の様子と、発光素子群２０１から出射した光が、ロッドレンズアレイ２０３により感光ドラム１０２に集光する様子を示す。

露光ヘッド１０６及び感光ドラム１０２は、不図示の取り付け部材によって、各々、画像形成装置に取り付けられている。露光ヘッド１０６は、発光素子群２０１と、発光素子群２０１を実装したプリント基板２０２、ロッドレンズアレイ２０３と、ロッドレンズアレイ２０３とプリント基板２０２を取り付けるハウジング２０４で構成されている。露光ヘッド１０６は、工場では露光ヘッド１０６単体で組み立て調整作業を行い、集光位置でのスポットを所定サイズに調整するピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３の間の距離、ロッドレンズアレイ２０３と発光素子群２０１の間の距離は、所定の間隔となるように配置されることで発光素子群２０１からの出射光が感光ドラム１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２０３と発光素子群２０１との距離が所望の値となるように、ロッドレンズアレイ２０３の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を個別に順次発光させていき、ロッドレンズアレイ２０３を介して集光させた光が、所定光量になるように各発光素子の駆動電流が調整される。

（基板の構成）
図３に発光素子群２０１を配列したプリント基板２０２を示す。図３（ａ）は発光素子群２０１が実装されている面とは反対の面（以降、発光素子非実装面と呼称）、図３（ｂ）は発光素子群２０１が実装されている面（以降、発光素子実装面と呼称）を示す。プリント基板２０２は、図３（ａ）に示す発光素子非実装面、及び図３（ｂ）に示す発光素子実装面の両面に部品を実装可能な基板である。

図３（ｂ）に示すように、プリント基板２０２の発光素子実装面には、複数の発光素子からなる発光素子群２０１が実装されている。発光素子群２０１は、２０個の発光素子アレイチップ４００－１～４００－２０を千鳥状に配列した構成から成る。各発光素子アレイチップ内には、発光素子がチップの第１の方向である長手方向に７４８個、第１の方向に直交する第２の方向である短手方向に６列、所定の解像度ピッチで配列されている。本実施例では、チップ長手方向及び短手方向に隣接する発光素子のピッチは、ともに１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっており、チップ内における長手方向７４８個の発光点の端から端までの間隔は、約１５．８ｍｍである。発光素子群２０１は、２０個のチップが配列されることで、感光ドラム１０２の長手方向に露光可能な発光素子数は１４９６０素子となり、約３１６ｍｍの画像幅に対応した画像形成が可能となる。発光素子アレイチップ４００－１～４００－２０は千鳥状に２列に配置されており、各列はプリント基板２０２の長手方向に沿って配置される。図３（ｃ）に、発光素子アレイチップ４００のチップ間の境界部の様子を示す。チップ間の境界部においても、発光素子の長手方向のピッチは、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっている。また、前記２列のチップの発光点の間隔（図中Ｓ）は、約１０５μｍ（１２００ｄｐｉで５画素分）となるように配置される。

また、露光ヘッド１０６の長手方向の発光点の間隔（図中Ｌ）は、約２１．１６μｍ（１２００ｄｐｉで１画素分）となっている。なお、本発明においては、前記発光素子アレイチップ間の間隔Ｓ、Ｌは、前述した値に限定する必要はないものとする。

図３（ａ）に示すように、プリント基板２０２の発光素子非実装面には、画像コントローラ部７００（図７参照）から発光素子アレイチップを制御する制御信号と、電源ラインを接続するコネクタ３０５が配置されている。前記コネクタ３０５を介して各発光素子アレイチップ４００は駆動される。

（発光素子アレイチップの構成）
図４に発光素子アレイチップ４００の平面構成の概略を示す。なお、図中の矢印Ｘ方向は感光ドラム１０２の回転軸線方向（長手方向）であり、チップの第１の方向である。矢印Ｙ方向は感光ドラム１０２の回転方向であり、チップの前記第１の方向に直交する第２の方向である。発光素子アレイチップ４００は、発光基板４０２の上に複数の発光素子を含む発光部４０４、ワイヤボンディングパッド（ＷＢパッド）４０８が形成されている。尚、発光基板４０２には発光部４０４を制御するための回路部４０６が内蔵されている。回路部４０６はアナログ駆動回路、デジタル制御回路の両方を含んだ構成となっている。回路部４０６の電源供給や発光素子アレイチップ４００外からの信号などの入出力はワイヤボンディングパッド４０８を通じて行われる。

（発光部の構成）
発光部４０４について図５を用いて説明する。なお、図中の矢印Ｚ方向は矢印Ｘ方向及び矢印Ｙ方向に垂直で発光部４０４からの光が出射する方向である。図５は図４中のＡ－Ａ部断面の一部、発光素子１つ分とその周囲の概略図である。発光基板４０２上に複数の下部電極５０４、発光層５０６、上部電極５０８が形成された構成である。下部電極５０４は独立電極であり、上部電極５０８は共通電極である。下部電極５０４は図５に示すように、図中の矢印Ｘ方向に幅Ｗ、また矢印Ｘ方向に隣接する下部電極５０４との間に所定の間隔ｄを空けて複数形成される。下部電極５０４と上部電極５０８の間に発光層５０６が形成される。尚、発光層５０６は連続して形成されていても、下部電極５０４とほぼ同等の大きさに分断されていても良い。発光素子６０２は、独立した下部電極５０４の１つと、発光層５０６、上部電極５０８で囲まれた部分で１素子を形成する。複数の下部電極５０４のうちの所望の電極を選択し、選択された下部電極５０４と上部電極５０８を通じて発光層５０６に通電する事で選択された下部電極５０４に対応する場所の発光層５０６を発光させ、上部電極５０８を通して出射光５１０として出射させる。下部電極５０４としては発光層５０６の発光波長に対して反射率の高い金属が好ましく、本実施例ではＡｇを用いる。他にもＡｌまたはその合金などを用いることができる。また、上部電極５０８としては発光層５０６の発光波長に対して透明である事が好ましく、本実施例では酸化インジウム錫（ＩＴＯ）を用いる。本実施例では発光層５０６として、有機ＥＬ膜を用いるが、有機ＥＬ層以外でも無機ＥＬ層などでも良い。

（発光部の配列）
発光部４０４の配列について、図６（ａ）及び図６（ｂ）を用いて説明する。図６（ａ）は発光部４０４における発光素子の配列を示す図である。図６（ａ）に示すように、発光部４０４は、複数の発光素子６０２を列状に配置して構成される。複数の発光素子６０２が図中の矢印Ｘ方向に所定の間隔（例えば１２００ｄｐｉとして２１．１６μｍピッチ）で矢印Ｘ方向に列状に配列され、かつ、矢印Ｙ方向にも複数配列され、複数の発光素子列（図６（ａ）中の６０４－１～６０４－ｍ）を形成する。

言い換えれば、発光部４０４は、第１の方向である矢印Ｘ方向に沿って配置した複数の発光素子６０２から形成される発光素子列６０４を、第１の方向に直交する第２の方向である矢印Ｙ方向に順に配置して構成される。具体的には、発光部４０４は、個数ｎの発光素子６０２が矢印Ｘ方向に所定の間隔で矢印Ｘ方向に列状に配列され、発光素子列６０４を形成している。かつ、発光部４０４は、このように形成した列数ｍの発光素子列６０４（第１発光素子列６０４－１、第２発光素子列６０４－２、…第ｍ発光素子列６０４－ｍ）を矢印Ｙ方向に順に配置して構成される。

図中、Ｗ１は矢印Ｘ方向の発光素子６０２の幅であり、ｄ１は矢印Ｘ方向の発光素子６０２の隣接間隔である。発光層５０６が十分に薄い場合には発光素子６０２のサイズは実質的に下部電極５０４と同じであり、Ｗ１は図５中のＷ、ｄ１は図５中のｄと見なしてよい。発光素子６０２の矢印Ｙ方向の幅Ｗ２、間隔ｄ２、発光素子列６０４の列数ｍはそれぞれ矢印Ｙ方向の走査速度や必要光量及び解像度を考慮して決定すればよい。本実施例においては幅Ｗ１を２０．９μｍ、間隔ｄ１を０．２６μｍとして、２１．１６μｍピッチに配列した。また、幅Ｗ２を幅Ｗ１と同じく２０．９μｍ、幅ｄ２を幅ｄ１と同じく０．２６μｍとして、２１．１６μｍピッチに配列した。また、列数ｍは６とする。

図６（ｂ）は発光素子列６０４－１の断面概略図である。図６（ｂ）に示すように下部電極５０４を幅Ｗ１、間隔ｄ１で図中矢印Ｘ方向に配置している。個々の発光素子６０２は、個々の下部電極５０４が上部電極５０８と対向する部分、及びその間の発光層５０６によって構成される。個々の発光素子の構成例として、発光素子６０２－１３を図６（ｂ）中、点線で囲んだ部分で示す。

なお、図６（ａ）の矢印Ｙ方向に配列する発光素子は、同時に点灯した場合、感光ドラム１０２上においてＷ２＋ｄ２の距離間隔で、感光ドラム１０２の回転方向の異なる位置に露光する。感光ドラム１０２の回転速度に応じて、各発光素子の点灯タイミングを時間シフトすることで、感光ドラム１０２上に略同一位置で露光することが可能になる。前記略同一位置で矢印Ｙ方向に配列した発光素子を露光する状態を多重露光と呼称する。例えば、図６（ａ）に示す第１発光素子列６０４－１で露光した露光位置（略同一位置）を第２発光素子列６０４－２で多重露光する。

図６（ｃ）及び図６（ｄ）に発光素子のスポットの様子を示す。ここでは、矢印Ｙ方向に配置した２つの発光素子を感光ドラム上に露光した場合を例示して説明する。図６（ｃ）は、矢印Ｙ方向に配置した２つの発光素子を同時に点灯させた時のスポットの様子を示す図である。２つの発光素子６０２－ｍ１、６０２－ｍ２は矢印Ｙ方向に配置されているため、同時に発光すると、感光ドラム１０２上でのスポットも矢印Ｙ方向に並んで形成される。図６（ｄ）は、感光ドラム１０２の回転方向と回転速度Ｖｄｒ（ｍｍ／ｓ）に応じて、回転方向下流の発光素子６０２の点灯タイミングを、式（１）に従い遅延させた時のスポットの様子を示す図である。なお、図６（ｄ）では、感光ドラムに対して、発光素子６０２－ｍ１で露光した露光位置に、発光素子６０２－ｍ２で多重露光した場合を例示している。ここで、発光素子６０２の幅Ｗ２（μｍ）、発光素子６０２の間隔ｄ２（μｍ）とすると、感光ドラム上でのスポット位置（露光位置）が一致するタイミングＴｄｅｌａｙ（ｓ）は、式（１）で表される。

Ｔｄｅｌａｙ＝（（Ｗ２＋ｄ２）÷１０００）÷Ｖｄｒ 式（１）

また本実施例では、各画素の発光時間の最大値Ｔｗ（ｓ）は、矢印Ｙ方向の１ライン時間に等しくなるように発光信号が生成され、解像度（例えば１２００ｄｐｉ）と回転速度Ｖｄｒより式（２）で表される。

Ｔｗ＝（２５．４÷１２００）÷Ｖｄｒ 式（２）

多重露光により、複数の発光素子により感光ドラムの同一位置での露光が可能となり、感光ドラム１０２が受光する光量は、矢印Ｙ方向に配列する発光素子の数に比例して大きくすることが可能となる。本実施例では、１つの発光素子アレイチップが矢印Ｙ方向に６つの発光素子（発光素子列）を配列し、階調表現に用いている。

（制御ブロック）
図７に、画像コントローラ部７００、プリント基板２０２のブロック図を示す。本実施例においては、説明を簡易化するために単色の処理について説明するが、同様の処理を４色同時に並列処理するものとする。

（画像コントローラ部）
画像コントローラ部７００は、プリント基板２０２とは異なる装置側（ここでは画像形成装置）に設けられている。画像コントローラ部７００は、プリント基板２０２に対してプリント基板２０２を制御するための信号を送信する。前記信号は、画像データの有効範囲を表すチップセレクト信号、クロック信号、画像データ、画像データの１ライン毎の区切りを表す信号（以降ライン同期信号と呼称）、ＣＰＵ７０３との通信信号である。前記各々の信号は、チップセレクト信号線ｃｓ＿ｘ７０５、クロック信号線ｃｌｋ７０６、画像データ信号線ｄａｔａ７０７、ライン同期信号線ｌｓｙｎｃ＿ｘ７０８、通信信号線７０９を介してプリント基板２０２内の発光素子アレイチップ４００に送信される。画像コントローラ部７００では、画像データに対する処理と、印字タイミングに対する処理が行われる。画像コントローラ部７００は、画像データ生成部７０１、チップデータ変換部７０２、ＣＰＵ７０３、同期信号生成部７０４を有する。

画像データ生成部７０１では、スキャナ部１００、あるいは、画像形成装置外部から受信した画像データに対して、ＣＰＵ７０３により指示された解像度でディザリング処理を行いプリント出力のための画像データを生成する。本実施例では、１２００ｄｐｉの解像度でディザリング処理を行うものとする。また、画像データは３ｂｉｔ幅で濃度値０～７の８階調を表し、７が最大濃度を表すものとする。

同期信号生成部７０４は、ライン同期信号を生成する。ＣＰＵ７０３は、事前に定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向に１２００ｄｐｉの画素サイズ（約２１．１６μｍ）移動する周期を１ライン周期として、同期信号生成部７０４に信号周期の時間間隔を指示する。例えば紙搬送方向に２００ｍｍ／ｓの速度で印字する場合、１ライン周期を１０５．８μｓ（小数点２桁以下省略）として時間間隔を指示する。紙搬送方向の速度については、感光ドラムの速度制御手段（不図示）に設定する印字速度の設定値（固定値）を用いてＣＰＵ７０３が算出するものとする。

チップデータ変換部７０２は、同期信号生成部７０４で生成したライン同期信号に同期して１ライン分の画像データを発光素子アレイチップ毎に分割し、クロック信号とチップセレクト信号とともにプリント基板２０２へ送る。

（プリント基板）
次にプリント基板２０２の構成について説明する。プリント基板２０２は、複数の発光素子アレイチップ４００、ヘッド情報格納部７１０を有する。

ヘッド情報格納部７１０は各発光素子アレイチップ４００の発光量や実装位置情報といったヘッド情報を格納する記憶装置であり、通信信号線７０９を介してＣＰＵ７０３と接続されている。クロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９は発光素子アレイチップ４００の全てに接続されている。チップセレクト信号線７０５は発光素子アレイチップ４００－１の入力に接続されている。さらにチップセレクト信号線７０５は発光素子アレイチップ４００－１の出力が信号線７１１－１を介して発光素子アレイチップ４００－２の入力に接続されている。さらにチップセレクト信号線７０５は発光素子アレイチップ４００－２の出力が信号線７１１－２を介して発光素子アレイチップ４００－３の入力に接続されている。このようにチップセレクト信号線７０５はカスケード接続になっている。各発光素子アレイチップ４００には、入力チップセレクト信号、クロック信号、ライン同期信号、画像データ信号、通信信号で設定された設定値を基に発光素子を発光させる。また、次チップ用のチップセレクト信号を生成する。

（チップ内部のデジタル回路ブロック）
図８に発光素子アレイチップ４００内の回路ブロック図を示す。発光素子アレイチップ４００内の回路部４０６はデジタル部８００とアナログ部８０６から成る。デジタル部８００はクロック信号に同期して、通信信号によって予め設定された設定値、チップセレクト信号、画像データ信号、ライン同期信号を基に発光素子を発光させるためのパルス信号を生成し、アナログ部８０６へ送る機能と、入力されてきたチップセレクト信号から次チップ用のチップセレクト信号を生成する機能を持つ。

通信ＩＦ部８０１はＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。

レジスタ部８０２は動作に必要な設定値を格納する。この設定値には、パルス信号生成部８０５で生成するパルス信号の幅情報とライン同期信号の周期情報、アナログ部８０６で設定する駆動電流の設定情報がある。

チップセレクト信号生成部８０３は入力されてきたチップセレクト信号を遅延させ、次チップ用のチップセレクト信号を生成する。

画像データ格納部８０４は、入力されてきたチップセレクト信号が有効な間の画像データを保持し、ライン同期信号に同期して画像データを点灯制御部８０７に出力する。詳細は後述する。

パルス信号生成部８０５はレジスタ部８０２で設定されたパルス信号の幅情報及びライン同期信号周期を基に対応する発光素子列内の発光素子を点灯させる際に必要なパルス信号を生成し、点灯制御部８０７に出力する。詳細は後述する。

点灯制御部８０７は画像データ格納部８０４からの画像データを基に、発光素子毎にパルス信号生成部８０５からのパルス信号をアナログ部８０６に出力するか否かを制御する。詳細は後述する。

アナログ部８０６はデジタル部８００で生成されたパルス信号を基に、発光素子を駆動する為に必要な信号を生成する。詳細は後述する。

次に画像データ格納部８０４の動作について説明する。図９は画像データ格納部８０４の回路構成図である。

本実施例ではチップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘとし、負論理信号とするが、正論理であってもよい。また、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。クロックゲート回路９１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋの論理積を出力とし、ｃｓ＿ｘが有効な時のみフリップフロップ回路９１１にクロック信号ｓ＿ｃｌｋを出力する。フリップフロップ回路９１１は画像データ格納部８０４へ入力されてきた画像データ信号ｄａｔａを大元の入力とし、発光素子アレイチップの長手方向に設けられた発光素子数と同じ数（本実施例では７４８）が直列接続されている。フリップフロップ回路９１１はクロックゲート回路９１０から送られてきたクロック信号ｓ＿ｃｌｋで動作する。

以下、フリップフロップ回路について説明する。代表して、フリップフロップ回路９１２－０００、９１３－０００、９１４－０００、９１５－０００、９１６－０００、９１７－０００について説明する。他のフリップフロップ回路９１２－００１～９１２－７４７、９１３－００１～９１３－７４７、９１４－００１～９１４－７４７、９１５－００１～９１５－７４７、９１６－００１～９１６－７４７、９１７－００１～９１７－７４７についても同様である。

フリップフロップ回路９１２－０００は、フリップフロップ回路９１１－０００の出力（ｄｌｙ＿ｄａｔａ＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）は点灯制御部８０７とフリップフロップ回路９１３－０００に入力される。フリップフロップ回路９１３－０００はフリップフロップ回路９１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）はフリップフロップ回路９１４－０００と点灯制御部８０７に入力される。フリップフロップ回路９１４－０００はフリップフロップ回路９１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）はフリップフロップ回路９１５－０００と点灯制御部８０７に入力される。フリップフロップ回路９１５－０００はフリップフロップ回路９１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１５の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）はフリップフロップ回路９１６－０００と点灯制御部８０７に入力される。フリップフロップ回路９１６－０００はフリップフロップ回路９１５－０００の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）はフリップフロップ回路９１７－０００と点灯制御部８０７に入力される。フリップフロップ回路９１７－０００はフリップフロップ回路９１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路９１７－０００の出力（ｂｕｆ＿ｄａｔａ＿５＿０００）は点灯制御部８０７に入力される。

図１０は画像データ格納部８０４の感光ドラムの長手方向の動作を表すタイミングチャートである。図中の信号名は図９に示している。ｃｓ＿ｘ＝０をｃｌｋの立上りでとらえた時刻Ｔ０から時刻Ｔ１の間、画像データはｄａｔａ→ｄｌｙ＿ｄａｔａ＿０００→ｄｌｙ＿ｄａｔａ＿００１→…といった具合に順にシフトしていく。ｃｓ＿ｘ＝０はクロック信号が感光ドラムの長手方向の発光素子数と同じ数、７４８だけ入力されるものとする。こうすることで、１ライン分の画像データがｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７に保持されることとなる。時刻Ｔ１以降はｃｓ＿ｘ＝１であるためにシフト動作は行われずに保持される。時刻Ｔ２でｌｓｙｎｃ＿ｘ＝０をｃｌｋの立上りでとらえると、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｄｌｙ＿ｄａｔａ＿００１→ｂｕｆ＿ｄａｔａ＿０＿００１、…といった具合に１ライン分の画像データが一斉にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７としてシフトし、点灯制御部８０７に出力される。

図１１は画像データ格納部８０４の感光ドラムの回転方向の動作を表すタイミングチャートである。図１１では、代表して図９に示すフリップフロップ回路９１２－０００の出力ｂｕｆ＿ｄａｔａ＿０＿０００、フリップフロップ回路９１３－０００の出力ｂｕｆ＿ｄａｔａ＿１＿０００、フリップフロップ回路９１４－０００の出力ｂｕｆ＿ｄａｔａ＿２＿０００、フリップフロップ回路９１５－０００の出力ｂｕｆ＿ｄａｔａ＿３＿０００、フリップフロップ回路９１６－０００の出力ｂｕｆ＿ｄａｔａ＿４＿０００、フリップフロップ回路９１７－０００の出力ｂｕｆ＿ｄａｔａ＿５＿０００について説明する。図９に示す他のフリップフロップ回路の出力ｂｕｆ＿ｄａｔａ＿０＿００１～ｂｕｆ＿ｄａｔａ＿０＿７４７、ｂｕｆ＿ｄａｔａ＿１＿００１～ｂｕｆ＿ｄａｔａ＿１＿７４７、ｂｕｆ＿ｄａｔａ＿２＿００１～ｂｕｆ＿ｄａｔａ＿２＿７４７、ｂｕｆ＿ｄａｔａ＿３＿００１～ｂｕｆ＿ｄａｔａ＿３＿７４７、ｂｕｆ＿ｄａｔａ＿４＿００１～ｂｕｆ＿ｄａｔａ＿４＿７４７、ｂｕｆ＿ｄａｔａ＿５＿００１～ｂｕｆ＿ｄａｔａ＿５＿７４７の全てにおいて同様である。

図示する通り、ｌｓｙｎｃ＿ｘの０から１への立上り毎に、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿０＿０００→ｂｕｆ＿ｄａｔａ＿１＿０００、・・・といった具合にシフトする。このため、時刻Ｔ０におけるｄｌｙ＿ｄａｔａ＿０００の値Ｂ０００の値が時刻Ｔ１でｂｕｆ＿ｄａｔａ＿０＿０００、時刻Ｔ２でｂｕｆ＿ｄａｔａ＿１＿０００、時刻Ｔ３でｂｕｆ＿ｄａｔａ＿２＿０００、・・・といった具合に点灯制御部８０７に出力される。感光ドラム上で先に露光される方の発光素子から順にｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿１＿０００、ｂｕｆ＿ｄａｔａ＿２＿０００、ｂｕｆ＿ｄａｔａ＿３＿０００、ｂｕｆ＿ｄａｔａ＿４＿０００、ｂｕｆ＿ｄａｔａ＿５＿０００を接続することで、多重露光を実現する。

次にパルス信号生成部８０５について説明する。図１２にパルス信号生成部８０５のブロック図を示す。

パルス信号生成部８０５は、反転バッファ１００１、切替信号生成部１００２、出力決定部１００３、カウンタ部１００４から成る。パルス信号生成部８０５は、画像コントローラ部７００から送信された信号に基づいて、ライン同期信号の入力から発光を開始する開始タイミングが異なる複数のパルス信号を生成する。

出力決定部１００３は、各発光素子列ごとに２つずつ設けられている。すなわち、出力決定部１００３は、各発光素子列において第１の方向（図６（ａ）に示す矢印Ｘ方向）に隣接する一方の発光素子と他方の発光素子に対してそれぞれ設けられている。

切替信号生成部１００２は、ライン同期信号の入力ごとに、ＨｉｇｈとＬｏｗの反転を繰り返す切替信号ｐｏｓ＿ｓｅｌを生成する。生成された切替信号ｐｏｓ＿ｓｅｌは、各発光素子列の一方の出力決定部である出力決定部１００３－００、１００３－１１、１００３－２０、１００３－３１、１００３－４０、１００３－５１と、反転バッファ１００１に入力される。反転バッファ１００１に入力された信号は、ＨｉｇｈがＬｏｗに反転され、ＬｏｗがＨｉｇｈに反転されて出力される。反転バッファ１００１の出力は反転切替信号ｐｏｓ＿ｓｅｌ＿ｘとして、各発光素子列の他方の出力決定部である出力決定部１００３－０１、１００３－１０、１００３－２１、１００３－３０、１００３－４１、１００３－５０に入力される。

カウンタ部１００４ではクロックをカウントし、ライン同期信号の入力ごとにカウントをリセットする。カウンタ部１００４の出力であるカウント信号ｃｎｔは全ての出力決定部１００３に入力される。

パルス幅設定信号線１００９－０～１００９－５はレジスタ部８０２からの入力であり、６列の発光素子列毎にクロック周期単位で設定されたパルス幅設定値ｂ０～ｂ５を伝送する。パルス幅設定信号線１００９－０は出力決定部１００３－００と出力決定部１００３－０１に接続されている。パルス幅設定信号線１００９－１は出力決定部１００３－１０と出力決定部１００３－１１に接続されている。パルス幅設定信号線１００９－２は出力決定部１００３－２０と出力決定部１００３－２１に接続されている。パルス幅設定信号線１００９－３は出力決定部１００３－３０と出力決定部１００３－３１に接続されている。パルス幅設定信号線１００９－４は出力決定部１００３－４０と出力決定部１００３－４１に接続されている。パルス幅設定信号線１００９－５は出力決定部１００３－５０と出力決定部１００３－５１に接続されている。

ライン同期信号周期設定線１０１０はレジスタ部８０２からの入力であり、クロック周期単位で数えたライン同期信号の入力周期設定値ｃを伝送する。ライン同期信号周期設定線１０１０は全ての出力決定部１００３に接続されている。

出力決定部１００３ではカウント信号ｃｎｔ、切替信号ｐｏｓ＿ｓｅｌ又は反転切替信号ｐｏｓ＿ｓｅｌ＿ｘ、パルス幅設定信号線１００９によって伝送されるパルス幅設定値ｂおよびライン同期信号周期設定線１０１０によって伝送されるライン同期信号周期設定値ｃに応じたパルス信号ｌｉｎｅ＿ｐｕｌｓｅを生成する。

次に出力決定部１００３の動作について説明する。以下、代表して出力決定部１００３－００について説明する。出力決定部１００３－００については、カウント信号ｃｎｔ、切替信号ｐｏｓ＿ｓｅｌ、パルス幅設定信号線１００９－０によって伝送されるパルス幅設定値ｂ０およびライン同期信号周期設定線１０１０によって伝送されるライン同期信号周期設定値ｃに応じたパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００が出力となる。

出力決定部１００３－１１、１００３－２０、１００３－３１、１００３－４０、１００３－５１については、接続されるパルス幅設定信号線、出力が以下のようになるだけで動作は出力決定部１００３－００と同じである。出力決定部１００３－１１、１００３－２０、１００３－３１、１００３－４０、１００３－５１については、接続されるパルス幅設定信号線１００９－０が１００９－１、１００９－２、１００９－３、１００９－４、１００９－５となる。また出力ｌｉｎｅ＿ｐｕｌｓｅ＿００がｌｉｎｅ＿ｐｕｌｓｅ＿１１、ｌｉｎｅ＿ｐｕｌｓｅ＿２０、ｌｉｎｅ＿ｐｕｌｓｅ＿３１、ｌｉｎｅ＿ｐｕｌｓｅ＿４０、ｌｉｎｅ＿ｐｕｌｓｅ＿５１となる。

また、出力決定部１００３－０１、１００３－１０、１００３－２１、１００３－３０、１００３－４１、１００３－５０については、入力される切替信号ｐｏｓ＿ｓｅｌが反転切替信号ｐｏｓ＿ｓｅｌ＿ｘとなる。また、出力決定部１００３－０１、１００３－１０、１００３－２１、１００３－３０、１００３－４１、１００３－５０については、接続されるパルス幅設定信号線、出力が以下のようになるだけで動作は出力決定部１００３－００と同じである。出力決定部１００３－０１、１００３－１０、１００３－２１、１００３－３０、１００３－４１、１００３－５０については、接続されるパルス幅設定信号線１００９－０が１００９－０、１００９－１、１００９－２、１００９－３、１００９－４、１００９－５となる。また、出力ｌｉｎｅ＿ｐｕｌｓｅ＿００がｌｉｎｅ＿ｐｕｌｓｅ＿０１、ｌｉｎｅ＿ｐｕｌｓｅ＿１０、ｌｉｎｅ＿ｐｕｌｓｅ＿２１、ｌｉｎｅ＿ｐｕｌｓｅ＿３０、ｌｉｎｅ＿ｐｕｌｓｅ＿４１、ｌｉｎｅ＿ｐｕｌｓｅ＿５０となる。

図１３に出力決定部１００３－００の動作タイミングチャートを示す。

切替信号ｐｏｓ＿ｓｅｌがＬｏｗの時、カウント信号ｃｎｔがｃ－ｂ０未満ではＬｏｗ、ｃ－ｂ０以上ではＨｉｇｈを出力する。こうすることで、ライン同期信号周期ｃのうち、次のライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻ｔ１）に寄って、パルス幅ｂ０の間Ｈｉｇｈとなるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００が生成される。一方、切替信号ｐｏｓ＿ｓｅｌがＨｉｇｈの時、カウント信号ｃｎｔがｂ０未満ではＨｉｇｈ、ｂ０以上ではＬｏｗを出力する。こうすることで、ライン同期信号周期ｃのうち、ライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻ｔ１）に寄って、パルス幅ｂ０の間Ｈｉｇｈとなるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００が生成される。

言い換えれば、切替信号ｐｏｓ＿ｓｅｌがＬｏｗの時に生成されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００は、ライン同期信号の入力（時刻ｔ０）から第１開始タイミング（時刻ｔ０１）で発光を開始する第１パルス信号である。一方、切替信号ｐｏｓ＿ｓｅｌがＨｉｇｈの時に生成されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００は、ライン同期信号の入力（時刻ｔ１）から前記第１開始タイミングとは異なる第２開始タイミング（時刻ｔ１）で発光を開始する第２パルス信号である。

すなわち、出力決定部１００３－００から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００は、ライン同期信号の入力ごとに入力される切替信号ｐｏｓ＿ｓｅｌにより、第１パルス信号、第２パルス信号の順に交互に切り替えられる。

一方、図示していないが、出力決定部１００３－０１は、ライン同期信号の入力ごとに入力される切替信号ｐｏｓ＿ｓｅｌが反転切替信号ｐｏｓ＿ｓｅｌ＿ｘとなる。そのため、出力決定部１００３－０１から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１は、ライン同期信号の入力ごとに入力される反転切替信号ｐｏｓ＿ｓｅｌ＿ｘにより、前記第２パルス信号、前記第１パルス信号の順に交互に切り替えられる。

図１４はパルス信号生成部８０５で生成される１２本のパルス信号の関係を示すタイミングチャートである。なお、各発光素子列ごとの出力決定部に入力されるパルス幅ｂ０～ｂ５（図１２参照）は全て同じ値であるパルス幅ｂに設定されているものとする。また時刻ｔ０～ｔ６は、ライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻）である。また周期ｃは、ライン同期信号の入力タイミングから、次のライン同期信号の入力タイミングまでの１周期である。

まず、時刻ｔ０から時刻ｔ１の間に着目すると、パルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００、ｌｉｎｅ＿ｐｕｌｓｅ＿１１、ｌｉｎｅ＿ｐｕｌｓｅ＿２０、ｌｉｎｅ＿ｐｕｌｓｅ＿３１、ｌｉｎｅ＿ｐｕｌｓｅ＿４０、ｌｉｎｅ＿ｐｕｌｓｅ＿５１は、周期ｃのうち、後寄りである時刻（ｔ０＋ｃ－ｂ）から時刻ｔ１までのパルス幅ｂの間Ｈｉｇｈとなる。一方、パルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１、ｌｉｎｅ＿ｐｕｌｓｅ＿１０、ｌｉｎｅ＿ｐｕｌｓｅ＿２１、ｌｉｎｅ＿ｐｕｌｓｅ＿３０、ｌｉｎｅ＿ｐｕｌｓｅ＿４１、ｌｉｎｅ＿ｐｕｌｓｅ＿５０は、周期ｃのうち、前寄りである時刻ｔ０から時刻（ｔ０＋ｂ）までのパルス幅ｂの間Ｈｉｇｈとなる。

言い換えれば、時刻ｔ０から時刻ｔ１の間、各発光素子列の一方の出力決定部から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００、ｌｉｎｅ＿ｐｕｌｓｅ＿１１、ｌｉｎｅ＿ｐｕｌｓｅ＿２０、ｌｉｎｅ＿ｐｕｌｓｅ＿３１、ｌｉｎｅ＿ｐｕｌｓｅ＿４０、ｌｉｎｅ＿ｐｕｌｓｅ＿５１は、ライン同期信号の入力（時刻ｔ０）から第１開始タイミングで（時刻ｔ０１）発光を開始する第１パルス信号である。一方、時刻ｔ０から時刻ｔ１の間、各発光素子列の他方の出力決定部から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１、ｌｉｎｅ＿ｐｕｌｓｅ＿１０、ｌｉｎｅ＿ｐｕｌｓｅ＿２１、ｌｉｎｅ＿ｐｕｌｓｅ＿３０、ｌｉｎｅ＿ｐｕｌｓｅ＿４１、ｌｉｎｅ＿ｐｕｌｓｅ＿５０は、ライン同期信号の入力（時刻ｔ０）から前記第１開始タイミングとは異なる第２開始タイミング（時刻ｔ０）で発光を開始する第２パルス信号である。

次に、時刻ｔ１から時刻ｔ２の間に着目すると、時刻ｔ０から時刻ｔ１の間とは逆に、パルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００、ｌｉｎｅ＿ｐｕｌｓｅ＿１１、ｌｉｎｅ＿ｐｕｌｓｅ＿２０、ｌｉｎｅ＿ｐｕｌｓｅ＿３１、ｌｉｎｅ＿ｐｕｌｓｅ＿４０、ｌｉｎｅ＿ｐｕｌｓｅ＿５１は、周期ｃのうち、前寄りである時刻ｔ１から時刻（ｔ１＋ｂ）までのパルス幅ｂの間Ｈｉｇｈとなる。一方、パルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１、ｌｉｎｅ＿ｐｕｌｓｅ＿１０、ｌｉｎｅ＿ｐｕｌｓｅ＿２１、ｌｉｎｅ＿ｐｕｌｓｅ＿３０、ｌｉｎｅ＿ｐｕｌｓｅ＿４１、ｌｉｎｅ＿ｐｕｌｓｅ＿５０は、周期ｃのうち、後寄りである時刻（ｔ１＋ｃ－ｂ）から時刻ｔ２までのパルス幅ｂの間Ｈｉｇｈとなる。

言い換えれば、時刻ｔ１から時刻ｔ２の間、各発光素子列の一方の出力決定部から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００、ｌｉｎｅ＿ｐｕｌｓｅ＿１１、ｌｉｎｅ＿ｐｕｌｓｅ＿２０、ｌｉｎｅ＿ｐｕｌｓｅ＿３１、ｌｉｎｅ＿ｐｕｌｓｅ＿４０、ｌｉｎｅ＿ｐｕｌｓｅ＿５１は、ライン同期信号の入力（時刻ｔ１）から前記第２開始タイミング（時刻ｔ１）で発光を開始する第２パルス信号である。一方、時刻ｔ１から時刻ｔ２の間、各発光素子列の他方の出力決定部から出力されるパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１、ｌｉｎｅ＿ｐｕｌｓｅ＿１０、ｌｉｎｅ＿ｐｕｌｓｅ＿２１、ｌｉｎｅ＿ｐｕｌｓｅ＿３０、ｌｉｎｅ＿ｐｕｌｓｅ＿４１、ｌｉｎｅ＿ｐｕｌｓｅ＿５０は、ライン同期信号の入力（時刻ｔ１）から前記第１開始タイミング（時刻ｔ１２）で発光を開始する第１パルス信号である。

このように、各パルス信号はライン同期信号の周期ごとに、前寄りにＨｉｇｈ、後寄りにＨｉｇｈが交互に切り替わる。また、ある１周期に着目すると、前寄りにＨｉｇｈのパルス信号が６本、後寄りにＨｉｇｈのパルス信号が６本となっている。

次に点灯制御部８０７について説明する。

点灯制御部８０７ではパルス信号生成部８０５で生成された発光素子列毎のパルス信号を、画像データ格納部８０４から入力された画像データに従い、発光素子毎にアナログ部８０６にパルス信号を出力するか否かを制御する。この際、前述の階調表現を行うために、画像データの各ｂｉｔに対して、何個ずつどの発光素子を割り当てるかを決定している。本実施例での割り当て表を図１５に示す。ｄｅｃｉｍａｌ列に画像データ値の１０進数表記を、ｂｉｎａｒｙ列に２進数表記をｂｉｔ毎に示している。発光素子６０２－１Ｎ～６０２－６Ｎの列のＮは、感光ドラムの長手方向に配置した複数の発光素子である１～７４８を表し、ＯＮが点灯、ＯＦＦが消灯を意味する。図示する通り、画像データのｂｉｔ０に発光素子６０２－１Ｎを、ｂｉｔ１に発光素子６０２－２Ｎと６０２－３Ｎの２つを、ｂｉｔ２に発光素子６０２－４Ｎと６０２－５Ｎと６０２－６Ｎの３つをそれぞれ割り当てて制御する。

図１６は図１５の割り当てを実現する点灯制御部８０７のブロック図である。図中の［Ｎ］はその信号のｂｉｔＮを表すものとする。

出力パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿０＿７４７は発光素子６０２－１１～６０２－１７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿０００～ｅｌ＿ｐｕｌｓｅ＿１＿７４７は発光素子６０２－２１～６０２－２７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿２＿０００～ｅｌ＿ｐｕｌｓｅ＿２＿７４７は発光素子６０２－３１～６０２－３７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿３＿０００～ｅｌ＿ｐｕｌｓｅ＿３＿７４７は発光素子６０２－４１～６０２－４７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿４＿０００～ｅｌ＿ｐｕｌｓｅ＿４＿７４７は発光素子６０２－５１～６０２－５７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿５＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は発光素子６０２－６１～６０２－６７４８に対応している。

点灯制御部８０７にはＡＮＤゲート１２００が発光素子数分設けられている。なお、本実施例では画像データ格納部８０４からの画像信号ｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿５＿７４７、パルス信号生成部８０５からのパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００～ｌｉｎｅ＿ｐｕｌｓｅ＿５１の両者が正論理であり、アナログ部への出力パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は１のとき点灯を表すものとしたためにＡＮＤゲートを用いたが、入出力のいずれかが負論理の場合はそれに応じた論理ゲートを使用すればよい。

以下、説明のために末尾の添え字に２Ｎ、（２Ｎ＋１）といった表現を用いる。Ｎは０～３７３の整数を表す。ｂｕｆ＿ｄａｔａ＿０＿２Ｎと表記した場合には、ｂｕｆ＿ｄａｔａ＿０＿０００やｂｕｆ＿ｄａｔａ＿０＿００２など、末尾の添え字が偶数であるものを表す。ｂｕｆ＿ｄａｔａ＿０＿（２Ｎ＋１）と表記した場合には、ｂｕｆ＿ｄａｔａ＿０＿００１やｂｕｆ＿ｄａｔａ＿０＿００３などの末尾の添え字が奇数であるものを表す。

ＡＮＤゲート１２００－０－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿００が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿０＿２Ｎのｂｉｔ０がそれぞれ入力される。ＡＮＤゲート１２００－０－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿０＿２Ｎとして出力する。

ＡＮＤゲート１２００－０－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿０＿（２Ｎ＋１）のｂｉｔ０がそれぞれ入力される。ＡＮＤゲート１２００－０－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）として出力する。

ＡＮＤゲート１２００－１－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿１０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿１＿２Ｎのｂｉｔ１がそれぞれ入力される。ＡＮＤゲート１２００－１－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿１＿２Ｎとして出力する。

ＡＮＤゲート１２００－１－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿１１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿１＿（２Ｎ＋１）のｂｉｔ１がそれぞれ入力される。ＡＮＤゲート１２００－１－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿１＿（２Ｎ＋１）として出力する。

ＡＮＤゲート１２００－２－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿２０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿２＿２Ｎのｂｉｔ１がそれぞれ入力される。ＡＮＤゲート１２００－２－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿２＿２Ｎとして出力する。

ＡＮＤゲート１２００－２－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿２１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿２＿（２Ｎ＋１）のｂｉｔ１がそれぞれ入力される。ＡＮＤゲート１２００－２－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿２＿（２Ｎ＋１）として出力する。

ＡＮＤゲート１２００－３－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿３０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿３＿２Ｎのｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－３－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿３＿２Ｎとして出力する。

ＡＮＤゲート１２００－３－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿３１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿３＿（２Ｎ＋１）のｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－３－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿３＿（２Ｎ＋１）として出力する。

ＡＮＤゲート１２００－４－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿４０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿４＿２Ｎのｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－４－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿４＿２Ｎとして出力する。

ＡＮＤゲート１２００－４－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿４１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿４＿（２Ｎ＋１）のｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－４－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿４＿（２Ｎ＋１）として出力する。

ＡＮＤゲート１２００－５－２Ｎは、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿５０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿５＿２Ｎのｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－５－２Ｎは、両者の論理積をｅｌ＿ｐｕｌｓｅ＿５＿２Ｎとして出力する。

ＡＮＤゲート１２００－５－（２Ｎ＋１）は、一方にパルス信号生成部８０５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿５１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿５＿（２Ｎ＋１）のｂｉｔ２がそれぞれ入力される。ＡＮＤゲート１２００－５－（２Ｎ＋１）は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）として出力する。

以上のように、発光素子列毎に生成されたパルス信号をアナログ部８０６に出力するか否かを画像データ信号のｂｉｔの値によって制御する。

次に多重露光の各回で生成されるパルス信号の波形について説明する。図１７は時刻ｔ０～ｔ１の間、画像信号ｂｕｆ＿ｄａｔａ＿０＿２Ｎが１、画像信号ｂｕｆ＿ｄａｔａ＿１＿２Ｎ～ｂｕｆ＿ｄａｔａ＿５＿２Ｎが０であり、時刻ｔ１～ｔ６の間、画像信号ｂｕｆ＿ｄａｔａ＿０＿２Ｎが０である場合のｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ～ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎのタイミングチャートである。

前述のとおり、ライン同期信号ｌｓｙｎｃ＿ｘの入力毎に画像データ格納部８０４内で画像データはシフトするため、時刻ｔ０～ｔ１の間でｅｌ＿ｐｕｌｓｅ＿０＿２Ｎに出力されたパルス信号は画像データのシフトに伴って、時刻ｔ１～ｔ２の間ではｅｌ＿ｐｕｌｓｅ＿１＿２Ｎ、時刻ｔ２～ｔ３の間ではｅｌ＿ｐｕｌｓｅ＿２＿２Ｎ、…といった具合に順番に出力される。

パルス信号の波形に着目すると、ｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ～ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎの全てでＨｉｇｈの期間は、次のライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻ｔ）に寄った後寄りである。このため、感光ドラム１０２上での副走査方向（ドラム回転方向）の露光位置は６回の露光全てで揃えることができる。

なお、ここまでパルス信号のＨｉｇｈの期間が、次のライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻ｔ）に寄った後寄りのパルス信号について説明した。しかし、パルス信号のＨｉｇｈの期間が、先のライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻ｔ）に寄った前寄りのパルス信号についても、感光ドラム１０２上での副走査方向の露光位置が全て揃うことは同じである。また、ここではｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ～ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎについて説明した。しかし、ｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）～ｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）についても、後寄りと前寄りの順番が逆になるだけで、感光ドラム１０２上での副走査方向の露光位置が全て揃うことは同じである。

次に図１８（ａ）及び図１８（ｂ）を用いてパルス信号の変化タイミングについて説明する。なお、時刻ｔ０～ｔ６は、ライン同期信号ｌｓｙｎｃ＿ｘの入力タイミング（時刻）である。

図１８（ａ）に時刻ｔ０～ｔ６の間、画像信号ｂｕｆ＿ｄａｔａ＿０＿２Ｎ～ｂｕｆ＿ｄａｔａ＿５＿２Ｎが全て最大値の７である場合のｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ～ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎのタイミングチャートを示す。

図１８（ａ）に示すパルス信号ｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿２＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿４＿２Ｎは、第２の方向（ドラム回転方向）に隣接する一方の発光素子に対して出力されるパルス信号である。時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿２＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿４＿２Ｎは、時刻ｔ０１において３本が同時にＬｏｗからＨｉｇｈに変化する。言い換えれば、時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿２＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿４＿２Ｎは、ライン同期信号の入力（時刻ｔ０）から第１開始タイミング（時刻ｔ０１）で発光を開始する第１パルス信号である。

一方、図１８（ａ）に示すパルス信号ｅｌ＿ｐｕｌｓｅ＿１＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿３＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎは、第２の方向にて前記一方の発光素子に隣接する他方の発光素子に対して出力されるパルス信号である。時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿３＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎは、前記時刻ｔ０１とは異なる時刻ｔ０において３本が同時に変化する。言い換えれば、時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿３＿２Ｎ、ｅｌ＿ｐｕｌｓｅ＿５＿２Ｎは、ライン同期信号の入力（時刻ｔ０）から前記第１開始タイミング（時刻ｔ０１）とは異なる第２開始タイミング（時刻ｔ０）で発光を開始する第２パルス信号である。

図１８（ａ）に示す各パルス信号は、１つの発光素子アレイチップ内の各発光素子列において偶数番目の発光素子に対して出力されるパルス信号である。したがって、時刻ｔ０から時刻ｔ１の間、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の６本に対して半分の３本である。

さらに図１８（ａ）に示す通り、各発光素子列の偶数番目の発光素子に対して出力される各パルス信号は、ライン同期信号の入力ごとに、第１パルス信号から第２パルス信号に、または第２パルス信号から第１パルス信号に交互に切り替えられる。したがって、時刻ｔ１以降のライン同期信号の各周期において、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の６本に対して半分の３本である。

このように、ライン同期信号の入力ごとに、開始タイミングの異なるパルス信号に切り替えて、第２の方向に隣接する発光素子の開始タイミングを異ならせている。このため、ライン同期信号の周期ごとに、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の半分となり、スイッチングノイズを低減することができる。

次に図１８（ｂ）に時刻ｔ０～ｔ６の間、画像信号ｂｕｆ＿ｄａｔａ＿０＿（２Ｎ＋１）～ｂｕｆ＿ｄａｔａ＿５＿（２Ｎ＋１）が全て最大値の７である場合のｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）～ｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）のタイミングチャートを示す。

図１８（ａ）に示す各パルス信号が、各発光素子列において偶数番目の発光素子に対して出力されるパルス信号であったのに対し、図１８（ｂ）に示すパルス信号は、各発光素子列において奇数番目の発光素子に対して出力されるパルス信号である。

図１８（ｂ）に示すパルス信号ｅｌ＿ｐｕｌｓｅ＿１＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿３＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）は、第２の方向に隣接する一方の発光素子に対して出力されるパルス信号である。時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿３＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）は、時刻ｔ０１において３本が同時にＬｏｗからＨｉｇｈに変化する。言い換えれば、時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿３＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿５＿（２Ｎ＋１）は、ライン同期信号の入力（時刻ｔ０）から第１開始タイミング（時刻ｔ０１）で発光を開始する第１パルス信号である。

一方、図１８（ｂ）に示すパルス信号ｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿２＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿４＿（２Ｎ＋１）は、第２の方向にて前記一方の発光素子に隣接する他方の発光素子に対して出力されるパルス信号である。時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿２＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿４＿（２Ｎ＋１）は、前記時刻ｔ０１とは異なる時刻ｔ０において３本が同時に変化する。言い換えれば、時刻ｔ０から時刻ｔ１の間、パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿２＿（２Ｎ＋１）、ｅｌ＿ｐｕｌｓｅ＿４＿（２Ｎ＋１）は、ライン同期信号の入力（時刻ｔ０）から前記第１開始タイミング（時刻ｔ０１）とは異なる第２開始タイミング（時刻ｔ０）で発光を開始する第２パルス信号である。

前述したように、図１８（ｂ）に示す各パルス信号は、１つの発光素子アレイチップ内の各発光素子列において奇数番目の発光素子に対して出力されるパルス信号である。したがって、時刻ｔ０から時刻ｔ１の間、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の６本に対して半分の３本である。

さらに図１８（ｂ）に示す通り、各発光素子列の奇数番目の発光素子に対して出力される各パルス信号は、ライン同期信号の入力ごとに、第２パルス信号から第１パルス信号に、または第１パルス信号から第２パルス信号に交互に切り替えられる。したがって、時刻ｔ１以降のライン同期信号の各周期において、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の６本に対して半分の３本である。

このように、ライン同期信号の入力ごとに、開始タイミングの異なるパルス信号に切り替えて、第２の方向に隣接する発光素子の開始タイミングを異ならせている。このため、図１８（ｂ）に示す場合と同様に、ライン同期信号の周期ごとに、同時に変化する信号数は全信号数（１チップ内の発光素子列の数）の半分となり、スイッチングノイズを低減することができる。

さらに図１８（ａ）に示すパルス信号と図１８（ｂ）に示すパルス信号との組み合わせにより、ライン同期信号の入力ごとに、開始タイミングの異なるパルス信号に切り替えて、各発光素子列においても隣接する発光素子の開始タイミングを異ならせている。このため、どのタイミングにおいても同時に変化する信号数は全信号数の半分となり、全信号が一斉に変化する場合に比べてスイッチングノイズを低減することができる。

次に図１９（ａ）及び図１９（ｂ）を用いて感光ドラム１０２上での露光位置について説明する。図中の正方形１つが１画素の露光範囲を表している。矢印Ｘ方向が第１の方向であり、感光ドラムの長手方向（回転軸線方向）である主走査方向を表している。矢印Ｙ方向が第１の方向に直交する第２の方向であり、感光ドラムの回転方向である副走査方向を表している。

前述したように、図１８（ａ）に示すパルス信号は、末尾の添え字が２Ｎで表されるように、各発光素子列において偶数番目の発光素子に対応する信号である。図１８（ａ）に示すパルス信号は、第２の方向であるドラム回転方向において、Ｈｉｇｈとなる期間がライン同期信号に対して後寄りの波形、前寄りの波形の順に交互に変わる。また、図１８（ｂ）に示すパルス信号は、末尾の添え字が（２Ｎ＋１）で表されるように、各発光素子列において前記偶数番目に隣接する奇数番目の発光素子に対応する信号である。図１８（ｂ）に示すパルス信号は、第２の方向であるドラム回転方向において、Ｈｉｇｈとなる期間がライン同期信号に対して前寄りの波形、後寄りの波形の順に交互に変わる。

ここで、各発光素子列が図１８（ａ）に示すパルス信号のみである場合の感光ドラム上での露光位置を図１９（ａ）に示す。前述の通り、パルス信号のＨｉｇｈ期間は、ライン同期信号の入力タイミング（時刻ｔ）に対して後寄り、前寄りの順に交互に変わる。このため、副走査方向の露光位置は１ライン毎にドラム回転方向の上流側又は下流側に寄り、２ライン周期で主走査方向に連続した隙間が生じる。この隙間は主走査方向のスジやスクリーンとの干渉縞発生の原因となり得る。

そこで、本実施例では、主走査方向に隣接する画素を形成するパルス信号が前寄り波形と後寄り波形で交互になる構成となっている。すなわち、主走査方向において、図１８（ａ）に示すパルス信号と図１８（ｂ）に示すパルス信号とを組み合わせて、副走査方向だけでなく、主走査方向においても、前寄り波形と後寄り波形が交互になる構成となっている。この場合の感光ドラム上の露光位置を図１９（ｂ）に示す。図１９（ｂ）に示す通り、主走査方向に隣接した画素の副走査方向の露光位置は１ライン毎にドラム回転方向の上流側又は下流側に交互にずれている。こうすることで、主走査方向の隙間は分散するため、主走査方向のスジやスクリーンとの干渉縞発生を抑制することができる。

次にアナログ部８０６について説明する。図２０（ａ）に、アナログ部８０６のブロック図を示す。本実施例では説明を簡略化するため、アナログ部８０６において、２つの発光素子（６０２－１１、６０２－２１）を駆動する駆動部１６０１－１、１６０１－２を図示して説明する。しかし、アナログ部８０６は、同様の駆動部が発光素子群２０１の全発光素子に対応して形成されているものとする。

点灯制御部８０７では、発光素子のＯＮタイミングを制御するパルス信号が生成され、信号線１６０６－１、１６０６－２を介して駆動部１６０１－１、１６０１－２にパルス信号が入力する。ＤＡＣ１６０２（デジタルアナログ変換器）は、レジスタ部８０２に設定されたデータに基づき信号線１６０３を介して、駆動電流を決定するアナログ電圧を駆動部１６０１－１、１６０１－２に供給する。駆動部選択部１６０７は、レジスタ部８０２に設定されたデータに基づき、駆動部を選択する駆動部セレクト信号を、信号線１６０４、１６０５を介して、駆動部１６０１－１、１６０１－２に供給する。駆動部セレクト信号は、選択された駆動部に接続されている信号のみがＨｉｇｈとなるように生成される。例えば、駆動部１６０１－１が選択される場合、信号線１６０４のみにＨｉｇｈが供給され、信号線１６０５など他の駆動部に接続されている信号線にはＬｏｗが供給される。駆動部１６０１－１、１６０１－２は、各々駆動部選択部１６０７によって選択されたタイミング（駆動部セレクト信号がＨｉｇｈになるタイミング）で、信号線１６０３を介して入力される前記アナログ電圧が設定される。ＣＰＵ７０３（図７参照）はレジスタ部８０２を介して駆動部を順次選択し、選択した駆動部に対応した電圧を設定することで、１つのＤＡＣ１６０２で全ての駆動部のアナログ電圧を設定する。前述した動作により駆動部１６０１－１、１６０１－２には、駆動電流を決定するアナログ電圧とパルス信号が入力され、以降に説明する駆動回路により各発光素子（６０２－１１、６０２－２１）が独立して駆動電流と発光時間が制御される。

図２０（ｂ）に、駆動部１６０１－１の回路について示す。なお、他の発光素子に対する駆動部（例えば１６０１－２）についても、同様の回路で駆動するものとする。ＭＯＳＦＥＴ１７０２は、ゲート電圧値に応じて発光素子６０２－１１に駆動電流を供給し、ゲート電圧がＬｏｗレベル時は、駆動電流がオフ（消灯）するように電流を制御する。ＭＯＳＦＥＴ１７０４のゲートには、パルス信号伝送線１６０６が接続しており、パルス信号がＨｉｇｈの時にコンデンサ１７０６に充電された電圧を、ＭＯＳＦＥＴ１７０２に受け渡す。ＭＯＳＦＥＴ１７０７は、駆動部選択部１６０７から送信された駆動部セレクト信号（信号線１６０４より伝送）がゲートに接続されている。ＭＯＳＦＥＴ１７０７は、受信した駆動部セレクト信号がＨｉｇｈの時にオンし、ＤＡＣ１６０２から出力されたアナログ電圧（信号線１６０３より伝送）を、コンデンサ１７０６に充電する。本実施例においては、画像形成前のタイミングで、ＤＡＣ１６０２はコンデンサ１７０６にアナログ電圧を設定し、画像形成期間中はＭＯＳＦＥＴ１７０７をオフ状態にすることで、電圧レベルを保持し続けるものとする。上記動作により、設定されたアナログ電圧と、パルス信号に応じてＭＯＳＦＥＴ１７０２は、駆動電流を発光素子６０２－１１に供給する。発光素子６０２－１１の入力容量が大きく、オフ時の応答速度が遅い場合は、ＭＯＳＦＥＴ１７０３によりオフの速度を速めることが可能である。ＭＯＳＦＥＴ１７０３のゲートには、インバータ１７０５によりパルス信号を論理反転させた信号が入力している。パルス信号がＬｏｗの時に、ＭＯＳＦＥＴ１７０３のゲートはＨｉｇｈになり、発光素子６０２－１１の入力容量に充電された電荷を強制的に放電する。

以上のように、本実施例によれば、第２の方向に隣接する発光素子の発光の開始タイミングを異ならせる。具体的には、開始タイミングを前寄りと後寄りで交互に切り替える。これにより、同時に変化する信号数を減らし、多重露光に伴うスイッチングノイズを低減することができる。さらに、第１の方向に隣接する発光素子の発光の開始タイミングを異ならせる。これにより、同時に変化する信号数をさらに減らし、多重露光に伴うスイッチングノイズをさらに低減することができる。加えて、主走査方向のスジやスクリーンとの干渉縞発生を抑制することができる。

１０２ …感光ドラム
１０６ …露光ヘッド
２０１ …発光素子群
２０２ …プリント基板
４００ …発光素子アレイチップ
６０４ …発光素子列
７００ …画像コントローラ部
７０３ …ＣＰＵ
７１０ …ヘッド情報格納部
８００ …デジタル部
８０１ …通信ＩＦ部
８０２ …レジスタ部
８０３ …チップセレクト信号生成部
８０４ …画像データ格納部
８０５ …パルス信号生成部
８０６ …アナログ部
８０７ …点灯制御部
１００１ …反転バッファ
１００２ …切替信号生成部
１００３ …出力決定部
１００４ …カウンタ部

Claims (6)

1. 感光体と、
   前記感光体の回転軸線方向である第１の方向に沿って配置した複数の発光素子から形成される第１発光素子列と、前記第１の方向に沿って配置した複数の発光素子から形成される第２発光素子列とを前記第１の方向に直交する第２の方向に順に配置したチップを有し、前記感光体に対して前記第１発光素子列で露光した露光位置を前記第２発光素子列で多重露光する露光装置と、
   前記露光装置に対して、前記露光装置を制御するための信号を送信するコントローラと、
   を備え、
   前記露光装置は、各発光素子に対して、ライン同期信号の入力ごとに、ライン同期信号の入力から第１開始タイミングで発光を開始する第１パルス信号又はライン同期信号の入力から前記第１開始タイミングとは異なる第２開始タイミングで発光を開始する第２パルス信号を出力し、前記第１の方向又は前記第２の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする画像形成装置。
2. 前記露光装置は、前記第２の方向に隣接する一方の発光素子、他方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第１開始タイミングで発光を開始する第１パルス信号又は前記第２開始タイミングで発光を開始する第２パルス信号を出力し、前記第２の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする請求項１に記載の画像形成装置。
3. 前記露光装置は、前記第２の方向に隣接する一方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第１開始タイミングで発光を開始する第１パルス信号、前記第２開始タイミングで発光を開始する第２パルス信号の順に切り替えて出力するとともに、前記第２の方向に隣接する他方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第２開始タイミングで発光を開始する第２パルス信号、前記第１開始タイミングで発光を開始する第１パルス信号の順に切り替えて出力し、前記第２の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする請求項２に記載の画像形成装置。
4. 前記露光装置は、前記第１の方向に隣接する一方の発光素子、他方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第１開始タイミングで発光を開始する第１パルス信号又は前記第２開始タイミングで発光を開始する第２パルス信号を出力し、前記第１の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の画像形成装置。
5. 前記露光装置は、前記第１の方向に隣接する一方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第１開始タイミングで発光を開始する第１パルス信号、前記第２開始タイミングで発光を開始する第２パルス信号の順に切り替えて出力するとともに、前記第１の方向に隣接する他方の発光素子に対して、前記ライン同期信号の入力ごとに、前記第２開始タイミングで発光を開始する第２パルス信号、前記第１開始タイミングで発光を開始する第１パルス信号の順に切り替えて出力し、前記第１の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする請求項４に記載の画像形成装置。
6. 前記露光装置は、前記コントローラから送信された信号に基づいて、ライン同期信号の入力から発光を開始する開始タイミングが異なる複数のパルス信号を生成するパルス信号生成部を有し、
   前記パルス信号生成部は、各発光素子に対して、前記ライン同期信号の入力ごとに、第１開始タイミングで発光を開始する第１パルス信号又は前記第１開始タイミングとは異なる第２開始タイミングで発光を開始する第２パルス信号を切り替えて出力し、前記第１の方向又は前記第２の方向に隣接する発光素子の開始タイミングを異ならせる、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の画像形成装置。

Images