JP2023025380A - 画像形成装置 - Google Patents

Abstract

【課題】多重露光に伴うスイッチングノイズを低減する。【解決手段】複数の発光素子から形成される第１、第２発光素子列を順に配置したチップを有し、第１発光素子列で露光した箇所を第２発光素子列で多重露光する露光装置と、露光装置を制御するための信号を送信するコントローラと、を備え、露光装置は、ライン同期信号の入力タイミングから発光を開始する第１開始タイミングまでの第１遅延時間と、第１開始タイミングから発光を終了する第１終了タイミングまでの第１パルス幅とを基に第１発光素子列を発光させるための第１パルス信号を設定し、ライン同期信号の入力タイミングから発光を開始する第２開始タイミングまでの第１遅延時間とは異なる第２遅延時間と、第２開始タイミングから発光を終了する第２終了タイミングまでの第１パルス幅と同じ第２パルス幅とを基に第２発光素子列を発光させるための第２パルス信号を設定する。【選択図】 図８

Description

本発明は、感光体を露光する露光装置を備えた画像形成装置に関する。

プリンタなどの電子写真方式の画像形成装置においては、ＬＥＤや有機ＥＬなどを用いた露光装置を用いて、感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。前記露光装置は、感光ドラムの回転軸線方向（長手方向）に配列した発光素子列と、前記発光素子列の光を感光ドラム上に結像するロッドレンズアレイで構成される。前記ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。

ここで、発光素子列の長手方向の長さは感光ドラムにおける画像領域幅に応じて決まり、発光素子の間隔はプリンタの解像度に応じて決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔が２１．１６μｍ（小数点３桁以降は省略）であるため、発光素子の間隔も２１．１６μｍとなる。このような露光装置を用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

有機ＥＬはレーザやＬＥＤと比較すると発光強度が小さい。そのため、感光ドラムの長手方向に複数の発光素子を配置して形成した発光素子列を、感光ドラムの長手方向に垂直な回転方向にも複数配置し、複数の発光素子列によって感光ドラム上の同一箇所を多重露光することで必要な光量を確保するものがある。例えば、特許文献１では２次元に発光点を配列させ、多重露光させるために発光点の配置に特徴を持つ。このような構成は低光量の有機ＥＬでも感光ドラムに潜像を形成することを可能にする。

特開２０１６－１２４２６４号公報

しかしながら、多重露光を行うプリンタでは、ライン同期信号に合わせて感光ドラムの長手方向及び長手方向に垂直な方向に配置された複数の発光素子が一斉に点灯する。すると、複数の発光素子を点灯させる信号が一斉に変化するため、同時に変化する信号数が多く、スイッチングノイズが大きくなるという課題がある。

そこで、本発明の目的は、多重露光に伴うスイッチングノイズを低減することである。

上記目的を達成するための本発明の代表的な構成は、感光体と、前記感光体の回転軸線方向である第１の方向に沿って配置した複数の発光素子から形成される第１発光素子列と、前記第１の方向に沿って配置した複数の発光素子から形成される第２発光素子列とを前記第１の方向と直交する第２の方向に順に配置したチップを有し、前記感光体に対して前記第１発光素子列で露光した露光位置を前記第２発光素子列で多重露光する露光装置と、前記露光装置に対して、前記露光装置を制御するための信号を送信するコントローラと、を備え、前記露光装置は、ライン同期信号の入力タイミングから発光を開始する第１開始タイミングまでの第１遅延時間と、前記第１開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第１終了タイミングまでの第１パルス幅とを基に前記第１発光素子列を発光させるための第１パルス信号を設定し、ライン同期信号の入力タイミングから発光を開始する第２開始タイミングまでの前記第１遅延時間とは異なる第２遅延時間と、前記第２開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第２終了タイミングまでの前記第１パルス幅と同じ第２パルス幅とを基に前記第２発光素子列を発光させるための第２パルス信号を設定し、設定にしたがって各発光素子列の発光を開始し、終了する、ことを特徴とする。

本発明によれば、多重露光に伴うスイッチングノイズを低減することができる。

画像形成装置の全体構成を示す模式断面図 （ａ）（ｂ）は露光ヘッドと感光ドラムの位置関係を示す図 （ａ）（ｂ）（ｃ）プリント基板の説明図 発光素子アレイチップの構成の説明図 発光部の構成の説明図 （ａ）（ｂ）発光素子の配列を説明する図、（ｃ）（ｄ）発光素子のスポットの様子を示す図 画像コントローラ部とプリント基板のブロック図 実施例１の発光素子アレイチップ内の回路ブロック図 画像データ格納部のブロック図 画像データ格納部の動作を表すタイミングチャート 画像データ格納部の動作を表すタイミングチャート （ａ）実施例１のパルス信号生成部のブロック図、（ｂ）パルス信号生成部のタイミングチャート （ａ）アナログ部のブロック図、（ｂ）駆動部回路の説明図 実施例１の点灯制御部のブロック図 実施例１のパルス信号生成部に設定される設定値の表図 実施例２の発光素子アレイチップ内の回路ブロック図 （ａ）実施例２のパルス信号生成部のブロック図、（ｂ）実施例２のパルス信号生成部に設定される設定値の表図 （ａ）、（ｂ）多重露光による画素の説明図 （ａ）、（ｂ）実施例２のパルス信号生成部のタイミングチャート （ａ）、（ｂ）、（ｃ）実施例２のチップ内の発光素子列の発光区間の説明図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明の範囲をそれらのみに限定する趣旨のものではない。

〔実施例１〕
（画像形成装置全体の構成）
本実施例における電子写真方式の画像形成装置について簡単に説明する。図１に、画像形成装置全体の構成を示す。本画像形成装置は、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５及び、これらを制御するプリンタ制御部（不図示）から構成される。

スキャナ部１００は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する。作像部１０３では、像担持体（感光体）としての感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光装置としての露光ヘッド１０６は、前記画像データに応じて発光し、配列された発光素子群のチップ面で発光した光を感光ドラム１０２に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像に対してトナーを現像する。現像されたトナー像は、転写ベルト１１１上に搬送された紙上に転写される。作像部は、前記一連の電子写真プロセス（帯電、露光、現像、転写）を行う作像ユニットを４連持ち、各々シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べることで、フルカラーの画像を形成する。前記４連の作像ユニットは、シアンの作像ユニットの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像動作を順次実行していく。

給紙／搬送部１０５では、本体内給紙ユニット１０９ａ、１０９ｂ、外部給紙ユニット１０９ｃ、手差し給紙ユニット１０９ｄのうち、予め指示された給紙ユニットから記録媒体としての紙を給紙し、給紙された紙はレジローラ１１０まで搬送される。レジローラ１１０は、前述した作像部１０３において形成されたトナー像が紙上に転写されるタイミングで、転写ベルト１１１上に紙を搬送する。転写ベルト１１１の対向位置には、光学センサ１１３が配置されており、各作像ユニット間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、画像コントローラ部７００（図７参照）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。定着部１０４は、ローラの組み合わせによって構成され、ハロゲンヒータ等の熱源を内蔵し、前記転写ベルト１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着する。画像が定着された紙を、排紙ローラ１１２にて画像形成装置外部に排紙する。

プリンタ制御部（不図示）は、ＭＦＰ全体を制御するＭＦＰ制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。なお、ＭＦＰとはマルチファンクションプリンタの略であり、ＭＦＰ全体とは画像形成装置全体を指す。ここでは、画像形成装置として、プリンタ、コピー、画像読取、ＦＡＸの機能を１台に持たせた多機能複合機（マルチファンクションプリンタ）を例示しているが、これに限定されるものではない。

（露光ヘッドの構成）
図２を用いて、感光ドラム１０２に露光を行う露光装置としての露光ヘッド１０６について説明する。図２（ａ）、図２（ｂ）に感光ドラム１０２に対する露光ヘッド１０６の配置の様子と、発光素子群２０１から出射した光が、ロッドレンズアレイ２０３により感光ドラム１０２に集光する様子を示す。

露光ヘッド１０６及び感光ドラム１０２は、不図示の取り付け部材によって、各々、画像形成装置に取り付けられている。露光ヘッド１０６は、発光素子群２０１と、発光素子群２０１を実装したプリント基板２０２、ロッドレンズアレイ２０３と、ロッドレンズアレイ２０３とプリント基板２０２を取り付けるハウジング２０４で構成されている。露光ヘッド１０６は、工場では露光ヘッド１０６単体で組み立て調整作業を行い、集光位置でのスポットを所定サイズに調整するピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３の間の距離、ロッドレンズアレイ２０３と発光素子群２０１の間の距離は、所定の間隔となるように配置されることで発光素子群２０１からの出射光が感光ドラム１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２０３と発光素子群２０１との距離が所望の値となるように、ロッドレンズアレイ２０３の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を個別に順次発光させていき、ロッドレンズアレイ２０３を介して集光させた光が、所定光量になるように各発光素子の駆動電流が調整される。

（基板の構成）
図３に発光素子群２０１を配列したプリント基板２０２を示す。図３（ａ）は発光素子群２０１が実装されている面とは反対の面（以降、発光素子非実装面と呼称）、図３（ｂ）は発光素子群２０１が実装されている面（以降、発光素子実装面と呼称）を示す。プリント基板２０２は、図３（ａ）に示す非実装面、及び図３（ｂ）に示す実装面の両面に部品を実装可能な基板である。

図３（ｂ）に示すように、プリント基板２０２の発光素子実装面には、複数の発光素子からなる発光素子群２０１が実装されている。発光素子群２０１は、２０個の発光素子アレイチップ４００－１～４００－２０を千鳥状に配列した構成から成る。各発光素子アレイチップ内には、発光素子がチップの第１の方向である長手方向に７４８個、第１の方向に直交する第２の方向である短手方向に６列、所定の解像度ピッチで配列されている。本実施例では、チップ長手方向及び短手方向に隣接する発光素子のピッチは、ともに１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっており、チップ内における長手方向７４８個の発光点の端から端までの間隔は、約１５．８ｍｍである。発光素子群２０１は、２０個のチップが配列されることで、感光ドラム１０２の長手方向に露光可能な発光素子数は１４９６０素子となり、約３１６ｍｍの画像幅に対応した画像形成が可能となる。発光素子アレイチップ４００－１～４００－２０は千鳥状に２列に配置されており、各列はプリント基板２０２の長手方向に沿って配置される。図３（ｃ）に、発光素子アレイチップ４００のチップ間の境界部の様子を示す。チップ間の境界部においても、発光素子の長手方向のピッチは、１２００ｄｐｉの解像度のピッチ（約２１．１６μｍ）となっている。また、前記２列のチップの発光点の間隔（図中Ｓ）は、約１０５μｍ（１２００ｄｐｉで５画素分）となるように配置される。

また、露光ヘッド１０６の長手方向の発光点の間隔（図中Ｌ）は、約２１．１６μｍ（１２００ｄｐｉで１画素分）となっている。なお、本発明においては、前記発光素子アレイチップ間の間隔Ｓ、Ｌは、前述した値に限定する必要はないものとする。

図３（ａ）に示すように、プリント基板２０２の発光素子非実装面には、画像コントローラ部７００（図７参照）から発光素子アレイチップを制御する制御信号と、電源ラインを接続するコネクタ３０５が配置されている。前記コネクタ３０５を介して各発光素子アレイチップ４００は駆動される。

（発光素子アレイチップの構成）
図４に発光素子アレイチップ４００の平面構成の概略を示す。なお、図中の矢印Ｘ方向は感光ドラム１０２の回転軸線方向（長手方向）であり、チップの第１の方向である。矢印Ｙ方向は感光ドラム１０２の回転方向であり、チップの前記第１の方向に直交する第２の方向である。発光素子アレイチップ４００は、発光基板４０２の上に複数の発光素子を含む発光部４０４、ワイヤボンディングパッド（ＷＢパッド）４０８が形成されている。尚、発光基板４０２には発光部４０４を制御するための回路部４０６が内蔵されている。回路部４０６はアナログ駆動回路、デジタル制御回路の両方を含んだ構成となっている。回路部４０６の電源供給や発光素子アレイチップ４００外からの信号などの入出力はワイヤボンディングパッド４０８を通じて行われる。

（発光部の構成）
発光部４０４について図５を用いて説明する。なお、図中の矢印Ｚ方向は矢印Ｘ方向及び矢印Ｙ方向に垂直で発光部４０４からの光が出射する方向である。図５は図４中のＡ－Ａ部断面の一部、発光素子１つ分とその周囲の概略図である。発光基板４０２上に複数の下部電極５０４、発光層５０６、上部電極５０８が形成された構成である。下部電極５０４は独立電極であり、上部電極５０８は共通電極である。下部電極５０４は図５に示すように、図中の矢印Ｘ方向に幅Ｗ、また矢印Ｘ方向に隣接する下部電極５０４との間に所定の間隔ｄを空けて複数形成される。下部電極５０４と上部電極５０８の間に発光層５０６が形成される。尚、発光層５０６は連続して形成されていても、下部電極５０４とほぼ同等の大きさに分断されていても良い。発光素子６０２は、独立した下部電極５０４の１つと、発光層５０６、上部電極５０８で囲まれた部分で１素子を形成する。複数の下部電極５０４のうちの所望の電極を選択し、選択された下部電極５０４と上部電極５０８を通じて発光層５０６に通電する事で選択された下部電極５０４に対応する場所の発光層５０６を発光させ、上部電極５０８を通して出射光５１０として出射させる。下部電極５０４としては発光層５０６の発光波長に対して反射率の高い金属が好ましく、本実施例ではＡｇを用いる。他にもＡｌまたはその合金などを用いることができる。また、上部電極５０８としては発光層５０６の発光波長に対して透明である事が好ましく、本実施例では酸化インジウム錫（ＩＴＯ）を用いる。本実施例では発光層５０６として、有機ＥＬ膜を用いるが、有機ＥＬ層以外でも無機ＥＬ層などでも良い。

（発光部の配列）
発光部４０４の配列について、図６（ａ）及び図６（ｂ）を用いて説明する。図６（ａ）は発光部４０４における発光素子の配列を示す図である。図６（ａ）に示すように、発光部４０４は、複数の発光素子６０２を列状に配置して構成される。複数の発光素子６０２が図中の矢印Ｘ方向に所定の間隔（例えば１２００ｄｐｉとして２１．１６μｍピッチ）で矢印Ｘ方向に列状に配列され、かつ、矢印Ｙ方向にも複数配列され、複数の発光素子列（図６（ａ）中の６０４－１～６０４－ｍ）を形成する。

言い換えれば、発光部４０４は、第１の方向である矢印Ｘ方向に沿って配置した複数の発光素子６０２から形成される発光素子列６０４を、第１の方向と直交する第２の方向である矢印Ｙ方向に順に配置して構成される。具体的には、発光部４０４は、個数ｎの発光素子６０２が矢印Ｘ方向に所定の間隔で矢印Ｘ方向に列状に配列され、発光素子列６０４を形成している。かつ、発光部４０４は、このように形成した列数ｍの発光素子列６０４（第１発光素子列６０４－１、第２発光素子列６０４－２、…第ｍ発光素子列６０４－ｍ）を矢印Ｙ方向に順に配置して構成される。

図中、Ｗ１は矢印Ｘ方向の発光素子６０２の幅であり、ｄ１は矢印Ｘ方向の発光素子６０２の隣接間隔である。発光層５０６が十分に薄い場合には発光素子６０２のサイズは実質的に下部電極５０４と同じであり、Ｗ１は図５中のＷ、ｄ１は図５中のｄと見なしてよい。発光素子６０２の矢印Ｙ方向の幅Ｗ２、間隔ｄ２、発光素子列６０４の列数ｍはそれぞれ矢印Ｙ方向の走査速度や必要光量及び解像度を考慮して決定すればよい。本実施例においては幅Ｗ１を２０．９μｍ、間隔ｄ１を０．２６μｍとして、２１．１６μｍピッチに配列した。また、幅Ｗ２を幅Ｗ１と同じく２０．９μｍ、幅ｄ２を幅ｄ１と同じく０．２６μｍとして、２１．１６μｍピッチに配列した。また、列数ｍは６とする。

図６（ｂ）は発光素子列６０４－１の断面概略図である。図６（ｂ）に示すように下部電極５０４を幅Ｗ１、間隔ｄ１で図中矢印Ｘ方向に配置している。個々の発光素子６０２は、個々の下部電極５０４が上部電極５０８と対向する部分、及びその間の発光層５０６によって構成される。個々の発光素子の構成例として、発光素子６０２－１３を図６（ｂ）中、点線で囲んだ部分で示す。

なお、図６（ａ）の矢印Ｙ方向に配列する発光素子は、同時に点灯した場合、感光ドラム１０２上においてＷ２＋ｄ２の距離間隔で、感光ドラム１０２の回転方向の異なる位置に露光する。感光ドラム１０２の回転速度に応じて、各発光素子の点灯タイミングを時間シフトすることで、感光ドラム１０２上に略同一位置で露光することが可能になる。前記略同一位置で矢印Ｙ方向に配列した発光素子を露光する状態を多重露光と呼称する。例えば、図６（ａ）に示す第１発光素子列６０４－１で露光した露光位置（略同一位置）を第２発光素子列６０４－２で多重露光する。

図６（ｃ）及び図６（ｄ）に発光素子のスポットの様子を示す。ここでは、矢印Ｙ方向に配置した２つの発光素子を感光ドラム上に露光した場合を例示して説明する。図６（ｃ）は、矢印Ｙ方向に配置した２つの発光素子を同時に点灯させた時のスポットの様子を示す図である。２つの発光素子６０２－ｍ１、６０２－ｍ２は矢印Ｙ方向に配置されているため、同時に発光すると、感光ドラム１０２上でのスポットも矢印Ｙ方向に並んで形成される。図６（ｄ）は、感光ドラム１０２の回転方向と回転速度Ｖｄｒ（ｍｍ／ｓ）に応じて、回転方向下流の発光素子６０２の点灯タイミングを、式（１）に従い遅延させた時のスポットの様子を示す図である。なお、図６（ｄ）では、感光ドラムに対して、発光素子６０２－ｍ１で露光した露光位置に、発光素子６０２－ｍ２で多重露光した場合を例示している。ここで、発光素子６０２の幅Ｗ２（μｍ）、発光素子６０２の間隔ｄ２（μｍ）とすると、感光ドラム上でのスポット位置（露光位置）が一致するタイミングＴｄｅｌａｙ（ｓ）は、式（１）で表される。

Ｔｄｅｌａｙ＝（（Ｗ２＋ｄ２）÷１０００）÷Ｖｄｒ 式（１）

また本実施例では、各画素の発光時間の最大値Ｔｗ（ｓ）は、矢印Ｙ方向の１ライン時間に等しくなるように発光信号が生成され、解像度（例えば１２００ｄｐｉ）と回転速度Ｖｄｒより式（２）で表される。

Ｔｗ＝（２５．４÷１２００）÷Ｖｄｒ 式（２）

多重露光により、複数の発光素子により感光ドラムの同一位置での露光が可能となり、感光ドラム１０２が受光する光量は、矢印Ｙ方向に配列する発光素子の数に比例して大きくすることが可能となる。本実施例では、１つの発光素子アレイチップが矢印Ｙ方向に６つの発光素子（発光素子列）を配列し、感光ドラム上の同一位置で６回露光することで画素を形成する。

（制御ブロック）
図７に、画像コントローラ部７００、プリント基板２０２のブロック図を示す。本実施例においては、説明を簡易化するために単色の処理について説明するが、同様の処理を４色同時に並列処理するものとする。

（画像コントローラ部）
画像コントローラ部７００は、プリント基板２０２とは異なる装置側（ここでは画像形成装置）に設けられている。画像コントローラ部７００は、プリント基板２０２に対してプリント基板２０２を制御するための信号を送信する。前記信号は、画像データの有効範囲を表すチップセレクト信号、クロック信号、画像データ、画像データの１ライン毎の区切りを表す信号（以降ライン同期信号と呼称）、ＣＰＵ７０３との通信信号である。前記各々の信号は、チップセレクト信号線ｃｓ＿ｘ７０５、クロック信号線ｃｌｋ７０６、画像データ信号線ｄａｔａ７０７、ライン同期信号線ｌｓｙｎｃ＿ｘ７０８、通信信号線７０９を介してプリント基板２０２内の発光素子アレイチップ４００に送信される。画像コントローラ部７００では、画像データに対する処理と、印字タイミングに対する処理が行われる。画像コントローラ部７００は、画像データ生成部７０１、チップデータ変換部７０２、ＣＰＵ７０３、同期信号生成部７０４を有する。

画像データ生成部７０１では、スキャナ部１００、あるいは、画像形成装置外部から受信した画像データに対して、ＣＰＵ７０３により指示された解像度でディザリング処理を行いプリント出力のための画像データを生成する。本実施例では、１２００ｄｐｉの解像度でディザリング処理を行うものとする。また、画像データは１ｂｉｔ幅で２階調を表すものとする。

同期信号生成部７０４は、ライン同期信号を生成する。ＣＰＵ７０３は、事前に定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向に１２００ｄｐｉの画素サイズ（約２１．１６μｍ）移動する周期を１ライン周期として、同期信号生成部７０４に信号周期の時間間隔を指示する。例えば紙搬送方向に２００ｍｍ／ｓの速度で印字する場合、１ライン周期を１０５．８μｓ（小数点２桁以下省略）として時間間隔を指示する。紙搬送方向の速度については、感光ドラムの速度制御手段（不図示）に設定する印字速度の設定値（固定値）を用いてＣＰＵ７０３が算出するものとする。

チップデータ変換部７０２は、同期信号生成部７０４で生成したライン同期信号に同期して１ライン分の画像データを発光素子アレイチップ毎に分割し、クロック信号とチップセレクト信号とともにプリント基板２０２へ送る。

（プリント基板）
次にプリント基板２０２の構成について説明する。プリント基板２０２は、複数の発光素子アレイチップ４００、ヘッド情報格納部７１０を有する。

ヘッド情報格納部７１０は各発光素子アレイチップ４００の発光量や実装位置情報といったヘッド情報を格納する記憶装置であり、通信信号線７０９を介してＣＰＵ７０３と接続されている。クロック信号線７０６、画像データ信号線７０７、ライン同期信号線７０８、通信信号線７０９は発光素子アレイチップ４００の全てに接続されている。チップセレクト信号線７０５は発光素子アレイチップ４００－１の入力に接続されている。さらにチップセレクト信号線７０５は発光素子アレイチップ４００－１の出力が信号線７１１－１を介して発光素子アレイチップ４００－２の入力に接続されている。さらにチップセレクト信号線７０５は発光素子アレイチップ４００－２の出力が信号線７１１－２を介して発光素子アレイチップ４００－３の入力に接続されている。このようにチップセレクト信号線７０５はカスケード接続になっている。各発光素子アレイチップ４００には、入力チップセレクト信号、クロック信号、ライン同期信号、画像データ信号、通信信号で設定された設定値を基に発光素子を発光させる。また、次チップ用のチップセレクト信号を生成する。

（チップ内部のデジタル回路ブロック）
図８に発光素子アレイチップ４００内の回路ブロック図を示す。発光素子アレイチップ４００内の回路部４０６はデジタル部８００とアナログ部８０６から成る。デジタル部８００はクロック信号に同期して、通信信号によって予め設定された設定値、チップセレクト信号、画像データ信号、ライン同期信号を基に発光素子を発光させるためのパルス信号を生成し、アナログ部８０６へ送る機能と、入力されてきたチップセレクト信号から次チップ用のチップセレクト信号を生成する機能を持つ。

通信ＩＦ部８０１はＣＰＵ７０３からの通信信号に基づいて、レジスタ部８０２に対する設定値のライト及びリードを制御する。

レジスタ部８０２は動作に必要な設定値を格納する。この設定値には、画像データ格納部８０４で使用する露光タイミング情報、パルス信号生成部８０５で生成するパルス信号の幅情報及び遅延情報、アナログ部８０６で設定する駆動電流の設定情報がある。

チップセレクト信号生成部８０３は入力されてきたチップセレクト信号を遅延させ、次チップ用のチップセレクト信号を生成する。

画像データ格納部８０４は、入力されてきたチップセレクト信号が有効な間の画像データを保持し、ライン同期信号に同期して画像データを点灯制御部８０７に出力する。詳細は後述する。

パルス信号生成部８０５（８０５－０～８０５－５）は発光素子列６０４（６０４－１～６０４－６）毎に設けられている。パルス信号生成部８０５はレジスタ部８０２で設定されたパルス信号の幅情報（パルス幅）及び遅延情報（遅延時間）を基に対応する発光素子列内の発光素子を点灯させる際に必要なパルス信号を生成し、点灯制御部８０７に出力する。詳細は後述する。

点灯制御部８０７は画像データ格納部８０４からの画像データを基に、発光素子毎にパルス信号生成部８０５からのパルス信号をアナログ部８０６に出力するか否かを制御する。詳細は後述する。

アナログ部８０６はデジタル部８００で生成されたパルス信号を基に、発光素子を駆動する為に必要な信号を生成する。詳細は後述する。

次に画像データ格納部８０４の動作について説明する。図９は画像データ格納部８０４の回路構成図である。

本実施例ではチップセレクト信号をｃｓ＿ｘ、ライン同期信号をｌｓｙｎｃ＿ｘとし、負論理信号とするが、正論理であってもよい。また、クロック信号をｃｌｋ、画像データ信号をｄａｔａとする。クロックゲート回路８１０はチップセレクト信号ｃｓ＿ｘの反転信号とクロック信号ｃｌｋの論理積を出力とし、ｃｓ＿ｘが有効な時のみフリップフロップ回路８１１にクロック信号ｓ＿ｃｌｋを出力する。フリップフロップ回路８１１は画像データ格納部８０４へ入力されてきた画像データ信号ｄａｔａを大元の入力とし、発光素子アレイチップの長手方向に設けられた発光素子数と同じ数（本実施例では７４８）が直列接続されている。フリップフロップ回路８１１はクロックゲート回路８１０から送られてきたクロック信号ｓ＿ｃｌｋで動作する。

以下、フリップフロップ回路について説明する。代表して、フリップフロップ回路８１２－０００、８１３－０００、８１４－０００、８１５－０００、８１６－０００、８１７－０００について説明する。他のフリップフロップ回路８１２－００１～８１２－７４７、８１３－００１～８１３－７４７、８１４－００１～８１４－７４７、８１５－００１～８１５－７４７、８１６－００１～８１６－７４７、８１７－００１～８１７－７４７についても同様である。

フリップフロップ回路８１２－０００は、フリップフロップ回路８１１－０００の出力（ｄｌｙ＿ｄａｔａ＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）は点灯制御部８０７とフリップフロップ回路８１３－０００に入力される。フリップフロップ回路８１３－０００はフリップフロップ回路８１２－０００の出力（ｂｕｆ＿ｄａｔａ＿０＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）はフリップフロップ回路８１４－０００と点灯制御部８０７に入力される。フリップフロップ回路８１４－０００、フリップフロップ回路８１３－０００の出力（ｂｕｆ＿ｄａｔａ＿１＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）はフリップフロップ回路８１５－０００と点灯制御部８０７に入力される。フリップフロップ回路８１５－０００はフリップフロップ回路８１４－０００の出力（ｂｕｆ＿ｄａｔａ＿２＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１５の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）はフリップフロップ回路８１６－０００と点灯制御部８０７に入力される。フリップフロップ回路８１６－０００はフリップフロップ回路８１５－０００の出力（ｂｕｆ＿ｄａｔａ＿３＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）はフリップフロップ回路８１７－０００と点灯制御部８０７に入力される。フリップフロップ回路８１７－０００はフリップフロップ回路８１６－０００の出力（ｂｕｆ＿ｄａｔａ＿４＿０００）を入力とし、ライン同期信号ｌｓｙｎｃ＿ｘで動作する。フリップフロップ回路８１７－０００の出力（ｂｕｆ＿ｄａｔａ＿５＿０００）は点灯制御部８０７に入力される。

図１０は画像データ格納部８０４の感光ドラムの長手方向の動作を表すタイミングチャートである。図中の信号名は図９に示している。ｃｓ＿ｘ＝０をｃｌｋの立上りでとらえた時刻Ｔ０から時刻Ｔ１の間、画像データはｄａｔａ→ｄｌｙ＿ｄａｔａ＿０００→ｄｌｙ＿ｄａｔａ＿００１→…といった具合に順にシフトしていく。ｃｓ＿ｘ＝０はクロック信号が感光ドラムの長手方向の発光素子数と同じ数、７４８だけ入力されるものとする。こうすることで、１ライン分の画像データがｄｌｙ＿ｄａｔａ＿０００～ｄｌｙ＿ｄａｔａ＿７４７に保持されることとなる。時刻Ｔ１以降はｃｓ＿ｘ＝１であるためにシフト動作は行われずに保持される。時刻Ｔ２でｌｓｙｎｃ＿ｘ＝０をｃｌｋの立上りでとらえると、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｄｌｙ＿ｄａｔａ＿００１→ｂｕｆ＿ｄａｔａ＿０＿００１、…といった具合に１ライン分の画像データが一斉にｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７としてシフトし、点灯制御部８０７に出力される。

図１１は画像データ格納部８０４の感光ドラムの回転方向の動作を表すタイミングチャートである。図１１では、代表して図９に示すフリップフロップ回路８１２－０００の出力ｂｕｆ＿ｄａｔａ＿０＿０００、フリップフロップ回路８１３－０００の出力ｂｕｆ＿ｄａｔａ＿１＿０００、フリップフロップ回路８１４－０００の出力ｂｕｆ＿ｄａｔａ＿２＿０００、フリップフロップ回路８１５－０００の出力ｂｕｆ＿ｄａｔａ＿３＿０００、フリップフロップ回路８１６－０００の出力ｂｕｆ＿ｄａｔａ＿４＿０００、フリップフロップ回路８１７－０００の出力ｂｕｆ＿ｄａｔａ＿５＿０００について説明する。図９に示す他のフリップフロップ回路の出力ｂｕｆ＿ｄａｔａ＿０＿００１～ｂｕｆ＿ｄａｔａ＿０＿７４７、ｂｕｆ＿ｄａｔａ＿１＿００１～ｂｕｆ＿ｄａｔａ＿１＿７４７、ｂｕｆ＿ｄａｔａ＿２＿００１～ｂｕｆ＿ｄａｔａ＿２＿７４７、ｂｕｆ＿ｄａｔａ＿３＿００１～ｂｕｆ＿ｄａｔａ＿３＿７４７、ｂｕｆ＿ｄａｔａ＿４＿００１～ｂｕｆ＿ｄａｔａ＿４＿７４７、ｂｕｆ＿ｄａｔａ＿５＿００１～ｂｕｆ＿ｄａｔａ＿５＿７４７の全てにおいて同様である。

図示する通り、ｌｓｙｎｃ＿ｘ＝０が入力される毎に、ｄｌｙ＿ｄａｔａ＿０００→ｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿０＿０００→ｂｕｆ＿ｄａｔａ＿１＿０００、・・・といった具合にシフトする。このため、時刻Ｔ０におけるｄｌｙ＿ｄａｔａ＿０００の値Ｂ０００の値が時刻Ｔ１でｂｕｆ＿ｄａｔａ＿０＿０００、時刻Ｔ２でｂｕｆ＿ｄａｔａ＿１＿０００、時刻Ｔ３でｂｕｆ＿ｄａｔａ＿２＿０００、・・・といった具合に点灯制御部８０７に出力される。感光ドラム上で先に露光される方の発光素子から順にｂｕｆ＿ｄａｔａ＿０＿０００、ｂｕｆ＿ｄａｔａ＿１＿０００、ｂｕｆ＿ｄａｔａ＿２＿０００、ｂｕｆ＿ｄａｔａ＿３＿０００、ｂｕｆ＿ｄａｔａ＿４＿０００、ｂｕｆ＿ｄａｔａ＿５＿０００を接続することで、多重露光を実現する。

次にパルス信号生成部（パルス信号生成回路）８０５について説明する。パルス信号生成部８０５（８０５－０～８０５－５）は発光素子列数と同数存在するが、その構造は全て同じである。そのため、ここではパルス信号生成部８０５－０を例に挙げて説明する。図１２（ａ）にパルス信号生成回路のブロック図、図１２（ｂ）にパルス信号生成回路の動作タイミングチャートを示す。

パルス信号生成部８０５－０は、出力決定部９０３と、カウンタ部９０４とを含む。

カウンタ部９０４ではクロックをカウントし、ライン同期信号の周期ｃごと（図１２（ｂ）中タイミングＣ１，タイミングＣ２）にカウントをリセットする。

出力決定部９０３ではカウント、パルス幅ｂ及び遅延時間ａに応じたパルス信号を生成する。出力決定部９０３は、カウンタ部９０４で生成したカウントが遅延時間ａになるタイミング（図１２（ｂ）中タイミングＡ）で出力をＨｉｇｈとし、パルス幅ｂの時間だけ経過したカウントａ＋ｂになるタイミング（図１２（ｂ）中タイミングＢ）で出力をＬｏｗとするパルス信号を生成する。

遅延時間ａ、パルス幅ｂは、レジスタ部８０２より送信されており、レジスタ部８０２を書き換えることによりそれぞれクロック周期単位で値を変更することが可能である。遅延時間ａは、ライン同期信号の周期ごとの発光開始タイミングを決定する時間にあたるものである。パルス幅ｂは、発光素子の点灯時間にあたるものであり、概ね発光素子の光量に比例する。そのため、感光ドラム面上の必要な積算光量となるようにパルス幅ｂを調整する。なお、発光開始タイミングを決定する遅延時間ａとパルス幅ｂは、発光素子列毎のパルス信号生成部８０５－０～８０５－５で個別に設定が可能である。そこで、パルス信号生成部８０５－０に対する遅延時間ａとパルス幅ｂをそれぞれａ０、ｂ０と表す。同様にパルス信号生成部８０５－１に対する遅延時間ａとパルス幅ｂをａ１、ｂ１、パルス信号生成部８０５－２に対する遅延時間ａとパルス幅ｂをａ２、ｂ２、パルス信号生成部８０５－３に対する遅延時間ａとパルス幅ｂをａ３、ｂ３、パルス信号生成部８０５－４に対する遅延時間ａとパルス幅ｂをａ４、ｂ４、パルス信号生成部８０５－５に対する遅延時間ａとパルス幅ｂをａ５、ｂ５と表す。

各パルス信号生成部８０５は、ライン同期信号の入力タイミングから発光を開始する開始タイミングまでの遅延時間（遅延設定値ａ）と、前記開始タイミングから前記発光を終了する終了タイミングまでのパルス幅（パルス幅設定値ｂ）とを基に発光素子列を発光するためのパルス信号（ｌｉｎｅ＿ｐｕｌｓｅ）を発光素子列ごとに生成する。

言い換えれば、パルス信号生成部８０５は、前記遅延時間と前記パルス幅とを発光素子列ごとに設定する。ここで、発光素子列は、１つの発光素子アレイチップ内でドラム回転方向に順に配置した複数の発光素子列の、各発光素子列を指す。本実施例では、１つの発光素子アレイチップが、列数ｍ＝６の発光素子列（第１、第２、第３、第４、第５、第６発光素子列）をドラム回転方向に順に配置した構成を例示している。

パルス信号生成部８０５－０は、ライン同期信号の入力タイミングＣ１から発光を開始する第１開始タイミングまでの第１遅延時間（遅延設定値ａ０）と、前記第１開始タイミングから次のライン同期信号の入力タイミングＣ２までに前記発光を終了する第１終了タイミングまでの第１パルス幅（パルス幅設定値ｂ０）とを基に第１発光素子列を発光させるための第１パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿０）を生成する。

パルス信号生成部８０５－１は、ライン同期信号の入力タイミングＣ１から発光を開始する第２開始タイミングまでの前記第１遅延時間（遅延設定値ａ０）とは異なる第２遅延時間（遅延設定値ａ１）と、前記第２開始タイミングから次のライン同期信号の入力タイミングＣ２までに前記発光を終了する第２終了タイミングまでの前記第１パルス幅（パルス幅設定値ｂ０）と同じ第２パルス幅（パルス幅設定値ｂ１）とを基に第２発光素子列を発光させるための第２パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿１）を生成する。

ここで、発光素子列ごとのパルス信号を設定する設定値は、第１発光素子列の第１遅延時間を遅延設定値ａ０、第１パルス幅をパルス幅設定値ｂ０とし、第２発光素子列の第２遅延時間を遅延設定値ａ１、第２パルス幅をパルス幅設定値ｂ１としたとき、ａ０≠ａ１、ｂ０＝ｂ１、ａ０＋ｂ０≠ａ１＋ｂ１を満たす。

第３発光素子列の第３パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿２）、第４発光素子列の第４パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿３）、第５発光素子列の第５パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿４）、第６発光素子列の第６パルス信号（ｌｉｎｅ＿ｐｕｌｓｅ＿５）も、第１発光素子列の第１パルス信号と第２発光素子列の第２パルス信号との関係と同様に生成する。

すなわち、各発光素子列の遅延時間ａである遅延設定値は、同時に変化するパルス信号をずらすために、ａ０≠ａ１≠ａ２≠ａ３≠ａ４≠ａ５を満たす。また、パルス幅ｂであるパルス幅設定値は、ｂ５＝ｂ４＝ｂ３＝ｂ２＝ｂ１＝ｂ０を満たす。また、遅延設定値ａ０～ａ５及びパルス幅設定値ｂ０～ｂ５は、ａ０＋ｂ０≠ａ１＋ｂ１≠ａ２＋ｂ２≠ａ３＋ｂ３≠ａ４＋ｂ４≠ａ５＋ｂ５を満たす。このように設定することで、多重露光時においても各パルス信号はＬｏｗからＨｉｇｈに遷移する開始タイミング（図１２（ｂ）中のタイミングＡ）が重ならず、ＨｉｇｈからＬｏｗに遷移する終了タイミング（図１２（ｂ）中のタイミングＢ）が重ならない。この設定にしたがって、各発光素子列の発光を開始し、終了する。そのため、１つの発光素子アレイチップ内のドラム回転方向に並ぶ複数の発光素子列のパルス信号が一斉に変化するタイミングが無くなり、スイッチングノイズを低減することができる。

なお、本実施例では、ライン同期信号の周期ごとの各発光素子列の開始タイミング及び終了タイミングが重ならないパルス信号において、パルス幅は同じである。そのため、後述するアナログ部にて設定される駆動電流をパルス信号ごとに変更しなくても、各発光素子列の積分光量を均一に保つことができる。

次に点灯制御部８０７について図１４を用いて説明する。図１４は点灯制御部８０７のブロック図である。

点灯制御部８０７ではパルス信号生成部８０５－０～８０５－５で生成された発光素子列毎のパルス信号を、画像データ格納部８０４から入力された画像データに従い、発光素子毎にアナログ部８０６にパルス信号を出力するか否かを制御する。

出力パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿０＿７４７は発光素子６０２－１１～６０２－１７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿１＿０００～ｅｌ＿ｐｕｌｓｅ＿１＿７４７は発光素子６０２－２１～６０２－２７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿２＿０００～ｅｌ＿ｐｕｌｓｅ＿２＿７４７は発光素子６０２－３１～６０２－３７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿３＿０００～ｅｌ＿ｐｕｌｓｅ＿３＿７４７は発光素子６０２－４１～６０２－４７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿４＿０００～ｅｌ＿ｐｕｌｓｅ＿４＿７４７は発光素子６０２－５１～６０２－５７４８に対応している。出力パルス信号ｅｌ＿ｐｕｌｓｅ＿５＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は発光素子６０２－６１～６０２－６７４８に対応している。

点灯制御部８０７にはＡＮＤゲート１２００が発光素子数分設けられている。なお、本実施例では画像データ格納部８０４からの画像信号ｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿５＿７４７、パルス信号生成部８０５（８０５－０～８０５－５）からのパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０～ｌｉｎｅ＿ｐｕｌｓｅ＿５の両者が正論理であり、アナログ部への出力パルス信号ｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７は１のとき点灯を表すものとしたためにＡＮＤゲートを用いたが、入出力のいずれかが負論理の場合はそれに応じた論理ゲートを使用すればよい。

ＡＮＤゲート１２００－０－０００～１２００－０－７４７は、一方にパルス信号生成部８０５－０で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿０が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿０＿０００～ｂｕｆ＿ｄａｔａ＿０＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－０－０００～１２００－０－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿０＿０００～ｅｌ＿ｐｕｌｓｅ＿０＿７４７として出力する。

ＡＮＤゲート１２００－１－０００～１２００－１－７４７は、一方にパルス信号生成部８０５－１で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿１が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿１＿０００～ｂｕｆ＿ｄａｔａ＿１＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－１－０００～１２００－１－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿１＿０００～ｅｌ＿ｐｕｌｓｅ＿１＿７４７として出力する。

ＡＮＤゲート１２００－２－０００～１２００－２－７４７は、一方にパルス信号生成部８０５－２で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿２が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿２＿０００～ｂｕｆ＿ｄａｔａ＿２＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－２－０００～１２００－２－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿２＿０００～ｅｌ＿ｐｕｌｓｅ＿２＿７４７として出力する。

ＡＮＤゲート１２００－３－０００～１２００－３－７４７は、一方にパルス信号生成部８０５－３で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿３が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿３＿０００～ｂｕｆ＿ｄａｔａ＿３＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－３－０００～１２００－３－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿３＿０００～ｅｌ＿ｐｕｌｓｅ＿３＿７４７として出力する。

ＡＮＤゲート１２００－４－０００～１２００－４－７４７は、一方にパルス信号生成部８０５－４で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿４が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿４＿０００～ｂｕｆ＿ｄａｔａ＿４＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－４－０００～１２００－４－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿４＿０００～ｅｌ＿ｐｕｌｓｅ＿４＿７４７として出力する。

ＡＮＤゲート１２００－５－０００～１２００－５－７４７は、一方にパルス信号生成部８０５－５で生成したパルス信号ｌｉｎｅ＿ｐｕｌｓｅ＿５が共通に入力され、他方に画像信号ｂｕｆ＿ｄａｔａ＿５＿０００～ｂｕｆ＿ｄａｔａ＿５＿７４７がそれぞれ入力される。ＡＮＤゲート１２００－５－０００～１２００－５－７４７は、両者の論理積をｅｌ＿ｐｕｌｓｅ＿５＿０００～ｅｌ＿ｐｕｌｓｅ＿５＿７４７として出力する。

以上のように、発光素子列毎に生成されたパルス信号をアナログ部８０６に出力するか否かを画像データ信号の値によって制御する。

次にアナログ部８０６について説明する。図１３（ａ）に、アナログ部８０６のブロックを示す。本実施例では説明を簡略化するため、アナログ部８０６において、２つの発光素子（６０２－１１、６０２－２１）を駆動する駆動部１００１－１，１００１－２を図示して説明する。しかし、アナログ部８０６は、同様の駆動部が発光素子群２０１の全発光素子に対応して形成されているものとする。

点灯制御部８０７では、発光素子のＯＮタイミングを制御するパルス信号が生成され、信号線１００６－１，１００６－２を介して駆動部１００１－１，１００１－２にパルス信号が入力する。ＤＡＣ１００２（デジタルアナログ変換器）は、レジスタ部８０２に設定されたデータに基づき信号線１００３を介して、駆動電流を決定するアナログ電圧を駆動部１００１－１，１００１－２に供給する。駆動部選択部１００７は、レジスタ部８０２に設定されたデータに基づき、駆動部を選択する駆動部セレクト信号を、信号線１００４、１００５を介して、駆動部１００１－１，１００１－２に供給する。駆動部セレクト信号は、選択された駆動部に接続されている信号のみがＨｉｇｈとなるように生成される。例えば、駆動部１００１－１が選択される場合、信号線１００４のみにＨｉｇｈが供給され、信号線１００５など他の駆動部に接続されている信号線にはＬｏｗが供給される。駆動部１００１－１，１００１－２は、各々駆動部選択部１００７によって選択されたタイミング（駆動部セレクト信号がＨｉｇｈになるタイミング）で、信号線１００３を介して入力される前記アナログ電圧が設定される。ＣＰＵ７０３（図７参照）はレジスタ部８０２を介して駆動部を順次選択し、選択した駆動部に対応した電圧を設定することで、１つのＤＡＣ１００２で全ての駆動部のアナログ電圧を設定する。前述した動作により駆動部１００１－１，１００１－２には、駆動電流を決定するアナログ電圧とパルス信号が入力され、以降に説明する駆動回路により各発光素子（６０２－１１、６０２－２１）が独立して駆動電流と発光時間が制御される。

図１３（ｂ）に、駆動部１００１－１の回路について示す。なお、他の発光素子に対する駆動部（例えば１００１－２）についても、同様の回路で駆動するものとする。ＭＯＳＦＥＴ１１０２は、ゲート電圧値に応じて発光素子６０２－１１に駆動電流を供給し、ゲート電圧がＬｏｗレベル時は、駆動電流がオフ（消灯）するように電流を制御する。ＭＯＳＦＥＴ１１０４のゲートには、パルス信号伝送線１００６が接続しており、パルス信号がＨｉｇｈの時にコンデンサ１１０６に充電された電圧を、ＭＯＳＦＥＴ１１０２に受け渡す。ＭＯＳＦＥＴ１１０７は、駆動部選択部１００７から送信された駆動部セレクト信号（信号線１００４より伝送）がゲートに接続されている。ＭＯＳＦＥＴ１１０７は、受信した駆動部セレクト信号がＨｉｇｈの時にオンし、ＤＡＣ１００２から出力されたアナログ電圧（信号線１００３より伝送）を、コンデンサ１１０６に充電する。本実施例においては、画像形成前のタイミングで、ＤＡＣ１００２はコンデンサ１１０６にアナログ電圧を設定し、画像形成期間中はＭＯＳＦＥＴ１１０７をオフ状態にすることで、電圧レベルを保持し続けるものとする。上記動作により、設定されたアナログ電圧と、パルス信号に応じてＭＯＳＦＥＴ１１０２は、駆動電流を発光素子６０２－１１に供給する。発光素子６０２－１１の入力容量が大きく、オフ時の応答速度が遅い場合は、ＭＯＳＦＥＴ１１０３によりオフの速度を速めることが可能である。ＭＯＳＦＥＴ１１０３のゲートには、インバータ１１０５によりパルス信号を論理反転させた信号が入力している。パルス信号がＬｏｗの時に、ＭＯＳＦＥＴ１１０３のゲートはＨｉｇｈになり、発光素子６０２－１１の入力容量に充電された電荷を強制的に放電する。

ここで、各発光素子列に対応するパルス信号生成部８０５－０～８０５－５に設定される遅延時間ａとパルス幅ｂについて、具体的に説明する。本実施例において、各発光素子列に対応するパルス信号生成部８０５－０～８０５－５に設定される遅延時間ａとパルス幅ｂは、図１５に示す表図に従って設定が行われる。なお、図１５に示す設定値は例示であり、これに限定されるものではなく、必要に応じて適宜設定されるべきものである。

図１５において、対象回路は、図８に示す各発光素子列に対応するパルス信号生成部８０５－０～８０５－５である。また、遅延時間ａの設定値、パルス幅ｂの設定値は、レジスタ部８０２からの信号であり、各発光素子列に対応するパルス信号生成部にそれぞれ設定される。この図１５に示される各発光素子列に対応するパルス信号生成部８０５－０～８０５－５に設定される遅延時間ａとパルス幅ｂは、以下の条件を満たすように値が決定されている。

条件１である遅延時間ａは、発光素子列ですべて異なる値である。すなわち、各発光素子列に対応するパルス信号生成部８０５に設定される遅延時間ａの設定値は、ａ０≠ａ１≠ａ２≠ａ３≠ａ４≠ａ５を満たす。図１５に示す遅延時間ａの設定値１０は、発光素子列６０４－１に対応するパルス信号生成部８０５－０に設定される遅延時間ａの設定値ａ０である。遅延時間ａの設定値２０は、発光素子列６０４－２に対応するパルス信号生成部８０５－１に設定される遅延時間ａの設定値ａ１である。遅延時間ａの設定値３０は、発光素子列６０４－３に対応するパルス信号生成部８０５－２に設定される遅延時間ａの設定値ａ２である。遅延時間ａの設定値４０は、発光素子列６０４－４に対応するパルス信号生成部８０５－３に設定される遅延時間ａの設定値ａ３である。遅延時間ａの設定値５０は、発光素子列６０４－５に対応するパルス信号生成部８０５－４に設定される遅延時間ａの設定値ａ４である。遅延時間ａの設定値５０は、発光素子列６０４－６に対応するパルス信号生成部８０５－５に設定される遅延時間ａの設定値ａ５である。

条件２である遅延時間ａとパルス幅ｂを加算した結果は、各発光素子列ですべて異なる値である。すなわち、各発光素子列に対応する遅延時間ａの設定値とパルス幅ｂの設定値を加算した結果は、ａ０＋ｂ０≠ａ１＋ｂ１≠ａ２＋ｂ２≠ａ３＋ｂ３≠ａ４＋ｂ４≠ａ５＋ｂ５を満たす。なお、パルス幅ｂの設定値は、ｂ０＝ｂ１＝ｂ２＝ｂ３＝ｂ４＝ｂ５を満たす。

条件１は、ライン同期信号の周期ごとに、各発光素子列の発光開始タイミングをずらすための条件である。これにより異なる発光素子列の発光素子が同時に点灯することがなくなる。

また、条件２は、ライン同期信号の周期ごとに、各発光素子列の発光終了タイミングをずらすための条件である。これにより異なる発光素子列の発光素子が同時に消灯することがなくなる。

以上のように、本実施例では、２次元に配列された発光素子をいくつかの領域（本実施例の場合、発光素子列を１つの領域として６つの領域）に分け、各領域の発光素子の発光開始タイミング、及び消灯タイミングをずらす。これにより、ライン同期信号の周期ごとの同時スイッチング数を減らし、スイッチングノイズを軽減することができる。

〔実施例２〕
実施例２に係る露光ヘッドを備えた画像形成装置について説明する。本実施例において、画像形成装置全体の構成、露光ヘッドの基本構成は、実施例１と同様である。本実施例では、発光素子アレイチップ４００内のデジタル部８００におけるパルス信号生成部１４０５とその信号線の接続が、実施例１とは異なる。本実施例では、実施例１と比べて異なる部分の説明を行う。

実施例１では、各発光素子列の発光素子で同じ露光位置に多重に露光して各ラインの画素を形成しているが、発光開始タイミング、消灯タイミングが各発光素子列で異なる。そのため、各ライン（発光素子列）の画素は、感光ドラム１０２の回転方向に対し潜像を形成する位置が異なる。具体的には、図１８（ａ）に示すように、第１発光素子列６０４－１の発光素子で形成した潜像に対して、第２発光素子列６０４－２の発光素子で形成した潜像は、遅延時間である遅延設定値ａ０と遅延設定値ａ１の差分だけドラム回転方向の位置が異なる。そのため、多重露光による潜像がぼける可能性がある。

そこで本実施例では、第１発光素子列６０４－１で露光した露光位置を第２発光素子列６０４－２で多重露光する際に、以下のようにしている。

すなわち、第２発光素子列６０４－２で多重露光するライン同期信号の周期に、その直前のライン同期信号の周期にて第１発光素子列６０４－１に対して設定した第１遅延時間Ｔを基に、第２発光素子列６０４－２を発光させるためのパルス信号を設定している。

さらに、前記直前のライン同期信号の周期にて第１発光素子列６０４－１に対して設定した第１遅延時間Ｔとは異なる遅延時間を基に、第１発光素子列６０４－１を発光させるためのパルス信号を設定している。

図１６～図２０を用いて、具体的に説明する。

図１６は実施例２における発光素子アレイチップ４００内の回路ブロック図を示す。実施例１に比べて、発光素子アレイチップにおける各発光素子列に対応するパルス信号生成部（パルス信号生成回路）１４０５の構成が異なる。本実施例では、各発光素子列のパルス信号生成部１４０５－０～１４０５－５は、前段のパルス信号生成部にて設定された遅延時間信号が次段のパルス信号生成部に伝送されるように、前段のパルス信号生成部と次段のパルス信号生成部とが遅延時間信号を伝送する信号線で接続されている。すなわち、前段のパルス信号生成部であるパルス信号生成部１４０５－０が次段のパルス信号生成部であるパルス信号生成部１４０５－１と信号線で接続されている。同様に、パルス信号生成部１４０５－１が次段のパルス信号生成部１４０５－２と接続され、パルス信号生成部１４０５－２が次段のパルス信号生成部１４０５－３と接続され、パルス信号生成部１４０５－３が次段のパルス信号生成部１４０５－４と接続され、パルス信号生成部１４０５－４が次段のパルス信号生成部１４０５－５と接続されている。この遅延時間信号の詳細は後述する。

図１７（ａ）はパルス信号生成部（パルス信号生成回路）１４０５のブロック図である。パルス信号生成部１４０５（１４０５－０～１４０５－５）は発光素子列６０４（６０４－１～６０４－６）毎に設けられている。パルス信号生成部１４０５（１４０５－０～１４０５－５）は発光素子列数と同数存在するが、その構造は全て同じである。

パルス信号生成部１４０５は、出力決定部９０３と、カウンタ部９０４とを含む。カウンタ部９０４、及び出力決定部９０３の動作は実施例１と同様の動作である。

さらにパルス信号生成部１４０５は、乱数生成部１５０１と、前段遅延時間記憶部１５０２と、を有する。乱数生成部１５０１は、ライン同期信号の周期ごとに異なる遅延時間を生成する遅延時間生成部である。前段遅延時間記憶部１５０２は、発光素子列に対して設定した遅延時間を記憶する遅延時間記憶部である。

実施例１のパルス信号生成部８０５では、図１２（ａ）の遅延時間ａはレジスタ部８０２からの信号であり、レジスタ部８０２で任意の値が設定可能となっている。本実施例では、この遅延時間ａに該当する信号は遅延時間Ｔであり、この遅延時間Ｔは以下の２種類の信号から選択可能となっている。この遅延時間Ｔの選択は遅延時間選択ｓで決定される。遅延時間選択ｓはレジスタ部８０２からの信号であり、レジスタ部８０２を書き換えることにより選択が可能となっている。

この遅延時間Ｔとして選択される２種類の信号に関して説明する。２種類の信号のうち一方の信号は乱数生成部１５０１が生成する乱数である。この乱数は、乱数生成部１５０１で生成され、ライン同期信号がアサートされる毎に値が更新される。乱数の生成方法は、予めメモリに乱数を書き込み、順次読み出す方法や、シフトレジスタと排他的論理和で構成されるＭ系列を用いた擬似乱数として生成する方法、などで実施できる。２種類の信号のうち他方の信号は前段の遅延時間信号である。ここで前段とは、第１発光素子列で露光した露光位置に第２発光素子列で多重露光する場合、第２発光素子列に対応するパルス信号生成部から見た第１発光素子列に対応するパルス信号生成部が前段である。したがって、図１２（ａ）に示すパルス信号生成部１４０５が、第２発光素子列に対応するパルス信号生成部１４０５－１である場合、前段遅延時間信号と、次段遅延時間信号は、以下のようになる。

前段遅延時間信号は、第２発光素子列に対応するパルス信号生成部１４０５－１に対しては、第１発光素子列に対応するパルス信号生成部１４０１－０が出力する次段遅延時間信号である。同様に、前段遅延時間信号は、第３発光素子列に対応するパルス信号生成部１４０１－２に対しては、第２発光素子列に対応するパルス信号生成部１４０１－１が出力する次段遅延時間信号である。前段遅延時間信号は、第４発光素子列に対応するパルス信号生成部１４０１－３に対しては、第３発光素子列に対応するパルス信号生成部１４０１－２が出力する次段遅延時間信号である。前段遅延時間信号は、第５発光素子列に対応するパルス信号生成部１４０１－４に対しては、第４発光素子列に対応するパルス信号生成部１４０１－３が出力する次段遅延時間信号である。前段遅延時間信号は、第６発光素子列に対応するパルス信号生成部１４０１－５に対しては、第５発光素子列に対応するパルス信号生成部１４０１－４が出力する次段遅延時間信号である。ただし、パルス信号生成部１４０１－０は前段がないため、遅延時間選択ｓを０とする。パルス信号生成部１４０５－１以降の各前段遅延時間記憶部５０２は、入力される前段遅延時間信号（次段遅延時間信号）、つまり遅延時間Ｔをライン同期信号の入力（周期）ごとに更新する。

この２種類の信号をレジスタ部８０２からの信号である遅延時間選択ｓで選択することで遅延時間Ｔを決定することができる。具体的には、遅延時間選択ｓが０の時は乱数生成部１５０１にて生成した乱数を、遅延時間選択ｓが１の時は前段遅延時間記憶部１５０２に記憶した前段遅延時間信号を、遅延時間Ｔとして選択する。本実施例においては遅延時間選択ｓの設定値、及びパルス幅ｂの設定値は図１７（ｂ）に示す。すなわち本実施例において、各発光素子列に対応するパルス信号生成部１４０５－０～１４０５－５に設定される遅延時間選択ｓとパルス幅ｂは、図１７（ｂ）に示す表図に従って設定が行われる。なお、図１７（ｂ）に示す設定値は例示であり、これに限定されるものではなく、必要に応じて適宜設定されるべきものである。

図１７（ｂ）において、対象回路は、図１６に示す各発光素子列に対応するパルス信号生成部（パルス信号生成回路）１４０５－０～１４０５－５である。また、遅延時間選択ｓの設定値、パルス幅ｂの設定値は、レジスタ部からの信号であり、各発光素子列に対応するパルス信号生成部１４０５－０～１４０５－５にそれぞれ設定される。

図１９（ａ）及び図１９（ｂ）を用いてパルス信号生成部の動作を説明する。図１９（ａ）は本実施例における図１６に示すパルス信号生成部１４０５－０のタイミングチャートである。パルス信号生成部１４０５－０は、前述したように出力決定部９０３と、カウンタ部９０４と、乱数生成部１５０１と、前段遅延時間記憶部１５０２と、を有する。

カウンタ部９０４ではクロックをカウントし、ライン同期信号周期ｃごと（図１９（ａ）中タイミングＣ１，タイミングＣ２）にカウントをリセットする。

出力決定部９０３ではカウント、パルス幅ｂ、および遅延時間Ｔに応じたパルス信号を生成する。カウンタ部９０４で生成したカウントがＲ１になるタイミング（図１９（ａ）中タイミングＡ）で出力をＨｉｇｈとし、パルス幅ｂの時間だけ経過したカウントＲ１＋ｂになるタイミング（図１９（ａ）中タイミングＢ）で出力をＬｏｗとすることでパルス信号を生成する。

パルス幅ｂはレジスタ部８０２より送信されており、レジスタ部８０２を書き換えることによりそれぞれクロック周期単位で値を変更することが可能である。遅延時間Ｔはライン同期信号がアサートされる度に乱数が更新される。

次に各発光素子列に対応するパルス信号生成部１４０５－０～１４０５－５の各遅延時間Ｔについて説明する。図１９（ｂ）はパルス信号生成部１４０５－０～１４０５－５の各回路の遅延時間Ｔの動作を示したタイミングチャートである。前段がないパルス信号生成部１４０５－０の遅延時間Ｔはライン同期信号がアサートする度に乱数が生成される。図１９（ｂ）では、Ｒ０、Ｒ１、Ｒ２と順次乱数が生成され、遅延時間Ｔとして用いられる。一方、前段があるパルス信号生成部１４０５－１以降は前段の遅延時間Ｔが用いられるため、ライン同期信号がアサートされる度にシフトレジスタの動作を行うことになる。

すなわち、ライン同期信号の周期ごとに、前段のパルス信号生成部１４０５－０の遅延時間Ｔが、次段のパルス信号生成部１４０５－１の前段遅延時間記憶部１５０２に記憶される。そして、次のライン同期信号の入力により、前段遅延時間記憶部１５０２に記憶した遅延時間Ｔを基に、第２発光素子列を発光させるためのパルス信号が、パルス信号生成部１４０５－１にて生成される。前段がある他のパルス信号生成部についても同様に、直前の同期信号の周期にて前段の遅延時間Ｔが記憶され、次のライン同期信号の入力により、前段遅延時間記憶部１５０２に記憶した前段の遅延時間Ｔを基に、パルス信号が生成される。

本実施例での各発光素子列６０４－１～６０４－６の発光する区間の推移を図２０（ａ）、図２０（ｂ）、及び図２０（ｃ）に示す。

図２０（ａ）はＮ回目のライン同期信号が入力された場合の各発光素子列６０４－１～６０４－６の発光区間を表している。ライン同期信号が入力されると、発光素子列６０４－１に対応するパルス信号生成部１４０５－０の乱数生成部１５０１にて乱数が生成され（図中乱数１）、発光素子列６０４－１の遅延時間Ｔ（発光開始タイミング）が決定する。また、発光素子列６０４－１の遅延時間Ｔ（乱数１）は、次段の発光素子列６０４－２に対応するパルス信号生成部１４０５－１に送られ、パルス信号生成部１４０５－１の前段遅延時間記憶部１５０２に記憶される。そして、各パルス信号生成部は、発光素子列ごとに異なる開始タイミングの遅延時間を基に、図２０（ａ）に示す各発光素子列を発光させるためのパルス信号を生成する。

次に図２０（ｂ）はＮ＋１回目のライン同期信号が入力された場合の各発光素子列６０４－１～６０４－６の発光区間を表している。ライン同期信号が入力されると、発光素子列６０４－１に対応するパルス信号生成部１４０５－０の乱数生成部１５０１にて乱数が生成され（図中乱数２）、発光素子列６０４－１の遅延時間Ｔ（発光開始タイミング）が決定する。このとき、乱数は、Ｎ回目のライン同期信号の時の乱数１とは異なる乱数２に変更される。言い換えれば、乱数生成部１５０１は、直前のライン同期信号であるＮ回目のライン同期信号の周期にて発光素子列６０４－１に対して設定した遅延時間Ｔ（乱数１）とは異なる遅延時間（乱数２）を生成する。また、発光素子列６０４－２は、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔが、遅延時間選択ｓの信号である設定値１により選択される。ここで、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔは、直前のライン同期信号であるＮ回目のライン同期信号の周期にて発光素子列６０４－１に設定した遅延時間Ｔ（乱数１）である。そのため、発光素子列６０４－２に対応するパルス信号生成部１４０５－１は、Ｎ回目のライン同期信号の時の発光素子列６０４－１と同タイミングで点灯区間が決定される。なお、発光素子列６０４－１の遅延時間Ｔ（乱数２）は、次段の発光素子列６０４－２に対応するパルス信号生成部１４０５－１に送られ、パルス信号生成部１４０５－１の前段遅延時間記憶部１５０２に記憶される。また、発光素子列６０４－２の遅延時間Ｔ（乱数１）は、次段の発光素子列６０４－３に対応するパルス信号生成部１４０５－２に送られ、パルス信号生成部１４０５－２の前段遅延時間記憶部１５０２に記憶される。そして、各パルス信号生成部は、発光素子列ごとに異なる開始タイミングの遅延時間を基に、図２０（ｂ）に示す各発光素子列を発光させるためのパルス信号を生成する。

次に図２０（ｃ）はＮ＋２回目のライン同期信号が入力された場合の各発光素子列６０４－１～６０４－６の発光区間を表している。ライン同期信号が入力されると、発光素子列６０４－１に対応するパルス信号生成部１４０５－０の乱数生成部１５０１にて乱数が生成され（図中乱数３）、発光素子列６０４－１の遅延時間Ｔ（発光開始タイミング）が決定する。このとき、乱数は、Ｎ回目のライン同期信号の時の乱数１と異なり、Ｎ＋１回目のライン同期信号の時の乱数２とも異なる乱数３に変更される。なお、乱数生成部１５０１は、少なくとも、１つの発光素子アレイチップが有する発光素子列の列数分は、異なる乱数を生成する。また、発光素子列６０４－２は、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔが、遅延時間選択ｓの信号である設定値１により選択される。ここで、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔは、直前のライン同期信号であるＮ＋１回目のライン同期信号の周期にて発光素子列６０４－１に設定した遅延時間Ｔ（乱数２）である。そのため、発光素子列６０４－２に対応するパルス信号生成部１４０５－１は、Ｎ＋１回目のライン同期信号の時の発光素子列６０４－１と同タイミングで点灯区間が決定される。同様に、発光素子列６０４－３は、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔが、遅延時間選択ｓの信号である設定値１により選択される。ここで、前段遅延時間記憶部１５０２に記憶された遅延時間Ｔは、直前のライン同期信号であるＮ＋１回目のライン同期信号の周期にて発光素子列６０４－２に設定した遅延時間Ｔ（乱数１）である。そのため、発光素子列６０４－３に対応するパルス信号生成部１４０５－２は、Ｎ＋１回目のライン同期信号の時の発光素子列６０４－２と同タイミングで点灯区間が決定される。なお、発光素子列６０４－１の遅延時間Ｔ（乱数３）は、次段の発光素子列６０４－２に対応するパルス信号生成部１４０５－１に送られ、パルス信号生成部１４０５－１の前段遅延時間記憶部１５０２に記憶される。また、発光素子列６０４－２の遅延時間Ｔ（乱数２）は、次段の発光素子列６０４－３に対応するパルス信号生成部１４０５－２に送られ、パルス信号生成部１４０５－２の前段遅延時間記憶部１５０２に記憶される。また、発光素子列６０４－３の遅延時間Ｔ（乱数１）は、次段の発光素子列６０４－４に対応するパルス信号生成部１４０５－３に送られ、パルス信号生成部１４０５－３の前段遅延時間記憶部１５０２に記憶される。そして、各パルス信号生成部は、発光素子列ごとに異なる開始タイミングの遅延時間を基に、図２０（ｃ）に示す各発光素子列を発光させるためのパルス信号を生成する。

このようにすることで、発光素子列毎に発光タイミング、消灯タイミングを変更しながらも、各ライン（発光素子列）の画素は、感光ドラム１０２の回転方向に対し潜像を形成する位置が同一位置になる。具体的には、図１８（ｂ）に示すように、第１発光素子列６０４－１の発光素子で形成した潜像に対して、第２発光素子列６０４－２の発光素子で形成した潜像は、遅延時間が同じであるため、ドラム回転方向の露光位置が同一位置になる。これにより、多重露光による潜像のぼけを抑制でき、よりエッジの立った潜像を形成することが可能となる。

１０２ …感光ドラム
１０６ …露光ヘッド
２０１ …発光素子群
２０２ …プリント基板
４００ …発光素子アレイチップ
６０４ …発光素子列
７００ …画像コントローラ部
７０３ …ＣＰＵ
７１０ …ヘッド情報格納部
８００ …デジタル部
８０１ …通信ＩＦ部
８０２ …レジスタ部
８０３ …チップセレクト信号生成部
８０４ …画像データ格納部
８０５ …パルス信号生成部
８０６ …アナログ部
８０７ …点灯制御部
９０３ …出力決定部
９０４ …カウンタ部
１５０１ …乱数生成部
１５０２ …前段遅延時間記憶部

Claims (6)

1. 感光体と、
   前記感光体の回転軸線方向である第１の方向に沿って配置した複数の発光素子から形成される第１発光素子列と、前記第１の方向に沿って配置した複数の発光素子から形成される第２発光素子列とを前記第１の方向と直交する第２の方向に順に配置したチップを有し、前記感光体に対して前記第１発光素子列で露光した露光位置を前記第２発光素子列で多重露光する露光装置と、
   前記露光装置に対して、前記露光装置を制御するための信号を送信するコントローラと、
   を備え、
   前記露光装置は、
   ライン同期信号の入力タイミングから発光を開始する第１開始タイミングまでの第１遅延時間と、前記第１開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第１終了タイミングまでの第１パルス幅とを基に前記第１発光素子列を発光させるための第１パルス信号を設定し、
   ライン同期信号の入力タイミングから発光を開始する第２開始タイミングまでの前記第１遅延時間とは異なる第２遅延時間と、前記第２開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第２終了タイミングまでの前記第１パルス幅と同じ第２パルス幅とを基に前記第２発光素子列を発光させるための第２パルス信号を設定し、
   設定にしたがって各発光素子列の発光を開始し、終了する、
   ことを特徴とする画像形成装置。
2. 前記発光素子列ごとの設定値は、第１遅延時間をａ０、第１パルス幅をｂ０とし、第２遅延時間をａ１、第２パルス幅をｂ１としたとき、ａ０≠ａ１、ｂ０＝ｂ１、ａ０＋ｂ０≠ａ１＋ｂ１を満たす、
   ことを特徴とする請求項１に記載の画像形成装置。
3. 前記露光装置は、ライン同期信号の入力タイミングから発光を開始する開始タイミングまでの遅延時間と、前記開始タイミングから前記発光を終了する終了タイミングまでのパルス幅とを基に発光素子列を発光させるためのパルス信号を生成するパルス信号生成部を有し、
   前記パルス信号生成部は、ライン同期信号の入力タイミングから発光を開始する第１開始タイミングまでの第１遅延時間と、前記第１開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第１終了タイミングまでの第１パルス幅とを基に前記第１発光素子列を発光させるための第１パルス信号を生成し、ライン同期信号の入力タイミングから発光を開始する第２開始タイミングまでの前記第１遅延時間とは異なる第２遅延時間と、前記第２開始タイミングから前記ライン同期信号の次のライン同期信号の入力タイミングまでに前記発光を終了する第２終了タイミングまでの前記第１パルス幅と同じ第２パルス幅とを基に前記第２発光素子列を発光させるための第２パルス信号を生成する、
   ことを特徴とする請求項１又は２に記載の画像形成装置。
4. 前記露光装置は、
   前記第１発光素子列で露光した露光位置を前記第２発光素子列で多重露光するライン同期信号の周期に、
   その直前のライン同期信号の周期にて前記第１発光素子列に対して設定した第１遅延時間を基に前記第２発光素子列を発光させるためのパルス信号を設定し、
   前記直前のライン同期信号の周期にて前記第１発光素子列に対して設定した第１遅延時間とは異なる遅延時間を基に前記第１発光素子列を発光させるためのパルス信号を設定する、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の画像形成装置。
5. 前記露光装置は、
   ライン同期信号の周期ごとに異なる遅延時間を生成する遅延時間生成部と、
   発光素子列に対して設定した遅延時間を記憶する遅延時間記憶部と、を有し、
   前記遅延時間記憶部に記憶した、前記直前のライン同期信号の周期にて前記第１発光素子列に対して設定した第１遅延時間を基に前記第２発光素子列を発光させるためのパルス信号を設定し、
   前記遅延時間生成部により生成した、前記直前のライン同期信号の周期にて前記第１発光素子列に対して設定した第１遅延時間とは異なる遅延時間を基に前記第１発光素子列を発光させるためのパルス信号を設定する、
   ことを特徴とする請求項４に記載の画像形成装置。
6. 前記遅延時間生成部は、擬似乱数を用いてライン同期信号の周期ごとに異なる遅延時間を生成する、
   ことを特徴とする請求項５に記載の画像形成装置。

Images