JP2005131864A

JP2005131864A - 光書き込み装置

Info

Publication number: JP2005131864A
Application number: JP2003368602A
Authority: JP
Inventors: Naoichi Ishikawa; 直一石川
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-10-29
Filing date: 2003-10-29
Publication date: 2005-05-26
Anticipated expiration: 2023-10-29
Also published as: JP4344585B2; DE602004026980D1; EP1528501A1; US20050117133A1; EP1528501B1; US7248277B2

Abstract

【課題】本発明の課題は、発光素子アレイユニットごとに分割して露光を行う光書き込み装置において、繋ぎ目位置での白スジや黒スジのような光量ムラの発生を抑えることができる光書き込み装置を得ることである。
【解決手段】２値の画像データに応じて発光制御される複数個の発光素子と、発光素子を一方向に配列した複数の発光素子アレイユニット５０３と、発光素子アレイユニット５０３を副走査方向に対して一部が重なるように千鳥状に配置し、画像データを発光素子アレイユニット５０３ごとに分割して転送する画像データ転送手段とを備えた光書込み装置５００であって、発光素子アレイユニット５０３間の繋ぎ目位置に該当する発光素子の光量と共に、その周囲の発光素子の光量を制御する光量制御手段５９１を設けるようにしている。
【選択図】図１

Description

本発明は、ＬＥＤアレイによる光ビームで印字情報を感光体に書き込む光書き込み装置に関する。

従来、感光体に光を照射して潜像を書き込む光書き込み装置としては、レーザ光によるＬＤ走査方式やＬＥＤ発光素子をアレイ状にした発光素子アレイを用いた方式がある。発光素子アレイ方式はＬＤ走査方式のポリゴンミラーのような可動部がなく、信頼性が高い。また、ＡＯ幅などの大判サイズのプリント出力を必要とする広幅機の場合には、主走査方向に光ビームを走査させる光学的空間が不要であり、発光素子アレイとセルフォックレンズ等の光学素子を一体化したＬＥＤヘッドを配置すれば良く、装置全体を小型化することができるので、ＬＤ走査方式から置き代わっている。

この発光素子アレイユニットとして、画像書込み幅以上の長尺の発光素子アレイユニットを用いなければならないが、使用するＬＥＤ素子ドライバＩＣが増えてしまって、生産の歩留まりが低下し、また発光素子アレイユニットが長くなって、書き込みビームの配列精度を維持するため、部品精度を良くするなど部品単価も小型のプリンタ・複写機のものに比べて非常に高価なものとなってしまう。また、この長尺状の発光素子アレイユニットのうち１ビットでも故障すると、ユニットごとに交換しなければならず、この観点からも高価なものである。

この問題を解決するため、低コストのプリンタ・複写機用の発光素子アレイユニットを複数個、主査方向に配置し、大型機用に適用した技術が開示されている。

例えば、特許文献１には、感光体の軸線上に沿って２個又は３個のＬＥＤヘッドを配置し、感光体に対して分割露光している。Ａ０幅などの大判サイズの場合には、Ａ３幅用の
ＬＥＤヘッドを主走査方向に千鳥状に３本並べて配置し、全体としてＡ０幅になるように配置して、分割露光を行っている。

特開平１０−８６４３８号公報

しかしながら、上述の特許文献に記載の従来技術は、複数個の発光素子アレイユニットごとに分割して露光を行っている。そのため、発光素子アレイユニットの組み付け精度の問題から、主走査方向の繋ぎ目位置において互いの発光素子に位置ズレが生じ、光量ムラが発生するという問題がある。この問題に対し、繋ぎ目位置の発光素子の光量を調整することで解決でき、例えば発光素子の発光が５ビットのような多値制御の場合には３２段階の光量諧調を可変することで、２値制御の場合には、１ドットごとの光量の諧調制御を行うことができなかった。そのため、繋ぎ目位置での白スジや黒スジのような光量ムラの発生を抑えることはできなかった。

本発明は、発光素子アレイユニットごとに分割して露光を行う光書き込み装置において、繋ぎ目位置での白スジや黒スジのような光量ムラの発生を抑えることができる光書き込み装置を得ることを目的とする。

前記課題を解決するために、請求項１に記載された発明は、２値の画像データに応じて発光制御される複数個の発光素子と、発光素子を一方向に配列した複数の発光素子アレイユニットと、発光素子アレイユニットを副走査方向に対して一部が重なるように千鳥状に配置し、画像データを発光素子アレイユニットごとに分割して転送する画像データ転送手段とを備えた光書込み装置であって、発光素子アレイユニット間の繋ぎ目位置に該当する発光素子の光量と共に、その周囲の発光素子の光量を制御する光量制御手段を設けたことを特徴とする。

請求項２に記載された発明は、請求項１に記載の発明において、光量制御手段は、発光素子に流れる駆動電流を制御する駆動電流制御手段を備え、駆動電流制御手段の制御により繋ぎ目位置及びその周辺の発光素子の光量を制御することを特徴とする。

請求項３に記載された発明は、請求項１又は２に記載の発明において、光書込み装置は、発光素子ごとの光量のばらつきを補正する光量補正手段を備え、光量補正手段の値を修正することで繋ぎ目位置及びその周辺の発光素子を流れる駆動電流を制御することを特徴とする。

請求項４に記載された発明は、請求項３に記載の発明において、光量補正手段は、繋ぎ目位置及びその周辺の発光素子ごとに任意に値を設定可能であることを特徴とする。

請求項５に記載された発明は、請求項１〜４の何れか一項に記載の発明において、光量制御手段は、繋ぎ目位置にある発光素子同士の重なり間隔によって、繋ぎ目位置及びその周辺の発光素子の光量を制御することを特徴とする。

請求項１に記載の発明によれば、画像データは感光体の軸線方向に分割して設けられた複数の発光素子アレイユニット毎に分割されて転送される。このとき、発光素子アレイユニット間の繋ぎ目位置にある発光素子と共に、その周囲にある複数の発光素子の光量を制御することで、繋ぎ目位置での白スジや黒スジなどの光量ムラの発生を抑えることができる。

請求項２に記載された発明によれば、請求項１に記載された発明と同様の効果が得られるとともに、発光素子に流れる駆動電流を制御することで、繋ぎ目位置およびその周辺に位置する発光素子の発光光量を制御することができ、構成が簡単であるとともに、別途部品を必要とせず低コスト化を図ることができる。

請求項３に記載された発明によれば、請求項１又は２に記載された発明と同様の効果が得られるとともに、発光素子ごとの発光光量のばらつきを補正する光量補正手段の値を修正することで、繋ぎ目位置およびその周辺の発光素子の光量を制御できるので、従来のシステムを大幅に変える必要がない。

請求項４に記載された発明によれば、請求項３に記載された発明と同様の効果が得られるとともに、光量補正手段の値は発光素子ごとに任意に設定できるので、実際の使用状況に応じて適宜、補正値を設定することができる。

請求項５に記載された発明によれば、請求項１〜４の何れか一項に記載された発明と同様の効果が得られるとともに、繋ぎ目位置にある発光素子の重なり間隔に応じて発光素子の光量を制御できるので、繋ぎ目位置およびその周辺に位置する発光素子の発光光量の微調整をさらに細かく行なうことができる。

以下、図面を参照しながら本発明の一実施形態について説明する。図５は本発明の実施形態に係る書き込み装置を備えた画像形成装置としてのデジタル複写機の機械的構成を示す制御ブロック図である。このデジタル複写機は、原稿を読み取る読み取り手段としての原稿読み取り部１００、読み取られた原稿情報を記憶する記憶手段としての画像情報記憶部３００、記憶された情報を転写紙に複写するための書込部５００、また一連のプロセスを実行制御するシステム制御装置３０２、このシステム制御装置３０２にキー入力を行う操作手段としての操作部４００等で構成されている。

次に図５及び図９を参照して、原稿読み取り部１００について説明する。オペレータが原稿読み取り部１００の原稿挿入ロ１１０から原稿を挿入すると、原稿は、ローラ１の回転に応じて密着センサ２と白色ローラ３間を搬送する。搬送中の原稿は、密着センサ２に取り付けられているＬＥＤにより照射され、その反射光は密着センサ２に結像され、原稿画像情報が読み取られる。密着センサ２のセンサ１０１上に結像した原稿画像は電気信号に変換され、このアナログ信号は、画像増幅回路１０２で増幅される。

Ａ／Ｄ変換回路１０３は、画像増幅回路１０２で増幅されたアナログ画像信号を画素毎の多値デジタル画像信号に変換する。変換されたデジタル画像信号は、同期制御回路１０６から出力されるクロックに同期して出力され、シェーデング補正回路１０４により、光量ムラ、コンタクトガラスの汚れ、センサの感度ムラ等による歪を補正する。この補正されたデジタル画像情報は、画像処理回路１０５でデジタル記録画像情報に変換された後、画像メモリ部３０１に送られ、書き込まれる。

次に画像メモリ部３０１に書き込まれた画像信号が転写紙に形成するための一連のプロセスを制御しているシステム制御装置３０２と書き込み部５００の構成について説明する。システム制御装置３０２は全体制御を行う機能があり、読取制御回路１０７、同期制御回路１０６、画像メモリ部３０１、ＬＥＤ書き込み制御回路５０２での画像データ転送と、駆動制御回路５０４によるスキャナ駆動装置１０８、プリンタ駆動装置５０５を介してモータ等を駆動し、読み取り原稿および転写紙の搬送を円滑に制御している。書き込み部５００では、画像メモリ部３０１から同期信号クロックによって転送された画像信号をＬＥＤ書き込み制御回路５０２で１画素単位ビット変換し、ＬＰＨ５０３で赤外光に変換し、出力する。

以下に図９を参照に記録紙に至るまでのプロセスについて説明する。書き込み部５００には、感光体ドラム５の外周に沿って帯電装置４、光書き込みを行うための発光素子アレイユニット（ＬＥＤヘッド）６、現像ユニット７、転写チャージャ９、および分離チャージャ１０が設けられている。帯電装置４は感光体ドラム５を−１２００Ｖに一様に帯電させるグリツド付きのスコロトロンチャージャと呼ばれるものである。発光素子テレイユニット（ＬＥＤヘッド）６はでＬＥＤをアレイ状に並べ、ＳＬＡ（セルフォックレンズアレー）を介して感光体ドラム５にレーザ光を照射する。ＬＥＤヘッド６は図５に示すＬＰＨ５０３に相当する。

感光体ドラム５にデジタル画像情報に基づいたＬＥＤヘッド６からのレーザ光が照射されると、光導電現象で感光体表面の電荷が感光体ドラム５のアースに流れて消滅する。ここで原稿濃度の淡い部分は、ＬＥＤを発光させないようにし、原稿濃度の濃い部分は、ＬＥＤを発光させる。これにより感光体ドラム５の表面には、画像の漫淡に対応した静電潜像が形成される。この静電潜像を現像ユニット７によって現像する。現像ユニット７内のトナーは攪拌により負に帯電されておりバイアスは−７００Ｖ印加されているためレーザ光照射部分だけにトナーが付着する。

一方、転写紙は、３つの給紙台のいずれかあるいは手差し給紙部から選択し、レジストローラ８で所定のタイミングをとり、感光体ドラム５の下部を通過し、この時に転写チャージャ９によりトナー像が記録紙上に転写される。次いで、トナー像が転写された記録紙は、分離チャージャ１０により感光体ドラム５から分離され、さらに、搬送タンク１１により搬送されて定着ユニット１２に送られ、そこでトナーが記録紙に定着される。トナーが定着された記録紙は排紙ローラ１３または１４により機外の前後に送られ排紙される。

次に、画像メモリ部３０１からイーブン（Ｅ）、オッド（Ｏ）の２値画像データが２ラインパラレルの２５ＭＨｚでＬＥＤ書き込み制御回路５０２に送られてくる。２ラインで送られてきた画像信号は、ＬＥＤ書き込み制御回路５０２内部で一旦、１ラインに合成した後、各々のＬＥＤ当たり２分割で全体として６分割され、ＬＥＤヘッド（５０３｜１〜５０３＿３）へ９．５ＭＨｚで転送される。

次に図６を参照してＬＥＤ書き込み制御回路５０２の各ブロック図の説明をする。まず、画像データ入力部５１２について説明する。２値画像信号イーブン（Ｅ）、オッド（Ｏ）およびタイミング信号は、画橡データメモリ部３０１より低電圧作動信号素子ＬＶＤＳドライバを使用し、パラレルからシリアルに変換され、ＬＥＤ書き込み制御回路５０２に２５ＭＨｚで送られてくるため、ＬＥＤ書き込み制御回路５０２でもＬＶＤＳレシーバ５１２を使用し、シリアル信号からパラレル信号に変換し、ＰＫＤＥ・ＰＫＤＯ・ＸＰＣＬＫ・ＸＰＬＳＹＮＣ・ＸＰＬＧＡＴＥ・ＸＰＦＧＡＴＥ＿ＩＰＵとして第１ＩＣ回路５１０に入力する。タイミング信号のＸＰＬＳＹＮＣとＸＰＦＧＡＴＥ＿ＩＰＵは第１ＩＣ回路５１０の内部クロックと同期させ、画像信号処理時間分遅らせ、ＲＬＳＹＮＣ、ＲＦＧＡＴＥとして第２ＩＣ回路５１１に入力される。

次に、画像データＲＡＭ部５１４について説明する。画像データＲＡＭ部５１４は、５１４Ａ＿１〜５１４Ａ＿６、５１４Ｂ＿１〜５１４Ｂ＿６のそれぞれ６個ずつのＳＲＡＭから構成されている。第１ＩＣ回路５１０に入力された画像信号は、ＥＤ、ＯＤとしてＳＲＡＭアドレス信号ＡＡＤＲ（１０..０）およびＢＡＤＲ（１０..０）と共にＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）、Ｂ群ＳＲＡＭ６個（５１４Ｂ＿１〜５１４Ｂ−６）に２５ＭＨｚで出力される。

ＬＥＤヘッド（５０３＿１〜５０３＿３）は、総ｄｏｔ数２３０４０ｄｏｔ（Ａ３幅７６８０ｄｏｔＸ３本）で画像信号転送が６分割（１本／２分割×３本）方式のため、Ａ３幅ＬＥＤヘッド１本の１分割分である３８４０ｄｏｔ（７６８０ｄｏｔ／２分割）毎に、Ａ群としてＳＲＡＭ１（５１４Ａ＿１〜５１４Ａ＿６）の６個設け、２ｄｏｔ（ＥＤ：２ｂｉｔ、ＯＤ：２ｂｉｔ）分の画像データを４ｂｉｔとして１アドレスに割り当て、主走査１ライン分の画像信号をＡ群のＳＲＡＭ１（５１４Ａ＿１）にＬＥＤヘッド１（５０３＿１）の１分割目の画像信号、ＳＲＡＭ２（５１４Ａ＿２）にＬＥＤヘッド１（５０３＿１）の２分割目の画像信号、ＳＲＡＭ３（５１４Ａ＿３）にＬＥＤヘッド２（５０３＿２）の１分割目の画像信号、ＳＲＡＭ４（５１４Ａ＿４）にＬＥＤヘッド２（５０３＿２）の２分割目の画像信号、ＳＲＡＭ５（５１４Ａ＿５）にＬＥＤヘッド３（５０３＿３）の１分割目の画像信号、ＳＲＡＭ６（５１４Ａ＿６）にＬＥＤヘッド３（５０３＿３）の２分割目の画像信号を格納する。

２５ＭＨｚでＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）に順次格納された画像信号は４．７５ＭＨｚでＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）から同時に読み出され、ＳＲＡＭ１（５１４Ａ＿１）、ＳＲＡＭ２（５１４Ａ＿２）から読み出されたＬＥＤヘッド１（５０３＿１）の画像信号はＣＰＬＤ２（第２ＩＣ回路）５１１へＳＯＤＡｌ（３..０）、ＳＯＤＡ２（３..０）、ＳＯＤＢｌ（３..０）、ＳＯＤＢ２（３..０）として入力され、ＳＲＡＭ３（５１４Ａ＿３）、ＳＲＡＭ４（５１４Ａ＿４）から読み出されたＬＥＤヘッド２（５０３＿２）の画像信号および、ＳＲＡＭ５（５１４Ａ−５）、ＳＲＡＭ６（５１４Ａ＿６）から読み出されたＬＥＤヘッド３（５０３＿３）の画像信号は、画像データ遅延部５１５のフィールドメモリ（５１５＿１〜５１５＿３）に送られる。

一方、画像データＲＡＭ部５１４で、Ａ群ＳＲＡＭ６（５１４Ａ＿１〜５１４Ａ＿６）が読み出しを行っている間に、次のラインをＢ群のＳＲＡＭ１〜６（５１４Ｂ＿１〜５１４Ｂ＿６）の６個にＡ群と同様に画像信号を格納する。このリード、ライト動作をＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）、Ｂ群ＳＲＡＭ６個（５１４Ｂ＿１〜５１４Ｂ＿６）をトグル動作させることによりライン間の繋ぎを行う。

次に画像データ遅延部について説明する。ＬＥＤヘッド２（５０３＿２）の画像信号遅延部（５１５＿１，５１５＿２）は、３本のＡ３幅ＬＥＤヘッド（５０３＿１〜５０３＿３）を千鳥状に配置しているため、ＬＥＤヘッド１（５０３＿１）を基準とし、ＬＥＤヘッド２（５０３＿２）は機械的配置上、副走査方向に７ｍｍずらして取り付けている。このため、Ａ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）、Ｂ群ＳＲＡＭ６個（５１４Ｂ＿１〜５１４Ｂ＿６）から出力された画像信号を同時に処理し、ＬＥＤヘッド２（５０３＿２）へ転送すると、ＬＥＤヘッド１（５０３＿１）に対してＬＥＤヘッド２（５０３＿２）は副走査方向に７ｍｍずれて印字してしまう。この７ｍｍは、７ｍｍ／４２．３μｍ（６００ｄｐｉの１ｄｏｔ）＝１６５ラインに相当する。

このメカ的なずれを補正するため、４．７５ＭＨｚでＡ群ＳＲＡＭ３（５１４Ａ＿３）、Ａ群ＳＲＡＭ４（５１４Ａ＿４）、Ｂ群ＳＲＡＭ３（５１４Ｂ＿３）、Ｂ群ＳＲＡＭ４（５１４Ｂ＿４）から出力されたＬＥＤヘッド２（５０３＿２）の２分割分の画像信号（各４ｂｉｔ）を、８ｂｉｔの画像信号としてフィールドメモリ（５１５＿１）に転送ライン順に４．７５ＭＨｚで１００ライン（固定）書き込む。

次に、書き込まれた順に４．７５ＭＨｚでフィールドメモリ（５１５＿１）より画像信号を読み出すと同時に、カスケード接続されたフィールドメモリ（５１５＿２）に６５ライン（可変）書き込む。次に、書き込まれた順に４．７５ＭＨｚでフィールドメモリ（５１５＿２）から画像信号を読み出し、ＦＭＯＤ２（７..０）として、第２ＩＣ回路５１１へ入力する。これによりＬＥＤヘッド２（５０３＿２）の画像信号は、１６５ライン（７ｍｍ）遅延されたことになる。遅延させるライン数はＬＥＤヘッド２（５０３＿２）の部品精度、組付のバラツキにより個々に異なるため、１ライン（４２．３μｍ）単位での制御が可能である。

次にＬＥＤヘッド３（５０３＿３）の画像データ遅延部（５１５＿３）について説明する。画像データ遅延部（５１５＿３）に示すように、３本のＡ３幅ＬＥＤヘッド（５０３＿１〜５０３＿３）を千鳥状に配置しているため、ＬＥＤヘッド１（５０３＿１）を基準とし、ＬＥＤヘッド３（５０３＿３）は機械的配置上、副走査方向に１ｍｍずらして取り付けられている。このため、Ａ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）、Ｂ群ＳＲＡＭ６個（５１４Ｂ＿１〜５１４Ｂ＿６）から出力された画像信号を同時に処理し、ＬＥＤヘッド３（５０３＿３）へ転送するとＬＥＤヘッド１（５０３＿１）に対してＬＥＤヘッド３（５０３＿３）は副走査方向に１ｍｍずれて印字してしまう。この１ｍｍは、１ｍｍ／４２．３μｍ（６００ｄｐｉに１ｄｏｔ）＝２３ラインに相当する。

このメカ的なずれを補正するため、４．７５ＭＨｚでＡ群ＳＲＡＭ５（５１４Ａ＿５）、Ａ群ＳＲＡＭ６（５１４Ａ＿６）、Ｂ群のＳＲＡＭ５（５１４Ｂ＿５）、Ｂ群のＳＲＡＭ６（５１４Ｂ＿６）から出力されたＬＥＤヘッド３（５０３＿３）の２分割分の画像信号（各２ｂｉｔ）を４ｂｉｔの画像信号としてフィールドメモリ（５１５＿３）に転送ライン順に４．７５ＭＨｚで２３ライン（可変）書き込む。次に、書き込まれた順に４．７５ＭＨｚでフィールドメモリ５１５＿３から画像信号を読み出し、ＦＭＯＤ３（７..０）として第２ＩＣ回路５１１へ入力する。これにより、ＬＥＤヘッド３（５０３＿３）の画像信号は２３ライン（１ｍｍ）遅延されたことになる。遅延させるライン数はＬＥＤヘッド３（５０３＿３）の部品精度、組付のバラツキにより個々に異なるため、１ライン（４２．３μｍ）単位での制御が可能である。

次に光量補正ＲＯＭ部５１６について説明する。ＬＥＤヘッド（５０３＿１〜５０３＿３）には各ＬＥＤ素子の光量バラツキを補正するためにＬＥＤ素子毎に５ｂｉｔの補正データおよびＬＥＤ素子１９２個おきにＬＥＤアレイチップ補正データの入った光量補正ＲＯＭ（５１６＿１、５１６＿２、５１６＿３）が設けられ、電源投入時、光量バラツキ補正データを各ＬＥＤヘッド（５０３＿１〜５０３＿３）に転送する。

そして、電源投入時およびＬＥＤ書き込み制御回路５０２がリセットされた後、最初に第２ＩＣ回路５１１からのアドレス信号ＨＯＳＥＩＡＤＲ（１２..０）によりＬＥＤヘッド１（５０３＿１）の光量補正ＲＯＭ５１６＿１の００００Ｈから光量補正データを順番に読み出し、ＨＯＳＥＩＤ（４..０）として、第２ＩＣ回路５１１に入力する。

第２ＩＣ回路５１１内部で００００ｈ（１ｄｏｔ目の補正データ）のデータをラッチし、０００１ｈ（３８４１ｄｏｔ目の補正データ）のデータと同時にＬＥＤヘッド１（５０３＿１）へ９．５ＭＨｚで並列転送される。この処理を１Ｅ２８ｈ（７７２０個の補正データ、ＬＥＤドライバＩＣの補正データ４０個を含む）まで繰り返し、ＬＥＤヘッド１（５０３＿１）の光量補正を行う。ＬＥＤヘッド１（５０３＿１）の補正データ転送終了後、ＬＥＤヘッド１（５０３＿１）と同様に順次、ＬＥＤヘッド２（５０３＿２）、ＬＥＤヘッド３（５０３＿３）の光量補正を行う。転送した光量補正データは、ＬＥＤヘッド（５０３＿１〜５０３＿３）の電源をＯＦＦしない限り、ＬＥＤヘッド（５１３＿１〜５１３＿３）内部にて補正データが保持される構成となっている。

次にダブルコピーＲＡＭ部５１３について説明する。本実施形態に係る画像形成装置は、主走査方向最大４２０ｍｍ（Ａ２縦サイズ）までの画像を、最大８４１ｍｍ（Ａ０縦サイズ）の用紙に同じ画像として並べて２回印字し、コピー、プリンタの生産性を２倍する機能を有する。このダブルコピー時、画像データメモリ部３０１からの２値画像信号（Ｅ、Ｏ）は、ＸＰＬＳＹＮＣが１／２以下でＬＥＤ書き込み制御回路５０２に転送されてくる。これを利用し１つのＸＰＬＳＹＮＣの中で、画像信号のダビング操作を行う構成としている。

画像メモリ部３０１から２５ＭＨｚで送られてきた画像信号（Ｅ、Ｏ）は第１ＩＣ回路５１０よりＥＤＷ、ＯＤＷとしてダブルコピーＳＲＡＭ５１３にアドレス信号ＷＡＤＲ（１３..０）と共に出力され、ダブルコピーＳＲＡＭ５１３に画像データを格納すると同時に、画像データＲＡＭ部のＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ〜６）に格納する。画像メモリ部３０１からの画像信号格納終了と同時にダブルコピーＳＲＡＭ５１３に格納した画像データを読み出し、第１ＩＣ回路５１０に取り込み、画像メモリ部３０１から送られてきた画像データと同様にＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）に追加読み込みさせる。これによりＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ〜６）には、ダブルコピー画像主走査１ライン分が格納されたことになる。この動作をＡ群ＳＲＡＭ６個（５１４Ａ＿１〜５１４Ａ＿６）、Ｂ群ＳＲＡＭ６個（５１４Ｂ＿１〜５１４Ｂ＿６）をトグルさせることにより、ライン間の繋ぎを行う。

次に画像データ出力部（ドライバ）５１９について説明する。第２ＩＣ回路５１１に入力されたＬＰＨｌ〜３（５０３＿１〜５０３＿３）の２ｄｏｔ単位の画像信号は第２ＩＣ回路５１１内部で１ライン合成される。ＬＥＤヘッド１（５０３＿１）の１分割目の画像信号はＤ１Ａ、２分割目の画像信号はＤ１Ｂ、ＬＥＤヘッド２（５０３＿２）の１分割目の画像信号はＤ２Ａ、２分割目の画像信号はＤ２Ｂ、ＬＥＤヘッド３（５０３＿３）の１分割目の画像信号はＤ３Ａ、２分割目の画像信号はＤ３Ｂとして第２ＩＣ回路５１１からタイミング信号と共に出力され、ドライバ５１９を介し、各ＬＥＤヘッド（５０３＿１〜５０３＿３）に９．５ＭＨｚのスピードで転送される。

次にダウンロード部５１７について説明する。第１ＩＣ回路５１０及び第２ＩＣ回路５１１はＳＲＡＭタイプのＣＰＬＤであるため、電源ＯＦＦにより第１ＩＣ回路５１０、第２ＩＣ回路５１１内部の書き込み制御プログラムが全て消去される。そのため電源ＯＮ時、ＥＰＲＯＭ５１７よりプログラムのダウンロード（コンフイギュレーション）が毎回行われる。すなわち、電源が投入されると、第１ＩＣ回路５１０にＥＰＲＯＭ５１７からＤＯＷＮＲＯＡＤ＿ＣＰＬＤ１としてプログラムをシリアルデータで転送してダウンロードを行い、第１ＩＣ回路５１０へのダウンロードが終了すると同時に、第２ＩＣ回路５１１にＥＰＲＯＭ５１７からＤＯＷＮＲＯＡＤ＿ＣＰＬＤ２としてプログラムをシリアルデータで転送し、プログラムがダウンロードされる。

次にリセット回路部５１８について説明する。電源ＯＮ時およびＬＥＤヘッド制御回路５０２の供給電源の電圧降下によりリセットＩＣ５１８よりシステムリセット信号ＲＥＳＥＴ＿ＣＰＬＤ１およびＲＥＳＥＴ＿ＣＰＬＤ２が出力される。システムリセット信号ＲＥＳＥＴ−ＣＰＬＤ１は第１ＩＣ回路５１０に、システムリセット信号ＲＥＳＥＴ＿ＣＰＬＤ２は第２ＩＣ回路５１１にそれぞれ入力され、これを基に第１ＩＣ回路５１０および第２ＩＣ回路５１１内部のカウンタのリセットを行い、システムの初期化が行われる。

次にシステム制御装置３０２について説明する。ＬＥＤ書き込み制御回路５０２への書き込み条件設定（ダブルコピーの有無、書き込み用紙サイズｅｔｃ．）はシステム制御装置３０２からの制御信号入力データバスＬＤＡＴＡ（７..０）、アドレスバスＬＡＤＲ（６..０）、ラッチ信号ＶＤＢＣＳ、画像転送信号ＸＰＦＧＡＴＥ＿ＩＯＢ、ＸＰＳＧＡＴＥ、ＸＴＬＧＡＴＥを第１ＩＣ回路５１０、第２ＩＣ回路５１１に入力することにより、制御される。

次に、図７及び図８を用いて発光素子アレイユニットについて説明する。まず、図７を参照にして発光素子アレイユニット１〜３（５０３＿１〜５０３＿３）の一つである発光素子アレイユニット２（５０３＿２）について説明する。発光素子アレイユニットは、内部でＬＥＤアレイ（５９０＿１〜５９０＿４０）の１９２個単位４０分割され、主走査方向に等間隔に配置されている。各々のＬＥＤ発光素子にはドライバ（５９１＿１〜５９１＿４０）（光量制御手段）がそれぞれ接続されている。ドライバ（５９１＿１〜５９１＿４０）は、１０個単位４本のＬＥＤをその時間だけ点灯させるストローブＳＴＢ信号（４分割点灯）が接続され、データ転送用のクロックＣＬＫ、データ転送を開始するセットＲＥＳＥＴ（ＬＯＡＤ）信号、光量補正と通常画像のデータの切換を行うＳＥＬ信号も入力信号として接続されている。また、チップサーミスタ５９９がヒートシンク又はプリント基板に取り付けられており、各々のドライバ（５９１＿１〜５９１＿４０）に接続されており、温度検知手段やＬＥＤ発光電流を制御している。

チップサーミスタ５９９からの電圧は、ＬＥＤ書込制御回路５０２にも入力され、温度をモニタできるようになっている。さらに、ＬＥＤ書込制御回路５０２からもＶｒｅｆ信号により補正できる構成となっている。画像データＤ２Ａ、Ｄ２Ｂは、２分割同時に転送され、各々のドライバ（５９１＿１〜５９１＿２０、５９１＿２１〜５９１＿４０）に接続されていて、内部でデータラッチされる。また、各ＬＥＤ発光素子の発光光量のばらつきを補正したデータＨＯＤ２Ａ、ＨＯＤ２Ｂは５ビットの諧調性があり、図６に示す光量補正ＲＯＭ部（５１６＿１〜５１６＿３）より光量補正データを読み出し、ＬＥＤ書き込み制御回路５０２を介してドライバ５９１へ転送される。

次に図８を参照にしてドライバＩＣ（５９１＿１〜５９１＿４０）の一つのドライバ５９１＿１の内部回路構成について説明する。ＬＥＤ書き込み制御回路５０２から入力されるＳＥＬ、Ｄ２Ａ（画像データ）、ＨＯＤ２Ａ（光量補正データ）、ＣＬＫ、RESET信号は、ドライバＩＣ内のバスロック５９３に転送される。ＳＥＬ信号は、電源オン時のＬＥＤ光量補正データ転送モードと、通常の画像データ転送モードの切換信号である。光量補正データは、チップ補正データラッチブロック５９６に転送され、画像データはデータバス５９４に転送される。次にデータバス５９４から出力された画像データは、ラッチ５９５にてデータを更にラッチさせ、定電流ドライバ（駆動電流補正手段）５９７に転送する。定電流ドライバ５９７では、温度による補正、Ｖｒｅｆ信号での補正、及び光量補正データの補正を行い、ＬＥＤを発光させるためのＳＴＢ信号により、ＬＥＤを発光させる。

次に、上述した画像形成装置の全体構成、ＬＥＤ書き込み制御回路５０２、ＬＥＤアレイユニット、内部ドライバの構成に基づき、ＬＥＤアレイユニット間の繋ぎ目位置にある
ＬＥＤの発光状態の制御について以下に説明する。

図１に示すように、発光素子アレイユニット１〜３（５０３＿１〜５０３＿３）は、感光体５の軸線方向に千鳥状に３本配列されている。ここで、画像が重ならないように、ＬＥＤアレイ１、３のドット位置を制御して繋ぎ目部のドットａ，ｂを１ドット未満の重なりとなるようにしている。このような配置により重なった繋ぎ目のドット（発光素子）ａ、ｂが２値データであり、図２に示すようにドットａが１（ＯＮ）で、ドットｂが０（ＯＦＦ）の場合、ドットａとドットｃとの間隔が狭くなり、ドットｃと干渉して光量が増し、画像として黒スジ状に見えてしまい、２値画像データの諧調（０ｏｒ１）による光量の制御は難しい。また、図３に示すように、ドットａ及びドットｂ共に１（ＯＮ）の場合、ドットａとドットｂが互いに重なるため、印字幅が狭くなるという問題がある。

さらに図４では、ドットａ及びドットｂ共に０（ＯＦＦ）であるため、繋ぎ目位置における発光制御ができないという問題がある。

そこで、繋ぎ目部にあたるドットａ，ｂのみならず、その周辺にある複数のドットに対しても光量補正を行うようにしている。

尚、ＬＥＤアレイの光量のばらつきを補正するための光量補正データ（５ビット３２階調）を利用して、繋ぎ目部のドットａ、ｂ及びその周辺のドットに対する光量補正データの値を修正し、修正された光量補正データに基づき駆動電流を制御することで、繋ぎ目部ａ，ｂの光量ムラを抑制している。

ここで、光量補正データは、各ＬＥＤ発光素子の発光量のばらつきを少なくして、ＬＥＤアレイ全体の光量分布を均一化するためのデータであり、光量補正ＲＯＭ部５１６に格納されている。そして、ＬＥＤヘッドに電源が供給されるごとに光量補正ＲＯＭ部５１６からの光量補正データをＬＥＤヘッドに転送している。尚、発光素子アレイユニット１〜３（５０３＿１〜５０３＿３）は、その内部にＥＥＰＲＯＭなどのメモリを搭載したものであっても良い。

具体的な制御について説明する。まず、繋ぎ目位置において基準となる１つのドット位置を決定する。本実施の形態では、発光素子アレイユニット（５０３＿２）の左側の基準位置から６９ドット目と７６１２ドット目である。この、６９ドット目と７６１２ドット目は、発光素子アレイユニット（５０３＿１、５０３＿３）との繋ぎ目部であり、その繋ぎ目部にあたるドット位置（６９ドット目、７６１２ドット目）の周辺にある複数のドットに対しても光量補正データ値を修正する。

本実施の形態では、発光素子アレイユニット（５０３＿２）の基準位置である６９ドット目から７２ドット目まで、同じく７６０９ドット目から基準位置である７６１２ドット目までの光量補正データ値を修正する。

上記のドットは、ＬＥＤ書き込み制御回路５０２内の第２ＩＣ回路５１１のカウント手段により数値換算する。第２ＩＣ回路５１１のカウント手段により、上述した発光素子アレイユニット（５０３＿２）の基準位置にあたるドット及びその周囲のドットが確定するので、光量補正データが格納されている光量補正ＲＯＭ部（５１６＿１〜５１６＿３）から第２ＩＣ回路５１１へ転送してドット数をカウントし、６９ドット目の光量補正データの補正時に、データ変換（データ修正）を行い、変換された光量補正データを発光素子アレイユニット（５０３＿２）に転送する。

このデータ変換は、システム制御装置３０２よりＬＡＤＲ，ＬＤＡＴＡのレジスタ設定により行う。例えば、６９ドット目の光量補正データが５ビット（１０００１ｂｉｎ（２進数））であり、該当する６９ドット目の発光光量を下げたい場合には、１００００ｂｉｎ（２進数））のように下位ビットを１だけ減算変換したデータ値を発光素子アレイユニット（５０３＿２）へ転送する。そして、７０ドット目以降の補正ドットについても同様の方法で光量補正を行う。

上述のように、発光素子アレイユニット（５０３＿１〜５０３＿３）の繋ぎ目位置にあたるドットのみなならず、その繋ぎ目位置のドットに隣接するドットに対しても光量補正データを制御することにより、繋ぎ目位置に黒スジ等の光量ムラの発生を抑えることができる。

さらに、６９ドット目から７２ドット目の光量補正データは、５ビット内で任意にデータを変換することができるので、繋ぎ目位置にあるドットの重なり具合により段階的に光量補正を行うことができる。例えば、繋ぎ目位置にあるドットの重なり具合が少ししか重なっていない場合（これをレベル１とする）、６９ドット目の光量補正データを５ビットで（０１０００）の設定値とし、続いて７０ドット目の光量補正データを５ビットで（０１１００）の設定値とする。以下同様に７１ドット目（０１１１０）、７２ドット目（０１１１１）のように設定する。

一方、繋ぎ目位置にあるドット同士がほぼ重なり合っている場合（これをレベル１０とする）、６９ドット目の光量補正データを５ビットで（００００１）の設定値とし、続いて７０ドット目の光量補正データを５ビットで（０００１１）の設定値とする。以下同様に７１ドット目（００１１１）、７２ドット目（０１１１１）のように設定する。尚、レベル２〜レベル９については説明を省略しているが、レベルが上昇するにつれて、繋ぎ目位置にあるドットの重なりが大きくなるので、レベルの上昇に比例した設定値となる。

上記のように、レベル１からレベル１０までの設定値をテーブル化することで、操作部等のパネル操作により容易にレベル設定を変更でき、画像の光量ムラを簡単に抑制することができる。

なお、本発明は上述した実施の形態に限定されず、その要旨を逸脱しない範囲で種々の変形が可能である。上述の実施の形態では基準位置（繋ぎ目位置）から４ドット以内の範囲におけるドットに対して光量補正データ値を修正したが、制御を行うドットの数はこれに限定されず、５ドット以上であっても良い。

発光素子アレイユニットを千鳥状に分割配置した状態を概略的に示す構成図である。図１における発光素子アレイユニットを千鳥状に配置した状態の繋ぎ目部分を拡大して示す構成図であり、繋ぎ目位置の発光素子の一方のみが発光している状態を示している。図１における発光素子アレイユニットを千鳥状に配置した状態の繋ぎ目部分を拡大して示す構成図であり、繋ぎ目位置の発光素子の両方が発光している状態を示している。図１における発光素子アレイユニットを千鳥状に配置した状態の繋ぎ目部分を拡大して示す構成図であり、繋ぎ目位置の発光素子の両方が発光していない状態を示している。本発明の実施形態に係る書き込み装置を備えたデジタル複写機の機械的構成を示す制御ブロック図である。本発明の実施形態に係る書き込み装置を備えたデジタル複写機のＬＥＤ書込み制御回路の詳細を示すブロック図である。図１に示す発光素子アレイの内部構成図である。発光素子アレイのドライバ内部の回路構成図である。本実施形態に係るデジタル複写機の構成を概略的に示す断面図である。

符号の説明

５０３＿１〜５０３＿３発光素子アレイユニット
５００書込部（光書込み装置）
５１６＿１〜５１６＿３光量補正手段
５９１＿１〜５９１＿４０ドライバ（光量制御手段）
５９７定電流ドライバ（駆動電流制御手段）
ａ，ｂ，ｃドット（発光素子）

Claims

２値の画像データに応じて発光制御される複数個の発光素子と、発光素子を一方向に配列した複数の発光素子アレイユニットと、発光素子アレイユニットを副走査方向に対して一部が重なるように千鳥状に配置し、画像データを発光素子アレイユニットごとに分割して転送する画像データ転送手段とを備えた光書込み装置であって、発光素子アレイユニット間の繋ぎ目位置に該当する発光素子の光量と共に、その周囲の発光素子の光量を制御する光量制御手段を設けたことを特徴とする光書込み装置。
光量制御手段は、発光素子に流れる駆動電流を制御する駆動電流制御手段を備え、駆動電流制御手段の制御により繋ぎ目位置及びその周辺の発光素子の光量を制御することを特徴とする請求項１に記載の光書込み装置。
光書込み装置は、発光素子ごとの光量のばらつきを補正する光量補正手段を備え、光量補正手段の値を修正することで繋ぎ目位置及びその周辺の発光素子を流れる駆動電流を制御することを特徴とする請求項１又は２に記載の光書込み装置。
光量補正手段は、繋ぎ目位置及びその周辺の発光素子ごとに任意に値を設定可能であることを特徴とする請求項３に記載の光書込み装置。
光量制御手段は、繋ぎ目位置にある発光素子同士の重なり間隔によって、繋ぎ目位置及びその周辺の発光素子の光量を制御することを特徴とする請求項１〜４の何れか一項に記載の光書込み装置。