JP2020175580A - 画像形成装置 - Google Patents

Abstract

【課題】主走査方向の濃淡の残差成分を視覚的に目立たないように制御すること。【解決手段】クロック信号を生成するクロック生成部４２１を備え、クロック生成部４２１は発光タイミングを制御する基準クロック信号ＣＬＫと基準クロック信号を周波数変調してスペクトラム拡散させた変調クロック信号ＳＳ−ＣＬＫとを生成し、各々の面発光素子アレイチップ１〜２９は感光ドラム１０２を露光する複数の発光素子を有し、露光ヘッド１０６は各々の面発光素子アレイチップ１〜２９の所定の個数の発光素子を変調クロック信号ＳＳ−ＣＬＫを画像データにより変調した信号に基づいて順次、発光制御することで感光ドラム１０２を露光し、変調クロック信号ＳＳ−ＣＬＫの周波数を変調させる変調周期は、基準クロック信号ＣＬＫに基づいて各々の面発光素子アレイチップ１〜２９の発光素子の発光制御を行った場合の時間である露光周期のｎ倍（ｎは、ｎ＞１の整数）である。【選択図】図６

Description

本発明は、電子写真方式の画像形成装置に関する。

電子写真方式の画像形成装置であるプリンタでは、露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。なお、露光ヘッドには、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や有機ＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などが用いられる。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるロッドレンズアレイと、から構成される。ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、１２００ｄｐｉのプリンタの場合、画素の間隔は２１．１６μｍであり、そのため、発光素子間の間隔も２１．１６μｍに対応する間隔となる。この素子間隔でＡ３サイズ（幅２９７ｍｍ）を印字可能な画像形成装置の場合には、少なくとも１４０３１個の発光素子が配列されることになる。プリント基板上にこの個数の発光素子を実装する場合、発光素子の数が多いことから実装コストが高くなる。そのため、従来、複数の発光素子列を一つの半導体チップ（以下、面発光素子アレイチップという）上に形成し、プリント基板上への実装個数を少なくする方式が用いられている。例えば、５００個の発光素子を一つの面発光素子アレイチップ上に形成した場合、プリント基板上には、この面発光素子アレイチップを２９個実装することで、Ａ３サイズ（２９７ｍｍ）の画像領域幅に対して画像形成が可能となる。また、発光素子チップアレイの発光素子は、端から順に所定の個数ずつ点灯して走査制御することで、面発光素子アレイチップを駆動するドライバと面発光素子アレイチップとを接続する信号線の増加を抑制することができる。更に、ドライバが面発光素子アレイチップの各発光素子に電流を供給するタイミングを分散させることができるため、一度にドライバから面発光素子に供給する電流供給量を所定の範囲に抑えることができる。以下、感光ドラムの長手方向を主走査方向、感光ドラムの回転方向を副走査方向という。このように複数の発光素子を一つの面発光素子アレイチップ上に形成する構成をとることで、実装コストを下げることができる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

一方、露光ヘッドは、感光ドラムの長手方向である主走査方向の露光範囲をカバーする細長い形状の回路基板を備え、回路基板には面発光素子アレイチップの駆動信号の配線が形成されている。そのため、面発光素子アレイチップの駆動信号の配線がアンテナの役割をして、放射ノイズの発生源となりやすい構成となっている。放射ノイズ対策としては、システムクロックに変調をかけて放射ノイズ成分のピーク周波数ゲインを抑える、スペクトラム拡散クロック発振器（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ、以下、ＳＳＣＧという）を用いる方法がある。しかしながら、面発光素子を発光させるための駆動信号の生成にＳＳＣＧを使用すると、システムクロックの周期を変動させているため、クロック周期変動に起因する画質の低下が懸念される。図１２は、システムクロック、ＳＳＣＧクロック及びその周期、ＳＳＣＧクロックを逓倍したクロックに同期して生成されるＰＷＭ信号の関係を説明する図である。図１２に示すように、ＳＳＣＧのクロック周期を変調させることで、同じ画像濃度でも画素の露光時間が変動するため、画像濃度の周期ムラが発生することがわかる。

次に、図１３は、面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１３は、面発光素子アレイチップの露光走査の周期がＳＳＣＧの変調周期のｎ倍（ｎは正の整数）のケースを示した図である。図１３（ｂ）は、上のグラフから順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目のＳＳＣＧの周波数偏差を示した図である。なお、ＳＳＣＧの１周期は、最初の半周期は周波数が下がる変調周期と、次の半周期は周波数が上がる変調周期から構成されている。一方、図１３（ａ）は、１つの面発光素子アレイチップ内でのＳＳＣＧによる周波数変動に伴う濃度変動の様子を示した図である。図１３（ａ）は、上から順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目の面発光素子アレイチップの濃度変動を示しており、図１３（ｂ）のグラフと対応している。なお、図１３（ａ）の横軸は時間を示し、「ＳＳＣＧ波長」は、ＳＳＣＧの１周期の長さを示している。図１３（ａ）の各グラフにおいて、ＳＳＣＧの周波数が下がる、変調周波数の偏差が負の場合には、クロック周期が長くなり、その結果、形成される画像の濃度は濃くなる（図中、「濃」と表示）。一方、ＳＳＣＧの周波数が上がる、変調周波数の偏差が正の場合には、クロック周期が短くなり、その結果、形成される画像の濃度は薄くなる（図中、「淡」と表示）。また、面発光素子アレイチップの露光走査の周期が、ＳＳＣＧの変調周波数での周期のｎ倍（ｎは整数）の場合には、図１３（ａ）に示すように、副走査方向に同じ濃度が並ぶため、濃淡の濃度変動により、主走査方向の周期ムラが目立つことになる。

そのため、例えば特許文献１、２では、１つの面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定することにより、濃度変動分をキャンセルする方法が提案されている。すなわち、副走査方向の隣り合う露光走査で、ＳＳＣＧの変調周波数の位相を反転させることにより、周波数変調による露光時間の増加分と減少分を釣り合わせることで、濃淡の濃度変動をキャンセルしている。図１４は、１つの面発光素子アレイチップの露光走査の周期をＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定することにより、主走査方向の濃度変動がキャンセルされる様子を説明する図である。このように、ＳＳＣＧの変調周期の位相が副走査方向の隣り合うラインで反転していれば、図１４に示すように、隣り合うラインの露光量の増加分と減少分が副走査方向の隣り合う画素同士で平均化される。その結果、規則的な濃淡は視覚で認識されにくくなり、濃度変動がキャンセルされることになる。

図１５は、上述した面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１５（ｂ）は、上のグラフから順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目を示している。図１５（ａ）は、上から順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目の面発光素子アレイチップの濃度変動を示しており、図１５（ｂ）の横のグラフと対応している。図１５（ａ）に示すように、面発光素子アレイチップ内の発光素子の端から端までの露光走査の周期が、ＳＳＣＧの変調周波数での周期の（ｎ倍＋１／２）（ｎは整数）の場合には、副走査方向に露光量の増加、減少した領域が交互に並ぶ。そのため、主走査方向の濃淡の周期ムラが視覚的に目立たなくすることができる。なお、図１２〜１５の詳しい説明は後述する。

特開２０１２−２４５７７２号公報 特開２０１５−２２９２４６号公報

しかしながら、面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）の条件を実際の画像に適用すると、露光量の増減分が完全にはキャンセルされず、残差成分が残る場合がある。例えば、上述した図１４のように、副走査方向の隣り合うラインの画像データが同じ濃度の場合には、露光量の増加分と減少分は同じため、濃度変動がキャンセルされる。図１６は、１つの面発光素子アレイチップの露光走査の周期をＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定し、副走査方向の隣り合うラインで画像濃度が異なる場合の濃度変動の様子を説明する図である。図１６において、Ｎライン、（Ｎ＋１）ラインは、画像濃度が７５％、（Ｎ＋２）ライン、（Ｎ＋３）ラインは画像濃度が５０％とする。図１６に示すように、ＰＷＭ波形により示される露光量の増減分の絶対値は画像濃度に比例するが、ミクロ的に（１画素単位で）視ると、発光素子配列方向にずれが生じているが、マクロ的に（複数画素単位で）視るとずれが生じていない。その結果、ＳＳＣＧ周期を変動させてもずれは視認されないが、空間周波数によっては、残差成分が生じることにより、主走査方向の濃淡の周期ムラが視覚的に目立つことになり、ずれが視認されることがある。そのため、主走査方向の濃淡の残差成分を視覚的に目立たないように制御することが課題となっている。

本発明は、このような状況のもとでなされたもので、主走査方向の濃淡の残差成分を視覚的に目立たないように制御することを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）第１の方向に回転する感光体と、前記第１の方向と略直交する第２の方向に配列された複数の面発光素子アレイを有し、前記面発光素子アレイにより前記感光体を露光する露光部と、を備える画像形成装置であって、クロック信号を生成するクロック生成部を備え、前記クロック生成部は、発光タイミングを制御する基準クロック信号と、前記基準クロック信号を周波数変調してスペクトラム拡散させた変調クロック信号と、を生成し、各々の前記面発光素子アレイは、前記感光体を露光する複数の発光素子を有し、前記露光部は、各々の前記面発光素子アレイの所定の個数の前記発光素子を、前記変調クロック信号を画像データにより変調した信号に基づいて順次、発光制御することにより、前記感光体を露光し、前記変調クロック信号の周波数を変調させる変調周期は、前記基準クロック信号に基づいて各々の前記面発光素子アレイの前記発光素子の発光制御を行った場合の時間である露光周期のｎ倍（ｎは、ｎ＞１の整数）であることを特徴とする画像形成装置。

本発明によれば、主走査方向の濃淡の残差成分を視覚的に目立たないように制御することができる。

実施例１、２の画像形成装置の構成を示す概略断面図 実施例１、２の露光ヘッドと感光ドラムの位置関係を説明する図、及び露光ヘッドの構成を説明する図 実施例１、２の駆動基板の模式図、及び面発光素子アレイチップの構成を説明する図 実施例１、２の制御基板及び駆動基板の制御ブロック図 実施例１、２のチップデータ変換部の制御ブロック図、及びタイミングチャート 実施例１のチップデータ変換部のタイミングチャート 実施例１、２の面発光素子アレイチップの回路を説明する図 実施例１、２のシフトサイリスタのゲート電位の分布状態を説明する図 実施例１、２の面発光素子アレイチップの駆動信号波形を示す図 実施例１、２の面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図 実施例２のチップデータ変換部のタイミングチャート ＳＳＣＧによるクロック周波数の変調とＰＷＭ波形の関係を説明する図 面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図 濃度変動がキャンセルされる様子を説明する図 面発光素子アレイの長さがＳＳＣＧ周期の整数＋１／２倍の場合の周期ムラ 濃度変動がキャンセルされない場合の様子を説明する図 ＳＳＣＧ周期と周期ムラの空間周波数との関係を説明する図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。後述する実施例の説明に先立ち、放射ノイズを低減するために、発光制御に用いるクロックの周波数をスペクトラム拡散により変調する技術について説明する。

前述した露光ヘッドは、感光ドラムの長手方向である主走査方向の露光範囲をカバーする細長い形状の中に、面発光素子アレイチップの駆動信号の配線が行われている。そのため、面発光素子アレイチップの駆動信号の配線がアンテナの役割をして、放射ノイズの発生源となりやすい構成となっている。放射ノイズ対策としては、システムクロックに変調をかけて放射ノイズ成分のピーク周波数ゲインを抑える、スペクトラム拡散クロック発振器（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ、以下、ＳＳＣＧという）を用いる方法がある。しかしながら、画像形成部に使用すると、クロック数を増減させて、システムクロックの周期を変動させているため、クロック周期変動に起因する画質の低下が懸念される。

図１２（ａ）は、システムクロック、ＳＳＣＧクロック、画像データ、及びＰＷＭ信号のＰＷＭ波形の関係について説明した図である。図１２（ａ）は、縦軸方向に、上から順に、基本クロック信号であるシステムクロック、システムクロックに変調をかけて生成されたＳＳＣＧクロック、ＳＳＣＧクロックの１周期を示すＳＳＣＧ周期を示している。更に、図１２（ａ）は、縦軸方向に、濃度を示す画像データであるデータＡ、データＢ、データＣ、データＤ、ＳＳＣＧクロックを逓倍した逓倍クロック（図１２（ａ）では８倍）を示している。そして、図１２（ａ）は、縦軸方向に、画像データであるデータＡ、データＢ、データＣ、データＤを、それぞれＰＷＭ信号に変換したＰＷＭ波形であるΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４を示している。また、図１２（ａ）の横軸は時間を示している。

システムクロックとＳＳＣＧクロックとの周期を対比するために、２つのクロックとの間に矢印を付している。矢印の位置を対比させるとわかるように、システムクロックに比べて、ＳＳＣＧクロックの方の１周期が短いことがわかる。更に、ＳＳＣＧクロックの各周期は一定の周期ではなく、図１２（ａ）では、周期Ｔ１、Ｔ２、Ｔ３、Ｔ２の順で周期が変動していることがわかる。ＳＳＣＧの変調周期は、周波数を拡散するために、少なくとも数十クロック以上で１周する。その間、ＳＳＣＧクロックの周期は、システムクロックの周期と比べて、システムクロックの周期よりも長い→システムクロックの周期よりも短い→システムクロックの周期よりも長い→システムクロックの周期よりも短いという周期変動を繰り返す。

図１２（ａ）の画像データであるデータＡ、データＢ、データＣ、データＤは、それぞれＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４を生成するためのデータである。図１２（ｂ）〜（ｄ）は、画像データをＰＷＭデータ（ＰＷＭ信号）に変換するテーブルである。図１２（ｂ）〜（ｄ）に示す各テーブルにおいて、左側の列に示す「０００」〜「１００」は画像データ（濃度データ）を示しており、右側に示す「ＰＷＭデータ」は、画像データに対応させたＰＷＭ信号を示している。具体的には、「０００」、「００１」、「０１０」、「０１１」、「１００」は、それぞれ画素の濃度値０％、２５％、５０％、７５％、１００％に対応するものとする。図１２（ｂ）〜（ｄ）では、画像データを８ビットのＰＷＭ信号で表現しており、図中の「１」はＰＷＭ信号のハイレベルを意味し、「０」はＰＷＭ信号のローレベルを意味する。また、図１２（ｂ）〜（ｄ）では、同じ画像データを異なるＰＷＭ信号で表現している。例えば、画像データ「０１１」を、図１２（ｂ）では「００１１１１１１」、図１２（ｃ）では「１１１１１１００」、図１２（ｄ）では「０１１１１１１０」で表している。

図１２（ａ）のデータＡ、データＢ、データＣ、データＤは、いずれも「０１１」であり、ここでは、図１２（ｃ）に示すテーブルを用いて、ＰＷＭデータ「１１１１１１００」に変換されるものとする。ＰＷＭデータ「１１１１１１００」は、逓倍クロックに同期して、１ビットずつ出力されることにより、ＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４が生成される。なお、図１２（ａ）に示すように、ＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４のパルス幅は、ＳＳＣＧ周期の６／８倍となっている。

次に、面発光素子アレイチップとＳＳＣＧの変調周期との関係を、図を用いて説明する。面発光素子アレイチップでは、面発光素子アレイチップ内の発光素子を順に露光して感光ドラムの走査を行い、面発光素子アレイチップ内の一方の端の発光素子からもう一方の端の発光素子まで走査すると、元に戻って露光走査を繰り返す。図１３は、面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１３は、面発光素子アレイチップの露光走査の周期（これを面発光素子アレイチップの長さともいう）がＳＳＣＧの変調周期のｎ倍（ｎは正の整数）のケースを示した図である。なお、感光ドラムの回転する方向を第１の方向である副走査方向という。また、前記面発光素子アレイチップによる露光走査が行われる方向を、第１の方向と略直交する第２の方向である主走査方向という。

図１３（ｂ）は、横軸は面発光素子アレイチップ内の発光素子の主走査方向の位置を示し、両側の点線で囲まれた領域が１つの面発光素子アレイチップを示し、１つの面発光素子アレイチップ内部の発光素子が配置された範囲を示している。また、縦軸は、基準となる周波数である偏差０（図中、０）に対するＳＳＣＧによる周波数偏差を示している。０を境に、下側（図中、グレー部分）の周波数偏差が負の領域は周波数が下がる方向の偏差を示し、上側（図中、白抜き部分）の周波数偏差が正の領域は周波数が上がる方向の偏差を示している。また、図１３（ｂ）は、上のグラフから順に、ｎ＝１の場合の副走査方向の１ライン目、２ライン目、ｎ＝２の場合の副走査方向の１ライン目、２ライン目、ｎ＝３の場合の副走査方向の１ライン目、２ライン目を示している。なお、ｎ＝１の場合は、面発光素子アレイチップの露光走査の１周期と、ＳＳＣＧの変調周期の１周期が同じ場合を示している。同様に、ｎ＝２の場合は、ＳＳＣＧの変調周期の２周期と、面発光素子アレイチップの露光走査の１周期と、が同じ場合を示している。ｎ＝３の場合は、ＳＳＣＧの変調周期の３周期と、面発光素子アレイチップの露光走査の１周期と、が同じ場合を示している。なお、ＳＳＣＧの１周期は、最初の半周期は周波数が下がる変調周期と、次の半周期は周波数が上がる変調周期から構成されている。

一方、図１３（ａ）は、１つの面発光素子アレイチップ内でのＳＳＣＧによる周波数変動に伴う濃度変動の様子を示した図である。図１３（ａ）は、上から順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目の面発光素子アレイチップの濃度変動を示しており、図１３（ｂ）のグラフと対応している。なお、図１３（ａ）の横軸は時間を示し、「ＳＳＣＧ波長」は、ＳＳＣＧの１周期の長さを示している。したがって、ｎ＝１、２、３の場合には、ＳＳＣＧの変調周波数により、１つの面発光素子アレイチップの露光走査の中で、濃淡の画像がそれぞれ１回、２回、３回、繰り返されることになる。図１３（ａ）の各グラフにおいて、ＳＳＣＧの変調周波数の偏差が負の場合、すなわちＳＳＣＧの変調周波数が基準周波数よりも低い場合には、クロック周期が長くなり、その結果、形成される画像の濃度は濃くなる（図中、「濃」と表示）。一方、ＳＳＣＧの変調周波数の偏差が正の場合、すなわちＳＳＣＧの変調周波数が基準周波数よりも高い場合には、クロック周期が短くなり、その結果、形成される画像の濃度は薄くなる（図中、「淡」と表示）。また、面発光素子アレイチップ内の一方の端の発光素子からもう一方の端の発光素子までの露光走査の周期が、ＳＳＣＧの変調周波数での周期のｎ倍（ｎは整数）の場合には、図１３（ａ）に示すように、副走査方向に同じ濃度の領域が並ぶ。そのため、濃淡の濃度変動により、主走査方向の濃淡の周期ムラが目立つことになる。なお、面発光素子アレイチップ内の一方の端の発光素子からもう一方の端の発光素子までの露光走査の周期のことを、面発光素子アレイチップの長さともいう。また、ＳＳＣＧの変調周波数の周期を、以下では、ＳＳＣＧ周期ともいう。

そのため、例えば特許文献１、２では、１つの面発光素子アレイチップの露光走査の周期をＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定することにより、濃度変動分をキャンセルする方法が提案されている。すなわち、副走査方向の隣り合う露光走査で、ＳＳＣＧの変調周波数の位相を反転させることにより、周波数変調による露光時間の増加分と減少分を釣り合わせることで、濃淡の濃度変動がキャンセルされる。図１４は、１つの面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定することにより、濃度変動がキャンセルされる様子を説明する図である。図１４は、図１２（ａ）で説明した画像データをＰＷＭデータ「１１１１１１００」に変換することによって生成されたＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４によって駆動された場合の画素（ドット）の形成状況を示す図である。なお、ＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４の詳細については後述する（図７参照）。図１４では、連続する４ラインであるＮライン、（Ｎ＋１）ライン、（Ｎ＋２）ライン、（Ｎ＋３）ラインの画素形成の状況を示している。図１４は、縦軸方向は後述する感光ドラムのドラム回転方向（副走査方向ともいう）、横軸方向は後述する面発光素子アレイチップの発光素子配列方向（主走査方向ともいう）を示している。図中、「ＳＳＣＧ周期Ｔ１」、「ＳＳＣＧ周期Ｔ２」、「ＳＳＣＧ周期Ｔ３」は、それぞれ図１２（ａ）のＳＳＣＧ周期であるＴ１、Ｔ２、Ｔ３に対応している。また、各ＳＳＣＧ周期内には、４つのＰＷＭ信号が表示されているが、図中左側から右側方向に向かって、ＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４を示している。なお、各ＳＳＣＧ周期内に示すＰＷＭ信号において、斜線が施されたマスは、該当する発光素子が点灯されて、トナーが載る部分であり、白いマスは、該当する発光素子が非点灯で、露光されず、トナーが載らない部分である。

図１４の連続する４ラインであるＮライン、（Ｎ＋１）ライン、（Ｎ＋２）ライン、（Ｎ＋３）ラインでは、各ラインでＳＳＣＧ周期が１／２ずらされている。すなわち、ＳＳＣＧクロックの周期は、周期Ｔ１、周期Ｔ２、周期Ｔ３、周期Ｔ２の順で繰り返される一まとまりの周期となっている。これにより、Ｎラインでは、露光走査の周期が周期Ｔ１で始まっているが、（Ｎ＋１）ラインではＮラインと比べてＳＳＣＧ周期が１／２ずらされて、露光走査の周期が周期Ｔ３で始まっている。同様に、（Ｎ＋２）ラインでは（Ｎ＋１）ラインと比べてＳＳＣＧ周期が１／２ずらされて、露光走査の周期が周期Ｔ１で始まり、（Ｎ＋３）ラインでは（Ｎ＋２）ラインと比べてＳＳＣＧ周期が１／２ずらされて、露光走査の周期が周期Ｔ３で始まっている。そのため、ミクロ的に（１画素単位で）視ると、発光素子配列方向にずれが生じているが、マクロ的に（複数画素単位で）視るとずれが生じていない。その結果、ＳＳＣＧ周期を変動させても、空間周波数によっては、ずれは視認されない。

図１５は、上述した面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１５は、面発光素子アレイチップの露光走査の周期（これを面発光素子アレイチップの長さともいう）がＳＳＣＧの変調周期の（ｎ＋１／２）倍（ｎは正の整数）のケースを示した図である。図１５（ｂ）は、横軸は面発光素子アレイチップ内の発光素子の主走査方向の位置を示し、両側の点線で囲まれた領域が１つの面発光素子アレイチップを示し、１つの面発光素子アレイチップ内部の発光素子が配置された範囲を示している。また、縦軸は、基準となる周波数である偏差０（図中、０）に対するＳＳＣＧによる周波数偏差を示している。０を境に、下側（図中、グレー部分）の周波数偏差が負の領域は、周波数が下がる方向の偏差を示し、上側（図中、白抜き部分）の周波数偏差が正の領域は、周波数が上がる方向の偏差を示している。また、図１５（ｂ）は、上のグラフから順に、ｎ＝１の場合の副走査方向の１ライン目、２ライン目、ｎ＝２の場合の副走査方向の１ライン目、２ライン目、ｎ＝３の場合の副走査方向の１ライン目、２ライン目を示している。一方、図１５（ａ）は、１つの面発光素子アレイチップ内でのＳＳＣＧによる周波数変動に伴う濃度変動の様子を示した図である。図１５（ａ）は、上から順に、ｎ＝１、２、３の場合の副走査方向の１ライン目、２ライン目の面発光素子アレイチップの濃度変動を示しており、図１５（ｂ）のグラフと対応している。図１５（ａ）に示すように、面発光素子アレイチップ内の発光素子の端から端までの露光走査の周期が、ＳＳＣＧの変調周波数での周期の（ｎ倍＋１／２）（ｎは整数）の場合には、副走査方向に露光量の増加、減少した領域が交互に並ぶ。そのため、主走査方向の濃淡の周期ムラを視覚的に目立たなくすることができる。

しかしながら、面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）の条件を実際の画像に適用すると、露光量の増減分が完全にはキャンセルされず、残差成分が残る場合がある。例えば、上述した図１４のように、副走査方向の隣り合うラインの画像データが同じ濃度の場合には、露光量の増加分と減少分は同じため、濃度変動がキャンセルされる。図１６は、１つの面発光素子アレイチップの露光走査の周期をＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）に設定し、副走査方向の隣り合うラインで画像濃度が異なる場合の濃度変動の様子を説明する図である。図１６では、図１２（ａ）で説明した画像データをＰＷＭデータ「１１１１１１００」に変換することによって生成されたＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４によって、Ｎライン、（Ｎ＋１）ラインが形成されている。更に、画像データをＰＷＭデータ「１１１１００００」に変換することによって生成されたＰＷＭ信号ΦＷ１、ΦＷ２、ΦＷ３、ΦＷ４によって、（Ｎ＋２）ライン、（Ｎ＋３）ラインが形成されている。なお、図１６は、図１４と同様の図であり、図の見方についての説明は省略する。

図１６でも、図１４と同様に、連続する４ラインであるＮライン、（Ｎ＋１）ライン、（Ｎ＋２）ライン、（Ｎ＋３）ラインでは、各ラインでＳＳＣＧ周期が１／２ずらされている。そのため、ミクロ的に（１画素単位で）視ると、発光素子配列方向にずれが生じているが、マクロ的に（複数画素単位で）視るとずれが生じていない。その結果、ＳＳＣＧ周期を変動させても、空間周波数によっては、ずれは視認されない場合がある。このように、Ｎライン・（Ｎ＋１）ラインと（Ｎ＋２）ライン・（Ｎ＋３）ラインで、画素の濃度（すなわち画素の濃度を示すＰＷＭ信号）が変わっても、ずれが視認されていないが、空間周波数によっては、ずれが視認される場合もある。

ここで、ＳＳＣＧ周期と周期ムラの空間周波数との関係を、図を用いて説明する。図１７は、ＳＳＣＧ周期と周期ムラの空間周波数との関係を説明する図である。図１７（ａ）は、横軸が主走査方向の空間周波数（図中、主走査周波数と表示）、縦軸が副走査方向の空間周波数（図中、副走査周波数と表示）を示している。また、図１７（ｂ）は、Ｄｏｏｌｅｙの視覚特性を示す図であり、横軸が空間周波数を、縦軸は視覚感度を表す。横軸の空間周波数は、図中、右方向に行くほど高い空間周波数を意味し、縦軸の視覚感度は上方向に行くほど視覚感度が高いことを意味する。ＳＳＣＧの変調周波数の基準周波数との偏差分として５０クロック程度は必要である。ＳＳＣＧの１クロックで１画素（１ドット）が形成されるので、主走査方向の解像度を１２００ｄｐｉとすると、ＳＳＣＧの変調周波数による周期ムラは、５０（ドット）／１２００（ドット）＊２５．４ｍｍ＝１．０５ｍｍ／Ｃｙｃｌｅになる。したがって、ＳＳＣＧによる変調周波数でクロック周期を可変したときの、主走査方向の空間周波数の上限ｆｐは、図１７（ｂ）の縦の点線で示した空間周波数ｆｐであり、図１７（ｂ）に示す主走査方向の視覚感度のピーク付近にあたることがわかる。

また、図１７（ａ）には、主走査方向以外の方向の同じ視覚感度を有する空間周波数を扇形の点線で示している。図１７（ａ）の原点（図中、０の位置）から等距離の空間周波数は、同じ視覚感度となる。副走査方向の空間周波数について考えると、面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期のｎ倍（ｎは正の整数）の場合の、上述した図１３の例では、副走査方向の濃度は同じ濃度（「濃」又は「淡」）が繰り返される。そのため、副走査方向の空間周波数は０である。一方、面発光素子アレイチップの露光走査の周期がＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）の場合の図１５の例では、副走査方向の濃度は、「濃」、「淡」が繰り返される。そのため、副走査方向の２画素で１周期となるので、副走査方向の解像度を２４００ｄｐｉとすれば、副走査方向の空間周波数は、１／２の１２００ｄｐｉとなる。上述した副走査方向の空間周波数の上下限を考慮すると、ＳＳＣＧ周期を可変して画像濃度の周期ムラが出現する範囲は、図１７（ａ）の一点鎖線で囲まれた範囲（図中、ＳＳＣＧ範囲と表示）と考えられる。

前述した特許文献１、２によれば、面発光素子アレイチップの露光走査の周期をＳＳＣＧ周期の（ｎ＋１／２）倍（ｎは正の整数）の条件に設定することで、図１７（ａ）の矢印ＡＢの方向に画像濃度の周期ムラの主要成分を移動させて視覚的に目立たなくする。一方、主走査方向の画像濃度の残差成分については、周期ムラの強度は弱いが、視覚的に検知されやすい空間周波数（図１７（ａ）における黒丸の部分）に取り残される。ＳＳＣＧの変調周波数の偏差は５０クロック程度であるため、周波数を変調させて周期を短くしても限度がある。そのため、副走査方向の空間周波数のように、残差成分を主走査方向の高い周波数の方向へ移動させることはできない。

［画像形成装置の構成］
図１は、実施例１における電子写真方式の画像形成装置の構成を示す概略断面図である。図１に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（ＭＦＰ）であり、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部１００は、原稿台に置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。

作像部１０３は、無端の搬送ベルト１１１の回転方向（反時計回り方向）に沿って、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた、４連の画像形成ステーションを備える。４つの画像形成ステーションは同じ構成を有し、各画像形成ステーションは、矢印方向（時計回り方向）に回転する感光体である感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８を備えている。なお、感光ドラム１０２、露光ヘッド１０６、帯電器１０７、現像器１０８の添え字ａ、ｂ、ｃ、ｄは、それぞれ画像形成ステーションのブラック（Ｋ）イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）に対応する構成であることを示す。なお、以下では、特定の感光ドラム等を指す場合を除き、符号の添え字を省略することとする。

作像部１０３では、感光ドラム１０２を回転駆動し、帯電器１０７によって感光ドラム１０２を帯電させる。露光部である露光ヘッド１０６は、配列されたＬＥＤアレイを画像データに応じて発光し、ＬＥＤアレイのチップ面で発光した光を、ロッドレンズアレイによって感光ドラム１０２上（感光体上）に集光し、静電潜像を形成する。現像器１０８は、感光ドラム１０２に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、記録紙を搬送する搬送ベルト１１１上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（Ｃ）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の各画像形成ステーションで、画像形成動作が実行される。

図１に示す画像形成装置は、記録紙を給紙するユニットとして、給紙／搬送部１０５が有する本体内給紙ユニット１０９ａ、１０９ｂ、大容量の給紙ユニットである外部給紙ユニット１０９ｃ、及び手差し給紙ユニット１０９ｄを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、搬送ベルト１１１に記録紙を搬送する。搬送ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出ローラ１１２により画像形成装置の外部に排出される。

ブラック（Ｋ）の画像形成ステーションの記録紙搬送方向の下流側には、搬送ベルト１１１に対向する位置に、検知手段である光学センサ１１３が配置されている。光学センサ１１３は、各画像形成ステーション間のトナー像の色ずれ量を導出するため、搬送ベルト１１１上に形成されたテスト画像の位置検出を行う。光学センサ１１３により導出された色ずれ量は、後述する制御基板４１５のＣＰＵ４００（図４参照）に通知され、記録紙上に色ずれのないフルカラートナー像が転写されるように、各色の画像位置が補正される。また、プリンタ制御部（不図示）は、複合機（ＭＦＰ）全体を制御するＭＦＰ制御部（不図示）からの指示に応じて、上述したスキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５等を制御しながら、画像形成動作を実行する。

ここでは、電子写真方式の画像形成装置の例として、搬送ベルト１１１上の記録紙に各画像形成ステーションの感光ドラム１０２に形成されたトナー像を直接転写する方式の画像形成装置について説明した。本発明は、このような感光ドラム１０２上のトナー像を直接、記録紙に転写する方式のプリンタに限定されるものではない。例えば、感光ドラム１０２上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像を記録紙に転写する二次転写部を備える画像形成装置についても、本発明は適用することができる。

［露光ヘッドの構成］
次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（ａ）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（ｂ）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（ａ）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。

図２（ｂ）に示すように、露光ヘッド１０６は、駆動基板２０２と、駆動基板２０２に実装された面発光素子アレイ素子群２０１と、ロッドレンズアレイ２０３と、ハウジング２０４から構成されている。ハウジング２０４には、ロッドレンズアレイ２０３と駆動基板２０２が取り付けられる。ロッドレンズアレイ２０３は、面発光素子アレイ素子群２０１からの光束を感光ドラム１０２上に集光させる。工場では、露光ヘッド１０６単体で組立て調整作業が行われ、各スポットのピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、及びロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との間の距離が、所定の間隔となるように組立て調整が行われる。これにより、面発光素子アレイ素子群２０１からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時においては、ロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との距離が所定の値となるように、ロッドレンズアレイ２０３の取付け位置の調整が行われる。また、工場での光量調整時においては、面発光素子アレイ素子群２０１の各発光素子を順次発光させていき、ロッドレンズアレイ２０３を介して感光ドラム１０２上に集光させた光が所定光量になるように、各発光素子の駆動電流の調整が行われる。

［面発光素子アレイ素子群の構成］
図３は、面発光素子アレイ素子群２０１を説明する図である。図３（ａ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面の構成を示す模式図であり、図３（ｂ）は、駆動基板２０２の面発光素子アレイ素子群２０１が実装された面（第１面）とは反対側の面（第２面）の構成を示す模式図である。

図３（ａ）に示すように、駆動基板２０２に実装された面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップ１〜２９が、駆動基板２０２の長手方向に沿って、千鳥状に２列に配置された構成を有している。なお、図３（ａ）において、上下方向は第１の方向である副走査方向（感光ドラム１０２の回転方向）を示し、水平方向は、副走査方向と直交する第２の方向である主走査方向（副走査方向と交差する交差方向でもある）を示す。各々の面発光素子アレイチップの内部には、計５１６個の発光点を有する面発光素子アレイチップの各素子が、面発光素子アレイチップの長手方向に所定の解像度ピッチで配列されている。本実施例では、面発光素子アレイチップの各素子のピッチは、第１の解像度である１２００ｄｐｉの解像度のピッチである略２１．１６μｍ（≒２．５４ｃｍ／１２００ドット）となっている。その結果、１つの面発光素子アレイチップ内における５１６個の発光点の端から端までの間隔は、約１０．９ｍｍ（≒２１．１６μｍ×５１６）である。面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップから構成されている。面発光素子アレイ素子群２０１における露光可能な発光素子数は１４，９６４素子（＝５１６素子×２９チップ）となり、約３１６ｍｍ（≒約１０．９ｍｍ×２９チップ）の主走査方向の画像幅に対応した画像形成が可能となる。

図３（ｃ）は、長手方向に２列に配置された面発光素子アレイチップのチップ間の境界部の様子を示す図であり、水平方向は、図３（ａ）の面発光素子アレイ素子群２０１の長手方向である。図３（ｃ）に示すように、面発光素子アレイチップの端部には、制御信号が入力されるワイヤボンディングパッドが配置されており、ワイヤボンディングパッドから入力された信号により、転送部及び発光素子が駆動される。また、面発光素子アレイチップは、複数の発光素子を有している。面発光素子アレイチップ間の境界部においても、発光素子の長手方向のピッチ（２つの発光素子の中心点と中心点の間隔）は、１２００ｄｐｉの解像度のピッチである略２１．１６μｍとなっている。また、上下２列に並んだ面発光素子アレイチップは、上下の面発光素子アレイチップの発光点の間隔（図中、矢印Ｓで示す）が約８４μｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分の各解像度の整数倍の距離）となるように配置されている。

また、図３（ｂ）に示すように、面発光素子アレイ素子群２０１が実装された面とは反対側の駆動基板２０２の面には、駆動部３０３ａ、３０３ｂ、及びコネクタ３０５が実装されている。コネクタ３０５の両側に配置された駆動部３０３ａ、３０３ｂは、それぞれ面発光素子アレイチップ１〜１５、面発光素子アレイチップ１６〜２９を駆動するドライバＩＣである。駆動部３０３ａ、３０３ｂは、それぞれパターン３０４ａ、３０４ｂを介して、コネクタ３０５と接続されている。コネクタ３０５には、後述する制御基板４１５（図４参照）からの駆動部３０３ａ、３０３ｂを制御する信号線、電源電圧、グランドが接続されており、駆動部３０３ａ、３０３ｂと接続される。また、駆動部３０３ａ、３０３ｂからは、それぞれ面発光素子アレイ素子群２０１を駆動するための配線が駆動基板２０２の内層を通り、面発光素子アレイチップ１〜１５、面発光素子アレイチップ１６〜２９に接続されている。

［制御基板、駆動基板の制御構成］
図４は、画像データを処理し、露光ヘッド１０６の駆動基板２０２に出力する制御基板４１５と、制御基板４１５から入力された画像データに基づいて、感光ドラム１０２を露光する露光ヘッド１０６の駆動基板２０２の制御ブロック図である。駆動基板２０２については、図４に示す駆動部３０３ａにより制御される面発光素子アレイチップ１〜１５について説明する。なお、駆動部３０３ｂ（図４には不図示）により制御される面発光素子アレイチップ１６〜２９も、駆動部３０３ａにより制御される面発光素子アレイチップ１〜１５と同様の動作を行う。また、説明を簡便にするために、ここでは１つの色の画像処理について説明するが、本実施例の画像形成装置では、同様の処理を４色同時に並列処理される。図４に示す制御基板４１５は、露光ヘッド１０６を制御する信号を駆動基板２０２に送信するためのコネクタ４１６を有している。コネクタ４１６からは、駆動基板２０２のコネクタ３０５に接続されたケーブル４１７、４１８、４１９を介して、それぞれ画像データ、後述するＬｉｎｅ同期信号、制御基板４１５のＣＰＵ４００からの制御信号が送信される。

［制御基板の構成］
制御基板４１５では、ＣＰＵ４００により、画像データの処理と印刷タイミングの処理が行われる。制御基板４１５は、画像データ生成部４０１、チップデータ変換部４０３、チップデータシフト部４０４、データ送信部４０５、同期信号生成部４０６、クロック生成部４２１、ＳＳＣＧ４２２の機能ブロックから構成されている。以下、制御基板４１５での画像データが処理される順に、各機能ブロックでの処理について説明する。

（画像データ生成部）
データ生成手段である画像データ生成部４０１は、スキャナ部１００又は画像形成装置に接続された外部コンピュータから受信した入力画像データに対し、ＣＰＵ４００から指示された解像度でディザリング処理を行い、画像データを生成する。本実施例では、画像データ生成部４０１は、第２の解像度相当である２４００ｄｐｉの解像度でディザリング処理を行うものとする。すなわち、画像データ生成部４０１が生成する画像データは、２４００ｄｐｉ相当の画素データである。本実施例の２４００ｄｐｉ相当の画素データは１ビットであるものとするが、複数ビットで１画素を表現しても良い。画像データ生成部４０１が生成する画素データは、副走査方向（感光ドラム１０２の回転方向でもあり、記録紙の搬送方向でもある）の２４００ｄｐｉ相当のラインに対応するラインデータである。そして、画像データ生成部４０１は、解像度が２４００ｄｐｉ相当の各画素に対応する画素データを当該画素の主走査方向（露光ヘッド１０６の長手方向）における位置と関連付けて生成される。

（同期信号生成部）
同期信号生成部４０６は、感光ドラム１０２の回転速度に同期した信号で、感光ドラム１０２の回転方向の１ライン分の周期信号（以下、Ｌｉｎｅ同期信号という）を生成する。ＣＰＵ４００は、同期信号生成部４０６にＬｉｎｅ同期信号の周期、すなわち予め定められた感光ドラム１０２の回転速度に対して、感光ドラム１０２表面が回転方向（副走査方向）に２４００ｄｐｉの画素サイズ（約１０．５μｍ）移動する時間を指示する。例えば、副走査方向に２００ｍｍ／秒の速度で印刷する場合には、ＣＰＵ４００は、Ｌｉｎｅ同期信号の周期（副走査方向１ライン分の周期）を約５２．９μｓ（≒（２５．４ｍｍ／２４００ドット）／２００ｍｍ）として、同期信号生成部４０６に指示する。画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有している場合、ＣＰＵ４００は、検知部の検知結果（エンコーダが出力する信号の発生周期）に基づいて、副走査方向の感光ドラム１０２の回転速度を算出する。そして、ＣＰＵ４００は、当該算出結果に基づいてＬｉｎｅ同期信号の周期を決定する。ここでの検知部は、例えば感光ドラムの回転軸に設置したエンコーダである。一方、画像形成装置が感光ドラム１０２の回転速度を検知する検知部を有していない場合、次のような情報に基づいて、感光ドラム１０２の回転速度を算出する。すなわち、ＣＰＵ４００は、ユーザが操作部から入力するシートの坪量（ｇ／ｃｍ^２）やシートサイズなどの紙の種類の情報に基づいて、Ｌｉｎｅ同期信号の周期を決定する。

（チップデータ変換部）
チップデータ変換部４０３は、Ｌｉｎｅ同期信号に同期して、画像データ生成部４０１より、感光ドラム１０２の副走査方向の１ライン分ずつ、ラインデータの読み出しを行う。そして、チップデータ変換部４０３は、読み出したラインデータをチップ毎のラインデータに分割するデータ処理を実行する。

図５（ａ）は、チップデータ変換部４０３の構成を示すブロック図である。図５（ａ）において、同期信号生成部４０６から出力されるＬｉｎｅ同期信号は、カウンタ５３０に入力される。カウンタ５３０はＬｉｎｅ同期信号が入力されると、カウント値を０にリセットした後、ＣＬＫ（クロック）信号（図５（ｂ）参照）のパルス数に同期して、カウンタ値をインクリメントする。カウンタ５３０が生成するＣＬＫ信号の周波数は、チップデータ変換部４０３がＬｉｎｅ同期信号の１周期内に読み出すべき画素データの容量（ビット数）と、後述するチップデータ変換部４０３のデータ処理速度と、に基づいて設計段階で決定される。例えば、上述したように、面発光素子アレイ素子群２０１は、副走査方向の１ラインを露光する発光素子を１４，９６４素子（１２００ｄｐｉ換算）有している。一方、画像データ生成部４０１は、２４００ｄｐｉの解像度でディザリング処理を行っている。そのため、画像データ生成部４０１から出力される副走査方向の１ライン分の画像データの画素数は、２９，９２８画素（＝１４，９６４×（２４００ｄｐｉ／１２００ｄｐｉ））となる。チップデータ変換部４０３は、Ｌｉｎｅ同期信号の間に、副走査方向１ライン分のラインデータを読み出して後述するラインメモリ５００への書き込みと、後述するメモリ５０１〜５２９への画像データの書き込みを行う。そのため、カウンタ５３０は、１ラインのラインデータに含まれる画素数（２９，９２８）の２倍の数（５９，８５６）のカウント動作を行う。カウンタ５３０のカウント値が１〜２９，９２８までの期間をＴｍ１、カウント値が２９，９２９〜５９，８５６までの期間をＴｍ２とする（図５（ｂ）参照）。

ＲＥＡＤ制御部５３１は、カウンタ５３０のカウント値に応じてラインデータを画像データ生成部４０１から読み出す。すなわち、ＲＥＡＤ制御部５３１は、カウンタ５３０のカウント値が１〜２９，９２８までの期間Ｔｍ１に、主走査方向１ライン分のラインデータ（２９，９２８画素）をラインメモリ５００に格納する。また、ＷＲ制御部５３２は、カウンタ５３０のカウント値が２９，９２９〜５９，８５６の期間Ｔｍ２に、ラインメモリ５００に格納された副走査方向１ライン分のラインデータをメモリ５０１〜５２９に分割して書き込む。メモリ５０１〜５２９はラインメモリ５００よりも記憶容量の少ないメモリであり、チップ毎に分割されたラインデータ（分割ラインデータ）を記憶する。メモリ５０１〜５２９は、面発光素子アレイチップ１〜２９に対応して設けられているＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ：先入れ先出し）メモリである。即ち、メモリ５０１は面発光素子アレイチップ１に対応するラインデータを記憶し、メモリ５０２は面発光素子アレイチップ２に対応するラインデータを記憶し、・・・メモリ５２９は面発光素子アレイチップ２９に対応するラインデータを記憶する。

続いて、チップデータ変換部４０３が実行する画像データ生成部４０１から読み出したラインデータのメモリ５０１〜５２９への書き込み、及びメモリ５０１〜５２９に書き込まれた画像データの出力について説明する。図５（ｂ）は、チップデータ変換部４０３におけるラインデータの入出力タイミングを説明するタイムチャートである。図５（ｂ）において、Ｌｉｎｅ同期信号は、同期信号生成部４０６から出力されるパルス信号を示している。また、図中、ＴＬ１、ＴＬ２、・・・ＴＬ１０は、副走査方向１ライン分の周期の番号を示している。また、Ｌｉｎｅ同期信号の１周期は、カウンタ５３０のカウンタ値に応じて、期間Ｔｍ１と期間Ｔｍ２に分割されている。ラインメモリ５００への入力データは、画像データ生成部４０１からの画像データを示しており、周期ＴＬ１、ＴＬ２、・・・ＴＬ１０の期間Ｔｍ１に画像データ生成部４０１から入力される。図５（ｂ）中の１ライン目データとは、副走査方向の１ライン目のラインデータ（主走査方向１ライン分）を指している。同様に、２ライン目データ、・・・１０ライン目データとは、それぞれ、副走査方向の２ライン目のラインデータ、・・・副走査方向の１０ライン目のラインデータ（主走査方向１ライン分）を指している。

また、図５（ｂ）に示す‘メモリ５０１への入力データ’は、ラインメモリ５００に格納された主走査方向１ライン分のラインデータのうち、面発光素子アレイチップ１に対応するラインデータがメモリ５０１に書き込まれるタイミングを示している。同様にメモリ５０２への入力データ、メモリ５０３への入力データ、・・・メモリ５２９への入力データは、各々面発光素子アレイチップ２、３、・・・２９に対応するラインデータがメモリ５０２、５０３、・・・５２９に書き込まれるタイミングを示している。なお、メモリ５０１への入力データの１ライン目データとは、主走査方向１ライン分の全ラインデータではなく、面発光素子アレイチップ１が対応する主走査方向のラインデータ（分割ラインデータ）を指している。メモリ５０２〜メモリ５２９の入力データについても同様である。

図５（ｂ）に示す‘メモリ５０１からの出力データ’は、メモリ５０１に書き込まれたラインデータを面発光素子アレイチップ１に出力するために読み出すタイミングを示している。同様に、図５（ｂ）に示す‘メモリ５０２からの出力データ’、・・・‘メモリ５２９からの出力データ’は、それぞれ面発光素子アレイチップ２、・・・面発光素子アレイチップ２９に出力するために読み出すタイミングを示している。なお、メモリ５０１からの出力データの１ライン目データとは、主走査方向１ライン分の全ラインデータではなく、面発光素子アレイチップ１が対応する主走査方向のラインデータ（分割ラインデータ）を指している。メモリ５０２〜メモリ５２９からの出力データについても同様である。

本実施例では、ラインメモリ５００より、主走査方向１ライン分のラインデータを順次読み出し、まず、面発光素子アレイチップ１のラインデータを格納するメモリ５０１への書き込みが行われる。次に、面発光素子アレイチップ２の画像データを格納するメモリ５０２への書き込みが行われ、以降、面発光素子アレイチップ２９の画像データを格納するメモリ５２９まで順次、書き込みが連続的に行われる。なお、チップデータ変換部４０３の後段のチップデータシフト部４０４では、面発光素子アレイチップ単位での副走査方向のデータシフト処理が行われる。そのため、メモリ５０１〜５２９には、副走査方向１０ライン分のラインデータが格納されるものとする。

（チップデータシフト部）
補正手段であるチップデータシフト部４０４は、次のような制御を行う。すなわち、ＣＰＵ４００から予め指示された面発光素子アレイチップ毎の副走査方向の画像シフト量に関するデータ（２４００ｄｐｉ単位）に基づいて、メモリ５０１〜５２９からのラインデータの相対的な読み出しタイミングを制御する。以下、チップデータシフト部４０４が実行する副走査方向の画像シフト処理について具体的に説明する。

露光ヘッド１０６の長手方向において、偶数番目の各面発光素子アレイチップの実装位置にずれがないことが望ましい。同様に、露光ヘッド１０６の長手方向において、奇数番目の各面発光素子アレイチップの実装位置にもずれがないことが望ましい。また、偶数番目の各面発光素子アレイチップと奇数番目の各面発光素子アレイチップとの副走査方向の実装位置関係は２４００ｄｐｉ相当で所定の画素数（例えば、８画素）であることが設計上好ましい。更に、各面発光素子アレイチップ内における発光素子列の副走査方向の配置位置が固体差を持たず一定であることが好ましい。しかしながら、面発光素子アレイチップの実装位置や発光素子列の配置位置は誤差を含み、これらの誤差が出力画像の画質の低下を招くおそれがある。

図４に示すメモリ４２０（ＲＯＭ）には、駆動基板２０２に千鳥状に実装された面発光素子アレイチップ１〜２９の各発光素子列の副走査方向の相対的な位置関係から演算された補正データが記憶されている。例えば、メモリ４２０には、次のような測定データに基づく補正データが記憶されている。副走査方向の位置の基準となる面発光素子アレイチップ１の発光素子列に対し、他の面発光素子アレイチップ２〜２９の各発光素子列が副走査方向に２４００ｄｐｉ相当で何画素ずれて駆動基板２０２に実装されているかを示す補正データが記憶されている。測定データは、駆動基板２０２に面発光素子アレイチップ２〜２９を実装した後、測定装置によって各面発光素子アレイチップの発光素子を点灯させ、その受光結果に基づいて計測される。ＣＰＵ４００は、画像形成装置の電源がＯＮされたことに応じてメモリ４２０から読み出した補正データをチップデータシフト部４０４の内部レジスタに設定する。チップデータシフト部４０４は、内部レジスタに設定された補正データに基づいてメモリ５０１〜５２９に記憶された同一ラインを形成するためのラインデータのシフト処理を行う。例えば、面発光素子アレイチップ１の発光素子列に対して面発光素子アレイチップ２の発光素子列が２４００ｄｐｉ相当で副走査方向に８画素ずれて駆動基板に実装されている場合には、チップデータシフト部４０４は、次のような処理を行う。すなわち、チップデータシフト部４０４は、駆動基板２０２への面発光素子アレイチップ１に対応するラインデータの出力タイミングに対して、同一ラインをなす面発光素子アレイチップ２に対応するラインデータの出力タイミングが８画素分遅延させる。そのため、チップデータシフト部４０４は、面発光素子アレイチップ１に対応するラインデータに対して、面発光素子アレイチップ２に対応する全ラインデータをシフトさせる。

（データ送信部）
データ送信部４０５は、露光ヘッド１０６の駆動基板２０２に対して、上述した一連のラインデータに対するデータ処理を実行した後のラインデータを送信する。前述した図５（ｂ）を参照して、画像データの送信タイミングについて説明する。図３（ａ）に示すように、面発光素子アレイチップのうち、奇数番目の面発光素子アレイチップ１、３、５、・・・２９は、副走査方向の上流側に配置され、偶数番目の面発光素子アレイチップ２、４、６、・・・２８は、副走査方向の下流側に配置されている。図５（ｂ）に示すタイムチャートでは、奇数番目の面発光素子アレイチップ１、・・・２９に対応するメモリ５０１、・・・メモリ５２９への画像データの書き込みは、最初のＬｉｎｅ同期信号の期間（図中、ＴＬ１）で行われる。そして、次のＬｉｎｅ同期信号の期間（図中、ＴＬ２）で、奇数番目の面発光素子アレイチップ１、・・・２９に対応するメモリ５０１、・・・メモリ５２９から、副走査方向１ライン目のデータの読み出しが行われる。同様に、更に次のＬｉｎｅ同期信号の期間では、奇数番目の面発光素子アレイチップ１、・・・２９に対応するメモリ５０１、・・・メモリ５２９から、副走査方向２ライン目のデータの読み出しが行われる。そして、１０番目のＬｉｎｅ同期信号の期間（図中、ＴＬ１０）で、奇数番目の面発光素子アレイチップ１、・・・２９に対応するメモリ５０１、・・・メモリ５２９から、副走査方向９ライン目のデータの読み出しが行われる。また、偶数番目の面発光素子アレイチップ２に対応するメモリ５０２は、メモリ５０２への画像データの書き込みが行われた期間ＴＬ１から、Ｌｉｎｅ同期信号９パルス後の期間（図中、ＴＬ１０）で、メモリ５０２から画像データの読み出しが行われる。

データ送信部４０５は、チップデータシフト部４０４によって処理されたラインデータを駆動基板２０２に送信する。本実施例では、Ｌｉｎｅ同期信号の１周期内でカウント値が５９，８５６（１ラインの画素データ数の２倍の数）以上になるように、クロック信号（図５（ｂ）のＣＬＫ）の周波数を定めている。これにより、Ｌｉｎｅ同期信号の１周期内で、ラインメモリ５００への画像データの入力（書き込み）、及びラインメモリ５００からメモリ５０１〜５２９への画像データの出力（書き込み）が可能となる。

一方、メモリ５０１〜５２９からのデータの読み出しは、Ｌｉｎｅ同期信号の１周期の期間内に、２９個のメモリ５０１〜５２９から各面発光素子アレイチップに対応する、主走査方向１ライン分の画像データをパラレルに出力する。そのため、メモリ５０１〜５２９からの画像データの読み出し速度は、メモリへの書き込み速度に対して、低速で読み出してもよい。例えば、本実施例では、メモリ５０１〜５２９への画像データの書き込み時のクロック信号の周期の５８倍の長い周期で、メモリ５０１〜５２９から画像データを読み出すものとする。

（クロック生成部、ＳＳＣＧ）
制御基板４１５において、クロック生成部４２１は、発光タイミングを制御する基準クロック信号であるクロック信号ＣＬＫを生成する。スペクトラム拡散クロック発振器であるＳＳＣＧ４２２は、クロック生成部４２１から入力されたクロック信号ＣＬＫに基づいて、スペクトラム拡散させた変調クロック信号ＳＳ−ＣＬＫを生成する。また、ＣＰＵ４００は、ＳＳＣＧ４２２に変調クロック信号ＳＳ−ＣＬＫの周期と強度を設定する。本実施例では、変調クロック信号ＳＳ−ＣＬＫの周期を１つの面発光素子アレイチップの露光周期の２倍の周期に設定している。変調クロック信号ＳＳ−ＣＬＫの強度は、０．１％〜５％の範囲で設定可能で、画像形成装置本体の放射ノイズを十分に低減する範囲の中で、小さい値を設定している。画像データ生成部４０１、及びＣＰＵ４００には、クロック生成部４２１からクロック信号ＣＬＫが供給される。一方、チップデータシフト部４０４には、ＳＳＣＧ４２２から変調クロック信号ＳＳ−ＣＬＫが供給される。また、チップデータ変換部４０３、及び同期信号生成部４０６には、クロック生成部４２１とＳＳＣＧ４２２から、それぞれクロック信号ＣＬＫ、変調クロック信号ＳＳ−ＣＬＫが供給される。同期信号生成部４０６は、Ｌｉｎｅ同期信号をクロック信号ＣＬＫに基づいて生成し、後述するＬｉｎｅ同期信号２を変調クロック信号ＳＳ−ＣＬＫに基づいて生成する。

チップデータ変換部４０３では、ラインメモリ５００の書き込み、読出し、及びメモリ５０１〜５２９の書き込みはクロック信号ＣＬＫを用いて行われる。一方、メモリ５０１〜５２９の読出しは、変調クロック信号ＳＳ−ＣＬＫを用いて行われる。図６は、その様子を説明する図である。図中の縦軸は、上から順に、変調クロック信号ＳＳ−ＣＬＫ、ＳＳＣＧ周波数、Ｌｉｎｅ同期信号、メモリ制御、Ｌｉｎｅ同期信号２、メモリ５０１からの出力データを示している。変調クロック信号ＳＳ−ＣＬＫは、ＳＳＣＧ４２２から供給されるクロック信号の状態を示しており、周波数の高い部分を濃く、周波数の低い部分を薄く示している。本実施例では、変調クロック信号ＳＳ−ＣＬＫの変調周波数の周期は、Ｌｉｎｅ同期信号の２回分、すなわち２つのラインデータの露光周期分となっている。なお、楕円の点線で囲った部分を拡大した図は、変調クロック信号ＳＳ−ＣＬＫの信号波形を示している。また、ＳＳＣＧ周波数は基準周波数ｆ０を中心として変調される周波数の高低をプロットしたものであり、図中上方向は周波数が増加する方向、図中下方向は周波数が減少する方向である。

Ｌｉｎｅ同期信号は、同期信号生成部４０６から出力されるパルス信号であり、各ラインのデータのメモリ制御を開始するタイミングを示している。また、図中、ＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４は、副走査方向１ライン分の周期の番号を示している。メモリ制御は、Ｌｉｎｅ同期信号に同期して、周期ＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４に読み書きされる１ライン目データ、２ライン目データ、３ライン目データ、４ライン目データを示している。なお、期間Ｔｍ１は、画像データ生成部４０１からの画像データをラインメモリ５００へ書き込む期間、期間Ｔｍ２は、ラインメモリ５００からメモリ５０１〜５２９へ書き込む期間を示している。Ｌｉｎｅ同期信号２は、同期信号生成部４０６から出力される、変調クロック信号ＳＳ−ＣＬＫに同期したパルス信号であり、チップデータシフト部４０４がメモリ５０１〜５２９から画像データの読み出しを行うタイミングを示している。本実施例では、基準となるクロック信号ＣＬＫと、変調クロック信号ＳＳ−ＣＬＫは、クロック信号の周期が異なる。そのため、同期信号生成部４０６は、１ライン分の画像データを制御するタイミングを示す、クロック信号ＣＬＫに対応するＬｉｎｅ同期信号、及び変調クロック信号ＳＳ−ＣＬＫに対応するＬｉｎｅ同期信号２を生成し、出力する。

メモリ５０１〜５２９への書き込みは、Ｌｉｎｅ同期信号に基づいたクロック信号ＣＬＫにより行われる。一方、メモリ５０１〜５２９からの読み出しは、Ｌｉｎｅ同期信号２に基づいた変調クロック信号ＳＳ−ＣＬＫにより行われる。そのため、Ｌｉｎｅ同期信号の周期（ＴＬ１〜ＴＬ４）と比較して、ＳＳＣＧ周波数が高い期間では、Ｌｉｎｅ同期信号２の周期（ＴＬ１’、ＴＬ３’）が短く、ＳＳＣＧ周波数が低い期間では、Ｌｉｎｅ同期信号２の周期（ＴＬ２’、ＴＬ４’）が長い。Ｌｉｎｅ同期信号と同期しているメモリ制御の状態Ｔｍ１、Ｔｍ２と、Ｌｉｎｅ同期信号２と同期しているメモリ５０１〜５２９からチップデータシフト部４０４への出力データでは、書き込み／読み出しのタイミングが変動する。本実施例では、メモリ５０１〜５２９からチップデータシフト部４０４へのデータの出力タイミングを、Ｌｉｎｅ同期信号２を基準に期間ＣｎｔＯｆｓだけオフセット期間を設けている。オフセット期間ＣｎｔＯｆｓを設けることにより、メモリ５０１〜５２９への書き込み期間と、メモリ５０１〜５２９からの読出し期間が重ならないように制御することができる。

［露光ヘッドの駆動基板の構成］
（データ受信部）
次に、露光ヘッド１０６の駆動基板２０２に実装された駆動部３０３ａ内部の処理について説明する。駆動部３０３ａは、データ受信部４０７、フィルタ処理部４０８、ＬＵＴ４１０、ＰＷＭ信号生成部４１１、タイミング制御部４１２、制御信号生成部４１３、駆動電圧生成部４１４の機能ブロックから構成されている。以下、駆動部３０３ａでの画像データが処理される順に各機能ブロックの処理について説明する。なお、前述したように、チップデータ変換部４０３では、２９個の面発光素子アレイチップ毎に画像データの配列を行い、以降の処理ブロックは、２９チップに格納された各画像データを並列に処理する構成となっている。駆動部３０３ａでは、面発光素子アレイチップ１〜１５に対応した画像データを受信し、面発光素子アレイチップ毎に並列に処理可能な回路を有するものとする。

（データ受信部）
データ受信部４０７は、制御基板４１５のデータ送信部４０５から送信された信号を受信する。ここで、データ受信部４０７、データ送信部４０５は、Ｌｉｎｅ同期信号２に同期して副走査方向のライン単位で、画像データ（ラインデータ）を受信、送信するものとする。

（フィルタ処理部）
変換手段であるフィルタ処理部４０８では、面発光素子アレイチップ毎の画像データに対して、主走査方向のフィルタ処理による補間処理を行い、主走査方向の解像度を２４００ｄｐｉから１２００ｄｐｉに変換する。具体的には、制御基板４１５の画像データ生成部４０１から露光ヘッド１０６のデータ受信部４０７までの処理は、主走査方向の画像位置移動を２４００ｄｐｉで行い、後段のフィルタ処理部４０８では画像データの解像度を１２００ｄｐｉに変換する。これにより、２４００ｄｐｉ単位での画像移動精度を維持した状態で、１２００ｄｐｉの画像を生成することが可能となる。

（ＬＵＴ）
続くＬＵＴ４１０は、面発光素子アレイチップ内の発光素子に対応する画素毎の画像データ値（濃度データ値）をルックアップテーブル（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を参照して、データ変換を行う。ＬＵＴ４１０では、面発光素子アレイチップの発光時間の応答特性に基づいて、パルス発光させたときの積算光量が所定の値となるように、画素毎のデータ値の変換を行う。例えば、面発光素子アレイチップの発光時間の応答が遅く、積算光量が目標値より小さい場合は、データ値が増えるようにデータ変換を行う。本実施例では、ＣＰＵ４００は、画像形成を開始する前に、ルックアップテーブルに設定される変換テーブルの値を、実験的に得られた発光素子アレイの応答特性に基づいた所定の値に設定するものとする。

（ＰＷＭ信号生成部、タイミング制御部、制御信号生成部、駆動電圧生成部）
続くＰＷＭ信号生成部４１１では、画素毎のデータ値に応じて面発光素子アレイチップが１画素区間内で発光する発光時間に対応したパルス幅信号（以下、ＰＷＭ信号という）を生成する。ＰＷＭ信号を出力するタイミングは、タイミング制御部４１２により制御される。タイミング制御部４１２は、制御基板４１５の同期信号生成部４０６で生成されたＬｉｎｅ同期信号２より、各画素の画素区間に対応した同期信号を生成し、ＰＷＭ信号生成部４１１に出力する。駆動電圧生成部４１４は、ＰＷＭ信号に同期して、面発光素子アレイチップを駆動する駆動電圧を生成する。なお、駆動電圧生成部４１４は、ＣＰＵ４００によって所定の光量となるように出力信号の電圧レベルを５Ｖ中心に調整可能な構成とする。本実施例では、各面発光素子アレイチップは、同時に４つの発光素子を独立して駆動できる構成となっている。したがって、露光ヘッド１０６では、感光ドラム１０２を露光走査する場合には、各面発光素子アレイチップ１〜２９において、同時に４つの発光素子の発光制御が行われる。そのため、１つの面発光素子アレイチップの全ての発光素子の発光制御が終了すると、露光ヘッド１０６の感光ドラム１０２に対する主走査方向の１ライン分の露光走査が終了することになる。駆動電圧生成部４１４は、面発光素子アレイチップ毎に駆動信号４ライン、露光ヘッド１０６全体では、千鳥状構成の１ライン（１５チップ）×４＝６０ラインに駆動信号を供給する。各面発光素子アレイチップに供給される駆動信号は、ΦＷ１〜ΦＷ４とする（図７参照）。一方、後述するシフトサイリスタ（図７参照）の動作により、順次、面発光素子チップアレイが駆動される。制御信号生成部４１３は、タイミング制御部４１２で生成された画素区間に対応する同期信号より、画素毎にシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する（図７参照）。

［ＳＬＥＤ回路の説明］
図７は、本実施例の自己走査型発光素子（Ｓｅｌｆ−Ｓｃａｎｎｉｎｇ ＬＥＤ：ＳＬＥＤ）チップアレイの一部分を抜き出した等価回路である。図７において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは、対応するシフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートを表している。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１〜ΦＷ４は発光サイリスタＬの点灯信号ラインであり、それぞれ抵抗ＲＷ１〜ＲＷ４と接続されている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図７に示すように、１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ−３〜Ｌ４ｎまでの４個が接続されており、同時に４個の発光サイリスタＬ４ｎ−３〜Ｌ４ｎが点灯可能な構成となっている。

［ＳＬＥＤ回路の動作］
次に、図７に示すＳＬＥＤ回路の動作について説明する。なお、図７の回路図において、ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２、及び点灯信号ラインΦＷ１〜ΦＷ４に入力される電圧も、同じく５Ｖとする。図７において、シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎ、及びシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。発光サイリスタＬｎの共通ゲートＧｎと発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１との間は、結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位に略等しい電位差が発生する。本実施例では、結合ダイオードＤｎの拡散電位は約１．５Ｖであるので、発光サイリスタＬｎ＋１の共通ゲートＧｎ＋１の電位は、発光サイリスタＬｎの共通ゲートＧｎの電位の０．２Ｖに、拡散電位の１．５Ｖを加えた１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）となる。以下、同様に、発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）、発光サイリスタＬｎ＋３（不図示）の共通ゲートＧｎ＋３（不図示）の電位は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。ただし、発光サイリスタＬｎ＋４の共通ゲートＧｎ＋４以降の電位は、ゲートラインＶＧＫの電圧が５Ｖであり、これ以上の高い電圧にはならないので、５Ｖとなる。また、発光サイリスタＬｎの共通ゲートＧｎより前（図７の共通ゲートＧｎよりも左側）の共通ゲートＧｎ−１の電位については、結合ダイオードＤｎ−１が逆バイアス状態になっているため、ゲートラインＶＧＫの電圧がそのまま印加され、５Ｖとなっている。

図８（ａ）は、上述したシフトサイリスタＴｎがオン状態のときの各発光サイリスタＬｎの共通ゲートＧｎのゲート電位の分布を示す図であり、共通ゲートＧｎ−１、Ｇｎ、Ｇｎ＋１・・・は、図７中の発光サイリスタＬの共通ゲートを指している。また、図８（ａ）の縦軸は、ゲート電位を示す。各シフトサイリスタＴｎがオンするために必要な電圧（以下、しきい値電圧と表記）は、各々の発光サイリスタＬｎの共通ゲートＧｎのゲート電位に拡散電位（１．５Ｖ）を加えたものと、略同じ電位である。シフトサイリスタＴｎがオンしているとき、同じシフトサイリスタＴｎの転送ラインΦ２のラインに接続されているシフトサイリスタの中で、共通ゲートのゲート電位が最も低いのはシフトサイリスタＴｎ＋２である。シフトサイリスタＴｎ＋２に接続されている発光サイリスタＬｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）（図８（ａ））である。したがって、シフトサイリスタＴｎ＋２のしきい値電圧は４．７Ｖ（＝３．２Ｖ＋１．５Ｖ）となる。しかしながら、シフトサイリスタＴｎがオンしているため、転送ラインΦ２の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴｎ＋２のしきい値電圧より低いために、シフトサイリスタＴｎ＋２はオンすることができない。同じ転送ラインΦ２に接続されている他のシフトサイリスタは、シフトサイリスタＴｎ＋２よりもしきい値電圧が高いため、同様にオンすることができず、シフトサイリスタＴｎのみがオン状態を保つことができる。

また、転送ラインΦ１に接続されているシフトサイリスタについては、しきい値電圧が最も低い状態であるシフトサイリスタＴｎ＋１のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）である。そして、次にしきい値電圧の低いシフトサイリスタＴｎ＋３（図７では不図示）は６．２Ｖ（＝４．７Ｖ＋１．５Ｖ）である。この状態で、転送ラインΦ１に５Ｖが入力されると、シフトサイリスタＴｎ＋１のみがオン状態に遷移できる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１が同時にオンした状態である。そのため、シフトサイリスタＴｎ＋１から図７の回路図中、右側に設けられたシフトサイリスタＴｎ＋２、Ｔｎ＋３等のゲート電位は、各々、拡散電位（１．５Ｖ）分、引き下げられる。ただし、ゲートラインＶＧＫの電圧が５Ｖであり、発光サイリスタＬの共通ゲートの電圧はゲートラインＶＧＫの電圧で制限されるため、シフトサイリスタＴｎ＋５より右側のゲート電位は５Ｖとなる。図８（ｂ）は、このときの各共通ゲートＧｎ−１〜Ｇｎ＋４のゲート電圧分布を示す図であり、縦軸はゲート電位を示す。この状態で、転送ラインΦ２の電位を０Ｖに下げると、シフトサイリスタＴｎがオフし、シフトサイリスタＴｎの共通ゲートＧｎの電位がＶＧＫ電位まで上昇する。図８（ｃ）は、このときのゲート電圧分布を示す図であり、縦軸はゲート電位を示す。こうして、シフトサイリスタＴｎからシフトサイリスタＴｎ＋１へのオン状態の転送が完了する。

［発光サイリスタの発光動作］
次に、発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしているとき、発光サイリスタＬ４ｎ−３〜Ｌ４ｎまでの４個の発光サイリスタのゲートはシフトサイリスタＴｎの共通ゲートＧｎに共通に接続されている。そのため、発光サイリスタＬ４ｎ−３〜Ｌ４ｎのゲート電位は、共通ゲートＧｎと同じ０．２Ｖである。したがって、各々の発光サイリスタのしきい値は１．７Ｖ（＝０．２Ｖ＋１．５Ｖ）であり、発光サイリスタの点灯信号ラインΦＷ１〜ΦＷ４から、１．７Ｖ以上の電圧が入力されれば、発光サイリスタＬ４ｎ−３〜Ｌ４ｎは点灯可能である。したがって、シフトサイリスタＴｎがオンしているときに、点灯信号ラインΦＷ１〜ΦＷ４に点灯信号を入力することにより、発光サイリスタＬ４ｎ−３〜Ｌ４ｎまでの４個の発光サイリスタを選択的に発光させることが可能である。このとき、シフトサイリスタＴｎの隣のシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１にゲート接続している発光サイリスタＬ４ｎ＋１〜４ｎ＋４のしきい値電圧は３．２Ｖ（＝１．７Ｖ＋１．５Ｖ）となる。点灯信号ラインΦＷ１〜ΦＷ４から入力される点灯信号は５Ｖであるので、発光サイリスタＬ４ｎ−３〜４ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ４ｎ＋１〜Ｌ４ｎ＋４も点灯しそうである。ところが、発光サイリスタＬ４ｎ−３〜Ｌ４ｎまでの方がしきい値電圧が低いため、点灯信号ラインΦＷ１〜ΦＷ４から点灯信号が入力された場合には、発光サイリスタＬ４ｎ＋１〜Ｌ４ｎ＋４よりも早くオンする。一旦、発光サイリスタＬ４ｎ−３〜Ｌ４ｎがオンすると、接続されている点灯信号ラインΦＷ１〜ΦＷ４が約１．５Ｖ（拡散電位）に引き下げられる。そのため、点灯信号ラインΦＷ１〜ΦＷ４の電位が、発光サイリスタＬ４ｎ＋１〜Ｌ４ｎ＋４のしきい値電圧よりも低くなるため、発光サイリスタＬ４ｎ＋１〜Ｌ４ｎ＋４はオンすることができない。このように、１個のシフトサイリスタＴに複数の発光サイリスタＬを接続することで、複数個の発光サイリスタＬを同時点灯させることができる。

図９は、図７に示すＳＬＥＤ回路の駆動信号のタイミングチャートである。図９では、上から順に、ゲートラインＶＧＫ、スタートパルスラインΦｓ、奇数番目、偶数番目のシフトサイリスタの転送ラインΦ１、Φ２、発光サイリスタの点灯信号ラインΦＷ１〜ΦＷ４の駆動信号の電圧波形を表している。なお、各駆動信号は、オン時の電圧は５Ｖ、オフ時の電圧は０Ｖである。また、図９の横軸は時間を示す。また、Ｔｃは、クロック信号Φ１の周期を示し、Ｔｃ／２は、周期Ｔｃの半分（＝１／２）の周期を示す。

ゲートラインＶＧＫには常に５Ｖが供給される。また、奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて入力され、スタートパルスラインの信号Φｓは５Ｖが供給されている。奇数番目のシフトサイリスタ用のクロック信号Φ１が最初に５Ｖになる少し前に、ゲートラインＶＧＫに電位差をつけるために、スタートパルスラインの信号Φｓは０Ｖに落とされる。これにより、最初のシフトサイリスタＴｎ−１のゲート電位が５Ｖから１．７Ｖに引き込まれ、しきい値電圧が３．２Ｖになって、転送ラインΦ１による信号でオンできる状態になる。転送ラインΦ１に５Ｖが印加され、最初のシフトサイリスタＴｎ−１がオン状態に遷移してから少し遅れて、スタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。

転送ラインΦ１と転送ラインΦ２は互いのオン状態（ここでは５Ｖ）が重なる時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ラインΦＷ１〜ΦＷ４は、転送ラインΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態のときに、５Ｖが印加されると点灯する。例えば期間ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、期間ｂでは３つの発光サイリスタが同時点灯している。また、期間ｃでは全ての発光サイリスタは消灯状態であり、期間ｄでは２つの発光サイリスタが同時点灯している。期間ｅでは点灯する発光サイリスタは１つのみである。

本実施例では１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くてもよい。なお、上述した回路では各サイリスタのカソードを共通とする回路について説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。

以上説明したように、本実施例では、ＳＳＣＧの変調周波数の周期を面発光素子アレイチップの露光周期の２倍の周期に設定し、これにより、ＳＳＣＧの変調クロック信号ＳＳ−ＣＬＫの周期ムラの低減効果を最大限に発揮させることができる。本実施例の場合には、図１７（ａ）において、画像の濃淡の周期ムラの成分を副走査方向のＡ→Ｃ（１２００ｄｐｉ＝２４００ｄｐｉ／２）に移動して、かつ残差成分をＡ→Ｂに移動させている。これにより、画像の濃淡の周期ムラを視覚的に目立たなくなるようにしている。上述したように、図１７（ｂ）は、Ｄｏｏｌｅｙの視覚特性を示す図であり、図１７（ａ）の原点からの距離と視覚感度の関係を表している。図１７（ａ）は、原点を中心にＡ〜Ｅの各点を通る各円弧（点線）を示し、円弧の線上は同じ視覚感度である。図１７（ａ）では、主走査周波数の軸上に、Ａ〜Ｅの各点と同じ視覚感度のポイントを｜Ａ｜〜｜Ｅ｜として記載し、図１７（ｂ）の、図１７（ａ）と平行している横軸の空間周波数の｜Ａ｜〜｜Ｅ｜と対応付けている。本実施例では、画像の濃淡の周期ムラを、副走査方向については、｜Ａ｜→｜Ｃ｜に移動して視覚感度のピークから高周波方向に逃がし、残差成分については、｜Ａ｜→｜Ｂ｜に移動して視覚感度のピークから低周波方向に逃していることがわかる。

図１０は、面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１０（ｂ）は、横軸は面発光素子アレイチップの発光素子の主走査方向の位置を示し、両側の点線で囲まれた領域が１つの面発光素子アレイチップを示し、１つの面発光素子アレイチップ内部の発光素子が配置された範囲を示している。また、縦軸は、基準周波数である偏差０（図中、０）に対するＳＳＣＧによる周波数偏差を示している。０を境に、下側（図中、グレー部分）の周波数偏差が負の領域は、周波数が下がる方向の偏差を示し、上側（図中、白抜き部分）の周波数偏差が正の領域は、周波数が上がる方向の偏差を示している。図１０（ｂ）は、上から、ｎ＝２の場合の１〜２ライン目、ｎ＝４の場合の１〜４ライン目を示している。本実施例のｎ＝２の場合の１ライン目の変調周波数は、次のように変化する。すなわち、変調周波数は、図中、主走査方向の左側より、基準周波数から下がってゆき、中央部で変調周波数は最低周波数となり、更に主走査方向を右側に向かうにつれ、変調周波数は上昇し、図中右端の発光素子では、基準周波数に戻っている。一方、２ライン目の周波数偏差は、１ライン目とは逆位相となり、次のように変化する。すなわち、変調周波数は、図中、主走査方向の左側より、基準周波数から上がってゆき、中央部で変調周波数は最大周波数となり、更に、主走査方向を右側に向かうにつれ、変調周波数は下降し、図中右端の発光素子では、変調周波数は基準周波数に戻っている。

一方、図１０（ａ）は、１つの面発光素子アレイチップ内でのＳＳＣＧによる周波数変動に伴う濃度変動の様子を示した図である。図１０（ａ）は、上から順に、ｎ＝２、４の場合の副走査方向の１ライン目、２ライン目の面発光素子アレイチップの濃度変動を示しており、図１０（ｂ）のグラフと対応している。なお、図１０（ａ）の横軸は時間を示し、「ＳＳＣＧ波長」は、ＳＳＣＧの１周期の長さを示している。図６で説明したように、本実施例では、ＳＳＣＧの１周期は、副走査方向の２ライン、すなわち面発光素子アレイチップ２個分の走査周期で１周期となるように構成されている。そのため、ｎ＝２の場合、副走査方向の１ライン目と２ライン目の間で、ＳＳＣＧの周波数の位相が打ち消し合うように構成されている。

以上説明したように、本実施例によれば、主走査方向の濃淡の残差成分を視覚的に目立たないように制御することができる。

実施例１では、ＳＳＣＧの変調周波数の周期を面発光素子アレイチップの露光周期の２倍の周期に設定した実施例について説明した。実施例２では、ＳＳＣＧの変調周波数の周期を面発光素子アレイチップの露光周期の４倍の周期に設定した実施例について説明する。本実施例は、実施例１とチップデータ変換部４０３の制御が異なるので、その違いについて詳しく説明することとする。なお、画像形成装置や露光ヘッド１０６、チップデータ変換部４０３を除く制御基板４１５の構成は、実施例１と同様であり、ここでの説明を省略する。

制御基板４１５において、クロック生成部４２１はクロック信号ＣＬＫを生成する。ＳＳＣＧ４２２は、クロック生成部４２１から入力されたクロック信号ＣＬＫに基づいて、変調クロック信号ＳＳ−ＣＬＫを生成する。また、ＣＰＵ４００は、ＳＳＣＧ４２２にスペクトラム拡散クロック信号である変調クロック信号ＳＳ−ＣＬＫ信号の周期と強度を設定する。本実施例では、変調クロック信号ＳＳ−ＣＬＫ信号の周期を面発光素子アレイチップの露光周期の４倍の周期に設定している。変調クロック信号ＳＳ−ＣＬＫの強度は０．１％〜５％の範囲で設定可能で、本体の放射ノイズを十分に低減する範囲の中で小さい値を設定する。

チップデータ変換部４０３では、ラインメモリ５００の書き込み、読出し、及びメモリ５０１〜５２９の書き込みはクロック信号ＣＬＫを用いて行われる。一方、メモリ５０１〜５２９の読出しは、変調クロック信号ＳＳ−ＣＬＫを用いて行われる。図１１は、その様子を説明する図である。図中の縦軸は、上から順に、変調クロック信号ＳＳ−ＣＬＫ、ＳＳＣＧ周波数、Ｌｉｎｅ同期信号、メモリ制御、Ｌｉｎｅ同期信号２、メモリ５０１からの出力データを示している。変調クロック信号ＳＳ−ＣＬＫは、ＳＳＣＧ４２２から供給されるクロック信号の状態を示しており、実施例１の図６と同様に、周波数の高い部分を濃く、周波数の低い部分を薄く示している。本実施例では、変調クロック信号ＳＳ−ＣＬＫの変調周波数の周期は、Ｌｉｎｅ同期信号の４回分、すなわち４つのラインデータの露光周期分となっている。なお、楕円の点線で囲った部分を拡大した図は、変調クロック信号ＳＳ−ＣＬＫの信号波形を示している。また、ＳＳＣＧ周波数は基準周波数ｆ０を中心として変調される周波数の高低をプロットしたものであり、図中上方向は周波数が増加する方向、図中下方向は周波数が減少する方向である。

メモリ５０１〜５２９への書き込みは、Ｌｉｎｅ同期信号に基づいたクロック信号ＣＬＫにより行われる。一方、メモリ５０１〜５２９からの読み出しは、Ｌｉｎｅ同期信号２に基づいた変調クロック信号ＳＳ−ＣＬＫにより行われる。そのため、Ｌｉｎｅ同期信号の周期（ＴＬ１〜ＴＬ６）と比較して、ＳＳＣＧ周波数が高い期間では、Ｌｉｎｅ同期信号２の周期（ＴＬ１’、ＴＬ２’、ＴＬ５’、ＴＬ６’）が短くなる。一方、ＳＳＣＧ周波数が低い期間では、Ｌｉｎｅ同期信号２の周期（ＴＬ３’、ＴＬ４’）が長くなる。Ｌｉｎｅ同期信号と同期しているメモリ制御の状態Ｔｍ１、Ｔｍ２と、Ｌｉｎｅ同期信号２と同期しているメモリ５０１〜５２９からチップデータシフト部４０４への出力データでは、書き込み／読み出しのタイミングが変動する。本実施例では、メモリ５０１〜５２９からチップデータシフト部４０４へのデータの出力タイミングを、Ｌｉｎｅ同期信号２を基準に期間ＣｎｔＯｆｓだけオフセット期間を設けている。オフセット期間ＣｎｔＯｆｓを設けることにより、メモリ５０１〜５２９への書き込み期間と、メモリ５０１〜５２９からの読出し期間が重ならないように制御することができる。

以上説明したように、本実施例では、ＳＳＣＧの変調周波数の周期を面発光素子アレイチップの露光周期の４倍の周期に設定し、これにより、ＳＳＣＧの変調クロック信号ＳＳ−ＣＬＫの周期ムラの低減効果を最大限に発揮させることができる。本実施例の場合には、図１７（ａ）において、画像の濃淡の周期ムラの成分を、副走査方向のＡ→Ｄ（６００ｄｐｉ＝２４００ｄｐｉ／４）に移動して、かつ残差成分をＡ→Ｂに移動させている。これにより、画像の濃淡の周期ムラを視覚的に目立たなくなるようにしている。本実施例では、図１７において、画像の濃淡の周期ムラを、副走査方向では、｜Ａ｜→｜Ｄ｜に移動して視覚感度のピークから高周波方向に逃がし、残差成分は、｜Ａ｜→｜Ｂ｜に移動して視覚感度のピークから低周波方向に逃していることがわかる。

図１０は、面発光素子アレイチップとＳＳＣＧの変調周期との関係を説明する図である。図１０（ｂ）は、上から、ｎ＝２の場合の１〜２ライン目、ｎ＝４の場合の１〜４ライン目を示している。本実施例のｎ＝４の場合の１ライン目の変調クロック信号ＳＳ−ＣＬＫの周波数は、図中、主走査方向の左側から右側に向かって、基準周波数から下がってゆき、主走査方向の右端では最低周波数となる。次に２ライン目の変調クロック信号ＳＳ−ＣＬＫの周波数は、図中、主走査方向の左側から右側に向かって、最低周波数から上がってゆき、主走査方向の右端では基準周波数に戻る。続いて、３ライン目の変調クロック信号ＳＳ−ＣＬＫの周波数は、図中、主走査方向の左側から右側に向かって、基準周波数から上がってゆき、主走査方向の右端では最大周波数となる。そして、４ライン目の変調クロック信号ＳＳ−ＣＬＫの周波数は、図中、主走査方向の左側から右側に向かって、最大周波数から下がってゆき、主走査方向の右端では基準周波数に戻っている。

一方、図１０（ａ）は、１つの面発光素子アレイチップ内でのＳＳＣＧによる周波数変動に伴う濃度変動の様子を示した図である。図１０（ａ）は、上から順に、ｎ＝２、４の場合の副走査方向の１ライン目、２ライン目、３ライン目、４ライン目の面発光素子アレイチップの濃度変動を示しており、図１０（ｂ）のグラフと対応している。なお、図１０（ａ）の横軸は時間を示し、「ＳＳＣＧ波長」は、ＳＳＣＧの１周期の長さを示している。図６で説明したように、本実施例では、ＳＳＣＧの１周期は、副走査方向の４ライン、すなわち面発光素子アレイチップ４個分の走査周期で１周期（副走査方向の１ラインは１／４周期）となるように構成されている。そのため、ｎ＝４の場合、副走査方向の１ライン目と３ライン目、２ライン目と４ライン目との間で、ＳＳＣＧの周波数の位相が打ち消し合うように構成されている。

また、ＳＳＣＧの変調周波数の周期を、面発光素子アレイチップの露光走査の周期のｎ倍（ｎ＝整数、ｎ≧２）としても、ある程度の位相の打ち消し効果を見込むことができる。特に、ｎの中でも２のべき乗（ｎ＝２^ｍ、ｍ≧１、ｍは整数）にすることで、ＳＳＣＧの位相がちょうど打ち消し合う関係にすることができる。ｍ＝３にすると、図１７（ａ）において、画像の濃淡の周期ムラの成分を副走査方向Ａ→Ｅ（３００ｄｐｉ＝２４００ｄｐｉ／８）（図１７（ａ）では｜Ａ｜→｜Ｅ｜）に移動させたことになる。ｍを大きくするほど、主走査方向の周期ムラの変動は小さくなるが、副走査方向の空間周波数は低くなる。例えば、図１７（ｂ）に示す視覚感度のピーク値から１／２の感度になる約０．４ｍｍ／ｃｙｃｌｅ以下の空間周波数になるｍの値の中から、副走査方向、主走査方向に画像の濃淡の周期ムラが目立たないバランスの取れた値を選択してもよい。

また、上述した実施例では、画像形成装置の電源投入後に、面発光素子アレイチップの露光走査の周期に合わせて、ＳＳＣＧ周期（変調クロック信号ＳＳ−ＣＬＫの周期）を設定した。例えば、画像形成装置のプリント速度の切換えなどのために、面発光素子アレイチップの露光走査の周期を変更する場合に、新たな面発光素子アレイチップの露光走査の周期に合わせて、ＳＳＣＧ周期を再設定してもよい。また、露光走査の周期に合わせて、本実施例の周期関係を満たすようＳＳＣＧ周期で起動するようにＳＳＣＧ４２２を制御基板４１５に組み込んでおいてもよい。なお、上述した実施例では、面発光素子アレイチップにＬＥＤを用いていたが、例えば有機ＥＬなど他の発光素子でもよい。

以上説明したように、本実施例によれば、主走査方向の濃淡の残差成分を視覚的に目立たないように制御することができる。

１〜２９ 面発光素子アレイチップ
１０２ 感光ドラム
１０６ 露光ヘッド
４２１ クロック生成部

Claims (7)

1. 第１の方向に回転する感光体と、
   前記第１の方向と略直交する第２の方向に配列された複数の面発光素子アレイを有し、前記面発光素子アレイにより前記感光体を露光する露光部と、
   を備える画像形成装置であって、
   クロック信号を生成するクロック生成部を備え、
   前記クロック生成部は、発光タイミングを制御する基準クロック信号と、前記基準クロック信号を周波数変調してスペクトラム拡散させた変調クロック信号と、を生成し、
   各々の前記面発光素子アレイは、前記感光体を露光する複数の発光素子を有し、
   前記露光部は、各々の前記面発光素子アレイの所定の個数の前記発光素子を、前記変調クロック信号を画像データにより変調した信号に基づいて順次、発光制御することにより、前記感光体を露光し、
   前記変調クロック信号の周波数を変調させる変調周期は、前記基準クロック信号に基づいて各々の前記面発光素子アレイの前記発光素子の発光制御を行った場合の時間である露光周期のｎ倍（ｎは、ｎ＞１の整数）であることを特徴とする画像形成装置。
2. 前記ｎは、ｎ＝２^ｍ（ｍは正の整数）であることを特徴とする請求項１に記載の画像形成装置。
3. 前記ｎは、前記変調周期が前記第２の方向の空間周波数の周期に換算して、０．４ｍｍ／ｃｙｃｌｅ以下となる前記ｍの値に基づいて決定されることを特徴とする請求項２に記載の画像形成装置。
4. 前記変調クロック信号の周期を制御する制御手段を備え、
   前記制御手段は、前記クロック生成部に、前記変調クロック信号の変調周期を前記露光周期のｎ倍にすることを指示することを特徴とする請求項３に記載の画像形成装置。
5. 前記クロック生成部は、前記制御手段による前記ｎ倍の指示に応じて、前記基準クロック信号の周波数である基準周波数を中心に、クロック数を増減させることにより周波数を変調させ、前記変調周期が前記露光周期のｎ倍の前記変調クロック信号を生成することを特徴とする請求項４に記載の画像形成装置。
6. 前記ｎは２であり、
   前記クロック生成部は、１つの前記露光周期に相当する前記変調周期の半周期では、
   前記基準周波数よりもクロック数を増加させることにより前記基準クロック信号よりも高い周波数に変調させた変調クロック信号を生成し、前記半周期に続く半周期では、前記基準周波数よりもクロック数を減少させることにより前記基準クロック信号よりも低い周波数に変調させた変調クロック信号を生成することを特徴とする請求項５に記載の画像形成装置。
7. 前記ｎは４であり、
   前記クロック生成部は、１つの前記露光周期に相当する前記変調周期の１／４周期では、前記基準周波数からクロック数を増加させて前記基準クロック信号よりも高い周波数に変調させた変調クロック信号を生成し、前記１／４周期に続く１／４周期では、前記基準クロック信号よりも高い前記周波数からクロック数を減少させて前記基準周波数に変調させた変調クロック信号を生成し、前記１／４周期に続く１／４周期では、前記基準周波数からクロック数を減少させて前記基準クロック信号よりも低い周波数に変調させた変調クロック信号を生成し、前記１／４周期に続く１／４周期では、前記基準クロック信号よりも低い前記周波数からクロック数を増加させて前記基準周波数に変調させた変調クロック信号を生成することを特徴とする請求項５に記載の画像形成装置。