JP2005059356A - 発光装置および画像形成装置 - Google Patents

Abstract

【課題】 補正データを格納するメモリの容量の増大を抑制した状態で、発光素子の光量補正を行う。
【解決手段】 ＬＰＨには、複数のＬＥＤを備えたＬＥＤチップが複数個配列されている。各ＬＥＤに対応した素子補正値は第一の補正値格納部７２に、ＬＥＤチップ６３に対応したチップ補正値は第二の補正値格納部７３に、それぞれ別々に格納されている、点灯時間計算部７４では、第一の補正値格納部７２より読み出した素子補正値と第二の補正値格納部７３より読み出したチップ補正値とから最終的な補正データを作成し、作成した最終的な補正データに基づいてビデオデータの補正を行い、パルス幅変調部７６でパルス変調して点灯時間(光量)を変えた各点灯信号ＣＫＩ(１〜６０)を発生し、各ＬＥＤチップ６３に順次出力する。
【選択図】 図４

Description

本発明は、像担持体に光書き込みを行って潜像を形成する画像形成装置等に係り、より詳しくは、複数の発光素子を備えた発光装置による光書き込みに関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としてのＬＥＤ(Light Emitting Diode：発光ダイオード)を主走査方向に多数、配列してなるＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた光記録手段が採用されている。

ＬＰＨは、一般に、多数のＬＥＤをライン状に配列したＬＥＤチップが複数配置されたＬＥＤアレイと、ＬＥＤから出力された光を感光体(感光体ドラム)表面に結像させるために多数のロッドレンズが配列されたセルフォックレンズとを含んで構成されている。画像形成装置では、入力される画像データに基づいてＬＰＨの各ＬＥＤを駆動させ、感光体へ向けて光を出力し、セルフォックレンズによって感光体表面に光を結像させる。そして、感光体とＬＰＨとを相対移動させることにより副走査方向に静電潜像を形成している。

このＬＰＨでは、ＬＥＤおよびレンズが主走査方向に複数、並んだ構造であることから、各発光点のばらつきが画像品質に大きな影響を与える。特に、発光点の光量にばらつきがある場合やレンズの特性がばらついた場合には、副走査方向のスジや濃度ムラが生じてしまい、画質欠陥となり易い。そこで、従来技術として、例えば光量のばらつきのパターンがＬＥＤチップの配列の周期で現れることに着目し、ＬＥＤチップのＬＥＤの位置に応じて選定された点灯時間を記憶手段に予め設定しておき、プリント動作を行う場合には、各ＬＥＤチップにおいて、記憶手段に設定されたＬＥＤの位置に応じた点灯時間に基づいて該当のＬＥＤを点灯させる技術が存在する(例えば特許文献１参照。)。また、ＬＥＤアレイを構成するＬＥＤチップ間の隙間に起因する露光量の低下を防止する目的で、隣接するＬＥＤチップにおける各端部のＬＥＤの発光光量を他の中央側のＬＥＤに比べて大きく設定する技術が存在する(例えば特許文献２参照。)。さらに、全体として十分な光量の補正効果を得る目的で、ＬＥＤアレイを構成する複数のＬＥＤのうち、光量特性が突出して異なる少数個のＬＥＤを除外して光量の補正を行う技術が存在する(例えば特許文献３参照。)。

特開２０００−２４６９５７号公報(第６頁、図４) 特開平５−３３６３２９号公報(第３-４頁、図９) 特開昭６２−２００９６６号公報(第２-３、第２図)

ところで、上述したＬＰＨでは、各ＬＥＤチップの配列の周期で現れる光量むらに加え、ＬＥＤ毎の光量むらも発生するため、これに伴って副走査方向のスジや濃度ムラが生じ、画質欠陥となり易い。
かかる問題に対し、上記特許文献１や上記特許文献２に記載の技術では、ＬＥＤチップに配置された各ＬＥＤの光量のばらつきに対しては何の考慮もされていないため、ＬＥＤ毎の光量むらに起因する画質欠陥を防止することはできない。ここで、ＬＥＤアレイを構成する全ＬＥＤの光量むらを補正するための補正データをメモリ等に格納しておき、プリント動作時にこの補正データに基づいて各ＬＥＤの光量を補正することが考えられるが、補正データの量が多くなって格納に必要なメモリ量が大きくなってしまうという問題がある。また、特許文献３に記載の技術では、光量特性が突出して異なるＬＥＤについては光量補正を行わないため、スジや濃度むらの発生を抑えることができず、高品質な画像を得ることは構成上不可能である。

本発明は、かかる技術的課題を解決するためになされたものであって、その目的とするところは、補正データを格納するメモリの容量の増大を抑制した状態で、発光素子の光量補正を行うことにある。
また、本発明の他の目的は、画像形成速度をより高速化することにある。

かかる目的のもと、本発明が適用される発光装置は、複数の発光素子を備えた発光チップが複数個配列される発光ヘッドと、発光ヘッド内における発光素子毎の光量むらを補正するための素子補正値を格納する素子補正値格納部と、発光ヘッドの所定のブロック内における発光素子毎の光量むらを補正するためのブロック補正値を格納するブロック補正値格納部と、素子補正値格納部に格納される素子補正値とブロック補正値格納部に格納されるブロック補正値とに基づいて、発光素子毎の発光光量を補正する補正部とを含んでいる。なお、発光光量とは、発光素子が発光する光量と発光時間との積で表される概念である。

ここで補正部は、発光素子毎の点灯時間を調整して発光素子毎の発光光量を補正することを特徴とすることができる。また、補正部は、素子補正値に基づいて発光素子毎の点灯時間を調整すると共に、ブロック補正値に基づいて発光素子に対する供給電圧を調整することを特徴とすることができる。さらに、ブロック補正値格納部に格納されるブロック補正値は、発光チップを所定のブロックとする補正値であることを特徴とすることができる。

また、他の観点から捉えると、本発明が適用される発光装置は、複数の発光素子を備えた発光チップが複数個配列される発光ヘッドと、発光ヘッド内における発光素子毎の光量むらを補正するための素子補正値を格納する素子補正値格納部と、発光ヘッド内における複数の発光素子のうち補正量が突出して大きい発光素子の光量むらを補正するための突出補正値を格納する突出補正値格納部と、素子補正値格納部に格納される素子補正値と突出補正値格納部に格納される突出補正値とに基づいて、発光素子毎の発光光量を補正する補正部とを含んでいる。
ここで補正部は、発光素子毎の点灯時間を調整して発光素子毎の発光光量を補正することを特徴とすることができる。

さらに他の観点から捉えると、本発明が適用される発光装置は、複数のＬＥＤ(Light Emission Device)素子を備えたＬＥＤチップが複数個配列される発光ヘッドと、入力される画像データに応じ、複数のＬＥＤチップにおける複数のＬＥＤ素子に対する点灯信号を発生する点灯信号発生手段と、ＬＥＤチップにおける複数のＬＥＤ素子に対応して設けられる複数のスイッチ素子に対してスイッチ素子を順次オンするための転送信号を発生し、ＬＥＤチップにおける複数のＬＥＤ素子を順次点灯可能にする順次点灯手段とを含み、順次点灯手段は、ＬＥＤチップ内におけるＬＥＤ素子の位置に応じてＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴としている。

ここで、スイッチ素子は、点灯信号発生手段にて発生した点灯信号がゲートに接続されたサイリスタからなり、順次点灯手段は、ＬＥＤチップ内におけるＬＥＤ素子の位置に応じてＬＥＤ素子に対応するサイリスタの転送周期を調整してＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とすることができる。また、スイッチ素子は、点灯信号発生手段にて発生した点灯信号がゲートに接続されたサイリスタからなり、順次点灯手段は、サイリスタに対して転送信号を発生するタイミングを調整してＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とすることができる。さらに、順次点灯手段は、ＬＥＤチップの中央部に配置されるＬＥＤ素子の最大点灯時間よりもＬＥＤチップの両端側に配置されるＬＥＤ素子の最大点灯時間を長く設定することを特徴とすることができる。

さらにまた別の観点から捉えると、本発明が適用される画像形成装置は、像担持体と、複数のＬＥＤ(Light Emission Device)素子をアレイ状に配置したＬＥＤチップが複数個配列される発光ヘッドとＬＥＤ素子からの光を結像するレンズアレイとを含み像担持体を露光して静電潜像を形成するプリントヘッドと、入力される画像データに応じ、複数のＬＥＤチップにおける複数のＬＥＤ素子に対する点灯信号を発生する点灯信号発生手段と、ＬＥＤチップにおける複数のＬＥＤ素子に対応して設けられる複数のスイッチ素子に対してスイッチ素子を順次オンするための転送信号を発生し、ＬＥＤチップにおける複数のＬＥＤ素子を順次点灯可能にする順次点灯手段とを含み、順次点灯手段は、ＬＥＤチップ内におけるＬＥＤ素子の光量補正値に応じてＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴としている。

このような画像形成装置においては、発光ヘッド内における各ＬＥＤ素子の光量むらを補正するための素子補正値を格納する素子補正値格納手段と、ＬＥＤチップ内における各ＬＥＤ素子の光量むらを補正するためのブロック補正値を格納するブロック補正値格納手段とをさらに備え、順次点灯手段は、素子補正値格納手段に格納される素子補正値とブロック補正値格納手段に格納されるブロック補正値とに基づいて光量補正値を算出し、得られた光量補正値に応じてＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とすることができる。また、発光ヘッド内における各ＬＥＤ素子の光量むらを補正するための素子補正値を格納する素子補正値格納手段と、発光ヘッド内における複数のＬＥＤ素子のうち補正量が突出して大きいＬＥＤ素子の光量むらを補正するための突出補正値を格納する突出補正値格納手段とをさらに備え、順次点灯手段は、素子補正値格納手段に格納される素子補正値と突出補正値格納手段に格納される突出補正値とに基づいて光量補正値を算出し、得られた光量補正値に応じてＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とすることができる。

本発明によれば、補正データを格納するメモリの容量の増大を抑制した状態で、発光素子の光量補正を行うことができる。
また、本発明によれば、画像形成速度をより高速化することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態(以下、実施の形態という)について詳細に説明する。
―実施の形態１―
図１は本実施の形態が適用される画像形成装置の全体構成を示した図であり、所謂タンデム型の画像形成装置を示している。図１に示す画像形成装置は、本体１に、各色の階調データに対応して画像形成を行う画像プロセス系１０、画像プロセス系１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置(ＩＩＴ)３に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部(ＩＰＳ: Image Processing System)４０を備えている。

画像プロセス系１０は、水平方向に一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)の４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋから構成されており、夫々、静電潜像を形成してトナー像を担持させる像担持体(感光体)である感光体ドラム１２、感光体ドラム１２の表面を一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する発光装置であるＬＥＤプリントヘッド(ＬＰＨ)１４、ＬＰＨ１４によって得られた潜像を現像する現像器１５を備えている。また、画像プロセス系１０は、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの感光体ドラム１２にて画像形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２、感光体ドラム１２のトナー像を記録用紙に転写させる転写ロール２３を備えている。

各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、現像器１５に収納されたトナーを除き、ほぼ同様な構成を備えている。ＰＣ２やＩＩＴ３から入力された画像信号は、画像処理部４０によって画像処理が施され、インタフェースを介して各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋに供給される。画像プロセス系１０は、画像出力制御部３０から供給された同期信号等の制御信号に基づいて動作する。まず、イエローの画像形成ユニット１１Ｙでは、帯電器１３により帯電された感光体ドラム１２の表面に、画像処理部４０から得られた画像信号に基づき、ＬＰＨ１４によって静電潜像を形成する。形成された静電潜像に対して現像器１５によってイエローのトナー像を形成し、形成されたイエローのトナー像は、図の矢印方向に回動する用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて転写される。同様にして、マゼンタ、シアン、黒のトナー像が各々の感光体ドラム１２上に形成され、用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて多重転写される。多重転写された記録用紙上のトナー像は、定着器２４に搬送されて、熱および圧力によって記録用紙に定着される。

図２は、ＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。ＬＰＨ１４は、発光素子として多数のＬＥＤ(ＬＥＤ素子)が配列された発光ヘッドとしてのＬＥＤアレイ５１、ＬＥＤアレイ５１を支持すると共にＬＥＤアレイ５１の駆動を制御するための回路が形成されたプリント基板５２、各ＬＥＤから出射された光ビームを感光体ドラム１２上に結像させるセルフォックレンズアレイ(ＳＬＡ)５３を備え、プリント基板５２およびセルフォックレンズアレイ５３は、ハウジング５４に保持されている。ＬＥＤアレイ５１は、ＬＥＤが主走査方向に画素数分、配列されたものからなる。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、約４２.３μｍ毎に７０２０個のＬＥＤが配列されることになる。尚、配列は、一列に並んでいる場合の他、千鳥状に配列される場合がある。ここで、プリント基板５２は、後述するＬＥＤの光量の補正値に関するデータが格納されたメモリ７７(図４参照)を備えており、かかるメモリ７７に格納されたデータに基づいてＬＥＤアレイ５１を構成するＬＥＤの光量が補正される。

図３は、本実施の形態が適用されるＬＰＨ１４のハードウェア構成図であり、本実施の形態では、スイッチ素子としてサイリスタを用いた自己走査型発光素子(ＳＬＥＤ)方式を採用している。ＬＰＨ１４は、ＩＰＳ４０(図１参照)からのビデオデータ(VideoData)を受けてＬＥＤアレイ５１を構成する発光チップとしての各ＬＥＤチップ６３に点灯信号を供給する点灯信号発生手段としての点灯信号発生部６１、画像出力制御部３０(図１参照)からのクロックおよび同期信号を受けて転送信号を発生する順次点灯手段としての転送信号発生部６２を備えている。本実施の形態が適用されるＬＰＨ１４は、１２８個のＬＥＤを有するＬＥＤチップ６３が例えば６０個設けられており、各ＬＥＤチップ６３で１２８ドット、ＬＰＨ１４全体で７６８０ドットの素子を発光させることが可能である。点灯信号発生部６１は、６０個のＬＥＤチップ６３に対する６０本の点灯信号(CKI1〜CKI60)を発生する。転送信号発生部６２は、６本の転送信号(CKS_1〜CKS_6)、６組毎の転送信号(CK1_1〜CK1_6、CK2_1〜CK2_6)を生成している。例えば図３に示す例では、各ＬＥＤチップ６３の素子数(ドット数)により、１主走査ラインにて１２８回の点灯を順番に行って順次点灯しており、１走査ラインにおける１回の同時点灯数は６０を最大としている。

図４は、本実施の形態における点灯信号発生部６１の構成を示したブロック図である。点灯信号発生部６１は、入力されるラスターデータであるビデオデータを発光順に並べ替える並べ替え部７１、ＬＥＤの素子毎の光量むらを補正するための補正値(以下、素子補正値という)が格納された素子補正値格納部としての第一の補正値格納部７２、ＬＥＤチップ６３内におけるＬＥＤの光量むらを補正するための補正値(ブロック補正値:以下、チップ補正値という)が格納された第二の補正値格納部７３、これら第一の補正値格納部７２に格納された素子補正値および第二の補正値格納部に格納されたチップ補正値に基づき、発光順からなるビデオデータに対する各ＬＥＤの点灯時間を計算する補正部としての点灯時間計算部７４、計算された点灯時間をパラレルデータに変換するシリアルパラレル変換部７５、パラレル変換された各信号に対し、パルス幅変調して光量を変えて各点灯信号を発生するパルス幅変調部(ＰＷＭ:Pulse Width Modulation)７６を備えている。なお、第一の補正値格納部７２および第二の補正値格納部７３は、ＲＯＭ等からなるメモリ７７に設けられる。

図５は、ＬＥＤチップ６３の構成を説明するための回路図であり、ここでは１つ目のアレイチップであるＣｈｉｐ１を例に挙げている。入力される転送信号および点灯信号は異なるものの、Ｃｈｉｐ２〜Ｃｈｉｐ６０も同様な構成を備えている。ＬＥＤチップ６３は、１２８個のサイリスタ(Ｓ１〜Ｓ１２８)、１２８個のＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)、１２７個のダイオード(ＣＲ１〜ＣＲ１２７)、１２８個の抵抗(Ｒ１〜Ｒ１２８)、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗(Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａ)で構成されている。

各サイリスタ(Ｓ１〜Ｓ１２８)の入力端であるアノード端子(Ａ１〜Ａ１２８)は、電源ライン６５に接続されている。この電源ライン６５には電源８１より電源電圧ＶＤＤ(ＶＤＤ＝５.０Ｖ)が供給される。奇数番目サイリスタ(Ｓ１、Ｓ３、…、Ｓ１２７)の出力端であるカソード端子(Ｋ１、Ｋ３、…、Ｋ１２７)には、転送信号発生部６２からの転送信号ＣＫ１が転送電流制限抵抗Ｒ１Ａを介して供給される。また、偶数番目のサイリスタ(Ｓ２、Ｓ４、…、Ｓ１２８)の出力端であるカソード端子(Ｋ２、Ｋ４、…、Ｋ１２８)には、転送信号発生部６２からの転送信号ＣＫ２が転送電流制限抵抗Ｒ２Ａを介して供給される。

一方、各サイリスタ(Ｓ１〜Ｓ１２８)の制御端であるゲート端子(Ｇ１〜Ｇ１２８)は、各サイリスタに対応して設けられた抵抗(Ｒ１〜Ｒ１２８)を介して電源ライン６６に接続されており、この電源ライン６６は接地(ＧＮＤ)されている。また、各サイリスタ(Ｓ１〜Ｓ１２８)に対応して設けられたＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のゲート端子は、各サイリスタ(Ｓ１〜Ｓ１２８)のゲート端子(Ｇ１〜Ｇ１２８)に各々接続されている。さらに、各サイリスタ(Ｓ１〜Ｓ１２８)のゲート端子(Ｇ１〜Ｇ１２８)には、ダイオード(ＣＲ１〜ＣＲ１２７)のアノード端子が接続されている。ダイオード(ＣＲ１〜ＣＲ１２７)のカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオード(ＣＲ１〜ＣＲ１２７)は直列接続されている。ダイオードＣＲ１のアノード端子は転送電流制限抵抗Ｒ３Ａを介して転送信号発生部６２に接続され、転送信号ＣＫＳを受信する。また、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のカソード端子は、点灯信号発生部６１から点灯信号ＣＫＩ１を受信している。

次に、このようなＬＥＤチップ６３の動作について、図６に示すタイミングチャートを参照しながら説明する。なお、ここでは、ベタ画像を形成する際の動作について説明を行う。
まず、ＬＥＤチップ６３のＣｈｉｐ１に対して動作の開始を指示する場合、転送信号発生部６２から図６(Ａ)に示すようなハイレベルの転送信号ＣＫＳが供給される。すなわち、図５に示したサイリスタＳ１のゲート端子Ｇ１にハイレベルの転送信号が入力される。転送信号ＣＫＳがハイレベルの時に、図６(Ｂ)に示すように転送信号発生部６２から出力された転送信号ＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。また、転送信号ＣＫ１がローレベルになってから期間Ｔａを経過した後、転送信号ＣＫ２がハイレベルになる。

このように、転送信号ＣＫＳがハイレベルにて、ローレベルの転送信号ＣＫ１が供給される奇数番目のサイリスタ(Ｓ１、Ｓ３、・・・)のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき、図６(Ｃ)に示すように転送信号ＣＫ２はハイレベルになっているので、偶数番目のサイリスタ(Ｓ２、Ｓ４、…)のカソード端子(Ｋ２、Ｋ４、…)の電位は高いままとなり、偶数番目のサイリスタ(Ｓ２、Ｓ４、…)はオフの状態が維持される。さらに、点灯信号ＣＫＩ１は図６(Ｄ)に示すようにハイレベルなので、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)のカソード端子の電圧が高く、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)は点灯しない。そして、点灯信号ＣＫＩ１が図６(Ｄ)に示すように転送信号ＣＫ２がハイレベルとなってから期間Ｔｂを経過した後にハイレベルからローレベルになると、ＬＥＤ１のカソード端子の電位が低くなり、ＬＥＤ１が点灯する。なお、ＬＥＤ１を点灯させない場合には、サイリスタＳ１がオンとなっている間、点灯信号ＣＫＩ１をハイレベルの状態に維持すればよい。

次に、サイリスタＳ１がオンの時に、図６(Ｃ)に示すように転送信号ＣＫ２がローレベルになり、点灯信号ＣＫＩ１がハイレベルになると、ローレベルの転送信号ＣＫ２が供給される偶数番目のサイリスタ(Ｓ２、Ｓ４、…)のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値以上のゲート電圧となるサイリスタＳ２がターンオンすると共に、ＬＥＤ１が非点灯(消灯)になる。そして、図６(Ｂ)に示すように転送信号ＣＫ１がハイレベルになると、サイリスタＳ１がターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下すると共に、ゲート端子Ｇ２の電位は上昇する。また、これに伴ってゲート端子Ｇ３、…の電位も上昇する。

その後、点灯信号ＣＫＩ１が図６(Ｄ)に示すようにハイレベルからローレベルになると、ＬＥＤ２のカソード端子の電位が低くなり、ＬＥＤ２が点灯する。なお、ＬＥＤ２を点灯させない場合には、サイリスタＳ２がオンとなっている間、点灯信号ＣＫＩ１をハイレベルの状態に維持すればよい。同様に、サイリスタＳ２がオンの時に、図６(Ｂ)に示すように転送信号ＣＫ１が再びローレベルになり、点灯信号ＣＫＩ１がハイレベルになると、サイリスタＳ３がターンオンすると共に、ＬＥＤ２が非点灯(消灯)になる。そして、図６(Ｃ)に示すように転送信号ＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。

このように、ＬＥＤチップ６３のＣｈｉｐ１では、転送信号ＣＫ１、ＣＫ２が共にローレベルとなる重なり期間(図６に示すＴａの期間)を設けつつ、交互にハイレベル、ローレベルを切り替えることにより、サイリスタ(Ｓ１〜Ｓ１２８)を順次オンさせると共に、これに同期して図６に示す期間Ｔｂを経た後に点灯信号ＣＫＩ１をローレベルにすることにより、ＬＥＤ(ＬＥＤ１〜ＬＥＤ１２８)を順次点灯させることができる。したがって、ＬＥＤチップ６３のＣｈｉｐ１に接続する信号線としては、転送信号ＣＫＳ、ＣＫ１、ＣＫ２のための３本、点灯信号ＣＫＩ１のための１本、そして２本の電源線(そのうち１本は接地)の合計６本が必要であり、この６本の信号線だけで駆動することが可能である。
なお、ＬＥＤチップ６３のＣｈｉｐ２、Ｃｈｉｐ３、…、Ｃｈｉｐ６０に関しても同様であり、転送信号ＣＫＳ、ＣＫ１、ＣＫ２、そして各点灯信号ＣＫＩ２〜ＣＫＩ６０によってＬＥＤが順次点灯される。

次に、本実施の形態における特徴点である、ＬＥＤ毎に設定される素子補正値およびＬＥＤチップ６３毎に設定されるチップ補正値に基づいて各ＬＥＤの点灯時間を調整し、各ＬＥＤにおける光量のばらつきを補正する処理について詳述する。
図７(ａ)は、本実施の形態で用いたＬＥＤアレイ５１を構成する各ＬＥＤを所定の同一条件下で点灯させた場合におけるＬＥＤ素子番号(１〜７６８０、ただし図中には１〜５１２までを例示する)と各ＬＥＤによって得られる光量との関係の一例を示す図である。同図より、ＬＥＤ毎に得られる光量にばらつきが生じていることが理解される。特にこの例では、各ＬＥＤチップ６３(Ｃｈｉｐ１〜Ｃｈｉｐ６０、ただし図中にはＣｈｉｐ１〜Ｃｈｉｐ４までを例示する)において、中央部側に対して端部側のＬＥＤの光量が同じ傾向で低下している。

このような光量むらを補正するためには、ＬＥＤの光量が一番低い点と一番高い点とを共に補正できるようにしなければならない。例えば光量むらのレンジ(補正レンジ)がノミナルの光量に対して１０％であるとし、補正の最小単位となる補正分解能を０.０２％とすると、必要となるメモリ量は１ＬＥＤ(１dot)あたり５００(９bitに相当)になる。すると、本実施の形態のようにＬＥＤチップ６３が６０個ある場合ＬＥＤの総数は７６８０個であるから、このまま光量の補正を行う場合にはメモリ７７に９bit×７６８０dot≒８.５KB程度、補正値用のメモリ量を確保する必要がある。

一方、図７(ｂ)は、図７(ａ)より各ＬＥＤ固有の光量むら成分を抜き出して示した図であり、図７(ｃ)は図７(ａ)よりＬＥＤチップ６３単位で同じ傾向を持つ光量むら成分を抜き出して示した図である。図７(ｂ)に示すデータと図７(ｃ)に示すデータとを掛け合わせることによって、図７(ａ)に示すデータを得ることができる。例えば図７(ｂ)に示す各ＬＥＤにおける光量むらのレンジ(補正レンジ)が５％であるとし、補正分解能を同様に０.０２％とすると、必要となるメモリ量は１dotあたり２５０(８bitに相当)になる。すると、本実施の形態のようにＬＥＤの総数が７６８０個の場合、必要となるメモリ量は８bit×７６８０dot≒７.５KB程度となる。また、例えば図７(ｃ)に示す各ＬＥＤチップ６３における光量むらのレンジ(補正レンジ)が５％であるとし、補正分解能を同様に０.０２％とすると、必要となるメモリ量は１dotあたり２５０(８bitに相当)になる。ここで、本実施の形態では、各ＬＥＤチップ６３に対して同じ補正値を適用することができるので、ＬＥＤチップ６３一枚分(１２８dot分)だけデータを持てばよい。よって必要となるメモリ量は、８bit×１２８dot＝１２８Bとなる。したがって、合計で必要となるメモリ量は、７.５KB＋１２８B≒７.６５KB程度となり、上述した一括して補正する例(８.５KB)と比較して、約８００B程度メモリ量を節約することができることになる。

本実施の形態では、図７(ｂ)に示す各ＬＥＤの光量むらに基づいて得られた素子補正値が、図４に示すメモリ７７の第一の補正値格納部７２に格納され、また、図７(ｃ)に示すＬＥＤチップ６３内の光量むらに基づいて得られたチップ補正値が、図４に示すメモリ７７の第二の補正値格納部７３に格納されている。そして、プリント動作を行う場合には、点灯時間計算部７４が第一の補正値格納部７２から素子補正値を、第二の補正値格納部７３からチップ補正値をそれぞれ読み出す。点灯時間計算部７４では、読み出した素子補正値およびチップ補正値を足し合わせて最終的な補正データを作成し、点灯時間計算部７４に入力された発光順からなるビデオデータに対して、生成した補正データを用いてＬＥＤ素子番号に応じた点灯時間を適宜補正した後、シリアルパラレル変換部７５に出力する。パラレル変換された各信号に対し、パルス幅変調部(ＰＷＭ:Pulse Width Modulation)７６でパルス幅変調して点灯時間(光量)を変えた各点灯信号ＣＫＩ(１〜６０)を発生し、各ＬＥＤチップ６３に順次出力する。

このように、本実施の形態では、各ＬＥＤにおける光量のばらつきおよび各ＬＥＤチップ内における光量のばらつきを抑制するようにしたので、濃度むらの少ない良好な画像を得ることが可能となる。特に、本実施の形態では、各ＬＥＤに対応した素子補正値とＬＥＤチップ６３に対応したチップ補正値とを別々に格納しておき、これら素子補正値とチップ補正値とから作成した最終的な補正データに基づいてビデオデータの補正を行っているので、補正のレンジや補正分解能を確保しつつ、補正値を格納するメモリの容量を減らすことができる。また、同じだけメモリ容量を確保できる場合には、補正のレンジをさらに広く設定したり、あるいは、補正分解能をさらに小さく設定したりすることが可能になる。

なお、本実施の形態では、ＬＥＤチップ６３内におけるＬＥＤ光量のばらつきが生じる例について説明を行ったが、例えば上述した特許文献２に示したように、ＬＥＤアレイ５１を構成するＬＥＤチップ６３間の隙間に起因してこの隙間部に対応する部位の露光量が低下することもあり得る。そこで、この場合も、本実施の形態で説明した手法を用い、第二の補正値格納部７３に隙間部の露光量低下に対応してＬＥＤチップ６３端部側の補正値を大きく設定したチップ補正値を格納しておくようにすれば、より少ないメモリ量で、各ＬＥＤにおける光量のばらつきおよび各ＬＥＤチップ内における光量のばらつきを抑制することができる。

―実施の形態２―
本実施の形態は、実施の形態１と略同様であるが、ＬＥＤチップ６３毎に設定されるチップ補正値に代えて、大きな光量むらが発生するＬＥＤに対して設定される突出補正値を用いて、各ＬＥＤにおける光量のばらつきを補正している点が実施の形態１とは異なる。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

次に、本実施の形態における特徴点である、ＬＥＤ毎に設定される素子補正値および大きな光量むらが発生するＬＥＤに対して設定される突出補正値に基づいて各ＬＥＤの点灯時間を調整し、各ＬＥＤにおける光量のばらつきを補正する処理について詳述する。
図８(ａ)は、本実施の形態で用いたＬＥＤアレイ５１を構成する各ＬＥＤを所定の同一条件下で点灯させた場合におけるＬＥＤ素子番号(１〜７６８０、ただし図中には１〜５１２までを例示する)と各ＬＥＤによって得られる光量との関係の一例を示す図である。同図より、ＬＥＤ毎に得られる光量にばらつきが生じていることが理解される。特にこの例では、著しく光量が低下したＬＥＤ(例えばＬＥＤ素子番号１００,１４０,２２０,４４０付近)が存在している。

このような光量むらを補正するためには、実施の形態１と同様、ＬＥＤの光量が一番低い点と一番高い点とを共に補正できるようにしなければならない。例えば光量むらのレンジ(補正レンジ)がノミナルの光量に対して１０％あるとし、補正の最小単位となる補正分解能を０.０２％とすると、必要となるメモリ量は１ＬＥＤ(１dot)あたり５００(９bitに相当)になる。すると、実施の形態１と同様にＬＥＤチップ６３が６０個ある場合ＬＥＤの総数は７６８０個であるから、このまま光量の補正を行う場合にはメモリ７７に９bit×７６８０dot≒８.５KB程度、補正値用のメモリ量を確保する必要がある。

一方、図８(ｂ)は、図８(ａ)より各ＬＥＤ固有の光量むら成分を抜き出して示した図であり、図８(ｃ)は図８(ａ)より著しい光量低下をきたしたＬＥＤの光量むら成分を抜き出して示した図である。図８(ｂ)に示すデータと図８(ｃ)に示すデータとを足し合わせることによって図８(ａ)に示すデータを得ることができる。例えば図８(ｂ)に示す各ＬＥＤにおける光量むらのレンジが５％であるとし、補正分解能を０.０２％とすると、必要となるメモリ量は１dotあたり２５０(８bitに相当)になる。すると、本実施の形態のようにＬＥＤの総数が７６８０個の場合、必要となるメモリ量は８bit×７６８０dot≒７.５KB程度となる。また、例えば図８(ｃ)に示す著しい光量低下をきたしたＬＥＤにおける光量むらのレンジが５％であるとし、補正分解能を同様に０.０２％とすると、必要となるメモリ量は１dotあたり２５０(８bitに相当)になる。ここで、著しい光量低下をきたしているＬＥＤの素子番号を記憶するために必要なメモリ量はＬＥＤの数に対応した７６８０(１３bitに相当)だけ必要になり、例えば著しい光量低下をきたしているＬＥＤの数が２５６個(全体の１/３０)あったと仮定すれば、必要なるメモリ量は、(１３bit＋８bit)×２５６≒３５０B程度となる。したがって、合計で必要となるメモリ量は、７.５KB＋３５０B≒８KB程度となり、上述した一括して補正する例(８.５KB)と比較して、メモリ量を節約することができることになる。

本実施の形態では、図８(ｂ)に示す各ＬＥＤの光量むらに基づいて得られた素子補正値が、図４に示す素子補正値格納部としての第一の補正値格納部７２に格納され、また、図８(ｃ)に示す一部のＬＥＤの突出した光量むらに基づいて得られた突出補正値が、図４に示す突出補正値格納部としての第二の補正値格納部７３に格納されている。そして、プリント動作を行う場合には、点灯時間計算部７４が第一の補正値格納部７２から素子補正値を、第二の補正値格納部７３から突出補正値をそれぞれ読み出す。点灯時間計算部７４では、読み出した素子補正値および突出補正値を足し合わせて最終的な補正データを作成し、点灯時間計算部７４に入力された発光順からなるビデオデータに対して、生成した補正データを用いてＬＥＤ素子番号に応じた点灯時間を適宜補正した後、シリアルパラレル変換部７５に出力する。パラレル変換された各信号に対し、パルス幅変調部(ＰＷＭ:Pulse Width Modulation)７６でパルス幅変調して点灯時間(光量)を変えた各点灯信号ＣＫＩ(１〜６０)を発生し、各ＬＥＤチップ６３に順次出力する。

このように、本実施の形態では、各ＬＥＤにおける通常の光量のばらつきおよび一部のＬＥＤにおける突発的な(突出した)光量のばらつきを抑制するようにしたので、濃度むらの少ない良好な画像を形成することが可能となる。特に、本実施の形態では、各ＬＥＤに対応した素子補正値と一部のＬＥＤに対応した突出補正値とを別々に格納しておき、これら素子補正値と突出補正値とから作成した最終的な補正データに基づいてビデオデータの補正を行っているので、補正のレンジや補正分解能を確保しつつ、補正値を格納するメモリの容量を減らすことができる。また、同じだけメモリ容量を確保できる場合には、補正のレンジをさらに広く設定したり、あるいは、補正分解能をさらに小さく設定したりすることが可能になる。

―実施の形態３―
本実施の形態は、実施の形態１と略同様であるが、素子補正値を用いて点灯時間を調整する一方で、チップ補正値を用いてＬＥＤの電源電圧ＶＤＤを調整することにより、ＬＥＤの光量を補正するようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、実施の形態１と同じ符号を付してその詳細な説明を省略する。

図９は、本実施の形態における点灯信号発生部６１および電源８１の構成を示したブロック図である。点灯信号発生部６１の基本構成は、実施の形態１と略同様であるが、本実施の形態では、点灯時間計算部７４にＬＥＤの素子毎の光量むらを補正するための素子補正値が格納された素子補正値格納部７８だけが接続されている。また、電源８１は、電圧を可変できる可変電圧電源８２と、この可変電圧電源８２の電圧値を設定する電圧設定部８３とを備え、電圧設定部８３には、ＬＥＤチップ６３内におけるＬＥＤの光量むらを補正するためのチップ補正値が格納されたチップ補正値格納部８４が接続されている。これにより、本実施の形態では、電源８１がＬＥＤチップ６３の電源電圧ＶＤＤを可変できる可変電圧電源として機能する。なお、素子補正値格納部７８はメモリ７７に設けられており、チップ補正値格納部８４は、電源８１に設けられたメモリ８５に設けられている。

本実施の形態では、図７(ｂ)に示す各ＬＥＤの光量むらに基づいて得られた素子補正値が、図４に示すメモリ７７の素子補正値格納部７８に格納され、また、図７(ｃ)に示すＬＥＤチップ６３内の光量むらに基づいて得られたチップ補正値が、図９に示すメモリ８５のチップ補正値格納部８４に格納される。そして、プリント動作を行う場合には、点灯時間計算部７４にて素子補正値格納部７８から素子補正値を読み出す。点灯時間計算部７４では、点灯時間計算部７４に入力された発光順からなるビデオデータを基に、読み出した素子補正値を用いてＬＥＤ素子番号に応じた点灯時間を適宜補正した後、シリアルパラレル変換部７５に出力する。パラレル変換された各信号に対し、パルス幅変調部(ＰＷＭ:Pulse Width Modulation)７６でパルス幅変調して点灯時間(光量)を変えた各点灯信号ＣＫＩ(１〜６０)を発生し、各ＬＥＤチップ６３に順次出力する。一方、点灯時間計算部７４における補正動作と同時に、電圧設定部８３にてチップ補正値格納部８４からチップ補正値を読み出し、電圧設定部８３では、読み出したチップ補正値を用いて可変電圧電源８２より各ＬＥＤチップ６３に供給する電源電圧ＶＤＤを適宜設定する。なお、電源電圧ＶＤＤを可変することによりＬＥＤ点灯時の発光強度が変わるため、結果としてＬＥＤ点灯時の光量が変化する。

このように、本実施の形態では、各ＬＥＤにおける光量のばらつきおよび各ＬＥＤチップ内における光量のばらつきを抑制するようにしたので、濃度むらの少ない良好な画像を形成することが可能となる。特に、本実施の形態では、各ＬＥＤに対応した素子補正値とＬＥＤチップ６３に対応したチップ補正値とを別々に格納しておき、各ＬＥＤに対しては素子補正値に基づいてＬＥＤの点灯時間を補正し、また、各ＬＥＤチップに対してはチップ補正値に基づいてＬＥＤチップに供給する電源電圧ＶＤＤの大きさを調整するようにしたので、補正のレンジや補正分解能を確保しつつ、補正値を格納するメモリの容量を減らすことができる。

なお、本実施の形態では、各ＬＥＤに対しては素子補正値に基づいてＬＥＤの点灯時間を補正し、各ＬＥＤチップに対してはチップ補正値に基づいてＬＥＤチップに供給する電源電圧ＶＤＤの大きさを調整していたが、これに限られるものではなく、例えば各ＬＥＤに対しては素子補正値に基づいてＬＥＤチップに供給する電源電圧ＶＤＤの大きさを調整し、各ＬＥＤチップに対してはチップ補正値に基づいてＬＥＤの点灯時間を補正することも可能である。また、ＬＥＤの点灯時間の調整を行わずに、素子補正値とチップ補正値とから作成した最終的な補正データに基づいて電源電圧ＶＤＤの大きさを調整するようにしてもよい。

―実施の形態４―
本実施の形態は、実施の形態１と略同様であるが、ＬＥＤチップ６３におけるＬＥＤの位置によって点灯時間の補正量が異なることを予め考慮し、ＬＥＤの位置あるいは予想される補正量に基づいてＬＥＤを点灯可能な最大点灯時間を異ならせるようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。
図１０は、本実施の形態における点灯信号発生部６１の構成を示したブロック図である。点灯信号発生部６１の基本構成は、実施の形態１と略同様であるが、本実施の形態では、第二の補正値格納部７３が転送信号発生部６２にも接続されており、第二の補正値格納部７３に格納されるチップ補正値が転送信号発生部６２に対しても出力されるようになっている。

次に、本実施の形態の特徴点であるＬＥＤチップ６３におけるＬＥＤの点灯制御について説明する。ここで、図１１(ａ)は、一般的なＬＥＤチップ６３(Ｃｈｉｐ１)におけるＬＥＤ点灯制御のタイミングチャートを示している。実施の形態１において説明したように、ＳＬＥＤ方式を用いた場合には、ＬＥＤチップ６３に設けられたサイリスタＳ１〜Ｓ１２８が転送信号発生部６２より出力される転送信号ＣＫＳ、ＣＫ１、ＣＫ２によって制御される。そして、転送信号ＣＫ１(ＣＫ２)がローレベルにされ、期間Ｔａを経過した後に転送信号ＣＫ２(ＣＫ１)がハイレベルにされると、期間Ｔｂ経過後に例えばサイリスタＳ１(Ｓ２)がオンとなり、例えばＬＥＤ１(ＬＥＤ２)が点灯可能な状態となる。また、その後転送信号ＣＫ２(ＣＫ１)がローレベルにされると、オンとなっていたサイリスタＳ１(Ｓ２)がオフとなり、ＬＥＤ１(ＬＥＤ２)が点灯不可能な状態となる。つまり、転送信号ＣＫ１(ＣＫ２)がオフとなり期間Ｔａ＋Ｔｂを経過した時点から転送信号ＣＫ２(ＣＫ１)がオフとなるまでの期間が、ＬＥＤを点灯させることが可能な最大点灯時間となる。この最大点灯時間の期間内に点灯信号ＣＫＩ１をローレベルにすると、対象となるＬＥＤが点灯する。

一枚のＬＥＤチップ６３が１２８個のＬＥＤ１〜ＬＥＤ１２８を有している場合、これら１２８個のＬＥＤを駆動するためには、サイリスタＳ１〜Ｓ１２８に転送信号ＣＫ１、ＣＫ２を転送する必要がある。ここで、転送信号ＣＫ１(ＣＫ２)がローレベルとなってから他方の転送信号ＣＫ２(ＣＫ１)がローレベルになるまでの期間をサイリスタ転送周期と規定すると、一つのＬＥＤチップ６３で１ライン分を露光するために必要な時間は、サイリスタ周期×１２８となる。そして、サイリスタ転送周期と最大点灯時間との関係は、
サイリスタ転送周期−(Ｔａ＋Ｔｂ)＝最大点灯時間
となる。なお、期間Ｔａ＋ＴｂはすべてのサイリスタＳ１〜Ｓ１２８において一定である。

ここで、すべての光量むらをＬＥＤの点灯時間だけで補正しようとすると、一番光量が小さい点を補正できる時間だけＬＥＤを点灯できるようにしておく必要がある。よって、最大点灯時間は、一番光量が小さい点を補正できる時間分だけ必要となる。これを図１１(ａ)を参照しながら説明すると、図７(ｂ)を用いて説明した各ＬＥＤ固有の光量むらを補正するために必要な最大時間(素子補正最大時間)をＡ、図７(ｃ)を用いて説明したＬＥＤチップ６３単位の光量むらを補正するために必要な最大時間(チップ補正最大時間)をＢ、ノミナルの点灯時間(最小点灯時間)をＭとすると、必要な最大点灯時間は(Ｍ＋Ａ＋Ｂ)となる。よって、図１１(ａ)に示す従来のＬＥＤチップ６３では、１ライン分を露光するために必要な時間は、
(Ｔａ＋Ｔｂ＋Ｍ＋Ａ＋Ｂ)×１２８
となる。

ただし、実施の形態１において説明したように、ＬＥＤチップ６３単位の光量むらは、図７(ｃ)に示したようにＬＥＤチップ６３の両端部では大きいが、ＬＥＤチップ６３の中央部ではほとんどないといってよい。つまり、チップ補正最大時間Ｂが必要なのはＬＥＤチップ６３の両端部分に配置されたＬＥＤのみであり、中央に配置されたＬＥＤの補正には必要ないことが明らかである。

そこで、本実施の形態では、ＬＥＤチップ６３におけるＬＥＤの位置に応じて、転送信号ＣＫ１、ＣＫ２のハイレベル、ローレベル切り替えタイミングを変化させることにより、サイリスタのオン時間すなわち最大点灯時間を調整している。より具体的には、転送信号発生部６２が第二の補正値格納部７３から読み出したチップ補正値に基づいて、ＬＥＤチップ６３内におけるＬＥＤの位置あるいは予想される光量の補正量によって転送信号ＣＫ１、ＣＫ２のハイレベル、ローレベル切り替えタイミングを変化させるようにし、ＬＥＤチップ６３の両端部側のＬＥＤ(補正量が大きくなり得る部位)についてはサイリスタのオン時間(最大点灯時間)を長く設定する一方、ＬＥＤチップ６３の中央側のＬＥＤ(補正量が大きくならない部位)についてはサイリスタのオン時間(最大点灯時間)を短く設定している。

ここで、図１１(ｂ)は、このような制御手法を適用した場合のＬＥＤチップ６３(Ｃｈｉｐ１)におけるＬＥＤ点灯制御のタイミングチャートを示している。この例では、ＬＥＤチップ６３端部に配置されたＬＥＤに対しては最大点灯時間を(Ｍ＋Ａ＋Ｂ)とし、中央に向かうほどチップ補正最大時間Ｂを減少させ、図示はしていないがＬＥＤチップ６３の中央部に配置されたＬＥＤに対しては最大点灯時間を(Ｍ＋Ａ)としている。ここで、例えばＬＥＤチップ６３端部で光量落ちの生ずるＬＥＤが５素子ずつ(ＬＥＤ１〜ＬＥＤ５およびＬＥＤ１２４〜ＬＥＤ１２８)あるとすると、このＬＥＤチップ６３では、１ライン分を露光するのに必要な時間は、
(Ｔａ＋Ｔｂ＋Ｍ＋Ａ)×１２８＋(Ｂ)×１０
よりも短くなり、上述した例よりもＢ×１１８以上だけ短い時間で１ラインを露光できる。図１２(ａ)は、図１１(ａ)に示した制御手法を採用した場合において１ライン分の露光処理を行った場合にかかる時間を示す図であり、図１２(ｂ)は、図１１(ｂ)に示した制御手法を用いた場合において１ライン分の露光処理を行った場合にかかる時間を示す図である。これらより、後者では時間Ｘ(Ｂ×１１８)だけ短い時間で１ラインの露光処理を行えることが理解される。

このように、本実施の形態では、ＬＥＤの最大点灯時間を、ＬＥＤチップ内におけるＬＥＤの位置に応じて異ならせることで、各ＬＥＤに対して必要十分な補正時間を確保することができると共に、１ラインの露光処理にかかる時間を短くすることができる。したがって、１ラインの露光処理にかかる時間を短くできる分だけ、同じ解像度を得ようとする場合における感光体ドラム１２の移動速度すなわち画像形成速度の高速化を図ることができる。

なお、本実施の形態では、ＬＥＤチップ６３におけるＬＥＤの位置に基づいてＬＥＤの最大点灯時間を設定するようにしていたが、例えばＬＥＤチップ６３を構成するＬＥＤの一部に大きな光量むらが生じる場合(実施の形態２参照)もあり得る。このような場合は、大きな光量むらが生じているＬＥＤについて最大点灯時間を長く設定し(例えばＴａ＋Ｔｂ＋Ｍ＋Ａ＋Ｂ)、大きな光量むらが生じていないＬＥＤについては最大点灯時間を短く設定する(例えばＴａ＋Ｔｂ＋Ｍ＋Ａ)ことで、画像形成速度の高速化を図ることが可能である。

本実施の形態が適用される画像形成装置の全体構成を示した図である。 ＬＥＤプリントヘッド(ＬＰＨ)の構成を示した図である。 ＬＰＨのハードウェア構成図である。 点灯信号発生部の構成を示したブロック図である。 ＬＥＤチップの構成を説明するための回路図である。 ＬＥＤチップの基本的な動作を示すタイミングチャートである。 (ａ)はＬＥＤアレイを構成する各ＬＥＤ素子番号と得られる光量との関係を示した図、(ｂ)は(ａ)より各ＬＥＤ固有の光量むら成分を抜き出して示した図、(ｃ)は(ａ)よりＬＥＤチップ単位で同じ傾向を持つ光量むら成分を抜き出して示した図である。 (ａ)はＬＥＤアレイを構成する各ＬＥＤ素子番号と得られる光量との関係を示した図、(ｂ)は(ａ)より各ＬＥＤ固有の光量むら成分を抜き出して示した図、(ｃ)は(ａ)より著しい光量低下をきたしたＬＥＤの光量むら成分を抜き出して示した図である。 点灯信号発生部および電源の構成を示したブロック図である。 点灯信号発生部の構成を示したブロック図である。 (ａ)は、一般的なＬＥＤチップにおけるＬＥＤ点灯制御のタイミングチャート、(ｂ)は本実施の形態に係るＬＥＤチップにおけるＬＥＤ点灯制御のタイミングチャートである。 (ａ)は一般的なＬＥＤチップにおけるＬＥＤ点灯制御のタイミングチャートの全体図、(ｂ)は本実施の形態に係るＬＥＤチップにおけるＬＥＤ点灯制御のタイミングチャートの全体図である。

符号の説明

１…本体、２…パーソナルコンピュータ(ＰＣ)、３…画像読取装置(ＩＩＴ)、１０…画像プロセス系、１１(１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ)…画像形成ユニット、１２…感光体ドラム、１３…帯電器、１４(１４Ｙ,１４Ｍ,１４Ｃ,１４Ｋ)…ＬＥＤプリントヘッド(ＬＰＨ)、１５…現像器、３０…画像出力制御部、４０…画像処理部(ＩＰＳ：Image Processing System)、５１…ＬＥＤアレイ、５２…プリント基板、５３…セルフォックレンズアレイ(ＳＬＡ)、５４…ハウジング、６１…点灯信号発生部、６２…転送信号発生部、６３…ＬＥＤチップ、６５,６６…電源ライン、７１…並べ替え部、７２…第一の補正値格納部、７３…第二の補正値格納部、７４…点灯時間計算部、７５…シリアルパラレル変換部、７６…パルス幅変調部(ＰＷＭ)、７７…メモリ、７８…素子補正値格納部、８１…電源、８２…可変電圧電源、８３…電圧設定部、８４…チップ補正値格納部、８５…メモリ

Claims (13)

1. 複数の発光素子を備えた発光チップが複数個配列される発光ヘッドと、
   前記発光ヘッド内における前記発光素子毎の光量むらを補正するための素子補正値を格納する素子補正値格納部と、
   前記発光ヘッドの所定のブロック内における前記発光素子毎の光量むらを補正するためのブロック補正値を格納するブロック補正値格納部と、
   前記素子補正値格納部に格納される前記素子補正値と前記ブロック補正値格納部に格納される前記ブロック補正値とに基づいて、前記発光素子毎の発光光量を補正する補正部と
   を含む発光装置。
2. 前記補正部は、前記発光素子毎の点灯時間を調整して当該発光素子毎の発光光量を補正することを特徴とする請求項１記載の発光装置。
3. 前記補正部は、前記素子補正値に基づいて前記発光素子毎の点灯時間を調整すると共に、前記ブロック補正値に基づいて前記発光素子に対する供給電圧を調整することを特徴とする請求項１記載の発光装置。
4. 前記ブロック補正値格納部に格納される前記ブロック補正値は、前記発光チップを前記所定のブロックとする補正値であることを特徴とする請求項１記載の発光装置。
5. 複数の発光素子を備えた発光チップが複数個配列される発光ヘッドと、
   前記発光ヘッド内における前記発光素子毎の光量むらを補正するための素子補正値を格納する素子補正値格納部と、
   前記発光ヘッド内における前記複数の発光素子のうち補正量が突出して大きい発光素子の光量むらを補正するための突出補正値を格納する突出補正値格納部と、
   前記素子補正値格納部に格納される前記素子補正値と前記突出補正値格納部に格納される突出補正値とに基づいて、前記発光素子毎の発光光量を補正する補正部と
   を含む発光装置。
6. 前記補正部は、前記発光素子毎の点灯時間を調整して当該発光素子毎の前記発光光量を補正することを特徴とする請求項５記載の発光装置。
7. 複数のＬＥＤ(Light Emission Device)素子を備えたＬＥＤチップが複数個配列される発光ヘッドと、
   入力される画像データに応じ、前記複数のＬＥＤチップにおける前記複数のＬＥＤ素子に対する点灯信号を発生する点灯信号発生手段と、
   前記ＬＥＤチップにおける前記複数のＬＥＤ素子に対応して設けられる複数のスイッチ素子に対して当該スイッチ素子を順次オンするための転送信号を発生し、当該ＬＥＤチップにおける当該複数のＬＥＤ素子を順次点灯可能にする順次点灯手段とを含み、
   前記順次点灯手段は、前記ＬＥＤチップ内におけるＬＥＤ素子の位置に応じて当該ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする発光装置。
8. 前記スイッチ素子は、前記点灯信号発生手段にて発生した点灯信号がゲートに接続されたサイリスタからなり、
   前記順次点灯手段は、前記ＬＥＤチップ内におけるＬＥＤ素子の位置に応じて当該ＬＥＤ素子に対応するサイリスタの転送周期を調整して前記ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする請求項７記載の発光装置。
9. 前記スイッチ素子は、前記点灯信号発生手段にて発生した点灯信号がゲートに接続されたサイリスタからなり、
   前記順次点灯手段は、前記サイリスタに対して前記転送信号を発生するタイミングを調整して前記ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする請求項７記載の発光装置。
10. 前記順次点灯手段は、前記ＬＥＤチップの中央部に配置されるＬＥＤ素子の最大点灯時間よりも当該ＬＥＤチップの両端側に配置されるＬＥＤ素子の最大点灯時間を長く設定することを特徴とする請求項７記載の発光装置。
11. 像担持体と、
    複数のＬＥＤ(Light Emission Device)素子をアレイ状に配置したＬＥＤチップが複数個配列される発光ヘッドと当該ＬＥＤ素子からの光を結像するレンズアレイとを含み前記像担持体を露光して静電潜像を形成するプリントヘッドと、
    入力される画像データに応じ、前記複数のＬＥＤチップにおける前記複数のＬＥＤ素子に対する点灯信号を発生する点灯信号発生手段と、
    前記ＬＥＤチップにおける前記複数のＬＥＤ素子に対応して設けられる複数のスイッチ素子に対して当該スイッチ素子を順次オンするための転送信号を発生し、当該ＬＥＤチップにおける当該複数のＬＥＤ素子を順次点灯可能にする順次点灯手段とを含み、
    前記順次点灯手段は、前記ＬＥＤチップ内におけるＬＥＤ素子の光量補正値に応じて当該ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする画像形成装置。
12. 前記発光ヘッド内における前記各ＬＥＤ素子の光量むらを補正するための素子補正値を格納する素子補正値格納手段と、
    前記ＬＥＤチップ内における前記各ＬＥＤ素子の光量むらを補正するためのブロック補正値を格納するブロック補正値格納手段とをさらに備え、
    前記順次点灯手段は、前記素子補正値格納手段に格納される前記素子補正値と前記ブロック補正値格納手段に格納される前記ブロック補正値とに基づいて前記光量補正値を算出し、得られた当該光量補正値に応じて前記ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする請求項１１記載の画像形成装置。
13. 前記発光ヘッド内における前記各ＬＥＤ素子の光量むらを補正するための素子補正値を格納する素子補正値格納手段と、
    前記発光ヘッド内における前記複数のＬＥＤ素子のうち補正量が突出して大きいＬＥＤ素子の光量むらを補正するための突出補正値を格納する突出補正値格納手段とをさらに備え、
    前記順次点灯手段は、前記素子補正値格納手段に格納される前記素子補正値と前記突出補正値格納手段に格納される前記突出補正値とに基づいて前記光量補正値を算出し、得られた当該光量補正値に応じて前記ＬＥＤ素子が点灯可能な最大点灯時間を設定することを特徴とする請求項１１記載の画像形成装置。

Images