JP5343311B2 - 露光装置および画像形成装置 - Google Patents
露光装置および画像形成装置 Download PDFInfo
- Publication number
- JP5343311B2 JP5343311B2 JP2006288765A JP2006288765A JP5343311B2 JP 5343311 B2 JP5343311 B2 JP 5343311B2 JP 2006288765 A JP2006288765 A JP 2006288765A JP 2006288765 A JP2006288765 A JP 2006288765A JP 5343311 B2 JP5343311 B2 JP 5343311B2
- Authority
- JP
- Japan
- Prior art keywords
- lighting
- light emitting
- signal
- unit
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Description
このような露光装置では、例えば複数の発光素子アレイと発光素子アレイを駆動する駆動回路とが回路基板上に一体的に配置され、各発光素子アレイは、回路基板上に形成された配線パターンやボンディングワイヤによって接続された駆動回路からの駆動信号を受けて点灯制御されるように構成されている(例えば、特許文献1参照)。
また、点灯信号生成手段は、基準となる所定の基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの1クロック長を設定するとともに、単位ブロックに配置された発光素子の数に基づいて転送クロックの1クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
さらに、露光手段は、基準となる所定の基準クロックを発生する基準クロック発生部をさらに備え、点灯信号生成部は、基準クロック発生部からの基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの1クロック長を設定するとともに、発光素子部材の単位ブロックに配置された発光素子の数に基づいて転送クロックの1クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
また、本発明の請求項2によれば、配置される発光素子部材の数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項3によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項5によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項7によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項8によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
図1は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図1に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部10、画像形成装置の動作を制御する制御手段の一例としての制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部40を備えている。
ここで、各画像形成ユニット11は、現像器15に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット11は、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
その後、重畳トナー像が静電転写された用紙Pは、中間転写ベルト21から剥離され、搬送ベルト24により定着器25まで搬送される。定着器25に搬送された用紙P上の未定着トナー像は、定着器25によって熱および圧力による定着処理を受けることで用紙P上に定着される。そして定着画像が形成された用紙Pは、画像形成装置の排出部に設けられた排紙載置部(不図示)に搬送される。
このように構成されたLPH14は、調整ネジ(図示せず)によってロッドレンズアレイ64の光軸方向に移動可能に構成され、ロッドレンズアレイ64の結像位置(焦点面)が感光体ドラム12表面上に位置するように調整されている。
また、LED回路基板62には、SLED63を駆動する信号(点灯信号)を生成する点灯信号生成手段(点灯信号生成部)の一例としての信号発生回路100およびレベルシフト回路104、電源電圧を出力する3端子レギュレータ101、SLED63の光量補正データ等を記憶するEEPROM102、制御部30および画像処理部40との間で信号の送受信を行うハーネス103が備えられている。
本実施の形態のSLED63は、レベルシフト回路104を介して信号発生回路100に接続されている。レベルシフト回路104は、抵抗R1BとコンデンサC1、および抵抗R2BとコンデンサC2がそれぞれ並列に配置された構成を有し、それぞれの一端がSLED63の入力端子に接続され、他端が信号発生回路100の出力端子に接続されている。そして、信号発生回路100から出力される転送信号CK1R,CK1Cおよび転送信号CK2R,CK2Cに基づいて、転送信号CK1および転送信号CK2をSLED63に出力するように構成されている。
なお、本実施の形態のSLED63には、58個のSLEDチップが直列に配列されているが、図4では、1つのSLEDチップとそれに接続される信号ラインだけを示している。そして、以下の説明では、便宜上SLEDチップをSLED63と称することとする。
なお、ここでは、LED L1〜L128への電流の供給を制御するサイリスタS1〜S128とダイオードD1〜D128とで主に構成される部分を転送部と呼ぶ。
奇数番目のサイリスタS1、S3、…、S127のカソード端子(出力端)K1、K3、…、K127には、信号発生回路100およびレベルシフト回路104からの転送信号CK1が転送電流制限抵抗R1Aを介して送信される。
また、偶数番目のサイリスタS2、S4、…、S128のカソード端子(出力端)K2、K4、…、K128には、信号発生回路100およびレベルシフト回路104からの転送信号CK2が転送電流制限抵抗R2Aを介して送信される。
また、各サイリスタS1〜S128のゲート端子G1〜G128と、各サイリスタS1〜S128に対応して設けられたLED L1〜L128のゲート端子とは各々接続される。
さらに、各サイリスタS1〜S128のゲート端子G1〜G128には、ダイオードD1〜D128のカソード端子が接続されている。そして、サイリスタS1〜S127のゲート端子G1〜G127には、次段のダイオードD2〜D128のアノード端子が各々接続されている。すなわち、各ダイオードD1〜D128はゲート端子G1〜G127を挟んで直列接続されている。
ダイオードD1のアノード端子は転送電流制限抵抗R2Aおよびレベルシフト回路104を介して信号発生回路100に接続され、転送信号CK2が送信される。また、LED L1〜L128のカソード端子は、信号発生回路100に接続されて、点灯信号ΦIが送信される。
EEPROM102には、LPH14の製造時に予め算出された各LED毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、EEPROM102から濃度ムラ補正データ部112に対して、各LED毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部112は、取得した各LED毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部118−1〜118−116に出力する。
図6(基準クロック発生部116の構成を説明するブロック図)に示したように、基準クロック発生部116は、水晶発振器140、分周器1/M142、分周器1/N144、位相比較器146、および電圧制御発振器148からなるPLL回路134と、ルックアップテーブル(LUT)132とを含んで構成されている。LUT132には制御部30からの光量調節データに基づいて分周比M、Nを決定するためのテーブルが記憶されている。水晶発振器140は分周器1/N144と接続されており、所定の周波数で発振し、発振した信号を分周器1/N144へと出力する。分周器1/N144はLUT132および位相比較器146と接続されており、LUT132からの光量調節データにより決定された分周比Nに基づいて水晶発振器140で発振された信号を分周する。位相比較器146は、分周器1/M142、分周器1/N144、および電圧制御発振器148と接続されており、分周器1/M142からの出力信号と、分周器1/N144からの出力信号とを比較する。この位相比較器146による比較結果(位相差)に応じて、電圧制御発振器148に供給するコントロール電圧が制御される。電圧制御発振器148はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を256に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号(基準クロック信号)を生成して、タイミング信号発生部114とすべての点灯時間制御・駆動部118−1〜118−116とに出力する。また、電圧制御発振器148は分周器1/M142とも接続されており、電圧制御発振器148から出力されたクロック信号は、分周器1/M142にも分岐されて入力される。分周器1/M142は、LUT132からの光量調節データにより決定された分周比Mに基づいて、電圧制御発振器148からフィードバックされたクロック信号を分周する。
また、タイミング信号発生部114は、濃度ムラ補正データ部112および画像データ展開部110と接続されており、基準クロック発生部116からの基準クロック信号を基に、制御部30からのLsync信号と同期して、画像データ展開部110から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部112から各画素(各LED)に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部114は、点灯時間制御・駆動部118−1〜118−116とも接続されており、基準クロック発生部116からの基準クロック信号を基に、SLED63の点灯開始のトリガ信号TRGを出力している。
具体的には、点灯時間制御・駆動部118−1〜118−116は、図7(点灯時間制御・駆動部118の構成を説明するブロック図)に示したように、プリセッタブルデジタルワンショットマルチバイブレータ(PDOMV)160、直線性補正部162、AND回路170を含んで構成されている。AND回路170は、画像データ展開部110およびタイミング信号発生部114と接続されており、画像データ展開部110からの画像データが1(ON)のときには、タイミング信号発生部114からのトリガ信号TRGをPDOMV160に出力し、画像データが0(OFF)のときには、トリガ信号TRGを出力しないように設定されている。PDOMV160は、AND回路170、OR回路168、濃度ムラ補正データ部112、および基準クロック発生部116と接続されており、AND回路170からのトリガ信号TRGに同期して濃度ムラ補正データに応じたクロック数の点灯パルスを発生する。
点灯信号選択部169は、遅延選択レジスタ166に格納された点灯選択データに基づいて、AND回路167またはOR回路168からの出力のいずれか一方を選択する。そして、選択された点灯パルスが点灯信号ΦIとして、MOSFET172を介してSLED63へと出力される。
図8は、信号発生回路100およびレベルシフト回路104から出力される駆動信号を示すタイミングチャートである。なお、図8に示すタイミングチャートでは、すべてのLEDが光書き込みを行う(点灯する)場合について表記している。
(1)まず、制御部30から信号発生回路100にリセット信号が入力されることによって、信号発生回路100のタイミング信号発生部114では、転送信号CK1Cがハイレベル(以下、「H」と記す。)、転送信号CK1Rが「H」に設定されて、転送信号CK1が「H」に設定される。また、転送信号CK2Cがローレベル(以下、「L」と記す。)、転送信号CK2Rが「L」に設定されて、転送信号CK2が「L」に設定される。それにより、SLED63のすべてのサイリスタS1〜S128がオフの状態に設定される(図8(a))。
(2)リセット信号に続いて、制御部30から出力される水平同期信号Lsyncが「H」になり(図8(A))、SLED63の動作が開始される。そして、この水平同期信号Lsyncに同期して、図8(E)、(F)、(G)に示すように、転送信号CK2Cおよび転送信号CK2Rを「H」として、転送信号CK2を「H」とする(図8(b))。
(3)次に、図8(C)に示すように、転送信号CK1Rを「L」にする(図8(c))。
この状態においては、サイリスタS1のゲート電流が流れ始める。その際に、信号発生回路100のトライステートバッファB1Rをハイインピーダンス(Hiz)にすることで、電流の逆流防止を行う。
その後、サイリスタS1のゲート電流により、サイリスタS1がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路104のコンデンサC1に電流が流れ込むことで、転送信号CK1の電位も徐々に上昇する。
そして、サイリスタS1が完全にオンし、定常状態になると、サイリスタS1のオン状態を保持するための電流がレベルシフト回路104の抵抗R1Bに流れるが、コンデンサC1には流れない。
なお、このとき、図8(B)に示すように、信号発生回路100のトライステートバッファB1Cをハイインピーダンス(Hiz)に設定する(図8(e))。
(8)図8(E)に示すように、この状態で転送信号CK2Cを「L」にすると(図8(h))、サイリスタS2がターンオンする。
(9)そして、図8(B)、(C)に示すように、転送信号CK1C、CK1Rを同時に「H」にすると(図8(i))、サイリスタS1はターンオフし、抵抗R1を通って放電することによってゲートG1電位は除々に下降する。その際、サイリスタS2は完全にオンする。そして、サイリスタS2のオンに同期させて点灯信号ΦIを「L」/「H」することで、LED L2を点灯/非点灯させることが可能となる。なお、この場合ゲートG1の電位はすでにゲートG2の電位より低くなっているため、LED L1がオンすることはない。
そして、本実施の形態のタイミング信号発生部114は、基準クロック発生部116にて生成された基準クロックを基準として、転送信号CK1C,CK1Rおよび転送信号CK2C,CK2Rを出力する際の基準となるタイミング信号(転送クロック)のクロック周期(1クロック長)を任意に設定することができる。すなわち、後段で述べる制御部30から送信された点灯発光点個数信号Drv_Numに基づいて、タイミング信号発生部114はタイミング信号のクロック周期を設定するように構成されている。
また、その場合に、タイミング信号発生部114は、点灯発光点個数信号Drv_Numに基づいて生成されたクロック周期に対応した周期のトリガ信号TRGを生成する。それにより、サイリスタS1〜S128のサイリスタ転送周期と点灯信号ΦI1〜ΦI116の出力とを同期させることができる。
上記した図5に示したように、本実施の形態のLPH14では、信号発生回路100には116個の点灯時間制御・駆動部118−1〜118−116が配設されており、信号発生回路100からは116個の点灯信号ΦI1〜ΦI116を出力することが可能である。それにより、本実施の形態の信号発生回路100では、最大116個までの任意の個数のSLEDチップを接続することが可能なように構成されている。
この場合には、点灯時間制御・駆動部118−1〜118−58に接続されたSLEDチップ(CHIP1〜CHIP58)をそれぞれ単位ブロックとして、点灯時間制御・駆動部118−1〜118−58は点灯信号ΦI1〜ΦI58を出力する。
さらに、LED回路基板62上には、3端子レギュレータ101から各SLEDチップに電力を供給する+3.3Vの電源ライン(SUB)105および接地された電源ライン(VGA)106が配線されている。
また、制御部30は、信号発生回路100のタイミング信号発生部114に対して、上記した点灯発光点個数信号Drv_Numと水平同期信号Lsyncとを出力する。
図9に示した構成では、解像度600dpi用の58個のSLEDチップ(CHIP1〜CHIP58)が信号発生回路100の点灯時間制御・駆動部118−1〜118−58にそれぞれ接続された場合には、点灯発光点個数信号Drv_Numとして“128”を表すデータ信号、発光点総個数信号Dot_Numとして“7424”を表すデータ信号、点灯方向信号S_dircとして、すべてのSLEDチップ(CHIP1〜CHIP58)について同一の例えば図3の矢印Aの方向(図9の矢印で示した点灯方向)にLEDを順に点灯させる“1”のデータ信号、千鳥配置信号Chidoriとして、千鳥状に配置されていることを示す例えば“1”のデータ信号が出力される。
このように処理された画像データは、タイミング信号発生部114からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部118−1〜118−58に出力される。
すなわち、タイミング信号発生部114では、タイミング信号発生部114に設けられたカウンタにより、基準クロック発生部116からの基準クロックを点灯発光点個数信号Drv_Numに基づいて設定された数だけ計数し、計数された数のクロック分を1クロックとするタイミング信号が生成される。例えば点灯発光点個数信号Drv_Numが“128”を表すデータ信号である場合には、タイミング信号発生部114は、基準クロックの例えば20クロック分を1クロックとするタイミング信号を生成する。それにより、サイリスタS1〜S128が交互にオン/オフされるサイリスタ転送周期(データ転送速度)を600dpi用に設定する。
その場合に、タイミング信号発生部114は、点灯発光点個数信号Drv_Numに基づいて生成されたクロック周期に対応した周期のトリガ信号TRGを生成する。それにより、600dpiの画像データに関して、サイリスタS1〜S128のサイリスタ転送周期と点灯信号ΦI1〜ΦI58の出力とを同期させることができる。
この場合には、点灯時間制御・駆動部118−1〜118−58に接続されたSLEDチップ(CHIP1〜CHIP58)をそれぞれ単位ブロックとして、点灯時間制御・駆動部118−1〜118−58は点灯信号ΦI1〜ΦI58を出力する。
さらに、LED回路基板62上には、3端子レギュレータ101から各SLEDチップに電力を供給する+3.3Vの電源ライン(SUB)105および接地された電源ライン(VGA)106が配線されている。
図11に示したSLED63では、1SLEDチップ当たり、スイッチ素子としての256個のサイリスタS1〜S256、発光素子としての256個のLED L1〜L256、256個のダイオードD1〜D256、256個の抵抗R1〜R256が配置されている。それ以外は、図4に示したSLED63と同様の構成を有している。
また、点灯方向信号S_dircは、すべて同一の “1”のデータ信号であるので、分割された画像データをすべて、図3の矢印Aの方向(図10の矢印で示した点灯方向)にLEDが順に点灯されるのに合わせた画像データの並びとする処理を行う。さらに、千鳥配置信号Chidoriは、千鳥状に配置されていることを示す “1”のデータ信号であるので、千鳥による副走査方向の位置のズレを補正するためのフラッグデータを付加する処理を行う。
このように処理された画像データは、タイミング信号発生部114からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部118−1〜118−58に出力される。
その場合に、タイミング信号発生部114は、点灯発光点個数信号Drv_Numに基づいて生成されたクロック周期に対応した周期のトリガ信号TRGを生成する。それにより、1200dpiの画像データに関して、サイリスタS1〜S256のサイリスタ転送周期と点灯信号ΦI1〜ΦI58の出力とを同期させることができる。
この場合には、点灯時間制御・駆動部118−1〜118−116に接続された各SLEDチップ(CHIP1〜CHIP58)毎に2個の点灯信号と2組の転送信号とを送ることで点灯制御される領域をそれぞれ単位ブロックとして、点灯時間制御・駆動部118−1〜118−116は点灯信号ΦI1〜ΦI116を出力する。
さらに、LED回路基板62上には、3端子レギュレータ101から各SLEDチップに電力を供給する+3.3Vの電源ライン(SUB)105および接地された電源ライン(VGA)106が配線されている。
図13に示したSLED63では、1SLEDチップ当たり、スイッチ素子としての256個のサイリスタS1〜S256、発光素子としての256個のLED L1〜L256、256個のダイオードD1〜D256、256個の抵抗R1〜R256が配設されている。
さらに、転送信号CK1,CK2は、それぞれSLEDチップ両端部側から接続されるように構成されている。そのため、それぞれLED L1〜L128およびLED L129〜L256は、図12の矢印に示した点灯方向に順に点灯することとなる。すなわち、LED L1〜L128は、LED L1からLED L128に向けて(図12の矢印Aで示した点灯方向)順に点灯する。一方、LED L129〜L256は、LED L256からLED L129に向けて(図12の矢印Bで示した点灯方向)順に点灯する。
このように、図13に示したSLED63では、LED L1〜L128が1つの単位ブロックであり、LED L129〜L256が1つの単位ブロックである。
このように処理された画像データは、タイミング信号発生部114からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部118−1〜118−116に出力される。
その場合に、タイミング信号発生部114は、点灯発光点個数信号Drv_Numに基づいて生成されたクロック周期に対応した周期のトリガ信号TRGを生成する。それにより、1200dpiの画像データに関して、サイリスタS1〜S128およびサイリスタS256〜S129それぞれのサイリスタ転送周期と点灯信号ΦI1〜ΦI116の出力とを同期させることができる。
そのため、異なる構成のLPH14に配設する信号発生回路100を共通に用いることができるので、製造コストの低廉化を図ることが可能となる。
Claims (8)
- 列状に配置された複数の発光素子の全部または一部を単位ブロックとして、当該単位ブロック毎に当該発光素子が点灯制御される複数の発光素子部材と、
前記発光素子の点灯を制御する点灯信号を前記発光素子部材の前記単位ブロック毎に生成する点灯信号生成手段とを備え、
前記発光素子部材は、複数の前記発光素子各々に対応して当該発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子と、前記単位ブロック毎に1つずつ設けられ前記点灯信号生成手段で生成された前記点灯信号を当該発光素子に送信する信号ラインと、を有し、
前記点灯信号生成手段は、
前記単位ブロックに配置された前記発光素子の数と、複数の前記発光素子部材に配置された当該発光素子の総数とに基づいて、前記点灯信号におけるデータ転送数とデータ転送速度とを設定し、
所定数以下の任意の数の前記発光素子部材が配置可能に構成され、
配置されたすべての前記発光素子部材の前記単位ブロック毎に点灯可能状態の前記発光素子を点灯させる前記点灯信号を生成することを特徴とする露光装置。 - 前記点灯信号生成手段は、前記単位ブロックの総数に対応して、生成する前記点灯信号の数が変更されるように構成されたことを特徴とする請求項1記載の露光装置。
- 前記点灯信号生成手段は、前記単位ブロックに配置された前記発光素子の数に基づいて、前記点灯信号における当該単位ブロック毎の1ライン当たりの前記データ転送数を設定し、前記発光素子の総数に基づいて、当該点灯信号におけるすべての当該単位ブロックに送られる1ライン当たりの前記データ転送数を設定することを特徴とする請求項1記載の露光装置。
- 前記点灯信号生成手段は、設定された前記単位ブロック毎の1ライン当たりの前記データ転送数の単位で、当該単位ブロックに対する前記点灯信号の転送方向に応じてデータの並べ替えを行うことを特徴とする請求項3記載の露光装置。
- 前記点灯信号生成手段は、基準となる所定の基準クロックの数を設定することで前記データ転送速度の基準となる転送クロックの1クロック長を設定するとともに、前記単位ブロックに配置された前記発光素子の数に基づいて当該転送クロックの1クロック長の基準となる当該基準クロックの数を設定することを特徴とする請求項1記載の露光装置。
- 像保持体と、
前記像保持体を露光する露光手段と、
前記露光手段の動作を制御する制御手段とを有し、
前記露光手段は、
列状に配置された複数の発光素子の全部または一部を単位ブロックとして、当該単位ブロック毎に当該発光素子が点灯制御される複数の発光素子部材と、
前記発光素子の点灯を制御する点灯信号を前記発光素子部材の前記単位ブロック毎に生成する点灯信号生成部とを備え、
前記発光素子部材は、複数の前記発光素子各々に対応して当該発光素子各々を順次点灯可能状態に設定する複数のスイッチ素子と、前記単位ブロック毎に1つずつ設けられ前記点灯信号生成部で生成された前記点灯信号を当該発光素子に送信する信号ラインと、を有し、
前記点灯信号生成部は、
前記単位ブロックに配置された前記発光素子の数と、複数の前記発光素子部材に配置された当該発光素子の総数とに関する情報を前記制御手段から受け取り、受け取った当該情報に基づいて前記点灯信号におけるデータ転送数とデータ転送速度とを設定し、前記スイッチ素子が当該発光素子各々を順次点灯可能状態に設定したときに当該発光素子各々を点灯させる当該点灯信号を前記信号ラインにより送信し、
所定数以下の任意の数の前記発光素子部材が配置可能に構成され、
配置されたすべての前記発光素子部材の前記単位ブロック毎に点灯可能状態の前記発光素子を点灯させる前記点灯信号を生成することを特徴とする画像形成装置。 - 前記露光手段の前記点灯信号生成部は、前記単位ブロックに配置された前記発光素子の数に関する前記情報に基づいて、前記点灯信号における当該単位ブロック毎の1ライン当たりの前記データ転送数を設定し、前記発光素子の総数に関する前記情報に基づいて、当該点灯信号におけるすべての当該単位ブロックに送られる1ライン当たりの前記データ転送数を設定することを特徴とする請求項6記載の画像形成装置。
- 前記露光手段は、基準となる所定の基準クロックを発生する基準クロック発生部をさらに備え、
前記点灯信号生成部は、前記基準クロック発生部からの前記基準クロックの数を設定することで前記データ転送速度の基準となる転送クロックの1クロック長を設定するとともに、前記発光素子部材の前記単位ブロックに配置された前記発光素子の数に基づいて当該転送クロックの1クロック長の基準となる当該基準クロックの数を設定することを特徴とする請求項6記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006288765A JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006288765A JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008105221A JP2008105221A (ja) | 2008-05-08 |
JP5343311B2 true JP5343311B2 (ja) | 2013-11-13 |
Family
ID=39438996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006288765A Active JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343311B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6672937B2 (ja) * | 2016-03-24 | 2020-03-25 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2938876B2 (ja) * | 1988-03-09 | 1999-08-25 | キヤノン株式会社 | 画像記録方法および装置 |
JPH05151404A (ja) * | 1991-09-19 | 1993-06-18 | Canon Inc | 記録装置及び前記記録装置を制御する記録制御装置 |
JPH05138933A (ja) * | 1991-11-22 | 1993-06-08 | Fuji Xerox Co Ltd | 画像記録方法および装置 |
JP3294249B2 (ja) * | 1994-10-28 | 2002-06-24 | セイコーエプソン株式会社 | 画像処理装置 |
JP3975613B2 (ja) * | 1999-06-08 | 2007-09-12 | 富士ゼロックス株式会社 | 端面発光サイリスタおよび自己走査型発光装置 |
JPH11268333A (ja) * | 1998-03-19 | 1999-10-05 | Sanyo Electric Co Ltd | 光プリントヘッド |
JP4345173B2 (ja) * | 2000-01-31 | 2009-10-14 | 富士ゼロックス株式会社 | 発光サイリスタアレイの駆動回路 |
JP2001315378A (ja) * | 2000-05-08 | 2001-11-13 | Fujitsu Ltd | 表示データ変換装置及びこれを使用したledヘッド装置 |
JP4538896B2 (ja) * | 2000-05-24 | 2010-09-08 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
JP3937086B2 (ja) * | 2000-12-28 | 2007-06-27 | 富士ゼロックス株式会社 | データ列変換回路及びそれを用いたプリンタ |
JP4244672B2 (ja) * | 2003-03-24 | 2009-03-25 | 富士ゼロックス株式会社 | 発光素子アレイチップ |
JP4462020B2 (ja) * | 2004-11-25 | 2010-05-12 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイおよび光書込みヘッドの検査方法 |
JP2006256050A (ja) * | 2005-03-16 | 2006-09-28 | Fuji Xerox Co Ltd | 画像形成装置及び画像形成装置用補正方法 |
-
2006
- 2006-10-24 JP JP2006288765A patent/JP5343311B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008105221A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100863530B1 (ko) | 노광 장치, 노광 시스템 및 화상 형성 장치 | |
JP2007125785A (ja) | プリントヘッド、プリントヘッドの点灯制御装置、画像形成装置 | |
JP5493386B2 (ja) | 露光装置、画像形成装置、露光制御プログラム | |
JP2007145001A (ja) | プリントヘッドおよびプリントヘッドにおける副走査方向ずれ補正値の設定方法 | |
JP5135878B2 (ja) | 画像形成装置および露光装置 | |
JP5034209B2 (ja) | プリントヘッドおよび画像形成装置 | |
JP4816006B2 (ja) | プリントヘッドおよび画像形成装置 | |
JP2006088588A (ja) | 画像形成装置、プリントヘッドの点灯制御装置、プリントヘッド | |
JP2007098772A (ja) | ドライバおよび画像形成装置 | |
JP5109325B2 (ja) | 露光装置および画像形成装置 | |
JP5114953B2 (ja) | 露光装置および画像形成装置 | |
JP5343311B2 (ja) | 露光装置および画像形成装置 | |
JP2005059356A (ja) | 発光装置および画像形成装置 | |
JP5315618B2 (ja) | 記録装置の発光量調整装置、記録装置の発光量調整方法 | |
JP2007098767A (ja) | プリントヘッド | |
JP2013052650A (ja) | 露光装置、画像形成装置、及びプログラム | |
JP2009023145A (ja) | 画像形成装置および露光装置 | |
JP4797554B2 (ja) | プリントヘッドおよび画像形成装置 | |
US8022974B2 (en) | Exposure device, image forming apparatus and computer readable medium storing program for exposure control | |
JP4548064B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
US11775789B2 (en) | Image forming apparatus | |
JP4548054B2 (ja) | 発光装置、画像形成装置、および濃度むら補正方法 | |
JP4802657B2 (ja) | プリントヘッドおよび画像形成装置 | |
JP2008268812A (ja) | 画像形成装置および制御装置 | |
JP2000211185A (ja) | 光走査装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5343311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |