JP2008105221A - 露光装置および画像形成装置 - Google Patents
露光装置および画像形成装置 Download PDFInfo
- Publication number
- JP2008105221A JP2008105221A JP2006288765A JP2006288765A JP2008105221A JP 2008105221 A JP2008105221 A JP 2008105221A JP 2006288765 A JP2006288765 A JP 2006288765A JP 2006288765 A JP2006288765 A JP 2006288765A JP 2008105221 A JP2008105221 A JP 2008105221A
- Authority
- JP
- Japan
- Prior art keywords
- lighting
- unit
- signal
- light emitting
- lighting signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】構成の異なる発光素子アレイに適用可能な点灯信号生成回路を提供する。
【解決手段】ＳＬＥＤチップに配置された複数のＬＥＤの全部または一部を単位ブロックとして、ＬＥＤの点灯を制御する点灯信号をＳＬＥＤチップの単位ブロック毎に生成する信号発生回路１００を備え、信号発生回路１００は、単位ブロックに配置されたＬＥＤの数と、すべてのＳＬＥＤチップに配置されたＬＥＤの総数とに基づいて、点灯信号におけるデータ転送数とデータ転送速度とを設定する。
【選択図】図５
【解決手段】ＳＬＥＤチップに配置された複数のＬＥＤの全部または一部を単位ブロックとして、ＬＥＤの点灯を制御する点灯信号をＳＬＥＤチップの単位ブロック毎に生成する信号発生回路１００を備え、信号発生回路１００は、単位ブロックに配置されたＬＥＤの数と、すべてのＳＬＥＤチップに配置されたＬＥＤの総数とに基づいて、点灯信号におけるデータ転送数とデータ転送速度とを設定する。
【選択図】図５
Description
本発明は、プリンタや複写機等の画像形成装置において光書き込みを行なう露光装置等に関する。
電子写真方式を用いたプリンタや複写機等の画像形成装置では、感光体ドラム等の像保持体上を露光する露光装置として、ＬＥＤ等の発光素子をライン状に配列した発光素子アレイを用いたものが提案されている。
このような露光装置では、例えば複数の発光素子アレイと発光素子アレイを駆動する駆動回路とが回路基板上に一体的に配置され、各発光素子アレイは、回路基板上に形成された配線パターンやボンディングワイヤによって接続された駆動回路からの駆動信号を受けて点灯制御されるように構成されている（例えば、特許文献１参照）。
このような露光装置では、例えば複数の発光素子アレイと発光素子アレイを駆動する駆動回路とが回路基板上に一体的に配置され、各発光素子アレイは、回路基板上に形成された配線パターンやボンディングワイヤによって接続された駆動回路からの駆動信号を受けて点灯制御されるように構成されている（例えば、特許文献１参照）。
ここで、一般に、例えば発光素子の配置密度（解像度）や配置総個数等といった構成の異なる発光素子アレイを露光装置に用いる場合には、発光素子を点灯制御する点灯信号を生成する点灯信号生成回路を、発光素子アレイそれぞれの構成に対応させて設計する必要がある。そのため、点灯信号生成回路を共通化することができず、露光装置の製造コストを低廉化することが難しいという問題があった。
そこで本発明は、以上のような技術的課題を解決するためになされたものであり、その目的とするところは、構成の異なる発光素子アレイに適用可能な点灯信号生成回路を提供することにある。
かかる目的のもと、本発明の露光装置は、列状に配置された複数の発光素子の全部または一部を単位ブロックとして、単位ブロック毎に発光素子が点灯制御される複数の発光素子部材と、発光素子の点灯を制御する点灯信号を発光素子部材の単位ブロック毎に生成する点灯信号生成手段とを備え、点灯信号生成手段は、単位ブロックに配置された発光素子の数と、複数の発光素子部材に配置された発光素子の総数とに基づいて、点灯信号におけるデータ転送数とデータ転送速度とを設定することを特徴としている。
ここで、点灯信号生成手段は、単位ブロックの総数に対応して、生成する点灯信号の数が変更されるように構成されたことを特徴とすることができる。また、点灯信号生成手段は、単位ブロックに配置された発光素子の数に基づいて、点灯信号における単位ブロック毎の１ライン当たりのデータ転送数を設定し、発光素子の総数に基づいて、点灯信号におけるすべての単位ブロックに送られる１ライン当たりのデータ転送数を設定することを特徴とすることができる。その際に、点灯信号生成手段は、設定された単位ブロック毎の１ライン当たりのデータ転送数の単位で、単位ブロックに対する点灯信号の転送方向に応じてデータの並べ替えを行うことを特徴とすることができる。
また、点灯信号生成手段は、基準となる所定の基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの１クロック長を設定するとともに、単位ブロックに配置された発光素子の数に基づいて転送クロックの１クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
また、点灯信号生成手段は、基準となる所定の基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの１クロック長を設定するとともに、単位ブロックに配置された発光素子の数に基づいて転送クロックの１クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
また、本発明を画像形成装置として捉え、本発明の画像形成装置は、像保持体と、像保持体を露光する露光手段と、露光手段の動作を制御する制御手段とを有し、露光手段は、列状に配置された複数の発光素子の全部または一部を単位ブロックとして、単位ブロック毎に発光素子が点灯制御される複数の発光素子部材と、発光素子の点灯を制御する点灯信号を発光素子部材の単位ブロック毎に生成する点灯信号生成部とを備え、点灯信号生成部は、単位ブロックに配置された発光素子の数と、複数の発光素子部材に配置された発光素子の総数とに関する情報を制御手段から受け取り、受け取った情報に基づいて点灯信号におけるデータ転送数とデータ転送速度とを設定することを特徴としている。
ここで、露光手段は、所定数以下の任意の数の発光素子部材が配置可能に構成され、点灯信号生成部は、配置されたすべての発光素子部材の単位ブロックの総数に対応した数の点灯信号を生成することを特徴とすることができる。また、露光手段の点灯信号生成部は、単位ブロックに配置された発光素子の数に関する情報に基づいて、点灯信号における単位ブロック毎の１ライン当たりのデータ転送数を設定し、発光素子の総数に関する情報に基づいて、点灯信号におけるすべての単位ブロックに送られる１ライン当たりのデータ転送数を設定することを特徴とすることができる。
さらに、露光手段は、基準となる所定の基準クロックを発生する基準クロック発生部をさらに備え、点灯信号生成部は、基準クロック発生部からの基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの１クロック長を設定するとともに、発光素子部材の単位ブロックに配置された発光素子の数に基づいて転送クロックの１クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
さらに、露光手段は、基準となる所定の基準クロックを発生する基準クロック発生部をさらに備え、点灯信号生成部は、基準クロック発生部からの基準クロックの数を設定することでデータ転送速度の基準となる転送クロックの１クロック長を設定するとともに、発光素子部材の単位ブロックに配置された発光素子の数に基づいて転送クロックの１クロック長の基準となる基準クロックの数を設定することを特徴とすることができる。
本発明の請求項１によれば、点灯信号発生手段を構成の異なる発光素子アレイに共通に適用することが可能となる。
また、本発明の請求項２によれば、配置される発光素子部材の数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項３によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項２によれば、配置される発光素子部材の数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項３によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項４によれば、配置される発光素子部材における発光素子の点灯方向が異なる場合にも点灯信号発生手段を共通に適用することができる。
また、本発明の請求項５によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項５によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
本発明の請求項６によれば、点灯信号発生手段を構成の異なる発光素子アレイに共通に適用することが可能となる。
また、本発明の請求項７によれば、配置される発光素子部材の数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項８によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項９によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項７によれば、配置される発光素子部材の数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項８によれば、配置される発光素子部材における発光素子の配置密度や配置総数が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
また、本発明の請求項９によれば、配置される発光素子部材における発光素子の配置密度が異なる場合にも点灯信号発生手段を共通に適用することが可能となる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部１０、画像形成装置の動作を制御する制御手段の一例としての制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。
図１は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部１０、画像形成装置の動作を制御する制御手段の一例としての制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ（以下、総称して単に「画像形成ユニット１１」とも記す）を備えている。各画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体としての感光体ドラム１２、感光体ドラム１２の表面を所定電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を画像データに基づいて露光する露光装置（露光手段）の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するクリーナ１６を備えている。
ここで、各画像形成ユニット１１は、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
ここで、各画像形成ユニット１１は、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２にて形成された各色のトナー像が多重転写される中間転写ベルト２１、各画像形成ユニット１１の各色トナー像を中間転写ベルト２１に順次転写（一次転写）させる一次転写ロール２２、中間転写ベルト２１上に転写された重畳トナー像を記録材（記録紙）である用紙Ｐに一括転写（二次転写）させる二次転写ロール２３、二次転写された画像を用紙Ｐ上に定着させる定着器２５を備えている。
本実施の形態の画像形成装置では、画像形成プロセス部１０は、制御部３０から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、ＰＣ２や画像読取装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インターフェースを介して各画像形成ユニット１１に供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から得られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエロー（Ｙ）のトナー像が形成される。同様に、画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色トナー像が形成される。
各画像形成ユニット１１で形成された各色トナー像は、図１の矢印方向に移動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引され、中間転写ベルト２１上に重畳されたトナー像が形成される。重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域（二次転写部）に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部（不図示）に搬送される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部（不図示）に搬送される。
図２は、露光装置であるＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。図２において、ＬＰＨ１４は、支持体としてのハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ（ＳＬＥＤ）６３、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する信号発生回路１００（後段の図３参照）等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させる光学部材であるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダー６５、ハウジング６１をロッドレンズアレイ６４方向に加圧する板バネ６６を備えている。
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダー６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダー６５はＳＬＥＤ６３を密閉するように構成されている。それにより、ＳＬＥＤ６３に外部からゴミが付着することを防いでいる。一方、板バネ６６は、ＳＬＥＤ６３およびロッドレンズアレイ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に加圧している。
このように構成されたＬＰＨ１４は、調整ネジ（図示せず）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置(焦点面)が感光体ドラム１２表面上に位置するように調整されている。
このように構成されたＬＰＨ１４は、調整ネジ（図示せず）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置(焦点面)が感光体ドラム１２表面上に位置するように調整されている。
ＬＥＤ回路基板６２には、図３（ＬＥＤ回路基板６２の平面図）に示したように、例えば発生素子部材の一例としてのＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良くライン状に配置されている。この場合、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）に配置された発光素子（ＬＥＤ）の配列（ＬＥＤアレイ）の端部境界において、各ＬＥＤアレイがＳＬＥＤチップ同士の連結部で連続的に配列されるように、ＳＬＥＤチップは交互に千鳥状に配置されている。
また、ＬＥＤ回路基板６２には、ＳＬＥＤ６３を駆動する信号（点灯信号）を生成する点灯信号生成手段（点灯信号生成部）の一例としての信号発生回路１００およびレベルシフト回路１０４、電源電圧を出力する３端子レギュレータ１０１、ＳＬＥＤ６３の光量補正データ等を記憶するＥＥＰＲＯＭ１０２、制御部３０および画像処理部４０との間で信号の送受信を行うハーネス１０３が備えられている。
また、ＬＥＤ回路基板６２には、ＳＬＥＤ６３を駆動する信号（点灯信号）を生成する点灯信号生成手段（点灯信号生成部）の一例としての信号発生回路１００およびレベルシフト回路１０４、電源電圧を出力する３端子レギュレータ１０１、ＳＬＥＤ６３の光量補正データ等を記憶するＥＥＰＲＯＭ１０２、制御部３０および画像処理部４０との間で信号の送受信を行うハーネス１０３が備えられている。
次に、ＬＥＤ回路基板６２に設けられたＳＬＥＤ６３について説明する。図４は、ＳＬＥＤ６３の回路構成の一例を説明する図である。図４に示したＳＬＥＤ６３は、一例として解像度（発光素子の配置密度）６００ｄｐｉ（dot per inch）用のＳＬＥＤチップを示しており、１ＳＬＥＤチップ当たり１２８個の発光点（ＬＥＤ）が配置されている。
本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号発生回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号発生回路１００の出力端子に接続されている。そして、信号発生回路１００から出力される転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃに基づいて、転送信号ＣＫ１および転送信号ＣＫ２をＳＬＥＤ６３に出力するように構成されている。
なお、本実施の形態のＳＬＥＤ６３には、５８個のＳＬＥＤチップが直列に配列されているが、図４では、１つのＳＬＥＤチップとそれに接続される信号ラインだけを示している。そして、以下の説明では、便宜上ＳＬＥＤチップをＳＬＥＤ６３と称することとする。
本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号発生回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号発生回路１００の出力端子に接続されている。そして、信号発生回路１００から出力される転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃに基づいて、転送信号ＣＫ１および転送信号ＣＫ２をＳＬＥＤ６３に出力するように構成されている。
なお、本実施の形態のＳＬＥＤ６３には、５８個のＳＬＥＤチップが直列に配列されているが、図４では、１つのＳＬＥＤチップとそれに接続される信号ラインだけを示している。そして、以下の説明では、便宜上ＳＬＥＤチップをＳＬＥＤ６３と称することとする。
図４に示した本実施の形態のＳＬＥＤ６３は、スイッチ素子としての１２８個のサイリスタＳ１〜Ｓ１２８、発光素子としての１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号ラインΦ１、Φ２に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａで構成されている。
なお、ここでは、ＬＥＤ Ｌ１〜Ｌ１２８への電流の供給を制御するサイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とで主に構成される部分を転送部と呼ぶ。
なお、ここでは、ＬＥＤ Ｌ１〜Ｌ１２８への電流の供給を制御するサイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とで主に構成される部分を転送部と呼ぶ。
図４に示したＳＬＥＤ６３では、各サイリスタＳ１〜Ｓ１２８のアノード端子（入力端）Ａ１〜Ａ１２８は電源ライン（ＳＵＢ）１０５に接続されている。この電源ライン（ＳＵＢ）１０５には電源電圧ＶＤＤ（ＶＤＤ＝＋３．３Ｖ）が供給される。
奇数番目のサイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、信号発生回路１００およびレベルシフト回路１０４からの転送信号ＣＫ１が転送電流制限抵抗Ｒ１Ａを介して送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、信号発生回路１００およびレベルシフト回路１０４からの転送信号ＣＫ２が転送電流制限抵抗Ｒ２Ａを介して送信される。
奇数番目のサイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、信号発生回路１００およびレベルシフト回路１０４からの転送信号ＣＫ１が転送電流制限抵抗Ｒ１Ａを介して送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、信号発生回路１００およびレベルシフト回路１０４からの転送信号ＣＫ２が転送電流制限抵抗Ｒ２Ａを介して送信される。
一方、各サイリスタＳ１〜Ｓ１２８のゲート端子（制御端）Ｇ１〜Ｇ１２８は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン（ＶＧＡ）１０６に各々接続されている。なお、電源ライン（ＶＧＡ）１０６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
ダイオードＤ１のアノード端子は転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路１０４を介して信号発生回路１００に接続され、転送信号ＣＫ２が送信される。また、ＬＥＤ Ｌ１〜Ｌ１２８のカソード端子は、信号発生回路１００に接続されて、点灯信号ΦＩが送信される。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
ダイオードＤ１のアノード端子は転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路１０４を介して信号発生回路１００に接続され、転送信号ＣＫ２が送信される。また、ＬＥＤ Ｌ１〜Ｌ１２８のカソード端子は、信号発生回路１００に接続されて、点灯信号ΦＩが送信される。
さらには、ＳＬＥＤ６３には、転送部においてサイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８を覆うように遮光マスク５０を配置している。これは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタＳ１〜Ｓ１２８や、電流が流れている状態におけるダイオードＤ１〜Ｄ１２８からの発光を遮断し、不要光が感光体ドラム１２を露光することを抑制するために設けられている。
引き続いて、ＬＥＤ回路基板６２に設けられた信号発生回路１００について説明する。図５は、信号発生回路１００の構成を示すブロック図である。信号発生回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、点灯時間制御・駆動部１１８（１１８−１〜１１８−１１６）により主要部が構成されている。
画像データ展開部１１０には、画像処理部４０から画像データがシリアルに送信される。そして画像データ展開部１１０は、点灯時間制御・駆動部１１８から出力される点灯信号ΦＩにより点灯されるＬＥＤの数、ＬＰＨ１４に配置されたすべてのＳＬＥＤ６３に配列されたＬＥＤの総個数、ＳＬＥＤ６３にてＬＥＤを順次点灯させる順番（方向）等の要素に対応させて、送信された画像データを例えば１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目といったように、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に送信するだけの画像データに分割する等の処理を行う。そして、画像データ展開部１１０は点灯時間制御・駆動部１１８−１〜１１８−１１６と接続されており、分割した画像データを点灯時間制御・駆動部１１８−１〜１１８−１１６の一部または全部に出力する。
濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内の各ＬＥＤ毎の出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶されている。そして、タイミング信号発生部１１４からのデータ読み出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８−１〜１１８−１１６に出力する。この濃度ムラ補正データは、各ＬＥＤ毎に設定されたデータであり、例えば８ビット（０〜２５５）のデータとして形成される。
ＥＥＰＲＯＭ１０２には、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤ毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−１〜１１８−１１６に出力する。
ＥＥＰＲＯＭ１０２には、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤ毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−１〜１１８−１１６に出力する。
基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−１１６と接続されている。
図６（基準クロック発生部１１６の構成を説明するブロック図）に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ回路１３４と、ルックアップテーブル（ＬＵＴ）１３２とを含んで構成されている。ＬＵＴ１３２には制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、所定の周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号（基準クロック信号）を生成して、タイミング信号発生部１１４とすべての点灯時間制御・駆動部１１８−１〜１１８−１１６とに出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。
図６（基準クロック発生部１１６の構成を説明するブロック図）に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ回路１３４と、ルックアップテーブル（ＬＵＴ）１３２とを含んで構成されている。ＬＵＴ１３２には制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、所定の周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号（基準クロック信号）を生成して、タイミング信号発生部１１４とすべての点灯時間制御・駆動部１１８−１〜１１８−１１６とに出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。
タイミング信号発生部１１４は、制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを生成する。転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＳＬＥＤ６３に出力される。なお、図５では、タイミング信号発生部１１４は、１組の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力するように記載しているが、実際には複数組（例えば、６組）の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力する。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−１１６とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＳＬＥＤ６３の点灯開始のトリガ信号ＴＲＧを出力している。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−１１６とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＳＬＥＤ６３の点灯開始のトリガ信号ＴＲＧを出力している。
点灯時間制御・駆動部１１８−１〜１１８−１１６は、各画素（各ＬＥＤ）の点灯時間を濃度ムラ補正データに基づいて補正し、ＳＬＥＤ６３の各画素を点灯するための点灯信号ΦＩ（ΦＩ１〜ΦＩ１１６）を生成する。
具体的には、点灯時間制御・駆動部１１８−１〜１１８−１１６は、図７（点灯時間制御・駆動部１１８の構成を説明するブロック図）に示したように、プリセッタブルデジタルワンショットマルチバイブレータ（ＰＤＯＭＶ）１６０、直線性補正部１６２、ＡＮＤ回路１７０を含んで構成されている。ＡＮＤ回路１７０は、画像データ展開部１１０およびタイミング信号発生部１１４と接続されており、画像データ展開部１１０からの画像データが１（ＯＮ）のときには、タイミング信号発生部１１４からのトリガ信号ＴＲＧをＰＤＯＭＶ１６０に出力し、画像データが０（ＯＦＦ）のときには、トリガ信号ＴＲＧを出力しないように設定されている。ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０、ＯＲ回路１６８、濃度ムラ補正データ部１１２、および基準クロック発生部１１６と接続されており、ＡＮＤ回路１７０からのトリガ信号ＴＲＧに同期して濃度ムラ補正データに応じたクロック数の点灯パルスを発生する。
具体的には、点灯時間制御・駆動部１１８−１〜１１８−１１６は、図７（点灯時間制御・駆動部１１８の構成を説明するブロック図）に示したように、プリセッタブルデジタルワンショットマルチバイブレータ（ＰＤＯＭＶ）１６０、直線性補正部１６２、ＡＮＤ回路１７０を含んで構成されている。ＡＮＤ回路１７０は、画像データ展開部１１０およびタイミング信号発生部１１４と接続されており、画像データ展開部１１０からの画像データが１（ＯＮ）のときには、タイミング信号発生部１１４からのトリガ信号ＴＲＧをＰＤＯＭＶ１６０に出力し、画像データが０（ＯＦＦ）のときには、トリガ信号ＴＲＧを出力しないように設定されている。ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０、ＯＲ回路１６８、濃度ムラ補正データ部１１２、および基準クロック発生部１１６と接続されており、ＡＮＤ回路１７０からのトリガ信号ＴＲＧに同期して濃度ムラ補正データに応じたクロック数の点灯パルスを発生する。
直線性補正部１６２は、ＳＬＥＤ６３内の各ＬＥＤでの発光開始時間のバラツキを補正するために、ＰＤＯＭＶ１６０からの点灯パルス信号を補正して出力する。具体的には、直線性補正部１６２は、複数の遅延回路１６４（本実施の形態では、１６４−０〜１６４−７の８個）、遅延選択レジスタ１６６、遅延信号選択部１６５、ＡＮＤ回路１６７、ＯＲ回路１６８、点灯信号選択部１６９を含んで構成されている。遅延回路１６４−０〜１６４−７は、ＰＤＯＭＶ１６０と接続されており、各々がＰＤＯＭＶ１６０からの点灯パルス信号を遅延させるための異なる時間が設定されている。遅延選択レジスタ１６６は遅延信号選択部１６５および点灯信号選択部１６９と接続されており、遅延選択レジスタ１６６には、ＳＬＥＤ６３内の各ＬＥＤ各々の遅延選択データ、および点灯信号選択データが格納されている。各ＬＥＤ各々の遅延選択データおよび点灯信号選択データは予め計測され、ＥＥＰＲＯＭ１０２に格納されている。ＥＥＰＲＯＭ１０２に格納された遅延選択データおよび点灯信号選択データは、マシン電源投入時に遅延選択レジスタ１６６にダウンロードされる。なお、格納手段としてフラッシュＲＯＭを用いることもでき、その場合には、フラッシュＲＯＭ自体を遅延選択レジスタ１６６として機能させることができる。
遅延信号選択部１６５は、ＡＮＤ回路１６７およびＯＲ回路１６８と接続されており、遅延選択レジスタ１６６に格納された遅延選択データに基づいて、遅延回路１６４−０〜１６４−７からの出力のいずれか１つを選択する。ＡＮＤ回路１６７は、ＰＤＯＭＶ１６０からの点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号の論理積、すなわち、遅延前の点灯パルス信号と遅延後の点灯パルス信号の両方が点灯状態であれば点灯パルスを出力する。ＯＲ回路１６８は、ＰＤＯＭＶ１６０からの点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号の論理和、すなわち、遅延前の点灯パルス信号と遅延後の点灯パルス信号の少なくとも一方が点灯状態であれば点灯パルスを出力する。
点灯信号選択部１６９は、遅延選択レジスタ１６６に格納された点灯選択データに基づいて、ＡＮＤ回路１６７またはＯＲ回路１６８からの出力のいずれか一方を選択する。そして、選択された点灯パルスが点灯信号ΦＩとして、ＭＯＳＦＥＴ１７２を介してＳＬＥＤ６３へと出力される。
点灯信号選択部１６９は、遅延選択レジスタ１６６に格納された点灯選択データに基づいて、ＡＮＤ回路１６７またはＯＲ回路１６８からの出力のいずれか一方を選択する。そして、選択された点灯パルスが点灯信号ΦＩとして、ＭＯＳＦＥＴ１７２を介してＳＬＥＤ６３へと出力される。
また、図５に示したように、ＳＬＥＤ６３には３端子レギュレータ１０１が接続され、ＳＬＥＤ６３に対して３端子レギュレータ１０１から安定した電源電圧ＶＤＤ＝＋３．３Ｖが供給されている。
次に、信号発生回路１００およびレベルシフト回路１０４から出力されるＳＬＥＤ６３を駆動する信号（駆動信号）について説明する。
図８は、信号発生回路１００およびレベルシフト回路１０４から出力される駆動信号を示すタイミングチャートである。なお、図８に示すタイミングチャートでは、すべてのＬＥＤが光書き込みを行う（点灯する）場合について表記している。
（１）まず、制御部３０から信号発生回路１００にリセット信号が入力されることによって、信号発生回路１００のタイミング信号発生部１１４では、転送信号ＣＫ１Ｃがハイレベル（以下、「Ｈ」と記す。）、転送信号ＣＫ１Ｒが「Ｈ」に設定されて、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ＣＫ２Ｃがローレベル（以下、「Ｌ」と記す。）、転送信号ＣＫ２Ｒが「Ｌ」に設定されて、転送信号ＣＫ２が「Ｌ」に設定される。それにより、ＳＬＥＤ６３のすべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される（図８（ａ））。
（２）リセット信号に続いて、制御部３０から出力される水平同期信号Ｌｓｙｎｃが「Ｈ」になり（図８（Ａ））、ＳＬＥＤ６３の動作が開始される。そして、この水平同期信号Ｌｓｙｎｃに同期して、図８（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図８（ｂ））。
（３）次に、図８（Ｃ）に示すように、転送信号ＣＫ１Ｒを「Ｌ」にする（図８（ｃ））。
図８は、信号発生回路１００およびレベルシフト回路１０４から出力される駆動信号を示すタイミングチャートである。なお、図８に示すタイミングチャートでは、すべてのＬＥＤが光書き込みを行う（点灯する）場合について表記している。
（１）まず、制御部３０から信号発生回路１００にリセット信号が入力されることによって、信号発生回路１００のタイミング信号発生部１１４では、転送信号ＣＫ１Ｃがハイレベル（以下、「Ｈ」と記す。）、転送信号ＣＫ１Ｒが「Ｈ」に設定されて、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ＣＫ２Ｃがローレベル（以下、「Ｌ」と記す。）、転送信号ＣＫ２Ｒが「Ｌ」に設定されて、転送信号ＣＫ２が「Ｌ」に設定される。それにより、ＳＬＥＤ６３のすべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される（図８（ａ））。
（２）リセット信号に続いて、制御部３０から出力される水平同期信号Ｌｓｙｎｃが「Ｈ」になり（図８（Ａ））、ＳＬＥＤ６３の動作が開始される。そして、この水平同期信号Ｌｓｙｎｃに同期して、図８（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図８（ｂ））。
（３）次に、図８（Ｃ）に示すように、転送信号ＣＫ１Ｒを「Ｌ」にする（図８（ｃ））。
（４）これに続いて、図８（Ｂ）に示すように、転送信号ＣＫ１Ｃを「Ｌ」にする（図８（ｄ））。
この状態においては、サイリスタＳ１のゲート電流が流れ始める。その際に、信号発生回路１００のトライステートバッファＢ１Ｒをハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
この状態においては、サイリスタＳ１のゲート電流が流れ始める。その際に、信号発生回路１００のトライステートバッファＢ１Ｒをハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
（５）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路１００のトライステートバッファＢ１Ｒを「Ｌ」にする（図８（ｅ））。そうすると、ゲートＧ１電位が上昇することによって信号ラインΦ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１が完全にオンし、定常状態になると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図８（Ｂ）に示すように、信号発生回路１００のトライステートバッファＢ１Ｃをハイインピーダンス（Ｈｉｚ）に設定する（図８（ｅ））。
そして、サイリスタＳ１が完全にオンし、定常状態になると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図８（Ｂ）に示すように、信号発生回路１００のトライステートバッファＢ１Ｃをハイインピーダンス（Ｈｉｚ）に設定する（図８（ｅ））。
（６）サイリスタＳ１が完全にオンした状態で、図８（Ｈ）に示すように、点灯信号ΦＩを「Ｌ」にする（図８（ｆ））。このとき、ゲートＧ１電位＞ゲートＧ２電位であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号ラインΦ１の電位が上昇するため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤ Ｌ１のみがオン（点灯）することになる。
（７）次に、図８（Ｆ）に示すように、転送信号ＣＫ２Ｒを「Ｌ」にすると（図８（ｇ））、図８（ｃ）の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
（８）図８（Ｅ）に示すように、この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図８（ｈ））、サイリスタＳ２がターンオンする。
（９）そして、図８（Ｂ）、（Ｃ）に示すように、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図８（ｉ））、サイリスタＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタＳ２は完全にオンする。そして、サイリスタＳ２のオンに同期させて点灯信号ΦＩを「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
（８）図８（Ｅ）に示すように、この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図８（ｈ））、サイリスタＳ２がターンオンする。
（９）そして、図８（Ｂ）、（Ｃ）に示すように、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図８（ｉ））、サイリスタＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタＳ２は完全にオンする。そして、サイリスタＳ２のオンに同期させて点灯信号ΦＩを「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
このように、本実施の形態の信号発生回路１００においては、タイミング信号発生部１１４は、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒをそれぞれ所定のタイミングで「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定する。それにより、レベルシフト回路１０４からの転送信号ＣＫ１の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７を順次オフ→オン→オフに動作させる。また、転送信号ＣＫ１に交互して、レベルシフト回路１０４からの転送信号ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８を順次オフ→オン→オフに動作させる。それにより、サイリスタＳ１〜Ｓ１２８をＳ１→Ｓ２→、…、→Ｓ１２７→Ｓ１２８の順番で順次オフ→オン→オフの動作をさせ、それに同期させて、点灯時間制御・駆動部１１８−１〜１１８−１１６から点灯信号ΦＩ１〜ΦＩ５８を出力することで、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させている。
ここで、本実施の形態のタイミング信号発生部１１４では、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒは、基準クロック発生部１１６にて生成された基準クロックを基準としたタイミング信号に基づいて出力される。また、点灯時間制御・駆動部１１８−１〜１１８−１１６では、点灯信号ΦＩ１〜ΦＩ１１６は、基準クロック発生部１１６にて生成された基準クロックを基にタイミング信号発生部１１４が生成するトリガ信号ＴＲＧに同期して出力される。
そして、本実施の形態のタイミング信号発生部１１４は、基準クロック発生部１１６にて生成された基準クロックを基準として、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒを出力する際の基準となるタイミング信号（転送クロック）のクロック周期（１クロック長）を任意に設定することができる。すなわち、後段で述べる制御部３０から送信された点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて、タイミング信号発生部１１４はタイミング信号のクロック周期を設定するように構成されている。
そして、本実施の形態のタイミング信号発生部１１４は、基準クロック発生部１１６にて生成された基準クロックを基準として、転送信号ＣＫ１Ｃ,ＣＫ１Ｒおよび転送信号ＣＫ２Ｃ,ＣＫ２Ｒを出力する際の基準となるタイミング信号（転送クロック）のクロック周期（１クロック長）を任意に設定することができる。すなわち、後段で述べる制御部３０から送信された点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて、タイミング信号発生部１１４はタイミング信号のクロック周期を設定するように構成されている。
具体的には、タイミング信号発生部１１４にはカウンタが設けられており、タイミング信号発生部１１４は、このカウンタにより基準クロック発生部１１６からの基準クロックを点灯発光点個数信号Ｄｒｖ_Ｎｕｍにて指定された数だけ計数し、計数された数のクロック分を１クロックとするタイミング信号を生成する。例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍにて指定された数が１６であれば、基準クロックの１６クロック分を１クロックとするタイミング信号を生成する。また、同様に、例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍにて指定された数が２０であれば、基準クロックの２０クロック分を１クロックとするタイミング信号を生成する。
それにより、本実施の形態の信号発生回路１００では、サイリスタＳ１〜Ｓ１２８が交互にオン／オフする周期（＝図８に示したサイリスタＳ１〜Ｓ１２８のオン時間）、すなわちサイリスタ転送周期を任意に設定することができる。
また、その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、サイリスタＳ１〜Ｓ１２８のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ１１６の出力とを同期させることができる。
また、その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、サイリスタＳ１〜Ｓ１２８のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ１１６の出力とを同期させることができる。
続いて、本実施の形態のＬＰＨ１４における点灯時間制御・駆動部１１８−１〜１１８−１１６とＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）との接続について説明する。
上記した図５に示したように、本実施の形態のＬＰＨ１４では、信号発生回路１００には１１６個の点灯時間制御・駆動部１１８−１〜１１８−１１６が配設されており、信号発生回路１００からは１１６個の点灯信号ΦＩ１〜ΦＩ１１６を出力することが可能である。それにより、本実施の形態の信号発生回路１００では、最大１１６個までの任意の個数のＳＬＥＤチップを接続することが可能なように構成されている。
上記した図５に示したように、本実施の形態のＬＰＨ１４では、信号発生回路１００には１１６個の点灯時間制御・駆動部１１８−１〜１１８−１１６が配設されており、信号発生回路１００からは１１６個の点灯信号ΦＩ１〜ΦＩ１１６を出力することが可能である。それにより、本実施の形態の信号発生回路１００では、最大１１６個までの任意の個数のＳＬＥＤチップを接続することが可能なように構成されている。
まず、本実施の形態の信号発生回路１００に解像度６００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を接続する構成について説明する。図９は、図４に示した解像度６００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を信号発生回路１００と接続した場合に、ＬＥＤ回路基板６２上に形成される配線を説明する図である。図９に示したように、このような構成では、点灯時間制御・駆動部１１８−１〜１１８−１１６の中の点灯時間制御・駆動部１１８−１〜１１８−５８のみが、信号ライン１０７（１０７_１〜１０７_５８）を介してＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）と接続されている。したがって、駆動部１１８−１〜１１８−１１６の中の点灯時間制御・駆動部１１８−５９〜１１８−１１６は、ＳＬＥＤチップが接続されず、オープンの状態に設定される。なお、図９では、図示する際の便宜上、点灯時間制御・駆動部１１８−１〜１１８−１１６を、出力される点灯信号ΦＩ１〜ΦＩ１１６で表している（図１０、図１２も同様である）。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−５８に接続されたＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−５８は点灯信号ΦＩ１〜ΦＩ５８を出力する。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−５８に接続されたＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−５８は点灯信号ΦＩ１〜ΦＩ５８を出力する。
また、６組の転送信号ＣＫ１（ＣＫ１_１〜ＣＫ１_６）,ＣＫ２（ＣＫ２_１〜ＣＫ２_６）は、それぞれ信号ライン１０８（１０８_１〜１０８_６）および信号ライン１０９（１０９_１〜１０９_６）を介して１組の転送信号ＣＫ１,ＣＫ２当たり９〜１０個のＳＬＥＤチップと接続されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
そして、本実施の形態のＬＰＨ１４では、ＬＰＨ１４に配設されるＳＬＥＤチップの解像度や点灯時間制御・駆動部１１８から出力された点灯信号ΦＩが点灯させるＬＥＤの数等に応じて、信号発生回路１００は、制御部３０からこれらに対応した制御信号を受け取る。すなわち、制御部３０は、信号発生回路１００の画像データ展開部１１０に対して、単位ブロックである点灯時間制御・駆動部１１８の各々に接続されたＳＬＥＤチップの中の各点灯時間制御・駆動部１１８が点灯させるべきＬＥＤの数（単位ブロックに配置された発光素子の数）を示す点灯発光点個数信号Ｄｒｖ_Ｎｕｍ、点灯時間制御・駆動部１１８に接続されたすべてのＳＬＥＤチップに配置されたＬＥＤの総個数（発光素子の総数）を示す発光点総個数信号Ｄｏｔ_Ｎｕｍ、ＳＬＥＤチップ内のＬＥＤを点灯させる順番（点灯方向）を示す点灯方向信号Ｓ_ｄｉｒｃ、各ＳＬＥＤチップが相互に千鳥状に配置されていることを示す千鳥配置信号Ｃｈｉｄｏｒｉを出力する。
また、制御部３０は、信号発生回路１００のタイミング信号発生部１１４に対して、上記した点灯発光点個数信号Ｄｒｖ_Ｎｕｍと水平同期信号Ｌｓｙｎｃとを出力する。
また、制御部３０は、信号発生回路１００のタイミング信号発生部１１４に対して、上記した点灯発光点個数信号Ｄｒｖ_Ｎｕｍと水平同期信号Ｌｓｙｎｃとを出力する。
具体的には、点灯発光点個数信号Ｄｒｖ_Ｎｕｍとしては、“点灯時間制御・駆動部１１８から出力された点灯信号ΦＩが点灯させるＬＥＤの数”を表すデータ信号が設定される。発光点総個数信号Ｄｏｔ_Ｎｕｍとしては、“配設されたすべてのＳＬＥＤチップに配置されたＬＥＤの総個数”を表すデータ信号が設定される。点灯方向信号Ｓ_ｄｉｒｃとしては、ＳＬＥＤチップにおいて例えば図３の矢印Ａの方向にＬＥＤを順に点灯させる場合には、例えば“１”のデータ信号、それとは逆の方向、すなわち例えば図３の矢印Ｂの方向にＬＥＤを順に点灯させる場合には、例えば“０”のデータ信号が設定される。千鳥配置信号Ｃｈｉｄｏｒｉとしては、図３に示したようなＳＬＥＤチップが相互に千鳥状に配置されている場合には、例えば“１”のデータ信号、ＳＬＥＤチップが直線状に配置されている場合には、例えば“０”のデータ信号を設定する。
図９に示した構成では、解像度６００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）が信号発生回路１００の点灯時間制御・駆動部１１８−１〜１１８−５８にそれぞれ接続された場合には、点灯発光点個数信号Ｄｒｖ_Ｎｕｍとして“１２８”を表すデータ信号、発光点総個数信号Ｄｏｔ_Ｎｕｍとして“７４２４”を表すデータ信号、点灯方向信号Ｓ_ｄｉｒｃとして、すべてのＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）について同一の例えば図３の矢印Ａの方向（図９の矢印で示した点灯方向）にＬＥＤを順に点灯させる“１”のデータ信号、千鳥配置信号Ｃｈｉｄｏｒｉとして、千鳥状に配置されていることを示す例えば“１”のデータ信号が出力される。
図９に示した構成では、解像度６００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）が信号発生回路１００の点灯時間制御・駆動部１１８−１〜１１８−５８にそれぞれ接続された場合には、点灯発光点個数信号Ｄｒｖ_Ｎｕｍとして“１２８”を表すデータ信号、発光点総個数信号Ｄｏｔ_Ｎｕｍとして“７４２４”を表すデータ信号、点灯方向信号Ｓ_ｄｉｒｃとして、すべてのＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）について同一の例えば図３の矢印Ａの方向（図９の矢印で示した点灯方向）にＬＥＤを順に点灯させる“１”のデータ信号、千鳥配置信号Ｃｈｉｄｏｒｉとして、千鳥状に配置されていることを示す例えば“１”のデータ信号が出力される。
そして、かかる点灯発光点個数信号Ｄｒｖ_Ｎｕｍ、発光点総個数信号Ｄｏｔ_Ｎｕｍ、点灯方向信号Ｓ_ｄｉｒｃ、千鳥配置信号Ｃｈｉｄｏｒｉを受け取った画像データ展開部１１０は、画像処理部４０からシリアルに送信された６００ｄｐｉの画像データを、点灯発光点個数信号Ｄｒｖ_Ｎｕｍおよび発光点総個数信号Ｄｏｔ_Ｎｕｍに基づいて、１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目といったように画像データを単位ブロック毎に分割する処理を行う。すなわち、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）にデータを転送するデータ転送数として、発光点個数信号Ｄｒｖ_Ｎｕｍにより１単位ブロックに含まれる画素数を設定し、発光点総個数信号Ｄｏｔ_Ｎｕｍにより１ライン当たりのドット数を設定する。
また、点灯方向信号Ｓ_ｄｉｒｃに応じてそれぞれ分割された画像データの並べ替えを行う。ここでは、点灯方向信号Ｓ_ｄｉｒｃは、すべて同一の “１”のデータ信号であるので、分割された画像データをすべて、図３の矢印Ａの方向（図９の矢印で示した点灯方向）にＬＥＤが順に点灯されるのに合わせた画像データの並びとする処理を行う。さらに、千鳥配置信号Ｃｈｉｄｏｒｉは、千鳥状に配置されていることを示す “１”のデータ信号であるので、副走査方向後ろ側に配置されたＳＬＥＤチップ（図３に示したように、交互に存在する）にて点灯される画像データについて、千鳥による副走査方向の位置のズレを補正するために、出力を所定時間だけ遅延させることを指示するフラッグデータを付加する処理を行う。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−５８に出力される。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−５８に出力される。
加えて、点灯発光点個数信号Ｄｒｖ_Ｎｕｍを受け取ったタイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて、上記したサイリスタ転送周期を設定するタイミング信号のクロック周期を設定する。
すなわち、タイミング信号発生部１１４では、タイミング信号発生部１１４に設けられたカウンタにより、基準クロック発生部１１６からの基準クロックを点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて設定された数だけ計数し、計数された数のクロック分を１クロックとするタイミング信号が生成される。例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍが“１２８”を表すデータ信号である場合には、タイミング信号発生部１１４は、基準クロックの例えば２０クロック分を１クロックとするタイミング信号を生成する。それにより、サイリスタＳ１〜Ｓ１２８が交互にオン／オフされるサイリスタ転送周期（データ転送速度）を６００ｄｐｉ用に設定する。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、６００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ１２８のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ５８の出力とを同期させることができる。
すなわち、タイミング信号発生部１１４では、タイミング信号発生部１１４に設けられたカウンタにより、基準クロック発生部１１６からの基準クロックを点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて設定された数だけ計数し、計数された数のクロック分を１クロックとするタイミング信号が生成される。例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍが“１２８”を表すデータ信号である場合には、タイミング信号発生部１１４は、基準クロックの例えば２０クロック分を１クロックとするタイミング信号を生成する。それにより、サイリスタＳ１〜Ｓ１２８が交互にオン／オフされるサイリスタ転送周期（データ転送速度）を６００ｄｐｉ用に設定する。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、６００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ１２８のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ５８の出力とを同期させることができる。
このように、ＬＰＨ１４に配設されるＳＬＥＤチップの解像度や点灯時間制御・駆動部１１８から出力された点灯信号ΦＩが点灯させるＬＥＤの数等に応じて、制御部３０からこれらに対応した制御信号が信号発生回路１００に出力される。それにより、信号発生回路１００では、画像処理部４０からシリアルに受け取った６００ｄｐｉの画像データと、ＬＰＨ１４に配設される図４に示した６００ｄｐｉ用のＳＬＥＤ６３とのマッチングを図るように、画像データ展開部１１０にて画像データを処理し、タイミング信号発生部１１４にてサイリスタ転送周期およびトリガ信号ＴＲＧを適宜設定することができる。
次に、本実施の形態の信号発生回路１００に解像度１２００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を接続する構成について説明する。図１０は、次の図１１に示した解像度１２００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を信号発生回路１００と接続した場合に、ＬＥＤ回路基板６２上に形成される配線を説明する図である。図１０に示したように、このような構成では、点灯時間制御・駆動部１１８−１〜１１８−１１６の中の点灯時間制御・駆動部１１８−１〜１１８−５８のみが、信号ライン１０７（１０７_１〜１０７_５８）を介してＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）と接続されている。したがって、点灯時間制御・駆動部１１８−１〜１１８−１１６の中の点灯時間制御・駆動部１１８−５９〜１１８−１１６は、ＳＬＥＤチップが接続されず、オープンの状態に設定される。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−５８に接続されたＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−５８は点灯信号ΦＩ１〜ΦＩ５８を出力する。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−５８に接続されたＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−５８は点灯信号ΦＩ１〜ΦＩ５８を出力する。
また、６組の転送信号ＣＫ１（ＣＫ１_１〜ＣＫ１_６）,ＣＫ２（ＣＫ２_１〜ＣＫ２_６）は、それぞれ信号ライン１０８（１０８_１〜１０８_６）および信号ライン１０９（１０９_１〜１０９_６）を介して１組の転送信号ＣＫ１,ＣＫ２当たり９〜１０個のＳＬＥＤチップと接続されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
ここで、図１１は、解像度１２００ｄｐｉ（dot per inch）用のＳＬＥＤ６３の回路構成の一例を説明する図である。
図１１に示したＳＬＥＤ６３では、１ＳＬＥＤチップ当たり、スイッチ素子としての２５６個のサイリスタＳ１〜Ｓ２５６、発光素子としての２５６個のＬＥＤ Ｌ１〜Ｌ２５６、２５６個のダイオードＤ１〜Ｄ２５６、２５６個の抵抗Ｒ１〜Ｒ２５６が配置されている。それ以外は、図４に示したＳＬＥＤ６３と同様の構成を有している。
図１１に示したＳＬＥＤ６３では、１ＳＬＥＤチップ当たり、スイッチ素子としての２５６個のサイリスタＳ１〜Ｓ２５６、発光素子としての２５６個のＬＥＤ Ｌ１〜Ｌ２５６、２５６個のダイオードＤ１〜Ｄ２５６、２５６個の抵抗Ｒ１〜Ｒ２５６が配置されている。それ以外は、図４に示したＳＬＥＤ６３と同様の構成を有している。
図１１に示した構成では、点灯発光点個数信号Ｄｒｖ_Ｎｕｍとして“２５６”を表すデータ信号、発光点総個数信号Ｄｏｔ_Ｎｕｍとして“１４８４８”を表すデータ信号、点灯方向信号Ｓ_ｄｉｒｃとして、すべてのＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）について同一の例えば図３の矢印Ａの方向（図１０の矢印で示した点灯方向）にＬＥＤを順に点灯させる“１”のデータ信号、千鳥配置信号Ｃｈｉｄｏｒｉとして、千鳥状に配置されていることを示す例えば“１”のデータ信号が出力される。
そして、かかる点灯発光点個数信号Ｄｒｖ_Ｎｕｍ、発光点総個数信号Ｄｏｔ_Ｎｕｍ、点灯方向信号Ｓ_ｄｉｒｃ、千鳥配置信号Ｃｈｉｄｏｒｉを受け取った画像データ展開部１１０は、画像処理部４０からシリアルに送信された１２００ｄｐｉの画像データを、点灯発光点個数信号Ｄｒｖ_Ｎｕｍおよび発光点総個数信号Ｄｏｔ_Ｎｕｍに基づいて、１〜２５６ドット目、２５７〜５１２ドット目、…、１４５９３〜１４８４８ドット目といったように画像データを単位ブロック毎に分割する処理を行う。
また、点灯方向信号Ｓ_ｄｉｒｃは、すべて同一の “１”のデータ信号であるので、分割された画像データをすべて、図３の矢印Ａの方向（図１０の矢印で示した点灯方向）にＬＥＤが順に点灯されるのに合わせた画像データの並びとする処理を行う。さらに、千鳥配置信号Ｃｈｉｄｏｒｉは、千鳥状に配置されていることを示す “１”のデータ信号であるので、千鳥による副走査方向の位置のズレを補正するためのフラッグデータを付加する処理を行う。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−５８に出力される。
また、点灯方向信号Ｓ_ｄｉｒｃは、すべて同一の “１”のデータ信号であるので、分割された画像データをすべて、図３の矢印Ａの方向（図１０の矢印で示した点灯方向）にＬＥＤが順に点灯されるのに合わせた画像データの並びとする処理を行う。さらに、千鳥配置信号Ｃｈｉｄｏｒｉは、千鳥状に配置されていることを示す “１”のデータ信号であるので、千鳥による副走査方向の位置のズレを補正するためのフラッグデータを付加する処理を行う。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−５８に出力される。
加えて、点灯発光点個数信号Ｄｒｖ_Ｎｕｍを受け取ったタイミング信号発生部１１４では、例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍが“２５６”を表すデータ信号である場合には、基準クロックの例えば１２クロック分を１クロックとするタイミング信号を生成する。それにより、サイリスタＳ１〜Ｓ２５６が交互にオン／オフされるサイリスタ転送周期を１２００ｄｐｉ用に設定する。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、１２００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ２５６のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ５８の出力とを同期させることができる。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、１２００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ２５６のサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ５８の出力とを同期させることができる。
このように、図１０に示した構成が用いられる場合にも、信号発生回路１００では、画像処理部４０からシリアルに受け取った１２００ｄｐｉの画像データと、ＬＰＨ１４に配設される図１１に示した１２００ｄｐｉ用のＳＬＥＤ６３とのマッチングを図るように、画像データ展開部１１０にて画像データを処理し、タイミング信号発生部１１４にてサイリスタ転送周期およびトリガ信号ＴＲＧを適宜設定することができる。
次に、本実施の形態の信号発生回路１００に解像度１２００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を接続するに際して、各ＳＬＥＤチップ毎に２個の点灯信号と２組の転送信号とを送ることで点灯制御する構成について説明する。図１２は、次の図１３に示した解像度１２００ｄｐｉ用の５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）を信号発生回路１００と接続した場合に、ＬＥＤ回路基板６２上に形成される配線を説明する図である。図１２に示したように、このような構成では、点灯時間制御・駆動部１１８−１〜１１８−１１６は、信号ライン１０７（１０７_１〜１０７_１１６）を介して各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に２個ずつ接続されている。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−１１６に接続された各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に２個の点灯信号と２組の転送信号とを送ることで点灯制御される領域をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−１１６は点灯信号ΦＩ１〜ΦＩ１１６を出力する。
この場合には、点灯時間制御・駆動部１１８−１〜１１８−１１６に接続された各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に２個の点灯信号と２組の転送信号とを送ることで点灯制御される領域をそれぞれ単位ブロックとして、点灯時間制御・駆動部１１８−１〜１１８−１１６は点灯信号ΦＩ１〜ΦＩ１１６を出力する。
また、転送信号ＣＫ１および転送信号ＣＫ２は、それぞれ信号ライン１０８（１０８_１〜１０８_６）および信号ライン１０９（１０９_１〜１０９_６）を介して各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に２組ずつ接続されている。また、その際に、６組の転送信号ＣＫ１（ＣＫ１_１〜ＣＫ１_６）,ＣＫ２（ＣＫ２_１〜ＣＫ２_６）は、１組の転送信号ＣＫ１,ＣＫ２当たりそれぞれ１８個または２０個のＳＬＥＤチップと接続されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１０５および接地された電源ライン（ＶＧＡ）１０６が配線されている。
ここで、図１３は、解像度１２００ｄｐｉ（dot per inch）用のＳＬＥＤ６３であって、２個の点灯信号と２組の転送信号とにより点灯制御されるＳＬＥＤ６３の回路構成の一例を説明する図である。
図１３に示したＳＬＥＤ６３では、１ＳＬＥＤチップ当たり、スイッチ素子としての２５６個のサイリスタＳ１〜Ｓ２５６、発光素子としての２５６個のＬＥＤ Ｌ１〜Ｌ２５６、２５６個のダイオードＤ１〜Ｄ２５６、２５６個の抵抗Ｒ１〜Ｒ２５６が配設されている。
図１３に示したＳＬＥＤ６３では、１ＳＬＥＤチップ当たり、スイッチ素子としての２５６個のサイリスタＳ１〜Ｓ２５６、発光素子としての２５６個のＬＥＤ Ｌ１〜Ｌ２５６、２５６個のダイオードＤ１〜Ｄ２５６、２５６個の抵抗Ｒ１〜Ｒ２５６が配設されている。
また、ＬＥＤ Ｌ１〜Ｌ１２８とＬＥＤ Ｌ１２９〜Ｌ２５６とは、それぞれ異なる点灯時間制御・駆動部１１８からの点灯信号ΦＩにて点灯されるように構成されている。一例として、ＬＥＤ Ｌ１〜Ｌ１２８は点灯信号ΦＩ１にて点灯され、ＬＥＤ Ｌ１２９〜Ｌ２５６は点灯信号ΦＩ２にて点灯されるように構成されている。
さらに、転送信号ＣＫ１,ＣＫ２は、それぞれＳＬＥＤチップ両端部側から接続されるように構成されている。そのため、それぞれＬＥＤ Ｌ１〜Ｌ１２８およびＬＥＤ Ｌ１２９〜Ｌ２５６は、図１２の矢印に示した点灯方向に順に点灯することとなる。すなわち、ＬＥＤ Ｌ１〜Ｌ１２８は、ＬＥＤ Ｌ１からＬＥＤ Ｌ１２８に向けて（図１２の矢印Ａで示した点灯方向）順に点灯する。一方、ＬＥＤ Ｌ１２９〜Ｌ２５６は、ＬＥＤ Ｌ２５６からＬＥＤ Ｌ１２９に向けて（図１２の矢印Ｂで示した点灯方向）順に点灯する。
このように、図１３に示したＳＬＥＤ６３では、ＬＥＤ Ｌ１〜Ｌ１２８が１つの単位ブロックであり、ＬＥＤ Ｌ１２９〜Ｌ２５６が１つの単位ブロックである。
さらに、転送信号ＣＫ１,ＣＫ２は、それぞれＳＬＥＤチップ両端部側から接続されるように構成されている。そのため、それぞれＬＥＤ Ｌ１〜Ｌ１２８およびＬＥＤ Ｌ１２９〜Ｌ２５６は、図１２の矢印に示した点灯方向に順に点灯することとなる。すなわち、ＬＥＤ Ｌ１〜Ｌ１２８は、ＬＥＤ Ｌ１からＬＥＤ Ｌ１２８に向けて（図１２の矢印Ａで示した点灯方向）順に点灯する。一方、ＬＥＤ Ｌ１２９〜Ｌ２５６は、ＬＥＤ Ｌ２５６からＬＥＤ Ｌ１２９に向けて（図１２の矢印Ｂで示した点灯方向）順に点灯する。
このように、図１３に示したＳＬＥＤ６３では、ＬＥＤ Ｌ１〜Ｌ１２８が１つの単位ブロックであり、ＬＥＤ Ｌ１２９〜Ｌ２５６が１つの単位ブロックである。
図１３に示した構成では、点灯発光点個数信号Ｄｒｖ_Ｎｕｍとして“１２８”を表すデータ信号、発光点総個数信号Ｄｏｔ_Ｎｕｍとして“１４８４８”を表すデータ信号、点灯方向信号Ｓ_ｄｉｒｃとして、奇数番目の点灯信号ΦＩ１, ΦＩ３, …,ΦＩ１１５については例えば図３の矢印Ａの方向（図１２の矢印Ａで示した点灯方向）にＬＥＤを順に点灯させる“１”のデータ信号、偶数番目の点灯信号ΦＩ２, ΦＩ４, …,ΦＩ１１６については例えば図３の矢印Ｂの方向（図１２の矢印Ｂで示した点灯方向）にＬＥＤを順に点灯させる“０”のデータ信号、千鳥配置信号Ｃｈｉｄｏｒｉとして、千鳥状に配置されていることを示す例えば“１”のデータ信号が出力される。
そして、かかる点灯発光点個数信号Ｄｒｖ_Ｎｕｍ、発光点総個数信号Ｄｏｔ_Ｎｕｍ、点灯方向信号Ｓ_ｄｉｒｃ、千鳥配置信号Ｃｈｉｄｏｒｉを受け取った画像データ展開部１１０は、画像処理部４０からシリアルに送信された１２００ｄｐｉの画像データを、点灯発光点個数信号Ｄｒｖ_Ｎｕｍおよび発光点総個数信号Ｄｏｔ_Ｎｕｍに基づいて、１〜１２８ドット目、１２９〜２５６ドット目、…、１４５９３〜１４７２０ドット目、１４７２１〜１４８４８ドット目といったように画像データを単位ブロック毎に分割する処理を行う。
また、点灯方向信号Ｓ_ｄｉｒｃについては、点灯方向信号Ｓ_ｄｉｒｃ“１”のデータ信号である奇数番目の点灯信号ΦＩ１, ΦＩ３, …,ΦＩ１１５に対応する画像データについては、図３の矢印Ａの方向（図１２の矢印Ａで示した点灯方向）にＬＥＤが順に点灯されるのに合わせた画像データの並びとする処理を行う。一方、点灯方向信号Ｓ_ｄｉｒｃ“０”のデータ信号である偶数番目の点灯信号ΦＩ２, ΦＩ４, …,ΦＩ１１６に対応する画像データについては、図３の矢印Ｂの方向（図１２の矢印Ｂで示した点灯方向）にＬＥＤが順に点灯されるのに合わせた画像データの並びとする処理を行う。さらに、千鳥配置信号Ｃｈｉｄｏｒｉは、千鳥状に配置されていることを示す “１”のデータ信号であるので、例えば２個毎に飛ばした２個毎の点灯信号ΦＩ３,ΦＩ４、ΦＩ７,ΦＩ８、…、ΦＩ（３＋４ｎ）,ΦＩ（３＋４ｎ＋１）、…、ΦＩ１１５,ΦＩ１６に対応する画像データについて、千鳥による副走査方向の位置のズレを補正するためのフラッグデータを付加する処理を行う。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−１１６に出力される。
このように処理された画像データは、タイミング信号発生部１１４からのデータ読み出し信号に同期して、それぞれ点灯時間制御・駆動部１１８−１〜１１８−１１６に出力される。
加えて、点灯発光点個数信号Ｄｒｖ_Ｎｕｍを受け取ったタイミング信号発生部１１４では、例えば点灯発光点個数信号Ｄｒｖ_Ｎｕｍが“１２８”を表すデータ信号である場合には、基準クロックの例えば２０クロック分を１クロックとするタイミング信号を生成する。それにより、サイリスタＳ１〜Ｓ１２８およびサイリスタＳ２５６〜Ｓ１２９が交互にオン／オフされるサイリスタ転送周期を６００ｄｐｉ用に設定する。それにより、サイリスタＳ１〜Ｓ２５６全体としてのサイリスタ転送周期を１２００ｄｐｉ用に設定することができる。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、１２００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ１２８およびサイリスタＳ２５６〜Ｓ１２９それぞれのサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ１１６の出力とを同期させることができる。
その場合に、タイミング信号発生部１１４は、点灯発光点個数信号Ｄｒｖ_Ｎｕｍに基づいて生成されたクロック周期に対応した周期のトリガ信号ＴＲＧを生成する。それにより、１２００ｄｐｉの画像データに関して、サイリスタＳ１〜Ｓ１２８およびサイリスタＳ２５６〜Ｓ１２９それぞれのサイリスタ転送周期と点灯信号ΦＩ１〜ΦＩ１１６の出力とを同期させることができる。
このように、図１２に示した構成が用いられる場合にも、信号発生回路１００では、画像処理部４０から受け取った１２００ｄｐｉの画像データと、ＬＰＨ１４に配設される図１３に示した１２００ｄｐｉ用のＳＬＥＤ６３とのマッチングを図るように、画像データ展開部１１０にて画像データを処理し、タイミング信号発生部１１４にてサイリスタ転送周期およびトリガ信号ＴＲＧを適宜設定することができる。
なお、図１２に示した構成のように、２個の点灯信号と２組の転送信号とを用いてＳＬＥＤ６３を点灯制御し、ＳＬＥＤ６３の各ＬＥＤを両端部から内側に向けて（ＬＥＤ Ｌ１→ＬＥＤ Ｌ１２８、ＬＥＤ Ｌ２５６→ＬＥＤ Ｌ１２９）、順に点灯させる構成を採ることにより、各ＳＬＥＤチップ毎に隣接する端面からのＬＥＤの点灯開始時間を同時に設定することができる。そのため、各ＳＬＥＤチップでの走査時間と、感光体ドラム１２の回転速度とに起因して生じる主走査方向の線の微細な歪みを目立たなくすることができる。
ところで、本実施の形態のＬＰＨ１４では、１つの信号発生回路１００を用いて、例えば５８個のＳＬＥＤチップ、または１１６個のＳＬＥＤチップを駆動する構成について説明した。このような構成に加えて、複数の信号発生回路１００を用いて、複数のＳＬＥＤチップを駆動するように構成することもできる。例えばＳＬＥＤチップの最大設定可能個数が３０個に構成された信号発生回路１００を４個用いて、１１６個のＳＬＥＤチップを駆動する構成を用いることもできる。その場合には、３個の信号発生回路１００には最大設定可能個数である３０個のＳＬＥＤチップが接続され、残り１個の信号発生回路１００には２６個のＳＬＥＤチップが接続される。このように、共通に用いることができる複数の信号発生回路１００により、任意の数のＳＬＥＤチップを駆動するように構成することもできる。
以上説明したように、本実施の形態のＬＰＨ１４では、信号発生回路１００には最大設定可能個数までの任意の個数のＳＬＥＤチップを接続することが可能なように構成されている。そして、ＬＰＨ１４に配設されるＳＬＥＤチップの解像度や点灯時間制御・駆動部１１８から出力された点灯信号ΦＩが点灯させるＬＥＤの数等に応じて、画像処理部４０からシリアルに受け取った画像データの解像度と、ＬＰＨ１４に配設されるＳＬＥＤ６３の構造等とのマッチングを図るように、画像データ展開部１１０にて画像データを処理し、タイミング信号発生部１１４にてサイリスタ転送周期およびトリガ信号ＴＲＧを適宜設定することができる。
そのため、異なる構成のＬＰＨ１４に配設する信号発生回路１００を共通に用いることができるので、製造コストの低廉化を図ることが可能となる。
そのため、異なる構成のＬＰＨ１４に配設する信号発生回路１００を共通に用いることができるので、製造コストの低廉化を図ることが可能となる。
１０…画像形成プロセス部、１１（１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…ＬＥＤプリントヘッド(ＬＰＨ)、３０…制御部、４０…画像処理部、６２…ＬＥＤ回路基板、６３…自己走査型ＬＥＤアレイ（ＳＬＥＤ）、１００…信号発生回路、１１０…画像データ展開部、１１２…濃度ムラ補正データ部、１１４…タイミング信号発生部、１１６…基準クロック発生部、１１８（１１８−１〜１１８−１１６）…点灯時間制御・駆動部
Claims (9)
- 列状に配置された複数の発光素子の全部または一部を単位ブロックとして、当該単位ブロック毎に当該発光素子が点灯制御される複数の発光素子部材と、
前記発光素子の点灯を制御する点灯信号を前記発光素子部材の前記単位ブロック毎に生成する点灯信号生成手段とを備え、
前記点灯信号生成手段は、前記単位ブロックに配置された前記発光素子の数と、複数の前記発光素子部材に配置された当該発光素子の総数とに基づいて、前記点灯信号におけるデータ転送数とデータ転送速度とを設定することを特徴とする露光装置。 - 前記点灯信号生成手段は、前記単位ブロックの総数に対応して、生成する前記点灯信号の数が変更されるように構成されたことを特徴とする請求項１記載の露光装置。
- 前記点灯信号生成手段は、前記単位ブロックに配置された前記発光素子の数に基づいて、前記点灯信号における当該単位ブロック毎の１ライン当たりの前記データ転送数を設定し、前記発光素子の総数に基づいて、当該点灯信号におけるすべての当該単位ブロックに送られる１ライン当たりの前記データ転送数を設定することを特徴とする請求項１記載の露光装置。
- 前記点灯信号生成手段は、設定された前記単位ブロック毎の１ライン当たりの前記データ転送数の単位で、当該単位ブロックに対する前記点灯信号の転送方向に応じてデータの並べ替えを行うことを特徴とする請求項３記載の露光装置。
- 前記点灯信号生成手段は、基準となる所定の基準クロックの数を設定することで前記データ転送速度の基準となる転送クロックの１クロック長を設定するとともに、前記単位ブロックに配置された前記発光素子の数に基づいて当該転送クロックの１クロック長の基準となる当該基準クロックの数を設定することを特徴とする請求項１記載の露光装置。
- 像保持体と、
前記像保持体を露光する露光手段と、
前記露光手段の動作を制御する制御手段とを有し、
前記露光手段は、
列状に配置された複数の発光素子の全部または一部を単位ブロックとして、当該単位ブロック毎に当該発光素子が点灯制御される複数の発光素子部材と、
前記発光素子の点灯を制御する点灯信号を前記発光素子部材の前記単位ブロック毎に生成する点灯信号生成部とを備え、
前記点灯信号生成部は、前記単位ブロックに配置された前記発光素子の数と、複数の前記発光素子部材に配置された当該発光素子の総数とに関する情報を前記制御手段から受け取り、受け取った当該情報に基づいて前記点灯信号におけるデータ転送数とデータ転送速度とを設定することを特徴とする画像形成装置。 - 前記露光手段は、所定数以下の任意の数の前記発光素子部材が配置可能に構成され、前記点灯信号生成部は、配置されたすべての当該発光素子部材の前記単位ブロックの総数に対応した数の前記点灯信号を生成することを特徴とする請求項６記載の画像形成装置。
- 前記露光手段の前記点灯信号生成部は、前記単位ブロックに配置された前記発光素子の数に関する前記情報に基づいて、前記点灯信号における当該単位ブロック毎の１ライン当たりの前記データ転送数を設定し、前記発光素子の総数に関する前記情報に基づいて、当該点灯信号におけるすべての当該単位ブロックに送られる１ライン当たりの前記データ転送数を設定することを特徴とする請求項６記載の画像形成装置。
- 前記露光手段は、基準となる所定の基準クロックを発生する基準クロック発生部をさらに備え、
前記点灯信号生成部は、前記基準クロック発生部からの前記基準クロックの数を設定することで前記データ転送速度の基準となる転送クロックの１クロック長を設定するとともに、前記発光素子部材の前記単位ブロックに配置された前記発光素子の数に基づいて当該転送クロックの１クロック長の基準となる当該基準クロックの数を設定することを特徴とする請求項６記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006288765A JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006288765A JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008105221A true JP2008105221A (ja) | 2008-05-08 |
| JP5343311B2 JP5343311B2 (ja) | 2013-11-13 |
Family
ID=39438996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006288765A Active JP5343311B2 (ja) | 2006-10-24 | 2006-10-24 | 露光装置および画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5343311B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017170811A (ja) * | 2016-03-24 | 2017-09-28 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01229273A (ja) * | 1988-03-09 | 1989-09-12 | Canon Inc | 画像記録方法および装置 |
| JPH05138933A (ja) * | 1991-11-22 | 1993-06-08 | Fuji Xerox Co Ltd | 画像記録方法および装置 |
| JPH05151404A (ja) * | 1991-09-19 | 1993-06-18 | Canon Inc | 記録装置及び前記記録装置を制御する記録制御装置 |
| JPH08125843A (ja) * | 1994-10-28 | 1996-05-17 | Seiko Epson Corp | 画像処理装置 |
| JPH11268333A (ja) * | 1998-03-19 | 1999-10-05 | Sanyo Electric Co Ltd | 光プリントヘッド |
| JP2000349332A (ja) * | 1999-06-08 | 2000-12-15 | Nippon Sheet Glass Co Ltd | 端面発光素子および自己走査型発光装置 |
| JP2001217460A (ja) * | 2000-01-31 | 2001-08-10 | Nippon Sheet Glass Co Ltd | 発光サイリスタアレイおよびその駆動回路 |
| JP2001315378A (ja) * | 2000-05-08 | 2001-11-13 | Fujitsu Ltd | 表示データ変換装置及びこれを使用したｌｅｄヘッド装置 |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| JP2002200785A (ja) * | 2000-12-28 | 2002-07-16 | Fujitsu Ltd | データ列変換回路及びそれを用いたプリンタ |
| JP2004288905A (ja) * | 2003-03-24 | 2004-10-14 | Nippon Sheet Glass Co Ltd | 発光素子アレイチップ |
| JP2006150598A (ja) * | 2004-11-25 | 2006-06-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイおよび光書込みヘッドの検査方法 |
| JP2006256050A (ja) * | 2005-03-16 | 2006-09-28 | Fuji Xerox Co Ltd | 画像形成装置及び画像形成装置用補正方法 |
-
2006
- 2006-10-24 JP JP2006288765A patent/JP5343311B2/ja active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01229273A (ja) * | 1988-03-09 | 1989-09-12 | Canon Inc | 画像記録方法および装置 |
| JPH05151404A (ja) * | 1991-09-19 | 1993-06-18 | Canon Inc | 記録装置及び前記記録装置を制御する記録制御装置 |
| JPH05138933A (ja) * | 1991-11-22 | 1993-06-08 | Fuji Xerox Co Ltd | 画像記録方法および装置 |
| JPH08125843A (ja) * | 1994-10-28 | 1996-05-17 | Seiko Epson Corp | 画像処理装置 |
| JPH11268333A (ja) * | 1998-03-19 | 1999-10-05 | Sanyo Electric Co Ltd | 光プリントヘッド |
| JP2000349332A (ja) * | 1999-06-08 | 2000-12-15 | Nippon Sheet Glass Co Ltd | 端面発光素子および自己走査型発光装置 |
| JP2001217460A (ja) * | 2000-01-31 | 2001-08-10 | Nippon Sheet Glass Co Ltd | 発光サイリスタアレイおよびその駆動回路 |
| JP2001315378A (ja) * | 2000-05-08 | 2001-11-13 | Fujitsu Ltd | 表示データ変換装置及びこれを使用したｌｅｄヘッド装置 |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| JP2002200785A (ja) * | 2000-12-28 | 2002-07-16 | Fujitsu Ltd | データ列変換回路及びそれを用いたプリンタ |
| JP2004288905A (ja) * | 2003-03-24 | 2004-10-14 | Nippon Sheet Glass Co Ltd | 発光素子アレイチップ |
| JP2006150598A (ja) * | 2004-11-25 | 2006-06-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイおよび光書込みヘッドの検査方法 |
| JP2006256050A (ja) * | 2005-03-16 | 2006-09-28 | Fuji Xerox Co Ltd | 画像形成装置及び画像形成装置用補正方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017170811A (ja) * | 2016-03-24 | 2017-09-28 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5343311B2 (ja) | 2013-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100863530B1 (ko) | 노광 장치, 노광 시스템 및 화상 형성 장치 | |
| JP2007125785A (ja) | プリントヘッド、プリントヘッドの点灯制御装置、画像形成装置 | |
| JP5023648B2 (ja) | プリントヘッドおよびプリントヘッドにおける副走査方向ずれ補正値の設定方法 | |
| JP5493386B2 (ja) | 露光装置、画像形成装置、露光制御プログラム | |
| JP5135878B2 (ja) | 画像形成装置および露光装置 | |
| JP5034209B2 (ja) | プリントヘッドおよび画像形成装置 | |
| JP4816006B2 (ja) | プリントヘッドおよび画像形成装置 | |
| JP2007098772A (ja) | ドライバおよび画像形成装置 | |
| JP2006088588A (ja) | 画像形成装置、プリントヘッドの点灯制御装置、プリントヘッド | |
| JP5109325B2 (ja) | 露光装置および画像形成装置 | |
| JP5114953B2 (ja) | 露光装置および画像形成装置 | |
| JP5343311B2 (ja) | 露光装置および画像形成装置 | |
| JP2005059356A (ja) | 発光装置および画像形成装置 | |
| JP5315618B2 (ja) | 記録装置の発光量調整装置、記録装置の発光量調整方法 | |
| JP2007098767A (ja) | プリントヘッド | |
| JP2013052650A (ja) | 露光装置、画像形成装置、及びプログラム | |
| JP4797554B2 (ja) | プリントヘッドおよび画像形成装置 | |
| US8022974B2 (en) | Exposure device, image forming apparatus and computer readable medium storing program for exposure control | |
| JP4548064B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
| US11775789B2 (en) | Image forming apparatus | |
| JP4548054B2 (ja) | 発光装置、画像形成装置、および濃度むら補正方法 | |
| JP4802657B2 (ja) | プリントヘッドおよび画像形成装置 | |
| JP2008268812A (ja) | 画像形成装置および制御装置 | |
| JP2015074195A (ja) | 光走査装置、及び画像形成装置 | |
| JP2005053145A (ja) | 発光装置、プリントヘッドの点灯方法、および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5343311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |