JP2004288905A - 発光素子アレイチップ - Google Patents
発光素子アレイチップ Download PDFInfo
- Publication number
- JP2004288905A JP2004288905A JP2003079673A JP2003079673A JP2004288905A JP 2004288905 A JP2004288905 A JP 2004288905A JP 2003079673 A JP2003079673 A JP 2003079673A JP 2003079673 A JP2003079673 A JP 2003079673A JP 2004288905 A JP2004288905 A JP 2004288905A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- emitting element
- element array
- light emitting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】φI 配線32およびこの配線のボンディングパッド上にAlの保護壁52を、VGA配線26およびこの配線のボンディングパッド上にAlの保護壁54を形成した。このような保護壁52,54は、通常のAl配線パターニングの後、リフトオフにより必要な部分のAl配線およびボンディングパッドのAl厚を増やすことにより形成される。そして、保護壁の高さは、最も高いカソード電極上のAl配線32よりも、1μm厚くなるようにした。
【選択図】 図6
Description
【発明の属する技術分野】
本発明は、発光素子アレイチップ、特に、チップ表面を平コレットで保持しても、チップ機能部分を傷めることのない発光素子アレイチップを提供することにある。
【0002】
【従来の技術】
光プリンタなどの光学装置の光書込みヘッドに用いられる発光素子アレイは、ボンディングパッドの数を少なくでき、したがって、コンパクトな構造を実現できる自己走査型発光素子アレイが知られている(特許文献1参照)。この自己走査型発光素子アレイは、pnpn構造の半導体層よりなる発光サイリスタを用いて構成されている。
【0003】
図1に、このような自己走査型発光素子アレイの回路図を示す。この自己走査型発光素子アレイは、サイリスタT1 ,T2 ,T3 ,…を含むシフト部1と、サイリスタL1 ,L2 ,L3 ,…を含む発光部2とを備えている。シフト部の構成は、ダイオード接続を用いている。すなわち、サイリスタのゲート間は、ダイオードD1 ,D2 ,…で結合されている。VGAは電源であり、電源配線から負荷抵抗RL を経て各シフト部サイリスタのゲートに接続されている。また、シフト部サイリスタのゲートは、発光部サイリスタのゲートにも接続される。サイリスタT1 のゲートは、スタートパルスφS 端子に接続されている。シフト部サイリスタのカソードは、交互に転送用クロックパルスφ1,φ2配線を経て、クロックパルスφ1,φ2端子に接続されている。発光部サイリスタのカソードは、書込み信号配線を経て、書込み信号φI 端子に接続されている。このような構造の自己走査型発光素子アレイチップは、シフト部サイリスタのオン状態が転送され、これに対応して発光部サイリスタを順次オンしていく。
【0004】
図2および図3に自己走査型発光素子アレイチップの構成を示す。図2は、チップ40の一部平面図、図3は図2のX−X′線断面図である。この発光素子アレイチップは、例えばp型GaAs基板10上に、p型エピ層12,n型エピ層14,p型エピ層16,n型エピ層18が順次積層されてpnpn構造が形成される。pnpn構造は、メサエッチングで分離され、最上層のn型エピ層18上にn型用オーミック電極20が、下層のp型エピ層16上にp型用オーミック電極22が形成される。全体に絶縁膜24が設けられ、絶縁膜に開けられたスルーホールを介して、各オーミック電極は、アルミニウム(Al)配線に接続される。図2,図3において、26はVGA電源配線、28はクロックφ1配線、30はクロックφ2配線、32は書込み信号φI 配線を、それぞれ示している。さらに、図2において、34は発光点、36はカソード電極、38はゲート電極である。
【0005】
図3からわかるように、pnpn構造の最上層18のオーミック電極20に接続されるAl配線の部分が位置的に最も高くなる。このように電極が設けられる部分は、自己走査型発光素子アレイの機能部分である。
【0006】
図4は、上記の発光素子アレイチップ40の全体平面図であり、チップ両側にボンディングパッド42を設けた例である。各ボンディングパッド42は、VGA電源配線26、クロックφ1配線28、クロックφ2配線30、書込み信号φI 配線32に、それぞれ接続されている。
【0007】
以上のような発光素子アレイチップ40を複数個、基板上にダイボンドして実装する工程では、屋根型のコレットを使い、チップ長辺の上角稜線2本に接触してチップの保持を行っていた。屋根型のコレットを用いる理由は、発光素子アレイチップは構造上、前述したように、発光点など機能を持った素子の電極部分がもっとも位置的に高くなるため、チップ表面を保持すると、機能部分を傷め、信頼性などに問題を引き起こす危険があるためである。
【0008】
【特許文献1】特開平2−263668号公報
【0009】
【発明が解決しようとする課題】
発光素子アレイチップのコストを低下させるために、チップ幅を細くする必要がある。しかし、チップ幅が細くなると、チップ長辺の2本の稜線間隔が狭くなり、屋根型のコレットで保持するときにチップの姿勢が安定しなくなる。このため、ダイボンディング時にチップが傾いて実装されてしまうという問題点があった。
【0010】
本発明の目的は、ダイボンディング時にチップが傾いて実装されない発光素子アレイチップの構造を提供することにある。
【0011】
【課題を解決するための手段】
このような細幅チップをハンドリングするためには、チップ表面を面的に接触させる平コレットを使うことが望ましい。平コレットを使うためには、チップ表面を保持しても、機能部分を傷めない素子構造にする必要がある。そこで、チップ上に保護壁を設け、その高さが機能部分の金属配線よりも高い位置となるようにする。
【0012】
第1の態様では、金属配線の上にリフトオフにより金属層を形成し、これを保護壁とすることができる。
【0013】
第2の態様では、pnpn構造上に電極形成のための金属を利用して、2つの層を積層し、その上に絶縁膜、さらには配線と同一の金属よりなる層を積層することによって保護壁を形成する。
【0014】
第3の態様では、第2の態様において、絶縁膜を設けずに、電極金属と配線金属とで金属間化合物を形成し、その体積膨張を利用して保護壁の高さを確保する。
【0015】
第4の態様では、チップ表面上に、フォトレジストまたは有機膜を用いて保護壁を形成する。
【0016】
第5の態様では、チップ上に樹脂でレンズが形成される場合には、レンズを形成する樹脂の一部に保護壁を成型する。
【0017】
【発明の実施の形態】
【実施例1】
従来の技術で説明したように、自己走査型発光素子アレイチップの機能部分で最も高いのは、例えばカソード電極の上のAl配線(φI 配線)である。そこで、カソード電極上のAl配線が平コレットに直線に触れないようにするために、非機能部分上のAl配線上に保護壁を形成する。
【0018】
図5〜図7は、保護壁を形成した自己走査型発光素子アレイのチップ構造を示す図であり、図5は、チップ50の一部平面図、図6は図5のY−Y′線断面図、図7はチップ全体の平面図である。図2〜図4と同一の構成要素には、同一の参照番号を付して示してある。
【0019】
保護壁として、φI 配線32およびこの配線のボンディングパッド42上にAlの保護壁52を、VGA配線26およびこの配線のボンディングパッド42上にAlの保護壁54を形成した。
【0020】
このような保護壁52,54は、通常のAl配線パターニングの後、リフトオフにより必要な部分のAl配線およびボンディングパッドのAl厚を増やすことにより形成される。そして、保護壁の高さは、最も高いカソード電極上のAl配線32よりも、1μm厚くなるようにした。以上の構造の上に、保護膜(図示せず)を形成した。
【0021】
本実施例で作製したチップ50を平コレットでハンドリングしたところ、発光部など機能部分のAl配線32には、傷はほとんどつかなかった。また、副次的な効果として、Al配線が厚くなった分、φI ライン32の配線抵抗が減少し、チップ内の発光量分布が小さくなった。
【0022】
本実施例によれば、保護壁はチップの非機能部分上のAl配線の上であればどこでもよい。また、その頂上が機能部分の最高位置よりも高くなるような厚さの膜を成膜できるならば、必ずしもAl配線上に形成する必要はない。また、材料はAlに限らず、リフトオフで形成できるならばいかなる材料でもよい。
【0023】
しかし、Alは柔らかいため、傷が付いてしまう危険性がある。そこで、硬質な金属をAlに代えて用いることができる。硬質な金属としては、タングステン(W)、チタン(Ti)、白金(Pt)、クロム(Cr)などが使える。
【0024】
【実施例2】
実施例1では、Al配線厚を増やすために、通常のAl配線上に加えて、リフトオフによりAlを付加した。しかし、この方法ではAlリフトオフの工程が増えてしまう。そこで、本実施例では、工程を増やさずに、チップの非能動部分のpnpn構造上に、Al層+電極金属2層による保護壁を形成して、チップ全体で最も高い場所を作るようにする。
【0025】
図8〜図10は、本実施例のチップ構造を示す図であり、図8は、チップ60の一部平面図、図9は図8のZ−Z′線断面図、図10はチップ全体の平面図である。図2〜図4と同一の構成要素には、同一の参照番号を付して示してある。
【0026】
本実施例では、非能動部分として、発光点列とは反対側のVGA電源配線26の外側のpnpn構造部分を選ぶ。この部分上に、Al層+電極金属2層による保護壁を形成する。すなわち、pnpn構造の最上層のエピ層18上に、p型用オーミック電極22を形成する材料である金(Au)の層(p型オーミック電極と同じ22で示す)と、n型オーミック電極20を形成する材料であるAuの層(n型オーミック電極と同じ20で示す)とを積層した上に、Al層56を設けることにより、全体でも最も高い場所を作ることができる。図10には、このAl層56を、Al配線と区別するために斜線を施して示している。
【0027】
さらには、図10に示すように、ボンディングパッド42の周縁部分に同様の保護壁を設けた。周縁部分の盛り上がったAl層を58で示す。このようにボンディングパッド42の周縁部分にのみ保護壁を形成する理由は、ボンディングパッド中央部真下にAu層が設けられていると、ボンディング時に絶縁膜24が破壊されてAlとAuが接触するおそれがあるためである。また、Au層の面積はできるだけ小さくした。これは、Au蒸着の突沸などにより、Al層と短絡しないようにするためである。
【0028】
前述したように、機能部分で最も高いところは、カソード層18の上にカソード電極20(200nm)+絶縁膜24(400nm)+Al配線32(1μm)+保護膜(400nm)の合わせて2μmの高さにある。
【0029】
本実施例では、Al層の下に、p型用オーミック電極(ゲート電極)22およびn型用オーミック電極(カソード電極)20の形成材料である金(Au)を用いて2つの層を形成して保護壁を作ることにより、保護壁部分の方がゲート電極分200nm高くなった。
【0030】
なお、本実施例では、Au層とAl層との間を絶縁膜で完全に分離したが、部分的に絶縁膜を取り除いて、Au層とAl層を直接接触させてもよい。これは、Al層の成膜条件によってはAuとAlとの間で金属間化合物が形成され、体積膨張が起こるため、この金属間化合物を形成したエリアが最も高くなる場合があるためである。
【0031】
【実施例3】
実施例1では、Al配線の厚さを増やすために、通常のAl配線上に、リフトオフによるAl層を形成した。しかし、本実施例では、保護膜のパターニング用のフォトレジストの一部を除去せずに残すことによって、ボンディングパッド周辺などの高さを高くした。
【0032】
図11,図12は、本実施例のチップ70の構造を示す図であり、図11は断面図、図12はチップ全部の平面図である。図2〜図4と同一の構成要素には、同一の参照番号を付して示してある。
【0033】
本実施例はAl配線の上に更に保護膜62を設け、ボンディングパッドの部分だけこの保護膜を除去するときに使ったフォトレジスト64の一部を残して、保護壁として用いている。図11からわかるように、ボンディングパッド42および発光部付近のレジストを除去している。これは、ボンディングパッド上はボンディングワイヤを接続しなければならず、機能部上はコレットによるハンドリング時に、力が加わることを避けるためである。ここでは、フォトレジストを再露光し、除去することによって不要な部分を取り除いた。
【0034】
なお、ここでは、フォトレジストの一部を除去せずに表面保護に用いたが、保護膜エッチング後に一度フォトレジスト全部を取り除き、再塗布、パターニングを行ってもよい。また、フォトレジストではなく感光性ポリイミドなどの有機膜、また通常のポリイミド+フォトレジストを用いてもよい。
【0035】
【実施例4】
本実施例は、発光点上に樹脂レンズを集積したチップに関するものである。
【0036】
このようなチップは、レンズの頂上が最も高くなる。しかし、ダイボンディング時にレンズ表面を傷つけないように扱いたい。
【0037】
図13,図14は、本実施例のチップ80の構造を示す図であり、図13は断面図、図14はチップ全部の平面図である。図2〜図4と同一の構成要素には、同一の参照番号を付して示してある。
【0038】
レンズ72を押し型で作製する場合を考える。押し型は、ガラスエッチングによって作製した。このような押し型でレンズを成型する際に、レンズ表面よりも高くなる部分74(保護壁)でレンズ部分を取り囲むようにした。
【0039】
押し型の作製の際、レンズ部分は、細い線状穴をマスクにしてエッチングを行うことにより、半円筒状とした。一方、保護壁部分はある程度広い開口でのエッチングを行うことにより、レンズ部分よりも実質的なエッチング速度を早めることが可能となり、結果的には保護壁部分の方がレンズ頂点よりも高くできた。レンズと保護壁を同じマスクで同時に形成したが、別々のフォトリソ工程によって形成してもよい。また、半円筒型レンズだけではなく、半球状でも、また、非球面レンズ、フレネルレンズなどであってもよい。
【0040】
【実施例5】
以上のような自己走査型発光素子アレイは、直線状に配列されて、光プリンタの光書込みヘッドに用いられる。このような光書込みヘッドを用いた光プリンタを図15に示す。
【0041】
光プリンタには、光書込みヘッド100が設置される。円筒形の感光ドラム102の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器104で一様に帯電させる。そして、光書込みヘッド100で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器106で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器118でカセット120中から送られてきた用紙122上に、トナーを転写する。用紙は、定着器124にて熱等を加えられ定着され、スタッカ126に送られる。一方、転写の終了したドラムは、消去ランプ128で帯電が全面にわたって中和され、清掃器130で残ったトナーが除去される。
【0042】
【発明の効果】
本発明の発光素子アレイは、チップ上での高さが最も大きい保護壁を備えているので、ダイボンディング時に平コレットを使用することができる。したがってチップ幅が細くなっても、平コレットによりチップが傾くことなく、基板上に取り付けることが可能となる。
【図面の簡単な説明】
【図1】自己走査型発光素子アレイの回路図である。
【図2】自己走査型発光素子アレイチップの一部平面図である。
【図3】図2のX−X′線断面図である。
【図4】発光素子アレイチップの全体平面図である。
【図5】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図6】図5のY−Y′線断面図である。
【図7】発光素子アレイチップの全体平面図である。
【図8】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図9】図8のZ−Z′線断面図である。
【図10】発光素子アレイチップの全体平面図である。
【図11】本発明の自己走査型発光素子アレイチップの断面図である。
【図12】図11の発光素子アレイチップの全体平面図である。
【図13】本発明の自己走査型発光素子アレイチップの一部平面図である。
【図14】図13の発光素子アレイチップの全体平面図である。
【図15】光プリンタの構成を示す図である。
【符号の説明】
1 シフト部
2 発光部
10 p−GaAs基板
12,16 p型エピ層
14,18 n型エピ層
20 n型用オーミック電極
22 p型用オーミック電極
24 絶縁膜
26 VGA電源配線
28 クロックφ1配線
30 クロックφ2配線
32 書込み信号φI 配線
34 発光点
36 カソード電極
38 ゲート電極
40,50,60,70,80 発光素子アレイチップ
42 ボンディングパッド
52,54,74 保護壁
56,58 Al層
64 フォトレジスト
72 レンズ
Claims (18)
- 半導体基板上に、第1の半導体層,第2の半導体層,第3の半導体層,第4の半導体層が、この順に積層されたpnpn構造と、前記第3の半導体層の上に形成される第1の電極と、前記第4の半導体層の上に形成される第2の電極と、前記pnpn構造および前記第1,第2の電極を覆う絶縁膜と、前記絶縁膜上に形成された金属配線と、前記金属配線に接続されるボンディングパッドとを備える発光素子アレイチップであって、
チップの非機能部分上に、保護壁が形成され、この保護壁の高さがチップの最大高さである、発光素子アレイチップ。 - 前記保護壁は、チップの非機能部分上の金属配線の上に、この金属配線と同じ金属がリフトオフにより形成されたものである、請求項1に記載の発光素子アレイチップ。
- 前記保護壁は、チップの非機能部分上の金属配線およびこの金属配線に接続されたボンディングパッドの上に、前記金属配線と同じ金属がリフトオフにより形成されたものである、請求項1に記載の発光素子アレイチップ。
- 前記金属配線はAlよりなる、請求項2または3に記載の発光素子アレイチップ。
- 前記保護壁は、チップの非機能部分上の金属配線の上に、この金属配線と異なる硬質の金属がリフトオフにより形成されたものである、請求項1に記載の発光素子アレイチップ。
- 前記保護壁は、チップの非機能部分上の金属配線およびこの金属配線に接続されたボンディングパッドの上に、前記金属配線と異なる硬質の金属がリフトオフにより形成されたものである、請求項1に記載の発光素子アレイチップ。
- 前記金属配線はAlよりなり、前記硬質の金属は、W,Ti,PtまたはCrよりなる、請求項5または6に記載の発光素子アレイチップ。
- 前記保護壁は、チップの非機能部分の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記絶縁層と、前記金属配線と同一の金属よりなる第3の金属層とが、この順で積層されて形成されているものからなる、請求項1に記載の発光素子アレイチップ。
- 前記保護壁は、
チップの非機能部分の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記絶縁層と、前記金属配線と同一の金属よりなる第3の金属層とが、この順で積層されて形成されているものと、
前記ボンディングパッドの周縁部の下の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記絶縁層と、前記ボンディングパッドの周縁部の金属とが、この順で積層されて形成されているものとからなる、請求項1に記載の発光素子アレイチップ。 - 前記金属配線はAlよりなり、前記第1および第2の電極は主としてAuよりなる、請求項8または9に記載の発光素子アレイチップ。
- 前記保護壁は、チップの非機能部分の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記金属配線と同一の金属よりなる第3の金属層とが、この順で積層され、前記第2の金属層と前記第3の金属層との間に、金属間化合物が形成されているものからなる、請求項1に記載の発光素子アレイチップ。
- 前記保護壁は、
チップの非機能部分の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記金属配線と同一の金属よりなる第3の金属層とが、この順で積層され、前記第2の金属層と前記第3の金属層との間に、金属間化合物が形成されているものと、
前記ボンディングパッドの周縁部の下の前記pnpn構造の第4の半導体層上に、前記第1の電極と同一の金属よりなる第1の金属層と、前記第2の電極と同一の金属よりなる第2の金属層と、前記ボンディングパッドの周縁部の金属とが、この順で積層され、前記第2の金属層と前記第3の金属層との間に、金属間化合物が形成されているものとからなる、請求項1に記載の発光素子アレイチップ。 - 前記金属配線はAlよりなり、前記第1および第2の電極はAuよりなる、請求項11または12に記載の発光素子アレイチップ。
- 前記保護壁は、表面を覆う保護膜上に、前記チップの発光部と前記ボンディングパッドとを除いて形成されたフォトレジストよりなる請求項1に記載の発光素子アレイチップ。
- 前記フォトレジストは、前記保護膜をパターニングする際に用いたフォトレジストの一部を除去せずに残したものである、請求項14に記載の発光素子アレイチップ。
- 前記保護壁は、表面を覆う保護膜上に、前記チップの発光部と前記ボンディングパッドとを除いて形成された有機膜よりなる請求項1に記載の発光素子アレイチップ。
- 表面が保護膜で覆われ、前記保護膜上に樹脂でレンズが形成されている発光素子アレイチップであって、
前記レンズを形成する樹脂の一部に保護壁を成型し、この保護壁の高さがチップの最大高さである、発光素子アレイチップ。 - 自己走査型発光素子アレイである、請求項1〜17のいずれかに記載の発光素子アレイチップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079673A JP4244672B2 (ja) | 2003-03-24 | 2003-03-24 | 発光素子アレイチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079673A JP4244672B2 (ja) | 2003-03-24 | 2003-03-24 | 発光素子アレイチップ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004288905A true JP2004288905A (ja) | 2004-10-14 |
JP2004288905A5 JP2004288905A5 (ja) | 2006-05-18 |
JP4244672B2 JP4244672B2 (ja) | 2009-03-25 |
Family
ID=33293721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003079673A Expired - Fee Related JP4244672B2 (ja) | 2003-03-24 | 2003-03-24 | 発光素子アレイチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4244672B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266408A (ja) * | 2006-03-29 | 2007-10-11 | Fuji Xerox Co Ltd | 発光素子アレイチップ及び光書き込みヘッド |
JP2008105221A (ja) * | 2006-10-24 | 2008-05-08 | Fuji Xerox Co Ltd | 露光装置および画像形成装置 |
JP2009214442A (ja) * | 2008-03-11 | 2009-09-24 | Fuji Xerox Co Ltd | 発光素子アレイチップ、発光素子アレイチップの製造方法、発光素子ヘッドおよび画像形成装置 |
JP2012015147A (ja) * | 2010-06-29 | 2012-01-19 | Opnext Japan Inc | 半導体レーザ素子 |
-
2003
- 2003-03-24 JP JP2003079673A patent/JP4244672B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266408A (ja) * | 2006-03-29 | 2007-10-11 | Fuji Xerox Co Ltd | 発光素子アレイチップ及び光書き込みヘッド |
JP2008105221A (ja) * | 2006-10-24 | 2008-05-08 | Fuji Xerox Co Ltd | 露光装置および画像形成装置 |
JP2009214442A (ja) * | 2008-03-11 | 2009-09-24 | Fuji Xerox Co Ltd | 発光素子アレイチップ、発光素子アレイチップの製造方法、発光素子ヘッドおよび画像形成装置 |
JP2012015147A (ja) * | 2010-06-29 | 2012-01-19 | Opnext Japan Inc | 半導体レーザ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4244672B2 (ja) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7999275B2 (en) | Composite semiconductor device, LED head that employs the composite semiconductor device, and image forming apparatus that employs the LED head | |
US7871834B2 (en) | Combined semiconductor apparatus with thin semiconductor films | |
JP4302720B2 (ja) | 半導体装置、ledヘッド及び画像形成装置 | |
JP4203087B2 (ja) | 半導体複合装置、ledプリントヘッド及び画像形成装置 | |
US8022387B2 (en) | Composite semiconductor device having a thyristor structure | |
US20040089939A1 (en) | Semiconductor apparatus with thin semiconductor film | |
EP2272677A2 (en) | Semiconductor device, optical print head and image forming apparatus | |
US7893455B2 (en) | Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus | |
JP4279304B2 (ja) | 半導体装置、ledプリントヘッドおよび画像形成装置 | |
US7811841B2 (en) | Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head | |
JP2009212394A (ja) | 半導体装置、ledヘッド及び画像形成装置 | |
JP4244672B2 (ja) | 発光素子アレイチップ | |
US8022418B2 (en) | Composite semiconductor device, LED print head that employs the composite semiconductor device, and image forming apparatus that employs the LED print head | |
JP2004179646A (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP4182727B2 (ja) | 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ | |
JP2020123603A (ja) | 発光素子チップ、露光装置、および画像形成装置 | |
US9064721B2 (en) | Semiconductor light emission device, image formation apparatus and image display apparatus | |
JP2002111063A (ja) | 自己走査型発光素子アレイチップ | |
JP2018032804A (ja) | 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法 | |
JP4954180B2 (ja) | 半導体装置、ledプリントヘッドおよび画像形成装置 | |
JP2007299955A (ja) | 電子装置、発光装置および画像形成装置 | |
JP2004195946A (ja) | 光プリンタヘッド | |
JP2009147352A (ja) | 半導体装置、ledヘッド及び画像形成装置 | |
JP5546315B2 (ja) | 電子装置、光プリントヘッド、および画像形成装置 | |
JP2012091442A (ja) | 発光装置、発光装置の製造方法、光プリンタヘッド、および画像形成システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081229 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |