JP4538896B2 - 自己走査型発光素子アレイ - Google Patents
自己走査型発光素子アレイ Download PDFInfo
- Publication number
- JP4538896B2 JP4538896B2 JP2000152908A JP2000152908A JP4538896B2 JP 4538896 B2 JP4538896 B2 JP 4538896B2 JP 2000152908 A JP2000152908 A JP 2000152908A JP 2000152908 A JP2000152908 A JP 2000152908A JP 4538896 B2 JP4538896 B2 JP 4538896B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- emitting element
- light emitting
- self
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイ、特に、3ボルト駆動が可能な自己走査型発光素子アレイに関する。
【0002】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ICと組み合わせて光プリンタヘッド等の書き込み用光源として利用されている。本発明者らは、発光素子アレイの構成要素としてpnpn構造を持つ3端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号公報、特開平2−14584号公報、特開平2−92650号公報、特開平2−92651号公報)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【0003】
さらに本発明者らは、スイッチ素子(発光サイリスタ)アレイをシフト部として、発光部である発光素子(発光サイリスタ)アレイと分離した構造の自己走査型発光素子アレイを提案している(特開平2−263668号公報)。
【0004】
これらの提案に係る自己走査型発光素子アレイは、5V系の駆動用ICで駆動されるように構成されている。
【0005】
しかし、駆動用ICの動作電圧は5V系から3.3V系へ、さらに低電圧へと変化している。これは、電源電圧を下げることで消費電力を下げることができるためである。このため、発光素子アレイも3.3V電源化できることが望ましい。3.3V電源では、±10%程度の電圧変動を許すとして、3.0Vでの動作可能な発光素子アレイが要求されている。
【0006】
図1に、5Vで駆動され、かつ、シフト部と発光部を分離したタイプの自己走査型発光素子アレイのチップの等価回路図を示す。チップ1は、スイッチ素子(発光サイリスタ)T1,T2,T3…、発光素子(発光サイリスタ)L1,L2,L3…を有している。シフト部の構成は、ダイオード結合を用いている。シフト部のスイッチ素子1個が、発光部の発光素子1個を制御するために、対応するスイッチ素子Tのゲートと発光素子Lのゲートとが相互接続され、負荷抵抗RL を介して電源に接続される。
【0007】
チップ1の端子φ1,φ2(クロックパルス用)、端子φS (スタートパルス用)、端子φI (書込み信号用)は、それぞれ電流制限抵抗用R1,R2,RS ,RI を介してΦ1,Φ2,ΦS ,ΦI ドライバ端子に接続されている。vGK端子は、バイアス電源VGK(例えば、+5V)に接続される。
【0008】
このような構成の自己走査型発光素子アレイにおいて、今、シフト部のφ2 ラインがHレベルで、スイッチ素子T4がオン状態にあるとする。このとき、スイッチ素子T4のゲート端子GT(4)の電位は、VGON ≒0Vとなっている。このゲート端子GT(4)に、VGKの電位となっているvGKラインから、負荷抵抗RL および結合ダイオードDを介して電流が流れ込み、図2のような電圧分布を形成する。横軸にスイッチ素子アレイの番号nを、縦軸にスイッチ素子のゲート端子の電圧VGT(n) を示す。スイッチ素子のゲート端子は、ダイオードDで相互に接続されており、ダイオードの一方向性により、図において、オンしているスイッチ素子T4の右方向のスイッチ素子のゲート電圧VGT(n) は、段階的に増大する。スイッチ素子T4の左方向のスイッチ素子のゲート電圧は、電圧VGK(+5V)となる。
【0009】
なお、図2には、比較のために、電源電圧を+3Vとした場合の電圧分布を点線で示してある。
【0010】
次に、発光部の書き込み信号ラインφI を、Hレベルとすると、φ1ラインにつながっているサイリスタのうち、ゲート電圧の最も低いサイリスタT5を選択的に点灯できる。サイリスタT5のゲート電圧VGT(5) =VGON +VD である(VD はpn接合の順方向電圧である)。
【0011】
サイリスタの点弧電圧Vthは、一般に以下のように表される。
【0012】
Vth=VG +VD +Ith×RPG
ただし、VG はゲート電圧、Ithはしきい電流、RPGはゲート寄生抵抗である。したがって、サイリスタT5がオンするのに必要なアノード電圧V(5)は、
V(5)=VGON +2VD +Ith×RPG
となる。
【0013】
サイリスタが作製される材料がGaAsの場合、VD =1.3V程度であり、VGON も0.2V程度は存在する。また、Ith×RPGも0にはできない。このため、サイリスタT5を3Vでオンさせることは、ぎりぎり可能ではあるかもしれないが、ほとんど余裕がない。このため、外来ノイズなどによる誤動作の危険性があり、実用上3Vでの動作は困難であった。
【0014】
なお、φ1ラインに接続されているサイリスタのうち、サイリスタT5の次にゲート電圧の高いサイリスタは、T7であり、VGK=+5Vであるので、サイリスタT7がオンするのに必要なアノード電圧V(7)は、
V(7)=VGON +4VD +Ith×RPG
となり、V(5)よりも2VD だけ高い電圧でないとオンできない。すなわち、ゲート電圧順位1位と2位のオン電圧の差は、2VD ≒2.6Vと、かなり大きな差がある。この差が大きいことが、ダイオード結合自己走査型発光素子アレイの動作の安定性を保証している。
【0015】
一方、結合素子としてダイオードではなく抵抗を用いた、図3に示される3相駆動抵抗結合型自己走査型発光素子アレイにおいて、φ2ラインがHレベルでスイッチ素子T4がオンしているときのスイッチ素子のゲート電極の電圧分布を、図4に示す。なお図3において、2は発光素子アレイチップを示している。この発光素子アレイチップ2が図1のチップ1と異なる点は、結合ダイオードDを結合抵抗RC に置き換えたことのみであり、その他の構成は同じである。
【0016】
負荷抵抗RL と結合抵抗RC とからなる無限抵抗ラダーの合成抵抗値をRt として、無限に続いていると仮定すると、電圧分布はVGT(n+1) /VGT(n) =Rt /(RC +Rt )なる、等比数列となる。図4に示すように、電源電圧VGK(+5V)との電位差をΔで表すと、各電位差は、Δn+1 /Δn =RL /(RL +Rt )のように等比数列になっている。
【0017】
なお、図4には、比較のために、電源電圧を+3Vとした場合の電圧分布を点線で示してある。
【0018】
次のタイミングで、φ2ラインがHとなると、φ2ラインに接続されているサイリスタのうち最もゲート電圧の低いサイリスタT5がオンする。次に低いのは、サイリスタT2である。サイリスタT5とサイリスタT2との電位差を最も大きく取るには、RC /RL =0.5に取ればよい。このとき、電源電圧を+3V、VGON =0.2Vとすると、VGT(5) =1.6V,VGT(2) =2.3Vとなる。したがってサイリスタT5がオンするのに必要なアノード電圧V(5)は、
V(5)=1.6+VD +Ith×RPG
となり、VD =1.3Vとすると、やはり3Vでの動作は困難である。
【0019】
本発明の目的は、RL とRC の値を適当に選ぶことで、電源電圧3Vで動作可能な抵抗結合型の自己走査型発光素子アレイを提供することにある。
【0020】
【課題を解決するための手段】
図3に示した抵抗結合型3相駆動自己走査型発光素子アレイ、および、4相駆動,5相駆動の自己走査型発光素子アレイにおいて、VGK=+3Vの時の抵抗RC とRL の比率と、最近接ゲート電圧、および、最近接/第2近接ゲート電位差を図5に示す。横軸は比RC /RL を、縦軸は電圧を示す。
【0021】
図5のグラフによれば、最近接ゲート電圧が小さいほど動作可能なアノード電圧V(n)は低くできるが、RC /RL <0.5では、これに伴って動作の安定性を示す「最近接/第2近接ゲート電位差」が小さくなるため、むやみと小さくはできない。
【0022】
電源電圧3Vの10%程度のノイズをを想定すると、最近接/第2近接電位差が0.3V以上が望ましい。すなわち、3相駆動ではRC /RL >0.01、4相ではRC /RL >0.003、5相ではRC /RL >0.001が望ましい。
【0023】
また、同様に、φ1,φ2ラインのHレベル電圧3Vに対し、0.3V程度のマージンを持って駆動させるには、隣接ゲート電圧は1.0V以下が望ましい。したがって、相数に関わらずRC /RL <0.15が望ましい。
【0024】
さらに、3V以下の電圧で動作させるには、上記のRC /RL 比率の範囲よりも狭い範囲を選ぶ必要がある。
【0025】
したがって、本発明の自己走査型発光素子アレイは、
しきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子スイッチ素子多数個を、一次元的に配列し、
前記スイッチの一方の端子を、負荷抵抗を介して電源ラインに接続し、
隣接する前記スイッチ素子のしきい電圧もしくはしきい電流を制御する制御電極を、結合抵抗にて互いに接続し、
前記一次元的に配列された各スイッチ素子の残りの2端子のうちの一方に、外部からn相(nは3以上の整数)のクロックパルスラインを、それぞれn素子毎に順繰りに接続し、
ある相のクロックパルスにより、あるスイッチ素子がオンしているとき、そのスイッチ素子近傍のスイッチ素子のしきい電圧もしくはしきい電流を、前記抵抗を介して変化させ、他の相のクロックパルスにより、前記あるスイッチ素子に隣接するスイッチ素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子発光素子多数個を、一次元的に配列し、
前記スイッチ素子の各制御電極を、1対1に対応する前記発光素子の制御電極に接続し、
前記一次元的に排列された各発光素子の残りの2端子のうちの一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、
前記負荷抵抗の値をRL 、前記結合抵抗の値をRC とした場合に、
RC /RL <0.15であり、かつ、
前記nが3の場合に、RC /RL >0.01であり、
前記nが4の場合に、RC /RL >0.003であり、
前記nが5の場合に、RC /RL >0.001である、
ことを特徴とする。
【0026】
前記3端子スイッチ素子および前記3端子発光素子は、3端子発光サイリスタであり、このようなサイリスタは、第1導電型の基板上に、第1導電型の第1の半導体と、第2導電型の第1の半導体と、第1導電型の第2の半導体と、第2導電型の第2の半導体とが積層されてなるpnpn構造を有し、前記負荷抵抗および結合抵抗は、パターニングされた前記第1の導電型の第2の半導体と、この第2の半導体上に形成された電極とにより形成される。
【0027】
この場合、前記負荷抵抗の値は、前記第1の導電型の第2の半導体のパターニングにより調整し、前記結合抵抗の値は、前記電極の形状を変えることにより調整される。
【0028】
【発明の実施の形態】
【0029】
【実施例1】
RC =6kΩ、RL =60kΩとして、図3の抵抗結合タイプの3相駆動自己走査型発光素子アレイを作製した。図6および図7に、作製された自己走査型発光素子アレイの平面図および断面図を示す。断面図は、平面図のA−A′線における断面を示している。
【0030】
まず、n型GaAs基板18上に、第1のn型層16,第1のp型層,第2のn型層12,第2のp型層10を順次積層し、pnpn構造を作る。最上層の第2のp型層10をエッチングして、発光部アノード50とシフト部アノード60とを形成する。次に、対となるスイッチ素子と発光素子を単位として素子分離を行い、負荷抵抗RL と結合抵抗RC とからなる抵抗ラダー部は、pnpn構造の第2のn型層12を用いて形成する。
【0031】
次に、発光部アノード50上にアノード電極を、シフト部アノード60上にアノード電極62を、発光部およびシフト部に共通のゲート電極を形成する。また、抵抗ラダー部に電極72,73を形成する。
【0032】
次に、絶縁層(図示せず)を被覆して、コンタクトホールをあけ、最後に、VGK配線100,φ1 ライン110,φ2 ライン112,φ3 ライン114,φIライン120を形成し、n型GaAs基板の裏面に電極20を形成する。
【0033】
抵抗ラダーは、図6に示すように、第2のn型層12のパターンと、矩形状の電極72,73とによって形成されるが、図6において、電極72と電極73との間に位置する長方形状のn型層部分を76で、隣接する電極73間の長方形状n型層部分を77で示す。今、長方形状部分76の幅をWL で、長さをLL で表し、長方形状部分77の幅をWC で、長さをLC で表すものとする。
【0034】
この構造において、第2のn型層12のシート抵抗は20kΩ/□であったので、LL /WL =3、LC /WC =0.3とした。
【0035】
このような寸法設定により、0.01<RC /RL <0.15を実現した。
【0036】
【実施例2】
さらに、低い電圧で動作可能とするために、RC /RL を小さく取りたい場合、図6および図7の構成で、RC を大きくすると、ゲートの充放電時定数が大きくなり、転送速度が遅くなる。また、長さLL が大きくなると素子の面積が大きくなる。そこで、RC を小さくする必要がある。このような抵抗結合タイプの3相駆動自己走査型発光素子アレイを作製した。図8および図9に、作成された自己走査型発光素子アレイの平面図および断面図を示す。この断面図は、平面図のA−A′線における断面を示している。基本的な構造は実施例1と同じであり、図6および図7と同一の要素には、同一の番号を付して示してある。
【0037】
実施例2では、図8および図9に示すように、抵抗電極78の形状を階段状とし、これら電極78間の第2のn型層12のパターンを折れ曲がり形状とした。このパターンの長さをLC 、幅をWC とすると、LC /WC =0.03を実現でき、RC の値を小さくでき、
0.01<RC /RL <0.15
を満たすことができた。
【図面の簡単な説明】
【図1】ダイオード結合型の自己走査型発光素子アレイのチップの等価回路図である。
【図2】図1のスイッチ素子アレイのゲートの電圧分布を示す図である。
【図3】抵抗結合型の自己走査型発光素子アレイのチップの等価回路図である。
【図4】図3のスイッチ素子アレイのゲートの電圧分布を示す図である。
【図5】VGK=+3Vの時の抵抗RC とRL の比率と、最近接ゲート電圧、および、最近接/第2近接ゲート電位差を示す図である。
【図6】実施例1の自己走査型発光素子アレイの平面図である。
【図7】実施例1の自己走査型発光素子アレイの断面図である。
【図8】実施例2の自己走査型発光素子アレイの平面図である。
【図9】実施例2の自己走査型発光素子アレイの断面図である。
【符号の説明】
1 ダイオード結合自己走査型発光素子アレイチップ
2 抵抗結合自己走査型発光素子アレイチップ
10 第2のp型層
12 第2のn型層
14 第1のp型層
16 第1のn型層
18 n型GaAs基板
20 裏面電極
50 発光部アノード
52 発光部アノード電極
60 シフト部アノード
62 シフト部アノード電極
64 ゲート電極
72,73,75 抵抗電極
76,77 抵抗を形成する長方形状部
Claims (2)
- しきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子スイッチ素子多数個を、一次元的に配列し、
前記スイッチの一方の端子を、負荷抵抗を介して電源ラインに接続し、
隣接する前記スイッチ素子のしきい電圧もしくはしきい電流を制御する制御電極を、結合抵抗にて互いに接続し、
前記一次元的に配列された各スイッチ素子の残りの2端子のうちの一方に、外部からn相(nは3以上の整数)のクロックパルスラインを、それぞれn素子毎に順繰りに接続し、
ある相のクロックパルスにより、あるスイッチ素子がオンしているとき、そのスイッチ素子近傍のスイッチ素子のしきい電圧もしくはしきい電流を、前記結合抵抗を介して変化させ、他の相のクロックパルスにより、前記あるスイッチ素子に隣接するスイッチ素子をオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子発光素子多数個を、一次元的に配列し、
前記スイッチ素子の各制御電極を、1対1に対応する前記発光素子の制御電極に接続し、
前記一次元的に排列された各発光素子の残りの2端子のうちの一方を、発光のための電流を印加する書込み信号ラインに接続した自己走査型発光素子アレイにおいて、
前記3端子スイッチ素子および前記3端子発光素子は、第1導電型の基板上に、第1導電型の第1の半導体と、第2導電型の第1の半導体と、第1導電型の第2の半導体と、第2導電型の第2の半導体とが積層されてなる3端子発光サイリスタであって、
前記結合抵抗は、前記基板上に、第1導電型の第1の半導体と、第2導電型の第1の半導体と、第1導電型の第2の半導体とが積層され、さらに前記第1導電型の第2の半導体上に抵抗電極が形成されてなり、
前記結合抵抗の値は、前記第1導電型の第2の半導体上に形成され、互いに対向する抵抗電極間に露出する前記第1導電型の第2の半導体により設定される
ことを特徴とする自己走査型発光素子アレイ。 - 前記結合抵抗の値は、前記互いに対向する抵抗電極間の対向する抵抗電極の辺が階段状に形成され、前記抵抗電極間に露出する前記第1導電型の第2の半導体の表面形状により設定されることを特徴とする請求項1記載の自己走査型発光素子アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152908A JP4538896B2 (ja) | 2000-05-24 | 2000-05-24 | 自己走査型発光素子アレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152908A JP4538896B2 (ja) | 2000-05-24 | 2000-05-24 | 自己走査型発光素子アレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001328295A JP2001328295A (ja) | 2001-11-27 |
JP4538896B2 true JP4538896B2 (ja) | 2010-09-08 |
Family
ID=18658260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000152908A Expired - Fee Related JP4538896B2 (ja) | 2000-05-24 | 2000-05-24 | 自己走査型発光素子アレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4538896B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5343311B2 (ja) * | 2006-10-24 | 2013-11-13 | 富士ゼロックス株式会社 | 露光装置および画像形成装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283801A (ja) * | 1996-04-10 | 1997-10-31 | Nippon Sheet Glass Co Ltd | 面発光サイリスタおよび自己走査型発光装置 |
JPH09283792A (ja) * | 1996-04-12 | 1997-10-31 | Nippon Sheet Glass Co Ltd | 面発光サイリスタおよび自己走査型発光装置 |
JP2859649B2 (ja) * | 1989-07-25 | 1999-02-17 | 日本板硝子株式会社 | 発光・受光モジュール |
JPH11330560A (ja) * | 1998-05-12 | 1999-11-30 | Nippon Sheet Glass Co Ltd | 光プリントヘッドの駆動方法 |
-
2000
- 2000-05-24 JP JP2000152908A patent/JP4538896B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2859649B2 (ja) * | 1989-07-25 | 1999-02-17 | 日本板硝子株式会社 | 発光・受光モジュール |
JPH09283801A (ja) * | 1996-04-10 | 1997-10-31 | Nippon Sheet Glass Co Ltd | 面発光サイリスタおよび自己走査型発光装置 |
JPH09283792A (ja) * | 1996-04-12 | 1997-10-31 | Nippon Sheet Glass Co Ltd | 面発光サイリスタおよび自己走査型発光装置 |
JPH11330560A (ja) * | 1998-05-12 | 1999-11-30 | Nippon Sheet Glass Co Ltd | 光プリントヘッドの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001328295A (ja) | 2001-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4649701B2 (ja) | 自己走査型発光装置 | |
US7834363B2 (en) | Light-emitting element having PNPN-structure and light-emitting element array | |
JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
JPH02212170A (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
JP4362905B2 (ja) | 自己走査型発光装置、書き込み用光源および光プリンタ | |
US6452342B1 (en) | Self-scanning light-emitting device | |
US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
JP4538896B2 (ja) | 自己走査型発光素子アレイ | |
JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
JP4352573B2 (ja) | 自己走査型発光素子アレイ | |
US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
JP2001232849A (ja) | 自己走査型発光素子アレイ | |
JP2001250980A (ja) | 3端子発光サイリスタ | |
JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
JP2001077421A (ja) | 自己走査型発光装置のマスク設計方法 | |
JP2001189526A (ja) | 自己走査型面発光レーザアレイ | |
JP3212497B2 (ja) | 自己走査型発光装置 | |
JP4367191B2 (ja) | 自己走査型発光素子アレイ | |
JPH0985987A (ja) | 自己走査型発光装置 | |
JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
JP2003249680A (ja) | 発光素子アレイ | |
JP2001053334A (ja) | 端面発光素子および自己走査型発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4538896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140702 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |