JPH02212170A - 自己走査型発光素子アレイおよびその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、発光素子を同一半導体基板上に集積した自己
走査機能を有する発光素子アレイおよびその駆動方法に
間し、特に該発光素子アレイの駆動の高速化、長寿命化
に関するものである。

【従来の技術】

発光素子の代表的なものとしてＬ　Ｅ　Ｄ　（Ｌｉｇｈ
ｔＥｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）及びＬ　Ｄ　（Ｌａ
５ｅｒ　Ｄｉｏｄｅ）が知られている。 ＬＥＤは化合物半導体（ＧａＡｓ、　　ＧａＰ、　　Ａ
ｌＧａＡｓ、　　Ｉ　ｎＧａＡｓＰ、　　Ｉ　ｎＧａＡ
ｌＡｓ等）のＰＮまたはＰＩＮ接合を形成し、これに順
方向電圧を加えることにより接合内部にキャリアを注入
、その再結合の過程で生じる発光現象を利用するもので
ある。 またＬＤはこのＬＥＤ内部に導波路を設けた構造となっ
ている。あるしきい値電流以上の電流を流すと注入され
る電子−正孔対が増加し反転分布状態となり、誘導放射
による光子の増倍（利得）が発生し、へき開面なとを利
用した平行な反射鏡で発生した光が再び活性層に帰還さ
れレーザ発振が起こる。そして導波路の端面からレーザ
光が出ていくものである。 これらＬＥＤ、ＬＤと同じ発光メカニズムを有する発光
素子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でＰＮＰＮ構造を
作るものであり、シリコンではサイリスタとして実用化
されている。 （青木昌治編著、　「発光ダイオード」工業調査会、１
１１１１６７〜１６９参照） さらにこの発光サイリスタの中に導波路を設けＬＤとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。　　（Ｙ、Ｔａ５ｈｉｒｏ　ｅｔ、　ａｌ、　Ａｐ
ｐｌ。 Ｐｈｙｓ、　Ｌｅｔｔ、　５４（４）、　１９８９　ｐ
ｐ３２９−３３１）この発光サイリスタの基本構造及び
電流−電圧特性を第１５図、第１６図に示す。第１５図
に示す構造はＮ形ＧａＡｓ基板上にＰＮＰＮ構造を形成
したもので通常のサイリスタとまったく同じ構成である
。第１６図も同様に通常のサイリスタとまったく同じＳ
字形負性抵抗を表している。サイリスタも第１５図に示
す様な２端子のみでなく、第１７図に示す３端子サイリ
スタも知られている。 この３端子サイリスタのゲートはＯＮ電圧を制御する働
きを持ち、ＯＮｍ圧はゲート電圧に拡散電位を加えた電
圧となる。またＯＮＬ／た後、ゲート電極はカソード電
位とほぼ一致するようになる。 カソード電極が接地されていればゲート電極は零ボルト
となる。またこの発光サイリスタは外部から光を入射す
ることによりそのしきい電圧が低下することが知られて
いる。 さらにこの発光サイリスタの中に導波路を設けＬＤとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。　（田代他、１９８７年秋応用物理学会講演、番号
＋８ｐ−ＺＧ−１０）これらの様な発光素子、特にＬＥ
Ｄは化合物半導体基板上に多数個作られ、切断されて一
つづつの発光素子としてパッケージジグされ販売されて
いる。また密着イメージセンサ用及びプリンタ用光源と
してのＬＥＤは一つのチップ上に複数個のＬＥＤを並べ
たＬＥＤアレイとして販売されている。 一方密着形イメージセンサ、ＬＥＤプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機Ｉｌｌり
が必要である。 しかし、これらの従来の発光素子を用いて光走査を行な
うためには、ＬＥＤアレイのなかに作られている一つ一
つのＬＥＤをワイヤボンディング等の技術により駆動Ｉ
Ｃに接続し、このＩＣで一つ一つのＬＥＤを駆動させて
やる必要があった。 このためＬＥＤの数が多い場合、同数のワイヤボンディ
ングが必要で、かつ、駆動ＩＣも数多く必要となりコス
トが高くなってしまうという問題点があった。これは駆
動ＩＣを設置するスペースを確保することが必要となり
、コンパクト化が困難という問題点を誘発していた。ま
たＬＥＤを並べるピッチもワイヤボンディングの技術で
定まり、短ピツチ化が難しいという問題点があった。 そこで発明者らは、発光素子のターンオン電圧または電
流が、別の発光素子のＯＮ状態によって影響を受けるよ
う、即ち相互作用をするよう構成し、発光素子アレイ自
身に自己走査機能をもたせることにより、先に挙げたワ
イヤボンディングの数の問題、駆動ＩＣの問題、コンパ
クト化、短ピツチ化の問題を解決する発明を行なった。 　（例えば特願昭６３−６５３９２）この先の発明の内
容を以下簡単に記す。 第６図および第７図に示す様に、接地されたＮ形ＧａＡ
ｓ基板（＋）上にＰ形半導体層（２３）、Ｎ形半導体層
（２２）、Ｐ形半導体層（２１）の各層を形成する。 そしてホトリソグラフィ等及びエツチングにより、分離
溝（５０）を形成して各単体発光素子Ｔ　（−２）〜Ｔ
（＋１）に分離する。　（単体発光素子Ｔ　（−２）〜
Ｔ　（＋１）はこれらの発光素子アレイの一部を代表す
る。）アノード電ｇｔ　（４０）はＰ形半導体層（２１
）とオーミック接触を有し、ゲート電極（４１）はｎ形
半導体層（２２）とオーミック接触を有する。絶縁層（
３０〉は素子と配線との短絡を防ぐためのものであり、
同時に特性劣化を防ぐための保護膜でもある。 絶！を層（３０）は発光サイリスタの発光波長の光がよ
く通る材質をもちいることが望ましい、Ｎ形ＧａＡｓ基
板（１）はこのサイリスタのカソードとして働く。 各単体発光素子の７ノード電極（４ｏ）は、転送りロッ
クライン（φ１、φ２、φ３）のいずれか１本が、長平
方向にφ１、φ２、φ３の順番で繰り返す様に接続され
る。またゲート電極には負荷抵抗ＲＬが接続される。一
方路素子間に光結合が発生すると本実施例の転送動作が
影響されることがある。これを防止するため、ゲート電
極の一部を発光素子間の分離溝のなかに入れ、光結合を
防止する構造としている。 上記発光素子アレイの動作を説明すると、まず転送りロ
ックφ３がハイレベルとなり、発光素子Ｔ（０）がＯＮ
する。この時、３端子サイリスタの特性から発光素子Ｔ
（０）のゲート電極Ｇθは零ボルト近くまで引き下げら
れる。　（シリコンサイリスタの場合約１ボルトである
） また、上記発光サイリスタは光を感じてそのターンオン
電圧が低下する特性を持つ０発光サイリスタをその発光
が近隣の素子に入射するよう構成しであるので、発光素
子に距離的に近い素子、または光がよくあたるよう配置
された素子はそのタージオン電圧が下がることになる。 電源電圧をＶＧＫとすると、発光素子Ｔ　（０）に近く
、入射光の光量の多い素子のゲート電圧が最も低下し、
以降順に発光素子Ｔ（０）から離れるに従いゲート電圧
は上昇していく。 次の転送りロックパルスφ１は近接の発光素子Ｔ（＋）
、Ｔ　（−２）及びＴ（４）、Ｔ　（−５）等に加わる
が、これらの中で最もＯＮ電圧が低い素子は発光素子Ｔ
（１）である。次に低い素子は発光素子Ｔ　（−２）と
なる。 そこで転送りロックパルスφ１のハイレベル電圧を、発
光素子Ｔ（１）のゲート電圧Ｇ１と発光素子Ｔ（−２）
のゲート電圧Ｇ−２との間に設定しておけば、発光素子
Ｔ（１）のみＯＮさせることができ、転送りロックφ１
、φ２、φ３のハイレベル電圧を交互に互いに少しづつ
重なるように設定すれば、転送動作（３相駆動自己走査
）を行なうことができる。 上記例は、発光素子の制御電極間を光結合を用いて結合
させた物であるが、該制御電極間の結合は電気的結合で
あってもかまわない。 以下に、抵抗素子を介してネットワークを形成する例を
説明する。 第９図は平面図であり、このｘ−ｘ’ラインにそっての
断面図が第１０図、Ｙ−Ｙ’ラインにそっての断面図が
第１１図である。また等価回路を第１２図に示す。 第１θ図において、発光素子はｎ形ＧａＡｓ基板（１）
上に積層したｎ形Ｇ　ａＡ　ｓＮ　（２４ｂ）、ｎ形Ａ
ＩＧａＡ　ｓＪ　（２４ａ）、ｐ形ＧａＡｓ層（２３ａ
）、ｎ形ＧａＡｓＦＩ（２２ａ）、ｐ形ＡｌＧａＡｓ層
（２ｌ　ｂ）、およびｐ形ＧａＡｓ層（２１ａ）からな
っている。これは活性層であるｐ形Ｇ　ａＡ　ｓＮ　（
２３ａ）、ｎ形Ｇ　ａＡ　ｓＮ　（２２ａ）へキャリア
を閉じ込めるため、バンド幅の大きいＡｌＧａＡｓ層（
２１ｂ）、（２４ａ）で活性層を挟んだ構造あり、これ
により発光効率を向上させることができる。ここで各発
光素子Ｔに対して基板（＋）はカソードとなり、ｎＪ！
　（２２）はゲート、　ｐｌ’！（２＋）はアノードと
なる。各発光素子Ｔ上には、絶縁保護被膜（３１）が被
覆され、各々に分離される。 各発光素子のゲー）　（２２）は、絶縁保護被膜（３ｏ
）に設けられたコンタクト孔ＣＩ、　　絶縁保護波１１
ｇ（３０）上に設けられた金属薄膜配線（４１）、　　
絶縁保護被膜（３０）に設けられたコンタクト孔Ｃ３，
ｎ形ＧａＡＳ基板（１）上に積層されて発光素子群と分
離されたｎ形Ｇ　ａＡ　ｓＦｌ　（２２ａ）、　　：］
ンタクト孔Ｃ３，金属薄膜配線（４１）、　　コンタク
ト孔ＣＩを介して各々接続されている。 各発光素子のアノード電極は、絶縁保護被膜（３０）に
設けられたコンタクト孔ＣＩ、　　絶縁保護被膜（３０
）上に設けられた金属薄膜配線（４０）、　　金属薄膜
配線（４０）上の絶縁保護被膜（３１）に設けられたコ
ンタクト孔Ｃ２を介して転送りロックラインに接続され
る。転送りロックラインはφ１、φ２、φ３の３本が形
成され、各発光素子のアノード電極は、φ１、φ２、φ
３のいずれか１本に、長さ方向に向かってφ１、φ２、
φ３の順番で繰り返し接続される。 また、各発光素子ゲー）　（２２）は、絶縁保護被膜（
３０）に設けられたコンタクト孔ＣＩ、ｗＡｓ保護被膜
（３０）上に設けられた金属薄膜配線（４１）、　　絶
縁保護被膜（３０）に設けられたコンタクト孔Ｃ３，ｎ
形ＧａＡｓ基板（１）上に積層されて発光素子群と分離
されたｎ形ＧａＡｓ層（２２ａ）、　　コンタクト孔Ｃ
３，絶縁保護被膜（３０）上に＝９けられた金属薄膜配
線（４２）を介して電源電圧ＶＧＫに接続されている。 上記構造の発光素子アレイの動作を説明すると、今転送
りロックラインφ３がハイレベル電圧となり発光素子Ｔ
（０）がＯＮ状態になっているとする。このとき発光素
子Ｔ（０）のノードＧ、Ｉｌはほぼ零ボルトとなってい
る。すると各発光素子のゲート電極を結合した抵抗ネッ
トワークに電流が流れ、発光素子Ｔ（０）に近いノード
が最も電圧が引き下げられ、離れていくほど影響は少な
くなる０例えば次の転送りロックφ１にハイレベル電圧
が加わると、３素子おきの発光素子Ｔ（１）とＴ　（−
２）がＯＮ可能となるが、　ノードＧ１のほうがノード
Ｇ−２より低い電圧となっているため、電源電圧を発光
素子Ｔ（１）が動作する電圧より高く、かつ発光素子Ｔ
　（−２）が動作する電圧より低く設定しておくと、発
光素子Ｔ　（１）のみをＯＮさせることができる。この
動作を繰り返すと、３本の転送りロックラインを用いて
発光素子の走査を行なうことができる。 上記の様に、先に発明した発光素子アレイは、発光素子
のターンオン電圧または電流が、別の発光素子のＯＮ状
態によって影響を受ける様、即ち、相互作用をするよう
構成したことにより発光の自己走査機能を実現した物で
ある。 該発光素子の制御電極間の結合は、抵抗素子を介したも
のに限定されず、第１３図、第１４図にしめず様な電流
または電圧の一方向性のある素子を介して接続すること
も可能で、該一方向性素子を介して接続すると、２相の
転送パルスで自己走査を発生させることが出来る。 一般に光プリンタに用いる発光素子アレイは、発光点の
移動だけでなく発光強度の変調が必要となる。上記自己
走査型発光素子アレイにおいては、以下の駆動方法によ
り発光強度の変調も可能である。　（例えば特願昭６３
−６５３９２）この駆動方法の原理を第８図に示す、第
８図の上に示した回路画では特に示されてはいないが、
各発光素子のゲート端子は第１２図または第１３図に示
す様な電気的手段または光学的手段で接続されている、
各発光素子のアノードには転送りロックラインφ１、φ
２、φ３のいずれか１本が長平方向にφ１、φ２、φ３
の順番で繰り返し接続されている。転送りロックライン
φ１、φ２、φ３には、各々電ｔ’Ｒ［ｌ　＋、１２、
　Ｉ３が制御回路信号φ１により制御可能の様に接続さ
れ、発光素子Ｔ（０）にはスタートパルスφθが接続さ
れている。 転送りロックラインφ１、φ２、φ３には、転送パルス
として矩形信号が時刻ｔに対して各々遅れｔｌで印加さ
れる。各転送パルスはわずかな重なり時間を持つように
設定される。 発光素子Ｔ（０）に矩形のスタートパルスφｅを印加し
、該スタートパルスにわずかな重なり時間を持つ転送り
ロックφ１、引続き転送りロックφ２、φ３、φ１を繰
り返し印加することにより、発光素子アレイは、自己走
査を始めるが、ここで制御回路信号φ１に転送りロック
φ１、φ２、φ３に同期した信号を送り、転送りロック
に電流源■１、　Ｉ２、Ｉ３を乗せると自己走査により
発光状態にある発光素子を他の発光素子よりも強く発光
させることができる。 第８図においては、ここでは発光素子Ｔ（３）の輝度を
特に強くするよう、転送りロックφ３に電流源■３を自
己走査により発光素子Ｔ（３）が発光状態になる時刻ｔ
に乗せている。 上記自己走査型発光素子アレイは、このような方法によ
って任意の場所の輝度を上げることができ、光プリンタ
等へ画像を書き込むことが可能となる。

【発明が解決しようとする課Ｂ】

ところで第８図に示した駆動方法で実際に光プリンタを
形成することを考える。 Ａ４の短辺（約２１　ｃｍ）相当のプリントを１６ドツ
ト／■−の解像度で印字するためには約３４００ビツト
必要になる。しかしながら、従来例にて説明してきた自
己走査型発光素子アレイでは、発光しているポイントは
常に一つで、この発光中の発光素子の強度を変化させて
画像を書き込む構造となっている。この方法で光プリン
タを形成すると、通常使用されている光プリンタ用ＬＥ
Ｄアレイ（これは画像を書き込むポイントが同時に発光
するよう駆動ＩＣによって制御されている）に比べ、画
像書き込み時に３４００倍の輝度が必要となり、書き込
み光量を同じにするためには、３４００倍の電流を流す
必要がある０発光時間は逆に通常のＬＥＤアレイに比へ
１／３４００となるが、発光素子は一般的に電流が増え
ると加速度的に寿命が短くなる傾向があり、いくらデユ
ーティが１／３４００とはいえ従来のＬＥＤプリンタに
比べ、寿命が短くなってしまうという問題点があった。 第６図、第７図の構成例（光結合による方法）ではゲー
ト電極を設ける必要がなく構造が簡単で、簡単な製造工
程で製造できる。しかしながら第９図、第１０図、第１
１図に示した構成例（電気的接続による方法）では、抵
抗ＲＬ−Ｒ１を設けこれらを互いに内部配線する必要が
あること、この抵抗値によって特性が支配されるため精
度良く形成する必要があること等のため製造コストが高
くなるという問題点があった。 本発明は従来問題であった画像書き込み時の高い電流注
入量を軽減し、発光素子アレイの長寿命化を行なうもの
である。

【課題を解決するための手段】

本発明は、上記従来の問題点を解決するためになされた
ものであって、しきい電圧もしくはしきい電流を外部か
ら制御するための制御電極を有する発光素子を多数個、
一次元、二次元、もしくは三次元的に配列し、互いに近
傍に位置する少なくとも２つの発光素子の制御電極を電
気的手段にて接続すると共に各発光素子に電源ラインを
電気的手段にて接続してネットワーク配線を形成し、各
発光素子に外部から電圧もしくは電流を印加させる複数
のクロックラインを接続した発光素子アレイであって、
該発光素子アレイを複数の発光素子よりなる複数のブロ
ックに分け、　ｌブロック内の全発光素子に同一のクロ
ックパルスを印加できるクロックラインを設けた発光素
子アレイである。 該ｌブロック内の各発光素子に同一のクロックパルスを
印加できるｌブロックの発光素子と同数のクロックライ
ンを各１本づつ設ければ、ｌブロックごとの転送を行な
う転送パルス信号をブロックごとに印加すると共に、各
発光素子に接続するクロックラインに各々別々の変ｖ４
信号を印加でき、この方法により発光素子アレイの駆動
の高速化および長寿命化が実現出来る。 また、上記発明は例えば、しきい電圧もしくはしきい１
！流が外部から制御可能な制御電極を有する発光素子を
多数個、一次元、二次元、もしくは三次元的に配列し、
互いに近傍に位置する少なくとも２つの発光素子の制御
電極を電気的手段にて接続すると共に各発光素子に電源
ラインを電気的手段にて接続し、各発光素子に、複数の
クロックラインの内の一つを接続した、発光素子アレイ
であって、発光素子群を複数の発光素子よりなる複数の
ブロックに分け、各ブロック内においては、各発光素子
の、クロックラインの接続された第１導電型半導体に接
する第２導電型半導体制御電極同士を接続し、かつ隣接
ブロック間は、発光素子の、バイアス電圧が印加される
第２導電型半導体に接する第１導電型半導体制御電極同
士を接続し、同一ブロック内の発光素子には同一のクロ
ックラインを接続する構造においても実施できる。 上記例は、発光素子の制御電極同士を！気的手段により
接続する方法を改良し、電気的手段として抵抗を使用せ
ず、従って製造工程の簡素化を可能とするものである。 上記例は、抵抗を使用せずに電気的接続を行なうための
手段として、先の発明の例で示したような、クロックラ
インが印加される第】導電型半導体層（Ｐ形半導体層）
に接する第２導電型半導体層（Ｎ形半導体層）である第
１ゲート層間を抵抗Ｒ（、Ｒ１を介して電気的に接続す
る方法を取らず、クロックラインを同時に複数の互いに
隣接する発光素子に印加するよう構成し、該クロックラ
インが接続される第１導電形半導体層に隣接する第２導
電形半導体層である第１ゲート層を同一クロックライン
が接続される発光素子（ブロック）間で互いに１１続し
、かつバイアス電圧に接続される第２導電形半導体層に
隣接する第１導電形半導体層である第２ゲート層を前記
クロックラインと別のクロックラインに接続される発光
素子群（別ブロック）の一部の発光素子の第２ゲート層
に接続するよう構成したものである。 本発明に使用する発光素子としては、しきい電圧もしく
はしきい電流が外部から制御可能な素子、例えばＰ導電
形半導体領域及びＮ導電形半導体領域を複数積層した負
性抵抗を有する発光素子を用いることができる。

【作用】

本発明では上記に記したようにいくつかの素子をブロッ
ク化し、この各ブロックごとに発光状態の転送を行う、
また画像の書き込みはこのブロック内の各発光素子に同
時に行なう。これによって移動する発光点が従来の様に
１点のみでなく、ブロック内に含まれる複数の点となる
ため、画像書き込みに必要な電流がその分小さくなり、
長寿命化することができる。 また、各発光素子の、クロックラインの接続された第１
導電型半導体に接する第２導電型半導体制御電極同士を
接続し、かつ隣接ブロック間は、発光素子の、バイアス
電力が印加される第２導電型半導体に接する第１導電型
半導体制御電極同士を接続し、同一ブロック内の発光素
子には同一のクロックラインを接続する構造にすれば、
ハイレベル電圧が印加されるクロックラインに接続され
た複数の発光素子（ブロックとよぶ）がＯＮしている場
合、該発光素子の第２ゲート層から別のクロックライン
が接続される発光素子の第２ゲート層Ｊこ電流が流れ、
従ってこの発光素子のしきい電圧を低下させる。これが
ＯＮ状態転送の引金として作用し、自己走査機能を具備
することができる。

【実施例】

実施例−１ ｎ形基板（１）上にエピタキシャル成長で０層（２４）
、ｐＪＬｌ！　（２３）、ｎＦＩ　（２２）、ｐｌ（２
１）を形成し、ホトエツチングにより素子量分Ｍ溝（５
０）を形成する。基板（１）はカソードとなり、　（２
２）がゲート、　（２１）がアノードとなる−　　Ｔ（
−１）、Ｔ（０）、Ｔ（＋）はブロックを示す。この実
施例では一つのブロックの中にアノード（２１）が４つ
できることになる。三つは発光用であり、残る一つは接
続用ダイオードである。接続用ダイオード端は隣接する
素子のゲートに接続され、発光用アノードは転送りロッ
クに接続される。 上記実施例の等価回路図を第２図に示す。上記実施例は
、転送動作を行なう各ブロックに３ケの発光素子が含ま
れる例を示したものである。 発光素子（ＴＩ（−１）、Ｔｓ（−１）、Ｔｓ（−１）
）、発光素子（ＴＩ　（０）、Ｔｓ（０）、ＴＩ（０）
）、発光素子（ＴＩ（−１）、Ｔｓ（−１）、ＴＩ（−
１））等がブロックを表し、ブロック内の素子ＴＩ、Ｔ
ｓ、ＴＩが個別の発光を行なえる。各ブロックは結合用
ダイオードＤ−＋、Ｄｓ、Ｄ＋により電気的に接続され
、発光素子は負荷抵抗ＲＬを介して電源電圧ＶＧＫに接
続されている。各ブロックのアノードには同じクロック
が印加される０例えばブロック（−１）、（１）には転
送りロックφ２が、ブロック（０）には転送りロックφ
１が印加される。各転送り口・ンクラインφ電１・φ１
２・φ＋３ｓφ２１・φ２２％φ２３にはお互いのＯＮ
状態が影響しあわない様、それぞれバッファを設けてい
る。 動作は従来と同じで、　１素子づづＯＮＬ／、それが転
送していたものがブロックごとの転送に変わったのみで
ある。ビット総数が同じ条件で比較すると、この例では
ブロックに３素子入っているため、従来の方式に比べ１
素子の発光時間を３倍に延長することができる。 次に画像情報を書き込む場合を考える。第２図において
各転送りロックラインφ目、φ１２、φ１３、φ２１％
φ２２１φ２３に電流ＲＩ　＋＋−１１２−１１３％　
ｌ　２１．１２２、Ｉ２３が接続され、電流Ｒ１ｚ、Ｉ
＋２は転送りロックラインφ目に、電流源［１２，１２
２は転送りロックラインφ１２に、Ｍ、流源１１３、＋
２３は転送りロックラインφ１３に同門して変化する。 いま発光素子Ｔ２（０）の発光を強くして画像を書き込
む場合は転送りロックラインφ１に同期して転送りロッ
クラインφ２をハイにして電流［１１２、Ｉ２２をＯＮ
させ電流を流させればよい。電流源＋１２からの電流は
発光素子Ｔ２（０）に流れ発光強度を上げる。電流［Ｉ
２２の電流は素子側に流れ込まず、バッファを介して外
部に出る様にする。この電流［１２２の電流は発光に寄
与せず、消費電力の増加につながるので６ケの電流源を
全く別に駆動してもよい。 各ブロックのＯＮ時間は従来法の二倍であるため、同一
積分輝度を得るためにＯＮ素子に流す電流は概略］／３
でよく、従来例に比べ長寿命化することが可能である。 上記実施例の場合、電流源の電流値を約ＩＡとすること
により、同輝度の発光を得るために電流値を設定した従
来型の発光素子アレイと比べて約１０倍の素子寿命が実
現できた。 また以上の説明では発光サイリスタに限定して説明した
が同様な機能を持つデバイスであればこれに限られず何
であっても良い、さらにはレーザサイリスタであっても
よい。 尚ここではダイオード結合方式の自己走査型発光素子ア
レイを例として示したが、発光素子アレイの電気的結合
方式は抵抗ネットワークによる方式などであってもかま
わない。 またブロックに上記実施例においては、　ｌブロック内
に３素子含まれる場合を示したが、この数はいくっても
よい。 尚、以上述べてきた本発明の一連の実施例は基板として
半導体基板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本発明はこれに限られず基板として
他の物質を用いてもよい。 もっとも近い例でいえばクロム（Ｃｒ）等をドウブした
半絶縁性Ｇ　ａＡ　ｓ基板上に実施例のｎ形ＧａＡＳ基
板に相当するｎ形ＧａＡｓ層を形成し、この上に実施例
で説明した構造を形成してもよい。また例えばガラス、
アルミナ等の絶縁基板上に半導体膜を形成し、この半導
体を用いて実施例の構造を形成してもよい。 実施例−２ 実施例−２の等価回路図を第３図に示す。これは発光し
きい電圧、電流が外部から制御できる発光素子の一例と
して、最も標準的な三端子の発光サイリスタを用いた場
合を表している。 発光サイリスタＴ　（−１）、　　Ｔ　’（−１）、　
　Ｔ　（０）、　　Ｔ　’（０）、　　Ｔ　（＋）、　
　Ｔ　’（＋）は、それらが−列に並べられた構成とな
っており、発光サイリスタＴ　（−１）とＴ’（−１）
１発光サイリスタＴ（０）とＴ’（の９発光サイリスタ
Ｔ（１）とＴ　’（１）とが、それぞれブロック（即ち
同一クロックラインが印加される発光素子のグループ；
　この実施例の場合、ブロックは２素子で構成される。 ）を形成している。発光サイリスタＴ（−１）、　　Ｔ
　（０）、　　Ｔ　（１）の各発光サイリスタはトラン
ジスタＴｒｌＳ　Ｔｒ２の組合せとして、同じく発光サ
イリスタＴ　’（−１）、　　Ｔ　’（０）、　　Ｔ　
’（＋）の各発光サイリスタはトランジスタＴ　ｒ３、
Ｔｒ４の組合せとして表わしている。トランジスタＴ　
ｒｌ、Ｔｒ３はＰＮＰ　トランジスタ、トランジスタＴ
　ｒ２、Ｔｒ４はＮＰＮ）ランジスタであり、　トラン
ジスタＴ　ｒｌ、Ｔｒ３にはクロックライン、　トラン
ジスタＴ　ｒ２、Ｔｒ４にはバイアス電圧に接続される
。 発光サイリスタ間の接続としては、同しブロック内では
トランジスタＴ　ｒｌ、Ｔｒ３のベース電極（第１ゲー
トとよぶ）、異ブロック間ではトランジスタＴ　ｒ２、
Ｔｒ４のベース電極（第２ゲートとよぶ）が互いに接続
される。各ブロックのトランジスタＴｒｌ、Ｔｒ３のエ
ミッタ電極には３本の転送りロックライン（φ１、φ２
、φ３）がそれぞれ３ブロックごとに接続される。クロ
ックラインには電流制限用抵抗Ｒｅが設けられる。 動作を説明する。まず転送りロックφ１がハイレベルと
なり、発光サイリスタＴ　（−１）、Ｔ’（−１）がＯ
Ｎしているとする。この時トランジスタＴ　ｒ２（ｉ）
、Ｔ　ｒ４（１）のベース電位は電流が流せるよう高い
電位（約ＩＶ）になっている。トランジスタＴｒ４（−
１）のベースはトランジスタＴ　ｒ２（０）のベースに
接続されているため、発光サイリスタＴ（０）はＯＮＬ
／やすくなっている。ＯＮ状態の影響は発光サイリスタ
Ｔ（０）のみに与えられ発光サイリスタＴ　’（０）に
は影響しない、同様にブロック（−２）では発光サイリ
スタＴ　’（−２）のみＯＮＬ／やすくなり、発光サイ
リスタＴ　（−２）には影響しない。ＯＮしているブロ
ックに対し第２近接ブロック、即ちブロック（−３）（
＋）においては影響を受けない。 この状態で次の転送りロックφ２が適当なハイレベル電
圧に設定されると発光サイリスタＴ（０）はただちにＯ
Ｎする。そしてトランジスタＴｒｌ（０）、トランジス
タＴ　ｒ３（０）のベースが発光サイリスタＴ（０）が
ＯＮＬ／たためにほぼ零電位になっており、トランジス
タＴ　ｒ３（０）に電流が流れる。このため発光サイリ
スタＴ’（０）も続いてＯＮすることになる。 一方転送りロックφ２が印加される別のブロック（例え
ば（−３））はブロック（−りの影響を受けず、従って
ＯＮＬ／ない。この転送動作可能なハイレベル電圧の値
の範囲はかなり広く、低電圧側では１゜５〜２■、高電
圧側では各発光サイリスタの耐圧て定まる電圧まで可能
である。次に転送りロックφ１をローレベルにするとブ
ロック（−１）がＯＦＦとなり、よってＯＮ状態は（−
１）から（０）へ移動したことになる。 各クロックパルスφ１、φ２、φ３をそのハイレベルが
互いに重なりあうように設定しておくと、ＯＮ状態発光
素子が順次転送されていくことになる。 これから自己走査可能な発光素子アレイを実現すること
ができる。 以上より本実施例では発光素子間を接続する抵抗を使用
することなく自己走査機能を実現させることが出来、か
つ転送りロックパルスの転送可能なハイレベル電圧の幅
も、低圧側では１．　５〜２Ｖ、高圧側では発光サイリ
スタの耐圧電圧まで、とかなり余裕をもたせる事が出来
る。 本実施例では転送りロックパルスが３相の場合で動作を
説明したが、３相以上であってももちろん動作する。さ
らに第３図では発光素子を一列に並べているが、配列を
直線にする必要はなく、応用によって蛇行させてもよい
し、途中から二列以上に増やすことも可能である。また
この説明では発光サイリスタに限定して説明したが同様
な゛機能を持つデバイスであればこれに限られず何てあ
っても良い。発光素子としてレーザサイリスタであって
もよい。この駆動方法は発光素子を単体部品で構成して
もよく、また次の実施例で示すようになんらかの方法に
より集積化してもよい。 上記説明では等価回路を示し説明したが、以下に集積化
して作成する場合の構成について説明するものである。 まず第３図にしめした等価回路図をより模式的に書き直
した図を第４図に示す。発光サイリスタは基本的にはＰ
形半導体層とＮ形半導体層とを４層順番に並べた構造と
して表わされる。このＰＮＰＮ構造の内、ＰＮＰ部分が
第３図のトランジスタＴｒｌ、Ｔｒ３に相当し、ＮＰＮ
部分がトランジスタＴ　ｒ２、Ｔｒ４に相当する。第４
図は第３図の接続をこのＰＮＰＮ構成に置き換えたもの
である。 この構成を現実的な構成としたものを第５図に示す、接
地されたＮ形ＧａＡｓ基板（１）上にＮ形半導体層（２
４）、Ｐ形半導体層（２３）、Ｎ形半導体層（２２）、
Ｐ形半導体層（２１〉の各層を形成する。そしてホトリ
ソグラフィ等及びエツチングにより、各単体発光素子Ｔ
　（−１）〜Ｔ（１）に分離され、第５図の形状が形成
される。 この構造の特徴は発光素子Ｔ　’（−１）とＴ（０）、
発光素子Ｔ　’（０）とＴ（１）の下側ＰＮ部分を共通
とし、発光素子Ｔ　（−１）とＴ’（−１）、発光素子
Ｔ（０）とＴ’（０）、発光素子Ｔ（１）とＴ”（＋）
の上側ＰＮ部分を配線材料にて接続したことである。各
発光サイリスタはアノード電極（４０）、ゲート電極（
４１）（第１ゲート）を有し、絶縁層（３０）により分
離されている。 発光サイリスタＴ、Ｔ’のうち、実際に発光素子として
使われるのはＴであり、Ｔ’は隣接素子間の接続用とし
てもちいられる。光は上部に取り出される。 上記構成は上述の動作をする。従って、転送りロックφ
１、φ２、φ３のハイレベル電圧を順番に互いに少しづ
つ重なるように設定すれば、発光サイリスタのＯＮ状慈
は順次転送されていく、即ち、発光点が順次転送される
。 以上より本実施例では発光素子間を接続する抵抗が不要
であり、しかも転送りロックパルスの転送可能なハイレ
ベル電圧の幅も、低圧側では１゜５〜２Ｖ、　　高圧側
では発光サイリスタの耐圧電圧までとかなり余裕をもた
せる事が出来る。 本実施例では転送りロックパルスとして、φ１、φ２、
φ３の３相を想定したが、より安定な転送動作を求める
場合にはこれを４相、５相と増加させてもよい。 また本実施例では発光サイリスタの構造を最も簡単な場
合について示したが、発光効率を上げるために、より複
雑な構造、層構成を導入することも本発明の範囲に含ま
れる。その具体的な例としてダブルへテロ構造の採用が
挙げられる。−例を第１８図に示す。　（田代他１９８
７年春応用物理学会講演、番号２８ｐ−ＺＥ−８）これ
はＮ形ＧａＡｓ基板上に０．５μｍのＮ形ＧａＡｓ層を
積み、その上にバンドギャップの広いＮ形ＡｌＧａＡｓ
を１μｍ、　　Ｐ形Ｇ　ａＡ　ｓＦｌを５ｎｍ、Ｎ形Ｇ
ａＡｓ層を１μｍ、　　バンドギャップの広いＰ形Ａｌ
ＧａＡｓを１μｍ、そして取り出し電極とのオーミック
接触をとるためのＰ形ＧａＡｓ層を０．１５μ１１積層
した構成である。発光層は間に挟まれた、１μｍのＮ形
Ｇ　ａＡ　ｓＦｊである。これは注入された電子、正孔
がバンドギャップの狭いＧ　ａＡ　ｓＦ’に閉じ込めら
れ、この領域で再結合し発光する。 またここではＰＮＰＮのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという構成は、ＰＮＰＮ構成
のみに限られず、その機能が達成できる素子であれば特
に限定されない。例えば、ＰＮＰＮ４層構成でなく、６
層以上の構成でも同様な効果を期待でき、まったく同様
な自己走査機能を達成することが可能である。さらには
静電誘導（Ｓｌ）サイリスタまたは電界制御サイリスタ
（ＦＣＴ）と呼ばれるサイリスタを用いてもまったく同
様である。このＳｌサイリスタまたはＦＣＴは電流ブロ
ックとして働く中央のＰ形半導体層を空乏層で置き換え
た構造となっている（Ｓ、Ｍ、Ｓｚｅ　　著、　Ｐｈｙ
ｓｉｃｓ　　ｏｆ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　　
Ｄｅｖｉｃｅｓ、　２ｎｄ　Ｅｄｉｔｉｏｎ　ｐｐ２３
８−２４０）。 またここでは半導体層としてＧ　ａＡｓ、　　Ａ　ＩＧ
　ａＡＳを例示したが、これに限らず他の半導体を用い
ても良い。 尚、以上述べてきた本発明の一連の実施例は基板として
半導体基板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本発明はこれに限られず基板として
他の物質を用いてもよい。 もっとも近い例でいえばクロム（Ｃｒ）等をドウブした
半絶縁性ＧａＡｓ基板上に実施例のｎ形ＧａＡＳ基板に
相当するｎ形ＧａＡｓ層を形成し、この上に実施例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて実施例の構造を形成してもよい。 また実施例で示してきた構成において、導電型のＰとＮ
をそれぞれ逆転してもバイアス条件等を反転すれば全く
同様に動作し、本発明の範囲に含まれる。 以上の実施例にて説明してきた自己走査可能な発光素子
アレイは、光走査の密着イメージセンサ、光プリンタの
書き込みヘッド、デイスプレィ等が挙げられ、これらの
機器の低価格化、高性能化に大きな寄与をすることがで
きる。

【発明の効果】

以上述べてきたように、本発明は複数の素子をブロック
化し、ブロックごとに纒めて転送するようにし、そして
画像書き込みは個々の素子を別々に行うことで、従来問
題であった画像書き込み時の高い電流注入量を軽減し、
５ＬＥＤの長寿命化を行うことができる。 以上述べてきたように、本発明により、先の発明で示し
た利点、即ち、ワイヤボンディングの数の問題、駆動Ｉ
Ｃの問題、コンパクト化、短ピツチ化等の種々の問題を
さらに容易に解決することができる。

【図面の簡単な説明】

第１図は第１の実施例の構造を示す断面図、第２図は同
等価回路図、第３図は第２の実施例の等価回路図、第４
図は第３図のＰＮＮイー−図、第５図は同構造のの断面
図、第６図は自己走査性を有する発光素子アレイの概略
を示す等価回路図、第７図は同構成断面図、第８図は自
己走査変調動作を生じるパルスタイミングの一例を示す
図、第９図は自己走査性を有する別タイプの発光素子ア
レイの概略を示す平面図、第１０図は同断面図、第１１
図は同別方向断面図、第１２図は同等価回路図、第１３
図および第１４図は自己走査性を有する別タイプの発光
素子アレイの概略を示す等価回路図および断面構成図、
第１５図は従来の発光サイリスタの概略構造を示す断面
図、第１６図は該発光サイリスタの電流−電圧特性を示
す図、第１７図は３端子サイリスタの概略構造を示す断
面図、第１８図はダブルへテロ構造の発光サイリスタの
概略を表わす断面図である。 第２図 Ｔ（−＋　１ Ｔ＋−＋　） Ｔｊａ＋ Ｔ〈１〕 第４ 図 Ｔ（１） 第５ 図 第６図 ｊＩ７ 図 第９ 図 第１０図 ↓ 番 ↓ 番 番 番 ↓ 第 図 第１２図 電圧□ 電圧−電圧特性 第１６図 構 造 第１７図 第１４図 構 造 第１８図

Claims (4)

【特許請求の範囲】
1. （１）しきい電圧もしくはしきい電流を外部から制御す
   るための制御電極を有する発光素子を多数個、一次元、
   二次元、もしくは三次元的に配列し、互いに近傍に位置
   する少なくとも２つの発光素子の制御電極を電気的手段
   にて接続すると共に各発光素子に電源ラインを電気的手
   段にて接続し、各発光素子に外部から電圧もしくは電流
   を印加させる複数のクロックラインを接続した発光素子
   アレイであつて、該発光素子アレイを複数の発光素子よ
   りなる複数のブロックに分け、該クロックラインを１ブ
   ロック内の全発光素子に同一の転送パルス信号を印加で
   きるように設けた発光素子アレイ。
2. （２）１ブロック内の各発光素子に、１ブロックの発光
   素子数と同数で、該同一の転送パルス信号および各々独
   立の発光信号を伝えるクロックラインを各々の発光素子
   に１本づつ接続した請求項１記載の発光素子アレイ。
3. （３）しきい電圧もしくはしきい電流が外部から制御す
   るための制御電極を有する発光素子を多数個、一次元、
   二次元、もしくは三次元的に配列し、互いに近傍に位置
   する少なくとも２つの発光素子の制御電極を電気的手段
   にて接続すると共に各発光素子に電源ラインを電気的手
   段にて接続し、各発光素子に外部から電圧もしくは電流
   を印可させる複数のクロックラインを接続した発光素子
   アレイであって、該発光素子アレイを複数の発光素子よ
   りなる複数のブロックに分け、各ブロックに、１ブロッ
   ク内の全発光素子に同一の転送パルス信号を印加できる
   、１ブロックの発光素子数と同数のクロックラインを各
   々の発光素子に１本づつ接続した発光素子アレイに、１
   ブロックごとの転送を行なう転送パルス信号をブロック
   ごとに印加すると共に該クロックラインに変調信号を印
   加する発光素子アレイの駆動方法。
4. （４）しきい電圧もしくはしきい電流が外部から制御可
   能な制御電極を有する発光素子を多数個、一次元、二次
   元、もしくは三次元的に配列し、互いに近傍に位置する
   少なくとも２つの発光素子の制御電極を電気的手段にて
   接続すると共に各発光素子に電源ラインを電気的手段に
   て接続し、各発光素子に、複数のクロックラインの内の
   一つを接続した発光素子アレイであって、発光素子群を
   複数の発光素子よりなる複数のブロックに分け、各ブロ
   ック内においては、各発光素子の、クロックラインの接
   続された第１導電型半導体に接する第２導電型半導体制
   御電極同士を接続し、かつ隣接ブロック間は、発光素子
   の、バイアス電圧が印加される第２導電型半導体に接す
   る第１導電型半導体制御電極同士を接続し、同一ブロッ
   ク内の発光素子には同一のクロックラインを接続したこ
   とを特徴とする発光素子アレイ。