JPH01238962A - 自己走査形発光素子アレイおよびその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は発光素子を同一基板上に集積した発光素子アレ
イへの自己走査機能の付与に間するものである。

［従来の技術］ 発光素子の代表的なものとしてＬＥＤ　（いｇｈｔＥｍ
ｉｔｔｉｎｇ　Ｄｉｏｄｅ）及びＬ　Ｄ　（Ｌａｓｅｒ
　Ｄｉｏｄｅ）が知られている。

ＬＥＤは化合物半導体（ＧａＡｓ、　　ＧａＰ、　　Ｇ
ａＡｌＡｓ等）のＰＮまたはＰＩＮ接合を形成し、これ
に順方向電圧を加えることにより接合内部にキャリアを
注入し、その再結合の過程で生じる発光現象を利用する
ものである。

またＬＤはこのＬＥＤ内部に導波路を設けた構造となっ
ている。あるしきいＩＩ［電流以上の電流をながすと注
入される電子−正孔対が増加し反転分布状態となり、誘
導放射による光子の増倍（利得）が発生し、へき開面な
どを利用した平行な反射鏝で発生した光が再び活性層に
帰還されレーザ発振が起こる。そして導波路の端面から
レーザ光が出ていくものである。

これらＬＥＤ、ＬＤと同じ発光メカニズムを有する発光
素子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている０発光サイリ
スタは先に述べたような化合物半導体でＰＮＰＮ構造を
作るものであり、シリコンではサイリスタとして実用化
されている。

（青木昌治編著、　「発光ダイオード」工業調査会、１
）＋１１６７〜１６９参照） この発光機能を持つ負性抵抗素子（ここでは発光サイリ
スタと呼ぶ）の基本構造及び電流−電圧特性を第２２図
、第２３１！Ｉに示す、第２２図に示す構造はＮ形Ｇａ
Ａｓ基板上にＰＮＰＮ構造を形成したものでサイリスタ
とまったく同じ構成である。

第２３図も同様にサイリスタとまったく同じＳ字形負性
抵抗を表している。サイリスタも第２２図の２端子のみ
でなく、第２４図に示す３端子サイリスタも知られてい
る。この３端子サイリスタのゲートはＯＮ電圧を制御す
る働きを持ち、ＯＮ電圧はゲート電圧に拡散電位を加え
た電圧となる。

またＯＮＬ／た後、ゲート電極はカソード電圧とほぼ一
致するようになる。カソード電極が接地されていればゲ
ート電極は零ボルトとなる。またこの発光サイリスタは
外部から光を入射することによりそのしきい電圧が低下
することが知られている。

さらにこの発光サイリスタの中に導波路を設けＬＤとま
りたく同じ原理でレーザサイリスタを形成する事もでき
る（田代他、１９８７年秋応用物理学会講演、番号１８
ｐ−ＺＧ−１０）　。

これらの様な発光素子、特にＬＥＤは化合物半導体基板
上に多数個作られ、切断されて一つづつの発光素子とし
てパッケージジグされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのＬ　Ｅ　Ｄ　ｔ
ｉ−つのチップ上に複数個のＬＥＤを並べたＬＥＤアレ
イとして販売されている。

［発明が解決しようとする課題］ 一方密着形イメージセンサ、ＬＥＤプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要であった。

しかし、これらの従来の発光素子を用いて光走査を行う
ためには、ＬＥＤアレイのなかに作られている一つ一つ
のＬＥＤをワイヤボンディング等の技術により駆動ＩＣ
に接続し、このＩＣで一つ一つのＬＥＤを駆動させてや
る必要があった。このためＬＥＤの数が多い場合、同数
のワイヤボンディングが必要で、かつ、駆動ＩＣも数多
く必要となりコストが高くなフてしまうという欠点があ
った。また、駆動ＩＣを設置するスペースを確保するこ
とが必要となり、コンパクト化が困難という欠点を誘発
していた。またＬＥＤを並べるピッチもワイヤボンディ
ングの技術で定まり、短ピツチ化が難しいという欠点が
あった。

［課題を解決するための手段］ 本発明は発光素子アレイ自身に自己走査機能をもたせる
ことにより、従来例で挙げたワイヤボンディングの数の
問題、駆動ＩＣの問題、コンパクト化、短ピツチ化の問
題を解決しようとするものである。発光素子アレイが自
己走査することにより駆動ＩＣは不必要となり、従って
ワイヤボンディングが不要となる。このため先に述べた
不具合は解消される。

本発明は、 ａ、　　Ｌ／きい電圧もしくはしきい電流が外部から光
によって制御可能な発光素子多数個を、一次元。

二次元、もしくは三次元的に配列し、 ｂ、各発光素子から発生する光の少なくとも一部が各発
光素子近傍の他の発光素子に入射するように構成し、 Ｃ０各発光素子に、外部から電圧もしくは電流を印加さ
せるクロックラインを接続した、自己走査機能を持った
、発光素子アレイである。

また、本発明は ａ、　　Ｌｌきい電圧もしくはしきい電流が外部から電
気的に制御可能な発光素子多数個を、一次元、二次元、
もしくは三次元的に配列し、 ｂ、各発光素子のしきい電圧もしくはしきい電流を制御
する電極を互いに電気的手段にて接続し、Ｃ８各発光素
子に、外部から電圧もしくは電流を印加させるクロック
ラインを接続、 するように発光素子アレイを構成しても実施でき　る。

上記発光素子プレイは、例えば ａ、　　Ｌ／きい電圧もしくはしきい電流が外部から制
御可能な発光素子多数個を、一次元、二次元、もしくは
三次元的に配列し、 ｂ、ある発光素子のＯＮ状態が、その発光素子近傍の他
の発光素子のしきい電圧もしくはしきい電流を変化させ
るように構成し、 ｃ、ＯＮ状態の発光素子によりしきい電圧もしくはしき
い電流を変化させられた次駆動発光素子をＯＮさせ、か
つ、しきい電圧もしくはしきい電流を変化させられてい
ないかまたは変化させられた量が次駆動発光素子ほどで
はない発光素子はＯＮさせない、電圧パルスもしくは電
流パルスを、発光素子に印加させ、 ｄ、発光素子の発光強度を増加させるよう、前記電圧及
び電流パルスに同期させて電圧及び？４流を発光素子に
印加させ、 ＯＮ状態を順次転送させる発光素子アレイの駆動方法に
より駆動させることができる。

上記光を用いて近傍の他の発光素子のしきい電圧もしく
はしきい電流を変化させる発光素子アレイにおいては、
ＯＮ状態の発光素子からの光が、移動方向に位置する発
光素子により多く入射するよう構成すれば、走査に必要
とされる電圧及び電流パルスの系列を２系列とすること
もできる。

また、上記電気的手段による発光素子の接続を用いて、
近傍の他の発光素子のしきい電圧もしくはしきい電流を
変化させる発光素子アレイにおいては、各発光素子のし
きい電圧もしくはしきい電流を制御する電極を、互いに
抵抗を介して接続すること等によって、実施することが
できる。

本発明に使用する発光素子としては、しきい電圧もしく
はしきい電流が外部から制御可能な発光素子であれば、
任意の発光素子が使用できる。なかでも、例えばＰ導電
形半導体領域及びＮ導電形半導体領域を複数積層した発
光素子等の、　（例えば従来例にて説明したような発光
サイリスタ、レーザサイリスタ等の）負性抵抗を有する
発光素子を用いることが好ましい。

［作用コ 本考案では発光素子のターンオン電圧または電流が、べ
つの発光素子のＯＮ状態によって影響を受けるよう、即
ち、相互作用をするよう構成されているため、実施例に
て詳細に述べるように発光の自己走査機能をもっことが
できる。

［実施例］ 実施例Ａ ここで説明する実施例Ａは相互作用の媒介として光を利
用するものである。

〈実施例Ａ−１＞ 実施例Ａ−１の原理の等価回路図を第１図に示す、これ
は発光しきい電圧、電流が外部から制御できる発光素子
の一例として、最も標準的な三端子の発光サイリスタを
用いた場合を表している。

発光サイリスタＴ＋４１〜Ｔ（。２）は、−列に並べら
れた構成となっている。各単体発光素子のアノード電極
に３本の転送りロックライン（φ１、φ２、φ３）がそ
れぞれ３素子おきに（繰り返される様に）接続される。

従来例にて説明したように発光サイリスタは光を感じて
そのターンオン電圧が低下する特性を持つ０発光サイリ
スタをその発光が互いの素子に入射するよう構成すると
、発光素子に距離的に近い素子、または光がよくあたる
よう配置された素子はそのターンオン電圧が下がること
になる。

第１図の等価回路図の動作について説明する。

今転送りロックラインφ３のにハイレベルパルス電圧が
加わっており、発光サイリスタＴ（＠）がＯＮ状態にな
っているとする０発光サイリスタＴｌ１ｄ、からの発光
は隣接する発光サイリスタＴ　＋−１１，Ｔ　＋ｌｌ＋
に入射し、これらのＯＮ電圧を引き下げる０発光サイリ
スタＴ　＋−２１，Ｔ　（＋２１は、発光サイリスタＴ
＋−１１１７＋＋目に比べ遠方にあるため入射光は弱く
、ＯＮ電圧はそれほど低下しない。この状態で、次にク
ロックラインφ１にハイレベルパルス電圧を印加する０
発光サイリスタＴ（。１）のＯＮ電圧は発光サイリスタ
Ｔ＋−２１のＯＮ電圧に比べ光の影響で低下しているた
め、発光サイリスタ７１４１１のＯＮＮ圧と発光サイリ
スタＴ　＋−２１のＯＮ電圧の間の電圧に、転送りロッ
クのヘイレベル電圧を設定すると発光サイリスタＴ＋＊
＋＋のみＯＮし、発光サイリスタＴ　＋−２１はＯＮｔ
、、ないようにすることができる。

よって発光サイリスタＴ＋や１１．　　Ｔ＋＊＋が同時
にＯＮする状況が生まれる。そしてクロックラインφ３
をローレベル電圧に落とすと、発光サイリスタＴ（Ｉｌ
）はＯＦＦとなり、発光サイリスタ７１ｄ、１のみＯＮ
することになる。よってＯＮ状態の転送が行われたこと
になる。

上に述べたような原理から、転送りロックφ１、φ２、
φ３のハイレベル電圧を順番に互いに少しづつ重なるよ
うに設定すれば、発光素子のＯＮ状態は順次転送されて
いく、即ち、発光点が順次転送される。

本実施例によると、従来ではできなかった自己走査形発
光素子アレイを実現することができる。

〈実施例Ａ−２〉 実施例Ａ−１では等価回路を示し説明したが、実施例Ａ
−２では実施例Ａ−１を集積化して作成する場合の構成
についての考案を説明するものである。

本発明の構造概念図を第２図に示す、接地されたＮ形Ｇ
ａＡｓ基板（１）上にＰ形半導体層（２３）、Ｎ形半導
体層（２２）、Ｐ形半導体層（２１）の各層を形成する
。そしてホトリソグラフィ等及びエツチングにより、各
単体発光素子Ｔ　＋−２１〜Ｔ（，１）に分離する。電
極（４０）はＰ形半導体層（２１）とオーミック接触を
しており、絶縁層（３０）は素子と配線との短絡を防ぎ
、同時に特性劣化を防ぐための保護膜として作用する。

ここで、絶ＨＪ’！（３０）には発光サイリスタの発光
波長の光が通るような材質をもちいている。

Ｐ形半導体層（２１）はこのサイリスタのアノードであ
り、Ｎ形ＧａＡｓ基板（１）はカソードである。各単体
発光素子のアノード電極（４０）に３本の転送りロック
ライン（φ１、φ２、φ３）がそれぞれ３素子おきに接
続される。

発光サイリスタのＯＮ　＄ｉ圧が素子に入射する光量に
依存して変化することは一般に知られている。

従ってＯＮ発光サイリスタの光の一部が隣接する発光サ
イリスタに入射するよう構成されていれば、ＯＮ発光サ
イリスタに近い発光サイリスクのＯＮ電圧は、光がない
場合に比べ低下する。

第２図の構造では絶８１１！（３０）が発光波長に対し
透明な膜で形成されているため、光は容易に隣接する素
子に入りそのＯＮ電圧を低下させることができる。

上記発光素子アレイの動作は、実施例Ａ−１で説明した
動作とまったく同様である。

上に述べたような原理から、転送りロックφ１、φ２、
φ３のハイレベル電圧を順番に互いに少しづつ重なるよ
うに設定すれば、発光サイリスタの０Ｎａ８Ｂは順次転
送されていく。即ち、発光点が順次転送される。本実施
例によると、従来ではできなかった集積化された光結合
による自己走査形発光素子アレイを実現することができ
る。

〈実施例へ−３〉 本実施例は実施例Ａ−２の現実的な構造を示したもので
ある。

本実施例の平面図を第４図に、第４図のｘ−ｘ”及びＹ
−Ｙ’ラインの断面図を、各々第５図および第６図示す
、各発光素子Ｔ　＋−２１〜Ｔ＋＋１１の間には、発光
素子の分離溝（５０）があり、分離溝（５０）の一部に
は発光素子からの光が両隣りの索子以外の素子に入らな
いようにするための光障壁（ｄ、）が設けられている。

本実施例では光障壁としてフィールドく６０）の突起を
もちいているが、別の物質を用いてもよいし、また形状
も別の形状としてもよい０発光素子の上部電極にはコン
タクト穴Ｃ＋が設けられ、電極（４０）と電気的に接続
される。コンタクト穴Ｃ２は、電極（４０）と転送りロ
ックラインφ１、φ２、φ３との接続用スルーホールで
ある。

転送りロックラインφ！は発光素子Ｔ　＋−ｅ＋及びＴ
（，１）に接続され、転送りロックラインφ２は発光素
子Ｔ（−口に、転送りロックラインφ３は発光素子Ｔ（
＠）に接続されている。

第５図に第４図のｘ−ｘ’ラインの断面図を示す。

これは発光素子アレイの配列方向に切ったラインであり
、各発光素子が並んでいる様子がわかる。

発光素子の分離溝（５０）には、発光素子と電極（４０
）との短絡防止用の絶＆Ｉ膜（３０）、および電極（４
０）と転送りロックラインとの短絡防止用の眉間絶縁膜
（３１）がある、これらの絶縁膜（３０）、　（３１）
は素子間の光結合を妨げぬよう透光性の絶縁膜でできて
いる。または素子間の光結合を調節できるよう適度に光
を吸収する絶縁膜を用いてもよい、さらには適度に光を
吸収する絶縁膜と透光性の絶縁膜を適度の膜厚を調整し
、重ねて用いてもよい、このような構成にすると素子間
の光結合が可能となり、転送動作（光走査動作）が行な
える０発光素子の膜構成は第２１図にしめした構成と同
じである。

第６図に第３図のＹ−Ｙ’ラインの断面図を示す。

これは発光素子アレイの配列方向に垂直に切ったライン
であり、配線、電極の接続状況がわかる。

発光素子の上部電極との取り出し用コンタクト穴ｃ、を
絶縁膜（３０）に設け、電極（４０）にて外部に取り出
す、そしてフィールド上にて転送りロックラインφ３と
スルーホールを通じて接続される。

本実施例を実現するための製造工程としては次のような
工程が挙げられる。

まずｎ９形ＧａＡｓ基板上にｎ形ＧａＡｓ層（２４ｂ）
、ｎ形ＡｌＧａＡｓ層　（２４ａ）、　ｐ形ＧａＡｓ層
　（２３）、ｎ形ＧａＡｓＦｊ　（２２）、ｐ形ＡｌＧ
ａＡｓ層（２１ｂ）、ｐ形ＧａＡｓ層（２１ａ）を順次
積層して成膜（エピタキシャル成長）する０次にホトエ
ツチング法を用いて、分離溝（５０）を形成する。

この後、絶！ｉｌ［＊（３０）を成膜し、コンタクト穴
（ｃ、）をホトエツチング法を用いて形成する０次に電
極用金属を蒸着法またはスパッタ法にて成膜し、ホトエ
ツチング法を用いて電極（４０）を形成する。さらに眉
間絶縁膜（３１）を成膜し、ホトエツチング法を用いて
スルーホール（Ｃ２）を形成する。そして配線用金属を
蒸着法またはスパッタ法にて成膜し、ホトエツチング法
を用いて転送りロックライン（φ１、φ２、φ３〉を形
成する０以上の工程により本実施例の構造が完成する。

本実施例でとくに述べなかったが、転送りロックライン
上に透光性の保護膜を設けてもよく、また絶縁膜が厚く
なり光の透過率が悪化し外部に取り出せる光量が低下す
るのを嫌うなら、発光素子の上部絶縁膜の一部または全
部をホトエツチング法等の方法により除去してもよい。

本実施例によると集積形自己走査発光素子アレイを製造
することができる。

〈実施例Ａ−４〉 実施例Ａ−２、Ａ−３は発光素子として発光すイリスタ
を考えた場合の実施例であったが、本発明はこれに限ら
れるものでなく他の種類の発光素子であってもよい。

その−例として本実施例ではレーザサイリスタを使用す
る場合について述べる。

第６図に発光素子としてレーザサイリスタを使用した場
合の断面構成図を示す、各発光素子（レーザサイリスタ
）Ｔ＋−＋＋〜Ｔ　ｔｅｌｌは以下の構成で作成される
。ｎ形ＧａＡｓ基板（１）上にｎ形ＡＩＧａＡｓ（２１
５）、ｐ形ＡＩＧａＡＳ（２４）、　Ｉ形（ノンドウブ
）ＧａＡｓ（２３）、ｎ形ＡＩＧａＡｓ（２２）、ｐ形
ＡＩＧａＡｓ（２１）を順次積層した構造とし、ｎ形Ａ
ＩＧａＡＳ（２１）、Ｉ）形ＡＩＧａＡｓ（２２）の層
を図のように加工する。これは通常ストライブ形のレー
ザダイオードの形状と同じである。このｎ形ＡＩＧａＡ
ｓ（２１）及びｐ形ＡＩＧａＡｓ（２２）の一部の幅は
１０μ−以下とした。そのほかの部分は今までの第２図
〜第６図と同じである。

レーザサイリスタの動作として、レーザ発振電流に達す
るまでは通常の発光サイリスタとおなじ動作であり、レ
ーザ発振電流以下の電流成分による発光は等方的に出て
いく、レーザ光は第６図の紙面に垂直に出ていく、従っ
てレーザ光は本考案の光結合には寄与せず、レーザ発振
電流以下の電流成分による発光のみが光結合に寄与する
事になる。これ以外の転送動作の機構は実施例Ａ−２と
同じである。

本実施例によると、自己走査形半導体レーザアレイを構
成することができる。

〈実施例Ａ−５〉 第７図及び第８図に本発明の第５の実施例を示す、これ
は実施例Ａ−４のより現実的な構造を示したものである
。第７図は平面図を表し、第８図は第７図のラインＸ−
Ｘ’にそっての断面図を示したものである。第５図の製
造法を概説する。ｎ形ＧａＡｓ基板（１）上にｎ形ＡＩ
ＧａＡｓ（２５）、ｐ形ＡＩＧａＡｓ（２４）、　Ｉ形
（ノンドウブ）ＧａＡｓ（２３）、ｎ形ＡＩＧａＡｓ（
２２）、ｐ形ＡＩＧａＡｓ（２１）、上部電極（２０）
を順次積層する（ｐ形ＡＩＧａＡｓ（２１）と上部電極
（２０）との間にオーミック接触を良好にするためｐ形
ＧａＡｓ層を挟む場合もある。）０次にホトエツチング
により上部電極（２０）を図中ｎ形ＡｌＧａＡｓ層（２
５）の幅と同じ幅を持つ長方形に加工し、これをマスク
として、ｐ形ＡＩＧａＡｓ（２１）　〜ｎ形ＡＩＧａＡ
ｓ（２５）の層をエツチングする。この時に素子間の分
離溝（５０）が形成される０次にホトエツチングにより
同じ上部電極（２０）をさらにエツチングし、１０μｍ
以下の幅を持つストライブ状とし、これをマスクとして
、ｐ形ＡＩＧａＡｓ（２ＩＬ　　ｎ形ＡＩＧａＡｓ（２
２）の層をエツチングする。ｎ形ＡＩＧａＡｓ（２２）
は全部除去せず一部残すようにする。さらに絶縁膜（３
０）を成膜し、ホトエツチングによりスルーホール（Ｃ
２）を形成する。この後転送りロックライン用の配線金
属を蒸着またはスパッタ等により形成し、ホトエツチン
グにより転送りロックラインくφ１、φ２、φ３）を形
成する。そして最後にへき間等の手法によりレーザ光出
力側の端面を平行度よく形成し、本実施例の構造ができ
あがる。

従来の集積化された発光素子アレイは、ＰＮ接合ダイオ
ードを同一基板上にそれぞれ独立に形成しておき、ワイ
ヤボンディング等を用いて一つ一つ外部に取り出し、駆
動用のＩＣで電圧を加え動作させるもので、ワイヤボン
ディング等の組立が面倒でコストが高くなっていた。こ
れに対し、本実施例の発光素子アレイは転送りロックの
３端子のみを外部に取り出せば良く、組立が相当簡単に
なる。

同時に駆動ＩＣを設けるスペースが不要となり、全体で
みてよりコンパクトな自己走査発光素子アレイを作るこ
とができる。さらに発光素子を並べるピッチが従来はボ
ンディングの技術から定まっていたが、上述の実施例Ａ
−１〜Ａ−５によるとその規制がなくなり、よりピッチ
の小さい発光素子プレイを作ることができ、解像度の非
常に高い機器に応用が可能である。

また、上記実施例Ａ−１〜Ａ−５では転送りロックパル
スとして、φ１、φ２、φ３の３相を想定したが、より
安定な転送動作を求める場合にはこれを４相、Ｓ相と増
加させてもよい、また発光サイリスクＴ（１の発光を発
光サイリスタＴｌ−１１より発光サイリスタＴ　ｆｄ、
１の方へより多く入射させることにより２相のクロック
にて動作させることも可能である。

また上記実施例では発光サイリスタの構造を最も簡単な
場合について示したが、発光効率を上げるために、より
複雑な構造、層構成を導入することも本発明の範囲に含
まれる。その具体的な例としてダブルへテロ構造の採用
が挙げられる。−例を第２１図に示す（田代他１９８７
年春応用物理学会講演、番号２８ｐ−ＺＥ−８）　、　
　これはＮ形ＧａＡｓ基板上に（０，５μｍの）Ｎ形Ｇ
ａＡｓ層を積み、その上にバンドギャップの広いＮ形Ａ
ＩＧａＡｓ（１μ■）、Ｐ形ＧａＡｓ層（５ｎｍ）、　
Ｎ形ＧａＡｓ層（１μｍ）、バンドギャップの広いＰ形
ＡＩＧａＡｓ（１μｍ）、そして取り出し電極とのオー
ミック接触をとるためのＰ形ＧａＡｓ層（０，１５μｍ
）積層した構成である０発光層は間に挟まれた、　（１
μｍの）Ｎ形ＧａＡｓ層である。これは注入された電子
、正孔がバンドギャップの狭いＧａＡｓ層に閉じ込めら
れ、この領域で再結合し発光する。

発光素子は発光サイリスタである必要はなく、光によっ
て自らのターンオン電圧が変化する発光素子であれば、
特に限定されない、上述のレーザサイリスタであっても
よい。

また、上記実施例ではＰＮＰＮのサイリスタ構成を例に
説明したが、この光によってしきい電圧が低下し、これ
を利用して転送動作を行わせるという構成は、ＰＮＰＮ
構成のみに限られず、その機能が達成できる素子であれ
ば特に限定されない。

例えば、ＰＮＰＮＡ層構成でなく、６層以上の構成でも
同様な効果をＵＰＩでき、まったく同様な自己走査機能
を達成することが可能である。さらには静電誘導（Ｓｌ
）サイリスタまたは電界制御サイリスタ（ＦＣＴ）と呼
ばれるサイリスタを用いてもまったく同様である。この
ＳｌサイリスタまたはＦＣＴは電流ブロックとして働く
中央のＰ形半導体層を空乏層で置き換えた構造となって
いる（Ｓ、　　Ｍ、　　Ｓｚｅ　　著、　　Ｐｈｙｓｉ
ｃｓ　　ｏｆ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　　Ｐｈ
ｙｓｉｃｓ、　　２ｎｄ　Ｅｄｉｔｉｏｎ　ｐｐ２３８
−２４０）＊さらに、上記実施例Ａ−１−Ａ−５では、
発光素子を一列に並べているが、配列を直線にする必要
はなく、応用によって蛇行させてもよいし、途中から二
列以上に増やすことも可能である。

また本発明は、発光素子を単体の個別部品で構成しても
よく、またなんらかの方法で集積化することにより実現
してもよい。

実施例日 ここで説明する実施例日は相互作用の媒介として電位を
利用するものである。

〈実施例Ｂ−１〉 第１図〜第８図に示してきた実施例Ａ−１〜Ａ−５は光
による結合を用いた場合についてであったが、本実施例
は電位による結合を用いたものである。

その具体的な例として、第９図に本発明の実施例Ｂ−１
の等価回路図を示す６本実施例の特徴は実施例Ａ−１、
即ち、第１図に抵抗ネットワークが加わった構成となっ
ている。

発光素子の一例として、発光サイリスタＴ　＋−＋）〜
Ｔ　１４２１を用い、発光サイリスタＴ　＋−２１〜Ｔ
（・２）には、各々ゲート電極Ｇ−ａ〜Ｇ４２が設けら
れている。各々のゲート電極には負荷抵抗ＲＬを介して
電源電圧ＶＩＩＫが印加される。また、各々のゲート電
極Ｇ−２〜Ｇ、２は、相互作用を作るために抵抗Ｒ１を
介して電気的に接続されている。また、各単体発光素子
のアノード電極に３本の転送りロックライン（φ１、φ
２、φ３）がそれぞれ３素子おきに（繰り返される様に
）接続される。

動作を説明すると、まず転送りロックφ３がハイレベル
となり、発光素子Ｔ　＋ｌｌｌがＯＮＩ、、でいるとす
る、この時３端子サイリスタの特性からゲート電極Ｇ＠
は零ボルト近くまで引き下げられる（シリコンサイリス
タの場合約１ボルトである）、電源電圧Ｖｏにを仮に５
ｖとすると、負荷抵抗Ｒｔ、　　抵抗Ｒ１のネットワー
クから各発光サイリスタのゲート１ｍ圧が決まる。そし
て発光素子Ｔ　＋ｓ＋に近い素子のゲート電圧が最も低
下し、以降順にＴ（・）から離れるに従いゲート電圧は
上昇していく、これは次のようにあられせる。

Ｖｏｓ＜Ｖａ＋＝Ｖａ−＋＜Ｖｏ２＝Ｖｏ−２（１）こ
れらの電圧の差は負荷抵抗ＲＬ、　　抵抗Ｒ＋の値を適
当に選択することにより設定することができる。

３端子サイリスタのアノード側のターンオン電圧Ｖｏｗ
はゲート電圧より拡散電位Ｖｄ＋だけ高い電圧となるこ
とが知られている。

ＶＢ＃Ｖ＠＋Ｖｎ＋　　　　　　　　　　（２）従って
アノードにかける電圧をこのターンオン電圧ＶＯＮより
高く設定すればその発光サイリスタはＯＮすることにな
る。

さてこのＴ（＠１が０ＮＬＩている状態で、次の転送り
ロックパルスφ１にハイレベル電圧ＶＨを印加する。こ
のクロックパルスφ１は発光素子Ｔｔ＋＋＋とＴ（−２
）に同時に加わるが、ハイレベル電圧ＶＨの値を次の範
囲に設定すると、発光素子Ｔ（。１）のみをＯＮさせる
ことができる。

Ｖｏ−２＋　Ｖｎ＋＞　Ｖｎ＞　Ｖｏ＊＋＋　Ｖｄ＋　
　　　（３）これで発光素子Ｔ（＠）、Ｔ（、口が同時
にＯＮＬ／ていることになる。そしてクロックパルスφ
３のハイレベル電圧を切ると発光素子Ｔ　＋ｓ＋がＯＦ
Ｆとなり、ＯＮ状襲の転送ができたことになる。

この様に本実施例は抵抗ネットワークで各発光サイリス
タのゲート電極間を結ぶことにより、発光素子に転送機
能をもたせることが可能となる。

上に述べたような原理から、転送りロックφ１、φ２、
φ３のハイレベル電圧を順番に互いに少しづつ重なるよ
うに設定すれば、発光素子のＯＮ状態は順次転送されて
いく、即ち、発光点が順次転送される０本実施例による
と、従来ではできなかった自己走査形発光素子アレイを
実現することかでき　る。

〈実施例Ｂ−２〉 実施例Ｂ−１では等価回路を示し説明したが、実施例Ｂ
−２では実施例Ｂ−１を集積化して作成する場合の構成
についての考案を説明するものである。

本実施例の構造概略図を第１０図に示す、接地されたＮ
形ＧａＡｓ基板（１）上にｎ形半導体層（２４）、Ｐ形
半導体層く２３〉、Ｎ形半導体層（２２）、Ｐ形半導体
層（２１）の各層を形成する。

そしてホトリソグラフィ等及びエツチングにより、各単
体発光索子７　＋−＋）〜Ｔ（。１）に分離する（分離
溝（５０））、　　アノード電極（４０）はＰ形半導体
層（２１）とオーミック接触を有し、ゲート電極（４１
）はｎ形半導体層く２２）とオーミック接触を有す、絶
縁層（３０）は素子と配線との短絡を防ぎ、同時に特性
劣化を防ぐための保護膜でもある。絶縁層（３０）は発
光サイリスタの発光波長の光がよく通る材質をもちいる
ことが望ましい。Ｎ形Ｇ　ａＡ　ｓ基板（１）はこのサ
イリスタのカソードである。各単体発光素子のアノード
電ｇＩ（４０）に３本の転送りロックライン（φ１、φ
２、φ３）がそれぞれ３素子おきに接続される。またゲ
ート電極には負荷抵抗ＲＬ、相互作用抵抗Ｒ１による抵
抗ネットワークが接続される。

ここで、実施例Ａで述べたような光結合が発生すると、
本実施例の転送動作が影響されることが考えられるため
、ゲート電極の一部を発光素子間の分離溝のなかに入れ
、光結合を防止する構造としている。

本実施例の構成は実施例Ｂ−１（第９図）に示した等価
回路と全く同じ構成であり、全く同じ動作をする。従っ
て、転送りロックφ１、φ２、φ３のハイレベル電圧を
順番に互いに少しづつ重なるように設定すれば、発光サ
イリスタのＯＮ状態は順次転送されていく、即ち、発光
点が順次転送される。

〈実施例Ｂ−３〉 実施例Ｂ−３を第１１図、第１２図、第１３図に示す、
この実施例は上記実施例Ｂ−２の現実的な構造を示した
ものである。第１１図に本実施例の平面図を、第１２図
及び第１３図に第１１図のｘ−ｘ’、Ｙ−Ｙ’ラインの
断面図を各々示す。

各発光素子Ｔ　＋−＋＋〜Ｔ＋４１１１　　発光素子の
分離溝（５０）、フィールド（６０）等は前記実施例と
同様である。抵抗（６３）は各々９ゲー）ｔｆｆｆ間。

を結ふび抵抗ネットワークを形成するしている。

また、該抵抗（６３）は、光吸収ブロック（６２）によ
って発光素子からの光が入らないようにされている。本
実施例では光障壁としてフィールドの一部をもちいてい
るが、別の物質を用いてもよいし、また形状も別の形状
としてもよい０発光素子の上部電極は、取り出し用コン
タクト穴ｃ、を通して、電極（４０）で取り出される。

電極（４０）と転送りロックラインφ１、φ２、φ３と
の接続はスルーホールＣ２を用いて行なわれる。クロッ
クラインφ１は発光素子Ｔ　１−２１及びＴ＋ｌｌに接
続され、クロックラインφ２は発光素子Ｔ（−目に、ク
ロックラインφ３は発光素子Ｔ　＋１１＋に接続される
。抵抗（６３）は、コンタクト穴Ｃ３を用いて外部に取
り出される。

第１２図に第１１図のｘ−ｘ’ラインの断面図を示す、
これは発光素子アレイの配列方向に切ったラインであり
、各発光素子が並んでいる様子がわかる０発光素子の分
離溝（５０）、　　発光素子と電極（４０）（４１）と
の短絡防止用絶縁膜（３０）であり、電極（４０）と転
送りロックラインとの短絡防止用層間絶縁膜（３１）等
は前述の実施例と同様である。これらの絶縁膜（３０）
、　（３１）は、光が外部へ有効に取り出せるよう透光
性の絶縁膜である必要がある。この場合、先に述べたよ
うに光結合による転送動作への影響をなくすため、分ｌ
ｌ１ｔｌｉ中にゲート電極を入れて光を遮るよう構成す
ることは有効である。

第１３図に第１１図のＹ−Ｙ’ラインの断面図を示す、
これは発光素子アレイの配列方向に垂直に切ったライン
であり、配線、電極の接続状況がわかる０発光素子の上
部電極との取り出し用コンタクト穴ｃ、を絶縁膜〈３０
）に設け、電極（４０）にて外部に取り出す、そしてフ
ィールド上にて転送りロックラインφ３とスルーホール
を通じて接続される。また抵抗ネットワークのための抵
抗として、本実施例ではｎ形半導体層く２２）が用いら
れる。これは別の層であってももちろんよいし、また半
導体層を用いず、スパッタ等により別の種類の膜を形成
してもよい。

ゲート電極く４１）は発光素子からの光が抵抗（６３）
の抵抗値に影響を与えないようにするため、分離溝の中
に入るように工夫されている。

本実施例を実現するための製造工程としては次のような
工程が挙げられる。

まずｎ′″形ＧａＡｓ基板上にｎ形ＧａＡｓ層（２４ｂ
）、ｎ形ＡｌＧａＡｓ層　（２４ａ）、　ｐ形ＧａＡｓ
層　（２３）、ｎ形ＧａＡｓ層（２２）、ｐ形ＡＩＧａ
ＡｓＭ！（２１ｂ）、ｐ形ＧａＡｓ層（２１ａ）を順次
積層して成膜（エピタキシャル成長）する０次にホトエ
ツチング法を用いて、分１ｇ！溝（５ｏ）を形成する。

そして別のマスクを用いホトエツチングにより発光素子
の一部及び抵抗部のｐ形ＧａＡｓＪ！！　（２１ａ）、
ｐ形ＡｌＧａＡｓ層（２１ｂ）を除去する。この後、絶
縁膜（３０〉を成膜し、コンタクト穴（ｃｌ）。

（Ｃ２）をホトエツチング法を用いて形成する０次に電
極用金属を蒸着法またはスパッタ法にて成膜し、ホトエ
ツチング法を用いて電極（４０）（４１）を形成する。

さらに眉間絶縁膜（３１）を成膜し、ホトエツチング法
を用いてスルーホール（Ｃａ）を形成する。そして配線
用金属を蒸着法またはスパッタ法にて成膜し、ホトエツ
チング法を用いて転送りロックライン（φ１、φ２、φ
３）を形成する０以上の工程により本実施例の構造が完
成する。

本実施例でとくに述べなかワたが、転送りロックライン
上に透光性の保護膜を設けてもよく、また絶縁膜が厚く
なり光の透過率が悪化し外部に取り出せる光量が低下す
るのを嫌うなら、発光素子の上部絶縁膜の一部または全
部をホトエツチング法等の方法により除去してもよい。

本発明によると集積形自己走査発光素子プレイを製造す
ることができる。

〈実施例Ｂ−４〉 実施例Ｂ−２、Ｂ−３は発光素子として発光サイリスタ
を考えた場合の実施例であったが、本考案はこれに限ら
れるものでなく他の種類の発光素子であってもよい、そ
の−例として本実施例ではレーザサイリスタを使用する
場合について述べる。

第１４図に本発明の実施例Ｂ−４を示す、第１４図は平
面図を表し、第１５図は第１４図のラインｘ−ｘ’にそ
っての断面図を示したものである。

単体発光素子（レーザサイリスタ）Ｔ＋−＋＋−Ｔ３．
ｉ）等の番号は上記実施例と同様である。

第１４図の製造法を概説する。ｎ形ＧａＡｓ基板（１）
上にｎ形ＡＩＧａＡｓ（２５）、ｐ形ＡＩＧａＡｓ（２
４）、　■形（ノンドウブ）ＧａＡｓ（２３）、ｎ形Ａ
ＩＧａＡｓ（２２）、ｐ形ＡＩＧａＡｓ（２１）、上部
電極（２０）を順次積層する（ｐ形ＡＩＧａＡｓ（２１
）と上部電極（２０）との間にオーミック接触を良好に
するためｐ形ＧａＡｓ層を挟む場合もある）０次にホト
エツチングにより上部電極（２０）を図中ｎ形ＡＩＧａ
Ａｓ（２Ｆ５）層の幅と同じ輻を持つ長方形に加工し、
これをマスクとして、ｐ形ＡＩＧａＡｓ（２１）　〜ｎ
形ＡＩＧａＡｓ（２５）の層をエツチングする。この時
に素子間の分離溝（５０）が形成される０次にホトエツ
チングにより同じ上部電極（２０）をさらにエツチング
し、１０μ綱以下の幅を持つストライブ状とし、これを
マスクとして、ｐ形ＡＩＧａＡｓ（２１）、ｎ形ＡＩＧ
ａＡｓ（２２）の層をエツチングする。ｎ形ＡＩＧａＡ
ｓ（２２）層は全部除去せず一部残すようにする。

さらに絶縁膜（３０ｃ）（３０ｂ）（３０ａ）を成膜す
る。ここでこの３種類の絶縁膜であるが、これは絶縁膜
（３０ｃ）（３０ａ）と光遮蔽膜（３０ｂ）であり、絶
縁と光遮蔽の二つの機能を待つようにしたものである。

これは絶縁膜として例えばＳｉＯ２膜を使用した場合、
ＧａＡｓの発光波長である８７０ｎｍを透過するため、
光結合を誘発する可能性があり、その間に例えば非晶質
シリコンのような光吸収物質による光遮蔽１１１（３０
ｂ）を設ける必要があるからである。もちろん絶縁と光
遮蔽の二つの機能を兼ね備λた物質を用いれば一層で済
む０次にホトエツチングによりコンタクト穴（ｃ、）を
設け、そのうえに抵抗（６３）を成膜し、ホトエツチン
グする。さらに眉間絶縁膜（３１）を形成し、スルーホ
ール（Ｃ２）をホトエツチングにより形成する。この際
、抵抗（６３）上のスルーホールは絶縁膜（３１）のみ
除去すればよいが、上部電極（２０）上のスルーホール
は絶縁膜（３１）と同時に絶縁膜（３０ｃ）（３０ｂ）
（３０ａ）も除去する必要があるため注意が必要である
。この後転送りロックライン用の配線金属を蒸着または
スパッタ等により形成し、ホトエツチングにより転送り
ロックライン（φ１、φ２、φ３）及び電源ＶａＫライ
ンを形成する。そして最後にへき間等の手法によりレー
ザ光出力側の端面を平行度よく形成し、本実施例の構造
ができあがる。

上記実施例Ｂ−１〜Ｂ−４の発光素子アレーも実施例Ａ
同様、従来の発光素子アレーにはない自己走査機能を持
ち、組立の効率化、小型化、高ピツチ化等の効果を有す
る。

上記実施例Ｂ−１−Ｂ−４では、転送りロックパルスと
して、φ１、φ２、φ３の３相を想定したが、前記実施
例Ａ同様、より安定な転送動作を求める場合にはこれを
４相、５相と増加させてもよい。

さらに、各実施例では発光素子を一列に並べているが、
前記実施例Ａ同様、配列を直線にする必要はなく、応用
によって蛇行させてもよいし、途中から二列以上に増や
すことも可能である。

また、発光素子は発光サイリスタである必要はなく、外
部電位によって自らのターンオン電圧が変化する発光素
子であれば、特に限定されず、前述の通り、レーザサイ
リスタであってもよい。

また本発明は発光素子を単体の個別部品で構成してもよ
く、またなんらかの方法で集積化することにより実現し
てもよい。

発光サイリスタの構造も、前記実施例Ａで記載した通り
、より複雑な構造、層構成を導入したものであっても良
いし、６層以上の構成等の任意の構造でかまわない。

尚、本発明の一連の実施例Ａ、　　Ｂは基板として半導
体基板を用い、その電位を零ボルト（接地）とした例を
示してきたが、本発明はこれに限られず基板として他の
物質を用いてもよい。もつとも近い例でいえばクロム（
Ｃｒ）等をドウブした半絶縁性ＧａＡｓ基板上に実施例
のｎ形ＧａＡｓ基板に相当するｎ形ＧａＡｓＪｇを形成
し、この上に実施例で説明した構造を形成してもよい、
また例えばガラス、アルミナ等の絶縁基板上に単導体膜
を形成し、この半導体を用いて実施例の構造を形成して
もよい。

尚レーザの構造は本構造にかぎられるものではなく、　
例えばＴＪＳ形、　ＢＨ形、　ｃｓｐ形、　ＶＳＩｓ形
等を用いてももちろんよい（Ｓ、　Ｍ、　Ｓｚｅ著、Ｐ
ｈｙｓｉｃｓ　ｏｆ　Ｓｅ１ｇ１ｃＯｎｄｕｃｔｏｒ　
ｐＨｙＳＩＣ８＋　２ｎｄ　ＥｄｌｔｌＯｎ　ｐｐ？２
１７３０）　＊　　また材料についてもＡｌＧａＡｓを
主体に説明したが、これ以外の材料（例えばＡｌＧａ１
ｎＰ、　　Ｉ　ｎＧａＡｓＰＳＺｎＳｅ％ＧａＰ等）で
あってもよい。

また、上記実施例Ａ、　　Ｂにおいては、発光中の発光
素子が隣接する発光素子に最もその影響を与え、隣接発
光素子が次駆動発光素子となる様に構成していたが、本
発明は上記に限らず、例えば１つおきに最もその影響を
与えるように構成し、１つおきの発光素子に転送駆動可
能とすることもできる。

実施例に こで説明する実施例Ｃは先に述べた実施例Ａ、Ｂにより
構成された発光素子プレイの駆動方法に間するものであ
る。

〈実施例Ｃ−１〉発光素子プレイの駆動方法実施例Ｃ−
１の説明図を第１６図に示す、第１６図には、駆動原理
を表す等価回路図および各端子に印加するのパルス波形
を示している。

本実施例は転送りロックパルスφ１、φ２、φ３に並列
にそれぞれ電流１１１１＋、Ｉ２、Ｉ３を併置し、その
電ｆｆ１ｆｆｉを発光信号φ１により制御するように構
成したものである。

動作について説明する。まずスタートパルスφＳにより
発光素子ＴＬ＠）がＯＮする。そして次々に転送パルス
φ１、φ２、φ３を印加することにより、ＯＮ状態の転
送が行われる。この機構については実施例Ａ％　Ｂによ
りすでに説明した通りである。

今発光素子Ｔｉｌの位置をより強く発光させたい場合、
発光点がＴ（３）に来た時刻を見計らって発光信号φｌ
をハイレベルとする。この時φ１に同朗して電流源１１
、　Ｉ２、　Ｉ３から電流が流れ込む、しかしＯＮして
いるＴ（３）のアノードは電流源からの電流を吸い込む
が、これ以外の発光素子はＯＦＦ状態のため電流を吸い
込めず、流れ込んだ電流は転送りロックパルスを出して
いる駆動回路側に流れ出てしまう、従ってＯＮしている
発光素子のアノード電流が増加し、発光強度もまた大き
くなる。

発光強度りの図も同時に示したが、電流源からの電流な
しの場合の発光強度をに対し、発光素子Ｔ（３）の発光
強度のみ強くなっている様子がわかる。

この駆動方法を用いると任意の場所の発光強度を強くす
ることができ、場所的な光書き込みが可能となる。

本実施例の発光素子としてレーザサイリスタを使用した
場合、転送りロックによるアノード電流をレーザ発振の
しきい電流以下にしておけば、通常転送状態ではレーザ
光は出す、発光信号が出た時のみレーザ光をだせるよう
にすることができる。

応用例 ここで説明する応用例は先に述べた実施例Ａ、Ｂにより
構成された発光素子アレイ、及び実施例Ｃで述べたその
駆動方法の応用に関するものである。

〈応用例１〉密着形イメージセンサへの応用第１７図に
本発明の第一の応用例である密着形イメージセンサの原
理図を示す、これは本発明によって発光点がシフトする
という機能が実現でき、それを場所走査に適用した場合
に相当する。

第１７図ではガラス基板上にアモルファスＳ１による光
センサが形成されている。従来はこの光センサを１００
μ購程度の画素に分離し、それを読み取り用ＩＣで走査
し、取り出す方式をとっていた。

そして照明をＬＥＤで均一に行っていた。ここで示す方
式はアモルファスＳｉによる光センサを画素分離せず、
代わりに照明の方で走査するものである。

第１７図ではガラス基板（Ａ１）上に光遮蔽を兼ねたｔ
Ｆ［ｔ（Ａ２）、アモルファス５ｉ（Ａ３）、透明電極
（Ａ４）、電極（Ａ５）が形成されている。この構成で
は光によってアモルファス５ｉ（Ａ３）の電気伝導率が
上昇するため、電極（Ａ２）と電極（Ａ５）との抵抗が
光が当たることによって低下する現象を利用している。

さてこれらの上に透明保護層（Ａ６）が設けられ、これ
に密着して原稿（Ａ７）がくる、さて本実施例の発光素
子プレイ（ＡＩＯ）はガラス基板（ＡＩ）の反対側に設
けられ、その光はロッドレンズアレイくＡ９）を通し、
光センサの中央部に設けられた光を導入するためのｇ　
（Ａ８）を通して、原稿（Ａ７）上に結像するように構
成されている。

発光素子アレイ（ＡＩＯ）は本考案に従い、発光点が順
次移動する機能を持ち、それに従って、原稿上の結像点
も順次移動していく、いま原稿上の文字等による濃淡が
あると原稿からの反射光もそれに従い変化する。これを
アモルファスＳｉによる光センサで読み取る。

またこの発光溺子アレイとしてレーザサイリスタを用い
ると、その高い量子効率から光量の多い発光素子アレイ
を得ることが出来、低消費電力または高速の読みだしを
行なうことができる。

このようにして本考案に、よる発光素子プレイは原稿等
の文字、画像の読み取りに応用出来、ファクシミリ、バ
ーコードリーダ、複写機等への幅広い応用が期待できる
。

く応用例２〉光プリンタ及びデイスプレィへの応用 本考案の第２の応用例として光プリンタへの応用につい
て述べる。従来ＬＥＤアレイの各画素に駆動用ＩＣを接
続したモジュールを使って光プリンタへ応用した例が知
られている。光プリンタの原理図を第１８図に示す、ま
ず円筒形の感光ドラム（Ｂｌ）の表面にアモルファス５
１等の光導上性を持つ材料（感光体）が作られている。

このドラムはプリントの速度で回転している。まず帯電
器（Ｂ７）で感光体表面を一様に帯電させる。そして発
光素子アレイ光プリントヘッド（Ｂ８）で印字するドツ
トイメージの光を感光体上に照射し、光の当たったとの
るの帯電を中和する０次に現像器で感光体上の帯電状態
に従って、トナーを感光体上に付ける。そして転写器（
Ｂ２）でカセット（Ｂｌｌ）中から送られてきた用紙（
Ｂ９）上にトナーを転写する。そしてその用紙は定着器
（Ｂ３）にて熱等を加えられ定着される。一方転写の終
了したドラムは消去ランプ（Ｂ５）で帯電が全面に渡っ
て中和され、清掃器（Ｂ６）で残ったトナーが除去され
る。

さて本発明による発光素子プレイを実施例Ｃ−１で示し
た駆動方法で動作させたものを、発光素子アレイ光プリ
ントヘッドに応用する。光プリントヘッドの構造を第１
９図に示す、これは発光素子アレイとロッドレンズアレ
イで構成されレンズの焦点が感光ドラム上に結ぶように
なっている。

実施例Ｃ−１で示した駆動方法を用いると、本発明の発
光素子アレイではＯＮ状態が転送しながら光を書き込み
たい位置で、発光強度を大きくできるので感光ドラムに
画像情報を書き込むことができる。

またこの発光素子アレイとしてレーザサイリスタを用い
ると、その高い量子効率から光量の多い発光素子プレイ
を得ることが出来、低消費電力または高速の書き込み即
ちプリントを行うことができる。

以上より本発明は光プリンタへも適用可能である。

この光プリンタ用発光素子アレイは一次元方向に一列に
並べた構成であった。このアレイを平面的に並べるとデ
イスプレィを作ることができる。

この構成を第２０図に示す、プレイがＮ個並んでいると
すると映像信号はφＩ（１）〜φ１（Ｎ）から書き込め
ばよい、集積化した発光素子アレイを用いれば高密度の
表示素子を作ることができるし、単体発光素子を組み合
わせて作るならば大面積のデイスプレィを作ることでき
る。

［発明の効果コ 以上述べてきたように、本発明は発光素子アレイ自身に
自己走査機能をもたせることにより、従来例で挙げたワ
イヤボンディングの数の問題、駆動ＩＣの問題、コンパ
クト化、短ピツチ化の問題を解決することができる０発
光素子アレイが自己走査することにより駆動ＩＣは不必
要となり、従ってワイヤボンディングが不要となる。

また本発明は密着イメージセンサ、光プリンタ、デイス
プレィ等へ応用でき、これらのＷ器の性能向上、低価格
化に大きく寄与することができる。

【図面の簡単な説明】

第１図は実施例Ａ−１にて説明した光を用いた発光素子
アレイの概略を示す回路図、第２図は実施例Ａ　−ｔ）
にて説明した光を用いた発光素子プレイの概略を示す断
面図、第３図は実施例Ａ−３にて説明した光を用いた発
光素子プレイの概略を示す平面図、第４図及び第５図は
実施例Ａ−３にて説明した光を用いた発光素子アレイの
概略を示す断面図、第６図はＡ−４にて説明した光を用
いた発光素子アレイの概略を示す断面図、第７図は実売
例Ａ　−５にて説明した光を用いた発光素子アレイの概
略を示す平面図、第８図は実施例Ａ−５にて説明した光
を用いた発光素子アレイの概略を示す断面図、第９図は
実施例Ｂ−１にて説明した電位を用いた発光素子アレイ
の概略を示す回路図、第１０図は実施例Ｂ−２にて説明
した電位を用いた発光素子アレイの概略を示す断面図、
第１１図は実施例Ｂ−３にて説明した電位を用いた発光
双子アレイの概略を示す平面図、第１２図及び第１３図
は実施例Ｂ−３にて説明した電位を用いた発光素子アレ
イの概略を示す断面図、第１４図はＢ−４にて説明した
電位を用いた発光素子アレイの概略を示す平面図、第１
５図は実施例Ｂ−４にて説明した電位を用いた発光素子
アレイの概略を示す断面図、第１６図は実施例Ｃにて説
明した発光素子アレイの駆動方法の概略を示す回路図お
よび各パルスの波形を示す図、第１７図は応用例１で説
明した密着形イメージセンサの概略を示す断面図、第１
８図は応用例２で説明した光プリンタの概略を示す断面
図、第１９図は応用例２で説明した光プリンタヘッドの
概略を示す側面図、第２０図は応用例２で説明した光デ
イスプレィの概略を示す平面図、第２１図はダブルへテ
ロ構造の発光サイリスタの概略を示す断面図、第２２図
は発光サイリスタの概略構造を示す断面図、第２３図は
発光サイリスタの電流−電圧特性を示す図、第２４図は
３端子サイリスタの概略構造を示す断面図である。 代理人　弁理士　大　野　精　市□・ｊＪ′Ｆ、誓７・
話）２．１ ｓｓｔ＋＋（ ■＋−２＋Ｔ＋−１）Ｔ＋＋）＋ＴｎｌｌＴｉ中２）第
　１　図 第２図 ｄ、！ 　　ｗｚ 第３図 第４図 第７図 第８図 第９図 第１１図 第１３図 第１４図 第１５図 １ＩＮｌｌ１ ロチ１＼ンＡ１０発光素子アレイ ’　　　　　Ａｌｌ走査光 ８８発光素子アレイ光′プノンヒｑド 第旧図 第１９図 第２１図 第２０図 構造 第２２図 電圧　□ 電凛−電圧特性 第２３図 構造 第２４図

Claims (6)

【特許請求の範囲】
1. （１）ａ、しきい電圧もしくはしきい電流が外部から光
   によって制御可能な発光素子多数個を、一次元、二次元
   、もしくは三次元的に配列し、ｂ、各発光素子から発生
   する光の少なくとも一部が、各発光素子近傍の他の発光
   素子に入射するように構成し、 ｃ、各発光素子に、外部から電圧もしくは電流を印加さ
   せるクロックラインを接続した、 発光素子アレイ。
2. （２）該発光素子からの光が、一定方向の隣接発光素子
   により多く入射するよう構成されてなる請求項１項記載
   の発光素子アレイ。
3. （３）ａ、しきい電圧もしくはしきい電流が外部から電
   気的に制御可能な発光素子多数個を、一次元、二次元、
   もしくは三次元的に配列し、 ｂ、各発光素子のしきい電圧もしくはしきい電流を制御
   する電極を互いに電気的手段にて接続し、ｃ、各発光素
   子に、外部から電圧もしくは電流を印加させるクロック
   ラインを接続した、 発光素子アレイ。
4. （４）該発光素子のしきい電圧もしくはしきい電流を制
   御する電極が、互いに抵抗を介して接続されてなる請求
   項３項記載の発光素子アレイ。
5. （５）該発光素子が、Ｐ導電形半導体領域及びＮ導電形
   半導体領域を複数積層した負性抵抗を有する発光素子で
   ある請求項１項ないし４項記載の発光素子アレイ。
6. （６）ａ、しきい電圧もしくはしきい電流が外部から制
   御可能な発光素子多数個を、一次元、二次元、もしくは
   三次元的に配列し、 ｂ、ある発光素子のＯＮ状態が、その発光素子近傍の他
   の発光素子のしきい電圧もしくはしきい電流を変化させ
   るように構成し、 ｃ、ＯＮ状態の発光素子によりしきい電圧もしくはしき
   い電流を変化させられた次駆動発光素子をＯＮさせ、か
   つ、しきい電圧もしくはしきい電流を変化させられてい
   ないかまたは変化させられた量が次駆動発光素子ほどで
   はない発光素子はＯＮさせない、電圧パルスもしくは電
   流パルスを、発光素子に印加させ、 ｄ、発光素子の発光強度を増加させるよう、前記電圧及
   び電流パルスに同期させて電圧及び電流を発光素子に印
   加させ、 ＯＮ状態を順次転送させる発光素子アレイの駆動方法。