JP2784052B2 - 自己走査型発光素子アレイおよびその駆動方法 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、発光素子を同一半導体基板上に集積した自
己走査機能を有する発光素子アレイおよびその駆動方法
に関し、特に該発光素子アレイの駆動の高速化、長寿命
化に関するものである。

【従来の技術】

発光素子の代表的なものとしてLED（Light Emitting
Diode）及びLD（Laser Diode）が知られている。 LEDは化合物半導体（GaAs、GaP、AlGaAs、InGaAsP、I
nGaAlAs等）のPNまたはPIN接合を形成し、これに順方向
電圧を加えることにより接合内部にキャリアを注入、そ
の再結合の過程で生じる発光現象を利用するものであ
る。 またLDはこのLED内部に導波路を設けた構造となって
いる。あるしきい値電流以上の電流を流すと注入される
電子−正孔対が増加し反転分布状態となり、誘導放射に
よる光子の増倍（利得）が発生し、へき開面などを利用
した平行な反射鏡で発生した光が再び活性層に帰還され
レーザ発振が起こる。そして導波路の端面からレーザ光
が出ていくものである。 これらLED、LDと同じ発光メカニズムを有する発光素
子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている。発光サイリ
スタは先に述べたような化合物半導体でPNPN構造を作る
ものであり、シリコンではサイリスタとして実用化され
ている。（青木昌治編著、「発光ダイオード」工業調査
会、pp167〜169参照） さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。（Y.Tashiro et.al.Appl.Phys.Lett.54（４）,1989
pp329−331） この発光サイリスタの基本構造及び電流−電圧特性を
第15図、第16図に示す。第15図に示す構造はＮ形GaAs基
板上にPNPN構造を形成したもので通常のサイリスタとま
ったく同じ構成である。第16図も同様に通常のサイリス
タとまったく同じＳ字形負性抵抗を表している。サイリ
スタも第15図に示す様な２端子のみでなく、第17図に示
す３端子サイリスタも知られている。この３端子サイリ
スタのゲートはON電圧を制御する働きを持ち、ON電圧は
ゲート電圧に拡散電位を加えた電圧となる。またONした
後、ゲート電極はカソード電位とほぼ一致するようにな
る。カソード電極が接地されていればゲート電極は零ボ
ルトとなる。またこの発光サイリスタは外部から光を入
射することによりそのしきい電圧が低下することが知ら
れている。 さらにこの発光サイリスタの中に導波路を設けLDとま
ったく同じ原理でレーザサイリスタを形成する事もでき
る。（田代他、1987年秋応用物理学会講演、番号18p−Z
G−10） これらの様な発光素子、特にLEDは化合物半導体基板
上に多数個作られ、切断されて一つづつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのLEDは一つのチ
ップ上に複素個のLEDを並べたLEDアレイとして販売され
ている。 一方密着形イメージセンサ、LEDプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
から発光素子による発光点の走査機能（光走査機能）が
必要である。 しかし、これらの従来の発光素子を用いて光走査を行
なうためには、LEDアレイのなかに作られている一つ一
つのLEDをワイヤボンディング等の技術により駆動ICに
接続し、このICで一つ一つのLEDを駆動させてやる必要
があった。このためLEDの数が多い場合、同数のワイヤ
ボンディングが必要で、かつ、駆動ICも数多く必要とな
りコストが高くなってしまうという問題点があった。こ
れは駆動ICを設置するスペースを確保することが必要と
なり、コンパクト化が困難という問題点を誘発してい
た。またLEDを並べるピッチもワイヤボンディングの技
術で定まり、短ピッチ化が難しいという問題点があっ
た。 そこで発明者らは、発光素子のターンオン電圧または
電流が、別の発光素子のON状態によって影響を受けるよ
う、即ち相互作用をするよう構成し、発光素子アレイ自
身に自己走査機能をもたせることにより、先に挙げたワ
イヤボンディングの数の問題、駆動ICの問題、コンパク
ト化、短ピッチ化の問題を解決する発明を行った。（例
えば特願昭63−65392）この先の発明の内容を以下簡単
に記す。 第６図および第７図に示す様に、接地されたＮ形GaAs
基板（１）上にＰ形半導体層（23）、Ｎ形半導体層（2
2）、Ｐ形半導体層（21）の各層を形成する。そしてホ
トリソグラフィ等及びエッチングにより、分離溝（50）
を形成して各単体発光素子Ｔ（−２）〜Ｔ（＋１）に分
離する。（単体発光素子Ｔ（−２）〜Ｔ（＋１）はこれ
らの発光素子アレイの一部を代表する。）アノード電極
（40）はＰ形半導体層（21）とオーミック接触を有し、
ゲート電極（41）はｎ形半導体層（22）とオーミック接
触を有する。絶縁層（30）は素子と配線との短絡を防ぐ
ためのものであり、同時に特性劣化を防ぐための保護膜
でもある。 絶縁層（30）は発光サイリスタの発光波長の光がよく
通る材質をもちいることが望ましい。Ｎ形GaAs基板
（１）はこのサイリスタのカソードとして働く。 各単位発光素子のアノード電極（40）は、転送クロッ
クライン（φ_１、φ_２、φ_３）のいずれか１本が、長手
方向にφ_１、φ_２、φ_３の順番で繰り返す様に接続され
る。またゲート電極によれば負荷抵抗R_Lが接続される。
一方各素子間に光結合が発生すると本実施例の転送動作
が影響されることがある。これを防止するため、ゲート
電極の一部を発光素子間の分離溝のなかに入れ、光結合
を防止する構造としている。 上記発光素子アレイの動作を説明すると、まず転送ク
ロックφ_３がハイレベルとなり、発光素子Ｔ（０）がON
する。この時、３端子サイリスタの特性から発光素子Ｔ
（０）のゲート電極G₀は零ボルト近くまで引き下げられ
る。（シリコンサイリスタの場合約１ボルトである） また、上記発光サイリスタは光を感じてそのターンオ
ン電圧が低下する特性を持つ。発光サイリスタをその発
光が近隣の素子に入射するよう構成してあるので、発光
素子に距離的に近い素子、または光がよくあたるよう配
置された素子はそのターンオン電圧が下がることにな
る。 電源電圧をV_GKとすると、発光素子Ｔ（０）に近く、
入射光の光量の多い素子のゲート電圧が最も低下し、以
降順に発光素子Ｔ（０）から離れるに従いゲート電圧は
上昇していく。 次の転送クロックパルスφ_１は近接の発光素子Ｔ
（１）、Ｔ（−２）及びＴ（４）、Ｔ（−５）等に加わ
るが、これらの中で最もON電圧が低い素子は発光素子Ｔ
（１）である。次に低い素子は発光素子Ｔ（−２）とな
る。 そこで転送クロックパルスφ_１のハイレベル電圧を、
発光素子Ｔ（１）のゲート電圧G₁と発光素子Ｔ（−２）
のゲート電圧Ｇ−２との間に設定しておけば、発光素子
Ｔ（１）のみONさせることができ、転送クロックφ_１、
φ_２、φ_３のハイレベル電圧を交互に互いに少しづつ重
なるように設定すれば、転送動作（３相駆動自己走査）
を行なうことができる。 上記例は、発光素子の制御電極間を光結合を用いて結
合させた物であるが、該制御電極間の結合は電気的結合
であってもかまわない。 以下に、抵抗素子を介してネットワークを形成する例
を説明する。 第９図は平面図であり、このＸ−Ｘ′ラインにそって
の断面図が第10図、Ｙ−Ｙ′ラインにそっての断面図が
第11図である。また等価回路を第12図に示す。 第10図において、発光素子はｎ形GaAs基板（１）上に
積層したｎ形GaAs層（24b）、ｎ形AlGaAs層（24a）、ｐ
形GaAs層（23a）、ｎ形GaAs層（22a）、ｐ形AlGaAs層
（23b）、およびｐ形GaAs層（21a）からなっている。こ
れは活性層であるｐ形GaAs層（23a）、ｎ形GaAs層（22
a）へキャリアを閉じ込めるため、バンド幅の大きいAlG
aAs層（21b）、（24a）で活性層を挟んだ構造あり、こ
れにより発光効率を向上させることができる。ここで各
発光素子Ｔに対して基板（１）はカソードとなり、ｎ層
（22）はゲート、ｐ層（21）はアノードとなる。各発光
素子Ｔ上には、絶縁保護被膜（31）が被覆され、各々に
分離される。 各発光素子のゲート（22）は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（41），絶縁保護被膜（30）に設
けられたコンタクト孔C3,n形GaAs基板（１）上に積層さ
れて発光素子群と分離されたｎ形GaAs層（22a），コン
タクト孔C3,金属薄膜配線（41），コンタクト孔C1を介
して各々接続されている。 各発光素子のアノード電極は、絶縁保護被膜（30）に
設けられたコンタクト孔C1,絶縁保護被膜（30）上に設
けられた金属薄膜配線（40），金属薄膜配線（40）上の
絶縁保護被膜（31）に設けられたコンタクト孔C2を介し
て転送クロックラインに接続される。転送クロックライ
ンはφ_１、φ_２、φ_３の３本が形成され、各発光素子の
アノード電極は、φ_１、φ_２、φ_３のいずれか１本に、
長さ方向に向かってφ_１、φ_２、φ_３の順番で繰り返し
接続される。 また、各発光素子ゲート（22）は、絶縁保護被膜（3
0）に設けられたコンタクト孔C1,絶縁保護被膜（30）上
に設けられた金属薄膜配線（41），絶縁保護被膜（30）
に設けられたコンタクト孔C3,n形GaAs基板（１）上に積
層されて発光素子群と分離されたｎ形GaAs層（22a），
コンタクト孔C3,絶縁保護被膜（30）上に設けられた金
属薄膜配線（42）を介して電源電圧V_GKに接続されてい
る。 上記構造の発光素子アレイの動作を説明すると、今転
送クロックラインφ_３がハイレベル電圧となり発光素子
Ｔ（０）がON状態になっているとする。このとき発光素
子Ｔ（０）のノードG₀はほぼ零ボルトとなっている。す
ると各発光素子のゲート電極を結合した抵抗ネットワー
クに電流が流れ、発光素子Ｔ（０）に近いノードが最も
電圧が引き下げられ、離れていくほど影響は少なくな
る。例えば次の転送クロックφ_１にハイレベル電圧が加
ると、３素子おきの発光素子Ｔ（１）とＴ（−２）がON
可能となるが、ノードG₁のほうがノードG_-2より低い電
圧となっているため、電源電圧を発光素子Ｔ（１）が動
作する電圧より高く、かつ発光素子Ｔ（−２）が動作す
る電圧より低く設定しておくと、発光素子Ｔ（１）のみ
をONさせることができる。この動作を繰り返すと、３本
の転送クロックラインを用いて発光素子の走査を行なう
ことができる。 上記の様に、先に発明した発光素子アレイは、発光素
子のターンオン電圧または電流が、別の発光素子のON状
態によって影響を受ける様、即ち、相互作用をするよう
構成したことにより発光の自己走査機能を実現したもの
である。 該発光素子の制御電極間の結合は、抵抗素子を介した
ものに限定されず、第13図，第14図にしめす様な電流ま
たは電圧の一方向性のある素子を介して接続することも
可能で、該一方向性素子を介して接続すると、２相の転
送パルスで自己走査を発生させることが出来る。 一般に光プリンタに用いる発光素子アレイは、発光点
の移動だけでなく発光強度の変調が必要となる。上記自
己走査型発光素子アレイにおいては、以下の駆動方法に
より発光強度の変調も可能である。（例えば特願昭63−
65392） この駆動方法の原理を第８図に示す。第８図の上に示
した回路図では特に示されてはいないが、各発光素子の
ゲート端子は第12図または第13図に示す様な電気的手段
または光学的手段で接続されている。各発光素子のアノ
ードには転送クロックラインφ_１、φ_２、φ_３のいずれ
か１本が長手方向にφ_１、φ_２、φ_３の順番で繰り返し
接続されている。転送クロックラインφ_１、φ_２、φ_３
には、各々電流源I₁、I₂、I₃が制御回路信号φ_１により
制御可能の様に接続され、発光素子Ｔ（０）にはスター
トパルスφ_０が接続されている。 転送クロックラインφ_１、φ_２、φ_３には、転送パル
スとして矩形信号が時刻ｔに対して各々遅れt₁で印加さ
れる。各転送パルスはわずかな重なり時間を持つように
設定されている。 発光素子Ｔ（０）に矩形のスタートパルスφ_Ｓを印加
し、該スタートパルスにわずかな重なり時間を持つ転送
クロックφ_１、引き続き転送クロックφ_２、φ_３、φ_１
を繰り返し印加することにより、発光素子アレイは、自
己走査を始めるが、ここで制御回路信号φ_Ｉに転送クロ
ックφ_１、φ_２、φ_３に同期した信号を送り、転送クロ
ックに電流源I₁、I₂、I₃を乗せると自己走査により発光
状態にある発光素子を他の発光素子よりも強く発光させ
ることができる。 第８図においては、ここでは発光素子Ｔ（３）の輝度
を特に強くするよう、転送クロックφ_３に電源源I₃を自
己走査により発光素子Ｔ（３）が発光状態になる時刻ｔ
に乗せている。 上記自己走査型発光素子アレイは、このような方法に
よって任意の場所の輝度を上げることができ、光プリン
タ等へ画像を書き込むことが可能となる。

【発明が解決しようとする課題】

ところで第８図に示した駆動方法では実際に光プリン
タを形成することを考える。 A4の短辺（約21cm）相当のプリントを16ドット/mmの
解像度で印字するためには約3400ビット必要になる。し
かしながら、従来例にて説明してきた自己走査型発光素
子アレイでは、発光しているポイントは常に一つで、こ
の発光中の発光素子の強度を変化させて画像を書き込む
構造となっている。この方法で光プリンタを形成する
と、通常使用されている光プリンタ用LEDアレイ（これ
は画像を書き込むポイントが同時に発光するよう駆動IC
によって制御されている）に比べ、画像書き込み時に34
00倍の輝度が必要となり、書き込み光量を同じにするた
めには、3400倍の電流を流す必要がある。発光時間は逆
に通常のLEDアレイに比べ1/3400となるが、発光素子は
一般的に電流が増えると加速度的に寿命が短くなる傾向
があり、いくらデューティが1/3400とはいえ従来のLED
プリンタに比べ、寿命が短くなってしまうという問題点
があった。 第６図、第７図の構成例（光結合による方法）ではゲ
ート電極を設ける必要がなく構造が簡単で、簡単な製造
工程で製造できる。しかしながら第９図、第10図，第11
図に示した構成例（電気的接続による方法）では、抵抗
R_L、R_Iを設けこれらを互いに内部配線する必要があるこ
と、この抵抗値によって特性が支配されるため精度良く
形成する必要があること等のため製造コストが高くなる
という問題点があった。 本発明は従来問題であった画像書き込み時の高い電流
注入量を軽減、発光素子アレイの長寿命化を行なうもの
である。

【課題を解決するための手段】

本発明は、上記従来の問題点を解決するためになされ
たものであって、しきい電圧もしくはしきい電流を外部
から制御するための制御電極を有する発光素子を多数
個、一次元、二次元、もしくは三次元的に配列し、互い
に近傍に位置する少なくとも２つの発光素子の制御電極
を電気的手段にて接続すると共に各発光素子に電源ライ
ンを電気的手段にて接続してネットワーク配線を形成
し、各発光素子に外部から電圧もしくは電流を印加させ
る複数のクロックラインを接続した発光素子アレイであ
って、該発光素子アレイを複数の発光素子よりなる複数
のブロックに分け、１ブロック内の全発光素子に同一の
クロックパルスを印加できるクロックラインを設けた発
光素子アレイである。 該１ブロック内の各発光素子に同一のクロックパルス
を印加できる１ブロックの発光素子と同数のクロックラ
インを各１本づつ設ければ、１ブロックごとの転送を行
なう転送パルス信号をブロックごとに印加すると共に、
各発光素子に接続するクロックラインに各々別々の変調
信号を印加でき、この方法により発光素子アレイの駆動
の高速化および長寿命化が実現出来る。 また、上記発明は例えば、しきい電圧もしくはしきい
電流が外部から制御可能な制御電極を有する発光素子を
多数個、一次元、二次元、もしくは三次元的に配列し、
互いに近傍に位置する少なくとも２つの発光素子の制御
電極を電気的手段にて接続すると共に各発光素子に電源
ラインを電気的手段にて接続し、各発光素子に、複数の
クロックラインの内の一つを接続した、発光素子アレイ
であって、発光素子群を複数の発光素子よりなる複数の
ブロックに分け、各ブロック内においては、各発光素子
の、クロックラインの接続された第１導電型半導体に接
する第２導電型半導体制御電極同士を接続し、かつ隣接
ブロック間は、発光素子の、バイアス電圧が印加される
第２導電型半導体に接する第１導電型半導体制御電極同
士を接続し、同一のブロック内の発光素子には同一のク
ロックラインを接続する構造においても実施できる。 上記例は、発光素子の制御電極同士を電気的手段によ
り接続する方法を改良し、電気的手段として抵抗を使用
せず、従って製造工程の簡素化を可能とするものであ
る。 上記例は、抵抗を使用せずに電気的接続を行なうため
の手段として、先の発明の例で示したような、クロック
ラインが印加される第１導電型半導体層（Ｐ形半導体
層）に接する第２導電型半導体層（Ｎ形半導体層）であ
る第１ゲート層間を抵抗R_L、R_Iを介して電気的に接続す
る方法を取らず、クロックラインを同時に複数の互いに
隣接する発光素子に印加するよう構成し、該クロックラ
インが接続される第１導電形半導体層に隣接する第２導
電形半導体層である第１ゲート層を同一クロックライン
が接続される発光素子（ブロック）間で互いに接続し、
かつバイアス電圧に接続される第２導電形半導体層に隣
接する第１導電形半導体層である第２ゲート層を前記ク
ロックラインと別のクロックラインに接続される発光素
子群（別ブロック）の一部の発光素子の第２ゲート層に
接続するよう構成したものである。 本発明に使用する発光素子としては、しきい電圧もし
くはしきい電流が外部から制御可能な素子、例えばＰ導
電形半導体領域及びＮ導電形半導体領域を複数積層した
負性抵抗を有する発光素子を用いることができる。

【作用】

本発明では上記に記したようにいくつかの素子をブロ
ック化し、この各ブロックごとに発光状態の転送を行
う。また画像の書き込みはこのブロック内の各発光素子
に同時に行なう。これによって移動する発光点が従来の
様に１点のみでなく、ブロック内に含まれる複数の点と
なるため、画像書き込みに必要な電流がその分小さくな
り、長寿命化することができる。 また、各発光素子の、クロックラインの接続された第
１導電型半導体に接する第２導電型半導体制御電極同士
を接続し、かつ隣接ブロック間は、発光素子の、バイア
ス電力が印加される第２導電型半導体に接する第１導電
型半導体制御電極同士を接続し、同一ブロック内の発光
素子には同一のクロックラインを接続する構造にすれ
ば、ハイレベル電圧が印加されるクロックラインに接続
された複数の発光素子（ブロックとよぶ）がONしている
場合、該発光素子の第２ゲート層から別のクロックライ
ンが接続される発光素子の第２ゲート層に電流が流れ、
従ってこの発光素子のしきい電圧を低下させる。これが
ON状態転送の引金として作用し、自己走査機能を具備す
ることができる。

【実施例】

実施例−１ 実施例−１の断面図を、第１図に示す。 ｎ形基板（１）上にエピタキシャル成長でｎ層
（２）、ｐ層（23）、ｎ層（23）、ｐ層（21）を形成
し、ホトエッチングにより素子間分離溝（50）を形成す
る。基板（１）はカソードとなり、（22）がゲート、
（21）がアノードとなる。Ｔ（−１）、Ｔ（０）、Ｔ
（１）はブロックを示す。この実施例では一つのブロッ
クの中にアノード（21）が４つできることになる。三つ
は発光用であり、残る一つは接続用ダイオードである。
接続用ダイオード端は隣接する素子のゲートに接続さ
れ、発光用アノードは転送クロックに接続される。 上記実施例の等価回路図を第２図に示す。上記実施例
は、転送動作を行なう各ブロックの３ケの発光素子が含
まれる例を示したものである。 発光素子｛T₁（−１）、T₂（−１）、T₃（−１）｝、
発光素子｛T₁（０）、T₂（０）、T₃（０）｝、発光素子
｛T₁（１）、T₂（１）、T₃（１）｝等がブロックを表
し、ブロック内の素子T₁、T₂、T₃が個別の発光を行なえ
る。各ブロックは結合用ダイオードD_-1、D₀、D₁により
電気的に接続され、発光素子は負荷抵抗R_Lを介して電源
電圧V_GKに接続されている。各ブロックのアノードには
同じクロックが印加される。例えばブロック（−１）、
（１）には転送クロックφ_２が、ブロック（０）には転
送クロックφ_１が印加される。各転送クロックラインφ
₁₁、φ₁₂、φ₁₃、φ₂₁、φ₂₂、φ₂₃にはお互いのON状態
が影響しあわない様、それぞれバッファを設けている。 動作は従来と同じで、１素子づつONし、それが転送し
ていたものがブロックごとの転送に変わったのみであ
る。ビット総数が同じ条件で比較すると、この例ではブ
ロックに３素子入っているため、従来の方式に比べ１素
子の発光時間を３倍に延長することができる。 次に画像情報を書き込む場合を考える。第２図におい
て各転送クロックラインφ₁₁、φ₁₂、φ₁₃、φ₂₁、
φ₂₂、φ₂₃に電流源I₁₁、I₁₂、I₁₃、I₂₁、I₂₂、I₂₃が接
続され、電流源I₁₁、I₁₂、I₁₃は、画像信号クロックφ
₁₁₁、φ₁₁₂、φ₁₁₃に、電流源I₁₂、I₂₂、I₂₃は、画像信
号クロックφ₁₂₁、φ₁₂₂、φ₁₂₃に、それぞれ同期して
変化する。いま発光素子T₂（０）の発光を強くして画像
を書き込む場合は転送クロックφ_１に同期して画像信号
クロックφ₁₁₂をハイにして電流I₁₂をONさせ電流を流さ
せればよい。電流源I₁₂からの電流は発光素子T₂（０）
に流れ発光強度を上げる。 各ブロックのON時間は従来法の三倍であるため、同一
積分輝度を得るためにON素子に流す電流は概略1/3でよ
く、従来例に比べ長寿命化することが可能である。 上記実施例の場合、電流源の電流値を約1Aとすること
により、同輝度の発光を得るために電流値を設定した従
来型の発光素子アレイと比べて約10倍の素子寿命が実現
できた。 また以上の説明では発光サイリスタに限定して説明し
たが同様な機能を持つデバイスであればこれに限られず
何であっても良い。さらにはレーザサイリスタであって
もよい。 尚ここではダイオード結合方式の自己走査型発光素子
アレイを例として示したが、発光素子アレイの電気的結
合方式は抵抗ネットワークによる方式などであってもか
まわない。 またブロックに上記実施例においては、１ブロック内
に３素子含まれる場合を示したが、この数はいくつでも
よい。 尚、以上述べてきた本発明の一連の実施例は基板とし
て半導体基板を用い、その電位を零ボルト（接地）とし
た例を示してきたが、本発明はこれに限られず基板とし
て他の物質を用いてもよい。もっとも近い例でいえばク
ロム（Cr）等をドウプした半絶縁性GaAs基板上に実施例
のｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上
に実施例で説明した構造を形成してもよい。また例えば
ガラス、アルミナ等の絶縁基板上に半導体膜を形成し、
この半導体を用いて実施例の構造を形成してもよい。 実施例−２ 実施例−２の等価回路図を第３図に示す。これは発光
しきい電圧、電流が外部から制御できる発光素子の一例
として、最も標準的な三端子の発光サイリスタを用いた
場合を表している。 発光サイリスタＴ（−１）,T′（−１）,T（０）,T′
（０）,T（１）,T′（１）は、それらが一列に並べられ
た構成となっており、発光サイリスタＴ（−１）とＴ′
（−１），発光サイリスタＴ（０）とＴ′（０），発光
サイリスタＴ（１）とＴ′（１）とが、それぞれブロッ
ク（即ち同一クロックが印加される発光素子のグルー
プ；この実施例の場合、ブロックは２素子で構成され
る。）を形成している。発光サイリスタＴ（−１）,T
（０）,T（１）の各発光サイリスタはトランジスタTr
1、Tr2の組合せとして、同じく発光サイリスタＴ′（−
１）,T′（０）,T′（１）の各発光サイリスタはトラン
ジスタTr3、Tr4の組合せとして表わしている。トランジ
スタTr1、Tr3はPNPトランジスタ、トランジスタTr2、Tr
4はNPNトランジスタであり、トランジスタTr1、Tr3には
クロックライン、トランジスタTr2、Tr4にはバイアス電
圧に接続される。 発光サイリスタ間の接続としては、同じブロック内で
はトランジスタTr1、Tr3のベース電極（第１ゲートとよ
ぶ）、異ブロック間ではトランジスタTr2、Tr4のベース
電極（第２ゲートとよぶ）が互いに接続される。各ブロ
ックのトランジスタTr1、Tr3のエミッタ電極には３本の
転送クロックライン（φ_１、φ_２、φ_３）がそれぞれ３
ブロックごとに接続される。クロックラインには電流制
限用抵抗Reが設けられる。 動作を説明する。まず転送クロックφ_１ハイレベルと
なり、発光サイリスタＴ（−１）、Ｔ′（−１）がONし
ているとする。この時トランジスタTr2（−１）、Tr4
（−１）のベース電位は電流が流せるよう高い電位（約
1V）になっている。トランジスタTr4（−１）のベース
はトランジスタTr2（０）のベースに接続されているた
め、発光サイリスタＴ（０）はONしやすくなっている。
ON状態の影響は発光サイリスタＴ（０）のみに与えられ
発光サイリスタＴ′（０）には影響しない。同様にブロ
ック（−２）では発光サイリスタＴ′（−２）のみONし
やすくなり、発光サイリスタＴ（−２）には影響しな
い。ONしているブロックに対し第２近接ブロック、即ち
ブロック（−３）（１）においては影響を受けない。 この状態で次の転送クロックφ_２が適当なハイレベル
電圧に設定されると発光サイリスタＴ（０）はただちに
ONする。そしてトランジスタTr1（０）、トランジスタT
r3（０）のベースが発光サイリスタＴ（０）がONしたた
めにほぼ零電位になっており、トランジスタTr3（０）
に電流が流れる。このため発光サイリスタＴ′（０）も
続いてONすることになる。一方転送クロックφ_２が印加
される別のブロック（例えば（−３））はブロック（−
１）の影響を受けず、従ってONしない。この転送動作可
能なハイレベル電圧の値の範囲はかなり広く、低電圧側
では1.5〜2V、高電圧側では各発光サイリスタの耐圧で
定まる電圧まで可能である。次に転送クロックφ_１をロ
ーレベルにするとブロック（−１）がOFFとなり、よっ
てON状態は（−１）から（０）へ移動したことになる。 各クロックパルスφ_１、φ_２、φ_３をそのハイレベル
が互いに重なりあうように設定しておくと、ON状態発光
素子が順次転送されていくことになる。これから自己走
査可能な発光素子アレイを実現することができる。 以上より本実施例では発光素子間を接続する抵抗を使
用することなく自己走査機能を実現させることが出来、
かつ転送クロックパルスの転送可能なハイレベル電圧の
幅も、低圧側では1.5〜2V,高圧側では発光サイリスタの
耐圧電圧まで、とかなり余裕をもたせる事が出来る。 本実施例では転送クロックパルスが３相の場合で動作
を説明したが、３相以上であってももちろん動作する。
さらに第３図では発光素子を一列に並べているが、配列
を直線にする必要はなく、応用によって蛇行させてもよ
いし、途中から二列以上に増やすことも可能である。ま
たこの説明では発光サイリスタに限定して説明したが同
様な機能を持つデバイスであればこれに限られず何であ
っても良い。発光素子としてレーザサイリスタであって
もよい。この駆動方法は発光素子を単体部品で構成して
もよく、また次の実施例で示すようになんらかの方法に
より集積化してもよい。 上記説明では等価回路を示し説明したが、以下に集積
化して作成する場合の構成について説明するものであ
る。 まず第３に示した等価回路図をより模式的に書き直し
た図を第４図に示す。発光サイリスタは基本的にはＰ形
半導体層とＮ形半導体層とを４層順番に並べた構造とし
て表わされる。このPNPN構造の内、PNP部分が第３図の
トランジスタTr1、Tr3に相当し、NPN部分がトランジス
タTr2、Tr4に相当する。第４図は第３図の接続をこのPN
PN構成に置き換えたものである。 この構成を現実的な構成としたものを第５図に示す。
接地されたＮ形GaAs基板（１）上にＮ形半導体層（2
4）、Ｐ形半導体層（23）、Ｎ形半導体層（22）、Ｐ形
半導体層（21）の各層を形成する。そしてホトリソグラ
フィ等及びエッチングにより、各単体発光素子Ｔ（−
１）〜Ｔ（１）に分離され、第５図の形状が形成され
る。 この構造の特徴は発光素子Ｔ′（−１）とＴ（０）、
発光素子Ｔ′（０）とＴ（１）の下側PN部分を共通と
し、発光素子Ｔ（−１）とＴ′（−１）、発光素子Ｔ
（０）とＴ′（０）、発光素子Ｔ（１）とＴ′（１）の
上側PN部分を配線材料にて接続したことである。各発光
サイリスタはアノード電極（40）、ゲート電極（41）
（第１ゲート）を有し、絶縁層（30）により分離されて
いる。 発光サイリスタＴ、Ｔ′のうち、実際に発光素子とし
て使われるのはＴであり、Ｔ′は隣接素子間の接続用と
してもちいられる。光は上部に取り出される。 上記構成は上述の動作をする。従って、転送クロック
φ_１、φ_２、φ_３のハイレベル電圧を順番に互いに少し
づつ重なるように設定すれば、発光サイリスタのON状態
は順次転送されていく。即ち、発光点が順次転送され
る。 以上より本実施例では発光素子間を接続する抵抗が不
要であり、しかも転送クロックパルスの転送可能なハイ
レベル電圧の幅も、低圧側では1.5〜2V,高圧側では発光
サイリスタの耐圧電圧までとかなり余裕をもたせる事が
出来る。 本実施例では転送クロックパルスとして、φ_１、
φ_２、φ_３の３相を想定したが、より安定な転送動作を
求める場合にはこれを４相、５相と増加させてもよい。 また本実施例では発光サイリスタの構造を最も簡単な
場合について示したが、発光効率を上げるために、より
複雑な構造、層構成を導入することも本発明の範囲に含
まれる。その具体的な例としてダブルヘテロ構造の採用
が挙げられる。一例を第18図に示す。（田代他1987年春
応用物理学会講演、番号28p−ZE−８）これはＮ形GaAs
基板上に0.5μｍのＮ形GaAs層を積み、その上にバンド
ギャップの広いＮ形AlGaAsを１μｍ、Ｐ形GaAs層を５μ
ｍ、Ｎ形GaAs層を１μｍ、バンドギャップの広いＰ形Al
GaAsを１μｍ、そして取り出し電極とのオーミック接触
をとるためのＰ形GaAs層を0.15μｍ積層した構成であ
る。発光層は間に挟まれた、１μｍのＮ形GaAs層であ
る。これは注入された電子、正孔がバンドギャップの狭
いGaAs層に閉じ込められ、この領域で再結合し発光す
る。 またここではPNPNのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという構成は、PNPN構成のみ
に限られず、その機能が達成できる素子であれば特に限
定されない。例えば、PNPN4層構成でなく、６層以上の
構成でも同様な効果を期待でき、まったく同様な自己走
査機能を達成することが可能である。さらには静電誘導
（SI）サイリスタまたは電界制御サイリスタ（FCT）と
呼ばれるサイリスタを用いてもまったく同様である。こ
のSIサイリスタまたはFCTは電流ブロックとして働く中
央のＰ形半導体層を空乏層で置き換えた構造となってい
る（S.M.Sze著、Physics of Semiconductor Devices、2
nd Edition pp238−240）。 またここでは半導体層としてGaAs、AlGaAsを例示した
が、これに限らず他の半導体を用いても良い。 尚、以上述べてきた本発明の一連の実施例は基板とし
て半導体基板を用い、その電位を零ボルト（接地）とし
た例を示してきたが、本発明はこれに限られず基板とし
て他の物質を用いてもよい。もっとも近い例でいえばク
ロム（Cr）等をドウプした半絶縁性GaAs基板上に実施例
のｎ形GaAs基板に相当するｎ形GaAs層を形成し、この上
に実施例で説明した構造を形成してもよい。また例えば
ガラス、アルミナ等の絶縁基板上に半導体膜を形成し、
この半導体を用いて実施例の構造を形成してもよい。 また実施例で示してきた構成において、導電型のＰと
Ｎをそれぞれ逆転してもバイアス条件等を反転すれば全
く同様に動作し、本発明の範囲に含まれる。 以上の実施例にて説明してきた自己走査可能な発光素
子アレイは、光走査の密着イメージセンサ、光プリンタ
の書き込みヘッド、ディスプレイ等が挙げられ、これら
の機器の低価格化、高性能化に大きな寄与をすることが
できる。

【発明の効果】

以上延べてきたように、本発明は複数の素子をブロッ
ク化し、ブロックごとに纒めて転送するようにし、そし
て画像書き込みは個々の素子を別々に行うことで、従来
問題であった画像書き込み時の高い電流注入量を軽減
し、SLEDの長寿命化を行うことができる。 以上述べてきたように、本発明により、先の発光で示
した利点、即ち、ワイヤボンディングの数の問題、駆動
ICの問題、コンパクト化、短ピッチ化等の種々の問題を
さらに容易に解決することができる。

【図面の簡単な説明】

第１図は第１の実施例の構造を示す断面図、第２図は同
等価回路、第３図は第２の実施例の等価回路図、第４図
は第３図のPNイメージ図、第５図は同構造の断面図、第
６図は自己走査性を有する発光素子アレイの概略を示す
等価回路図、第７図は同構成断面図、第８図は自己走査
変調動作を生じるパルスタイミングの一例を示す図、第
９図は自己走査性を有する別タイプの発光素子アレイの
概略を示す平面図、第10図は同断面図、第11図は同別方
向断面図、第12図は同等価回路図、第13図および第14図
は自己走査性を有する別タイプの発光素子アレイの概略
を示す等価回路図および断面構成図、第15図は従来の発
光サイリスタの概略構造を示す断面図、第16図は該発光
サイリスタの電流−電圧特性を示す図、第17図は３端子
サイリスタの概略構造を示す断面図、第18図はダブルヘ
テロ構造の発光サイリスタの概略を表わす断面図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (56)参考文献 特開 昭48−96291（ＪＰ，Ａ) 特開 昭63−119370（ＪＰ，Ａ) 特開 昭57−189192（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/45 B41J 2/455 H01L 29/74

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】発光のためのしきい電圧もしくはしきい電
   流が外部から電気的に制御可能な３端子発光素子複数個
   を１ブロックとして、多数個のブロックを一次元，二次
   元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
   制御電極を、ブロック単位で互いに電気的手段にて接続
   し、 各発光素子の残りの２端子のうちの一方に、外部から電
   圧もしくは電流を印加させる複数のクロックラインを、
   ブロック単位で接続し、 あるブロック内の発光素子の発光状態が、そのブロック
   近傍の他のブロック内の発光素子のしきい電圧もしくは
   しきい電流を、前記電気的手段を介して変化させ、 前記複数のクロックラインは、１ブロック内の全発光素
   子に同一の転送パルス信号を印加し、前記他のブロック
   の全発光素子を発光させる、 ことを特徴とする自己走査形発光素子アレイ。
2. 【請求項２】１ブロック内の全発光素子にそれぞれ接続
   される各クロックラインには、それぞれ電流源が接続さ
   れ、各電流源は、１ブロック内の所望の発光素子に対
   し、転送パルス信号に画像信号を重畳できる、ことを特
   徴とする請求項１記載の自己走査形発光素子アレイ。
3. 【請求項３】前記電流源は、前記転送パルス信号に同期
   した画像クロックにより制御される、ことを特徴とする
   請求項２記載の自己走査形発光素子アレイ。
4. 【請求項４】発光のためのしきい電圧もしくはしきい電
   流が外部から電気的に制御可能な３端子発光素子複数個
   を１ブロックとして、多数個のブロックを一次元，二次
   元，もしくは三次元的に配列し、 各発光素子のしきい電圧もしくはしきい電流を制御する
   制御電極を、ブロック単位で互いに電気的手段にて接続
   し、 各発光素子の残りの２端子のうちの一方に、外部から電
   圧もしくは電流を印加させる複数のクロックラインを、
   ブロック単位で接続し、 あるブロック内の発光素子の発光状態が、そのブロック
   近傍の他のブロック内の発光素子のしきい電圧もしくは
   しきい電流を、前記電気的手段を介して変化させ、前記
   他のブロックの全発光素子を発光させる自己走査形発光
   素子アレイの駆動方法において、 前記複数のクロックラインは、１ブロック内の全発光素
   子に同一の転送パルス信号を印加して、全発光素子を発
   光させ、 前記発光した発光素子のうち所望の発光素子に印加され
   る転送パルス信号を変調する、 ことを特徴とする自己走査形発光素子アレイの駆動方
   法。
5. 【請求項５】前記転送パルス信号の変調は、転送パルス
   信号に画像信号を重畳することにより行う、ことを特徴
   とする請求項４記載の自己走査形発光素子アレイの駆動
   方法。
6. 【請求項６】第１のトランジスタと第２のトランジスタ
   で構成される発光素子２個を、１ブロックとして多数個
   のブロックを１次元，二次元，もしくは三次元的に配列
   し、 前記１ブロック内の各発光素子の第１のトランジスタは
   は、同一のクロックラインに接続され、且つこれら第１
   のトランジスタのベースは互いに接続され、 前記１ブロック内の各発光素子の第２のトランジスタ
   は、同一のバイアス電圧に接続され、 隣接するブロック間は、隣接する第２のトランジスタの
   ベースの相互接続により接続されている、 ことを特徴とする自己走査形発光素子アレイ。
7. 【請求項７】PNPN構造よりなる発光素子２個を１ブロッ
   クとして、多数個のブロックを一次元，二次元，もしく
   は三次元的に配列し、 前記１ブロック内の各発光素子のＰ型半導体層は、同一
   のクロックラインに接続され、且つこれらＰ型半導体層
   に対するＮ型半導体層は互いに接続され、 前記１ブロック内の各発光素子の他のＮ型半導体層は、
   同一のバイアス電圧に接続され、 隣接するブロック間は、隣接する発光素子の他のＰ型半
   導体層の相互接続により接続されている、 ことを特徴とする自己走査形発光素子アレイ。
8. 【請求項８】NPNP構造よりなる発光素子２個を１ブロッ
   クとして、多数個のブロックを一次元，二次元，もしく
   は三次元的に配列し、 前記１ブロック内の各発光素子のＮ型半導体層は、同一
   のクロックラインに接続され、且つこれらＮ型半導体層
   に対するＰ型半導体層は互いに接続され、 前記１ブロック内の各発光素子の他のＰ型半導体層は、
   同一のバイアス電圧に接続され、 隣接するブロック間は、隣接する発光素子の他のＮ型半
   導体層の相互接続により接続されている、 ことを特徴とする自己走査形発光素子アレイ。