JP4068172B2 - 面発光サイリスタおよび自己走査型発光装置 - Google Patents
面発光サイリスタおよび自己走査型発光装置 Download PDFInfo
- Publication number
- JP4068172B2 JP4068172B2 JP8983696A JP8983696A JP4068172B2 JP 4068172 B2 JP4068172 B2 JP 4068172B2 JP 8983696 A JP8983696 A JP 8983696A JP 8983696 A JP8983696 A JP 8983696A JP 4068172 B2 JP4068172 B2 JP 4068172B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- light emitting
- conductivity type
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、面発光サイリスタのような面発光素子の外部発光効率を高めるための構造、およびこのような面発光素子を用いた自己走査型発光装置に関するものである。
【０００２】
【従来の技術】
従来、面発光素子の代表的なものとして発光ダイオードおよびレーザダイオードが知られている。発光ダイオードは化合物半導体（ＧａＡｓ，ＧａＰ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形成し、これに順方向電圧を加えることにより接合内部にキャリアを注入し、その再結合の過程で生じる発光現象を利用するものである。
【０００３】
またレーザダイオードはこの発光ダイオードの内部に導波路を設けた構造となっている。あるしきい電流以上の電流を流すと注入される電子−正孔対が増加し反転分布状態となり、誘導放射による光子の増倍（利得）が発生し、へき開面などを利用した平行な反射鏡により発生した光が再び活性層に帰還されてレーザ発振が起こる。そして導波路の端面からレーザ光が出射されていくものである。
【０００４】
これら発光ダイオード，レーザダイオードと同じ発光メカニズムを有する発光素子として、発光機能を有する負性抵抗素子（発光サイリスタ，レーザサイリスタ等）も知られている。発光サイリスタは先に述べたような化合物半導体でＰＮＰＮ構造を作るものであり、シリコンではサイリスタとして実用化されている。これらについては、例えば青木昌治編著「発光ダイオード」工業調査会、１６７〜１６９頁に記載されている。この発光機能を有する負性抵抗素子（ここでは発光サイリスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰＮＰＮ構造を形成したもので、サイリスタと全く同じ構造である。電流−電圧特性もサイリスタと全く同じＳ字形負性抵抗の特性を示す。
【０００５】
また本出願人は、面発光サイリスタを用いた自己走査型発光装置について、既に多くの出願において開示している。例えば、特開平２−２６３６６８号公報「発光装置」、特開平２−２１２１７０号公報「発光素子アレイおよびその駆動方法」、特開平３−５５８８５号公報「発光・受光モジュール」、特開平３−２００３６４号公報「光信号の読み取り方法及びこれに使用するスイッチ素子アレイ」、特開平４−２３３６７号公報「発光装置」、特開平４−２９６５７９号公報「発光素子アレイの駆動方法」である。多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてＰＮＰＮ構造を持つ面発光サイリスタに注目し、発光点の自己走査が実現できることを既に上記のように特許出願し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００６】
【発明が解決しようとする課題】
図１（ａ），（ｂ）は、メサ型のＰＮＰＮ構造の従来の面発光サイリスタの断面図および平面図を示す。この面発光サイリスタはＮ形半導体基板１上に形成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１にオーミック接触するように形成されたアノード電極４０と、Ｎ形半導体層２２上にオーミック接触するように形成されたゲート電極４１とを備えている。図１（ａ）の構造上には、図示しないが全体に絶縁被膜（光を透過する絶縁材料よりなる）が設けられ、その上にＡｌ配線１４０が設けられている。絶縁被膜には、アノード電極４０とＡｌ配線１４０とを電気的に接続するためのコンタクトホールＣが開けられている。また、Ｎ形半導体基板１の裏面には、カソード電極（図示せず）が設けられている。なお、ゲート電極４１上の絶縁被膜にもコンタクトホールが設けられ、配線に接続されるが、図示を省略してある。
【０００７】
このようなＰＮＰＮ構造の面発光サイリスタにおいては、アノード電極４０からの注入電流は、図１（ａ）に矢印で示すように、電極４０の真下に向かって主に流れるが（Ｉ1 で示す）、一部はゲート電極４１の方へ回り込んで流れる（Ｉ2 で示す）。注入電流Ｉ1 およびＩ2 ともに発光に寄与するが、電流Ｉ2 による発光は、ゲート電極４１側に片寄るため、利用できない。したがって、結果としてアノード電極周辺部から取り出せる発光光量が低下するという問題がある。
【０００８】
この発明の目的は、上述のような問題を解決し、発光光量を増大させた、すなわち外部発光効率の良い面発光サイリスタを提供することにある。
【０００９】
この発明の他の目的は、発光光量を増大させた面発光サイリスタを用いた自己走査型発光装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、第１導電形の基板上に、必要ならば第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、前記第１，第２，第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、くびれ部を有することを特徴とする面発光サイリスタ。
【００１１】
また本発明は、第１導電形の基板上に、必要ならば第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、前記第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、掘込み部を有することを特徴とする。
【００１２】
さらに本発明は、発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個直線状に配列し、隣接する発光素子の前記制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子に電源ラインを負荷抵抗を介して前記制御電極に接続し、かつ各発光素子にクロックラインを接続して形成した自己走査型発光装置において、前記発光素子を、上記の面発光サイリスタとし、この面発光サイリスタの第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの第２の電極は、前記制御電極であることを特徴とする。
【００１３】
また本発明は、スイッチング動作のためのしきい電圧またはしきい電流の第１の制御電極を有するスイッチ素子を複数個直線状に配列し、隣接するスイッチ素子の第１の制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の前記第１の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックラインを接続して形成した自己走査スイッチ素子アレイと、発光動作のためのしきい電圧またはしきい電流の第２の制御電極を有する発光素子を複数個直線状に配列した発光素子アレイとからなり、前記発光素子アレイの前記第２の制御電極を対応する前記スイッチ素子の前記第１の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、前記スイッチ素子および発光素子のそれぞれを、上記の面発光サイリスタとし、前記スイッチ素子としての面発光サイリスタの前記第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの前記第２の電極は、前記第１の制御電極であり、前記発光素子としての面発光サイリスタの第１の電極は、前記電流印加ラインに接続され、前記面発光サイリスタの第２の電極は、前記第２の制御電極であることを特徴とする。
【００１４】
【発明の実施の形態】
【００１５】
【実施例１】
図２（ａ），（ｂ）は、本発明の一実施例である面発光サイリスタの側面図および平面図である。この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順に積層されている。Ｐ形半導体層２１上にＡｕＺｎよりなるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅＮｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソード電極（図示せず）が設けられている。
【００１６】
本実施例の面発光サイリスタによれば、アノード電極領域とゲート電極領域との間で、半導体層２２，２３，２４の両サイドに切込み４２を設け、半導体層２２，２３，２４にくびれ部４３が形成されている。切込み４２の形成はエッチングによって容易に行うことができる。
【００１７】
このようなくびれ部４３の幅ｌは、半導体層２２，２３，２４の幅Ｌに比べて小さいので、くびれ部４３の抵抗値が大きくなる。その結果、アノード電極４０からの注入電流は、図２（ａ）に矢印で示すように、ゲート電極側には流れず、流入電流はアノード電極下部での発光に寄与する。したがって、従来の構造に比べて、発光光量が増大する。
【００１８】
Ｌ＝２６μm 、ｌ＝１０μm とした場合は、発光光量は約１０％増大した。
【００１９】
【実施例２】
図３（ａ），（ｂ）は、本発明の一実施例である面発光サイリスタの側面図および平面図である。この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順に積層されている。Ｐ形半導体層２１上にＡｕＺｎよりなるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅＮｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソード電極（図示せず）が設けられている。
【００２０】
本実施例の面発光サイリスタによれば、アノード電極領域とゲート電極領域との間で、半導体層２２に掘込み部４４を設ける。この掘込み部の深さは、掘込み部が、Ｎ形半導体層２２とＰ形半導体層２３との間に形成される空乏層に達することなく、空乏層との間に或る距離を保つようにする。これは、掘込み部が空乏層に達してしまうと、Ｎ形層２２において、アノード電極４０とゲート電極４１との抵抗値が大きくなり、サイリスタとしての電気的特性が著しく悪化するからである。
【００２１】
このような掘込み部４４を設けることによって、半導体層２２のアノード電極領域とゲート電極領域との間の抵抗値が大きくなる。その結果、アノード電極４０からの注入電流は、図３（ａ）に矢印で示すように、ゲート電極側には流れず、注入電流はアノード電極下部での発光に寄与する。したがって、従来の構造に比べて、発光光量が増大する。
【００２２】
半導体層２２の厚さＴが１μｍのとき、掘込み部４４の深さｔを０．５μｍとした場合に、発光光量は従来の構造に比べて約１０％増大した。
【００２３】
以上の第１および第２の実施例は、ともにＮ形半導体基板上に、ＮＰＮＰの順序で半導体層を積層したが、Ｐ形半導体基板上に、ＰＮＰＮの順序で半導体層を積層した構造にも、本発明を適用できることはもちろんである。この場合には、最上層のＮ形半導体層上に設けられる電極はカソード電極、Ｐ形半導体基板の裏面に設けられる電極は、アノード電極となる。
【００２４】
また、以上の実施例では、半導体基板の直上に、半導体基板と同一導電形の半導体層を積層しているが、これは以下の理由による。すなわち、一般に、半導体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成すると、その形成した半導体層の結晶性の悪さから、デバイスとしての特性が劣化する傾向がある。つまり、基板表面に結晶層をエピタキシャル成長する場合、基板表面近傍層の結晶性が、結晶層がある一定以上に成長した後の結晶性と比べて、悪くなっているためである。このため、半導体基板と同一の半導体層を一旦形成してから、ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題は解決できるからである。したがって、この半導体層を介することが好ましい。
【００２５】
【実施例３】
本実施例は、本発明の面発光サイリスタを用いた自己走査型発光装置の１つの例である。
【００２６】
まず、本実施例の自己走査型発光装置の原理を説明するための等価回路図を図４に示す。発光素子として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲート電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作用を作るために結合用抵抗ＲI を介して電気的に接続されている。また、各単体発光サイリスタのアノード電極に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）が、それぞれ３素子おきに（繰り返されるように）接続される。
【００２７】
動作を説明すると、まず転送クロックφ3 がハイレベルとなり、面発光サイリスタＴ（０）がオンしているとする。このとき３端子サイリスタの特性から、ゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗ＲL 、結合用抵抗ＲI のネットワークから各面発光サイリスタのゲート電圧が決まる。そして、面発光サイリスタＴ（０）に近い素子のゲート電圧が最も低下し、以降順にＴ（０）から離れるにしたがいゲート電圧は上昇していく。これは次のように表せる。
【００２８】
ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１）
これらの電圧の差は、負荷抵抗ＲL ，結合用抵抗ＲI の値を適当に選択することにより設定することができる。
【００２９】
３端子サイリスタのアノード側のターンオン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖdif だけ高い電圧となることが知られている。
【００３０】
ＶON≒ＶG ＋Ｖdif （２）
したがって、アノードにかける電圧をこのターンオン電圧ＶONより高く設定すれば、その発光サイリスタはオンすることになる。
【００３１】
さてこの面発光サイリスタＴ（０）がオンしている状態で、次の転送クロックパルスφ1 にハイレベル電圧ＶH を印加する。このクロックパルスφ1 は面発光サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、ハイレベル電圧ＶH の値を次の範囲に設定すると、面発光サイリスタＴ（＋１）のみをオンさせることができる。
【００３２】
ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３）
これで面発光サイリスタＴ（０），Ｔ（＋１）が同時にオンしていることになる。そしてクロックパルスφ3 のハイレベル電圧を切ると、面発光サイリスタＴ（０）がオフとなりオン状態の転送ができたことになる。
【００３３】
このように、本実施例では抵抗ネットワークで各面発光サイリスタのゲート電極間を結ぶことにより、面発光サイリスタに転送機能をもたせることが可能となる。
【００３４】
上に述べたような原理から、転送クロックφ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少しずつ重なるように設定すれば、発光サイリスタのオン状態は順次転送されていく。すなわち、発光点が順次転送され、自己走査型発光装置を実現することができる。
【００３５】
【実施例４】
本実施例は、本発明者らが特開平２−１４５８４号公報にて開示した自己走査型発光装置であって、本発明の面発光サイリスタを適用できる例の１つである。
【００３６】
本実施例では、電気的接続の方法としてダイオードを用いた例について述べる。本実施例の自己走査型発光装置の原理を説明するための等価回路図を図５に示す。これは発光しきい電圧，電流が外部から制御できる発光サイリスタとして、本発明による３端子の面発光サイリスタを用いた場合を表している。面発光サイリスタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相互作用を行うダイオードを表す。またＶGKは電源電圧を表す。各単体面発光サイリスタのアノード電極に、２本の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子おきに接続される。
【００３７】
動作を説明する。まず転送クロックφ2 がハイレベルとなり、面発光サイリスタＴ（０）がオンしているとする。このとき３端子サイリスタの特性からゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電源電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオードＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲート電圧が決まる。そして発光サイリスタＴ（０）に近い素子のゲート電圧が最も低下し、以降順にＴ（０）から離れるにしたがいゲート電圧は上昇していく。
【００３８】
しかしながら、ダイオード特性の一方向性，非対称性から、電圧を下げる効果は、Ｔ（０）の右方向にしか働かない。すなわちゲート電極Ｇ1 はＧ0 に対し、ダイオードの順方向立ち上がり電圧Ｖdif （ＰＮ接合の拡散電位に等しい）だけ高い電圧に設定され、ゲート電極Ｇ2 はＧ1 に対し、さらにダイオードの順方向立ち上がり電圧Ｖdif だけ高い電圧に設定される。一方、Ｔ（０）の左側のゲート電極Ｇ-1はダイオードＤ-1が逆バイアスになっているため電流が流れず、したがって電源電圧ＶGKと同電位となる。
【００３９】
次の転送クロックパルスφ1 は、最近接の発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）およびＴ（−３）等に印加されるが、これらのなかで、最もターンオン電圧の最も低い素子はＴ（１）であり、Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖdif であるが、これはＶdif の約２倍である。次にターン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍である。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋Ｖdif となる。
【００４０】
以上から、転送クロックパルスのハイレベル電圧をＶdif の約２倍からＶdif の約４倍の間に設定しておけば、発光サイリスタＴ（１）のみをオンさせることができ、転送動作を行うことができる。
【００４１】
【実施例５】
本実施例は、本発明者らが特開平２−２６３６６８号公報にて開示した自己走査型発光装置であって、本発明の面発光サイリスタを適用できる例の１つである。
【００４２】
本実施例の発光装置の原理を説明するための等価回路図を図６に示す。
【００４３】
この自己走査型発光装置は、スイッチ素子Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイオード接続を用いた例を示している。スイッチ素子のゲート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノードには、書き込み信号Ｓinが加えられている。
【００４４】
以下に、この発光装置の動作を説明する。いま、スイッチ素子Ｔ（０）がオン状態にあるとすると、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルトと想定する）より低下し、ほぼ零ボルトとなる。したがって、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位（約１ボルト）以上であれば、発光素子Ｌ（０）を発光状態とすることができる。
【００４５】
これに対し、ゲート電極Ｇ-1は約５ボルトであり、ゲート電極Ｇ1 は約１ボルトとなる。したがって、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。これから、発光素子Ｌ（０）のみに書き込める書き込み信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光素子Ｌ（０）がオン、すなわち発光状態に入ると、書き込み信号Ｓinラインの電圧は約１ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【００４６】
発光強度は書き込み信号Ｓinに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、書き込み信号Ｓinラインの電圧を一度零ボルトまでおとし、発光している素子をいったんオフにしておく必要がある。
【００４７】
この自己走査型発光装置において、スイッチ素子に図１で示した従来の面発光サイリスタを、発光素子に本発明の面発光サイリスタを用いることができる。また、スイッチ素子および発光素子の両方に本発明の面発光サイリスタを用いてもよい。なお、スイッチ素子からの発光は不要であるので遮光層を設けて、外部に光が出ないようにする必要がある。
【００４８】
【実施例６】
本実施例は、複数の発光素子を同時に発光できるようにした自己走査型発光装置である。この発光装置の等価回路図を、図７に示す。
【００４９】
図６の回路と異なるのは、発光素子を３つずつのブロックとし、１ブロック内の発光素子は１つのスイッチ素子によって制御し、かつ１ブロック内の発光素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin２，Ｓin３を接続して、発光素子の発光を制御した点である。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3 （０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3 （−１）等が、ブロック化された発光素子を示している。
【００５０】
動作は図６の回路と同じで、１素子ずつＳinによって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【００５１】
いま、ＬＥＤプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリントを１６ドット／ｍｍの解像度で印字するためには約３４００ビットの発光素子が必要になる。
【００５２】
実施例５にて説明してきた発光装置では、発光しているポイントは常に一つで、上記の場合ではこの発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用ＬＥＤアレイ（これは画像を書き込むポイントに位置するＬＥＤが、同時に発光するよう駆動ＩＣによって制御されている）に比べ、画像書き込み時に３４００倍の輝度が必要となり、発光効率が同じならば３４００倍の電流を流す必要がある。ただし発光時間は、逆に通常のＬＥＤアレイに比べ１／３４００となる。
【００５３】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが１／３４００とはいえ従来のＬＥＤプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【００５４】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では１ブロックに３素子が入っているため、実施例８の発光装置に比べて１素子の発光時間は３倍となる。したがって、オン状態の発光素子に流す電流は１／３でよく、実施例８に比べ長寿命化することが可能である。
【００５５】
本実施例では、１ブロックに３素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【００５６】
この自己走査型発光装置においても、スイッチ素子および／または発光素子に、本発明の面発光サイリスタを用いることができる。
【００５７】
【実施例７】
本発明の自己走査型発光装置の応用例として光プリンタへの応用について述べる。従来、ＬＥＤアレイの各画素に駆動用ＩＣを接続したモジュールを使って光プリンタへ応用した例が知られている。光プリンタの原理図を図８に示す。まず円筒形の感光ドラム６１の表面にアモルファスＳｉ等の光導伝性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。まず帯電器６７で感光体表面を一様に帯電させる。そして発光素子アレイ光プリントヘッド６８で印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。次に現像器で感光体上の帯電状態に従って、トナーを感光体上に付ける。そして転写器６２でカセット６１１中から送られてきた用紙６９上にトナーを転写する。そしてその用紙は定着器６３にて熱等を加えられ定着される。一方転写の終了したドラムは消去ランプ６５で帯電が全面に渡って中和され、清掃器６６で残ったトナーが除去される。
【００５８】
さて本発明による自己走査型発光装置を所定の実装基板上に直線状に一列に配列した発光素子アレイモジュールを光プリントヘッドに応用する。光プリントヘッドの構造を図９に示す。この光プリントヘッドは、発光素子アレイ６１２とロッドレンズアレイ６１３とで構成され、レンズの焦点が感光ドラム６１上に結ぶようになっている。この発光素子アレイモジュールからの光で感光ドラムに画像情報を書き込むことができる。
【００５９】
本実施例によれば、この発光素子アレイモジュールのコストを従来よりはるかに低減できるため、低価格のプリントヘッド、低価格の光プリンタを提供することができる。
【００６０】
【発明の効果】
本発明によれば、外部発光効率の良い面発光サイリスタを提供することが可能であり、このような面発光サイリスタを用いた自己走査型発光装置は、外部発光効率が良いうえに、駆動回路を必要としないので、光プリンタ用の低価格の光プリントヘッドを実現することができる。
【図面の簡単な説明】
【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリスタの断面図および平面図である。
【図２】本発明の面発光ダイオードの第１の実施例の側面図および平面図である。
【図３】本発明の面発光ダイオードの第２の実施例の側面図および平面図である。
【図４】自己走査型発光装置の等価回路図である。
【図５】他の自己走査型発光装置の等価回路図である。
【図６】他の自己走査型発光装置の等価回路図である。
【図７】他の自己走査型発光装置の等価回路図である。
【図８】光プリンタ装置を示す図である。
【図９】発光素子モジュールとロッドレンズアレイとの組合せを示す図である。
【符号の説明】
１ Ｎ形基板
２２，２４ Ｎ形半導体層
２１，２３ Ｐ形半導体層
４０ アノード電極
４１ ゲート電極
４２ くびれ部
４４ 掘込み部
１４０ Ａｌ配線
【発明の属する技術分野】
本発明は、面発光サイリスタのような面発光素子の外部発光効率を高めるための構造、およびこのような面発光素子を用いた自己走査型発光装置に関するものである。
【０００２】
【従来の技術】
従来、面発光素子の代表的なものとして発光ダイオードおよびレーザダイオードが知られている。発光ダイオードは化合物半導体（ＧａＡｓ，ＧａＰ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形成し、これに順方向電圧を加えることにより接合内部にキャリアを注入し、その再結合の過程で生じる発光現象を利用するものである。
【０００３】
またレーザダイオードはこの発光ダイオードの内部に導波路を設けた構造となっている。あるしきい電流以上の電流を流すと注入される電子−正孔対が増加し反転分布状態となり、誘導放射による光子の増倍（利得）が発生し、へき開面などを利用した平行な反射鏡により発生した光が再び活性層に帰還されてレーザ発振が起こる。そして導波路の端面からレーザ光が出射されていくものである。
【０００４】
これら発光ダイオード，レーザダイオードと同じ発光メカニズムを有する発光素子として、発光機能を有する負性抵抗素子（発光サイリスタ，レーザサイリスタ等）も知られている。発光サイリスタは先に述べたような化合物半導体でＰＮＰＮ構造を作るものであり、シリコンではサイリスタとして実用化されている。これらについては、例えば青木昌治編著「発光ダイオード」工業調査会、１６７〜１６９頁に記載されている。この発光機能を有する負性抵抗素子（ここでは発光サイリスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰＮＰＮ構造を形成したもので、サイリスタと全く同じ構造である。電流−電圧特性もサイリスタと全く同じＳ字形負性抵抗の特性を示す。
【０００５】
また本出願人は、面発光サイリスタを用いた自己走査型発光装置について、既に多くの出願において開示している。例えば、特開平２−２６３６６８号公報「発光装置」、特開平２−２１２１７０号公報「発光素子アレイおよびその駆動方法」、特開平３−５５８８５号公報「発光・受光モジュール」、特開平３−２００３６４号公報「光信号の読み取り方法及びこれに使用するスイッチ素子アレイ」、特開平４−２３３６７号公報「発光装置」、特開平４−２９６５７９号公報「発光素子アレイの駆動方法」である。多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてＰＮＰＮ構造を持つ面発光サイリスタに注目し、発光点の自己走査が実現できることを既に上記のように特許出願し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００６】
【発明が解決しようとする課題】
図１（ａ），（ｂ）は、メサ型のＰＮＰＮ構造の従来の面発光サイリスタの断面図および平面図を示す。この面発光サイリスタはＮ形半導体基板１上に形成されたＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１と、Ｐ形半導体層２１にオーミック接触するように形成されたアノード電極４０と、Ｎ形半導体層２２上にオーミック接触するように形成されたゲート電極４１とを備えている。図１（ａ）の構造上には、図示しないが全体に絶縁被膜（光を透過する絶縁材料よりなる）が設けられ、その上にＡｌ配線１４０が設けられている。絶縁被膜には、アノード電極４０とＡｌ配線１４０とを電気的に接続するためのコンタクトホールＣが開けられている。また、Ｎ形半導体基板１の裏面には、カソード電極（図示せず）が設けられている。なお、ゲート電極４１上の絶縁被膜にもコンタクトホールが設けられ、配線に接続されるが、図示を省略してある。
【０００７】
このようなＰＮＰＮ構造の面発光サイリスタにおいては、アノード電極４０からの注入電流は、図１（ａ）に矢印で示すように、電極４０の真下に向かって主に流れるが（Ｉ1 で示す）、一部はゲート電極４１の方へ回り込んで流れる（Ｉ2 で示す）。注入電流Ｉ1 およびＩ2 ともに発光に寄与するが、電流Ｉ2 による発光は、ゲート電極４１側に片寄るため、利用できない。したがって、結果としてアノード電極周辺部から取り出せる発光光量が低下するという問題がある。
【０００８】
この発明の目的は、上述のような問題を解決し、発光光量を増大させた、すなわち外部発光効率の良い面発光サイリスタを提供することにある。
【０００９】
この発明の他の目的は、発光光量を増大させた面発光サイリスタを用いた自己走査型発光装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、第１導電形の基板上に、必要ならば第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、前記第１，第２，第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、くびれ部を有することを特徴とする面発光サイリスタ。
【００１１】
また本発明は、第１導電形の基板上に、必要ならば第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、前記第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、掘込み部を有することを特徴とする。
【００１２】
さらに本発明は、発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個直線状に配列し、隣接する発光素子の前記制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子に電源ラインを負荷抵抗を介して前記制御電極に接続し、かつ各発光素子にクロックラインを接続して形成した自己走査型発光装置において、前記発光素子を、上記の面発光サイリスタとし、この面発光サイリスタの第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの第２の電極は、前記制御電極であることを特徴とする。
【００１３】
また本発明は、スイッチング動作のためのしきい電圧またはしきい電流の第１の制御電極を有するスイッチ素子を複数個直線状に配列し、隣接するスイッチ素子の第１の制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の前記第１の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックラインを接続して形成した自己走査スイッチ素子アレイと、発光動作のためのしきい電圧またはしきい電流の第２の制御電極を有する発光素子を複数個直線状に配列した発光素子アレイとからなり、前記発光素子アレイの前記第２の制御電極を対応する前記スイッチ素子の前記第１の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、前記スイッチ素子および発光素子のそれぞれを、上記の面発光サイリスタとし、前記スイッチ素子としての面発光サイリスタの前記第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの前記第２の電極は、前記第１の制御電極であり、前記発光素子としての面発光サイリスタの第１の電極は、前記電流印加ラインに接続され、前記面発光サイリスタの第２の電極は、前記第２の制御電極であることを特徴とする。
【００１４】
【発明の実施の形態】
【００１５】
【実施例１】
図２（ａ），（ｂ）は、本発明の一実施例である面発光サイリスタの側面図および平面図である。この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順に積層されている。Ｐ形半導体層２１上にＡｕＺｎよりなるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅＮｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソード電極（図示せず）が設けられている。
【００１６】
本実施例の面発光サイリスタによれば、アノード電極領域とゲート電極領域との間で、半導体層２２，２３，２４の両サイドに切込み４２を設け、半導体層２２，２３，２４にくびれ部４３が形成されている。切込み４２の形成はエッチングによって容易に行うことができる。
【００１７】
このようなくびれ部４３の幅ｌは、半導体層２２，２３，２４の幅Ｌに比べて小さいので、くびれ部４３の抵抗値が大きくなる。その結果、アノード電極４０からの注入電流は、図２（ａ）に矢印で示すように、ゲート電極側には流れず、流入電流はアノード電極下部での発光に寄与する。したがって、従来の構造に比べて、発光光量が増大する。
【００１８】
Ｌ＝２６μm 、ｌ＝１０μm とした場合は、発光光量は約１０％増大した。
【００１９】
【実施例２】
図３（ａ），（ｂ）は、本発明の一実施例である面発光サイリスタの側面図および平面図である。この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順に積層されている。Ｐ形半導体層２１上にＡｕＺｎよりなるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅＮｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソード電極（図示せず）が設けられている。
【００２０】
本実施例の面発光サイリスタによれば、アノード電極領域とゲート電極領域との間で、半導体層２２に掘込み部４４を設ける。この掘込み部の深さは、掘込み部が、Ｎ形半導体層２２とＰ形半導体層２３との間に形成される空乏層に達することなく、空乏層との間に或る距離を保つようにする。これは、掘込み部が空乏層に達してしまうと、Ｎ形層２２において、アノード電極４０とゲート電極４１との抵抗値が大きくなり、サイリスタとしての電気的特性が著しく悪化するからである。
【００２１】
このような掘込み部４４を設けることによって、半導体層２２のアノード電極領域とゲート電極領域との間の抵抗値が大きくなる。その結果、アノード電極４０からの注入電流は、図３（ａ）に矢印で示すように、ゲート電極側には流れず、注入電流はアノード電極下部での発光に寄与する。したがって、従来の構造に比べて、発光光量が増大する。
【００２２】
半導体層２２の厚さＴが１μｍのとき、掘込み部４４の深さｔを０．５μｍとした場合に、発光光量は従来の構造に比べて約１０％増大した。
【００２３】
以上の第１および第２の実施例は、ともにＮ形半導体基板上に、ＮＰＮＰの順序で半導体層を積層したが、Ｐ形半導体基板上に、ＰＮＰＮの順序で半導体層を積層した構造にも、本発明を適用できることはもちろんである。この場合には、最上層のＮ形半導体層上に設けられる電極はカソード電極、Ｐ形半導体基板の裏面に設けられる電極は、アノード電極となる。
【００２４】
また、以上の実施例では、半導体基板の直上に、半導体基板と同一導電形の半導体層を積層しているが、これは以下の理由による。すなわち、一般に、半導体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成すると、その形成した半導体層の結晶性の悪さから、デバイスとしての特性が劣化する傾向がある。つまり、基板表面に結晶層をエピタキシャル成長する場合、基板表面近傍層の結晶性が、結晶層がある一定以上に成長した後の結晶性と比べて、悪くなっているためである。このため、半導体基板と同一の半導体層を一旦形成してから、ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題は解決できるからである。したがって、この半導体層を介することが好ましい。
【００２５】
【実施例３】
本実施例は、本発明の面発光サイリスタを用いた自己走査型発光装置の１つの例である。
【００２６】
まず、本実施例の自己走査型発光装置の原理を説明するための等価回路図を図４に示す。発光素子として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲート電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作用を作るために結合用抵抗ＲI を介して電気的に接続されている。また、各単体発光サイリスタのアノード電極に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）が、それぞれ３素子おきに（繰り返されるように）接続される。
【００２７】
動作を説明すると、まず転送クロックφ3 がハイレベルとなり、面発光サイリスタＴ（０）がオンしているとする。このとき３端子サイリスタの特性から、ゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗ＲL 、結合用抵抗ＲI のネットワークから各面発光サイリスタのゲート電圧が決まる。そして、面発光サイリスタＴ（０）に近い素子のゲート電圧が最も低下し、以降順にＴ（０）から離れるにしたがいゲート電圧は上昇していく。これは次のように表せる。
【００２８】
ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１）
これらの電圧の差は、負荷抵抗ＲL ，結合用抵抗ＲI の値を適当に選択することにより設定することができる。
【００２９】
３端子サイリスタのアノード側のターンオン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖdif だけ高い電圧となることが知られている。
【００３０】
ＶON≒ＶG ＋Ｖdif （２）
したがって、アノードにかける電圧をこのターンオン電圧ＶONより高く設定すれば、その発光サイリスタはオンすることになる。
【００３１】
さてこの面発光サイリスタＴ（０）がオンしている状態で、次の転送クロックパルスφ1 にハイレベル電圧ＶH を印加する。このクロックパルスφ1 は面発光サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、ハイレベル電圧ＶH の値を次の範囲に設定すると、面発光サイリスタＴ（＋１）のみをオンさせることができる。
【００３２】
ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３）
これで面発光サイリスタＴ（０），Ｔ（＋１）が同時にオンしていることになる。そしてクロックパルスφ3 のハイレベル電圧を切ると、面発光サイリスタＴ（０）がオフとなりオン状態の転送ができたことになる。
【００３３】
このように、本実施例では抵抗ネットワークで各面発光サイリスタのゲート電極間を結ぶことにより、面発光サイリスタに転送機能をもたせることが可能となる。
【００３４】
上に述べたような原理から、転送クロックφ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少しずつ重なるように設定すれば、発光サイリスタのオン状態は順次転送されていく。すなわち、発光点が順次転送され、自己走査型発光装置を実現することができる。
【００３５】
【実施例４】
本実施例は、本発明者らが特開平２−１４５８４号公報にて開示した自己走査型発光装置であって、本発明の面発光サイリスタを適用できる例の１つである。
【００３６】
本実施例では、電気的接続の方法としてダイオードを用いた例について述べる。本実施例の自己走査型発光装置の原理を説明するための等価回路図を図５に示す。これは発光しきい電圧，電流が外部から制御できる発光サイリスタとして、本発明による３端子の面発光サイリスタを用いた場合を表している。面発光サイリスタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相互作用を行うダイオードを表す。またＶGKは電源電圧を表す。各単体面発光サイリスタのアノード電極に、２本の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子おきに接続される。
【００３７】
動作を説明する。まず転送クロックφ2 がハイレベルとなり、面発光サイリスタＴ（０）がオンしているとする。このとき３端子サイリスタの特性からゲート電極Ｇ0 は零ボルト近くまで引き下げられる。電源電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオードＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲート電圧が決まる。そして発光サイリスタＴ（０）に近い素子のゲート電圧が最も低下し、以降順にＴ（０）から離れるにしたがいゲート電圧は上昇していく。
【００３８】
しかしながら、ダイオード特性の一方向性，非対称性から、電圧を下げる効果は、Ｔ（０）の右方向にしか働かない。すなわちゲート電極Ｇ1 はＧ0 に対し、ダイオードの順方向立ち上がり電圧Ｖdif （ＰＮ接合の拡散電位に等しい）だけ高い電圧に設定され、ゲート電極Ｇ2 はＧ1 に対し、さらにダイオードの順方向立ち上がり電圧Ｖdif だけ高い電圧に設定される。一方、Ｔ（０）の左側のゲート電極Ｇ-1はダイオードＤ-1が逆バイアスになっているため電流が流れず、したがって電源電圧ＶGKと同電位となる。
【００３９】
次の転送クロックパルスφ1 は、最近接の発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）およびＴ（−３）等に印加されるが、これらのなかで、最もターンオン電圧の最も低い素子はＴ（１）であり、Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖdif であるが、これはＶdif の約２倍である。次にターン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍である。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋Ｖdif となる。
【００４０】
以上から、転送クロックパルスのハイレベル電圧をＶdif の約２倍からＶdif の約４倍の間に設定しておけば、発光サイリスタＴ（１）のみをオンさせることができ、転送動作を行うことができる。
【００４１】
【実施例５】
本実施例は、本発明者らが特開平２−２６３６６８号公報にて開示した自己走査型発光装置であって、本発明の面発光サイリスタを適用できる例の１つである。
【００４２】
本実施例の発光装置の原理を説明するための等価回路図を図６に示す。
【００４３】
この自己走査型発光装置は、スイッチ素子Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイオード接続を用いた例を示している。スイッチ素子のゲート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノードには、書き込み信号Ｓinが加えられている。
【００４４】
以下に、この発光装置の動作を説明する。いま、スイッチ素子Ｔ（０）がオン状態にあるとすると、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルトと想定する）より低下し、ほぼ零ボルトとなる。したがって、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位（約１ボルト）以上であれば、発光素子Ｌ（０）を発光状態とすることができる。
【００４５】
これに対し、ゲート電極Ｇ-1は約５ボルトであり、ゲート電極Ｇ1 は約１ボルトとなる。したがって、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。これから、発光素子Ｌ（０）のみに書き込める書き込み信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光素子Ｌ（０）がオン、すなわち発光状態に入ると、書き込み信号Ｓinラインの電圧は約１ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。
【００４６】
発光強度は書き込み信号Ｓinに流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、書き込み信号Ｓinラインの電圧を一度零ボルトまでおとし、発光している素子をいったんオフにしておく必要がある。
【００４７】
この自己走査型発光装置において、スイッチ素子に図１で示した従来の面発光サイリスタを、発光素子に本発明の面発光サイリスタを用いることができる。また、スイッチ素子および発光素子の両方に本発明の面発光サイリスタを用いてもよい。なお、スイッチ素子からの発光は不要であるので遮光層を設けて、外部に光が出ないようにする必要がある。
【００４８】
【実施例６】
本実施例は、複数の発光素子を同時に発光できるようにした自己走査型発光装置である。この発光装置の等価回路図を、図７に示す。
【００４９】
図６の回路と異なるのは、発光素子を３つずつのブロックとし、１ブロック内の発光素子は１つのスイッチ素子によって制御し、かつ１ブロック内の発光素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin２，Ｓin３を接続して、発光素子の発光を制御した点である。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3 （０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3 （−１）等が、ブロック化された発光素子を示している。
【００５０】
動作は図６の回路と同じで、１素子ずつＳinによって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【００５１】
いま、ＬＥＤプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリントを１６ドット／ｍｍの解像度で印字するためには約３４００ビットの発光素子が必要になる。
【００５２】
実施例５にて説明してきた発光装置では、発光しているポイントは常に一つで、上記の場合ではこの発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用ＬＥＤアレイ（これは画像を書き込むポイントに位置するＬＥＤが、同時に発光するよう駆動ＩＣによって制御されている）に比べ、画像書き込み時に３４００倍の輝度が必要となり、発光効率が同じならば３４００倍の電流を流す必要がある。ただし発光時間は、逆に通常のＬＥＤアレイに比べ１／３４００となる。
【００５３】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが１／３４００とはいえ従来のＬＥＤプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【００５４】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では１ブロックに３素子が入っているため、実施例８の発光装置に比べて１素子の発光時間は３倍となる。したがって、オン状態の発光素子に流す電流は１／３でよく、実施例８に比べ長寿命化することが可能である。
【００５５】
本実施例では、１ブロックに３素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【００５６】
この自己走査型発光装置においても、スイッチ素子および／または発光素子に、本発明の面発光サイリスタを用いることができる。
【００５７】
【実施例７】
本発明の自己走査型発光装置の応用例として光プリンタへの応用について述べる。従来、ＬＥＤアレイの各画素に駆動用ＩＣを接続したモジュールを使って光プリンタへ応用した例が知られている。光プリンタの原理図を図８に示す。まず円筒形の感光ドラム６１の表面にアモルファスＳｉ等の光導伝性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。まず帯電器６７で感光体表面を一様に帯電させる。そして発光素子アレイ光プリントヘッド６８で印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。次に現像器で感光体上の帯電状態に従って、トナーを感光体上に付ける。そして転写器６２でカセット６１１中から送られてきた用紙６９上にトナーを転写する。そしてその用紙は定着器６３にて熱等を加えられ定着される。一方転写の終了したドラムは消去ランプ６５で帯電が全面に渡って中和され、清掃器６６で残ったトナーが除去される。
【００５８】
さて本発明による自己走査型発光装置を所定の実装基板上に直線状に一列に配列した発光素子アレイモジュールを光プリントヘッドに応用する。光プリントヘッドの構造を図９に示す。この光プリントヘッドは、発光素子アレイ６１２とロッドレンズアレイ６１３とで構成され、レンズの焦点が感光ドラム６１上に結ぶようになっている。この発光素子アレイモジュールからの光で感光ドラムに画像情報を書き込むことができる。
【００５９】
本実施例によれば、この発光素子アレイモジュールのコストを従来よりはるかに低減できるため、低価格のプリントヘッド、低価格の光プリンタを提供することができる。
【００６０】
【発明の効果】
本発明によれば、外部発光効率の良い面発光サイリスタを提供することが可能であり、このような面発光サイリスタを用いた自己走査型発光装置は、外部発光効率が良いうえに、駆動回路を必要としないので、光プリンタ用の低価格の光プリントヘッドを実現することができる。
【図面の簡単な説明】
【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリスタの断面図および平面図である。
【図２】本発明の面発光ダイオードの第１の実施例の側面図および平面図である。
【図３】本発明の面発光ダイオードの第２の実施例の側面図および平面図である。
【図４】自己走査型発光装置の等価回路図である。
【図５】他の自己走査型発光装置の等価回路図である。
【図６】他の自己走査型発光装置の等価回路図である。
【図７】他の自己走査型発光装置の等価回路図である。
【図８】光プリンタ装置を示す図である。
【図９】発光素子モジュールとロッドレンズアレイとの組合せを示す図である。
【符号の説明】
１ Ｎ形基板
２２，２４ Ｎ形半導体層
２１，２３ Ｐ形半導体層
４０ アノード電極
４１ ゲート電極
４２ くびれ部
４４ 掘込み部
１４０ Ａｌ配線
Claims (8)
- 第１導電形の基板上に、第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、
前記第１，第２，第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、くびれ部を有することを特徴とする面発光サイリスタ。 - 第１導電形の基板上に、第１導電形の第１の半導体層と、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、
前記第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、掘込み部を有することを特徴とする面発光サイリスタ。 - 第１導電形の基板上に、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、
前記第２，第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、くびれ部を有することを特徴とする面発光サイリスタ。 - 第１導電形の基板上に、第２導電形の第２の半導体層と、第１導電形の第３の半導体層と、第２導電形の第４の半導体層とがこの順に積層され、第４の半導体層上に設けられた第１の電極と、第３の半導体層上に設けられた第２の電極とを備える面発光サイリスタにおいて、
前記第３の半導体層は、前記第１の電極の領域と前記第２の電極の領域との間に、掘込み部を有することを特徴とする面発光サイリスタ。 - 発光動作のためのしきい電圧またはしきい電流の制御電極を有する発光素子を複数個直線状に配列し、隣接する発光素子の前記制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各発光素子の前記制御電極に電源ラインを負荷抵抗を介して接続し、かつ各発光素子にクロックラインを接続して形成した自己走査型発光装置において、
前記発光素子を、請求項１〜４のいずれかに記載の面発光サイリスタとし、この面発光サイリスタの第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの第２の電極は、前記制御電極であることを特徴とする自己走査型発光装置。 - スイッチング動作のためのしきい電圧またはしきい電流の第１の制御電極を有するスイッチ素子を複数個直線状に配列し、隣接するスイッチ素子の第１の制御電極間を、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子の前記第１の制御電極に電源ラインを負荷抵抗を介して接続し、かつ各スイッチ素子にクロックラインを接続して形成した自己走査スイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の第２の制御電極を有する発光素子を複数個直線状に配列した発光素子アレイとからなり、
前記発光素子アレイの前記第２の制御電極を対応する前記スイッチ素子の前記第１の制御電極と電気的手段にて接続し、各発光素子に発光のための電流を印加するラインを設けた自己走査型発光装置において、
前記スイッチ素子および発光素子のそれぞれを、請求項１〜４のいずれかに記載の面発光サイリスタとし、
前記スイッチ素子としての面発光サイリスタの前記第１の電極は、前記クロックラインに接続され、前記面発光サイリスタの前記第２の電極は、前記第１の制御電極であり、
前記発光素子としての面発光サイリスタの第１の電極は、前記電流印加ラインに接続され、前記面発光サイリスタの第２の電極は、前記第２の制御電極であることを特徴とする自己走査型発光装置。 - 請求項５または６に記載の自己走査型発光装置を有する光プリントヘッド。
- 請求項７に記載の光プリントヘッドを有する光プリンタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983696A JP4068172B2 (ja) | 1996-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
| EP02003397A EP1237203A2 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| PCT/JP1996/002744 WO1997012405A1 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| EP96931293A EP0852817A1 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| US09/043,106 US6180960B1 (en) | 1995-04-12 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| TW086100266A TW357122B (en) | 1996-04-12 | 1997-01-13 | Face glowing element and the self-scanning glowing device |
| US09/710,246 US6614055B1 (en) | 1995-09-25 | 2000-11-10 | Surface light-emitting element and self-scanning type light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983696A JP4068172B2 (ja) | 1996-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283792A JPH09283792A (ja) | 1997-10-31 |
| JP4068172B2 true JP4068172B2 (ja) | 2008-03-26 |
Family
ID=13981857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8983696A Expired - Fee Related JP4068172B2 (ja) | 1995-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4068172B2 (ja) |
| TW (1) | TW357122B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717182B1 (en) | 1996-09-24 | 2004-04-06 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| EP1115162A4 (en) * | 1999-06-08 | 2003-06-11 | Nippon Sheet Glass Co Ltd | EDGE LIGHT EMITTERING ARRANGEMENT WITH IMPROVED EXTERNAL LUMINOUS EFFICIENCY AND USE THEREOF IN A SELF-SCANNING LUMINOUS DIODE ARRANGEMENT |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| JP4345173B2 (ja) * | 2000-01-31 | 2009-10-14 | 富士ゼロックス株式会社 | 発光サイリスタアレイの駆動回路 |
| JP4292668B2 (ja) * | 2000-01-31 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタアレイ |
| JP4538896B2 (ja) * | 2000-05-24 | 2010-09-08 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ |
| CN101865375B (zh) * | 2005-06-28 | 2013-03-13 | 首尔Opto仪器股份有限公司 | 发光装置 |
| JP2009286048A (ja) * | 2008-05-30 | 2009-12-10 | Fuji Xerox Co Ltd | 光源ヘッド、及び画像形成装置 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
| JP5472388B2 (ja) * | 2012-07-13 | 2014-04-16 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光書込みヘッド、光プリンタ、ファクシミリ及び複写機 |
| JP5257547B2 (ja) * | 2012-11-21 | 2013-08-07 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| JP5299554B2 (ja) * | 2012-11-21 | 2013-09-25 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
-
1996
- 1996-04-12 JP JP8983696A patent/JP4068172B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-13 TW TW086100266A patent/TW357122B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283792A (ja) | 1997-10-31 |
| TW357122B (en) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| CN108428707B (zh) | 发光部件、发光装置和图像形成装置 | |
| JP5853496B2 (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JP5140932B2 (ja) | 自己走査型発光サイリスタアレイ | |
| US8759859B2 (en) | Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4443304B2 (ja) | 発光装置および画像形成装置 | |
| JP2004128175A (ja) | 発光素子および自己走査型発光素子アレイチップ | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JP2013058789A (ja) | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| US20200292958A1 (en) | Semiconductor light-emitting device, exposure head, and image forming apparatus | |
| JPH11330541A (ja) | 端面発光素子 | |
| JP3562884B2 (ja) | 自己走査型発光装置、光プリンタ用光源および光プリンタ | |
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| JP2002111063A (ja) | 自己走査型発光素子アレイチップ | |
| JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
| JP4578195B2 (ja) | 発光装置および画像記録装置 | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |