JP4443304B2 - 発光装置および画像形成装置 - Google Patents

Description

本発明は、ｎ型半導体層とｐ型半導体層とを順次積層してなり、半導体層の内部での発光が外部に取り出されるとともに、その発光状態を外部から電気的にあるいは光を照射することによって制御可能な発光サイリスタに関するものであり、外部への発光の取り出し効率の向上および受光感度の向上を図ることができる発光サイリスタに関するものである。また本発明は、この発光サイリスタを具備した、光励起による転送スイッチ素子を集積した自己走査型の発光装置に関し、さらにこの発光装置を用いた画像記録装置に関するものである。

画像記録装置のうち電子写真プリンタの露光装置の一つである光プリンタヘッドとして用いられている発光装置として、ＰＮＰＮ構造を持つ負性抵抗素子である発光サイリスタを発光素子に使用し、これを発光素子列として配置して発光状態の転送が実現できる発光装置とするものが提案されており、これを光プリンタヘッドに用いることで、実装上簡便となること、発光素子アレイをコンパクトに作製できること等が示されている（例えば、特許文献１，２を参照。）。

図６に従来の発光サイリスタの基本構造を示す断面図を各層のキャリア密度の状態を表す線図とともに示す。図６において、21はＧａＡｓ等のｎ型半導体基板であり、このｎ型半導体基板21上にＧａＡｓまたはＡｌＧａＡｓ等からなる各種の半導体層22〜26が積層される。一般的には、22はｎ型ＡｌＧａＡｓ層、23はｐ型ＡｌＧａＡｓ層、24はｎ型ＡｌＧａＡｓ層、25はｐ型ＡｌＧａＡｓ層であり、26はアノード端子27とのオーミック接触の容易性を得るためのｐ型ＧａＡｓ層である。また、27はアノード端子、28はゲート端子、29はｎ型半導体基板21裏面のカソード端子である。

このような発光サイリスタの電流−電圧特性を図７に示す。図７は、発光サイリスタのアノード端子27−カソード端子29間の順方向電圧−電流特性を模式的に示す線図であり、横軸はアノード電圧を、縦軸はアノード電流を表わしており、実線および破線の特性曲線はアノード電圧とアノード電流との関係を示している。同図に実線の特性曲線で示すように、この発光サイリスタは、通常のサイリスタと同様のＳ字形負性抵抗を有している。そして、この電流−電圧特性は、同図に破線の特性曲線で示すように、ゲート端子28に印加する電圧もしくは電流によって、あるいは半導体層に光照射を行なうことによって、発光サイリスタの発光のしきい電圧もしくはしきい電流を変化させる（低下させる）ことができ、これによって発光サイリスタがスイッチとして機能することが知られている。この光照射による変化は、ｎ型ＡｌＧａＡｓ層22，ｐ型ＡｌＧａＡｓ層23，ｎ型ＡｌＧａＡｓ層24によるＮＰＮ層部が受光素子としてのホトトランジスタとして機能し、この部分で外部から照射された光を受光することによって、発光サイリスタの発光のしきい電圧もしくはしきい電流が変化する（低下する）ことによるものである。そして、発光サイリスタがオン状態のとき、その積層された半導体層22〜26の内部において、ｎ型ＡｌＧａＡｓ層24およびｐ型ＡｌＧａＡｓ層25のＰＮ接合部に順方向電流が流れることにより、発光する。この光が外部に放出され、この光を近接する他の発光サイリスタに入射させることによって、発光状態を順に転送させることができる自己走査機能を有するスイッチングアレイとして動作させることができる（例えば、特許文献１を参照。）。

図８に、従来の発光サイリスタを用いた、自己走査機能を有する従来の第１の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図を示す。発光サイリスタＴ０〜Ｔｎは略直線状に配列され、その発光が順次隣接する発光サイリスタに入射するように構成されている。発光サイリスタＴ０〜Ｔｎはそれぞれ光照射を受けることによってそのしきい電圧もしくはしきい電流が低下する特性を持つため、発光している発光サイリスタに隣接している発光サイリスタのしきい電圧が下がることとなる。また、各発光サイリスタのアノード端子に対して３本のクロックラインφ１，φ２，φ３がそれぞれ発光サイリスタ３個おきに繰返し接続されており、各クロックラインφ１，φ２，φ３にはそれぞれ電流源Ｉ_１，Ｉ_２，Ｉ_３が接続されており、その電流量を発光信号φＩが制御するように構成されている（例えば、特許文献２、特許文献３を参照。）。

図８に示す従来の第１の発光装置の動作について説明する。まず、スタートパルスラインφＳがローレベルからハイレベルに変化し、これによって、最初の発光サイリスタＴ０がオフ状態からオン状態へ変化して発光する。発光サイリスタＴ０からの発光は隣接する発光サイリスタＴ１に入射し、光励起によりその発光のしきい電圧を下げる。このとき、発光サイリスタＴ２以降は発光サイリスタＴ１よりも発光サイリスタＴ０から離れているため、それらへの入射光は弱く、発光のしきい電圧の低下は小さい。この状態で、次にクロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ１の発光のしきい電圧が発光サイリスタＴ０からの光照射により低下しているため、クロックラインφ１のハイレベルをそのしきい電圧に合わせたレベルとすることにより、発光サイリスタＴ１がオフ状態からオン状態へ変化して発光する。このとき、同じクロックラインφ１が接続されている発光サイリスタＴ４は、発光サイリスタＴ０から十分離れているためその発光のしきい電圧の低下はほとんどないので、発光サイリスタＴ１を発光させるレベルのクロックラインφ１のハイレベルでは発光せず、よって発光サイリスタＴ１のみがオン状態となって発光する。次に、スタートパルスφＳをローレベルとすることで、発光サイリスタＴ０はオン状態からオフ状態へ変化して発光が終了する。これによりオン状態がＴ０からＴ１へ転送される。

以下同様に、各クロックパルスφ１〜φ３の波形を図８に示す線図のように変化させることにより、次に発光サイリスタＴ１から発光サイリスタＴ２へ、その次に発光サイリスタＴ２から発光サイリスタＴ３へと時間とともにオン状態（発光状態）が転送される。

例えば、クロックラインφ３のみがハイレベルにあり、発光サイリスタＴ３がオン状態にあるとき、発光サイリスタＴ３からの発光は隣接する発光サイリスタＴ２，Ｔ４に最も強く入射してこれらの発光のしきい電圧を低下させる。このとき、発光サイリスタＴ１，Ｔ５はそれぞれ発光サイリスタＴ２，Ｔ４に比べて発光サイリスタＴ３から遠方にあるためこれらに発光サイリスタＴ３から入射する光は弱く、これらの発光のしきい電圧はあまり低下しない。この状態でクロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ４のしきい電圧Ｖ_ＴＨ（Ｔ４）は発光サイリスタＴ１のしきい電圧Ｖ_ＴＨ（Ｔ１）に比べてより低下しているため、クロックパルスφ１のハイレベル電圧Ｖ_ＨをＶ_ＴＨ（Ｔ４）＜Ｖ_Ｈ＜Ｖ_ＴＨ（Ｔ１）と設定することで発光サイリスタＴ４のみがオン状態となって発光し、発光サイリスタＴ１はオフ状態のままとなる。そして次にクロックラインφ３をハイレベルからローレベルにすることで発光サイリスタＴ３はオフ状態になり、オン状態（発光状態）は発光サイリスタＴ３から発光サイリスタＴ４へ転送される。

このようにクロックラインφ１，φ２，φ３のクロックパルスのハイレベルを互いに一部が重なるように設定することで、発光サイリスタＴ０〜Ｔｎのオン状態（発光状態）は順次転送されていく。

また、図８の線図に示すように、発光サイリスタＴ３のみを強く発光させる場合には、発光サイリスタＴ３が発光するタイミングに合わせて発光信号φＩをハイレベルにする。これにより、その時のオン状態の発光素子である発光サイリスタＴ３のみが印加される電流量が増加し、発光強度（Ｌ（Ｔ３））も大きくなる。

従来の第１の発光装置は、この発光サイリスタＴ３の発光を外部へ照射する光として利用するものである。

しかしながら、この従来の第１の発光装置では、図８に示す発光強度Ｌ（Ｔ０）〜Ｌ（Ｔ５）の線図からも分かるように、光プリンタヘッド等に適用する場合には、外部へ照射させる光を発光させる時以外でもスイッチング信号を転送するためのオン状態（発光状態）にある各発光サイリスタからある程度の発光（バイアス光）を生じる。これはオン状態を維持するための電流により各発光サイリスタから弱い発光が生じるためであるが、この従来の第１の発光装置を画像記録装置の光プリンタヘッド等に適用する場合は、このバイアス光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。

そこで、このような問題点を解消するため、スイッチング信号の転送のための素子を分離してそれらの素子を電気的に制御する構造のものが提案されている（例えば、特許文献４を参照。）。

図９にそのような自己走査機能を有する従来の第２の発光装置の基本構造の概略回路構成を等価回路図で示す。この従来の第２の発光装置における発光サイリスタアレイは、信号転送のためのスイッチ用のスイッチ用サイリスタ（Ｔ１〜Ｔｎ）が略直線状に配列された部分と、外部へ照射する光の発光用の発光用サイリスタ（Ｌ１〜Ｌｎ）が略直線状に配列された部分とを有している。スイッチ用サイリスタと発光用サイリスタとはそれぞれの対応したゲート端子同士が電気的に接続されており（例えば、ｎ番目のスイッチ用サイリスタＴｎとｎ番目の発光用サイリスタＬｎとのゲート端子同士が接続される。）、１番目のスイッチ用サイリスタＴ１のゲート端子はスタートパルスラインφＳに接続される。また、スイッチ用サイリスタＴ１〜Ｔｎの各々のゲート端子は負荷抵抗Ｒ_Ｌを介して制御用電源Ｖ_ＧＫに接続され、アノード端子には２本のクロックラインφ１，φ２がそれぞれ１つおきに接続される。

また、２番目のスイッチ用サイリスタＴ２のゲート端子には１番目のスイッチ用サイリスタＴ１のゲート端子が転送方向指定ダイオードＤを介して電気的に接続され、以後、同様の接続の繰り返しで各ゲート端子が電気的に接続されている。

このような従来の第２の発光装置における、従来の電気制御によるスイッチ素子を用いた発光状態の転送および発光について説明する。

発光状態の転送はスタートパルスラインφＳがハイレベルからローレベルに変化することにより始まる。これにより、電気的に１番目のスイッチ用サイリスタＴ１の発光のしきい電圧が低下する。このときクロックラインφ２をローレベルからハイレベルにすることで、１番目のスイッチ用サイリスタＴ１がオン状態になり発光する。２番目のスイッチ用サイリスタＴ２以降は、転送方向指定ダイオードＤにより、１番目のスイッチ用サイリスタＴ１から離れるほど転送方向指定ダイオードＤの順方向電圧降下分に応じてスイッチ用サイリスタＴ２，Ｔ３・・のゲート端子にかかる電圧が上昇する。そのため、同じクロックラインφ２が接続されている３番目のスイッチ用サイリスタＴ３では発光のしきい電圧が転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけ上昇することとなるので、クロックパルスφ２のハイレベルがこの３番目のスイッチ用サイリスタＴ３の発光のしきい電圧以下となるようなスタートパルスを用いることで、１番目のスイッチ用サイリスタＴ１のみがオン状態になり発光することとなる。

この状態で発光用サイリスタＬ１〜Ｌｎ用の電源ラインφＩをローレベルからハイレベルにすると、１番目の発光用サイリスタＬ１においては発光のオン条件がゲート端子同士が電気的に接続されている１番目のスイッチ用サイリスタＴ１のオン条件と同じになるため、１番目の発光用サイリスタＬ１がオン状態になって発光し、１番目の発光部が発光して点灯することになる。次に、電源ラインφＩをローレベルに戻すことにより、１番目の発光用サイリスタＬ１はオフ状態になり発光が終了する。

次に、１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２への発光状態の転送（オン条件の転送）について説明する。１番目の発光用サイリスタＬ１がオフ状態になってもクロックラインφ２がハイレベルのままなので、１番目のスイッチ用サイリスタＴ１はオン状態（発光状態）を保持する。このとき、２番目のスイッチ用サイリスタＴ２では１番目のスイッチ用サイリスタＴ１に比べて転送方向指定ダイオードＤ１つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなり、同じクロックラインφ１が接続されている４番目のスイッチ用サイリスタＴ４はそれよりさらに転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなる。この状態でクロックラインφ１をローレベルからハイレベルにしたとき、２番目のスイッチ用サイリスタＴ２の発光のしきい電圧と２番目のスイッチ用サイリスタＴ４の発光のしきい電圧との間の電圧となるようにクロックパルスφ１のハイレベルを選べば、２番目のスイッチ用サイリスタＴ２のみがオン状態になり発光する。

こうして２番目のスイッチ用サイリスタＴ２がオン状態（発光状態）となった後、クロックラインφ２をハイレベルからローレベルにすることにより、１番目のスイッチ用サイリスタＴ１は１番目の発光用サイリスタＬ１がオフ状態となったのと同様にオフ状態になり発光か終了する。このとき、スタートパルスラインφＳがローレベルからハイレベルに変化しているため、転送方向指定ダイオードＤにより１番目のスイッチ用サイリスタＴ１のゲート端子にかかる電圧はほぼ制御用電源Ｖ_ＧＫの電圧に等しくなり、発光のしきい電圧が最も低いスイッチ用サイリスタは２番目のスイッチ用サイリスタＴ２となる。こうして、スイッチ用サイリスタのオン状態（発光状態）は１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２に転送される。そして、このとき電源ラインφＩをローレベルからハイレベルにすると、２番目の発光用サイリスタＬ２のみがオン状態となり発光する。

以上の操作を順次繰り返すことにより、スイッチ用サイリスタＴ０〜Ｔｎの発光状態が順次転送され、それに対応させて発光用サイリスタＬ１〜Ｌｎの発光状態の制御を行なうことができる。
特開昭49−124992号公報 特許2577034号 特許3020177号 特許2577089号 特開2003−243696

しかしながら、上記の従来の第１の発光装置では、発光サイリスタが発光する光を受光して隣接する発光サイリスタが光励起する構成のため、発光する発光サイリスタの外部への光の取り出し効率が高いこと、および受光する発光サイリスタの受光感度が高いことが要求される。また、前述のように、スイッチング信号を転送するためのバイアス光の発生により、光プリンタヘッド等へ適用した場合に画像品質が悪化するという問題点がある。

また、上記の従来の第２の発光装置では、スイッチ用サイリスタにおけるスイッチング信号の転送やスイッチ用サイリスタによる発光用サイリスタの発光のしきい電圧の制御には発光サイリスタの光励起を利用しない構成のため、発光する発光サイリスタの外部への光の取り出し効率が高いことや受光する発光サイリスタの受光感度が高いことは重要ではない。しかし、スイッチング信号の転送のための素子アレイにおいてサイリスタの電気的制御により転送を実現しているため、転送方向指定のための転送方向指定ダイオードＤやスイッチ用サイリスタのゲート端子にかかる電圧を制御するための負荷抵抗Ｒ_Ｌ等を必要とする。そのためスイッチ用サイリスタの構成が複雑となり、製造に際しても工程数が多くなってしまうという問題点がある。

本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、発光装置のスイッチ用サイリスタにも発光用サイリスタにも使用可能な、外部への光の取り出し効率および受光感度が高い発光サイリスタを提供することにある。また、本発明の他の目的は、この発光サイリスタを用いることによって、全体構造を簡素化することが可能であり、かつ信頼性にも優れた、光励起による転送スイッチ素子を集積した構成の発光装置を提供することにある。また、本発明のさらに他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像記録装置を提供することにある。

本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの前記３端子発光スイッチ素子からの発光が隣接する前記３端子発光スイッチ素子に入射するように直線状に配列するとともに、前記３端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて配列するとともに、前記３端子発光素子の前記ゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記３端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイと、を具備する発光装置であって、前記３端子発光スイッチ素子および前記３端子発光素子は、ｎ型半導体基板の上に、第１のｎ型半導体層，第１のｐ型半導体層，第２のｎ型半導体層，第３のｎ型半導体層，第２のｐ型半導体層，第３のｐ型半導体層，第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第３のｎ型半導体層はエネルギーギャップが前記第２のｎ型半導体層より大きく、前記第３のｎ型半導体層および前記第３のｐ型半導体層はエネルギーギャップが前記第２のｐ型半導体層より大きく、前記第２のｐ型半導体層はエネルギーギャップが前記第１のｐ型半導体層より大きく、前記第５のｐ型半導体層に前記アノード端子を、前記ｎ型半導体基板または前記第１のｎ型半導体層に前記カソード端子を、前記第２または第３のｎ型半導体層に前記ゲート端子をそれぞれ電気的に接続したものである。

また、本発明の発光装置は、上記構成において、前記第１のｐ型半導体層はキャ
リア密度が前記第２のｎ型半導体層より高いことを特徴とするものである。

また、本発明の発光装置は、上記構成において、前記第２〜前記第５のｐ型半導体層はキャリア密度がこの順に高いことを特徴とするものである。

また、本発明の発光サイリスタは、上記構成において、前記第１のｐ型半導体層はエネルギーギャップが前記第１のｎ型半導体層より小さいことを特徴とするものである。

また、本発明の発光装置は、上記構成において、前記３端子発光スイッチ素子アレイと前記３端子発光素子アレイとが基板上に並列に配設されているとともに、前記３端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記３端子発光素子方向の発光と前記３端子発光素子の反対方向の発光とを遮光する遮光層を設けたことを特徴とするものである。

本発明の画像記録装置は、上記本発明の発光装置を感光体への露光装置に使用していることを特徴とするものである。

本発明の発光サイリスタによれば、ｎ型半導体基板の上に、第１のｎ型半導体層，第１のｐ型半導体層，第２のｎ型半導体層，第３のｎ型半導体層，第２のｐ型半導体層，第３のｐ型半導体層，第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、第２のｎ型半導体層はエネルギーギャップが第２のｎ型半導体層より大きく、第３のｎ型半導体層および第３のｐ型半導体層はエネルギーギャップが第２のｐ型半導体層より大きく、第２のｐ型半導体層はエネルギーギャップが第１のｐ型半導体層より大きいことから、主たる発光層となる第２のｐ型半導体層に電子および正孔が効率よく閉じ込められるので、内部量子効率が高く、発光効率が高く、しかも外部への光の取り出し効率が高いものとなる。また、第２のｐ型半導体層はエネルギーギャップが第１のｐ型半導体層より大きく、主たる発光層となるこの第２のｐ型半導体層から発光する光のエネルギーよりも第１のｐ型半導体層のエネルギーギャップが小さいことから、第１および第２のｎ型半導体層とともにフォトトランジスタ部を形成する第１のｐ型半導体層で効率良く光を受光できるので、受光感度が高い発光サイリスタとなる。

また、本発明の発光サイリスタによれば、第１のｐ型半導体層はキャリア密度が第２のｎ型半導体層より高いときには、このｐｎ接合部において第２のｎ型半導体層側に形成される空乏層が厚くなるので、フォトトランジスタ部における受光感度を高めることができるものとなる。

また、本発明の発光サイリスタによれば、第２〜第５のｐ型半導体層はキャリア密度がこの順に高いとき、すなわち第２より第３の、第３より第４の、第４より第５のｐ型半導体層のキャリア密度が高いときには、主たる発光層となる第２のｐ型半導体層により多くの正孔を効率良く注入することができるので、内部量子効率を効率良く高めることができるものとなる。

また、本発明の発光サイリスタによれば、第１のｐ型半導体層はエネルギーギャップが第１のｎ型半導体層より小さいときには、第１，第２のｎ型半導体層および第１のｐ型半導体層で構成されるフォトトランジスタ部において、エミッタの注入効率が増すこととなって電流増幅率が増大するので、より効率良く外部からの光を受光することができるものとなる。

本発明の発光装置によれば、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの３端子発光スイッチ素子からの発光が隣接する３端子発光スイッチ素子に入射するように直線状に配列するとともに、３端子発光スイッチ素子の各々のアノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光素子を多数個、３端子発光スイッチ素子に対応させて配列するとともに、３端子発光素子のゲート端子をそれぞれ対応する３端子発光スイッチ素子のゲート端子と電気的に接続し、３端子発光素子のアノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、３端子発光スイッチ素子および３端子発光素子は、それぞれ上記本発明の発光サイリスタを用いて第５のｐ型半導体層にアノード端子を、ｎ型半導体基板または第１のｎ型半導体層にカソード端子を、第２または第３のｎ型半導体層にゲート端子をそれぞれ電気的に接続したものであることから、３端子発光スイッチ素子のゲート端子電圧によって３端子発光素子のゲート電圧を制御してその発光のしきい電圧またはしきい電流を制御することができるので、スイッチ用サイリスタによるスイッチング信号の転送を本発明の発光サイリスタを用いた光励起により行なうことで、従来の第２の発光装置におけるような転送方向指定ダイオードやゲート端子にかかる電圧の制御のための負荷抵抗等を必要とせず、したがって３端子発光スイッチ素子のアレイ構造が簡便となるとともに、発光状態を順に転送させることができる自己走査機能を有するスイッチングアレイにおいて従来のように転送方向指定ダイオードを作製するためのショットキー接合の作製工程や負荷抵抗の作製工程が不要となる。また、３端子発光スイッチ素子と３端子発光素子とを個別に設けているため、従来の第１の発光装置におけるような発光スイッチ素子と発光素子とを兼ねることによるバイアス光の問題もないので、本発明の発光装置を電子写真式の画像記録装置に用いると、優れた画像品質の記録画像を得ることができる。

また、本発明の発光装置によれば、３端子発光スイッチ素子アレイと３端子発光素子アレイとが基板上に並列に配設されているとともに、３端子発光スイッチ素子からの発光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光と３端子発光素子の反対方向の発光とを遮光する遮光層を設けたときには、３端子発光スイッチ素子アレイからの漏れ光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光と３端子発光素子の反対方向の発光とはこの遮光層によって十分に遮光されるので、３端子発光スイッチ素子アレイにおいて発光状態を転送すべき隣接した３端子発光スイッチ素子方向への発光のみを効率良く利用することができ、漏れ光の影響を抑制することができるとともに、３端子発光素子アレイからの出力光のみを外部に効率良く取り出すことができるものとなる。

そして、本発明の画像記録装置によれば、電子写真方式の画像記録装置であって、本発明の発光装置を感光体への露光装置に使用していることから、露光装置としての発光装置において感光体への画像露光を行なうための発光素子と信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装して露光装置を構成する回路基板を小型化することができ、またこの回路基板とのワイヤボンディングの数や回路基板に搭載すべき駆動ＩＣの数を低減することができるので、小型化が可能で、かつ低コストの露光装置を備えた画像記録装置を提供することができるものとなる。

以下、図面を参照して本発明の発光サイリスタおよびそれを用いた本発明の発光装置の実施の形態の例について説明する。

図１および図２は本発明の発光サイリスタの実施の形態の一例を示す図であり、図１は本発明の発光サイリスタの実施の形態の一例における層構造を示す断面図および各層に対応させてエネルギーギャップ（バンドギャップエネルギー）の状態を示す線図である。また、図２は本発明の発光サイリスタの実施の形態の一例における層構造を示す断面図および各層に対応させてキャリア密度の状態を示す線図である。

図１および図２に示す例において、１はＳｉやＧａＡｓ等からなるｎ型半導体基板、２はＧａＡｓ等からなる第１のｎ型半導体層、３はＩｎＧａＡｓ等からなる第１のｐ型半導体層、４ａはＧａＡｓ等からなる第２のｎ型半導体層、４ｂはＡｌＧａＡｓ等からなる第３のｎ型半導体層、５ａはＡｌＧａＡｓ等からなる第２のｐ型半導体層、５ｂはＡｌＧａＡｓ等からなる第３のｐ型半導体層、５ｃはＡｌＧａＡｓ等からなる第４のｐ型半導体層、６はＧａＡｓ等からなる第５のｐ型半導体層であり、７はアノード端子、８はゲート端子、９はカソード端子である。

また、これら各半導体層のエネルギーギャップ（バンドギャップエネルギー）およびキャリア密度は、例えば図１および図２にそれぞれ線図で示すように異なっている。具体的には、第３のｎ型半導体層４ｂはエネルギーギャップが第２のｎ型半導体層４ａより大きく、第３のｎ型半導体層４ｂおよび第３のｐ型半導体層５ｂはエネルギーギャップが第２のｐ型半導体層５ａより大きく、第２のｐ型半導体層５ａはエネルギーギャップが第１のｐ型半導体層３より大きい。

このようなエネルギーギャップおよびキャリア密度の関係とすることにより、主たる発光層となる第２のｐ型半導体層５ａに電子および正孔を効率良く閉じ込めることができるので、内部量子効率が高く、発光効率の高い発光サイリスタを提供できるものとなる。また、主たる受光層となる第１のｐ型半導体層３のエネルギーギャップが主たる発光層である第２のｐ型半導体層５ａからの発光のエネルギーより小さいものとなるので、隣接する発光サイリスタが発光する光を効率良く受光することができ、受光感度の高い発光サイリスタを提供できるものとなる。

本発明の発光サイリスタが発光状態（オン状態）のとき、半導体層の内部で発光して外部へ放出される光は、第２のｐ型半導体層５ａが中心となって発光する。ここで図１の線図に示すように、第３のｎ型半導体層４ｂのエネルギーギャップを、第３のｐ型半導体層５ｂのエネルギーギャップとほぼ等しくし、かつ第２のｐ型半導体層５ａのエネルギーギャップより大きくすることで、主たる発光層である第２のｐ型半導体層５ａからの発光に対して第３のｐ型半導体層５ｂが透明とみなせるようになるので、第２のｐ型半導体層５ａにおいて発生した光を第３のｐ型半導体層５ｂで吸収することがなくなり、外部への光の取り出し効率を大きくすることができる。ここで、第３のｎ型半導体層４ｂのエネルギーギャップは、第２のｐ型半導体層５ａへの電子および正孔の閉じ込め効果が最大になるように、第２のｐ型半導体層５ａのエネルギーギャップより大きいことが望ましい。

なお、このとき図１の線図に示すように、第４のｐ型半導体層５ｃのエネルギーギャップも第２のｐ型半導体層５ａのエネルギーギャップより大きく、第３のｐ型半導体層５ｂのエネルギーギャップとほぼ等しくしておくことが好ましく、これにより、第３のｐ型半導体層５ｂと同様に、主たる発光層である第２のｐ型半導体層５ａからの発光に対して第４のｐ型半導体層５ｃが透明とみなせるようになるので、第２のｐ型半導体層５ａにおいて発生した光を第４のｐ型半導体層５ｃでも吸収することがなくなり、外部への光の取り出し効率をより大きくすることができるものとなる。

ここで、図１の線図に示すように、第５のｐ型半導体層６のエネルギーギャップは、アノード端子７とのオーミック接合を得るために他の半導体層に比べて小さいものであるが、外部への光の取り出し効率に対するこの第５のｐ型半導体層６による影響は、この層の厚みが通常は10ｎｍ〜20ｎｍと非常に薄いため、主たる発光層である第２のｐ型半導体層５ａからの発光の吸収は無視できる程度である。

また、図２の線図に示すように、第１のｐ型半導体層３のキャリア密度を第２のｎ型半導体層４ａのキャリア密度より高くすることで、これらの層によるｐｎ接合部における第２のｎ型半導体層４ａ側での空乏層が厚くなるので、半導体層に照射される光に対する受光感度を受光領域を増大させることができてより改善することができるものとなる。

また、図２の線図に示すように、第２〜第５のｐ型半導体層５ａ，５ｂ，５ｃ，６のキャリア密度がこの順に高くなるようにすることで、主たる発光層である第２のｐ型半導体層５ａに注入できる正孔濃度を増加させることができ、さらに、アノード端子７とのオーミック抵抗も低減できるので、主たる発光層である第２のｐ型半導体層５ａでの高い内部量子効率、およびアノード端子７との良好なオーミック接合を得ることができるものとなる。ここで、第２〜第５のｐ型半導体層５ａ，５ｂ，５ｃ，６のキャリア密度は、例えば、１×10^１８ｃｍ^−３，５×10^１８ｃｍ^−３，１×10^１９ｃｍ^−３，２×10^１９ｃｍ^−３とすればよい。

さらに、図１の線図に示すように、第１のｎ型半導体層２のエネルギーギャップを第１のｐ型半導体層３および第２のｎ型半導体層４ａより大きくすることで、第１，第２のｎ型半導体層２，４ａおよび第１のｐ型半導体層３で構成されるフォトトランジスタ部において、エミッタの注入効率が増すことにより電流増幅率が増大するので、効率良く外部からの光を受光することができるものとなる。このとき、具体的には、第１のｐ型半導体層３のエネルギーギャップは第１および第２のｎ型半導体層２，４ａのエネルギーギャップより、第１のｐ型半導体層３から第１のｎ型半導体層２への正孔の注入が抑えられるように大きいことが望ましい。

さらに、この構成において、第１のｐ型半導体層３および第２のｎ型半導体層４ａはＧａＡｓからなり、第１のｎ型半導体層２はＩｎＡｌＧａＰまたはＡｌＧａＡｓからなるときには、第１のｐ型半導体層３のエネルギーギャップが第１のｎ型半導体層２より小さくなり、さらにその接合部でのマッチングが良好となるため、第１，第２のｎ型半導体層２，４ａおよび第１のｐ型半導体層３で構成されるフォトトランジスタ部において、エミッタの注入効率が増すことにより電流増幅率が増大するので、効率良く外部からの光を受光することができるものとなる。

また、図２の線図に示すように、第３のｐ型半導体層５ｂのキャリア密度を、第２のｐ型半導体層５ａのキャリア密度より高く、かつ第４のｐ型半導体層５ｃのキャリア密度を第３のｐ型半導体層５ｂのキャリア密度より高くすることで、主たる発光層である第２のｐ型半導体層５ａに注入できる正孔の濃度を増加させることができるので、第２のｐ型半導体層５ａにおける発光効率を注入される正孔の濃度に比例して改善することができる。

本発明の発光サイリスタにおいて、ｎ型半導体基板１は、III／Ｖ族半導体層やII／VＩ族半導体層が成長可能なものであり、例えば、ＧａＡｓ，ＩｎＰ，ＧａＰ，Ｓｉ，Ｇｅ等からなる。なお、カソード端子９を第１のｎ型半導体層２に形成する場合は、ｎ型半導体基板１に絶縁性基板や半絶縁性基板をベース基板として使用することもできる。例えば、ＧａＡｓ，ＧａＮ，サファイア等をベース基板に用いてその表面にｎ型半導体層を形成したものであってもよい。

第１のｎ型半導体層２は、エネルギーギャップが主たる発光層である第２のｐ型半導体層５ａより小さく、キャリア密度は１×10^１８ｃｍ^−３程度のものであり、例えば、ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＰ等からなる。

第１のｐ型半導体層３は、エネルギーギャップが第１のｎ型半導体層２より小さく、キャリア密度は１×10^１８ｃｍ^−３程度のものであり、例えば、ＡｌＧａＡｓ，ＧａＡｓ等からなる。特に、この層の厚みを50〜1000Åとすると、フォトトランジスタ部の電流増幅率が大きくなるので、効率良く外部からの光を受光できるものとなる。

第２のｎ型半導体層４ａは、エネルギーギャップが第１のｎ型半導体層２より小さく、キャリア密度は全層の中で最も小さく１×10^１６ｃｍ^−３〜１×10^１７ｃｍ^−３程度のものであり、例えば、ＧａＡｓ，ＡｌＧａＡｓ等からなる。

第３のｎ型半導体層４ｂは、エネルギーギャップが第２のｐ型半導体層５ａより大きく、キャリア密度は１×10^１７〜１×10^１８ｃｍ^−３程度のものであり、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなる。特に、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦0.5）からなるものとすると、電子のキャリア密度を高くでき、主たる発光層である第２のｐ型半導体層５ａにより多くの電子を注入できるため、内部量子効率を高くすることができる。

第２のｐ型半導体層５ａは、主たる発光層となる層であって、エネルギーギャップが第３のｎ型半導体層４ｂおよび第３のｐ型半導体層５ｂより小さく、キャリア密度は１×10^１８ｃｍ^−３程度のものであり、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなる。特に、Ａｌ_ｚＧａ_１−ｚＡｓ（０＜ｚ≦0.3）からなるものとすると、直接遷移型の半導体として機能するため、高い内部量子効率を得ることができる。

第３のｐ型半導体層５ｂは、エネルギーギャップが第２のｐ型半導体層５ａより大きく、キャリア密度は１×10^１８ｃｍ^−３程度のものであり、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなる。特に、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦0.5）からなるものとすると、正孔のキャリア密度を高くすることができ、主たる発光層である第２のｐ型半導体層５ａにより多くの正孔を注入できるため、内部量子効率を高くすることができる。

第４のｐ型半導体層５ｃは、エネルギーギャップが第３のｐ型半導体層５ｂと同等もしくは大きく、キャリア密度は１×10^１９ｃｍ^−３程度のものであり、例えば、ＡｌＧａＡｓ，ＩｎＡｌＧａＰ等からなる。特に、Ａｌ_ｙＧａ_１−ｙＡｓ（０＜ｙ≦0.5）からなるものとすると、正孔のキャリア密度を高くすることができ、主たる発光層である第２のｐ型半導体層５ａにより多くの正孔を注入できるため、内部量子効率を高くすることができる。

そして、第５のｐ型半導体層６は、アノード端子７とのオーミック接合を行なうための層であって、キャリア密度は１×10^１９ｃｍ^−３以上のものであり、例えば、ＧａＡｓ，ＩｎＧａＰ等からなる。

また、アノード端子７は、第５のｐ型半導体層６とオーミック接合をしてアノード電極として機能するものであり、例えば、Ａｕ，ＡｕＧｅ，ＡｕＺｎ等からなる。

ゲート端子８は、第２のｎ型半導体層４ａとオーミック接合をしてサイリスタにおけるゲート電極として機能するものであり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。

カソード端子９は、ｎ型半導体基板１または第１のｎ型半導体層２とオーミック接合をしてカソード電極として機能するものであり、例えば、Ａｕ，ＡｕＧｅ，Ｎｉ等からなる。

そして、本発明の発光サイリスタは、以上のような構成に対して、アノード端子７とカソード端子９との間に例えばしきい電圧より大きな値の電圧を印加することにより、第２のｐ型半導体層５ａで主に発光し、また、第１，第２のｎ型半導体層２，４ａおよび第１のｐ型半導体層３で構成されるフォトトランジスタ部において受光することによって光電流が流れるため、発光のしきい電圧またはしきい電流が低下するものとなる。

以上のように、本発明の発光サイリスタによれば、外部への光の取り出し効率および受光感度が高い発光サイリスタとすることができる。

次に、図３は、図１および図２に示した本発明の発光サイリスタを用いて構成した、光励起による転送スイッチ素子を集積した３端子発光スイッチ素子アレイと、３端子発光素子アレイとを具備してなる、本発明の発光装置の実施の形態の一例を示す平面図であり、図４は図３のＡ−Ａ’線断面図である。

図３および図４に示すように、本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子７とカソード端子９とゲート端子８とを有する３端子発光スイッチ素子を多数個、１つの３端子発光スイッチ素子からの発光が隣接する３端子発光スイッチ素子に入射するように直線状に配列するとともに、３端子発光スイッチ素子の各々のアノード端子７にクロックライン（φ１，φ２，φ３）13を接続した３端子発光スイッチ素子アレイ16と、発光のしきい電圧またはしきい電流を外部からゲート端子８を介して電気的に制御可能な、アノード端子７とカソード端子とゲート端子８とを有する３端子発光素子を多数個、３端子発光スイッチ素子に対応させて配列するとともに、３端子発光素子のゲート端子８をそれぞれ対応する３端子発光スイッチ素子のゲート端子８と電気的に接続し、３端子発光素子のアノード端子７を発光のための電圧または電流を供給するライン（φＩ）12に接続した３端子発光素子アレイ15とを具備しており、３端子発光スイッチ素子および３端子発光素子は、それぞれ本発明の発光サイリスタを用いて第５のｐ型半導体層６にアノード端子７を、ｎ型半導体基板１または第１のｎ型半導体層２、この例ではｎ型半導体基板１にカソード端子９を、第２または第３のｎ型半導体層４ａ，４ｂ、この例では第２のｎ型半導体層４ａにゲート端子８をそれぞれ電気的に接続したものである。

この例において、発光サイリスタを発光素子として用いた素子アレイは、スイッチ用の発光サイリスタが直線状に配列された３端子発光スイッチ素子アレイ16に同様の発光サイリスタからなるスタート用スイッチサイリスタ17が接続された部分と、発光用の発光サイリスタが直線状に配列された３端子発光スイッチ素子アレイ15の部分とからなり、それぞれ素子アレイ15，16の対応した３端子発光スイッチ素子としての発光サイリスタのゲート端子８と、３端子発光素子としての発光サイリスタのゲート端子とが、この例ではゲート端子８同士を共通化した配線で電気的に接続されている。また、スタート用スイッチサイリスタ17としての発光サイリスタのゲート端子は、スタートパルスラインφＳに接続されて信号入力部とされており、３端子発光スイッチ素子アレイ16の各発光サイリスタのアノード端子７には、３本のクロックライン（φ１，φ２，φ３）13がそれぞれ順次３個おきに１本ずつ接続されている。

そして、３端子発光スイッチ素子アレイ16と３端子発光素子アレイ15とが基板上、例えばｎ型半導体基板１上に並列に配設されることにより、電子写真方式の画像記録装置用の光プリンタヘッド等のラインヘッドとしての発光装置に用いられる。

また、10は３端子発光スイッチ素子アレイ16に用いられている発光サイリスタの第５のｐ型半導体層６とクロックライン13とのオーミックコンタクトを取るための単層あるいは積層構造の金属層であり、クロックライン13とともに発光サイリスタのアノード端子７として機能するものである。なお、この例では３端子発光素子アレイ15に用いられている発光サイリスタのアノード端子７は発光のための電圧または電流を供給するライン（φＩ）12の一部にその機能を持たせた構成としているが、こちらの発光サイリスタにも同様に第５のｐ型半導体層６とライン12とのオーミックコンタクトを取るための金属層を設けてアノード端子７として機能させてもよい。

11はクロックライン13（７）あるいは発光のための電圧または電流を供給するライン12（７）と、金属層10あるいは各半導体層との電気的絶縁を確保するための絶縁層であり、ポリイミド等の透光性があり、かつ平坦性のある絶縁性膜が用いられる。

また、14は遮光層であり、特に３端子発光スイッチ素子アレイ16と３端子発光素子アレイ15とが基板上に並列に配設されているときに、３端子発光スイッチ素子からの発光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光とを遮光するものである。このような遮光層14を設けることにより、３端子発光スイッチ素子アレイ16からの漏れ光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光と３端子発光素子の反対方向の発光とはこの遮光層14によって十分に遮光されるので、本発明の発光装置を電子写真方式の画像記録装置に露光装置として用いた場合に、そのような漏れ光による画像の劣化が発生せず優れた画像品質を得ることができるものとなる。このような遮光層14は、３端子発光スイッチ素子からの発光を２〜３μｍ程度の厚みでほぼ完全に吸収するようなものであれば種々の材料が使用可能であり、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。

次に、図５に本発明の発光サイリスタを用いて光励起による転送スイッチ素子を集積した本発明の発光装置の実施の形態の一例における基本構造の概略回路構成を示す等価回路図を示す。

図５に示す例では、３端子発光スイッチ素子アレイを構成する本発明の発光サイリスタＴ０〜Ｔｎと、３端子発光素子アレイを構成する本発明の発光サイリスタＬ１〜Ｌｎとが、それぞれ直線状に配列されて並列に配設されており、それぞれの素子アレイの対応した発光サイリスタＴ１〜Ｔｎのゲート端子と発光サイリスタＬ１〜Ｌｎのゲート端子とが電気的に接続されており（例えば、３端子発光スイッチ素子アレイのｉ番目（ｉ＜ｎ）の発光サイリスタＴｉのゲート端子と、３端子発光素子アレイのｉ番目の発光サイリスタＬｉのゲート端子とが接続される。）、スタート用のスイッチサイリスタＴ０のゲート端子にはスタートパルスラインφＳが接続されて信号入力部とされている。このスタート用のスイッチサイリスタＴ０を含めて、３端子発光スイッチ素子アレイの発光サイリスタのアノード端子には、３本のクロックライン（φ１〜φ３）がそれぞれ順次３個おきに１本ずつ接続されている。

このように構成された例を基に、本発明の発光装置におけるスイッチング信号の転送および発光の動作について説明する。

スイッチング信号の転送のスタートは、スタート用のスイッチサイリスタＴ０のアノード端子に接続されたクロックラインφ３がハイレベルになり、スタートパルスラインφＳがハイレベルからローレベル（発光サイリスタＴ０の発光条件を満たすゲート電圧以下の電圧）に変化することにより始まる。これによりスタート用のスイッチサイリスタＴ０がオン状態になり、発光する。このスタート用のスイッチサイリスタＴ０からの発光は、その一部が近傍の次の発光サイリスタＴ１に最も強く入射するよう構成されており、この光照射により発光サイリスタＴ１の発光のしきい電圧が低下する。

次に、発光サイリスタＴ０から発光サイリスタＴ１へのオン条件の転送について説明する。発光サイリスタＴ０からの発光による光照射により、発光サイリスタＴ１の発光のしきい電圧が低下し、この状態で発光サイリスタＴ１のゲート端子に接続されているクロックラインφ１をローレベルからハイレベルに変化させる。このとき、同じクロックラインφ１がゲート端子に接続されている発光サイリスタＴ４は、スタート用のスイッチサイリスタＴ０から十分離れているため、スタート用のスイッチサイリスタＴ０の発光の光照射による発光のしきい電圧の低下はほとんどない。そこで、クロックラインφ１のハイレベルＶ_Ｈ（φ１）を、発光サイリスタＴ４の発光のしきい電圧Ｖ_ＴＨ（Ｔ４）と発光サイリスタＴ１の発光のしきい電圧Ｖ_ＴＨ（Ｔ１）との間の電圧となるように設定すれば（すなわち、Ｖ_Ｈ（φ１）をＶ_ＴＨ（Ｔ１）＜Ｖ_Ｈ（φ１）＜Ｖ_ＴＨ（Ｔ４）と設定すれば）、発光サイリスタＴ１のみがオン状態になり発光する。

発光サイリスタＴ１がオン状態となって発光した後、クロックラインφ３をハイレベルからローレベルに変化させることにより、発光サイリスタＴ０はオフ状態になり発光が終了する。こうして３端子発光スイッチ素子アレイを構成する発光サイリスタのオン状態はスタート用のスイッチサイリスタＴ０から次の発光サイリスタＴ１に転送される。このとき、スタートパルスラインφＳをローレベルからハイレベルに変化させることにより、再度クロックラインφ３をハイレベルに変化させても、スタート用のスイッチサイリスタＴ０はオフ状態を保つ。ここで、発光のための電圧または電流を供給するラインφＩをローレベルからハイレベルにする。３端子発光素子アレイの１番目の発光サイリスタＬ１は対応する３端子発光スイッチ素子アレイの発光サイリスタＴ１がオン状態のため、そのゲート端子にかかる電圧はほぼ０Ｖとなるが、３端子発光素子アレイの２番目の発光サイリスタＬ２は３端子発光スイッチ素子アレイの対応する発光サイリスタＴ２がオフ（光励起）状態であり、３端子発光素子アレイの１，２番目の発光サイリスタＬ１，Ｌ２の発光のしきい電圧をそれぞれＶ_ＴＨ（Ｌ１），Ｖ_ＴＨ（Ｌ２）とすると、前述したようにクロックラインφ１のハイレベルＶ_Ｈ（φＩ）をＶ_ＴＨ（Ｌ１）＜Ｖ_Ｈ（φＩ）＜Ｖ_ＴＨ（Ｌ２）となるように設定すれば、発光サイリスタＬ１のみオン状態となり、発光する。そして、発光のための電圧または電流を供給するラインφＩをハイレベルからローレベルにすると、３端子発光素子アレイの１番目の発光サイリスタＬ１はオフになり発光は終了する。

以上のようにして３端子発光スイッチ素子アレイによるスイッチング信号の転送とそれに対応させた３端子発光素子アレイによる発光の動作とを順次繰り返すことにより、スタート用のスイッチサイリスタＴ０のオン状態（発光状態）がスイッチング信号として発光サイリスタＴ１，Ｔ２，Ｔ３・・・へと順次転送され、それに対応して発光サイリスタＬ１，Ｌ２，Ｌ３・・・の発光動作の制御が行なわれる。

なお、３端子発光スイッチ素子アレイの動作のためにクロックパルスを供給するクロックラインとしてφ１，φ２，φ３の３本が必要な理由は、３端子発光スイッチ素子アレイにおいてスイッチング信号が転送されて発光状態にある例えば発光サイリスタＴ２に対しては、その発光による光が両隣の発光サイリスタＴ１およびＴ３に照射されてこれらが共に発光のしきい電圧またはしきい電流が低下した状態にあるため、クロックラインが２本では発光サイリスタＴ２の次にＴ１およびＴ３の両方が発光状態になってしまい、Ｔ１からＴ２へ、Ｔ２からＴ３へと順次転送していくことができないためである。

なお、３端子発光スイッチ素子アレイの各発光サイリスタＴ１，Ｔ２，Ｔ３・・・からの発光は、直線状に配列された隣接する発光サイリスタへ向かう方向のみでなく、基板の表面に垂直方向（基板の表面に対して各発光サイリスタＴ１，Ｔ２，Ｔ３・・・から外部へ向かう方向）および各発光サイリスタＴ１，Ｔ２，Ｔ３・・・に対応させて３端子発光スイッチ素子アレイに並列に配設された３端子発光素子アレイの発光サイリスタＬ１，Ｌ２，Ｌ３・・・へ向かう方向へも生じる。これら基板の表面に垂直方向の発光および３端子発光素子方向の発光は、発光装置からのバイアス光として画像記録において画像ノイズの原因となったり、３端子発光素子の発光に対して誤動作を引き起こすノイズとなったりすることがある。そこで、基板の表面に垂直方向の発光および３端子発光素子方向の発光は、図３および図４に示すように遮光層14を設けて遮光することが好ましい。これにより、３端子発光スイッチ素子アレイ16からの漏れ光を遮光膜14で確実に遮光することができるので、そのような漏れ光による画質の劣化がない、優れた画像品質を得ることができる発光装置となる。

このような遮光層14としては、３端子発光スイッチ素子からの発光を２〜３μｍ程度の厚みでほぼ完全に吸収するようなものであれば種々の材料が使用可能であり、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。

なお、図３および図４に示す例のような構成の場合には、基板の表面に垂直方向の発光に対する遮光層として発光サイリスタの半導体層の上に位置している金属層10を利用することができ、３端子発光素子方向の発光に対する遮光層として３端子発光スイッチ素子としての発光サイリスタのゲート端子８と３端子発光素子としての発光サイリスタのゲート端子８とを共通化した導体層を利用することができる。

また、図４に示すように３端子発光スイッチ素子としての発光サイリスタのアノード端子７を第５のｐ型半導体層６のほぼ全面を覆うように形成した金属層10で構成することにより、この金属層10を基板の表面に垂直方向の発光を遮光する遮光層として利用できるとともに、半導体層への電界を均一化でき、これによって積層された半導体層の側面方向へ放射される発光強度を増すことができる。

そして、本発明の画像形成装置は、電子写真方式の画像形成装置であって、本発明の発光装置を感光体への露光装置に使用しているものである。その構成例は、例えば、感光体と帯電装置と露光装置と現像装置と転写装置と定着装置とを有しており、その感光体への露光装置を、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを、回路基板上に直線状に配置してそれぞれ３端子発光スイッチ素子アレイおよび３端子発光素子アレイを有する発光装置とし、これを用いて同じ回路基板に駆動用ドライバーＩＣ等を搭載して構成する。

このような構成の本発明の画像形成装置によれば、本発明の発光装置を感光体への露光装置に使用していることから、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを用いて露光装置を安価に製造することができ、また、露光装置からバイアス光や漏れ光も発生しないので、安価で高画質の画像が形成できる露光装置を備えた画像形成装置を提供できるものとなる。

なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更・改良等が可能である。

本発明の発光サイリスタの実施の形態の一例における層構造を示す断面図および各層に対応させてエネルギーギャップ（バンドギャップエネルギー）の状態を示す線図である。 本発明の発光サイリスタの実施の形態の一例における層構造を示す断面図および各層に対応させてキャリア密度の状態を示す線図である。 本発明の発光サイリスタを用いて構成した、光励起による転送スイッチ素子を集積した３端子発光スイッチ素子アレイと、３端子発光素子アレイとを具備してなる、本発明の発光装置の実施の形態の一例を示す平面図である。 図３のＡ−Ａ’線断面図である。 本発明の発光装置の実施の形態の一例における基本構造の概略回路構成を示す等価回路図である。 従来の発光サイリスタの基本構造を示す断面図および各層のキャリア密度の状態を示す線図である。 発光サイリスタの電流−電圧特性を模式的に示す線図である。 従来の第１の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルス発光強度の波形を示す線図である。 従来の第２の発光装置の基本構造の概略回路構成を示す等価回路図である。

符号の説明

１・・・ｎ型半導体基板
２・・・第１のｎ型半導体層
３・・・第１のｐ型半導体層
４ａ・・・第２のｎ型半導体層
４ｂ・・・第３のｎ型半導体層
５ａ・・・第２のｐ型半導体層
５ｂ・・・第３のｐ型半導体層
５ｃ・・・第４のｐ型半導体層
６・・・第５のｐ型半導体層
７・・・アノード端子
８・・・ゲート端子
９・・・カソード端子
10・・・金属層
14・・・遮光層
15・・・３端子発光素子アレイ
16・・・３端子発光スイッチ素子アレイ
Ｔ０，Ｔ１，Ｔ２，Ｔ３〜Ｔｎ・・・発光サイリスタ（３端子発光スイッチ素子）
Ｌ１，Ｌ２，Ｌ３〜Ｌｎ・・・発光サイリスタ（３端子発光素子）
φ１，φ２，φ３・・・クロックライン
φＩ・・・発光のための電圧または電流を供給するライン

Claims (6)

1. 発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの前記３端子発光スイッチ素子からの発光が隣接する前記３端子発光スイッチ素子に入射するように直線状に配列するとともに、前記３端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、
   発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて配列するとともに、前記３端子発光素子の前記ゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記３端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイと、
   を具備する発光装置であって、
   前記３端子発光スイッチ素子および前記３端子発光素子は、
   ｎ型半導体基板の上に、第１のｎ型半導体層，第１のｐ型半導体層，第２のｎ型半導体層，第３のｎ型半導体層，第２のｐ型半導体層，第３のｐ型半導体層，第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第３のｎ型半導体層はエネルギーギャップが前記第２のｎ型半導体層より大きく、前記第３のｎ型半導体層および前記第３のｐ型半導体層はエネルギーギャップが前記第２のｐ型半導体層より大きく、前記第２のｐ型半導体層はエネルギーギャップが前記第１のｐ型半導体層より大きく、前記第５のｐ型半導体層に前記アノード端子を、前記ｎ型半導体基板または前記第１のｎ型半導体層に前記カソード端子を、前記第２または第３のｎ型半導体層に前記ゲート端子をそれぞれ電気的に接続したものである、
   発光装置。
2. 前記第１のｐ型半導体層はキャリア密度が前記第２のｎ型半導体層より高いことを特徴とする請求項１記載の発光装置。
3. 前記第２〜前記第５のｐ型半導体層はキャリア密度がこの順に高いことを特徴とする請求項１記載の発光装置。
4. 前記第１のｐ型半導体層はエネルギーギャップが前記第１のｎ型半導体層より小さいことを特徴とする請求項１記載の発光装置。
5. 前記３端子発光スイッチ素子アレイと前記３端子発光素子アレイとが基板上に並列に配設されているとともに、前記３端子発光スイッチ素子からの発光のうち前記基板の表面に垂直方向の発光と前記３端子発光素子方向の発光と前記３端子発光素子の反対方向の発光とを遮光する遮光層を設けたことを特徴とする請求項１乃至４のいずれか記載の発光装置。
6. 請求項１乃至５のいずれか記載の発光装置を感光体への露光装置に使用していることを特徴とする画像記録装置。

Images