JP7259592B2 - 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置 - Google Patents

発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP7259592B2
JP7259592B2 JP2019119529A JP2019119529A JP7259592B2 JP 7259592 B2 JP7259592 B2 JP 7259592B2 JP 2019119529 A JP2019119529 A JP 2019119529A JP 2019119529 A JP2019119529 A JP 2019119529A JP 7259592 B2 JP7259592 B2 JP 7259592B2
Authority
JP
Japan
Prior art keywords
layer
light
semiconductor layer
emitting thyristor
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019119529A
Other languages
English (en)
Other versions
JP2021005669A (ja
Inventor
寛人 川田
兼一 谷川
伸哉 十文字
琢磨 石川
千優 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2019119529A priority Critical patent/JP7259592B2/ja
Priority to US16/905,330 priority patent/US11450784B2/en
Publication of JP2021005669A publication Critical patent/JP2021005669A/ja
Application granted granted Critical
Publication of JP7259592B2 publication Critical patent/JP7259592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00—Apparatus for electrophotographic processes
    • G03G2215/04—Arrangements for exposing and producing an image
    • G03G2215/0402—Exposure devices
    • G03G2215/0407—Light-emitting array or panel
    • G03G2215/0409—Light-emitting diodes, i.e. LED-array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Thyristors (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、発光サイリスタ、前記発光サイリスタを有する発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置に関する。
従来、複数の発光素子を備えた光プリントヘッドを露光装置として備えた電子写真方式の画像形成装置が広く普及している。この画像形成装置では、光プリントヘッドから出射された光を感光体ドラムの表面に照射して、感光体ドラムの表面に静電潜像を形成する。また、光プリントヘッドが備える発光素子として、３端子発光素子である発光サイリスタが知られている（例えば、特許文献１参照）。
特開２０１０－２３９０８４号公報
しかしながら、従来の発光サイリスタには、より高い発光特性が求められている。
本発明は、高い発光特性を持つ発光サイリスタ、前記発光サイリスタを有する発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置を提供することを目的とする。
本発明の一態様に係る発光サイリスタは、第１の導電型の第１の半導体層と、前記第１の半導体層と隣接して配置された第２の導電型の第２の半導体層と、前記第２の半導体層と隣接して配置された第１の導電型の第３の半導体層と、前記第３の半導体層と隣接して配置された第２の導電型の第４の半導体層とを有し、前記第１の半導体層の一部は、前記第２の半導体層に隣接する活性層であり、前記活性層の不純物濃度は、前記第３の半導体層の不純物濃度以上であり、前記第３の半導体層の厚さは、前記第２の半導体層の厚さより薄く、前記第２の半導体層の不純物濃度は、前記第３の半導体層の不純物濃度より低いことを特徴とする。
本発明によれば、高い発光特性を持つ発光サイリスタ及び発光素子チップを提供することができる。また、本発明によれば、印刷画像の品質を向上させることができる光プリントヘッド及び画像形成装置を提供することができる。
本発明の第１の実施形態に係る発光サイリスタの構造を示す概略平面図である。 第１の実施形態に係る発光サイリスタの構造、すなわち、図１をＡ－Ｂ－Ｃ線で切る断面構造を示す概略断面図である。 （ａ）から（ｃ）は、エッチングストップ層を用いた加工プロセスを示す断面図である。 （ａ）及び（ｂ）は、エッチングストップ層を用いない加工プロセスを示す断面図である。 第１の実施形態に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 活性層のＰ型不純物濃度と発光サイリスタの光量の関係を示す図である。 Ｐ型エミッタ発光型サイリスタにおける、活性層内の電子濃度ｎと正孔濃度ｐの積であるｐｎ積の倍率［％］と、Ｐ型ゲート層の厚さ［ｎｍ］との関係を示す図である。 不純物濃度の変化に対する電流増幅率の合成関数を示す図である。 第１の実施形態の第１変形例に係る発光サイリスタの断面構造を示す概略断面図である。 第１の実施形態の第１変形例に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 第１の実施形態の第２変形例に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 第１の実施形態の第３変形例に係る発光サイリスタの構造を示す概略断面図である。 第１の実施形態の第３変形例に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 本発明の第２の実施形態に係る発光サイリスタの構造を示す概略平面図である。 第２の実施形態に係る発光サイリスタの構造、すなわち、図１４をＡ－Ｂ－Ｃ線で切る断面構造を示す概略断面図である。 第２の実施形態に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 本発明の第３の実施形態に係る発光サイリスタの構造を示す概略断面図である。 第３の実施形態に係る発光サイリスタの各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。 本発明の第４の実施形態に係る光プリントヘッドの要部である基板ユニットの構造を示す概略斜視図である。 第４の実施形態に係る光プリントヘッドの構造を示す概略断面図である。 本発明の第５の実施形態に係る画像形成装置の構造を示す概略断面図である。
以下に、本発明の実施の形態に係る発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置を、図面を参照しながら説明する。各図において、同じ構成要素には、同じ符号が付される。また、以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。例えば、各実施の形態の構成を、適宜組み合わせることが可能である。
第１から第３の実施形態において、発光サイリスタ及び発光素子チップを説明する。発光素子チップは、１つ以上の発光サイリスタを有する。発光素子チップは、直線状に配列された複数の発光サイリスタを有してもよい。例えば、発光素子チップは、基材部と、基材部上に配置された複数の発光サイリスタとを有する。発光素子チップは、複数の発光サイリスタを点灯及び消灯させる駆動回路としての半導体集積回路部（「駆動ＩＣ部」とも言う）を備えてもよい。発光サイリスタと駆動ＩＣ部とを備えた発光素子チップを、「半導体複合装置」とも言う。
第４の実施形態において、第１から第３の実施形態のいずれかの発光素子チップを有する光プリントヘッドを説明する。光プリントヘッドは、１つ以上の発光素子チップを有する。光プリントヘッドは、画像形成装置の像担持体である感光体ドラムの表面に静電潜像を形成するための露光装置である。光プリントヘッドは、直線状に配列された複数の発光素子チップを有してもよい。
第５の実施形態において、第４の実施形態に係る光プリントヘッドを有する画像形成装置を説明する。画像形成装置は、電子写真プロセスによって印刷媒体上に現像剤からなる画像を形成する装置である。画像形成装置は、例えば、プリンタ、複写機、ファクシミリ装置、又は多機能周辺装置（ＭＰＦ）などである。
《１》第１の実施形態
《１－１》構成
図１は、第１の実施形態に係る発光サイリスタ１０の構造を示す概略平面図である。図１には、複数の発光サイリスタ１０を有する半導体装置１０００が示されている。半導体装置１０００は、基材部１０１上に配置されている。図１に示されるように、基材部１０１は、例えば、基材１０２と、その上に形成された平坦化層１０３とを有している。発光素子チップ１００は、基材部１０１と、その上に配置された半導体装置１０００とを有している。半導体装置１０００は、「発光素子アレイ」又は「発光サイリスタアレイ」とも称される。また、発光素子チップ１００は、「発光素子アレイチップ」又は「発光サイリスタアレイチップ」とも称される。なお、図１においては、半導体装置１０００の構造を理解し易くするために、絶縁膜７１（図２に示される。）を記載していない。
基材１０２としては、例えば、Ｓｉ（シリコン）基板、ＩＣ（集積回路）基板、ガラス基板、セラミック基板、プラスチック基板、金属基板などを使用することができる。第１の実施形態では、基材１０２は、３端子発光素子である発光サイリスタを駆動する駆動ＩＣ部と、外部の装置との配線に使用される外部接続パッド１０４とを有するＩＣ基板である。
平坦化層１０３は、発光サイリスタ１０が配置される平滑な表面を有する。平坦化層１０３は、無機膜又は有機膜である。基材１０２の表面が平滑である場合には、平坦化層１０３を備えずに、基材１０２の表面に半導体装置１０００を備えることも可能である。
発光サイリスタ１０は、例えば、製造用基材としての成長基材（「母材」とも言う。）上で形成される。発光サイリスタ１０をＡｌＧａＡｓ（アルミニウム・ガリウム・砒素）系半導体材料で形成する場合には、成長基材としてＧａＡｓ（ガリウム・砒素）基材を用いることができる。発光サイリスタ１０は、成長基材上で、例えば、エピタキシャル成長によって形成される。発光サイリスタ１０は、例えば、半導体層の積層構造を持つ半導体薄膜であるエピタキシャルフィルムを成長基材から剥がし、剥がされたエピタキシャルフィルムを基材１０２上の平坦化層１０３の表面に貼り付け、エピタキシャルフィルムを公知のフォトリソグラフィ工程及びエッチング工程によって加工することで形成される。平坦化層１０３の表面上に置かれたエピタキシャルフィルムは、分子間力などによって平坦化層１０３に固定される。
図２は、第１の実施形態に係る発光サイリスタ１０の構造、すなわち、図１をＡ－Ｂ－Ｃ線で切る断面構造を示す概略断面図である。図２に示されるように、発光サイリスタ１０は、第１の導電型の第１の半導体層１０１０と、第１の半導体層１０１０に隣接して配置された第１の導電型と異なる第２の導電型の第２の半導体層１０２０と、第２の半導体層１０２０に隣接して配置された第１の導電型の第３の半導体層１０３０と、第３の半導体層１０３０に隣接して配置された第２の導電型の第４の半導体層１０４０とを有している。第１の実施形態では、第１の導電型はＰ型であり、第２の導電型はＮ型である。
また、図２に示されるように、発光サイリスタ１０は、第１の半導体層１０１０と電気的に接続された第１の電極としてのアノード電極６１Ａと、第３の半導体層１０３０と電気的に接続された第２の電極としてのゲート電極５１と、第４の半導体層１０４０と電気的に接続された第３の電極としてのカソード電極４１Ｋとを有している。アノード電極６１Ａは、アノード配線６２Ａによって基材部１０１のアノード端子６３Ａ（図１に示される。）に電気的に接続されている。ゲート電極５１は、ゲート配線５２（図１に示される。）によって基材部１０１のゲート端子５３（図１に示される。）に電気的に接続されている。カソード電極４１Ｋは、カソード配線４２Ｋによって基材部１０１のカソード端子４３Ｋ（図１に示される。）に電気的に接続されている。
Ｐ型の第１の半導体層１０１０は、アノード電極６１Ａに電気的に接続されたアノード層１０１１と、アノード層１０１１に隣接して配置されたＰ型の活性層１０１２とを有している。つまり、第１の半導体層１０１０の一部は、第２の半導体層１０２０に隣接する活性層１０１２である。Ｎ型の第２の半導体層１０２０は、Ｎ型ゲート層１０２１を有している。Ｐ型の第３の半導体層１０３０は、Ｐ型ゲート層１０３１と、エッチングストップ層１０３２とを有している。Ｎ型の第４の半導体層１０４０は、Ｎ型カソード層１０４１を有している。
第１から第４の半導体層１０１０、１０２０、１０３０、１０４０を構成する半導体材料は、例えば、ＩｎＰ（インジウム・リン）系半導体材料、ＡｌＧａＡｓ系半導体材料、又はＡｌＩｎＧａＰ（アルミニウム・インジウム・ガリウム・砒素）系半導体材料、などである。
第１から第４の半導体層１０１０、１０２０、１０３０、１０４０としてＡｌＧａＡｓ系半導体材料を用いた場合、アノード層１０１１は、例えば、Ｐ型Ａｌ０．２５Ｇａ０．７５Ａｓ層であり、活性層１０１２は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、Ｎ型ゲート層１０２１は、例えば、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、Ｐ型ゲート層１０３１は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、カソード層１０４１は、例えば、Ｎ型Ａｌ０．２５Ｇａ０．７５Ａｓ層である。また、エッチングストップ層１０３２は、例えば、Ｐ型Ｉｎ０．４９Ｇａ０．５１Ｐ層である。
エッチングストップ層１０３２は、半導体層の加工プロセスにおいて用いられる。図３（ａ）から（ｃ）は、エッチングストップ層１０３２を用いた加工プロセスを示す断面図である。まず、図３（ａ）に示されるように、Ｐ型ゲート層１０３１、エッチングストップ層１０３２、及びカソード層１０４１の積層構造を、レジストをマスクとしてエッチングすることによって、図３（ｂ）の構造が得られる。次に、エッチングストップ層１０３２用のエッチング液を用いてエッチングストップ層１０３２をエッチングすることによって、図３（ｃ）の構造が得られる。この場合、エッチングストップ層１０３２用のエッチング液は、Ｐ型ゲート層１０３１をエッチングしないので、Ｐ型ゲート層１０３１の厚さＴ３を薄くすることができる。
図４（ａ）及び（ｂ）は、エッチングストップ層を用いない加工プロセスを示す断面図である。まず、図４（ａ）に示されるように、Ｐ型ゲート層１０３１ｃ及びカソード層１０４１の積層構造を、レジストをマスクとしてエッチングすることによって、図４（ｂ）の構造が得られる。この場合、カソード層１０４１用のエッチング液は、Ｐ型ゲート層１０３１ｃをエッチングするので、Ｐ型ゲート層１０３１ｃの厚さＴ３ｃは、図３（ｃ）の厚さＴ３よりも厚く設計される。
図１及び図２に示されるアノード電極６１Ａ、ゲート電極５１及びカソード電極４１Ｋは、例えば、ＡｌＧａＡｓとオーミックコンタクトを形成することができる金属、合金、これらの積層構造である。金属は、例えば、Ｔｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）、Ｇｅ（ゲルマニウム）、Ｎｉ（ニッケル）、Ｚｎ（亜鉛）、などである。合金は、これら金属の合金である。積層構造は、金属の積層構造、又は合金の積層構造、又は金属と合金の積層構造である。また、絶縁膜７１は、ＳｉＮ（窒化シリコン）膜若しくはＳｉＯ２（酸化シリコン）膜などの無機絶縁膜、又はポリイミドなどの有機絶縁膜である。
第１の実施形態では、活性層１０１２の不純物濃度Ｎａｅは、第３の半導体層１０３０の不純物濃度Ｎｐｇ以上である。また、活性層１０１２のバンドギャップＢＧａｅは、第２の半導体層１０２０のバンドギャップＢＧｎｇ以下であり且つ第３の半導体層１０３０のバンドギャップＢＧｐｇ以下である。さらに、第３の半導体層１０３０の厚さＴ３は、第２の半導体層１０２０の厚さＴ２より薄い。さらにまた、第２の半導体層１０２０の不純物濃度Ｎｎｇは、第３の半導体層１０３０の不純物濃度Ｎｐｇより低い。
つまり、第１の実施形態に係る発光サイリスタは、以下の条件（１）から（５）を満たす。
Ｎａｅ≧Ｎｐｇ （１）
ＢＧａｅ≦ＢＧｎｇ （２）
ＢＧａｅ≦ＢＧｐｇ （３）
Ｔ２＞Ｔ３ （４）
Ｎｎｇ＜Ｎｐｇ （５）
条件（２）及び（３）は、活性層１０１２のＡｌ組成比Ｃａｅは、第２の半導体層１０２０のＡｌ組成比Ｃｎｇ以下であり且つ第３の半導体層１０３０のＡｌ組成比Ｃｐｇ以下であると等価である。したがって、条件（２）及び（３）は、以下の条件（６）及び（７）で置き換えることができる。
Ｃａｅ≦Ｃｎｇ （６）
Ｃａｅ≦Ｃｐｇ （７）
図５は、発光サイリスタ１０の各半導体層の不純物濃度［ｃｍ－３］、厚さ［ｎｍ］及びＡｌ（アルミニウム）組成比の例を示す図である。ＡｌＧａＡｓのバンドギャップは、ＡｌＧａＡｓのＡｌ組成比に比例する。図５では、不純物濃度として以下の数値例が示されている。
実施の形態１に係る発光サイリスタ１０において、活性層１０１２のＡｌ組成比ＣａｅをＰ型ゲート層１０３１のＡｌ組成比Ｃｐｇ及びＮ型ゲート層１０２１のＡｌ組成比Ｃｎｇと等しくし、アノード層１０１１のＡｌ組成比Ｃ１１及びカソード層１０４１のＡｌ組成比Ｃ４１より小さくしている。つまり、実施の形態１に係る発光サイリスタ１０においては、条件（８）が成立している。
Ｃａｅ＝Ｃｐｇ＝Ｃｎｇ＜Ｃ１１（又はＣ４１） （８）
また、コンタクト抵抗を低減するために、アノード層１０１１の不純物濃度Ｎ１１を５×１０１８ｃｍ－３（＝５Ｅ＋１８ｃｍ－３）、カソード層１０４１の不純物濃度Ｎ４１を１．５×１０１８ｃｍ－３（＝１．５Ｅ＋１８ｃｍ－３）としている。
図６は、活性層１０１２のＰ型不純物濃度［ｃｍ－３］と発光サイリスタ１０の光量の関係を示す図である。図６から、活性層１０１２の不純物濃度Ｎａｅ［ｃｍ－３］と比例して発光サイリスタ１０から発光される光の光量の変化を示す光量倍率［％］は、増加していることが分かる。そのため、第１の実施形態においては、図５に示されるように、活性層１０１２の不純物濃度Ｎａｃを１×１０１９ｃｍ－３（＝１Ｅ＋１９ｃｍ－３）としている。
図７は、Ｐ型エミッタ発光型サイリスタである第１の実施形態に係る発光サイリスタ１０における、活性層１０１２内の電子濃度ｎと正孔濃度ｐの積であるｐｎ積の倍率［％］と、Ｐ型ゲート層１０３１の厚さＴｐｇ［ｎｍ］との関係を示す図である。第１の実施形態において、厚さＴｐｇは、図５に示される厚さＴ３である。発光サイリスタにおける発光は、電子と正孔との再結合により生じており、再結合確率はｐｎ積の倍率に比例する。Ｐ型ゲート層１０３１のＰ型不純物濃度Ｎｐｇ及び活性層１０１２のＰ型不純物濃度Ｎａｅを変化させたとしても、図７におけるｐｎ積の倍率は変化しない。このため、発光サイリスタ１０にＰ型エミッタとしての活性層１０１２を設ける場合、Ｐ型ゲート層１０３１の厚さＴｐｇ（＝Ｔ３）を薄くすればｐｎ積の倍率に比例して光量が増加することが分かる。そのため、Ｐ型ゲート層１０３１の厚さＴｐｇは１５０ｎｍである。これに伴い、加工プロセスの安定性のために、Ｐ型ゲート層１０３１の直上にエッチングストップ層１０３２が設けられる。
次に、Ｐ型ゲート層１０３１の厚さＴｐｇが１５０ｎｍのときに、十分な耐圧性能を確保できるＰ型ゲート層の不純物濃度Ｎｐｇを定める。１つのＰＮジャンクションにおける空乏層の幅は、以下の式式（９）及び（１０）によって計算することができる。
Figure 0007259592000001
ここで、Ｘｎ及びＸｐは、ＰＮジャンクションのＮ型層側及びＰ型層側に広がる空乏層の幅を示し、ＮＤ及びＮＡは、ドナー濃度及びアクセプタ濃度を示し、εは誘電率を示し、ｑは素電荷を示し、Ｖｂｉはビルトインポテンシャルを示し、Ｖは外部電圧を示す。外部電圧は、ＰＮジャンクションの順方向が正である。
式（９）は、Ｎ型層ではドナーとなるＮ型不純物濃度が低いほど、また、アクセプタとなるＰ型不純物濃度が高いほどＮ型層に広がる空乏層の幅Ｘｎ及びＸｐが増加することを示し、式（１０）は、その逆のことを示している。また、式（９）及び（１０）は、逆方向電圧を増加させると空乏層の幅Ｘｎ及びＸｐが増加する。例えば、図２において、アノード電極６１Ａとゲート電極５１の間に順方向電圧を印加すると、Ｐ型ゲート層－Ｎ型ゲート層間のＰＮジャンクションには、逆方向の電圧が印加される。逆方向の電圧によって広がった空乏層が反対側のジャンクション付近の空乏層とつながると、パンチスルーが生じてアノードーゲート間が導通する。そのため、十分な耐圧性能を確保するためには、アノード－ゲート間に順方向電圧を印加したときのＰ型ゲート層－Ｎ型ゲート層間のＰＮジャンクションにおけるＰ型ゲート層側の空乏層の幅と、Ｐ型ゲート層－Ｎ型カソード層間の電圧が０ＶのときのＰ型ゲート層－Ｎ型カソード層間のＰＮジャンクションにおけるＰ型ゲート層側の空乏層の幅の合計より、厚さＴｐｇ（＝Ｔ３）が大きくする。例えば、不純物濃度Ｎｎｇが１×１０１８ｃｍ－３と大きく、かつ半導体層の成長時におけるばらつきを考慮して、耐圧が８Ｖ以上となるＰ型ゲート層１０３１の不純物濃度として、不純物濃度Ｎｐｇを１×１０１８ｃｍ－３としている。
最後に、十分な耐圧性能を確保しつつ発光サイリスタ１０をオンさせるために必要なブレークオーバー電圧Ｖｂを低減できる、Ｐ型ゲート層１０３１の不純物濃度Ｎｐｇと厚さＴｐｇ（＝Ｔ３）を定める。ブレークオーバー電圧Ｖｂは、発光サイリスタ１０をオンさせるために必要な電圧である。ベース層（すなわち、発光サイリスタ１０におけるゲート層）の不純物濃度ＮＢを増加させる又はベース幅ＷＢを大きくすることで電流増幅率β１及びβ２は小さくなる。電流増幅率β１及びβ２が小さくなると、発光サイリスタ１０をオンさせるために必要なブレークオーバー電圧Ｖｂは増加する。ブレークオーバー電圧Ｖｂは、発光サイリスタ１０を駆動する駆動回路から供給される駆動電圧よりも低くする必要があるため、電流増幅率β１及びβ２はある程度大きくする必要がある。発光サイリスタ１０におけるＰＮＰトランジスタ部分及びＮＰＮトランジスタ部分について、それぞれ電流増幅率β１及びβ２は、以下の式（１１）及び（１２）で求めることができる。
Figure 0007259592000002
ここで、式（１１）及び（１２）におけるベース幅ＷＢは、Ｎ型ゲート層１０２１の厚さＴｎｇ（＝Ｔ２）から空乏層の幅Ｘｎ及びＸｐの合計値を差し引いた値である。このため、Ｎ型ゲート層１０２１の厚さＴｎｇを空乏層の幅の定数倍とすれば、不純物濃度Ｎｎｇからベース幅ＷＢが定まる。ブレークオーバー電圧Ｖｂは、電流増幅率β１及びβ２のそれぞれと負の相関を持つことが実験で得られている。また、ブレークオーバー電圧Ｖｂは、電流増幅率の合成関数βとも負の相関があると考えられる。したがって、合成関数βは、以下の式（１３）で得られると考えられる。
Figure 0007259592000003
ここで、係数ａは、任意の定数である。このとき、図８に示されるように、Ｎ型ゲート層１０２１の不純物濃度Ｎｎｇの変化に対して電流増幅率の合成関数βが極大値を持つ結果が得られた。そのため、図５に示されるように、Ｎ型ゲート層１０２１の不純物濃度Ｎｎｇを５×１０１７ｃｍ－３、Ｎ型ゲート層１０２１の厚さＴｎｇ（＝Ｔ２）を３００ｎｍとしている。Ｎｋ（図５において、Ｎ４１）は、カソード層１０４１の不純物濃度、Ｎａｅは、活性層１０１２の不純物濃度を示す。
第１の実施形態に係る発光サイリスタ１０は、図５に示される構造に限定されず、以下の条件（１４）から（１９）を満たすことによって、８Ｖ以上の耐圧を確保しつつ、電流増幅率の合成関数βを従来よりも大きくすることができる。
１５０ｎｍ≦Ｔｐｇ（＝Ｔ３）≦１８０ｎｍ （１４）
２７０ｎｍ≦Ｔｎｇ（＝Ｔ２）≦３３０ｎｍ （１５）
１．２×１０１８ｃｍ－３≦Ｎｋ≦１．８×１０１８ｃｍ－３ （１６）
８×１０１７ｃｍ－３≦Ｎｐｇ≦１．２×１０１８ｃｍ－３ （１７）
４×１０１７ｃｍ－３≦Ｎｎｇ≦６×１０１７ｃｍ－３ （１８）
１．２×１０１８ｃｍ－３≦Ｎａｅ≦１．５×１０１９ｃｍ－３ （１９）
第１の実施形態に係る発光サイリスタ１０は、以下の条件（２０）及び（２１）を満たしている。
Ｔｐｇ＜Ｔｎｇ （２０）
Ｎｎｇ＜Ｎｐｇ≦Ｎａｃ （２１）
《１－２》動作
第１の実施形態に係る発光サイリスタ１０では、ゲート電極５１からカソード電極４１Ｋへ電流を流すことにより、アノード電極６１Ａとカソード電極４１Ｋ間を導通させる。このとき、Ｐ型の活性層１０１２内で正孔と電子が再結合する。このとき、Ｎ型ゲート層１０２１とＰ型ゲート層１０３１内でも同様の再結合が発生するが、Ｎ型ゲート層１０２１における不純物濃度Ｎｎｇを小さくしており、Ｐ型ゲート層１０３１では厚さＴｐｇを薄くしているため、活性層１０１２内において高い確率で再結合が起こる。再結合により発光した光は、カソード層１０４１を通過して出射される。
《１－３》効果
第１の実施形態に係る発光サイリスタ１０では、前述した計算によって十分な耐圧性能を確保しつつ、電流増幅率の合成関数βが大きくなることでブレークオーバー電圧Ｖｂを低減できる。また、Ｎ型ゲート層１０２１及びＰ型ゲート層１０３１は活性層１０１２で発生した光を吸収する吸収層でもあるため、これらを薄くすることによって光の取り出し効率が向上する。以上より、第１の実施形態に係る発光サイリスタ１０では、ブレークオーバー電圧Ｖｂが低減し、発光効率が向上する。
また、加工プロセスにおいてエッチングストップ層１０３２を用いない比較例の場合には、Ｐ型ゲート層１０３１の厚さを４００ｎｍ程度に厚くする必要があり、ブレークオーバー電圧Ｖｂも５．４４Ｖに増加する。これに対し、第１の実施の形態に係る発光サイリスタ１０では、加工プロセスにおいてエッチングストップ層１０３２を用いているので、Ｐ型ゲート層１０３１の厚さを１５０ｎｍに薄くすることができ、ブレークオーバー電圧Ｖｂを２．５６Ｖに下げることができ、出射光量を比較例に比べて１５２％に増加させることができる。
なお、上記例では、基材部１０１から上方向にＰＮＰＮの順で半導体層が積層され、Ｐ型ゲート層１０３１の直上にエッチングストップ層１０３２を設け、活性層１０１２、Ｎ型ゲート層１０２１及びＰ型ゲート層１０３１のＡｌ組成比が互いに同じであり、Ｐ型ゲート層１０３１にゲート電極５１を接続する例について説明した。しかし、エッチングストップ層１０３２を備えない構造などのように他の構造を採用してもよい。
《１－４》第１の実施形態の第１変形例
図９は、第１の実施形態の第１変形例に係る発光サイリスタ１１の断面構造を示す概略断面図である。図１０は、発光サイリスタ１１の各半導体層の不純物濃度［ｃｍ－３］、厚さ［ｎｍ］及びＡｌ組成比の例を示す図である。発光サイリスタ１１及び半導体装置１１００は、第３の半導体層１０３０ａがＰ型ゲート層１０３１ａとエッチングストップ層１０３２ａとを有し、ゲート電極５１がＮ型ゲート層１０２１に接続されている点が、発光サイリスタ１０及び半導体装置１０００と相違する。他の点に関し、発光サイリスタ１１及び半導体装置１１００は、発光サイリスタ１０及び半導体装置１０００と同じである。
《１－５》第１の実施形態の第２変形例
図１１は、第１の実施形態の第２変形例に係る発光サイリスタ１０ａの各半導体層の不純物濃度［ｃｍ－３］、厚さ［ｎｍ］及びＡｌ組成比の例を示す図である。発光サイリスタ１０ａは、Ｐ型ゲート層１０３１のＡｌ組成比Ｃｐｇ及びＮ型ゲート層１０２１のＡｌ組成比Ｃｎｇを活性層１０１２ａのＡｌ組成比Ｃａｅよりも高い点が、発光サイリスタ１０と相違する。図１１に示されるように、Ｎ型ゲート層１０２１及びＰ型ゲート層１０３１のＡｌ組成比Ｃｎｇ、Ｃｐｇを活性層のＡｌ組成比Ｃａｅより高くした場合であっても、各半導体層間のジャンクションにおけるビルトインポテンシャルＶｂｉ及び空乏層の幅Ｘｎ及びＸｐの変化は微小であり、上記条件（１４）から（２１）の各半導体層の厚さ及び各不純物濃度の範囲で耐圧を確保できる。加えて、Ａｌ組成比Ｃｎｇ、Ｃｐｇを大きくすることで光の透過率が大きくなるため、光の取り出し効率が向上し、更なる光量増加の効果が得られる。上記以外の点に関し、発光サイリスタ１０ａは、発光サイリスタ１０と同じである。
《１－６》第１の実施形態の第３変形例
図１２は、第１の実施形態の第３変形例に係る発光サイリスタ１２の断面構造を示す概略断面図である。図１３は、発光サイリスタ１２の各半導体層の不純物濃度［ｃｍ－３］、厚さ［ｎｍ］及びＡｌ組成比の例を示す図である。発光サイリスタ１２は、基材部１０１上に、基材部１０１側から第４の半導体層１０４０、第３の半導体層１０３０、第２の半導体層１０２０、及び第１の半導体層１０１０の順に積層されており、アノード電極４１Ａ、アノード配線４２Ａ、カソード電極６１Ｋ、カソード配線６２Ｋを備えている点が、発光サイリスタ１０と相違する。発光サイリスタ１２は、活性層１０１２の上部にアノード層１０１１だけが存在するので、上方向に進む光の吸収が少なくなり、光の取り出し効率が向上し、更なる光量増加の効果が得られる。上記以外の点に関し、発光サイリスタ１２は、発光サイリスタ１０と同じである。
《２》第２の実施形態
《２－１》構成
図１４は、本発明の第２の実施形態に係る発光サイリスタ２０の構造を示す概略平面図である。図１５は、発光サイリスタ２０の構造を示す概略断面図である。図１４及び図１５に示されるように、発光サイリスタ２０は、第１の導電型の第１の半導体層２０１０と、第１の半導体層２０１０に隣接して配置された第１の導電型と異なる第２の導電型の第２の半導体層２０２０と、第２の半導体層２０２０に隣接して配置された第１の導電型の第３の半導体層２０３０と、第３の半導体層２０３０に隣接して配置された第２の導電型の第４の半導体層２０４０とを有している。第２の実施形態では、第１の導電型はＮ型であり、第２の導電型はＰ型である。
また、図１５に示されるように、発光サイリスタ２０は、第１の半導体層２０１０と電気的に接続された第１の電極としてのカソード電極６１Ｋと、第３の半導体層２０３０と電気的に接続された第２の電極としてのゲート電極５１と、第４の半導体層２０４０と電気的に接続された第３の電極としてのアノード電極４１Ａとを有している。カソード電極６１Ｋは、カソード配線６２Ｋによって基材部１０１のカソード端子６３Ｋ（図１４に示される。）に電気的に接続されている。ゲート電極５１は、ゲート配線５２（図１４に示される。）によって基材部１０１のゲート端子５３（図１４に示される。）に電気的に接続されている。アノード電極４１Ａは、アノード配線４２Ａによって基材部１０１のカソード端子４３Ａ（図１４示される。）に電気的に接続されている。
Ｎ型の第１の半導体層２０１０は、カソード層２０１１と、カソード層２０１１に隣接して配置されたＮ型の活性層２０１２とを有している。つまり、第１の半導体層２０１０の一部は、第２の半導体層２０２０に隣接する活性層２０１２である。Ｐ型の第２の半導体層２０２０は、Ｐ型ゲート層２０２１を有している。Ｎ型の第３の半導体層２０３０は、Ｎ型ゲート層２０３１と、エッチングストップ層２０３２とを有している。Ｐ型の第４の半導体層２０４０は、Ｎ型カソード層２０４１を有している。
第１から第４の半導体層２０１０、２０２０、２０３０、２０４０としてＡｌＧａＡｓ系半導体材料を用いた場合、カソード層２０１１は、例えば、Ｎ型Ａｌ０．２５Ｇａ０．７５Ａｓ層であり、活性層２０１２は、例えば、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、Ｐ型ゲート層２０２１は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、Ｎ型ゲート層２０３１は、例えば、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、アノード層２０１１は、例えば、Ｐ型Ａｌ０．２５Ｇａ０．７５Ａｓ層である。また、エッチングストップ層２０３２は、例えば、Ｎ型Ｉｎ０．４９Ｇａ０．５１Ｐ層である。
第２の実施形態では、活性層２０１２の不純物濃度Ｎａｅは、第３の半導体層２０３０の不純物濃度Ｎｎｇ以上である。また、活性層２０１２のバンドギャップＢＧａｅは、第２の半導体層２０２０のバンドギャップＢＧｐｇ以下であり且つ第３の半導体層１０３０のバンドギャップＢＧｎｇ以下である。さらに、第３の半導体層２０３０の厚さＴ３は、第２の半導体層２０２０の厚さＴ２より薄い。さらにまた、第２の半導体層２０２０の不純物濃度Ｎｐｇは、第３の半導体層２０３０の不純物濃度Ｎｎｇより低い。
つまり、第１の実施形態に係る発光サイリスタは、以下の条件（１ａ）、（２）から（４）、（５ａ）を満たす。
Ｎａｅ≧Ｎｎｇ （１ａ）
ＢＧａｅ≦ＢＧｎｇ （２）
ＢＧａｅ≦ＢＧｐｇ （３）
Ｔ２＞Ｔ３ （４）
Ｎｐｇ＜Ｎｎｇ （５ａ）
条件（２）及び（３）は、活性層２０１２のＡｌ組成比Ｃａｅは、第２の半導体層２０２０のＡｌ組成比Ｃｐｇ以下であり且つ第３の半導体層２０３０のＡｌ組成比Ｃｎｇ以下であると等価である。したがって、条件（２）及び（３）は、以下の条件（６）及び（７）で置き換えることができる。
Ｃａｅ≦Ｃｎｇ （６）
Ｃａｅ≦Ｃｐｇ （７）
図１６は、発光サイリスタ２０の各半導体層の不純物濃度［ｃｍ－３］、厚さ［ｎｍ］及びＡｌ組成比の例を示す図である。図５では、不純物濃度として以下の数値例が示されている。
実施の形態２に係る発光サイリスタ２０において、活性層２０１２のＡｌ組成比ＣａｅをＮ型ゲート層２０３１のＡｌ組成比Ｃｎｇ及びＰ型ゲート層２０２１のＡｌ組成比Ｃｐｇと等しくし、カソード層２０１１のＡｌ組成比Ｃ１１及びアノード層２０４１のＡｌ組成比Ｃ４１より小さくしている。つまり、実施の形態２に係る発光サイリスタ２０においては、条件（８）が成立している。
Ｃａｅ＝Ｃｐｇ＝Ｃｎｇ＜Ｃ１１（又はＣ４１） （８）
第２の実施形態に係る発光サイリスタ２０は、図１６に示される構造に限定されず、以下の条件（２２）から（２９）を満たすことによって、８Ｖ以上の耐圧を確保しつつ、電流増幅率の合成関数βを従来よりも大きくすることができる。
１８０ｎｍ≦Ｔｎｇ（＝Ｔ３）≦２２０ｎｍ （２２）
２７０ｎｍ≦Ｔｐｇ（＝Ｔ２）≦３３０ｎｍ （２３）
４×１０１８ｃｍ－３≦Ｎａ≦６×１０１８ｃｍ－３ （２４）
７×１０１７ｃｍ－３≦Ｎｎｇ≦１×１０１８ｃｍ－３ （２５）
４×１０１７ｃｍ－３≦Ｎｐｇ≦６×１０１７ｃｍ－３ （２６）
１×１０１８ｃｍ－３≦Ｎａｅ＜１．５×１０１８ｃｍ－３ （２７）
の範囲で耐圧を８Ｖ以上確保しつつ電流増幅率の合成関数βを従来よりも大きくすることができる。
第２の実施形態に係る発光サイリスタ２０は、以下の条件（２８）及び（２９）を満たしている。
Ｔｎｇ＜Ｔｐｇ （２８）
Ｎｐｇ＜Ｎｎｇ≦Ｎａｅ （２９）
《２－２》動作
第２の実施形態に係る発光サイリスタ２０では、アノード電極４１ＡからＮ型ゲート電極５１へ電流を流すことにより、アノード電極４１Ａとカソード電極６１Ｋ間を導通させる。このとき、Ｎ型活性層２０１２内で正孔と電子とが再結合する。
このとき、Ｐ型ゲート層２０２１とＮ型ゲート層２０３１内でも同様の再結合が発生するが、Ｐ型ゲート層２０２１における不純物濃度Ｎｐｇを小さくしており、Ｎ型ゲート層２０３１では厚さＴｐｇ（＝Ｔ３）を薄くしているため、活性層２０１２内において高い確率で再結合が起こる。再結合により発光した光は、アノード層２０４１を通過して出射される。
《２－３》効果
第２の実施形態に係る発光サイリスタ２０では、前述した計算によって十分な耐圧性能を確保しつつ、電流増幅率の合成関数βが大きくなることでブレークオーバー電圧Ｖｂを低減できる。また、Ｐ型ゲート層２０２１及びＮ型ゲート層２０３１は活性層２０１２で発生した光を吸収する吸収層でもあるため、これらを薄くすることによって光の取り出し効率が向上する。以上より、第２の実施形態に係る発光サイリスタ２０では、ブレークオーバー電圧Ｖｂが低減し、発光効率が向上する。
また、加工プロセスにおいてエッチングストップ層２０３２を用いているので、Ｎ型ゲート層２０３１の厚さを薄くすることができ、ブレークオーバー電圧Ｖｂを下げることができる。
なお、上記例では、基材部１０１から上方向にＮＰＮＰの順で半導体層が積層され、Ｎ型ゲート層２０３１の直上にエッチングストップ層２０３２を設け、活性層２０１２、Ｐ型ゲート層２０２１及びＮ型ゲート層２０３１のＡｌ組成比が互いに同じであり、Ｎ型ゲート層２０３１にゲート電極５１を接続する例について説明した。しかし、エッチングストップ層２０３２を備えない構造などのように他の構造を採用してもよい。
《３》第３の実施形態
《３－１》構成
図１７は、第３の実施形態に係る発光サイリスタ３０の構造を示す概略断面図である。図１８は、発光サイリスタ３０の各半導体層の不純物濃度、厚さ及びＡｌ組成比の例を示す図である。第３の実施形態に係る発光サイリスタ３０は、アノード層及びカソード層よりもＡｌ組成比の大きな正孔バリア層３０２１ａ及び電子バリア層３０１２ａを設けている点が、第１の実施形態に係る発光サイリスタ１０と相違する。発光サイリスタ３０の第１から第４の半導体層３０１０、３０２０、３０３０、３０４０は、発光サイリスタ１０の第１から第４の半導体層１０１０、１０２０、１０３０、１０４０に対応する。発光サイリスタ３０のアノード層３０１１、活性層３０１２、Ｎ型ゲート層３０２１、エッチングストップ層３０３２、カソード層３０４１の構造は、発光サイリスタ１０のアノード層１０１１、活性層１０１２、Ｎ型ゲート層１０２１、エッチングストップ層１０３２、カソード層１０４１の構造とそれぞれ同じである。
第１から第４の半導体層３０１０、３０２０、３０３０、３０４０としてＡｌＧａＡｓ系半導体材料を用いた場合、アノード層３０１１は、例えば、Ｐ型Ａｌ０．２５Ｇａ０．７５Ａｓ層、電子バリア層３０１２ａは、例えば、Ｐ型Ａｌ０．４０Ｇａ０．６０Ａｓ層、活性層３０１２は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層、正孔バリア層３０２１ａは、例えば、Ｎ型Ａｌ０．４０Ｇａ０．６０Ａｓ層、Ｎ型ゲート層３０２１は、例えば、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層、Ｐ型ゲート層３０３１は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層、カソード層３０４１は、例えば、Ｎ型Ａｌ０．２５Ｇａ０．７５Ａｓ層である。また、エッチングストップ層３０３２は、Ｐ型Ｉｎ０．４９Ｇａ０．５１Ｐ層である。
第３の実施形態では、発光サイリスタ３０におけるＰＮＰトラジスタのベース層が、正孔バリア層３０２１ａとＮ型ゲート層３０２１の２層に分離されているため、２層の厚さの合計を第１の実施形態における厚さＴｎｇとする。また、電子バリア層３０１２ａの不純物濃度は活性層３０１２の不純物濃度と等しくＮａｅであり、正孔バリア層３０２１ａの不純物濃度はＮ型ゲート層３０２１の不純物濃度と等しく不純物濃度Ｎｎｇである。
第３の実施形態に係る発光サイリスタ３０は、図１８に示される構造に限定されず、以下の条件（１４）から（１９）を満たすことによって、８Ｖ以上の耐圧を確保しつつ、電流増幅率の合成関数βを従来よりも大きくすることができる。
１５０ｎｍ≦Ｔｐｇ（＝Ｔ３）≦１８０ｎｍ （１４）
２７０ｎｍ≦Ｔｎｇ（＝Ｔ２）≦３３０ｎｍ （１５）
１．２×１０１８ｃｍ－３≦Ｎｋ≦１．８×１０１８ｃｍ－３ （１６）
８×１０１７ｃｍ－３≦Ｎｐｇ≦１．２×１０１８ｃｍ－３ （１７）
４×１０１７ｃｍ－３≦Ｎｎｇ≦６×１０１７ｃｍ－３ （１８）
１．２×１０１８ｃｍ－３≦Ｎａｅ≦１．５×１０１９ｃｍ－３ （１９）
の範囲で耐圧を８Ｖ以上確保しつつ電流増幅率の合成関数βを従来よりも大きくすることができる。
第３の実施形態に係る発光サイリスタ３０は、以下の条件（２０）及び（２１）を満たしている。
Ｔｐｇ＜Ｔｎｇ （２０）
Ｎｎｇ＜Ｎｐｇ≦Ｎａｃ （２１）
Ｐ型の活性層３０１２とＮ型ゲート層３０２１との間にＡｌ組成比Ｃｂｈが高く、バンドギャップが高い正孔バリア層３０２１ａを設ける理由は、正孔バリア層３０２１ａのバンドギャップが、カソード層３０４１のバンドギャップよりも大きい場合には、活性層３０１２内においてカソード層３０４１に向かって移動する正孔に対してエネルギー障壁が生じるからである。つまり、バンドギャップが高い正孔バリア層３０２１ａは、正孔の通過を制限する障壁層としての機能を持つので、正孔が活性層３０１２から抜け出てしまうことを抑制することができる。このため、活性層３０１２における正孔の量の減少は抑制され、活性層３０１２における正孔と電子の再結合の発生確率が高くなる。
Ｐ型の活性層３０１２とアノード層３０１１との間にＡｌ組成比Ｃｂｅが高く、バンドギャップが高い電子バリア層３０１２ａを設ける理由は、電子バリア層３０１２ａのバンドギャップが、Ｐ型の活性層３０１２において電子バリア層３０１２ａに向かって進む電子の障壁層として働き、活性層３０１２における電子の閉じ込め効果を向上させることができ、活性層３０１２内での再結合を増加させることができるからである。
《３－２》動作
第３の実施形態に係る発光サイリスタ３０は、第１の実施形態に係る発光サイリスタ１０と同様に動作する。
《３－３》効果
第３の実施形態に係る発光サイリスタ３０は、第１の実施形態に係る発光サイリスタ１０と同様に、十分な耐圧性能を確保しつつ、電流増幅率の合成関数βが大きくなることでブレークオーバー電圧Ｖｂを低減できる。
また、活性層３０１２からの光を吸収するＰ型ゲート層３０３１を薄くしているので、光の取り出し効率が向上する。
さらに、活性層３０１２に隣接した正孔バリア層３０２１ａ及び電子バリア層３０１２ａによってエネルギー障壁が形成され、活性層３０１２内にキャリアが閉じ込められることで活性層３０１２内での再結合が促進されて、内部量子効率が向上する。従って、第１の実施形態よりも光量が増加する。
なお、上記例では、基材部１０１から上方向にＰＮＰＮの順で半導体層が積層された例について説明した。しかし、エッチングストップ層２０３２を備えない構造などのように他の構造を採用してもよい。また、第１及び第２の実施形態で述べたような各種の構造、又はそれらの組み合わせを組み入れてもよい。
《４》第４の実施形態
図１９は、第４の実施形態に係る光プリントヘッドの要部の構造を示す略斜視図である。図１９に示されるように、要部としての基板ユニットは、実装基板であるプリント配線板８０１と、アレイ状に配置された複数の発光素子チップ１００とを有している。発光素子チップ１００は、プリント配線板８０１上に熱硬化樹脂などにより固定されている。発光素子チップ１００の外部接続用の電極パッド１５２とプリント配線板８０１の接続パッド８０２とは、ボンディングワイヤ８０３により電気的に接続されている。また、プリント配線板８０１には、各種配線パターン、電子部品、コネクタなどが搭載されてもよい。また、発光素子チップ１００の代わりに、第１から第３の実施形態で説明された他の発光素子チップのいずれかが用いられてもよい。
図２０は、第４の実施形態に係る光プリントヘッド８００の構造を示す概略断面図である。光プリントヘッド８００は、電子写真方式の画像形成装置としての電子写真プリンタの露光装置である。図２３に示されるように、光プリントヘッド８００は、ベース部材８１１と、プリント配線板８０１と、発光素子チップ１００と、複数の正立等倍結像レンズを含むレンズアレイ８１３と、レンズホルダ８１４と、バネ部材であるクランパ８１５とを備えている。ベース部材８１１は、プリント配線板８０１を固定するための部材である。ベース部材８１１の側面には、クランパ８１５を用いて、プリント配線板８０１及びレンズホルダ８１４をベース部材８１１に固定するための開口部８１２が設けられている。レンズホルダ８１４は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ８１３は、発光素子チップ１００から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ８１４は、レンズアレイ８１３をベース部材８１１の所定の位置に保持する。クランパ８１５は、ベース部材８１１の開口部８１２及びレンズホルダ８１４の開口部を介して、各構成部分を挟み付けて保持する。
光プリントヘッド８００では、印刷データに応じて、発光素子チップ１００の発光サイリスタが選択的に発光し、発光サイリスタから出射された光はレンズアレイ８１３により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。
以上に説明したように、第４の実施形態に係る光プリントヘッド８００は、発光強度のバラツキの小さい発光素子チップ１００を備えているので、これを画像形成装置に搭載することで、印字品質を向上させることができる。
《５》第５の実施形態
図２１は、第５の実施形態に係る画像形成装置９００の構造を示す概略断面図である。画像形成装置９００は、例えば、電子写真プロセスを用いるカラープリンタである。
図２１に示されるように、画像形成装置９００は、主要な構成として、電子写真プロセスにより用紙などの記録媒体Ｐ上にトナー画像（すなわち、現像剤画像）を形成する画像形成部（すなわち、プロセスユニット）９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃと、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃに記録媒体Ｐを供給する媒体供給部９２０と、記録媒体Ｐを搬送する搬送部９３０とを有している。また、画像形成装置９００は、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々に対応するように配置された転写部としての転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃと、記録媒体Ｐ上に転写されたトナー画像を定着させる定着器９５０と、定着器９５０を通過した記録媒体Ｐを画像形成装置９００の筐体の外部に排出する媒体排出部としてのガイド９２６及び排紙ローラ対９２５とを有している。画像形成装置９００が備える画像形成部の数は、３以下又は５以上であってもよい。また、画像形成装置９００は、電子写真プロセスによって記録媒体Ｐ上に画像を形成する装置であれば、画像形成部の数が１つであるモノクロプリンタであってもよい。
図２１に示されるように、媒体供給部９２０は、媒体カセット９２１と、媒体カセット９２１内に積載された記録媒体Ｐを１枚ずつ繰り出すホッピングローラ９２２と、媒体カセット９２１から繰り出された記録媒体Ｐを搬送するローラ対９２３と、記録媒体Ｐを案内するガイド９７０と、記録媒体Ｐのスキューを修正するレジストローラ・ピンチローラ９２４とを有している。
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、記録媒体Ｐ上にブラック（Ｋ）のトナー画像、イエロー（Ｙ）のトナー画像、マゼンタ（Ｍ）のトナー画像、及びシアン（Ｃ）のトナー画像をそれぞれ形成する。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、媒体搬送路に沿って媒体搬送方向の上流側から下流側に（すなわち、図１における右から左に）並んで配置されている。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々は、着脱自在なユニットであってもよい。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、収容するトナーの色が異なる点以外は、基本的に互いに同じ構造を有している。
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、各色用の露光装置としての光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃをそれぞれ有している。光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃの各々は、第５の実施形態に係る光プリントヘッド８００である。
画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、回転可能に支持された像担持体としての感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃと、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面を一様に帯電させる帯電部材としての帯電ローラ９１４Ｋ，９１４Ｙ，９１４Ｍ，９１４Ｃとを有している。また、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによる露光によって感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に静電潜像を形成した後に、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面にトナーを供給して静電潜像に対応するトナー画像を形成する現像部９１５Ｋ，９１５Ｙ，９１５Ｍ，９１５Ｃを有している。
現像部９１５Ｋ，９１５Ｙ，９１５Ｍ，９１５Ｃは、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面にトナーを供給する現像剤担持体としての現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃとを有している。また、現像部９１５Ｋ，９１５Ｙ，９１５Ｍ，９１５Ｃは、トナー収容部内に収容されたトナーを現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃに供給する供給ローラ９１７Ｋ，９１７Ｙ，９１７Ｍ，９１７Ｃと、現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃの表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード９１８Ｋ，９１８Ｙ，９１８Ｍ，９１８Ｃとを有している。
光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによる露光は、一様帯電した感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に印刷用の画像データに基づいて実行される。光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃは、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。
図２１に示されるように、搬送部９３０は、記録媒体Ｐを静電吸着して搬送する搬送ベルト（すなわち、転写ベルト）９３３と、駆動部により回転されて搬送ベルト９３３を駆動する駆動ローラ９３１と、駆動ローラ９３１と対を成して搬送ベルト９３３を張架するテンションローラ（すなわち、従動ローラ）９３２とを有している。
図２１に示されるように、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃは、搬送ベルト９３３を挟んで画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃに対向して配置されている。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃの各々の感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面に形成されたトナー画像は、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃによって、媒体搬送路に沿って矢印方向に搬送される記録媒体Ｐの上面に順に転写される。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃは、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃ上に現像されたトナー画像を記録媒体Ｐに転写した後に感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃに残留したトナーを除去するクリーニング装置９１９Ｋ，９１９Ｙ，９１９Ｍ，９１９Ｃを有している。
定着器９５０は、互いに圧接し合う１対のローラ９５１，９５２を有している。ローラ９５１は、加熱ヒータを内蔵するローラ（すなわち、ヒートローラ）９５１であり、ローラ９５２はローラ９５１に向けて押し付けられる加圧ローラである。未定着のトナー画像を有する記録媒体Ｐは、定着器９５０の１対のローラ９５１，９５２間を通過する。このとき、未定着のトナー画像は、加熱及び加圧されて記録媒体Ｐ上に定着される。
また、搬送ベルト９３３の下面部には、クリーニングブレード９３４及び廃棄トナー収容部（図示せず）などからなるクリーニング機構が備えられている。
印刷時には、媒体カセット９２１内の記録媒体Ｐが、ホッピングローラ９２２によって繰り出され、ローラ対９２３へ送られる。続いて、記録媒体Ｐはローラ対９２３からレジストローラ・ピンチローラ９２４を介して搬送ベルト９３３に送られ、この搬送ベルト９３３の走行に伴って、画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃへと搬送される。画像形成部９１０Ｋ，９１０Ｙ，９１０Ｍ，９１０Ｃにおいて、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃの表面は、帯電ローラ９１４Ｋ，９１４Ｙ，９１４Ｍ，９１４Ｃによって帯電され、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃによって露光され、静電潜像が形成される。静電潜像には、現像ローラ９１６Ｋ，９１６Ｙ，９１６Ｍ，９１６Ｃ上で薄層化されたトナーが静電的に付着されて各色のトナー画像が形成される。各色のトナー画像は、転写ローラ９４０Ｋ，９４０Ｙ，９４０Ｍ，９４０Ｃによって記録媒体Ｐに転写され、記録媒体Ｐ上にカラーのトナー画像が形成される。転写後に、感光体ドラム９１３Ｋ，９１３Ｙ，９１３Ｍ，９１３Ｃ上に残留したトナーは、クリーニング装置９１９Ｋ，９１９Ｙ，９１９Ｍ，９１９Ｃによって除去される。カラーのトナー画像が形成された記録媒体Ｐは、定着器９５０に送られる。定着器９５０において、カラーのトナー画像が記録媒体Ｐに定着され、カラー画像が形成される。カラー画像が形成された記録媒体Ｐは、ガイド９２６に沿って搬送され、排紙ローラ対９２５によってスタッカへ排出される。
以上に説明したように、第５の実施形態に係る画像形成装置９００は、光プリントヘッド９１１Ｋ，９１１Ｙ，９１１Ｍ，９１１Ｃとして第５の実施形態に係る光プリントヘッド８００を用いているので、画像形成装置９００による印字品質を向上させることができる。
《７》変形例
上記第１から第３の実施形態の発光サイリスタを構成する半導体層の導電型を逆にした構造を採用することも可能である。
１０，１０ａ，１１，１２，２０，３０ 発光サイリスタ、 ６１Ａ，４１Ａ アノード電極、 ５１ ゲート電極、 ４１Ｋ，６１Ｋ カソード電極、 ７１ 絶縁膜、 １００，２００ 発光素子チップ、 １０１ 基材部、 １０２ 基材、 １０３ 平坦化層、 ８００ 光プリントヘッド、 ８０１ 基板ユニット、 ９００ 画像形成装置、 １０００，１１００，１２００，２０００，３０００ 半導体装置、 １０１０，２０１０，３０１０ 第１の半導体層、 １０２０，２０２０，３０２０ 第２の半導体層、 １０３０，２０３０，３０３０ 第３の半導体層、 １０４０，２０４０，３０４０ 第４の半導体層、 １０１１，２０４１，３０１１ アノード層、 １０１２，１０１２ａ，２０１２，３０１２ 活性層、 １０２１，２０２１，３０２１ Ｎ型ゲート層、 １０３１，１０３１ａ，２０３１，３０３１ Ｐ型ゲート層、 １０３２，１０３２ａ，２０３２，３０３２ エッチングストップ層、 １０４１，２０１１，３０４１ カソード層、 ３０１２ａ 電子バリア層、 ３０２１ａ 正孔バリア層。

Claims (17)

  1. 第１の導電型の第１の半導体層と、
    前記第１の半導体層と隣接して配置された第２の導電型の第２の半導体層と、
    前記第２の半導体層と隣接して配置された第１の導電型の第３の半導体層と、
    前記第３の半導体層と隣接して配置された第２の導電型の第４の半導体層と
    を有し、
    前記第１の半導体層の一部は、前記第２の半導体層に隣接する活性層であり、
    前記活性層の不純物濃度は、前記第３の半導体層の不純物濃度以上であり、
    前記第３の半導体層の厚さは、前記第２の半導体層の厚さより薄く、
    前記第２の半導体層の不純物濃度は、前記第３の半導体層の不純物濃度より低い
    ことを特徴とする発光サイリスタ。
  2. 前記活性層のバンドギャップは、前記第２の半導体層のバンドギャップ以下であり且つ前記第３の半導体層のバンドギャップ以下であることを特徴とする請求項１に記載の発光サイリスタ。
  3. 前記第３の半導体層は、第１の導電型のゲート層と、エッチングストップ層とを有することを特徴とする請求項１又は２に記載の発光サイリスタ。
  4. 前記第１の導電型はＰ型であり、前記第２の導電型はＮ型であることを特徴とする請求項１から３のいずれか１項に記載の発光サイリスタ。
  5. 前記第３の半導体層の厚さは、１５０ｎｍ以上１８０ｎｍ以下の範囲内であり、
    前記第２の半導体層の厚さは、２７０ｎｍ以上３３０ｎｍ以下の範囲内である
    ことを特徴とする請求項４に記載の発光サイリスタ。
  6. 前記第４の半導体層の不純物濃度は、１．２×１０１８ｃｍ－３以上１．８×１０１８ｃｍ－３以下の範囲内であり、
    前記第３の半導体層の不純物濃度は、８×１０１７ｃｍ－３以上１．２×１０１８ｃｍ－３以下の範囲内であり、
    前記第２の半導体層の不純物濃度は、４×１０１７ｃｍ－３以上６×１０１７ｃｍ－３以下の範囲内であり、
    前記活性層の不純物濃度は、１．２×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下の範囲内である
    ことを特徴とする請求項４又は５に記載の発光サイリスタ。
  7. 前記第１の導電型はＮ型であり、前記第２の導電型はＰ型であることを特徴とする請求項１から３のいずれか１項に記載の発光サイリスタ。
  8. 前記第３の半導体層の厚さは、１８０ｎｍ以上２２０ｎｍ以下の範囲内であり、
    前記第２の半導体層の厚さは、２７０ｎｍ以上３３０ｎｍ以下の範囲内である
    ことを特徴とする請求項７に記載の発光サイリスタ。
  9. 前記第４の半導体層の不純物濃度は、４×１０１８ｃｍ－３以上６×１０１８ｃｍ－３以下の範囲内であり、
    前記第３の半導体層の不純物濃度は、７×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下の範囲内であり、
    前記第２の半導体層の不純物濃度は、４×１０１７ｃｍ－３以上６×１０１７ｃｍ－３以下の範囲内であり、
    前記活性層の不純物濃度は、１×１０１８ｃｍ－３以上１．５×１０１９ｃｍ－３以下の範囲内である
    ことを特徴とする請求項７又は８に記載の発光サイリスタ。
  10. 前記第１の半導体層は、第１の層と、前記活性層と、前記第１の層と前記活性層との間に配置された第２の層とを有し、
    前記第１の層のバンドギャップは、前記活性層のバンドギャップより大きく、
    前記第２の層のバンドギャップは、前記第１の層のバンドギャップ及び前記第４の半導体層のバンドギャップのいずれよりも大きい
    ことを特徴とする請求項１から９のいずれか１項に記載の発光サイリスタ。
  11. 前記第２の半導体層は、前記活性層に隣接する第３の層と、前記第３の層と前記第３の半導体層との間に配置される第４の層とを有し、
    前記第３の層のバンドギャップは、前記第１の層のバンドギャップ及び前記第４の半導体層のバンドギャップより大きい
    ことを特徴とする請求項１０に記載の発光サイリスタ。
  12. 前記第１の半導体層と電気的に接続された第１の電極と、
    前記第２の半導体層又は前記第３の半導体層と電気的に接続された第２の電極と、
    前記第４の半導体層と電気的に接続された第３の電極と
    を有することを特徴とする請求項１から１１のいずれか１項に記載の発光サイリスタ。
  13. 基材部と、
    前記基材部上に配置された請求項１から１２のいずれか１項に記載の発光サイリスタと
    を有することを特徴とする発光素子チップ。
  14. 前記第１の半導体層は、前記第４の半導体層よりも前記基材部に近い側に配置されることを特徴とする請求項１３に記載の発光素子チップ。
  15. 前記第１の半導体層は、前記第４の半導体層よりも前記基材部から離れた側に配置されることを特徴とする請求項１３に記載の発光素子チップ。
  16. 請求項１３から１５のいずれか１項に記載の発光素子チップを有することを特徴とする光プリントヘッド。
  17. 請求項１６に記載の光プリントヘッドを有することを特徴とする画像形成装置。
JP2019119529A 2019-06-27 2019-06-27 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置 Active JP7259592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019119529A JP7259592B2 (ja) 2019-06-27 2019-06-27 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
US16/905,330 US11450784B2 (en) 2019-06-27 2020-06-18 Light-emitting thyristor, light-emitting element chip, optical print head, and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019119529A JP7259592B2 (ja) 2019-06-27 2019-06-27 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2021005669A JP2021005669A (ja) 2021-01-14
JP7259592B2 true JP7259592B2 (ja) 2023-04-18

Family

ID=74044683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019119529A Active JP7259592B2 (ja) 2019-06-27 2019-06-27 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Country Status (2)

Country Link
US (1) US11450784B2 (ja)
JP (1) JP7259592B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082772A (ja) * 2019-11-22 2021-05-27 株式会社沖データ 半導体装置、光プリントヘッド、及び画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340471A (ja) 2004-05-26 2005-12-08 Kyocera Corp 発光サイリスタおよび発光装置ならびに画像記録装置
JP2009260246A (ja) 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
US20190189854A1 (en) 2017-12-19 2019-06-20 Oki Data Corporation Semiconductor device, light-emitting device chip, optical print head, and image forming device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58157159A (ja) * 1982-03-13 1983-09-19 Toshiba Corp 光駆動型半導体装置の製造方法
JP5543124B2 (ja) 2009-03-31 2014-07-09 京セラ株式会社 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド
CN109473510B (zh) * 2017-09-07 2022-05-13 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340471A (ja) 2004-05-26 2005-12-08 Kyocera Corp 発光サイリスタおよび発光装置ならびに画像記録装置
JP2009260246A (ja) 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
US20190189854A1 (en) 2017-12-19 2019-06-20 Oki Data Corporation Semiconductor device, light-emitting device chip, optical print head, and image forming device

Also Published As

Publication number Publication date
JP2021005669A (ja) 2021-01-14
US20200411715A1 (en) 2020-12-31
US11450784B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US8022387B2 (en) Composite semiconductor device having a thyristor structure
US10331057B2 (en) Light emitting element device including light emitting thyristor and optical print head including the light emitting element device
US20190189854A1 (en) Semiconductor device, light-emitting device chip, optical print head, and image forming device
JP5857569B2 (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US9059362B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US20130049027A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US7811841B2 (en) Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
US7361935B2 (en) Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head
JP7259592B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2007250961A (ja) 発光素子アレイ
JP4704079B2 (ja) 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4140358B2 (ja) 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ
JP2020123603A (ja) 発光素子チップ、露光装置、および画像形成装置
JP2013211355A (ja) ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
US10991849B2 (en) Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus
JP2019046835A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP7395983B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2019046886A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2014038934A (ja) 発光素子、光源ヘッド、及び画像形成装置
US20210157253A1 (en) Semiconductor device, optical print head and image forming apparatus therewith
JP2018032804A (ja) 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2019202504A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP2023018699A (ja) 半導体発光素子、露光装置、画像形成装置、及び半導体発光素子の製造方法
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R150 Certificate of patent or registration of utility model

Ref document number: 7259592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150