JP2021082772A - 半導体装置、光プリントヘッド、及び画像形成装置 - Google Patents

半導体装置、光プリントヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP2021082772A
JP2021082772A JP2019211091A JP2019211091A JP2021082772A JP 2021082772 A JP2021082772 A JP 2021082772A JP 2019211091 A JP2019211091 A JP 2019211091A JP 2019211091 A JP2019211091 A JP 2019211091A JP 2021082772 A JP2021082772 A JP 2021082772A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor
semiconductor layer
base material
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019211091A
Other languages
English (en)
Inventor
元一郎 松尾
Genichiro Matsuo
元一郎 松尾
裕典 古田
Hironori Furuta
裕典 古田
伸哉 十文字
Shinya Jumonji
伸哉 十文字
寛人 川田
Hiroto Kawada
寛人 川田
兼一 谷川
Kenichi Tanigawa
兼一 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2019211091A priority Critical patent/JP2021082772A/ja
Priority to US16/953,506 priority patent/US20210157253A1/en
Publication of JP2021082772A publication Critical patent/JP2021082772A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/04Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00Apparatus for electrophotographic processes
    • G03G2215/04Arrangements for exposing and producing an image
    • G03G2215/0402Exposure devices
    • G03G2215/0407Light-emitting array or panel
    • G03G2215/0409Light-emitting diodes, i.e. LED-array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Thyristors (AREA)
  • Led Devices (AREA)

Abstract

【課題】複数の発光素子の発光量を均一化し、発光形状を均一化する。【解決手段】半導体装置は、基材101とX軸方向に配列された発光素子とを有し、基材端部101a(101b)に最も近い発光素子である第1の発光素子100_1(100_n)は、第1の半導体多層構造110_1(110_n)と第1の有機絶縁膜120_1(120_n)とを有し、第2の発光素子100_2(100_3〜100_n−1)は、第2の半導体多層構造と第2の有機絶縁膜120_2(120_3〜120_n−1)とを有する。第1の多層構造幅SAは、第2の多層構造幅SBより狭く、第1の有機絶縁膜のうちの基材端部に近い側の第1の半導体多層構造の側面を覆う部分の厚さである第1の膜厚TA1(TA3)は、第2の有機絶縁膜のうちの基材端部に近い側の第2の半導体多層構造の側面を覆う部分の厚さである第2の膜厚TBより厚い。【選択図】図5

Description

本発明は、複数の発光素子を有する半導体装置、複数の半導体装置を有する光プリントヘッド、及び光プリントヘッドを有する画像形成装置に関する。
従来、電子写真方式の画像形成装置における露光装置として、複数の半導体装置としての複数の発光素子アレイチップを有する光プリントヘッドが使用されている。各発光素子アレイチップは、例えば、基材上において、基材の長手方向に配列された複数の発光サイリスタを有する(例えば、特許文献1参照)。
特開2010−239084号公報(例えば、図9参照)
一般に、同じ発光素子アレイチップにおいて、基材上に配列された複数の発光サイリスタのうちの基材の長手方向の端部に最も近い発光サイリスタから放出される光の光量(すなわち、発光強度)は、端部に最も近い発光サイリスタ以外の発光サイリスタから放出される光の光量より大きくなる。この対策として、端部に最も近い発光サイリスタに供給される駆動電流を小さくすることで、光量を抑制することが考えられる。しかし、発光素子アレイチップを連続的に駆動した場合には、発光サイリスタから放出される光の光量は、駆動時間と共に変動し、変動量は、駆動電流の電流値に依存する。このため、発光サイリスタごとに駆動電流の電流値を異なる値に設定した場合には、複数の発光サイリスタから放出される光の光量にバラツキが発生する。
本発明は、上記課題を解決するためになされたものであり、複数の発光素子の発光量及び発光形状を均一化することができる半導体装置、この半導体装置を有する光プリントヘッド、及びこの光プリントヘッドを有する画像形成装置を提供することを目的とする。
本発明の一態様に係る半導体装置は、基材と、前記基材上で第1の方向に配列された複数の発光素子と、を有し、前記複数の発光素子のうちの前記基材の前記第1の方向の端部である基材端部に最も近い発光素子である第1の発光素子は、第1の半導体多層構造と前記第1の方向における前記第1の半導体多層構造の側面を少なくとも覆う第1の有機絶縁膜とを有し、前記複数の発光素子のうちの前記第1の発光素子とは異なる発光素子である第2の発光素子は、第2の半導体多層構造と前記第1の方向における前記第2の半導体多層構造の側面を少なくとも覆う第2の有機絶縁膜とを有し、前記第1の半導体多層構造の前記第1の方向の幅である第1の多層構造幅は、前記第2の半導体多層構造の前記第1の方向の幅である第2の多層構造幅より狭く、前記第1の有機絶縁膜のうちの前記基材端部に近い側の前記第1の半導体多層構造の側面を覆う部分の厚さである第1の膜厚は、前記第2の有機絶縁膜のうちの前記基材端部に近い側の前記第2の半導体多層構造の側面を覆う部分の厚さである第2の膜厚より厚いことを特徴とする。
本発明によれば、複数の発光素子の発光量及び発光形状を均一化することができる。
本発明の第1の実施形態に係る半導体装置の構成を概略的に示す平面図である。 図1の半導体装置をS2−S2線で切る断面を概略的に示す図である。 (a)は、図1の半導体装置をS3a−S3a線で切る断面を概略的に示す図であり、(b)は、図1の半導体装置をS3b−S3b線で切る断面を概略的に示す図である。 (a)及び(b)は、第1の実施形態に係る半導体装置の半導体多層構造の元になる半導体薄膜の製造プロセスを概略的に示す断面図である。 第1の実施形態に係る半導体装置の各部のサイズを示す断面図である。 第1の実施形態に係る半導体装置の発光素子から放出される光を示す図である。 比較例1の半導体装置の構成を概略的に示す断面図である。 比較例1の半導体装置の発光素子から放出される光を示す図である。 比較例2の半導体装置の構成を概略的に示す断面図である。 比較例2の半導体装置の発光素子から放出される光を示す図である。 本発明の第2の実施形態に係る光プリントヘッドの要部の構造を示す斜視図である。 第2の実施形態に係る光プリントヘッドの構造を示す断面図である。 本発明の第3の実施形態に係る画像形成装置の構成を概略的に示す断面図である。
以下に、本発明の実施の形態に係る半導体装置、光プリントヘッド、及び画像形成装置を、図面を参照しながら説明する。半導体装置は、例えば、複数の発光素子を有する発光素子アレイチップである。光プリントヘッドは、例えば、複数の発光素子アレイチップを有する露光装置である。画像形成装置は、電子写真方式を用いて記録媒体に画像を形成するプリンタ、複写機、ファクシミリ、又は複合機などである。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。
また、図1から図3、図5から図10には、XYZ直交座標系の座標軸が示される。X軸は、第1の方向である基材の長手方向の座標軸である。Y軸は、基材の短手方向の座標軸である。Z軸は、基材の厚さ方向の座標軸である。また、各図において、同じ構成部分には、同じ符号が付される。
《1》第1の実施形態
《1−1》半導体装置10
図1は、第1の実施形態に係る半導体装置10の構成を概略的に示す平面図である。半導体装置10は、発光素子アレイチップである。図2は、図1の半導体装置10をS2−S2線で切る断面を概略的に示す図である。図3(a)は、図1の半導体装置10をS3a−S3a線で切る断面を概略的に示す図であり、図3(b)は、図1の半導体装置10をS3b−S3b線で切る断面を概略的に示す図である。
半導体装置10は、基材101と、基材101上に形成され平坦化層102と、複数の発光素子100_1〜100_nとを有する。nは2以上の整数である。第1の実施形態において、複数の発光素子100_1〜100_nは、複数の3端子発光素子としての複数の発光サイリスタである。
複数の発光素子100_1〜100_nは、基材101上に平坦化層102を介して配置される。複数の発光素子100_1〜100_nは、基材101の長手方向であるX軸方向に間隔を開けて規則的に(例えば、等間隔で)配置される。基材101の内部であって、平坦化層102の下部には、複数の発光素子100_1〜100_nを駆動する集積回路である駆動ICが備えられてもよい。基材101上には、複数の電極パッド137、及び電極配線(図示せず)が備えられる。基材101は、例えば、Si(シリコン)で形成される。基材101は、ガラス、セラミック、プラスチック、又は金属などのようなSi以外の材料で形成されてもよい。
平坦化層102は、その表面が平坦化されている。平坦化層102は、例えば、有機膜、無機膜、又は金属などから形成される。平坦化層102の表面の凹凸(すなわち、表面粗さ)は、10nm以下であることが望ましい。平坦化層102の表面上には、半導体多層構造である半導体薄膜110(後述の図4(a)及び(b)に示される。)が接合される。半導体薄膜110は、例えば、多層の半導体層を有するエピタキシャル成長膜である。なお、基材101の表面粗さが十分に小さい場合には、平坦化層102を備えず、基材101の表面上に半導体薄膜110が直接接合されてもよい。
《1−2》半導体多層構造110_1〜110_nの製造
図4(a)及び(b)は、第1の実施形態に係る半導体装置10の半導体多層構造110_1〜110_nの元になる半導体薄膜110の製造プロセスを概略的に示す断面図である。図4(a)は、半導体薄膜110の形成プロセスを示し、図4(b)は、半導体薄膜110の剥離プロセスを示す。半導体薄膜110の各層の構成材料としては、例えば、AlGaAs(アルミニウム・ガリウム・ヒ素)、GaAs(ガリウム・ヒ素)などのGaAs系の半導体が使用される。
図4(a)に示されるように、先ず、母材である成長基材151上に、半導体薄膜110を成長させるためのバッファ層152を形成する。次に、半導体薄膜110を成長基材151から剥離するためのエッチング層となる犠牲層153を形成する。成長基材151は、例えば、SiをドーパントとしたN型GaAs(ガリウム・ヒ素)層であり、例えば、550μmの厚さを有する。バッファ層152は、例えば、SiをドーパントとしたN型GaAs層であり、例えば、0.20μmの厚さを有する。犠牲層153は、例えば、SiをドーパントとしたN型AlAs(アルミニウム・ヒ素)層であり、例えば、0.05μmの厚さを有する。
図4(a)に示されるように、半導体薄膜110は、例えば、成長基材151側から順に積層された、N型のGaAs層(カソード層111、111a)と、N型のAlGaAs層(下クラッド層112、112a)と、N型のAlGaAs層(発光層113、113a)と、P型のAlGaAs層(上クラッド層114、114a)と、N型のAlGaAs層(ゲート層115、115a)と、P型のGaAs層(アノード層116、116a)とを有する。発光層113は、下クラッド層112及び上クラッド層114よりバンドギャップの小さい層である。
次に、図4(b)に示されるように、犠牲層153を選択的にエッチングすることで、半導体薄膜110を成長基材151上のバッファ層152から分離(剥離)可能な状態にする。犠牲層153は、半導体薄膜110よりもエッチングレートが早いエッチャントを使用して、選択的にウェットエッチングを行うことで、図4(b)に示されるエッチング途中の状態を経過して、剥離可能になる。犠牲層153に、AlAsを、半導体薄膜110にGaAs系材料を用いた場合には、HClでエッチングを行えばよい。次に、保持装置(図示せず)で半導体薄膜110を保持した状態で、半導体薄膜110を成長基材151から分離する。次に、分離された半導体薄膜110を、成長基材151とは異なる基材部150の平坦化層102上に置く。半導体薄膜110は、例えば、分子間力により基材部150の平坦化層102に接合される。
半導体薄膜110を平坦化層102上に接合した後、公知のフォトリソグラフィ工程及びエッチング工程を実施することにより、半導体薄膜110から、図2並びに図3(a)及び(b)に示されるような個別のメサ形状の素子構造である半導体多層構造110_1〜110_nが形成される。言い換えれば、半導体薄膜110から、図2並びに図3(a)及び(b)に示される発光素子100_1〜100_nの半導体多層構造110_1〜110_nが形成される。図2及び図3(a)に示されるように、アレイ両端の発光素子100_1、100_nの半導体多層構造110_1、110_nは、例えば、N型のカソード層111と、N型の下クラッド層112と、N型の発光層113と、P型の上クラッド層114と、N型のゲート層115と、P型のアノード層116とを有する。また、図2及び図3(b)に示されるように、アレイ両端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1は、例えば、N型のカソード層111aと、N型の下クラッド層112aと、N型の発光層113aと、P型の上クラッド層114aと、N型のゲート層115aと、P型のアノード層116aとを有する。ただし、半導体多層構造110_1〜110_nは、上記の構造のものに限定されない。
その後、半導体多層構造110_1〜110_nを覆うように有機絶縁膜120_1〜120_nが形成される。有機絶縁膜120_1〜120_nは、例えば、ポリイミドで形成される。有機絶縁膜120_1〜120_nは、材料物質(例えば、ポリアミド酸)を塗布し、フォトリソグラフィ技術を用いて加工することによって形成される。また、有機絶縁膜120_1〜120_nは、材料物質を塗布し、ドライエッチング技術を用いて加工することによって形成されてもよい。
その後、金属、合金、などからなる引き出し配線131、133、135によって、アノード層116、116a、ゲート層115、115a、カソード層111、111aはアノード接続パッド132(図1)、ゲート接続パッド136、カソード接続パッド134(図1)にそれぞれ接続される。111aはアノード接続パッド132(図1)、ゲート接続パッド136、カソード接続パッド134(図1)、引き出し配線131、133、135は、例えば、蒸着又はスパッタなど形成される。引き出し配線131、133、135の形成前に、接続箇所以外で配線が接触しないように有機絶縁膜120_1〜120_nを形成しておく。有機絶縁膜120_1〜120_nには、ポリイミドを用い、形成の際には、全ての発光素子100_1〜100_nの素子幅WA、WBが等しくなるように形成する。
また、第1の実施形態では、半導体装置10の発光素子100_1〜100_nにおいて、カソード層111、111aが互いに繋がった構造が説明されているが、発光素子のカソード層111、111aは、互いに分離された構造であってもよい。
また、第1の実施形態では、1つのカソード接続パッド134を、X軸方向に隣り合う2つの発光素子で共有する構造を有するが、発光素子毎にカソード接続パッド134を形成してもよいし、又は、3つ以上の発光素子で1つのカソード接続パッド134を共有してもよい。
《1−3》発光素子100_1〜100_nの構造
図5は、第1の実施形態に係る半導体装置10の各部のサイズを示す断面図である。複数の発光素子100_1〜100_nのうちの基材101のX軸方向の一方の端部である基材端部101aに最も近い第1の発光素子としての発光素子100_1は、第1の半導体多層構造としての半導体多層構造110_1と、X軸方向における半導体多層構造110_1の側面を少なくとも覆う第1の有機絶縁膜としての有機絶縁膜120_1とを有する。同様に、基材101のX軸方向の他方の端部である基材端部101bに最も近い第1の発光素子としての発光素子100_nは、第1の半導体多層構造としての半導体多層構造110_nと、X軸方向における半導体多層構造110_nの側面を少なくとも覆う第1の有機絶縁膜としての有機絶縁膜120_nとを有する。なお、発光素子100_1、100_nは、アレイ端の発光素子とも言う。
アレイ端の発光素子100_1、100_n以外の発光素子である第2の発光素子としての発光素子100_2〜100_n−1は、第2の半導体多層構造としての半導体多層構造110_2〜110_n−1と、X軸方向における半導体多層構造110_2〜110_n−1の側面を少なくとも覆う第2の有機絶縁膜としての有機絶縁膜120_2〜120_n−1とを有する。発光素子100_2〜100_n−1は、アレイ端以外の発光素子とも言う。
アレイ端の発光素子100_1、100_nの半導体多層構造110_1、110_nのX軸方向の幅である多層構造幅SAは、アレイ端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1のX軸方向の幅である多層構造幅SBより狭い。これは、後述するように、アレイ端の発光素子100_1、100_nの発光量を、アレイ端以外の発光素子100_2〜100_n−1の発光量に近づけるためである。
また、有機絶縁膜120_1のうちの基材端部101aに近い側の半導体多層構造110_1の側面を覆う部分の厚さである第1の膜厚としての膜厚TA1は、有機絶縁膜120_2〜120_n−1のうちの基材端部101aに近い側の半導体多層構造110_2〜110_n−1の側面を覆う部分の厚さである第2の膜厚としての膜厚TBより厚い。同様に、有機絶縁膜120_nのうちの基材端部101bに近い側の半導体多層構造110_nの側面を覆う部分の厚さである第1の膜厚としての膜厚TA3は、有機絶縁膜120_2〜120_n−1のうちの基材端部101bに近い側の半導体多層構造110_2〜110_n−1の側面を覆う部分の厚さである膜厚TBより厚い。
アレイ端の発光素子100_1、100_nのX軸方向の幅である素子幅(第1の素子幅)WAは、発光素子100_2〜100_n−1のX軸方向の幅である素子幅(第2の素子幅)WBにほぼ等しい。有機絶縁膜120_1、120_nが、半導体多層構造110_1、110_nの上面を覆う部分(第1の部分)をそれぞれ有する場合、素子幅WAは、半導体多層構造110_1、110_nの各々の上面を覆う部分のX軸方向の幅である。有機絶縁膜120_2〜120_n−1が、半導体多層構造110_2〜110_n−1の上面を覆う部分(第2の部分)をそれぞれ有する場合、素子幅WBは、半導体多層構造110_2〜110_n−1の各々の上面を覆う部分のX軸方向の幅である。素子幅WAは、素子幅WBの±10%の範囲内であることが望ましい。素子幅WAは、素子幅WBの±5%の範囲内であることがより望ましい。
また、膜厚TA1は、有機絶縁膜120_1のうちの半導体多層構造110_1の基材端部101aから遠い側の側面を覆う部分の厚さである第3の膜厚としての膜厚TA2より厚い。同様に、膜厚TA3は、有機絶縁膜120_nのうちの半導体多層構造110_nの基材端部101bから遠い側の側面を覆う部分の厚さである第3の膜厚としての膜厚TA4より厚い。これは、半導体多層構造110_1、110_nの多層構造幅SAを半導体多層構造110_2〜110_n−1の多層構造幅SBより狭くした場合であっても、アレイ端の発光素子100_1、100_nの発光形状をアレイ端以外の発光素子100_2〜100_n−1の発光形状と同等の形状にするためである。すなわち、発光形状を均一化するためである。
第1の実施形態では、アレイ端の発光素子100_1、100_nの半導体多層構造110_1、110_nは、基材101の側から順に積層された、第1導電型の第1の半導体層(例えば、カソード層111、下クラッド層112、発光層113)と、第1導電型と異なる第2導電型の第2の半導体層(例えば、上クラッド層114)と、第1導電型の第3の半導体層(例えば、ゲート層115)と、第2導電型の第4の半導体層(例えば、アノード層116)とを有する。また、アレイ端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1は、基材101の側から順に積層された、第1導電型の第5の半導体層(カソード層111a、下クラッド層112a、発光層113a)と、第2導電型の第6の半導体層(例えば、上クラッド層114a)と、第1導電型の第7の半導体層(例えば、ゲート層115a)と、第2導電型の第8の半導体層(例えば、アノード層116a)とを有する。図5では、第1導電型は、N型であり、第2導電型は、P型である。ただし、本発明は、第1導電型がP型であり、第2導電型がN型である半導体装置にも適用可能である。
また、第1の実施形態では、基材端部101aに近い側における第3の半導体層(例えば、ゲート層115)の端面(すなわち、側面)を含む第1の面と基材端部101aに近い側における第4の半導体層(例えば、アノード層116)の端面(すなわち、側面)を含む第2の面との間の第1の距離SA1は、基材端部101aから遠い側における第3の半導体層(例えば、ゲート層115)の端面(すなわち、側面)を含む第3の面と基材端部101aから遠い側における第4の半導体層(例えば、アノード層116)の端面(すなわち、側面)を含む第4の面との間の第2の距離SA2より小さい。同様に、基材端部101bに近い側における第3の半導体層(例えば、ゲート層115)の端面(すなわち、側面)を含む第1の面と基材端部101bに近い側における第4の半導体層(例えば、アノード層116)の端面(すなわち、側面)を含む第2の面との間の第1の距離SA3は、基材端部101bから遠い側における第3の半導体層(例えば、ゲート層115)の端面(すなわち、側面)を含む第3の面と基材端部101bから遠い側における第4の半導体層(例えば、アノード層116)の端面(すなわち、側面)を含む第4の面との間の第2の距離SA4より小さい。
また、X軸方向における一方の側における第7の半導体層(例えば、ゲート層115a)の端面を含む第5の面と前記一方の側における第8の半導体層(例えば、アノード層116a)の端面を含む第6の面との間の第3の距離SB1は、前記一方の側の反対の他方の側における第7の半導体層(例えば、ゲート層115a)の端面を含む第7の面と前記他方の側における第8の半導体層(例えば、アノード層116a)の端面を含む第8の面との間の第4の距離SB2に等しい。さらに、第2の距離SA2、SA4は、互いに等しく、また、第3の距離SB1及び第4の距離SB2に等しい。なお、S0は、アノード層116、116aのX軸方向の幅である。
なお、図5における、各部の寸法の例は以下のとおりである。
SA=13.5μm±1.5μm
SA1=SA3=4.0μm±0.5μm
SA2=SA4=5.0μm±0.5μm
TA1=TA3=1.5μm±0.2μm
TA2=TA4=0.5μm±0.2μm
SB=14.5μm±1.5μm
SB1=5.0μm±0.5μm
SB2=5.0μm±0.5μm
TB=0.5μm±0.2μm
図5には、N型のゲート層115、115aに引き出し配線135が接続されているが、N型ゲート層115、115aと発光層113、113aの間の半導体層(例えば、上クラッド層114,114aの位置の層)をP型ゲート層とし、このP型ゲート層に引き出し配線135を接続してもよい。この場合には、基材端部101a、101bに近い側における第2の半導体層(114)の端面を含む第1の面と前記基材端部101a、101bに近い側における第4の半導体層であるアノード層116の端面を含む第2の面との間の第1の距離SA1、SA3は、基材端部101a、101bから遠い側における第2の半導体層(114)の端面を含む第3の面と基材端部101a、101bから遠い側におけるアノード層116の端面を含む第4の面との間の第2の距離SA2、SA4より小さくなる。また、X軸方向における一方の側における第6の半導体層(114a)の端面を含む第5の面と前記一方の側における第8の半導体層であるアノード層116aの端面を含む第6の面との間の第3の距離SB1は、前記一方の側の反対の他方の側における第6の半導体層(114a)の端面を含む第7の面と前記他方の側におけるアノード層116aの端面を含む第8の面との間の第4の距離SB2に等しい。また、第2の距離SA2、SA4は、第3の距離SB1に等しい。
《1−4》第1の実施形態の動作
図6は、第1の実施形態に係る半導体装置10の発光素子100_1〜100_nから放出される光を示す図である。アレイ端以外の発光素子100_2〜100_n−1から放出される光は、P0、P3、P3の矢印で示されている。P0をアノード層116aを通して放出される光の光量とし、2つのP3をアノード層116aの外側を通して放出される光の光量とすると、アレイ端以外の発光素子100_2〜100_n−1の1つから放出される光の光量は、(P0+P3+P3)で表される。
また、アレイ端の発光素子100_1、100_nから放出される光はP0、P2、P1、P1eの矢印で示されている。P0をアノード層116を通して放出される光の光量とし、P2及びP1をアノード層116の外側を通して放出される光の光量とし、P1eを半導体多層構造110_1、110_nのカソード層111の端部付近から放出される光の光量とすると、発光素子100_1、100_nの1つから放出される光の光量は、(P0+P2+P1+P1e)で表される。
一般に、アレイ端の発光素子100_1、100_nでは、カソード層111の端部付近からの放出光P1eが加わるため、アレイ端以外の発光素子100_2〜100_n−1よりも光量が強くなり、発光素子100_1〜100_nの発光量が均一にならない。しかし、第1の実施形態では、アレイ端の発光素子100_1、100_nの半導体多層構造110_1、110_nの幅である多層構造幅SAを、アレイ端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1の幅である多層構造幅SBよりも狭く形成することで、
(P0+P3+P3)=(P0+P2+P1+P1e)
としている。このため、発光素子100_1〜100_nの発光量が均一化されている。
また、発光層113、113aから放出される光のXY平面での形状は、有機絶縁膜120_1〜120_nのXY平面での形状に対応する。そのため、有機絶縁膜120_1、120_nを含む発光素子100_1、100_nの素子幅WAが、有機絶縁膜120_2〜120_n−1を含む発光素子100_2〜100_n−1の素子幅WBとほぼ等しくなるように、有機絶縁膜120_1〜120_nが形成されている。つまり、第1の実施形態では、発光素子100_1〜100_nの光量の均一化のために、アレイ端の発光素子100_1、100_nの多層構造幅SAをアレイ端以外の発光素子100_2〜100_n−1の多層構造幅SBよりも狭くしつつ、発光形状の同一化のために、アレイ端の発光素子100_1、100_nの素子幅WAをアレイ端以外の発光素子100_2〜100_n−1の素子幅WBとほぼ等しくしている。
《1−5》比較例1
図7は、比較例1の半導体装置10aの構成を概略的に示す断面図である。比較例1では、発光素子100_1a、100_2〜100_n−1、100_naは、互いに同じ形状を持つ。つまり、発光素子100_1a、100_2〜100_n−1、100_naの半導体多層構造110_1a、110_2〜110_n−1、110_naは、互いに同じであり、有機絶縁膜120_1a、120_2〜120_n−1、120_naは、互いに同じ形状を有する。したがって、発光素子100_1a、100_2〜100_n−1、100_naの素子幅WBは互いに同じであり、半導体多層構造110_1a、110_2〜110_n−1、110_naの多層構造幅SBは互いに同じであり、有機絶縁膜120_1a、120_2〜120_n−1、120_naの膜厚TBは、互いに同じ厚さである。
図8は、比較例1の半導体装置10aの発光素子100_1a、100_2〜100_n−1、100_naから放出される光を示す図である。発光素子100_1a、100_naから放出される光はP0、P3、P3、P3eの矢印で示されている。P0をアノード層116を通して放出される光の光量とし、2つのP3をアノード層116の外側を通して放出される光の光量とすると、発光素子100_1a、100_naの1つから放出される光の光量は、(P0+P3+P3+P3e)で表される。
また、アレイ端以外の発光素子100_2〜100_n−1から放出される光はP0、P3、P3の矢印で示されている。P0をアノード層116aを通して放出される光の光量とし、2つのP3をアノード層116aの外側を通して放出される光の光量とすると、発光素子100_2〜100_n−1の1つから放出される光の光量は、(P0+P3+P3)で表される。
このように、比較例1のアレイ端の発光素子100_1a、100_naでは、カソード層111の端部から放出される光P3eが加わるため、光量は(P0+P3+P3+P3e)となり、アレイ端以外の発光素子100_2〜100_n−1の光量(P0+P3+P3)よりも強くなる。つまり、比較例1では、発光素子100_1a、100_2〜100_n−1、100_naの発光量が不均一になる。
《1−6》比較例2
図9は、比較例2の半導体装置10bの構成を概略的に示す断面図である。比較例2では、アレイ端の発光素子100_1b、100_nbとアレイ端以外の発光素子100_2〜100_n−1とは、異なる同じ形状を持つ。つまり、アレイ端の発光素子100_1b、100_nbの半導体多層構造110_1b、110_nbは、アレイ端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1と、異なる形状を持ち、有機絶縁膜120_1b、120_2〜120_n−1、120_nbの厚みは、互いに同じである。このように、比較例2では、半導体多層構造110_1b、110_nbの多層構造幅SAは半導体多層構造110_2〜110_n−1の多層構造幅SBより狭く、有機絶縁膜120_1b、120_2〜120_n−1、120_nbの膜厚TBは、互いに同じ厚さであり、アレイ端の発光素子100_1b、100_nbの素子幅WAbはアレイ端以外の発光素子100_2〜100_n−1の素子幅WBより狭い。
図10は、比較例2の半導体装置10bの発光素子100_1b、100_2〜100_n−1、100_nbから放出される光を示す図である。発光素子100_1b、100_nbから放出される光はP0、P2、P1b、P1beの矢印で示されている。P0をアノード層116を通して放出される光の光量とし、P2、P1bをアノード層116の外側を通して放出される光の光量とし、P1beをカソード層111の端部から放出される光の光量とすると、アレイ端の発光素子100_1b、100_nbの1つから放出される光の光量は、(P0+P2+P1b+P1be)で表される。
また、アレイ端以外の発光素子100_2〜100_n−1から放出される光はP0、P3、P3の矢印で示されている。P0をアノード層116aを通して放出される光の光量とし、2つのP3をアノード層116aの外側を通して放出される光の光量とすると、発光素子100_2〜100_n−1の1つから放出される光の光量は、(P0+P3+P3)で表される。
このように、比較例2のアレイ端の発光素子100_1b、100_nbの光量は(P0+P2+P1b+P1be)となり、アレイ端以外の発光素子100_2〜100_n−1の光量(P0+P3+P3)とほぼ等しくなるが、アレイ端の発光素子100_1b、100_nbの発光形状は、アレイ端以外の発光素子100_2〜100_n−1の発光形状より小さくなる。つまり、比較例2では、発光素子100_1b、100_nbの発光形状と発光素子100_2〜100_n−1の発光形状とが不均一になる。
《1−7》第1の実施形態の効果
以上に説明したように、第1の実施形態によれば、アレイ端の発光素子100_1、100_nの半導体多層構造110_1、110_nの多層構造幅SAをアレイ端以外の発光素子100_2〜100_n−1の半導体多層構造110_2〜110_n−1の多層構造幅SBよりも狭くしつつ、半導体多層構造110_1〜110_nを覆う有機絶縁膜120_1〜120_nのサイズを調整したことで、アレイ端の発光素子100_1、100_nとアレイ端以外の発光素子100_2〜100_n−1の発光量及び発光形状が均一になる。また、発光量が均一になることで、発光サイリスタアレイ内の駆動電流が均一になり、連続動作による経時変化が同じになり、信頼性が向上する。また、発光形状が揃うことで、発光サイリスタアレイを備えた発光素子アレイチップを光プリンタヘッドに搭載した場合、印字品質の向上が見込める。
《1−8》変形例
上記説明では、半導体多層構造110_1〜110_nが、基材101側から順にPNPN構造の半導体層を有する例を説明したが、半導体多層構造110_1〜110_nは基材101側から順にNPNP構造の半導体層を有してもよい。
また、上記説明では、発光素子100_1〜100_nが発光素子である例を説明したが、発光素子100_1〜100_nはNPN半導体構造又はPNP半導体構造を有する発光ダイオードであってもよい。
《2》第2の実施形態
図11は、第2の実施形態に係る光プリントヘッドの要部の構造を示す斜視図である。図11に示されるように、光プリントヘッドの要部である基板ユニットは、実装基板であるプリント配線板201と、アレイ状に配置された複数の半導体装置10とを有する。半導体装置10は、COB(Chip On Board)基板であるプリント配線板201上に熱硬化樹脂などにより固定される。半導体装置10の外部接続用の電極パッド137とプリント配線板201の接続パッド202とは、ボンディングワイヤ203により電気的に接続される。また、プリント配線板201には、各種配線パターン、電子部品、コネクタ等が搭載されてもよい。
図12は、第2の実施形態に係る光プリントヘッド200の構造を示す断面図である。光プリントヘッド200は、電子写真方式の画像形成装置の露光装置である。図12に示されるように、光プリントヘッド200は、ベース部材211と、プリント配線板201と、半導体装置10と、複数の正立等倍結像レンズを含むレンズアレイ213と、レンズホルダ214と、バネ部材であるクランパ215とを備えている。ベース部材211は、プリント配線板201を固定するための部材である。ベース部材211の側面には、クランパ215を用いて、プリント配線板201、及び、レンズホルダ214をベース部材211に固定するための開口部212が設けられている。レンズホルダ214は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ213は、半導体装置10から放出された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ214は、レンズアレイ213をベース部材211の所定の位置に保持する。クランパ215は、ベース部材211の開口部212及びレンズホルダ214の開口部を介して、各構成部分を挟み付けて保持する。
光プリントヘッド200では、印刷データに応じて、半導体装置10の発光素子が選択的に発光する。発光素子から放出された光はレンズアレイ213により一様帯電している感光体ドラム上で結像する。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体(用紙)上に現像剤からなる画像が形成される。
以上に説明したように、第2の実施形態に係る光プリントヘッド200は、複数の発光素子の発光量を均一化し、複数の発光素子の発光形状を均一化することができる半導体装置10を備えているので、これを画像形成装置に搭載することで、印字品質を向上させることができる。
《3》第3の実施形態
図13は、第3の実施形態に係る画像形成装置300の構成を概略的に示す断面図である。画像形成装置300は、例えば、電子写真プロセスを用いるカラープリンタである。
図13に示されるように、画像形成装置300は、主要な構成として、電子写真プロセスにより用紙などの記録媒体P上にトナー画像(すなわち、現像剤画像)を形成する画像形成部(すなわち、プロセスユニット)310K、310Y、310M、310Cと、画像形成部310K、310Y、310M、310Cに記録媒体Pを供給する媒体供給部320と、記録媒体Pを搬送する搬送部330と、画像形成部310K、310Y、310M、310Cの各々に対応するように配置された転写部としての転写ローラ340K、340Y、340M、340Cと、記録媒体P上に転写されたトナー画像を定着させる定着器350と、定着器350を通過した記録媒体Pを画像形成装置300の筐体の外部に排出する媒体排出部としてのガイド326及び排紙ローラ対325とを有する。画像形成装置300が有する画像形成部の数は、3以下又は5以上であってもよい。また、画像形成装置300は、電子写真プロセスによって記録媒体P上に画像を形成する装置であれば、画像形成部の数が1つであるモノクロプリンタであってもよい。
図13に示されるように、媒体供給部320は、媒体カセット321と、媒体カセット321内に積載された記録媒体Pを1枚ずつ繰り出すホッピングローラ322と、媒体カセット321から繰り出された記録媒体Pを搬送するローラ対323と、記録媒体Pを案内するガイド370と、記録媒体Pのスキューを修正するレジストローラ・ピンチローラ324とを有する。
画像形成部310K、310Y、310M、310Cは、記録媒体P上にブラック(K)のトナー画像、イエロー(Y)のトナー画像、マゼンタ(M)のトナー画像、及びシアン(C)のトナー画像をそれぞれ形成する。画像形成部310K、310Y、310M、310Cは、媒体搬送路に沿って媒体搬送方向の上流側から下流側に(すなわち、図1における右から左に)並んで配置される。画像形成部310K、310Y、310M、310Cの各々は、着脱自在なユニットであってもよい。画像形成部310K、310Y、310M、310Cは、収容するトナーの色が異なる点以外は、基本的に互いに同じ構造を有する。
画像形成部310K、310Y、310M、310Cは、各色用の露光装置としての光プリントヘッド311K、311Y、311M、311Cをそれぞれ有する。光プリントヘッド311K、311Y、311M、311Cの各々は、第2の実施形態に係る光プリントヘッド200である。
画像形成部310K、310Y、310M、310Cは、回転可能に支持された像担持体としての感光体ドラム313K、313Y、313M、313Cと、感光体ドラム313K、313Y、313M、313Cの表面を一様に帯電させる帯電部材としての帯電ローラ314K、314Y、314M、314Cと、光プリントヘッド311K、311Y、311M、311Cによる露光によって感光体ドラム313K、313Y、313M、313Cの表面に静電潜像を形成した後に、感光体ドラム313K、313Y、313M、313Cの表面にトナーを供給して静電潜像に対応するトナー画像を形成する現像部315K、315Y、315M、315Cとを有する。
現像部315K、315Y、315M、315Cは、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム313K、313Y、313M、313Cの表面にトナーを供給する現像剤担持体としての現像ローラ316K、316Y、316M、316Cと、トナー収容部内に収容されたトナーを現像ローラ316K、316Y、316M、316Cに供給する供給ローラ317K、317Y、317M、317Cと、現像ローラ316K、316Y、316M、316Cの表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード318K、318Y、318M、318Cとを有する。
光プリントヘッド311K、311Y、311M、311Cによる露光は、一様帯電した感光体ドラム313K、313Y、313M、313Cの表面に印刷用の画像データに基づいて実行される。光プリントヘッド311K、311Y、311M、311Cは、感光体ドラム313K、313Y、313M、313Cの軸線方向に複数の発光素子として発光素子が配列された発光素子アレイを含む。
図13に示されるように、搬送部330は、記録媒体Pを静電吸着して搬送する搬送ベルト(転写ベルト)333と、駆動部により回転されて搬送ベルト333を駆動する駆動ローラ331と、駆動ローラ331と対を成して搬送ベルト333を張架するテンションローラ(従動ローラ)332とを有する。
図24に示されるように、転写ローラ340K、340Y、340M、340Cは、搬送ベルト333を挟んで画像形成部310K、310Y、310M、310Cの感光体ドラム313K、313Y、313M、313Cに対向して配置されている。画像形成部310K、310Y、310M、310Cの各々の感光体ドラム313K、313Y、313M、313Cの表面に形成されたトナー画像は、転写ローラ340K、340Y、340M、340Cによって、媒体搬送路に沿って矢印方向に搬送される記録媒体Pの上面に順に転写される。画像形成部310K、310Y、310M、310Cは、感光体ドラム313K、313Y、313M、313C上に現像されたトナー画像を記録媒体Pに転写した後に感光体ドラム313K、313Y、313M、313Cに残留したトナーを除去するクリーニング装置319K、319Y、319M、319Cを有する。
定着器350は、互いに圧接し合う1対のローラ351、352を有する。ローラ351は、加熱ヒータを内蔵するローラ351(ヒートローラ)であり、ローラ352はローラ351に向けて押し付けられる加圧ローラである。未定着のトナー画像を有する記録媒体Pは、定着器350の1対のローラ351、352間を通過する。このとき、未定着のトナー画像は、加熱及び加圧されて記録媒体P上に定着される。
また、搬送ベルト333の下面部には、クリーニングブレード334及び廃棄トナー収容部(図示せず)などからなるクリーニング機構が備えられている。
印刷時には、媒体カセット321内の記録媒体Pが、ホッピングローラ322によって繰り出され、ローラ対323へ送られる。続いて、記録媒体Pはローラ対323からレジストローラ・ピンチローラ324を介して搬送ベルト333に送られ、この搬送ベルト333の走行に伴って、画像形成部310K、310Y、310M、310Cへと搬送される。画像形成部310K、310Y、310M、310Cにおいて、感光体ドラム313K、313Y、313M、313Cの表面は、帯電ローラ314K、314Y、314M、314Cによって帯電され、光プリントヘッド311K、311Y、311M、311Cによって露光され、静電潜像が形成される。静電潜像には、現像ローラ316K、316Y、316M、316C上で薄層化されたトナーが静電的に付着されて各色のトナー画像が形成される。各色のトナー画像は、転写ローラ340K、340Y、340M、340Cによって記録媒体Pに転写され、記録媒体P上にカラーのトナー画像が形成される。転写後に、感光体ドラム313K、313Y、313M、313C上に残留したトナーは、クリーニング装置319K、319Y、319M、319Cによって除去される。カラーのトナー画像が形成された記録媒体Pは、定着器350に送られる。定着器350において、カラーのトナー画像が記録媒体Pに定着され、カラー画像が形成される。カラー画像が形成された記録媒体Pは、ガイド326に沿って搬送され、排紙ローラ対325によってスタッカへ排出される。
以上に説明したように、第3の実施形態に係る画像形成装置300は、光プリントヘッド311K、311Y、311M、311Cとして第2の実施形態に係る光プリントヘッド200を用いているので、画像形成装置300による印字品質を向上させることができる。
100_1、100_n 発光素子(第1の発光素子)、 100_2〜100_n−1 発光素子(第2の発光素子)、 101 基材、 101a、101b 基材端部、 102 平坦化層、 110_1、110_n 半導体多層構造(第1の半導体多層構造)、 110_2〜110_n−1 半導体多層構造(第2の半導体多層構造)、 111、111a カソード層、 112、112a 下クラッド層、 113、113a 発光層(活性層)、 114、114a 上クラッド層(第2の半導体層)、 115、115a ゲート層(第3の半導体層)、 116、116a アノード層(第4の半導体層)、 120_1、120_n 有機絶縁膜(第1の有機絶縁膜)、 120_2、120_n−1 有機絶縁膜(第2の有機絶縁膜)、 137 電極パッド、 151 成長基材、 152 バッファ層、 153 犠牲層、 200 光プリントヘッド、 300 画像形成装置、 SA 多層構造幅(第1の多層構造幅)、 SB 多層構造幅(第2の多層構造幅)、 TA1 膜厚(第1の膜厚)、 TA2 膜厚(第3の膜厚)、 TB 膜厚(第2の膜厚)、 WA 素子幅(第1の素子幅)、 WB 素子幅(第2の素子幅)。

Claims (15)

  1. 基材と、
    前記基材上で第1の方向に配列された複数の発光素子と、
    を有し、
    前記複数の発光素子のうちの前記基材の前記第1の方向の端部である基材端部に最も近い発光素子である第1の発光素子は、第1の半導体多層構造と前記第1の方向における前記第1の半導体多層構造の側面を少なくとも覆う第1の有機絶縁膜とを有し、
    前記複数の発光素子のうちの前記第1の発光素子とは異なる発光素子である第2の発光素子は、第2の半導体多層構造と前記第1の方向における前記第2の半導体多層構造の側面を少なくとも覆う第2の有機絶縁膜とを有し、
    前記第1の半導体多層構造の前記第1の方向の幅である第1の多層構造幅は、前記第2の半導体多層構造の前記第1の方向の幅である第2の多層構造幅より狭く、
    前記第1の有機絶縁膜のうちの前記基材端部に近い側の前記第1の半導体多層構造の側面を覆う部分の厚さである第1の膜厚は、前記第2の有機絶縁膜のうちの前記基材端部に近い側の前記第2の半導体多層構造の側面を覆う部分の厚さである第2の膜厚より厚い
    ことを特徴とする半導体装置。
  2. 前記第1の発光素子の前記第1の方向の幅である第1の素子幅は、前記第2の発光素子の前記第1の方向の幅である第2の素子幅の±10%の範囲内である
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記第1の膜厚は、前記第1の有機絶縁膜のうちの前記基材端部から遠い側の前記第1の半導体多層構造の側面を覆う部分の厚さである第3の膜厚より厚い
    ことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第1の有機絶縁膜は、前記第1の半導体多層構造の上面を覆う第1の部分を有し、
    前記第2の有機絶縁膜は、前記第2の半導体多層構造の上面を覆う第2の部分を有し、
    前記第1の素子幅は、前記第1の部分の上面の前記第1の方向の幅であり、
    前記第2の素子幅は、前記第2の部分の上面の前記第1の方向の幅である
    ことを特徴とする請求項2に記載の半導体装置。
  5. 前記第1の発光素子及び前記第2の発光素子は、発光サイリスタであることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  6. 前記第1の半導体多層構造は、前記基材の側から順に積層された、第1導電型の第1の半導体層と、第1導電型と異なる第2導電型の第2の半導体層と、第1導電型の第3の半導体層と、第2導電型の第4の半導体層とを有し、
    前記第2の半導体多層構造は、前記基材の側から順に積層された、第1導電型の第5の半導体層と、第2導電型の第6の半導体層と、第1導電型の第7の半導体層と、第2導電型の第8の半導体層とを有し、
    前記基材端部に近い側における前記第3の半導体層の端面を含む第1の面と前記基材端部に近い側における前記第4の半導体層の端面を含む第2の面との間の第1の距離は、前記基材端部から遠い側における前記第3の半導体層の端面を含む第3の面と前記基材端部から遠い側における前記第4の半導体層の端面を含む第4の面との間の第2の距離より小さく、
    前記第1の方向における一方の側における前記第7の半導体層の端面を含む第5の面と前記一方の側における前記第8の半導体層の端面を含む第6の面との間の第3の距離は、前記一方の側の反対の他方の側における前記第7の半導体層の端面を含む第7の面と前記他方の側における前記第8の半導体層の端面を含む第8の面との間の第4の距離に等しく、
    前記第2の距離は、前記第3の距離に等しい
    ことを特徴とする請求項5に記載の半導体装置。
  7. 前記第1の半導体多層構造は、前記基材の側から順に積層された、第1導電型の第1の半導体層と、第1導電型と異なる第2導電型の第2の半導体層と、第1導電型の第3の半導体層と、第2導電型の第4の半導体層とを有し、
    前記第2の半導体多層構造は、前記基材の側から順に積層された、第1導電型の第5の半導体層と、第2導電型の第6の半導体層と、第1導電型の第7の半導体層と、第2導電型の第8の半導体層とを有し、
    前記基材端部に近い側における前記第2の半導体層の端面を含む第1の面と前記基材端部に近い側における前記第4の半導体層の端面を含む第2の面との間の第1の距離は、前記基材端部から遠い側における前記第2の半導体層の端面を含む第3の面と前記基材端部から遠い側における前記第4の半導体層の端面を含む第4の面との間の第2の距離より小さく、
    前記第1の方向における一方の側における前記第6の半導体層の端面を含む第5の面と前記一方の側における前記第8の半導体層の端面を含む第6の面との間の第3の距離は、前記一方の側の反対の他方の側における前記第6の半導体層の端面を含む第7の面と前記他方の側における前記第8の半導体層の端面を含む第8の面との間の第4の距離に等しく、
    前記第2の距離は、前記第3の距離に等しい
    ことを特徴とする請求項5に記載の半導体装置。
  8. 前記第1導電型は、N型であり、
    前記第2導電型は、P型である
    ことを特徴とする請求項6又は7に記載の半導体装置。
  9. 前記第1導電型は、P型であり、
    前記第2導電型は、N型である
    ことを特徴とする請求項6又は7に記載の半導体装置。
  10. 前記第1の発光素子及び前記第2の発光素子は、発光ダイオードであることを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  11. 前記第1の有機絶縁膜及び前記第2の有機絶縁膜は、ポリイミドで形成されていること特徴とする請求項1から10のいずれか1項に記載の半導体装置。
  12. 前記第1の方向は、前記基材の長手方向であることを特徴とする請求項1から11のいずれか1項に記載の半導体装置。
  13. 前記第1の発光素子の平面形状は、前記第2の発光素子の平面形状と同じであることを特徴とする請求項1から12のいずれか1項に記載の半導体装置。
  14. 基板と、
    前記基板上に配列され、請求項1から13のいずれか1項に記載の半導体装置を複数有する半導体装置アレイと
    を有することを特徴とする光プリントヘッド。
  15. 請求項14に記載の光プリントヘッドを有することを特徴とする画像形成装置。
JP2019211091A 2019-11-22 2019-11-22 半導体装置、光プリントヘッド、及び画像形成装置 Pending JP2021082772A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019211091A JP2021082772A (ja) 2019-11-22 2019-11-22 半導体装置、光プリントヘッド、及び画像形成装置
US16/953,506 US20210157253A1 (en) 2019-11-22 2020-11-20 Semiconductor device, optical print head and image forming apparatus therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019211091A JP2021082772A (ja) 2019-11-22 2019-11-22 半導体装置、光プリントヘッド、及び画像形成装置

Publications (1)

Publication Number Publication Date
JP2021082772A true JP2021082772A (ja) 2021-05-27

Family

ID=75963314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211091A Pending JP2021082772A (ja) 2019-11-22 2019-11-22 半導体装置、光プリントヘッド、及び画像形成装置

Country Status (2)

Country Link
US (1) US20210157253A1 (ja)
JP (1) JP2021082772A (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196041U (ja) * 1985-05-22 1986-12-06
JPS63178150U (ja) * 1986-10-20 1988-11-17
JPH0289379A (ja) * 1988-06-09 1990-03-29 Nec Corp 発光ダイオードアレー装置
JPH0294673A (ja) * 1988-09-30 1990-04-05 Toshiba Lighting & Technol Corp 発光ダイオードアレイ
JPH0426736U (ja) * 1990-06-26 1992-03-03
JPH10244706A (ja) * 1997-03-06 1998-09-14 Oki Data:Kk Ledヘッド
JPH10335698A (ja) * 1997-05-29 1998-12-18 Kyocera Corp 半導体発光装置
US5997152A (en) * 1997-09-15 1999-12-07 Oki Electric Industry Co., Ltd. Light emitting element module and printer head using the same
JP2004179368A (ja) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ
JP2004249626A (ja) * 2003-02-21 2004-09-09 Nippon Sheet Glass Co Ltd 発光素子アレイチップおよび光書込みヘッド
JP2008166611A (ja) * 2006-12-28 2008-07-17 Kyocera Corp 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置
JP2016162825A (ja) * 2015-02-27 2016-09-05 株式会社沖データ 半導体装置、ledヘッド、及び画像形成装置
JP2018032804A (ja) * 2016-08-26 2018-03-01 株式会社沖データ 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド
JP2019110230A (ja) * 2017-12-19 2019-07-04 株式会社沖データ 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
JP7259592B2 (ja) * 2019-06-27 2023-04-18 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196041U (ja) * 1985-05-22 1986-12-06
JPS63178150U (ja) * 1986-10-20 1988-11-17
JPH0289379A (ja) * 1988-06-09 1990-03-29 Nec Corp 発光ダイオードアレー装置
JPH0294673A (ja) * 1988-09-30 1990-04-05 Toshiba Lighting & Technol Corp 発光ダイオードアレイ
JPH0426736U (ja) * 1990-06-26 1992-03-03
JPH10244706A (ja) * 1997-03-06 1998-09-14 Oki Data:Kk Ledヘッド
JPH10335698A (ja) * 1997-05-29 1998-12-18 Kyocera Corp 半導体発光装置
US5997152A (en) * 1997-09-15 1999-12-07 Oki Electric Industry Co., Ltd. Light emitting element module and printer head using the same
JP2004179368A (ja) * 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ
JP2004249626A (ja) * 2003-02-21 2004-09-09 Nippon Sheet Glass Co Ltd 発光素子アレイチップおよび光書込みヘッド
JP2008166611A (ja) * 2006-12-28 2008-07-17 Kyocera Corp 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置
JP2016162825A (ja) * 2015-02-27 2016-09-05 株式会社沖データ 半導体装置、ledヘッド、及び画像形成装置
JP2018032804A (ja) * 2016-08-26 2018-03-01 株式会社沖データ 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20210157253A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US8497893B2 (en) Semiconductor device, optical print head and image forming apparatus
US7893455B2 (en) Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus
US8258537B2 (en) Efficient light emitting semiconductor device
US8134164B2 (en) Semiconductor device, optical print head and image forming apparatus
JP6508977B2 (ja) 半導体装置、ledヘッド、及び画像形成装置
US20160293816A1 (en) Semiconductor device, semiconductor device array, and image formation apparatus
JP2021082772A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP2020123603A (ja) 発光素子チップ、露光装置、および画像形成装置
JP6815129B2 (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP7003490B2 (ja) 被駆動素子チップ、露光装置及び画像形成装置並びに被駆動素子チップの製造方法
JP6943222B2 (ja) 半導体装置、光プリントヘッド、及び画像形成装置
US20160254315A1 (en) Semiconductor device, led head, and image forming apparatus
JP6550342B2 (ja) 発光素子ユニット、露光装置、画像形成装置、及び発光素子ユニットの製造方法
US10150302B2 (en) Light exposure device, image forming apparatus, light reception device, and image reading apparatus
JP2021005669A (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP7302449B2 (ja) 半導体装置、露光装置、および画像形成装置
JP2019046835A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
US9614125B2 (en) Composite element chip, a semiconductor device and manufacturing method thereof, a printing head, and an image forming apparatus
US10991849B2 (en) Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus
JP2019145666A (ja) 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2019111731A (ja) 光学素子ユニット、プリントヘッド、読取ヘッド、画像形成装置および画像読取装置
JP2019029446A (ja) 被駆動素子チップ、露光装置、画像形成装置及びスキャナ
JP5020137B2 (ja) 半導体装置の製造方法、ledヘッドの製造方法及び画像形成装置の製造方法
JP5568931B2 (ja) 発光素子アレイ及びこれを用いた画像形成装置
JP2020100063A (ja) 複合半導体装置、プリントヘッド及び画像形成装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231031