JP2019110230A - 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 - Google Patents

半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP2019110230A
JP2019110230A JP2017242709A JP2017242709A JP2019110230A JP 2019110230 A JP2019110230 A JP 2019110230A JP 2017242709 A JP2017242709 A JP 2017242709A JP 2017242709 A JP2017242709 A JP 2017242709A JP 2019110230 A JP2019110230 A JP 2019110230A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017242709A
Other languages
English (en)
Other versions
JP2019110230A5 (ja
Inventor
兼一 谷川
Kenichi Tanigawa
兼一 谷川
寛人 川田
Hiroto Kawada
寛人 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2017242709A priority Critical patent/JP2019110230A/ja
Priority to EP18213517.8A priority patent/EP3540777A1/en
Priority to CN201811558002.7A priority patent/CN109994581A/zh
Priority to US16/225,606 priority patent/US20190189854A1/en
Publication of JP2019110230A publication Critical patent/JP2019110230A/ja
Publication of JP2019110230A5 publication Critical patent/JP2019110230A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】高い発光特性を持つ発光サイリスタを有する装置を提供する。【解決手段】半導体装置1000は、第1の導電型の第1の半導体層1040、第2の導電型の第2の半導体層1030、第1の導電型の第3の半導体層1020、及び第2の導電型の第4の半導体層1010を有する発光サイリスタ10と、第1から第3の電極61A,51G,41Kとを有し、第1の半導体層1040は、第1の層1043と、第2の半導体層1030及び第3の半導体層1020のバンドギャップBGng,BGpgより大きいバンドギャップBGcl1を持つ第2の層1042と、第2の半導体層1030及び第3の半導体層1020の不純物濃度IMng,IMpgより高い不純物濃度IMac1を持ち、第2の半導体層1030及び第3の半導体層1020のバンドギャップBGng,BGpg以下のバンドギャップBGac1を持つ第3の層1041とを有する。【選択図】図2

Description

本発明は、発光サイリスタを有する半導体装置、前記半導体装置を基板部上に配置した発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置に関する。
従来、電子写真プロセスを用いて印刷媒体上に画像を形成する画像形成装置が広く普及している。この画像形成装置では、直線状に配列された複数の発光素子を備えた光プリントヘッドから光を照射して感光体ドラムの表面に静電潜像を形成し、この静電潜像を現像して現像剤像を形成し、この現像剤像を印刷媒体上に転写し、定着させる。また、光プリントヘッドが備える発光素子として、3端子発光素子である発光サイリスタが知られている(例えば、特許文献1参照)。
特開2010−239084号公報
しかしながら、従来の発光サイリスタには、より高い発光特性が求められている。
本発明の目的は、高い発光特性を持つ発光サイリスタを有する半導体装置、前記半導体装置を基板部上に配置した発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置を提供することである。
本発明の一態様に係る半導体装置は、
第1の導電型の第1の半導体層、前記第1の半導体層に隣接して配置された第2の導電型の第2の半導体層、前記第2の半導体層に隣接して配置された第1の導電型の第3の半導体層、及び前記第3の半導体層に隣接して配置された第2の導電型の第4の半導体層を有する発光サイリスタと、
前記第1の半導体層と電気的に接続された第1の電極と、
前記第2の半導体層又は前記第3の半導体層と電気的に接続された第2の電極と、
前記第4の半導体層と電気的に接続された第3の電極とを有し、
前記第1の半導体層は、
前記第1の電極と電気的に接続された第1の層と、
前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップより大きいバンドギャップを持つ第2の層と、
前記第2の半導体層の不純物濃度及び前記第3の半導体層の不純物濃度より高い不純物濃度を持ち、前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップ以下のバンドギャップを持つ第3の層と
を有することを特徴とする。
本発明によれば、高い発光特性を持つ発光サイリスタを有する半導体装置及び発光素子チップを提供することができる。また、このような発光素子チップを有する光プリントヘッドを用いた画像形成装置では、印刷画像の品質を向上させることができる。
本発明の第1の実施形態の半導体装置の構造を示す概略平面図である。 第1の実施形態の半導体装置の構造、すなわち、図1をA−B−C線で切る面を図中の矢印方向に見た断面構造を示す概略断面図である。 図2の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第1の実施形態の第1変形例の半導体装置の構造を示す概略断面図である。 第1の実施形態の第2変形例の半導体装置の構造を示す概略断面図である。 図5の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第1の実施形態の第3変形例の半導体装置の構造を示す概略断面図である。 図7の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第1の実施形態の第4変形例の半導体装置の構造を示す概略断面図である。 本発明の第2の実施形態の半導体装置の構造を示す概略断面図である。 図10の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第2の実施形態の第1変形例の半導体装置の構造を示す概略断面図である。 第2の実施形態の第2変形例の半導体装置の構造を示す概略断面図である。 図13の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第2の実施形態の第3変形例の半導体装置の構造を示す概略断面図である。 図15の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第2の実施形態の第4変形例の半導体装置の構造を示す概略断面図である。 本発明の第3の実施形態の半導体装置の構造を示す概略断面図である。 図18の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第3の実施形態の第1変形例の半導体装置の構造を示す概略断面図である。 第3の実施形態の第2変形例の半導体装置の構造を示す概略断面図である。 図21の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第3の実施形態の第3変形例の半導体装置の構造を示す概略断面図である。 図23の半導体装置の発光サイリスタの各半導体層の不純物濃度及びAl組成比の例を示す図である。 第3の実施形態の第4変形例の半導体装置の構造を示す概略断面図である。 本発明の実施の形態4の光プリントヘッドの要部である基板ユニットの構造を示す概略斜視図である。 実施の形態4の光プリントヘッドの構造を示す概略断面図である。 本発明の実施の形態5の画像形成装置の構造を示す概略断面図である。
以下に、本発明の実施の形態に係る半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置を、添付図面を参照しながら説明する。各図において、同じ構成要素には、同じ符号が付される。また、以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。
第1の実施形態(図1から図9)、第2の実施形態(図10から図17)、及び第3の実施形態(図18から図25)において、半導体装置及び発光素子チップを説明する。半導体装置は、1つ以上の発光サイリスタを有する。半導体装置は、直線状に配列された複数の発光サイリスタを有してもよい。発光素子チップは、基板部と、基板部上に配置された半導体装置とを有する。発光素子チップは、半導体装置の発光サイリスタを点灯及び消灯させる駆動回路としての半導体集積回路部(「駆動IC部」とも言う)を備えてもよい。半導体装置と駆動IC部とを備えた発光素子チップは、「半導体複合装置」とも言う。
第4の実施形態(図26及び図27)において、第1から第3の実施形態のいずれかの発光素子チップを有する光プリントヘッドを説明する。光プリントヘッドは、1つ以上の発光素子チップを有する。光プリントヘッドは、電子写真プロセスによって印刷媒体上に現像剤からなる画像を形成する画像形成装置における静電潜像形成手段としての露光装置である。光プリントヘッドは、直線状に配列された複数の発光素子チップを有してもよい。
第5の実施形態(図28)において、第4の実施形態の光プリントヘッドを有する画像形成装置を説明する。画像形成装置は、電子写真プロセスによって印刷媒体上に現像剤からなる画像を形成する装置であり、例えば、プリンタ、複写機、ファクシミリ装置、多機能周辺装置(MPF)などである。
《1》第1の実施形態
《1−1》構成
図1は、第1の実施形態の半導体装置1000の構造を示す概略平面図である。第1の実施形態の半導体装置1000は、基板部101上に配置される。図1に示されるように、基板部101は、例えば、基板102と、その上に形成された平坦化層103とを有する。発光素子チップ100は、基板部101と、その上に配置された半導体装置1000とを有する。
基板102としては、例えば、Si(シリコン)基板、IC(集積回路)基板、ガラス基板、セラミック基板、プラスティック基板、金属基板などを使用することができる。第1の実施形態では、基板102は、3端子発光素子である発光サイリスタを駆動する駆動IC部と、外部の装置との配線に使用される外部接続パッド104とを有するIC基板である。
平坦化層103は、半導体装置1000が配置される平滑な表面を有する。平坦化層103は、無機膜又は有機膜である。基板102の表面が平滑である場合には、平坦化層103を備えずに、基板102の表面に半導体装置1000を備えることも可能である。
図1に示されるように、半導体装置1000は、直線状に配列された複数の発光サイリスタ10を有する。半導体装置1000は、「発光素子アレイ」又は「発光サイリスタアレイ」とも称される。また、発光素子チップ100は、「発光素子アレイチップ」又は「発光サイリスタアレイチップ」とも称される。なお、図1においては、半導体装置1000の構造を理解し易くするために、絶縁膜71(図2に示される)を記載していない。
発光サイリスタ10は、例えば、製造用基板としての成長基板上で形成される。発光サイリスタ10をAlGaAs(アルミニウム・ガリウム・砒素)系半導体材料で形成する場合には、成長基板としてGaAs(ガリウム・砒素)基板を用いることができる。発光サイリスタ10は、成長基板上で、例えば、エピタキシャル成長によって形成される。発光サイリスタ10は、例えば、半導体層の積層構造を持つ半導体薄膜であるエピタキシャルフィルムを成長基板から剥がし、エピタキシャルフィルムを基板102上の平坦化層103の表面に貼り付け、エピタキシャルフィルムを加工することで形成される。平坦化層103の表面上に置かれたエピタキシャルフィルムは、分子間力などによって平坦化層103に固定される。
図2は、第1の実施形態の半導体装置1000の構造、すなわち、図1をA−B−C線で切る面を図中の矢印方向に見た断面構造を示す概略断面図である。図1に示されるように、半導体装置1000は、複数の発光サイリスタ10を有する。図2に示されるように、各発光サイリスタ10は、第1の導電型の第1の半導体層1040、第1の半導体層1040に隣接して配置された第1導電型と異なる第2の導電型の第2の半導体層1030、第2の半導体層1030に隣接して配置された第1の導電型の第3の半導体層1020、及び第3の半導体層1020に隣接して配置された第2の導電型の第4の半導体層1010を有する。
半導体装置1000では、第1の導電型の第1の半導体層1040はP型の半導体層であり、第2の導電型の第2の半導体層1030はN型ゲート層であり、第1の導電型の第3の半導体層1020はP型ゲート層であり、第2の導電型の第4の半導体層1010はN型の半導体層である。
また、図2に示されるように、半導体装置1000は、第1の半導体層1040と電気的に接続された第1の電極としてのアノード電極61Aと、第3の半導体層(P型ゲート層)1020と電気的に接続された第2の電極としてのゲート電極51Gと、第4の半導体層1010と電気的に接続された第3の電極としてのカソード電極41Kとを有する。アノード電極61Aは、基板部101のアノード端子62A(図1に示される)に電気的に接続される。ゲート電極51Gは、ゲート配線52Gによって基板部101のゲート端子53G(図1に示される)に電気的に接続される。カソード電極41Kは、カソード配線42Kによって基板部101のカソード端子43K(図1に示される)に接続される。
P型の第1の半導体層1040は、アノード電極61Aに電気的に接続された第1の層としてのアノード層1043と、アノード層1043に隣接して配置された第2の層としての電子クラッド層(障壁層)1042と、電子クラッド層1042に隣接して配置された第3の層としての活性層1041とを有する。
N型の第4の半導体層1010は、カソード電極41Kに電気的に接続されたカソード層1011と、カソード層1011と第3の半導体層(P型ゲート層)1020との間に配置された正孔クラッド層1012とを有する。
図3は、半導体装置1000の発光サイリスタ10の各半導体層の不純物濃度IM[cm−3]及びAl(アルミニウム)組成比CRの例を示す図である。
第1の実施形態では、第3の半導体層(P型ゲート層)1020の不純物濃度をIMpgとし、第2の半導体層(N型ゲート層)1030の不純物濃度をIMngとし、第1の半導体層1040の活性層(第3の層)1041の不純物濃度をIMac1とした場合に、発光サイリスタ10は、以下の条件式(1),(2)を満たすように形成される。
IMpg<IMac1 (1)
IMng<IMac1 (2)
図3では、不純物濃度として以下の数値例が示されている。
IMac1≒1×1019[cm−3
IMpg ≒5×1017[cm−3
IMng ≒2×1017[cm−3
ただし、不純物濃度は、図3の例に限定されない。
発光サイリスタ10において、第3の半導体層(P型ゲート層)1020の不純物濃度IMpgと第2の半導体層(N型ゲート層)1030の不純物濃度IMngとを小さくし、第1の半導体層1040の活性層1041の不純物濃度IMac1を高くする理由は、第3の半導体層1020及び第2の半導体層1030内における電子と正孔の再結合の発生確率を低くし、活性層1041内における電子と正孔の再結合の発生確率を高くすることで、発光効率を上げるためである。
また、第1の実施形態では、発光サイリスタ10は、第3の半導体層(P型ゲート層)1020のAl組成比をCRpgとし、第2の半導体層(N型ゲート層)1030のAl組成比をCRngとし、活性層(第3の層)1041のAl組成比をCRac1とし、電子クラッド層(第2の層)1042のAl組成比をCRcl1とした場合に、以下の条件式(3)を満たすように形成される。
CRac1=CRng=CRpg<CRcl1 (3)
ただし、式(3)において、必ずしもCRac1=CRng=CRpgを満たす必要はない。発光サイリスタ10は、条件式(3)の代わりに、以下の条件式(4),(5)を満たすように形成されてもよい。
CRac1≦CRpg<CRcl1 (4)
CRac1≦CRng<CRcl1 (5)
また、発光サイリスタ10の各半導体層のAl組成比CRは、各半導体層のバンドギャップBGに対応する。言い換えれば、発光サイリスタ10の各半導体層のAl組成比CRが大きくなれば各半導体層のバンドギャップBGは大きくなり、各半導体層のAl組成比CRが小さくなれば各半導体層のバンドギャップBGは小さくなる。したがって、条件式(3)〜(5)は、バンドギャップを用いた以下の条件式(6)〜(8)と等価である。
BGac1=BGng=BGpg<BGcl1 (6)
BGac1≦BGpg<BGcl1 (7)
BGac1≦BGng<BGcl1 (8)
ここで、BGpgは、第3の半導体層(P型ゲート層)1020のバンドギャップであり、BGngは、第2の半導体層(N型ゲート層)1030のバンドギャップであり、BGac1は、活性層1041のバンドギャップであり、BGcl1は、電子クラッド層1042のバンドギャップである。
図3では、Al組成比として以下の数値例が示されている。
CRac1=CRng=CRpg≒0.15
CRcl1≒0.40
ただし、Al組成比は、図3の例に限定されない。
発光サイリスタ10を構成する半導体材料は、例えば、InP(インジウム・リン)系半導体材料、AlGaAs系半導体材料、又はAlInGaP(アルミニウム・インジウム・ガリウム・リン)系半導体材料などである。
発光サイリスタ10をAlGaAs系半導体材料で形成する場合、各半導体層を、例えば、以下のように構成することができる。第4の半導体層1010のカソード層1011はN型Al0.25Ga0.75As層で形成し、第4の半導体層1010の正孔クラッド層1012はN型Al0.4Ga0.6As層で形成する。第3の半導体層(P型ゲート層)1020はP型Al0.15Ga0.85As層で形成し、第2の半導体層(N型ゲート層)1030はN型Al0.15Ga0.85As層で形成する。また、第1の半導体層1040において、活性層1041はP型Al0.15Ga0.85As層で形成し、電子クラッド層1042はP型Al0.4Ga0.6As層で形成し、アノード層1043はP型Al0.25Ga0.75As層で形成する。
AlGaAsを、AlGa1−yAs(0≦y≦1)で表現した場合、yがAl組成比である。電子クラッド層1042のAl組成比CRcl1は、0.2以上1.0以下の範囲内であることが好ましい。Al組成比CRcl1が1.0の電子クラッド層1042は、Gaの組成比が0になるので、AlAs層である。
また、活性層1041は、Al組成比CRac1が0.14以上0.18以下の範囲内であり、第2の半導体層(N型ゲート層)1030及び第3の半導体層(P型ゲート層)1020は、Al組成比CRng,CRpgが0.14以上0.3以下の範囲内であることが好ましい。
ゲート電極51G及びアノード電極61Aは、P型AlGaAsとオーミックコンタクトを形成することができるTi(チタン)、Pt(白金)、Au(金)、Ni(ニッケル)、Zn(亜鉛)などの金属、又はこれらの金属の合金、又はこれらの金属若しくは合金の積層構造などによって形成することができる。また、カソード電極41Kは、N型AlGaAsとオーミックコンタクトを形成することができるAu、Ge(ゲルマニウム)、Ni、Ptなどの金属、又はこれらの金属の合金、又はこれらの金属若しくは合金の積層構造などによって形成することができる。
絶縁膜71は、SiN膜(シリコン窒化膜)又はSiO膜(シリコン酸化膜)などの無機絶縁膜、又はポリイミドなどの有機絶縁膜で形成することができる。
《1−2》動作
半導体装置1000では、駆動IC部(例えば、基板102内に形成された半導体集積回路)がゲート電極51Gからカソード電極41Kへゲート電流を供給することにより、発光サイリスタ10は点灯状態(発光状態)、すなわち、オン状態にされ、駆動IC部がアノード電極61Aとカソード電極41Kとの間に保持電流以上の電流を流すことにより、点灯状態が維持される。第1の実施形態において、発光サイリスタ10の発光は、主に、活性層1041内の正孔と第2の半導体層(N型ゲート層)1030から活性層1041内に移動した電子とが再結合することで発生する。再結合により発生した光は、電子クラッド層1042及びアノード層1043を通過して、アノード層1043の上面から上方(図2における上方)に出射する。
発光サイリスタ10が点灯状態であるときには、第3の半導体層(P型ゲート層)1020内及び第2の半導体層(N型ゲート層)1030内においても電子と正孔の再結合が発生する。しかし、上記条件式(1),(2)に示されるように、活性層1041の不純物濃度IMac1を第3の半導体層(P型ゲート層)1020及び第4の半導体層(N型ゲート層)1030の不純物濃度IMpg,IMngより高くしているので、活性層1041内におけるキャリア移動度はP型及びN型ゲート層のキャリア移動度より小さい。したがって、活性層1041内では、第3の半導体層(P型ゲート層)1020内及び第2の半導体層(N型ゲート層)1030内における再結合の発生確率よりも高い発生確率で再結合が起こる。つまり、第3の半導体層(P型ゲート層)1020及び第2の半導体層(N型ゲート層)1030の不純物濃度IMng,IMpgよりも、活性層1041の不純物濃度IMac1を高く設定すると、活性層1041におけるキャリア(図2では、正孔)の濃度が増加するため、正孔と電子との再結合の発生確率が高くなる。
また、上記条件式(6)又は条件式(7),(8)に示されるように、電子クラッド層1042のバンドギャップBGcl1が、第2の半導体層(N型ゲート層)1030及び第3の半導体層(P型ゲート層)1020のバンドギャップBGng,BGpgよりも大きい場合には、第2の半導体層(N型ゲート層)1030から活性層1041に移動してきた電子を電子クラッド層1042によって受けることによって、電子クラッド層1042からアノード層1043に抜けてしまう電子の量が低減する。つまり、バンドギャップが高い電子クラッド層1042は、電子の通過を制限する障壁層としての機能を持つので、第2の半導体層(N型ゲート層)1030から活性層1041に移動した電子がアノード層1043に抜け出てしまうことを抑制する。これを「電子の閉じ込め効果」と言う。このため、活性層1041における電子の量の減少は抑制され、活性層1041における正孔と電子の再結合の発生確率が高くなる。
《1−3》効果
以上に説明したように、半導体装置1000では、条件式(6)又は条件式(7),(8)に示されるように、BGac1<BGcl1を満たす電子クラッド層1042によって、活性層1041内における電子の閉じ込め効果が得られる。この電子の閉じ込め効果により、カソード層1011からアノード層1043に向かう電子が活性層1041で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置1000では、条件式(1),(2)に示されるように、第3の半導体層(P型ゲート層)1020の不純物濃度IMpgと第2の半導体層(N型ゲート層)1030の不純物濃度IMngを低くし、活性層1041の不純物濃度IMac1を高くしている。このため、第3の半導体層(P型ゲート層)1020及び第2の半導体層(N型ゲート層)1030におけるキャリア移動度は大きくなり、第3の半導体層(P型ゲート層)1020及び第2の半導体層(N型ゲート層)1030内における再結合の発生確率は低くなる。また、活性層1041におけるキャリア移動度は小さくなり、活性層1041内における再結合の発生確率は高くなる。このため、活性層1041における正孔と電子の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置1000では、活性層1041を半導体積層構造である発光サイリスタ10の上部(すなわち、基板部101から離れた側)に設けている。このように、活性層1041で発生した光を図2における上方向に取り出すことで、活性層1041で発生した光の吸収を減らし、光取り出し効率を向上させることで、発光量が増加する。
このように、第1の実施形態の半導体装置1000及び発光素子チップ100によれば、従来のゲート発光型の発光サイリスタに比べて、発光量が増加する。
《1−4》第1の実施形態の第1変形例
図4は、第1の実施形態の第1変形例の半導体装置1100の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置1100は、第2の半導体層(N型ゲート電極)1130が第3の半導体層(P型ゲート電極)1120と同様の広い領域(すなわち、ゲート電極51Gの形成領域を含む広い領域)に形成され、第2の半導体層(N型ゲート電極)1130上にゲート電極51Gが形成される点が、図2に示される半導体装置1000と相違する。この点を除き、図4の半導体装置1100及び発光素子チップ110は、図2の半導体装置1000及び発光素子チップ100と同じである。
図4の半導体装置1100の発光サイリスタ11は、P型の第1の半導体層1140、N型の第2の半導体層(N型ゲート層)1130、P型の第3の半導体層(P型ゲート層)1120、及びN型の第4の半導体層1110を有する。第1の半導体層1140は、第1の層としてのアノード層1143と、第2の層としての電子クラッド層(障壁層)1142と、第3の層としての活性層1141とを有する。第4の半導体層1110は、カソード層1111と、正孔クラッド層1112とを有する。図4の発光サイリスタ11の第1から第4の半導体層1140,1130,1120,1110は、図2の発光サイリスタ10の第1から第4の半導体層1040,1030,1020,1010と同じ半導体材料で構成される。したがって、図4の発光サイリスタ11は図2の発光サイリスタ10と同様に上記条件式(1)〜(8)を満たす。よって、図4の半導体装置1100及び発光素子チップ110では、図2の半導体装置1000及び発光素子チップ100の場合と同様に発光効率が上がることで、発光量が増加する。
《1−5》第1の実施形態の第2変形例
図5は、第1の実施形態の第2変形例の半導体装置1200の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図6は、図5の半導体装置1200の発光サイリスタ12の各半導体層の不純物濃度IM及びAl組成比CRの例を示す図である。半導体装置1200は、第2の半導体層(N型ゲート電極)1230のAl組成比CRng及び第3の半導体層(P型ゲート電極)1220のAl組成比CRpgが活性層1241のAl組成比CRac1より大きい点が、図2に示される半導体装置1000と相違する。この点を除き、図5の半導体装置1200及び発光素子チップ120は、図2の半導体装置1000及び発光素子チップ100と同じである。
図5の半導体装置1200の発光サイリスタ12は、P型の第1の半導体層1240、N型の第2の半導体層(N型ゲート層)1230、P型の第3の半導体層(P型ゲート層)1220、及びN型の第4の半導体層1210を有する。第1の半導体層1240は、第1の層としてのアノード層1243と、第2の層としての電子クラッド層(障壁層)1242と、第3の層としての活性層1241とを有する。第4の半導体層1210は、カソード層1211と、正孔クラッド層1212とを有する。図5の発光サイリスタ12の第1及び第4の半導体層1240,1210は、図2の発光サイリスタ10の第1及び第4の半導体層1040,1010と同じ半導体材料で構成される。また、図5の第2及び第3の半導体層1230,1220は、Al組成比の点を除いて、図2の発光サイリスタ10の第2及び第3の半導体層1030,1020と同じである。
図5の半導体装置1200の発光サイリスタ12は、上記条件式(1),(2)を満たす。
また、図5の半導体装置1200の発光サイリスタ12は、以下の条件式(3a)を満たす。
CRac1<CRng=CRpg<CRcl1 (3a)
或いは、発光サイリスタ12は、条件式(3a)と等価な条件式(6a)を満たす。
BGac1<BGng=BGpg<BGcl1 (6a)
ただし、式(3a)において、必ずしもCRng=CRpgを満たす必要はない。発光サイリスタ12は、条件式(3a)の代わりに、以下の条件式(4a),(5a)を満たすように形成されてもよい。
CRac1<CRpg<CRcl1 (4a)
CRac1<CRng<CRcl1 (5a)
或いは、発光サイリスタ12は、条件式(4a),(5a)と等価な条件式(6a),(7a)を満たすように形成されてもよい。
BGac1<BGpg<BGcl1 (7a)
BGac1<BGng<BGcl1 (8a)
図6の半導体装置1200及び発光素子チップ120は、条件式(1),(2),(6a)又は条件式(1),(2),(7a),(8a)を満たすので、図2の半導体装置1000及び発光素子チップ100の場合と同様に、発光効率が上がることで、発光量が増加する。
《1−6》第1の実施形態の第3変形例
図7は、第1の実施形態の第3変形例の半導体装置1300の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図8は、図7の半導体装置1300の発光サイリスタ13の各半導体層の不純物濃度及びAl組成比の例を示す図である。図2及び図4の例では、第1の導電型がP型の導電型であり、第2の導電型がN型の導電型である場合を説明したが、図7の例では、第1の導電型がN型の導電型であり、第2の導電型がP型の導電型である場合を説明する。つまり、図7の例は、図4の例におけるP型及びN型を、N型及びP型にそれぞれ変更したものである。
半導体装置1300の発光サイリスタ13は、N型の第1の半導体層1340、P型の第2の半導体層(P型ゲート層)1330、N型の第3の半導体層(N型ゲート層)1320、及びP型の第4の半導体層1310を有する。また、半導体装置1300は、第1の半導体層1340と電気的に接続された第1の電極としてのカソード電極61Kと、第3の半導体層(N型ゲート層)1320と電気的に接続された第2の電極としてのゲート電極51Gと、第4の半導体層1310と電気的に接続された第3の電極としてのアノード電極41Aとを有する。
図7に示されるように、N型の第1の半導体層1340は、カソード電極61Kと電気的に接続された第1の層としてのカソード層1343と、カソード層1343に隣接して配置された第2の層としての正孔クラッド層(障壁層)1342と、正孔クラッド層1342に隣接して配置された第3の層としての活性層1341とを有する。また、P型の第4の半導体層1310は、アノード層1311と、アノード層1311に隣接して配置された電子クラッド層1312とを有する。
図7の半導体装置1300の発光サイリスタ13は、上記条件式(1),(2)を満たす。
また、発光サイリスタ13は、上記条件式(3)を満たす。或いは、発光サイリスタ13は、条件式(3)と等価な条件式(6)を満たす。
ただし、発光サイリスタ13は、条件式(3)の代わりに、上記条件式(4),(5)を満たすように形成されてもよい。或いは、発光サイリスタ13は、条件式(4),(5)と等価な上記条件式(7),(8)を満たすように形成されてもよい。
半導体装置1300では、上記条件式(6)又は条件式(7),(8)に示されるように、条件式BGac1<BGcl1を満たす正孔クラッド層1342によって、活性層1341内における正孔のカソード層1343に向かう移動が制限され、正孔が活性層1441に閉じ込められる。このような正孔の閉じ込め効果により、カソード層1343からアノード層1311に向かう電子が活性層1341内で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置1300では、上記条件式(1),(2)に示されるように、第3の半導体層(N型ゲート層)1320の不純物濃度IMngと第2の半導体層(P型ゲート層)1330の不純物濃度IMpgを低くし、活性層1341の不純物濃度IMac1を高くしている。このため、第3の半導体層(N型ゲート層)1320及び第2の半導体層(P型ゲート層)1330におけるキャリア移動度は大きくなり、第3の半導体層(N型ゲート層)1320及び第2の半導体層(P型ゲート層)1330内における再結合の発生確率は低くなる。また、活性層1341内におけるキャリア移動度は小さくなり、活性層1341内における再結合の発生確率は高くなる。このため、活性層1341における電子と正孔の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置1300では、活性層1341を半導体積層構造である発光サイリスタ13の上部(すなわち、基板部101から離れた側)に設け、活性層1341で発生した光を図7における上方向に取り出すことで、活性層1341で発生した光の吸収を減らし、光取り出し効率を向上させている。
以上より、半導体装置1300及び発光素子チップ130によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《1−7》第1の実施形態の第4変形例
図9は、第1の実施形態の第4変形例の半導体装置1400の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置1400は、第2の半導体層(P型ゲート電極)1430が第3の半導体層(N型ゲート電極)1420より狭い領域に形成され、第3の半導体層(N型ゲート電極)1420上にゲート電極51Gが形成される点が、図7に示される半導体装置1300と相違する。この点を除き、図9の半導体装置1400及び発光素子チップ140は、図7の半導体装置1300及び発光素子チップ130と同じである。
半導体装置1400の発光サイリスタ14は、N型の第1の半導体層1440、P型の第2の半導体層(P型ゲート層)1430、N型の第3の半導体層(N型ゲート層)1420、及びP型の第4の半導体層1410を有する。また、半導体装置1400は、第1の半導体層1440と電気的に接続されたカソード電極61Kと、第3の半導体層(N型ゲート層)1420と電気的に接続されたゲート電極51Gと、第4の半導体層1410と電気的に接続されたアノード電極41Aとを有する。
図9に示されるように、N型の第1の半導体層1440は、カソード電極61Kと電気的に接続された第1の層としてのカソード層1443と、カソード層1443に隣接して配置された第2の層としての正孔クラッド層(障壁層)1442と、正孔クラッド層1442に隣接して配置された第3の層としての活性層1441とを有する。また、P型の第4の半導体層1410は、アノード層1411と、電子クラッド層1412とを有する。
図9の半導体装置1400の発光サイリスタ14の構成材料は、上記図7の半導体装置1300の発光サイリスタ13のものと同じである。したがって、図9の半導体装置1400及び発光素子チップ140は、図7の半導体装置1300の発光サイリスタ13の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《2》第2の実施形態
《2−1》構成
図10は、第2の実施形態の半導体装置2000の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。第1の実施形態(図2)においては、活性層1041を含む第1の半導体層1040が第4の半導体層1010よりも基板部101から離れた側に配置された例を説明した。これに対し、第2の実施形態では、活性層2013を含む第1の半導体層2010が第4の半導体層2040よりも基板部101に近い側に配置された例を説明する。
図10に示されるように、発光サイリスタ20は、第1の導電型の第1の半導体層2010、第1の半導体層2010に隣接して配置された第1導電型と異なる第2の導電型の第2の半導体層(P型ゲート層)2020、第2の半導体層2020に隣接して配置された第1の導電型の第3の半導体層(N型ゲート層)2030、及び第3の半導体層2030に隣接して配置された第2の導電型の第4の半導体層2040を有する。
図10の半導体装置2000では、第1の導電型の第1の半導体層2010はN型の半導体層であり、第2の導電型の第2の半導体層2020はP型ゲート層であり、第1の導電型の第3の半導体層2030はN型ゲート層であり、第2の導電型の第4の半導体層2040はP型の半導体層である。
また、図10の半導体装置2000は、第1の半導体層2010と電気的に接続された第1の電極としてのカソード電極41Kと、第3の半導体層(N型ゲート層)2030と電気的に接続された第2の電極としてのゲート電極51Gと、第4の半導体層2040と電気的に接続された第3の電極としてのアノード電極61Aとを有する。
図10に示されるように、N型の第1の半導体層2010は、カソード電極41Kと電気的に接続された第1の層としてのカソード層2011と、カソード層2011に隣接して配置された第2の層としての正孔クラッド層(障壁層)2012と、正孔クラッド層2012に隣接して配置された第3の層としての活性層2013とを有する。
図10に示されるように、P型の第4の半導体層2040は、アノード電極61Aと電気的に接続されたアノード層2042と、アノード層2042と第3の半導体層2030との間に配置された電子クラッド層2041とを有する。
図11は、半導体装置2000の発光サイリスタ20の各半導体層の不純物濃度IM[cm−3]及びAl組成比CRの例を示す図である。
発光サイリスタ20は、第3の半導体層(N型ゲート層)2030の不純物濃度をIMngとし、第2の半導体層(P型ゲート層)2020の不純物濃度をIMpgとし、第1の半導体層2010の第3の層である活性層2013の不純物濃度をIMac2とした場合に、以下の条件式(9),(10)を満たす。
IMpg<IMac2 (9)
IMng<IMac2 (10)
図11の例では、不純物濃度として以下の数値例が示されている。
IMac2≒1×1018[cm−3
IMpg ≒5×1017[cm−3
IMng ≒2×1017[cm−3
ただし、不純物濃度は、図11の例に限定されない。
また、発光サイリスタ20は、第3の半導体層(N型ゲート層)2030のAl組成比をCRngとし、第2の半導体層(P型ゲート層)2020のAl組成比をCRpgとし、活性層2013のAl組成比をCRac2とし、正孔クラッド層2012のAl組成比をCRcl2とした場合に、以下の条件式(11)を満たす。
CRac2=CRng=CRpg<CRcl2 (11)
ただし、式(11)において、必ずしもCRac2=CRng=CRpgを満たす必要はない。発光サイリスタ20は、条件式(11)の代わりに、以下の条件式(12),(13)を満たすように形成されてもよい。
CRac2≦CRpg<CRcl2 (12)
CRac2≦CRng<CRcl2 (13)
また、発光サイリスタ20の各半導体層のAl組成比CRは、各半導体層のバンドギャップBGに対応する。したがって、条件式(11)〜(13)は、バンドギャップを用いた以下の条件式(14)〜(16)と等価である。
BGac2=BGng=BGpg<BGcl2 (14)
BGac2≦BGpg<BGcl2 (15)
BGac2≦BGng<BGcl2 (16)
ここで、BGpgは、第2の半導体層(P型ゲート層)2020のバンドギャップであり、BGngは、第3の半導体層(N型ゲート層)2030のバンドギャップであり、BGac2は、活性層2013のバンドギャップであり、BGcl2は、正孔クラッド層2012のバンドギャップである。
図11では、Al組成比として以下の数値例が示されている。
CRac2=CRng=CRpg≒0.15
CRcl2≒0.40
ただし、Al組成比は、図11の例に限定されない。
発光サイリスタ20をAlGaAs系半導体材料で形成する場合、各半導体層を以下のように構成することができる。第4の半導体層2040のアノード層2042はP型Al0.25Ga0.75As層で形成し、第4の半導体層2040の電子クラッド層2041はP型Al0.4Ga0.6As層で形成する。第3の半導体層(N型ゲート層)2030はN型Al0.15Ga0.85As層で形成し、第2の半導体層(P型ゲート層)2020はP型Al0.15Ga0.85As層で形成する。また、第1の半導体層2010において、活性層2013はN型Al0.15Ga0.85As層で形成し、正孔クラッド層2012はN型Al0.4Ga0.6As層で形成し、カソード層2011はN型Al0.25Ga0.75As層で形成する。
正孔クラッド層2012のAl組成比CRcl2は、0.2以上1.0以下の範囲内であることが好ましい。
また、活性層2013は、Al組成比CRac2が0.14以上0.18以下の範囲内であり、第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030は、Al組成比CRpg,CRngが0.14以上0.3以下の範囲内であることが好ましい。
第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030の、Al組成比CRpg,CRngを小さい値にすることで、バンドギャップBGpg,BGngを小さい値にし且つ不純物濃度IMpg,IMngを低くする理由は、第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030におけるキャリア移動度を大きくし、第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030における電子と正孔の再結合の発生確率を小さくするためである。
活性層2013のAl組成比CRac2を小さい値にすることで、バンドギャップBGac2を小さい値にし且つ不純物濃度IMac2を高くする理由は、活性層2013における電子と正孔の再結合の発生確率を大きくするためである。
また、活性層2013とカソード層2011の間にAl組成比CRcl2が高く、バンドギャップBGcl2が高い正孔クラッド層2012を設ける理由は、アノード層2042からカソード層2011に向かう正孔の障壁層として働き、活性層2013における正孔と電子の再結合の発生確率を上げるためである。
《2−2》動作
半導体装置2000では、駆動IC部がゲート電極51Gからカソード電極41Kへゲート電流を供給することにより、発光サイリスタ10は点灯状態(発光状態)、すなわち、オン状態にされ、駆動IC部がアノード電極61Aとカソード電極41Kとの間に保持電流以上の電流を流すことにより、点灯状態が維持される。発光サイリスタ20の発光は、主に、活性層2013内の電子と第2の半導体層(P型ゲート層)2020から活性層2013内に移動した正孔とが再結合することで発生する。再結合により発生した光は、図10における上方向に進み、アノード層1043の上面などから出射する。
発光サイリスタ20の点灯状態のときには、第3の半導体層(N型ゲート層)2030内及び第2の半導体層(P型ゲート層)2020内においても正孔と電子の再結合が発生する。しかし、上記条件式(9),(10)に示されるように、活性層2013の不純物濃度IMac2を第3の半導体層(N型ゲート層)2030及び第2の半導体層(P型ゲート層)2020の不純物濃度IMng,IMpgより高くしているので、活性層2013内におけるキャリア移動度は小さい。したがって、活性層2013内では、第3の半導体層(N型ゲート層)2030内及び第2の半導体層(P型ゲート層)2020内における再結合の発生確率よりも高い確率で再結合が起こる。つまり、第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030の不純物濃度IMpg,IMngよりも、活性層2013の不純物濃度IMac2を高く設定すると、活性層2013におけるキャリア(電子)の濃度が増加するため、正孔と電子との再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
また、上記条件式(14)又は条件式(15),(16)に示されるように、正孔クラッド層2012のバンドギャップBGcl2が、第2の半導体層(P型ゲート層)2020及び第3の半導体層(N型ゲート層)2030のバンドギャップBGpg,BGngよりも大きい場合には、第2の半導体層(P型ゲート層)2020から活性層2013に移動してきた正孔を正孔クラッド層2012によって受けることによって、正孔クラッド層2012からカソード層2011に抜けてしまう正孔の量が低減する。つまり、上記条件式(15),(16)を満たす正孔クラッド層2012は、キャリアの通過を制限する障壁層としての機能を持つので、第2の半導体層(P型ゲート層)2020から活性層2013に移動したキャリアである正孔がカソード層2011に抜け出てしまうことを抑制する。このため、活性層2013におけるキャリアの量は減少し難く、活性層2013における再結合の発生確率が高くなるので、発光効率が上がることで、発光量が増加する。
《2−3》効果
以上に説明したように、半導体装置2000では、上記条件式(14)又は条件式(15),(16)に示されるように、条件式BGac2<BGcl2を満たす正孔クラッド層2012によって、活性層2013内における正孔の移動を制限する効果が得られる。この効果により、カソード層2011からアノード層2042に向かう電子が活性層2013で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置2000では、条件式(9),(10)に示されるように、第3の半導体層(N型ゲート層)2030の不純物濃度IMngと第2の半導体層(P型ゲート層)2020の不純物濃度IMpgを低くし、活性層2013の不純物濃度IMac2を高くしている。このため、第3の半導体層(N型ゲート層)2030及び第2の半導体層(P型ゲート層)2020におけるキャリア移動度が大きくなり、第3の半導体層(N型ゲート層)2030及び第2の半導体層(P型ゲート層)2020内における再結合は抑制される。また、活性層2013におけるキャリア移動度は小さくなり、活性層2013内における再結合は増加する。このため、活性層2013における正孔と電子との再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置2000では、活性層2013の面積が、第1の実施形態のものより広いので、発光サイリスタ20に流れる電流密度が増えすぎない。このため、発光サイリスタ20の発光効率を上げることができ、出射光量が増加する。
このように、第2の実施形態の半導体装置2000及び発光素子チップ200によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《2−4》第2の実施形態の第1変形例
図12は、第2の実施形態の第1変形例の半導体装置2100の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置2100は、第3の半導体層(N型ゲート電極)2130が第2の半導体層(P型ゲート電極)2120と同様の広い領域(すなわち、ゲート電極51Gの形成領域を含む広い領域)に形成され、第3の半導体層(N型ゲート電極)2130上にゲート電極51Gが形成される点が、図10に示される半導体装置2000と相違する。この点を除き、図12の半導体装置2100及び発光素子チップ210は、図10の半導体装置2000及び発光素子チップ200と同じである。
図12の半導体装置2100の発光サイリスタ21は、N型の第1の半導体層2110、P型の第2の半導体層2120(P型ゲート層)、N型の第3の半導体層(N型ゲート層)2130、及びP型の第4の半導体層2140を有する。第1の半導体層2110は、第1の層としてのカソード層2111と、第2の層としての正孔クラッド層(障壁層)2112と、第3の層としての活性層2113とを有する。第4の半導体層2140は、アノード層2142と、正孔クラッド層2141とを有する。図12の発光サイリスタ21の第1から第4の半導体層2110,2120,2130,2140は、図10の発光サイリスタ20の第1から第4の半導体層2010,2020,2030,2040と同じ半導体材料で構成される。したがって、図12の発光サイリスタ21は、上記条件式(9)〜(16)を満たし、よって、図12の半導体装置2100及び発光素子チップ210は、図10の半導体装置2000及び発光素子チップ200の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《2−5》第2の実施形態の第2変形例
図13は、第2の実施形態の第2変形例の半導体装置2200の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図14は、図13の半導体装置2200の発光サイリスタ22の各半導体層の不純物濃度及びAl組成比の例を示す図である。半導体装置2200は、第3の半導体層(N型ゲート電極)2230のAl組成比CRng及び第2の半導体層(P型ゲート電極)2220のAl組成比CRpgが活性層2213のAl組成比CRac2より大きい点が、図10に示される半導体装置2000と相違する。この点を除き、図13の半導体装置2200及び発光素子チップ220は、図10の半導体装置2000及び発光素子チップ200と同じである。
図13の半導体装置2200の発光サイリスタ22は、N型の第1の半導体層2210、P型の第2の半導体層2220(P型ゲート層)、N型の第3の半導体層(N型ゲート層)2230、及びP型の第4の半導体層2240を有する。第1の半導体層2210は、第1の層としてのカソード層2211と、第2の層としての正孔クラッド層(障壁層)2212と、第3の層としての活性層2213とを有する。第4の半導体層2240は、アノード層2242と、電子クラッド層2241とを有する。図13の発光サイリスタ22の第1及び第4の半導体層2210,2240は、図10の発光サイリスタ20の第1及び第4の半導体層1040,1010と同じ半導体材料で構成される。また、図13の第2及び第3の半導体層2220,2230は、Al組成比の点を除いて、図10の発光サイリスタ20の第2及び第3の半導体層2020,2040と同じである。
したがって、図13の半導体装置2200の発光サイリスタ22は、上記条件式(9),(10)を満たす。
また、図13の半導体装置2200の発光サイリスタ22は、以下の条件式(11a)を満たす。
CRac2<CRng=CRpg<CRcl2 (11a)
或いは、発光サイリスタ22は、条件式(11a)と等価な条件式(12a)を満たす。
BGac2<BGng=BGpg<BGcl2 (12a)
ただし、式(11a)において、必ずしもCRng=CRpgを満たす必要はない。発光サイリスタ22は、条件式(11a)の代わりに、以下の条件式(13a),(14a)を満たすように形成してもよい。
CRac2<CRpg<CRcl2 (13a)
CRac2<CRng<CRcl2 (14a)
或いは、発光サイリスタ22は、条件式(13a),(14a)と等価な条件式(15a),(16a)を満たすように形成してもよい。
BGac2<BGpg<BGcl2 (15a)
BGac2<BGng<BGcl2 (16a)
図13の半導体装置2200及び発光素子チップ220は、条件式(9),(10),(12a)又は条件式(9),(10),(15a),(16a)を満たすので、図10の半導体装置2000及び発光素子チップ200の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《2−6》第2の実施形態の第3変形例
図15は、第2の実施形態の第3変形例の半導体装置2300の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図16は、図15の半導体装置2300の発光サイリスタ23の各半導体層の不純物濃度及びAl組成比の例を示す図である。図10及び図12の例では、第1の導電型がN型の導電型であり、第2の導電型がP型の導電型である場合を説明したが、図15の例では、第1の導電型がP型の導電型であり、第2の導電型がN型の導電型である場合を説明する。つまり、図15の例は、図12の例におけるN型及びP型を、P型及びN型にそれぞれ変更したものである。
半導体装置2300の発光サイリスタ23は、P型の第1の半導体層2310、N型の第2の半導体層(N型ゲート層)2320、P型の第3の半導体層(P型ゲート層)2330、及びN型の第4の半導体層2340を有する。また、半導体装置2300は、第4の半導体層2340と電気的に接続された第1の電極としてのカソード電極61Kと、第3の半導体層(P型ゲート層)2330と電気的に接続された第2の電極としてのゲート電極51Gと、第1の半導体層2310と電気的に接続された第3の電極としてのアノード電極41Aとを有する。
図15に示されるように、P型の第1の半導体層2310は、カソード電極61Kと電気的に接続された第1の層としてのアノード層2311と、アノード層2311に隣接して配置された第2の層としての電子クラッド層(障壁層)2312と、電子クラッド層2312に隣接して配置された第3の層としての活性層2313とを有する。また、N型の第4の半導体層2340は、カソード層2342と、カソード層2342に隣接して配置された正孔クラッド層2341とを有する。
図15の半導体装置2300の発光サイリスタ23は、条件式(9),(10)を満たす。
また、発光サイリスタ23は、上記条件式(11)を満たす。或いは、発光サイリスタ23は、条件式(11)と等価な条件式(12)を満たす。
ただし、式(11)において、必ずしもCRng=CRpgを満たす必要はない。発光サイリスタ23は、条件式(11)の代わりに、条件式(13),(14)を満たすように形成してもよい。或いは、発光サイリスタ23は、条件式(13),(14)と等価な条件式(15),(16)を満たすように形成してもよい。
半導体装置2300では、上記条件式(14)又は条件式(15),(16)に示されるように、条件式BGac1<BGcl1を満たす電子クラッド層2312によって、活性層2313内における電子のアノード層2311に向かう移動が制限され、電子が活性層2313に閉じ込められる。この電子の閉じ込めにより、カソード層2342からアノード層2311に向かう電子が活性層2313で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置2300では、条件式(9),(10)に示されるように、第3の半導体層(P型ゲート層)2330の不純物濃度IMpgと第2の半導体層(N型ゲート層)2320の不純物濃度IMngを低くし、活性層2313の不純物濃度IMac2を高くしている。このため、第3の半導体層(P型ゲート層)2330及び第2の半導体層(N型ゲート層)2320におけるキャリア移動度は大きくなり、第3の半導体層(P型ゲート層)2330及び第2の半導体層(N型ゲート層)2320内における再結合は抑制される。また、活性層2313におけるキャリア移動度は小さくなり、活性層2313内における再結合は増加する。このため、活性層2313における電子と正孔の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
以上より、半導体装置2300及び発光素子チップ230によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《2−7》第2の実施形態の第4変形例
図17は、第2の実施形態の第4変形例の半導体装置2400の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置2400は、第3の半導体層(P型ゲート電極)2430が第2の半導体層(P型ゲート電極)2430より狭い領域に形成され、第3の半導体層(P型ゲート電極)2430上にゲート電極51Gが形成される点が、図15に示される半導体装置2300と相違する。この点を除き、図17の半導体装置2400及び発光素子チップ240は、図15の半導体装置2300及び発光素子チップ230と同じである。
半導体装置2400の発光サイリスタ24は、P型の第1の半導体層2410、N型の第2の半導体層(N型ゲート層)2420、P型の第3の半導体層(P型ゲート層)2430、及びN型の第4の半導体層2440を有する。また、半導体装置2400は、第1の半導体層2410と電気的に接続されたアノード電極41Aと、第2の半導体層(N型ゲート層)2420と電気的に接続されたゲート電極51Gと、第4の半導体層2440と電気的に接続されたカソード電極61Kとを有する。
図17に示されるように、P型の第1の半導体層2410は、アノード電極41Aと電気的に接続された第1の層としてのアノード層2411と、第2の層としての電子クラッド層(障壁層)2412と、第3の層としての活性層2413とを有する。また、N型の第4の半導体層2440は、カソード層2442と、正孔クラッド層2441とを有する。
図17の半導体装置2400の発光サイリスタ24の構成材料は、上記図15の半導体装置2300の発光サイリスタ23のものと同じである。したがって、図17の半導体装置2400及び発光素子チップ240は、図15の半導体装置2300の発光サイリスタ23の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《3》第3の実施形態
《3−1》構成
図18は、第3の実施形態の半導体装置3000の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。第3の実施形態においては、第1の実施形態における活性層と電子クラッド層(又は正孔クラッド層)と、第2の実施形態における活性層と正孔クラッド層(又は電子クラッド層)とを組み合わせた構造の半導体装置及び発光素子チップを説明する。
図18に示されるように、半導体装置3000の発光サイリスタ30は、第1の導電型の第1の半導体層3040、第1の半導体層3040に隣接して配置された第2の導電型の第2の半導体層3030、第2の半導体層3030に隣接して配置された第1の導電型の第3の半導体層3020、及び第3の半導体層3020に隣接して配置された第2の導電型の第4の半導体層3010を有する。
図18の半導体装置3000では、第1の導電型の第1の半導体層3040はP型の半導体層であり、第2の導電型の第2の半導体層3030はN型ゲート層であり、第1の導電型の第3の半導体層3020はP型ゲート層であり、第2の導電型の第4の半導体層3010はN型の半導体層である。
また、図18の半導体装置3000は、第1の半導体層3040と電気的に接続されたアノード電極61Aと、第3の半導体層(P型ゲート層)3020と電気的に接続されたゲート電極51Gと、第4の半導体層3010と電気的に接続されたカソード電極41Kとを有する。
図18に示されるように、P型の第1の半導体層3040は、アノード電極61Aと電気的に接続された第1の層としてのアノード層3043と、アノード層3043に隣接して配置された第2の層としての電子クラッド層(障壁層)3042と、電子クラッド層3042に隣接して配置された第3の層としての活性層3041とを有する。つまり、発光サイリスタ30の第1から第3の半導体層3040,3030,3020は、図2及び図3に基づいて説明した半導体装置1000の発光サイリスタ10の第1から第3の半導体層1040,1030,1020と同様の構造を持つ。
図18に示されるように、N型の第4の半導体層3010は、カソード電極41Kと電気的に接続された第4の層としてのカソード層3011と、カソード層3011に隣接して配置された第5の層としての正孔クラッド層(障壁層)3012と、正孔クラッド層3012に隣接して配置された第6の層としての活性層3013とを有する。つまり、発光サイリスタ30の第2から第4の半導体層3030,3020,3010は、図10及び図11に基づいて説明した半導体装置2000の発光サイリスタ20の第3から第1の半導体層2030,2020,2010と同様の構造を持つ。
第3の実施形態は、第1の実施形態と第2の実施形態とを組み合わせた複合型の構造を有し、従来のゲート発光型サイリスタのP型エミッタ内にP型活性層を、N型エミッタ内にN型活性層を導入したものである。活性層3013は、例えば、N型Al0.15Ga0.85As層であり、活性層3041は、例えば、P型Al0.15Ga0.85As層である。
図19は、半導体装置3000の発光サイリスタ30の各半導体層の不純物濃度IM[cm−3]及びAl組成比CRの例を示す図である。
図19と図3(第1の実施形態)との対比から理解できるように、発光サイリスタ30の第1から第3の半導体層3040,3030,3020は、図2及び図3(第1の実施形態)に基づいて説明した条件式(1)〜(8)を満たす。
また、図19と図11(第2の実施形態)との対比から理解できるように、発光サイリスタ30の第2から第4の半導体層3030,3020,3010は、図10及び図11(第2の実施形態)に基づいて説明した条件式(9)〜(16)を満たす。
《3−2》動作
第3の実施形態では、発光サイリスタ30の第1から第3の半導体層3040,3030,3020は、図2及び図3(第1の実施形態)に基づいて説明した半導体装置1000の発光サイリスタ10の第1から第3の半導体層1040,1030,1020と同様に動作する。
また、発光サイリスタ30の第2から第4の半導体層3030,3020,3010は、図10及び図11(第2の実施形態)に基づいて説明した半導体装置2000の発光サイリスタ20の第3から第1の半導体層2030,2020,2010と同様に動作する。
《3−3》効果
第3の実施形態によれば、第1及び第2の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層3041で発生する光と、活性層3013で発生する光とが合成された光がアノード層3043の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《3−4》第3の実施形態の第1変形例
図20は、第3の実施形態の第1変形例の半導体装置3100の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置3100は、第2の半導体層(N型ゲート電極)3130が第3の半導体層(P型ゲート電極)3120と同様の広い領域(すなわち、ゲート電極51Gの形成領域を含む広い領域)に形成され、第2の半導体層(N型ゲート電極)3130上にゲート電極51Gが形成される点が、図18に示される半導体装置3000と相違する。この点を除き、図20の半導体装置3100及び発光素子チップ310は、図18の半導体装置3000及び発光素子チップ300と同じである。
図20の半導体装置1100の発光サイリスタ31は、P型の第1の半導体層3140、N型の第2の半導体層(N型ゲート層)3130、P型の第3の半導体層(P型ゲート層)3120、及びN型の第4の半導体層3110を有する。第1の半導体層3140は、第1の層としてのアノード層3143と、第2の層としての電子クラッド層(障壁層)3142と、第3の層としての活性層3141とを有する。第4の半導体層3110は、第4の層としてのカソード層3111と、第5の層としての正孔クラッド層(障壁層)3112と、第6の層としての活性層3113とを有する。
発光サイリスタ31の第1から第3の半導体層3140,3130,3120は、図4(第1の実施形態の第1変形例)に基づいて説明した半導体装置1100の発光サイリスタ11の第1から第3の半導体層1140,1130,1120と同様の構造を持ち、同様に動作する。
発光サイリスタ31の第2から第4の半導体層3130,3120,3110は、図12(第2の実施形態の第1変形例)に基づいて説明した半導体装置2100の発光サイリスタ21の第4から第2の半導体層2110,2120,2130と同様の構造を持ち、同様に動作する。
したがって、図20の半導体装置3100及び発光素子チップ310によれば、第1の実施形態の第1変形例及び第2の実施形態の第1変形例で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層3141で発生する光と、活性層3113で発生する光とが合成された光がアノード層3143の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《3−5》第3の実施形態の第2変形例
図21は、第3の実施形態の第2変形例の半導体装置3200の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図22は、図21の半導体装置3200の発光サイリスタ32の各半導体層の不純物濃度及びAl組成比の例を示す図である。半導体装置3200は、第2の半導体層(N型ゲート電極)3230のAl組成比CRng及び第3の半導体層(P型ゲート電極)3220のAl組成比CRpgが活性層(第3の層)3241のAl組成比CRac1及び活性層(第5の層)3212のAl組成比CRac2より大きい点が、図18に示される半導体装置3000と相違する。この点を除き、図21の半導体装置3200は、図18の半導体装置3000と同じである。
図21の半導体装置3200の発光サイリスタ32は、P型の第1の半導体層3240、N型の第2の半導体層(N型ゲート層)3230、P型の第3の半導体層(P型ゲート層)3220、及びN型の第4の半導体層3210を有する。第1の半導体層3240は、第1の層としてのアノード層3243と、第2の層としての電子クラッド層(障壁層)3242と、第3の層としての活性層3241とを有する。第4の半導体層3210は、第4の層としてのカソード層3211と、第5の層としての正孔クラッド層(障壁層)3212と、第6の層としての活性層3213とを有する。
発光サイリスタ32の第1から第3の半導体層3240,3230,3220は、図5(第1の実施形態の第2変形例)に基づいて説明した半導体装置1200の発光サイリスタ12の第1から第3の半導体層1240,1230,1220と同様の構造を持ち、同様に動作する。
発光サイリスタ32の第2から第4の半導体層3230,3220,3210は、図13(第2の実施形態の第2変形例)に基づいて説明した半導体装置2200の発光サイリスタ22の第4から第2の半導体層2210,2220,2230と同様の構造を持ち、同様に動作する。
したがって、図21の半導体装置3200及び発光素子チップ320によれば、第1及び第2の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層3241で発生する光と、活性層3213で発生する光とが合成された光がアノード層3243の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《3−6》第3の実施形態の第3変形例
図23は、第3の実施形態の第3変形例の半導体装置3300の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。図24は、図23の半導体装置3300の発光サイリスタ33の各半導体層の不純物濃度及びAl組成比の例を示す図である。図18及び図20の例では、第1の導電型がP型の導電型であり、第2の導電型がN型の導電型である場合を説明したが、図23及び図24の例では、第1の導電型がN型の導電型であり、第2の導電型がP型の導電型である場合を説明する。つまり、図23及び図24の例は、図18及び図20の例におけるP型及びN型を、N型及びP型にそれぞれ変更したものである。
図23の半導体装置3300の発光サイリスタ23は、N型の第1の半導体層3340、P型の第2の半導体層3330(P型ゲート層)、N型の第3の半導体層(N型ゲート層)3320、及びP型の第4の半導体層3310を有する。また、図23の半導体装置3300は、第1の半導体層3340と電気的に接続されたカソード電極61Kと、第2の半導体層(P型ゲート層)3320と電気的に接続されたゲート電極51Gと、第4の半導体層3310と電気的に接続されたアノード電極41Aとを有する。
また、図23に示されるように、N型の第1の半導体層3340は、カソード電極61Kと電気的に接続された第1の層としてのカソード層3343と、カソード層3343に隣接して配置された第2の層としての正孔クラッド層(障壁層)3342と、正孔クラッド層3342に隣接して配置された第3の層としての活性層3341とを有する。つまり、発光サイリスタ33の第1から第3の半導体層3340,3330,3320は、図7及び図8(第1の実施形態の第3変形例)に基づいて説明した半導体装置1300の発光サイリスタ13の第1から第3の半導体層1340,1330,1320と同様の構造を持ち、同様に動作する。
また、P型の第4の半導体層3310は、アノード電極41Aと電気的に接続された第4の層としてのアノード層3311と、アノード層3311に隣接して配置された第5の層としての電子クラッド層(障壁層)3312と、電子クラッド層3312に隣接して配置された第6の層としての活性層3313とを有する。つまり、発光サイリスタ33の第2から第4の半導体層3330,3320,3310は、図15及び図16(第2の実施形態の第3変形例)に基づいて説明した半導体装置2300の発光サイリスタ23の第1から第3の半導体層2310,2320,2330と同様の構造を持ち、同様に動作する。
したがって、図23の半導体装置3300及び発光素子チップ330によれば、第1及び第2の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層3341で発生する光と、活性層3313で発生する光とが合成された光がカソード層3343の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《3−7》第3の実施形態の第4変形例
図25は、第3の実施形態の第4変形例の半導体装置3400の構造(すなわち、図1をA−B−C線で切る面に対応する断面構造)を示す概略断面図である。半導体装置3400は、第2の半導体層(P型ゲート電極)3430が第3の半導体層(N型ゲート電極)3420より狭い領域に形成され、第3の半導体層(N型ゲート電極)3420上にゲート電極51Gが形成される点が、図23に示される半導体装置3300と相違する。この点を除き、図25の半導体装置3400及び発光素子チップ340は、図23の半導体装置3300及び発光素子チップ330と同じである。
半導体装置3400の発光サイリスタ34は、N型の第1の半導体層3440、P型の第2の半導体層(P型ゲート層)3430、N型の第3の半導体層(N型ゲート層)3420、及びP型の第4の半導体層3410を有する。また、半導体装置3400は、第1の半導体層3440と電気的に接続されたカソード電極61Kと、第3の半導体層(N型ゲート層)3420と電気的に接続されたゲート電極51Gと、第4の半導体層3410と電気的に接続されたアノード電極41Aとを有する。
図25に示されるように、N型の第1の半導体層3440は、カソード電極61Kと電気的に接続された第1の層としてのカソード層3443と、カソード層3443に隣接して配置された第2の層としての正孔クラッド層(障壁層)3442と、正孔クラッド層3442に隣接して配置された第3の層としての活性層3441とを有する。また、P型の第4の半導体層3410は、アノード電極41Aと電気的に接続された第4の層としてのアノード層3411と、アノード層3411に隣接して配置された第5の層としての電子クラッド層(障壁層)3412と、電子クラッド層3412に隣接して配置された第6の層としての活性層3413とを有する。
つまり、発光サイリスタ34の第1から第3の半導体層3440,3430,3420は、図9(第2の実施形態の第4変形例)に基づいて説明した半導体装置1400の発光サイリスタ14の第1から第3の半導体層1440,1430,1420と同様の構造を持ち、同様に動作する。
また、発光サイリスタ34の第2から第4の半導体層3430,3420,3410は、図17(第2の実施形態の第4変形例)に基づいて説明した半導体装置2400の発光サイリスタ24の第1から第3の半導体層2410,2420,2430と同様の構造を持ち、同様に動作する。
したがって、図25の半導体装置3400及び発光素子チップ340によれば、第1及び第2の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層3441で発生する光と、活性層3413で発生する光とが合成された光がカソード層3443の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《4》第4の実施形態
図26は、第4の実施形態の光プリントヘッドの要部である基板ユニット400の構造を示す概略斜視図である。図26に示されるように、基板ユニット400は、プリント配線板401と、アレイ状に配置された複数の発光素子チップ404とを有する。複数の発光素子チップ404は、プリント配線板401上に熱硬化樹脂などにより固定される。発光素子チップ404は、第1から第3の実施形態及びそれらの変形例として説明した発光素子チップ(例えば、図1及び図2に示される発光素子チップ100)である。発光素子チップ404の外部接続パッド104とプリント配線板401の接続パッド402との間は、ボンディングワイヤ403により電気的に接続される。プリント配線板401には、各種の配線パターン、電子部品、コネクタなどが搭載されてもよい。また、発光素子チップ404の形状は、図26に示されたものに限定されない。
図27は、第4の実施形態の光プリントヘッド500の構造を示す概略断面図である。光プリントヘッド500は、画像形成装置としての電子写真プリンタの露光装置である。図27に示されるように、光プリントヘッド500は、ベース部材501と、COB(Chip On Board)基板としての実装基板であるプリント配線板401を含む基板ユニット400と、複数の正立等倍結像レンズを含むレンズアレイ504と、レンズホルダ505と、バネ部材であるクランパ506とを備えている。ベース部材501は、プリント配線板401を固定するための部材であり、その側面には、クランパ506を用いて、プリント配線板401及びレンズホルダ505をベース部材501に固定するための開口部503が設けられている。レンズホルダ505は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ504は、基板ユニット400の発光素子チップ404から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ505は、レンズアレイ504をベース部材501の所定の位置に保持する。クランパ506は、ベース部材501の開口部503及びレンズホルダ505の開口部を介して、各構成部分を挟み付けて保持する。
光プリントヘッド500では、印刷データに応じて、発光素子チップ404の複数の発光サイリスタ(例えば、図1における発光サイリスタ10)のいずれかが発光し、光がレンズアレイ504により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラム上に静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体(用紙)上に現像剤からなる画像が形成(印刷)される。
以上に説明したように、第4の実施形態の光プリントヘッド500は、第1から第3の実施形態又はそれらの変形例の発光素子チップ404を有するので、感光体ドラムに照射される光の光量(強度)を増加させることができる。その結果、感光体ドラムに照射される光の照射光量(強度)の調整が容易になり、印字品質の向上(例えば、高品質な階調表現の印刷)が可能になる。
《5》第5の実施形態
《5−1》構成
図28は、本発明の第5の実施形態の画像形成装置600の構造を示す概略断面図である。画像形成装置600は、例えば、電子写真カラープリンタである。画像形成装置600は、第4の実施形態で説明した光プリントヘッド500を、露光装置である光プリントヘッド611Y,611M,611C,611Kとして備えている。
図28に示されるように、画像形成装置600は、主要な構成として、電子写真方式により用紙などの印刷媒体P上に現像剤像(トナー像)を形成する画像形成部610Y,610M,610C,610Kと、画像形成部610Y,610M,610C,610Kに印刷媒体626を供給する媒体供給部620と、印刷媒体626を搬送する搬送部630と、画像形成部610Y,610M,610C,610Kの各々に対応するように配置された転写部としての転写ローラ640と、印刷媒体626上に転写されたトナー像を定着させる定着器650と、定着器650を通過した印刷媒体626を外部に排出する媒体排出部としての排紙ローラ対625とを有する。なお、画像形成装置600が有する画像形成部の数は、3以下又は5以上であってもよい。また、画像形成装置600は、電子写真プロセスによって印刷媒体626上に画像を形成する装置であれば、画像形成部の数が1つであるモノクロプリンタであってもよい。
図28に示されるように、媒体供給部620は、用紙カセット621と、用紙カセット621内に積載された印刷媒体626を1枚ずつ繰り出すホッピングローラ622と、用紙カセット621から繰り出された印刷媒体626を搬送するレジストローラ623と、印刷媒体626を搬送するローラ対624とを有する。
画像形成部610Y,610M,610C,610Kは、印刷媒体626上にイエロー(Y)のトナー像、マゼンタ(M)のトナー像、シアン(C)のトナー像、及びブラック(K)のトナー像をそれぞれ形成する。画像形成部610Y,610M,610C,610Kは、媒体搬送路に沿って媒体搬送方向(図28における左右方向)の上流側から下流側に(すなわち、右から左に)並んで配置される。画像形成部610Y,610M,610C,610Kは、着脱自在に形成された各色用の画像形成ユニット612Y,612M,612C,612Kをそれぞれ有する。直列に配列された画像形成ユニット612Y,612M,612C,612Kは、画像形成部610Y,610M,610C,610Kの各色に対応して備えられる。画像形成ユニット612Yはイエローのトナーにより画像を形成し、画像形成ユニット612Mはマゼンタのトナーにより画像を形成し、画像形成ユニット612Cはシアンのトナーにより画像を形成し、画像形成ユニット612Kはブラックのトナーにより画像を形成する。画像形成ユニット612Y,612M,612C,612Kは、トナーの色が異なる点以外は、互いに同じ構造を有する。
画像形成部610Y,610M,610C,610Kは、各色用の露光装置としての光プリントヘッド611Y,611M,611C,611Kをそれぞれ有する。
画像形成ユニット612Y,612M,612C,612Kの各々は、回転可能に支持された像担持体としての感光体ドラム613と、感光体ドラム613の表面を一様に帯電させる帯電部材としての帯電ローラ614と、光プリントヘッド611Y,611M,611C,611Kによる露光によって感光体ドラム613の表面に静電潜像を形成した後に、感光体ドラム613の表面にトナーを供給して静電潜像に対応するトナー像を形成する現像装置615とを有する。
現像装置615は、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム613の表面にトナーを供給する現像剤担持体としての現像ローラ616と、トナー収容部内に収容されたトナーを現像ローラ616に供給する供給ローラ617と、現像ローラ616の表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード618とを有する。
光プリントヘッド611Y,611M,611C,611Kの各々による露光は、一様帯電した感光体ドラム613の表面に印刷用の画像データに基づいて実行される。光プリントヘッド611Y,611M,611C,611Kの各々は、感光体ドラム613の軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。
図28に示されるように、搬送部630は、印刷媒体626を静電吸着して搬送する搬送ベルト(転写ベルト)633と、駆動部により回転されて搬送ベルト633を駆動する駆動ローラ631と、駆動ローラ631と対を成して搬送ベルト633を張架するテンションローラ(従動ローラ)632とを有する。
図28に示されるように、転写ローラ640は、搬送ベルト633を挟んで画像形成ユニット612Y,612M,612C,612Kの各々の感光体ドラム613に対向して配置されている。転写ローラ640によって、画像形成ユニット612Y,612M,612C,612Kの各々の感光体ドラム613の表面に形成された現像剤像(トナー像)は、媒体搬送路に沿って矢印方向に搬送される印刷媒体626の上面に順に転写されて、複数のトナー像が重ねられたカラー画像が形成される。感光体ドラム613上に現像された画像(トナー像)を印刷媒体626に転写した後に感光体ドラム613に残留したトナーを除去するクリーニング装置619を有する。
定着器650は、互いに圧接し合う1対のローラ651,652を有する。ローラ651は、加熱ヒータを内蔵するヒートローラであり、ローラ652はローラ651に向けて押し付けられる加圧ローラである。未定着のトナー像を有する印刷媒体626は、定着器650の一対のローラ651,652間を通過する。このとき、未定着のトナー像は、加熱及び加圧されて印刷媒体626上に定着される。
《5−2》動作
先ず、用紙カセット621内の印刷媒体626は、ホッピングローラ622によって繰り出され、レジストローラ623へ送られる。続いて、印刷媒体626はレジストローラ623からローラ対624を介して搬送ベルト633に送られ、この搬送ベルト633の走行に伴って、画像形成ユニット612Y,612M,612C,612Kへと搬送される。画像形成ユニット612Y,612M,612C,612Kにおいて、感光体ドラム613の表面は、帯電ローラ614によって帯電され、光プリントヘッド611Y,611M,611C,611Kによって露光され、静電潜像が形成される。静電潜像には、現像ローラ616上で薄層化されたトナーが静電的に付着されて各色のトナー像が形成される。各色のトナー像は、転写ローラ640によって印刷媒体626に転写され、印刷媒体626上にカラーのトナー像が形成される。転写後に、感光体ドラム613上に残留したトナーは、クリーニング装置619によって除去される。カラーのトナー像が形成された印刷媒体626は、定着器650に送られる。この定着器650において、カラーのトナー像が印刷媒体626に定着され、カラー画像が形成される。カラー画像が形成された印刷媒体626は、排紙ローラ対625によって用紙スタッカへ排出される。
《5−3》効果
以上に説明したように、第5の実施形態の画像形成装置600においては、第4の実施形態の光プリントヘッド500を、露光装置である光プリントヘッド611Y,611M,611C,611Kとして備えている。このため、第5の実施形態の画像形成装置600によれば、印刷画像の品質の向上を図ることができる。
10〜14,20〜24,30〜34 発光サイリスタ、 41K,61K カソード電極、 41A,61A アノード電極、 51G ゲート電極、 71 絶縁膜、 100,110,1200,130,140,200,210,220,230,240,300,310,320,330,340 発光素子チップ、 101 基板部、 102 基板、 103 平坦化層、 400 基板ユニット、 500 光プリントヘッド、 600 画像形成装置、 1000,1100,1200,1300,1400,2000,2100,2200,2300,2400,3000,3100,3200,3300,3400 半導体装置、 1040,1140,1240,1340,1440,2010,2110,2210,2310,2410,3040,3140,3240,3340,3440 第1の半導体層、 1030,1130,1230,1330,1430,2020,2120,2220,2320,2420,3030,3030,3230,3330,3430 第2の半導体層、 1020,1120,1220,1320,1420,2030,2130,2230,2330,2430,3020,3120,3220,3320,3420 第3の半導体層、 1010,1110,1210,1310,1410,2040,2140,2240,2340,3010,3110,3210,3310,3410 第4の半導体層、 1043,1143,1243,2311,2411,3043,3143,3243 アノード層(第1の層)、 1343,1443,2011,2111,2211,3343,3443 カソード層(第1の層)、 1042,1142,1242,2312,2412,3042,3142,3242 電子クラッド層(第2の層)、 1342,1442,2012,2112,2212,3342,3442 正孔クラッド層(第2の層)、 1041,1141,1241,1341,1441,2013,2113,2213,2313,2413,3041,3141,3241,3341,3441 活性層(第3の層)、 3011,3111,3211 カソード層(第4の層)、 3311,3411 アノード層(第4の層)、 3012,3112,3212 正孔クラッド層(第5の層)、 3312,3412 電子クラッド層(第5の層)、 3013,3113,3213,3313,3413 活性層(第6の層)。

Claims (15)

  1. 第1の導電型の第1の半導体層、前記第1の半導体層に隣接して配置された第2の導電型の第2の半導体層、前記第2の半導体層に隣接して配置された第1の導電型の第3の半導体層、及び前記第3の半導体層に隣接して配置された第2の導電型の第4の半導体層を有する発光サイリスタと、
    前記第1の半導体層と電気的に接続された第1の電極と、
    前記第2の半導体層又は前記第3の半導体層と電気的に接続された第2の電極と、
    前記第4の半導体層と電気的に接続された第3の電極と
    を有し、
    前記第1の半導体層は、
    前記第1の電極と電気的に接続された第1の層と、
    前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップより大きいバンドギャップを持つ第2の層と、
    前記第2の半導体層の不純物濃度及び前記第3の半導体層の不純物濃度より高い不純物濃度を持ち、前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップ以下のバンドギャップを持つ第3の層と
    を有することを特徴とする半導体装置。
  2. 前記第2の層は、前記第1の層と前記第3の層との間に配置され、
    前記第3の層は、前記第2の層に隣接して配置された
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記第3の層は、Al組成比が0.14以上0.18以下の範囲内であるAlGaAs層であり、
    前記第2の半導体層及び前記第3の半導体層は、Al組成比が0.14以上0.3以下の範囲内であるAlGaAs層である
    ことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第2の層は、前記第2の半導体層から前記第3の層を通過して前記第2の層に向けて移動するキャリアのキャリア移動度を低下させる障壁層であることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
  5. 前記第4の半導体層は、
    前記第3の電極と電気的に接続された第4の層と、
    前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップより大きいバンドギャップを持つ第5の層と、
    前記第2の半導体層の不純物濃度及び前記第3の半導体層の不純物濃度より高い不純物濃度を持ち、前記第2の半導体層のバンドギャップ及び前記第3の半導体層のバンドギャップ以下のバンドギャップを持つ第6の層と
    を有することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
  6. 前記第5の層は、前記第4の層と前記第6の層との間に配置され、
    前記第6の層は、前記第3の層に隣接して配置された
    ことを特徴とする請求項5に記載の半導体装置。
  7. 前記第4の層は、Al組成比が0.14以上0.18以下の範囲内であるAlGaAs層であり、
    前記第2の半導体層及び前記第3の半導体層は、Al組成比が0.14以上0.3以下の範囲内であるAlGaAs層である
    ことを特徴とする請求項5又は6に記載の半導体装置。
  8. 前記第5の層は、前記第3の半導体層から前記第6の層を通過して前記第5の層に向けて移動するキャリアのキャリア移動度を低下させる障壁層であることを特徴とする請求項5から7のいずれか1項に記載の半導体装置。
  9. 前記第1の導電型は、P型の導電型であり、
    前記第2の導電型は、N型の導電型である
    ことを特徴とする請求項1から8のいずれか1項に記載の半導体装置。
  10. 前記第1の導電型は、N型の導電型であり、
    前記第2の導電型は、P型の導電型である
    ことを特徴とする請求項1から8のいずれか1項に記載の半導体装置。
  11. 基板部と、
    前記基板部上に配置された請求項1から10のいずれか1項に記載の半導体装置と
    を有することを特徴とする発光素子チップ。
  12. 前記第1の半導体層は、前記第4の半導体層よりも前記基板部から離れた側に配置されたことを特徴とする請求項11に記載の発光素子チップ。
  13. 前記第1の半導体層は、前記第4の半導体層よりも前記基板部に近い側に配置されたことを特徴とする請求項11に記載の発光素子チップ。
  14. 請求項11から13のいずれか1項に記載の発光素子チップを有することを特徴とする光プリントヘッド。
  15. 請求項14に記載の光プリントヘッドを有することを特徴とする画像形成装置。
JP2017242709A 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 Pending JP2019110230A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017242709A JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
EP18213517.8A EP3540777A1 (en) 2017-12-19 2018-12-18 Semiconductor device, light-emitting device chip, optical print head, and image forming device
CN201811558002.7A CN109994581A (zh) 2017-12-19 2018-12-19 半导体器件、发光器件芯片、光学打印头和图像形成设备
US16/225,606 US20190189854A1 (en) 2017-12-19 2018-12-19 Semiconductor device, light-emitting device chip, optical print head, and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017242709A JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2019110230A true JP2019110230A (ja) 2019-07-04
JP2019110230A5 JP2019110230A5 (ja) 2020-04-02

Family

ID=64949049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017242709A Pending JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置

Country Status (4)

Country Link
US (1) US20190189854A1 (ja)
EP (1) EP3540777A1 (ja)
JP (1) JP2019110230A (ja)
CN (1) CN109994581A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082745A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2021082762A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 半導体装置、露光装置、および画像形成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259592B2 (ja) * 2019-06-27 2023-04-18 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
CN110649060B (zh) * 2019-11-01 2022-04-26 京东方科技集团股份有限公司 微发光二极管芯片及制作方法、显示面板制作方法
JP2021082772A (ja) * 2019-11-22 2021-05-27 株式会社沖データ 半導体装置、光プリントヘッド、及び画像形成装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JP2001068726A (ja) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd 発光サイリスタ
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2009260246A (ja) * 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
JP2010239084A (ja) * 2009-03-31 2010-10-21 Kyocera Corp 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP2015109417A (ja) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
KR20170058017A (ko) * 2015-11-18 2017-05-26 에스프린팅솔루션 주식회사 화상 형성 장치 및 이에 포함되는 발광 소자
JP2017183436A (ja) * 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857569B2 (ja) * 2011-09-15 2016-02-10 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
KR101923670B1 (ko) * 2012-06-18 2018-11-29 서울바이오시스 주식회사 전자 차단층을 갖는 발광 소자
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JP2001068726A (ja) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd 発光サイリスタ
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2009260246A (ja) * 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
JP2010239084A (ja) * 2009-03-31 2010-10-21 Kyocera Corp 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP2015109417A (ja) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
KR20170058017A (ko) * 2015-11-18 2017-05-26 에스프린팅솔루션 주식회사 화상 형성 장치 및 이에 포함되는 발광 소자
JP2017183436A (ja) * 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082745A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2021082762A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 半導体装置、露光装置、および画像形成装置
JP7302449B2 (ja) 2019-11-21 2023-07-04 沖電気工業株式会社 半導体装置、露光装置、および画像形成装置
JP7395983B2 (ja) 2019-11-21 2023-12-12 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Also Published As

Publication number Publication date
US20190189854A1 (en) 2019-06-20
EP3540777A1 (en) 2019-09-18
CN109994581A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
JP2019110230A (ja) 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
US8022387B2 (en) Composite semiconductor device having a thyristor structure
JP6435700B2 (ja) 発光サイリスタ、光源ヘッド、および画像形成装置
JP5857569B2 (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2019110230A5 (ja)
JP2015109417A (ja) 半導体発光素子、光源ヘッド、及び画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
CN109473510B (zh) 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
JP4704079B2 (ja) 光半導体装置、ledヘッド、及びこれを用いた画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP7259592B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2013211355A (ja) 3端子発光素子、3端子発光素子アレイ、プリントヘッドおよび画像形成装置
US10991849B2 (en) Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus
JP2017084992A (ja) 半導体複合装置、光プリントヘッド及び画像形成装置
JP7395983B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2019046835A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP5664400B2 (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2014038934A (ja) 発光素子、光源ヘッド、及び画像形成装置
JP2019046886A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP6943222B2 (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP6264837B2 (ja) 半導体発光素子、光源ヘッド、及び画像形成装置
JP2023018699A (ja) 半導体発光素子、露光装置、画像形成装置、及び半導体発光素子の製造方法
US11145784B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
JP5008264B2 (ja) 半導体装置、ledヘッド及びそれを用いた画像形成装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210831