JP2019110230A - 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 - Google Patents

半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 Download PDF

Info

Publication number
JP2019110230A
JP2019110230A JP2017242709A JP2017242709A JP2019110230A JP 2019110230 A JP2019110230 A JP 2019110230A JP 2017242709 A JP2017242709 A JP 2017242709A JP 2017242709 A JP2017242709 A JP 2017242709A JP 2019110230 A JP2019110230 A JP 2019110230A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017242709A
Other languages
English (en)
Other versions
JP2019110230A5 (ja
Inventor
兼一 谷川
Kenichi Tanigawa
兼一 谷川
寛人 川田
Hiroto Kawada
寛人 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2017242709A priority Critical patent/JP2019110230A/ja
Priority to EP18213517.8A priority patent/EP3540777A1/en
Priority to CN201811558002.7A priority patent/CN109994581A/zh
Priority to US16/225,606 priority patent/US20190189854A1/en
Publication of JP2019110230A publication Critical patent/JP2019110230A/ja
Publication of JP2019110230A5 publication Critical patent/JP2019110230A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】高い発光特性を持つ発光サイリスタを有する装置を提供する。【解決手段】半導体装置１０００は、第１の導電型の第１の半導体層１０４０、第２の導電型の第２の半導体層１０３０、第１の導電型の第３の半導体層１０２０、及び第２の導電型の第４の半導体層１０１０を有する発光サイリスタ１０と、第１から第３の電極６１Ａ，５１Ｇ，４１Ｋとを有し、第１の半導体層１０４０は、第１の層１０４３と、第２の半導体層１０３０及び第３の半導体層１０２０のバンドギャップＢＧｎｇ，ＢＧｐｇより大きいバンドギャップＢＧｃｌ１を持つ第２の層１０４２と、第２の半導体層１０３０及び第３の半導体層１０２０の不純物濃度ＩＭｎｇ，ＩＭｐｇより高い不純物濃度ＩＭａｃ１を持ち、第２の半導体層１０３０及び第３の半導体層１０２０のバンドギャップＢＧｎｇ，ＢＧｐｇ以下のバンドギャップＢＧａｃ１を持つ第３の層１０４１とを有する。【選択図】図２

Description

本発明は、発光サイリスタを有する半導体装置、前記半導体装置を基板部上に配置した発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置に関する。
従来、電子写真プロセスを用いて印刷媒体上に画像を形成する画像形成装置が広く普及している。この画像形成装置では、直線状に配列された複数の発光素子を備えた光プリントヘッドから光を照射して感光体ドラムの表面に静電潜像を形成し、この静電潜像を現像して現像剤像を形成し、この現像剤像を印刷媒体上に転写し、定着させる。また、光プリントヘッドが備える発光素子として、３端子発光素子である発光サイリスタが知られている（例えば、特許文献１参照）。
特開２０１０−２３９０８４号公報
しかしながら、従来の発光サイリスタには、より高い発光特性が求められている。
本発明の目的は、高い発光特性を持つ発光サイリスタを有する半導体装置、前記半導体装置を基板部上に配置した発光素子チップ、前記発光素子チップを有する光プリントヘッド、及び前記光プリントヘッドを有する画像形成装置を提供することである。
本発明の一態様に係る半導体装置は、
第１の導電型の第１の半導体層、前記第１の半導体層に隣接して配置された第２の導電型の第２の半導体層、前記第２の半導体層に隣接して配置された第１の導電型の第３の半導体層、及び前記第３の半導体層に隣接して配置された第２の導電型の第４の半導体層を有する発光サイリスタと、
前記第１の半導体層と電気的に接続された第１の電極と、
前記第２の半導体層又は前記第３の半導体層と電気的に接続された第２の電極と、
前記第４の半導体層と電気的に接続された第３の電極とを有し、
前記第１の半導体層は、
前記第１の電極と電気的に接続された第１の層と、
前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップより大きいバンドギャップを持つ第２の層と、
前記第２の半導体層の不純物濃度及び前記第３の半導体層の不純物濃度より高い不純物濃度を持ち、前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップ以下のバンドギャップを持つ第３の層と
を有することを特徴とする。
本発明によれば、高い発光特性を持つ発光サイリスタを有する半導体装置及び発光素子チップを提供することができる。また、このような発光素子チップを有する光プリントヘッドを用いた画像形成装置では、印刷画像の品質を向上させることができる。
本発明の第１の実施形態の半導体装置の構造を示す概略平面図である。 第１の実施形態の半導体装置の構造、すなわち、図１をＡ−Ｂ−Ｃ線で切る面を図中の矢印方向に見た断面構造を示す概略断面図である。 図２の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第１の実施形態の第１変形例の半導体装置の構造を示す概略断面図である。 第１の実施形態の第２変形例の半導体装置の構造を示す概略断面図である。 図５の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第１の実施形態の第３変形例の半導体装置の構造を示す概略断面図である。 図７の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第１の実施形態の第４変形例の半導体装置の構造を示す概略断面図である。 本発明の第２の実施形態の半導体装置の構造を示す概略断面図である。 図１０の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第２の実施形態の第１変形例の半導体装置の構造を示す概略断面図である。 第２の実施形態の第２変形例の半導体装置の構造を示す概略断面図である。 図１３の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第２の実施形態の第３変形例の半導体装置の構造を示す概略断面図である。 図１５の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第２の実施形態の第４変形例の半導体装置の構造を示す概略断面図である。 本発明の第３の実施形態の半導体装置の構造を示す概略断面図である。 図１８の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第３の実施形態の第１変形例の半導体装置の構造を示す概略断面図である。 第３の実施形態の第２変形例の半導体装置の構造を示す概略断面図である。 図２１の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第３の実施形態の第３変形例の半導体装置の構造を示す概略断面図である。 図２３の半導体装置の発光サイリスタの各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。 第３の実施形態の第４変形例の半導体装置の構造を示す概略断面図である。 本発明の実施の形態４の光プリントヘッドの要部である基板ユニットの構造を示す概略斜視図である。 実施の形態４の光プリントヘッドの構造を示す概略断面図である。 本発明の実施の形態５の画像形成装置の構造を示す概略断面図である。
以下に、本発明の実施の形態に係る半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置を、添付図面を参照しながら説明する。各図において、同じ構成要素には、同じ符号が付される。また、以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。
第１の実施形態（図１から図９）、第２の実施形態（図１０から図１７）、及び第３の実施形態（図１８から図２５）において、半導体装置及び発光素子チップを説明する。半導体装置は、１つ以上の発光サイリスタを有する。半導体装置は、直線状に配列された複数の発光サイリスタを有してもよい。発光素子チップは、基板部と、基板部上に配置された半導体装置とを有する。発光素子チップは、半導体装置の発光サイリスタを点灯及び消灯させる駆動回路としての半導体集積回路部（「駆動ＩＣ部」とも言う）を備えてもよい。半導体装置と駆動ＩＣ部とを備えた発光素子チップは、「半導体複合装置」とも言う。
第４の実施形態（図２６及び図２７）において、第１から第３の実施形態のいずれかの発光素子チップを有する光プリントヘッドを説明する。光プリントヘッドは、１つ以上の発光素子チップを有する。光プリントヘッドは、電子写真プロセスによって印刷媒体上に現像剤からなる画像を形成する画像形成装置における静電潜像形成手段としての露光装置である。光プリントヘッドは、直線状に配列された複数の発光素子チップを有してもよい。
第５の実施形態（図２８）において、第４の実施形態の光プリントヘッドを有する画像形成装置を説明する。画像形成装置は、電子写真プロセスによって印刷媒体上に現像剤からなる画像を形成する装置であり、例えば、プリンタ、複写機、ファクシミリ装置、多機能周辺装置（ＭＰＦ）などである。
《１》第１の実施形態
《１−１》構成
図１は、第１の実施形態の半導体装置１０００の構造を示す概略平面図である。第１の実施形態の半導体装置１０００は、基板部１０１上に配置される。図１に示されるように、基板部１０１は、例えば、基板１０２と、その上に形成された平坦化層１０３とを有する。発光素子チップ１００は、基板部１０１と、その上に配置された半導体装置１０００とを有する。
基板１０２としては、例えば、Ｓｉ（シリコン）基板、ＩＣ（集積回路）基板、ガラス基板、セラミック基板、プラスティック基板、金属基板などを使用することができる。第１の実施形態では、基板１０２は、３端子発光素子である発光サイリスタを駆動する駆動ＩＣ部と、外部の装置との配線に使用される外部接続パッド１０４とを有するＩＣ基板である。
平坦化層１０３は、半導体装置１０００が配置される平滑な表面を有する。平坦化層１０３は、無機膜又は有機膜である。基板１０２の表面が平滑である場合には、平坦化層１０３を備えずに、基板１０２の表面に半導体装置１０００を備えることも可能である。
図１に示されるように、半導体装置１０００は、直線状に配列された複数の発光サイリスタ１０を有する。半導体装置１０００は、「発光素子アレイ」又は「発光サイリスタアレイ」とも称される。また、発光素子チップ１００は、「発光素子アレイチップ」又は「発光サイリスタアレイチップ」とも称される。なお、図１においては、半導体装置１０００の構造を理解し易くするために、絶縁膜７１（図２に示される）を記載していない。
発光サイリスタ１０は、例えば、製造用基板としての成長基板上で形成される。発光サイリスタ１０をＡｌＧａＡｓ（アルミニウム・ガリウム・砒素）系半導体材料で形成する場合には、成長基板としてＧａＡｓ（ガリウム・砒素）基板を用いることができる。発光サイリスタ１０は、成長基板上で、例えば、エピタキシャル成長によって形成される。発光サイリスタ１０は、例えば、半導体層の積層構造を持つ半導体薄膜であるエピタキシャルフィルムを成長基板から剥がし、エピタキシャルフィルムを基板１０２上の平坦化層１０３の表面に貼り付け、エピタキシャルフィルムを加工することで形成される。平坦化層１０３の表面上に置かれたエピタキシャルフィルムは、分子間力などによって平坦化層１０３に固定される。
図２は、第１の実施形態の半導体装置１０００の構造、すなわち、図１をＡ−Ｂ−Ｃ線で切る面を図中の矢印方向に見た断面構造を示す概略断面図である。図１に示されるように、半導体装置１０００は、複数の発光サイリスタ１０を有する。図２に示されるように、各発光サイリスタ１０は、第１の導電型の第１の半導体層１０４０、第１の半導体層１０４０に隣接して配置された第１導電型と異なる第２の導電型の第２の半導体層１０３０、第２の半導体層１０３０に隣接して配置された第１の導電型の第３の半導体層１０２０、及び第３の半導体層１０２０に隣接して配置された第２の導電型の第４の半導体層１０１０を有する。
半導体装置１０００では、第１の導電型の第１の半導体層１０４０はＰ型の半導体層であり、第２の導電型の第２の半導体層１０３０はＮ型ゲート層であり、第１の導電型の第３の半導体層１０２０はＰ型ゲート層であり、第２の導電型の第４の半導体層１０１０はＮ型の半導体層である。
また、図２に示されるように、半導体装置１０００は、第１の半導体層１０４０と電気的に接続された第１の電極としてのアノード電極６１Ａと、第３の半導体層（Ｐ型ゲート層）１０２０と電気的に接続された第２の電極としてのゲート電極５１Ｇと、第４の半導体層１０１０と電気的に接続された第３の電極としてのカソード電極４１Ｋとを有する。アノード電極６１Ａは、基板部１０１のアノード端子６２Ａ（図１に示される）に電気的に接続される。ゲート電極５１Ｇは、ゲート配線５２Ｇによって基板部１０１のゲート端子５３Ｇ（図１に示される）に電気的に接続される。カソード電極４１Ｋは、カソード配線４２Ｋによって基板部１０１のカソード端子４３Ｋ（図１に示される）に接続される。
Ｐ型の第１の半導体層１０４０は、アノード電極６１Ａに電気的に接続された第１の層としてのアノード層１０４３と、アノード層１０４３に隣接して配置された第２の層としての電子クラッド層（障壁層）１０４２と、電子クラッド層１０４２に隣接して配置された第３の層としての活性層１０４１とを有する。
Ｎ型の第４の半導体層１０１０は、カソード電極４１Ｋに電気的に接続されたカソード層１０１１と、カソード層１０１１と第３の半導体層（Ｐ型ゲート層）１０２０との間に配置された正孔クラッド層１０１２とを有する。
図３は、半導体装置１０００の発光サイリスタ１０の各半導体層の不純物濃度ＩＭ［ｃｍ−３］及びＡｌ（アルミニウム）組成比ＣＲの例を示す図である。
第１の実施形態では、第３の半導体層（Ｐ型ゲート層）１０２０の不純物濃度をＩＭｐｇとし、第２の半導体層（Ｎ型ゲート層）１０３０の不純物濃度をＩＭｎｇとし、第１の半導体層１０４０の活性層（第３の層）１０４１の不純物濃度をＩＭａｃ１とした場合に、発光サイリスタ１０は、以下の条件式（１），（２）を満たすように形成される。
ＩＭｐｇ＜ＩＭａｃ１ （１）
ＩＭｎｇ＜ＩＭａｃ１ （２）
図３では、不純物濃度として以下の数値例が示されている。
ＩＭａｃ１≒１×１０１９［ｃｍ−３］
ＩＭｐｇ ≒５×１０１７［ｃｍ−３］
ＩＭｎｇ ≒２×１０１７［ｃｍ−３］
ただし、不純物濃度は、図３の例に限定されない。
発光サイリスタ１０において、第３の半導体層（Ｐ型ゲート層）１０２０の不純物濃度ＩＭｐｇと第２の半導体層（Ｎ型ゲート層）１０３０の不純物濃度ＩＭｎｇとを小さくし、第１の半導体層１０４０の活性層１０４１の不純物濃度ＩＭａｃ１を高くする理由は、第３の半導体層１０２０及び第２の半導体層１０３０内における電子と正孔の再結合の発生確率を低くし、活性層１０４１内における電子と正孔の再結合の発生確率を高くすることで、発光効率を上げるためである。
また、第１の実施形態では、発光サイリスタ１０は、第３の半導体層（Ｐ型ゲート層）１０２０のＡｌ組成比をＣＲｐｇとし、第２の半導体層（Ｎ型ゲート層）１０３０のＡｌ組成比をＣＲｎｇとし、活性層（第３の層）１０４１のＡｌ組成比をＣＲａｃ１とし、電子クラッド層（第２の層）１０４２のＡｌ組成比をＣＲｃｌ１とした場合に、以下の条件式（３）を満たすように形成される。
ＣＲａｃ１＝ＣＲｎｇ＝ＣＲｐｇ＜ＣＲｃｌ１ （３）
ただし、式（３）において、必ずしもＣＲａｃ１＝ＣＲｎｇ＝ＣＲｐｇを満たす必要はない。発光サイリスタ１０は、条件式（３）の代わりに、以下の条件式（４），（５）を満たすように形成されてもよい。
ＣＲａｃ１≦ＣＲｐｇ＜ＣＲｃｌ１ （４）
ＣＲａｃ１≦ＣＲｎｇ＜ＣＲｃｌ１ （５）
また、発光サイリスタ１０の各半導体層のＡｌ組成比ＣＲは、各半導体層のバンドギャップＢＧに対応する。言い換えれば、発光サイリスタ１０の各半導体層のＡｌ組成比ＣＲが大きくなれば各半導体層のバンドギャップＢＧは大きくなり、各半導体層のＡｌ組成比ＣＲが小さくなれば各半導体層のバンドギャップＢＧは小さくなる。したがって、条件式（３）〜（５）は、バンドギャップを用いた以下の条件式（６）〜（８）と等価である。
ＢＧａｃ１＝ＢＧｎｇ＝ＢＧｐｇ＜ＢＧｃｌ１ （６）
ＢＧａｃ１≦ＢＧｐｇ＜ＢＧｃｌ１ （７）
ＢＧａｃ１≦ＢＧｎｇ＜ＢＧｃｌ１ （８）
ここで、ＢＧｐｇは、第３の半導体層（Ｐ型ゲート層）１０２０のバンドギャップであり、ＢＧｎｇは、第２の半導体層（Ｎ型ゲート層）１０３０のバンドギャップであり、ＢＧａｃ１は、活性層１０４１のバンドギャップであり、ＢＧｃｌ１は、電子クラッド層１０４２のバンドギャップである。
図３では、Ａｌ組成比として以下の数値例が示されている。
ＣＲａｃ１＝ＣＲｎｇ＝ＣＲｐｇ≒０．１５
ＣＲｃｌ１≒０．４０
ただし、Ａｌ組成比は、図３の例に限定されない。
発光サイリスタ１０を構成する半導体材料は、例えば、ＩｎＰ（インジウム・リン）系半導体材料、ＡｌＧａＡｓ系半導体材料、又はＡｌＩｎＧａＰ（アルミニウム・インジウム・ガリウム・リン）系半導体材料などである。
発光サイリスタ１０をＡｌＧａＡｓ系半導体材料で形成する場合、各半導体層を、例えば、以下のように構成することができる。第４の半導体層１０１０のカソード層１０１１はＮ型Ａｌ０．２５Ｇａ０．７５Ａｓ層で形成し、第４の半導体層１０１０の正孔クラッド層１０１２はＮ型Ａｌ０．４Ｇａ０．６Ａｓ層で形成する。第３の半導体層（Ｐ型ゲート層）１０２０はＰ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成し、第２の半導体層（Ｎ型ゲート層）１０３０はＮ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成する。また、第１の半導体層１０４０において、活性層１０４１はＰ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成し、電子クラッド層１０４２はＰ型Ａｌ０．４Ｇａ０．６Ａｓ層で形成し、アノード層１０４３はＰ型Ａｌ０．２５Ｇａ０．７５Ａｓ層で形成する。
ＡｌＧａＡｓを、ＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１）で表現した場合、ｙがＡｌ組成比である。電子クラッド層１０４２のＡｌ組成比ＣＲｃｌ１は、０．２以上１．０以下の範囲内であることが好ましい。Ａｌ組成比ＣＲｃｌ１が１．０の電子クラッド層１０４２は、Ｇａの組成比が０になるので、ＡｌＡｓ層である。
また、活性層１０４１は、Ａｌ組成比ＣＲａｃ１が０．１４以上０．１８以下の範囲内であり、第２の半導体層（Ｎ型ゲート層）１０３０及び第３の半導体層（Ｐ型ゲート層）１０２０は、Ａｌ組成比ＣＲｎｇ，ＣＲｐｇが０．１４以上０．３以下の範囲内であることが好ましい。
ゲート電極５１Ｇ及びアノード電極６１Ａは、Ｐ型ＡｌＧａＡｓとオーミックコンタクトを形成することができるＴｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）、Ｎｉ（ニッケル）、Ｚｎ（亜鉛）などの金属、又はこれらの金属の合金、又はこれらの金属若しくは合金の積層構造などによって形成することができる。また、カソード電極４１Ｋは、Ｎ型ＡｌＧａＡｓとオーミックコンタクトを形成することができるＡｕ、Ｇｅ（ゲルマニウム）、Ｎｉ、Ｐｔなどの金属、又はこれらの金属の合金、又はこれらの金属若しくは合金の積層構造などによって形成することができる。
絶縁膜７１は、ＳｉＮ膜（シリコン窒化膜）又はＳｉＯ２膜（シリコン酸化膜）などの無機絶縁膜、又はポリイミドなどの有機絶縁膜で形成することができる。
《１−２》動作
半導体装置１０００では、駆動ＩＣ部（例えば、基板１０２内に形成された半導体集積回路）がゲート電極５１Ｇからカソード電極４１Ｋへゲート電流を供給することにより、発光サイリスタ１０は点灯状態（発光状態）、すなわち、オン状態にされ、駆動ＩＣ部がアノード電極６１Ａとカソード電極４１Ｋとの間に保持電流以上の電流を流すことにより、点灯状態が維持される。第１の実施形態において、発光サイリスタ１０の発光は、主に、活性層１０４１内の正孔と第２の半導体層（Ｎ型ゲート層）１０３０から活性層１０４１内に移動した電子とが再結合することで発生する。再結合により発生した光は、電子クラッド層１０４２及びアノード層１０４３を通過して、アノード層１０４３の上面から上方（図２における上方）に出射する。
発光サイリスタ１０が点灯状態であるときには、第３の半導体層（Ｐ型ゲート層）１０２０内及び第２の半導体層（Ｎ型ゲート層）１０３０内においても電子と正孔の再結合が発生する。しかし、上記条件式（１），（２）に示されるように、活性層１０４１の不純物濃度ＩＭａｃ１を第３の半導体層（Ｐ型ゲート層）１０２０及び第４の半導体層（Ｎ型ゲート層）１０３０の不純物濃度ＩＭｐｇ，ＩＭｎｇより高くしているので、活性層１０４１内におけるキャリア移動度はＰ型及びＮ型ゲート層のキャリア移動度より小さい。したがって、活性層１０４１内では、第３の半導体層（Ｐ型ゲート層）１０２０内及び第２の半導体層（Ｎ型ゲート層）１０３０内における再結合の発生確率よりも高い発生確率で再結合が起こる。つまり、第３の半導体層（Ｐ型ゲート層）１０２０及び第２の半導体層（Ｎ型ゲート層）１０３０の不純物濃度ＩＭｎｇ，ＩＭｐｇよりも、活性層１０４１の不純物濃度ＩＭａｃ１を高く設定すると、活性層１０４１におけるキャリア（図２では、正孔）の濃度が増加するため、正孔と電子との再結合の発生確率が高くなる。
また、上記条件式（６）又は条件式（７），（８）に示されるように、電子クラッド層１０４２のバンドギャップＢＧｃｌ１が、第２の半導体層（Ｎ型ゲート層）１０３０及び第３の半導体層（Ｐ型ゲート層）１０２０のバンドギャップＢＧｎｇ，ＢＧｐｇよりも大きい場合には、第２の半導体層（Ｎ型ゲート層）１０３０から活性層１０４１に移動してきた電子を電子クラッド層１０４２によって受けることによって、電子クラッド層１０４２からアノード層１０４３に抜けてしまう電子の量が低減する。つまり、バンドギャップが高い電子クラッド層１０４２は、電子の通過を制限する障壁層としての機能を持つので、第２の半導体層（Ｎ型ゲート層）１０３０から活性層１０４１に移動した電子がアノード層１０４３に抜け出てしまうことを抑制する。これを「電子の閉じ込め効果」と言う。このため、活性層１０４１における電子の量の減少は抑制され、活性層１０４１における正孔と電子の再結合の発生確率が高くなる。
《１−３》効果
以上に説明したように、半導体装置１０００では、条件式（６）又は条件式（７），（８）に示されるように、ＢＧａｃ１＜ＢＧｃｌ１を満たす電子クラッド層１０４２によって、活性層１０４１内における電子の閉じ込め効果が得られる。この電子の閉じ込め効果により、カソード層１０１１からアノード層１０４３に向かう電子が活性層１０４１で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置１０００では、条件式（１），（２）に示されるように、第３の半導体層（Ｐ型ゲート層）１０２０の不純物濃度ＩＭｐｇと第２の半導体層（Ｎ型ゲート層）１０３０の不純物濃度ＩＭｎｇを低くし、活性層１０４１の不純物濃度ＩＭａｃ１を高くしている。このため、第３の半導体層（Ｐ型ゲート層）１０２０及び第２の半導体層（Ｎ型ゲート層）１０３０におけるキャリア移動度は大きくなり、第３の半導体層（Ｐ型ゲート層）１０２０及び第２の半導体層（Ｎ型ゲート層）１０３０内における再結合の発生確率は低くなる。また、活性層１０４１におけるキャリア移動度は小さくなり、活性層１０４１内における再結合の発生確率は高くなる。このため、活性層１０４１における正孔と電子の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置１０００では、活性層１０４１を半導体積層構造である発光サイリスタ１０の上部（すなわち、基板部１０１から離れた側）に設けている。このように、活性層１０４１で発生した光を図２における上方向に取り出すことで、活性層１０４１で発生した光の吸収を減らし、光取り出し効率を向上させることで、発光量が増加する。
このように、第１の実施形態の半導体装置１０００及び発光素子チップ１００によれば、従来のゲート発光型の発光サイリスタに比べて、発光量が増加する。
《１−４》第１の実施形態の第１変形例
図４は、第１の実施形態の第１変形例の半導体装置１１００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置１１００は、第２の半導体層（Ｎ型ゲート電極）１１３０が第３の半導体層（Ｐ型ゲート電極）１１２０と同様の広い領域（すなわち、ゲート電極５１Ｇの形成領域を含む広い領域）に形成され、第２の半導体層（Ｎ型ゲート電極）１１３０上にゲート電極５１Ｇが形成される点が、図２に示される半導体装置１０００と相違する。この点を除き、図４の半導体装置１１００及び発光素子チップ１１０は、図２の半導体装置１０００及び発光素子チップ１００と同じである。
図４の半導体装置１１００の発光サイリスタ１１は、Ｐ型の第１の半導体層１１４０、Ｎ型の第２の半導体層（Ｎ型ゲート層）１１３０、Ｐ型の第３の半導体層（Ｐ型ゲート層）１１２０、及びＮ型の第４の半導体層１１１０を有する。第１の半導体層１１４０は、第１の層としてのアノード層１１４３と、第２の層としての電子クラッド層（障壁層）１１４２と、第３の層としての活性層１１４１とを有する。第４の半導体層１１１０は、カソード層１１１１と、正孔クラッド層１１１２とを有する。図４の発光サイリスタ１１の第１から第４の半導体層１１４０，１１３０，１１２０，１１１０は、図２の発光サイリスタ１０の第１から第４の半導体層１０４０，１０３０，１０２０，１０１０と同じ半導体材料で構成される。したがって、図４の発光サイリスタ１１は図２の発光サイリスタ１０と同様に上記条件式（１）〜（８）を満たす。よって、図４の半導体装置１１００及び発光素子チップ１１０では、図２の半導体装置１０００及び発光素子チップ１００の場合と同様に発光効率が上がることで、発光量が増加する。
《１−５》第１の実施形態の第２変形例
図５は、第１の実施形態の第２変形例の半導体装置１２００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図６は、図５の半導体装置１２００の発光サイリスタ１２の各半導体層の不純物濃度ＩＭ及びＡｌ組成比ＣＲの例を示す図である。半導体装置１２００は、第２の半導体層（Ｎ型ゲート電極）１２３０のＡｌ組成比ＣＲｎｇ及び第３の半導体層（Ｐ型ゲート電極）１２２０のＡｌ組成比ＣＲｐｇが活性層１２４１のＡｌ組成比ＣＲａｃ１より大きい点が、図２に示される半導体装置１０００と相違する。この点を除き、図５の半導体装置１２００及び発光素子チップ１２０は、図２の半導体装置１０００及び発光素子チップ１００と同じである。
図５の半導体装置１２００の発光サイリスタ１２は、Ｐ型の第１の半導体層１２４０、Ｎ型の第２の半導体層（Ｎ型ゲート層）１２３０、Ｐ型の第３の半導体層（Ｐ型ゲート層）１２２０、及びＮ型の第４の半導体層１２１０を有する。第１の半導体層１２４０は、第１の層としてのアノード層１２４３と、第２の層としての電子クラッド層（障壁層）１２４２と、第３の層としての活性層１２４１とを有する。第４の半導体層１２１０は、カソード層１２１１と、正孔クラッド層１２１２とを有する。図５の発光サイリスタ１２の第１及び第４の半導体層１２４０，１２１０は、図２の発光サイリスタ１０の第１及び第４の半導体層１０４０，１０１０と同じ半導体材料で構成される。また、図５の第２及び第３の半導体層１２３０，１２２０は、Ａｌ組成比の点を除いて、図２の発光サイリスタ１０の第２及び第３の半導体層１０３０，１０２０と同じである。
図５の半導体装置１２００の発光サイリスタ１２は、上記条件式（１），（２）を満たす。
また、図５の半導体装置１２００の発光サイリスタ１２は、以下の条件式（３ａ）を満たす。
ＣＲａｃ１＜ＣＲｎｇ＝ＣＲｐｇ＜ＣＲｃｌ１ （３ａ）
或いは、発光サイリスタ１２は、条件式（３ａ）と等価な条件式（６ａ）を満たす。
ＢＧａｃ１＜ＢＧｎｇ＝ＢＧｐｇ＜ＢＧｃｌ１ （６ａ）
ただし、式（３ａ）において、必ずしもＣＲｎｇ＝ＣＲｐｇを満たす必要はない。発光サイリスタ１２は、条件式（３ａ）の代わりに、以下の条件式（４ａ），（５ａ）を満たすように形成されてもよい。
ＣＲａｃ１＜ＣＲｐｇ＜ＣＲｃｌ１ （４ａ）
ＣＲａｃ１＜ＣＲｎｇ＜ＣＲｃｌ１ （５ａ）
或いは、発光サイリスタ１２は、条件式（４ａ），（５ａ）と等価な条件式（６ａ），（７ａ）を満たすように形成されてもよい。
ＢＧａｃ１＜ＢＧｐｇ＜ＢＧｃｌ１ （７ａ）
ＢＧａｃ１＜ＢＧｎｇ＜ＢＧｃｌ１ （８ａ）
図６の半導体装置１２００及び発光素子チップ１２０は、条件式（１），（２），（６ａ）又は条件式（１），（２），（７ａ），（８ａ）を満たすので、図２の半導体装置１０００及び発光素子チップ１００の場合と同様に、発光効率が上がることで、発光量が増加する。
《１−６》第１の実施形態の第３変形例
図７は、第１の実施形態の第３変形例の半導体装置１３００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図８は、図７の半導体装置１３００の発光サイリスタ１３の各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。図２及び図４の例では、第１の導電型がＰ型の導電型であり、第２の導電型がＮ型の導電型である場合を説明したが、図７の例では、第１の導電型がＮ型の導電型であり、第２の導電型がＰ型の導電型である場合を説明する。つまり、図７の例は、図４の例におけるＰ型及びＮ型を、Ｎ型及びＰ型にそれぞれ変更したものである。
半導体装置１３００の発光サイリスタ１３は、Ｎ型の第１の半導体層１３４０、Ｐ型の第２の半導体層（Ｐ型ゲート層）１３３０、Ｎ型の第３の半導体層（Ｎ型ゲート層）１３２０、及びＰ型の第４の半導体層１３１０を有する。また、半導体装置１３００は、第１の半導体層１３４０と電気的に接続された第１の電極としてのカソード電極６１Ｋと、第３の半導体層（Ｎ型ゲート層）１３２０と電気的に接続された第２の電極としてのゲート電極５１Ｇと、第４の半導体層１３１０と電気的に接続された第３の電極としてのアノード電極４１Ａとを有する。
図７に示されるように、Ｎ型の第１の半導体層１３４０は、カソード電極６１Ｋと電気的に接続された第１の層としてのカソード層１３４３と、カソード層１３４３に隣接して配置された第２の層としての正孔クラッド層（障壁層）１３４２と、正孔クラッド層１３４２に隣接して配置された第３の層としての活性層１３４１とを有する。また、Ｐ型の第４の半導体層１３１０は、アノード層１３１１と、アノード層１３１１に隣接して配置された電子クラッド層１３１２とを有する。
図７の半導体装置１３００の発光サイリスタ１３は、上記条件式（１），（２）を満たす。
また、発光サイリスタ１３は、上記条件式（３）を満たす。或いは、発光サイリスタ１３は、条件式（３）と等価な条件式（６）を満たす。
ただし、発光サイリスタ１３は、条件式（３）の代わりに、上記条件式（４），（５）を満たすように形成されてもよい。或いは、発光サイリスタ１３は、条件式（４），（５）と等価な上記条件式（７），（８）を満たすように形成されてもよい。
半導体装置１３００では、上記条件式（６）又は条件式（７），（８）に示されるように、条件式ＢＧａｃ１＜ＢＧｃｌ１を満たす正孔クラッド層１３４２によって、活性層１３４１内における正孔のカソード層１３４３に向かう移動が制限され、正孔が活性層１４４１に閉じ込められる。このような正孔の閉じ込め効果により、カソード層１３４３からアノード層１３１１に向かう電子が活性層１３４１内で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置１３００では、上記条件式（１），（２）に示されるように、第３の半導体層（Ｎ型ゲート層）１３２０の不純物濃度ＩＭｎｇと第２の半導体層（Ｐ型ゲート層）１３３０の不純物濃度ＩＭｐｇを低くし、活性層１３４１の不純物濃度ＩＭａｃ１を高くしている。このため、第３の半導体層（Ｎ型ゲート層）１３２０及び第２の半導体層（Ｐ型ゲート層）１３３０におけるキャリア移動度は大きくなり、第３の半導体層（Ｎ型ゲート層）１３２０及び第２の半導体層（Ｐ型ゲート層）１３３０内における再結合の発生確率は低くなる。また、活性層１３４１内におけるキャリア移動度は小さくなり、活性層１３４１内における再結合の発生確率は高くなる。このため、活性層１３４１における電子と正孔の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置１３００では、活性層１３４１を半導体積層構造である発光サイリスタ１３の上部（すなわち、基板部１０１から離れた側）に設け、活性層１３４１で発生した光を図７における上方向に取り出すことで、活性層１３４１で発生した光の吸収を減らし、光取り出し効率を向上させている。
以上より、半導体装置１３００及び発光素子チップ１３０によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《１−７》第１の実施形態の第４変形例
図９は、第１の実施形態の第４変形例の半導体装置１４００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置１４００は、第２の半導体層（Ｐ型ゲート電極）１４３０が第３の半導体層（Ｎ型ゲート電極）１４２０より狭い領域に形成され、第３の半導体層（Ｎ型ゲート電極）１４２０上にゲート電極５１Ｇが形成される点が、図７に示される半導体装置１３００と相違する。この点を除き、図９の半導体装置１４００及び発光素子チップ１４０は、図７の半導体装置１３００及び発光素子チップ１３０と同じである。
半導体装置１４００の発光サイリスタ１４は、Ｎ型の第１の半導体層１４４０、Ｐ型の第２の半導体層（Ｐ型ゲート層）１４３０、Ｎ型の第３の半導体層（Ｎ型ゲート層）１４２０、及びＰ型の第４の半導体層１４１０を有する。また、半導体装置１４００は、第１の半導体層１４４０と電気的に接続されたカソード電極６１Ｋと、第３の半導体層（Ｎ型ゲート層）１４２０と電気的に接続されたゲート電極５１Ｇと、第４の半導体層１４１０と電気的に接続されたアノード電極４１Ａとを有する。
図９に示されるように、Ｎ型の第１の半導体層１４４０は、カソード電極６１Ｋと電気的に接続された第１の層としてのカソード層１４４３と、カソード層１４４３に隣接して配置された第２の層としての正孔クラッド層（障壁層）１４４２と、正孔クラッド層１４４２に隣接して配置された第３の層としての活性層１４４１とを有する。また、Ｐ型の第４の半導体層１４１０は、アノード層１４１１と、電子クラッド層１４１２とを有する。
図９の半導体装置１４００の発光サイリスタ１４の構成材料は、上記図７の半導体装置１３００の発光サイリスタ１３のものと同じである。したがって、図９の半導体装置１４００及び発光素子チップ１４０は、図７の半導体装置１３００の発光サイリスタ１３の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《２》第２の実施形態
《２−１》構成
図１０は、第２の実施形態の半導体装置２０００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。第１の実施形態（図２）においては、活性層１０４１を含む第１の半導体層１０４０が第４の半導体層１０１０よりも基板部１０１から離れた側に配置された例を説明した。これに対し、第２の実施形態では、活性層２０１３を含む第１の半導体層２０１０が第４の半導体層２０４０よりも基板部１０１に近い側に配置された例を説明する。
図１０に示されるように、発光サイリスタ２０は、第１の導電型の第１の半導体層２０１０、第１の半導体層２０１０に隣接して配置された第１導電型と異なる第２の導電型の第２の半導体層（Ｐ型ゲート層）２０２０、第２の半導体層２０２０に隣接して配置された第１の導電型の第３の半導体層（Ｎ型ゲート層）２０３０、及び第３の半導体層２０３０に隣接して配置された第２の導電型の第４の半導体層２０４０を有する。
図１０の半導体装置２０００では、第１の導電型の第１の半導体層２０１０はＮ型の半導体層であり、第２の導電型の第２の半導体層２０２０はＰ型ゲート層であり、第１の導電型の第３の半導体層２０３０はＮ型ゲート層であり、第２の導電型の第４の半導体層２０４０はＰ型の半導体層である。
また、図１０の半導体装置２０００は、第１の半導体層２０１０と電気的に接続された第１の電極としてのカソード電極４１Ｋと、第３の半導体層（Ｎ型ゲート層）２０３０と電気的に接続された第２の電極としてのゲート電極５１Ｇと、第４の半導体層２０４０と電気的に接続された第３の電極としてのアノード電極６１Ａとを有する。
図１０に示されるように、Ｎ型の第１の半導体層２０１０は、カソード電極４１Ｋと電気的に接続された第１の層としてのカソード層２０１１と、カソード層２０１１に隣接して配置された第２の層としての正孔クラッド層（障壁層）２０１２と、正孔クラッド層２０１２に隣接して配置された第３の層としての活性層２０１３とを有する。
図１０に示されるように、Ｐ型の第４の半導体層２０４０は、アノード電極６１Ａと電気的に接続されたアノード層２０４２と、アノード層２０４２と第３の半導体層２０３０との間に配置された電子クラッド層２０４１とを有する。
図１１は、半導体装置２０００の発光サイリスタ２０の各半導体層の不純物濃度ＩＭ［ｃｍ−３］及びＡｌ組成比ＣＲの例を示す図である。
発光サイリスタ２０は、第３の半導体層（Ｎ型ゲート層）２０３０の不純物濃度をＩＭｎｇとし、第２の半導体層（Ｐ型ゲート層）２０２０の不純物濃度をＩＭｐｇとし、第１の半導体層２０１０の第３の層である活性層２０１３の不純物濃度をＩＭａｃ２とした場合に、以下の条件式（９），（１０）を満たす。
ＩＭｐｇ＜ＩＭａｃ２ （９）
ＩＭｎｇ＜ＩＭａｃ２ （１０）
図１１の例では、不純物濃度として以下の数値例が示されている。
ＩＭａｃ２≒１×１０１８［ｃｍ−３］
ＩＭｐｇ ≒５×１０１７［ｃｍ−３］
ＩＭｎｇ ≒２×１０１７［ｃｍ−３］
ただし、不純物濃度は、図１１の例に限定されない。
また、発光サイリスタ２０は、第３の半導体層（Ｎ型ゲート層）２０３０のＡｌ組成比をＣＲｎｇとし、第２の半導体層（Ｐ型ゲート層）２０２０のＡｌ組成比をＣＲｐｇとし、活性層２０１３のＡｌ組成比をＣＲａｃ２とし、正孔クラッド層２０１２のＡｌ組成比をＣＲｃｌ２とした場合に、以下の条件式（１１）を満たす。
ＣＲａｃ２＝ＣＲｎｇ＝ＣＲｐｇ＜ＣＲｃｌ２ （１１）
ただし、式（１１）において、必ずしもＣＲａｃ２＝ＣＲｎｇ＝ＣＲｐｇを満たす必要はない。発光サイリスタ２０は、条件式（１１）の代わりに、以下の条件式（１２），（１３）を満たすように形成されてもよい。
ＣＲａｃ２≦ＣＲｐｇ＜ＣＲｃｌ２ （１２）
ＣＲａｃ２≦ＣＲｎｇ＜ＣＲｃｌ２ （１３）
また、発光サイリスタ２０の各半導体層のＡｌ組成比ＣＲは、各半導体層のバンドギャップＢＧに対応する。したがって、条件式（１１）〜（１３）は、バンドギャップを用いた以下の条件式（１４）〜（１６）と等価である。
ＢＧａｃ２＝ＢＧｎｇ＝ＢＧｐｇ＜ＢＧｃｌ２ （１４）
ＢＧａｃ２≦ＢＧｐｇ＜ＢＧｃｌ２ （１５）
ＢＧａｃ２≦ＢＧｎｇ＜ＢＧｃｌ２ （１６）
ここで、ＢＧｐｇは、第２の半導体層（Ｐ型ゲート層）２０２０のバンドギャップであり、ＢＧｎｇは、第３の半導体層（Ｎ型ゲート層）２０３０のバンドギャップであり、ＢＧａｃ２は、活性層２０１３のバンドギャップであり、ＢＧｃｌ２は、正孔クラッド層２０１２のバンドギャップである。
図１１では、Ａｌ組成比として以下の数値例が示されている。
ＣＲａｃ２＝ＣＲｎｇ＝ＣＲｐｇ≒０．１５
ＣＲｃｌ２≒０．４０
ただし、Ａｌ組成比は、図１１の例に限定されない。
発光サイリスタ２０をＡｌＧａＡｓ系半導体材料で形成する場合、各半導体層を以下のように構成することができる。第４の半導体層２０４０のアノード層２０４２はＰ型Ａｌ０．２５Ｇａ０．７５Ａｓ層で形成し、第４の半導体層２０４０の電子クラッド層２０４１はＰ型Ａｌ０．４Ｇａ０．６Ａｓ層で形成する。第３の半導体層（Ｎ型ゲート層）２０３０はＮ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成し、第２の半導体層（Ｐ型ゲート層）２０２０はＰ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成する。また、第１の半導体層２０１０において、活性層２０１３はＮ型Ａｌ０．１５Ｇａ０．８５Ａｓ層で形成し、正孔クラッド層２０１２はＮ型Ａｌ０．４Ｇａ０．６Ａｓ層で形成し、カソード層２０１１はＮ型Ａｌ０．２５Ｇａ０．７５Ａｓ層で形成する。
正孔クラッド層２０１２のＡｌ組成比ＣＲｃｌ２は、０．２以上１．０以下の範囲内であることが好ましい。
また、活性層２０１３は、Ａｌ組成比ＣＲａｃ２が０．１４以上０．１８以下の範囲内であり、第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０は、Ａｌ組成比ＣＲｐｇ，ＣＲｎｇが０．１４以上０．３以下の範囲内であることが好ましい。
第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０の、Ａｌ組成比ＣＲｐｇ，ＣＲｎｇを小さい値にすることで、バンドギャップＢＧｐｇ，ＢＧｎｇを小さい値にし且つ不純物濃度ＩＭｐｇ，ＩＭｎｇを低くする理由は、第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０におけるキャリア移動度を大きくし、第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０における電子と正孔の再結合の発生確率を小さくするためである。
活性層２０１３のＡｌ組成比ＣＲａｃ２を小さい値にすることで、バンドギャップＢＧａｃ２を小さい値にし且つ不純物濃度ＩＭａｃ２を高くする理由は、活性層２０１３における電子と正孔の再結合の発生確率を大きくするためである。
また、活性層２０１３とカソード層２０１１の間にＡｌ組成比ＣＲｃｌ２が高く、バンドギャップＢＧｃｌ２が高い正孔クラッド層２０１２を設ける理由は、アノード層２０４２からカソード層２０１１に向かう正孔の障壁層として働き、活性層２０１３における正孔と電子の再結合の発生確率を上げるためである。
《２−２》動作
半導体装置２０００では、駆動ＩＣ部がゲート電極５１Ｇからカソード電極４１Ｋへゲート電流を供給することにより、発光サイリスタ１０は点灯状態（発光状態）、すなわち、オン状態にされ、駆動ＩＣ部がアノード電極６１Ａとカソード電極４１Ｋとの間に保持電流以上の電流を流すことにより、点灯状態が維持される。発光サイリスタ２０の発光は、主に、活性層２０１３内の電子と第２の半導体層（Ｐ型ゲート層）２０２０から活性層２０１３内に移動した正孔とが再結合することで発生する。再結合により発生した光は、図１０における上方向に進み、アノード層１０４３の上面などから出射する。
発光サイリスタ２０の点灯状態のときには、第３の半導体層（Ｎ型ゲート層）２０３０内及び第２の半導体層（Ｐ型ゲート層）２０２０内においても正孔と電子の再結合が発生する。しかし、上記条件式（９），（１０）に示されるように、活性層２０１３の不純物濃度ＩＭａｃ２を第３の半導体層（Ｎ型ゲート層）２０３０及び第２の半導体層（Ｐ型ゲート層）２０２０の不純物濃度ＩＭｎｇ，ＩＭｐｇより高くしているので、活性層２０１３内におけるキャリア移動度は小さい。したがって、活性層２０１３内では、第３の半導体層（Ｎ型ゲート層）２０３０内及び第２の半導体層（Ｐ型ゲート層）２０２０内における再結合の発生確率よりも高い確率で再結合が起こる。つまり、第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０の不純物濃度ＩＭｐｇ，ＩＭｎｇよりも、活性層２０１３の不純物濃度ＩＭａｃ２を高く設定すると、活性層２０１３におけるキャリア（電子）の濃度が増加するため、正孔と電子との再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
また、上記条件式（１４）又は条件式（１５），（１６）に示されるように、正孔クラッド層２０１２のバンドギャップＢＧｃｌ２が、第２の半導体層（Ｐ型ゲート層）２０２０及び第３の半導体層（Ｎ型ゲート層）２０３０のバンドギャップＢＧｐｇ，ＢＧｎｇよりも大きい場合には、第２の半導体層（Ｐ型ゲート層）２０２０から活性層２０１３に移動してきた正孔を正孔クラッド層２０１２によって受けることによって、正孔クラッド層２０１２からカソード層２０１１に抜けてしまう正孔の量が低減する。つまり、上記条件式（１５），（１６）を満たす正孔クラッド層２０１２は、キャリアの通過を制限する障壁層としての機能を持つので、第２の半導体層（Ｐ型ゲート層）２０２０から活性層２０１３に移動したキャリアである正孔がカソード層２０１１に抜け出てしまうことを抑制する。このため、活性層２０１３におけるキャリアの量は減少し難く、活性層２０１３における再結合の発生確率が高くなるので、発光効率が上がることで、発光量が増加する。
《２−３》効果
以上に説明したように、半導体装置２０００では、上記条件式（１４）又は条件式（１５），（１６）に示されるように、条件式ＢＧａｃ２＜ＢＧｃｌ２を満たす正孔クラッド層２０１２によって、活性層２０１３内における正孔の移動を制限する効果が得られる。この効果により、カソード層２０１１からアノード層２０４２に向かう電子が活性層２０１３で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置２０００では、条件式（９），（１０）に示されるように、第３の半導体層（Ｎ型ゲート層）２０３０の不純物濃度ＩＭｎｇと第２の半導体層（Ｐ型ゲート層）２０２０の不純物濃度ＩＭｐｇを低くし、活性層２０１３の不純物濃度ＩＭａｃ２を高くしている。このため、第３の半導体層（Ｎ型ゲート層）２０３０及び第２の半導体層（Ｐ型ゲート層）２０２０におけるキャリア移動度が大きくなり、第３の半導体層（Ｎ型ゲート層）２０３０及び第２の半導体層（Ｐ型ゲート層）２０２０内における再結合は抑制される。また、活性層２０１３におけるキャリア移動度は小さくなり、活性層２０１３内における再結合は増加する。このため、活性層２０１３における正孔と電子との再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
さらに、半導体装置２０００では、活性層２０１３の面積が、第１の実施形態のものより広いので、発光サイリスタ２０に流れる電流密度が増えすぎない。このため、発光サイリスタ２０の発光効率を上げることができ、出射光量が増加する。
このように、第２の実施形態の半導体装置２０００及び発光素子チップ２００によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《２−４》第２の実施形態の第１変形例
図１２は、第２の実施形態の第１変形例の半導体装置２１００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置２１００は、第３の半導体層（Ｎ型ゲート電極）２１３０が第２の半導体層（Ｐ型ゲート電極）２１２０と同様の広い領域（すなわち、ゲート電極５１Ｇの形成領域を含む広い領域）に形成され、第３の半導体層（Ｎ型ゲート電極）２１３０上にゲート電極５１Ｇが形成される点が、図１０に示される半導体装置２０００と相違する。この点を除き、図１２の半導体装置２１００及び発光素子チップ２１０は、図１０の半導体装置２０００及び発光素子チップ２００と同じである。
図１２の半導体装置２１００の発光サイリスタ２１は、Ｎ型の第１の半導体層２１１０、Ｐ型の第２の半導体層２１２０（Ｐ型ゲート層）、Ｎ型の第３の半導体層（Ｎ型ゲート層）２１３０、及びＰ型の第４の半導体層２１４０を有する。第１の半導体層２１１０は、第１の層としてのカソード層２１１１と、第２の層としての正孔クラッド層（障壁層）２１１２と、第３の層としての活性層２１１３とを有する。第４の半導体層２１４０は、アノード層２１４２と、正孔クラッド層２１４１とを有する。図１２の発光サイリスタ２１の第１から第４の半導体層２１１０，２１２０，２１３０，２１４０は、図１０の発光サイリスタ２０の第１から第４の半導体層２０１０，２０２０，２０３０，２０４０と同じ半導体材料で構成される。したがって、図１２の発光サイリスタ２１は、上記条件式（９）〜（１６）を満たし、よって、図１２の半導体装置２１００及び発光素子チップ２１０は、図１０の半導体装置２０００及び発光素子チップ２００の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《２−５》第２の実施形態の第２変形例
図１３は、第２の実施形態の第２変形例の半導体装置２２００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図１４は、図１３の半導体装置２２００の発光サイリスタ２２の各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。半導体装置２２００は、第３の半導体層（Ｎ型ゲート電極）２２３０のＡｌ組成比ＣＲｎｇ及び第２の半導体層（Ｐ型ゲート電極）２２２０のＡｌ組成比ＣＲｐｇが活性層２２１３のＡｌ組成比ＣＲａｃ２より大きい点が、図１０に示される半導体装置２０００と相違する。この点を除き、図１３の半導体装置２２００及び発光素子チップ２２０は、図１０の半導体装置２０００及び発光素子チップ２００と同じである。
図１３の半導体装置２２００の発光サイリスタ２２は、Ｎ型の第１の半導体層２２１０、Ｐ型の第２の半導体層２２２０（Ｐ型ゲート層）、Ｎ型の第３の半導体層（Ｎ型ゲート層）２２３０、及びＰ型の第４の半導体層２２４０を有する。第１の半導体層２２１０は、第１の層としてのカソード層２２１１と、第２の層としての正孔クラッド層（障壁層）２２１２と、第３の層としての活性層２２１３とを有する。第４の半導体層２２４０は、アノード層２２４２と、電子クラッド層２２４１とを有する。図１３の発光サイリスタ２２の第１及び第４の半導体層２２１０，２２４０は、図１０の発光サイリスタ２０の第１及び第４の半導体層１０４０，１０１０と同じ半導体材料で構成される。また、図１３の第２及び第３の半導体層２２２０，２２３０は、Ａｌ組成比の点を除いて、図１０の発光サイリスタ２０の第２及び第３の半導体層２０２０，２０４０と同じである。
したがって、図１３の半導体装置２２００の発光サイリスタ２２は、上記条件式（９），（１０）を満たす。
また、図１３の半導体装置２２００の発光サイリスタ２２は、以下の条件式（１１ａ）を満たす。
ＣＲａｃ２＜ＣＲｎｇ＝ＣＲｐｇ＜ＣＲｃｌ２ （１１ａ）
或いは、発光サイリスタ２２は、条件式（１１ａ）と等価な条件式（１２ａ）を満たす。
ＢＧａｃ２＜ＢＧｎｇ＝ＢＧｐｇ＜ＢＧｃｌ２ （１２ａ）
ただし、式（１１ａ）において、必ずしもＣＲｎｇ＝ＣＲｐｇを満たす必要はない。発光サイリスタ２２は、条件式（１１ａ）の代わりに、以下の条件式（１３ａ），（１４ａ）を満たすように形成してもよい。
ＣＲａｃ２＜ＣＲｐｇ＜ＣＲｃｌ２ （１３ａ）
ＣＲａｃ２＜ＣＲｎｇ＜ＣＲｃｌ２ （１４ａ）
或いは、発光サイリスタ２２は、条件式（１３ａ），（１４ａ）と等価な条件式（１５ａ），（１６ａ）を満たすように形成してもよい。
ＢＧａｃ２＜ＢＧｐｇ＜ＢＧｃｌ２ （１５ａ）
ＢＧａｃ２＜ＢＧｎｇ＜ＢＧｃｌ２ （１６ａ）
図１３の半導体装置２２００及び発光素子チップ２２０は、条件式（９），（１０），（１２ａ）又は条件式（９），（１０），（１５ａ），（１６ａ）を満たすので、図１０の半導体装置２０００及び発光素子チップ２００の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《２−６》第２の実施形態の第３変形例
図１５は、第２の実施形態の第３変形例の半導体装置２３００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図１６は、図１５の半導体装置２３００の発光サイリスタ２３の各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。図１０及び図１２の例では、第１の導電型がＮ型の導電型であり、第２の導電型がＰ型の導電型である場合を説明したが、図１５の例では、第１の導電型がＰ型の導電型であり、第２の導電型がＮ型の導電型である場合を説明する。つまり、図１５の例は、図１２の例におけるＮ型及びＰ型を、Ｐ型及びＮ型にそれぞれ変更したものである。
半導体装置２３００の発光サイリスタ２３は、Ｐ型の第１の半導体層２３１０、Ｎ型の第２の半導体層（Ｎ型ゲート層）２３２０、Ｐ型の第３の半導体層（Ｐ型ゲート層）２３３０、及びＮ型の第４の半導体層２３４０を有する。また、半導体装置２３００は、第４の半導体層２３４０と電気的に接続された第１の電極としてのカソード電極６１Ｋと、第３の半導体層（Ｐ型ゲート層）２３３０と電気的に接続された第２の電極としてのゲート電極５１Ｇと、第１の半導体層２３１０と電気的に接続された第３の電極としてのアノード電極４１Ａとを有する。
図１５に示されるように、Ｐ型の第１の半導体層２３１０は、カソード電極６１Ｋと電気的に接続された第１の層としてのアノード層２３１１と、アノード層２３１１に隣接して配置された第２の層としての電子クラッド層（障壁層）２３１２と、電子クラッド層２３１２に隣接して配置された第３の層としての活性層２３１３とを有する。また、Ｎ型の第４の半導体層２３４０は、カソード層２３４２と、カソード層２３４２に隣接して配置された正孔クラッド層２３４１とを有する。
図１５の半導体装置２３００の発光サイリスタ２３は、条件式（９），（１０）を満たす。
また、発光サイリスタ２３は、上記条件式（１１）を満たす。或いは、発光サイリスタ２３は、条件式（１１）と等価な条件式（１２）を満たす。
ただし、式（１１）において、必ずしもＣＲｎｇ＝ＣＲｐｇを満たす必要はない。発光サイリスタ２３は、条件式（１１）の代わりに、条件式（１３），（１４）を満たすように形成してもよい。或いは、発光サイリスタ２３は、条件式（１３），（１４）と等価な条件式（１５），（１６）を満たすように形成してもよい。
半導体装置２３００では、上記条件式（１４）又は条件式（１５），（１６）に示されるように、条件式ＢＧａｃ１＜ＢＧｃｌ１を満たす電子クラッド層２３１２によって、活性層２３１３内における電子のアノード層２３１１に向かう移動が制限され、電子が活性層２３１３に閉じ込められる。この電子の閉じ込めにより、カソード層２３４２からアノード層２３１１に向かう電子が活性層２３１３で正孔と再結合する確率が高くなり、発光効率が上がることで、発光量が増加する。
また、半導体装置２３００では、条件式（９），（１０）に示されるように、第３の半導体層（Ｐ型ゲート層）２３３０の不純物濃度ＩＭｐｇと第２の半導体層（Ｎ型ゲート層）２３２０の不純物濃度ＩＭｎｇを低くし、活性層２３１３の不純物濃度ＩＭａｃ２を高くしている。このため、第３の半導体層（Ｐ型ゲート層）２３３０及び第２の半導体層（Ｎ型ゲート層）２３２０におけるキャリア移動度は大きくなり、第３の半導体層（Ｐ型ゲート層）２３３０及び第２の半導体層（Ｎ型ゲート層）２３２０内における再結合は抑制される。また、活性層２３１３におけるキャリア移動度は小さくなり、活性層２３１３内における再結合は増加する。このため、活性層２３１３における電子と正孔の再結合の発生確率が高くなり、発光効率が上がることで、発光量が増加する。
以上より、半導体装置２３００及び発光素子チップ２３０によれば、従来のゲート発光型の発光サイリスタに比べて、発光効率が上がることで、発光量が増加する。
《２−７》第２の実施形態の第４変形例
図１７は、第２の実施形態の第４変形例の半導体装置２４００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置２４００は、第３の半導体層（Ｐ型ゲート電極）２４３０が第２の半導体層（Ｐ型ゲート電極）２４３０より狭い領域に形成され、第３の半導体層（Ｐ型ゲート電極）２４３０上にゲート電極５１Ｇが形成される点が、図１５に示される半導体装置２３００と相違する。この点を除き、図１７の半導体装置２４００及び発光素子チップ２４０は、図１５の半導体装置２３００及び発光素子チップ２３０と同じである。
半導体装置２４００の発光サイリスタ２４は、Ｐ型の第１の半導体層２４１０、Ｎ型の第２の半導体層（Ｎ型ゲート層）２４２０、Ｐ型の第３の半導体層（Ｐ型ゲート層）２４３０、及びＮ型の第４の半導体層２４４０を有する。また、半導体装置２４００は、第１の半導体層２４１０と電気的に接続されたアノード電極４１Ａと、第２の半導体層（Ｎ型ゲート層）２４２０と電気的に接続されたゲート電極５１Ｇと、第４の半導体層２４４０と電気的に接続されたカソード電極６１Ｋとを有する。
図１７に示されるように、Ｐ型の第１の半導体層２４１０は、アノード電極４１Ａと電気的に接続された第１の層としてのアノード層２４１１と、第２の層としての電子クラッド層（障壁層）２４１２と、第３の層としての活性層２４１３とを有する。また、Ｎ型の第４の半導体層２４４０は、カソード層２４４２と、正孔クラッド層２４４１とを有する。
図１７の半導体装置２４００の発光サイリスタ２４の構成材料は、上記図１５の半導体装置２３００の発光サイリスタ２３のものと同じである。したがって、図１７の半導体装置２４００及び発光素子チップ２４０は、図１５の半導体装置２３００の発光サイリスタ２３の場合と同様の理由により、発光効率が上がることで、発光量が増加する。
《３》第３の実施形態
《３−１》構成
図１８は、第３の実施形態の半導体装置３０００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。第３の実施形態においては、第１の実施形態における活性層と電子クラッド層（又は正孔クラッド層）と、第２の実施形態における活性層と正孔クラッド層（又は電子クラッド層）とを組み合わせた構造の半導体装置及び発光素子チップを説明する。
図１８に示されるように、半導体装置３０００の発光サイリスタ３０は、第１の導電型の第１の半導体層３０４０、第１の半導体層３０４０に隣接して配置された第２の導電型の第２の半導体層３０３０、第２の半導体層３０３０に隣接して配置された第１の導電型の第３の半導体層３０２０、及び第３の半導体層３０２０に隣接して配置された第２の導電型の第４の半導体層３０１０を有する。
図１８の半導体装置３０００では、第１の導電型の第１の半導体層３０４０はＰ型の半導体層であり、第２の導電型の第２の半導体層３０３０はＮ型ゲート層であり、第１の導電型の第３の半導体層３０２０はＰ型ゲート層であり、第２の導電型の第４の半導体層３０１０はＮ型の半導体層である。
また、図１８の半導体装置３０００は、第１の半導体層３０４０と電気的に接続されたアノード電極６１Ａと、第３の半導体層（Ｐ型ゲート層）３０２０と電気的に接続されたゲート電極５１Ｇと、第４の半導体層３０１０と電気的に接続されたカソード電極４１Ｋとを有する。
図１８に示されるように、Ｐ型の第１の半導体層３０４０は、アノード電極６１Ａと電気的に接続された第１の層としてのアノード層３０４３と、アノード層３０４３に隣接して配置された第２の層としての電子クラッド層（障壁層）３０４２と、電子クラッド層３０４２に隣接して配置された第３の層としての活性層３０４１とを有する。つまり、発光サイリスタ３０の第１から第３の半導体層３０４０，３０３０，３０２０は、図２及び図３に基づいて説明した半導体装置１０００の発光サイリスタ１０の第１から第３の半導体層１０４０，１０３０，１０２０と同様の構造を持つ。
図１８に示されるように、Ｎ型の第４の半導体層３０１０は、カソード電極４１Ｋと電気的に接続された第４の層としてのカソード層３０１１と、カソード層３０１１に隣接して配置された第５の層としての正孔クラッド層（障壁層）３０１２と、正孔クラッド層３０１２に隣接して配置された第６の層としての活性層３０１３とを有する。つまり、発光サイリスタ３０の第２から第４の半導体層３０３０，３０２０，３０１０は、図１０及び図１１に基づいて説明した半導体装置２０００の発光サイリスタ２０の第３から第１の半導体層２０３０，２０２０，２０１０と同様の構造を持つ。
第３の実施形態は、第１の実施形態と第２の実施形態とを組み合わせた複合型の構造を有し、従来のゲート発光型サイリスタのＰ型エミッタ内にＰ型活性層を、Ｎ型エミッタ内にＮ型活性層を導入したものである。活性層３０１３は、例えば、Ｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層であり、活性層３０４１は、例えば、Ｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層である。
図１９は、半導体装置３０００の発光サイリスタ３０の各半導体層の不純物濃度ＩＭ［ｃｍ−３］及びＡｌ組成比ＣＲの例を示す図である。
図１９と図３（第１の実施形態）との対比から理解できるように、発光サイリスタ３０の第１から第３の半導体層３０４０，３０３０，３０２０は、図２及び図３（第１の実施形態）に基づいて説明した条件式（１）〜（８）を満たす。
また、図１９と図１１（第２の実施形態）との対比から理解できるように、発光サイリスタ３０の第２から第４の半導体層３０３０，３０２０，３０１０は、図１０及び図１１（第２の実施形態）に基づいて説明した条件式（９）〜（１６）を満たす。
《３−２》動作
第３の実施形態では、発光サイリスタ３０の第１から第３の半導体層３０４０，３０３０，３０２０は、図２及び図３（第１の実施形態）に基づいて説明した半導体装置１０００の発光サイリスタ１０の第１から第３の半導体層１０４０，１０３０，１０２０と同様に動作する。
また、発光サイリスタ３０の第２から第４の半導体層３０３０，３０２０，３０１０は、図１０及び図１１（第２の実施形態）に基づいて説明した半導体装置２０００の発光サイリスタ２０の第３から第１の半導体層２０３０，２０２０，２０１０と同様に動作する。
《３−３》効果
第３の実施形態によれば、第１及び第２の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層３０４１で発生する光と、活性層３０１３で発生する光とが合成された光がアノード層３０４３の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《３−４》第３の実施形態の第１変形例
図２０は、第３の実施形態の第１変形例の半導体装置３１００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置３１００は、第２の半導体層（Ｎ型ゲート電極）３１３０が第３の半導体層（Ｐ型ゲート電極）３１２０と同様の広い領域（すなわち、ゲート電極５１Ｇの形成領域を含む広い領域）に形成され、第２の半導体層（Ｎ型ゲート電極）３１３０上にゲート電極５１Ｇが形成される点が、図１８に示される半導体装置３０００と相違する。この点を除き、図２０の半導体装置３１００及び発光素子チップ３１０は、図１８の半導体装置３０００及び発光素子チップ３００と同じである。
図２０の半導体装置１１００の発光サイリスタ３１は、Ｐ型の第１の半導体層３１４０、Ｎ型の第２の半導体層（Ｎ型ゲート層）３１３０、Ｐ型の第３の半導体層（Ｐ型ゲート層）３１２０、及びＮ型の第４の半導体層３１１０を有する。第１の半導体層３１４０は、第１の層としてのアノード層３１４３と、第２の層としての電子クラッド層（障壁層）３１４２と、第３の層としての活性層３１４１とを有する。第４の半導体層３１１０は、第４の層としてのカソード層３１１１と、第５の層としての正孔クラッド層（障壁層）３１１２と、第６の層としての活性層３１１３とを有する。
発光サイリスタ３１の第１から第３の半導体層３１４０，３１３０，３１２０は、図４（第１の実施形態の第１変形例）に基づいて説明した半導体装置１１００の発光サイリスタ１１の第１から第３の半導体層１１４０，１１３０，１１２０と同様の構造を持ち、同様に動作する。
発光サイリスタ３１の第２から第４の半導体層３１３０，３１２０，３１１０は、図１２（第２の実施形態の第１変形例）に基づいて説明した半導体装置２１００の発光サイリスタ２１の第４から第２の半導体層２１１０，２１２０，２１３０と同様の構造を持ち、同様に動作する。
したがって、図２０の半導体装置３１００及び発光素子チップ３１０によれば、第１の実施形態の第１変形例及び第２の実施形態の第１変形例で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層３１４１で発生する光と、活性層３１１３で発生する光とが合成された光がアノード層３１４３の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《３−５》第３の実施形態の第２変形例
図２１は、第３の実施形態の第２変形例の半導体装置３２００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図２２は、図２１の半導体装置３２００の発光サイリスタ３２の各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。半導体装置３２００は、第２の半導体層（Ｎ型ゲート電極）３２３０のＡｌ組成比ＣＲｎｇ及び第３の半導体層（Ｐ型ゲート電極）３２２０のＡｌ組成比ＣＲｐｇが活性層（第３の層）３２４１のＡｌ組成比ＣＲａｃ１及び活性層（第５の層）３２１２のＡｌ組成比ＣＲａｃ２より大きい点が、図１８に示される半導体装置３０００と相違する。この点を除き、図２１の半導体装置３２００は、図１８の半導体装置３０００と同じである。
図２１の半導体装置３２００の発光サイリスタ３２は、Ｐ型の第１の半導体層３２４０、Ｎ型の第２の半導体層（Ｎ型ゲート層）３２３０、Ｐ型の第３の半導体層（Ｐ型ゲート層）３２２０、及びＮ型の第４の半導体層３２１０を有する。第１の半導体層３２４０は、第１の層としてのアノード層３２４３と、第２の層としての電子クラッド層（障壁層）３２４２と、第３の層としての活性層３２４１とを有する。第４の半導体層３２１０は、第４の層としてのカソード層３２１１と、第５の層としての正孔クラッド層（障壁層）３２１２と、第６の層としての活性層３２１３とを有する。
発光サイリスタ３２の第１から第３の半導体層３２４０，３２３０，３２２０は、図５（第１の実施形態の第２変形例）に基づいて説明した半導体装置１２００の発光サイリスタ１２の第１から第３の半導体層１２４０，１２３０，１２２０と同様の構造を持ち、同様に動作する。
発光サイリスタ３２の第２から第４の半導体層３２３０，３２２０，３２１０は、図１３（第２の実施形態の第２変形例）に基づいて説明した半導体装置２２００の発光サイリスタ２２の第４から第２の半導体層２２１０，２２２０，２２３０と同様の構造を持ち、同様に動作する。
したがって、図２１の半導体装置３２００及び発光素子チップ３２０によれば、第１及び第２の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層３２４１で発生する光と、活性層３２１３で発生する光とが合成された光がアノード層３２４３の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《３−６》第３の実施形態の第３変形例
図２３は、第３の実施形態の第３変形例の半導体装置３３００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。図２４は、図２３の半導体装置３３００の発光サイリスタ３３の各半導体層の不純物濃度及びＡｌ組成比の例を示す図である。図１８及び図２０の例では、第１の導電型がＰ型の導電型であり、第２の導電型がＮ型の導電型である場合を説明したが、図２３及び図２４の例では、第１の導電型がＮ型の導電型であり、第２の導電型がＰ型の導電型である場合を説明する。つまり、図２３及び図２４の例は、図１８及び図２０の例におけるＰ型及びＮ型を、Ｎ型及びＰ型にそれぞれ変更したものである。
図２３の半導体装置３３００の発光サイリスタ２３は、Ｎ型の第１の半導体層３３４０、Ｐ型の第２の半導体層３３３０（Ｐ型ゲート層）、Ｎ型の第３の半導体層（Ｎ型ゲート層）３３２０、及びＰ型の第４の半導体層３３１０を有する。また、図２３の半導体装置３３００は、第１の半導体層３３４０と電気的に接続されたカソード電極６１Ｋと、第２の半導体層（Ｐ型ゲート層）３３２０と電気的に接続されたゲート電極５１Ｇと、第４の半導体層３３１０と電気的に接続されたアノード電極４１Ａとを有する。
また、図２３に示されるように、Ｎ型の第１の半導体層３３４０は、カソード電極６１Ｋと電気的に接続された第１の層としてのカソード層３３４３と、カソード層３３４３に隣接して配置された第２の層としての正孔クラッド層（障壁層）３３４２と、正孔クラッド層３３４２に隣接して配置された第３の層としての活性層３３４１とを有する。つまり、発光サイリスタ３３の第１から第３の半導体層３３４０，３３３０，３３２０は、図７及び図８（第１の実施形態の第３変形例）に基づいて説明した半導体装置１３００の発光サイリスタ１３の第１から第３の半導体層１３４０，１３３０，１３２０と同様の構造を持ち、同様に動作する。
また、Ｐ型の第４の半導体層３３１０は、アノード電極４１Ａと電気的に接続された第４の層としてのアノード層３３１１と、アノード層３３１１に隣接して配置された第５の層としての電子クラッド層（障壁層）３３１２と、電子クラッド層３３１２に隣接して配置された第６の層としての活性層３３１３とを有する。つまり、発光サイリスタ３３の第２から第４の半導体層３３３０，３３２０，３３１０は、図１５及び図１６（第２の実施形態の第３変形例）に基づいて説明した半導体装置２３００の発光サイリスタ２３の第１から第３の半導体層２３１０，２３２０，２３３０と同様の構造を持ち、同様に動作する。
したがって、図２３の半導体装置３３００及び発光素子チップ３３０によれば、第１及び第２の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層３３４１で発生する光と、活性層３３１３で発生する光とが合成された光がカソード層３３４３の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《３−７》第３の実施形態の第４変形例
図２５は、第３の実施形態の第４変形例の半導体装置３４００の構造（すなわち、図１をＡ−Ｂ−Ｃ線で切る面に対応する断面構造）を示す概略断面図である。半導体装置３４００は、第２の半導体層（Ｐ型ゲート電極）３４３０が第３の半導体層（Ｎ型ゲート電極）３４２０より狭い領域に形成され、第３の半導体層（Ｎ型ゲート電極）３４２０上にゲート電極５１Ｇが形成される点が、図２３に示される半導体装置３３００と相違する。この点を除き、図２５の半導体装置３４００及び発光素子チップ３４０は、図２３の半導体装置３３００及び発光素子チップ３３０と同じである。
半導体装置３４００の発光サイリスタ３４は、Ｎ型の第１の半導体層３４４０、Ｐ型の第２の半導体層（Ｐ型ゲート層）３４３０、Ｎ型の第３の半導体層（Ｎ型ゲート層）３４２０、及びＰ型の第４の半導体層３４１０を有する。また、半導体装置３４００は、第１の半導体層３４４０と電気的に接続されたカソード電極６１Ｋと、第３の半導体層（Ｎ型ゲート層）３４２０と電気的に接続されたゲート電極５１Ｇと、第４の半導体層３４１０と電気的に接続されたアノード電極４１Ａとを有する。
図２５に示されるように、Ｎ型の第１の半導体層３４４０は、カソード電極６１Ｋと電気的に接続された第１の層としてのカソード層３４４３と、カソード層３４４３に隣接して配置された第２の層としての正孔クラッド層（障壁層）３４４２と、正孔クラッド層３４４２に隣接して配置された第３の層としての活性層３４４１とを有する。また、Ｐ型の第４の半導体層３４１０は、アノード電極４１Ａと電気的に接続された第４の層としてのアノード層３４１１と、アノード層３４１１に隣接して配置された第５の層としての電子クラッド層（障壁層）３４１２と、電子クラッド層３４１２に隣接して配置された第６の層としての活性層３４１３とを有する。
つまり、発光サイリスタ３４の第１から第３の半導体層３４４０，３４３０，３４２０は、図９（第２の実施形態の第４変形例）に基づいて説明した半導体装置１４００の発光サイリスタ１４の第１から第３の半導体層１４４０，１４３０，１４２０と同様の構造を持ち、同様に動作する。
また、発光サイリスタ３４の第２から第４の半導体層３４３０，３４２０，３４１０は、図１７（第２の実施形態の第４変形例）に基づいて説明した半導体装置２４００の発光サイリスタ２４の第１から第３の半導体層２４１０，２４２０，２４３０と同様の構造を持ち、同様に動作する。
したがって、図２５の半導体装置３４００及び発光素子チップ３４０によれば、第１及び第２の実施形態で説明した理由により、発光効率が上がることで、発光量が増加する。
さらに、活性層３４４１で発生する光と、活性層３４１３で発生する光とが合成された光がカソード層３４４３の上面を含む広い領域から出射光として出射するので、発光光量が一層増加する。
《４》第４の実施形態
図２６は、第４の実施形態の光プリントヘッドの要部である基板ユニット４００の構造を示す概略斜視図である。図２６に示されるように、基板ユニット４００は、プリント配線板４０１と、アレイ状に配置された複数の発光素子チップ４０４とを有する。複数の発光素子チップ４０４は、プリント配線板４０１上に熱硬化樹脂などにより固定される。発光素子チップ４０４は、第１から第３の実施形態及びそれらの変形例として説明した発光素子チップ（例えば、図１及び図２に示される発光素子チップ１００）である。発光素子チップ４０４の外部接続パッド１０４とプリント配線板４０１の接続パッド４０２との間は、ボンディングワイヤ４０３により電気的に接続される。プリント配線板４０１には、各種の配線パターン、電子部品、コネクタなどが搭載されてもよい。また、発光素子チップ４０４の形状は、図２６に示されたものに限定されない。
図２７は、第４の実施形態の光プリントヘッド５００の構造を示す概略断面図である。光プリントヘッド５００は、画像形成装置としての電子写真プリンタの露光装置である。図２７に示されるように、光プリントヘッド５００は、ベース部材５０１と、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）基板としての実装基板であるプリント配線板４０１を含む基板ユニット４００と、複数の正立等倍結像レンズを含むレンズアレイ５０４と、レンズホルダ５０５と、バネ部材であるクランパ５０６とを備えている。ベース部材５０１は、プリント配線板４０１を固定するための部材であり、その側面には、クランパ５０６を用いて、プリント配線板４０１及びレンズホルダ５０５をベース部材５０１に固定するための開口部５０３が設けられている。レンズホルダ５０５は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ５０４は、基板ユニット４００の発光素子チップ４０４から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ５０５は、レンズアレイ５０４をベース部材５０１の所定の位置に保持する。クランパ５０６は、ベース部材５０１の開口部５０３及びレンズホルダ５０５の開口部を介して、各構成部分を挟み付けて保持する。
光プリントヘッド５００では、印刷データに応じて、発光素子チップ４０４の複数の発光サイリスタ（例えば、図１における発光サイリスタ１０）のいずれかが発光し、光がレンズアレイ５０４により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラム上に静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。
以上に説明したように、第４の実施形態の光プリントヘッド５００は、第１から第３の実施形態又はそれらの変形例の発光素子チップ４０４を有するので、感光体ドラムに照射される光の光量（強度）を増加させることができる。その結果、感光体ドラムに照射される光の照射光量（強度）の調整が容易になり、印字品質の向上（例えば、高品質な階調表現の印刷）が可能になる。
《５》第５の実施形態
《５−１》構成
図２８は、本発明の第５の実施形態の画像形成装置６００の構造を示す概略断面図である。画像形成装置６００は、例えば、電子写真カラープリンタである。画像形成装置６００は、第４の実施形態で説明した光プリントヘッド５００を、露光装置である光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋとして備えている。
図２８に示されるように、画像形成装置６００は、主要な構成として、電子写真方式により用紙などの印刷媒体Ｐ上に現像剤像（トナー像）を形成する画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋと、画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋに印刷媒体６２６を供給する媒体供給部６２０と、印刷媒体６２６を搬送する搬送部６３０と、画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋの各々に対応するように配置された転写部としての転写ローラ６４０と、印刷媒体６２６上に転写されたトナー像を定着させる定着器６５０と、定着器６５０を通過した印刷媒体６２６を外部に排出する媒体排出部としての排紙ローラ対６２５とを有する。なお、画像形成装置６００が有する画像形成部の数は、３以下又は５以上であってもよい。また、画像形成装置６００は、電子写真プロセスによって印刷媒体６２６上に画像を形成する装置であれば、画像形成部の数が１つであるモノクロプリンタであってもよい。
図２８に示されるように、媒体供給部６２０は、用紙カセット６２１と、用紙カセット６２１内に積載された印刷媒体６２６を１枚ずつ繰り出すホッピングローラ６２２と、用紙カセット６２１から繰り出された印刷媒体６２６を搬送するレジストローラ６２３と、印刷媒体６２６を搬送するローラ対６２４とを有する。
画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋは、印刷媒体６２６上にイエロー（Ｙ）のトナー像、マゼンタ（Ｍ）のトナー像、シアン（Ｃ）のトナー像、及びブラック（Ｋ）のトナー像をそれぞれ形成する。画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋは、媒体搬送路に沿って媒体搬送方向（図２８における左右方向）の上流側から下流側に（すなわち、右から左に）並んで配置される。画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋは、着脱自在に形成された各色用の画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋをそれぞれ有する。直列に配列された画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋは、画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋの各色に対応して備えられる。画像形成ユニット６１２Ｙはイエローのトナーにより画像を形成し、画像形成ユニット６１２Ｍはマゼンタのトナーにより画像を形成し、画像形成ユニット６１２Ｃはシアンのトナーにより画像を形成し、画像形成ユニット６１２Ｋはブラックのトナーにより画像を形成する。画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋは、トナーの色が異なる点以外は、互いに同じ構造を有する。
画像形成部６１０Ｙ，６１０Ｍ，６１０Ｃ，６１０Ｋは、各色用の露光装置としての光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋをそれぞれ有する。
画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋの各々は、回転可能に支持された像担持体としての感光体ドラム６１３と、感光体ドラム６１３の表面を一様に帯電させる帯電部材としての帯電ローラ６１４と、光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋによる露光によって感光体ドラム６１３の表面に静電潜像を形成した後に、感光体ドラム６１３の表面にトナーを供給して静電潜像に対応するトナー像を形成する現像装置６１５とを有する。
現像装置６１５は、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム６１３の表面にトナーを供給する現像剤担持体としての現像ローラ６１６と、トナー収容部内に収容されたトナーを現像ローラ６１６に供給する供給ローラ６１７と、現像ローラ６１６の表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード６１８とを有する。
光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋの各々による露光は、一様帯電した感光体ドラム６１３の表面に印刷用の画像データに基づいて実行される。光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋの各々は、感光体ドラム６１３の軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。
図２８に示されるように、搬送部６３０は、印刷媒体６２６を静電吸着して搬送する搬送ベルト（転写ベルト）６３３と、駆動部により回転されて搬送ベルト６３３を駆動する駆動ローラ６３１と、駆動ローラ６３１と対を成して搬送ベルト６３３を張架するテンションローラ（従動ローラ）６３２とを有する。
図２８に示されるように、転写ローラ６４０は、搬送ベルト６３３を挟んで画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋの各々の感光体ドラム６１３に対向して配置されている。転写ローラ６４０によって、画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋの各々の感光体ドラム６１３の表面に形成された現像剤像（トナー像）は、媒体搬送路に沿って矢印方向に搬送される印刷媒体６２６の上面に順に転写されて、複数のトナー像が重ねられたカラー画像が形成される。感光体ドラム６１３上に現像された画像（トナー像）を印刷媒体６２６に転写した後に感光体ドラム６１３に残留したトナーを除去するクリーニング装置６１９を有する。
定着器６５０は、互いに圧接し合う１対のローラ６５１，６５２を有する。ローラ６５１は、加熱ヒータを内蔵するヒートローラであり、ローラ６５２はローラ６５１に向けて押し付けられる加圧ローラである。未定着のトナー像を有する印刷媒体６２６は、定着器６５０の一対のローラ６５１，６５２間を通過する。このとき、未定着のトナー像は、加熱及び加圧されて印刷媒体６２６上に定着される。
《５−２》動作
先ず、用紙カセット６２１内の印刷媒体６２６は、ホッピングローラ６２２によって繰り出され、レジストローラ６２３へ送られる。続いて、印刷媒体６２６はレジストローラ６２３からローラ対６２４を介して搬送ベルト６３３に送られ、この搬送ベルト６３３の走行に伴って、画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋへと搬送される。画像形成ユニット６１２Ｙ，６１２Ｍ，６１２Ｃ，６１２Ｋにおいて、感光体ドラム６１３の表面は、帯電ローラ６１４によって帯電され、光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋによって露光され、静電潜像が形成される。静電潜像には、現像ローラ６１６上で薄層化されたトナーが静電的に付着されて各色のトナー像が形成される。各色のトナー像は、転写ローラ６４０によって印刷媒体６２６に転写され、印刷媒体６２６上にカラーのトナー像が形成される。転写後に、感光体ドラム６１３上に残留したトナーは、クリーニング装置６１９によって除去される。カラーのトナー像が形成された印刷媒体６２６は、定着器６５０に送られる。この定着器６５０において、カラーのトナー像が印刷媒体６２６に定着され、カラー画像が形成される。カラー画像が形成された印刷媒体６２６は、排紙ローラ対６２５によって用紙スタッカへ排出される。
《５−３》効果
以上に説明したように、第５の実施形態の画像形成装置６００においては、第４の実施形態の光プリントヘッド５００を、露光装置である光プリントヘッド６１１Ｙ，６１１Ｍ，６１１Ｃ，６１１Ｋとして備えている。このため、第５の実施形態の画像形成装置６００によれば、印刷画像の品質の向上を図ることができる。
１０〜１４，２０〜２４，３０〜３４ 発光サイリスタ、 ４１Ｋ，６１Ｋ カソード電極、 ４１Ａ，６１Ａ アノード電極、 ５１Ｇ ゲート電極、 ７１ 絶縁膜、 １００，１１０，１２００，１３０，１４０，２００，２１０，２２０，２３０，２４０，３００，３１０，３２０，３３０，３４０ 発光素子チップ、 １０１ 基板部、 １０２ 基板、 １０３ 平坦化層、 ４００ 基板ユニット、 ５００ 光プリントヘッド、 ６００ 画像形成装置、 １０００，１１００，１２００，１３００，１４００，２０００，２１００，２２００，２３００，２４００，３０００，３１００，３２００，３３００，３４００ 半導体装置、 １０４０，１１４０，１２４０，１３４０，１４４０，２０１０，２１１０，２２１０，２３１０，２４１０，３０４０，３１４０，３２４０，３３４０，３４４０ 第１の半導体層、 １０３０，１１３０，１２３０，１３３０，１４３０，２０２０，２１２０，２２２０，２３２０，２４２０，３０３０，３０３０，３２３０，３３３０，３４３０ 第２の半導体層、 １０２０，１１２０，１２２０，１３２０，１４２０，２０３０，２１３０，２２３０，２３３０，２４３０，３０２０，３１２０，３２２０，３３２０，３４２０ 第３の半導体層、 １０１０，１１１０，１２１０，１３１０，１４１０，２０４０，２１４０，２２４０，２３４０，３０１０，３１１０，３２１０，３３１０，３４１０ 第４の半導体層、 １０４３，１１４３，１２４３，２３１１，２４１１，３０４３，３１４３，３２４３ アノード層（第１の層）、 １３４３，１４４３，２０１１，２１１１，２２１１，３３４３，３４４３ カソード層（第１の層）、 １０４２，１１４２，１２４２，２３１２，２４１２，３０４２，３１４２，３２４２ 電子クラッド層（第２の層）、 １３４２，１４４２，２０１２，２１１２，２２１２，３３４２，３４４２ 正孔クラッド層（第２の層）、 １０４１，１１４１，１２４１，１３４１，１４４１，２０１３，２１１３，２２１３，２３１３，２４１３，３０４１，３１４１，３２４１，３３４１，３４４１ 活性層（第３の層）、 ３０１１，３１１１，３２１１ カソード層（第４の層）、 ３３１１，３４１１ アノード層（第４の層）、 ３０１２，３１１２，３２１２ 正孔クラッド層（第５の層）、 ３３１２，３４１２ 電子クラッド層（第５の層）、 ３０１３，３１１３，３２１３，３３１３，３４１３ 活性層（第６の層）。

Claims (15)

  1. 第１の導電型の第１の半導体層、前記第１の半導体層に隣接して配置された第２の導電型の第２の半導体層、前記第２の半導体層に隣接して配置された第１の導電型の第３の半導体層、及び前記第３の半導体層に隣接して配置された第２の導電型の第４の半導体層を有する発光サイリスタと、
    前記第１の半導体層と電気的に接続された第１の電極と、
    前記第２の半導体層又は前記第３の半導体層と電気的に接続された第２の電極と、
    前記第４の半導体層と電気的に接続された第３の電極と
    を有し、
    前記第１の半導体層は、
    前記第１の電極と電気的に接続された第１の層と、
    前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップより大きいバンドギャップを持つ第２の層と、
    前記第２の半導体層の不純物濃度及び前記第３の半導体層の不純物濃度より高い不純物濃度を持ち、前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップ以下のバンドギャップを持つ第３の層と
    を有することを特徴とする半導体装置。
  2. 前記第２の層は、前記第１の層と前記第３の層との間に配置され、
    前記第３の層は、前記第２の層に隣接して配置された
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第３の層は、Ａｌ組成比が０．１４以上０．１８以下の範囲内であるＡｌＧａＡｓ層であり、
    前記第２の半導体層及び前記第３の半導体層は、Ａｌ組成比が０．１４以上０．３以下の範囲内であるＡｌＧａＡｓ層である
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２の層は、前記第２の半導体層から前記第３の層を通過して前記第２の層に向けて移動するキャリアのキャリア移動度を低下させる障壁層であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記第４の半導体層は、
    前記第３の電極と電気的に接続された第４の層と、
    前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップより大きいバンドギャップを持つ第５の層と、
    前記第２の半導体層の不純物濃度及び前記第３の半導体層の不純物濃度より高い不純物濃度を持ち、前記第２の半導体層のバンドギャップ及び前記第３の半導体層のバンドギャップ以下のバンドギャップを持つ第６の層と
    を有することを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記第５の層は、前記第４の層と前記第６の層との間に配置され、
    前記第６の層は、前記第３の層に隣接して配置された
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記第４の層は、Ａｌ組成比が０．１４以上０．１８以下の範囲内であるＡｌＧａＡｓ層であり、
    前記第２の半導体層及び前記第３の半導体層は、Ａｌ組成比が０．１４以上０．３以下の範囲内であるＡｌＧａＡｓ層である
    ことを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記第５の層は、前記第３の半導体層から前記第６の層を通過して前記第５の層に向けて移動するキャリアのキャリア移動度を低下させる障壁層であることを特徴とする請求項５から７のいずれか１項に記載の半導体装置。
  9. 前記第１の導電型は、Ｐ型の導電型であり、
    前記第２の導電型は、Ｎ型の導電型である
    ことを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記第１の導電型は、Ｎ型の導電型であり、
    前記第２の導電型は、Ｐ型の導電型である
    ことを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
  11. 基板部と、
    前記基板部上に配置された請求項１から１０のいずれか１項に記載の半導体装置と
    を有することを特徴とする発光素子チップ。
  12. 前記第１の半導体層は、前記第４の半導体層よりも前記基板部から離れた側に配置されたことを特徴とする請求項１１に記載の発光素子チップ。
  13. 前記第１の半導体層は、前記第４の半導体層よりも前記基板部に近い側に配置されたことを特徴とする請求項１１に記載の発光素子チップ。
  14. 請求項１１から１３のいずれか１項に記載の発光素子チップを有することを特徴とする光プリントヘッド。
  15. 請求項１４に記載の光プリントヘッドを有することを特徴とする画像形成装置。
JP2017242709A 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 Pending JP2019110230A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017242709A JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
EP18213517.8A EP3540777A1 (en) 2017-12-19 2018-12-18 Semiconductor device, light-emitting device chip, optical print head, and image forming device
CN201811558002.7A CN109994581A (zh) 2017-12-19 2018-12-19 半导体器件、发光器件芯片、光学打印头和图像形成设备
US16/225,606 US20190189854A1 (en) 2017-12-19 2018-12-19 Semiconductor device, light-emitting device chip, optical print head, and image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017242709A JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2019110230A true JP2019110230A (ja) 2019-07-04
JP2019110230A5 JP2019110230A5 (ja) 2020-04-02

Family

ID=64949049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017242709A Pending JP2019110230A (ja) 2017-12-19 2017-12-19 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置

Country Status (4)

Country Link
US (1) US20190189854A1 (ja)
EP (1) EP3540777A1 (ja)
JP (1) JP2019110230A (ja)
CN (1) CN109994581A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082745A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2021082762A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 半導体装置、露光装置、および画像形成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259592B2 (ja) * 2019-06-27 2023-04-18 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
CN110649060B (zh) * 2019-11-01 2022-04-26 京东方科技集团股份有限公司 微发光二极管芯片及制作方法、显示面板制作方法
JP2021082772A (ja) * 2019-11-22 2021-05-27 株式会社沖データ 半導体装置、光プリントヘッド、及び画像形成装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JP2001068726A (ja) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd 発光サイリスタ
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2009260246A (ja) * 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
JP2010239084A (ja) * 2009-03-31 2010-10-21 Kyocera Corp 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP2015109417A (ja) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
KR20170058017A (ko) * 2015-11-18 2017-05-26 에스프린팅솔루션 주식회사 화상 형성 장치 및 이에 포함되는 발광 소자
JP2017183436A (ja) * 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857569B2 (ja) * 2011-09-15 2016-02-10 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
KR101923670B1 (ko) * 2012-06-18 2018-11-29 서울바이오시스 주식회사 전자 차단층을 갖는 발광 소자
JP6738610B2 (ja) * 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JP2001068726A (ja) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd 発光サイリスタ
JP2001308385A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 自己走査型発光装置
JP2007180460A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置
JP2009260246A (ja) * 2008-03-26 2009-11-05 Oki Data Corp 半導体発光装置、光プリントヘッド、および画像形成装置
JP2010239084A (ja) * 2009-03-31 2010-10-21 Kyocera Corp 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP2015109417A (ja) * 2013-10-25 2015-06-11 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、及び画像形成装置
KR20170058017A (ko) * 2015-11-18 2017-05-26 에스프린팅솔루션 주식회사 화상 형성 장치 및 이에 포함되는 발광 소자
JP2017183436A (ja) * 2016-03-29 2017-10-05 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082745A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2021082762A (ja) * 2019-11-21 2021-05-27 株式会社沖データ 半導体装置、露光装置、および画像形成装置
JP7302449B2 (ja) 2019-11-21 2023-07-04 沖電気工業株式会社 半導体装置、露光装置、および画像形成装置
JP7395983B2 (ja) 2019-11-21 2023-12-12 沖電気工業株式会社 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置

Also Published As

Publication number Publication date
US20190189854A1 (en) 2019-06-20
EP3540777A1 (en) 2019-09-18
CN109994581A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
JP2019110230A (ja) 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置
US8022387B2 (en) Composite semiconductor device having a thyristor structure
JP6435700B2 (ja) 発光サイリスタ、光源ヘッド、および画像形成装置
JP5857569B2 (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2019110230A5 (ja)
JP2015109417A (ja) 半導体発光素子、光源ヘッド、及び画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
CN109473510B (zh) 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
JP4704079B2 (ja) 光半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP7259592B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2013211355A (ja) ３端子発光素子、３端子発光素子アレイ、プリントヘッドおよび画像形成装置
US10991849B2 (en) Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus
JP2017084992A (ja) 半導体複合装置、光プリントヘッド及び画像形成装置
JP7395983B2 (ja) 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置
JP2019046835A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP5664400B2 (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP2014038934A (ja) 発光素子、光源ヘッド、及び画像形成装置
JP2019046886A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP6943222B2 (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP6264837B2 (ja) 半導体発光素子、光源ヘッド、及び画像形成装置
JP2023018699A (ja) 半導体発光素子、露光装置、画像形成装置、及び半導体発光素子の製造方法
US11145784B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
JP5008264B2 (ja) 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210831