JP2019029473A - 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置 - Google Patents

Abstract

【課題】電気特性の劣化が生じ難く高い信頼性を維持することができる半導体発光素子、並びに、これを含む半導体複合装置、光プリントヘッド、及び画像形成装置を提供する。【解決手段】半導体発光素子１００は、第１の端子を含む第１導電型の第１の半導体層（１０１，１０２）と、第１の半導体層上に備えられた第２導電型の第２の半導体層（１０３）と、第２の半導体層上に備えられ、第３の端子を含む第１導電型の第３の半導体層（１０４）と、第３の半導体層上に備えられた第２導電型の第４の半導体層（１０５）と、第４の半導体層上に備えられ、第２の端子を含む第２導電型の第５の半導体層（１０６）と、第４の半導体層（１０５）を介して、又は、第４の半導体層（１０５）に形成されたコンタクトホールを通して、第３の端子に接続されたゲート電極（１１１）と、を有し、第４の半導体層（１０５）は、第５の半導体層（１０６）より薄い薄膜半導体層である。【選択図】図２

Description

本発明は、半導体発光素子、半導体発光素子を含む半導体複合装置、半導体複合装置を有する光プリントヘッド、及び光プリントヘッドを有する画像形成装置に関するものである。

電子写真方式を採用する画像形成装置における露光手段として、発光素子アレイを備えた光プリントヘッドが使用されている。また、発光素子アレイに含まれる半導体発光素子として、３端子発光素子である発光サイリスタが採用されている（例えば、特許文献１参照）。

特開２００５−２５９８５６号公報

しかしながら、従来の半導体発光素子では、基板上に備えられた多層の半導体層（ｐｎｐｎ構造）の内の表面（上面）側のｐ型半導体層（ｐ型ゲート層）を露出させ、露出したｐ型半導体層上にゲート電極が形成されている。このため、露出したｐ型半導体層の表面準位や表面酸化の影響によって、ｐ型半導体層の表面（ゲート面）においてリーク電流が発生し、半導体発光素子の電気特性の劣化及び信頼性の低下が生じるという課題がある。

そこで、本発明は、上記課題を解決するためになされたものであり、電気特性の劣化が生じ難く且つ高い信頼性を維持することができる半導体発光素子、この半導体発光素子を含む半導体複合装置、この半導体複合装置を有する光プリントヘッド、及びこの光プリントヘッドを有する画像形成装置を提供することを目的とする。

本発明の一態様に係る半導体発光素子は、第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間の導通を制御する信号が入力される第３の端子とを備えた半導体発光素子であって、前記第１の端子を含む第１導電型の第１の半導体層と、前記第１の半導体層上に備えられた第２導電型の第２の半導体層と、前記第２の半導体層上に備えられ、前記第３の端子を含む第１導電型の第３の半導体層と、前記第３の半導体層上に備えられた第２導電型の第４の半導体層と、前記第４の半導体層上に備えられ、前記第２の端子を含む第２導電型の第５の半導体層と、前記第４の半導体層を介して、又は、前記第４の半導体層に形成されたコンタクトホールを通して、前記第３の端子に接続されたゲート電極と、を有し、前記第４の半導体層は、前記第５の半導体層より薄い薄膜半導体層であることを特徴とする。

本発明に係る半導体発光素子及び半導体複合装置によれば、第３の半導体層上に備えられた薄膜半導体層である第４の半導体層によって、第３の半導体層の表面におけるリーク電流を減らすことができるので、電気特性の劣化を抑制しつつ高い信頼性を維持することができる。

また、本発明に係る光プリントヘッド及び画像形成装置によれば、半導体発光素子の電気特性の劣化を抑制しつつ高い信頼性を維持することができるので、高品質な印刷画像を提供することができる。

本発明の実施の形態１に係る半導体複合装置（半導体発光素子を含む）の構造を示す概略平面図である。 図１の半導体複合装置を２Ａ−２Ｂ−２Ｃ線で切る断面構造を示す概略断面図である。 実施の形態１に係る半導体発光素子の製造プロセス（成長基板上における多層の半導体層の形成）を示す概略断面図である。 実施の形態１に係る半導体発光素子の製造プロセス（多層の半導体層の成長基板からの分離）を示す概略断面図である。 実施の形態１に係る半導体発光素子の製造プロセス（基板上に貼着）を示す概略断面図である。 本発明の実施の形態２に係る半導体複合装置（半導体発光素子を含む）の構造を示す概略平面図である。 図６の半導体複合装置を７Ａ−７Ｂ−７Ｃ線で切る断面構造を示す概略断面図である。 本発明の実施の形態３に係る半導体複合装置（半導体発光素子を含む）の構造を示す概略平面図である。 図８の半導体複合装置を９Ａ−９Ｂ−９Ｃ線で切る断面構造を示す概略断面図である。 実施の形態４に係る光プリントヘッドの発光素子アレイの構造を示す概略斜視図である。 実施の形態４に係る光プリントヘッドの構造を示す概略断面図である。 実施の形態５に係る画像形成装置の構成を示す概略断面図である。

以下に、本発明の実施の形態に係る半導体発光素子、半導体発光素子を含む半導体複合装置、半導体複合装置を有する光プリントヘッド、及び光プリントヘッドを有する画像形成装置を、添付図面を参照しながら説明する。以下の実施の形態は、例にすぎず、本発明の範囲内で種々の変更が可能である。

実施の形態において、半導体発光素子は、３端子発光素子としての発光サイリスタである。また、実施の形態において、半導体複合装置は、１つ以上の半導体発光素子と、半導体発光素子を駆動させる駆動回路としての半導体集積回路（ＩＣ）部（以下「駆動ＩＣ部」とも言う）とを含む装置である。また、実施の形態において、光プリントヘッドは、１つ以上の半導体複合装置を有する露光装置である。また、実施の形態において、画像形成装置は、露光装置としての光プリントヘッドを有し、電子写真方式によって記録媒体上に現像剤からなる画像を形成するプリンタ、複写機、ファクシミリ装置、多機能周辺装置（ＭＰＦ）などである。

《１》実施の形態１．
《１−１》構成
図１は、本発明の実施の形態１に係る半導体複合装置１０の構造を示す概略平面図である。図２は、図１の半導体複合装置１０を２Ａ−２Ｂ−２Ｃ線で切る断面構造を示す概略断面図である。

図１及び図２に示されるように、半導体複合装置１０は、多層の半導体層を含む１つ以上の半導体発光素子１００と、半導体発光素子１００を駆動する駆動回路（半導体集積回路）を含む駆動ＩＣ部１２１とを有する。実施の形態１においては、駆動ＩＣ部１２１の表面（図１における上面）に平坦化層１２２が備えられており、平坦化層１２２の上面は、平坦化処理が施された平坦化領域である。図１に示されるように、複数の半導体発光素子１００は、平坦化層１２２の平坦化領域上に、例えば、直線状に等間隔で配列されている。

半導体発光素子１００は、第１の端子（１０１ｂ）を含む第１導電型の第１の半導体層（１０１，１０２）と、第１の半導体層（１０１，１０２）上に備えられた第２導電型の第２の半導体層（１０３）と、第２の半導体層（１０３）上に備えられ、第３の端子（１０４ｂ）を含む第１導電型の第３の半導体層（１０４）と、第３の半導体層（１０４）上に備えられた第２導電型の第４の半導体層（１０５）と、第４の半導体層上に備えられ、第２の端子（１０６ｂ）を含む第２導電型の第５の半導体層（１０６）とを有する。半導体発光素子１００は、第４の半導体層（１０５）を介して第３の端子（１０４ｂ）に接続されたゲート電極（１１１）を有する。第４の半導体層（１０５）は、第５の半導体層（１０６）より薄い薄膜半導体層である。

半導体発光素子１００は、例えば、第１の端子としてのアノード端子１０１ｂと、第２の端子としてのカソード端子１０６ｂと、アノード端子１０１ｂとカソード端子１０６ｂと間の導通を制御する信号が入力される第３の端子としてのゲート端子１０４ｂとを有する発光サイリスタである。

図２において、第１導電型の第１の半導体層（１０１，１０２）は、アノード層であり、例えば、ｐ型ＧａＡｓ（ガリウム・ヒ素）からなるｐ型アノードコンタクト層（第１のアノード層）１０１と、ｐ型アノードコンタクト層１０１上に形成されたｐ型ＡｌＧａＡｓ（アルミニウム・ガリウム・ヒ素）からなる第２のアノード層１０２とから構成される。第２のアノード層１０２は、ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓから構成されることが望ましい。アノード端子１０１ｂは、ｐ型アノードコンタクト層１０１内の領域であり、ｐ型アノードコンタクト層１０１の露出部分１０１ａに対応する領域である。

第２導電型の第２の半導体層（１０３）は、ｎ型ＡｌＧａＡｓからなるｎ型ゲート層１０３である。ｎ型ゲート層１０３は、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓから構成されることが望ましい。

第１導電型の第３の半導体層（１０４）は、ｐ型ＡｌＧａＡｓからなるｐ型ゲートコンタクト層（ｐ型ゲート層）１０４である。ｐ型ゲートコンタクト層１０４は、ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓから構成されることが望ましい。ゲート端子１０４ｂは、ｐ型ゲートコンタクト層１０４内の領域であり、ｐ型ゲートコンタクト層１０４上の薄膜カソード層１０５の露出部分１０５ａに対応する領域である。

第２導電型の第４の半導体層（１０５）は、ｎ型ＩｎＧａＰ（インジウム・ガリウム・リン）からなる厚さ２０ｎｍ以下の薄膜カソード層１０５である。薄膜カソード層１０５は、ｎ型Ｉｎ_０．５Ｇａ_０．５Ｐから構成されることが望ましい。また、薄膜カソード層１０５は、エッチング加工時の選択性を考慮すると、５ｎｍ以上の厚さであることが望ましい。

第２導電型の第５の半導体層（１０６）は、ｎ型ＡｌＧａＡｓからなるカソード層１０６である。カソード層１０６は、ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓから構成されることが望ましい。カソード層１０６上には、ｎ型ＧａＡｓからなるカソードコンタクト層１０７が形成されてもよい。カソード端子１０６ｂは、カソード層１０６内の領域であり、カソード層１０６上のカソードコンタクト層１０７の露出部分１０７ａに対応する領域である。

図３は、実施の形態１に係る半導体発光素子１００の製造プロセス（成長基板１５１上に多層の半導体層１２０を形成するプロセス）を示す概略断面図である。図４は、実施の形態１に係る半導体発光素子１００の製造プロセス（多層の半導体層１２０を成長基板１５１から分離するプロセス）を示す概略断面図である。

図３に示されるように、先ず、ＧａＡｓからなる成長基板１５１上に、多層の半導体層１２０をエピタキシャル成長させるためのＧａＡｓからなるバッファー層１５２を形成する。次に、多層の半導体層１２０を成長基板１５１から剥離するためのエッチング層となるＡｌＡｓ（アルミニウム・ヒ素）からなる剥離層１５３を形成する。次に、剥離層１５３上に、ｐ型アノードコンタクト層（第１のアノード層）１０１、ｐ型アノード層である第２のアノード層１０２、ｎ型ゲート層１０３、ｐ型ゲートコンタクト層１０４、ｎ型ＩｎＧａＰからなる薄膜カソード層１０５、カソード層１０６、及びカソードコンタクト層１０７を、この順に成長させることで、多層の半導体層１２０が形成される。

次に、図４に示されるように、剥離層１５３を選択的にエッチングすることで、多層の半導体層１２０を成長基板１５１から分離（剥離）可能な状態にし、多層の半導体層１２０を保持した状態で、多層の半導体層１２０を成長基板１５１から分離する。

図５は、実施の形態１に係る半導体発光素子１００の製造プロセス（基板としての駆動ＩＣ部１２１上に多層の半導体層１２０を接合するプロセス）を示す概略断面図である。図５は、成長基板１５１及びバッファー層１５２から剥離した多層の半導体層１２０を、成長基板１５１とは異なる基板である駆動ＩＣ部１２１の平坦化層１２２上に貼着した状態を示している。

実施の形態１においては、多層の半導体層１２０（半導体発光素子１００の主要部）を駆動ＩＣ部（ＩＣ基板）１２１上の平坦化層１２２に貼着した場合を例示したが、多層の半導体層１２０は、例えば、Ｓｉ（シリコン）基板、ガラス基板、セラミック基板、プラスチック基板、又は金属基板等のような他の材料からなる基板であってもよい。また、成長基板１５１を、そのまま基板として使用することも可能であり、この場合には、剥離層１５３は不要である。

多層の半導体層１２０を駆動ＩＣ部１２１上の平坦化層１２２上に接合した後、公知のフォトリソグラフィ工程及びエッチング工程を実施することにより、図１及び図２に示されるように、個別の素子に分離し、絶縁膜１３５を形成し、絶縁膜１３５を部分的に除去することによって薄膜カソード層１０５、アノードコンタクト層１０１、及びカソードコンタクト層１０７を露出させる。絶縁膜１３５は、ポリイミド等の有機膜又はＳｉＮ（窒化シリコン）等の無機膜で形成される。

次に、アノードコンタクト層１０１の露出部分１０１ａ（アノード端子１０１ｂ）上に、アノード電極１１０を形成する。アノード電極１１０としては、アノードコンタクト層１０１の露出部分１０１ａとの間にオーミックコンタクトが形成される材料を用いる。アノード電極１１０は、例えば、Ｔｉ（チタン）、Ｐｔ（白金）、Ａｕ（金）等の金属、又は、これらの金属の積層構造、又は、これらの金属の合金、又は、これらの金属と合金との積層構造から形成することができる。

また、ｐ型ゲートコンタクト層１０４（ゲート端子１０４ｂ）上の薄膜カソード層１０５の露出部分１０５ａ上に、ゲート電極１１１を形成する。ゲート電極１１１としては、ｐ型ゲートコンタクト層１０４と熱により反応することで共晶化してオーミックコンタクトが形成される材料を用いる。ゲート電極１１１は、例えば、Ａｕ、Ｇｅ（ゲルマニウム）、Ｎｉ（ニッケル）、Ｐｔ等の金属、又は、これらの金属の積層構造、又は、これらの金属の合金、又は、これらの金属と合金との積層構造から形成することができる。

また、カソード層１０６（カソード端子１０６ｂ）上のｎ型カソードコンタクト層１０７の露出部分１０７ａ上に、カソード電極１１２を形成する。カソード電極１１２としては、カソードコンタクト層１０７と熱により反応することで共晶化してオーミックコンタクトが形成される材料を用いる。カソードコンタクト層１０７は、例えば、Ａｕ、Ｇｅ（ゲルマニウム）、Ｎｉ（ニッケル）、Ｐｔ等の金属、又は、これらの金属の積層構造、又は、これらの金属の合金、又は、これらの金属と合金との積層構造から形成することができる。ゲート電極１１１とカソード電極１１２とを同一材料で形成する場合には、これらは同じプロセスで形成可能である。

次に、駆動ＩＣ部１２１上に設けられたアノード接続パッド１３１、ゲート接続パッド１３２、カソード接続パッド１３３、カソード電極１１２とカソード接続パッド１３３とを電気的に接続するカソード接続配線１４１を形成することにより半導体複合装置１０が作製される。なお、絶縁膜１３５は、表記の簡略化のために、図１には記載していない。

実施の形態１において、図１に示されるアノード接続パッド１３１、ゲート接続パッド１３２、カソード接続パッド１３３、外部接続パッド１３４は、事前に駆動ＩＣ部１２１上に形成されているものである。また、アノード電極１１０及びゲート電極１１１は、それぞれアノード接続パッド１３１、ゲート接続パッド１３２への接続配線を兼ねるものである。

《１−２》動作
実施の形態１においては、ゲートコンタクト層１０４上に、ゲートコンタクト層１０４とは、導電性が異なる厚さ５ｎｍ以上２０ｎｍ以下の薄膜カソード層１０５を残してパターニングを行い、薄膜カソード層１０５上にゲート電極１１１が形成される。薄膜カソード層１０５には、ゲートコンタクト層１０４と接することで空乏層が発生しており、また、薄膜カソード層１０５は、２０ｎｍ以下の薄い薄膜半導体層であるため、薄膜カソード層１０５の全体が空乏化している。このため、ゲート電極１１１の表面における電荷の再結合等によるリーク電流が抑制される。

また、薄膜カソード層１０５として、酸化しやすいＡｌを含まないｎ型Ｉｎ_０．５Ｇａ_０．５Ｐを採用することで、ゲート電極１１１と接触する薄膜カソード層１０５の表面における表面酸化を抑制することが可能となる。

半導体発光素子１００の発光及び消灯は、例えば、以下のように制御される。カソード電極１１２は、アースに接続されており、接地電位となっている。半導体発光素子１００は、アノード電極１１０の電圧のＯＮ・ＯＦＦと、ゲート電極１１１の電圧のＯＮ・ＯＦＦによって駆動される。

発光させない場合は、アノード電極１１０を接地電位にする。このとき、アノード電極１１０からカソード電極１１２に電流が流れないため、半導体発光素子１００は、発光しない。

発光させる場合は、アノード電極１１０に電圧を印加して（ＯＮにして）、ゲート電極１１１の電位を接地電位にする。このとき、電位差が発生するため、アノード電極１１０からカソード電極１１２に電流が流れて、半導体発光素子１００が、発光する。

発光を停止させる場合は、アノード電極１１０を接地電位とし、ゲート電極１１１を所定電位とすることで、アノード電極１１０からカソード電極１１２への電流が流れなくなり、半導体発光素子１００は、発光を停止する。

《１−３》効果
以上に説明したように、実施の形態１に係る半導体発光素子１００においては、駆動ＩＣ部１２１上に形成された平坦化層１２２を介してｐ型のアノードコンタクト層１０１を設け、アノードコンタクト層１０１の平坦化層１２２と接する面とは反対の面に、ｐ型のアノード層１０２、ｎ型のゲート層１０３、ｐ型のゲートコンタクト層１０４、厚さ５ｎｍ以上２０ｎｍ以下のｎ型の薄膜カソード層１０５、ｎ型のカソード層１０６、ｎ型のカソードコンタクト層１０７が順に積層されている。また、ゲート電極１１１及びカソード電極１１２の形成及び素子分離を行うための加工プロセスに際し、ｐ型のゲートコンタクト層１０４の表面に薄膜カソード層１０５を残して加工し、その薄膜カソード層１０５上にゲート電極１１１を形成する構成としている。このため、ｐ型のゲートコンタクト層１０４の表面は、薄膜カソード層１０５との接合により空乏化し、表面準位等による再結合電流が抑制される。また、薄膜カソード層１０５は、膜厚が２０ｎｍ以下である薄膜半導体層であるため、ゲートコンタクト層１０４との接合により全体が空乏化されており、薄膜カソード層１０５上にゲート電極１１１を形成しても、薄膜カソード層１０５内をリーク電流が流れることはない。このように、薄膜カソード層１０５によって、ゲートコンタクト層１０４の表面におけるリーク電流を減らすことができるので、電気特性の劣化を抑制しつつ、高い信頼性を維持することができる。

また、薄膜カソード層１０５は、酸化されやすいＡｌを含まないｎ型Ｉｎ_０．５Ｇａ_０．５Ｐであるため、表面酸化も抑制されるので、電気特性の劣化を抑制しつつ高い信頼性を維持することができる。

《２》実施の形態２．
《２−１》構成
図６は、本発明の実施の形態２に係る半導体複合装置２０の構造を示す概略平面図である。図７は、図６の半導体複合装置２０を７Ａ−７Ｂ−７Ｃ線で切る断面構造を示す概略断面図である。図６において、図１に示される構成要素と同一又は対応する構成要素には、図１に示される符号と同じ符号が付される。また、図７において、図２に示される構成要素と同一又は対応する構成要素には、図２に示される符号と同じ符号が付される。

図６及び図７に示されるように、実施の形態２に係る半導体複合装置２０及び半導体発光素子２００は、ゲート電極２１１が、第４の半導体層である薄膜カソード層２０５に形成されたコンタクトホール２０５ａを通して、第３の半導体層であるゲートコンタクト層１０４に接続されている点、及び、ゲート電極２１１が、コンタクトホール２０５ａ内とコンタクトホール２０５ａの周辺部における薄膜カソード層２０５上とを覆うように形成されている点において、実施の形態１に係る半導体複合装置１０及び半導体発光素子１００と異なる。

言い換えれば、実施の形態２においては、薄膜カソード層２０５が露出している領域（絶縁膜２３５が除去された開口部）において、薄膜カソード層２０５が部分的に除去されたコンタクトホール２０５ａ内の領域を覆うようにゲート電極２１１が形成されている。つまり、実施の形態２においては、ゲート電極２１１の直下において、薄膜カソード層２０５が部分的に除去されたコンタクトホール２０５ａが形成されており、ゲート電極２１１がコンタクトホール２０５ａを通して直接ｐ型ゲートコンタクト層１０４（ゲート端子１０４ｂ）と接触している。なお、ゲート電極２１１及び薄膜カソード層２０５の材質、厚さ、形成プロセスは、実施の形態１におけるゲート電極１１１及び薄膜カソード層１０５のものと同様である。

《２−２》動作
半導体発光素子２００の点灯及び消灯の制御方法は、実施の形態１のものと同じである。

実施の形態２においては、ゲートコンタクト層１０４上に、ゲートコンタクト層１０４とは、導電性が異なる厚さ５ｎｍ以上２０ｎｍ以下の薄膜カソード層２０５を残してパターニングを行い、薄膜カソード層２０５に形成されたコンタクトホール２０５ａを通してゲート電極２１１が形成される。薄膜カソード層２０５には、ゲートコンタクト層１０４と接することで空乏層が発生しており、また、薄膜カソード層２０５は、２０ｎｍ以下の薄い薄膜半導体層であるため、薄膜カソード層２０５の全体が空乏化している。このため、ゲート電極２１１の表面における電荷の再結合等によるリーク電流は抑制される。

また、薄膜カソード層２０５として、酸化しやすいＡｌを含まないｎ型Ｉｎ_０．５Ｇａ_０．５Ｐを採用することで、ゲート電極２１１と接触する薄膜カソード層２０５の表面における表面酸化を抑制することが可能となる。

また、実施の形態２では、ゲート電極２１１がゲートコンタクト層１０４に直接接合されているが、薄膜カソード層２０５が除去されたコンタクトホール２０５ａ内の領域は、ゲート電極２１１で覆われているため、ゲートコンタクト層１０４が露出することはなく、表面酸化の影響は小さい。

また、実施の形態１においてゲート電極１１１が薄膜カソード層２０５を構成するｎ型Ｉｎ_０．５Ｇａ_０．５Ｐとオーミックコンタクトを形成するためには、４００℃を超えるアニール処理が必要となるが、実施の形態２では、ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるゲートコンタクト層１０４とゲート電極２１１とが直接接しているため、４００℃以下の比較的低い温度によるアニールによってオーミックコンタクトを形成することができる。

《２−３》効果
以上に説明したように、実施の形態２に係る半導体複合装置２０及び半導体発光素子２００においては、駆動ＩＣ部１２１上に形成された平坦化層１２２を介してｐ型のアノードコンタクト層１０１を設け、アノードコンタクト層１０１の平坦化層１２２と接する面とは反対の面に、ｐ型のアノード層１０２、ｎ型のゲート層１０３、ｐ型のゲートコンタクト層１０４、厚さ５ｎｍ以上２０ｎｍ以下のｎ型の薄膜カソード層２０５、ｎ型のカソード層１０６、ｎ型のカソードコンタクト層１０７とが順に積層されている。また、ゲート電極２１１及びカソード電極１１２の形成及び素子分離を行うための加工プロセスに際し、ｐ型のゲートコンタクト層１０４の表面に薄膜カソード層２０５を残して加工し、その薄膜カソード層２０５上にコンタクトホール２０５ａを通してゲート電極２１１を形成する構成としている。このため、ｐ型のゲートコンタクト層１０４の表面は、薄膜カソード層２０５との接合により空乏化しており、表面準位等による再結合電流が抑制される。また、薄膜カソード層２０５は、膜厚が２０ｎｍ以下である薄膜半導体層であるため、ゲートコンタクト層１０４との接合により全体が空乏化されており、薄膜カソード層２０５上にゲート電極２１１を形成しても、薄膜カソード層２０５内をリーク電流が流れることはない。このように、薄膜カソード層２０５によって、ゲートコンタクト層１０４の表面におけるリーク電流を減らすことができるので、電気特性の劣化を抑制しつつ高い信頼性を維持することができる。

また、薄膜カソード層２０５を一部除去して、その除去したコンタクトホール２０５ａの領域を覆うようにゲート電極２１１を形成する構成とし、ゲートコンタクト層１０４の表面は、ゲート電極２１１と直接接合しているので、４００℃以下のアニールでオーミックコンタクトを得ることが可能となり、製造が容易になり、且つオーミックコンタクトによって電気特性が向上する。

また、薄膜カソード層２０５は、酸化されやすいＡｌを含まないｎ型Ｉｎ０．５Ｇａ_０．５Ｐであるため、表面酸化も抑制されるので、電気特性の劣化を抑制しつつ高い信頼性を維持することができる。

上記以外の点に関して、実施の形態２は実施の形態１と同じである。

《３》実施の形態３．
《３−１》構成
図８は、本発明の実施の形態３に係る半導体複合装置３０の構造を示す概略平面図である。図９は、図８の半導体複合装置３０を９Ａ−９Ｂ−９Ｃ線で切る断面構造を示す概略断面図である。図８において、図１に示される構成要素と同一又は対応する構成要素には、図１に示される符号と同じ符号が付される。また、図９において、図２に示される構成要素と同一又は対応する構成要素には、図２に示される符号と同じ符号が付される。

図８及び図９に示されるように、実施の形態３に係る半導体複合装置３０及び半導体発光素子３００は、ゲート電極３１１が、第４の半導体層である薄膜カソード層３０５に形成されたコンタクトホール３０５ａを通して、第３の半導体層であるゲートコンタクト層１０４（ゲート端子１０４ｂ）に直接接続されている点、絶縁膜３３５がコンタクトホール３０５ａと同じ大きさの開口部３３５ａを有する点、ゲート電極３１１は、コンタクトホール３０５ａ内と、開口部３３５ａ内と、開口部３３５ａの周辺部における絶縁膜３３５上とを覆うように形成されている点において、実施の形態１に係る半導体複合装置１０及び半導体発光素子１００と異なる。

言い換えれば、実施の形態３においては、ゲート電極３１１をｐ型ゲートコンタクト層１０４と接触させるために薄膜カソード層３０５にコンタクトホール３０５ａを形成する際に、まず絶縁膜３３５に開口部３３５ａを形成し、絶縁膜３３５をマスクとして、薄膜カソード層３０５にコンタクトホール３０５ａを形成し、その後、絶縁膜３３５及び薄膜カソード層３０５のコンタクトホール３０５ａを覆うようにゲート電極３１１が形成される。

《３−２》動作
半導体発光素子３００の点灯及び消灯の制御方法は、実施の形態１のものと同じである。

実施の形態３においては、ゲートコンタクト層１０４上に、ゲートコンタクト層１０４とは、導電性が異なる厚さ５ｎｍ以上２０ｎｍ以下の薄膜カソード層３０５を残してパターニングを行い、薄膜カソード層３０５に形成されたコンタクトホール３０５ａ及び絶縁膜３３５の開口部３３５ａを通してゲート電極３１１が形成される。薄膜カソード層３０５には、ゲートコンタクト層１０４と接することで空乏層が発生しており、また、薄膜カソード層３０５は、２０ｎｍ以下の薄い薄膜半導体層であるため、薄膜カソード層３０５の全体が空乏化している。このため、ゲート電極３１１の表面における電荷の再結合等によるリーク電流は抑制される。

また、薄膜カソード層３０５として、酸化しやすいＡｌを含まないｎ型Ｉｎ_０．５Ｇａ_０．５Ｐを採用することで、ゲート電極３１１と接触する薄膜カソード層３０５の表面における表面酸化を抑制することが可能となる。

また、実施の形態３では、ゲート電極３１１がゲートコンタクト層１０４に直接接合されているが、薄膜カソード層３０５が除去されたコンタクトホール３０５ａ内の領域は、ゲート電極３１１で覆われているため、ゲートコンタクト層１０４が露出することはなく、表面酸化の影響は小さい。

また、実施の形態３では、ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるゲートコンタクト層１０４とゲート電極２１１とが直接接しているため、４００℃以下の比較的低い温度によるアニールによってオーミックコンタクトを形成することができる。

実施の形態３では、ゲート電極３１１をｐ型ゲートコンタクト層１０４とコンタクトさせるためのコンタクトホールを開ける際に、絶縁膜をマスクとして利用することで、実施の形態２と比較して、フォトリソグラフィ工程を１回減らすことができる。

《３−３》効果
以上に説明したように、実施の形態３に係る半導体複合装置３０及び半導体発光素子３００においては、駆動ＩＣ部１２１上に形成された平坦化層１２２を介してｐ型のアノードコンタクト層１０１を設け、アノードコンタクト層１０１の平坦化層１２２と接する面とは反対の面に、ｐ型のアノード層１０２、ｎ型のゲート層１０３、ｐ型のゲートコンタクト層１０４、厚さ５ｎｍ以上２０ｎｍ以下のｎ型の薄膜カソード層３０５、ｎ型のカソード層１０６、ｎ型のカソードコンタクト層１０７とが順に積層されている。また、ゲート電極３１１及びカソード電極１１２の形成及び素子分離を行うための加工プロセスに際し、ｐ型のゲートコンタクト層１０４の表面に薄膜カソード層３０５を残して加工し、その薄膜カソード層３０５上にコンタクトホール３０５ａを通してゲート電極３１１を形成する構成としている。このため、ｐ型のゲートコンタクト層１０４の表面は、薄膜カソード層２０５との接合により空乏化し、表面準位等による再結合電流が抑制される。また、薄膜カソード層２０５は、膜厚が２０ｎｍ以下である薄膜半導体層であるため、ゲートコンタクト層１０４との接合により全体が空乏化されており、薄膜カソード層２０５上にゲート電極２１１を形成しても、薄膜カソード層２０５内をリーク電流が流れることはない。このように、薄膜カソード層２０５によって、ゲートコンタクト層１０４の表面におけるリーク電流を減らすことができるので、電気特性の劣化を抑制しつつ高い信頼性を維持することができる。

さらに、実施の形態３においては、実施の形態２の場合よりもフォトリソグラフィ工程が１回少なくすることができ、また薄膜カソード層３０５は、酸化されやすいＡｌを含まないｎ型Ｉｎ_０．５Ｇａ_０．５Ｐであるため、表面酸化も抑制されるので、電気特性の劣化を抑制しつつ高い信頼性を維持することが可能となる。

上記以外の点に関して、実施の形態３は実施の形態１又は２と同じである。

《４》実施の形態４．
図１０は、実施の形態４に係る光プリントヘッドの基板ユニット５００の構造を示す概略斜視図である。図１０に示されるように、基板ユニット５００は、プリント配線板５０１と、アレイ状に配置された複数の半導体複合装置１０とを有する。複数の半導体複合装置１０は、プリント配線板５０１上に熱硬化樹脂等により固定されている。半導体複合装置１０の外部接続パッド１３４とプリント配線板５０１の接続パッド５０２との間は、ボンディングワイヤ５０３により電気的に接続されている。また、プリント配線板５０１には、各種配線パターン、電子部品、コネクタ等が搭載されてもよい。また、半導体複合装置１０は、実施の形態２又は３で説明した半導体複合装置２０又は３０であってもよい。

図１１は、実施の形態４に係る基板ユニット５００を搭載した光プリントヘッド６００の構造を示す概略断面図である。光プリントヘッド６００は、電子写真方式の画像形成装置としての電子写真プリンタの露光装置である。図１１に示されるように、光プリントヘッド６００は、ベース部材６０１と、ＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）基板としての実装基板であるプリント配線板５０１と、発光素子アレイチップとしての発光サイリスタアレイチップを有する半導体複合装置１０（又は２０又は３０）と、複数の正立等倍結像レンズを含むレンズアレイ６０４と、レンズホルダ６０５と、クランパ６０６とを備えている。ベース部材６０１は、プリント配線板５０１を固定するための部材であり、その側面には、クランパ６０６を用いて、プリント配線板５０１、及び、レンズホルダ６０５をベース部材６０１に固定するための開口部６０２が設けられている。レンズホルダ６０５は、例えば、有機高分子材料などを射出成形することによって形成される。レンズアレイ６０４は、半導体複合装置１０（又は２０又は３０）から出射された光を像担持体としての感光体ドラム上に結像させる光学レンズ群である。レンズホルダ６０５は、レンズアレイ６０４をベース部材６０１の所定の位置に保持する。クランパ６０６は、ベース部材６０１の開口部６０２及びレンズホルダ６０５の開口部を介して、各構成部分を挟み付けて保持するバネ部材である。

光プリントヘッド６００は、印刷データに応じて、半導体複合装置１０の半導体発光素子１００が駆動回路により選択的に発光し、その光がレンズアレイ６０４により一様帯電している感光体ドラム上で結像される。これにより、感光体ドラムに静電潜像が形成され、その後、現像工程、転写工程、定着工程を経て、印刷媒体（用紙）上に現像剤からなる画像が形成（印刷）される。

以上に説明したように、実施の形態４に係る光プリントヘッド６００によれば、上記実施の形態１から３の半導体複合装置１０，２０，３０のいずれかが使用される。このため、半導体発光素子の電気特性の劣化が生じ難く且つ高い信頼性を維持することができるので、印刷画像の品質の向上を図ることができる。

《５》実施の形態５．
《５−１》構成
図１２は、本発明の実施の形態５に係る画像形成装置７００の構成を示す概略断面図である。画像形成装置７００は、例えば、電子写真方式を採用するカラープリンタである。画像形成装置７００は、実施の形態４で説明した光プリントヘッド６００を、露光装置である光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃとして備えている。

図１２に示されるように、画像形成装置７００は、主要な構成として、電子写真方式により用紙などの記録媒体Ｐ上に現像剤像（トナー像）を形成する画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃと、画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃに記録媒体Ｐを供給する媒体供給部７２０と、記録媒体Ｐを搬送する搬送部７３０と、画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃの各々に対応するように配置された転写部としての転写ローラ７４０と、記録媒体Ｐ上に転写されたトナー像を定着させる定着器７５０と、定着器７５０を通過した記録媒体Ｐを外部に排出する媒体排出部としての排紙ローラ対７２５とを有する。なお、画像形成装置７００が有する画像形成部の数は、３以下又は５以上であってもよい。また、本発明は、電子写真方式によって記録媒体上に画像を形成する装置であれば、画像形成部の数が１つであるモノクロプリンタにも適用可能である。

図１２に示されるように、媒体供給部７２０は、用紙カセット７２１と、用紙カセット７２１内に積載された記録媒体Ｐを１枚ずつ繰り出すホッピングローラ７２２と、用紙カセット７２１から繰り出された記録媒体Ｐを搬送するレジストローラ７２３と、記録媒体Ｐを搬送するローラ対７２４とを有する。

画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃは、記録媒体Ｐ上にブラック（Ｋ）のトナー像、イエロー（Ｙ）のトナー像、マゼンタ（Ｍ）のトナー像、及びシアン（Ｃ）のトナー像をそれぞれ形成する。画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃは、媒体搬送路に沿って媒体搬送方向（矢印方向）の上流側から下流側に向けて並んで配置されている。画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃは、着脱自在に形成された各色用の画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃをそれぞれ有する。直列に配列された画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃは、画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃの各色に対応して備えられ、画像形成ユニット７１２Ｃはシアンのトナーにより画像を形成し、画像形成ユニット７１２Ｍはマゼンタのトナーにより画像を形成し、画像形成ユニット７１２Ｙはイエローのトナーにより画像を形成し、画像形成ユニット７１２Ｋはブラックのトナーにより画像を形成する。画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃは、トナーの色が異なる点以外は、互いに基本的に同一の構造を有する。

画像形成部７１０Ｋ，７１０Ｙ，７１０Ｍ，７１０Ｃは、各色用の露光装置としての光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃをそれぞれ有する。

画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃの各々は、回転可能に支持された像担持体としての感光体ドラム７１３と、感光体ドラム７１３の表面を一様に帯電させる帯電部材としての帯電ローラ７１４と、光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃによる露光によって感光体ドラム７１３の表面に静電潜像を形成した後に、感光体ドラム７１３の表面にトナーを供給して静電潜像に対応するトナー像を形成する現像装置７１５とを有する。

現像装置７１５は、トナーを収容する現像剤収容スペースを形成する現像剤収容部としてのトナー収容部と、感光体ドラム７１３の表面にトナーを供給する現像剤担持体としての現像ローラ７１６と、トナー収容部内に収容されたトナーを現像ローラ７１６に供給する供給ローラ７１７と、現像ローラ７１６の表面のトナー層の厚さを規制するトナー規制部材としての現像ブレード７１８とを有する。

光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃの各々による露光は、一様帯電した感光体ドラム７１３の表面に印刷用の画像データに基づいて実行される。光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃの各々は、感光体ドラム７１３の軸線方向に複数の発光素子として発光サイリスタが配列された発光素子アレイを含む。

図１２に示されるように、搬送部７３０は、記録媒体Ｐを静電吸着して搬送する搬送ベルト（転写ベルト）７３３と、駆動部により回転されて搬送ベルト７３３を駆動する駆動ローラ７３１と、駆動ローラ７３１と対を成して搬送ベルト７３３を張架するテンションローラ（従動ローラ）７３２とを有する。

図１２に示されるように、転写ローラ７４０は、搬送ベルト７３３を挟んで画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃの各々の感光体ドラム７１３に対向して配置されている。転写ローラ７４０によって、画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃの各々の感光体ドラム７１３の表面に形成された現像剤像（トナー像）は、媒体搬送路に沿って矢印方向に搬送される記録媒体Ｐの上面に順に転写されて、複数のトナー像が重ねられたカラー画像が形成される。感光体ドラム７１３上に現像された画像（トナー像、現像剤像）を記録媒体Ｐに転写した後に感光体ドラム７１３に残留したトナーを除去するクリーニング装置７１９ａを有する。

定着器７５０は、互いに圧接し合う１対のローラ７５１，７５２を有する。ローラ７５１は、加熱ヒータを内蔵するヒートローラであり、ローラ７５２はローラ７５１に向けて押し付けられる加圧ローラである。未定着の現像剤像（トナー像）を有する記録媒体Ｐは、定着器７５０の一対のローラ７５１，７５２間を通過する。このとき、未定着のトナー像は、加熱及び加圧されて記録媒体Ｐ上に定着される。

《５−２》動作
先ず、用紙カセット７２１内の記録媒体Ｐは、ホッピングローラ７２２によって繰り出され、レジストローラ７２３へ送られる。続いて、記録媒体Ｐはレジストローラ７２３からローラ対７２４を介して搬送ベルト７３３に送られ、この搬送ベルト７３３の走行に伴って、画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃへと搬送される。画像形成ユニット７１２Ｋ，７１２Ｙ，７１２Ｍ，７１２Ｃにおいて、感光体ドラム７１３の表面は、帯電ローラ７１４によって帯電され、光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃによって露光され、静電潜像が形成される。静電潜像には、現像ローラ７１６上で薄層化されたトナーが静電的に付着されて各色のトナー像が形成される。各色のトナー像は、転写ローラ７４０によって記録媒体Ｐに転写され、記録媒体Ｐ上にカラーのトナー像が形成される。転写後に、感光体ドラム７１３上に残留したトナーは、クリーニング装置７１９ａによって除去される。カラーのトナー像が形成された用紙は、定着器７５０に送られる。この定着器７５０において、カラーのトナー像が記録媒体Ｐに定着され、カラー画像が形成される。トナー像が形成された記録媒体Ｐは、排紙ローラ対７２５によって用紙スタッカへ排出される。

《５−３》効果
以上に説明したように、実施の形態５に係る画像形成装置７００においては、実施の形態４で説明した光プリントヘッド６００を、露光装置である光プリントヘッド７１１Ｋ，７１１Ｙ，７１１Ｍ，７１１Ｃとして備えている。このため、実施の形態５に係る画像形成装置７００によれば、半導体発光素子１００（又は２００又は３００）の電気特性の劣化が生じ難く且つ高い信頼性を維持することができるので、印刷画像の品質の向上を図ることができる。

《６》利用形態
実施の形態１から３では、半導体発光素子１００，２００，３００が、ｐｎｐｎ構造の多層の半導体層であって、ｐ型のゲートコンタクト層１０４とする発光サイリスタとして説明したが、本発明は、ｎ型のゲート層１０３をゲートコンタクト層とする発光サイリスタであってもよい。この場合には、多層の半導体層１２０の構成例、すなわち、基板１２１がわからｎｐｎｐ構造の多層の半導体層を持つ半導体発光素子としてもよい。この場合には、第１導電型の第１の半導体層（１０１，１０２）は、カソード層であり、例えば、ｎ型カソードコンタクト層とｎ型Ａｌ_０．４Ｇａ_０．６Ａｓから構成される。また、第２導電型の第２の半導体層（１０３）は、例えば、ｐ型Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるｐ型ゲート層である。第１導電型の第３の半導体層（１０４）は、例えば、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるｎ型ゲートコンタクト層（ｎ型ゲート層）である。第２導電型の第４の半導体層（１０５）は、例えば、ｐ型Ｉｎ_０．５Ｇａ_０．５Ｐからなる厚さ５ｎｍ以上２０ｎｍ以下の薄膜アノード層である。第２導電型の第５の半導体層（１０６）は、例えば、ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓからなるアノード層である。アノードコンタクト層（１０７）は、ｐ型ＧａＡｓからなる。

実施の形態１から３では、アノード電極１１０及びゲート電極１１１が駆動ＩＣ部１２１との接続配線を兼ねていたが、ｎ型ゲートサイリスタでは、ゲート電極１１１とゲート接続パッド１３２を接続するゲート接続配線が必要となる。

１０，２０，３０ 半導体複合装置、 １００，２００，３００ 半導体発光素子、 １０１ アノードコンタクト層（第１のアノード層）（第１の半導体層）、 １０１ｂ アノード端子（第１の端子）、 １０２ 第２のアノード層（アノード層）（第１の半導体層）、 １０３ ゲート層（第２の半導体層）、 １０４ ゲートコンタクト層（ゲート層）（第３の半導体層）、 １０４ｂ ゲート端子（第３の端子）、 １０５，２０５，３０５ 薄膜カソード層（第４の半導体層）、 １０６ カソード層（第５の半導体層）、 １０６ｂ カソード端子（第２の端子）、 １０７ カソードコンタクト層、 １１１，２１１，３１１ ゲート電極、 １１０ アノード電極、 １１２ カソード電極、 １２０ 多層の半導体層、 １２１ 駆動ＩＣ部、 １２２ 平坦化層、 １３５，２３５，３３５ 絶縁膜、 １５１ 成長基板、 １５２ バッファー層、 １５３ 剥離層、 ５００ 光プリントヘッドの基板ユニット、 ５０１ プリント配線板、 ６００ 光プリントヘッド、 ７００ 画像形成装置。

Claims (12)

1. 第１の端子と、第２の端子と、前記第１の端子と前記第２の端子との間の導通を制御する信号が入力される第３の端子とを備えた半導体発光素子であって、
   前記第１の端子を含む第１導電型の第１の半導体層と、
   前記第１の半導体層上に備えられた第２導電型の第２の半導体層と、
   前記第２の半導体層上に備えられ、前記第３の端子を含む第１導電型の第３の半導体層と、
   前記第３の半導体層上に備えられた第２導電型の第４の半導体層と、
   前記第４の半導体層上に備えられ、前記第２の端子を含む第２導電型の第５の半導体層と、
   前記第４の半導体層を介して、又は、前記第４の半導体層に形成されたコンタクトホールを通して、前記第３の端子に接続されたゲート電極と、
   を有し、
   前記第４の半導体層は、前記第５の半導体層より薄い薄膜半導体層である
   ことを特徴とする半導体発光素子。
2. 前記ゲート電極は、前記コンタクトホール内と、前記コンタクトホールの周辺部における前記第４の半導体層上とを覆うように形成されていることを特徴とする請求項１に記載の半導体発光素子。
3. 前記第４の半導体層上に備えられ、前記コンタクトホールと同じ大きさの開口部を有する絶縁膜をさらに有し、
   前記ゲート電極は、前記コンタクトホール内と、前記開口部内と、前記開口部の周辺部における前記絶縁膜上とを覆うように形成されている
   ことを特徴とする請求項１に記載の半導体発光素子。
4. 前記第１の半導体層は、ｐ型アノード層であり、
   前記第２の半導体層は、ｎ型ゲート層であり、
   前記第３の半導体層は、ｐ型ゲート層であり、
   前記第４の半導体層は、ｎ型薄膜半導体層であり、
   前記第５の半導体層は、ｎ型カソード層である
   ことを特徴とする請求項１から３のいずれか１項に記載の半導体発光素子。
5. 前記第１の半導体層は、ｎ型カソード層であり、
   前記第２の半導体層は、ｐ型ゲート層であり、
   前記第３の半導体層は、ｎ型ゲート層であり、
   前記第４の半導体層は、ｐ型薄膜半導体層であり、
   前記第５の半導体層は、ｐ型アノード層である
   ことを特徴とする請求項１から３のいずれか１項に記載の半導体発光素子。
6. 前記第４の半導体層の厚さは、５ｎｍ以上２０ｎｍ以下の範囲内であることを特徴とする請求項１から５のいずれか１項に記載の半導体発光素子。
7. 前記第４の半導体層は、ＩｎＧａＰ層であることを特徴とする請求項１から６のいずれか１項に記載の半導体発光素子。
8. 前記第４の半導体層は、全体が空乏層であることを特徴とする請求項１から７のいずれか１項に記載の半導体発光素子。
9. 前記第３の半導体層は、ＡｌＧａＡｓ層であることを特徴とする請求項１から８のいずれか１項に記載の半導体発光素子。
10. 請求項１から９のいずれか１項に記載の半導体発光素子と、
    前記半導体発光素子を駆動させる半導体集積回路部と、
    を有することを特徴とする半導体複合装置。
11. 請求項１０に記載の半導体複合装置を有することを特徴とする光プリントヘッド。
12. 像担持体と、
    前記像担持体に光を照射して静電潜像を形成する請求項１１に記載の光プリントヘッドと、
    を有することを特徴とする画像形成装置。

Images