JP2010239084A - 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 - Google Patents
発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 Download PDFInfo
- Publication number
- JP2010239084A JP2010239084A JP2009088206A JP2009088206A JP2010239084A JP 2010239084 A JP2010239084 A JP 2010239084A JP 2009088206 A JP2009088206 A JP 2009088206A JP 2009088206 A JP2009088206 A JP 2009088206A JP 2010239084 A JP2010239084 A JP 2010239084A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- electrode
- semiconductor layer
- light
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Thyristors (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
【解決手段】 発光サイリスタは、基板上に第1半導体層、第1半導体層と反対導電型の第2半導体層、第1半導体層と同じ導電型の第3半導体層、および第1半導体層と反対導電型の第4半導体層がこの順に積層されており、第3半導体層のバンドギャップは、第2半導体層のバンドギャップと略同一、かつ、第1および第4半導体層のバンドギャップより狭幅であり、第3半導体層は、基板側の第1領域と基板と反対側の第2領域とからなり、かつ、第1領域の不純物濃度は1×1016(cm−3)未満である。
【選択図】 図1
Description
前記第3半導体層のバンドギャップは、前記第2半導体層のバンドギャップと略同一であり、かつ、前記第1および前記第4半導体層のバンドギャップより狭幅であり、
前記第3半導体層は、前記基板側の第1領域と前記基板と反対側の第2領域とを含んでなり、かつ、前記第1領域の不純物濃度は前記第2領域の不純物濃度よりも低く、かつ1×1016(cm−3)未満であり、
前記第2半導体層の不純物濃度は、前記第3半導体層の第1領域の不純物濃度と略同一またはそれより高濃度であり、かつ、前記第1半導体の不純物濃度より低濃度であり、
前記第4半導体層の不純物濃度は、前記第3半導体層の第2領域の不純物濃度と略同一またはそれより高濃度であることを特徴とする。
(a)第1電極と、第2電極と、前記第1電極に第1信号が入力されていて、かつ前記第2電極に第2信号が入力されているときに制御信号が出力される第1制御電極とを備えるn(nは2以上の整数)個のスイッチ素子と、
(b)前記各第1制御電極に個別に接続されるn本の信号伝送路と、
(c)第3電極と、前記n本の信号伝送路のうちのいずれか1つに接続される第2制御電極とを備え、前記第3電極に第3信号が入力されていて、かつ前記第2制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも1つの前記発光素子の第2制御電極が接続され、
前記n個のスイッチ素子の第1電極が相互に電気的に接続されており、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする前記発光サイリスタを含んで構成され、前記スイッチ素子がさらに、第1および第2の抵抗体を含んで構成され、
(a)カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのNゲート電極は、前記第1および第2の抵抗体のそれぞれの一端と接続され、
前記第1の抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第1電極は、第2の抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第3電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのNゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのNゲート電極であり、
(b)アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのPゲート電極は、前記第1および第2の抵抗体のそれぞれの一端と接続され、
前記第1の抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第1電極は、第2の抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第3電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのPゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのPゲート電極であることを特徴とする。
(a)第1電極と、第2電極と、前記第1電極に第1信号が入力されていて、かつ前記第2電極に第2信号が入力されているときに制御信号が出力される第1制御電極とを備えるn(nは2以上の整数)個のスイッチ素子と、
(b)前記各第1制御電極に個別に接続されるn本の信号伝送路と、
(c)第3電極と、前記n本の信号伝送路のうちのいずれか1つに接続される第2制御電極とを備え、前記第3電極に第3信号が入力されていて、かつ前記第2制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも1つの前記発光素子の第2制御電極が接続され、
前記n個のスイッチ素子の第1電極が相互に電気的に接続されており、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする前記発光サイリスタを含んで構成され、前記スイッチ素子がさらに抵抗体を含んで構成され、
(a)カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのNゲート電極は、前記抵抗体の一端と接続され、
前記第1電極は、前記抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第3電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのNゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのNゲート電極であり、
(b)アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのPゲート電極は、前記抵抗体の一端と接続され、
前記第1電極は、前記抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第3電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのPゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのPゲート電極である発光素子アレイを複数備える発光素子アレイ部と、
前記第1電極と電気的に接続され、前記第1信号を供給する第1の駆動回路と、
前記第2電極と電気的に接続され、前記第2信号を供給する第2の駆動回路と、
前記第3信号と電気的に接続され、前記第3信号を供給する第3の駆動回路とを含み、
前記第1の駆動回路は、ハイレベルおよびローレベルを有する前記第1信号の前記ハイレベルまたは前記ローレベルの電位を設定する第1信号レベル設定手段を有することを特徴とする。
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする。
第1信号として、ローレベル(電位を0ボルトとする)の信号を第2の抵抗体の他端に印加するとともに、第1の抵抗体の他端に印加される正の電圧をVccボルトとする。また第1信号が入力されていない状態では、第2の抵抗体の他端にVccボルトと同じ電位のハイレベルの電圧(Vccボルト)が印加されているとする。スイッチ素子を構成する発光サイリスタ(以下、スイッチ用サイリスタという)のNゲート電極には、第1および第2の抵抗体の各抵抗値に応じた分圧が印加されるので、第1信号が入力されていない状態では、Vccボルトが印加され、第1信号が入力されている状態では、Vccボルトの分圧(Vdボルト)が印加される。
第1信号として、ローレベル(電位を2.5ボルトとする)かまたはハイレベル(電位を5ボルトとする)の信号を抵抗体の他端に印加する。スイッチ素子を構成する発光サイリスタ(以下、スイッチ用サイリスタという)のNゲート電極には、第1の駆動回路の第1信号レベル設定手段により、スイッチ用サイリスタをスイッチングするのに適したローレベルおよびハイレベルの各電位が予め設定された第1信号が入力される。第1信号レベル設定手段は、たとえば、直列接続された複数の抵抗器から構成され、直列接続されたそれら複数の抵抗器の中途の接続部から出力される電圧に応じて、第1信号のハイレベルまたはローレベルの電位が設定される。その電位は、複数の抵抗器の分圧比で制御される。
図1に示す発光サイリスタ115は、N型半導体基板101上に、N型の第1半導体層102、P型の第2半導体層103、N型の第3半導体層104およびP型の第4半導体層107がこの順に積層されることによって、NPNPのサイリスタの構造が形成されている。ここで、第3半導体層104は、基板側の第1領域105と基板反対側の第2領域106との2層で構成され、これら各層はいずれもN型半導体によって形成される。さらに、P型の第4半導体層107の基板反対側の表面(基板から離反する側)には、表面電極110と良好なオーミック接触をとるためのP型半導体のオーミックコンタクト層109が形成される。表面電極110はオーミックコンタクト層109の基板反対側の表面に形成される。裏面電極111は、基板101の裏面に形成される。この場合、表面電極110はアノード電極として用いられ、裏面電極111はカソード電極として用いられる。また、第3半導体層104のうちの第2領域106の基板反対側の表面にはゲート電極112が設けられている。
キシャル成長可能なものとして、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)およびゲルマニウム(Ge)などを用いることができる。基板101に絶縁性基板または半絶縁性基板を使用する場合には、たとえば、GaAs、窒化ガリウム(GaN)およびサファイアなどが用いられる。なお、各半導体層102,103,104,107の結晶性を良好にするために、基板101と第1半導体層102との間に第1半導体層102と同じ導電型のバッファ層を設ける場合がある。
10 発光装置
101 基板(N型)
102 第1半導体層(N型)
103 第2半導体層(P型)
104 第3半導体層(N型)
105 第1領域
106 第2領域
107 第4半導体層(P型)
108 第5半導体層(P型)
110 表面電極(アノード電極)
111 裏面電極(カソード電極)
112 ゲート電極
Claims (7)
- 基板上に、N型およびP型のいずれか一方の導電型の第1半導体層、第1半導体層と反対導電型の第2半導体層、第1半導体層と同じ導電型の第3半導体層、および第1半導体層と反対導電型の第4半導体層がこの順に積層されている発光サイリスタにおいて、
前記第3半導体層のバンドギャップは、前記第2半導体層のバンドギャップと略同一であり、かつ、前記第1および前記第4半導体層のバンドギャップより狭幅であり、
前記第3半導体層は、前記基板側の第1領域と前記基板と反対側の第2領域とを含んでなり、かつ、前記第1領域の不純物濃度は前記第2領域の不純物濃度よりも低く、かつ1×1016(cm−3)未満であり、
前記第2半導体層の不純物濃度は、前記第3半導体層の第1領域の不純物濃度と略同一またはそれより高濃度であり、かつ、前記第1半導体層の不純物濃度より低濃度であり、
前記第4半導体層の不純物濃度は、前記第3半導体層の第2領域の不純物濃度と略同一またはそれより高濃度であることを特徴とする発光サイリスタ。 - 前記第1領域の不純物濃度は、5×1015(cm−3)以上であることを特徴とする請求項1記載の発光サイリスタ。
- 前記第4半導体層の前記基板と反対側に、前記第4半導体層と同じ導電型の第5半導体層が積層され、前記第5半導体層のバンドギャップは、前記第4半導体層のバンドギャップと略同一またはそれより広幅であり、前記第5半導体層の不純物濃度は、前記第4半導体層の不純物濃度と略同一またはそれより高濃度であることを特徴とする請求項1または2記載の発光サイリスタ。
- (a)第1電極と、第2電極と、前記第1電極に第1信号が入力されていて、かつ前記第2電極に第2信号が入力されているときに制御信号が出力される第1制御電極とを備えるn(nは2以上の整数)個のスイッチ素子と、
(b)前記各第1制御電極に個別に接続されるn本の信号伝送路と、
(c)第3電極と、前記n本の信号伝送路のうちのいずれか1つに接続される第2制御電極とを備え、前記第3電極に第3信号が入力されていて、かつ前記第2制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも1つの前記発光素子の第2制御電極が接続され、
前記n個のスイッチ素子の第1電極が相互に電気的に接続されており、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする請求項1〜3のいずれか1つに記載の発光サイリスタを含んで構成され、前記スイッチ素子がさらに、第1および第2の抵抗体を含んで構成され、
(a)カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのNゲート電極は、前記第1および第2の抵抗体のそれぞれの一端と接続され、
前記第1の抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第1電極は、第2の抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第3電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのNゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのNゲート電極であり、
(b)アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのPゲート電極は、前記第1および第2の抵抗体のそれぞれの一端と接続され、
前記第1の抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第1電極は、第2の抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第3電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのPゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのPゲート電極であることを特徴とする発光素子アレイ。 - (a)第1電極と、第2電極と、前記第1電極に第1信号が入力されていて、かつ前記第2電極に第2信号が入力されているときに制御信号が出力される第1制御電極とを備えるn(nは2以上の整数)個のスイッチ素子と、
(b)前記各第1制御電極に個別に接続されるn本の信号伝送路と、
(c)第3電極と、前記n本の信号伝送路のうちのいずれか1つに接続される第2制御電極とを備え、前記第3電極に第3信号が入力されていて、かつ前記第2制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも1つの前記発光素子の第2制御電極が接続され、
前記n個のスイッチ素子の第1電極が相互に電気的に接続されており、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする請求項1〜3のいずれか1つに記載の発光サイリスタを含んで構成され、前記スイッチ素子がさらに抵抗体を含んで構成され、
(a)カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのNゲート電極は、前記抵抗体の一端と接続され、
前記第1電極は、前記抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第3電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのNゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのNゲート電極であり、
(b)アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのPゲート電極は、前記抵抗体の一端と接続され、
前記第1電極は、前記抵抗体の他端であり、
前記第2電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第3電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第1制御電極は、スイッチ素子を構成する発光サイリスタのPゲート電極であり、
前記第2制御電極は、発光素子を構成する発光サイリスタのPゲート電極である発光素子アレイを複数備える発光素子アレイ部と、
前記第1電極と電気的に接続され、前記第1信号を供給する第1の駆動回路と、
前記第2電極と電気的に接続され、前記第2信号を供給する第2の駆動回路と、
前記第3信号と電気的に接続され、前記第3信号を供給する第3の駆動回路とを含み、
前記第1の駆動回路は、ハイレベルおよびローレベルを有する前記第1信号の前記ハイレベルまたは前記ローレベルの電位を設定する第1信号レベル設定手段を有することを特徴とする発光装置。 - 前記スイッチ素子を構成する前記発光サイリスタが発する光を遮光または減光するための、遮光手段または減光手段を含むことを特徴とする請求項5に記載の発光装置。
- 請求項5または6に記載の発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
前記感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
前記記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009088206A JP5543124B2 (ja) | 2009-03-31 | 2009-03-31 | 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009088206A JP5543124B2 (ja) | 2009-03-31 | 2009-03-31 | 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010239084A true JP2010239084A (ja) | 2010-10-21 |
JP5543124B2 JP5543124B2 (ja) | 2014-07-09 |
Family
ID=43093120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009088206A Expired - Fee Related JP5543124B2 (ja) | 2009-03-31 | 2009-03-31 | 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5543124B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015084391A (ja) * | 2013-10-25 | 2015-04-30 | 富士ゼロックス株式会社 | 半導体発光素子、光源ヘッド、及び画像形成装置 |
CN108428707A (zh) * | 2017-02-13 | 2018-08-21 | 富士施乐株式会社 | 发光部件、发光装置和图像形成装置 |
JP2019050355A (ja) * | 2017-09-07 | 2019-03-28 | キヤノン株式会社 | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 |
JP2019110230A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社沖データ | 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 |
JP2019202504A (ja) * | 2018-05-25 | 2019-11-28 | 株式会社沖データ | 半導体装置、光プリントヘッド、及び画像形成装置 |
EP3675171A1 (en) | 2018-12-27 | 2020-07-01 | Oki Data Corporation | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus |
CN111564463A (zh) * | 2019-01-25 | 2020-08-21 | 富士施乐株式会社 | 发光装置、光学装置、光测量装置以及图像形成装置 |
US11450784B2 (en) | 2019-06-27 | 2022-09-20 | Oki Electric Industry Co., Ltd. | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286983A (ja) * | 2005-03-31 | 2006-10-19 | Kyocera Corp | 光走査型スイッチ装置および発光装置ならびに画像形成装置 |
JP2007180460A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Corp | 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置 |
WO2009001599A1 (ja) * | 2007-06-25 | 2008-12-31 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
-
2009
- 2009-03-31 JP JP2009088206A patent/JP5543124B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006286983A (ja) * | 2005-03-31 | 2006-10-19 | Kyocera Corp | 光走査型スイッチ装置および発光装置ならびに画像形成装置 |
JP2007180460A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Corp | 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置 |
WO2009001599A1 (ja) * | 2007-06-25 | 2008-12-31 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015084391A (ja) * | 2013-10-25 | 2015-04-30 | 富士ゼロックス株式会社 | 半導体発光素子、光源ヘッド、及び画像形成装置 |
CN108428707A (zh) * | 2017-02-13 | 2018-08-21 | 富士施乐株式会社 | 发光部件、发光装置和图像形成装置 |
CN108428715A (zh) * | 2017-02-13 | 2018-08-21 | 富士施乐株式会社 | 发光部件、发光装置和图像形成装置 |
CN108428707B (zh) * | 2017-02-13 | 2023-08-11 | 富士胶片商业创新有限公司 | 发光部件、发光装置和图像形成装置 |
CN108428715B (zh) * | 2017-02-13 | 2023-08-04 | 富士胶片商业创新有限公司 | 发光部件、发光装置和图像形成装置 |
JP7268972B2 (ja) | 2017-09-07 | 2023-05-08 | キヤノン株式会社 | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 |
JP2019050355A (ja) * | 2017-09-07 | 2019-03-28 | キヤノン株式会社 | 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置 |
JP2019110230A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社沖データ | 半導体装置、発光素子チップ、光プリントヘッド、及び画像形成装置 |
CN109994581A (zh) * | 2017-12-19 | 2019-07-09 | 日本冲信息株式会社 | 半导体器件、发光器件芯片、光学打印头和图像形成设备 |
EP3540777A1 (en) | 2017-12-19 | 2019-09-18 | Oki Data Corporation | Semiconductor device, light-emitting device chip, optical print head, and image forming device |
JP2019202504A (ja) * | 2018-05-25 | 2019-11-28 | 株式会社沖データ | 半導体装置、光プリントヘッド、及び画像形成装置 |
EP3675171A1 (en) | 2018-12-27 | 2020-07-01 | Oki Data Corporation | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus |
US10991849B2 (en) | 2018-12-27 | 2021-04-27 | Oki Data Corporation | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming apparatus |
JP2020107726A (ja) * | 2018-12-27 | 2020-07-09 | 株式会社沖データ | 発光サイリスタ、発光素子チップ、光プリントヘッド、及び画像形成装置 |
CN111384215A (zh) * | 2018-12-27 | 2020-07-07 | 日本冲信息株式会社 | 发光晶闸管、发光元件芯片、光学打印头和图像形成装置 |
CN111564463A (zh) * | 2019-01-25 | 2020-08-21 | 富士施乐株式会社 | 发光装置、光学装置、光测量装置以及图像形成装置 |
US11450784B2 (en) | 2019-06-27 | 2022-09-20 | Oki Electric Industry Co., Ltd. | Light-emitting thyristor, light-emitting element chip, optical print head, and image forming device |
Also Published As
Publication number | Publication date |
---|---|
JP5543124B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543124B2 (ja) | 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置 | |
JP4825005B2 (ja) | 発光サイリスタ、発光サイリスタを用いた発光装置および画像形成装置 | |
US8022387B2 (en) | Composite semiconductor device having a thyristor structure | |
US8494415B2 (en) | Light emitting element array, light emitting device, and image forming apparatus | |
CN108369976B (zh) | 发光部件、打印头和图像形成设备 | |
CN108428714A (zh) | 层叠结构、发光部件、发光装置和图像形成装置 | |
US20050225973A1 (en) | LED with series-connected monolithically integrated mesas | |
CN102969421B (zh) | 发光元件、发光元件阵列、光写头、及图像形成设备 | |
US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
US7361935B2 (en) | Semiconductor device, LED print head, that uses the semiconductor, and image forming apparatus that uses the LED print head | |
US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
JP2008166610A (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP5207802B2 (ja) | 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法 | |
JPWO2009001599A1 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP4443304B2 (ja) | 発光装置および画像形成装置 | |
JP5432324B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP2007036049A (ja) | 発光装置および画像記録装置 | |
JP4885760B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
JP4673655B2 (ja) | 発光装置および画像形成装置 | |
JP2006339248A (ja) | 発光装置および画像形成装置 | |
JP2006297721A (ja) | 光走査型スイッチ装置および発光装置ならびに画像形成装置 | |
JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
US10516074B2 (en) | Semiconductor device, light emission element array, optical print head, and method of producing semiconductor device | |
JP4637517B2 (ja) | 発光装置および画像記録装置 | |
JP2007203555A (ja) | 発光素子アレイ、発光装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |