CN108428714A - 层叠结构、发光部件、发光装置和图像形成装置 - Google Patents

层叠结构、发光部件、发光装置和图像形成装置 Download PDF

Info

Publication number
CN108428714A
CN108428714A CN201810127276.4A CN201810127276A CN108428714A CN 108428714 A CN108428714 A CN 108428714A CN 201810127276 A CN201810127276 A CN 201810127276A CN 108428714 A CN108428714 A CN 108428714A
Authority
CN
China
Prior art keywords
layer
light
thyristor
layers
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810127276.4A
Other languages
English (en)
Other versions
CN108428714B (zh
Inventor
近藤崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017024433A external-priority patent/JP6222388B1/ja
Priority claimed from JP2017181727A external-priority patent/JP7021485B2/ja
Priority claimed from JP2017181724A external-priority patent/JP7021484B2/ja
Priority claimed from JP2017181730A external-priority patent/JP7059547B2/ja
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN108428714A publication Critical patent/CN108428714A/zh
Application granted granted Critical
Publication of CN108428714B publication Critical patent/CN108428714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04072—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by laser
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66401—Thyristors with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2022—Absorbing region or layer parallel to the active layer, e.g. to influence transverse modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2027—Reflecting region or layer, parallel to the active layer, e.g. to modify propagation of the mode in the laser or to influence transverse modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/02815—Means for illuminating the original, not specific to a particular type of pick-up head
    • H04N1/02845—Means for illuminating the original, not specific to a particular type of pick-up head using an elongated light source, e.g. tubular lamp, LED array
    • H04N1/02865—Means for illuminating the original, not specific to a particular type of pick-up head using an elongated light source, e.g. tubular lamp, LED array using an array of light sources or a combination of such arrays, e.g. an LED bar
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/14—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base
    • G03G15/18—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a charge pattern
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00—Apparatus for electrophotographic processes
    • G03G2215/04—Arrangements for exposing and producing an image
    • G03G2215/0402—Exposure devices
    • G03G2215/0404—Laser
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00—Apparatus for electrophotographic processes
    • G03G2215/04—Arrangements for exposing and producing an image
    • G03G2215/0402—Exposure devices
    • G03G2215/0407—Light-emitting array or panel
    • G03G2215/0409—Light-emitting diodes, i.e. LED-array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/02—MBE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18377—Structure of the reflectors, e.g. hybrid mirrors comprising layers of different kind of materials, e.g. combinations of semiconducting with dielectric or metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种层叠结构、发光部件、发光装置和图像形成装置，该层叠结构具备：晶闸管，所述晶闸管至少具有依次排列的阳极层、第一栅极层、第二栅极层和阴极层的四层；以及以与所述晶闸管串联连接的方式设置的发光元件，所述晶闸管具有半导体层，所述半导体层的带隙能量小于所述四层中的任一层的带隙能量。

Description

层叠结构、发光部件、发光装置和图像形成装置
技术领域
本发明涉及一种层叠结构、发光部件、发光装置和图像形成装置。
背景技术
在日本特开平1-238962号公报中记载有一种发光元件阵列，其将多个可从外部控制阈值电压或阈值电流的发光元件进行一维、二维或三维排列，将控制各发光元件的阈值电压或者阈值电流的电极相互电连接，并将从外部施加电压或电流的时钟线连接在各发光元件上。
在日本特开2009-286048号公报中记载有一种自扫描型光源头，其具备：基板；面发光型半导体激光器，其以阵列状配设在基板上；以及作为开关元件的晶闸管，其排列在基板上，使上述面发光型半导体激光器的发光有选择地导通/断开。
在日本特开2001-308385号公报中记载有一种自扫描型发光装置，其构成pnpnpn六层半导体结构的发光元件，在两端的p型第一层和n型第六层以及中央的p型第三层及n型第四层上设置电极，使pn层承担发光二极管功能，使pnpn四层承担晶闸管功能。
然而，例如，在具备传递部和发光部的自扫描型发光元件阵列中，若将发光部的发光元件作为由与传递部相同的半导体多层膜构成的晶闸管，则难以对发光部中的发光元件的发光特性等和传递部的传递特性等分别进行设定，难以实现驱动的高速化、光的高输出化、高效率化、低功耗化、低成本化等。
因此，若将晶闸管和发光元件层叠，并将具有传递功能的晶闸管与具有发光功能的发光元件分离，则容易对晶闸管和发光元件进行分别设定。但是，由于将晶闸管和发光元件层叠，所以在发光元件处于ON状态下，晶闸管也变为ON状态，从而由于晶闸管的功耗而导致功率转换效率降低。
发明内容
鉴于此，本发明的目的在于提供一种层叠结构等，与未使用电压降低层的情况相比，能够减少晶闸管处于ON状态下的功耗。
根据本发明的第一方面，提供一种层叠结构，其具备：晶闸管，该晶闸管至少具有依次排列的阳极层、第一栅极层、第二栅极层和阴极层的四层；以及以与所述晶闸管串联连接的方式设置的发光元件，所述晶闸管具有半导体层，该半导体层的带隙能量小于所述四层中的任一层的带隙能量。
根据本发明的第二方面，所述发光元件具有发光层，所述半导体层是带隙能量小于所述发光元件所具有的所述发光层的带隙能量的半导体层。
根据本发明的第三方面，所述半导体层设置在所述阳极层与所述第一栅极层之间。
根据本发明的第四方面，在所述第一栅极层设置有栅电极。
根据本发明的第五方面，所述半导体层设置在所述第二栅极层与所述阴极层之间。
根据本发明的第六方面，在所述第二栅极层设置有栅电极。
根据本发明的第七方面，提供一种发光部件，其具备：多个传递元件，该多个传递元件依次变为ON状态；以及多个根据第一方面所述的层叠结构，其分别与多个所述传递元件连接，当多个所述传递元件依次变为ON状态时，多个所述层叠结构的每一个所具有的晶闸管可依次向ON状态转换，当多个所述层叠结构的每一个所具有的所述晶闸管依次变为ON状态时，多个所述层叠结构的每一个所具有的发光元件依次发光或增加发光量。
根据本发明的第八方面，提供一种发光装置，其具备：根据第七方面所述的发光部件；以及光学单元，该光学单元二维发射从所述发光部件射出的光。
根据本发明的第九方面，提供一种图像形成装置，其具备：图像保持部件；曝光单元，该曝光单元包括对所述图像保持部件充电的充电单元和根据第七方面所述的发光部件，且经由所述光学单元使所述图像保持部件曝光；显影单元，该显影单元将通过所述曝光单元曝光且形成于所述图像保持部件上的静电潜像显影；以及转印单元，该转印单元将显影在所述图像保持部件上的图像转印到被转印体上。
根据所述第一方面，与使用仅由四层构成的晶闸管的结构相比，能够减少晶闸管处于ON状态下的功耗。
根据所述第二方面，与半导体层具有带隙能量与具有发光元件的发光层的带隙能量相同的情况相比，能够减少晶闸管处于ON状态下的功耗。
根据所述第三方面，与在第一栅极层与第二栅极层之间设置有半导体层的情况相比，能够抑制误动作。
根据所述第四方面，与使用仅由四层构成的晶闸管的结构相比，即使阳极层与第一栅极层之间的电压差小，也容易导通。
根据所述第五方面，与在第一栅极层与第二栅极层之间设置有半导体层的情况相比，能够抑制误动作。
根据所述第六方面，与使用仅由四层构成的晶闸管的结构相比，即使第二栅极层与阴极层之间的电压差小，也容易导通。
根据所述第七方面，与使用仅由四层构成的晶闸管的结构相比，能够减少晶闸管处于ON状态下的功耗。
根据所述第八方面，与使用仅由四层构成的晶闸管的结构相比，能够减少发光装置的功耗。
根据所述第九方面，与使用仅由四层构成的晶闸管的结构相比，能够减少图像形成装置的功耗。
附图说明
图1是示出应用第一实施方式的图像形成装置的整体结构的一例的图；
图2是示出打印头的结构的一例的剖视图；
图3是发光装置的一例的俯视图；
图4是示出发光芯片的结构、发光装置的信号产生电路的结构及电路基板上的配线(导线)的结构的一例的图；
图5是说明搭载有第一实施方式的自扫描型发光元件阵列(SLED)的发光芯片的电路结构的等效电路图；
图6是第一实施方式的发光芯片的平面布局图和剖视图的一例，(a)是发光芯片的平面布局图，(b)是沿(a)的VIB-VIB线截取的剖视图；
图7是驱动晶闸管与发光二极管层叠而成的岛的放大剖视图；
图8是说明晶闸管结构和晶闸管特性的图，(a)是具备电压降低层的第一实施方式的晶闸管的剖视图，(b)是不具备电压降低层的晶闸管的剖视图，(c)是晶闸管特性；
图9是说明构成半导体层的材料的带隙能量的图；
图10是进一步说明驱动晶闸管与发光二极管的层叠结构的图，(a)是驱动晶闸管与发光二极管的层叠结构中的示意性能带图，(b)是隧道结层的在反向偏置状态下的能带图，(c)示出隧道结层的电流电压特性；
图11是说明发光装置及发光芯片的动作的时序图；
图12是说明发光芯片的制造方法的图，(a)是半导体层叠体形成工序，(b)是n欧姆电极及光出射口保护层形成工序，(c)是露出隧道结层蚀刻工序，(d)是电流狭窄层中的电流阻止部形成工序，(e)是露出p栅极层蚀刻工序，(f)是p欧姆电极和背面电极形成工序；
图13是驱动晶闸管与发光二极管层叠而成的岛的变形例的放大剖视图，(a)是将电压降低层设置在驱动晶闸管的p栅极层和n阴极层之间的情况，(b)是将电压降低层设置在驱动晶闸管的n栅极层和p栅极层之间的情况，(c)是将电压降低层设为n栅极层的情况，(d)是将电压降低层设为p栅极层的情况；
图14是说明搭载有第二实施方式的自扫描型发光元件阵列(SLED)的发光芯片的电路结构的等效电路图；
图15是第二实施方式的发光芯片的驱动晶闸管与激光二极管层叠而成的岛的放大剖视图；
图16是用于说明搭载有第三实施方式的自扫描型发光元件阵列(SLED)的发光芯片的电路结构的等效电路图；
图17是第三实施方式的发光芯片的驱动晶闸管与垂直谐振腔表面发射激光器层叠而成的岛的放大剖视图；
图18(a)是InNAs相对于InN的组成比x的带隙，(b)是InNSb相对于InN的组成比x的带隙，(c)是对带隙示出VI族元素和III-V族化合物的晶格常数的图；以及
图19是第五实施方式的光晶闸管的放大剖视图。
具体实施方式
以下，参考附图对本发明的实施方式进行详细说明。
此外，以下，将铝记为Al等，使用元素符号进行记载。
[第一实施方式]
(图像形成装置1)
图1是示出应用第一实施方式的图像形成装置1的整体结构的一例的图。图1所示的图像形成装置1是通常称为串联式的图像形成设备。该图像形成装置1具备：图像形成处理部10，其对应各色的图像数据进行图像形成；图像输出控制部30，其控制图像形成处理部10；以及图像处理部40，该图像处理部40与例如个人计算机(PC)2或图像读取装置3连接，对从PC2或图像读取装置3接收的图像数据进行预定图像处理。
图像形成处理部10具备隔着预定的间隔并排配置的图像形成单元11Y、11M、11C、11K(在不进行区分的情况下，记载为图像形成单元11)。图像形成单元11具备：作为保持所形成的静电潜像和色调剂图像的图像保持部件的一例的感光鼓12；作为对感光鼓12的表面以预定的电位充电的充电单元的一例的充电器13；使通过充电器13充电的感光鼓12曝光的打印头14；以及作为使通过打印头14得到的静电潜像显影的显影单元的一例的显影器15。各图像形成单元11Y、11M、11C、11K分别形成黄色(Y)、品红色(M)、蓝绿色(C)、黑色(K)的色调剂图像。
另外，为了使在各图像形成单元11Y、11M、11C、11K的感光鼓12形成的各色的色调剂图像多重转印到作为被转印体的一例的记录纸张25上，图像形成处理部10具备：传送该记录纸张25的纸张传送带21；驱动纸张传送带21的驱动辊22；作为将感光鼓12的色调剂图像转印到记录纸张25上的转印单元的一例的转印辊23；以及将色调剂图像定影到记录纸张25上的定影器24。
在该图像形成装置1中，图像形成处理部10基于从图像输出控制部30供应的各种控制信号进行图像形成动作。然后，在图像输出控制部30的控制下，对从PC2或图像读取装置3接收的图像数据通过图像处理部40实施图像处理后，供应至图像形成单元11。接着，例如在黑(K)色的图像形成单元11K中，感光鼓12在沿箭头A方向旋转的同时通过充电器13充电至预定的电位，并基于从图像处理部40供应的图像数据通过发光的打印头14被曝光。由此，在感光鼓12上形成关于黑(K)色图像的静电潜像。接着，在感光鼓12上形成的静电潜像通过显影器15被显影，从而在感光鼓12上形成黑(K)色的色调剂图像。在图像形成单元11Y、11M、11C中，也分别形成黄色(Y)、品红色(M)、蓝绿色(C)的各色色调剂图像。
由各图像形成单元11形成的感光鼓12上的各色色调剂图像通过施加在转印辊23上的转印电场被依次静电转印到随着沿箭头B方向移动的纸张传送带21的移动而供应的记录纸张25上，在记录纸张25上形成各色色调剂图像叠加而成的合成色调剂图像。
其后，静电转印有合成色调剂图像的记录纸张25被传送到定影器24。传送到定影器24的记录纸张25上的合成色调剂图像通过定影器24而接受利用热及压力的定影处理，从而被定影在记录纸张25上，且记录纸张25从图像形成装置1排出。
(打印头14)
图2是示出打印头14的结构的一例的剖视图。作为曝光单元的一例的打印头14具备：壳体61；作为发光单元的一例的发光装置65，其具备光源部63，该光源部63具备对感光鼓12进行曝光的多个发光元件(在第一实施方式中，是作为发光元件的一例的发光二极管LED)；以及作为光学单元的一例的棒状透镜阵列64，其使从光源部63射出的光在感光鼓12的表面成像。
发光装置65具备上述的光源部63、以及搭载驱动光源部63的信号产生电路110(参照后述的图3)等的电路基板62。
壳体61例如由金属形成，支撑电路基板62及棒状透镜阵列64，且光源部63的发光元件的发光面被设定为棒状透镜阵列64的焦平面。另外，棒状透镜阵列64沿着感光鼓12的轴向(为主扫描方向，即后述的图3、图4(b)的X方向)配置。
(发光装置65)
图3是发光装置65的一例的俯视图。
在图3所例示的发光装置65中，光源部63构成为：在电路基板62上，40个作为发光部件的一例的发光芯片C1～C40(在不区分的情况下，记为发光芯片C)在主扫描方向即X方向上交错地配置成两列。发光芯片C1～C40的结构也可以相同。
在本说明书中，“～”是表示分别用编号来区分的多个结构要件的符号，是指包含记载于“～”之前和之后的编号及其间的编号所代表的结构要件。例如，发光芯片C1～C40包括从发光芯片C1按编号顺序一直到发光芯片C40。
此外，在第一实施方式中，作为发光芯片C的数量，总共使用了40个，但不限于此。
而且，发光装置65搭载有驱动光源部63的信号产生电路110。信号产生电路110例如由集成电路(IC)等构成。此外，发光装置65也可以不搭载信号产生电路110。此时，信号产生电路110被设置在发光装置65的外部，经由电缆等供应控制发光芯片C的控制信号等。在此，以发光装置65具备信号产生电路110进行说明。
关于发光芯片C的排列，稍后进行说明。
图4是示出发光芯片C的结构、发光装置65的信号产生电路110的结构及电路基板62上的配线(导线)的结构的一例的图。图4(a)表示发光芯片C的结构，图4(b)表示发光装置65的信号产生电路110的结构及电路基板62上的配线(导线)的结构。此外，在图4(b)中，示出发光芯片C1～C40中的发光芯片C1～C9部分。
首先，对图4(a)所示的发光芯片C的结构进行说明。
发光芯片C具备发光部102，发光部102构成为，包括多个发光元件(在第一实施方式中为发光二极管LED1～LED128(在不区分的情况下，记为发光二极管LED))，该多个发光元件在表面形状为矩形的基板80的表面，在靠近长边的一边的一侧沿长边呈列状设置。进而，发光芯片C在基板80的表面的长边方向的两端部具备用于接收各种控制信号等的多个接合焊盘即端子(端子、端子、Vga端子、端子)。此外，这些端子从基板80的一端部起按照端子、端子的顺序设置，从基板80的另一端部起按照Vga端子、端子的顺序设置。而且，发光部102被设置在端子与端子之间。进而，在基板80的背面，作为Vsub端子设置有背面电极92(参照后述的图6)。在此，在基板80的表面，将发光元件(发光二极管LED1～LED128)的排列方向设为x方向，将与x方向正交的方向设为y方向。
此外，所谓“列状”并不限于如图4(a)所示将多个发光元件配置在一条直线上的情况，也可以为将多个发光元件的各发光元件配置成相对于与列方向正交的方向具有彼此不同的偏移量的状态。例如，也可以将各发光元件配置成在与列方向正交的方向上有偏移量。另外，也可以在相邻的发光元件之间交替配置成锯齿状、或对于多个发光元件的每一个配置成锯齿状。
接着，利用图4(b)说明发光装置65的信号产生电路110的结构及电路基板62上的配线(导线)的结构。
如上所述，在发光装置65的电路基板62上搭载有信号产生电路110及发光芯片C1～C40，设置有连接信号产生电路110和发光芯片C1～C40的配线(导线)。
首先，对信号产生电路110的结构进行说明。
在信号产生电路110中，从图像输出控制部30及图像处理部40(参照图1)输入经图像处理的图像数据及各种控制信号。信号产生电路110基于这些图像数据及各种控制信号进行图像数据的排序或光量的校正等。
而且，信号产生电路110具备传递信号产生部120，该传递信号产生部120基于各种控制信号向发光芯片C1～C40发送第一传递信号第二传递信号
另外，信号产生电路110具备点亮信号产生部140，该点亮信号产生部140基于各种控制信号向发光芯片C1～C40分别发送点亮信号(在不区分的情况下，记为点亮信号)。
再者，信号产生电路110具备：基准电位供应部160，其向发光芯片C1～C40供应成为电位基准的基准电位Vsub；以及电源电位供应部170，其供应用于驱动发光芯片C1～C40的电源电位Vga。
接着，对发光芯片C1～C40的排列进行说明。
奇数编号的发光芯片C1、C3、C5、...在各基板80的长边方向上隔开间隔排列成一列。偶数编号的发光芯片C2、C4、C6、...也同样地在各基板80的长边方向上隔开间隔排列成一列。而且，奇数编号的发光芯片C1、C3、C5、...和偶数编号的发光芯片C2、C4、C6、...以使设置在相邻的奇数编号和偶数编号的发光芯片C上的发光部102侧的长边相对的方式，呈彼此旋转180°的状态交错排列。而且，在发光芯片C之间也按照发光二极管LED在主扫描方向(X方向)上以预定的间隔排列的方式设定位置。此外，在图4(b)的发光芯片C1～C40中，用箭头示出图4(a)所示的发光部102的发光元件的排列(在第一实施方式中为发光二极管LED1～LED128的编号顺序)的方向。
对连接信号产生电路110与发光芯片C1～C40的配线(导线)进行说明。
在电路基板62上设置有电源线200a，其与设置于发光芯片C的基板80的背面的Vsub端子即背面电极92(参照后述的图6)连接，供应基准电位Vsub。
而且，在电路基板62上设置有供应用于驱动的电源电位Vga的电源线200b。电源线200b连接信号产生电路110的电源电位供应部170和设置于发光芯片C上的Vga端子。
在电路基板62上设置有用于从信号产生电路110的传递信号产生部120向发光芯片C1～C40的端子发送第一传递信号的第一传递信号线201、以及用于从信号产生电路110的传递信号产生部120向发光芯片C1～C40的端子发送第二传递信号的第二传递信号线202。第一传递信号第二传递信号被共同(并行)地发送到发光芯片C1～C40。
再者，在电路基板62上设置有分别经由限流电阻RI从信号产生电路110的点亮信号产生部140向各发光芯片C1～C40的各端子发送点亮信号的点亮信号线204-1～204-40(在不区分的情况下，记为点亮信号线204)。
如以上说明，基准电位Vsub、电源电位Vga被共同地供应到电路基板62上的所有的发光芯片C1～C40。第一传递信号第二传递信号也被共同(并行)地发送到发光芯片C1～C40。另一方面，点亮信号被分别发送到发光芯片C1～C40。
(发光芯片C)
图5是说明搭载有第一实施方式的自扫描型发光元件阵列(SLED：Self-ScanningLight Emitting Device)的发光芯片C的电路结构的等效电路图。以下说明的各元件除端子(端子、端子、Vga端子、端子)以外，基于发光芯片C上的布局(参照后述的图6)进行配置。此外，端子(端子、端子、Vga端子、端子)的位置与图4(a)不同，但为了说明与信号产生电路110的连接关系，在图中左端示出。而且，设于基板80背面的Vsub端子被引出到基板80外来示出。
在此，在与信号产生电路110的关系中，以发光芯片C1为例对发光芯片C进行说明。因此，在图5中，将发光芯片C记为发光芯片Cl(C)。其他发光芯片C2～C40的结构与发光芯片C1相同。
发光芯片C1(C)具备由发光二极管LED1～LED128构成的发光部102(参照图4(a))。
而且，发光芯片C1(C)具备驱动晶闸管S1～S128(在不区分的情况下，记为驱动晶闸管S)。发光二极管LED1～LED128及驱动晶闸管S1～S128中，将相同编号的发光二极管LED和驱动晶闸管S串联连接。
此外，如后述的图6(b)所示，在基板80上排列成列状的发光二极管LED层叠在驱动晶闸管S上。因此，驱动晶闸管S1～S128也排列成列状。如后所述，驱动晶闸管S对发光二极管LED的导通/断开进行设定(控制)，所以驱动晶闸管S是驱动发光二极管LED的元件。此外，有时将驱动晶闸管S简记为晶闸管。
而且，发光芯片C1(C)具备与发光二极管LED1～LED128、驱动晶闸管S1～S128同样地排列成列状的传递晶闸管T1～T128(在不区分的情况下，记为传递晶闸管T)。
此外，在此，作为传递元件的一例，使用传递晶闸管T进行了说明，但也可以为其他电路元件，只要为依次变为ON状态的元件即可，例如可以使用移位寄存器或将多个晶体管组合而成的电路元件。
另外，发光芯片C1(C)中，将传递晶闸管T1～T128分别按编号顺序两个一起进行组对，在各对之间具备耦合二极管D1～D127(在不区分的情况下，记为耦合二极管D)。
进而，发光芯片C1(C)具备电源线电阻Rg1～Rg128(在不区分的情况下，记为电源线电阻Rg)。
另外，发光芯片C1(C)具备一个启动二极管SD。而且具备限流电阻R1、R2，该限流电阻R1、R2是为了防止在后述的发送第一传递信号的第一传递信号线72和发送第二传递信号的第二传递信号线73中流过过剩的电流而设置的。
在此，传递部101由驱动晶闸管S1～S128、传递晶闸管T1～T128、电源线电阻Rg1～Rg128、耦合二极管D1～D127、启动二极管SD、限流电阻R1、R2构成。
在图5中，发光部102的发光二极管LED1～LED128、传递部101的驱动晶闸管S1～S128、传递晶闸管T1～T128从左侧起按编号顺序排列。进而，耦合二极管D1～D127、电源线电阻Rg1～Rg128也从图中左侧起按编号顺序排列。
而且，在图5中，从上依次排列有传递部101、发光部102。
在第一实施方式中，发光部102中的发光二极管LED、传递部101中的驱动晶闸管S、传递晶闸管T、电源线电阻Rg分别为128个。此外，耦合二极管D的数量比传递晶闸管T的数量少1个，为127个。发光二极管LED等的数量并不限定于上述数量，只要为预定的个数即可。而且，传递晶闸管T的数量也可以比发光二极管LED的数量多。
上述发光二极管LED是具备阳极端子(阳极)及阴极端子(阴极)的二端子半导体元件，晶闸管(驱动晶闸管S、传递晶闸管T)是具有阳极端子(阳极)、栅极端子(栅极)及阴极端子(阴极)这三个端子的半导体元件，耦合二极管D及启动二极管SD是具备阳极端子(阳极)及阴极端子(阴极)的二端子半导体元件。此外，如后所述，发光二极管LED、晶闸管(驱动晶闸管S、传递晶闸管T)、耦合二极管D及启动二极管SD有时不一定具备构成为电极的阳极端子、栅极端子、阴极端子。因此，下面，有时将阳极端子、栅极端子、阴极端子记为阳极、栅极、阴极。
接着，对发光芯片C1(C)中的各元件的电连接进行说明。
传递晶闸管T、驱动晶闸管S各自的阳极与发光芯片C1(C)的基板80连接(共阳极)。
而且，这些阳极经由设置在基板80的背面的Vsub端子即背面电极92(参照后述的图6(b))与电源线200a(参照图4(b))连接。该电源线路200a从基准电位供应部160供应基准电位Vsub。
此外，该连接为使用p型基板80时的结构，在使用n型基板的情况下，极性相反，在使用未添加杂质的本征(i)型(半绝缘性或绝缘性)基板的情况下，在基板的设有传递部101及发光部102的一侧，设置有与基准电位Vsub连接的端子。
沿着传递晶闸管T的排列，奇数编号的传递晶闸管T1、T3、...的阴极与第一传递信号线72连接。而且，第一传递信号线72经由限流电阻R1与端子连接。在该端子上连接有第一传递信号线201(参照图4(b))，从传递信号产生部120发送第一传递信号
另一方面，沿着传递晶闸管T的排列，偶数编号的传递晶闸管T2、T4、...的阴极与第二传递信号线73连接。而且，第二传递信号线73经由限流电阻R2与端子连接。在该端子上连接有第二传递信号线202(参照图4(b))，从传递信号产生部120发送第二传递信号
发光二极管LED1～LED128的阴极与点亮信号线75连接。点亮信号线75与端子连接。在发光芯片C1中，端子经由设置在发光芯片C1(C)的外侧的限流电阻RI与点亮信号线204-1连接，从点亮信号产生部140发送点亮信号(参照图4(b))。点亮信号供应用于点亮发光二极管LED1～LED128的电流。此外，在其他发光芯片C2～C40的端子上，分别经由限流电阻RI连接点亮信号线204-2～204-40，从点亮信号产生部140发送点亮信号(参照图4(b))。
传递晶闸管T1～T128各自的栅极Gt1～Gt128(在不区分的情况下，记为栅极Gt)与相同编号的驱动晶闸管S1～S128的栅极Gs1～Gs128(在不区分的情况下，记为栅极Gs)以一对一的方式连接。因此，栅极Gt1～Gt128和栅极Gs1～Gs128中，相同编号的栅极在电气上为相同电位。因此，例如标记为栅极Gt1(栅极Gs1)，表示电位相同。
在将传递晶闸管T1～T128各自的栅极Gt1～Gt128按编号顺序两个一起组对而成的一对栅极Gt之间，分别连接有耦合二极管D1～D127。即，耦合二极管D1～D127以分别被夹在栅极Gt1～Gt128各自之间的方式被串联连接。而且，以使电流从栅极Gt1流向栅极Gt2的方式连接耦合二极管D1。关于其他耦合二极管D2～D127也同样。
传递晶闸管T的栅极Gt(栅极Gs)经由与各传递晶闸管T对应设置的电源线电阻Rg与电源线71连接。电源线71与Vga端子连接。在Vga端子上连接有电源线200b(参照图4(b))，从电源电位供应部170供应电源电位Vga。
而且，传递晶闸管T1的栅极Gt1与启动二极管SD的阴极端子连接。另一方面，启动二极管SD的阳极与第二传递信号线73连接。
图6是第一实施方式的发光芯片C的平面布局图和剖视图的一例。图6(a)是发光芯片C的平面布局图，图6(b)是沿图6(a)的VIB-VIB线截取的剖视图。在此，未示出发光芯片C与信号产生电路110的连接关系，因而不需要以发光芯片C1为例。因此，记为发光芯片C。
在图6(a)中，示出了以发光二极管LED1～LED4、驱动晶闸管S1～S4、传递晶闸管T1～T4为中心的部分。此外，端子(端子、端子、Vga端子、端子)的位置与图4(a)不同，但为了便于说明，在图中左端部示出。而且，设于基板80背面的Vsub端子(背面电极92)被引出到基板80外来示出。若与图4(a)对应地设置端子，则将端子、Vga端子、限流电阻R2设置在基板80的右端部。另外，启动二极管SD也可以设置在基板80的右端部。
在沿图6(a)的VIB-VIB线截取的剖视图即图6(b)中，从图中下方起示出了发光二极管LEDl/驱动晶闸管S1、传递晶闸管T1、耦合二极管D1及电源线电阻Rg1。此外，使发光二极管LED1与驱动晶闸管S1层叠。在此，将层叠的发光二极管LEDl和驱动晶闸管S1记为发光二极管LED1/驱动晶闸管S1。其他情况也同样。
而且，在图6(a)、(b)的图中，用名称来标记主要的元件和端子。此外，在基板80的表面，发光二极管LED(发光二极管LED1～LED4)排列的方向为x方向，与x方向正交的方向为y方向。而且，将从基板80的背面朝向表面的方向设为z方向。
首先，利用图6(b)对发光芯片C的剖面结构进行说明。
在p型基板80(基板80)上，从下依次设置有p型阳极层81(p阳极层81)、电压降低层90、n型栅极层82(n栅极层82)、p型栅极层83(p栅极层83)及n型阴极层84(n阴极层84)。此外，在下文中，使用括号内的标记。在其他情况下也同样。
而且，在n阴极层84上设置有隧道结(隧道二极管)层85。
进而，在隧道结层85上，设置有p型阳极层86(p阳极层86)、发光层87、n型阴极层88(n阴极层88)。
而且，在发光二极管LED1上设置有光出射口保护层89，该光出射口保护层89由对于来自发光二极管LED1的光(射出的光)具有透光性的绝缘材料构成。
此外，电压降低层90可以为与p阳极层81相同的杂质浓度的p型，与p阳极层81同为p阳极层。另外，电压降低层90可以为与n栅极层82相同的杂质浓度的n型，与n栅极层82同为n栅极层。
在此，p阳极层81是第一半导体层的一例，n栅极层82是第二半导体层的一例，p栅极层83是第三半导体层的一例，n阴极层84是第四半导体层的一例。另外，n栅极层82是第一栅极层的一例，p栅极层83是第二栅极层的一例。而且，在电压降低层90包含在p阳极层中的情况下，电压降低层90包含在第一半导体层中。另外，在电压降低层90包含在n栅极层中的情况下，电压降低层90包含在第二半导体层中。以下情况相同。另外，电压降低层90也可以为i层。
而且，如图6(b)所示，在发光芯片C上设置有保护层91，该保护层91以覆盖这些岛的上表面及侧面的方式设置，由透光性的绝缘材料构成。而且，这些岛和电源线71、第一传递信号线72、第二传递信号线73、点亮信号线75等配线经由设置在保护层91上的通孔(在图6(a)中用○表示)进行连接。在以下的说明中，省略对保护层91及通孔的说明。
另外，如图6(b)所示，在基板80的背面设置有成为Vsub端子的背面电极92。
p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87、n阴极层88分别为半导体层，通过外延生长依次层叠。而且，通过蚀刻(台面蚀刻)去除岛间的半导体层，以使其成为相互分离的多个岛(island)(后述的岛301、302、303、...)。此外，p阳极层81可以被分离、也可以不被分离。在图6(b)中，p阳极层81在厚度方向上有一部分被分离。另外，p阳极层81也可以兼作基板80。
使用p阳极层81、电压降低层90、n栅极层82、p栅极层83及n阴极层84，构成驱动晶闸管S、传递晶闸管T、耦合二极管D、电源线电阻Rg等(在图6(b)中，为驱动晶闸管S1、传递晶闸管T1、耦合二极管D1、电源线电阻Rg1)。
在此，p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84的标记与构成驱动晶闸管S及传递晶闸管T时的功能(作用)相对应。即，p阳极层81充当阳极、n栅极层82及p栅极层83充当栅极、n阴极层84充当阴极。而且，如后所述，电压降低层90充当一部分p阳极层81或一部分n栅极层82。此外，在构成耦合二极管D、电源线电阻Rg的情况下，如后所述发挥不同的功能(作用)。
发光二极管LED(在图6(b)中，为发光二极管LED1)由p阳极层86、发光层87、n阴极层88构成。
而且，p阳极层86、n阴极层88的标记也同样，与构成发光二极管LED时的功能(作用)相对应。即，p阳极层86充当阳极、n阴极层88阴极。
如以下说明，多个岛包括不具备p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84、隧道结层85的一部分或全部、p阳极层86、发光层87、n阴极层88的多个层中的一部分层的情况。例如，岛302不具备隧道结层85、p阳极层86、发光层87、n阴极层88。
另外，多个岛包括不具备层的一部分的情况。例如，岛302具备p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84，但仅具备n阴极层84的一部分。
接着，利用图6(a)对发光芯片C的平面布局进行说明。
在岛301上设置有驱动晶闸管S1及发光二极管LED1。在岛302上设置有传递晶闸管T1、耦合二极管D1。在岛303上设置有电源线电阻Rg1。在岛304上设置有启动二极管SD。在岛305上设置有限流电阻R1，而在岛306上设置有限流电阻R2。
而且，在发光芯片C上，并列形成有多个与岛301、302、303同样的岛。在这些岛中，驱动晶闸管S2、S3、S4、...、发光二极管LED2、LED3、LED4、...、传递晶闸管T2、T3、T4、...、耦合二极管D2、D3、D4、...等与岛301、302、303同样地设置。
在此，利用图6(a)、图6(b)对岛301～岛306进行详细说明。
如图6(a)所示，在岛301上设置有驱动晶闸管S1及发光二极管LED1。
驱动晶闸管S1由p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84构成。而且，将设置于去除n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84而露出的p栅极层83上的p型欧姆电极331(p欧姆电极331)作为栅极Gs1的电极(有时记为栅极端子Gs1)。
另一方面，发光二极管LED1由p阳极层86、发光层87、n阴极层88构成。发光二极管LED1经由隧道结层85而层叠在驱动晶闸管S1的n阴极层84上。而且，将设置在n阴极层88(区域311)上的n型欧姆电极321(n欧姆电极321)作为阴极电极。
此外，在p阳极层86中包含电流狭窄层86b(参照后述的图7)。电流狭窄层86b是为了将流过发光二极管LED的电流限制在发光二极管LED的中央部而设置的。即，由于台面蚀刻，发光二极管LED的周边部缺陷多。由此，容易发生非辐射复合。因此，设置电流狭窄层86b，以使发光二极管LED的中央部变成电流容易流通的电流通过部α、周边部成为电流难以流通的电流阻止部β。如图6(a)的发光二极管LED1所示，虚线内侧为电流通过部α、虚线外侧为电流阻止部β。
为了从发光二极管LED1的中央部取出光，n欧姆电极321以将中央部设为开口的方式设置在发光二极管LED1的周边部。
此外，关于电流狭窄层86b，稍后进行说明。
若设置电流狭窄层86b，则能够抑制非辐射复合所消耗的电力，所以功耗降低且光取出效率提高。此外，光取出效率是指每单位电力能够取出的光量。
在岛302上设置有传递晶闸管T1、耦合二极管D1。
传递晶闸管T1由p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84构成。即，将设置于去除n阴极层88、发光层87、p阳极层86、隧道结层85而露出的n阴极层84(区域313)上的n欧姆电极323作为阴极端子。此外，也可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n欧姆电极323。而且，将设置于去除n阴极层84而露出的p栅极层83上的p欧姆电极332作为栅极Gt1的端子(有时记为栅极端子Gt1)。
同样地，设置于岛302上的耦合二极管D1由p栅极层83、n阴极层84构成。即，将设置于去除n阴极层88、发光层87、p阳极层86、隧道结层85而露出的n阴极层84(区域314)上的n欧姆电极324作为阴极端子。此外，也可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n欧姆电极324。而且，将设置于去除n阴极层84而露出的p栅极层83上的p欧姆电极332作为阳极端子。在此，耦合二极管D1的阳极端子与栅极Gt1(栅极端子Gt1)相同。
设置于岛303上的电源线电阻Rg1由p栅极层83构成。在此，将设置于去除n阴极层88、发光层87、p阳极层86、隧道结层85、n阴极层84而露出的p栅极层83上的p欧姆电极333与p欧姆电极334之间的p栅极层83作为电阻来设置。
设置于岛304上的启动二极管SD由p栅极层83、n阴极层84构成。即，将设置于去除n阴极层88、发光层87、p阳极层86、隧道结层85而露出的n阴极层84(区域315)上的n欧姆电极325作为阴极端子。此外，也可以不去除隧道结层85的n++层85a而在隧道结层85的n++层85a上设置n欧姆电极325。而且，将设置于去除n阴极层84而露出的p栅极层83上的p欧姆电极335作为阳极端子。
设置于岛305上的限流电阻R1、设置于岛306上的限流电阻R2与设置于岛303上的电源线电阻Rg1同样地设置，分别将两个p欧姆电极(无符号)间的p栅极层83作为电阻。
在图6(a)中，对各元件间的连接关系进行说明。
点亮信号线75具备主干部75a和多个分支部75b。主干部75a以在发光二极管LED的列方向延伸的方式设置。分支部75b从主干部75a分支出来，与设置在岛301上的发光二极管LED1的阴极端子即n欧姆电极321连接。其他发光二极管LED的阴极端子也同样。
点亮信号线75与设置于发光二极管LED1侧的端子连接。
第一传递信号线72与设置在岛302上的传递晶闸管T1的阴极端子即n欧姆电极323连接。第一传递信号线72还与设置在与岛302同样的岛上的其他奇数编号的传递晶闸管T的阴极端子连接。第一传递信号线72经由设置于岛305上的限流电阻R1与端子连接。
另一方面，第二传递信号线73与设置在没有附带符号的岛上的偶数编号的传递晶闸管T的阴极端子即n欧姆电极(无符号)连接。第二传递信号线73经由设置在岛306上的限流电阻R2与端子连接。
电源线71与设置在岛303上的电源线电阻Rg1的一端子即p欧姆电极334连接。电源线71还与设置于与岛303同样的岛上的其他电源线电阻Rg的一端子连接。电源线71与Vga端子连接。
而且，设置在岛301上的发光二极管LEDl的p欧姆电极331(栅极端子Gs1)通过连接配线76与岛302的p欧姆电极332(栅极端子Gt1)连接。
而且，p欧姆电极332(栅极端子Gt1)通过连接配线77与岛303的p欧姆电极333(电源线电阻Rg1的另一端子)连接。
设置在岛302上的n欧姆电极324(耦合二极管D1的阴极端子)通过连接配线79与相邻的传递晶闸管T2的栅极端子Gt2即p型欧姆电极(无符号)连接。
关于其他发光二极管LED、驱动晶闸管S、传递晶闸管T、耦合二极管D等也同样，在此省略说明。
岛302的p欧姆电极332(栅极端子Gt1)通过连接配线78与设置在岛304上的n欧姆电极325(启动二极管SD的阴极端子)连接。p欧姆电极335(启动二极管SD的阳极端子)与第二传递信号线73连接。
此外，以上的连接及结构为使用p型基板80时的结构，在使用n型基板的情况下，极性相反。另外，在使用i型基板的情况下，在基板的设置有传递部101及发光部102的一侧设有与供应基准电位Vsub的电源线200a连接的端子。而且，连接及结构与使用p型基板的情况、使用n型基板的情况中的任一情况都相同。
(驱动晶闸管S与发光二极管LED的层叠结构)
图7是驱动晶闸管S与发光二极管LED层叠而成的岛301的放大剖视图。此外，省略光出射口保护层89和保护层91。以下同样。
如上所述，在驱动晶闸管S上经由隧道结层85层叠有发光二极管LED。即，驱动晶闸管S与发光二极管LED串联连接。而且，发光二极管LED向作为光出射方向用箭头表示的z方向射出光。
驱动晶闸管S由p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84构成。即，为在pnpn四层结构中增设了电压降低层90的结构。
电压降低层90可以作为p阳极层81的一部分，为与p阳极层81相同的杂质浓度的p型，也可以作为n栅极层82的一部分，为与n栅极层82相同的杂质浓度的n型。另外，电压降低层90也可以为i层。
隧道结层85由添加(掺杂)有高浓度的n型杂质(掺杂剂)的n++层85a和添加有高浓度的p型杂质的p++层85b构成。
发光二极管LED由p阳极层86、发光层87、n阴极层88构成。此外，发光层87为阱(well)层与势垒(barrier)层交替层叠而成的量子阱结构。此外，发光层87也可以为i层。另外，发光层可以为量子阱结构以外，例如也可以为量子线(quantum wire)或量子箱(量子点(quantum dot))。
而且，p阳极层86由被层叠的下侧p层86a、电流狭窄层86b、以及上侧p层86c构成。电流狭窄层86b由电流通过部α和电流阻止部β构成。如图6(a)所示，电流通过部α设置于发光二极管LED的中央部，电流阻止部β设置于发光二极管LED的周边部。
＜电压降低层90＞
图8是说明晶闸管结构和晶闸管特性的图。图8(a)是具备电压降低层90的第一实施方式的晶闸管的剖视图，图8(b)是不具备电压降低层90的晶闸管的剖视图，图8(c)是晶闸管特性。图8(a)、(b)示出未层叠有发光二极管LED的传递晶闸管T和驱动晶闸管S的剖面。此外，层叠有发光二极管LED的驱动晶闸管S也表现出同样的特性。
如图8(a)所示，第一实施方式的晶闸管(传递晶闸管T、驱动晶闸管S)在p阳极层81和n栅极层82之间具备电压降低层90。此外，电压降低层90若为与p阳极层81相同的杂质浓度的p型，则充当一部分p阳极层81，若为与n栅极层82相同的杂质浓度的n型，则充当一部分n栅极层82。电压降低层90也可以为i层。
图8(b)所示的晶闸管不具备电压降低层90。
晶闸管中的上升电压Vr由构成晶闸管的半导体层中最小的带隙的能量(带隙能量)来决定。此外，晶闸管中的上升电压Vr是指将晶闸管的ON状态下的电流外推到电压轴时的电压。
如图8(c)所示，在第一实施方式的晶闸管中，设置有电压降低层90，该电压降低层90为带隙能量比p阳极层81、n栅极层82、p栅极层83和n阴极层84的带隙能量小的层。因此，第一实施方式的晶闸管的上升电压Vr低于不具备电压降低层90的晶闸管的上升电压Vr′。进而，作为一例，电压降低层90是具有比发光层87的带隙小的带隙的层。第一实施例的晶闸管不用作发光部件，而仅充当驱动发光二极管LED等的发光部件的驱动电路的一部分。因此，与实际发光的发光部件的发光波长无关地决定带隙。这样一来，通过设置具有比发光层87的带隙小的带隙的电压降低层90，可降低晶闸管的上升电压Vr。由此，在晶闸管和发光元件处于ON状态下，也减低了施加到晶闸管和发光元件的电压。
图9是说明构成半导体层的材料的带隙能量的图。
GaAs的晶格常数约为AlAs的晶格常数约为因此，接近该晶格常数的材料可相对于GaAs基板外延生长。例如，GaAs与AlAs的化合物即AlGaAs或Ge可相对于GaAs基板外延生长。
另外，InP的晶格常数约为接近该晶格常数的材料可相对于InP基板外延生长。
另外，GaN的晶格常数因生长表面而异，但a面为c面为接近这些晶格常数的任一个的材料可相对于GaN基板外延生长。
而且，对于GaAs、InP和GaN，晶闸管的上升电压变小的带隙能量为在图9中用网点表示的范围的材料。即，当使用以网点表示的范围的材料作为构成晶闸管的层时，晶闸管的上升电压Vr变为网点所示区域的材料的带隙能量。
例如，GaAs的带隙能量约为1.43eV。因此，若不使用电压降低层90，则晶闸管的上升电压Vr变成约为1.43V。但是，通过将网点所示范围的材料设为构成晶闸管的层或包含该材料，晶闸管的上升电压Vr可设定为大于0V且小于1.43V(0V＜Vr＜1.43V)。
由此，降低晶闸管处于ON状态时的功耗。
作为网点所示范围的材料，有相对于GaAs带隙能量为约0.67eV的Ge。另外，有相对于InP带隙能量为约0.36eV的InAs。另外，对于GaAs基板或InP基板，在GaAs与InP的化合物、InN与InSb的化合物、InN与InAs的化合物等中，可使用带隙能量小的材料。特别是，以GaInNAs为基底的混合化合物适合。这些化合物中可包含Al、Ga、As、P、Sb等。相对于GaN，GaNP可为电压降低层90。另外，也可以导入(1)通过变质生长等形成的InN层、InGaN层、(2)由InN、InGaN、InNAs、InNSb构成的量子点、(3)相当于GaN的晶格常数(a面)的二倍的InAsSb层等作为电压降低层90。其中也可以包含Al、Ga、N、As、P、Sb等。
在此，虽然对晶闸管的上升电压Vr、Vr′进行了说明，但晶闸管保持ON状态的最小电压即保持电压Vh、Vh′或对处于ON状态的晶闸管施加的电压也同样(参照图8(c))。
另一方面，晶闸管的开关电压Vs(参照图8(c))由变为反向偏置的半导体层的耗尽层决定。因此，电压降低层90对晶闸管的开关电压Vs造成的影响小。
即，电压降低层90在保持晶闸管的开关电压Vs的同时，使上升电压Vr下降(使上升电压Vr低于上升电压Vr′)。由此，降低施加到处于ON状态的晶闸管的电压，从而降低功耗。通过调整p阳极层81、n栅极层82、p栅极层83、n阴极层84的材料或杂质浓度等，可将晶闸管的开关电压Vs设定为任意值。此外，开关电压Vs根据电压降低层90的插入位置而变化。
＜隧道结层85＞
图10是进一步说明驱动晶闸管S与发光二极管LED的层叠结构的图。图10(a)是驱动晶闸管S与发光二极管LED的层叠结构中的示意性能带图，图10(b)是隧道结层85的在反向偏置状态下的能带图，图10(c)示出隧道结层85的电流电压特性。
如图10(a)的能带图所示，当在图7的n欧姆电极321与背面电极92之间施加使得发光二极管LED和驱动晶闸管S正向偏置的电压时，隧道结层85的n++层85a与p++层85b之间变为反向偏置。
隧道结层85(隧道结)是添加有高浓度的n型杂质的n++层85a与添加有高浓度的p型杂质的p++层85b的结。因此，当耗尽区域的宽度变窄且被正向偏置时，电子从n++层85a侧的传导带(conduction band)隧穿到p++层85b侧的价电子带(valence band)。此时，出现负阻特性。
另一方面，如图10(b)所示，当隧道结层85(隧道结)被反向偏置(-V)时，p++层85b侧的价电子带(valence band)的电位Ev变得比n++层85a侧的传导带(conduction band)的电位Ec高。而且，电子从p++层85b侧的价电子带(valence band)隧穿到n++层85a侧的传导带(conduction band)。而且，随着反向偏置电压(-V)增加，电子会更容易隧穿。即，如图10(c)所示，电流在反向偏置的隧道结层85(隧道结)中容易流动。
因此，如图10(a)所示，当驱动晶闸管S导通时，即使隧道结层85为反向偏置，电流也会在驱动晶闸管S与发光二极管LED之间流通。由此，发光二极管LED发光(点亮)。
在此，当所连接的传递晶闸管T导通而变为ON状态时，驱动晶闸管S变为可向ON状态转换的状态。而且，当点亮信号变为“L”时，驱动晶闸管S导通而变为ON状态，并使发光二极管LED点亮(设定点亮)。因此，在本说明书中，记为“驱动晶闸管”。
＜晶闸管＞
接着，对晶闸管(传递晶闸管T、驱动晶闸管S)的基本动作进行说明。如上所述，晶闸管为具有阳极端子(阳极)、阴极端子(阴极)、栅极端子(栅极)这三个端子的半导体元件，例如通过在基板80上层叠GaAs、GaAlAs、AlAs等形成的p型半导体层(p阳极层81、p栅极层83)、n型半导体层(n栅极层82、n阴极层84)、Ge或包含Ge的电压降低层90而构成。如上所述，电压降低层90充当p型或n型。在此，作为一例，将由p型半导体层和n型半导体层构成的pn结的正向电位(扩散电位)Vd设为1.5V。
而且，作为一例，将处于ON状态的晶闸管的阴极与阳极之间的电压设为由于电压降低层90而使得比pn结的正向电位Vd(1.5V)小的1V。此外，在不具备电压降低层90的情况下，处于ON状态的晶闸管的阴极与阳极之间的电压变为pn结的正向电位Vd(1.5V)。在以下的说明中，通过具备电压降低层90，处于ON状态的晶闸管的阴极与阳极之间的电压小，为0.5V。此外，由所用的电压降低层90来决定处于ON状态的晶闸管的阴极与阳极之间的电压。
进而，作为一例，将向Vsub端子即背面电极92(参照图5、图6)供应的基准电位Vsub作为高电平的电位(以下记为“H”)设为0V、将向Vga端子供应的电源电位Vga作为低电平电位(以下记为“L”)设为-3.3V进行说明。
晶闸管的阳极为向背面电极92供应的基准电位Vsub(“H”(0V))。
当阴极被施加低于阈值电压的电位(绝对值大的负电位)时，阳极与阴极之间未流通电流的OFF状态的晶闸管转换为ON状态(导通)。在此，晶闸管的阈值电压为从栅极的电位减去pn结的正向电位Vd(1.5V)而得到的值。
当变为ON状态时，晶闸管的栅极成为与阳极的电位接近的电位。在此，因为将阳极设定成基准电位Vsub(“H”(0V))，所以使栅极成为0V(“H”)。另外，处于ON状态的晶闸管的阴极变为-1V。
当阴极变为比保持ON状态所需要电位(接近上述-1V的电位)高的电位(绝对值小的负电位、0V或正电位)时，ON状态的晶闸管转换为OFF状态(断开)。
另一方面，当ON状态的晶闸管的阴极持续地被施加比保持ON状态所需的电位低的电位(绝对值大的负电位)且被供应可保持ON状态的电流(保持电流)时，晶闸管保持ON状态。
此外，驱动晶闸管S与发光二极管LED层叠并串联连接。因此，施加到驱动晶闸管S的阴极(n阴极层84)的电压成为点亮信号的电压被驱动晶闸管S和发光二极管LED分压后的电压。在此，在驱动晶闸管S为OFF状态的情况下，以驱动晶闸管S被施加-3.3V进行说明。将使发光二极管LED点亮时所施加的点亮信号的电压(后述的“Lo”)例如设为-5V。由此，在发光二极管LED的阳极与阴极之间施加1.7V。以下，将施加到发光二极管LED的电压假设为-1.7V进行说明。虽然根据发光波长或发光量的不同，对发光二极管LED施加的电压会发生变化，但是此时只要调整供应至端子的点亮信号(“Lo”)即可。
此外，晶闸管的n栅极层82和p栅极层83由GaAs等半导体构成，所以有时在ON状态下，在n栅极层82与p栅极层83之间发光。此外，晶闸管射出的光的量由阴极的面积及流过阴极和阳极之间的电流来决定。因此，在不利用来自晶闸管的发光的情况下，例如，在传递晶闸管T中，可通过减小阴极的面积、或用电极(传递晶闸管T1的n欧姆电极323)等进行遮光来抑制无用的光。
(发光装置65的动作)
接着，对发光装置65的动作进行说明。
如上所述，发光装置65具备发光芯片C1～C40(参照图3、4)。
因为发光芯片C1～C40被并行驱动，所以只要说明发光芯片C1的动作即可。
＜时序图＞
图11是说明发光装置65及发光芯片C的动作的时序图。
图11中示出了对发光芯片C1的发光二极管LEDl～LED5这五个发光二极管LED的点亮或不点亮进行控制(记为点亮控制)的部分的时序图。此外，在图11中，使发光芯片C1的发光二极管LEDl、LED2、LED3、LED5点亮，将发光二极管LED4熄灭(不点亮)。
在图11中，设定为时刻从时刻a到时刻k按照字母顺序经过。发光二极管LED1在期间T(1)进行点亮或不点亮的控制(点亮控制)，发光二极管LED2在期间T(2)进行点亮或不点亮的控制(点亮控制)，发光二极管LED3在期间T(3)进行点亮或不点亮的控制(点亮控制)，发光二极管LED4在期间T(4)进行点亮或不点亮的控制(点亮控制)。以下，同样地对编号为5以上的发光二极管LED进行点亮控制。
在此，将期间T(1)、T(2)、T(3)、...设为相同长度的期间，在不对彼此进行区分时称为期间T。
向端子(参照图5、图6)发送的第一传递信号和向端子(参照图5、图6)发送的第二传递信号是具有“H”(0V)和“L”(-3.3V)两个电位的信号。而且，第一传递信号及第二传递信号的波形以连续的两个期间T(例如期间T(1)和期间T(2))为单位重复。
以下，有时将“H”(0V)及“L”(-3.3V)省略为“H”和“L”。
第一传递信号在期间T(1)的开始时刻b从“H”(0V)转换为“L”(-3.3V)，在期间f从“L”转换为“H”。而且，在期间T(2)的终止时刻i从“H”转换为“L”。
第二传递信号在期间T(1)的开始时刻b为“H”(0V)，在时刻e从“H”(0V)转换为“L”(-3.3V)。而且，比期间T(2)的终止时刻i晚一些从“L”转换为“H”。
若对第一传递信号和第二传递信号进行比较，则第二传递信号相当于在时间轴上将第一传递信号错后期间T。另一方面，第二传递信号在期间T(1)中，用虚线表示的波形及在期间T(2)的波形在期间T(3)以后重复。之所以第二传递信号在期间T(1)的波形与期间T(3)以后不同，是因为期间T(1)是发光装置65开始动作的期间。
如后所述，第一传递信号和第二传递信号这一组传递信号通过使传递晶闸管T的ON状态按编号顺序传播，将与ON状态的传递晶闸管T相同编号的发光二极管LED指定为控制点亮或不点亮(点亮控制)的对象。
接着，对发送到发光芯片C1的端子的点亮信号进行说明。此外，向其他发光芯片C2～C40分别发送点亮信号点亮信号是具有“H”(0V)和“Lo”(-5V)两个电位的信号。
在此，在对发光芯片C1的发光二极管LED1进行点亮控制期间T(1)中，说明点亮信号点亮信号在期间T(1)的开始时刻b为“H”(0V)，在时刻c从“H”(0V)转换为“Lo”(-5V)。而且，在时刻d从“Lo”转换为“H”，在时刻e保持“H”。
参照图4、图5，按照图11所示的时序图说明发光装置65及发光芯片C1的动作。此外，以下，对点亮控制发光二极管LED1、LED2的期间T(1)、T(2)进行说明。
(1)时刻a
＜发光装置65＞
在时刻a，发光装置65的信号产生电路110的基准电位供应部160将基准电位Vsub设定为“H”(0V)。电源电位供应部170将电源电位Vga设定为“L”(-3.3V)。这样一来，发光装置65的电路基板62上的电源线200a变为基准电位Vsub的“H”(0V)，发光芯片C1～C40各自的Vsub端子变为“H”。同样地，电源线200b变为电源电位Vga的“L”(-3.3V)，发光芯片C1～C40各自的Vga端子变为“L”(参照图4)。由此，发光芯片C1～C40各自的电源线71变为“L”(参照图5)。
而且，信号产生电路110的传递信号产生部120将第一传递信号第二传递信号分别设定为“H”(0V)。这样一来，第一传递信号线201及第二传递信号线202变为“H”(参照图4)。由此，发光芯片C1～C40各自的端子和端子变为“H”。经由限流电阻R1与端子连接的第一传递信号线72的电位也变为“H”，经由限流电阻R2与端子连接的第二传递信号线73也变为“H”(参照图5)。
进而，信号产生电路110的点亮信号产生部140将点亮信号分别设定为“H”(0V)。这样一来，点亮信号线204-1～204-40变为“H”(参照图4)。由此，发光芯片C1～C40各自的端子经由限流电阻RI变为“H”，与端子连接的点亮信号线75也变为“H”(0V)(参照图5)。
＜发光芯片C1＞
传递晶闸管T、驱动晶闸管S的阳极端子与Vsub端子连接，所以被设定为“H”。
奇数编号的传递晶闸管T1、T3、T5、...各自的阴极与第一传递信号线72连接，被设定为“H”(0V)。偶数编号的传递晶闸管T2、T4、T6、...各自的阴极与第二传递信号线73连接，被设定为“H”。因此，由于传输晶闸管T的阳极和阴极均为“H”，所以传输晶闸管T处于OFF状态。
发光二极管LED的阴极端子与“H”(0V)的点亮信号线75连接。即，发光二极管LED与驱动晶闸管S经由隧道结层85被串联连接。由于发光二极管LED的阴极为“H”、驱动晶闸管S的阳极为“H”，所以发光二极管LED及驱动晶闸管S处于OFF状态。
如上所述，栅极Gt1与启动二极管SD的阴极连接。栅极Gt1经由电源线电阻Rg1与电源电位Vga(“L”(-3.3V))的电源线71连接。而且，启动二极管SD的阳极端子与第二传递信号线73连接，经由限流电阻R2与“H”(0V)的端子连接。因此，启动二极管SD为正向偏置，启动二极管SD的阴极(栅极Gt1)变为从启动二极管SD的阳极的电位(“H”(0V))减去pn结的正向电位Vd(1.5V)而得到的值(-1.5V)。另外，当栅极Gt1变为-1.5V时，由于耦合二极管D1的阳极(栅极Gt1)为-1.5V，阴极经由电源线电阻Rg2与电源线71(“L”(-3.3V))连接，所以耦合二极管D1变为正向偏置。因此，栅极Gt2的电位变为从栅极Gt1的电位(-1.5V)减去pn结的正向电位Vd(1.5V)而得到的-3V。但是，在编号为3以上的栅极Gt中，不会对启动二极管SD的阳极为“H”(0V)的情况带来影响，这些栅极Gt的电位变为电源线71的电位即“L”(-3.3V)。
此外，栅极Gt为栅极Gs，所以栅极Gs的电位与栅极Gt的电位相同。因此，传递晶闸管T、驱动晶闸管S的阈值电压成为从栅极Gt、Gs的电位减去pn结的正向电位Vd(1.5V)而得到的值。即，传递晶闸管T1、驱动晶闸管S1的阈值电压为-3V，传递晶闸管T2、驱动晶闸管S2的阈值电压为-4.5V，编号为3以上的传递晶闸管T、驱动晶闸管S的阈值电压为-4.8V。
(2)时刻b
在图11所示的时刻b，第一传递信号从“H”(0V)转换为“L”(-3.3V)。由此，发光装置65开始动作。
当第一传递信号从“H”转换为“L”时，第一传递信号线72的电位经由端子和限流电阻R1从“H”(0V)转换为“L”(-3.3V)。这样一来，阈值电压为-3V的传递晶闸管T1导通。但是，阴极端子与第一传递信号线72连接的、编号为3以上的奇数编号的传递晶闸管T的阈值电压为-4.8V，所以无法导通。另一方面，偶数编号的传递晶闸管T的第二传递信号为“H”(0V)，第二传递信号线73为“H”(0V)，所以无法导通。
通过传递晶闸管T1导通，第一传递信号线72的电位从阳极的电位(“H”(0V))变为-1V。
当传递晶闸管T1导通时，栅极Gt1/Gs1的电位变为传递晶闸管T1的阳极的电位即“H”(0V)。而且，栅极Gt2(栅极Gs2)的电位变为-1.5V，栅极Gt3(栅极Gs3)的电位变为-3V，编号为4以上的栅极Gt(栅极Gs)的电位变为“L”。
由此，驱动晶闸管S1的阈值电压变为-1.5V，传递晶闸管T2、驱动晶闸管S2的阈值电压变为-3V，传递晶闸管T3、驱动晶闸管S3的阈值电压变为-4.5V，编号为4以上的传递晶闸管T、驱动晶闸管S的阈值电压变为-4.8V。
但是，由于第一传递信号线72通过ON状态的传递晶闸管T1而变为-1V，所以OFF状态的奇数编号的传递晶闸管T不导通。第二传递信号线73为“H”(0V)，所以偶数编号的传递晶闸管T不导通。由于点亮信号线75为“H”(0V)，所以任何一个发光二极管LED都不点亮。
在紧接着时刻b之后(在此，是指由在时刻b的信号的电位变化而使晶闸管等产生变化后，变成稳定状态时。)，传递晶闸管T1处于ON状态，其他传递晶闸管T、驱动晶闸管S、发光二极管LED处于OFF状态。
(3)时刻c
在时刻c，点亮信号从“H”(0V)转换为“Lo”(-5V)。
当点亮信号从“H”转换为“Lo”时，点亮信号线75经由限流电阻RI和端子从“H”(0V)转换为“Lo”(-5V)。因此，驱动晶闸管S的阳极和阴极之间被分压的电压变为-3.3V。这样一来，阈值电压为-1.5V的驱动晶闸管S1导通，发光二极管LED1点亮(发光)。由此，由于驱动晶闸管S1的阳极与阴极之间的电压变为-1V，所以点亮信号线75的电位变为接近-2.7V的电位。此外，驱动晶闸管S2的阈值电压为-3V，但施加到驱动晶闸管S2的电压为-2.7V加上施加到发光二极管LED的电压1.7V而得的-1V，所以驱动晶闸管S2不导通。
在紧接着时刻c之后，传递晶闸管T1、驱动晶闸管S1处于ON状态，发光二极管LED1点亮(发光)。
此外，驱动晶闸管S1在时刻b通过传递晶闸管T1导通而变为可向ON状态转换的状态。
(4)时刻d
在时刻d，点亮信号从“Lo”(-5V)转换为“H”(0V)。
当点亮信号从“Lo”转换为“H”时，点亮信号线75的电位经由限流电阻RI和端子从-2.7V转换为“H”(0V)。这样一来，由于发光二极管LED1的阴极和驱动晶闸管S1的阳极均变为“H”，所以驱动晶闸管S1断开，同时，发光二极管LED1熄灭(变为不点亮)。发光二极管LED1的点亮期间为点亮信号为“Lo”(-5V)的期间，即从点亮信号从“H”转换为“Lo”的时刻c起到点亮信号从“Lo”转换为“H”的时刻d为止的期间。
在紧接着时刻d之后，传递晶闸管T1处于ON状态。
(5)时刻e
在时刻e，第二传递信号从“H”(0V)转换为“L”(-3.3V)。在此，点亮控制发光二极管LED1的期间T(1)终止，点亮控制发光二极管LED2的期间T(2)开始。
当第二传递信号从“H”转换为“L”时，第二传递信号线73的电位经由端子转换为-3.3V。如上所述，传递晶闸管T2的阈值电压变为-3V，所以传递晶闸管T2导通。由此，栅极端子Gt2(栅极端子Gs2)的电位变为“H”(0V)，栅极Gt3(栅极Gs3)的电位变为-1.5V，栅极Gt4(栅极Gs4)的电位变为-3V。而且，编号为5以上的栅极Gt(栅极Gs)的电位变为-3.3V。
在紧接着时刻e之后，传递晶闸管T1、T2处于ON状态。
(6)时刻f
在时刻f，第一传递信号从-1V转换为“H”(0V)。
当第一传递信号从-1V转换为“H”时，第一传递信号线72的电位经由端子从-1V转换为“H”。这样一来，ON状态的传递晶闸管T1的阳极和阴极均变为“H”，传递晶闸管T1断开。这样一来，栅极Gt1(栅极Gs1)的电位经由电源线电阻Rg1朝向电源线71的电源电位Vga(“L”(-3.3V))变化。由此，耦合二极管D1变为在电流不流通的方向上施加了电位的状态(反向偏置)。因此，栅极Gt2(栅极Gs2)为“H”(0V)的影响不会波及到栅极Gt1(栅极Gs1)。即，具有用反向偏置的耦合二极管D连接的栅极Gt的传递晶闸管T的阈值电压变为-4.8V，在“L”(-3.3V)的第一传递信号或第二传递信号中不导通。
在紧接着时刻f之后，传递晶闸管T2处于ON状态。
(7)其他时刻
在时刻g，当点亮信号从“H”(0V)转换为“Lo”(-5V)时，与在时刻c的驱动晶闸管S1和发光二极管LED1同样，驱动晶闸管S2导通，发光二极管LED2点亮(发光)。
而且，在时刻h，当点亮信号从“Lo”(-5V)转换为“H”(0V)时，与在时刻d的驱动晶闸管S1和发光二极管LED1同样，驱动晶闸管S2断开，发光二极管LED2熄灭。
进而，在时刻i，当第一传递信号从“H”(0V)转换为“L”(-3.3V)时，与在时刻b的传递晶闸管T1或在时刻e的传递晶闸管T2同样，阈值电压为-3V的传递晶闸管T3导通。在时刻i，点亮控制发光二极管LED2的期间T(2)终止，点亮控制发光二极管LED3的期间T(3)开始。
以后，重复进行至此说明的动作。
此外，在不使发光二极管LED点亮(发光)而保持熄灭(不点亮)时，只要如图11的从对发光二极管LED4进行点亮控制的期间T(4)中的时刻j到时刻k所示的点亮信号那样使点亮信号保持为“H”(0V)即可。通过如上设置，即使驱动晶闸管S4的阈值电压为-1.5V，驱动晶闸管S4也不会导通，发光二极管LED4保持为熄灭(不点亮)。
如以上说明，传递晶闸管T的栅极端子Gt通过耦合二极管D而相互连接。从而，当栅极Gt的电位变化时，经由正向偏置的耦合二极管D与电位发生了变化的栅极Gt连接的栅极Gt的电位发生变化。而且，具有电位发生了变化的栅极的传递晶闸管T的阈值电压发生变化。当阈值电压高于“L”(-3.3V)(绝对值小的负值)时，传递晶闸管T在第一传递信号或第二传递信号从“H”(0V)转换为“L”(-3.3V)的定时导通。
而且，栅极Gs与ON状态的传递晶闸管T的栅极Gt连接的驱动晶闸管S由于阈值电压为-1.5V，所以当点亮信号从“H”(0V)转换为“Lo”(-5V)时，驱动晶闸管S导通，与驱动晶闸管S串联连接的发光二极管LED点亮(发光)。
即，通过传递晶闸管T变为ON状态，指定作为点亮控制对象的发光二极管LED，“Lo”(-5V)的点亮信号使与作为点亮控制对象的发光二极管LED串联连接的驱动晶闸管S导通，同时使发光二极管LED点亮。
此外，“H”(0V)的点亮信号将驱动晶闸管S保持为OFF状态，同时将发光二极管LED保持为不点亮。即，点亮信号设定发光二极管LED的点亮/不点亮。
通过如上设置，根据图像数据设定点亮信号控制各发光二极管LED的点亮或不点亮。
(发光芯片C的制造方法)
对发光芯片C的制造方法进行说明。在此，对图7所示的驱动晶闸管S与发光二极管LED层叠而成的岛301的剖视图进行说明。
图12是说明发光芯片C的制造方法的图。图12(a)是半导体层叠体形成工序，图12(b)是n欧姆电极321及光出射口保护层89形成工序，图12(c)是露出隧道结层85蚀刻工序，图12(d)是电流狭窄层86b中的电流阻止部β形成工序，图12(e)是露出p栅极层83蚀刻工序，图12(f)是p欧姆电极331和背面电极92形成工序。
此外，在图12中，有时集中示出多道工序。
以下，依次进行说明。
在图12(a)所示的半导体层叠体形成工序中，使p阳极层81、电压降低层90、n栅极层82、p栅极层83、n阴极层84、隧道结层85、p阳极层86、发光层87和n阴极层88在p型基板80上依次外延生长，以形成半导体层叠体。
在此，以p型GaAs为例对基板80进行说明，但基板80也可以为n型GaAs、i型的GaAs。另外，还可以为InP、GaN、InAs、蓝宝石、Si等。在变更基板的材料的情况下，在基板上单片层叠的(外延生长的)材料使用与基板的晶格常数大致匹配(包括应变结构、应变缓和层、变质生长)的材料。作为一例，在InAs基板上使用InAs、InAsSb、GaInAsSb等，在InP基板上使用InP、InGaAsP等，在GaN基板上或蓝宝石基板上使用GaN、AlGaN、InGaN，在Si基板上使用Si、SiGe、GaP等。其中，晶体生长后向其他支撑基板上粘贴的情况下，半导体材料与支撑基板无需大致晶格匹配。作为支撑基板，除上述以外，可例举六方氮化硼(BN)、氮化铝(AlN)、金刚石、石墨等导热性高的基板等。
p阳极层81例如为杂质浓度1×1018/cm3的p型Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
电压降低层90例如为Ge或含有Ge的AlGaAs。此外，只要是带隙能量小的、GaAs与InP的化合物、InN与InSb的化合物、InN与InAs的化合物的四元以上的混合物，还可以是以GaInNAs为基底的化合物半导体等。此外，电压降低层90也可以为量子线(quantum wire)或量子箱(量子点(quantum dot))
n栅极层82例如为杂质浓度1×1017/cm3的n型Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
p栅极层83例如为杂质浓度1×1017/cm3的p型Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
n阴极层84例如为杂质浓度1×1018/cm3的n型Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
隧道结层85由添加有高浓度的n型杂质的n++层85a和添加有高浓度的p型杂质的p++层85b的结(参照图12(b))构成。n++层85a和p++层85b例如为杂质浓度1×1020/cm3的高浓度。此外，通常的结的杂质浓度在1017/cm3～1018/cm3的范围。n++层85a与p++层85b的组合(以下，记为n++层85a/p++层85b)例如为n++GaInP/p++GaAs、n++GaInP/p++AlGaAs、n++GaAs/p++GaAs、n++AlGaAs/p++AlGaAs、n++InGaAs/p++InGaAs、n++GaInAsP/p++GaInAsP、n++GaAsSb/p++GaAsSb。此外，也可以将组合相互变更。
p阳极层86通过依次层叠下侧p层86a、电流狭窄层86b、上侧p层86e而构成(参照图12(c))。
下侧p层86a、上侧p层86c例如是杂质浓度1×1018/cm3的p型的Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
电流狭窄层86b例如为AlAs或Al的组成比高的p型AlGaAs。只要通过Al被氧化而形成Al2O3，电阻变高，进行电流路径限制即可。
发光层87是阱(well)层与势垒(bartier)层交替层叠而成的量子阱结构。阱层例如为GaAs、AlGaAs、InGaAs、GaAsP、GaInAs、AlGaInP、GaInAsP、GaInP等，势垒层为AlGaAs、GaAs、GaInP、GaInAsP等。此外，发光层87也可以为量子线(quantum wire)、量子箱(量子点(quantum dot))。
n阴极层88例如是杂质浓度为1×1018/cm3的n型的Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以为GaInP等。
这些半导体层例如通过金属有机化学气相沉积法(MOCVD：Metal Organic ChemicalVapor Deposition)、分子束外延法(MBE：Molecular Beam Epitaxy)等层叠形成半导体层叠体。
在图12(b)所示的n欧姆电极321及光出射口保护层89形成工序中，首先，在n阴极层88上形成n欧姆电极321。
n欧姆电极321例如为包含容易与n阴极层88等n型半导体层取得欧姆接触的Ge的Au(AuGe)等。
而且，n欧姆电极321例如通过剥离(lift-off)法等形成。
接着，在被n欧姆电极321包围的光出射开口上，使用对射出的光具有透光性的材料形成光出射口保护层89。
光出射口保护层89例如为SiO2、SiON、SiN等。
而且，光出射口保护层89例如通过剥离法等形成。
在图12(c)所示的露出隧道结层85蚀刻工序中，在发光二极管LED的周围通过蚀刻来去除隧道结层85上的n阴极层88、发光层87、p阳极层86。
该蚀刻可以通过使用硫酸系蚀刻液(以重量比计，硫酸∶过氧化氢水∶水＝1∶10∶300)等的湿法蚀刻来进行，也可以例如通过使用氯化硼等的各向异性干法蚀刻(RIE)来进行。
在图12(d)所示的电流狭窄层86b中的电流阻止部β形成工序中，通过露出隧道结层85蚀刻工序，从侧面氧化侧面露出的电流狭窄层86b，形成阻止电流的电流阻止部β。未被氧化而残留的部分成为电流通过部α。
从电流狭窄层86b的侧面的氧化例如是通过在300～400℃下的水蒸气氧化使为AlAs、AlGaAs等的电流狭窄层86b的Al氧化。此时，氧化从露出的侧面进行，在发光二极管LED的周围形成Al的氧化物即Al2O3构成的电流阻止部β。
此外，替代氧化，电流阻止部β也可以通过注入氧离子(O+)(离子注入)而形成。即，也可以在形成电流狭窄层86b之后、形成上侧p层86c之后，通过向设为电流阻止部β的部分注入O+来形成电流阻止部β。
另外，替代设置电流狭窄层86b，也可以在蚀刻隧道结层85之后，使p阳极层86、发光层87、n阴极层88生长，以使隧道结层85残留在对应于电流通过部α的部分中。由于不隔着隧道结层85而层叠的n阴极层84与p阳极层86的结变成反向偏置，所以电流难以流通。即，设置在对应于电流通过部α的部分中的隧道结层85充当电流狭窄层。
在图12(e)所示的露出p栅极层83蚀刻工序中，蚀刻隧道结层85和n阴极层84以使p栅极层83露出。
该蚀刻可以通过使用硫酸系蚀刻液(以重量比计，硫酸∶过氧化氢水∶水＝1∶10∶300)等的湿法蚀刻来进行，也可以例如通过使用氯化硼的各向异性干法蚀刻来进行。
此外，在图12(c)所示的露出隧道结层85蚀刻工序中，若替代使隧道结层85露出而使p栅极层83露出，则在图12(d)的电流阻止部β形成工序中，包含在p栅极层83中的Al有可能会被氧化。因此，若p栅层83中包含的Al被氧化，则表面会变得粗糙，或后述的p欧姆电极331的粘着性会变得劣化。因此，在使隧道结层85露出的状态下，进行电流阻止部β形成工序。
在图12(f)所示的p欧姆电极331和背面电极92形成工序中，首先，在p栅极层83上形成p欧姆电极331。
p欧姆电极331例如为包含容易与p栅极层83等p型半导体层取得欧姆接触的Zn的Au(AuZn)等。
而且，p欧姆电极331例如通过剥离法等形成。此时，也可以同时形成其他p欧姆电极。
接着，在基板80的背面形成背面电极92。
背面电极92与p欧姆电极331同样，例如为AuZn。
除此之外，还包括形成保护层91的工序、在保护层91中形成通孔的工序、以及形成配线75的工序等。
在上面的描述中，对在驱动晶闸管S与发光二极管LED层叠而成的岛301中的发光芯片C的制造方法进行了说明。
通过在上述的工序中附加使n阴极层84的表面露出的工序和形成n欧姆电极323、324、325的工序，形成包括转移晶闸管T、耦合二极管D、电源线电阻Rg、以及限流电阻R1、R2的岛
此外，在上述中，在p栅极层83设置p欧姆电极331，将其作为驱动晶闸管S的栅极端子Gs，但也可以将驱动晶闸管S的栅极端子设置在n栅极层82上。
如以上说明，在第一实施方式的发光芯片C中，使驱动晶闸管S与发光二极管LED层叠。由此，发光芯片C变为通过传递晶闸管T和驱动晶闸管S依次点亮发光二极管LED的自扫描型。由此，在发光芯片C中设置的端子数减少，发光芯片C和发光装置65变为小型。
有时不在驱动晶闸管S上设置发光二极管LED，而是将驱动晶闸管S用作发光元件。即，有时使用驱动晶闸管S在ON状态下的n栅极层82与p栅极层83的结中的发光。在这种情况下，不能分别(独立)设定传递特性和发光特性。因此，难以实现驱动的高速化、光的高输出化、高效率化、低功耗化、低成本化等。难以实现驱动的高速化、光的高输出化、高效率化、低功耗化、低成本化等。
例如，使用晶闸管(驱动晶闸管S)作为发光元件，射出780nm的光。在这种情况下，若使用AlGaAs构成量子阱结构，则将Al组成比设为30％。在这种情况下，若进行露出栅极蚀刻，Al就会被氧化，无法形成栅极端子。
与此相反，在第一实施方式中，通过发光二极管LED进行发光，通过传递晶闸管T和驱动晶闸管S进行传递，将发光和传递分离。驱动晶闸管S无需发光。因此，可将发光二极管LED作为量子阱结构而提高发光特性等，同时可提高传递晶闸管T及驱动晶闸管S的传递特性等。即，可分别(独立)设定发光部102的发光二极管LED与传递部101的传递晶闸管T及驱动晶闸管S。由此，容易谋求驱动的高速化、光的高输出化、高效率化、低功耗化、低成本化等。
另外，在第一实施方式中，将发光二极管LED与驱动晶闸管S经由隧道结层85进行层叠。在这种情况下，发光二极管LED在隧道结层85中变成反向偏置，但隧道结具有即使在反向偏置状态下电流也流通的特性。
此外，若不设置隧道结层85，则发光二极管LED与驱动晶闸管S之间的结会变成反向偏置。因此，为了在发光二极管LED和驱动晶闸管S中流通电流，会施加击穿反向偏置的结的电压。即，驱动电压变高。
即，通过将发光二极管LED和驱动晶闸管S经由隧道结层85进行层叠，与不经由隧道结层85的情况相比，驱动电压被抑制得较低。
另外，设置于发光二极管LED的p阳极层86的电流狭窄层86b可以设置于发光二极管LED的n阴极层88，也可以设置于驱动晶闸管S的p阳极层81、n阴极层84。
图13是驱动晶闸管S与发光二极管LED层叠而成的岛301的变形例的放大剖视图。图13(a)是将电压降低层90设置在驱动晶闸管S的p栅极层83和n阴极层84之间的情况，图13(b)是将电压降低层90设置在驱动晶闸管S的n栅极层82和p栅极层83之间的情况，图13(c)是将电压降低层90设为n栅极层82的情况，图13(d)是将电压降低层90设为p栅极层83的情况。
在将图13(a)的电压降低层90设于驱动晶闸管S的p栅极层83和n阴极层84之间的情况下，电压降低层90既可以作为p栅极层83的一部分，设为与p栅极层83相同的杂质浓度的p型，也可以作为n阴极层84的一部分，设为与n阴极层84相同的杂质浓度的n型。
在将图13(b)的电压降低层90设置在驱动晶闸管S的n栅极层82和p栅极层83之间的情况下，电压降低层90既可以作为n栅极层82的一部分，设为与n栅极层82相同的杂质浓度的n型，也可以作为p栅极层83的一部分，设为与p栅极层83相同的杂质浓度的p型。
在将图13(c)的电压降低层90设为n栅极层82的情况下，可将电压降低层90设为n栅极层82的杂质浓度的n型。
在将图13(d)的电压降低层90设为p栅极层83的情况下，可将电压降低层90设为p栅极层83的杂质浓度的p型。
此外，也可以将电压降低层90设在p阳极层81、n栅极层82、p栅极层83、n阴极层84的各自的中间部。
另外，在第一实施方式中，示出了设置一个电压降低层90的示例，但是也可以设置多个电压降低层90。例如，在p阳极层81与n栅极层82之间、以及在p栅极层83与n阴极层84之间分别设置电压降低层90的情况，或一个设在n栅极层82内，另一个设在p栅极层83内。或者，也可以从p阳极层81、n栅极层82、p栅极层83和n阴极层84中选择两层或三层，分别设置在各个层内。这些电压降低层的导电型可以与设置有电压降低层的阳极层、阴极层和栅极层组合，也可以是i型。此外，在其他实施方式中也同样。
此外，在如图13(a)的结构或图7所示的第一实施方式的发光芯片C那样，将电压降低层90设置在从形成反向偏置的n型栅极层82和p型栅极层83的界面离开的位置的情况下，与图13的结构相比，电压降低层90对图8(c)所示的开关电压Vs的影响变小，从而在未对驱动晶闸管S的栅极Gs即p欧姆电极331施加ON电压的状态下，能够抑制晶闸管错误地导通的误动作。
另一方面，在图13所示的结构中，电压降低层90直接影响在n栅极层82与p栅极层83之间产生的反向偏置，在开关电压Vs降低，且未对p型欧姆电极331施加ON电压的状态下，与图13(a)等的结构相比，晶闸管容易错误地导通。
另外，在图13(a)的结构中，在p栅极层83和n阴极层84之间，存在与p栅极层83和n阴极层84相比带隙小的电压降低层90，由此，与p栅极层83和n阴极层84之间不存在电压降低层90的结构相比，即使驱动晶闸管S的栅极Gs即p欧姆电极331和与n欧姆电极321的电压差变小，晶闸管也变得容易导通。即，在图13(a)的结构中，与图13所示的结构相比，在未对p型欧姆电极331施加ON电压的状态下，晶闸管构成为，通过在n型欧姆电极321与背面电极92之间施加电压，不仅能够抑制晶闸管错误地导通的误动作，而且即使p欧姆电极331和n欧姆电极321的电压差变小也容易导通。
此外，如图7所示，在n栅极层82与p阳极层81之间存在电压降低层90的结构中，通过设为替代p欧姆电极331而在n栅极层82中设置栅电极的结构，即使该栅电极与背面电极92的电压差变小也容易导通。另外，在图13(a)或图7的结构中，可以使用n型基板来反向构成极性。
[第二实施方式]
在第二实施方式的发光芯片C中，替代第一实施方式的发光二极管LED，使用激光二极管作为发光元件的一例。
此外，除发光芯片C以外，其他结构与第一实施方式相同。因此，对发光芯片C进行说明，省略相同的部分的说明。
图14是说明搭载有第二实施方式的自扫描型发光元件阵列(SLED)的发光芯片C的电路结构的等效电路图。第一实施方式中的图5的发光二极管LED1～LED128变为激光二极管LD1～LD128(在不区分的情况下，记为激光二极管LD)。其他结构与图5相同，所以省略说明。
另外，关于第二实施方式中的发光芯片C的平面布局图和剖视图，也可以将在第一实施方式中图6所示的发光芯片C更换为激光二极管LD。因此，省略第二实施方式的发光芯片C的平面布局图和剖视图。
在第二实施方式的发光芯片C中，驱动晶闸管S与激光二极管LD层叠。
激光二极管LD中，由两个包层(以下记为包层)夹持发光层87。包层是折射率比发光层87大的层。在发光层87与包层的界面反射从发光层87射出的光，光被限制在发光层87内。而且，利用在发光层87的侧面间构成的谐振器谐振，引起激光振荡。发光层87有时被记为活性层。
图15是第二实施方式的发光芯片C的驱动晶闸管S与激光二极管LD层叠而成的岛301的放大剖视图。
发光芯片C的p阳极层86由电流狭窄层86b和p型包层构成。即，p阳极层86的下侧p层86a、上侧p层86c构成为包层。而且，n阴极层88构成为包层。此外，有时将下侧p层86a、上侧p层86c、n阴极层88记为下侧p层包层86a、上侧p层包层86c、n阴极(n包层)层88。此外，有时将p阳极层86作为整体记为p阳极(p包层)层86。图中，记为p包层、n包层。
p阳极(p包层)层86的下侧p包层86a、上侧p包层86c例如是杂质浓度为5×1017/cm3的p型的Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，可以为GaInP等。
n阴极(n包层)层88例如是杂质浓度为5×1017/cm3的n型的Al0.9GaAs。Al组成比可以在0～1的范围变更。此外，也可以替代Al0.9GaAs，为GaInP等。
以使从发光层87射出的光被限制在p阳极(p包层)层86和n阴极(n包层)层88之间、并且在发光层87的侧面(端面)间进行激光振荡的方式设定p阳极(p包层)层86、n阴极(n包层)层88及发光层87。该情况下，光从发光层87的侧面(端面)射出。
因此，n欧姆电极321设置在n阴极(n包层)层88上的几乎整个面上。
此外，在图15中，光的出射方向表示与y方向正交的方向、即图6(a)所示的-x方向。这是便于进行说明的方向，也可以向-y方向射出。另外，也可以经由反射镜等而朝向与基板80垂直的方向。其他发光芯片C和变形例也同样。
而且，由于设置有电流狭窄层86b，且抑制了非辐射复合所消耗的电力，所以功耗降低且光取出效率提高。
通过对在第一实施方式中的图12所示的制造方法进行一部分变更来制造第二实施方式的发光芯片C。即，在图12(a)的半导体层叠体形成工序中，将p阳极层86的下侧p层86a和上侧p层86c形成为包层。同样地，将n阴极层88形成为包层。
第二实施方式的发光芯片C与第一实施方式的发光芯片C相同，按照图11所示的时序图进行动作。
此外，设置于激光二极管LD的p阳极(p包层)层86的电流狭窄层86b可以设置于激光二极管LD的n阴极(n包层)层88，也可以设置于驱动晶闸管S的p阳极层81或n阴极层84。
[第三实施方式]
在第三实施方式的发光芯片C中，替代第一实施方式中的发光二极管LED、第二实施方式中的激光二极管LD，使用垂直腔表面发射激光器(VCSEL：Vertical Cavity SurfaceEmitting LASER)作为发光元件的一例。
此外，除发光芯片C以外，其他结构与第一实施方式相同。因此，对发光芯片C进行说明，省略相同的部分的说明。
图16是用于说明第三实施方式的搭载有自扫描发光元件阵列(SLED)的发光芯片C的电路结构的等效电路图。第一实施方式中的图5的发光二极管LED1～LED128变为垂直腔表面发射激光器VCSEL1～VCSEL128(在不区分的情况下，记为垂直腔表面发射激光器VCSEL)。其他结构与图5同样，所以省略说明。
另外，在第一实施方式中图6所示的发光芯片C的平面布局图和剖视图中，也可以将发光二极管LED更换为垂直腔表面发射激光器VCSEL。因此，省略第三实施方式的发光芯片C的平面布局图和剖视图。
图17是第三实施方式的发光芯片C的驱动晶闸管S与垂直腔表面发射激光器VCSEL层叠而成的岛301的放大剖视图。
驱动晶闸管S与垂直腔表面发射激光器VCSEL层叠。
在第三实施方式的发光芯片C中，将p阳极层86及n阴极层88作为分布布拉格反射层(DBR：Distributed Bragg Reflector)(以下，记为DBR层)而构成。p阳极层86包含电流狭窄层86b。即，p阳极层86中，依次层叠下侧p层86a、电流狭窄层86b、上侧p层86c，且下侧p层86a、上侧p层86c构成为DBR层。
此外，有时将下侧p层86a、上侧p层86c、n阴极层88记为下侧p(DBR)层86a、上侧p(DBR)层86c、n(DBR)阴极层88。
DBR层由例如Al0.9Ga0.1As的高Al组成比的低折射率层与例如Al0.2Ga0.8As的低Al组成比的高折射率层的组合构成。低折射率层及高折射率层各自的膜厚(光路长)例如设定为中心波长的0.25(1/4)。此外，低折射率层与高折射率层的Al组成比可以在0～1的范围变更。
此外，电流狭窄层86b的膜厚(光路长)根据所采用的结构来决定。在重视取出效率或工艺重现性的情况下，可设定为构成DBR层的低折射率层和高折射率层的膜厚(光路长)的整数倍，例如设定为中心波长的0.75(3/4)。此外，在奇数倍的情况下，可使电流狭窄层86b被高折射率层与高折射率层夹持。另外，在偶数倍的情况下，可使电流狭窄层86b被高折射率层与低折射率层夹持。即，以抑制DBR层引起的折射率周期的紊乱的方式来设置电流狭窄层86b即可。反之，在希望降低被氧化的部分的影响(折射率或应变)的情况下，电流狭窄层86b的膜厚优选为数十nm，可将电流狭窄层86b插入到在DBR层内确立的驻波的波节部分。
此外，DBR层可以是将SixNy、SiO2、TixOy等组合的电介质多层膜反射镜。另外，DBR层也可以是高对比度光栅(High Contrast Grating)。另外，也可以将p阳极层86或n阴极层88的各自的一部分等作为DBR层。在其他实施方式中也同样。
垂直腔表面发射激光器VCSEL在被两个DBR层(p阳极(pDBR)层86和n阴极(nDBR)层88)夹持的发光层87中，使光谐振而引起激光振荡。发光层87和两个DBR层(p阳极(pDBR)层86和n阴极(nDBR)层88)的反射率例如达到99％以上时发生激光振荡。
在垂直腔表面发射激光器VCSEL中，在隧道结层85和发光层87之间具有p阳极(pDBR)层86，所以光未到达隧道结层85。因此，隧道结层85的带隙也可以比相当于振荡波长的带隙小。因此，能够低电阻化。
第三实施方式的发光芯片C与第一实施方式的发光芯片C相同，按照图11的时序图进行动作。
此外，设置于垂直腔表面发射激光器VCSEL的p阳极(pDBR)层86的电流狭窄层86b可以设置于垂直腔表面发射激光器VCSEL的n阴极(nDBR)层88，也可以设置于驱动晶闸管S的p阳极层81或n阴极层84。在这种情况下，光以某一定量通过隧道结层85。因此，为了减小在隧道结层85中的光吸收，可将带隙比相当于振荡波长的带隙大的材料用于隧道结层85，也可以使隧道结层85的膜厚变薄，或可以使隧道结层85位于驻波的波节。另外，由于电压降低层90也具有光吸收，所以当使用一定量的光通过的结构时，可以使电压降低层90的膜厚变薄，或可以使电压降低层90位于驻波的波节。
在上述第一实施方式至第三实施方式中，使发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)以与驱动晶闸管S串联连接的方式经由隧道结层85层叠。也可以替代隧道结层85，利用配线等将发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)与驱动晶闸管S串联连接。另外，也可以使用在发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)与驱动晶闸管S之间外延生长而能够抑制pn结变成反向偏置的材料。
另外，在第一实施方式至第三实施方式中，主要对将p型GaAs作为基板80的例子进行了说明。对使用其他基板的情况下的各半导体层(在图12(a)的半导体层叠体形成工序中形成的半导体层叠体)的例子进行说明。
首先，以下示出使用GaN基板时的半导体层叠体的一例。
p阳极层81例如是杂质浓度1×1018/cm3的p型的Al0.9GaN。Al组成比可以在0～1的范围变更。
电压降低层90例如为InN量子点。
n栅极层82例如是杂质浓度1×1017/cm3的n型的Al0.9GaN。Al组成比可以在0～1的范围变更。
p栅极层83例如是杂质浓度1×1017/cm3的p型的Al0.9GaN。Al组成比可以在0～1的范围变更。
n阴极层84例如是杂质浓度1×1018/cm3的n型的Al0.9GaN。Al组成比可以在0～1的范围变更。
隧道结层85由添加有高浓度的n型杂质的n++层85a和添加有高浓度的p型杂质的p++层85b的结(参照图12(b))构成。n++层85a和p++层85b例如为杂质浓度1×1020/cm3的高浓度。此外，通常的结的杂质浓度在1017/cm3～1018/cm3的范围。n++层85a与p++层85b的组合(以下，记为n++层85a/p++层85b)例如为n++GaN/p++GaN、n++GaInN/p++GaInN、n++AlGaN/p++AlGaN。此外，也可以将组合相互变更。
p阳极层86通过依次层叠下侧p层86a、电流狭窄层86b、上侧p层86c而构成(参照图12(c))。
下侧p层86a、上侧p层86c例如是杂质浓度1×1018/cm3的p型的Al0.9GaN。Al组成比可以在0～1的范围变更。
由于在GaN基板上难以使用通过氧化而形成的狭窄层(氧化狭窄层)作为电流狭窄层，所以可将隧道结或脊形结构、埋入型结构用作电流狭窄层。或者可以通过离子注入形成电流狭窄层。
发光层87为阱(well)层与势垒(barrier)层交替层叠而成的量子阱结构。阱层例如为GaN、InGaN、AlGaN等，势垒层为AlGaN、GaN等。此外，发光层87也可以为量子线(quantumwire)或量子箱(量子点(quantum dot))。
n阴极层88例如是杂质浓度为1×1018/cm3的n型Al0.9GaN。Al组成比也可以在0～1的范围变更。
接着，以下示出使用InP基板时的半导体层叠体的一例。
p阳极层81例如是杂质浓度1×1018/cm3的p型的InGaAsP。Ga组成比可以在0～1的范围变更。
电压降低层90例如是带隙能量小的、GaAs与InP的化合物、InN与InSb的化合物、InN与InAs的化合物等。此外，只要是四元以上的混合物，还可以是以GaInNAs为基底的化合物半导体等。
n栅极层82例如是杂质浓度1×1017/cm3的n型的InGaAsP。Ga组成比可以在0～1的范围变更。
p栅极层83例如是杂质浓度1×1017/cm3的p型的InGaAsP。Ga组成比可以在0～1的范围变更。
n阴极层84例如是杂质浓度1×1018/cm3的n型的InGaAsP。Ga组成比可以在0～1的范围变更。
隧道结层85由添加有高浓度的n型杂质的n++层85a和添加有高浓度的p型杂质的p++层85b的结(参照图12(b))构成。n++层85a和p++层85b例如为杂质浓度1×1020/cm3的高浓度。此外，通常的结的杂质浓度在1017/cm3～1018/cm3的范围。n++层85a与p++层85b的组合(以下，记为n++层85a/p++层85b)例如为n++InP/p++InP、n++InAsP/p++InAsP、n++InGaAsP/p++InGaAsP、n++InGaAsPSb/p++InGaAsPSb。此外，也可以将组合相互变更。
p阳极层86通过依次层叠下侧p层86a、电流狭窄层86b、上侧p层86c而构成(参照图12(c))。下侧p层86a、上侧p层86c例如是杂质浓度1×1018/cm3的p型的InGaAsP。Ga组成比可以在0～1的范围变更。
由于在InP基板上难以使用通过氧化而形成的狭窄层(氧化狭窄层)作为电流狭窄层，所以可将隧道结或脊形结构、埋入型结构用作电流狭窄层。或者可以通过离子注入形成电流狭窄层。
发光层87是阱(well)层与势垒(barrier)层交替层叠而成的量子阱结构。阱层例如为InAs、InGaAsP、AlGaInAs、GaInAsPSb等，势垒层为InP、InAsP、InGaAsP、AlGaInAsP等。此外，发光层87也可以为量子线(quantum wire)或量子箱(量子点(quantum dot))。
n阴极层88例如为杂质浓度为1×1018/cm3的n型的InGaAsP。Ga组成比可以在0～1的范围变更。
这些半导体层例如通过金属有机化学气相沉积法(MOCVD)、分子束外延法(MBE)等层叠形成半导体层叠体。
[第四实施方式]
在第一实施方式至第三实施方式中，使发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)以与驱动晶闸管S串联连接的方式经由隧道结层85层叠。
也可以替代隧道结层85，利用具有金属导电性的III-V族化合物层。
图18是说明构成金属导电性III-V族化合物层的材料的图。图18(a)是InNAs相对于InN的组成比x的带隙，图18(b)是InNSb相对于InN的组成比x的带隙，图18(c)是对带隙示出VI族元素和III-V族化合物的晶格常数的图。
图18(a)示出相对于组成比的InN与组成比(1-x)的InAs的化合物即InNAs的带隙能量(eV)。
图18(b)示出相对于组成比的InN与组成比(1-x)的InSb的化合物即InNSb的带隙能量(eV)。
如图18(a)和(b)所示，已知作为金属导电性III-V族化合物层的材料的一例说明的InNAs和InNSb在某一组成比x的范围内带隙能量会变为负值。带隙能量变为负值意味着不具有带隙。因此，表现出与金属同样的导电特性(传递特性)。即，金属的导电特性(导电性)是指如果电位与金属同样具有梯度，电流就会流动。
如图18(a)所示，例如InN的组成比x在约0.1约0.8的范围内，InNAs的带隙能量会变为负值。
如图18(b)所示，例如InN的组成比x在约0.2约0.75的范围内，InNSb的带隙能量会变为负值。
即，在上述范围内，InNAs和InNSb会表现出金属的导电特性(导电性)。
此外，在上述范围外的带隙能量小的区域中，由于电子因热能而具有能量，所以可能会过渡很小的带隙，在带隙能量为负值时或电位与金属同样具有梯度时，具有电流容易流动的特性。
而且，即使InNAs和InNSb中含有Al、Ga、Ag、P等，根据不同的组成，带隙能量也能够保持在0附近或负值，且只要电位具有梯度，电流就会流动。
进而，可以使InNAs和InNSb相对于GaAs等III-V族化合物(半导体)的层外延生长。另外，可以在InNAs层上使GaAs等III-V族化合物(半导体)的层外延生长。
因此，若替代隧道结层85，使发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)以与驱动晶闸管S串联连接的方式经由金属导电性III-V化合物层层叠，就能够抑制驱动晶闸管S的n阴极层84和发光元件的p阳极层86被反向偏置。
此外，若使发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)与驱动晶闸管S不经由隧道结层85或金属导电性III-V化合物层层叠，则驱动晶闸管S的n阴极层84和发光二极管LED的p阳极层86会变为反向偏置。因此，需要施加击穿反向偏置结(n阴极层84与p阳极层86的结)的高电压。
即，若使用金属导电性III-V族化合物层，则与使用隧道结层85的情况同样，无需施加击穿反向偏置结(n阴极层84与p阳极层86的结)的高电压。
而且，金属导电性III-V族化合物层可应用于第一实施方式至第三实施方式中的发光芯片C。即，只要将隧道结层85替代为金属导电性III-V族化合物层即可。另外，关于替代上述p型GaAs而使用其他基板的情况下的各半导体层，也可同样应用。因此，省略详细的说明。
[第五实施方式]
第五实施方式是光晶闸管P。当照射光时，光晶闸管P导通。
图19是第五实施方式的光晶闸管P的放大剖视图。是示出光晶闸管P的剖面结构的图。
光晶闸管P通过在p型基板80上层叠p阳极层81、电压降低层90、n栅极层82、p栅极层83和n阴极层84而构成。而且，在基板80的背面设置背面电极92，在n阴极层84上设有n型欧姆电极326。
当n栅极层82和p栅极层83中的一个或两个吸收光时，光晶闸管P导通。
而且，光晶闸管P由于具备电压降低层90，所以上升电压较低。即，光晶闸管P的保持ON状态的电压较低。因此，能够抑制光晶闸管P的功耗。
另外，电压降低层90由于带隙能量小，所以还可以充当光吸收层。因此，即使输入光的强度低，光晶闸管P也容易动作。
这样的光晶闸管P可应用于光学计算、光学处理等。在这些情况下，通过使用第五实施方式的光晶闸管P，能够抑制功耗。
进而，通过在用于电力等的电路中使用的晶闸管中设置在第一实施方式至第五实施方式中说明的电压降低层90，使该晶闸管变为能够抑制ON状态的功耗的晶闸管。由于其结构与图6(a)、(b)中所示的传递晶闸管T的结构相同，所以省略说明。
在第一实施方式至第四实施方式中，也可以将发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)、晶闸管(传递晶闸管T、驱动晶闸管S)的导电型颠倒过来，同时变更电路的极性。即，也可以将共阳极设为共阴极。
此外，为了抑制发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)导通时的发光延迟或缓和振荡，可以预先在发光元件中注入阈值电流以上的微小电流而稍微使其呈发光状态或振荡状态。即，也可以按下述方式构成：从驱动晶闸管S导通前开始稍微使发光元件发光或振荡，在驱动晶闸管S导通时，使发光元件的发光量增加而达到预定的发光量。作为这样的结构，例如可以在发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)的阳极层形成电极，在该电极上连接电压源或电流源，从驱动晶闸管S导通前开始，从该电压源或电流源向发光元件注入微弱的电流即可。
进而，在上述中，使用由发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)和晶闸管(传递晶闸管T、驱动晶闸管S)构成的自扫描发光元件阵列(SLED)进行了说明，但在自扫描发光元件阵列(SLED)中，除了上述部件以外，还可以包含控制用的晶闸管、二极管、电阻等其他部件。
另外，将传递晶闸管T之间利用耦合二极管D进行了连接，但也可以利用电阻等可传递电位变化的部件进行连接。
在第一实施方式至第四实施方式中的作为驱动晶闸管S的结构也可以为pnpn四层结构以外的结构，只要是具有各实施方式中的驱动晶闸管S的功能的结构即可。例如，也可以为具有晶闸管特性的pinin结构、pipin结构、npip结构或pnin结构等。同样地，传递晶闸管T也可以为pnpn四层结构以外的结构，只要是具有各实施方式中的传递晶闸管T的功能的结构即可。例如，也可以为具有晶闸管特性的pinin结构、pipin结构、npip结构或pnin结构。该情况下，只要pinin结构的被p层和n层夹持的i层、n层、i层、pnin结构的被p层和n层夹持的n层、i层中的任一层为栅极层，并将设置于栅极层上的p欧姆电极332作为栅极Gt(栅极Gs)的端子即可。或者，只要nipip结构的被n层和p层夹持的i层、p层、i层、npip结构的被n层和p层夹持的p层、i层中的任一层为栅极层，并将设置于栅极层上的p欧姆电极332作为栅极Gt(栅极Gs)的端子即可。
进而，电压降低层90可作为各层的任一层的一部分插入。可具有与插入层同样的杂质，也可具有同样的导电型，或可以是i型。
另外，第五实施方式中记载的光晶闸管P也同样。
在第一实施方式至第四实施方式中，也可以将发光元件(发光二极管LED、激光二极管LD、垂直腔表面发射激光器VCSEL)、晶闸管(传递晶闸管T、驱动晶闸管S)的导电型颠倒过来，同时变更电路的极性。即，也可以将共阳极设为共阴极。另外，可以为将发光元件和晶闸管的层叠关系上下颠倒，将发光元件层叠在基板侧，并将晶闸管层叠在其上而形成的层叠结构体。即，只要在层叠方向上彼此重叠即可。在这种情况下，如果设置在基板侧的发光元件由端面发光型发光元件构成，则从发光元件射出的光不经由晶闸管而照射到外部。
而且，各实施方式中的构成晶闸管的包括电压降低层90的多个半导体层与构成发光元件的多个半导体层经由构成隧道结层85或金属导电性III-V族化合物层的半导体层层叠而成的半导体结构也可以在自扫描发光元件阵列(SLED)以外的用途中使用。例如，可以作为通过来自外部的电信号或光信号等的输入点亮的发光元件单体、或者作为自扫描发光元件阵列以外的发光元件阵列来使用。
在各实施方式中，对将发光芯片应用于打印头及应用于使用打印头的图像形成装置的情况进行了说明，但也可以将发光芯片应用于其他发光装置。例如，也可以应用于用于投影仪或3D打印机的发光装置、或用于识别物体的形状或测量距离的发光装置。在应用于这种用途的情况下，可使从发光芯片呈列状射出的光在与该列相交的方向上反射。即，可以通过使在主扫描方向上以排列状态从发光芯片射出的光在与该列相交的副扫描方向上反射来二维发射光。此外，作为反射部，可使用多角镜或MEMS反射镜等。另外，当从发光芯片射出的光是二维光时，可以仅经由透镜等光学系统射出而不使用反射部。

Claims (9)

1.一种层叠结构，其特征在于，
具备：
晶闸管，所述晶闸管至少具有依次排列的阳极层、第一栅极层、第二栅极层和阴极层的四层；以及
以与所述晶闸管串联连接的方式设置的发光元件，
所述晶闸管具有半导体层，所述半导体层的带隙能量小于所述四层中的任一层的带隙能量。
2.根据权利要求1所述的层叠结构，其中，
所述发光元件具有发光层，所述半导体层是带隙能量小于所述发光元件所具有的所述发光层的带隙能量的半导体层。
3.根据权利要求1或2所述的层叠结构，其中，
所述半导体层设置在所述阳极层与所述第一栅极层之间。
4.根据权利要求3所述的层叠结构，其中，
在所述第一栅极层设置有栅电极。
5.根据权利要求1或2所述的层叠结构，其中，
所述半导体层设置在所述第二栅极层与所述阴极层之间。
6.根据权利要求5所述的层叠结构，其中，
在所述第二栅极层设置有栅电极。
7.一种发光部件，其特征在于，
具备：
多个传递元件，所述多个传递元件依次变为ON状态；以及
多个根据权利要求1所述的层叠结构，其分别与多个所述传递元件连接，
当多个所述传递元件依次变为ON状态时，多个所述层叠结构的每一个所具有的晶闸管可依次向ON状态转换，当多个所述层叠结构的每一个所具有的所述晶闸管依次变为ON状态时，多个所述层叠结构的每一个所具有的发光元件依次发光或增加发光量。
8.一种发光装置，其特征在于，具备：
根据权利要求7所述的发光部件；以及
光学单元，所述光学单元二维发射从所述发光部件射出的光。
9.一种图像形成装置，其特征在于，具备：
图像保持部件；
曝光单元，所述曝光单元包括对所述图像保持部件充电的充电单元和根据权利要求7所述的发光部件，且经由所述光学单元使所述图像保持部件曝光；
显影单元，所述显影单元将通过所述曝光单元曝光且形成于所述图像保持部件上的静电潜像显影；以及
转印单元，所述转印单元将显影在所述图像保持部件上的图像转印到被转印体上。
CN201810127276.4A 2017-02-13 2018-02-08 层叠结构、发光部件、发光装置和图像形成装置 Active CN108428714B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2017-024433 2017-02-13
JP2017024433A JP6222388B1 (ja) 2017-02-13 2017-02-13 発光部品、プリントヘッド及び画像形成装置
JP2017-181724 2017-09-21
JP2017-181727 2017-09-21
JP2017181727A JP7021485B2 (ja) 2017-09-21 2017-09-21 発光部品、プリントヘッド及び画像形成装置
JP2017181724A JP7021484B2 (ja) 2017-09-21 2017-09-21 発光部品、プリントヘッド及び画像形成装置
JP2017-181730 2017-09-21
JP2017181730A JP7059547B2 (ja) 2017-09-21 2017-09-21 積層構造体、発光部品、プリントヘッド及び画像形成装置

Publications (2)

Publication Number Publication Date
CN108428714A true CN108428714A (zh) 2018-08-21
CN108428714B CN108428714B (zh) 2024-01-23

Family

ID=63105459

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201810127278.3A Active CN108428715B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置
CN201810127276.4A Active CN108428714B (zh) 2017-02-13 2018-02-08 层叠结构、发光部件、发光装置和图像形成装置
CN201810127584.7A Active CN108427248B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置
CN201810127280.0A Active CN108428707B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810127278.3A Active CN108428715B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201810127584.7A Active CN108427248B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置
CN201810127280.0A Active CN108428707B (zh) 2017-02-13 2018-02-08 发光部件、发光装置和图像形成装置

Country Status (2)

Country Link
US (4) US11043530B2 (zh)
CN (4) CN108428715B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245319B1 (ja) * 2016-06-30 2017-12-13 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び半導体積層基板
JP6737008B2 (ja) * 2016-06-30 2020-08-05 富士ゼロックス株式会社 光スイッチ
USD885389S1 (en) * 2017-09-04 2020-05-26 Mitsubishi Electric Corporation Image sensor for scanner
JP7039905B2 (ja) * 2017-09-21 2022-03-23 富士フイルムビジネスイノベーション株式会社 発光部品の製造方法
JP2020170765A (ja) * 2019-04-02 2020-10-15 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP7245101B2 (ja) * 2019-04-02 2023-03-23 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP7395841B2 (ja) * 2019-04-18 2023-12-12 富士フイルムビジネスイノベーション株式会社 光学装置
JP7160781B2 (ja) * 2019-10-31 2022-10-25 Ｄｏｗａエレクトロニクス株式会社 発光素子及びその製造方法
CN111181001B (zh) * 2020-03-04 2021-06-29 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法与应用
JP2021153136A (ja) * 2020-03-24 2021-09-30 富士フイルムビジネスイノベーション株式会社 発光部品
US11855413B2 (en) * 2020-06-22 2023-12-26 Lumentum Operations Llc Vertical-cavity surface-emitting laser array with isolated cathodes and a common anode
JP2022025375A (ja) * 2020-07-29 2022-02-10 株式会社ジャパンディスプレイ 表示装置
CN111817129A (zh) * 2020-08-31 2020-10-23 江西铭德半导体科技有限公司 一种vcsel芯片及其制造方法
KR20220028944A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법
CN117174793B (zh) * 2023-10-31 2024-01-26 江西兆驰半导体有限公司 一种蓝绿光led外延片及其制备方法、led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193232A (ja) * 1993-12-27 1995-07-28 Nissan Motor Co Ltd 電導度変調型トランジスタ
JP2001308375A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 発光素子および発光素子アレイ
JP2013168581A (ja) * 2012-02-16 2013-08-29 Fuji Xerox Co Ltd 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
TW431041B (en) * 1998-09-10 2001-04-21 Rohm Co Ltd Semiconductor light emitting element and semiconductor laser
JP2000299492A (ja) * 1999-04-15 2000-10-24 Daido Steel Co Ltd 量子井戸型発光ダイオード
JP4649701B2 (ja) 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2005116858A (ja) * 2003-10-09 2005-04-28 Furukawa Electric Co Ltd:The 半導体電子デバイス及び半導体電子デバイスの製造方法
US7288469B2 (en) * 2004-12-03 2007-10-30 Eastman Kodak Company Methods and apparatuses for forming an article
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100878696B1 (ko) * 2007-08-27 2009-01-13 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2009286048A (ja) 2008-05-30 2009-12-10 Fuji Xerox Co Ltd 光源ヘッド、及び画像形成装置
JP2010045230A (ja) * 2008-08-13 2010-02-25 Fuji Xerox Co Ltd 発光素子チップ、露光装置および画像形成装置
JP4770955B2 (ja) * 2009-03-16 2011-09-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP5543124B2 (ja) * 2009-03-31 2014-07-09 京セラ株式会社 発光サイリスタ、発光素子アレイ、発光装置および画像形成装置
JP2011155219A (ja) * 2010-01-28 2011-08-11 Fuji Xerox Co Ltd 発光サイリスタ、プリントヘッド及び画像形成装置
US8455856B1 (en) * 2010-04-09 2013-06-04 Stc.Unm Integration of LED driver circuit with LED
JP5615221B2 (ja) * 2011-03-30 2014-10-29 株式会社沖データ 駆動回路、駆動装置、プリントヘッド及び画像形成装置
JP6056154B2 (ja) * 2011-07-21 2017-01-11 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US9059362B2 (en) * 2011-08-30 2015-06-16 Fuji Xerox Co., Ltd. Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP5857569B2 (ja) * 2011-09-15 2016-02-10 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
US8692264B2 (en) * 2012-03-07 2014-04-08 Fuji Xerox Co., Ltd. Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
US8759859B2 (en) * 2012-03-08 2014-06-24 Fuji Xerox Co., Ltd. Light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
JP5998626B2 (ja) * 2012-05-15 2016-09-28 セイコーエプソン株式会社 電気光学装置および電子機器
KR102033928B1 (ko) * 2012-09-13 2019-10-18 엘지이노텍 주식회사 발광 소자 및 조명 시스템
EP2722793B1 (en) * 2012-10-19 2015-04-01 Xeikon IP BV Linear LED array for digital printing apparatus
JP5731084B2 (ja) * 2013-02-13 2015-06-10 古河電気工業株式会社 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
JP5874678B2 (ja) * 2013-04-24 2016-03-02 富士ゼロックス株式会社 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法
JPWO2014178248A1 (ja) * 2013-04-30 2017-02-23 シャープ株式会社 窒化物半導体発光素子
JP2015074180A (ja) * 2013-10-09 2015-04-20 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
US9627445B2 (en) * 2013-12-05 2017-04-18 Infineon Technologies Dresden Gmbh Optoelectronic component and a method for manufacturing an optoelectronic component
JP6451059B2 (ja) * 2014-02-28 2019-01-16 セイコーエプソン株式会社 光電変換装置、光電変換装置の製造方法及び電子機器
JP2017174906A (ja) * 2016-03-22 2017-09-28 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6729079B2 (ja) * 2016-06-30 2020-07-22 富士ゼロックス株式会社 発光部品及び発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193232A (ja) * 1993-12-27 1995-07-28 Nissan Motor Co Ltd 電導度変調型トランジスタ
JP2001308375A (ja) * 2000-04-24 2001-11-02 Nippon Sheet Glass Co Ltd 発光素子および発光素子アレイ
JP2013168581A (ja) * 2012-02-16 2013-08-29 Fuji Xerox Co Ltd 発光サイリスタ、光源ヘッド、及び画像形成装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Also Published As

Publication number Publication date
CN108428707B (zh) 2023-08-11
CN108427248A (zh) 2018-08-21
US20180233533A1 (en) 2018-08-16
US20180234583A1 (en) 2018-08-16
CN108428714B (zh) 2024-01-23
CN108428715B (zh) 2023-08-04
US11043530B2 (en) 2021-06-22
US10236321B2 (en) 2019-03-19
CN108428707A (zh) 2018-08-21
CN108427248B (zh) 2022-04-05
US10438990B2 (en) 2019-10-08
US20180233534A1 (en) 2018-08-16
US20180234584A1 (en) 2018-08-16
US10374002B2 (en) 2019-08-06
CN108428715A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN108428714A (zh) 层叠结构、发光部件、发光装置和图像形成装置
CN108369976B (zh) 发光部件、打印头和图像形成设备
CN107219741B (zh) 发光部件、打印头和图像形成装置
CN108780827B (zh) 发光部件、打印头、图像形成设备和半导体层层叠基板
JP6332535B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP6369613B1 (ja) 発光部品、プリントヘッド及び画像形成装置
CN113451348A (zh) 发光零件
JP6222388B1 (ja) 発光部品、プリントヘッド及び画像形成装置
JP2019057647A (ja) 発光部品、プリントヘッド及び画像形成装置
CN111095701B (zh) 发光部件、打印头、图像形成装置以及光照射装置
JP6728831B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP6332543B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP7059547B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
JP7021484B2 (ja) 発光部品、プリントヘッド及び画像形成装置
JP2022168783A (ja) 発光部品、発光素子アレイチップおよび光計測装置
JP2018142716A (ja) 発光部品及び半導体積層基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 3, chiban 9, Dingmu 7, Tokyo port, Japan

Applicant after: Fuji film business innovation Co.,Ltd.

Address before: No. 3, chiban 9, Dingmu 7, Tokyo port, Japan

Applicant before: Fuji Xerox Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant