JP2015074180A - 発光部品、プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】露光量の制御における精度を向上させた発光部品等を提供する。【解決手段】発光チップＵ１（Ｕ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…と分流サイリスタＤＴとを備えている。発光サイリスタＬ、分流サイリスタＤＴのそれぞれのアノードは、発光チップＵ１（Ｕ）の基板８０に接続され、発光サイリスタＬ及び分流サイリスタＤＴのカソードは、点灯信号線７５に接続されている。点灯信号線７５は、電流制限抵抗ＲＩを介して、点灯信号発生部１４０に接続されている。点灯信号線７５の電位は、電流制限抵抗ＲＩと、オン状態の発光サイリスタＬ又はオン状態の分流サイリスタＤＴで設定され、発光サイリスタＬと分流サイリスタＤＴが並行してオン状態になることで、オン状態の発光サイリスタＬに流れる電流が、分流サイリスタＤＴに分流される。【選択図】図５

Description

本発明は、発光部品、プリントヘッド及び画像形成装置に関する。

特許文献１には、半導体基板上に導電形が異なる半導体層が順に積層された複数個の発光素子が略直線状に配列された発光素子アレイと、前記複数個の発光素子に並列に接続される抵抗と、前記半導体基板上に導電形が異なる半導体層が前記複数個の発光素子の半導体層の積層順と同じ積層順に積層され当該半導体基板に最も近い半導体層は当該複数個の発光素子の当該半導体基板に最も近い半導体層と当該半導体基板を介して電気的に接続されているサイリスタ構造を有し、前記抵抗に接続され当該抵抗に流れる電流値を当該サイリスタ構造のオン／オフにより調整するとともに外部から電気的にデータの書き込み／消去が可能な１ビット以上のメモリ素子と、を集積し、前記メモリ素子に書き込まれた前記データを元に、前記発光素子アレイの平均光出力を調整する発光素子アレイチップが記載されている。

特許第４１９６５８６号公報

本発明は、露光量の制御における精度を向上させた発光部品等を提供することを目的とする。

請求項１に記載の発明は、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、前記複数の発光サイリスタの前記カソード又は前記アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、前記点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、前記分流サイリスタと前記複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように前記点灯信号線の電位を設定できることを特徴とする発光部品である。
請求項２に記載の発明は、前記複数の発光サイリスタのうちの少なくとも１個の発光サイリスタがオン状態にあるときの前記点灯信号線の電位が、前記分流サイリスタをオフ状態からオン状態に移行でき、且つ、当該分流サイリスタがオン状態にあるときの当該点灯信号線の電位が、当該複数の発光サイリスタのうちの少なくとも１個の発光サイリスタをオフ状態からオン状態に移行できるように、当該複数の発光サイリスタのそれぞれのオン状態における内部抵抗、当該分流サイリスタのオン状態における内部抵抗及び当該点灯信号線に直列に接続される電流制限抵抗により設定されていることを特徴とする請求項１に記載の発光部品である。
請求項３に記載の発明は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備えることを特徴とする請求項１又は２に記載の発光部品である。
請求項４に記載の発明は、それぞれが、前記複数の転送サイリスタにおいて互いに隣接する前後の転送サイリスタを接続するように設けられ、前の転送サイリスタがオン状態になることによりオン状態になり、後の転送サイリスタがオフ状態からオン状態に移行する際のしきい電圧を設定する複数の三端子能動素子をさらに備えることを特徴とする請求項３に記載の発光部品である。
請求項５に記載の発明は、それぞれが、前記複数の転送サイリスタにおける転送サイリスタと、当該転送サイリスタによって指定される前記複数の発光サイリスタにおける発光サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光サイリスタの点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項３又は４に記載の発光部品である。
請求項６に記載の発明は、アノード、カソード及びゲートを有し、当該ゲートが前記分流サイリスタをオン状態にすることを可能にする分流信号を受信し、当該カソード又は当該アノードのいずれか一方が前記書込信号を受信することでオフ状態からオン状態に移行して、当該分流サイリスタをオフ状態からオン状態に移行させるように制御する分流制御サイリスタをさらに備えることを特徴とする請求項５に記載の発光部品である。
請求項７に記載の発明は、アノード、カソード及びゲートを有し、前記点灯信号線に当該ゲートが接続され、当該アノード又は当該カソードのいずれか一方が消灯信号を受信することでオフ状態からオン状態に移行して、当該点灯信号線の電位を、前記複数の発光サイリスタ及び前記分流サイリスタをオフ状態に設定する消灯サイリスタをさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載の発光部品である。
請求項８に記載の発明は、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項９に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
請求項１０に記載の発明は、前記発光手段は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備え、前記複数の転送サイリスタを順にオン状態を伝搬させる転送信号を発生するとともに、当該転送信号に基づいて、前記分流サイリスタがオン状態になることを可能にする分流信号を発生する信号発生手段をさらに備えることを特徴とする請求項９に記載の画像形成装置である。

請求項１の発明によれば、本構成を有しない場合に比べ、露光量の制御における精度が向上する。
請求項２の発明によれば、本構成を有しない場合に比べ、露光量の制御が安定して行える。
請求項３の発明によれば、本構成を有しない場合に比べ、発光部品がより小型にできる。
請求項４の発明によれば、本構成を有しない場合に比べ、転送サイリスタの転送不良が抑制できる。
請求項５の発明によれば、本構成を有しない場合に比べ、回路基板上の配線の数を少なくできる。
請求項６の発明によれば、本構成を有しない場合に比べ、消費電力が削減できる。
請求項７の発明によれば、本構成を有しない場合に比べ、回路基板を小型化できる。
請求項８の発明によれば、本構成を有しない場合に比べ、露光量の制御における精度が向上する。
請求項９の発明によれば、本構成を有しない場合に比べ、形成される画像の画質が向上する。
請求項１０の発明によれば、本構成を有しない場合に比べ、消費電力がさらに削減できる。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 第１の実施の形態が適用される発光装置の上面図である。 第１の実施の形態が適用される発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成を示した図である。 第１の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第１の実施の形態が適用される露光量を制御する方法を説明する図である。 発光装置及び発光チップの動作を説明するタイミングチャートである。 第２の実施の形態が適用される発光装置の上面図である。 第２の実施の形態が適用される発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成を示した図である。 第２の実施の形態が適用される発光装置の発光チップＵをマトリクスの各要素として配置して示した図である。 第２の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第２の実施の形態が適用される発光チップの動作を説明するタイミングチャートである。 第３の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第３の実施の形態が適用される発光チップの動作を説明するタイミングチャートである。 第４の実施の形態が適用される発光チップＵの動作を説明するタイミングチャートである。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により予め定められた波長の光を照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録用紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列して発光素子アレイとしたＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ（ＳＬＥＤ）を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する露光手段の一例としてのプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（第１の実施の形態では、発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生手段の一例としての信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、光源部６３の発光素子の発光面がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。

（発光装置６５）
図３は、第１の実施の形態が適用される発光装置６５の上面図である。
図３に例として示す発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光部品の一例としての発光チップＵ１〜Ｕ４０が、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＵ１〜Ｕ４０は、発光チップＵ１から番号順に発光チップＵ４０までを含む。

発光チップＵ１〜Ｕ４０の構成は同じであってよい。よって、発光チップＵ１〜Ｕ４０をそれぞれ区別しないときは、発光チップＵと呼ぶ。
なお、第１の実施の形態では、発光チップＵの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、発光装置６５が信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＵ１〜Ｕ４０を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置６５は信号発生回路１１０を備えているとして説明する。
発光チップＵ１〜Ｕ４０の配列についての詳細は後述する。

図４は、第１の実施の形態が適用される発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を示した図である。図４（ａ）は発光チップＵの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を示している。

はじめに、図４（ａ）に示す発光チップＵの構成を説明する。
発光チップＵは、表面形状が長方形である基板８０の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子（第１の実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＵは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φＤ端子）を備えている。なお、これらの端子は、基板８０の一端部からφＤ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極が設けられている。

なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されていてもよい。例えば、発光素子の発光面を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、又は複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＵ１〜Ｕ４０が搭載され、信号発生回路１１０と発光チップＵ１〜Ｕ４０とを接続する配線（ライン）が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＵ１〜Ｕ４０に、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備えている。後述する分流サイリスタＤＴを制御する分流信号φＤを送信する分流信号発生部１３０を備えている。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＵ１〜Ｕ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号発生部１４０を備えている。なお、点灯信号φＩ１〜φＩ４０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらに、信号発生回路１１０は、発光チップＵ１〜Ｕ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＵ１〜Ｕ４０に電源電位Ｖｇａを与えて駆動する電力を供給する電源電位供給部１７０を備えている。

次に、発光チップＵ１〜Ｕ４０の配列について説明する。
奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…も、同様にそれぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…と偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…とは、発光チップＵに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＵ間においても発光素子が主走査方向（Ｘ方向）に予め定められた間隔で並ぶように設定されている。なお、図４（ｂ）の発光チップＵ１、Ｕ２、Ｕ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（第１の実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＵ１〜Ｕ４０とを接続する配線（ライン）について説明する。
回路基板６２には、発光チップＵの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
また、回路基板６２には、発光チップＵに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。

そして、回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＵ１〜Ｕ４０のφ１端子に第１転送信号φ１を送信する第１転送信号ライン２０１、発光チップＵ１〜Ｕ４０のφ２端子に第２転送信号φ２を送信する第２転送信号ライン２０２が設けられている。

そしてまた、回路基板６２には、信号発生回路１１０の分流信号発生部１３０から、発光チップＵ１〜Ｕ４０のφＤ端子に分流信号φＤを送信する分流信号ライン２０３が設けられている。

さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＵ１〜Ｕ４０のそれぞれのφＩ端子に、それぞれ電流制限抵抗ＲＩを介して、点灯信号φＩ１〜φＩ４０を送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。

回路基板６２上のすべての発光チップＵ１〜Ｕ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＵ１〜Ｕ４０に共通（並列）に送信される。さらに、分流信号φＤも、発光チップＵ１〜Ｕ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＵ１〜Ｕ４０にそれぞれ個別に送信される。
なお、発光装置６５が信号発生回路１１０を備えない場合には、回路基板６２上の電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、分流信号ライン２０３、点灯信号ライン２０４−１〜２０４−４０は、信号発生回路１１０の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板６２の外部に設けられた信号発生回路１１０に接続される。

（発光チップＵ）
図５は、第１の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子、φＤ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＵ１を例に、発光チップＵを説明する。そこで、図５において、発光チップＵを発光チップＵ１（Ｕ）と表記する。他の発光チップＵ２〜Ｕ４０の構成は、発光チップＵ１と同じである。

発光チップＵ１（Ｕ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列を備えている。
そして、発光チップＵ１（Ｕ）は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列を備えている。

また、発光チップＵ１（Ｕ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤ１、Ｄ２、Ｄ３、…を備えている。
そして、発光チップＵ１（Ｕ）は、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…を備えている。

さらに、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１、Ｒ２を備えている。
さらにまた、発光チップＵ１（Ｕ）は、スタートダイオードＤｓ、分流サイリスタＤＴ及び分流サイリスタＤＴに過剰な電流が流れるのを防止する電流制限抵抗Ｒｄを備えている。

発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤ１、Ｄ２、Ｄ３、…、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図５において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。

ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合ダイオードＤ１、Ｄ２、Ｄ３、…、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤ、抵抗Ｒｇと表記する。

発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。第１の実施の形態において、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴの数も１２８個である。同様に、抵抗Ｒｇの数も１２８個である。しかし、結合ダイオードＤの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
図５では、発光サイリスタＬ１〜Ｌ６、転送サイリスタＴ１〜Ｔ６を中心とした部分を示している。

サイリスタ（発光サイリスタＬ、転送サイリスタＴ、分流サイリスタＤＴ）は、ゲート、アノード、カソードを有する半導体素子である。すなわち、基板８０上にｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層、ｎ型の第４半導体層を順に積層した積層半導体にてサイリスタを構成した場合、ｐ型の第１半導体層がアノード、ｐ型の第３半導体層が第１ゲート、ｎ型の第４半導体層がカソードを構成する。なお、ｐ型の第１半導体層が基板８０を兼ねてもよい。
結合ダイオードＤ及びスタートダイオードＤｓは、アノード、カソードを有する半導体素子である。そして、結合ダイオードＤ及びスタートダイオードＤｓも、上記の積層半導体層により構成される。ｐ型の第３半導体層がアノード、ｎ型の第４半導体層がカソードを構成する。
そして、基板８０及び積層半導体層は、ＧａＡｓ、ＧａＡｌＡｓ等により構成されているとする。

では次に、発光チップＵ１（Ｕ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、発光サイリスタＬ、分流サイリスタＤＴのそれぞれのアノードは、ｐ型の第１半導体層であって、発光チップＵ１（Ｕ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノードは、基板８０裏面に設けられたＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａには、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタ列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子は、第１転送信号ライン２０１（図４参照）が接続され、第１転送信号φ１が送信される。
一方、転送サイリスタ列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子は、第２転送信号ライン２０２（図４参照）が接続され、第２転送信号φ２が送信される。

発光サイリスタＬのカソードは、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＵ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号発生部１４０から点灯信号φＩ１が送信される。点灯信号φＩ１は、発光サイリスタＬ１、Ｌ２、Ｌ３、…に点灯のための電流を供給する。なお、他の発光チップＵ２〜Ｕ４０のφＩ端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号φＩ２〜φＩ４０が送信される。
なお、電流制限抵抗ＲＩは、発光チップＵに含まれていてもよい。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲートＧｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲートＧｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で接続されている。よって、ゲートＧｔ１、Ｇｔ２、Ｇｔ３、…とゲートＧｌ１、Ｇｌ２、Ｇｌ３、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲートＧｔ１（ゲートＧｌ１）と表記して、電位が同じであることを示す。

ここでも、ゲートＧｔ１、Ｇｔ２、Ｇｔ３、…、ゲートＧｌ１、Ｇｌ２、Ｇｌ３、…をそれぞれ区別しないときは、ゲートＧｔ、ゲートＧｌと表記する。そして、ゲートＧｔ（ゲートＧｌ）と表記して、電位が同じであることを示す。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲートＧｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲートＧｔ間に、結合ダイオードＤ１、Ｄ２、Ｄ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤ１、Ｄ２、Ｄ３、…はそれぞれがゲートＧｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲートＧｔ１からゲートＧｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２、Ｄ３、Ｄ４、…についても同様である。

転送サイリスタＴのゲートＧｔ（ゲートＧｌ）は、転送サイリスタＴのそれぞれに対応して設けられた抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は、電源ライン２００ｂ（図４（ｂ）参照）に接続され、電源電位供給部１７０から電源電位Ｖｇａが供給される。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲートＧｔ１は、スタートダイオードＤｓのカソード端子に接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号線７３に接続されている。

分流サイリスタＤＴのカソードは、点灯信号線７５に接続されている。分流サイリスタＤＴのゲートＧｄは、分流信号線７７に接続されている。分流信号線７７は、電流制限抵抗Ｒｄを介してφＤ端子に接続されている。φＤ端子は、分流信号ライン２０３（図４参照）に接続され、分流信号発生部１３０から分流信号φＤが送信される。

図５において、発光チップＵ１（Ｕ）の転送サイリスタＴ、結合ダイオードＤ、抵抗Ｒｇ、スタートダイオードＤｓ、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。そして、発光サイリスタＬ、分流サイリスタＤＴ及び電流制限抵抗Ｒｄを備える部分が発光部１０２に該当する。

＜サイリスタの動作＞
まず、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、分流サイリスタＤＴ）の基本的な動作を説明する。
サイリスタは、前述したように、アノード、カソード、ゲートの３端子を有する半導体素子である。
以下では、一例として、Ｖｓｕｂ端子である基板８０の裏面電極に供給される基準電位Ｖｓｕｂをハイレベルの電位として０Ｖ（以下では「Ｈ」（０Ｖ）又は「Ｈ」と表記する。）、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位として−３．３Ｖ（以下では「Ｌ」（−３．３Ｖ）又は「Ｌ」と表記する。）とする。
発光装置６５（図３参照）は負の電位で駆動される。

サイリスタのアノードはＶｓｕｂ端子に供給される基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。
サイリスタを構成する積層半導体層が、ＧａＡｓ、ＧａＡｌＡｓ等で構成されているとし、ｐ型半導体層とｎ型半導体層とのｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとする。

オフ状態のサイリスタでは、オン状態に比べてアノードとカソードとの間に流れる電流が小さい。オフ状態のサイリスタのカソードに、しきい電圧より低い電位（絶対値においてしきい電圧より大きい負の電位）が印加されると、サイリスタはオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位から拡散電位Ｖｄ（１．５Ｖ）を引いた値である。サイリスタは、ターンオンすると、アノードとカソードとの間に流れる電流が、オフ状態に比べて大きなオン状態になる。

サイリスタは、ｐｎｐトランジスタとｎｐｎトランジスタとが組み合わされて構成されている。オン状態のサイリスタでは、これらのｐｎｐトランジスタとｎｐｎトランジスタとがともにオン状態になっている。そして、オン状態のサイリスタのゲートの電位は、サイリスタを構成するｐｎｐトランジスタのオン状態における飽和電圧になる。ここでは、飽和電圧は−０．２Ｖであるとする。
また、オン状態のサイリスタのカソードは、拡散電位Ｖｄに近い電位となる。

サイリスタは、一度ターンオンすると、カソードが、オン状態を維持するために必要な電位（維持電圧）より高い電位（絶対値において維持電圧より小さい負の値、０Ｖ又は正の値）になると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になると、「Ｈ」（０Ｖ）は維持電圧より高い電位であるとともに、カソードの電位とアノードの電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタは、カソードに維持電圧が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されるとオン状態を維持する。
そして、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非発光）する。オン状態の発光サイリスタＬの単位時間当たりの光量は、発光する領域の面積及びカソードとアノードとの間に流す電流によって決まる。
なお、転送サイリスタＴ及び分流サイリスタＤＴも発光することができるが、感光体ドラム１２を露光しないように遮光されている。

ここで、転送サイリスタＴ、発光サイリスタＬ及び分流サイリスタＤＴのそれぞれのカソードの電位について説明する。
図５における奇数番号の転送サイリスタＴは、後述するように「Ｌ」（−３．３Ｖ）の第１転送信号φ１がφ１端子に送信された場合に、オン状態になる。よって、オン状態における奇数番号の転送サイリスタＴのカソードの電位は、φ１端子の電位（「Ｌ」（−３．３Ｖ））、オン状態における転送サイリスタＴの内部抵抗ｒｔ、拡散電位Ｖｄ及び電流制限抵抗Ｒ１によって決まる。
同様に偶数番号の転送サイリスタＴは、後述するように「Ｌ」（−３．３Ｖ）の第２転送信号φ２がφ２端子に送信された場合に、オン状態になる。そして、オン状態における偶数番号の転送サイリスタＴのカソードの電位は、φ２端子の電位（「Ｌ」（−３．３Ｖ））、オン状態における転送サイリスタＴの内部抵抗ｒｔ、拡散電位Ｖｄ及び電流制限抵抗Ｒ１によって決まる。
ここで、一例として、オン状態における転送サイリスタＴの内部抵抗ｒｔが６０Ω、電流制限抵抗Ｒ１、Ｒ２がそれぞれ３００Ωであるとする。すると、オン状態における転送サイリスタＴのカソードは、−１．８Ｖになる。奇数番号の転送サイリスタＴのカソードは、第１転送信号線７２に接続されている。よって、奇数番号の転送サイリスタＴがオン状態にあると、第１転送信号線７２が−１．８Ｖになる。また、偶数番号の転送サイリスタＴのカソードは、第２転送信号線７３に接続されている。よって、偶数番号の転送サイリスタＴがオン状態にあると、第２転送信号線７３が−１．８Ｖになる。

図５における発光サイリスタＬ、分流サイリスタＤＴは、後述するように「Ｌ」（−３．３Ｖ）の点灯信号φＩ１がφＩ端子に送信された場合に、オン状態になる。オン状態における発光サイリスタＬのカソードの電位は、φＩ端子の電位（「Ｌ」（−３．３Ｖ））、オン状態における発光サイリスタＬの内部抵抗ｒｌ、拡散電位Ｖｄ及び電流制限抵抗ＲＩによって決まる。オン状態における分流サイリスタＤＴのカソードの電位は、φＩ端子の電位（「Ｌ」（−３．３Ｖ））、オン状態における分流サイリスタＤＴの内部抵抗ｒｄ、拡散電位Ｖｄ及び電流制限抵抗ＲＩによって決まる。
ここで、一例として、オン状態における発光サイリスタＬの内部抵抗ｒｌが２０Ω、電流制限抵抗ＲＩが８０Ωであるとする。すると、オン状態における発光サイリスタＬのカソードは−１．８６Ｖとなる。このとき、オン状態における発光サイリスタＬを流れる電流ＩＬは、絶対値において１８ｍＡ（後述する図７における｜ＩＬ｜のｉ２）となる。発光サイリスタＬのカソードは、点灯信号線７５に接続されている。よって、発光サイリスタＬがオン状態にあると、点灯信号線７５が−１．８６Ｖになる。

同様に、オン状態における分流サイリスタＤＴの内部抵抗ｒｄが２０Ωであるとすると、オン状態における分流サイリスタＤＴのカソードは−１．８６Ｖとなる。このとき、オン状態における分流サイリスタＤＴを流れる電流ＩＤは、絶対値において１８ｍＡとなる。分流サイリスタＤＴのカソードは、点灯信号線７５に接続されている。よって、分流サイリスタＤＴがオン状態にあると、点灯信号線７５が−１．８６Ｖになる。
なお、以上においては、発光サイリスタＬと分流サイリスタＤＴとがそれぞれ単独でオン状態になった場合を説明した。
発光サイリスタＬのカソードと分流サイリスタＤＴのカソードは、点灯信号線７５に接続されている。発光サイリスタＬと分流サイリスタＤＴとが同時にオン状態になっている場合は、発光サイリスタＬと分流サイリスタＤＴとに電流が分かれて流れる。よって、それぞれのカソード（点灯信号線７５）は、−１．７Ｖになる。このとき、発光サイリスタＬを流れる電流ＩＬは絶対値において１０ｍＡ（後述する図７における｜ＩＬ｜のｉ１）となり、分流サイリスタＤＴを流れる電流ＩＤも絶対値において１０ｍＡ（後述する図７における｜ＩＤ｜のｉ３）となる。

なお、発光サイリスタＬの内部抵抗ｒｌは２０Ωと転送サイリスタＴの内部抵抗ｒｔの６０Ωより小さい。これは、発光サイリスタＬでは光を取り出すために、基板８０上に大きな面積で設けられるのに対し、転送サイリスタＴではオン状態が順に転送されればよく、基板８０上の面積を大きくする必要がない。このため、転送サイリスタＴの内部抵抗ｒｔが、発光サイリスタＬの内部抵抗ｒｌに比べて大きくなっている。

＜光量制御＞
画像形成装置１では、画像形成装置１内の温度、湿度、画像形成の速度、感光体ドラム１２の摩耗などにより、発光チップＵの発光サイリスタＬが感光体ドラム１２を露光する露光量を調整する必要がある。
第１の実施の形態において、発光チップＵのそれぞれの発光サイリスタＬが感光体ドラム１２を露光する露光量は、発光サイリスタＬがオン状態にあって点灯している時間（点灯期間）によって制御される。露光量を大きくするには、点灯期間を長く設定し、露光量を小さくする（絞る）には、点灯期間を短く設定する。露光量を点灯期間で制御する方法では、露光量は、時間に比例するため、時間を変えることで設定できる。すなわち、露光量を点灯期間で制御する方法は、発光サイリスタＬに流す電流により制御する方法に比べて制御がしやすい。

しかし、点灯期間が短い範囲では、点灯期間の設定の精度が悪くなる。これは、発光チップＵの製造に起因する発光サイリスタＬの特性のばらつき、信号発生回路１１０における点灯信号発生部１４０に用いられるＩＣなどの特性のばらつき又は信号発生回路１１０の点灯信号発生部１４０から発光サイリスタＬまでのインピーダンスのばらつきなどによる。これを、信号発生回路１１０などの電子回路により制御しようとすると、電子回路が複雑になり、高価になってしまう。
よって、点灯期間を短くし過ぎないように制御することが好ましい。

図６は、第１の実施の形態が適用される露光量を制御する方法を説明する図である。横軸が点灯期間、縦軸が露光量である。
この方法では、点灯期間が同じであっても高い露光量が得られる高露光量モードと、高露光量モードに比べて低い露光量が得られる低露光量モードとを有している。そして、高露光量モードと低露光量モードとは、発光サイリスタＬに流れる電流を分流サイリスタＤＴのオン状態とオフ状態とによって変更することで、切り替えできる（変更できる）ようになっている。
すなわち、発光サイリスタＬの単位時間の光量は、流れる電流に依存する。よって、発光サイリスタＬに流れる電流を変更することで、高露光量モードと低露光量モードとを切り替えるようにしている。

なお、点灯期間が０からｔ１の間は、設定したとしても得られる露光量の精度が悪いので設定しないとする。すると、高露光量モードにおいては、点灯期間をｔ１からｔ２の間に設定することで、露光量をＥ２からＥ３の間に設定できる。しかし、露光量をＥ１からＥ２の間に設定できない。そこで、高露光量モードから低露光量モードに切り替え（変更し）て、露光量をＥ１からＥ２の間に設定する。
このようにすることで、点灯期間がｔ１からｔ２の間において、露光量がＥ１からＥ２の間を設定できる。
なお、露光量のＥ１は、後述するよう発光サイリスタＬに流れる電流ＩＬにより設定できる。

＜タイミングチャート＞
図７は、発光装置６５及び発光チップＵの動作を説明するタイミングチャートである。
図７では、発光チップＵ１の発光サイリスタＬ１〜Ｌ８の８個の発光サイリスタＬの点灯又は消灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。前述したように、他の発光チップＵ２〜Ｕ４０は、発光チップＵ１と並行して動作するため、発光チップＵ１の動作を説明すれば足りる。
なお、図７では、発光チップＵ１の発光サイリスタＬ１、Ｌ２、Ｌ４、Ｌ５、Ｌ６、Ｌ８を点灯させ、発光サイリスタＬ３、Ｌ７を消灯としている。そして、発光サイリスタＬ１、Ｌ２、Ｌ４を高露光量モード、発光サイリスタＬ５、Ｌ６、Ｌ８を低露光量モードで点灯させている。

図７において、時刻ａから時刻ｔへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯制御される。そして、発光サイリスタＬ５は、時刻ｋから時刻ｐの期間Ｔ（５）において、発光サイリスタＬ６は、時刻ｐから時刻ｒの期間Ｔ（６）において、発光サイリスタＬ７は、時刻ｒから時刻ｓの期間Ｔ（７）において、発光サイリスタＬ８は、時刻ｓから時刻ｔの期間Ｔ（８）において点灯制御される。以下、同様にして番号が９以上の発光サイリスタＬが点灯制御される。

第１の実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。

第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１、分流信号φＤの波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＵ１（発光チップＵ２〜Ｕ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

φ１端子（図５参照）に送信される第１転送信号φ１及びφ２端子（図５参照）に送信される第２転送信号φ２は、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２つの電位を有する信号である。そして、第１転送信号φ１及び第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。

第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持する。

ここで、第１転送信号φ１と第２転送信号φ２とを比較する。第２転送信号φ２は、第１転送信号φ１を期間Ｔ、時間軸上で後ろにずらしたものに該当する。
第１転送信号φ１は、期間Ｔ（１）及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間のためである。

第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５に示した転送サイリスタＴのオン状態を番号順に伝播させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯又は非点灯の制御（点灯制御）の対象として指定する。

発光チップＵ１のφＩ端子に送信される点灯信号φＩ１について説明する。点灯信号φＩ１は、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２つの電位を有する信号である。なお、他の発光チップＵ２〜Ｕ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。

ここでは、発光チップＵ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。なお、発光サイリスタＬ１は点灯させるとしている。
点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持している。

発光チップＵ１のφＤ端子に送信される分流信号φＤについて説明する。分流信号φＤは、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２つの電位を有する信号である。分流信号φＤは、期間Ｔを単位として変化する信号ではない。分流信号φＤを期間Ｔ（１）から期間Ｔ（８）において説明する。
分流信号φＤは、期間Ｔ（１）の開始時刻ｂにおいて「Ｌ」であって、期間Ｔ（５）の時刻ｍで「Ｌ」から「Ｈ」に移行し、期間Ｔ（８）の終了時刻ｔにおいて「Ｈ」を維持する。時刻ｍにおいて高露光量モードから低露光量モードに切り替えている。

では、図４、図５を参照しつつ、図７に示したタイミングチャートにしたがって、発光装置６５及び発光チップＵ１の動作を説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは基準電位Ｖｓｕｂの「Ｈ」に設定され、発光チップＵ１〜Ｕ４０のそれぞれのＶｓｕｂ端子は「Ｈ」に設定される（図４、図５参照）。同様に、電源ライン２００ｂは電源電位Ｖｇａの「Ｌ」に設定され、発光チップＵ１〜Ｕ４０のそれぞれのＶｇａ端子は「Ｌ」に設定される。これにより、発光チップＵ１〜Ｕ４０のそれぞれの電源線７１は「Ｌ」に設定される（図４、図５参照）。

また、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１及び第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＵ１〜Ｕ４０のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。

そして、信号発生回路１１０の分流信号発生部１３０は分流信号φＤを「Ｌ」に設定する。すると、分流信号ライン２０３が「Ｌ」になる（図４参照）。これにより、発光チップＵ１〜Ｕ４０のそれぞれのφＤ端子が「Ｌ」になる。電流制限抵抗Ｒｄを介してφＤ端子に接続されている分流信号線７７の電位も「Ｌ」になる（図５参照）。
さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、電流制限抵抗ＲＩを介して、発光チップＵ１〜Ｕ４０のそれぞれのφＩ端子が「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。

次に、発光チップＵ１の動作を説明する。
なお、図７及び以下における説明では、各端子の電位がステップ（階段）状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオン又はターンオフして、状態の変化を生じる。

＜発光チップＵ１＞
転送サイリスタＴ、発光サイリスタＬ、分流サイリスタＤＴのアノードはＶｓｕｂ端子に接続されているので、「Ｈ」に設定されている。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定される。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード及びカソードがともに「Ｈ」であるためオフ状態にある。

発光サイリスタＬのカソードは、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード及びカソードがともに「Ｈ」であるためオフ状態にある。
さらに、分流サイリスタＤＴのカソードは、「Ｈ」の点灯信号線７５に接続されている。よって、分流サイリスタＤＴも、アノード及びカソードがともに「Ｈ」であるためオフ状態にある。

図５中の転送サイリスタ列の一端のゲートＧｔ１は、前述したように、スタートダイオードＤｓのカソードに接続されている。ゲートＧｔ１は、抵抗Ｒｇ１を介して、電源電位Ｖｇａ（「Ｌ」）の電源線７１に接続されている。そして、スタートダイオードＤｓのアノードは第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」のφ２端子に接続されている。よって、スタートダイオードＤｓは順バイアスである。スタートダイオードＤｓのカソード（ゲートＧｔ１）の電位は、抵抗Ｒｇ１が接続された電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））、φ２端子の電位（「Ｈ」（０Ｖ））、スタートダイオードＤｓの拡散電位Ｖｄ、電流制限抵抗Ｒ２によって設定される。ここでは、スタートダイオードＤｓのカソード（ゲートＧｔ１）は−１．７Ｖになるとする。
また、ゲートＧｔ１が−１．７Ｖになると、結合ダイオードＤ１は、アノード（ゲートＧｔ１）が−１．７Ｖで、カソードが抵抗Ｒｇ２を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲートＧｔ２の電位は、ゲートＧｔ１の電位（−１．７Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３．２Ｖになる。しかし、番号が３以上のゲートＧｔには、スタートダイオードＤｓのアノードが電流制限抵抗Ｒ２を介して「Ｈ」のφ２端子に接続されている影響が及ばず、ゲートＧｔの電位は、電源線７１の「Ｌ」（−３．３Ｖ）になっている。

転送サイリスタＴのゲートＧｔの電位は発光サイリスタＬのゲートＧｌの電位と同じ（ゲートＧｔ（ゲートＧｌ））である。よって、転送サイリスタＴ、発光サイリスタＬのしきい電圧は、ゲートＧｔ（ゲートＧｌ）の電位から拡散電位Ｖｄを引いた値となる。すなわち、転送サイリスタＴ１、発光サイリスタＬ１のしきい電圧は−３．２Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧は−４．７Ｖ、番号が３以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖとなっている。

分流サイリスタＤＴのゲートＧｄは、「Ｌ」（−３．３Ｖ）の分流信号線７７に接続されている。よって、分流サイリスタＤＴは、しきい電圧が−４．８Ｖになっている。

（２）時刻ｂ
図７に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作を開始する。
すると、φ１端子及び電流制限抵抗Ｒ１を介して、第１転送信号線７２がＨ」から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−３．２Ｖである転送サイリスタＴ１がターンオンする。しかし、第１転送信号線７２にカソードが接続された番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるのでターンオンしない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」であって第２転送信号線７３が「Ｈ」であるので、ターンオンできない。
転送サイリスタＴ１がターンオンすると、前述したように、第１転送信号線７２が−１．８Ｖになる。

転送サイリスタＴ１がターンオンすると、ゲートＧｔ１の電位は−０．２Ｖになる。そして、ゲートＧｔ２の電位が−１．７Ｖ、ゲートＧｔ３の電位が−３．２Ｖになる。番号が４以上のゲートＧｔの電位は「Ｌ」（−３．３Ｖ）が維持される。
これにより、発光サイリスタＬ１のしきい電圧が−１．７Ｖ、転送サイリスタＴ２、発光サイリスタＬ２のしきい電圧が−３．２Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−４．７Ｖになる。番号が４以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖが維持される。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により−１．８Ｖになっているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は、「Ｈ」であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」であるので、発光サイリスタＬ及び分流サイリスタＤＴはターンオンしない。

時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。以下同じ。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ及び発光サイリスタＬ、分流サイリスタＤＴはオフ状態にある。
以下では、オン状態のサイリスタについて表記し、オフ状態のサイリスタについては表記しない。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。しきい電圧が−１．７Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。すると、点灯信号線７５が−１．８６Ｖになる。そして、発光サイリスタＬ１を流れる電流ＩＬが絶対値においてｉ２（１８ｍＡ）になる。

発光サイリスタＬ２は、しきい電圧が−３．２Ｖである。しかし、しきい電圧が−１．７Ｖと絶対値において小さい発光サイリスタＬ１が先にターンオンして、点灯信号線７５を−１．８６Ｖに設定するので、発光サイリスタＬ２はターンオンできない。
なお、分流サイリスタＤＴは、しきい電圧が−４．８Ｖであるので、ターンオンせず、分流サイリスタＤＴを流れる電流ＩＤは０である。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。発光サイリスタＬ１は、アノードとカソードとがともに「Ｈ」になるのでターンオフして消灯する。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
すると、φ２端子を介して第２転送信号線７３が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が−３．２Ｖになっているので、ターンオンする。これにより、第２転送信号線７３が−１．８Ｖになる。さらに、ゲートＧｔ２（ゲートＧｌ２）の電位が−０．２Ｖ、ゲートＧｔ３（ゲートＧｌ３）の電位が−１．７Ｖ、ゲートＧｔ４（ゲートＧｌ４）の電位が−３．２Ｖになる。番号が５以上のゲートＧｔ（ゲートＧｌ）の電位は「Ｌ」に維持される。
これにより、発光サイリスタＬ２のしきい電圧が−１．７Ｖ、転送サイリスタＴ３、発光サイリスタＬ３のしきい電圧が−３．２Ｖ、転送サイリスタＴ４、発光サイリスタＬ４のしきい電圧が−４．７Ｖになる。番号が５以上の転送サイリスタＴ、発光サイリスタＬのしきい電圧は−４．８Ｖが維持される。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。すると、φ１端子及び電流制限抵抗Ｒ１を介して第１転送信号線７２が「Ｌ」から「Ｈ」に移行する。オン状態の転送サイリスタＴ１は、アノードとカソードとがともに「Ｈ」になって、ターンオフする。ゲートＧｔ１（ゲートＧｌ１）の電位は、抵抗Ｒｇ１を介して、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤ１は電流が流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲートＧｔ２（ゲートＧｌ２）が−０．２Ｖである影響は、ゲートＧｔ１（ゲートＧｌ１）には及ばない。
すなわち、逆バイアスの結合ダイオードＤで接続されたゲートＧｔを有する転送サイリスタＴは、しきい電圧が−４．８Ｖになって、第１転送信号φ１又は第２転送信号φ２が「Ｌ」（−３．３Ｖ）になってもターンオンしない。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。

（７）時刻ｇ
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃにおける発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯する。
時刻ｇの直後において、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯している。

（８）時刻ｈ
時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
時刻ｈの直後において、転送サイリスタＴ２がオン状態にある。

（９）時刻ｉ
時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１と同様に、しきい電圧が−３．２Ｖの転送サイリスタＴ３がターンオンする。
時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
時刻ｉの直後において、転送サイリスタＴ２、Ｔ３がオン状態にある。
なお、期間Ｔ（３）においては、点灯信号φＩ１は、「Ｌ」を維持する。よって、発光サイリスタＬ３は、しきい電圧が−１．７Ｖであってもターンオンせず、点灯しない。

（１０）時刻ｊ
時刻ｊにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３．２Ｖの転送サイリスタＴ４がターンオンする。
時刻ｊで、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が終了し、発光サイリスタＬ４を点灯制御する期間Ｔ（４）が開始する。
期間Ｔ（４）は、期間Ｔ（２）と同様であるので説明を省略する。

（１１）時刻ｋ
時刻ｋにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１と同様に、しきい電圧が−３．２Ｖの転送サイリスタＴ５がターンオンする。これにより、発光サイリスタＬ５はしきい電圧が−１．７Ｖになる。なお、発光サイリスタＬ６はしきい電圧が−３．２Ｖになる。
時刻ｋで、発光サイリスタＬ４を点灯制御する期間Ｔ（４）が終了し、発光サイリスタＬ５を点灯制御する期間Ｔ（５）が開始する。
時刻ｋの直後において、転送サイリスタＴ４、Ｔ５がオン状態にある。

（１２）時刻ｌ
時刻ｌにおいて、第２転送信号φ２が「Ｌ」から「Ｈ」に移行すると、時刻ｆでの転送サイリスタＴ１と同様に、オン状態の転送サイリスタＴ４は、アノードとカソードとがともに「Ｈ」になって、ターンオフする。
時刻ｌの直後において、転送サイリスタＴ５がオン状態にある。

（１３）時刻ｍ
時刻ｍにおいて、分流信号φＤが「Ｌ」から「Ｈ」に移行する。すると、φＤ端子及び電流制限抵抗Ｒｄを介して分流サイリスタＤＴのゲートＧｄの電位が「Ｈ」（０Ｖ）になる。そして、分流サイリスタＤＴのしきい電圧が−１．５Ｖになる。
時刻ｍの直後において、転送サイリスタＴ５がオン状態にある。

（１４）時刻ｎ
時刻ｎにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。このとき、しきい電圧が−１．５Ｖの分流サイリスタＤＴがターンオンする。これにより、点灯信号線７５が−１．８６Ｖになる。
すると、しきい電圧が−１．７Ｖである発光サイリスタＬ５もターンオンして、点灯（発光）する。すなわち、発光サイリスタＬ５と分流サイリスタＤＴとが同時にオン状態になる。これにより、点灯信号線７５は、−１．７Ｖになる。そして、発光サイリスタＬ５を流れる電流ＩＬは絶対値においてｉ１（１０ｍＡ）となり、分流サイリスタＤＴを流れる電流ＩＤも絶対値においてｉ３（１０ｍＡ）となる。
なお、発光サイリスタＬ６は、しきい電圧が−３．２Ｖであるが、点灯信号線７５が−１．７Ｖになるので、ターンオンできない。
時刻ｎの直後において、転送サイリスタＴ５、分流サイリスタＤＴがオン状態にあって、発光サイリスタＬ５がオン状態で点灯している。

（１５）時刻ｏ
時刻ｏにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５の電位が「Ｌ」から「Ｈ」に移行する。分流サイリスタＤＴ及び発光サイリスタＬ５は、アノードとカソードとがともに「Ｈ」になるのでターンオフする。発光サイリスタＬ５は消灯する。
しかし、分流信号φＤは「Ｈ」であるので、分流サイリスタＤＴは、ゲートＧｄが「Ｈ」に維持され、しきい電圧が−１．５Ｖである。

（１６）時刻ｐ
時刻ｐにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３．２Ｖの転送サイリスタＴ６がターンオンする。
時刻ｐで、発光サイリスタＬ５を点灯制御する期間Ｔ（５）が終了し、発光サイリスタＬ６を点灯制御する期間Ｔ（６）が開始する。
時刻ｐの直後において、転送サイリスタＴ５、Ｔ６がオン状態にある。

（１７）時刻ｑ
時刻ｑにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。このとき、時刻ｎと同様に、しきい電圧が−１．５Ｖである分流サイリスタＤＴ及びしきい電圧が−１．７Ｖである発光サイリスタＬ６がターンオンして、発光サイリスタＬ６が点灯する。
時刻ｑの直後において、転送サイリスタＴ６、分流サイリスタＤＴがオン状態にあって、発光サイリスタＬ６がオン状態で点灯している。

これ以降は、前述したことの繰り返しとなる。
なお、発光サイリスタＬ７を点灯制御する期間Ｔ（７）では、点灯信号φＩ１は、「Ｌ」を維持する。よって、発光サイリスタＬ７は、しきい電圧が−１．７Ｖであるがターンオンせず点灯しない。同様に、分流サイリスタＤＴは、しきい電圧が−１．５Ｖであるがターンオンしない。

以上説明したように、転送サイリスタＴのゲートＧｔは結合ダイオードＤによって相互に接続されている。よって、ゲートＧｔの電位が変化すると、電位が変化したゲートＧｔに順バイアスの結合ダイオードＤを介して接続されたゲートＧｔの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が−３．２Ｖであると、第１転送信号φ１又は第２転送信号φ２が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタＴのゲートＧｔにゲートＧｌが接続された発光サイリスタＬは、しきい電圧が−１．７Ｖになって、点灯信号φＩが「Ｈ」から「Ｌ」（−３．３Ｖ）に移行するタイミングおいてターンオンして点灯（発光）する。

すなわち、転送サイリスタＴは順にオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯信号φＩは、点灯制御の対象の発光サイリスタＬを点灯又は非点灯に設定する。
このように、画像データに応じて点灯信号φＩを設定することで、発光サイリスタＬの点灯又は非点灯と、点灯期間とを制御している。

そして、分流サイリスタＤＴがオフ状態であると、発光サイリスタＬに流れる電流ＩＬが絶対値においてｉ２（１８ｍＡ）となり、分流サイリスタＤＴがオン状態であると、発光サイリスタＬに流れる電流ＩＬが絶対値においてｉ１（１０ｍＡ）となる。すなわち、分流サイリスタＤＴをオフ状態とすることで、発光サイリスタＬに流れる電流を大きくして、高露光量モードとし、分流サイリスタＤＴをオン状態とすることで、発光サイリスタＬに流れる電流を小さくして、低露光量モードとしている。
なお、発光サイリスタＬに流れる電流ＩＬは、オン状態における発光サイリスタＬの内部抵抗ｒｌ、オン状態における分流サイリスタＤＴの内部抵抗ｒｄによって設定できる。

図７においては、期間Ｔ（５）の時刻ｍにおいて、分流信号φＤを「Ｌ」から「Ｈ」に移行した。しかし、分流信号φＤを「Ｌ」から「Ｈ」に移行するタイミングは、前段の発光サイリスタＬ（図７の時刻ｍでは発光サイリスタＬ４）の点灯期間が終了した後から、後段の発光サイリスタＬ（図７の時刻ｍでは発光サイリスタＬ５）を点灯する前の間であればよい。
前段の発光サイリスタＬの点灯期間では、点灯信号線７５の電位が−１．８６Ｖであるので、分流信号φＤを「Ｌ」から「Ｈ」に移行して分流サイリスタＤＴのしきい電圧を−１．５Ｖにすると、分流サイリスタＤＴがターンオンしてしまう。そして、発光サイリスタＬの電流ＩＬを低減するので、好ましくない。

一方、低露光量モードから高露光量モードに移行させるために、分流信号φＤを「Ｈ」から「Ｌ」に移行するタイミングは、前段の発光サイリスタＬの点灯期間においてであってもかまわない。分流信号φＤが「Ｈ」から「Ｌ」に移行しても、分流サイリスタＤＴはオン状態を維持するからである。

なお、図７においては、期間Ｔ（５）において、高露光量モードから低露光量モードへ切り替えた。しかし、期間Ｔ（１）が始まる前、すなわち、時刻ａにおいて、高露光量モードと低露光量モードとを選択するようにしてもよい。

＜分流サイリスタＤＴと発光サイリスタＬとのしきい電圧の関係＞
低露光量モードでは、分流サイリスタＤＴと発光サイリスタＬとを並行してオン状態にする。したがって、いずれか一方がオン状態になったときの点灯信号線７５の電位が、いずれか他方のしきい電圧より低いことが必要である。
このため、分流サイリスタＤＴのしきい電圧と発光サイリスタＬのしきい電圧とは次式の関係を満たすことが必要となる。ここで、Ｖｄは拡散電位Ｖｄの値、Ｖｇａは電源電位Ｖｇａの値、ｒｓは分流サイリスタＤＴの内部抵抗ｒｓの抵抗値、ｒｌは発光サイリスタＬの内部抵抗ｒｌの抵抗値、ＲＩは電流制限抵抗ＲＩの抵抗値である。

分流信号φＤの「Ｈ」は、これまでの説明では０Ｖとしたが、上記の関係を満たすように設定すればよい。
なお、分流信号φＤが「Ｈ」になると、分流サイリスタＤＴがターンオン（オフ状態からオン状態に移行）するのではなく、分流サイリスタＤＴがオン状態なることが可能になる。すなわち、点灯信号φＩが「Ｈ」から「Ｌ」に移行しないと、分流サイリスタＤＴはターンオンしない。

［第２の実施の形態］
第２の実施の形態が適用される発光装置６５は、第１の実施の形態に比べて回路基板６２上の配線の本数を抑制するとともに、転送サイリスタＴにおける転送不良が抑制できる。
第２の実施の形態が適用される画像形成装置１及びプリントヘッド１４は、第１の実施の形態において図１及び図２に示した画像形成装置１及びプリントヘッド１４と同様であるので、説明を省略し、発光装置６５より説明する。

（発光装置６５）
図８は、第２の実施の形態が適用される発光装置６５の上面図である。
図８に示すように、第２の実施の形態における発光装置６５では、光源部６３は、回路基板６２上に、２０個の発光チップＵａ１〜Ｕａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＵｂ１〜Ｕｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、第２の実施の形態では、第１の実施の形態における４０個の発光チップＵを２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）に分けている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
そして、発光装置６５は、第１の実施の形態と同様に、光源部６３を駆動する信号発生回路１１０を搭載している。
なお、発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の構成は同一であってよい。よって、発光チップＵａ１〜Ｕａ２０をそれぞれ区別しないときは、発光チップＵａ、発光チップＵｂ１〜Ｕｂ２０をそれぞれ区別しないときは、発光チップＵｂと表記する。そして、発光チップＵａと発光チップＵｂとをそれぞれ区別しないときは、発光チップＵと表記する。
そして、第２の実施の形態では、発光チップＵの数として、合計４０個を用いたが、これに限定されない。

図９は、第２の実施の形態が適用される発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を示した図である。図９（ａ）は発光チップＵの構成を示し、図９（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を示す。

はじめに、図９（ａ）に示す発光チップＵの構成を説明する。
発光チップＵは、矩形の基板８０上において、長辺側に長辺に沿って列状に設けられた複数の発光素子（第２の実施の形態では発光サイリスタＬ１、Ｌ３、Ｌ５、…）を備える発光部１０２を備えている。さらに、発光チップＵは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＲ端子、φＤ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφＷ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＤ端子、φＲ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。

次に、図９（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を説明する。
発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）が搭載され、信号発生回路１１０と発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
また、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＵａ１〜Ｕａ２０）に対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＵｂ１〜Ｕｂ２０）に対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。

そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＵａ１〜Ｕａ２０）に対して、分流信号φＤａを送信する分流信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＵｂ１〜Ｕｂ２０）に対して、分流信号φＤｂを送信する分流信号発生部１３０ｂとを備えている。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＵａ１〜Ｕａ２０）に対して、消灯信号φＲａを送信する消灯信号発生部１８０ａと、発光チップ群＃ｂ（発光チップＵｂ１〜Ｕｂ２０）に対して、消灯信号φＲｂを送信する消灯信号発生部１８０ｂとを備えている。消灯信号発生部１８０ａと消灯信号発生部１８０ｂとをそれぞれ区別しないときは、消灯信号発生部１８０と表記する。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する発光チップＵａ１と発光チップ群＃ｂに属する発光チップＵｂ１との発光チップ組＃１に対して、書込信号φＷ１を送信し、発光チップ群＃ａに属する発光チップＵａ２と発光チップ群＃ｂに属する発光チップＵｂ２との発光チップ組＃２に対して、書込信号φＷ２を送信し、以下同様にして、発光チップ群＃ａに属する発光チップＵａ２０と発光チップ群＃ｂに属する発光チップＵｂ２０との発光チップ組＃２０に対して、書込信号φＷ２０を送信する書込信号発生部１５０を備えている。

すなわち、発光チップ群＃ａに属する一つの発光チップＵと発光チップ群＃ｂに属する一つの発光チップＵとを一つの組（発光チップ組＃１、＃２、…、＃２０）にして、発光チップ組毎にそれぞれ書込信号φＷを送信する書込信号発生部１５０を備えている。ここでは、発光チップ組＃１、＃２、…、＃２０をそれぞれ区別しないときは発光チップ組と表記し、組と略すことがある。

なお、上述したように、図９では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と表記することがある。また、分流信号発生部１３０ａと分流信号発生部１３０ｂとを分けて示したが、これらをまとめて分流信号発生部１３０と表記することがある。そして、消灯信号発生部１８０ａと消灯信号発生部１８０ｂとを分けて示したが、これらをまとめて消灯信号発生部１８０と表記することがある。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と表記する。分流信号φＤａ、φＤｂをそれぞれ区別しないときは分流信号φＤと表記する。消灯信号φＲａと消灯信号φＲｂとを区別しない場合には消灯信号φＲと表記する。書込信号φＷ１〜φＷ２０をそれぞれ区別しないときは書込信号φＷと表記する。

次に、発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０及び発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０が互いに向かい合い、発光チップＵ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。なお、図９（ｂ）の発光チップＵａ１、Ｕａ２、Ｕａ３、…及び発光チップＵｂ１、Ｕｂ２、Ｕｂ３、…に、図９（ａ）に示した発光部１０２の発光素子の並び（発光サイリスタＬ１、Ｌ３、Ｌ５、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、発光チップＵの基板８０の裏面に設けられたＶｓｕｂ端子に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。
そして、回路基板６２には、発光チップＵに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａ及び第２転送信号φ２ａは、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、及び発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂ及び第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０に共通（並列）に送信される。

また、回路基板６２には、信号発生回路１１０の分流信号発生部１３０ａから、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のそれぞれのφＤ端子に、分流信号φＤａを送信するための分流信号ライン２０３ａが設けられている。分流信号φＤａは、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の分流信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のそれぞれのφＤ端子に、分流信号φＤｂを送信するための分流信号ライン２０３ｂが設けられている。分流信号φＤｂは、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０に共通（並列）に送信される。

そして、回路基板６２には、信号発生回路１１０の消灯信号発生部１８０ａから、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のそれぞれのφＲ端子に、消灯信号φＲａを送信するための消灯信号ライン２０８ａが設けられている。消灯信号φＲａは、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の消灯信号発生部１８０ｂから、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のそれぞれのφＲ端子に、消灯信号φＲｂを送信するための消灯信号ライン２０８ｂが設けられている。消灯信号φＲｂは、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとから構成される発光チップ組に対して、発光チップ組毎に書込信号φＷ１、φＷ２〜φＷ２０を送信する書込信号ライン２０５−１〜２０５−２０が設けられている。

すなわち、発光チップ群＃ａに属する発光チップＵａ１と発光チップ群＃ｂに属する発光チップＵｂ１との発光チップ組＃１に対して、書込信号ライン２０５−１はそれぞれのφＷ端子に接続されて書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＵａ２と発光チップ群＃ｂに属する発光チップＵｂ２との発光チップ組＃２に対して、書込信号ライン２０５−２はそれぞれのφＷ端子に接続されて書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＵａ２０と発光チップ群＃ｂに属する発光チップＵｂ２０との発光チップ組＃２０に対して、書込信号ライン２０５−２０はそれぞれのφＷ端子に接続されて書込信号φＷ２０を送信する。

以上説明したように、回路基板６２上のすべての発光チップＵには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、分流信号φＤａ、消灯信号φＲａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、分流信号φＤｂ、消灯信号φＲｂは、発光チップ群＃ｂに対して共通に送信される。
一方、書込信号φＷ（書込信号φＷ１〜φＷ２０）は、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとが構成する発光チップ組（発光チップ組＃１〜＃２０）のそれぞれに対して共通に送信される。

なお、発光装置６５が信号発生回路１１０を備えない場合には、回路基板６２上の電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、分流信号ライン２０３ａ、２０３ｂ、消灯信号ライン２０８ａ、２０８ｂ、書込信号ライン２０５−１〜２０５−２０は、信号発生回路１１０の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより、回路基板６２の外部に設けられた信号発生回路１１０に接続される。

図１０は、第２の実施の形態が適用される発光装置６５の発光チップＵをマトリクスの各要素として配置して示した図である。
図１０では、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）を２×２０のマトリクスの各要素として配置して、信号発生回路１１０と発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）とを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、分流信号φＤａ、φＤｂ、消灯信号φＲａ、φＲｂ、書込信号φＷ１〜φＷ２０）の配線（ライン）を示している。
上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、分流信号φＤａ、消灯信号φＲａは、発光チップ群＃ａに共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、分流信号φＤｂ、消灯信号φＲｂは、発光チップ群＃ｂに共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。

ここで、回路基板６２上に設ける配線（ライン）数について説明する。
発光装置６５において発光チップＵを発光チップ群及び発光チップ組に分けない第１の実施の形態（図４参照）では、点灯信号φＩは、発光チップＵ毎に送信されるため、発光チップＵの数を４０個とすると、点灯信号ライン２０４−１〜２０４−４０は４０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、分流信号ライン２０３、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５の回路基板６２に設ける配線（ライン）数は４５本となる。
また、４０本の点灯信号ライン２０４は、発光サイリスタＬに点灯のための電流を流すため、抵抗が小さいことを要する。よって、４０本の点灯信号ライン２０４には、幅の広い配線（ライン）が必要になる。このため、第１の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合には、回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

第２の実施の形態では、図９、１０に示すように、発光チップ群が２個の場合、分流信号ライン２０３ａ、２０３ｂ、消灯信号ライン２０８ａ、２０８ｂ、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、電源ライン２００ａ、２００ｂに加え、書込信号ライン２０５−１〜２０５−２０が必要になる。よって、発光装置６５に設ける配線（ライン）数は３０本となる。
第２の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分ける場合では、第１の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合に比べ、回路基板６２上の配線（ライン）数が２／３になる。
なお、分流信号φＤａと分流信号φＤｂとを共通にして、分流信号φＤを発光チップ群＃ａ、＃ｂに共通に送信するように構成することができる。この場合、分流信号ライン２０３ａ、２０３ｂは、１本となって、発光装置６５の回路基板６２に設ける配線（ライン）数は２９本とできる。

さらに、第２の実施の形態では、発光サイリスタＬの点灯のための電流が流れる幅の広い配線（ライン）を用いず、消灯信号ライン２０８ａ、２０８ｂを用いる。この消灯信号ライン２０８ａ、２０８ｂには、後述するように、消灯サイリスタＲＴをオンにするための消灯信号φＲａ、φＲｂが送信される。よって、この消灯信号ライン２０８ａ、２０８ｂには、大きな電流が流れない。
また、書込信号ライン２０５−１〜２０５−２０は、後述する書込サイリスタＳをターンオンさせるための書込信号φＷが送信される。よって、書込信号ライン２０５−１〜２０５−２０には、大きな電流が流れない。
さらに、分流信号ライン２０３ａ、２０３ｂは、分流サイリスタＤＴのゲートＧｄに接続され、分流サイリスタＤＴのしきい電圧を制御する分流信号φＤが送信される。よって、分流信号ライン２０３ａ、２０３ｂには、大きな電流が流れない。
このことから、第２の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分ける場合には、回路基板６２上の配線（ライン）の本数が削減されるとともに、幅の広い配線を多数設けることを要しない。よって、第２の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分ける場合は、第１の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合に比べて、回路基板６２の面積を抑制できる。

（発光チップＵ）
図１１は、第２の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。なお、図１１では、端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＲ端子、φＤ端子）の位置は、図９（ａ）と異なるが、説明の便宜上、図１１中左端に示した。
ここでは、信号発生回路１１０との関係において発光チップＵａ１を例に、発光チップＵを説明する。そこで、図１１において、発光チップＵを発光チップＵａ１（Ｕ）と表示する。他の発光チップＵａ２〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の構成は、発光チップＵａ１と同じである。

発光チップＵａ１（Ｕ）は、基板８０上に列状に配列された奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…から構成される発光サイリスタ列を備えている。
そして、発光チップＵａ１（Ｕ）は、発光サイリスタ列と同様に列状に配列された奇数番号及び偶数番号の転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列及び同様に列状に配列された奇数番号の書込サイリスタＳ１、Ｓ３、Ｓ５、…から構成される書込サイリスタ列を備えている。
ここでも、発光サイリスタＬ１、Ｌ３、Ｌ５、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタＳ１、Ｓ３、Ｓ５、…をそれぞれ区別しないときは発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＳと表記する。
さらに、発光チップＵａ１（Ｕ）は、分流サイリスタＤＴ、消灯サイリスタＲＴを備えている。

第２の実施の形態が適用される発光チップＵａ１（Ｕ）では、書込サイリスタＳ及び発光サイリスタＬのそれぞれの数は、転送サイリスタＴの半数である。すなわち、奇数番号の転送サイリスタＴに対して、同じ番号の書込サイリスタＳ及び発光サイリスタＬが設けられ、偶数番号の転送サイリスタＴに対しては、書込サイリスタＳ及び発光サイリスタＬは設けられていない。

また、発光チップＵａ１（Ｕ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間にｐｎｐバイポーラトランジスタである結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…を備えている。結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…は、三端子能動素子の一例である。
さらに、発光チップＵａ１（Ｕ）は、書込サイリスタＳ１、Ｓ３、Ｓ５、…のそれぞれに対応して奇数番号の書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…を備えている。
ここでも、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…、書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…をそれぞれ区別しないときは結合トランジスタＱｔ、書込トランジスタＱｓと表記する。

発光チップＵａ１（Ｕ）は、１個のスタート抵抗Ｒｓを備えている。また、第１転送信号φ１（発光チップＵａ１では第１転送信号φ１ａ）が送信される第１転送信号線７２及び第２転送信号φ２（発光チップＵａ１では第２転送信号φ２ａ）が送信される第２転送信号線７３のそれぞれに過剰な電流が流れるのを防止する電流制限抵抗Ｒ１及び電流制限抵抗Ｒ２を備えている。また、分流信号φＤａが送信される分流信号線７７に過剰な電流が流れるのを防止する電流制限抵抗Ｒｄを備えている。そして、書込信号φＷ（発光チップＵａ１では書込信号φＷ１）を送信する書込信号線７４に過剰な電流が流れるのを防止する電流制限抵抗Ｒｗを備えている。さらに、消灯信号φＲ（発光チップＵａ１では消灯信号φＲａ）が送信される消灯信号線７６に過剰な電流が流れるのを防止する電流制限抵抗Ｒｒを備えている。さらにまた、点灯信号線７５に過剰な電流が流れるのを防止する電流制限抵抗ＲＩを備えている。
なお、これらの電流制限抵抗Ｒ１、Ｒ２、Ｒｄ、Ｒｗ、Ｒｒ、ＲＩのいずれか又はすべてが発光チップＵａ１（Ｕ）の外部に設けられていてもよい。
さらに、発光チップＵａ１（Ｕ）は、抵抗Ｒｃ、Ｒｇ、Ｒｍ、Ｒｎを備えている。これらについては後述する。

発光サイリスタ列の発光サイリスタＬ１、Ｌ３、Ｌ５、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＳ１、Ｓ３、Ｓ５、…は、図１１中において、左側から番号順に配列されている。そして、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…も同様に、図中左側から番号順に配列されている。さらに、書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…は、書込サイリスタ列の書込サイリスタＳ１、Ｓ３、Ｓ５、…のそれぞれに並列して配置されている。また、分流サイリスタＤＴ、消灯サイリスタＲＴは、発光サイリスタ列の発光サイリスタＬ１、Ｌ３、Ｌ５、…に並列に配置されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図１１中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。

ここでは、サイリスタ（発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＳ、分流サイリスタＤＴ、消灯サイリスタＲＴ）は、第１ゲート、第２ゲート、アノード、カソードを有する半導体素子である。すなわち、基板８０上にｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層、ｎ型の第４半導体層を順に積層した積層半導体層にてサイリスタを構成した場合、ｐ型の第１半導体層がアノード、ｎ型の第２半導体層が第２ゲート、ｐ型の第３半導体層が第１ゲート、ｎ型の第４半導体層がカソードを構成する。第１の実施の形態では、第２ゲートを用いないため、第１ゲートをゲートと表記した。
なお、第２の実施の形態では、転送サイリスタＴ及び書込サイリスタＳは、第１ゲートに加えて第２ゲートを使用する。しかし、発光サイリスタＬ、分流サイリスタＤＴ、消灯サイリスタＲＴは、第１ゲートを使用するが第２ゲートを使用しない。

また、結合トランジスタＱｔ及び書込トランジスタＱｓは、コレクタ、ベース、エミッタを有する半導体素子であるが、奇数番号の結合トランジスタＱｔは、２個のコレクタ（マルチコネクタ）を有している。そして、結合トランジスタＱｔ及び書込トランジスタＱｓも、上記の積層半導体層により構成される。ｐ型の第１半導体層がエミッタ、ｎ型の第２半導体層がベース、ｐ型の第３半導体層がコレクタを構成する。結合トランジスタＱｔ及び書込トランジスタＱｓが構成される部分では、ｎ型の第４半導体層は除去されている。

第２の実施の形態の説明では、番号に関わらず、転送サイリスタＴでは第１ゲートＧｔｆ、第２ゲートＧｔｓ、書込サイリスタＳでは第１ゲートＧｓｆ、第２ゲートＧｓｓ、発光サイリスタＬでは第１ゲートＧｌｆと表記する。なお、分流サイリスタＤＴでは第１ゲートＧｄｆ、消灯サイリスタＲＴでは第１ゲートＧｒｆと表記する。
番号に関わらず、奇数番号のマルチコレクタの結合トランジスタＱｔでは第１コレクタＣｆ、第２コレクタＣｓと表記し、偶数番号の結合トランジスタＱｔではコレクタＣと表記する。また、書込トランジスタＱｓではコレクタＣと表記する。

では次に、発光チップＵａ１（Ｕ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、分流サイリスタＤＴ、消灯サイリスタＲＴのそれぞれのアノードは、ｐ型の第１半導体層であって、発光チップＵ１（Ｕ）の基板８０に接続されている（アノードコモン）。また、結合トランジスタＱｔ、書込トランジスタＱｓのそれぞれのエミッタも、ｐ型の第１半導体層であって、発光チップＵａ１（Ｕ）の基板８０に接続されている。
そして、これらのアノード及びエミッタは、基板８０裏面に設けられたＶｓｕｂ端子を介して電源ライン２００ａ（図９（ｂ）参照）に接続されている。この電源ライン２００ａには、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタ列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図９（ｂ）参照）が接続され、第１転送信号φ１ａが送信される。

一方、転送サイリスタ列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して、φ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図９（ｂ）参照）が接続され、第２転送信号φ２ａが送信される。
なお、発光チップＵ１ｂの場合には、φ１端子には、第１転送信号ライン２０１ｂ（図９（ｂ）参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図９（ｂ）参照）が接続され、第２転送信号φ２ｂが送信される。

書込サイリスタ列に沿って、書込サイリスタＳのカソードは、書込信号線７４に接続されている。そして、書込信号線７４は、電流制限抵抗Ｒｗを介して、φＷ端子に接続されている。発光チップＵａ１の場合、このφＷ端子には、書込信号ライン２０５−１（図９（ｂ）参照）が接続され、書込信号φＷ１が送信される。
なお、発光チップＵ１ｂの場合にも、φＷ端子には、書込信号φＷ１が送信される。

発光サイリスタ列に沿って、発光サイリスタＬのカソードは、点灯信号線７５に接続されている。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１に接続されている。電源線７１は、電源ライン２００ｂ（図９（ｂ）参照）に接続され、電源電位Ｖｇａが供給される。
分流サイリスタＤＴのカソードは、点灯信号線７５に接続されている。

消灯サイリスタＲＴのカソードは、消灯信号線７６に接続されている。そして、消灯信号線７６は、電流制限抵抗Ｒｒを介して、φＲ端子に接続されている。発光チップＵａ１の場合、このφＲ端子には、消灯信号ライン２０８ａ（図９（ｂ）参照）が接続され、消灯信号φＲａが送信される。
なお、発光チップＵ１ｂの場合には、φＲ端子には、消灯信号ライン２０８ｂ（図９（ｂ）参照）が接続され、消灯信号φＲｂが送信される。

転送サイリスタ列に沿って、奇数番号の転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓは、同じ番号の結合トランジスタＱｔのベースに接続されている。
奇数番号の結合トランジスタＱｔの第１コレクタＣｆは、抵抗Ｒｍを介して、電源線７１に接続されるとともに、同じ番号の書込サイリスタＳの第１ゲートＧｓｆに接続されている。そして、第２コレクタＣｓは、抵抗Ｒｃを介して、番号が１大きい偶数番号（後段）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。

また、偶数番号の転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓは、同じ番号の結合トランジスタＱｔのベースに接続されている。
偶数番号の結合トランジスタＱｔのコレクタＣは、抵抗Ｒｃを介して、番号が１大きい奇数番号（後段）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。

書込サイリスタＳの第２ゲートＧｓｓは、同じ番号の書込トランジスタＱｓのベースに接続されている。書込トランジスタＱｓのコレクタＣは、抵抗Ｒｎを介して電源線７１に接続されるとともに、同じ番号の発光サイリスタＬの第１ゲートＧｌｆに接続されている。

分流サイリスタＤＴの第１ゲートＧｄｆは、分流信号線７７に接続されている。そして、分流信号線７７は、電流制限抵抗Ｒｄを介して、φＤ端子に接続されている。発光チップＵａ１の場合、このφＤ端子には、分流信号ライン２０３ａ（図９（ｂ）参照）が接続され、分流信号φＤａが送信される。
なお、発光チップＵ１ｂの場合には、φＤ端子には、分流信号ライン２０３ｂ（図９（ｂ）参照）が接続され、分流信号φＤｂが送信される。
消灯サイリスタＲＴの第１ゲートＧｒｆは、点灯信号線７５に接続されている。

上記のように、第２の実施の形態の発光チップＵａ１（Ｕ）は、奇数番号の転送サイリスタＴに、同じ番号の書込サイリスタＳが接続され、その書込サイリスタＳに同じ番号の発光サイリスタＬが接続されている。すなわち、奇数番号の転送サイリスタＴによって、発光サイリスタＬの点灯制御が行なわれるように構成されている。
なお、奇数番号の結合トランジスタＱｔはマルチコネクタ（第１コレクタＣｆ、第２コレクタＣｓ）としたが、１個のコレクタＣとして、書込サイリスタＳの第１ゲートＧｓｆと転送サイリスタＴの第１ゲートＧｔｆとが抵抗Ｒｃを介してコレクタＣに接続されてもよい。
以下では、奇数番号の結合トランジスタＱｔは、図１１に示すように、マルチコネクタ（第１コレクタＣｆ、第２コレクタＣｓ）であるとして説明する。

（サイリスタ及びトランジスタの動作）
サイリスタ（転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、分流サイリスタＤＴ、消灯サイリスタＲＴ）及びトランジスタ（結合トランジスタＱｔ、書込トランジスタＱｓ）の動作について説明する。
第２の実施の形態においても、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）とする。そして、信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、分流信号φＤａ、φＤｂ、消灯信号φＲａ、φＲｂ、書込信号φＷ１〜φＷ２０）は「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電位を有しているとする。なお、以下では、「Ｈ」（０Ｖ）又は「Ｈ」と、「Ｌ」（−３．３Ｖ）又は「Ｌ」と表記する。

第２の実施の形態では、例として、電流制限抵抗Ｒ１、Ｒ２、抵抗Ｒｇは、第１の実施の形態と同様に、それぞれ３００Ω、３００Ω、１０ｋΩとする。オン状態における転送サイリスタＴの内部抵抗ｒｔは、第１の実施の形態と同様に、６０Ωとする。よって、第１転送信号線７２及び第２転送信号線７３は、それぞれに接続された１個の転送サイリスタＴがオン状態にあるとき、−１．８Ｖになる。
また、電流制限抵抗Ｒｗ、オン状態における書込サイリスタＳの内部抵抗ｒｓは、それぞれ３００Ω、６０Ωとする。よって、１個の書込サイリスタＳがオン状態にあるとき、書込信号線７４は、−１．８Ｖになる。
そして、電流制限抵抗Ｒｒ、オン状態における消灯サイリスタＲＴの内部抵抗ｒｒは、それぞれ３００Ω、６０Ωとする。よって、消灯サイリスタＲＴがオン状態にあるとき、消灯信号線７６は、−１．８Ｖになる。

さらに、オン状態における発光サイリスタＬの内部抵抗ｒｌ、オン状態における分流サイリスタＤＴの内部抵抗ｒｄ、電流制限抵抗ＲＩは、それぞれ１２Ω、１２Ω、８０Ωとする。これにより、点灯信号線７５は、１個の発光サイリスタＬ又は分流サイリスタＤＴのいずれかがオン状態にあるとき、−１．７３Ｖになり、１個の発光サイリスタＬ及び分流サイリスタＤＴが共にオン状態にあるとき、−１．６３Ｖになる。また、１個の発光サイリスタＬがオン状態にあって、分流サイリスタＤＴがオフ状態にあるときに、オン状態における発光サイリスタＬに流れる電流ＩＬは、絶対値において１９ｍＡとなる（後述する図１２における｜ＩＬａ｜のｉ２、｜ＩＬｂ｜のｉ２）。同様に、分流サイリスタＤＴがオン状態にあって、すべての発光サイリスタＬがオフ状態にあるときに、オン状態における分流サイリスタＤＴに流れる電流ＩＤも１９ｍＡとなる（図１２における｜ＩＤａ｜のｉ４、｜ＩＤｂ｜のｉ４）。
そして、１個の発光サイリスタＬ及び分流サイリスタＤＴが共にオン状態にあるときに、オン状態における発光サイリスタＬに流れる電流ＩＤ及びオン状態における分流サイリスタＤＴに流れる電流ＩＤは、それぞれ１１ｍＡとなる（図１２における｜ＩＬａ｜のｉ１、｜ＩＬｂ｜のｉ１、｜ＩＤａ｜のｉ３、｜ＩＤｂ｜のｉ３）。

スタート抵抗Ｒｓ、抵抗Ｒｃは、それぞれ２ｋΩ、２ｋΩとする。さらに、電流制限抵抗Ｒｄ、抵抗Ｒｍ、Ｒｎは、それぞれ３００Ω、１０ｋΩ、１０ｋΩとする。

次に、転送サイリスタＴ、結合トランジスタＱｔ、書込サイリスタＳ、書込トランジスタＱｓ、発光サイリスタＬの基本的な動作を、図１１における転送サイリスタＴ１、結合トランジスタＱｔ１、書込サイリスタＳ１、書込トランジスタＱｓ１、発光サイリスタＬ１で説明する。
前述したように、転送サイリスタＴ１がターンオンすると、第１ゲートＧｔｆの電位は、サイリスタを構成するｐｎｐバイポーラトランジスタの飽和電圧である−０．２Ｖになる。第２ゲートＧｔｓは、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、結合トランジスタＱｔ１のベースは、転送サイリスタＴ１の第２ゲートＧｔｓに接続されているので、−１．５Ｖになる。これにより、結合トランジスタＱｔ１は、エミッタ−ベース間が順バイアスになって、オフ状態からオン状態に移行する。すると、結合トランジスタＱｔ１の第１コレクタＣｆと第２コレクタＣｓとは、飽和電圧の−０．２Ｖになる。
ここで、転送サイリスタＴ２の第１ゲートＧｔｆは、抵抗Ｒｃを介して結合トランジスタＱｔ１の第２コレクタＣｓ（−０．２Ｖ）に接続されるともに、抵抗Ｒｇを介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されている。よって、抵抗Ｒｃと抵抗Ｒｇとが、２ｋΩと１０ｋΩであると、転送サイリスタＴ２は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

なお、書込サイリスタＳ１の第１ゲートＧｓｆは、オン状態の結合トランジスタＱｔ１の第１コレクタＣｆ（−０．２Ｖ）に接続されるので、書込サイリスタＳ１は、しきい電圧が−１．７Ｖとなる。
また、書込サイリスタＳ１がターンオンすると、前述した結合トランジスタＱｔ１と同様に、書込トランジスタＱｓ１は、オフ状態からオン状態に移行して、コレクタＣが飽和電圧の−０．２Ｖになる。発光サイリスタＬ１は、第１ゲートＧｌｆが書込トランジスタＱｓ１のコレクタＣ（−０．２Ｖ）に接続されているので、しきい電圧が−１．７Ｖになる。

＜タイミングチャート＞
次に、第２の実施の形態が適用される発光装置６５の動作について説明する。
図９、１０に示したように、発光装置６５は発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０と発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０とを備えている。
図９に示したように、回路基板６２上のすべての発光チップＵ（発光チップＵａ１〜Ｕａ２０と発光チップＵｂ１〜Ｕｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、分流信号φＤａ、消灯信号φＲａが共通に送信される。よって、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０は並列に駆動される。
同様に、発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、分流信号φＤａ、消灯信号φＲｂが共通に送信される。よって、発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０は並列に駆動される。

一方、書込信号φＷ１〜φＷ２０のそれぞれは、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、書込信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
なお、発光サイリスタＬの光量を調整するなどのために、書込信号φＷ１〜φＷ２０のタイミングをずらして送信してもよい。

発光チップ群＃ａに属する発光チップＵａ２〜Ｕａ２０は発光チップＵａ１と並行して駆動され、発光チップ群＃ｂに属する発光チップＵｂ２〜Ｕｂ２０は発光チップＵｂ１と並行して駆動されるので、発光チップ組＃１における発光チップＵａ１及び発光チップＵｂ１の動作を説明すれば足りる。なお、同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＵａ１及び発光チップＵｂ１とが属する発光チップ組＃１を説明すれば足りる。
以下では、発光チップ組＃１に属する発光チップＵａ１及び発光チップＵｂ１の動作を説明する。

図１２は、第２の実施の形態が適用される発光チップＵの動作を説明するタイミングチャートである。図１２では、発光チップ組＃１における発光チップＵａ１及び発光チップＵｂ１の動作を説明する。
そして、図１２では、それぞれの発光チップＵにおいて、発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７の４個の発光サイリスタＬを点灯制御する部分を示している。

そして、発光チップ組＃１の発光チップＵａ１では、発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７のうち、発光サイリスタＬ１、Ｌ３、Ｌ５を点灯させるとし、発光サイリスタＬ７を非点灯とした。なお、発光サイリスタＬ１、Ｌ３は、高露光量モードとし、発光サイリスタＬ５は、低露光量モードとした。
一方、発光チップＵｂ１では、発光サイリスタＬ１、Ｌ３、Ｌ５、Ｌ７のうち、発光サイリスタＬ１、Ｌ５、Ｌ７を点灯させるとし、発光サイリスタＬ３を非点灯とした。なお、発光サイリスタＬ１は、高露光量モードとし、発光サイリスタＬ５、Ｌ７は、低露光量モードとした。

図１２において、時刻ａから時刻ｂｂへとアルファベット順に時刻が経過するとする。なお、時刻ａから時刻ｚの後に、時刻ａａ及び時刻ｂｂが続いている。時刻ａから時刻ｂｂは、図７の時刻ａから時刻ｔとは異なる。
発光チップ群＃ａに属する発光チップＵａ１において、発光サイリスタＬ１は、時刻ｃから時刻ｎの期間Ｔａ（１）において、発光サイリスタＬ３は、時刻ｎから時刻ｐの期間Ｔａ（２）において、発光サイリスタＬ５は、時刻ｐから時刻ｘの期間Ｔａ（３）において、発光サイリスタＬ７は、時刻ｘから時刻ｂｂの期間Ｔａ（４）において点灯制御される。
一方、発光チップ群＃ｂに属する発光チップＵｂ１において、発光サイリスタＬ１は、時刻ｈから時刻ｏの期間Ｔｂ（１）において、発光サイリスタＬ３は、時刻ｏから時刻ｔの期間Ｔｂ（２）において、発光サイリスタＬ５は、時刻ｔから時刻ｙの期間Ｔｂ（３）において、発光サイリスタＬ７は、時刻ｙから始まる期間Ｔｂ（４）において点灯制御される。
なお、同様にして番号が９以上の奇数番号の発光サイリスタＬが点灯制御される。

第３の実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…及び期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＵａ１、Ｕａ２、Ｕａ３、…を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＵｂ１、Ｕｂ２、Ｕｂ３、…を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの１／２（半分）の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの１／２の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＵａ１、Ｕａ２、Ｕａ３、…を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…を中心について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ１及び分流信号φＤを除いて、同じ波形の繰り返しである。
以下では、時刻ｃから時刻ｎまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＵａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

期間Ｔａ（１）における第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａの信号波形について説明する。
第１転送信号φ１ａは、時刻ｃで「Ｌ」であって、時刻ｇで「Ｌ」から「Ｈ」に移行する。そして、時刻ｌで「Ｈ」から「Ｌ」に移行し、時刻ｎで「Ｌ」を維持する。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｆで「Ｈ」から「Ｌ」に移行する。そして、時刻ｍで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」を維持する。

ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（１）の１／２後ろにずれて（時刻ｃが時刻ｇにシフトして）第２転送信号φ２ａの波形になっている。
第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔを単位として繰り返す信号波形である。そして、時刻ｆから時刻ｇまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返す。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１ａと第２転送信号φ２ａとは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の信号により、図１１に示した転送サイリスタＴが、番号順にオン状態になる。

消灯信号φＲａは、時刻ｃで「Ｌ」から「Ｈ」に移行し、時刻ｋにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｎにおいて「Ｌ」から「Ｈ」に移行する。
消灯信号φＲａは、後述するように点灯している発光サイリスタＬを消灯させる信号である。

次に、期間Ｔａ（１）における書込信号φＷ１を説明する。
書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｉで「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において「Ｌ」になる期間が２つある。前に「Ｌ」となる期間（時刻ｄから時刻ｅ）に対して、後に「Ｌ」となる期間（時刻ｉから時刻ｊ）は、期間Ｔの１／２の期間後にずれている。

書込信号φＷ１が前に「Ｌ」となる期間（時刻ｄから時刻ｅ）は、第１転送信号φ１ａが「Ｌ」である期間に対応し、発光チップＵａ１の転送サイリスタＴ１がオン状態である期間であって、発光チップＵａ１の発光サイリスタＬ１をターンオンさせて点灯させる。
書込信号φＷ１が後に「Ｌ」となる期間（時刻ｉから時刻ｊ）は、期間Ｔの１／２遅れて第１転送信号φ１ｂが「Ｌ」である期間に対応し、発光チップＵｂ１の転送サイリスタＴ１がオン状態にある期間であって、発光チップＵｂ１の発光サイリスタＬ１をターンオンさせて点灯させる。

分流信号φＤａを、期間Ｔａ（１）から期間Ｔａ（４）で説明する。分流信号φＤａは、期間Ｔａ（１）の開始時刻ｃで「Ｌ」であって、期間Ｔａ（３）の時刻ｑで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔａ（４）の終了時刻ｂｂにおいても「Ｈ」を維持する。
同様に、分流信号φＤｂを、期間Ｔｂ（１）から期間Ｔｂ（４）で説明する。分流信号φＤｂは、期間Ｔｂ（１）の開始時刻ｈで「Ｌ」であって、期間Ｔｂ（３）の時刻ｕで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔｂ（４）の時刻ｂｂにおいても「Ｈ」を維持する。なお、分流信号φＤａと分流信号φＤｂとは、個別に設定されてよい。

では、図９及び図１１を参照しつつ、図１２に示したタイミングチャートにしたがって、発光装置６５及び発光チップＵａ１、Ｕｂ１の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂ及び電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図１２に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図９（ｂ）参照）。よって、すべての発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図１１参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）の基板８０の裏面に設けられたＶｓｕｂ端子が基準電位Ｖｓｕｂ（「Ｈ」）となり、電源線７１が電源電位Ｖｇａ（「Ｌ」）になる。なお、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１に接続されているので、「Ｌ」になる。

また、信号発生回路１１０において、転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂ及び第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図９（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２が「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３が「Ｈ」になる（図１１参照）。

そして、信号発生回路１１０において、分流信号発生部１３０ａは分流信号φＤａを「Ｌ」に、分流信号発生部１３０ｂは分流信号φＤｂを「Ｌ」に設定する。すると、分流信号ライン２０３ａ、２０３ｂが「Ｌ」になる（図９（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のφＤ端子が「Ｌ」になる。電流制限抵抗Ｒｄを介してφＤ端子に接続されている分流信号線７７も「Ｌ」になる（図１１参照）。
さらに、信号発生回路１１０において、消灯信号発生部１８０ａは消灯信号φＲａを「Ｌ」に、消灯信号発生部１８０ｂは消灯信号φＲｂを「Ｌ」に設定する。すると、消灯信号ライン２０８ａ、２０８ｂが「Ｌ」になる（図９（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のφＲ端子が「Ｌ」になる。電流制限抵抗Ｒｒを介してφＲ端子に接続されている消灯信号線７６も「Ｌ」になる（図１１参照）。

信号発生回路１１０において、書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５−１〜２０５−２０が「Ｈ」になる（図９（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のφＷ端子が「Ｈ」になる（図１１参照）。電流制限抵抗Ｒｗを介してφＷ端子に接続されている書込信号線７４も「Ｈ」になる（図１１参照）。

次に、図１１を参照しつつ、図１２に示したタイミングチャートにしたがって、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）の動作を、発光チップ組＃１に属する発光チップＵａ１及び発光チップＵｂ１で説明する。

＜発光チップＵａ１＞
転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、分流サイリスタＤＴ、消灯サイリスタＲＴのアノードは、Ｖｓｕｂ端子に接続されているので「Ｈ」に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソードは、「Ｈ」の第１転送信号線７２に接続され、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソードは、「Ｈ」の第２転送信号線７３に接続されている。よって、転送サイリスタＴのアノード及びカソードはともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
結合トランジスタＱｔのベースは、転送サイリスタＴの第２ゲートＧｔｓに接続されている。転送サイリスタＴはオフ状態であるので、第２ゲートＧｔｓは「Ｈ」になっている。よって、結合トランジスタＱｔは、エミッタとベースがともに「Ｈ」であるので、オフ状態である。
転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。よって、後述する転送サイリスタＴ１の第１ゲートＧｔｆを除いて、転送サイリスタＴは、第１ゲートＧｔｆが「Ｌ」（−３．３Ｖ）で、しきい電圧が−４．８Ｖである。

同様に、書込サイリスタＳのカソードは、「Ｈ」の書込信号線７４に接続されている。よって、書込サイリスタＳのアノード及びカソードはともに「Ｈ」となり、書込サイリスタＳはオフ状態にある。
書込トランジスタＱｓのベースは、書込サイリスタＳの第２ゲートＧｓｓに接続されている。書込サイリスタＳはオフ状態であるので、第２ゲートＧｓｓは「Ｈ」になっている。よって、書込トランジスタＱｓは、エミッタとベースがともに「Ｈ」であるので、オフ状態である。
そして、書込サイリスタＳは、第１ゲートＧｓｆが抵抗Ｒｍを介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されているので、しきい電圧が−４．８Ｖである。

一方、発光サイリスタＬのカソードは、電流制限抵抗ＲＩを介して、「Ｌ」（−３．３Ｖ）の点灯信号線７５に接続されている。しかし、発光サイリスタＬは、書込トランジスタＱｓがオフ状態にあるので、第１ゲートＧｌｆが抵抗Ｒｎを介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されている。よって、発光サイリスタＬは、第１ゲートＧｌｆが「Ｌ」（−３．３Ｖ）で、しきい電圧が−４．８Ｖである。よって、発光サイリスタＬは、点灯信号線７５が「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。

そして、分流サイリスタＤＴは、第１ゲートＧｄｆが分流信号線７７に接続され、電流制限抵抗Ｒｄを介して「Ｌ」（−３．３Ｖ）のφＤ端子に接続されている。よって、分流サイリスタＤＴは、第１ゲートＧｄｆが「Ｌ」（−３．３Ｖ）で、しきい電圧が−４．８Ｖである。分流サイリスタＤＴは、点灯信号線７５が「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。

さらに、消灯サイリスタＲＴは、第１ゲートＧｒｆが「Ｌ」（−３．３Ｖ）の点灯信号線７５に接続されているので、しきい電圧が−４．８Ｖである。消灯サイリスタＲＴは、カソードが接続された消灯信号線７６が「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。
なお、時刻ａにおいて、信号発生回路１１０を立ち上げたとき、消灯サイリスタＲＴがターンオンしてもかまわない。この場合、消灯サイリスタＲＴは、第１ゲートＧｒｆが−０．２Ｖになる。よって、消灯サイリスタＲＴの第１ゲートＧｒｆに接続された点灯信号線７５も−０．２Ｖになる。
時刻ａでは、発光サイリスタＬを点灯させないので、点灯信号線７５が−０．２Ｖであってもかまわない。

図１１中の転送サイリスタ列の一端の転送サイリスタＴ１は、第１ゲートＧｔｆがスタート抵抗Ｒｓを介して「Ｈ」（０Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、第１ゲートＧｔｆの電位は、φ２端子（「Ｈ」（０Ｖ））と電源線７１（「Ｌ」（−３．３Ｖ））との間の電位差と、直列接続されたスタート抵抗Ｒｓ、抵抗Ｒｇとによって決められる。
前述したスタート抵抗Ｒｓ（２ｋΩ）、抵抗Ｒｇ（１０ｋΩ）から、第１ゲートＧｔｆは−０．５５Ｖである。よって、転送サイリスタＴ１は、しきい電圧が−２．０５Ｖである。
前述したように、転送サイリスタＴの第１ゲートＧｔｆが、番号が一つ小さい（前段）の結合トランジスタＱｔの第２コレクタＣｓ又はコレクタＣに対して抵抗Ｒｃを介して接続されている場合、結合トランジスタＱｔがオン状態であると、転送サイリスタＴは、第１ゲートＧｔｆが−１．７２Ｖとなる。よって、転送サイリスタＴ１の第１ゲートＧｔｆが−１．７２Ｖになるように、スタート抵抗Ｒｓの抵抗値を調整してもよい。

＜発光チップＵｂ１＞
発光チップＵｂ１においても、初期状態は発光チップＵａ１と同じであるので、説明を省略する。

（２）時刻ｂ
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒ１を介して、第１転送信号線７２が「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．０５Ｖの転送サイリスタＴ１がターンオンする。番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。
一方、偶数番号の転送サイリスタＴは、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンしない。

転送サイリスタＴ１は、ターンオンすると、第１ゲートＧｔｆが−０．２Ｖになり、第２ゲートＧｔｓが−１．５Ｖになる。さらに、カソード（図１１の第１転送信号線７２）が−１．８Ｖになる。そして、結合トランジスタＱｔ１は、ベースが第２ゲートＧｔｓ（−１．５Ｖ）に接続されているので、エミッタ−ベース間が順バイアスになり、オフ状態からオン状態に移行する。すると、結合トランジスタＱｔ１の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。
転送サイリスタＴ２は、第１ゲートＧｔｆが結合トランジスタＱｔ１の第２コレクタＣｓに抵抗Ｒｃを介して接続されているので、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、結合トランジスタＱｔ１の第１コレクタＣｆが−０．２Ｖになると、書込サイリスタＳ１は、第１コレクタに接続された第１ゲートＧｓｆが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。
しかし、書込信号線７４は「Ｈ」であるので、書込サイリスタＳ１はターンオンしない。
他の書込サイリスタＳは、しきい電圧が−４．８Ｖを維持する。

すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後において、転送サイリスタＴ１及び結合トランジスタＱｔ１がオン状態にある。他の転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、結合トランジスタＱｔ、書込トランジスタＱｓ、分流サイリスタＤＴ、消灯サイリスタＲＴはオフ状態にある。以下では、オフ状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、分流サイリスタＤＴ、消灯サイリスタＲＴ）及びトランジスタ（結合トランジスタＱｔ、書込トランジスタＱｓ）の表記を省略する。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＵｂ１は初期状態を維持する。

（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒｒを介して、消灯信号線７６が「Ｌ」から「Ｈ」に移行する。すると、消灯サイリスタＲＴのカソードとアノードとがともに「Ｈ」になって、消灯サイリスタＲＴは、例えオン状態であっても、ターンオフする。そして、例え消灯サイリスタＲＴがオン状態であって点灯信号線７５が−０．２Ｖになっていても、点灯信号線７５は、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に移行する。
点灯信号線７５が「Ｌ」（−３．３Ｖ）に移行しても、発光サイリスタＬ及び分流サイリスタＤＴは、しきい電圧が−４．８Ｖであるのでターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にある。
＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＵｂ１は初期状態が維持されている。

（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が、電流制限抵抗Ｒｗを介して、「Ｈ」から「Ｌ」に移行する。しきい電圧が−１．７Ｖであった書込サイリスタＳ１がターンオンする。なお、番号が３以上の書込サイリスタＳは、しきい電圧が−４．８Ｖであるのでターンオンしない。
そして、書込サイリスタＳ１は、ターンオンすると、第２ゲートＧｓｓが−１．５Ｖになる。そして、書込トランジスタＱｓ１がオフ状態からオン状態に移行する。すると、書込トランジスタＱｓ１のコレクタＣが−０．２Ｖになる。さらに、書込トランジスタＱｓ１のカソード（書込信号線７４）が−１．８Ｖになる。

発光サイリスタＬ１は、第１ゲートＧｌｆが書込トランジスタＱｓ１のコレクタＣに接続されているので−０．２Ｖになり、しきい電圧が−１．７Ｖになる。
発光サイリスタＬ１のカソードが接続された点灯信号線７５は、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっている。よって、発光サイリスタＬ１は、ターンオンして点灯する。
そして、発光サイリスタＬ１は、第１ゲートＧｌｆが−０．２Ｖになるとともに、カソード（点灯信号線７５）が、前述したように−１．７３Ｖになる。そして、発光サイリスタＬ１には、電流ＩＬ１（１９ｍＡ）が流れる（図１２の｜ＩＬａ｜のｉ２）。
このとき、分流サイリスタＤＴ及び番号が３以上の発光サイリスタＬは、しきい電圧が−４．８Ｖであるのでターンオンしない。

そして、消灯サイリスタＲＴは、第１ゲートＧｒｆが−１．７３Ｖの点灯信号線７５に接続されているので、しきい電圧が−３．２３Ｖになる。
時刻ｄの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１、書込サイリスタＳ１、書込トランジスタＱｓ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
書込信号φＷ１が、「Ｈ」から「Ｌ」に移行すると、書込信号線７４が「Ｈ」から「Ｌ」に移行する。しかし、書込サイリスタＳはしきい電圧が−４．８Ｖである。よって、書込サイリスタＳはターンオンしない。

（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった書込サイリスタＳ１は、カソード及びアノードがともに「Ｈ」になるので、ターンオフする。そして、書込サイリスタＳ１は、第２ゲートＧｓｓが「Ｈ」になる。書込トランジスタＱｓ１は、ベースが第２ゲートＧｓｓに接続されているので、書込トランジスタＱｓ１がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７３Ｖ（維持電圧）に維持されるので、オン状態を維持する。
時刻ｅの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
書込信号φＷ１が、「Ｌ」から「Ｈ」に移行すると、「Ｌ」であった書込信号線７４が「Ｈ」に移行する。

（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第２転送信号線７３が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、しきい電圧が−２．２２Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。

転送サイリスタＴ２がターンオンすると、時刻ｂで転送サイリスタＴ１がターンオンしたときと同様に、転送サイリスタＴ２のカソード（図１１の第２転送信号線７３）は、−１．８Ｖになる。
そして、転送サイリスタＴ２がオン状態になると、結合トランジスタＱｔ２がオフ状態からオン状態に移行し、結合トランジスタＱｔ２のコレクタＣが−０．２Ｖになる。
すると、コレクタＣに接続された転送サイリスタＴ３は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。
オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７３Ｖ（維持電圧）に維持されるので、オン状態を維持する。
時刻ｆの直後において、転送サイリスタＴ１、Ｔ２、結合トランジスタＱｔ１、Ｑｔ２がオン状態であって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｂにおける発光チップＵａ１の動作と同様であるので、説明を省略する。
発光チップＵｂ１は、発光チップＵａ１の動作において、期間Ｔを１／２の後ろにずらしたタイミング（位相が１８０°ずれた関係）で動作する。

（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第１転送信号線７２が−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ１は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ１がオン状態からオフ状態に移行する。よって、書込サイリスタＳ１は、第１ゲートＧｓｆが抵抗Ｒｍを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖになる。すなわち、すべての書込サイリスタＳのしきい電圧が−４．８Ｖになる。
さらに、発光サイリスタＬ１は、第１ゲートＧｌｆが抵抗Ｒｎを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖになる。
しかし、オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７３Ｖ（維持電圧）に維持されるので、オン状態を維持する。
時刻ｇの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｆの状態が維持される。

（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
発光チップＵａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｇの状態が維持される。

＜発光チップＵｂ１＞
時刻ｃにおける発光チップＵａ１と同様であるので、説明を省略する。

（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が「Ｈ」から「Ｌ」に移行する。しかし、書込サイリスタＳは、しきい電圧が−４．８Ｖであるので、ターンオンしない。
これは、オン状態の転送サイリスタＴ２に、書込サイリスタＳが接続されていないことによる。
時刻ｉの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｄにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が「Ｌ」から「Ｈ」に移行する。
時刻ｊの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｅにおける発光チップＵａ１の動作と同様であるので説明を省略する。

（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒｒを介して消灯信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。消灯サイリスタＲＴは、しきい電圧が−３．２３Ｖであるので、ターンオンする。消灯サイリスタＲＴは、第１ゲートＧｒｆが−０．２Ｖになり、第１ゲートＧｒｆに接続された点灯信号線７５を−０．２Ｖにする。
すると、オン状態にあった発光サイリスタＬ１は、アノードとカソードとの間の電位が、維持電圧（−１．７３Ｖ）より絶対値において小さい−０．２Ｖになるので、ターンオフして消灯する（非点灯になる）。
すなわち、発光チップＵａ１の発光サイリスタＬ１は、時刻ｄの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（ターンオン）し、時刻ｋの消灯信号φＲａが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｄから時刻ｋまでの期間が、発光チップＵａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
なお、時刻ｄから時刻ｋまでの発光サイリスタＬ１の点灯期間では、発光サイリスタＬ１に流れる電流ＩＬａは、絶対値においてｉ２（１９ｍＡ）であって、高露光量モードである。
時刻ｋの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｊの状態が維持される。

（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される第２転送信号φ２ｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第１転送信号線７２が「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．２２Ｖである転送サイリスタＴ３がターンオンする。しかし、番号が５以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行しない。また、転送サイリスタＴ１は、オフ状態であって、第１ゲートＧｔｆがスタート抵抗Ｒｓを介して「Ｌ」（−３．３Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、転送サイリスタＴ１は、しきい電圧が−４．８Ｖであって、ターンオンしない。

そして、結合トランジスタＱｔ３がオフ状態からオン状態に移行する。これにより、結合トランジスタＱｔ３の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。
すると、時刻ｂにおける転送サイリスタＴ２と同様に、転送サイリスタＴ４は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、第１コレクタＣｆに接続された書込サイリスタＳ３は、第１ゲートＧｓｆが−０．２Ｖになって、しきい電圧が−１．７Ｖになる。
時刻ｌの直後において、転送サイリスタＴ２、Ｔ３、結合トランジスタＱｔ２、Ｑｔ３、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
時刻ｆにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される第１転送信号φ１ｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第２転送信号線７３が「Ｌ」から「Ｈ」に移行する。オン状態にあった転送サイリスタＴ２は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ２がオン状態からオフ状態に移行する。
時刻ｍの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
時刻ｇにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、消灯信号線７６が、オン状態の消灯サイリスタＲＴのカソードの電位から、「Ｈ」（０Ｖ）に移行する。消灯サイリスタＲＴは、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。点灯信号線７５は、オン状態の消灯サイリスタＲＴの第１ゲートＧｒｆの−０．２Ｖから、電源線７１の「Ｌ」（−３．３Ｖ）に移行する。
時刻ｎの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３がオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｍの状態が維持される。

以上において、発光チップ群＃ａの発光チップＵａ１における発光サイリスタＬ１を制御する期間Ｔａ（１）について説明した。
この期間では、分流サイリスタＤＴはオフ状態の高露光量モードに設定されていた。よって、オン状態の発光サイリスタＬ１に流れる電流ＩＬａは、絶対値においてｉ２（１９ｍＡ）であった。
時刻ｎから時刻ｐまでの期間Ｔａ（２）では、期間Ｔａ（１）が繰り返される。
また、発光チップＵｂ１は、発光チップＵａ１の動作を期間Ｔの１／２ずれて動作する。
よって、時刻ｎから時刻ｐまでの期間の説明を省略し、時刻ｐ以降を説明する。

（１５）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
時刻ｃと同様であるので、説明を省略する。なお、消灯信号φＲａが「Ｈ」であって、消灯サイリスタＲＴがオフ状態にある。よって、点灯信号線７５は、「Ｌ」（−３．３Ｖ）になっている。
時刻ｐの直後においては、転送サイリスタＴ５、結合トランジスタＱｔ５がオン状態にある。
＜発光チップＵｂ１＞
時刻ｎと同様であるので、説明を省略する。なお、直前の時刻ｏから時刻ｐまでの期間において、書込信号φＷ１が「Ｌ」になっていないので、発光サイリスタＬ３はターンオンしていない。

（１６）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される分流信号φＤａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒｄを介して、分流信号線７７が「Ｌ」から「Ｈ」に移行する。分流サイリスタＤＴは、第１ゲートＧｄｆが分流信号線７７に接続されているので、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）になって、しきい電圧が−４．８Ｖから−１．５Ｖになる。すると、分流サイリスタＤＴは、カソードが接続された点灯信号線７５が「Ｌ」（−３．３Ｖ）であるので、ターンオンする。そして、分流サイリスタＤＴは、カソード（点灯信号線７５）が−１．７３Ｖになる。
そして、分流サイリスタＤＴを流れる電流ＩＤａは、絶対値においてｉ４（１９ｍＡ）になる。
なお、消灯サイリスタＲＴは、第１ゲートＧｒｆが−１．７３Ｖになるので、しきい電圧が−３．２３Ｖになる。
時刻ｑの直後においては、転送サイリスタＴ５、結合トランジスタＱｔ５、分流サイリスタＤＴがオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｐの状態が維持される。

（１７）時刻ｒ
時刻ｒにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
時刻ｄと同様である。すなわち、書込サイリスタＳ５がターンオンし、書込トランジスタＱｓ５がオフ状態からオン状態に以降する。よって、発光サイリスタＬ５は、しきい電圧が−１．７Ｖになる。
このとき、分流サイリスタＤＴがオン状態にあるので、点灯信号線７５は、−１．７３Ｖになっている。しかし、点灯信号線７５の電位（−１．７３Ｖ）は、発光サイリスタＬ５のしきい電圧（−１．７Ｖ）より低い。よって、発光サイリスタＬ５がターンオンする。
すなわち、分流サイリスタＤＴと発光サイリスタＬ５とが並列してオン状態になる。
すると、点灯信号線７５は、分流サイリスタＤＴと発光サイリスタＬ５とが並列してオン状態になっているので、−１．６３Ｖになる。

なお、−１．６３Ｖの点灯信号線７５の電位は、さらに他の発光サイリスタＬのしきい電圧が−１．７Ｖになっても、もはやターンオンできない。このように、しきい電圧を設定することで、分流サイリスタＤＴと１個の発光サイリスタＬとが同時にオン状態になることを許容すると共に、さらに他の発光サイリスタＬが並列してオン状態になることを阻止する。

そして、発光サイリスタＬ５を流れる電流ＩＬａは、絶対値においてｉ１（１１ｍＡ）となる。同様に、分流サイリスタＤＴを流れる電流ＩＤａは、絶対値においてｉ３（１１ｍＡ）となる。すなわち、発光サイリスタＬ５は、低露光モードで点灯している。
なお、消灯サイリスタＲＴは、第１ゲートＧｒｆが−１．６３Ｖであるので、しきい電圧が−３．１３Ｖになる。
時刻ｒの直後において、転送サイリスタＴ５、結合トランジスタＱｔ５、書込サイリスタＳ５、書込トランジスタＱｓ５、分流サイリスタＤＴがオン状態にあるとともに、発光サイリスタＬ５がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｄの発光チップＵａ１と同様であるので、説明を省略する。

（１８）時刻ｓ
時刻ｓにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
分流サイリスタＤＴがオン状態にあることを除いて、時刻ｄと同様であるので、説明を省略する。
時刻ｓの直後においては、転送サイリスタＴ５、結合トランジスタＱｔ５、分流サイリスタＤＴがオン状態にあって、発光サイリスタＬ５がオン状態で点灯している。
＜発光チップＵｂ１＞
時刻ｅと同様であるので、説明を省略する。

（１９）時刻ｔ
時刻ｔにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
発光チップＵａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｓの状態が維持される。
＜発光チップＵｂ１＞
時刻ｎにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（２０）時刻ｕ
時刻ｕにおいて、発光チップ群＃ｂに送信される分流信号φＤｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
発光チップＵａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｓの状態が維持される。
＜発光チップＵｂ１＞
時刻ｑにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（２１）時刻ｖ
時刻ｖにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
分流サイリスタＤＴがオン状態にあることを除いて、時刻ｉと同様である。
時刻ｖの直後において、転送サイリスタＴ５、結合トランジスタＱｔ５、書込サイリスタＳ５、書込トランジスタＱｓ５、分流サイリスタＤＴがオン状態にあるとともに、発光サイリスタＬ５がオン状態で点灯している。
＜発光チップＵｂ１＞
時刻ｒにおける発光チップＵａ１と同様であるので、説明を省略する。

（２２）時刻ｗ
時刻ｗにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
分流サイリスタＤＴがオン状態にあることを除いて、時刻ｋと同様である。
すなわち、消灯信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。消灯サイリスタＲＴは、しきい電圧が−３．１３Ｖであるので、ターンオンする。消灯サイリスタＲＴは、第１ゲートＧｒｆが−０．２Ｖになり、第１ゲートＧｒｆに接続された点灯信号線７５を−０．２Ｖにする。
そして、オン状態にあった発光サイリスタＬ５及び分流サイリスタＤＴは、アノードとカソードとの間の電位が、維持電圧（−１．６３Ｖ）より絶対値において小さい−０．２Ｖになるので、ターンオフする。発光サイリスタＬ５は消灯する（非点灯になる）。
すなわち、発光サイリスタＬ５を流れる電流ＩＬａも、分流サイリスタＤＴを流れる電流ＩＤａも０になる。
なお、分流信号φＤａが「Ｈ」であるので、分流サイリスタＤＴは、しきい電圧が−１．５Ｖである。

時刻ｒから時刻ｗまでの発光サイリスタＬ５の点灯期間では、発光サイリスタＬ１に流れる電流ＩＬａは、絶対値においてｉ１（１１ｍＡ）であって、低露光量モードである。
時刻ｗの直後において、転送サイリスタＴ６、結合トランジスタＱｔ６、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がない。

（２３）時刻ｘ
時刻ｘにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
分流サイリスタＤＴのしきい電圧が−１．５Ｖであることを除いて、時刻ｃ又は時刻ｎと同様である。すなわち、消灯サイリスタＲＴがターンオフする。そして、点灯信号線７５が、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に移行しようとする。
すると、点灯信号線７５にカソードが接続された分流サイリスタＤＴは、しきい電圧が−１．５Ｖであるので、ターンオンする。そして、点灯信号線７５を−１．７３Ｖにする。そして、分流サイリスタＤＴを流れる電流ＩＤａには、絶対値においてｉ４（１９ｍＡ）となる。
時刻ｗの直後において、転送サイリスタＴ７、結合トランジスタＱｔ７、分流サイリスタＤＴがオン状態にある。
＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がない。

（２４）時刻ｙ
時刻ｙにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
発光チップＵａ１が属する発光チップ群＃ａに送信される信号に変化がない。
時刻ｙの直後において、転送サイリスタＴ８、結合トランジスタＱｔ８、分流サイリスタＤＴがオン状態にある。
＜発光チップＵｂ１＞
時刻ｘにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（２５）時刻ｚ
時刻ｚにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
分流サイリスタＤＴがオン状態にあることを除いて、時刻ｉと同様である。すなわち、書込サイリスタＳは、しきい電圧が−４．８Ｖであるので、書込信号φＷ１が「Ｌ」（−３．３Ｖ）になっても、ターンオンしない。
時刻ｚの直後においては、転送サイリスタＴ８、結合トランジスタＱｔ８、分流サイリスタＤＴがオン状態にある。

＜発光チップＵｂ１＞
時刻ｖの発光チップＵａ１と同様であるので、説明を省略する。

（２６）時刻ａａ
時刻ａａにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
発光サイリスタＬ７がオフ状態であることを除いて、時刻ｖと同様である。
すなわち、消灯信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。消灯サイリスタＲＴがターンオンして、第１ゲートＧｒｆが−０．２Ｖになる。そして、第１ゲートＧｒｆに接続された点灯信号線７５を−０．２Ｖにする。
すると、オン状態にあった分流サイリスタＤＴは、アノードとカソードとの間の電位が、維持電圧（−１．７３Ｖ）より絶対値において小さい−０．２Ｖになるので、ターンオフする。
すなわち、分流サイリスタＤＴを流れる電流ＩＤａが０になる。
時刻ｘと時刻ａａとの間において、分流サイリスタＤＴを流れる電流ＩＤａは、絶対値においてｉ４（１９ｍＡ）となる。
なお、分流信号φＤａが「Ｈ」であるので、分流サイリスタＤＴは、しきい電圧が−１．５Ｖに維持される。

時刻ａａの直後において、転送サイリスタＴ８、結合トランジスタＱｔ８、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がない。

（２７）時刻ｂｂ
発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
これ以降は、期間Ｔａが繰り返される。
＜発光チップＵａ１＞
また、期間Ｔｂは、期間Ｔａから期間Ｔの１／２ずれている。よって、発光チップ群＃ｂにおいても期間Ｔｂが繰り返す。

以上では、発光チップ群＃ａを主に説明した。発光チップ群＃ｂについても同様である。
分流信号φＤａ、φＤｂにより、分流サイリスタＤＴをオン状態とオフ状態とを切り替えることで、発光サイリスタＬに流れる電流ＩＬａ、ＩＬｂを制御し、高露光量モードと低露光量モードと切り替えている。そして、点灯期間による露光量の制御における精度を向上させている。

なお、分流信号φＤａ、φＤｂが「Ｈ」であることは、分流サイリスタＤＴがオン状態なることを可能にする。

さらに、上述したように、オン状態の結合トランジスタＱｔのコレクタＣ又は第２コレクタＣｓに第１ゲートＧｔｆが接続された転送サイリスタＴは、しきい電圧が−２．２２Ｖになる。すなわち、第１転送信号φ１、第２転送信号φ２の「Ｌ」（−３．３Ｖ）に対し、絶対値において１．０８Ｖのマージンがある。
これに対して、第１の実施の形態では、オン状態の転送サイリスタＴのゲートＧｔにダイオードを介して接続された転送サイリスタＴは、しきい電圧が−３．２Ｖであった。すなわち、第１転送信号φ１、第２転送信号φ２の「Ｌ」（−３．３Ｖ）に対し、絶対値において０．１Ｖのマージンしかない。
以上説明したように、第２の実施の形態では、ノイズなどの影響により、転送サイリスタＴにおいてオン状態の伝搬が中断するなどの転送不良の発生が抑制される。

［第３の実施の形態］
第２の実施の形態では、図１２の時刻ｑから時刻ｒの間、時刻ｘから時刻ａａの間において、分流サイリスタＤＴがオン状態になることで、分流サイリスタＤＴに絶対値においてｉ４（１９ｍＡ）の電流ＩＤａが流れる。これらの間においては、発光サイリスタＬはオン状態になっていない。
分流サイリスタＤＴは、発光サイリスタＬに流れる電流を分流して、発光サイリスタＬの光量を制御する。よって、発光サイリスタＬがオン状態にあるときに、分流サイリスタＤＴに電流ＩＤａ、ＩＤｂが流れることが好ましい。

そこで、第３の実施の形態では、発光チップＵに分流制御サイリスタＥＴ及び分流制御トランジスタＱｅを設けた。
第３の実施の形態が適用される画像形成装置１及びプリントヘッド１４は、第１の実施の形態において図１及び図２に示した画像形成装置１及びプリントヘッド１４と同様である。また、第３の実施の形態が適用される発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成は、第２の実施の形態において図８、９、１０に示した発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成と同じである。以下では、発光チップＵより説明する。

（発光チップＵ）
図１３は、第３の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。
図１１に示した第２の実施の形態が適用される発光チップＵの等価回路に対して、分流制御サイリスタＥＴ、分流制御トランジスタＱｅ及び電流制限抵抗Ｒｅをさらに備えている。そして、一部の配線を異ならせている。
なお、分流制御サイリスタＥＴは、発光サイリスタＬなどと同様に、アノード、第１ゲート、第２ゲート、カソードを有する半導体素子であって、発光サイリスタＬなどと同様の構造を有している。分流制御トランジスタＱｅは、結合トランジスタＱｔなどと同様に、エミッタ、ベース、コレクタを有する半導体素子であって、結合トランジスタＱｔなどと同様の構造を有している。
以下では、異なる部分を説明し、同様の部分には同じ符号を付して説明を省略する。

分流制御サイリスタＥＴ及び分流制御トランジスタＱｅの接続関係を説明する。
分流制御サイリスタＥＴのアノード及び分流制御トランジスタＱｅのエミッタには、基板８０の裏面に設けられたＶｓｕｂ端子を介して、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））が供給されている。
分流制御サイリスタＥＴのカソードは、分流制御信号線７８に接続されている。分流制御信号線７８は、電流制限抵抗Ｒｅを介して、φＷ端子に接続されている。
分流制御サイリスタＥＴの第１ゲートＧｅｆは、分流信号線７７に接続されている。分流信号線７７は、電流制限抵抗Ｒｄを介してφＤ端子に接続されている。分流制御サイリスタＥＴの第２ゲートＧｅｓは、分流制御トランジスタＱｅのベースに接続されている。
分流制御トランジスタＱｅのコレクタＣは、分流サイリスタＤＴの第１ゲートＧｄｆに接続されるとともに、抵抗Ｒｎを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。

第３の実施の形態においても、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）とする。そして、信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、分流信号φＤａ、φＤｂ、消灯信号φＲａ、φＲｂ、書込信号φＷ１〜φＷ２０）は「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電位を有しているとする。なお、以下では、「Ｈ」（０Ｖ）又は「Ｈ」と、「Ｌ」（−３．３Ｖ）又は「Ｌ」と表記する。

第３の実施の形態でも、例として、電流制限抵抗Ｒ１、Ｒ２、抵抗Ｒｇは、第１の実施の形態と同様に、それぞれ３００Ω、３００Ω、１０ｋΩとする。オン状態における転送サイリスタＴの内部抵抗ｒｔは、第１の実施の形態と同様に、６０Ωとする。よって、第１転送信号線７２及び第２転送信号線７３は、それぞれに接続された１個の転送サイリスタＴがオン状態にあるとき、−１．８Ｖになる。
また、電流制限抵抗Ｒｗ、オン状態における書込サイリスタＳの内部抵抗ｒｓは、それぞれ３００Ω、６０Ωとする。よって、１個の書込サイリスタＳがオン状態にあるとき、書込信号線７４は、−１．８Ｖになる。
そして、電流制限抵抗Ｒｒ、オン状態における消灯サイリスタＲＴの内部抵抗ｒｒは、それぞれ３００Ω、６０Ωとする。よって、消灯サイリスタＲＴがオン状態にあるとき、消灯信号線７６は、−１．８Ｖになる。
そして、電流制限抵抗Ｒｒ、オン状態における消灯サイリスタＲＴの内部抵抗ｒｒは、それぞれ３００Ω、６０Ωとする。よって、消灯サイリスタＲＴがオン状態にあるとき、消灯信号線７６は、−１．８Ｖになる。
さらに、電流制限抵抗Ｒｅ、オン状態の分流制御サイリスタＥＴの内部抵抗ｒｅは、それぞれ３００Ω、６０Ωとする。よって、分流制御サイリスタＥＴがオン状態にあるとき、分流制御信号線７８は、−１．８Ｖになる。

さらに、オン状態における発光サイリスタＬの内部抵抗ｒｌ、オン状態における分流サイリスタＤＴの内部抵抗ｒｄ、電流制限抵抗ＲＩは、それぞれ１２Ω、１２Ω、８０Ωとする。これにより、点灯信号線７５は、１個の発光サイリスタＬ又は分流サイリスタＤＴのいずれかがオン状態にあるとき、−１．７３Ｖになり、１個の発光サイリスタＬ及び分流サイリスタＤＴが共にオン状態にあるとき、−１．６３Ｖになる。また、１個の発光サイリスタＬがオン状態にあって、分流サイリスタＤＴがオフ状態にあるときに、オン状態における発光サイリスタＬに流れる電流ＩＬは、絶対値において１９ｍＡとなる（後述する図１４における｜ＩＬａ｜のｉ２、｜ＩＬｂ｜のｉ２）。同様に、分流サイリスタＤＴがオン状態にあって、すべての発光サイリスタＬがオフ状態にあるときに、オン状態における分流サイリスタＤＴに流れる電流ＩＤも１９ｍＡとなる（図１４における｜ＩＤａ｜のｉ４、｜ＩＤｂ｜のｉ４）。
そして、１個の発光サイリスタＬ及び分流サイリスタＤＴが共にオン状態にあるときに、オン状態における発光サイリスタＬに流れる電流ＩＤ及びオン状態における分流サイリスタＤＴに流れる電流ＩＤは、それぞれ１１ｍＡとなる（図１４における｜ＩＬａ｜のｉ１、｜ＩＬｂ｜のｉ１、｜ＩＤａ｜のｉ３、｜ＩＤｂ｜のｉ３）。

スタート抵抗Ｒｓ、抵抗Ｒｃは、それぞれ２ｋΩ、２ｋΩとする。さらに、電流制限抵抗Ｒｄ、抵抗Ｒｍ、Ｒｎは、それぞれ３００Ω、１０ｋΩ、１０ｋΩとする。

＜タイミングチャート＞
次に、分流制御サイリスタＥＴ、分流制御トランジスタＱｅ、分流サイリスタＤＴの動作をタイミングチャートで説明する。
図１４は、第３の実施の形態が適用される発光チップＵの動作を説明するタイミングチャートである。図１４は、第２の実施の形態で示した図１２と同様に、発光チップ組＃１における発光チップＵａ１及び発光チップＵｂ１の動作を説明する。
時間軸及び点灯させる発光サイリスタＬの設定は、第２の実施の形態と同様である。よって、第２の実施の形態と異なる部分を説明する。

第３の実施の形態でも、第２の実施の形態と同様に、分流信号φＤａは、時刻ａから時刻ｑにおいて、「Ｌ」であって、時刻ｑにおいて、「Ｌ」から「Ｈ」に移行し、時刻ｚまで「Ｈ」を維持する。
分流信号φＤａが「Ｌ」であると、電流制限抵抗Ｒｄを介して、分流信号線７７が「Ｌ」（−３．３Ｖ）になる。分流制御サイリスタＥＴは、第１ゲートＧｅｆが分流信号線７７に接続されているので、しきい電圧が−４．８Ｖになる。
よって、図１４の時刻ｄ、ｉなどにおいて、書込信号φＷ１が「Ｈ」から「Ｌ」になって、分流制御サイリスタＥＴのカソードが「Ｌ」（−３．３Ｖ）になっても、ターンオンしない。
分流制御サイリスタＥＴがターンオンしないと、分流制御トランジスタＱｅもオフ状態からオン状態に移行しない。すなわち、分流制御サイリスタＥＴがオフ状態にあると、分流制御トランジスタＱｅもオフ状態にある。すると、分流サイリスタＤＴは、第１ゲートＧｄｆが抵抗Ｒｎを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）であって、しきい電圧が−４．８Ｖとなる。
よって、分流信号φＤａが「Ｌ」であれば、第２の実施の形態において説明した時刻ａから時刻ｐまでと同じになる。

一方、分流信号φＤａが「Ｈ」であると、電流制限抵抗Ｒｄを介して、分流信号線７７が「Ｈ」（０Ｖ）になる。分流制御サイリスタＥＴは、第１ゲートＧｅｆが分流信号線７７に接続されているので、しきい電圧が−１．５Ｖになる。
すると、図１４の時刻ｒにおいて、書込信号φＷ１が「Ｈ」から「Ｌ」に移行すると、φＷ端子及び電流制限抵抗Ｒｅを介して、分流制御信号線７８が「Ｌ」（−３．３Ｖ）になる。すると、分流制御サイリスタＥＴは、しきい電圧が−１．５Ｖになっているので、ターンオンする。これにより、分流制御トランジスタＱｅは、オフ状態からオン状態に移行し、コレクタＣが−０．２Ｖになる。
分流サイリスタＤＴは、第１ゲートＧｄｆが分流制御トランジスタＱｅのコレクタＣに接続されているので、第１ゲートＧｄｆが−０．２Ｖになって、しきい電圧が−１．７Ｖになる。

時刻ｒにおいては、消灯信号φＲａが「Ｈ」であって、消灯サイリスタＲＴはオフ状態にある。すなわち、点灯信号線７５は、電流制限抵抗ＲＩを介して、「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、分流サイリスタＤＴがターンオンして、点灯信号線７５を−１．７３Ｖにする。
このとき、第２の実施の形態で説明したように、発光サイリスタＬ５は、しきい電圧が−１．７Ｖになっている。よって、発光サイリスタＬもターンオンする。
すなわち、第２の実施の形態と同様に、時刻ｒにおいて、分流サイリスタＤＴ及び発光サイリスタＬが並行してオン状態になる。

上述したように、第３の実施の形態では、書込信号φＷ１と分流信号φＤａとが、ともに「Ｌ」にならないと、分流制御サイリスタＥＴがターンオンせず、分流サイリスタＤＴもターンオンしない。

すなわち、第２の実施の形態の図１２における時刻ｑから時刻ｒの間において、分流サイリスタＤＴがオン状態となって、分流サイリスタＤＴを流れる電流ＩＤが、絶対値においてｉ４（１９ｍＡ）となることが抑制できる。さらに、第２の実施の形態の図１２における時刻ｗから時刻ｚの間において、分流サイリスタＤＴがオン状態となって、分流サイリスタＤＴを流れる電流ＩＤが、絶対値においてｉ４（１９ｍＡ）となることが抑制できる。

なお、分流制御サイリスタＥＴは、書込信号φＷ１が「Ｌ」である期間（例えば、図１４の時刻ｒから時刻ｓ）の間においてオン状態となるので、オン状態である期間が分流サイリスタＤＴに比べて短い。

次に、時刻ｚにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する場合について説明する。
時刻ｚにおいては、発光チップＵａ１では、第１転送信号φ１ａが「Ｈ」、第２転送信号φ２ａが「Ｌ」であって、転送サイリスタＴ８がオン状態にある。しかし、転送サイリスタＴ８は、偶数番号の転送サイリスタＴであって、書込サイリスタＳ及び発光サイリスタＬが接続されていない。
一方、時刻ｙにおいて、発光チップＵｂ１では、第１転送信号φ１ｂが「Ｌ」、第２転送信号φ２ｂが「Ｈ」であって、転送サイリスタＴ７がオン状態にある。そして、転送サイリスタＴ７は、奇数番号の転送サイリスタＴであって、書込サイリスタＳ及び発光サイリスタＬが接続されている。
すなわち、時刻ｚにおいて、書込信号φＷ１が、「Ｈ」から「Ｌ」に移行するのは、発光チップ群＃ｂに属する発光チップＵｂ１の発光サイリスタＬ７を点灯させるためである。

そして、時刻ｚにおいては、発光チップＵａ１の発光サイリスタＬ７はオフ状態であって、非点灯となっている。よって、発光チップＵａ１の分流サイリスタＤＴはオフ状態になっていることが好ましい。
しかし、時刻ｚにおいて、分流信号φＤａと書込信号φＷ１とがともに「Ｌ」になるので、発光チップＵａ１において、分流制御サイリスタＥＴがターンオンし、そして分流サイリスタＤＴがターンオンしてしまう。そして、分流サイリスタＤＴは、一旦オン状態になると、消灯信号φＲａが「Ｈ」から「Ｌ」に移行する時刻ａａまで、オン状態を維持する。時刻ｚから時刻ａａの間において、分流サイリスタＤＴに流れる電流ＩＤは、絶対値においてｉ４（１９ｍＡ）である。
発光チップＵａ１の分流制御サイリスタＥＴは、書込信号φＷ１が「Ｌ」にある間において、オン状態になる。

なお、期間Ｔａ（３）における時刻ｖにおいても、発光チップ群＃ｂに属する発光チップＵｂ１の発光サイリスタＬ５を点灯させるために、書込信号φＷ１が、「Ｈ」から「Ｌ」に移行する。しかし、発光チップＵａ１の分流サイリスタＤＴは、時刻ｒにおいて、すでにオン状態になっている。よって、時刻ｖにおいて、発光チップＵａ１の分流制御サイリスタＥＴがターンオンしても、分流サイリスタＤＴの動作に関係しない。
なお、分流信号φＤａ、φＤｂの「Ｈ」は、分流サイリスタＤＴをオン状態にするのではなく、分流サイリスタＤＴがオン状態になることを可能にする。

［第４の実施の形態］
第３の実施の形態では、前述したように、発光チップＵが発光チップ群＃ａと発光チップ群＃ｂとに分けられている場合、例えば、発光チップ群＃ａの発光チップＵａが非点灯であるとき、発光チップ群＃ｂの発光チップＵｂを点灯させるために、書込信号φＷを「Ｌ」にすると、発光チップ群＃ａの発光チップＵａの分流サイリスタＤＴがオン状態になってしまう。この分流サイリスタＤＴに流れる電流ＩＤは、発光サイリスタＬに流れる電流を分流するために流れる電流ではない。
これは、発光チップ群＃ｂの発光チップＵｂを点灯させるために、書込信号φＷを「Ｈ」から「Ｌ」にした際に、分流信号φＤａが「Ｌ」であるために生じる。

そこで、第４の実施の形態では、発光チップ群＃ｂの発光チップＵｂを点灯させるために、書込信号φＷを「Ｈ」から「Ｌ」にした際に、分流信号φＤａを「Ｈ」にした。これにより、発光サイリスタＬに流れる電流を分流しないときに、分流サイリスタＤＴがオン状態になることが抑制できる。すなわち、発光装置６５の消費電力が抑制できる。

第４の実施の形態が適用される画像形成装置１及びプリントヘッド１４は、第１の実施の形態において図１及び図２に示した画像形成装置１及びプリントヘッド１４と同様である。また、第４の実施の形態が適用される発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成は、第２の実施の形態において図８、９、１０に示した発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成と同じである。さらに、第４の実施の形態が適用される発光チップＵは、第３の実施の形態において図１３に示した発光チップＵである。よって、以下では、信号及びタイミングチャートを説明する。

＜タイミングチャート＞
図１５は、第４の実施の形態が適用される発光チップＵの動作を説明するタイミングチャートである。図１５は、第３の実施の形態で示した図１４と同様に、発光チップ組＃１における発光チップＵａ１及び発光チップＵｂ１の動作を説明する。
時間軸及び点灯させる発光サイリスタＬの設定は、第３の実施の形態と同様である。よって、第２の実施の形態と異なる部分を説明する。なお、時刻ｓと時刻ｔとの間に時刻α、時刻ｗと時刻ｘとの間に時刻β、時刻ｘと時刻ｙとの間に時刻γ、時刻ａａと時刻ｂｂとの間に時刻δを設けている。

第４の実施の形態では、分流信号発生部１３０ａは、第３の実施の形態における分流信号φＤａの代わりに分流信号φＤａ´を発光チップ群＃ａに、分流信号発生部１３０ｂは、分流信号φＤｂの代わりに分流信号φＤｂ´を発光チップ群＃ｂに送信する。

そして、「Ｈ」を“１”とし、「Ｌ」を“０”としたとき、分流信号φＤａ´は、第１転送信号φ１ａの「Ｈ」と「Ｌ」とを入れ替えた信号（第１転送信号φ１ａの否定、すなわち、ＮＯＴ（第１転送信号φ１ａ））と分流信号φＤａとの論理積（ＡＮＤ）である。よって、第１転送信号φ１ａが「Ｌ」である時刻ｑにおいて、分流信号φＤａが「Ｌ」から「Ｈ」になると、分流信号φＤａ´は、「Ｌ」から「Ｈ」に移行する。分流信号φＤａが「Ｈ」の時刻αにおいて、第１転送信号φ１ａが「Ｌ」から「Ｈ」に移行すると、分流信号φＤａ´は、「Ｈ」から「Ｌ」に移行する。分流信号φＤａが「Ｈ」の時刻βにおいて、第１転送信号φ１ａが「Ｈ」から「Ｌ」に移行すると、分流信号φＤａ´は、「Ｌ」から「Ｈ」に移行する。分流信号φＤａが「Ｈ」の時刻γにおいて、第１転送信号φ１ａが「Ｌ」から「Ｈ」に移行すると、分流信号φＤａ´は、「Ｈ」から「Ｌ」に移行する。分流信号φＤａが「Ｈ」の時刻δにおいて、第１転送信号φ１ａが「Ｈ」から「Ｌ」に移行すると、分流信号φＤａ´は、「Ｌ」から「Ｈ」に移行する。

よって、書込信号φＷ１が「Ｈ」から「Ｌ」に移行する時刻ｒにおいては、分流信号φＤａ´は「Ｈ」であるので、分流サイリスタＤＴがターンオンする。しかし、書込信号φＷ１が「Ｈ」から「Ｌ」に移行する時刻ｚにおいては、分流信号φＤａ´は「Ｌ」であるので、分流サイリスタＤＴはターンオンしない。したがって、第３の実施の形態における図１４の時刻ｚから時刻ａａの間において、分流サイリスタＤＴがオン状態となって、分流サイリスタＤＴの電流ＩＤ（絶対値においてｉ４（１９ｍＡ））が流れることが抑制される。

同様に、分流信号φＤｂ´は、第１転送信号φ１ｂの「Ｈ」と「Ｌ」とを入れ替えた信号（第１転送信号φ１ｂの否定、すなわち、ＮＯＴ（第１転送信号φ１ｂ））と分流信号φＤｂとの論理積（ＡＮＤ）である。
分流信号φＤｂ´も、分流信号φＤａ´と同様に動作する。
なお、分流信号φＤａ´、φＤｂ´の「Ｈ」は、分流サイリスタＤＴをオン状態にするのではなく、分流サイリスタＤＴがオン状態になることを可能にする。

第１の実施の形態から第４の実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、分流サイリスタＤＴ、書込サイリスタＳ（第２の実施の形態から第４の実施の形態）、消灯サイリスタＲＴ（第２の実施の形態から第４の実施の形態））はアノードが基板８０に接続されたアノードコモンとし、トランジスタ（結合トランジスタＱｔ（第２の実施の形態から第４の実施の形態）、書込トランジスタＱｓ（第２の実施の形態から第４の実施の形態））はｐｎｐバイポーラトランジスタとして説明した。
回路の極性を変更することによって、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、分流サイリスタＤＴ、書込サイリスタＳ（第２の実施の形態から第４の実施の形態）、消灯サイリスタＲＴ（第２の実施の形態から第４の実施の形態））をカソードが基板８０に接続されたカソードコモンとし、トランジスタ（結合トランジスタＱｔ（第２の実施の形態から第４の実施の形態）、書込トランジスタＱｓ（第２の実施の形態から第４の実施の形態））をｎｐｎバイポーラトランジスタとしてもよい。
さらに、ｐｎｐバイポーラトランジスタ又はｎｐｎバイポーラトランジスタに電界効果トランジスタ（ＦＥＴ）などの三端子能動素子を用いてもよい。

また、第１の実施の形態から第４の実施の形態では、第１転送信号φ１及び第２転送信号φ２の２相の転送信号にて転送サイリスタＴを駆動したが、３相以上の転送信号を用いてもよい。

１…画像形成装置、１０…画像形成プロセス部、１１（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、７１…電源線、７２…第１転送信号線、７３…第２転送信号線、７５…点灯信号線、７６…消灯信号線、７７…分流信号線、７８…分流制御信号線、８０…基板、１０１…転送部、１０２…発光部、１１０…信号発生回路、１２０、１２０ａ、１２０ｂ…転送信号発生部、１３０、１３０ａ、１３０ｂ…分流信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０、１８０ａ、１８０ｂ…消灯信号発生部、φ１、φ１ａ、φ１ｂ…第１転送信号、φ２、φ２ａ、φ２ｂ…第２転送信号、φＤ、φＤａ、φＤｂ…分流信号、φＩ（φＩ１〜φＩ４０）…点灯信号、φＲ、φＲａ、φＲｂ…消灯信号、φＷ、φＷ１〜φＷ２０…書込信号、Ｄ（Ｄ１、Ｄ２、Ｄ３、…）…結合ダイオード、ＤＴ…分流サイリスタ、Ｄｓ…スタートダイオード、ＥＴ…分流制御サイリスタ、Ｌ、Ｌ１、Ｌ２、Ｌ３、…発光サイリスタ、Ｑｅ…分流制御トランジスタ、Ｑｓ、Ｑｓ１、Ｑｓ３、Ｑｓ５…書込トランジスタ、Ｑｔ、Ｑｔ１、Ｑｔ２，Ｑｔ３…結合トランジスタ、ＲＴ…消灯サイリスタ、Ｓ、Ｓ１、Ｓ３、Ｓ５、…書込サイリスタ、Ｔ、Ｔ１、Ｔ２、Ｔ３、…転送サイリスタ、Ｕ、Ｕ１〜Ｕ４０、Ｕａ、Ｕａ１〜Ｕａ２０、Ｕｂ、Ｕｂ１〜Ｕｂ２０…発光チップ、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (10)

1. それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、
   前記複数の発光サイリスタの前記カソード又は前記アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、
   アノード及びカソードを有し、前記点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、
   前記分流サイリスタと前記複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように前記点灯信号線の電位を設定できることを特徴とする発光部品。
2. 前記複数の発光サイリスタのうちの少なくとも１個の発光サイリスタがオン状態にあるときの前記点灯信号線の電位が、前記分流サイリスタをオフ状態からオン状態に移行でき、且つ、当該分流サイリスタがオン状態にあるときの当該点灯信号線の電位が、当該複数の発光サイリスタのうちの少なくとも１個の発光サイリスタをオフ状態からオン状態に移行できるように、当該複数の発光サイリスタのそれぞれのオン状態における内部抵抗、当該分流サイリスタのオン状態における内部抵抗及び当該点灯信号線に直列に接続される電流制限抵抗により設定されていることを特徴とする請求項１に記載の発光部品。
3. それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備えることを特徴とする請求項１又は２に記載の発光部品。
4. それぞれが、前記複数の転送サイリスタにおいて互いに隣接する前後の転送サイリスタを接続するように設けられ、前の転送サイリスタがオン状態になることによりオン状態になり、後の転送サイリスタがオフ状態からオン状態に移行する際のしきい電圧を設定する複数の三端子能動素子をさらに備えることを特徴とする請求項３に記載の発光部品。
5. それぞれが、前記複数の転送サイリスタにおける転送サイリスタと、当該転送サイリスタによって指定される前記複数の発光サイリスタにおける発光サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光サイリスタの点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項３又は４に記載の発光部品。
6. アノード、カソード及びゲートを有し、当該ゲートが前記分流サイリスタをオン状態にすることを可能にする分流信号を受信し、当該カソード又は当該アノードのいずれか一方が前記書込信号を受信することでオフ状態からオン状態に移行して、当該分流サイリスタをオフ状態からオン状態に移行させるように制御する分流制御サイリスタをさらに備えることを特徴とする請求項５に記載の発光部品。
7. アノード、カソード及びゲートを有し、前記点灯信号線に当該ゲートが接続され、当該アノード又は当該カソードのいずれか一方が消灯信号を受信することでオフ状態からオン状態に移行して、当該点灯信号線の電位を、前記複数の発光サイリスタ及び前記分流サイリスタをオフ状態に設定する消灯サイリスタをさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載の発光部品。
8. それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段と、
   前記発光手段から出射される光を結像させる光学手段と
   を備えたプリントヘッド。
9. 像保持体と、
   前記像保持体を帯電する帯電手段と、
   それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも１個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
   前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えた画像形成装置。
10. 前記発光手段は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備え、
    前記複数の転送サイリスタを順にオン状態を伝搬させる転送信号を発生するとともに、当該転送信号に基づいて、前記分流サイリスタがオン状態になることを可能にする分流信号を発生する信号発生手段をさらに備えることを特徴とする請求項９に記載の画像形成装置。

Images