JP2015074180A - 発光部品、プリントヘッド及び画像形成装置 - Google Patents
発光部品、プリントヘッド及び画像形成装置 Download PDFInfo
- Publication number
- JP2015074180A JP2015074180A JP2013212289A JP2013212289A JP2015074180A JP 2015074180 A JP2015074180 A JP 2015074180A JP 2013212289 A JP2013212289 A JP 2013212289A JP 2013212289 A JP2013212289 A JP 2013212289A JP 2015074180 A JP2015074180 A JP 2015074180A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- light emitting
- light
- transfer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 81
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000001902 propagating effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 40
- 230000008878 coupling Effects 0.000 description 86
- 238000010168 coupling process Methods 0.000 description 86
- 238000005859 coupling reaction Methods 0.000 description 86
- 239000004065 semiconductor Substances 0.000 description 50
- 230000008859 change Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 230000008033 biological extinction Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000012538 light obscuration Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】露光量の制御における精度を向上させた発光部品等を提供する。【解決手段】発光チップU1(U)は、基板80上に列状に配列された発光サイリスタL1、L2、L3、…と分流サイリスタDTとを備えている。発光サイリスタL、分流サイリスタDTのそれぞれのアノードは、発光チップU1(U)の基板80に接続され、発光サイリスタL及び分流サイリスタDTのカソードは、点灯信号線75に接続されている。点灯信号線75は、電流制限抵抗RIを介して、点灯信号発生部140に接続されている。点灯信号線75の電位は、電流制限抵抗RIと、オン状態の発光サイリスタL又はオン状態の分流サイリスタDTで設定され、発光サイリスタLと分流サイリスタDTが並行してオン状態になることで、オン状態の発光サイリスタLに流れる電流が、分流サイリスタDTに分流される。【選択図】図5
Description
本発明は、発光部品、プリントヘッド及び画像形成装置に関する。
特許文献1には、半導体基板上に導電形が異なる半導体層が順に積層された複数個の発光素子が略直線状に配列された発光素子アレイと、前記複数個の発光素子に並列に接続される抵抗と、前記半導体基板上に導電形が異なる半導体層が前記複数個の発光素子の半導体層の積層順と同じ積層順に積層され当該半導体基板に最も近い半導体層は当該複数個の発光素子の当該半導体基板に最も近い半導体層と当該半導体基板を介して電気的に接続されているサイリスタ構造を有し、前記抵抗に接続され当該抵抗に流れる電流値を当該サイリスタ構造のオン/オフにより調整するとともに外部から電気的にデータの書き込み/消去が可能な1ビット以上のメモリ素子と、を集積し、前記メモリ素子に書き込まれた前記データを元に、前記発光素子アレイの平均光出力を調整する発光素子アレイチップが記載されている。
本発明は、露光量の制御における精度を向上させた発光部品等を提供することを目的とする。
請求項1に記載の発明は、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、前記複数の発光サイリスタの前記カソード又は前記アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、前記点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、前記分流サイリスタと前記複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように前記点灯信号線の電位を設定できることを特徴とする発光部品である。
請求項2に記載の発明は、前記複数の発光サイリスタのうちの少なくとも1個の発光サイリスタがオン状態にあるときの前記点灯信号線の電位が、前記分流サイリスタをオフ状態からオン状態に移行でき、且つ、当該分流サイリスタがオン状態にあるときの当該点灯信号線の電位が、当該複数の発光サイリスタのうちの少なくとも1個の発光サイリスタをオフ状態からオン状態に移行できるように、当該複数の発光サイリスタのそれぞれのオン状態における内部抵抗、当該分流サイリスタのオン状態における内部抵抗及び当該点灯信号線に直列に接続される電流制限抵抗により設定されていることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備えることを特徴とする請求項1又は2に記載の発光部品である。
請求項4に記載の発明は、それぞれが、前記複数の転送サイリスタにおいて互いに隣接する前後の転送サイリスタを接続するように設けられ、前の転送サイリスタがオン状態になることによりオン状態になり、後の転送サイリスタがオフ状態からオン状態に移行する際のしきい電圧を設定する複数の三端子能動素子をさらに備えることを特徴とする請求項3に記載の発光部品である。
請求項5に記載の発明は、それぞれが、前記複数の転送サイリスタにおける転送サイリスタと、当該転送サイリスタによって指定される前記複数の発光サイリスタにおける発光サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光サイリスタの点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項3又は4に記載の発光部品である。
請求項6に記載の発明は、アノード、カソード及びゲートを有し、当該ゲートが前記分流サイリスタをオン状態にすることを可能にする分流信号を受信し、当該カソード又は当該アノードのいずれか一方が前記書込信号を受信することでオフ状態からオン状態に移行して、当該分流サイリスタをオフ状態からオン状態に移行させるように制御する分流制御サイリスタをさらに備えることを特徴とする請求項5に記載の発光部品である。
請求項7に記載の発明は、アノード、カソード及びゲートを有し、前記点灯信号線に当該ゲートが接続され、当該アノード又は当該カソードのいずれか一方が消灯信号を受信することでオフ状態からオン状態に移行して、当該点灯信号線の電位を、前記複数の発光サイリスタ及び前記分流サイリスタをオフ状態に設定する消灯サイリスタをさらに備えることを特徴とする請求項1乃至6のいずれか1項に記載の発光部品である。
請求項8に記載の発明は、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項9に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
請求項10に記載の発明は、前記発光手段は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備え、前記複数の転送サイリスタを順にオン状態を伝搬させる転送信号を発生するとともに、当該転送信号に基づいて、前記分流サイリスタがオン状態になることを可能にする分流信号を発生する信号発生手段をさらに備えることを特徴とする請求項9に記載の画像形成装置である。
請求項2に記載の発明は、前記複数の発光サイリスタのうちの少なくとも1個の発光サイリスタがオン状態にあるときの前記点灯信号線の電位が、前記分流サイリスタをオフ状態からオン状態に移行でき、且つ、当該分流サイリスタがオン状態にあるときの当該点灯信号線の電位が、当該複数の発光サイリスタのうちの少なくとも1個の発光サイリスタをオフ状態からオン状態に移行できるように、当該複数の発光サイリスタのそれぞれのオン状態における内部抵抗、当該分流サイリスタのオン状態における内部抵抗及び当該点灯信号線に直列に接続される電流制限抵抗により設定されていることを特徴とする請求項1に記載の発光部品である。
請求項3に記載の発明は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備えることを特徴とする請求項1又は2に記載の発光部品である。
請求項4に記載の発明は、それぞれが、前記複数の転送サイリスタにおいて互いに隣接する前後の転送サイリスタを接続するように設けられ、前の転送サイリスタがオン状態になることによりオン状態になり、後の転送サイリスタがオフ状態からオン状態に移行する際のしきい電圧を設定する複数の三端子能動素子をさらに備えることを特徴とする請求項3に記載の発光部品である。
請求項5に記載の発明は、それぞれが、前記複数の転送サイリスタにおける転送サイリスタと、当該転送サイリスタによって指定される前記複数の発光サイリスタにおける発光サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光サイリスタの点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項3又は4に記載の発光部品である。
請求項6に記載の発明は、アノード、カソード及びゲートを有し、当該ゲートが前記分流サイリスタをオン状態にすることを可能にする分流信号を受信し、当該カソード又は当該アノードのいずれか一方が前記書込信号を受信することでオフ状態からオン状態に移行して、当該分流サイリスタをオフ状態からオン状態に移行させるように制御する分流制御サイリスタをさらに備えることを特徴とする請求項5に記載の発光部品である。
請求項7に記載の発明は、アノード、カソード及びゲートを有し、前記点灯信号線に当該ゲートが接続され、当該アノード又は当該カソードのいずれか一方が消灯信号を受信することでオフ状態からオン状態に移行して、当該点灯信号線の電位を、前記複数の発光サイリスタ及び前記分流サイリスタをオフ状態に設定する消灯サイリスタをさらに備えることを特徴とする請求項1乃至6のいずれか1項に記載の発光部品である。
請求項8に記載の発明は、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項9に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。
請求項10に記載の発明は、前記発光手段は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備え、前記複数の転送サイリスタを順にオン状態を伝搬させる転送信号を発生するとともに、当該転送信号に基づいて、前記分流サイリスタがオン状態になることを可能にする分流信号を発生する信号発生手段をさらに備えることを特徴とする請求項9に記載の画像形成装置である。
請求項1の発明によれば、本構成を有しない場合に比べ、露光量の制御における精度が向上する。
請求項2の発明によれば、本構成を有しない場合に比べ、露光量の制御が安定して行える。
請求項3の発明によれば、本構成を有しない場合に比べ、発光部品がより小型にできる。
請求項4の発明によれば、本構成を有しない場合に比べ、転送サイリスタの転送不良が抑制できる。
請求項5の発明によれば、本構成を有しない場合に比べ、回路基板上の配線の数を少なくできる。
請求項6の発明によれば、本構成を有しない場合に比べ、消費電力が削減できる。
請求項7の発明によれば、本構成を有しない場合に比べ、回路基板を小型化できる。
請求項8の発明によれば、本構成を有しない場合に比べ、露光量の制御における精度が向上する。
請求項9の発明によれば、本構成を有しない場合に比べ、形成される画像の画質が向上する。
請求項10の発明によれば、本構成を有しない場合に比べ、消費電力がさらに削減できる。
請求項2の発明によれば、本構成を有しない場合に比べ、露光量の制御が安定して行える。
請求項3の発明によれば、本構成を有しない場合に比べ、発光部品がより小型にできる。
請求項4の発明によれば、本構成を有しない場合に比べ、転送サイリスタの転送不良が抑制できる。
請求項5の発明によれば、本構成を有しない場合に比べ、回路基板上の配線の数を少なくできる。
請求項6の発明によれば、本構成を有しない場合に比べ、消費電力が削減できる。
請求項7の発明によれば、本構成を有しない場合に比べ、回路基板を小型化できる。
請求項8の発明によれば、本構成を有しない場合に比べ、露光量の制御における精度が向上する。
請求項9の発明によれば、本構成を有しない場合に比べ、形成される画像の画質が向上する。
請求項10の発明によれば、本構成を有しない場合に比べ、消費電力がさらに削減できる。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により予め定められた波長の光を照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録用紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数、配列して発光素子アレイとしたLEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ(SLED)を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光する露光手段の一例としてのプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印a方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印b方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱及び圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱及び圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(第1の実施の形態では、発光サイリスタ)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生手段の一例としての信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図2は、プリントヘッド14の構成を示した断面図である。プリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(第1の実施の形態では、発光サイリスタ)を備える光源部63を備えた発光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した光源部63、光源部63を駆動する信号発生手段の一例としての信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
ハウジング61は、例えば金属で形成され、回路基板62及びロッドレンズアレイ64を支持し、光源部63の発光素子の発光面がロッドレンズアレイ64の焦点面となるように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図4(b)のX方向)に沿って配置されている。
(発光装置65)
図3は、第1の実施の形態が適用される発光装置65の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップU1〜U40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップU1〜U40は、発光チップU1から番号順に発光チップU40までを含む。
図3は、第1の実施の形態が適用される発光装置65の上面図である。
図3に例として示す発光装置65では、光源部63は、回路基板62上に、40個の発光部品の一例としての発光チップU1〜U40が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップU1〜U40は、発光チップU1から番号順に発光チップU40までを含む。
発光チップU1〜U40の構成は同じであってよい。よって、発光チップU1〜U40をそれぞれ区別しないときは、発光チップUと呼ぶ。
なお、第1の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップU1〜U40を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えているとして説明する。
発光チップU1〜U40の配列についての詳細は後述する。
なお、第1の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。なお、発光装置65が信号発生回路110を搭載していなくともよい。このときは、信号発生回路110は、発光装置65の外部に設けられ、発光チップU1〜U40を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置65は信号発生回路110を備えているとして説明する。
発光チップU1〜U40の配列についての詳細は後述する。
図4は、第1の実施の形態が適用される発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線(ライン)の構成を示した図である。図4(a)は発光チップUの構成を示し、図4(b)は発光装置65の信号発生回路110の構成及び回路基板62上の配線(ライン)の構成を示している。
はじめに、図4(a)に示す発光チップUの構成を説明する。
発光チップUは、表面形状が長方形である基板80の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子(第1の実施の形態では、発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップUは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子、φD端子)を備えている。なお、これらの端子は、基板80の一端部からφD端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極が設けられている。
発光チップUは、表面形状が長方形である基板80の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子(第1の実施の形態では、発光サイリスタL1、L2、L3、…)から構成される発光部102を備えている。さらに、発光チップUは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φI端子、φD端子)を備えている。なお、これらの端子は、基板80の一端部からφD端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極が設けられている。
なお、「列状」とは、図4(a)に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されていてもよい。例えば、発光素子の発光面を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、又は複数の発光素子毎に、ジグザグに配置されていてもよい。
次に、図4(b)により、発光装置65の信号発生回路110の構成及び回路基板62上の配線(ライン)の構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110及び発光チップU1〜U40が搭載され、信号発生回路110と発光チップU1〜U40とを接続する配線(ライン)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110及び発光チップU1〜U40が搭載され、信号発生回路110と発光チップU1〜U40とを接続する配線(ライン)が設けられている。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。後述する分流サイリスタDTを制御する分流信号φDを送信する分流信号発生部130を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらに、信号発生回路110は、発光チップU1〜U40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップU1〜U40に電源電位Vgaを与えて駆動する電力を供給する電源電位供給部170を備えている。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、第1転送信号φ1、第2転送信号φ2を送信する転送信号発生部120を備えている。後述する分流サイリスタDTを制御する分流信号φDを送信する分流信号発生部130を備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップU1〜U40に、点灯信号φI1〜φI40をそれぞれ送信する点灯信号発生部140を備えている。なお、点灯信号φI1〜φI40をそれぞれ区別しないときは点灯信号φIと表記する。
さらに、信号発生回路110は、発光チップU1〜U40に電位の基準となる基準電位Vsubを供給する基準電位供給部160、発光チップU1〜U40に電源電位Vgaを与えて駆動する電力を供給する電源電位供給部170を備えている。
次に、発光チップU1〜U40の配列について説明する。
奇数番号の発光チップU1、U3、U5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップU2、U4、U6、…も、同様にそれぞれの基板80の長辺方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップU1、U3、U5、…と偶数番号の発光チップU2、U4、U6、…とは、発光チップUに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップU間においても発光素子が主走査方向(X方向)に予め定められた間隔で並ぶように設定されている。なお、図4(b)の発光チップU1、U2、U3、…に、図4(a)に示した発光部102の発光素子の並び(第1の実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
奇数番号の発光チップU1、U3、U5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップU2、U4、U6、…も、同様にそれぞれの基板80の長辺方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップU1、U3、U5、…と偶数番号の発光チップU2、U4、U6、…とは、発光チップUに設けられた発光部102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップU間においても発光素子が主走査方向(X方向)に予め定められた間隔で並ぶように設定されている。なお、図4(b)の発光チップU1、U2、U3、…に、図4(a)に示した発光部102の発光素子の並び(第1の実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
信号発生回路110と発光チップU1〜U40とを接続する配線(ライン)について説明する。
回路基板62には、発光チップUの基板80裏面に設けられたVsub端子である裏面電極に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
また、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
回路基板62には、発光チップUの基板80裏面に設けられたVsub端子である裏面電極に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。
また、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを供給する電源ライン200bが設けられている。
そして、回路基板62には、信号発生回路110の転送信号発生部120から、発光チップU1〜U40のφ1端子に第1転送信号φ1を送信する第1転送信号ライン201、発光チップU1〜U40のφ2端子に第2転送信号φ2を送信する第2転送信号ライン202が設けられている。
そしてまた、回路基板62には、信号発生回路110の分流信号発生部130から、発光チップU1〜U40のφD端子に分流信号φDを送信する分流信号ライン203が設けられている。
さらに、回路基板62には、信号発生回路110の点灯信号発生部140から、各発光チップU1〜U40のそれぞれのφI端子に、それぞれ電流制限抵抗RIを介して、点灯信号φI1〜φI40を送信する点灯信号ライン204−1〜204−40が設けられている。
回路基板62上のすべての発光チップU1〜U40に、基準電位Vsub、電源電位Vgaが共通に供給される。第1転送信号φ1、第2転送信号φ2も、発光チップU1〜U40に共通(並列)に送信される。さらに、分流信号φDも、発光チップU1〜U40に共通(並列)に送信される。
一方、点灯信号φI1〜φI40は、発光チップU1〜U40にそれぞれ個別に送信される。
なお、発光装置65が信号発生回路110を備えない場合には、回路基板62上の電源ライン200a、200b、第1転送信号ライン201、第2転送信号ライン202、分流信号ライン203、点灯信号ライン204−1〜204−40は、信号発生回路110の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板62の外部に設けられた信号発生回路110に接続される。
一方、点灯信号φI1〜φI40は、発光チップU1〜U40にそれぞれ個別に送信される。
なお、発光装置65が信号発生回路110を備えない場合には、回路基板62上の電源ライン200a、200b、第1転送信号ライン201、第2転送信号ライン202、分流信号ライン203、点灯信号ライン204−1〜204−40は、信号発生回路110の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板62の外部に設けられた信号発生回路110に接続される。
(発光チップU)
図5は、第1の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。端子(φ1端子、φ2端子、Vga端子、φI端子、φD端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップU1を例に、発光チップUを説明する。そこで、図5において、発光チップUを発光チップU1(U)と表記する。他の発光チップU2〜U40の構成は、発光チップU1と同じである。
図5は、第1の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。端子(φ1端子、φ2端子、Vga端子、φI端子、φD端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。そして、基板80の裏面に設けられたVsub端子を、基板80の外に引き出して示している。
ここでは、信号発生回路110との関係において発光チップU1を例に、発光チップUを説明する。そこで、図5において、発光チップUを発光チップU1(U)と表記する。他の発光チップU2〜U40の構成は、発光チップU1と同じである。
発光チップU1(U)は、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列を備えている。
そして、発光チップU1(U)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
そして、発光チップU1(U)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列を備えている。
また、発光チップU1(U)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードD1、D2、D3、…を備えている。
そして、発光チップU1(U)は、抵抗Rg1、Rg2、Rg3、…を備えている。
そして、発光チップU1(U)は、抵抗Rg1、Rg2、Rg3、…を備えている。
さらに、後述する第1転送信号φ1が送信される第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止するための電流制限抵抗R1、R2を備えている。
さらにまた、発光チップU1(U)は、スタートダイオードDs、分流サイリスタDT及び分流サイリスタDTに過剰な電流が流れるのを防止する電流制限抵抗Rdを備えている。
さらにまた、発光チップU1(U)は、スタートダイオードDs、分流サイリスタDT及び分流サイリスタDTに過剰な電流が流れるのを防止する電流制限抵抗Rdを備えている。
発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…は、図5中において、左側から番号順に配列されている。さらに、結合ダイオードD1、D2、D3、…、抵抗Rg1、Rg2、Rg3、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
そして、発光サイリスタ列、転送サイリスタ列は、図5において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。
ここでは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、結合ダイオードD1、D2、D3、…、抵抗Rg1、Rg2、Rg3、…をそれぞれ区別しないときは、発光サイリスタL、転送サイリスタT、結合ダイオードD、抵抗Rgと表記する。
発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。第1の実施の形態において、発光サイリスタLの数を例えば128個とすると、転送サイリスタTの数も128個である。同様に、抵抗Rgの数も128個である。しかし、結合ダイオードDの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
図5では、発光サイリスタL1〜L6、転送サイリスタT1〜T6を中心とした部分を示している。
なお、転送サイリスタTの数は、発光サイリスタLの数より多くてもよい。
図5では、発光サイリスタL1〜L6、転送サイリスタT1〜T6を中心とした部分を示している。
サイリスタ(発光サイリスタL、転送サイリスタT、分流サイリスタDT)は、ゲート、アノード、カソードを有する半導体素子である。すなわち、基板80上にp型の第1半導体層、n型の第2半導体層、p型の第3半導体層、n型の第4半導体層を順に積層した積層半導体にてサイリスタを構成した場合、p型の第1半導体層がアノード、p型の第3半導体層が第1ゲート、n型の第4半導体層がカソードを構成する。なお、p型の第1半導体層が基板80を兼ねてもよい。
結合ダイオードD及びスタートダイオードDsは、アノード、カソードを有する半導体素子である。そして、結合ダイオードD及びスタートダイオードDsも、上記の積層半導体層により構成される。p型の第3半導体層がアノード、n型の第4半導体層がカソードを構成する。
そして、基板80及び積層半導体層は、GaAs、GaAlAs等により構成されているとする。
結合ダイオードD及びスタートダイオードDsは、アノード、カソードを有する半導体素子である。そして、結合ダイオードD及びスタートダイオードDsも、上記の積層半導体層により構成される。p型の第3半導体層がアノード、n型の第4半導体層がカソードを構成する。
そして、基板80及び積層半導体層は、GaAs、GaAlAs等により構成されているとする。
では次に、発光チップU1(U)における各素子の電気的な接続について説明する。
転送サイリスタT、発光サイリスタL、分流サイリスタDTのそれぞれのアノードは、p型の第1半導体層であって、発光チップU1(U)の基板80に接続されている(アノードコモン)。
そして、これらのアノードは、基板80裏面に設けられたVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aには、基準電位供給部160から基準電位Vsubが供給される。
転送サイリスタT、発光サイリスタL、分流サイリスタDTのそれぞれのアノードは、p型の第1半導体層であって、発光チップU1(U)の基板80に接続されている(アノードコモン)。
そして、これらのアノードは、基板80裏面に設けられたVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aには、基準電位供給部160から基準電位Vsubが供給される。
転送サイリスタ列に沿って、奇数番号(奇数番目)の転送サイリスタT1、T3、…のカソードは、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介してφ1端子に接続されている。このφ1端子は、第1転送信号ライン201(図4参照)が接続され、第1転送信号φ1が送信される。
一方、転送サイリスタ列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子は、第2転送信号ライン202(図4参照)が接続され、第2転送信号φ2が送信される。
一方、転送サイリスタ列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。このφ2端子は、第2転送信号ライン202(図4参照)が接続され、第2転送信号φ2が送信される。
発光サイリスタLのカソードは、点灯信号線75に接続されている。点灯信号線75は、φI端子に接続されている。発光チップU1では、φI端子は、電流制限抵抗RIを介して点灯信号ライン204−1に接続され、点灯信号発生部140から点灯信号φI1が送信される。点灯信号φI1は、発光サイリスタL1、L2、L3、…に点灯のための電流を供給する。なお、他の発光チップU2〜U40のφI端子は、それぞれ電流制限抵抗RIを介して点灯信号ライン204−2〜204−40が接続され、点灯信号φI2〜φI40が送信される。
なお、電流制限抵抗RIは、発光チップUに含まれていてもよい。
なお、電流制限抵抗RIは、発光チップUに含まれていてもよい。
転送サイリスタT1、T2、T3、…のそれぞれのゲートGt1、Gt2、Gt3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲートGl1、Gl2、Gl3、…に、1対1で接続されている。よって、ゲートGt1、Gt2、Gt3、…とゲートGl1、Gl2、Gl3、…とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲートGt1(ゲートGl1)と表記して、電位が同じであることを示す。
ここでも、ゲートGt1、Gt2、Gt3、…、ゲートGl1、Gl2、Gl3、…をそれぞれ区別しないときは、ゲートGt、ゲートGlと表記する。そして、ゲートGt(ゲートGl)と表記して、電位が同じであることを示す。
転送サイリスタT1、T2、T3、…のそれぞれのゲートGt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲートGt間に、結合ダイオードD1、D2、D3、…がそれぞれ接続されている。すなわち、結合ダイオードD1、D2、D3、…はそれぞれがゲートGt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードD1の向きは、ゲートGt1からゲートGt2に向かって電流が流れる方向に接続されている。他の結合ダイオードD2、D3、D4、…についても同様である。
転送サイリスタTのゲートGt(ゲートGl)は、転送サイリスタTのそれぞれに対応して設けられた抵抗Rgを介して、電源線71に接続されている。電源線71はVga端子に接続されている。Vga端子は、電源ライン200b(図4(b)参照)に接続され、電源電位供給部170から電源電位Vgaが供給される。
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲートGt1は、スタートダイオードDsのカソード端子に接続されている。一方、スタートダイオードDsのアノード端子は、第2転送信号線73に接続されている。
分流サイリスタDTのカソードは、点灯信号線75に接続されている。分流サイリスタDTのゲートGdは、分流信号線77に接続されている。分流信号線77は、電流制限抵抗Rdを介してφD端子に接続されている。φD端子は、分流信号ライン203(図4参照)に接続され、分流信号発生部130から分流信号φDが送信される。
図5において、発光チップU1(U)の転送サイリスタT、結合ダイオードD、抵抗Rg、スタートダイオードDs、電流制限抵抗R1、R2を備える部分を転送部101と表記する。そして、発光サイリスタL、分流サイリスタDT及び電流制限抵抗Rdを備える部分が発光部102に該当する。
<サイリスタの動作>
まず、サイリスタ(転送サイリスタT、発光サイリスタL、分流サイリスタDT)の基本的な動作を説明する。
サイリスタは、前述したように、アノード、カソード、ゲートの3端子を有する半導体素子である。
以下では、一例として、Vsub端子である基板80の裏面電極に供給される基準電位Vsubをハイレベルの電位として0V(以下では「H」(0V)又は「H」と表記する。)、Vga端子に供給される電源電位Vgaをローレベルの電位として−3.3V(以下では「L」(−3.3V)又は「L」と表記する。)とする。
発光装置65(図3参照)は負の電位で駆動される。
まず、サイリスタ(転送サイリスタT、発光サイリスタL、分流サイリスタDT)の基本的な動作を説明する。
サイリスタは、前述したように、アノード、カソード、ゲートの3端子を有する半導体素子である。
以下では、一例として、Vsub端子である基板80の裏面電極に供給される基準電位Vsubをハイレベルの電位として0V(以下では「H」(0V)又は「H」と表記する。)、Vga端子に供給される電源電位Vgaをローレベルの電位として−3.3V(以下では「L」(−3.3V)又は「L」と表記する。)とする。
発光装置65(図3参照)は負の電位で駆動される。
サイリスタのアノードはVsub端子に供給される基準電位Vsub(「H」(0V))になっている。
サイリスタを構成する積層半導体層が、GaAs、GaAlAs等で構成されているとし、p型半導体層とn型半導体層とのpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとする。
サイリスタを構成する積層半導体層が、GaAs、GaAlAs等で構成されているとし、p型半導体層とn型半導体層とのpn接合の順方向電位(拡散電位)Vdを一例として1.5Vとする。
オフ状態のサイリスタでは、オン状態に比べてアノードとカソードとの間に流れる電流が小さい。オフ状態のサイリスタのカソードに、しきい電圧より低い電位(絶対値においてしきい電圧より大きい負の電位)が印加されると、サイリスタはオン状態に移行(ターンオン)する。ここで、サイリスタのしきい電圧は、ゲートの電位から拡散電位Vd(1.5V)を引いた値である。サイリスタは、ターンオンすると、アノードとカソードとの間に流れる電流が、オフ状態に比べて大きなオン状態になる。
サイリスタは、pnpトランジスタとnpnトランジスタとが組み合わされて構成されている。オン状態のサイリスタでは、これらのpnpトランジスタとnpnトランジスタとがともにオン状態になっている。そして、オン状態のサイリスタのゲートの電位は、サイリスタを構成するpnpトランジスタのオン状態における飽和電圧になる。ここでは、飽和電圧は−0.2Vであるとする。
また、オン状態のサイリスタのカソードは、拡散電位Vdに近い電位となる。
また、オン状態のサイリスタのカソードは、拡散電位Vdに近い電位となる。
サイリスタは、一度ターンオンすると、カソードが、オン状態を維持するために必要な電位(維持電圧)より高い電位(絶対値において維持電圧より小さい負の値、0V又は正の値)になると、オフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になると、「H」(0V)は維持電圧より高い電位であるとともに、カソードの電位とアノードの電位とが同じになるので、サイリスタはターンオフする。
一方、オン状態のサイリスタは、カソードに維持電圧が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されるとオン状態を維持する。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非発光)する。オン状態の発光サイリスタLの単位時間当たりの光量は、発光する領域の面積及びカソードとアノードとの間に流す電流によって決まる。
なお、転送サイリスタT及び分流サイリスタDTも発光することができるが、感光体ドラム12を露光しないように遮光されている。
一方、オン状態のサイリスタは、カソードに維持電圧が継続的に印加され、オン状態を維持しうる電流(維持電流)が供給されるとオン状態を維持する。
そして、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非発光)する。オン状態の発光サイリスタLの単位時間当たりの光量は、発光する領域の面積及びカソードとアノードとの間に流す電流によって決まる。
なお、転送サイリスタT及び分流サイリスタDTも発光することができるが、感光体ドラム12を露光しないように遮光されている。
ここで、転送サイリスタT、発光サイリスタL及び分流サイリスタDTのそれぞれのカソードの電位について説明する。
図5における奇数番号の転送サイリスタTは、後述するように「L」(−3.3V)の第1転送信号φ1がφ1端子に送信された場合に、オン状態になる。よって、オン状態における奇数番号の転送サイリスタTのカソードの電位は、φ1端子の電位(「L」(−3.3V))、オン状態における転送サイリスタTの内部抵抗rt、拡散電位Vd及び電流制限抵抗R1によって決まる。
同様に偶数番号の転送サイリスタTは、後述するように「L」(−3.3V)の第2転送信号φ2がφ2端子に送信された場合に、オン状態になる。そして、オン状態における偶数番号の転送サイリスタTのカソードの電位は、φ2端子の電位(「L」(−3.3V))、オン状態における転送サイリスタTの内部抵抗rt、拡散電位Vd及び電流制限抵抗R1によって決まる。
ここで、一例として、オン状態における転送サイリスタTの内部抵抗rtが60Ω、電流制限抵抗R1、R2がそれぞれ300Ωであるとする。すると、オン状態における転送サイリスタTのカソードは、−1.8Vになる。奇数番号の転送サイリスタTのカソードは、第1転送信号線72に接続されている。よって、奇数番号の転送サイリスタTがオン状態にあると、第1転送信号線72が−1.8Vになる。また、偶数番号の転送サイリスタTのカソードは、第2転送信号線73に接続されている。よって、偶数番号の転送サイリスタTがオン状態にあると、第2転送信号線73が−1.8Vになる。
図5における奇数番号の転送サイリスタTは、後述するように「L」(−3.3V)の第1転送信号φ1がφ1端子に送信された場合に、オン状態になる。よって、オン状態における奇数番号の転送サイリスタTのカソードの電位は、φ1端子の電位(「L」(−3.3V))、オン状態における転送サイリスタTの内部抵抗rt、拡散電位Vd及び電流制限抵抗R1によって決まる。
同様に偶数番号の転送サイリスタTは、後述するように「L」(−3.3V)の第2転送信号φ2がφ2端子に送信された場合に、オン状態になる。そして、オン状態における偶数番号の転送サイリスタTのカソードの電位は、φ2端子の電位(「L」(−3.3V))、オン状態における転送サイリスタTの内部抵抗rt、拡散電位Vd及び電流制限抵抗R1によって決まる。
ここで、一例として、オン状態における転送サイリスタTの内部抵抗rtが60Ω、電流制限抵抗R1、R2がそれぞれ300Ωであるとする。すると、オン状態における転送サイリスタTのカソードは、−1.8Vになる。奇数番号の転送サイリスタTのカソードは、第1転送信号線72に接続されている。よって、奇数番号の転送サイリスタTがオン状態にあると、第1転送信号線72が−1.8Vになる。また、偶数番号の転送サイリスタTのカソードは、第2転送信号線73に接続されている。よって、偶数番号の転送サイリスタTがオン状態にあると、第2転送信号線73が−1.8Vになる。
図5における発光サイリスタL、分流サイリスタDTは、後述するように「L」(−3.3V)の点灯信号φI1がφI端子に送信された場合に、オン状態になる。オン状態における発光サイリスタLのカソードの電位は、φI端子の電位(「L」(−3.3V))、オン状態における発光サイリスタLの内部抵抗rl、拡散電位Vd及び電流制限抵抗RIによって決まる。オン状態における分流サイリスタDTのカソードの電位は、φI端子の電位(「L」(−3.3V))、オン状態における分流サイリスタDTの内部抵抗rd、拡散電位Vd及び電流制限抵抗RIによって決まる。
ここで、一例として、オン状態における発光サイリスタLの内部抵抗rlが20Ω、電流制限抵抗RIが80Ωであるとする。すると、オン状態における発光サイリスタLのカソードは−1.86Vとなる。このとき、オン状態における発光サイリスタLを流れる電流ILは、絶対値において18mA(後述する図7における|IL|のi2)となる。発光サイリスタLのカソードは、点灯信号線75に接続されている。よって、発光サイリスタLがオン状態にあると、点灯信号線75が−1.86Vになる。
ここで、一例として、オン状態における発光サイリスタLの内部抵抗rlが20Ω、電流制限抵抗RIが80Ωであるとする。すると、オン状態における発光サイリスタLのカソードは−1.86Vとなる。このとき、オン状態における発光サイリスタLを流れる電流ILは、絶対値において18mA(後述する図7における|IL|のi2)となる。発光サイリスタLのカソードは、点灯信号線75に接続されている。よって、発光サイリスタLがオン状態にあると、点灯信号線75が−1.86Vになる。
同様に、オン状態における分流サイリスタDTの内部抵抗rdが20Ωであるとすると、オン状態における分流サイリスタDTのカソードは−1.86Vとなる。このとき、オン状態における分流サイリスタDTを流れる電流IDは、絶対値において18mAとなる。分流サイリスタDTのカソードは、点灯信号線75に接続されている。よって、分流サイリスタDTがオン状態にあると、点灯信号線75が−1.86Vになる。
なお、以上においては、発光サイリスタLと分流サイリスタDTとがそれぞれ単独でオン状態になった場合を説明した。
発光サイリスタLのカソードと分流サイリスタDTのカソードは、点灯信号線75に接続されている。発光サイリスタLと分流サイリスタDTとが同時にオン状態になっている場合は、発光サイリスタLと分流サイリスタDTとに電流が分かれて流れる。よって、それぞれのカソード(点灯信号線75)は、−1.7Vになる。このとき、発光サイリスタLを流れる電流ILは絶対値において10mA(後述する図7における|IL|のi1)となり、分流サイリスタDTを流れる電流IDも絶対値において10mA(後述する図7における|ID|のi3)となる。
なお、以上においては、発光サイリスタLと分流サイリスタDTとがそれぞれ単独でオン状態になった場合を説明した。
発光サイリスタLのカソードと分流サイリスタDTのカソードは、点灯信号線75に接続されている。発光サイリスタLと分流サイリスタDTとが同時にオン状態になっている場合は、発光サイリスタLと分流サイリスタDTとに電流が分かれて流れる。よって、それぞれのカソード(点灯信号線75)は、−1.7Vになる。このとき、発光サイリスタLを流れる電流ILは絶対値において10mA(後述する図7における|IL|のi1)となり、分流サイリスタDTを流れる電流IDも絶対値において10mA(後述する図7における|ID|のi3)となる。
なお、発光サイリスタLの内部抵抗rlは20Ωと転送サイリスタTの内部抵抗rtの60Ωより小さい。これは、発光サイリスタLでは光を取り出すために、基板80上に大きな面積で設けられるのに対し、転送サイリスタTではオン状態が順に転送されればよく、基板80上の面積を大きくする必要がない。このため、転送サイリスタTの内部抵抗rtが、発光サイリスタLの内部抵抗rlに比べて大きくなっている。
<光量制御>
画像形成装置1では、画像形成装置1内の温度、湿度、画像形成の速度、感光体ドラム12の摩耗などにより、発光チップUの発光サイリスタLが感光体ドラム12を露光する露光量を調整する必要がある。
第1の実施の形態において、発光チップUのそれぞれの発光サイリスタLが感光体ドラム12を露光する露光量は、発光サイリスタLがオン状態にあって点灯している時間(点灯期間)によって制御される。露光量を大きくするには、点灯期間を長く設定し、露光量を小さくする(絞る)には、点灯期間を短く設定する。露光量を点灯期間で制御する方法では、露光量は、時間に比例するため、時間を変えることで設定できる。すなわち、露光量を点灯期間で制御する方法は、発光サイリスタLに流す電流により制御する方法に比べて制御がしやすい。
画像形成装置1では、画像形成装置1内の温度、湿度、画像形成の速度、感光体ドラム12の摩耗などにより、発光チップUの発光サイリスタLが感光体ドラム12を露光する露光量を調整する必要がある。
第1の実施の形態において、発光チップUのそれぞれの発光サイリスタLが感光体ドラム12を露光する露光量は、発光サイリスタLがオン状態にあって点灯している時間(点灯期間)によって制御される。露光量を大きくするには、点灯期間を長く設定し、露光量を小さくする(絞る)には、点灯期間を短く設定する。露光量を点灯期間で制御する方法では、露光量は、時間に比例するため、時間を変えることで設定できる。すなわち、露光量を点灯期間で制御する方法は、発光サイリスタLに流す電流により制御する方法に比べて制御がしやすい。
しかし、点灯期間が短い範囲では、点灯期間の設定の精度が悪くなる。これは、発光チップUの製造に起因する発光サイリスタLの特性のばらつき、信号発生回路110における点灯信号発生部140に用いられるICなどの特性のばらつき又は信号発生回路110の点灯信号発生部140から発光サイリスタLまでのインピーダンスのばらつきなどによる。これを、信号発生回路110などの電子回路により制御しようとすると、電子回路が複雑になり、高価になってしまう。
よって、点灯期間を短くし過ぎないように制御することが好ましい。
よって、点灯期間を短くし過ぎないように制御することが好ましい。
図6は、第1の実施の形態が適用される露光量を制御する方法を説明する図である。横軸が点灯期間、縦軸が露光量である。
この方法では、点灯期間が同じであっても高い露光量が得られる高露光量モードと、高露光量モードに比べて低い露光量が得られる低露光量モードとを有している。そして、高露光量モードと低露光量モードとは、発光サイリスタLに流れる電流を分流サイリスタDTのオン状態とオフ状態とによって変更することで、切り替えできる(変更できる)ようになっている。
すなわち、発光サイリスタLの単位時間の光量は、流れる電流に依存する。よって、発光サイリスタLに流れる電流を変更することで、高露光量モードと低露光量モードとを切り替えるようにしている。
この方法では、点灯期間が同じであっても高い露光量が得られる高露光量モードと、高露光量モードに比べて低い露光量が得られる低露光量モードとを有している。そして、高露光量モードと低露光量モードとは、発光サイリスタLに流れる電流を分流サイリスタDTのオン状態とオフ状態とによって変更することで、切り替えできる(変更できる)ようになっている。
すなわち、発光サイリスタLの単位時間の光量は、流れる電流に依存する。よって、発光サイリスタLに流れる電流を変更することで、高露光量モードと低露光量モードとを切り替えるようにしている。
なお、点灯期間が0からt1の間は、設定したとしても得られる露光量の精度が悪いので設定しないとする。すると、高露光量モードにおいては、点灯期間をt1からt2の間に設定することで、露光量をE2からE3の間に設定できる。しかし、露光量をE1からE2の間に設定できない。そこで、高露光量モードから低露光量モードに切り替え(変更し)て、露光量をE1からE2の間に設定する。
このようにすることで、点灯期間がt1からt2の間において、露光量がE1からE2の間を設定できる。
なお、露光量のE1は、後述するよう発光サイリスタLに流れる電流ILにより設定できる。
このようにすることで、点灯期間がt1からt2の間において、露光量がE1からE2の間を設定できる。
なお、露光量のE1は、後述するよう発光サイリスタLに流れる電流ILにより設定できる。
<タイミングチャート>
図7は、発光装置65及び発光チップUの動作を説明するタイミングチャートである。
図7では、発光チップU1の発光サイリスタL1〜L8の8個の発光サイリスタLの点灯又は消灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップU2〜U40は、発光チップU1と並行して動作するため、発光チップU1の動作を説明すれば足りる。
なお、図7では、発光チップU1の発光サイリスタL1、L2、L4、L5、L6、L8を点灯させ、発光サイリスタL3、L7を消灯としている。そして、発光サイリスタL1、L2、L4を高露光量モード、発光サイリスタL5、L6、L8を低露光量モードで点灯させている。
図7は、発光装置65及び発光チップUの動作を説明するタイミングチャートである。
図7では、発光チップU1の発光サイリスタL1〜L8の8個の発光サイリスタLの点灯又は消灯を制御(点灯制御と表記する。)する部分のタイミングチャートを示している。前述したように、他の発光チップU2〜U40は、発光チップU1と並行して動作するため、発光チップU1の動作を説明すれば足りる。
なお、図7では、発光チップU1の発光サイリスタL1、L2、L4、L5、L6、L8を点灯させ、発光サイリスタL3、L7を消灯としている。そして、発光サイリスタL1、L2、L4を高露光量モード、発光サイリスタL5、L6、L8を低露光量モードで点灯させている。
図7において、時刻aから時刻tへとアルファベット順に時刻が経過するとする。発光サイリスタL1は、時刻bから時刻eの期間T(1)において、発光サイリスタL2は、時刻eから時刻iの期間T(2)において、発光サイリスタL3は、時刻iから時刻jの期間T(3)において、発光サイリスタL4は、時刻jから時刻kの期間T(4)において点灯制御される。そして、発光サイリスタL5は、時刻kから時刻pの期間T(5)において、発光サイリスタL6は、時刻pから時刻rの期間T(6)において、発光サイリスタL7は、時刻rから時刻sの期間T(7)において、発光サイリスタL8は、時刻sから時刻tの期間T(8)において点灯制御される。以下、同様にして番号が9以上の発光サイリスタLが点灯制御される。
第1の実施の形態では、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
第1転送信号φ1、第2転送信号φ2、点灯信号φI1、分流信号φDの波形について説明する。なお、時刻aから時刻bまでの期間は、発光チップU1(発光チップU2〜U40も同じ。)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
φ1端子(図5参照)に送信される第1転送信号φ1及びφ2端子(図5参照)に送信される第2転送信号φ2は、「H」(0V)と「L」(−3.3V)との2つの電位を有する信号である。そして、第1転送信号φ1及び第2転送信号φ2は、連続する2つの期間T(例えば、期間T(1)と期間T(2))を単位として波形が繰り返される。
第1転送信号φ1は、期間T(1)の開始時刻bで「H」から「L」に移行し、時刻fで「L」から「H」に移行する。そして、期間T(2)の終了時刻iにおいて、「H」から「L」に移行する。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持する。
第2転送信号φ2は、期間T(1)の開始時刻bにおいて「H」であって、時刻eで「H」から「L」に移行する。そして、期間T(2)の終了時刻iにおいて「L」を維持する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較する。第2転送信号φ2は、第1転送信号φ1を期間T、時間軸上で後ろにずらしたものに該当する。
第1転送信号φ1は、期間T(1)及び期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間のためである。
第1転送信号φ1は、期間T(1)及び期間T(2)での波形が、期間T(3)以降において繰り返す。一方、第2転送信号φ2は、期間T(1)において、破線で示す波形及び期間T(2)での波形が、期間T(3)以降において繰り返す。第2転送信号φ2の期間T(1)の波形が期間T(3)以降と異なるのは、期間T(1)は発光装置65が動作を開始する期間のためである。
第1転送信号φ1と第2転送信号φ2との一組の転送信号は、後述するように、図5に示した転送サイリスタTのオン状態を番号順に伝播させることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯又は非点灯の制御(点灯制御)の対象として指定する。
発光チップU1のφI端子に送信される点灯信号φI1について説明する。点灯信号φI1は、「H」(0V)と「L」(−3.3V)との2つの電位を有する信号である。なお、他の発光チップU2〜U40には、それぞれ点灯信号φI2〜φI40が送信される。
ここでは、発光チップU1の発光サイリスタL1に対する点灯制御の期間T(1)において、点灯信号φI1を説明する。なお、発光サイリスタL1は点灯させるとしている。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
点灯信号φI1は、期間T(1)の開始時刻bにおいて「H」であって、時刻cで「H」から「L」に移行する。そして、時刻dで「L」から「H」に移行し、期間T(1)の終了時刻eにおいて「H」を維持している。
発光チップU1のφD端子に送信される分流信号φDについて説明する。分流信号φDは、「H」(0V)と「L」(−3.3V)との2つの電位を有する信号である。分流信号φDは、期間Tを単位として変化する信号ではない。分流信号φDを期間T(1)から期間T(8)において説明する。
分流信号φDは、期間T(1)の開始時刻bにおいて「L」であって、期間T(5)の時刻mで「L」から「H」に移行し、期間T(8)の終了時刻tにおいて「H」を維持する。時刻mにおいて高露光量モードから低露光量モードに切り替えている。
分流信号φDは、期間T(1)の開始時刻bにおいて「L」であって、期間T(5)の時刻mで「L」から「H」に移行し、期間T(8)の終了時刻tにおいて「H」を維持する。時刻mにおいて高露光量モードから低露光量モードに切り替えている。
では、図4、図5を参照しつつ、図7に示したタイミングチャートにしたがって、発光装置65及び発光チップU1の動作を説明する。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsubの「H」に設定され、発光チップU1〜U40のそれぞれのVsub端子は「H」に設定される(図4、図5参照)。同様に、電源ライン200bは電源電位Vgaの「L」に設定され、発光チップU1〜U40のそれぞれのVga端子は「L」に設定される。これにより、発光チップU1〜U40のそれぞれの電源線71は「L」に設定される(図4、図5参照)。
(1)時刻a
<発光装置65>
時刻aにおいて、発光装置65の信号発生回路110の基準電位供給部160は、基準電位Vsubを「H」(0V)に設定する。電源電位供給部170は、電源電位Vgaを「L」(−3.3V)に設定する。すると、発光装置65の回路基板62上の電源ライン200aは基準電位Vsubの「H」に設定され、発光チップU1〜U40のそれぞれのVsub端子は「H」に設定される(図4、図5参照)。同様に、電源ライン200bは電源電位Vgaの「L」に設定され、発光チップU1〜U40のそれぞれのVga端子は「L」に設定される。これにより、発光チップU1〜U40のそれぞれの電源線71は「L」に設定される(図4、図5参照)。
また、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。すると、第1転送信号ライン201及び第2転送信号ライン202が「H」になる(図4参照)。これにより、発光チップU1〜U40のそれぞれのφ1端子及びφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図5参照)。
そして、信号発生回路110の分流信号発生部130は分流信号φDを「L」に設定する。すると、分流信号ライン203が「L」になる(図4参照)。これにより、発光チップU1〜U40のそれぞれのφD端子が「L」になる。電流制限抵抗Rdを介してφD端子に接続されている分流信号線77の電位も「L」になる(図5参照)。
さらに、信号発生回路110の点灯信号発生部140は、点灯信号φI1〜φI40をそれぞれ「H」に設定する。すると、点灯信号ライン204−1〜204−40が「H」になる(図4参照)。これにより、電流制限抵抗RIを介して、発光チップU1〜U40のそれぞれのφI端子が「H」になり、φI端子に接続された点灯信号線75も「H」になる(図5参照)。
さらに、信号発生回路110の点灯信号発生部140は、点灯信号φI1〜φI40をそれぞれ「H」に設定する。すると、点灯信号ライン204−1〜204−40が「H」になる(図4参照)。これにより、電流制限抵抗RIを介して、発光チップU1〜U40のそれぞれのφI端子が「H」になり、φI端子に接続された点灯信号線75も「H」になる(図5参照)。
次に、発光チップU1の動作を説明する。
なお、図7及び以下における説明では、各端子の電位がステップ(階段)状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオン又はターンオフして、状態の変化を生じる。
なお、図7及び以下における説明では、各端子の電位がステップ(階段)状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオン又はターンオフして、状態の変化を生じる。
<発光チップU1>
転送サイリスタT、発光サイリスタL、分流サイリスタDTのアノードはVsub端子に接続されているので、「H」に設定されている。
転送サイリスタT、発光サイリスタL、分流サイリスタDTのアノードはVsub端子に接続されているので、「H」に設定されている。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定される。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTは、アノード及びカソードがともに「H」であるためオフ状態にある。
発光サイリスタLのカソードは、「H」の点灯信号線75に接続されている。よって、発光サイリスタLも、アノード及びカソードがともに「H」であるためオフ状態にある。
さらに、分流サイリスタDTのカソードは、「H」の点灯信号線75に接続されている。よって、分流サイリスタDTも、アノード及びカソードがともに「H」であるためオフ状態にある。
さらに、分流サイリスタDTのカソードは、「H」の点灯信号線75に接続されている。よって、分流サイリスタDTも、アノード及びカソードがともに「H」であるためオフ状態にある。
図5中の転送サイリスタ列の一端のゲートGt1は、前述したように、スタートダイオードDsのカソードに接続されている。ゲートGt1は、抵抗Rg1を介して、電源電位Vga(「L」)の電源線71に接続されている。そして、スタートダイオードDsのアノードは第2転送信号線73に接続され、電流制限抵抗R2を介して、「H」のφ2端子に接続されている。よって、スタートダイオードDsは順バイアスである。スタートダイオードDsのカソード(ゲートGt1)の電位は、抵抗Rg1が接続された電源線71の電源電位Vga(「L」(−3.3V))、φ2端子の電位(「H」(0V))、スタートダイオードDsの拡散電位Vd、電流制限抵抗R2によって設定される。ここでは、スタートダイオードDsのカソード(ゲートGt1)は−1.7Vになるとする。
また、ゲートGt1が−1.7Vになると、結合ダイオードD1は、アノード(ゲートGt1)が−1.7Vで、カソードが抵抗Rg2を介して電源線71(「L」(−3.3V))に接続されているので、順バイアスになる。よって、ゲートGt2の電位は、ゲートGt1の電位(−1.7V)から拡散電位Vd(1.5V)を引いた−3.2Vになる。しかし、番号が3以上のゲートGtには、スタートダイオードDsのアノードが電流制限抵抗R2を介して「H」のφ2端子に接続されている影響が及ばず、ゲートGtの電位は、電源線71の「L」(−3.3V)になっている。
また、ゲートGt1が−1.7Vになると、結合ダイオードD1は、アノード(ゲートGt1)が−1.7Vで、カソードが抵抗Rg2を介して電源線71(「L」(−3.3V))に接続されているので、順バイアスになる。よって、ゲートGt2の電位は、ゲートGt1の電位(−1.7V)から拡散電位Vd(1.5V)を引いた−3.2Vになる。しかし、番号が3以上のゲートGtには、スタートダイオードDsのアノードが電流制限抵抗R2を介して「H」のφ2端子に接続されている影響が及ばず、ゲートGtの電位は、電源線71の「L」(−3.3V)になっている。
転送サイリスタTのゲートGtの電位は発光サイリスタLのゲートGlの電位と同じ(ゲートGt(ゲートGl))である。よって、転送サイリスタT、発光サイリスタLのしきい電圧は、ゲートGt(ゲートGl)の電位から拡散電位Vdを引いた値となる。すなわち、転送サイリスタT1、発光サイリスタL1のしきい電圧は−3.2V、転送サイリスタT2、発光サイリスタL2のしきい電圧は−4.7V、番号が3以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vとなっている。
分流サイリスタDTのゲートGdは、「L」(−3.3V)の分流信号線77に接続されている。よって、分流サイリスタDTは、しきい電圧が−4.8Vになっている。
(2)時刻b
図7に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作を開始する。
すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72がH」から「L」(−3.3V)に移行する。すると、しきい電圧が−3.2Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソードが接続された番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンしない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」であって第2転送信号線73が「H」であるので、ターンオンできない。
転送サイリスタT1がターンオンすると、前述したように、第1転送信号線72が−1.8Vになる。
図7に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65が動作を開始する。
すると、φ1端子及び電流制限抵抗R1を介して、第1転送信号線72がH」から「L」(−3.3V)に移行する。すると、しきい電圧が−3.2Vである転送サイリスタT1がターンオンする。しかし、第1転送信号線72にカソードが接続された番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるのでターンオンしない。一方、偶数番号の転送サイリスタTは、第2転送信号φ2が「H」であって第2転送信号線73が「H」であるので、ターンオンできない。
転送サイリスタT1がターンオンすると、前述したように、第1転送信号線72が−1.8Vになる。
転送サイリスタT1がターンオンすると、ゲートGt1の電位は−0.2Vになる。そして、ゲートGt2の電位が−1.7V、ゲートGt3の電位が−3.2Vになる。番号が4以上のゲートGtの電位は「L」(−3.3V)が維持される。
これにより、発光サイリスタL1のしきい電圧が−1.7V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3.2V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.7Vになる。番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vが維持される。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−1.8Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタL及び分流サイリスタDTはターンオンしない。
これにより、発光サイリスタL1のしきい電圧が−1.7V、転送サイリスタT2、発光サイリスタL2のしきい電圧が−3.2V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−4.7Vになる。番号が4以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vが維持される。
しかし、第1転送信号線72は、オン状態の転送サイリスタT1により−1.8Vになっているので、オフ状態の奇数番号の転送サイリスタTはターンオンしない。第2転送信号線73は、「H」であるので、偶数番号の転送サイリスタTはターンオンしない。点灯信号線75は「H」であるので、発光サイリスタL及び分流サイリスタDTはターンオンしない。
時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。以下同じ。)において、転送サイリスタT1がオン状態にあって、他の転送サイリスタT及び発光サイリスタL、分流サイリスタDTはオフ状態にある。
以下では、オン状態のサイリスタについて表記し、オフ状態のサイリスタについては表記しない。
以下では、オン状態のサイリスタについて表記し、オフ状態のサイリスタについては表記しない。
(3)時刻c
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。しきい電圧が−1.7Vである発光サイリスタL1がターンオンして、点灯(発光)する。すると、点灯信号線75が−1.86Vになる。そして、発光サイリスタL1を流れる電流ILが絶対値においてi2(18mA)になる。
時刻cにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。しきい電圧が−1.7Vである発光サイリスタL1がターンオンして、点灯(発光)する。すると、点灯信号線75が−1.86Vになる。そして、発光サイリスタL1を流れる電流ILが絶対値においてi2(18mA)になる。
発光サイリスタL2は、しきい電圧が−3.2Vである。しかし、しきい電圧が−1.7Vと絶対値において小さい発光サイリスタL1が先にターンオンして、点灯信号線75を−1.86Vに設定するので、発光サイリスタL2はターンオンできない。
なお、分流サイリスタDTは、しきい電圧が−4.8Vであるので、ターンオンせず、分流サイリスタDTを流れる電流IDは0である。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
なお、分流サイリスタDTは、しきい電圧が−4.8Vであるので、ターンオンせず、分流サイリスタDTを流れる電流IDは0である。
時刻cの直後において、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
(4)時刻d
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。発光サイリスタL1は、アノードとカソードとがともに「H」になるのでターンオフして消灯する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻dにおいて、点灯信号φI1が「L」から「H」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。発光サイリスタL1は、アノードとカソードとがともに「H」になるのでターンオフして消灯する。発光サイリスタL1の点灯期間は、点灯信号φI1が「H」から「L」に移行した時刻cから、点灯信号φI1が「L」から「H」に移行する時刻dまでの、点灯信号φI1が「L」である期間となる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
(5)時刻e
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
すると、φ2端子を介して第2転送信号線73が「H」から「L」(−3.3V)に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3.2Vになっているので、ターンオンする。これにより、第2転送信号線73が−1.8Vになる。さらに、ゲートGt2(ゲートGl2)の電位が−0.2V、ゲートGt3(ゲートGl3)の電位が−1.7V、ゲートGt4(ゲートGl4)の電位が−3.2Vになる。番号が5以上のゲートGt(ゲートGl)の電位は「L」に維持される。
これにより、発光サイリスタL2のしきい電圧が−1.7V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−3.2V、転送サイリスタT4、発光サイリスタL4のしきい電圧が−4.7Vになる。番号が5以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vが維持される。
時刻eの直後において、転送サイリスタT1、T2がオン状態にある。
時刻eにおいて、第2転送信号φ2が「H」から「L」に移行する。ここで、発光サイリスタL1を点灯制御する期間T(1)が終了し、発光サイリスタL2を点灯制御する期間T(2)が開始する。
すると、φ2端子を介して第2転送信号線73が「H」から「L」(−3.3V)に移行する。前述したように、転送サイリスタT2は、しきい電圧が−3.2Vになっているので、ターンオンする。これにより、第2転送信号線73が−1.8Vになる。さらに、ゲートGt2(ゲートGl2)の電位が−0.2V、ゲートGt3(ゲートGl3)の電位が−1.7V、ゲートGt4(ゲートGl4)の電位が−3.2Vになる。番号が5以上のゲートGt(ゲートGl)の電位は「L」に維持される。
これにより、発光サイリスタL2のしきい電圧が−1.7V、転送サイリスタT3、発光サイリスタL3のしきい電圧が−3.2V、転送サイリスタT4、発光サイリスタL4のしきい電圧が−4.7Vになる。番号が5以上の転送サイリスタT、発光サイリスタLのしきい電圧は−4.8Vが維持される。
時刻eの直後において、転送サイリスタT1、T2がオン状態にある。
(6)時刻f
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。すると、φ1端子及び電流制限抵抗R1を介して第1転送信号線72が「L」から「H」に移行する。オン状態の転送サイリスタT1は、アノードとカソードとがともに「H」になって、ターンオフする。ゲートGt1(ゲートGl1)の電位は、抵抗Rg1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードD1は電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲートGt2(ゲートGl2)が−0.2Vである影響は、ゲートGt1(ゲートGl1)には及ばない。
すなわち、逆バイアスの結合ダイオードDで接続されたゲートGtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、第1転送信号φ1又は第2転送信号φ2が「L」(−3.3V)になってもターンオンしない。
時刻fの直後において、転送サイリスタT2がオン状態にある。
時刻fにおいて、第1転送信号φ1が「L」から「H」に移行する。すると、φ1端子及び電流制限抵抗R1を介して第1転送信号線72が「L」から「H」に移行する。オン状態の転送サイリスタT1は、アノードとカソードとがともに「H」になって、ターンオフする。ゲートGt1(ゲートGl1)の電位は、抵抗Rg1を介して、電源線71の電源電位Vga(「L」(−3.3V))に向かって変化する。これにより、結合ダイオードD1は電流が流れない方向に電位が加えられた状態(逆バイアス)になる。よって、ゲートGt2(ゲートGl2)が−0.2Vである影響は、ゲートGt1(ゲートGl1)には及ばない。
すなわち、逆バイアスの結合ダイオードDで接続されたゲートGtを有する転送サイリスタTは、しきい電圧が−4.8Vになって、第1転送信号φ1又は第2転送信号φ2が「L」(−3.3V)になってもターンオンしない。
時刻fの直後において、転送サイリスタT2がオン状態にある。
(7)時刻g
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cにおける発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯する。
時刻gの直後において、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯している。
時刻gにおいて、点灯信号φI1が「H」から「L」に移行すると、時刻cにおける発光サイリスタL1と同様に、発光サイリスタL2がターンオンして、点灯する。
時刻gの直後において、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯している。
(8)時刻h
時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
時刻hの直後において、転送サイリスタT2がオン状態にある。
時刻hにおいて、点灯信号φI1が「L」から「H」に移行すると、時刻dでの発光サイリスタL1と同様に、発光サイリスタL2がターンオフして消灯する。
時刻hの直後において、転送サイリスタT2がオン状態にある。
(9)時刻i
時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1と同様に、しきい電圧が−3.2Vの転送サイリスタT3がターンオンする。
時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
時刻iの直後において、転送サイリスタT2、T3がオン状態にある。
なお、期間T(3)においては、点灯信号φI1は、「L」を維持する。よって、発光サイリスタL3は、しきい電圧が−1.7Vであってもターンオンせず、点灯しない。
時刻iにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1と同様に、しきい電圧が−3.2Vの転送サイリスタT3がターンオンする。
時刻iで、発光サイリスタL2を点灯制御する期間T(2)が終了し、発光サイリスタL3を点灯制御する期間T(3)が開始する。
時刻iの直後において、転送サイリスタT2、T3がオン状態にある。
なお、期間T(3)においては、点灯信号φI1は、「L」を維持する。よって、発光サイリスタL3は、しきい電圧が−1.7Vであってもターンオンせず、点灯しない。
(10)時刻j
時刻jにおいて、第2転送信号φ2が「H」から「L」に移行すると、時刻eでの転送サイリスタT2と同様に、しきい電圧が−3.2Vの転送サイリスタT4がターンオンする。
時刻jで、発光サイリスタL3を点灯制御する期間T(3)が終了し、発光サイリスタL4を点灯制御する期間T(4)が開始する。
期間T(4)は、期間T(2)と同様であるので説明を省略する。
時刻jにおいて、第2転送信号φ2が「H」から「L」に移行すると、時刻eでの転送サイリスタT2と同様に、しきい電圧が−3.2Vの転送サイリスタT4がターンオンする。
時刻jで、発光サイリスタL3を点灯制御する期間T(3)が終了し、発光サイリスタL4を点灯制御する期間T(4)が開始する。
期間T(4)は、期間T(2)と同様であるので説明を省略する。
(11)時刻k
時刻kにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1と同様に、しきい電圧が−3.2Vの転送サイリスタT5がターンオンする。これにより、発光サイリスタL5はしきい電圧が−1.7Vになる。なお、発光サイリスタL6はしきい電圧が−3.2Vになる。
時刻kで、発光サイリスタL4を点灯制御する期間T(4)が終了し、発光サイリスタL5を点灯制御する期間T(5)が開始する。
時刻kの直後において、転送サイリスタT4、T5がオン状態にある。
時刻kにおいて、第1転送信号φ1が「H」から「L」に移行すると、時刻bでの転送サイリスタT1と同様に、しきい電圧が−3.2Vの転送サイリスタT5がターンオンする。これにより、発光サイリスタL5はしきい電圧が−1.7Vになる。なお、発光サイリスタL6はしきい電圧が−3.2Vになる。
時刻kで、発光サイリスタL4を点灯制御する期間T(4)が終了し、発光サイリスタL5を点灯制御する期間T(5)が開始する。
時刻kの直後において、転送サイリスタT4、T5がオン状態にある。
(12)時刻l
時刻lにおいて、第2転送信号φ2が「L」から「H」に移行すると、時刻fでの転送サイリスタT1と同様に、オン状態の転送サイリスタT4は、アノードとカソードとがともに「H」になって、ターンオフする。
時刻lの直後において、転送サイリスタT5がオン状態にある。
時刻lにおいて、第2転送信号φ2が「L」から「H」に移行すると、時刻fでの転送サイリスタT1と同様に、オン状態の転送サイリスタT4は、アノードとカソードとがともに「H」になって、ターンオフする。
時刻lの直後において、転送サイリスタT5がオン状態にある。
(13)時刻m
時刻mにおいて、分流信号φDが「L」から「H」に移行する。すると、φD端子及び電流制限抵抗Rdを介して分流サイリスタDTのゲートGdの電位が「H」(0V)になる。そして、分流サイリスタDTのしきい電圧が−1.5Vになる。
時刻mの直後において、転送サイリスタT5がオン状態にある。
時刻mにおいて、分流信号φDが「L」から「H」に移行する。すると、φD端子及び電流制限抵抗Rdを介して分流サイリスタDTのゲートGdの電位が「H」(0V)になる。そして、分流サイリスタDTのしきい電圧が−1.5Vになる。
時刻mの直後において、転送サイリスタT5がオン状態にある。
(14)時刻n
時刻nにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。このとき、しきい電圧が−1.5Vの分流サイリスタDTがターンオンする。これにより、点灯信号線75が−1.86Vになる。
すると、しきい電圧が−1.7Vである発光サイリスタL5もターンオンして、点灯(発光)する。すなわち、発光サイリスタL5と分流サイリスタDTとが同時にオン状態になる。これにより、点灯信号線75は、−1.7Vになる。そして、発光サイリスタL5を流れる電流ILは絶対値においてi1(10mA)となり、分流サイリスタDTを流れる電流IDも絶対値においてi3(10mA)となる。
なお、発光サイリスタL6は、しきい電圧が−3.2Vであるが、点灯信号線75が−1.7Vになるので、ターンオンできない。
時刻nの直後において、転送サイリスタT5、分流サイリスタDTがオン状態にあって、発光サイリスタL5がオン状態で点灯している。
時刻nにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。このとき、しきい電圧が−1.5Vの分流サイリスタDTがターンオンする。これにより、点灯信号線75が−1.86Vになる。
すると、しきい電圧が−1.7Vである発光サイリスタL5もターンオンして、点灯(発光)する。すなわち、発光サイリスタL5と分流サイリスタDTとが同時にオン状態になる。これにより、点灯信号線75は、−1.7Vになる。そして、発光サイリスタL5を流れる電流ILは絶対値においてi1(10mA)となり、分流サイリスタDTを流れる電流IDも絶対値においてi3(10mA)となる。
なお、発光サイリスタL6は、しきい電圧が−3.2Vであるが、点灯信号線75が−1.7Vになるので、ターンオンできない。
時刻nの直後において、転送サイリスタT5、分流サイリスタDTがオン状態にあって、発光サイリスタL5がオン状態で点灯している。
(15)時刻o
時刻oにおいて、点灯信号φI1が「L」から「H」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。分流サイリスタDT及び発光サイリスタL5は、アノードとカソードとがともに「H」になるのでターンオフする。発光サイリスタL5は消灯する。
しかし、分流信号φDは「H」であるので、分流サイリスタDTは、ゲートGdが「H」に維持され、しきい電圧が−1.5Vである。
時刻oにおいて、点灯信号φI1が「L」から「H」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75の電位が「L」から「H」に移行する。分流サイリスタDT及び発光サイリスタL5は、アノードとカソードとがともに「H」になるのでターンオフする。発光サイリスタL5は消灯する。
しかし、分流信号φDは「H」であるので、分流サイリスタDTは、ゲートGdが「H」に維持され、しきい電圧が−1.5Vである。
(16)時刻p
時刻pにおいて、第2転送信号φ2が「H」から「L」に移行すると、時刻eでの転送サイリスタT2と同様に、しきい電圧が−3.2Vの転送サイリスタT6がターンオンする。
時刻pで、発光サイリスタL5を点灯制御する期間T(5)が終了し、発光サイリスタL6を点灯制御する期間T(6)が開始する。
時刻pの直後において、転送サイリスタT5、T6がオン状態にある。
時刻pにおいて、第2転送信号φ2が「H」から「L」に移行すると、時刻eでの転送サイリスタT2と同様に、しきい電圧が−3.2Vの転送サイリスタT6がターンオンする。
時刻pで、発光サイリスタL5を点灯制御する期間T(5)が終了し、発光サイリスタL6を点灯制御する期間T(6)が開始する。
時刻pの直後において、転送サイリスタT5、T6がオン状態にある。
(17)時刻q
時刻qにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。このとき、時刻nと同様に、しきい電圧が−1.5Vである分流サイリスタDT及びしきい電圧が−1.7Vである発光サイリスタL6がターンオンして、発光サイリスタL6が点灯する。
時刻qの直後において、転送サイリスタT6、分流サイリスタDTがオン状態にあって、発光サイリスタL6がオン状態で点灯している。
時刻qにおいて、点灯信号φI1が「H」から「L」に移行する。すると、電流制限抵抗RI及びφI端子を介して、点灯信号線75が「H」から「L」(−3.3V)に移行する。このとき、時刻nと同様に、しきい電圧が−1.5Vである分流サイリスタDT及びしきい電圧が−1.7Vである発光サイリスタL6がターンオンして、発光サイリスタL6が点灯する。
時刻qの直後において、転送サイリスタT6、分流サイリスタDTがオン状態にあって、発光サイリスタL6がオン状態で点灯している。
これ以降は、前述したことの繰り返しとなる。
なお、発光サイリスタL7を点灯制御する期間T(7)では、点灯信号φI1は、「L」を維持する。よって、発光サイリスタL7は、しきい電圧が−1.7Vであるがターンオンせず点灯しない。同様に、分流サイリスタDTは、しきい電圧が−1.5Vであるがターンオンしない。
なお、発光サイリスタL7を点灯制御する期間T(7)では、点灯信号φI1は、「L」を維持する。よって、発光サイリスタL7は、しきい電圧が−1.7Vであるがターンオンせず点灯しない。同様に、分流サイリスタDTは、しきい電圧が−1.5Vであるがターンオンしない。
以上説明したように、転送サイリスタTのゲートGtは結合ダイオードDによって相互に接続されている。よって、ゲートGtの電位が変化すると、電位が変化したゲートGtに順バイアスの結合ダイオードDを介して接続されたゲートGtの電位が変化する。そして、電位が変化したゲート端子を有する転送サイリスタTのしきい電圧が変化する。転送サイリスタTは、しきい電圧が−3.2Vであると、第1転送信号φ1又は第2転送信号φ2が「H」から「L」(−3.3V)に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタTのゲートGtにゲートGlが接続された発光サイリスタLは、しきい電圧が−1.7Vになって、点灯信号φIが「H」から「L」(−3.3V)に移行するタイミングおいてターンオンして点灯(発光)する。
そして、オン状態の転送サイリスタTのゲートGtにゲートGlが接続された発光サイリスタLは、しきい電圧が−1.7Vになって、点灯信号φIが「H」から「L」(−3.3V)に移行するタイミングおいてターンオンして点灯(発光)する。
すなわち、転送サイリスタTは順にオン状態になることで、点灯制御の対象である発光サイリスタLを指定し、点灯信号φIは、点灯制御の対象の発光サイリスタLを点灯又は非点灯に設定する。
このように、画像データに応じて点灯信号φIを設定することで、発光サイリスタLの点灯又は非点灯と、点灯期間とを制御している。
このように、画像データに応じて点灯信号φIを設定することで、発光サイリスタLの点灯又は非点灯と、点灯期間とを制御している。
そして、分流サイリスタDTがオフ状態であると、発光サイリスタLに流れる電流ILが絶対値においてi2(18mA)となり、分流サイリスタDTがオン状態であると、発光サイリスタLに流れる電流ILが絶対値においてi1(10mA)となる。すなわち、分流サイリスタDTをオフ状態とすることで、発光サイリスタLに流れる電流を大きくして、高露光量モードとし、分流サイリスタDTをオン状態とすることで、発光サイリスタLに流れる電流を小さくして、低露光量モードとしている。
なお、発光サイリスタLに流れる電流ILは、オン状態における発光サイリスタLの内部抵抗rl、オン状態における分流サイリスタDTの内部抵抗rdによって設定できる。
なお、発光サイリスタLに流れる電流ILは、オン状態における発光サイリスタLの内部抵抗rl、オン状態における分流サイリスタDTの内部抵抗rdによって設定できる。
図7においては、期間T(5)の時刻mにおいて、分流信号φDを「L」から「H」に移行した。しかし、分流信号φDを「L」から「H」に移行するタイミングは、前段の発光サイリスタL(図7の時刻mでは発光サイリスタL4)の点灯期間が終了した後から、後段の発光サイリスタL(図7の時刻mでは発光サイリスタL5)を点灯する前の間であればよい。
前段の発光サイリスタLの点灯期間では、点灯信号線75の電位が−1.86Vであるので、分流信号φDを「L」から「H」に移行して分流サイリスタDTのしきい電圧を−1.5Vにすると、分流サイリスタDTがターンオンしてしまう。そして、発光サイリスタLの電流ILを低減するので、好ましくない。
前段の発光サイリスタLの点灯期間では、点灯信号線75の電位が−1.86Vであるので、分流信号φDを「L」から「H」に移行して分流サイリスタDTのしきい電圧を−1.5Vにすると、分流サイリスタDTがターンオンしてしまう。そして、発光サイリスタLの電流ILを低減するので、好ましくない。
一方、低露光量モードから高露光量モードに移行させるために、分流信号φDを「H」から「L」に移行するタイミングは、前段の発光サイリスタLの点灯期間においてであってもかまわない。分流信号φDが「H」から「L」に移行しても、分流サイリスタDTはオン状態を維持するからである。
なお、図7においては、期間T(5)において、高露光量モードから低露光量モードへ切り替えた。しかし、期間T(1)が始まる前、すなわち、時刻aにおいて、高露光量モードと低露光量モードとを選択するようにしてもよい。
<分流サイリスタDTと発光サイリスタLとのしきい電圧の関係>
低露光量モードでは、分流サイリスタDTと発光サイリスタLとを並行してオン状態にする。したがって、いずれか一方がオン状態になったときの点灯信号線75の電位が、いずれか他方のしきい電圧より低いことが必要である。
このため、分流サイリスタDTのしきい電圧と発光サイリスタLのしきい電圧とは次式の関係を満たすことが必要となる。ここで、Vdは拡散電位Vdの値、Vgaは電源電位Vgaの値、rsは分流サイリスタDTの内部抵抗rsの抵抗値、rlは発光サイリスタLの内部抵抗rlの抵抗値、RIは電流制限抵抗RIの抵抗値である。
低露光量モードでは、分流サイリスタDTと発光サイリスタLとを並行してオン状態にする。したがって、いずれか一方がオン状態になったときの点灯信号線75の電位が、いずれか他方のしきい電圧より低いことが必要である。
このため、分流サイリスタDTのしきい電圧と発光サイリスタLのしきい電圧とは次式の関係を満たすことが必要となる。ここで、Vdは拡散電位Vdの値、Vgaは電源電位Vgaの値、rsは分流サイリスタDTの内部抵抗rsの抵抗値、rlは発光サイリスタLの内部抵抗rlの抵抗値、RIは電流制限抵抗RIの抵抗値である。
分流信号φDの「H」は、これまでの説明では0Vとしたが、上記の関係を満たすように設定すればよい。
なお、分流信号φDが「H」になると、分流サイリスタDTがターンオン(オフ状態からオン状態に移行)するのではなく、分流サイリスタDTがオン状態なることが可能になる。すなわち、点灯信号φIが「H」から「L」に移行しないと、分流サイリスタDTはターンオンしない。
なお、分流信号φDが「H」になると、分流サイリスタDTがターンオン(オフ状態からオン状態に移行)するのではなく、分流サイリスタDTがオン状態なることが可能になる。すなわち、点灯信号φIが「H」から「L」に移行しないと、分流サイリスタDTはターンオンしない。
[第2の実施の形態]
第2の実施の形態が適用される発光装置65は、第1の実施の形態に比べて回路基板62上の配線の本数を抑制するとともに、転送サイリスタTにおける転送不良が抑制できる。
第2の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様であるので、説明を省略し、発光装置65より説明する。
第2の実施の形態が適用される発光装置65は、第1の実施の形態に比べて回路基板62上の配線の本数を抑制するとともに、転送サイリスタTにおける転送不良が抑制できる。
第2の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様であるので、説明を省略し、発光装置65より説明する。
(発光装置65)
図8は、第2の実施の形態が適用される発光装置65の上面図である。
図8に示すように、第2の実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップUa1〜Ua20(発光チップ群#a)と、同じく20個の発光チップUb1〜Ub20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、第2の実施の形態では、第1の実施の形態における40個の発光チップUを2つの発光チップ群(発光チップ群#aと発光チップ群#b)に分けている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
そして、発光装置65は、第1の実施の形態と同様に、光源部63を駆動する信号発生回路110を搭載している。
なお、発光チップUa1〜Ua20及び発光チップUb1〜Ub20の構成は同一であってよい。よって、発光チップUa1〜Ua20をそれぞれ区別しないときは、発光チップUa、発光チップUb1〜Ub20をそれぞれ区別しないときは、発光チップUbと表記する。そして、発光チップUaと発光チップUbとをそれぞれ区別しないときは、発光チップUと表記する。
そして、第2の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
図8は、第2の実施の形態が適用される発光装置65の上面図である。
図8に示すように、第2の実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップUa1〜Ua20(発光チップ群#a)と、同じく20個の発光チップUb1〜Ub20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、第2の実施の形態では、第1の実施の形態における40個の発光チップUを2つの発光チップ群(発光チップ群#aと発光チップ群#b)に分けている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
そして、発光装置65は、第1の実施の形態と同様に、光源部63を駆動する信号発生回路110を搭載している。
なお、発光チップUa1〜Ua20及び発光チップUb1〜Ub20の構成は同一であってよい。よって、発光チップUa1〜Ua20をそれぞれ区別しないときは、発光チップUa、発光チップUb1〜Ub20をそれぞれ区別しないときは、発光チップUbと表記する。そして、発光チップUaと発光チップUbとをそれぞれ区別しないときは、発光チップUと表記する。
そして、第2の実施の形態では、発光チップUの数として、合計40個を用いたが、これに限定されない。
図9は、第2の実施の形態が適用される発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成を示した図である。図9(a)は発光チップUの構成を示し、図9(b)は発光装置65の信号発生回路110の構成及び回路基板62上の配線構成を示す。
はじめに、図9(a)に示す発光チップUの構成を説明する。
発光チップUは、矩形の基板80上において、長辺側に長辺に沿って列状に設けられた複数の発光素子(第2の実施の形態では発光サイリスタL1、L3、L5、…)を備える発光部102を備えている。さらに、発光チップUは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子、φD端子)を備えている。なお、これらの入力端子は、基板80の一端部からφW端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφD端子、φR端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。
発光チップUは、矩形の基板80上において、長辺側に長辺に沿って列状に設けられた複数の発光素子(第2の実施の形態では発光サイリスタL1、L3、L5、…)を備える発光部102を備えている。さらに、発光チップUは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子、φD端子)を備えている。なお、これらの入力端子は、基板80の一端部からφW端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφD端子、φR端子、φ2端子の順に設けられている。そして、発光部102は、Vga端子とφ2端子との間に設けられている。
次に、図9(b)により、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成を説明する。
発光装置65の回路基板62には、信号発生回路110及び発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)が搭載され、信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する配線が設けられている。
発光装置65の回路基板62には、信号発生回路110及び発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)が搭載され、信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する配線が設けられている。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
また、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
信号発生回路110には、画像出力制御部30及び画像処理部40(図1参照)より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路110は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
また、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、分流信号φDaを送信する分流信号発生部130aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、分流信号φDbを送信する分流信号発生部130bとを備えている。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、消灯信号φRaを送信する消灯信号発生部180aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、消灯信号φRbを送信する消灯信号発生部180bとを備えている。消灯信号発生部180aと消灯信号発生部180bとをそれぞれ区別しないときは、消灯信号発生部180と表記する。
そしてまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップUa1〜Ua20)に対して、消灯信号φRaを送信する消灯信号発生部180aと、発光チップ群#b(発光チップUb1〜Ub20)に対して、消灯信号φRbを送信する消灯信号発生部180bとを備えている。消灯信号発生部180aと消灯信号発生部180bとをそれぞれ区別しないときは、消灯信号発生部180と表記する。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する発光チップUa1と発光チップ群#bに属する発光チップUb1との発光チップ組#1に対して、書込信号φW1を送信し、発光チップ群#aに属する発光チップUa2と発光チップ群#bに属する発光チップUb2との発光チップ組#2に対して、書込信号φW2を送信し、以下同様にして、発光チップ群#aに属する発光チップUa20と発光チップ群#bに属する発光チップUb20との発光チップ組#20に対して、書込信号φW20を送信する書込信号発生部150を備えている。
すなわち、発光チップ群#aに属する一つの発光チップUと発光チップ群#bに属する一つの発光チップUとを一つの組(発光チップ組#1、#2、…、#20)にして、発光チップ組毎にそれぞれ書込信号φWを送信する書込信号発生部150を備えている。ここでは、発光チップ組#1、#2、…、#20をそれぞれ区別しないときは発光チップ組と表記し、組と略すことがある。
なお、上述したように、図9では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号発生部120と表記することがある。また、分流信号発生部130aと分流信号発生部130bとを分けて示したが、これらをまとめて分流信号発生部130と表記することがある。そして、消灯信号発生部180aと消灯信号発生部180bとを分けて示したが、これらをまとめて消灯信号発生部180と表記することがある。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。分流信号φDa、φDbをそれぞれ区別しないときは分流信号φDと表記する。消灯信号φRaと消灯信号φRbとを区別しない場合には消灯信号φRと表記する。書込信号φW1〜φW20をそれぞれ区別しないときは書込信号φWと表記する。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と表記する。分流信号φDa、φDbをそれぞれ区別しないときは分流信号φDと表記する。消灯信号φRaと消灯信号φRbとを区別しない場合には消灯信号φRと表記する。書込信号φW1〜φW20をそれぞれ区別しないときは書込信号φWと表記する。
次に、発光チップUa1〜Ua20及び発光チップUb1〜Ub20の配列について説明する。
発光チップ群#aに属する発光チップUa1〜Ua20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップUb1〜Ub20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップUa1〜Ua20及び発光チップ群#bに属する発光チップUb1〜Ub20が互いに向かい合い、発光チップU間においても発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。なお、図9(b)の発光チップUa1、Ua2、Ua3、…及び発光チップUb1、Ub2、Ub3、…に、図9(a)に示した発光部102の発光素子の並び(発光サイリスタL1、L3、L5、…の番号順)の方向を矢印で示している。
発光チップ群#aに属する発光チップUa1〜Ua20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップUb1〜Ub20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップUa1〜Ua20及び発光チップ群#bに属する発光チップUb1〜Ub20が互いに向かい合い、発光チップU間においても発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。なお、図9(b)の発光チップUa1、Ua2、Ua3、…及び発光チップUb1、Ub2、Ub3、…に、図9(a)に示した発光部102の発光素子の並び(発光サイリスタL1、L3、L5、…の番号順)の方向を矢印で示している。
信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する配線について説明する。
回路基板62には、発光チップUの基板80の裏面に設けられたVsub端子に接続され、基準電位Vsubを与える電源ライン200aが設けられている。
そして、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを与える電源ライン200bが設けられている。
回路基板62には、発光チップUの基板80の裏面に設けられたVsub端子に接続され、基準電位Vsubを与える電源ライン200aが設けられている。
そして、回路基板62には、発光チップUに設けられたVga端子に接続され、駆動のための電源電位Vgaを与える電源ライン200bが設けられている。
また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群#aの発光チップUa1〜Ua20のφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、発光チップ群#aの発光チップUa1〜Ua20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1a及び第2転送信号φ2aは、発光チップ群#aの発光チップUa1〜Ua20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップUb1〜Ub20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、及び発光チップ群#bの発光チップUb1〜Ub20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1b及び第2転送信号φ2bは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップUb1〜Ub20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、及び発光チップ群#bの発光チップUb1〜Ub20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1b及び第2転送信号φ2bは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
また、回路基板62には、信号発生回路110の分流信号発生部130aから、発光チップ群#aの発光チップUa1〜Ua20のそれぞれのφD端子に、分流信号φDaを送信するための分流信号ライン203aが設けられている。分流信号φDaは、発光チップ群#aの発光チップUa1〜Ua20に共通(並列)に送信される。
同様に、信号発生回路110の分流信号発生部130bから、発光チップ群#bの発光チップUb1〜Ub20のそれぞれのφD端子に、分流信号φDbを送信するための分流信号ライン203bが設けられている。分流信号φDbは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
同様に、信号発生回路110の分流信号発生部130bから、発光チップ群#bの発光チップUb1〜Ub20のそれぞれのφD端子に、分流信号φDbを送信するための分流信号ライン203bが設けられている。分流信号φDbは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
そして、回路基板62には、信号発生回路110の消灯信号発生部180aから、発光チップ群#aの発光チップUa1〜Ua20のそれぞれのφR端子に、消灯信号φRaを送信するための消灯信号ライン208aが設けられている。消灯信号φRaは、発光チップ群#aの発光チップUa1〜Ua20に共通(並列)に送信される。
同様に、信号発生回路110の消灯信号発生部180bから、発光チップ群#bの発光チップUb1〜Ub20のそれぞれのφR端子に、消灯信号φRbを送信するための消灯信号ライン208bが設けられている。消灯信号φRbは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
同様に、信号発生回路110の消灯信号発生部180bから、発光チップ群#bの発光チップUb1〜Ub20のそれぞれのφR端子に、消灯信号φRbを送信するための消灯信号ライン208bが設けられている。消灯信号φRbは、発光チップ群#bの発光チップUb1〜Ub20に共通(並列)に送信される。
さらに、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとから構成される発光チップ組に対して、発光チップ組毎に書込信号φW1、φW2〜φW20を送信する書込信号ライン205−1〜205−20が設けられている。
すなわち、発光チップ群#aに属する発光チップUa1と発光チップ群#bに属する発光チップUb1との発光チップ組#1に対して、書込信号ライン205−1はそれぞれのφW端子に接続されて書込信号φW1を送信する。発光チップ群#aに属する発光チップUa2と発光チップ群#bに属する発光チップUb2との発光チップ組#2に対して、書込信号ライン205−2はそれぞれのφW端子に接続されて書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップUa20と発光チップ群#bに属する発光チップUb20との発光チップ組#20に対して、書込信号ライン205−20はそれぞれのφW端子に接続されて書込信号φW20を送信する。
以上説明したように、回路基板62上のすべての発光チップUには、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、分流信号φDb、消灯信号φRbは、発光チップ群#bに対して共通に送信される。
一方、書込信号φW(書込信号φW1〜φW20)は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組(発光チップ組#1〜#20)のそれぞれに対して共通に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、分流信号φDb、消灯信号φRbは、発光チップ群#bに対して共通に送信される。
一方、書込信号φW(書込信号φW1〜φW20)は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組(発光チップ組#1〜#20)のそれぞれに対して共通に送信される。
なお、発光装置65が信号発生回路110を備えない場合には、回路基板62上の電源ライン200a、200b、第1転送信号ライン201a、201b、第2転送信号ライン202a、202b、分流信号ライン203a、203b、消灯信号ライン208a、208b、書込信号ライン205−1〜205−20は、信号発生回路110の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより、回路基板62の外部に設けられた信号発生回路110に接続される。
図10は、第2の実施の形態が適用される発光装置65の発光チップUをマトリクスの各要素として配置して示した図である。
図10では、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)を2×20のマトリクスの各要素として配置して、信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、分流信号φDa、φDb、消灯信号φRa、φRb、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaは、発光チップ群#aに共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、分流信号φDb、消灯信号φRbは、発光チップ群#bに共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
図10では、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)を2×20のマトリクスの各要素として配置して、信号発生回路110と発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、分流信号φDa、φDb、消灯信号φRa、φRb、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaは、発光チップ群#aに共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、分流信号φDb、消灯信号φRbは、発光チップ群#bに共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
ここで、回路基板62上に設ける配線(ライン)数について説明する。
発光装置65において発光チップUを発光チップ群及び発光チップ組に分けない第1の実施の形態(図4参照)では、点灯信号φIは、発光チップU毎に送信されるため、発光チップUの数を40個とすると、点灯信号ライン204−1〜204−40は40本必要になる。これに加え、第1転送信号ライン201、第2転送信号ライン202、分流信号ライン203、電源ライン200a、200bが必要となる。よって、発光装置65の回路基板62に設ける配線(ライン)数は45本となる。
また、40本の点灯信号ライン204は、発光サイリスタLに点灯のための電流を流すため、抵抗が小さいことを要する。よって、40本の点灯信号ライン204には、幅の広い配線(ライン)が必要になる。このため、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合には、回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。
発光装置65において発光チップUを発光チップ群及び発光チップ組に分けない第1の実施の形態(図4参照)では、点灯信号φIは、発光チップU毎に送信されるため、発光チップUの数を40個とすると、点灯信号ライン204−1〜204−40は40本必要になる。これに加え、第1転送信号ライン201、第2転送信号ライン202、分流信号ライン203、電源ライン200a、200bが必要となる。よって、発光装置65の回路基板62に設ける配線(ライン)数は45本となる。
また、40本の点灯信号ライン204は、発光サイリスタLに点灯のための電流を流すため、抵抗が小さいことを要する。よって、40本の点灯信号ライン204には、幅の広い配線(ライン)が必要になる。このため、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合には、回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。
第2の実施の形態では、図9、10に示すように、発光チップ群が2個の場合、分流信号ライン203a、203b、消灯信号ライン208a、208b、第1転送信号ライン201a、201b、第2転送信号ライン202a、202b、電源ライン200a、200bに加え、書込信号ライン205−1〜205−20が必要になる。よって、発光装置65に設ける配線(ライン)数は30本となる。
第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合では、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べ、回路基板62上の配線(ライン)数が2/3になる。
なお、分流信号φDaと分流信号φDbとを共通にして、分流信号φDを発光チップ群#a、#bに共通に送信するように構成することができる。この場合、分流信号ライン203a、203bは、1本となって、発光装置65の回路基板62に設ける配線(ライン)数は29本とできる。
第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合では、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べ、回路基板62上の配線(ライン)数が2/3になる。
なお、分流信号φDaと分流信号φDbとを共通にして、分流信号φDを発光チップ群#a、#bに共通に送信するように構成することができる。この場合、分流信号ライン203a、203bは、1本となって、発光装置65の回路基板62に設ける配線(ライン)数は29本とできる。
さらに、第2の実施の形態では、発光サイリスタLの点灯のための電流が流れる幅の広い配線(ライン)を用いず、消灯信号ライン208a、208bを用いる。この消灯信号ライン208a、208bには、後述するように、消灯サイリスタRTをオンにするための消灯信号φRa、φRbが送信される。よって、この消灯信号ライン208a、208bには、大きな電流が流れない。
また、書込信号ライン205−1〜205−20は、後述する書込サイリスタSをターンオンさせるための書込信号φWが送信される。よって、書込信号ライン205−1〜205−20には、大きな電流が流れない。
さらに、分流信号ライン203a、203bは、分流サイリスタDTのゲートGdに接続され、分流サイリスタDTのしきい電圧を制御する分流信号φDが送信される。よって、分流信号ライン203a、203bには、大きな電流が流れない。
このことから、第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合には、回路基板62上の配線(ライン)の本数が削減されるとともに、幅の広い配線を多数設けることを要しない。よって、第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合は、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べて、回路基板62の面積を抑制できる。
また、書込信号ライン205−1〜205−20は、後述する書込サイリスタSをターンオンさせるための書込信号φWが送信される。よって、書込信号ライン205−1〜205−20には、大きな電流が流れない。
さらに、分流信号ライン203a、203bは、分流サイリスタDTのゲートGdに接続され、分流サイリスタDTのしきい電圧を制御する分流信号φDが送信される。よって、分流信号ライン203a、203bには、大きな電流が流れない。
このことから、第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合には、回路基板62上の配線(ライン)の本数が削減されるとともに、幅の広い配線を多数設けることを要しない。よって、第2の実施の形態の発光チップUを発光チップ群及び発光チップ組に分ける場合は、第1の実施の形態の発光チップUを発光チップ群及び発光チップ組に分けない場合に比べて、回路基板62の面積を抑制できる。
(発光チップU)
図11は、第2の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。なお、図11では、端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子、φD端子)の位置は、図9(a)と異なるが、説明の便宜上、図11中左端に示した。
ここでは、信号発生回路110との関係において発光チップUa1を例に、発光チップUを説明する。そこで、図11において、発光チップUを発光チップUa1(U)と表示する。他の発光チップUa2〜Ua20及び発光チップUb1〜Ub20の構成は、発光チップUa1と同じである。
図11は、第2の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。なお、図11では、端子(φ1端子、φ2端子、Vga端子、φW端子、φR端子、φD端子)の位置は、図9(a)と異なるが、説明の便宜上、図11中左端に示した。
ここでは、信号発生回路110との関係において発光チップUa1を例に、発光チップUを説明する。そこで、図11において、発光チップUを発光チップUa1(U)と表示する。他の発光チップUa2〜Ua20及び発光チップUb1〜Ub20の構成は、発光チップUa1と同じである。
発光チップUa1(U)は、基板80上に列状に配列された奇数番号の発光サイリスタL1、L3、L5、…から構成される発光サイリスタ列を備えている。
そして、発光チップUa1(U)は、発光サイリスタ列と同様に列状に配列された奇数番号及び偶数番号の転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列及び同様に列状に配列された奇数番号の書込サイリスタS1、S3、S5、…から構成される書込サイリスタ列を備えている。
ここでも、発光サイリスタL1、L3、L5、…、転送サイリスタT1、T2、T3、…、書込サイリスタS1、S3、S5、…をそれぞれ区別しないときは発光サイリスタL、転送サイリスタT、書込サイリスタSと表記する。
さらに、発光チップUa1(U)は、分流サイリスタDT、消灯サイリスタRTを備えている。
そして、発光チップUa1(U)は、発光サイリスタ列と同様に列状に配列された奇数番号及び偶数番号の転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列及び同様に列状に配列された奇数番号の書込サイリスタS1、S3、S5、…から構成される書込サイリスタ列を備えている。
ここでも、発光サイリスタL1、L3、L5、…、転送サイリスタT1、T2、T3、…、書込サイリスタS1、S3、S5、…をそれぞれ区別しないときは発光サイリスタL、転送サイリスタT、書込サイリスタSと表記する。
さらに、発光チップUa1(U)は、分流サイリスタDT、消灯サイリスタRTを備えている。
第2の実施の形態が適用される発光チップUa1(U)では、書込サイリスタS及び発光サイリスタLのそれぞれの数は、転送サイリスタTの半数である。すなわち、奇数番号の転送サイリスタTに対して、同じ番号の書込サイリスタS及び発光サイリスタLが設けられ、偶数番号の転送サイリスタTに対しては、書込サイリスタS及び発光サイリスタLは設けられていない。
また、発光チップUa1(U)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにして、それぞれのペアの間にpnpバイポーラトランジスタである結合トランジスタQt1、Qt2、Qt3、…を備えている。結合トランジスタQt1、Qt2、Qt3、…は、三端子能動素子の一例である。
さらに、発光チップUa1(U)は、書込サイリスタS1、S3、S5、…のそれぞれに対応して奇数番号の書込トランジスタQs1、Qs3、Qs5、…を備えている。
ここでも、結合トランジスタQt1、Qt2、Qt3、…、書込トランジスタQs1、Qs3、Qs5、…をそれぞれ区別しないときは結合トランジスタQt、書込トランジスタQsと表記する。
さらに、発光チップUa1(U)は、書込サイリスタS1、S3、S5、…のそれぞれに対応して奇数番号の書込トランジスタQs1、Qs3、Qs5、…を備えている。
ここでも、結合トランジスタQt1、Qt2、Qt3、…、書込トランジスタQs1、Qs3、Qs5、…をそれぞれ区別しないときは結合トランジスタQt、書込トランジスタQsと表記する。
発光チップUa1(U)は、1個のスタート抵抗Rsを備えている。また、第1転送信号φ1(発光チップUa1では第1転送信号φ1a)が送信される第1転送信号線72及び第2転送信号φ2(発光チップUa1では第2転送信号φ2a)が送信される第2転送信号線73のそれぞれに過剰な電流が流れるのを防止する電流制限抵抗R1及び電流制限抵抗R2を備えている。また、分流信号φDaが送信される分流信号線77に過剰な電流が流れるのを防止する電流制限抵抗Rdを備えている。そして、書込信号φW(発光チップUa1では書込信号φW1)を送信する書込信号線74に過剰な電流が流れるのを防止する電流制限抵抗Rwを備えている。さらに、消灯信号φR(発光チップUa1では消灯信号φRa)が送信される消灯信号線76に過剰な電流が流れるのを防止する電流制限抵抗Rrを備えている。さらにまた、点灯信号線75に過剰な電流が流れるのを防止する電流制限抵抗RIを備えている。
なお、これらの電流制限抵抗R1、R2、Rd、Rw、Rr、RIのいずれか又はすべてが発光チップUa1(U)の外部に設けられていてもよい。
さらに、発光チップUa1(U)は、抵抗Rc、Rg、Rm、Rnを備えている。これらについては後述する。
なお、これらの電流制限抵抗R1、R2、Rd、Rw、Rr、RIのいずれか又はすべてが発光チップUa1(U)の外部に設けられていてもよい。
さらに、発光チップUa1(U)は、抵抗Rc、Rg、Rm、Rnを備えている。これらについては後述する。
発光サイリスタ列の発光サイリスタL1、L3、L5、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、書込サイリスタ列の書込サイリスタS1、S3、S5、…は、図11中において、左側から番号順に配列されている。そして、結合トランジスタQt1、Qt2、Qt3、…も同様に、図中左側から番号順に配列されている。さらに、書込トランジスタQs1、Qs3、Qs5、…は、書込サイリスタ列の書込サイリスタS1、S3、S5、…のそれぞれに並列して配置されている。また、分流サイリスタDT、消灯サイリスタRTは、発光サイリスタ列の発光サイリスタL1、L3、L5、…に並列に配置されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図11中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図11中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
ここでは、サイリスタ(発光サイリスタL、転送サイリスタT、書込サイリスタS、分流サイリスタDT、消灯サイリスタRT)は、第1ゲート、第2ゲート、アノード、カソードを有する半導体素子である。すなわち、基板80上にp型の第1半導体層、n型の第2半導体層、p型の第3半導体層、n型の第4半導体層を順に積層した積層半導体層にてサイリスタを構成した場合、p型の第1半導体層がアノード、n型の第2半導体層が第2ゲート、p型の第3半導体層が第1ゲート、n型の第4半導体層がカソードを構成する。第1の実施の形態では、第2ゲートを用いないため、第1ゲートをゲートと表記した。
なお、第2の実施の形態では、転送サイリスタT及び書込サイリスタSは、第1ゲートに加えて第2ゲートを使用する。しかし、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTは、第1ゲートを使用するが第2ゲートを使用しない。
なお、第2の実施の形態では、転送サイリスタT及び書込サイリスタSは、第1ゲートに加えて第2ゲートを使用する。しかし、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTは、第1ゲートを使用するが第2ゲートを使用しない。
また、結合トランジスタQt及び書込トランジスタQsは、コレクタ、ベース、エミッタを有する半導体素子であるが、奇数番号の結合トランジスタQtは、2個のコレクタ(マルチコネクタ)を有している。そして、結合トランジスタQt及び書込トランジスタQsも、上記の積層半導体層により構成される。p型の第1半導体層がエミッタ、n型の第2半導体層がベース、p型の第3半導体層がコレクタを構成する。結合トランジスタQt及び書込トランジスタQsが構成される部分では、n型の第4半導体層は除去されている。
第2の実施の形態の説明では、番号に関わらず、転送サイリスタTでは第1ゲートGtf、第2ゲートGts、書込サイリスタSでは第1ゲートGsf、第2ゲートGss、発光サイリスタLでは第1ゲートGlfと表記する。なお、分流サイリスタDTでは第1ゲートGdf、消灯サイリスタRTでは第1ゲートGrfと表記する。
番号に関わらず、奇数番号のマルチコレクタの結合トランジスタQtでは第1コレクタCf、第2コレクタCsと表記し、偶数番号の結合トランジスタQtではコレクタCと表記する。また、書込トランジスタQsではコレクタCと表記する。
番号に関わらず、奇数番号のマルチコレクタの結合トランジスタQtでは第1コレクタCf、第2コレクタCsと表記し、偶数番号の結合トランジスタQtではコレクタCと表記する。また、書込トランジスタQsではコレクタCと表記する。
では次に、発光チップUa1(U)における各素子の電気的な接続について説明する。
転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTのそれぞれのアノードは、p型の第1半導体層であって、発光チップU1(U)の基板80に接続されている(アノードコモン)。また、結合トランジスタQt、書込トランジスタQsのそれぞれのエミッタも、p型の第1半導体層であって、発光チップUa1(U)の基板80に接続されている。
そして、これらのアノード及びエミッタは、基板80裏面に設けられたVsub端子を介して電源ライン200a(図9(b)参照)に接続されている。この電源ライン200aには、基準電位供給部160から基準電位Vsubが供給される。
転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTのそれぞれのアノードは、p型の第1半導体層であって、発光チップU1(U)の基板80に接続されている(アノードコモン)。また、結合トランジスタQt、書込トランジスタQsのそれぞれのエミッタも、p型の第1半導体層であって、発光チップUa1(U)の基板80に接続されている。
そして、これらのアノード及びエミッタは、基板80裏面に設けられたVsub端子を介して電源ライン200a(図9(b)参照)に接続されている。この電源ライン200aには、基準電位供給部160から基準電位Vsubが供給される。
転送サイリスタ列に沿って、奇数番号の転送サイリスタT1、T3、T5、…のカソードは、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、φ1端子に接続されている。このφ1端子には、第1転送信号ライン201a(図9(b)参照)が接続され、第1転送信号φ1aが送信される。
一方、転送サイリスタ列に沿って、偶数番号の転送サイリスタT2、T4、T6、…のカソードは、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して、φ2端子に接続されている。このφ2端子には、第2転送信号ライン202a(図9(b)参照)が接続され、第2転送信号φ2aが送信される。
なお、発光チップU1bの場合には、φ1端子には、第1転送信号ライン201b(図9(b)参照)が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b(図9(b)参照)が接続され、第2転送信号φ2bが送信される。
なお、発光チップU1bの場合には、φ1端子には、第1転送信号ライン201b(図9(b)参照)が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b(図9(b)参照)が接続され、第2転送信号φ2bが送信される。
書込サイリスタ列に沿って、書込サイリスタSのカソードは、書込信号線74に接続されている。そして、書込信号線74は、電流制限抵抗Rwを介して、φW端子に接続されている。発光チップUa1の場合、このφW端子には、書込信号ライン205−1(図9(b)参照)が接続され、書込信号φW1が送信される。
なお、発光チップU1bの場合にも、φW端子には、書込信号φW1が送信される。
なお、発光チップU1bの場合にも、φW端子には、書込信号φW1が送信される。
発光サイリスタ列に沿って、発光サイリスタLのカソードは、点灯信号線75に接続されている。そして、点灯信号線75は、電流制限抵抗RIを介して、電源線71に接続されている。電源線71は、電源ライン200b(図9(b)参照)に接続され、電源電位Vgaが供給される。
分流サイリスタDTのカソードは、点灯信号線75に接続されている。
分流サイリスタDTのカソードは、点灯信号線75に接続されている。
消灯サイリスタRTのカソードは、消灯信号線76に接続されている。そして、消灯信号線76は、電流制限抵抗Rrを介して、φR端子に接続されている。発光チップUa1の場合、このφR端子には、消灯信号ライン208a(図9(b)参照)が接続され、消灯信号φRaが送信される。
なお、発光チップU1bの場合には、φR端子には、消灯信号ライン208b(図9(b)参照)が接続され、消灯信号φRbが送信される。
なお、発光チップU1bの場合には、φR端子には、消灯信号ライン208b(図9(b)参照)が接続され、消灯信号φRbが送信される。
転送サイリスタ列に沿って、奇数番号の転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源線71に接続されている。第2ゲートGtsは、同じ番号の結合トランジスタQtのベースに接続されている。
奇数番号の結合トランジスタQtの第1コレクタCfは、抵抗Rmを介して、電源線71に接続されるとともに、同じ番号の書込サイリスタSの第1ゲートGsfに接続されている。そして、第2コレクタCsは、抵抗Rcを介して、番号が1大きい偶数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
奇数番号の結合トランジスタQtの第1コレクタCfは、抵抗Rmを介して、電源線71に接続されるとともに、同じ番号の書込サイリスタSの第1ゲートGsfに接続されている。そして、第2コレクタCsは、抵抗Rcを介して、番号が1大きい偶数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
また、偶数番号の転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源線71に接続されている。第2ゲートGtsは、同じ番号の結合トランジスタQtのベースに接続されている。
偶数番号の結合トランジスタQtのコレクタCは、抵抗Rcを介して、番号が1大きい奇数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
偶数番号の結合トランジスタQtのコレクタCは、抵抗Rcを介して、番号が1大きい奇数番号(後段)の転送サイリスタTの第1ゲートGtfに接続されている。
書込サイリスタSの第2ゲートGssは、同じ番号の書込トランジスタQsのベースに接続されている。書込トランジスタQsのコレクタCは、抵抗Rnを介して電源線71に接続されるとともに、同じ番号の発光サイリスタLの第1ゲートGlfに接続されている。
分流サイリスタDTの第1ゲートGdfは、分流信号線77に接続されている。そして、分流信号線77は、電流制限抵抗Rdを介して、φD端子に接続されている。発光チップUa1の場合、このφD端子には、分流信号ライン203a(図9(b)参照)が接続され、分流信号φDaが送信される。
なお、発光チップU1bの場合には、φD端子には、分流信号ライン203b(図9(b)参照)が接続され、分流信号φDbが送信される。
消灯サイリスタRTの第1ゲートGrfは、点灯信号線75に接続されている。
なお、発光チップU1bの場合には、φD端子には、分流信号ライン203b(図9(b)参照)が接続され、分流信号φDbが送信される。
消灯サイリスタRTの第1ゲートGrfは、点灯信号線75に接続されている。
上記のように、第2の実施の形態の発光チップUa1(U)は、奇数番号の転送サイリスタTに、同じ番号の書込サイリスタSが接続され、その書込サイリスタSに同じ番号の発光サイリスタLが接続されている。すなわち、奇数番号の転送サイリスタTによって、発光サイリスタLの点灯制御が行なわれるように構成されている。
なお、奇数番号の結合トランジスタQtはマルチコネクタ(第1コレクタCf、第2コレクタCs)としたが、1個のコレクタCとして、書込サイリスタSの第1ゲートGsfと転送サイリスタTの第1ゲートGtfとが抵抗Rcを介してコレクタCに接続されてもよい。
以下では、奇数番号の結合トランジスタQtは、図11に示すように、マルチコネクタ(第1コレクタCf、第2コレクタCs)であるとして説明する。
なお、奇数番号の結合トランジスタQtはマルチコネクタ(第1コレクタCf、第2コレクタCs)としたが、1個のコレクタCとして、書込サイリスタSの第1ゲートGsfと転送サイリスタTの第1ゲートGtfとが抵抗Rcを介してコレクタCに接続されてもよい。
以下では、奇数番号の結合トランジスタQtは、図11に示すように、マルチコネクタ(第1コレクタCf、第2コレクタCs)であるとして説明する。
(サイリスタ及びトランジスタの動作)
サイリスタ(転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRT)及びトランジスタ(結合トランジスタQt、書込トランジスタQs)の動作について説明する。
第2の実施の形態においても、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)とする。そして、信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、分流信号φDa、φDb、消灯信号φRa、φRb、書込信号φW1〜φW20)は「H」(0V)と「L」(−3.3V)との電位を有しているとする。なお、以下では、「H」(0V)又は「H」と、「L」(−3.3V)又は「L」と表記する。
サイリスタ(転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRT)及びトランジスタ(結合トランジスタQt、書込トランジスタQs)の動作について説明する。
第2の実施の形態においても、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)とする。そして、信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、分流信号φDa、φDb、消灯信号φRa、φRb、書込信号φW1〜φW20)は「H」(0V)と「L」(−3.3V)との電位を有しているとする。なお、以下では、「H」(0V)又は「H」と、「L」(−3.3V)又は「L」と表記する。
第2の実施の形態では、例として、電流制限抵抗R1、R2、抵抗Rgは、第1の実施の形態と同様に、それぞれ300Ω、300Ω、10kΩとする。オン状態における転送サイリスタTの内部抵抗rtは、第1の実施の形態と同様に、60Ωとする。よって、第1転送信号線72及び第2転送信号線73は、それぞれに接続された1個の転送サイリスタTがオン状態にあるとき、−1.8Vになる。
また、電流制限抵抗Rw、オン状態における書込サイリスタSの内部抵抗rsは、それぞれ300Ω、60Ωとする。よって、1個の書込サイリスタSがオン状態にあるとき、書込信号線74は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
また、電流制限抵抗Rw、オン状態における書込サイリスタSの内部抵抗rsは、それぞれ300Ω、60Ωとする。よって、1個の書込サイリスタSがオン状態にあるとき、書込信号線74は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
さらに、オン状態における発光サイリスタLの内部抵抗rl、オン状態における分流サイリスタDTの内部抵抗rd、電流制限抵抗RIは、それぞれ12Ω、12Ω、80Ωとする。これにより、点灯信号線75は、1個の発光サイリスタL又は分流サイリスタDTのいずれかがオン状態にあるとき、−1.73Vになり、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるとき、−1.63Vになる。また、1個の発光サイリスタLがオン状態にあって、分流サイリスタDTがオフ状態にあるときに、オン状態における発光サイリスタLに流れる電流ILは、絶対値において19mAとなる(後述する図12における|ILa|のi2、|ILb|のi2)。同様に、分流サイリスタDTがオン状態にあって、すべての発光サイリスタLがオフ状態にあるときに、オン状態における分流サイリスタDTに流れる電流IDも19mAとなる(図12における|IDa|のi4、|IDb|のi4)。
そして、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるときに、オン状態における発光サイリスタLに流れる電流ID及びオン状態における分流サイリスタDTに流れる電流IDは、それぞれ11mAとなる(図12における|ILa|のi1、|ILb|のi1、|IDa|のi3、|IDb|のi3)。
そして、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるときに、オン状態における発光サイリスタLに流れる電流ID及びオン状態における分流サイリスタDTに流れる電流IDは、それぞれ11mAとなる(図12における|ILa|のi1、|ILb|のi1、|IDa|のi3、|IDb|のi3)。
スタート抵抗Rs、抵抗Rcは、それぞれ2kΩ、2kΩとする。さらに、電流制限抵抗Rd、抵抗Rm、Rnは、それぞれ300Ω、10kΩ、10kΩとする。
次に、転送サイリスタT、結合トランジスタQt、書込サイリスタS、書込トランジスタQs、発光サイリスタLの基本的な動作を、図11における転送サイリスタT1、結合トランジスタQt1、書込サイリスタS1、書込トランジスタQs1、発光サイリスタL1で説明する。
前述したように、転送サイリスタT1がターンオンすると、第1ゲートGtfの電位は、サイリスタを構成するpnpバイポーラトランジスタの飽和電圧である−0.2Vになる。第2ゲートGtsは、基準電位Vsub(「H」(0V))から拡散電位Vd(1.5V)を引いた−1.5Vになる。すると、結合トランジスタQt1のベースは、転送サイリスタT1の第2ゲートGtsに接続されているので、−1.5Vになる。これにより、結合トランジスタQt1は、エミッタ−ベース間が順バイアスになって、オフ状態からオン状態に移行する。すると、結合トランジスタQt1の第1コレクタCfと第2コレクタCsとは、飽和電圧の−0.2Vになる。
ここで、転送サイリスタT2の第1ゲートGtfは、抵抗Rcを介して結合トランジスタQt1の第2コレクタCs(−0.2V)に接続されるともに、抵抗Rgを介して電源線71(「L」(−3.3V))に接続されている。よって、抵抗Rcと抵抗Rgとが、2kΩと10kΩであると、転送サイリスタT2は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
前述したように、転送サイリスタT1がターンオンすると、第1ゲートGtfの電位は、サイリスタを構成するpnpバイポーラトランジスタの飽和電圧である−0.2Vになる。第2ゲートGtsは、基準電位Vsub(「H」(0V))から拡散電位Vd(1.5V)を引いた−1.5Vになる。すると、結合トランジスタQt1のベースは、転送サイリスタT1の第2ゲートGtsに接続されているので、−1.5Vになる。これにより、結合トランジスタQt1は、エミッタ−ベース間が順バイアスになって、オフ状態からオン状態に移行する。すると、結合トランジスタQt1の第1コレクタCfと第2コレクタCsとは、飽和電圧の−0.2Vになる。
ここで、転送サイリスタT2の第1ゲートGtfは、抵抗Rcを介して結合トランジスタQt1の第2コレクタCs(−0.2V)に接続されるともに、抵抗Rgを介して電源線71(「L」(−3.3V))に接続されている。よって、抵抗Rcと抵抗Rgとが、2kΩと10kΩであると、転送サイリスタT2は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
なお、書込サイリスタS1の第1ゲートGsfは、オン状態の結合トランジスタQt1の第1コレクタCf(−0.2V)に接続されるので、書込サイリスタS1は、しきい電圧が−1.7Vとなる。
また、書込サイリスタS1がターンオンすると、前述した結合トランジスタQt1と同様に、書込トランジスタQs1は、オフ状態からオン状態に移行して、コレクタCが飽和電圧の−0.2Vになる。発光サイリスタL1は、第1ゲートGlfが書込トランジスタQs1のコレクタC(−0.2V)に接続されているので、しきい電圧が−1.7Vになる。
また、書込サイリスタS1がターンオンすると、前述した結合トランジスタQt1と同様に、書込トランジスタQs1は、オフ状態からオン状態に移行して、コレクタCが飽和電圧の−0.2Vになる。発光サイリスタL1は、第1ゲートGlfが書込トランジスタQs1のコレクタC(−0.2V)に接続されているので、しきい電圧が−1.7Vになる。
<タイミングチャート>
次に、第2の実施の形態が適用される発光装置65の動作について説明する。
図9、10に示したように、発光装置65は発光チップ群#aに属する発光チップUa1〜Ua20と発光チップ群#bに属する発光チップUb1〜Ub20とを備えている。
図9に示したように、回路基板62上のすべての発光チップU(発光チップUa1〜Ua20と発光チップUb1〜Ub20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aに属する発光チップUa1〜Ua20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaが共通に送信される。よって、発光チップ群#aに属する発光チップUa1〜Ua20は並列に駆動される。
同様に、発光チップ群#bに属する発光チップUb1〜Ub20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、分流信号φDa、消灯信号φRbが共通に送信される。よって、発光チップ群#bに属する発光チップUb1〜Ub20は並列に駆動される。
次に、第2の実施の形態が適用される発光装置65の動作について説明する。
図9、10に示したように、発光装置65は発光チップ群#aに属する発光チップUa1〜Ua20と発光チップ群#bに属する発光チップUb1〜Ub20とを備えている。
図9に示したように、回路基板62上のすべての発光チップU(発光チップUa1〜Ua20と発光チップUb1〜Ub20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aに属する発光チップUa1〜Ua20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、分流信号φDa、消灯信号φRaが共通に送信される。よって、発光チップ群#aに属する発光チップUa1〜Ua20は並列に駆動される。
同様に、発光チップ群#bに属する発光チップUb1〜Ub20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、分流信号φDa、消灯信号φRbが共通に送信される。よって、発光チップ群#bに属する発光チップUb1〜Ub20は並列に駆動される。
一方、書込信号φW1〜φW20のそれぞれは、発光チップ群#aに属する一つの発光チップUaと発光チップ群#bに属する一つの発光チップUbとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。例えば、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とを発光チップ組#1として、書込信号φW1が共通に送信される。また、書込信号φW1〜φW20は、同じタイミングで並列に送信される。よって、発光チップ組#1〜#20は並列に駆動される。
なお、発光サイリスタLの光量を調整するなどのために、書込信号φW1〜φW20のタイミングをずらして送信してもよい。
なお、発光サイリスタLの光量を調整するなどのために、書込信号φW1〜φW20のタイミングをずらして送信してもよい。
発光チップ群#aに属する発光チップUa2〜Ua20は発光チップUa1と並行して駆動され、発光チップ群#bに属する発光チップUb2〜Ub20は発光チップUb1と並行して駆動されるので、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明すれば足りる。なお、同様に、発光チップ組#2〜#20は発光チップ組#1と並行して駆動されるので、発光チップUa1及び発光チップUb1とが属する発光チップ組#1を説明すれば足りる。
以下では、発光チップ組#1に属する発光チップUa1及び発光チップUb1の動作を説明する。
以下では、発光チップ組#1に属する発光チップUa1及び発光チップUb1の動作を説明する。
図12は、第2の実施の形態が適用される発光チップUの動作を説明するタイミングチャートである。図12では、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明する。
そして、図12では、それぞれの発光チップUにおいて、発光サイリスタL1、L3、L5、L7の4個の発光サイリスタLを点灯制御する部分を示している。
そして、図12では、それぞれの発光チップUにおいて、発光サイリスタL1、L3、L5、L7の4個の発光サイリスタLを点灯制御する部分を示している。
そして、発光チップ組#1の発光チップUa1では、発光サイリスタL1、L3、L5、L7のうち、発光サイリスタL1、L3、L5を点灯させるとし、発光サイリスタL7を非点灯とした。なお、発光サイリスタL1、L3は、高露光量モードとし、発光サイリスタL5は、低露光量モードとした。
一方、発光チップUb1では、発光サイリスタL1、L3、L5、L7のうち、発光サイリスタL1、L5、L7を点灯させるとし、発光サイリスタL3を非点灯とした。なお、発光サイリスタL1は、高露光量モードとし、発光サイリスタL5、L7は、低露光量モードとした。
一方、発光チップUb1では、発光サイリスタL1、L3、L5、L7のうち、発光サイリスタL1、L5、L7を点灯させるとし、発光サイリスタL3を非点灯とした。なお、発光サイリスタL1は、高露光量モードとし、発光サイリスタL5、L7は、低露光量モードとした。
図12において、時刻aから時刻bbへとアルファベット順に時刻が経過するとする。なお、時刻aから時刻zの後に、時刻aa及び時刻bbが続いている。時刻aから時刻bbは、図7の時刻aから時刻tとは異なる。
発光チップ群#aに属する発光チップUa1において、発光サイリスタL1は、時刻cから時刻nの期間Ta(1)において、発光サイリスタL3は、時刻nから時刻pの期間Ta(2)において、発光サイリスタL5は、時刻pから時刻xの期間Ta(3)において、発光サイリスタL7は、時刻xから時刻bbの期間Ta(4)において点灯制御される。
一方、発光チップ群#bに属する発光チップUb1において、発光サイリスタL1は、時刻hから時刻oの期間Tb(1)において、発光サイリスタL3は、時刻oから時刻tの期間Tb(2)において、発光サイリスタL5は、時刻tから時刻yの期間Tb(3)において、発光サイリスタL7は、時刻yから始まる期間Tb(4)において点灯制御される。
なお、同様にして番号が9以上の奇数番号の発光サイリスタLが点灯制御される。
発光チップ群#aに属する発光チップUa1において、発光サイリスタL1は、時刻cから時刻nの期間Ta(1)において、発光サイリスタL3は、時刻nから時刻pの期間Ta(2)において、発光サイリスタL5は、時刻pから時刻xの期間Ta(3)において、発光サイリスタL7は、時刻xから時刻bbの期間Ta(4)において点灯制御される。
一方、発光チップ群#bに属する発光チップUb1において、発光サイリスタL1は、時刻hから時刻oの期間Tb(1)において、発光サイリスタL3は、時刻oから時刻tの期間Tb(2)において、発光サイリスタL5は、時刻tから時刻yの期間Tb(3)において、発光サイリスタL7は、時刻yから始まる期間Tb(4)において点灯制御される。
なお、同様にして番号が9以上の奇数番号の発光サイリスタLが点灯制御される。
第3の実施の形態では、期間Ta(1)、Ta(2)、Ta(3)、…及び期間Tb(1)、Tb(2)、Tb(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと表記する。
そして、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップUb1、Ub2、Ub3、…を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの1/2(半分)の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…を中心について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
そして、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップUb1、Ub2、Ub3、…を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの1/2(半分)の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップUa1、Ua2、Ua3、…を制御する期間Ta(1)、Ta(2)、Ta(3)、…を中心について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
期間Ta(1)、Ta(2)、Ta(3)、…における信号波形は、画像データによって変化する書込信号φW1及び分流信号φDを除いて、同じ波形の繰り返しである。
以下では、時刻cから時刻nまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップUa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
以下では、時刻cから時刻nまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップUa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
期間Ta(1)における第1転送信号φ1a、第2転送信号φ2a、消灯信号φRaの信号波形について説明する。
第1転送信号φ1aは、時刻cで「L」であって、時刻gで「L」から「H」に移行する。そして、時刻lで「H」から「L」に移行し、時刻nで「L」を維持する。
第2転送信号φ2aは、時刻cで「H」であって、時刻fで「H」から「L」に移行する。そして、時刻mで「L」から「H」に移行し、時刻nで「H」を維持する。
第1転送信号φ1aは、時刻cで「L」であって、時刻gで「L」から「H」に移行する。そして、時刻lで「H」から「L」に移行し、時刻nで「L」を維持する。
第2転送信号φ2aは、時刻cで「H」であって、時刻fで「H」から「L」に移行する。そして、時刻mで「L」から「H」に移行し、時刻nで「H」を維持する。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(1)の1/2後ろにずれて(時刻cが時刻gにシフトして)第2転送信号φ2aの波形になっている。
第1転送信号φ1aと第2転送信号φ2aとは期間Tを単位として繰り返す信号波形である。そして、時刻fから時刻gまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返す。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1aと第2転送信号φ2aとは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の信号により、図11に示した転送サイリスタTが、番号順にオン状態になる。
第1転送信号φ1aと第2転送信号φ2aとは期間Tを単位として繰り返す信号波形である。そして、時刻fから時刻gまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返す。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1aと第2転送信号φ2aとは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の信号により、図11に示した転送サイリスタTが、番号順にオン状態になる。
消灯信号φRaは、時刻cで「L」から「H」に移行し、時刻kにおいて、「H」から「L」に移行する。そして、時刻nにおいて「L」から「H」に移行する。
消灯信号φRaは、後述するように点灯している発光サイリスタLを消灯させる信号である。
消灯信号φRaは、後述するように点灯している発光サイリスタLを消灯させる信号である。
次に、期間Ta(1)における書込信号φW1を説明する。
書込信号φW1は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻eで「L」から「H」に移行する。さらに、時刻iで「H」から「L」に移行し、時刻jで「L」から「H」に移行する。すなわち、書込信号φW1は、期間Ta(1)において「L」になる期間が2つある。前に「L」となる期間(時刻dから時刻e)に対して、後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2の期間後にずれている。
書込信号φW1は、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻eで「L」から「H」に移行する。さらに、時刻iで「H」から「L」に移行し、時刻jで「L」から「H」に移行する。すなわち、書込信号φW1は、期間Ta(1)において「L」になる期間が2つある。前に「L」となる期間(時刻dから時刻e)に対して、後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2の期間後にずれている。
書込信号φW1が前に「L」となる期間(時刻dから時刻e)は、第1転送信号φ1aが「L」である期間に対応し、発光チップUa1の転送サイリスタT1がオン状態である期間であって、発光チップUa1の発光サイリスタL1をターンオンさせて点灯させる。
書込信号φW1が後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2遅れて第1転送信号φ1bが「L」である期間に対応し、発光チップUb1の転送サイリスタT1がオン状態にある期間であって、発光チップUb1の発光サイリスタL1をターンオンさせて点灯させる。
書込信号φW1が後に「L」となる期間(時刻iから時刻j)は、期間Tの1/2遅れて第1転送信号φ1bが「L」である期間に対応し、発光チップUb1の転送サイリスタT1がオン状態にある期間であって、発光チップUb1の発光サイリスタL1をターンオンさせて点灯させる。
分流信号φDaを、期間Ta(1)から期間Ta(4)で説明する。分流信号φDaは、期間Ta(1)の開始時刻cで「L」であって、期間Ta(3)の時刻qで「L」から「H」に移行する。そして、期間Ta(4)の終了時刻bbにおいても「H」を維持する。
同様に、分流信号φDbを、期間Tb(1)から期間Tb(4)で説明する。分流信号φDbは、期間Tb(1)の開始時刻hで「L」であって、期間Tb(3)の時刻uで「L」から「H」に移行する。そして、期間Tb(4)の時刻bbにおいても「H」を維持する。なお、分流信号φDaと分流信号φDbとは、個別に設定されてよい。
同様に、分流信号φDbを、期間Tb(1)から期間Tb(4)で説明する。分流信号φDbは、期間Tb(1)の開始時刻hで「L」であって、期間Tb(3)の時刻uで「L」から「H」に移行する。そして、期間Tb(4)の時刻bbにおいても「H」を維持する。なお、分流信号φDaと分流信号φDbとは、個別に設定されてよい。
では、図9及び図11を参照しつつ、図12に示したタイミングチャートにしたがって、発光装置65及び発光チップUa1、Ub1の動作を説明する。
(1)時刻a
発光装置65に基準電位Vsub及び電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図12に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図9(b)参照)。よって、すべての発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図11参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)の基板80の裏面に設けられたVsub端子が基準電位Vsub(「H」)となり、電源線71が電源電位Vga(「L」)になる。なお、点灯信号線75は、電流制限抵抗RIを介して、電源線71に接続されているので、「L」になる。
(1)時刻a
発光装置65に基準電位Vsub及び電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図12に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図9(b)参照)。よって、すべての発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図11参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)の基板80の裏面に設けられたVsub端子が基準電位Vsub(「H」)となり、電源線71が電源電位Vga(「L」)になる。なお、点灯信号線75は、電流制限抵抗RIを介して、電源線71に接続されているので、「L」になる。
また、信号発生回路110において、転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれ「H」に、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれ「H」に設定する。すると、第1転送信号ライン201a、201b及び第2転送信号ライン202a、202bが「H」になる(図9(b)参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のそれぞれのφ1端子及びφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72が「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73が「H」になる(図11参照)。
そして、信号発生回路110において、分流信号発生部130aは分流信号φDaを「L」に、分流信号発生部130bは分流信号φDbを「L」に設定する。すると、分流信号ライン203a、203bが「L」になる(図9(b)参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のφD端子が「L」になる。電流制限抵抗Rdを介してφD端子に接続されている分流信号線77も「L」になる(図11参照)。
さらに、信号発生回路110において、消灯信号発生部180aは消灯信号φRaを「L」に、消灯信号発生部180bは消灯信号φRbを「L」に設定する。すると、消灯信号ライン208a、208bが「L」になる(図9(b)参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のφR端子が「L」になる。電流制限抵抗Rrを介してφR端子に接続されている消灯信号線76も「L」になる(図11参照)。
さらに、信号発生回路110において、消灯信号発生部180aは消灯信号φRaを「L」に、消灯信号発生部180bは消灯信号φRbを「L」に設定する。すると、消灯信号ライン208a、208bが「L」になる(図9(b)参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のφR端子が「L」になる。電流制限抵抗Rrを介してφR端子に接続されている消灯信号線76も「L」になる(図11参照)。
信号発生回路110において、書込信号発生部150は書込信号φW1〜φW20を「H」に設定する。すると、書込信号ライン205−1〜205−20が「H」になる(図9(b)参照)。これにより、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)のφW端子が「H」になる(図11参照)。電流制限抵抗Rwを介してφW端子に接続されている書込信号線74も「H」になる(図11参照)。
次に、図11を参照しつつ、図12に示したタイミングチャートにしたがって、発光チップU(発光チップUa1〜Ua20及び発光チップUb1〜Ub20)の動作を、発光チップ組#1に属する発光チップUa1及び発光チップUb1で説明する。
<発光チップUa1>
転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTのアノードは、Vsub端子に接続されているので「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソードは、「H」の第1転送信号線72に接続され、偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソードは、「H」の第2転送信号線73に接続されている。よって、転送サイリスタTのアノード及びカソードはともに「H」となり、転送サイリスタTはオフ状態にある。
結合トランジスタQtのベースは、転送サイリスタTの第2ゲートGtsに接続されている。転送サイリスタTはオフ状態であるので、第2ゲートGtsは「H」になっている。よって、結合トランジスタQtは、エミッタとベースがともに「H」であるので、オフ状態である。
転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源電位Vga(「L」(−3.3V))の電源線71に接続されている。よって、後述する転送サイリスタT1の第1ゲートGtfを除いて、転送サイリスタTは、第1ゲートGtfが「L」(−3.3V)で、しきい電圧が−4.8Vである。
転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRTのアノードは、Vsub端子に接続されているので「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソードは、「H」の第1転送信号線72に接続され、偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソードは、「H」の第2転送信号線73に接続されている。よって、転送サイリスタTのアノード及びカソードはともに「H」となり、転送サイリスタTはオフ状態にある。
結合トランジスタQtのベースは、転送サイリスタTの第2ゲートGtsに接続されている。転送サイリスタTはオフ状態であるので、第2ゲートGtsは「H」になっている。よって、結合トランジスタQtは、エミッタとベースがともに「H」であるので、オフ状態である。
転送サイリスタTの第1ゲートGtfは、抵抗Rgを介して電源電位Vga(「L」(−3.3V))の電源線71に接続されている。よって、後述する転送サイリスタT1の第1ゲートGtfを除いて、転送サイリスタTは、第1ゲートGtfが「L」(−3.3V)で、しきい電圧が−4.8Vである。
同様に、書込サイリスタSのカソードは、「H」の書込信号線74に接続されている。よって、書込サイリスタSのアノード及びカソードはともに「H」となり、書込サイリスタSはオフ状態にある。
書込トランジスタQsのベースは、書込サイリスタSの第2ゲートGssに接続されている。書込サイリスタSはオフ状態であるので、第2ゲートGssは「H」になっている。よって、書込トランジスタQsは、エミッタとベースがともに「H」であるので、オフ状態である。
そして、書込サイリスタSは、第1ゲートGsfが抵抗Rmを介して電源線71(「L」(−3.3V))に接続されているので、しきい電圧が−4.8Vである。
書込トランジスタQsのベースは、書込サイリスタSの第2ゲートGssに接続されている。書込サイリスタSはオフ状態であるので、第2ゲートGssは「H」になっている。よって、書込トランジスタQsは、エミッタとベースがともに「H」であるので、オフ状態である。
そして、書込サイリスタSは、第1ゲートGsfが抵抗Rmを介して電源線71(「L」(−3.3V))に接続されているので、しきい電圧が−4.8Vである。
一方、発光サイリスタLのカソードは、電流制限抵抗RIを介して、「L」(−3.3V)の点灯信号線75に接続されている。しかし、発光サイリスタLは、書込トランジスタQsがオフ状態にあるので、第1ゲートGlfが抵抗Rnを介して電源線71(「L」(−3.3V))に接続されている。よって、発光サイリスタLは、第1ゲートGlfが「L」(−3.3V)で、しきい電圧が−4.8Vである。よって、発光サイリスタLは、点灯信号線75が「L」(−3.3V)であってもターンオンせず、オフ状態にある。
そして、分流サイリスタDTは、第1ゲートGdfが分流信号線77に接続され、電流制限抵抗Rdを介して「L」(−3.3V)のφD端子に接続されている。よって、分流サイリスタDTは、第1ゲートGdfが「L」(−3.3V)で、しきい電圧が−4.8Vである。分流サイリスタDTは、点灯信号線75が「L」(−3.3V)であってもターンオンせず、オフ状態にある。
さらに、消灯サイリスタRTは、第1ゲートGrfが「L」(−3.3V)の点灯信号線75に接続されているので、しきい電圧が−4.8Vである。消灯サイリスタRTは、カソードが接続された消灯信号線76が「L」(−3.3V)であってもターンオンせず、オフ状態にある。
なお、時刻aにおいて、信号発生回路110を立ち上げたとき、消灯サイリスタRTがターンオンしてもかまわない。この場合、消灯サイリスタRTは、第1ゲートGrfが−0.2Vになる。よって、消灯サイリスタRTの第1ゲートGrfに接続された点灯信号線75も−0.2Vになる。
時刻aでは、発光サイリスタLを点灯させないので、点灯信号線75が−0.2Vであってもかまわない。
なお、時刻aにおいて、信号発生回路110を立ち上げたとき、消灯サイリスタRTがターンオンしてもかまわない。この場合、消灯サイリスタRTは、第1ゲートGrfが−0.2Vになる。よって、消灯サイリスタRTの第1ゲートGrfに接続された点灯信号線75も−0.2Vになる。
時刻aでは、発光サイリスタLを点灯させないので、点灯信号線75が−0.2Vであってもかまわない。
図11中の転送サイリスタ列の一端の転送サイリスタT1は、第1ゲートGtfがスタート抵抗Rsを介して「H」(0V)のφ2端子に接続されるとともに、抵抗Rgを介して「L」(−3.3V)の電源線71に接続されている。よって、第1ゲートGtfの電位は、φ2端子(「H」(0V))と電源線71(「L」(−3.3V))との間の電位差と、直列接続されたスタート抵抗Rs、抵抗Rgとによって決められる。
前述したスタート抵抗Rs(2kΩ)、抵抗Rg(10kΩ)から、第1ゲートGtfは−0.55Vである。よって、転送サイリスタT1は、しきい電圧が−2.05Vである。
前述したように、転送サイリスタTの第1ゲートGtfが、番号が一つ小さい(前段)の結合トランジスタQtの第2コレクタCs又はコレクタCに対して抵抗Rcを介して接続されている場合、結合トランジスタQtがオン状態であると、転送サイリスタTは、第1ゲートGtfが−1.72Vとなる。よって、転送サイリスタT1の第1ゲートGtfが−1.72Vになるように、スタート抵抗Rsの抵抗値を調整してもよい。
前述したスタート抵抗Rs(2kΩ)、抵抗Rg(10kΩ)から、第1ゲートGtfは−0.55Vである。よって、転送サイリスタT1は、しきい電圧が−2.05Vである。
前述したように、転送サイリスタTの第1ゲートGtfが、番号が一つ小さい(前段)の結合トランジスタQtの第2コレクタCs又はコレクタCに対して抵抗Rcを介して接続されている場合、結合トランジスタQtがオン状態であると、転送サイリスタTは、第1ゲートGtfが−1.72Vとなる。よって、転送サイリスタT1の第1ゲートGtfが−1.72Vになるように、スタート抵抗Rsの抵抗値を調整してもよい。
<発光チップUb1>
発光チップUb1においても、初期状態は発光チップUa1と同じであるので、説明を省略する。
発光チップUb1においても、初期状態は発光チップUa1と同じであるので、説明を省略する。
(2)時刻b
時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップUa1>
すると、電流制限抵抗R1を介して、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.05Vの転送サイリスタT1がターンオンする。番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
一方、偶数番号の転送サイリスタTは、第2転送信号φ2aが「H」(0V)であるので、ターンオンしない。
時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップUa1>
すると、電流制限抵抗R1を介して、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.05Vの転送サイリスタT1がターンオンする。番号が3以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
一方、偶数番号の転送サイリスタTは、第2転送信号φ2aが「H」(0V)であるので、ターンオンしない。
転送サイリスタT1は、ターンオンすると、第1ゲートGtfが−0.2Vになり、第2ゲートGtsが−1.5Vになる。さらに、カソード(図11の第1転送信号線72)が−1.8Vになる。そして、結合トランジスタQt1は、ベースが第2ゲートGts(−1.5V)に接続されているので、エミッタ−ベース間が順バイアスになり、オフ状態からオン状態に移行する。すると、結合トランジスタQt1の第1コレクタCf及び第2コレクタCsが−0.2Vになる。
転送サイリスタT2は、第1ゲートGtfが結合トランジスタQt1の第2コレクタCsに抵抗Rcを介して接続されているので、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
転送サイリスタT2は、第1ゲートGtfが結合トランジスタQt1の第2コレクタCsに抵抗Rcを介して接続されているので、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
一方、結合トランジスタQt1の第1コレクタCfが−0.2Vになると、書込サイリスタS1は、第1コレクタに接続された第1ゲートGsfが−0.2Vになり、しきい電圧が−1.7Vになる。
しかし、書込信号線74は「H」であるので、書込サイリスタS1はターンオンしない。
他の書込サイリスタSは、しきい電圧が−4.8Vを維持する。
しかし、書込信号線74は「H」であるので、書込サイリスタS1はターンオンしない。
他の書込サイリスタSは、しきい電圧が−4.8Vを維持する。
すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後において、転送サイリスタT1及び結合トランジスタQt1がオン状態にある。他の転送サイリスタT、書込サイリスタS、発光サイリスタL、結合トランジスタQt、書込トランジスタQs、分流サイリスタDT、消灯サイリスタRTはオフ状態にある。以下では、オフ状態にあるサイリスタ(転送サイリスタT、書込サイリスタS、発光サイリスタL、分流サイリスタDT、消灯サイリスタRT)及びトランジスタ(結合トランジスタQt、書込トランジスタQs)の表記を省略する。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップUb1は初期状態を維持する。
発光チップUb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップUb1は初期状態を維持する。
(3)時刻c
時刻cにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して、消灯信号線76が「L」から「H」に移行する。すると、消灯サイリスタRTのカソードとアノードとがともに「H」になって、消灯サイリスタRTは、例えオン状態であっても、ターンオフする。そして、例え消灯サイリスタRTがオン状態であって点灯信号線75が−0.2Vになっていても、点灯信号線75は、電源線71の電源電位Vga(「L」(−3.3V))に移行する。
点灯信号線75が「L」(−3.3V)に移行しても、発光サイリスタL及び分流サイリスタDTは、しきい電圧が−4.8Vであるのでターンオンしない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップUb1は初期状態が維持されている。
時刻cにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して、消灯信号線76が「L」から「H」に移行する。すると、消灯サイリスタRTのカソードとアノードとがともに「H」になって、消灯サイリスタRTは、例えオン状態であっても、ターンオフする。そして、例え消灯サイリスタRTがオン状態であって点灯信号線75が−0.2Vになっていても、点灯信号線75は、電源線71の電源電位Vga(「L」(−3.3V))に移行する。
点灯信号線75が「L」(−3.3V)に移行しても、発光サイリスタL及び分流サイリスタDTは、しきい電圧が−4.8Vであるのでターンオンしない。
時刻cの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、発光チップUb1は初期状態が維持されている。
(4)時刻d
時刻dにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が、電流制限抵抗Rwを介して、「H」から「L」に移行する。しきい電圧が−1.7Vであった書込サイリスタS1がターンオンする。なお、番号が3以上の書込サイリスタSは、しきい電圧が−4.8Vであるのでターンオンしない。
そして、書込サイリスタS1は、ターンオンすると、第2ゲートGssが−1.5Vになる。そして、書込トランジスタQs1がオフ状態からオン状態に移行する。すると、書込トランジスタQs1のコレクタCが−0.2Vになる。さらに、書込トランジスタQs1のカソード(書込信号線74)が−1.8Vになる。
時刻dにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が、電流制限抵抗Rwを介して、「H」から「L」に移行する。しきい電圧が−1.7Vであった書込サイリスタS1がターンオンする。なお、番号が3以上の書込サイリスタSは、しきい電圧が−4.8Vであるのでターンオンしない。
そして、書込サイリスタS1は、ターンオンすると、第2ゲートGssが−1.5Vになる。そして、書込トランジスタQs1がオフ状態からオン状態に移行する。すると、書込トランジスタQs1のコレクタCが−0.2Vになる。さらに、書込トランジスタQs1のカソード(書込信号線74)が−1.8Vになる。
発光サイリスタL1は、第1ゲートGlfが書込トランジスタQs1のコレクタCに接続されているので−0.2Vになり、しきい電圧が−1.7Vになる。
発光サイリスタL1のカソードが接続された点灯信号線75は、時刻cにおいて、「L」(−3.3V)になっている。よって、発光サイリスタL1は、ターンオンして点灯する。
そして、発光サイリスタL1は、第1ゲートGlfが−0.2Vになるとともに、カソード(点灯信号線75)が、前述したように−1.73Vになる。そして、発光サイリスタL1には、電流IL1(19mA)が流れる(図12の|ILa|のi2)。
このとき、分流サイリスタDT及び番号が3以上の発光サイリスタLは、しきい電圧が−4.8Vであるのでターンオンしない。
発光サイリスタL1のカソードが接続された点灯信号線75は、時刻cにおいて、「L」(−3.3V)になっている。よって、発光サイリスタL1は、ターンオンして点灯する。
そして、発光サイリスタL1は、第1ゲートGlfが−0.2Vになるとともに、カソード(点灯信号線75)が、前述したように−1.73Vになる。そして、発光サイリスタL1には、電流IL1(19mA)が流れる(図12の|ILa|のi2)。
このとき、分流サイリスタDT及び番号が3以上の発光サイリスタLは、しきい電圧が−4.8Vであるのでターンオンしない。
そして、消灯サイリスタRTは、第1ゲートGrfが−1.73Vの点灯信号線75に接続されているので、しきい電圧が−3.23Vになる。
時刻dの直後において、転送サイリスタT1、結合トランジスタQt1、書込サイリスタS1、書込トランジスタQs1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻dの直後において、転送サイリスタT1、結合トランジスタQt1、書込サイリスタS1、書込トランジスタQs1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
書込信号φW1が、「H」から「L」に移行すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSはしきい電圧が−4.8Vである。よって、書込サイリスタSはターンオンしない。
書込信号φW1が、「H」から「L」に移行すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSはしきい電圧が−4.8Vである。よって、書込サイリスタSはターンオンしない。
(5)時刻e
時刻eにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が−1.8Vから「H」(0V)に移行する。オン状態にあった書込サイリスタS1は、カソード及びアノードがともに「H」になるので、ターンオフする。そして、書込サイリスタS1は、第2ゲートGssが「H」になる。書込トランジスタQs1は、ベースが第2ゲートGssに接続されているので、書込トランジスタQs1がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻eの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻eにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が−1.8Vから「H」(0V)に移行する。オン状態にあった書込サイリスタS1は、カソード及びアノードがともに「H」になるので、ターンオフする。そして、書込サイリスタS1は、第2ゲートGssが「H」になる。書込トランジスタQs1は、ベースが第2ゲートGssに接続されているので、書込トランジスタQs1がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻eの直後において、転送サイリスタT1、結合トランジスタQt1がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
書込信号φW1が、「L」から「H」に移行すると、「L」であった書込信号線74が「H」に移行する。
書込信号φW1が、「L」から「H」に移行すると、「L」であった書込信号線74が「H」に移行する。
(6)時刻f
時刻fにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「H」から「L」(−3.3V)に移行し、しきい電圧が−2.22Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
時刻fにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「H」から「L」(−3.3V)に移行し、しきい電圧が−2.22Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンしない。
転送サイリスタT2がターンオンすると、時刻bで転送サイリスタT1がターンオンしたときと同様に、転送サイリスタT2のカソード(図11の第2転送信号線73)は、−1.8Vになる。
そして、転送サイリスタT2がオン状態になると、結合トランジスタQt2がオフ状態からオン状態に移行し、結合トランジスタQt2のコレクタCが−0.2Vになる。
すると、コレクタCに接続された転送サイリスタT3は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻fの直後において、転送サイリスタT1、T2、結合トランジスタQt1、Qt2がオン状態であって、発光サイリスタL1がオン状態で点灯している。
そして、転送サイリスタT2がオン状態になると、結合トランジスタQt2がオフ状態からオン状態に移行し、結合トランジスタQt2のコレクタCが−0.2Vになる。
すると、コレクタCに接続された転送サイリスタT3は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻fの直後において、転送サイリスタT1、T2、結合トランジスタQt1、Qt2がオン状態であって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
時刻bにおける発光チップUa1の動作と同様であるので、説明を省略する。
発光チップUb1は、発光チップUa1の動作において、期間Tを1/2の後ろにずらしたタイミング(位相が180°ずれた関係)で動作する。
時刻bにおける発光チップUa1の動作と同様であるので、説明を省略する。
発光チップUb1は、発光チップUa1の動作において、期間Tを1/2の後ろにずらしたタイミング(位相が180°ずれた関係)で動作する。
(7)時刻g
時刻gにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が−1.8Vから「H」(0V)に移行する。オン状態にあった転送サイリスタT1は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt1がオン状態からオフ状態に移行する。よって、書込サイリスタS1は、第1ゲートGsfが抵抗Rmを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。すなわち、すべての書込サイリスタSのしきい電圧が−4.8Vになる。
さらに、発光サイリスタL1は、第1ゲートGlfが抵抗Rnを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。
しかし、オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻gの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻gにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が−1.8Vから「H」(0V)に移行する。オン状態にあった転送サイリスタT1は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt1がオン状態からオフ状態に移行する。よって、書込サイリスタS1は、第1ゲートGsfが抵抗Rmを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。すなわち、すべての書込サイリスタSのしきい電圧が−4.8Vになる。
さらに、発光サイリスタL1は、第1ゲートGlfが抵抗Rnを介して接続された電源線71の「L」(−3.3V)になり、しきい電圧が−4.8Vになる。
しかし、オン状態の発光サイリスタL1は、点灯信号線75が−1.73V(維持電圧)に維持されるので、オン状態を維持する。
時刻gの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻fの状態が維持される。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻fの状態が維持される。
(8)時刻h
時刻hにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの状態が維持される。
時刻hにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻gの状態が維持される。
<発光チップUb1>
時刻cにおける発光チップUa1と同様であるので、説明を省略する。
時刻cにおける発光チップUa1と同様であるので、説明を省略する。
(9)時刻i
時刻iにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSは、しきい電圧が−4.8Vであるので、ターンオンしない。
これは、オン状態の転送サイリスタT2に、書込サイリスタSが接続されていないことによる。
時刻iの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻iにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、書込信号線74が「H」から「L」に移行する。しかし、書込サイリスタSは、しきい電圧が−4.8Vであるので、ターンオンしない。
これは、オン状態の転送サイリスタT2に、書込サイリスタSが接続されていないことによる。
時刻iの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
時刻dにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻dにおける発光チップUa1の動作と同様であるので、説明を省略する。
(10)時刻j
時刻jにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が「L」から「H」に移行する。
時刻jの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
時刻jにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、書込信号線74が「L」から「H」に移行する。
時刻jの直後において、転送サイリスタT2、結合トランジスタQt2がオン状態にあって、発光サイリスタL1がオン状態で点灯している。
<発光チップUb1>
時刻eにおける発光チップUa1の動作と同様であるので説明を省略する。
時刻eにおける発光チップUa1の動作と同様であるので説明を省略する。
(11)時刻k
時刻kにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTは、しきい電圧が−3.23Vであるので、ターンオンする。消灯サイリスタRTは、第1ゲートGrfが−0.2Vになり、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
すると、オン状態にあった発光サイリスタL1は、アノードとカソードとの間の電位が、維持電圧(−1.73V)より絶対値において小さい−0.2Vになるので、ターンオフして消灯する(非点灯になる)。
すなわち、発光チップUa1の発光サイリスタL1は、時刻dの書込信号φW1が「H」から「L」に移行するタイミングで点灯(ターンオン)し、時刻kの消灯信号φRaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻dから時刻kまでの期間が、発光チップUa1の発光サイリスタL1の点灯(発光)期間に対応する。
なお、時刻dから時刻kまでの発光サイリスタL1の点灯期間では、発光サイリスタL1に流れる電流ILaは、絶対値においてi2(19mA)であって、高露光量モードである。
時刻kの直後において、転送サイリスタT2、結合トランジスタQt2、消灯サイリスタRTがオン状態にある。
時刻kにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rrを介して消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTは、しきい電圧が−3.23Vであるので、ターンオンする。消灯サイリスタRTは、第1ゲートGrfが−0.2Vになり、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
すると、オン状態にあった発光サイリスタL1は、アノードとカソードとの間の電位が、維持電圧(−1.73V)より絶対値において小さい−0.2Vになるので、ターンオフして消灯する(非点灯になる)。
すなわち、発光チップUa1の発光サイリスタL1は、時刻dの書込信号φW1が「H」から「L」に移行するタイミングで点灯(ターンオン)し、時刻kの消灯信号φRaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻dから時刻kまでの期間が、発光チップUa1の発光サイリスタL1の点灯(発光)期間に対応する。
なお、時刻dから時刻kまでの発光サイリスタL1の点灯期間では、発光サイリスタL1に流れる電流ILaは、絶対値においてi2(19mA)であって、高露光量モードである。
時刻kの直後において、転送サイリスタT2、結合トランジスタQt2、消灯サイリスタRTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻jの状態が維持される。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻jの状態が維持される。
(12)時刻l
時刻lにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第2転送信号φ2bが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.22Vである転送サイリスタT3がターンオンする。しかし、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行しない。また、転送サイリスタT1は、オフ状態であって、第1ゲートGtfがスタート抵抗Rsを介して「L」(−3.3V)のφ2端子に接続されるとともに、抵抗Rgを介して「L」(−3.3V)の電源線71に接続されている。よって、転送サイリスタT1は、しきい電圧が−4.8Vであって、ターンオンしない。
時刻lにおいて、発光チップ群#aに送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される第2転送信号φ2bが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
すると、第1転送信号線72が「H」から「L」に移行する。しきい電圧が−2.22Vである転送サイリスタT3がターンオンする。しかし、番号が5以上の奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行しない。また、転送サイリスタT1は、オフ状態であって、第1ゲートGtfがスタート抵抗Rsを介して「L」(−3.3V)のφ2端子に接続されるとともに、抵抗Rgを介して「L」(−3.3V)の電源線71に接続されている。よって、転送サイリスタT1は、しきい電圧が−4.8Vであって、ターンオンしない。
そして、結合トランジスタQt3がオフ状態からオン状態に移行する。これにより、結合トランジスタQt3の第1コレクタCf及び第2コレクタCsが−0.2Vになる。
すると、時刻bにおける転送サイリスタT2と同様に、転送サイリスタT4は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
すると、時刻bにおける転送サイリスタT2と同様に、転送サイリスタT4は、第1ゲートGtfが−0.72Vになり、しきい電圧が−2.22Vになる。
一方、第1コレクタCfに接続された書込サイリスタS3は、第1ゲートGsfが−0.2Vになって、しきい電圧が−1.7Vになる。
時刻lの直後において、転送サイリスタT2、T3、結合トランジスタQt2、Qt3、消灯サイリスタRTがオン状態にある。
時刻lの直後において、転送サイリスタT2、T3、結合トランジスタQt2、Qt3、消灯サイリスタRTがオン状態にある。
<発光チップUb1>
時刻fにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻fにおける発光チップUa1の動作と同様であるので、説明を省略する。
(13)時刻m
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「L」から「H」に移行する。オン状態にあった転送サイリスタT2は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt2がオン状態からオフ状態に移行する。
時刻mの直後において、転送サイリスタT3、結合トランジスタQt3、消灯サイリスタRTがオン状態にある。
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される第1転送信号φ1bが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、第2転送信号線73が「L」から「H」に移行する。オン状態にあった転送サイリスタT2は、カソード及びアノードがともに「H」となるので、ターンオフする。これにより、結合トランジスタQt2がオン状態からオフ状態に移行する。
時刻mの直後において、転送サイリスタT3、結合トランジスタQt3、消灯サイリスタRTがオン状態にある。
<発光チップUb1>
時刻gにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻gにおける発光チップUa1の動作と同様であるので、説明を省略する。
(14)時刻n
時刻nにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、消灯信号線76が、オン状態の消灯サイリスタRTのカソードの電位から、「H」(0V)に移行する。消灯サイリスタRTは、カソード及びアノードがともに「H」となるので、ターンオフする。点灯信号線75は、オン状態の消灯サイリスタRTの第1ゲートGrfの−0.2Vから、電源線71の「L」(−3.3V)に移行する。
時刻nの直後において、転送サイリスタT3、結合トランジスタQt3がオン状態にある。
時刻nにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、消灯信号線76が、オン状態の消灯サイリスタRTのカソードの電位から、「H」(0V)に移行する。消灯サイリスタRTは、カソード及びアノードがともに「H」となるので、ターンオフする。点灯信号線75は、オン状態の消灯サイリスタRTの第1ゲートGrfの−0.2Vから、電源線71の「L」(−3.3V)に移行する。
時刻nの直後において、転送サイリスタT3、結合トランジスタQt3がオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの状態が維持される。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻mの状態が維持される。
以上において、発光チップ群#aの発光チップUa1における発光サイリスタL1を制御する期間Ta(1)について説明した。
この期間では、分流サイリスタDTはオフ状態の高露光量モードに設定されていた。よって、オン状態の発光サイリスタL1に流れる電流ILaは、絶対値においてi2(19mA)であった。
時刻nから時刻pまでの期間Ta(2)では、期間Ta(1)が繰り返される。
また、発光チップUb1は、発光チップUa1の動作を期間Tの1/2ずれて動作する。
よって、時刻nから時刻pまでの期間の説明を省略し、時刻p以降を説明する。
この期間では、分流サイリスタDTはオフ状態の高露光量モードに設定されていた。よって、オン状態の発光サイリスタL1に流れる電流ILaは、絶対値においてi2(19mA)であった。
時刻nから時刻pまでの期間Ta(2)では、期間Ta(1)が繰り返される。
また、発光チップUb1は、発光チップUa1の動作を期間Tの1/2ずれて動作する。
よって、時刻nから時刻pまでの期間の説明を省略し、時刻p以降を説明する。
(15)時刻p
時刻pにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
時刻cと同様であるので、説明を省略する。なお、消灯信号φRaが「H」であって、消灯サイリスタRTがオフ状態にある。よって、点灯信号線75は、「L」(−3.3V)になっている。
時刻pの直後においては、転送サイリスタT5、結合トランジスタQt5がオン状態にある。
<発光チップUb1>
時刻nと同様であるので、説明を省略する。なお、直前の時刻oから時刻pまでの期間において、書込信号φW1が「L」になっていないので、発光サイリスタL3はターンオンしていない。
時刻pにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
時刻cと同様であるので、説明を省略する。なお、消灯信号φRaが「H」であって、消灯サイリスタRTがオフ状態にある。よって、点灯信号線75は、「L」(−3.3V)になっている。
時刻pの直後においては、転送サイリスタT5、結合トランジスタQt5がオン状態にある。
<発光チップUb1>
時刻nと同様であるので、説明を省略する。なお、直前の時刻oから時刻pまでの期間において、書込信号φW1が「L」になっていないので、発光サイリスタL3はターンオンしていない。
(16)時刻q
時刻qにおいて、発光チップ群#aに送信される分流信号φDaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rdを介して、分流信号線77が「L」から「H」に移行する。分流サイリスタDTは、第1ゲートGdfが分流信号線77に接続されているので、「L」(−3.3V)から「H」(0V)になって、しきい電圧が−4.8Vから−1.5Vになる。すると、分流サイリスタDTは、カソードが接続された点灯信号線75が「L」(−3.3V)であるので、ターンオンする。そして、分流サイリスタDTは、カソード(点灯信号線75)が−1.73Vになる。
そして、分流サイリスタDTを流れる電流IDaは、絶対値においてi4(19mA)になる。
なお、消灯サイリスタRTは、第1ゲートGrfが−1.73Vになるので、しきい電圧が−3.23Vになる。
時刻qの直後においては、転送サイリスタT5、結合トランジスタQt5、分流サイリスタDTがオン状態にある。
時刻qにおいて、発光チップ群#aに送信される分流信号φDaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
すると、電流制限抵抗Rdを介して、分流信号線77が「L」から「H」に移行する。分流サイリスタDTは、第1ゲートGdfが分流信号線77に接続されているので、「L」(−3.3V)から「H」(0V)になって、しきい電圧が−4.8Vから−1.5Vになる。すると、分流サイリスタDTは、カソードが接続された点灯信号線75が「L」(−3.3V)であるので、ターンオンする。そして、分流サイリスタDTは、カソード(点灯信号線75)が−1.73Vになる。
そして、分流サイリスタDTを流れる電流IDaは、絶対値においてi4(19mA)になる。
なお、消灯サイリスタRTは、第1ゲートGrfが−1.73Vになるので、しきい電圧が−3.23Vになる。
時刻qの直後においては、転送サイリスタT5、結合トランジスタQt5、分流サイリスタDTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻pの状態が維持される。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がないので、時刻pの状態が維持される。
(17)時刻r
時刻rにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
時刻dと同様である。すなわち、書込サイリスタS5がターンオンし、書込トランジスタQs5がオフ状態からオン状態に以降する。よって、発光サイリスタL5は、しきい電圧が−1.7Vになる。
このとき、分流サイリスタDTがオン状態にあるので、点灯信号線75は、−1.73Vになっている。しかし、点灯信号線75の電位(−1.73V)は、発光サイリスタL5のしきい電圧(−1.7V)より低い。よって、発光サイリスタL5がターンオンする。
すなわち、分流サイリスタDTと発光サイリスタL5とが並列してオン状態になる。
すると、点灯信号線75は、分流サイリスタDTと発光サイリスタL5とが並列してオン状態になっているので、−1.63Vになる。
時刻rにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
時刻dと同様である。すなわち、書込サイリスタS5がターンオンし、書込トランジスタQs5がオフ状態からオン状態に以降する。よって、発光サイリスタL5は、しきい電圧が−1.7Vになる。
このとき、分流サイリスタDTがオン状態にあるので、点灯信号線75は、−1.73Vになっている。しかし、点灯信号線75の電位(−1.73V)は、発光サイリスタL5のしきい電圧(−1.7V)より低い。よって、発光サイリスタL5がターンオンする。
すなわち、分流サイリスタDTと発光サイリスタL5とが並列してオン状態になる。
すると、点灯信号線75は、分流サイリスタDTと発光サイリスタL5とが並列してオン状態になっているので、−1.63Vになる。
なお、−1.63Vの点灯信号線75の電位は、さらに他の発光サイリスタLのしきい電圧が−1.7Vになっても、もはやターンオンできない。このように、しきい電圧を設定することで、分流サイリスタDTと1個の発光サイリスタLとが同時にオン状態になることを許容すると共に、さらに他の発光サイリスタLが並列してオン状態になることを阻止する。
そして、発光サイリスタL5を流れる電流ILaは、絶対値においてi1(11mA)となる。同様に、分流サイリスタDTを流れる電流IDaは、絶対値においてi3(11mA)となる。すなわち、発光サイリスタL5は、低露光モードで点灯している。
なお、消灯サイリスタRTは、第1ゲートGrfが−1.63Vであるので、しきい電圧が−3.13Vになる。
時刻rの直後において、転送サイリスタT5、結合トランジスタQt5、書込サイリスタS5、書込トランジスタQs5、分流サイリスタDTがオン状態にあるとともに、発光サイリスタL5がオン状態で点灯している。
なお、消灯サイリスタRTは、第1ゲートGrfが−1.63Vであるので、しきい電圧が−3.13Vになる。
時刻rの直後において、転送サイリスタT5、結合トランジスタQt5、書込サイリスタS5、書込トランジスタQs5、分流サイリスタDTがオン状態にあるとともに、発光サイリスタL5がオン状態で点灯している。
<発光チップUb1>
時刻dの発光チップUa1と同様であるので、説明を省略する。
時刻dの発光チップUa1と同様であるので、説明を省略する。
(18)時刻s
時刻sにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻dと同様であるので、説明を省略する。
時刻sの直後においては、転送サイリスタT5、結合トランジスタQt5、分流サイリスタDTがオン状態にあって、発光サイリスタL5がオン状態で点灯している。
<発光チップUb1>
時刻eと同様であるので、説明を省略する。
時刻sにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻dと同様であるので、説明を省略する。
時刻sの直後においては、転送サイリスタT5、結合トランジスタQt5、分流サイリスタDTがオン状態にあって、発光サイリスタL5がオン状態で点灯している。
<発光チップUb1>
時刻eと同様であるので、説明を省略する。
(19)時刻t
時刻tにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻sの状態が維持される。
<発光チップUb1>
時刻nにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻tにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻sの状態が維持される。
<発光チップUb1>
時刻nにおける発光チップUa1の動作と同様であるので、説明を省略する。
(20)時刻u
時刻uにおいて、発光チップ群#bに送信される分流信号φDbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻sの状態が維持される。
<発光チップUb1>
時刻qにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻uにおいて、発光チップ群#bに送信される分流信号φDbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がないので、時刻sの状態が維持される。
<発光チップUb1>
時刻qにおける発光チップUa1の動作と同様であるので、説明を省略する。
(21)時刻v
時刻vにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻iと同様である。
時刻vの直後において、転送サイリスタT5、結合トランジスタQt5、書込サイリスタS5、書込トランジスタQs5、分流サイリスタDTがオン状態にあるとともに、発光サイリスタL5がオン状態で点灯している。
<発光チップUb1>
時刻rにおける発光チップUa1と同様であるので、説明を省略する。
時刻vにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻iと同様である。
時刻vの直後において、転送サイリスタT5、結合トランジスタQt5、書込サイリスタS5、書込トランジスタQs5、分流サイリスタDTがオン状態にあるとともに、発光サイリスタL5がオン状態で点灯している。
<発光チップUb1>
時刻rにおける発光チップUa1と同様であるので、説明を省略する。
(22)時刻w
時刻wにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻kと同様である。
すなわち、消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTは、しきい電圧が−3.13Vであるので、ターンオンする。消灯サイリスタRTは、第1ゲートGrfが−0.2Vになり、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
そして、オン状態にあった発光サイリスタL5及び分流サイリスタDTは、アノードとカソードとの間の電位が、維持電圧(−1.63V)より絶対値において小さい−0.2Vになるので、ターンオフする。発光サイリスタL5は消灯する(非点灯になる)。
すなわち、発光サイリスタL5を流れる電流ILaも、分流サイリスタDTを流れる電流IDaも0になる。
なお、分流信号φDaが「H」であるので、分流サイリスタDTは、しきい電圧が−1.5Vである。
時刻wにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻kと同様である。
すなわち、消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTは、しきい電圧が−3.13Vであるので、ターンオンする。消灯サイリスタRTは、第1ゲートGrfが−0.2Vになり、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
そして、オン状態にあった発光サイリスタL5及び分流サイリスタDTは、アノードとカソードとの間の電位が、維持電圧(−1.63V)より絶対値において小さい−0.2Vになるので、ターンオフする。発光サイリスタL5は消灯する(非点灯になる)。
すなわち、発光サイリスタL5を流れる電流ILaも、分流サイリスタDTを流れる電流IDaも0になる。
なお、分流信号φDaが「H」であるので、分流サイリスタDTは、しきい電圧が−1.5Vである。
時刻rから時刻wまでの発光サイリスタL5の点灯期間では、発光サイリスタL1に流れる電流ILaは、絶対値においてi1(11mA)であって、低露光量モードである。
時刻wの直後において、転送サイリスタT6、結合トランジスタQt6、消灯サイリスタRTがオン状態にある。
時刻wの直後において、転送サイリスタT6、結合トランジスタQt6、消灯サイリスタRTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
(23)時刻x
時刻xにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
分流サイリスタDTのしきい電圧が−1.5Vであることを除いて、時刻c又は時刻nと同様である。すなわち、消灯サイリスタRTがターンオフする。そして、点灯信号線75が、電源線71の電源電位Vga(「L」(−3.3V))に移行しようとする。
すると、点灯信号線75にカソードが接続された分流サイリスタDTは、しきい電圧が−1.5Vであるので、ターンオンする。そして、点灯信号線75を−1.73Vにする。そして、分流サイリスタDTを流れる電流IDaには、絶対値においてi4(19mA)となる。
時刻wの直後において、転送サイリスタT7、結合トランジスタQt7、分流サイリスタDTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
時刻xにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
分流サイリスタDTのしきい電圧が−1.5Vであることを除いて、時刻c又は時刻nと同様である。すなわち、消灯サイリスタRTがターンオフする。そして、点灯信号線75が、電源線71の電源電位Vga(「L」(−3.3V))に移行しようとする。
すると、点灯信号線75にカソードが接続された分流サイリスタDTは、しきい電圧が−1.5Vであるので、ターンオンする。そして、点灯信号線75を−1.73Vにする。そして、分流サイリスタDTを流れる電流IDaには、絶対値においてi4(19mA)となる。
時刻wの直後において、転送サイリスタT7、結合トランジスタQt7、分流サイリスタDTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
(24)時刻y
時刻yにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がない。
時刻yの直後において、転送サイリスタT8、結合トランジスタQt8、分流サイリスタDTがオン状態にある。
<発光チップUb1>
時刻xにおける発光チップUa1の動作と同様であるので、説明を省略する。
時刻yにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
発光チップUa1が属する発光チップ群#aに送信される信号に変化がない。
時刻yの直後において、転送サイリスタT8、結合トランジスタQt8、分流サイリスタDTがオン状態にある。
<発光チップUb1>
時刻xにおける発光チップUa1の動作と同様であるので、説明を省略する。
(25)時刻z
時刻zにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻iと同様である。すなわち、書込サイリスタSは、しきい電圧が−4.8Vであるので、書込信号φW1が「L」(−3.3V)になっても、ターンオンしない。
時刻zの直後においては、転送サイリスタT8、結合トランジスタQt8、分流サイリスタDTがオン状態にある。
時刻zにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
分流サイリスタDTがオン状態にあることを除いて、時刻iと同様である。すなわち、書込サイリスタSは、しきい電圧が−4.8Vであるので、書込信号φW1が「L」(−3.3V)になっても、ターンオンしない。
時刻zの直後においては、転送サイリスタT8、結合トランジスタQt8、分流サイリスタDTがオン状態にある。
<発光チップUb1>
時刻vの発光チップUa1と同様であるので、説明を省略する。
時刻vの発光チップUa1と同様であるので、説明を省略する。
(26)時刻aa
時刻aaにおいて、発光チップ群#aに送信される消灯信号φRaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
発光サイリスタL7がオフ状態であることを除いて、時刻vと同様である。
すなわち、消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTがターンオンして、第1ゲートGrfが−0.2Vになる。そして、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
すると、オン状態にあった分流サイリスタDTは、アノードとカソードとの間の電位が、維持電圧(−1.73V)より絶対値において小さい−0.2Vになるので、ターンオフする。
すなわち、分流サイリスタDTを流れる電流IDaが0になる。
時刻xと時刻aaとの間において、分流サイリスタDTを流れる電流IDaは、絶対値においてi4(19mA)となる。
なお、分流信号φDaが「H」であるので、分流サイリスタDTは、しきい電圧が−1.5Vに維持される。
時刻aaにおいて、発光チップ群#aに送信される消灯信号φRaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップUa1>
発光サイリスタL7がオフ状態であることを除いて、時刻vと同様である。
すなわち、消灯信号線76が「H」(0V)から「L」(−3.3V)に移行する。消灯サイリスタRTがターンオンして、第1ゲートGrfが−0.2Vになる。そして、第1ゲートGrfに接続された点灯信号線75を−0.2Vにする。
すると、オン状態にあった分流サイリスタDTは、アノードとカソードとの間の電位が、維持電圧(−1.73V)より絶対値において小さい−0.2Vになるので、ターンオフする。
すなわち、分流サイリスタDTを流れる電流IDaが0になる。
時刻xと時刻aaとの間において、分流サイリスタDTを流れる電流IDaは、絶対値においてi4(19mA)となる。
なお、分流信号φDaが「H」であるので、分流サイリスタDTは、しきい電圧が−1.5Vに維持される。
時刻aaの直後において、転送サイリスタT8、結合トランジスタQt8、消灯サイリスタRTがオン状態にある。
<発光チップUb1>
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
発光チップUb1が属する発光チップ群#bに送信される信号に変化がない。
(27)時刻bb
発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
これ以降は、期間Taが繰り返される。
<発光チップUa1>
また、期間Tbは、期間Taから期間Tの1/2ずれている。よって、発光チップ群#bにおいても期間Tbが繰り返す。
発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップUa1>
これ以降は、期間Taが繰り返される。
<発光チップUa1>
また、期間Tbは、期間Taから期間Tの1/2ずれている。よって、発光チップ群#bにおいても期間Tbが繰り返す。
以上では、発光チップ群#aを主に説明した。発光チップ群#bについても同様である。
分流信号φDa、φDbにより、分流サイリスタDTをオン状態とオフ状態とを切り替えることで、発光サイリスタLに流れる電流ILa、ILbを制御し、高露光量モードと低露光量モードと切り替えている。そして、点灯期間による露光量の制御における精度を向上させている。
分流信号φDa、φDbにより、分流サイリスタDTをオン状態とオフ状態とを切り替えることで、発光サイリスタLに流れる電流ILa、ILbを制御し、高露光量モードと低露光量モードと切り替えている。そして、点灯期間による露光量の制御における精度を向上させている。
なお、分流信号φDa、φDbが「H」であることは、分流サイリスタDTがオン状態なることを可能にする。
さらに、上述したように、オン状態の結合トランジスタQtのコレクタC又は第2コレクタCsに第1ゲートGtfが接続された転送サイリスタTは、しきい電圧が−2.22Vになる。すなわち、第1転送信号φ1、第2転送信号φ2の「L」(−3.3V)に対し、絶対値において1.08Vのマージンがある。
これに対して、第1の実施の形態では、オン状態の転送サイリスタTのゲートGtにダイオードを介して接続された転送サイリスタTは、しきい電圧が−3.2Vであった。すなわち、第1転送信号φ1、第2転送信号φ2の「L」(−3.3V)に対し、絶対値において0.1Vのマージンしかない。
以上説明したように、第2の実施の形態では、ノイズなどの影響により、転送サイリスタTにおいてオン状態の伝搬が中断するなどの転送不良の発生が抑制される。
これに対して、第1の実施の形態では、オン状態の転送サイリスタTのゲートGtにダイオードを介して接続された転送サイリスタTは、しきい電圧が−3.2Vであった。すなわち、第1転送信号φ1、第2転送信号φ2の「L」(−3.3V)に対し、絶対値において0.1Vのマージンしかない。
以上説明したように、第2の実施の形態では、ノイズなどの影響により、転送サイリスタTにおいてオン状態の伝搬が中断するなどの転送不良の発生が抑制される。
[第3の実施の形態]
第2の実施の形態では、図12の時刻qから時刻rの間、時刻xから時刻aaの間において、分流サイリスタDTがオン状態になることで、分流サイリスタDTに絶対値においてi4(19mA)の電流IDaが流れる。これらの間においては、発光サイリスタLはオン状態になっていない。
分流サイリスタDTは、発光サイリスタLに流れる電流を分流して、発光サイリスタLの光量を制御する。よって、発光サイリスタLがオン状態にあるときに、分流サイリスタDTに電流IDa、IDbが流れることが好ましい。
第2の実施の形態では、図12の時刻qから時刻rの間、時刻xから時刻aaの間において、分流サイリスタDTがオン状態になることで、分流サイリスタDTに絶対値においてi4(19mA)の電流IDaが流れる。これらの間においては、発光サイリスタLはオン状態になっていない。
分流サイリスタDTは、発光サイリスタLに流れる電流を分流して、発光サイリスタLの光量を制御する。よって、発光サイリスタLがオン状態にあるときに、分流サイリスタDTに電流IDa、IDbが流れることが好ましい。
そこで、第3の実施の形態では、発光チップUに分流制御サイリスタET及び分流制御トランジスタQeを設けた。
第3の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様である。また、第3の実施の形態が適用される発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成は、第2の実施の形態において図8、9、10に示した発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成と同じである。以下では、発光チップUより説明する。
第3の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様である。また、第3の実施の形態が適用される発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成は、第2の実施の形態において図8、9、10に示した発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成と同じである。以下では、発光チップUより説明する。
(発光チップU)
図13は、第3の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。
図11に示した第2の実施の形態が適用される発光チップUの等価回路に対して、分流制御サイリスタET、分流制御トランジスタQe及び電流制限抵抗Reをさらに備えている。そして、一部の配線を異ならせている。
なお、分流制御サイリスタETは、発光サイリスタLなどと同様に、アノード、第1ゲート、第2ゲート、カソードを有する半導体素子であって、発光サイリスタLなどと同様の構造を有している。分流制御トランジスタQeは、結合トランジスタQtなどと同様に、エミッタ、ベース、コレクタを有する半導体素子であって、結合トランジスタQtなどと同様の構造を有している。
以下では、異なる部分を説明し、同様の部分には同じ符号を付して説明を省略する。
図13は、第3の実施の形態が適用される自己走査型発光素子アレイ(SLED)が搭載された発光チップUの回路構成を説明する等価回路図である。
図11に示した第2の実施の形態が適用される発光チップUの等価回路に対して、分流制御サイリスタET、分流制御トランジスタQe及び電流制限抵抗Reをさらに備えている。そして、一部の配線を異ならせている。
なお、分流制御サイリスタETは、発光サイリスタLなどと同様に、アノード、第1ゲート、第2ゲート、カソードを有する半導体素子であって、発光サイリスタLなどと同様の構造を有している。分流制御トランジスタQeは、結合トランジスタQtなどと同様に、エミッタ、ベース、コレクタを有する半導体素子であって、結合トランジスタQtなどと同様の構造を有している。
以下では、異なる部分を説明し、同様の部分には同じ符号を付して説明を省略する。
分流制御サイリスタET及び分流制御トランジスタQeの接続関係を説明する。
分流制御サイリスタETのアノード及び分流制御トランジスタQeのエミッタには、基板80の裏面に設けられたVsub端子を介して、基準電位Vsub(「H」(0V))が供給されている。
分流制御サイリスタETのカソードは、分流制御信号線78に接続されている。分流制御信号線78は、電流制限抵抗Reを介して、φW端子に接続されている。
分流制御サイリスタETの第1ゲートGefは、分流信号線77に接続されている。分流信号線77は、電流制限抵抗Rdを介してφD端子に接続されている。分流制御サイリスタETの第2ゲートGesは、分流制御トランジスタQeのベースに接続されている。
分流制御トランジスタQeのコレクタCは、分流サイリスタDTの第1ゲートGdfに接続されるとともに、抵抗Rnを介して、電源電位Vga(「L」(−3.3V))の電源線71に接続されている。
分流制御サイリスタETのアノード及び分流制御トランジスタQeのエミッタには、基板80の裏面に設けられたVsub端子を介して、基準電位Vsub(「H」(0V))が供給されている。
分流制御サイリスタETのカソードは、分流制御信号線78に接続されている。分流制御信号線78は、電流制限抵抗Reを介して、φW端子に接続されている。
分流制御サイリスタETの第1ゲートGefは、分流信号線77に接続されている。分流信号線77は、電流制限抵抗Rdを介してφD端子に接続されている。分流制御サイリスタETの第2ゲートGesは、分流制御トランジスタQeのベースに接続されている。
分流制御トランジスタQeのコレクタCは、分流サイリスタDTの第1ゲートGdfに接続されるとともに、抵抗Rnを介して、電源電位Vga(「L」(−3.3V))の電源線71に接続されている。
第3の実施の形態においても、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)とする。そして、信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、分流信号φDa、φDb、消灯信号φRa、φRb、書込信号φW1〜φW20)は「H」(0V)と「L」(−3.3V)との電位を有しているとする。なお、以下では、「H」(0V)又は「H」と、「L」(−3.3V)又は「L」と表記する。
第3の実施の形態でも、例として、電流制限抵抗R1、R2、抵抗Rgは、第1の実施の形態と同様に、それぞれ300Ω、300Ω、10kΩとする。オン状態における転送サイリスタTの内部抵抗rtは、第1の実施の形態と同様に、60Ωとする。よって、第1転送信号線72及び第2転送信号線73は、それぞれに接続された1個の転送サイリスタTがオン状態にあるとき、−1.8Vになる。
また、電流制限抵抗Rw、オン状態における書込サイリスタSの内部抵抗rsは、それぞれ300Ω、60Ωとする。よって、1個の書込サイリスタSがオン状態にあるとき、書込信号線74は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
さらに、電流制限抵抗Re、オン状態の分流制御サイリスタETの内部抵抗reは、それぞれ300Ω、60Ωとする。よって、分流制御サイリスタETがオン状態にあるとき、分流制御信号線78は、−1.8Vになる。
また、電流制限抵抗Rw、オン状態における書込サイリスタSの内部抵抗rsは、それぞれ300Ω、60Ωとする。よって、1個の書込サイリスタSがオン状態にあるとき、書込信号線74は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
そして、電流制限抵抗Rr、オン状態における消灯サイリスタRTの内部抵抗rrは、それぞれ300Ω、60Ωとする。よって、消灯サイリスタRTがオン状態にあるとき、消灯信号線76は、−1.8Vになる。
さらに、電流制限抵抗Re、オン状態の分流制御サイリスタETの内部抵抗reは、それぞれ300Ω、60Ωとする。よって、分流制御サイリスタETがオン状態にあるとき、分流制御信号線78は、−1.8Vになる。
さらに、オン状態における発光サイリスタLの内部抵抗rl、オン状態における分流サイリスタDTの内部抵抗rd、電流制限抵抗RIは、それぞれ12Ω、12Ω、80Ωとする。これにより、点灯信号線75は、1個の発光サイリスタL又は分流サイリスタDTのいずれかがオン状態にあるとき、−1.73Vになり、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるとき、−1.63Vになる。また、1個の発光サイリスタLがオン状態にあって、分流サイリスタDTがオフ状態にあるときに、オン状態における発光サイリスタLに流れる電流ILは、絶対値において19mAとなる(後述する図14における|ILa|のi2、|ILb|のi2)。同様に、分流サイリスタDTがオン状態にあって、すべての発光サイリスタLがオフ状態にあるときに、オン状態における分流サイリスタDTに流れる電流IDも19mAとなる(図14における|IDa|のi4、|IDb|のi4)。
そして、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるときに、オン状態における発光サイリスタLに流れる電流ID及びオン状態における分流サイリスタDTに流れる電流IDは、それぞれ11mAとなる(図14における|ILa|のi1、|ILb|のi1、|IDa|のi3、|IDb|のi3)。
そして、1個の発光サイリスタL及び分流サイリスタDTが共にオン状態にあるときに、オン状態における発光サイリスタLに流れる電流ID及びオン状態における分流サイリスタDTに流れる電流IDは、それぞれ11mAとなる(図14における|ILa|のi1、|ILb|のi1、|IDa|のi3、|IDb|のi3)。
スタート抵抗Rs、抵抗Rcは、それぞれ2kΩ、2kΩとする。さらに、電流制限抵抗Rd、抵抗Rm、Rnは、それぞれ300Ω、10kΩ、10kΩとする。
<タイミングチャート>
次に、分流制御サイリスタET、分流制御トランジスタQe、分流サイリスタDTの動作をタイミングチャートで説明する。
図14は、第3の実施の形態が適用される発光チップUの動作を説明するタイミングチャートである。図14は、第2の実施の形態で示した図12と同様に、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明する。
時間軸及び点灯させる発光サイリスタLの設定は、第2の実施の形態と同様である。よって、第2の実施の形態と異なる部分を説明する。
次に、分流制御サイリスタET、分流制御トランジスタQe、分流サイリスタDTの動作をタイミングチャートで説明する。
図14は、第3の実施の形態が適用される発光チップUの動作を説明するタイミングチャートである。図14は、第2の実施の形態で示した図12と同様に、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明する。
時間軸及び点灯させる発光サイリスタLの設定は、第2の実施の形態と同様である。よって、第2の実施の形態と異なる部分を説明する。
第3の実施の形態でも、第2の実施の形態と同様に、分流信号φDaは、時刻aから時刻qにおいて、「L」であって、時刻qにおいて、「L」から「H」に移行し、時刻zまで「H」を維持する。
分流信号φDaが「L」であると、電流制限抵抗Rdを介して、分流信号線77が「L」(−3.3V)になる。分流制御サイリスタETは、第1ゲートGefが分流信号線77に接続されているので、しきい電圧が−4.8Vになる。
よって、図14の時刻d、iなどにおいて、書込信号φW1が「H」から「L」になって、分流制御サイリスタETのカソードが「L」(−3.3V)になっても、ターンオンしない。
分流制御サイリスタETがターンオンしないと、分流制御トランジスタQeもオフ状態からオン状態に移行しない。すなわち、分流制御サイリスタETがオフ状態にあると、分流制御トランジスタQeもオフ状態にある。すると、分流サイリスタDTは、第1ゲートGdfが抵抗Rnを介して接続された電源線71の「L」(−3.3V)であって、しきい電圧が−4.8Vとなる。
よって、分流信号φDaが「L」であれば、第2の実施の形態において説明した時刻aから時刻pまでと同じになる。
分流信号φDaが「L」であると、電流制限抵抗Rdを介して、分流信号線77が「L」(−3.3V)になる。分流制御サイリスタETは、第1ゲートGefが分流信号線77に接続されているので、しきい電圧が−4.8Vになる。
よって、図14の時刻d、iなどにおいて、書込信号φW1が「H」から「L」になって、分流制御サイリスタETのカソードが「L」(−3.3V)になっても、ターンオンしない。
分流制御サイリスタETがターンオンしないと、分流制御トランジスタQeもオフ状態からオン状態に移行しない。すなわち、分流制御サイリスタETがオフ状態にあると、分流制御トランジスタQeもオフ状態にある。すると、分流サイリスタDTは、第1ゲートGdfが抵抗Rnを介して接続された電源線71の「L」(−3.3V)であって、しきい電圧が−4.8Vとなる。
よって、分流信号φDaが「L」であれば、第2の実施の形態において説明した時刻aから時刻pまでと同じになる。
一方、分流信号φDaが「H」であると、電流制限抵抗Rdを介して、分流信号線77が「H」(0V)になる。分流制御サイリスタETは、第1ゲートGefが分流信号線77に接続されているので、しきい電圧が−1.5Vになる。
すると、図14の時刻rにおいて、書込信号φW1が「H」から「L」に移行すると、φW端子及び電流制限抵抗Reを介して、分流制御信号線78が「L」(−3.3V)になる。すると、分流制御サイリスタETは、しきい電圧が−1.5Vになっているので、ターンオンする。これにより、分流制御トランジスタQeは、オフ状態からオン状態に移行し、コレクタCが−0.2Vになる。
分流サイリスタDTは、第1ゲートGdfが分流制御トランジスタQeのコレクタCに接続されているので、第1ゲートGdfが−0.2Vになって、しきい電圧が−1.7Vになる。
すると、図14の時刻rにおいて、書込信号φW1が「H」から「L」に移行すると、φW端子及び電流制限抵抗Reを介して、分流制御信号線78が「L」(−3.3V)になる。すると、分流制御サイリスタETは、しきい電圧が−1.5Vになっているので、ターンオンする。これにより、分流制御トランジスタQeは、オフ状態からオン状態に移行し、コレクタCが−0.2Vになる。
分流サイリスタDTは、第1ゲートGdfが分流制御トランジスタQeのコレクタCに接続されているので、第1ゲートGdfが−0.2Vになって、しきい電圧が−1.7Vになる。
時刻rにおいては、消灯信号φRaが「H」であって、消灯サイリスタRTはオフ状態にある。すなわち、点灯信号線75は、電流制限抵抗RIを介して、「L」(−3.3V)の電源線71に接続されている。よって、分流サイリスタDTがターンオンして、点灯信号線75を−1.73Vにする。
このとき、第2の実施の形態で説明したように、発光サイリスタL5は、しきい電圧が−1.7Vになっている。よって、発光サイリスタLもターンオンする。
すなわち、第2の実施の形態と同様に、時刻rにおいて、分流サイリスタDT及び発光サイリスタLが並行してオン状態になる。
このとき、第2の実施の形態で説明したように、発光サイリスタL5は、しきい電圧が−1.7Vになっている。よって、発光サイリスタLもターンオンする。
すなわち、第2の実施の形態と同様に、時刻rにおいて、分流サイリスタDT及び発光サイリスタLが並行してオン状態になる。
上述したように、第3の実施の形態では、書込信号φW1と分流信号φDaとが、ともに「L」にならないと、分流制御サイリスタETがターンオンせず、分流サイリスタDTもターンオンしない。
すなわち、第2の実施の形態の図12における時刻qから時刻rの間において、分流サイリスタDTがオン状態となって、分流サイリスタDTを流れる電流IDが、絶対値においてi4(19mA)となることが抑制できる。さらに、第2の実施の形態の図12における時刻wから時刻zの間において、分流サイリスタDTがオン状態となって、分流サイリスタDTを流れる電流IDが、絶対値においてi4(19mA)となることが抑制できる。
なお、分流制御サイリスタETは、書込信号φW1が「L」である期間(例えば、図14の時刻rから時刻s)の間においてオン状態となるので、オン状態である期間が分流サイリスタDTに比べて短い。
次に、時刻zにおいて、発光チップ群#aの発光チップUa1と発光チップ群#bの発光チップUb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する場合について説明する。
時刻zにおいては、発光チップUa1では、第1転送信号φ1aが「H」、第2転送信号φ2aが「L」であって、転送サイリスタT8がオン状態にある。しかし、転送サイリスタT8は、偶数番号の転送サイリスタTであって、書込サイリスタS及び発光サイリスタLが接続されていない。
一方、時刻yにおいて、発光チップUb1では、第1転送信号φ1bが「L」、第2転送信号φ2bが「H」であって、転送サイリスタT7がオン状態にある。そして、転送サイリスタT7は、奇数番号の転送サイリスタTであって、書込サイリスタS及び発光サイリスタLが接続されている。
すなわち、時刻zにおいて、書込信号φW1が、「H」から「L」に移行するのは、発光チップ群#bに属する発光チップUb1の発光サイリスタL7を点灯させるためである。
時刻zにおいては、発光チップUa1では、第1転送信号φ1aが「H」、第2転送信号φ2aが「L」であって、転送サイリスタT8がオン状態にある。しかし、転送サイリスタT8は、偶数番号の転送サイリスタTであって、書込サイリスタS及び発光サイリスタLが接続されていない。
一方、時刻yにおいて、発光チップUb1では、第1転送信号φ1bが「L」、第2転送信号φ2bが「H」であって、転送サイリスタT7がオン状態にある。そして、転送サイリスタT7は、奇数番号の転送サイリスタTであって、書込サイリスタS及び発光サイリスタLが接続されている。
すなわち、時刻zにおいて、書込信号φW1が、「H」から「L」に移行するのは、発光チップ群#bに属する発光チップUb1の発光サイリスタL7を点灯させるためである。
そして、時刻zにおいては、発光チップUa1の発光サイリスタL7はオフ状態であって、非点灯となっている。よって、発光チップUa1の分流サイリスタDTはオフ状態になっていることが好ましい。
しかし、時刻zにおいて、分流信号φDaと書込信号φW1とがともに「L」になるので、発光チップUa1において、分流制御サイリスタETがターンオンし、そして分流サイリスタDTがターンオンしてしまう。そして、分流サイリスタDTは、一旦オン状態になると、消灯信号φRaが「H」から「L」に移行する時刻aaまで、オン状態を維持する。時刻zから時刻aaの間において、分流サイリスタDTに流れる電流IDは、絶対値においてi4(19mA)である。
発光チップUa1の分流制御サイリスタETは、書込信号φW1が「L」にある間において、オン状態になる。
しかし、時刻zにおいて、分流信号φDaと書込信号φW1とがともに「L」になるので、発光チップUa1において、分流制御サイリスタETがターンオンし、そして分流サイリスタDTがターンオンしてしまう。そして、分流サイリスタDTは、一旦オン状態になると、消灯信号φRaが「H」から「L」に移行する時刻aaまで、オン状態を維持する。時刻zから時刻aaの間において、分流サイリスタDTに流れる電流IDは、絶対値においてi4(19mA)である。
発光チップUa1の分流制御サイリスタETは、書込信号φW1が「L」にある間において、オン状態になる。
なお、期間Ta(3)における時刻vにおいても、発光チップ群#bに属する発光チップUb1の発光サイリスタL5を点灯させるために、書込信号φW1が、「H」から「L」に移行する。しかし、発光チップUa1の分流サイリスタDTは、時刻rにおいて、すでにオン状態になっている。よって、時刻vにおいて、発光チップUa1の分流制御サイリスタETがターンオンしても、分流サイリスタDTの動作に関係しない。
なお、分流信号φDa、φDbの「H」は、分流サイリスタDTをオン状態にするのではなく、分流サイリスタDTがオン状態になることを可能にする。
なお、分流信号φDa、φDbの「H」は、分流サイリスタDTをオン状態にするのではなく、分流サイリスタDTがオン状態になることを可能にする。
[第4の実施の形態]
第3の実施の形態では、前述したように、発光チップUが発光チップ群#aと発光チップ群#bとに分けられている場合、例えば、発光チップ群#aの発光チップUaが非点灯であるとき、発光チップ群#bの発光チップUbを点灯させるために、書込信号φWを「L」にすると、発光チップ群#aの発光チップUaの分流サイリスタDTがオン状態になってしまう。この分流サイリスタDTに流れる電流IDは、発光サイリスタLに流れる電流を分流するために流れる電流ではない。
これは、発光チップ群#bの発光チップUbを点灯させるために、書込信号φWを「H」から「L」にした際に、分流信号φDaが「L」であるために生じる。
第3の実施の形態では、前述したように、発光チップUが発光チップ群#aと発光チップ群#bとに分けられている場合、例えば、発光チップ群#aの発光チップUaが非点灯であるとき、発光チップ群#bの発光チップUbを点灯させるために、書込信号φWを「L」にすると、発光チップ群#aの発光チップUaの分流サイリスタDTがオン状態になってしまう。この分流サイリスタDTに流れる電流IDは、発光サイリスタLに流れる電流を分流するために流れる電流ではない。
これは、発光チップ群#bの発光チップUbを点灯させるために、書込信号φWを「H」から「L」にした際に、分流信号φDaが「L」であるために生じる。
そこで、第4の実施の形態では、発光チップ群#bの発光チップUbを点灯させるために、書込信号φWを「H」から「L」にした際に、分流信号φDaを「H」にした。これにより、発光サイリスタLに流れる電流を分流しないときに、分流サイリスタDTがオン状態になることが抑制できる。すなわち、発光装置65の消費電力が抑制できる。
第4の実施の形態が適用される画像形成装置1及びプリントヘッド14は、第1の実施の形態において図1及び図2に示した画像形成装置1及びプリントヘッド14と同様である。また、第4の実施の形態が適用される発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成は、第2の実施の形態において図8、9、10に示した発光装置65、発光チップUの構成、発光装置65の信号発生回路110の構成及び回路基板62上の配線構成と同じである。さらに、第4の実施の形態が適用される発光チップUは、第3の実施の形態において図13に示した発光チップUである。よって、以下では、信号及びタイミングチャートを説明する。
<タイミングチャート>
図15は、第4の実施の形態が適用される発光チップUの動作を説明するタイミングチャートである。図15は、第3の実施の形態で示した図14と同様に、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明する。
時間軸及び点灯させる発光サイリスタLの設定は、第3の実施の形態と同様である。よって、第2の実施の形態と異なる部分を説明する。なお、時刻sと時刻tとの間に時刻α、時刻wと時刻xとの間に時刻β、時刻xと時刻yとの間に時刻γ、時刻aaと時刻bbとの間に時刻δを設けている。
図15は、第4の実施の形態が適用される発光チップUの動作を説明するタイミングチャートである。図15は、第3の実施の形態で示した図14と同様に、発光チップ組#1における発光チップUa1及び発光チップUb1の動作を説明する。
時間軸及び点灯させる発光サイリスタLの設定は、第3の実施の形態と同様である。よって、第2の実施の形態と異なる部分を説明する。なお、時刻sと時刻tとの間に時刻α、時刻wと時刻xとの間に時刻β、時刻xと時刻yとの間に時刻γ、時刻aaと時刻bbとの間に時刻δを設けている。
第4の実施の形態では、分流信号発生部130aは、第3の実施の形態における分流信号φDaの代わりに分流信号φDa´を発光チップ群#aに、分流信号発生部130bは、分流信号φDbの代わりに分流信号φDb´を発光チップ群#bに送信する。
そして、「H」を“1”とし、「L」を“0”としたとき、分流信号φDa´は、第1転送信号φ1aの「H」と「L」とを入れ替えた信号(第1転送信号φ1aの否定、すなわち、NOT(第1転送信号φ1a))と分流信号φDaとの論理積(AND)である。よって、第1転送信号φ1aが「L」である時刻qにおいて、分流信号φDaが「L」から「H」になると、分流信号φDa´は、「L」から「H」に移行する。分流信号φDaが「H」の時刻αにおいて、第1転送信号φ1aが「L」から「H」に移行すると、分流信号φDa´は、「H」から「L」に移行する。分流信号φDaが「H」の時刻βにおいて、第1転送信号φ1aが「H」から「L」に移行すると、分流信号φDa´は、「L」から「H」に移行する。分流信号φDaが「H」の時刻γにおいて、第1転送信号φ1aが「L」から「H」に移行すると、分流信号φDa´は、「H」から「L」に移行する。分流信号φDaが「H」の時刻δにおいて、第1転送信号φ1aが「H」から「L」に移行すると、分流信号φDa´は、「L」から「H」に移行する。
よって、書込信号φW1が「H」から「L」に移行する時刻rにおいては、分流信号φDa´は「H」であるので、分流サイリスタDTがターンオンする。しかし、書込信号φW1が「H」から「L」に移行する時刻zにおいては、分流信号φDa´は「L」であるので、分流サイリスタDTはターンオンしない。したがって、第3の実施の形態における図14の時刻zから時刻aaの間において、分流サイリスタDTがオン状態となって、分流サイリスタDTの電流ID(絶対値においてi4(19mA))が流れることが抑制される。
同様に、分流信号φDb´は、第1転送信号φ1bの「H」と「L」とを入れ替えた信号(第1転送信号φ1bの否定、すなわち、NOT(第1転送信号φ1b))と分流信号φDbとの論理積(AND)である。
分流信号φDb´も、分流信号φDa´と同様に動作する。
なお、分流信号φDa´、φDb´の「H」は、分流サイリスタDTをオン状態にするのではなく、分流サイリスタDTがオン状態になることを可能にする。
分流信号φDb´も、分流信号φDa´と同様に動作する。
なお、分流信号φDa´、φDb´の「H」は、分流サイリスタDTをオン状態にするのではなく、分流サイリスタDTがオン状態になることを可能にする。
第1の実施の形態から第4の実施の形態では、サイリスタ(転送サイリスタT、発光サイリスタL、分流サイリスタDT、書込サイリスタS(第2の実施の形態から第4の実施の形態)、消灯サイリスタRT(第2の実施の形態から第4の実施の形態))はアノードが基板80に接続されたアノードコモンとし、トランジスタ(結合トランジスタQt(第2の実施の形態から第4の実施の形態)、書込トランジスタQs(第2の実施の形態から第4の実施の形態))はpnpバイポーラトランジスタとして説明した。
回路の極性を変更することによって、サイリスタ(転送サイリスタT、発光サイリスタL、分流サイリスタDT、書込サイリスタS(第2の実施の形態から第4の実施の形態)、消灯サイリスタRT(第2の実施の形態から第4の実施の形態))をカソードが基板80に接続されたカソードコモンとし、トランジスタ(結合トランジスタQt(第2の実施の形態から第4の実施の形態)、書込トランジスタQs(第2の実施の形態から第4の実施の形態))をnpnバイポーラトランジスタとしてもよい。
さらに、pnpバイポーラトランジスタ又はnpnバイポーラトランジスタに電界効果トランジスタ(FET)などの三端子能動素子を用いてもよい。
回路の極性を変更することによって、サイリスタ(転送サイリスタT、発光サイリスタL、分流サイリスタDT、書込サイリスタS(第2の実施の形態から第4の実施の形態)、消灯サイリスタRT(第2の実施の形態から第4の実施の形態))をカソードが基板80に接続されたカソードコモンとし、トランジスタ(結合トランジスタQt(第2の実施の形態から第4の実施の形態)、書込トランジスタQs(第2の実施の形態から第4の実施の形態))をnpnバイポーラトランジスタとしてもよい。
さらに、pnpバイポーラトランジスタ又はnpnバイポーラトランジスタに電界効果トランジスタ(FET)などの三端子能動素子を用いてもよい。
また、第1の実施の形態から第4の実施の形態では、第1転送信号φ1及び第2転送信号φ2の2相の転送信号にて転送サイリスタTを駆動したが、3相以上の転送信号を用いてもよい。
1…画像形成装置、10…画像形成プロセス部、11(11Y、11M、11C、11K)…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…光源部、64…ロッドレンズアレイ、65…発光装置、71…電源線、72…第1転送信号線、73…第2転送信号線、75…点灯信号線、76…消灯信号線、77…分流信号線、78…分流制御信号線、80…基板、101…転送部、102…発光部、110…信号発生回路、120、120a、120b…転送信号発生部、130、130a、130b…分流信号発生部、140…点灯信号発生部、150…書込信号発生部、160…基準電位供給部、170…電源電位供給部、180、180a、180b…消灯信号発生部、φ1、φ1a、φ1b…第1転送信号、φ2、φ2a、φ2b…第2転送信号、φD、φDa、φDb…分流信号、φI(φI1〜φI40)…点灯信号、φR、φRa、φRb…消灯信号、φW、φW1〜φW20…書込信号、D(D1、D2、D3、…)…結合ダイオード、DT…分流サイリスタ、Ds…スタートダイオード、ET…分流制御サイリスタ、L、L1、L2、L3、…発光サイリスタ、Qe…分流制御トランジスタ、Qs、Qs1、Qs3、Qs5…書込トランジスタ、Qt、Qt1、Qt2,Qt3…結合トランジスタ、RT…消灯サイリスタ、S、S1、S3、S5、…書込サイリスタ、T、T1、T2、T3、…転送サイリスタ、U、U1〜U40、Ua、Ua1〜Ua20、Ub、Ub1〜Ub20…発光チップ、Vga…電源電位、Vsub…基準電位
Claims (10)
- それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、
前記複数の発光サイリスタの前記カソード又は前記アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、
アノード及びカソードを有し、前記点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、
前記分流サイリスタと前記複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように前記点灯信号線の電位を設定できることを特徴とする発光部品。 - 前記複数の発光サイリスタのうちの少なくとも1個の発光サイリスタがオン状態にあるときの前記点灯信号線の電位が、前記分流サイリスタをオフ状態からオン状態に移行でき、且つ、当該分流サイリスタがオン状態にあるときの当該点灯信号線の電位が、当該複数の発光サイリスタのうちの少なくとも1個の発光サイリスタをオフ状態からオン状態に移行できるように、当該複数の発光サイリスタのそれぞれのオン状態における内部抵抗、当該分流サイリスタのオン状態における内部抵抗及び当該点灯信号線に直列に接続される電流制限抵抗により設定されていることを特徴とする請求項1に記載の発光部品。
- それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備えることを特徴とする請求項1又は2に記載の発光部品。
- それぞれが、前記複数の転送サイリスタにおいて互いに隣接する前後の転送サイリスタを接続するように設けられ、前の転送サイリスタがオン状態になることによりオン状態になり、後の転送サイリスタがオフ状態からオン状態に移行する際のしきい電圧を設定する複数の三端子能動素子をさらに備えることを特徴とする請求項3に記載の発光部品。
- それぞれが、前記複数の転送サイリスタにおける転送サイリスタと、当該転送サイリスタによって指定される前記複数の発光サイリスタにおける発光サイリスタとの間に設けられ、書込信号を受信することでオン状態になり、指定された発光サイリスタの点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項3又は4に記載の発光部品。
- アノード、カソード及びゲートを有し、当該ゲートが前記分流サイリスタをオン状態にすることを可能にする分流信号を受信し、当該カソード又は当該アノードのいずれか一方が前記書込信号を受信することでオフ状態からオン状態に移行して、当該分流サイリスタをオフ状態からオン状態に移行させるように制御する分流制御サイリスタをさらに備えることを特徴とする請求項5に記載の発光部品。
- アノード、カソード及びゲートを有し、前記点灯信号線に当該ゲートが接続され、当該アノード又は当該カソードのいずれか一方が消灯信号を受信することでオフ状態からオン状態に移行して、当該点灯信号線の電位を、前記複数の発光サイリスタ及び前記分流サイリスタをオフ状態に設定する消灯サイリスタをさらに備えることを特徴とする請求項1乃至6のいずれか1項に記載の発光部品。
- それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段と、
前記発光手段から出射される光を結像させる光学手段と
を備えたプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
それぞれが、アノード及びカソードを有し、オン状態にて、点灯する複数の発光サイリスタと、当該複数の発光サイリスタの当該カソード又は当該アノードのいずれか一方が接続され、当該複数の発光サイリスタが点灯するための電流を供給する点灯信号線と、アノード及びカソードを有し、当該点灯信号線に当該カソード又は当該アノードのいずれか一方が接続され、オン状態にて、当該複数の発光サイリスタにおいて点灯する発光サイリスタに流れる電流を分流する分流サイリスタと、を備え、当該分流サイリスタと当該複数の発光サイリスタの少なくとも1個の発光サイリスタとが並行してオン状態になるように当該点灯信号線の電位を設定できる発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備えた画像形成装置。 - 前記発光手段は、それぞれが、オン状態にて、前記複数の発光サイリスタにおいて点灯する発光サイリスタを指定するとともに、オン状態が順に伝搬する複数の転送サイリスタをさらに備え、
前記複数の転送サイリスタを順にオン状態を伝搬させる転送信号を発生するとともに、当該転送信号に基づいて、前記分流サイリスタがオン状態になることを可能にする分流信号を発生する信号発生手段をさらに備えることを特徴とする請求項9に記載の画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212289A JP2015074180A (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
US14/280,210 US9079424B2 (en) | 2013-10-09 | 2014-05-16 | Light emitting part, print head, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013212289A JP2015074180A (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015074180A true JP2015074180A (ja) | 2015-04-20 |
Family
ID=52776624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013212289A Pending JP2015074180A (ja) | 2013-10-09 | 2013-10-09 | 発光部品、プリントヘッド及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9079424B2 (ja) |
JP (1) | JP2015074180A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809645B2 (en) | 2018-09-26 | 2020-10-20 | Fuji Xerox Co., Ltd. | Light emitter, light source device, print head, and image forming apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108428714B (zh) * | 2017-02-13 | 2024-01-23 | 富士胶片商业创新有限公司 | 层叠结构、发光部件、发光装置和图像形成装置 |
WO2020101636A1 (en) | 2018-11-12 | 2020-05-22 | Hewlett-Packard Development Company, L.P. | Dual camera regions of interest display |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6180960B1 (en) * | 1995-04-12 | 2001-01-30 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
US6717182B1 (en) * | 1996-09-24 | 2004-04-06 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
US7582917B2 (en) * | 2006-03-10 | 2009-09-01 | Bae Systems Information And Electronic Systems Integration Inc. | Monolithically integrated light-activated thyristor and method |
JP4656227B2 (ja) * | 2008-11-11 | 2011-03-23 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
JP5423275B2 (ja) * | 2009-09-17 | 2014-02-19 | 富士ゼロックス株式会社 | 発光素子 |
JP5591554B2 (ja) * | 2010-02-10 | 2014-09-17 | 株式会社沖データ | 駆動回路、駆動装置、及び画像形成装置 |
JP5874678B2 (ja) * | 2013-04-24 | 2016-03-02 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
JP5884767B2 (ja) * | 2013-04-25 | 2016-03-15 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド及び画像形成装置 |
-
2013
- 2013-10-09 JP JP2013212289A patent/JP2015074180A/ja active Pending
-
2014
- 2014-05-16 US US14/280,210 patent/US9079424B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10809645B2 (en) | 2018-09-26 | 2020-10-20 | Fuji Xerox Co., Ltd. | Light emitter, light source device, print head, and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20150097911A1 (en) | 2015-04-09 |
US9079424B2 (en) | 2015-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258723B2 (en) | Light-emitting element array, driving device, and image forming apparatus | |
JP5333075B2 (ja) | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 | |
US8692859B2 (en) | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method | |
JP5573143B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
US9013527B2 (en) | Light-emitting component, print head and image forming apparatus | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
US10809645B2 (en) | Light emitter, light source device, print head, and image forming apparatus | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2012030406A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |