JP2012030406A - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2012030406A JP2012030406A JP2010169869A JP2010169869A JP2012030406A JP 2012030406 A JP2012030406 A JP 2012030406A JP 2010169869 A JP2010169869 A JP 2010169869A JP 2010169869 A JP2010169869 A JP 2010169869A JP 2012030406 A JP2012030406 A JP 2012030406A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- potential
- emitting chip
- lighting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】点灯させる発光素子の数による発光光量のばらつきを抑制した発光装置を提供する。
【解決手段】発光装置は、64個の発光チップCが2つの発光チップ群#a(発光チップCa1〜Ca32)および発光チップ群#b(発光チップCb1〜Cb32)に分けられている。そして、それぞれの発光チップ群において、8個の発光チップCが4つの発光チップブロックBに分けられている。そして、発光チップブロックB毎にスイッチトランジスタQa1〜Qa4、Qb1〜Qb4を備えている。ブロック電源ライン240a1〜240a4、240b1〜240b4と、基準電位Vsubを供給する電源ライン200a1〜200a4、200b1〜200b4との間に、電源線抵抗Rcと電位制御部190とを備えている。電位制御部190は、ブロック電源ライン240の電位の変動を抑制する。
【選択図】図6
【解決手段】発光装置は、64個の発光チップCが2つの発光チップ群#a(発光チップCa1〜Ca32)および発光チップ群#b(発光チップCb1〜Cb32)に分けられている。そして、それぞれの発光チップ群において、8個の発光チップCが4つの発光チップブロックBに分けられている。そして、発光チップブロックB毎にスイッチトランジスタQa1〜Qa4、Qb1〜Qb4を備えている。ブロック電源ライン240a1〜240a4、240b1〜240b4と、基準電位Vsubを供給する電源ライン200a1〜200a4、200b1〜200b4との間に、電源線抵抗Rcと電位制御部190とを備えている。電位制御部190は、ブロック電源ライン240の電位の変動を抑制する。
【選択図】図6
Description
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数、配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
特許文献1には、所定数の発光素子から成る発光ブロックが複数、直線状に配置されてなり、画像形成のための印画データが与えられる発光部と、複数の発光ブロックの中から駆動すべき発光ブロックを時分割的に選択する選択回路と、全発光素子分の光量補正データを記憶する補正データ記憶回路と、発光ブロックの時分割駆動に同期して駆動させる発光ブロック内の発光素子の光量補正データを前記補正データ記憶回路から読出すとともに、該読出した光量補正データと印画データとに基づいて、発光ブロック内の各発光素子を
個別的に発光駆動させる駆動回路とを含む画像形成装置が記載されている。
特許文献2には、複数の発光素子を所定方向に配列した半導体チップを、複数、配列した発光アレーと、画像データに応じた信号から所定の駆動信号を生成して前記複数の発光素子を駆動する駆動手段とを備えた発光装置であって、前記半導体チップの前記複数の
発光素子を所定時間だけ駆動して得た発光量を前記半導体チップ毎に配列方向に一次直線で近似し、当該一次近似直線の傾きに応じ前記半導体チップの光量分布を複数種類に分類したときに、前記発光アレー内で、前記半導体チップは互いに隣り合う半導体チップの種類を所定条件で制限されて配置されていることが記載されている。
特許文献3には、連続的に送られてくるデータを複数の発光素子に対応して設けられたラッチ回路でラッチし、その後、該ラッチ回路内のデータ信号と点灯信号とにより複数の半導体スイッチをON/OFFして、上記複数の発光素子を上記ラッチ回路の各データに対応させて発光させることにより、一様に帯電された潜像担持体の表面に静電潜像を形成する光書き込みヘッドを備えた画像形成装置において、上記光書き込みヘッドは、上記ラッチ回路内のデータ信号が上記発光素子をOFFする状態で、上記点灯信号が該発光素子を点灯させる状態である時に、該発光素子への供給電流を迂回させてグランドに流すバイパス回路を有していることが記載されている。
特許文献4には、基板と、基板上に配置され、複数の発光素子が列状に配列された発光素子部材と、基板上に配置され、発光素子部材に配列された発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段と、基板上に配置され、発光素子部材に所定の電圧を供給する電圧供給手段とを備えた露光装置が記載されている。
個別的に発光駆動させる駆動回路とを含む画像形成装置が記載されている。
特許文献2には、複数の発光素子を所定方向に配列した半導体チップを、複数、配列した発光アレーと、画像データに応じた信号から所定の駆動信号を生成して前記複数の発光素子を駆動する駆動手段とを備えた発光装置であって、前記半導体チップの前記複数の
発光素子を所定時間だけ駆動して得た発光量を前記半導体チップ毎に配列方向に一次直線で近似し、当該一次近似直線の傾きに応じ前記半導体チップの光量分布を複数種類に分類したときに、前記発光アレー内で、前記半導体チップは互いに隣り合う半導体チップの種類を所定条件で制限されて配置されていることが記載されている。
特許文献3には、連続的に送られてくるデータを複数の発光素子に対応して設けられたラッチ回路でラッチし、その後、該ラッチ回路内のデータ信号と点灯信号とにより複数の半導体スイッチをON/OFFして、上記複数の発光素子を上記ラッチ回路の各データに対応させて発光させることにより、一様に帯電された潜像担持体の表面に静電潜像を形成する光書き込みヘッドを備えた画像形成装置において、上記光書き込みヘッドは、上記ラッチ回路内のデータ信号が上記発光素子をOFFする状態で、上記点灯信号が該発光素子を点灯させる状態である時に、該発光素子への供給電流を迂回させてグランドに流すバイパス回路を有していることが記載されている。
特許文献4には、基板と、基板上に配置され、複数の発光素子が列状に配列された発光素子部材と、基板上に配置され、発光素子部材に配列された発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段と、基板上に配置され、発光素子部材に所定の電圧を供給する電圧供給手段とを備えた露光装置が記載されている。
ところで、LEDプリントヘッドでは、発光素子の発光光量は、発光素子に流れる電流により異なる。よって、並行して点灯(発光)させる発光素子の数に依存して、それぞれの発光素子に印加される点灯のための電位が変動すると、発光素子に流れる電流が変動し、発光光量にばらつきが生じてしまう。発光素子の発光光量にばらつきが生じると、画像形成装置により形成された画像にむらを生じ、画像の品質が劣化してしまう。
本発明は、点灯させる発光素子の数による発光光量のばらつきを抑制した発光装置を提供することを目的とする。
請求項1に記載の発明は、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、前記複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって前記切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備えた発光装置である。
請求項2に記載の発明は、前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記発光装置は、前記複数の発光チップは、N群(Nは2以上の整数)に分けられ、それぞれの群に属する発光チップに対して、当該複数の発光チップを構成するそれぞれの発光チップの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に指定する転送信号を共通に送信する転送信号供給手段と、前記N群のそれぞれの群に属する発光チップに対して、前記転送信号により前記制御の対象に指定された発光素子を点灯の対象として選択する許可信号を共通に送信する許可信号供給手段と、前記N群のそれぞれに属する発光チップをS組(Sは2以上の整数)に分け、それぞれの組に属する発光チップに対して、前記制御の対象に指定された発光素子を点灯の対象として選択する書込信号を共通に送信する書込信号供給手段と、前記N群のそれぞれの群に属する発光チップに対して、前記許可信号により選択され、かつ前記書込信号により選択される発光素子に点灯のための電力を供給する前記切替手段をオンにするための点灯信号を共通に送信する点灯信号供給手段とをさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項2に記載の発明は、前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1または2に記載の発光装置である。
請求項4に記載の発明は、前記発光装置は、前記複数の発光チップは、N群(Nは2以上の整数)に分けられ、それぞれの群に属する発光チップに対して、当該複数の発光チップを構成するそれぞれの発光チップの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に指定する転送信号を共通に送信する転送信号供給手段と、前記N群のそれぞれの群に属する発光チップに対して、前記転送信号により前記制御の対象に指定された発光素子を点灯の対象として選択する許可信号を共通に送信する許可信号供給手段と、前記N群のそれぞれに属する発光チップをS組(Sは2以上の整数)に分け、それぞれの組に属する発光チップに対して、前記制御の対象に指定された発光素子を点灯の対象として選択する書込信号を共通に送信する書込信号供給手段と、前記N群のそれぞれの群に属する発光チップに対して、前記許可信号により選択され、かつ前記書込信号により選択される発光素子に点灯のための電力を供給する前記切替手段をオンにするための点灯信号を共通に送信する点灯信号供給手段とをさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置である。
請求項5に記載の発明は、前記切替手段は、第1の端子と第2の端子と制御端子とを備え、制御端子により第1の端子と第2の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第1の端子と第2の端子との間に流れる電流により、第1の端子と第2の端子の間の電位が変化する、3端子能動素子であることを特徴とする請求項1ないし4のいずれか1項に記載の発光装置である。
請求項6に記載の発明は、前記電位制御手段は、前記複数のブロックのブロック毎に設けられ、当該ブロックにおける点灯される発光チップの数の増加により流れる電流を低下させ、点灯される発光チップの数の低減により流れる電流を増加させることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
請求項7に記載の発明は、前記電位制御手段は、前記切替手段に生じる電位の変化を検出して、前記切替手段に供給される点灯のための電位を変化させることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置である。
請求項8に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を演算増幅器で検出することにより行うことを特徴とする請求項7に記載の発光装置である。
請求項9に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を比較器により比較することにより行うことを特徴とする請求項7に記載の発光装置である。
請求項8に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を演算増幅器で検出することにより行うことを特徴とする請求項7に記載の発光装置である。
請求項9に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を比較器により比較することにより行うことを特徴とする請求項7に記載の発光装置である。
請求項10に記載の発明は、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項11に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項1の発明によれば、並行して点灯される発光チップの数に応じた発光素子に印加される電位の制御を行わない場合に比べ、点灯させる発光素子の数による発光光量のばらつきが抑制できる。
請求項2、3の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の数による発光光量のばらつきがさらに抑制できる。
請求項4の発明によれば、発光チップを群、組に分けないで駆動する場合に比べ、発光装置における配線(ライン)の数を抑制できる。
請求項5の発明によれば、発光素子に点灯のために印加される電位の、点灯させる発光素子の数による変動が容易に検出できる。
請求項6の発明によれば、発光チップを分けて構成したブロック毎に、発光素子に点灯のために印加される電位の変動を抑制できる。
請求項7、8、9の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の点灯のための電位の制御をより少ない箇所で集中して行える。
請求項10の発明によれば、本構成を備えていない場合に比べ、発光光量のばらつきが少ない露光ができる。
請求項11の発明によれば、本構成を備えていない場合に比べ、むらの少ない画像形成ができる。
請求項2、3の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の数による発光光量のばらつきがさらに抑制できる。
請求項4の発明によれば、発光チップを群、組に分けないで駆動する場合に比べ、発光装置における配線(ライン)の数を抑制できる。
請求項5の発明によれば、発光素子に点灯のために印加される電位の、点灯させる発光素子の数による変動が容易に検出できる。
請求項6の発明によれば、発光チップを分けて構成したブロック毎に、発光素子に点灯のために印加される電位の変動を抑制できる。
請求項7、8、9の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の点灯のための電位の制御をより少ない箇所で集中して行える。
請求項10の発明によれば、本構成を備えていない場合に比べ、発光光量のばらつきが少ない露光ができる。
請求項11の発明によれば、本構成を備えていない場合に比べ、むらの少ない画像形成ができる。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図5のX方向)に沿って配置されている。
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、発光装置65の発光部63は、回路基板62上に、32個の発光チップCa1〜Ca32(発光チップ群#a)と、同じく32個の発光チップCb1〜Cb32(発光チップ群#b)とを、主走査方向であるX方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca32は、発光チップCa1から番号順に発光チップCa32までを含む。
図3は、発光装置65の上面図である。
図3に示すように、発光装置65の発光部63は、回路基板62上に、32個の発光チップCa1〜Ca32(発光チップ群#a)と、同じく32個の発光チップCb1〜Cb32(発光チップ群#b)とを、主走査方向であるX方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca32は、発光チップCa1から番号順に発光チップCa32までを含む。
なお、発光チップCa1〜Ca32(発光チップ群#a)および発光チップCb1〜Cb32(発光チップ群#b)の構成は同一である。よって、発光チップ群#aの発光チップCa1〜Ca32をそれぞれ区別しないときは発光チップCaと、発光チップ群#bの発光チップCb1〜Cb32をそれぞれ区別しないときは発光チップCbと表記し、さらに発光チップCaと発光チップCbとを区別しないときは、発光チップCと表記する。
また、発光チップCa1を例として説明する場合がある。他の発光チップCa2〜Ca32および発光チップCb1〜Cb32においても同様であるので、発光チップCa1を発光チップCa1(C)と表記することがある。
また、発光チップCa1を例として説明する場合がある。他の発光チップCa2〜Ca32および発光チップCb1〜Cb32においても同様であるので、発光チップCa1を発光チップCa1(C)と表記することがある。
発光チップCは、形状が矩形の基板80(後述する図4参照)の上に、一方の長辺に沿って列状に設けられた複数の発光素子から構成される発光素子列102を備えている。
発光チップCa1〜Ca32(発光チップ群#a)は、それぞれの長辺の方向に一列に配列されている。発光チップCb1〜Cb32(発光チップ群#b)も、同様にそれぞれの長辺の方向に一列に配列されている。そして、発光チップ群#aの発光チップCa1〜Ca32と発光チップ群#bの発光チップCb1〜Cb32とは、互いに向きを180°回転させて向かい合い、千鳥状に配列されている。さらに、主走査方向であるX方向における発光素子の間隔が、互いに隣接する発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとで、発光チップCaとCbとの間においても予め定められた間隔で並ぶように配列されている。
なお、図3においては、発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとは、長辺側が接触して配置されているが、距離を設けて配置されてもよい。
発光チップCa1〜Ca32(発光チップ群#a)は、それぞれの長辺の方向に一列に配列されている。発光チップCb1〜Cb32(発光チップ群#b)も、同様にそれぞれの長辺の方向に一列に配列されている。そして、発光チップ群#aの発光チップCa1〜Ca32と発光チップ群#bの発光チップCb1〜Cb32とは、互いに向きを180°回転させて向かい合い、千鳥状に配列されている。さらに、主走査方向であるX方向における発光素子の間隔が、互いに隣接する発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとで、発光チップCaとCbとの間においても予め定められた間隔で並ぶように配列されている。
なお、図3においては、発光チップ群#aの発光チップCaと発光チップ群#bの発光チップCbとは、長辺側が接触して配置されているが、距離を設けて配置されてもよい。
そして、発光装置65は、前述したように、発光部63を駆動するために、例えば集積回路(IC)で構成された信号発生回路110を備えている。
なお、本実施の形態では、発光チップ群#aの発光チップCaおよび発光チップ群#bの発光チップCbの数として、それぞれ32個を用いたがいたが、これに限定されない。
なお、本実施の形態では、発光チップ群#aの発光チップCaおよび発光チップ群#bの発光チップCbの数として、それぞれ32個を用いたがいたが、これに限定されない。
図4は、発光チップCにおける発光素子の並びおよびボンディングパッドの構成を示した図である。
発光チップCは、形状が矩形の基板80の表面上に、一方の長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、電力の供給を受けるためおよび各種の制御信号等を取り込むための複数のボンディングパッドである端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
さらに、発光チップCは、基板80の裏面に電位の基準が設定されるためのVsub端子(図示せず)を備えている。
発光チップCは、形状が矩形の基板80の表面上に、一方の長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、電力の供給を受けるためおよび各種の制御信号等を取り込むための複数のボンディングパッドである端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
さらに、発光チップCは、基板80の裏面に電位の基準が設定されるためのVsub端子(図示せず)を備えている。
次に発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。
図5は、発光装置65の回路基板62上に設けられた信号発生回路110の構成および回路基板62上の配線構成を示した図である。なお、図5では、発光チップCa1〜Ca5、Cb1〜Cb5の部分を示している。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップ群#aの発光チップCa(発光チップCa1〜Ca32)および発光チップ群#bの発光チップCb(発光チップCb1〜Cb32)が搭載され、信号発生回路110と発光チップCaおよび発光チップCbとを相互に接続する配線が設けられている。
以下では、発光チップ群#aの発光チップCa(発光チップCa1〜Ca32)を発光チップ群#a、発光チップ群#bの発光チップCb(発光チップCb1〜Cb32)を発光チップ群#bと表記する。
そして、発光装置65は、図3において図示していないが、回路基板62上に、8個の発光チップC毎に設けられた切替手段の一例としてのスイッチトランジスタQa1〜Qa4、Qb1〜Qb4を備えている。図5では、スイッチトランジスタQa1とQb1とを表記している。
なお、図5では、後述する電源ライン200a1〜200a4、200b1〜200b4を発光チップ群#aと発光チップ群#bとの間に示したため、互いに向かい合って千鳥状に配列された発光チップ群#aと発光チップ群#bとの間に距離を設けて配列されている。なお、発光チップ群#aと発光チップ群#bとは、それらの間に距離を設けないで配列してもよい。
なお、スイッチトランジスタQa1〜Qa4、Qb1〜Qb4には、Si半導体による3端子能動素子の一例としてのnpn型のバイポーラトランジスタを用いたが、Si半導体によるpnp型のバイポーラトランジスタまたは電界効果トランジスタ(FET)などの能動素子および他の半導体による能動素子を用いうる。
図5は、発光装置65の回路基板62上に設けられた信号発生回路110の構成および回路基板62上の配線構成を示した図である。なお、図5では、発光チップCa1〜Ca5、Cb1〜Cb5の部分を示している。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップ群#aの発光チップCa(発光チップCa1〜Ca32)および発光チップ群#bの発光チップCb(発光チップCb1〜Cb32)が搭載され、信号発生回路110と発光チップCaおよび発光チップCbとを相互に接続する配線が設けられている。
以下では、発光チップ群#aの発光チップCa(発光チップCa1〜Ca32)を発光チップ群#a、発光チップ群#bの発光チップCb(発光チップCb1〜Cb32)を発光チップ群#bと表記する。
そして、発光装置65は、図3において図示していないが、回路基板62上に、8個の発光チップC毎に設けられた切替手段の一例としてのスイッチトランジスタQa1〜Qa4、Qb1〜Qb4を備えている。図5では、スイッチトランジスタQa1とQb1とを表記している。
なお、図5では、後述する電源ライン200a1〜200a4、200b1〜200b4を発光チップ群#aと発光チップ群#bとの間に示したため、互いに向かい合って千鳥状に配列された発光チップ群#aと発光チップ群#bとの間に距離を設けて配列されている。なお、発光チップ群#aと発光チップ群#bとは、それらの間に距離を設けないで配列してもよい。
なお、スイッチトランジスタQa1〜Qa4、Qb1〜Qb4には、Si半導体による3端子能動素子の一例としてのnpn型のバイポーラトランジスタを用いたが、Si半導体によるpnp型のバイポーラトランジスタまたは電界効果トランジスタ(FET)などの能動素子および他の半導体による能動素子を用いうる。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#bに対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#bに対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに対して、許可信号φEaを送信する許可信号発生部130aと、発光チップ群#bに対して、許可信号φEbを送信する許可信号発生部130bとを備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群#bに対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群#bに対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとを一つの組(発光チップ組)にして、発光チップ組毎に書込信号φW1〜φW32を送信する書込信号供給手段の一例としての書込信号発生部150を備えている。
例えば、書込信号発生部150は、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に対して、書込信号φW1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2とが構成する発光チップ組#2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa32と発光チップ群#bに属する発光チップCb32とが構成する発光チップ組#32に対して、書込信号φW32を送信する。
ここでは、発光チップ組を組と表記することがある。
例えば、書込信号発生部150は、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1とが構成する発光チップ組#1に対して、書込信号φW1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2とが構成する発光チップ組#2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa32と発光チップ群#bに属する発光チップCb32とが構成する発光チップ組#32に対して、書込信号φW32を送信する。
ここでは、発光チップ組を組と表記することがある。
さらに、信号発生回路110は、発光チップ群#aおよび#bに、基準となる基準電位Vsubを供給する基準電位供給手段の一例としての基準電位供給部160、発光チップCを駆動するための電力を供給する電源電位Vgaを供給する電源電位供給手段の一例としての電源電位供給部170を備えている。さらに加えて、信号発生回路110は、発光チップ群#aの発光チップCaの発光素子を点灯させるための電位である点灯電位VIaを供給する点灯電位供給部180aと、発光チップ群#bの発光チップCbの発光素子を点灯させるための点灯電位VIbを供給する点灯電位供給部180bとを備えている。
なお、基準電位供給部160、電源電位供給部170、点灯電位供給部180a、点灯電位供給部180bは、信号発生回路110の外に設けられてもよい。
なお、基準電位供給部160、電源電位供給部170、点灯電位供給部180a、点灯電位供給部180bは、信号発生回路110の外に設けられてもよい。
なお、図5では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部120と呼ぶ。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部130と呼ぶ。
さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部140と呼ぶ。
そして、点灯電位供給部180aと点灯電位供給部180bとを分けて示したが、これらをまとめて一つの点灯電位供給手段の一例としての点灯電位供給部180としてもよい。このとき、点灯電位供給部180は、点灯電位VI(VI=VIa=VIb)を供給する。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部130と呼ぶ。
さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部140と呼ぶ。
そして、点灯電位供給部180aと点灯電位供給部180bとを分けて示したが、これらをまとめて一つの点灯電位供給手段の一例としての点灯電位供給部180としてもよい。このとき、点灯電位供給部180は、点灯電位VI(VI=VIa=VIb)を供給する。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と呼ぶ。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1〜φW32をまとめて書込信号φWと呼ぶ。
また、点灯電位VIaとVIbとを分けて示したが、点灯電位VIaとVIbとをそれぞれ区別しないときは点灯電位VIと呼ぶ。
また、点灯電位VIaとVIbとを分けて示したが、点灯電位VIaとVIbとをそれぞれ区別しないときは点灯電位VIと呼ぶ。
次に、信号発生回路110と発光チップ群#aおよび発光チップ群#bとを相互に接続する配線について説明する。
第1の実施の形態においては、後に詳述するように、8個の発光チップCを1つのブロック(発光チップブロック)とし、発光チップブロック毎に基準電位Vsubおよび点灯電位VIaまたはVIbが供給されるようになっている。ここでは例として、発光チップ群#aに属する発光チップCa1〜Ca32を4つに分け、発光チップCa1〜Ca8を発光チップブロックBa1、発光チップCa9〜Ca16を発光チップブロックBa2、発光チップCa17〜Ca24を発光チップブロックBa3、発光チップCa25〜Ca32を発光チップブロックBa4とする。そして、発光チップ群#bに属する発光チップCb1〜Cb32も4つに分け、発光チップCb1〜Cb8を発光チップブロックBb1、発光チップCb9〜Cb16を発光チップブロックBb2、発光チップCb17〜Cb24を発光チップブロックBb3、発光チップCb25〜Cb32を発光チップブロックBb4とする。
そして、各発光チップブロックBa1〜Ba4に対して、それぞれスイッチトランジスタQa1〜Qa4が、番号が対応するように設けられ、各発光チップブロックBb1〜Bb4に対して、それぞれスイッチトランジスタQb1〜Qb4が、番号が対応するように設けられている。
第1の実施の形態においては、後に詳述するように、8個の発光チップCを1つのブロック(発光チップブロック)とし、発光チップブロック毎に基準電位Vsubおよび点灯電位VIaまたはVIbが供給されるようになっている。ここでは例として、発光チップ群#aに属する発光チップCa1〜Ca32を4つに分け、発光チップCa1〜Ca8を発光チップブロックBa1、発光チップCa9〜Ca16を発光チップブロックBa2、発光チップCa17〜Ca24を発光チップブロックBa3、発光チップCa25〜Ca32を発光チップブロックBa4とする。そして、発光チップ群#bに属する発光チップCb1〜Cb32も4つに分け、発光チップCb1〜Cb8を発光チップブロックBb1、発光チップCb9〜Cb16を発光チップブロックBb2、発光チップCb17〜Cb24を発光チップブロックBb3、発光チップCb25〜Cb32を発光チップブロックBb4とする。
そして、各発光チップブロックBa1〜Ba4に対して、それぞれスイッチトランジスタQa1〜Qa4が、番号が対応するように設けられ、各発光チップブロックBb1〜Bb4に対して、それぞれスイッチトランジスタQb1〜Qb4が、番号が対応するように設けられている。
なお、発光チップブロックBa1〜Ba4をそれぞれ区別しないときは発光チップブロックBaと、発光チップブロックBb1〜Bb4をそれぞれ区別しないときは発光チップブロックBbと表記し、さらに発光チップブロックBaとBbとを区別しないときは、発光チップブロックBと表記する。
同様に、スイッチトランジスタQa1〜Qa4をそれぞれ区別しないときはスイッチトランジスタQaと、スイッチトランジスタQa1〜Qa4をそれぞれ区別しないときはスイッチトランジスタQaと表記し、さらにスイッチトランジスタQaとQbとを区別しないときは、スイッチトランジスタQと表記する。
すなわち、第1の実施の形態の発光装置65は、8個の発光チップブロックBを有している。図5では発光チップブロックBa1およびBb1の部分を示している。
同様に、スイッチトランジスタQa1〜Qa4をそれぞれ区別しないときはスイッチトランジスタQaと、スイッチトランジスタQa1〜Qa4をそれぞれ区別しないときはスイッチトランジスタQaと表記し、さらにスイッチトランジスタQaとQbとを区別しないときは、スイッチトランジスタQと表記する。
すなわち、第1の実施の形態の発光装置65は、8個の発光チップブロックBを有している。図5では発光チップブロックBa1およびBb1の部分を示している。
そして、回路基板62には、基準電位供給部160から基準電位Vsubが各発光チップブロックBの発光チップCの基板80の裏面に設けられたVsub端子に供給されるための電源ライン200a1〜200a4、200b1〜200b4が設けられている。なお、図5に示す発光チップブロックBa1の発光チップCa1〜Ca5(発光チップCa7、Ca8は示していない。)には、電源ライン200a1が接続され、発光チップブロックBb1の発光チップCb1〜Cb5(発光チップCb7、Cb8は示していない。)には、電源ライン200b1が接続されている。そして、図示しないが、発光チップブロックBa2には電源ライン200a2、発光チップブロックBa3には電源ライン200a3、発光チップブロックBa4には電源ライン200a4がそれぞれ接続されている。同様に、発光チップブロックBb2には電源ライン200b2、発光チップブロックBb3には電源ライン200b3、発光チップブロックBb4には電源ライン200b4がそれぞれ接続されている。
なお、電源ライン200a1〜200a4をそれぞれ区別しないときは電源ライン200aと表記し、電源ライン200b1〜200b4をそれぞれ区別しないときは電源ライン200bと表記し、電源ライン200aと200bとを区別しないときは電源ライン200と表記する。
なお、電源ライン200a1〜200a4をそれぞれ区別しないときは電源ライン200aと表記し、電源ライン200b1〜200b4をそれぞれ区別しないときは電源ライン200bと表記し、電源ライン200aと200bとを区別しないときは電源ライン200と表記する。
回路基板62には、電源電位供給部170から各発光チップCのVga端子に接続され、電源電位Vgaを与える電源ライン206が設けられている。
また、回路基板62には、点灯電位供給部180aから各発光チップブロックBa1〜Ba4に対応して設けられたnpn型のスイッチトランジスタQa1〜Qa4の第1の端子の一例としてのエミッタ端子に接続され、点灯電位VIaが供給される電源ライン207a1〜207a4が設けられている。なお、電源ライン207a1が発光チップブロックBa1のスイッチトランジスタQa1のエミッタ端子に接続されるように、それぞれ、符号の最後の2文字が同じものが対応するように接続されている。
同様に、回路基板62には、点灯電位供給部180bから各発光チップブロックBb1〜Bb4に対応して設けられたnpn型のスイッチトランジスタQb1〜Qb4のエミッタ端子に接続され、点灯電位VIbが供給される電源ライン207b1〜207b4が設けられている。なお、電源ライン207b1が発光チップブロックBb1のスイッチトランジスタQb1のエミッタ端子に接続されるように、それぞれ、符号の最後の2文字が同じものが対応するように接続されている。
電源ライン207a〜207a4をそれぞれ区別しないときは、電源ライン207aと表記する。同様に、電源ライン207b1〜207b4をそれぞれ区別しないときは、電源ライン207bと表記する。そして、電源ライン207aと207bとを区別しないときは、電源ライン207と表記する。
同様に、回路基板62には、点灯電位供給部180bから各発光チップブロックBb1〜Bb4に対応して設けられたnpn型のスイッチトランジスタQb1〜Qb4のエミッタ端子に接続され、点灯電位VIbが供給される電源ライン207b1〜207b4が設けられている。なお、電源ライン207b1が発光チップブロックBb1のスイッチトランジスタQb1のエミッタ端子に接続されるように、それぞれ、符号の最後の2文字が同じものが対応するように接続されている。
電源ライン207a〜207a4をそれぞれ区別しないときは、電源ライン207aと表記する。同様に、電源ライン207b1〜207b4をそれぞれ区別しないときは、電源ライン207bと表記する。そして、電源ライン207aと207bとを区別しないときは、電源ライン207と表記する。
回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群#aの発光チップCaのφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、および発光チップ群#aの発光チップCaのφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群#aに共通(並列)に送信される。
同様に、回路基板62には、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCbのφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCbのφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bに共通(並列)に送信される。
第1転送信号ライン201aおよび201bを区別しないときは、第1転送信号ライン201と表記する。同様に、第2転送信号ライン202aおよび202bを区別しないときは、第2転送信号ライン202と表記する。
同様に、回路基板62には、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCbのφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCbのφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bに共通(並列)に送信される。
第1転送信号ライン201aおよび201bを区別しないときは、第1転送信号ライン201と表記する。同様に、第2転送信号ライン202aおよび202bを区別しないときは、第2転送信号ライン202と表記する。
そして、回路基板62には、信号発生回路110の許可信号発生部130aから、発光チップ群#aの発光チップCaのφE端子に、許可信号φEaを送信するための許可信号ライン203aが設けられている。許可信号φEaは、発光チップ群#aに共通(並列)に送信される。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCbのφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bに共通(並列)に送信される。
許可信号ライン203aおよび203bを区別しないときは、許可信号ライン203と表記する。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCbのφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bに共通(並列)に送信される。
許可信号ライン203aおよび203bを区別しないときは、許可信号ライン203と表記する。
さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、各発光チップブロックBa1、Ba2、Ba3、Ba4のスイッチトランジスタQa1、Qa2、Qa3、Qa4の制御端子の一例としてのベース端子に、それぞれ抵抗Rbを介して点灯信号φIaを送信するための点灯信号ライン204aが設けられている。
同様に、回路基板62には、信号発生回路110の点灯信号発生部140bから、各発光チップブロックBb1、Bb2、Bb3、Bb4のスイッチトランジスタQb1、Qb2、Qb3、Qb4のベース端子に、それぞれ抵抗Rbを介して点灯信号φIbを送信するための点灯信号ライン204bが設けられている。
点灯信号φIaは、スイッチトランジスタQa1、Qa2、Qa3、Qa4の各ベース端子に共通(並列)に送信され、点灯信号φIbは、スイッチトランジスタQb1、Qb2、Qb3、Qb4の各ベース端子に共通(並列)に送信される。
点灯信号ライン204aと204bとを区別しないときは点灯信号ライン204と表記する。
同様に、回路基板62には、信号発生回路110の点灯信号発生部140bから、各発光チップブロックBb1、Bb2、Bb3、Bb4のスイッチトランジスタQb1、Qb2、Qb3、Qb4のベース端子に、それぞれ抵抗Rbを介して点灯信号φIbを送信するための点灯信号ライン204bが設けられている。
点灯信号φIaは、スイッチトランジスタQa1、Qa2、Qa3、Qa4の各ベース端子に共通(並列)に送信され、点灯信号φIbは、スイッチトランジスタQb1、Qb2、Qb3、Qb4の各ベース端子に共通(並列)に送信される。
点灯信号ライン204aと204bとを区別しないときは点灯信号ライン204と表記する。
各発光チップブロックBの発光チップCのφI端子は、それぞれが電流制限抵抗Riを介して、ブロック電源ライン240a1〜240a4、240b1〜240b4に接続されている。なお、ブロック電源ライン240a1が発光チップブロックBa1の発光チップCのφI端子に電流制限抵抗Riを介して接続されるように、それぞれ、符号の最後の2文字が同じものが対応するように接続されている。図5では、ブロック電源ライン240a1および204b1を示している。
ブロック電源ライン240a1〜240a4をそれぞれ区別しないときは、ブロック電源ライン240a、ブロック電源ライン240b1〜240b4をそれぞれ区別しないときは、ブロック電源ライン240bと表記し、ブロック電源ライン240aと240bとを区別しないときはブロック電源ライン240と表記する。
なお、ブロック電源ライン240は、スイッチトランジスタQと発光チップブロックBの発光チップCとの接続点である。
ブロック電源ライン240a1〜240a4をそれぞれ区別しないときは、ブロック電源ライン240a、ブロック電源ライン240b1〜240b4をそれぞれ区別しないときは、ブロック電源ライン240bと表記し、ブロック電源ライン240aと240bとを区別しないときはブロック電源ライン240と表記する。
なお、ブロック電源ライン240は、スイッチトランジスタQと発光チップブロックBの発光チップCとの接続点である。
そして、各発光チップブロックBのスイッチトランジスタQの第2の端子の一例としてのコレクタ端子は、ブロック電源ライン240a1〜240a4、240b1〜240b4に接続されている。なお、ブロック電源ライン240a1が発光チップブロックBa1のスイッチトランジスタQa1のコレクタ端子に接続されるように、それぞれ、符号の最後の2文字が同じものが対応するように接続されている。
なお、図5の発光チップブロックBa1に対応するスイッチトランジスタQa1に着目すると、スイッチトランジスタQa1のエミッタ端子は、電源ライン207a1に接続され、コレクタ端子は、発光チップブロックBa1の発光チップCa1〜Ca4(発光チップCa5〜Ca8は示していない。)の各φI端子にそれぞれ電流制限抵抗Riを介して接続されたブロック電源ライン240a1に接続されている。
さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群#aの一つの発光チップCaと発光チップ群#bの一つの発光チップCbとで構成される発光チップ組毎に書込信号φW1〜φW32を送信する書込信号ライン205−1〜205−32が設けられている。
例えば、書込信号ライン205−1は、発光チップ群#aの発光チップCa1のφW端子と発光チップ群#bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組#1に対して書込信号φW1を送信する。書込信号ライン205−2は、発光チップ群#aの発光チップCa2のφW端子と発光チップ群#bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組#2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン205−32は、発光チップ群#aの発光チップCa32のφW端子と発光チップ群#bに属する発光チップCb32のφW端子とに接続され、発光チップCa32と発光チップCb32とで構成する発光チップ組#32に対して書込信号φW32を送信する。
なお、書込信号ライン205−1〜205−32を区別しないときは、書込信号ライン205と表記する。
例えば、書込信号ライン205−1は、発光チップ群#aの発光チップCa1のφW端子と発光チップ群#bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組#1に対して書込信号φW1を送信する。書込信号ライン205−2は、発光チップ群#aの発光チップCa2のφW端子と発光チップ群#bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組#2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン205−32は、発光チップ群#aの発光チップCa32のφW端子と発光チップ群#bに属する発光チップCb32のφW端子とに接続され、発光チップCa32と発光チップCb32とで構成する発光チップ組#32に対して書込信号φW32を送信する。
なお、書込信号ライン205−1〜205−32を区別しないときは、書込信号ライン205と表記する。
以上説明したように、回路基板62上のすべての発光チップCa1〜Ca32(発光チップ群#a)およびCb1〜Cb32(発光チップ群#b)に、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaは、発光チップ群#aに対して共通(並列)に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、点灯信号φIbは、発光チップ群#bに対して共通(並列)に送信される。
一方、書込信号φW1〜φW32は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組(発光チップ組#1〜#32)毎に共通(並列)に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaは、発光チップ群#aに対して共通(並列)に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、点灯信号φIbは、発光チップ群#bに対して共通(並列)に送信される。
一方、書込信号φW1〜φW32は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組(発光チップ組#1〜#32)毎に共通(並列)に送信される。
図6は、図5において、発光チップ群#a、発光チップ群#b、基準電位Vsubを供給する電源ライン200(200a1〜200a4、200b1〜200b4)、点灯電位VIaまたはVIbを供給する電源ライン207(207a1〜207a4、207b1〜207b4)を取り出して示した図である。
本実施の形態では、前述したように、64個の発光チップCが2つの発光チップ群(発光チップ群#a(発光チップCa1〜Ca32)および発光チップ群#b(発光チップCb1〜Cb32))に分けられている。そして、それぞれの発光チップ群において、8個の発光チップC毎に4つの発光チップブロックBに分けられている。例えば、発光チップ群#a(発光チップCa1〜Ca32)は、発光チップブロックBa1(発光チップCa1〜Ca8)、発光チップブロックBa2(発光チップCa9〜Ca16)、発光チップブロックBa3(発光チップCa17〜Ca24)、発光チップブロックBa4(発光チップCa25〜Ca32)に分けられている。そして、発光チップ群#b(発光チップCb1〜Cb32)は、発光チップブロックBb1(発光チップCb1〜Cb8)、発光チップブロックBb2(発光チップCb9〜Cb16)、発光チップブロックBb3(発光チップCb17〜Cb24)、発光チップブロックBb4(発光チップCb25〜Cb32)に分けられている。
そして、発光チップブロックB毎にスイッチトランジスタQ(Qa1〜Qa4、Qb1〜Qb4)を備えている。
図6では、発光チップブロックBa1、Ba4、Bb1、Bb4の部分を示している。
そして、発光チップブロックB毎にスイッチトランジスタQ(Qa1〜Qa4、Qb1〜Qb4)を備えている。
図6では、発光チップブロックBa1、Ba4、Bb1、Bb4の部分を示している。
発光チップブロックBを構成する8個の発光チップCのVsub端子は、その発光チップブロックBの電源ライン200に接続されている。
一方、発光チップブロックBを構成する8個の発光チップCのφI端子はそれぞれ電流制限抵抗Riを介して、ブロック電源ライン240(240a1〜240a4、240b1〜240b4)に接続されている。例えば、発光チップブロックBa1に属する発光チップCa1〜Ca8のφI端子は、それぞれ電流制限抵抗Riを介してブロック電源ライン240a1に接続されている。
そして、各発光チップブロックのスイッチトランジスタQのコレクタ端子は、ブロック電源ライン240に接続されている。
一方、発光チップブロックBを構成する8個の発光チップCのφI端子はそれぞれ電流制限抵抗Riを介して、ブロック電源ライン240(240a1〜240a4、240b1〜240b4)に接続されている。例えば、発光チップブロックBa1に属する発光チップCa1〜Ca8のφI端子は、それぞれ電流制限抵抗Riを介してブロック電源ライン240a1に接続されている。
そして、各発光チップブロックのスイッチトランジスタQのコレクタ端子は、ブロック電源ライン240に接続されている。
さらに、発光装置65は、図5では示さなかったが、発光チップブロックB毎に、ブロック電源ライン240と、基準電位Vsubを供給する電源ライン200との間に、電源線抵抗Rcを備えている。
さらにまた、発光装置65は、図5では示していないが、発光チップブロックB毎に、ブロック電源ライン240と、基準電位Vsubを供給する電源ライン200の1つとの間に、電位制御手段の一例としての電位制御部190を備えている。電位制御部190は、ブロック電源ライン240の電位の変動を抑制する。
さらにまた、発光装置65は、図5では示していないが、発光チップブロックB毎に、ブロック電源ライン240と、基準電位Vsubを供給する電源ライン200の1つとの間に、電位制御手段の一例としての電位制御部190を備えている。電位制御部190は、ブロック電源ライン240の電位の変動を抑制する。
抵抗Raは、基準電位供給部160が基準電位Vsubを発光チップブロックB毎に供給する電源ライン200の寄生抵抗である。本実施の形態では、電源ライン200(200a1〜200a4、200b1〜200b4)のそれぞれの寄生抵抗である抵抗Raの抵抗値が等しくなるように設定されている。なお、抵抗Raの抵抗値は、例えば電源ライン200(200a1〜200a4、200b1〜200b4)において、長い電源ライン200については幅を広くするなどで、等しくできる。
すなわち、第1の実施の形態では、基準電位Vsubを供給する電源ライン200a1〜200a4、200b1〜200b4は、基準電位供給部160から発光チップブロックB毎に枝分かれして設けられ、各電源ライン200a1〜200a4、200b1〜200b4の寄生抵抗である抵抗Raの抵抗値が等しくなるように設けられている。
すなわち、第1の実施の形態では、基準電位Vsubを供給する電源ライン200a1〜200a4、200b1〜200b4は、基準電位供給部160から発光チップブロックB毎に枝分かれして設けられ、各電源ライン200a1〜200a4、200b1〜200b4の寄生抵抗である抵抗Raの抵抗値が等しくなるように設けられている。
抵抗Rkkは、点灯電位供給部180a(点灯電位VIa)または点灯電位供給部180b(点灯電位VIb)が点灯電位VIを供給する電源ライン207の寄生抵抗である。本実施の形態では、電源ライン207(207a1〜200a4、200b1〜200b4)の寄生抵抗である抵抗Rkkの抵抗値が等しくなるように設定されている。なお、抵抗Rkkの抵抗値は、例えば電源ライン207(207a1〜200a4、200b1〜200b4)において、長い電源ライン207については幅を広くするなどで、等しくできる。
すなわち、第1の実施の形態では、点灯電位VIaを供給する電源ライン207a1〜207a4は、点灯電位供給部180aから発光チップブロックB毎に枝分かれして設けられ、各電源ライン207a1〜207a4の寄生抵抗である抵抗Rkkの抵抗値が同じになるように設けられている。同様に、点灯電位VIbを供給する電源ライン207b1〜207b4は、点灯電位供給部180bから発光チップブロックB毎に枝分かれして設けられ、各電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkの抵抗値が等しくなるように設けられている。
すなわち、第1の実施の形態では、点灯電位VIaを供給する電源ライン207a1〜207a4は、点灯電位供給部180aから発光チップブロックB毎に枝分かれして設けられ、各電源ライン207a1〜207a4の寄生抵抗である抵抗Rkkの抵抗値が同じになるように設けられている。同様に、点灯電位VIbを供給する電源ライン207b1〜207b4は、点灯電位供給部180bから発光チップブロックB毎に枝分かれして設けられ、各電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkの抵抗値が等しくなるように設けられている。
電位制御部190の動作および電源ライン200、207の寄生抵抗(抵抗Ra、抵抗Rkk)の値が同じであることの効果については後述する。
図7は、発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。
図7では、発光チップ群#aの発光チップC(発光チップCa1〜Ca32)および発光チップ群#bの発光チップC(発光チップCb1〜Cb32)を2×32のマトリクスの各要素として配置し、上記した信号発生回路110と発光チップCとを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、書込信号φW1〜φW32)の配線ラインを示している。
なお、点灯信号φIa、φIbは、図5および図6に示したように、スイッチトランジスタQのベース端子に抵抗Rbを介して接続されているが、図7では、発光チップCに直接送信されるように表記した。点灯信号φIaが発光チップ群#aに、点灯信号φIbが発光チップ群#bに共通に送信されることを明らかにするためである。
図7では、発光チップ群#aの発光チップC(発光チップCa1〜Ca32)および発光チップ群#bの発光チップC(発光チップCb1〜Cb32)を2×32のマトリクスの各要素として配置し、上記した信号発生回路110と発光チップCとを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、書込信号φW1〜φW32)の配線ラインを示している。
なお、点灯信号φIa、φIbは、図5および図6に示したように、スイッチトランジスタQのベース端子に抵抗Rbを介して接続されているが、図7では、発光チップCに直接送信されるように表記した。点灯信号φIaが発光チップ群#aに、点灯信号φIbが発光チップ群#bに共通に送信されることを明らかにするためである。
図7に示すように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群#bに対して共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW32は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとの構成する発光チップ組#1〜#32のそれぞれに対して共通に送信されることが容易に理解できる。
一方、書込信号φW1〜φW32は、発光チップ群#aに属する一つの発光チップCaと発光チップ群#bに属する一つの発光チップCbとの構成する発光チップ組#1〜#32のそれぞれに対して共通に送信されることが容易に理解できる。
(発光チップC)
図8は、自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。なお、図8では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、発光チップC上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図8において、発光チップCを発光チップCa1(C)と表記する。他の発光チップCa2〜Ca32および発光チップCb1〜Cb32の構成は、発光チップCa1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4に示した位置と異なるが、説明の便宜上、図中左端に示した。
図8は、自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。なお、図8では、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、発光チップC上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図8において、発光チップCを発光チップCa1(C)と表記する。他の発光チップCa2〜Ca32および発光チップCb1〜Cb32の構成は、発光チップCa1と同じである。
なお、端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)の位置は、図4に示した位置と異なるが、説明の便宜上、図中左端に示した。
発光チップCa1(C)は、前述したように基板80上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、…を備える発光サイリスタ列(発光素子列102(図3参照))を備えている。
さらに、発光チップCa1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…を備える転送サイリスタ列および同様に列状に配列された書込サイリスタM1、M2、M3、…を備える書込サイリスタ列を備えている。
ここでは、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、書込サイリスタM1、M2、M3、…をそれぞれ区別しないときは書込サイリスタMと表記する。
さらに、発光チップCa1(C)は、発光サイリスタ列と同様に列状に配列された転送サイリスタT1、T2、T3、…を備える転送サイリスタ列および同様に列状に配列された書込サイリスタM1、M2、M3、…を備える書込サイリスタ列を備えている。
ここでは、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、書込サイリスタM1、M2、M3、…をそれぞれ区別しないときは書込サイリスタMと表記する。
なお、上記のサイリスタ(発光サイリスタL、転送サイリスタT、書込サイリスタM)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
また、発光チップCa1(C)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにしてそれぞれの間に結合ダイオードDx1、Dx2、Dx3、…を備えている。そして、転送サイリスタT1、T2、T3、…と書込サイリスタM1、M2、M3、…との間に接続ダイオードDy1、Dy2、Dy3、…を備えている。さらに、書込サイリスタM1、M2、M3、…と発光サイリスタL1、L2、L3、…との間に接続ダイオードDz1、Dz2、Dz3、…を備えている。
さらに、発光チップCa1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDz1、Dz2、Dz3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…のそれぞれを区別しないときは、結合ダイオードDx、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと表記する。
さらに、発光チップCa1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDz1、Dz2、Dz3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…のそれぞれを区別しないときは、結合ダイオードDx、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzと表記する。
ここで、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、書込サイリスタMのそれぞれの数も128個である。同様に、接続ダイオードDy、接続ダイオードDz、電源線抵抗Rgx、電源線抵抗Rgy、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1個少ない127個である。
なお、転送サイリスタTおよび書込サイリスタMのそれぞれの数は、発光サイリスタLの数より多くてもよい。
なお、転送サイリスタTおよび書込サイリスタMのそれぞれの数は、発光サイリスタLの数より多くてもよい。
そして、発光チップCa1(C)は、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止する、電流制限抵抗R1および電流制限抵抗R2を備えている。さらにまた、書込抵抗RWおよび許可抵抗REを備えている。
なお、発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、書込サイリスタ列の書込サイリスタM1、M2、M3、…は、図8中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、接続ダイオードDy1、Dy2、Dy3、…、接続ダイオードDz1、Dz2、Dz3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgy1、Rgy2、Rgy3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図8中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図8中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
では次に、発光チップCa1(C)における各素子の電気的な接続について説明する。
以下では、後述する発光装置65の動作において、発光チップCa1に関連して説明する発光チップCb1についても触れる。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子は、発光チップCa1(C)の基板80に接続されている(アノードコモン)。そして、これらのアノード端子は、基板80裏面に設けられたVsub端子に接続されている。
発光チップCa1が属する発光チップブロックBa1では、Vsub端子は、電源ライン200a1(図5、図6参照)に接続され、基準電位供給部160から基準電位Vsubが供給される。
一方、発光チップブロックBb1の発光チップCb1では、Vsub端子は、電源ライン200b1(図5参照)に接続され、基準電位供給部160から基準電位Vsubが供給される。
以下では、後述する発光装置65の動作において、発光チップCa1に関連して説明する発光チップCb1についても触れる。
転送サイリスタTのアノード端子、書込サイリスタMのアノード端子、発光サイリスタLのアノード端子は、発光チップCa1(C)の基板80に接続されている(アノードコモン)。そして、これらのアノード端子は、基板80裏面に設けられたVsub端子に接続されている。
発光チップCa1が属する発光チップブロックBa1では、Vsub端子は、電源ライン200a1(図5、図6参照)に接続され、基準電位供給部160から基準電位Vsubが供給される。
一方、発光チップブロックBb1の発光チップCb1では、Vsub端子は、電源ライン200b1(図5参照)に接続され、基準電位供給部160から基準電位Vsubが供給される。
転送サイリスタTの配列に沿って、奇数番目の転送サイリスタT1、T3、T5、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、φ1端子に接続されている。一方、転送サイリスタTの配列に沿って、偶数番目の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介してφ2端子に接続されている。
発光チップ群#aの発光チップCaのφ1端子は、第1転送信号ライン201a(図5参照)に接続され、第1転送信号φ1aが送信される。φ2端子は、第2転送信号ライン202a(図5参照)に接続され、第2転送信号φ2aが送信される。
発光チップ群#bの発光チップCbのφ1端子は、第1転送信号ライン201b(図5参照)に接続され、第1転送信号φ1bが送信される。φ2端子は、第2転送信号ライン202b(図5参照)に接続され、第2転送信号φ2bが送信される。
発光チップ群#aの発光チップCaのφ1端子は、第1転送信号ライン201a(図5参照)に接続され、第1転送信号φ1aが送信される。φ2端子は、第2転送信号ライン202a(図5参照)に接続され、第2転送信号φ2aが送信される。
発光チップ群#bの発光チップCbのφ1端子は、第1転送信号ライン201b(図5参照)に接続され、第1転送信号φ1bが送信される。φ2端子は、第2転送信号ライン202b(図5参照)に接続され、第2転送信号φ2bが送信される。
書込サイリスタMのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込抵抗RWを介して、φW端子に接続されている。
また、書込信号線74は、書込サイリスタM1と書込抵抗RWとの間において、許可信号線76と接続されている。許可信号線76は、許可抵抗REを介して、φE端子に接続されている。
発光チップ組#1に属する発光チップCa1およびCb1では、φW端子は、書込信号ライン205−1(図5参照)に接続され、書込信号φW1が送信される。発光チップCa1のφE端子は、許可信号ライン203a(図5参照)に接続され、許可信号φEaが送信される。一方、発光チップCb1のφE端子は、許可信号ライン203bに接続され、許可信号φEbが送信される(図5参照)。
また、書込信号線74は、書込サイリスタM1と書込抵抗RWとの間において、許可信号線76と接続されている。許可信号線76は、許可抵抗REを介して、φE端子に接続されている。
発光チップ組#1に属する発光チップCa1およびCb1では、φW端子は、書込信号ライン205−1(図5参照)に接続され、書込信号φW1が送信される。発光チップCa1のφE端子は、許可信号ライン203a(図5参照)に接続され、許可信号φEaが送信される。一方、発光チップCb1のφE端子は、許可信号ライン203bに接続され、許可信号φEbが送信される(図5参照)。
発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、φI端子に接続されている。φI端子は、電流制限抵抗Riを介して、発光チップブロックB毎に設けられたスイッチトランジスタQのコレクタ端子に接続されている。
発光チップCa1が属する発光チップブロックBa1では、各発光チップCa1〜Ca8のそれぞれのφI端子は、電流制限抵抗Riを介して、ブロック電源ライン240a1に接続されている。ブロック電源ライン240a1はスイッチトランジスタQa1のコレクタ端子に接続されている。一方、スイッチトランジスタQa1のエミッタ端子は、電源ライン207a1(図5、図6参照)に接続され、点灯電位供給部180aから点灯電位VIaが供給される。
発光チップCb1が属する発光チップブロックBb1では、各発光チップCb1〜Cb8のそれぞれのφI端子は、電流制限抵抗Riを介して、ブロック電源ライン240b1に接続されている。ブロック電源ライン240b1はスイッチトランジスタQb1のコレクタ端子に接続されている。一方、スイッチトランジスタQb1のエミッタ端子は、電源ライン207b1(図5、図6参照)に接続され、点灯電位供給部180bから点灯電位VIbが供給される。
なお、後述するように、点灯電位VIaおよびVIbは、それぞれ点灯信号φIaおよびφIbにしたがって供給される。よって、図8においては、発光チップCa1(C)のφI端子には、点灯信号φIaが送信されるとして表記している。
発光チップCa1が属する発光チップブロックBa1では、各発光チップCa1〜Ca8のそれぞれのφI端子は、電流制限抵抗Riを介して、ブロック電源ライン240a1に接続されている。ブロック電源ライン240a1はスイッチトランジスタQa1のコレクタ端子に接続されている。一方、スイッチトランジスタQa1のエミッタ端子は、電源ライン207a1(図5、図6参照)に接続され、点灯電位供給部180aから点灯電位VIaが供給される。
発光チップCb1が属する発光チップブロックBb1では、各発光チップCb1〜Cb8のそれぞれのφI端子は、電流制限抵抗Riを介して、ブロック電源ライン240b1に接続されている。ブロック電源ライン240b1はスイッチトランジスタQb1のコレクタ端子に接続されている。一方、スイッチトランジスタQb1のエミッタ端子は、電源ライン207b1(図5、図6参照)に接続され、点灯電位供給部180bから点灯電位VIbが供給される。
なお、後述するように、点灯電位VIaおよびVIbは、それぞれ点灯信号φIaおよびφIbにしたがって供給される。よって、図8においては、発光チップCa1(C)のφI端子には、点灯信号φIaが送信されるとして表記している。
図8において、発光チップCa1(C)の構成をさらに説明する。転送サイリスタTのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に、1対1で、それぞれ接続ダイオードDy1、Dy2、Dy3、…を介して接続されている。すなわち、接続ダイオードDy1、Dy2、Dy3、…のアノード端子は、転送サイリスタT1、T2、T3、…のゲート端子Gt1、Gt2、Gt3、…に接続され、接続ダイオードDy1、Dy2、Dy3、…のカソード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続されている。
一方、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、1対1で、それぞれ接続ダイオードDz1、Dz2、Dz3、…を介して接続されている。すなわち、接続ダイオードDz1、Dz2、Dz3、…のアノード端子は、書込サイリスタM1、M2、M3、…のゲート端子Gm1、Gm2、Gm3、…に接続され、接続ダイオードDz1、Dz2、Dz3、…のカソード端子は、発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に接続されている。
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gm1、Gm2、Gm3、…、ゲート端子Gl1、Gl2、Gl3、…のそれぞれを区別しないときは、ゲート端子Gt、ゲート端子Gm、ゲート端子Glと表記する。
接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、書込サイリスタMのゲート端子Gmに電流が流れる方向に接続されている。同様に、接続ダイオードDzは、書込サイリスタMのゲート端子Gmから、発光サイリスタLのゲート端子Glに電流が流れる方向に接続されている。
接続ダイオードDyは、転送サイリスタTのゲート端子Gtから、書込サイリスタMのゲート端子Gmに電流が流れる方向に接続されている。同様に、接続ダイオードDzは、書込サイリスタMのゲート端子Gmから、発光サイリスタLのゲート端子Glに電流が流れる方向に接続されている。
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン206(図5参照)に接続されて、電源電位供給部170から電源電位Vgaが供給される。
書込サイリスタMのゲート端子Gmは、書込サイリスタMのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン206(図5参照)に接続されて、電源電位供給部170から電源電位Vgaが供給される。
書込サイリスタMのゲート端子Gmは、書込サイリスタMのそれぞれに対応して設けられた電源線抵抗Rgyを介して電源線71に接続されている。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
(タイミングチャート)
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aの発光チップCa1〜Ca32と発光チップ群#bの発光チップCb1〜Cb32とを備えている(図3、5、6、7参照)。
図5に示したように、回路基板62上のすべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aの発光チップCa1〜Ca32には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通(並列)に送信される。よって、発光チップ群#aの発光チップCa1〜Ca32は並行して駆動される。
同様に、発光チップ群#bの発光チップCb1〜Cb32には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通(並列)に送信される。よって、発光チップ群#bの発光チップCb1〜Cb32は並行して駆動される。
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aの発光チップCa1〜Ca32と発光チップ群#bの発光チップCb1〜Cb32とを備えている(図3、5、6、7参照)。
図5に示したように、回路基板62上のすべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aの発光チップCa1〜Ca32には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通(並列)に送信される。よって、発光チップ群#aの発光チップCa1〜Ca32は並行して駆動される。
同様に、発光チップ群#bの発光チップCb1〜Cb32には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通(並列)に送信される。よって、発光チップ群#bの発光チップCb1〜Cb32は並行して駆動される。
一方、書込信号φW1〜φW32は、発光チップ群#aの一つの発光チップCaと発光チップ群#bの一つの発光チップCbとが構成する発光チップ組#1〜#32のそれぞれに対して共通に送信される。例えば、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とを発光チップ組#1として、書込信号φW1が共通に送信される。また、32個の書込信号φW1〜φW32は、並行して送信される。よって、発光チップ組#1〜#32は並行して駆動される。
なお、後述するように書込信号φW1〜φW32のタイミングを互にずらして送信してもよい。
なお、後述するように書込信号φW1〜φW32のタイミングを互にずらして送信してもよい。
以上説明したように、発光装置65の動作は、発光チップ組#1に属する発光チップCa1およびCb1の動作を説明すれ足りる。
図9は、発光装置65の動作を説明するためのタイミングチャートである。
図9では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)、発光チップ組#3(発光チップCa3およびCb3)の動作を説明するタイミングチャートも示している。そして、図9では、それぞれの発光チップCにおいて、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタLの点灯または非点灯を制御することを点灯制御と表記する。
図9では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)、発光チップ組#3(発光チップCa3およびCb3)の動作を説明するタイミングチャートも示している。そして、図9では、それぞれの発光チップCにおいて、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタLの点灯または非点灯を制御することを点灯制御と表記する。
ここでは、発光チップ組#1(発光チップCa1およびCb1)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとした。発光チップ組#2(発光チップCa2およびCb2)では、発光チップCa2の発光サイリスタL2、L3、L4および発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。そして、発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯とした。発光チップ組#3(発光チップCa3およびCb3)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとしたが、書込信号φW3の送信タイミングを、発光チップ組#1への書込信号φW1の送信タイミングに対してずらしている。
以下では、発光チップCa1およびCb1の動作を中心に説明する。
以下では、発光チップCa1およびCb1の動作を中心に説明する。
図9において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群#aの発光チップCa1の発光サイリスタL1は、時刻cから時刻pの期間Ta(1)において点灯制御される。発光サイリスタL2は、時刻pから時刻uの期間Ta(2)において点灯制御される。発光サイリスタL3は、時刻uから時刻wの期間Ta(3)において点灯制御される。発光サイリスタL4は、時刻wから時刻yの期間Ta(4)において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻iから時刻rの期間Tb(1)において点灯制御される。発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻iから時刻rの期間Tb(1)において点灯制御される。発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
本実施の形態では、期間Ta(1)、Ta(2)、Ta(3)、…および期間Tb(1)、Tb(2)、Tb(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと表記する。
そして、発光チップ群#aの発光チップCa1〜Ca32を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb32を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ、時間軸上でずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
そして、発光チップ群#aの発光チップCa1〜Ca32を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb32を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ、時間軸上でずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
期間Ta(1)、Ta(2)、Ta(3)、…における信号波形は、画像データによって変化する書込信号φW(φW1〜φW32)を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻cから時刻pまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
したがって、以下では、時刻cから時刻pまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaの、期間Ta(1)における信号波形について説明する。
第1転送信号φ1aは、時刻cでローレベルの電位(以下、「L」と記す。)であって、時刻nで「L」からハイレベルの電位(以下、「H」と記す。)に移行し、時刻pで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻mで「H」から「L」に移行し、時刻pで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図8に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
第1転送信号φ1aは、時刻cでローレベルの電位(以下、「L」と記す。)であって、時刻nで「L」からハイレベルの電位(以下、「H」と記す。)に移行し、時刻pで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻mで「H」から「L」に移行し、時刻pで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図8に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
許可信号φEaは、時刻cで「H」であって、時刻dで「H」から「L」に移行し、時刻hで「L」から「H」に移行する。そして、時刻pで「H」を維持している。
許可信号φEaは、後述するように、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを点灯可能な状態に設定する。
許可信号φEaは、後述するように、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを点灯可能な状態に設定する。
点灯信号φIaは、時刻cで、「L」から「H」に移行し、時刻oにおいて、「H」から「L」に移行する。そして、時刻pにおいて「L」から「H」に移行する。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流の供給を制御する信号である。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流の供給を制御する信号である。
書込信号φW1は、時刻cで「H」であって、時刻eで「H」から「L」に移行し、時刻fで「L」から「H」に移行する。さらに、時刻kで「H」から「L」に移行し、時刻lで「L」から「H」に移行する。すなわち、書込信号φW1は、期間Ta(1)において、「L」である期間が2つある(前の「L」の期間と後の「L」の期間)。
そして、書込信号φW1と許可信号φEaとの関係を見ると、書込信号φW1の前の「L」の期間(時刻eから時刻f)は、許可信号φEaが「L」である時刻dから時刻hまでの期間に含まれる。書込信号φW1の後の「L」の期間(時刻kから時刻l)は、許可信号φEaが「H」である時刻hから時刻pの期間に含まれる。
一方、書込信号φW1と、許可信号φEaに対して期間Tの1/2の期間ずれて送信される許可信号φEbとの関係を見ると、書込信号φW1の前の「L」の期間(時刻eから時刻f)は、許可信号φEbが「H」である時刻cから時刻jまでの期間に含まれ、書込信号φW1の後の「L」の期間(時刻kから時刻l)は、許可信号φEbが「L」である時刻jから時刻oまでの期間に含まれる。すなわち、書込信号φW1の後の「L」の期間(時刻kから時刻l)は、期間Tb(1)における許可信号φEbが「L」である時刻jから時刻oまでの期間に含まれる。
そして、書込信号φW1と許可信号φEaとの関係を見ると、書込信号φW1の前の「L」の期間(時刻eから時刻f)は、許可信号φEaが「L」である時刻dから時刻hまでの期間に含まれる。書込信号φW1の後の「L」の期間(時刻kから時刻l)は、許可信号φEaが「H」である時刻hから時刻pの期間に含まれる。
一方、書込信号φW1と、許可信号φEaに対して期間Tの1/2の期間ずれて送信される許可信号φEbとの関係を見ると、書込信号φW1の前の「L」の期間(時刻eから時刻f)は、許可信号φEbが「H」である時刻cから時刻jまでの期間に含まれ、書込信号φW1の後の「L」の期間(時刻kから時刻l)は、許可信号φEbが「L」である時刻jから時刻oまでの期間に含まれる。すなわち、書込信号φW1の後の「L」の期間(時刻kから時刻l)は、期間Tb(1)における許可信号φEbが「L」である時刻jから時刻oまでの期間に含まれる。
後述するように、期間Ta(1)において、書込信号φW1が最初に「L」となる期間(時刻eから時刻f)は、発光チップCa1の発光サイリスタL1を点灯状態に移行させるための信号であって、書込信号φW1が後に「L」となる期間(時刻kから時刻l)は、発光チップCb1の発光サイリスタL1を点灯状態に移行させるための信号である。
このため、許可信号φEaが「L」である期間(時刻dから時刻h)は、書込信号φW1の発光チップCb1の発光サイリスタL1を点灯状態に移行させるために「L」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「L」である期間(時刻jから時刻o)は、書込信号φW1の発光チップCa1の発光サイリスタL1を点灯状態に移行させるために「L」となる期間(時刻eから時刻f)と重ならないように設定されている。
一般的にいうと、発光サイリスタLは、許可信号φEと書込信号φWとがともに「L」にあるとき、点灯状態に移行する。許可信号φEおよび書込信号φWの「H」を“0”、「L」を“1”とすると、発光サイリスタLは、許可信号φEと書込信号φWとの論理積(AND)が“1”のとき、点灯(発光)状態に移行する。
なお、図9では許可信号φEが書込信号φWより先に「H」から「L」に移行するが、書込信号φWが許可信号φEより先に「H」から「L」に移行してもよい。
このため、許可信号φEaが「L」である期間(時刻dから時刻h)は、書込信号φW1の発光チップCb1の発光サイリスタL1を点灯状態に移行させるために「L」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「L」である期間(時刻jから時刻o)は、書込信号φW1の発光チップCa1の発光サイリスタL1を点灯状態に移行させるために「L」となる期間(時刻eから時刻f)と重ならないように設定されている。
一般的にいうと、発光サイリスタLは、許可信号φEと書込信号φWとがともに「L」にあるとき、点灯状態に移行する。許可信号φEおよび書込信号φWの「H」を“0”、「L」を“1”とすると、発光サイリスタLは、許可信号φEと書込信号φWとの論理積(AND)が“1”のとき、点灯(発光)状態に移行する。
なお、図9では許可信号φEが書込信号φWより先に「H」から「L」に移行するが、書込信号φWが許可信号φEより先に「H」から「L」に移行してもよい。
<サイリスタの動作>
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図8に示したようにサイリスタのアノード端子であるVsub端子に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、GaAs、GaAlAs等の化合物半導体によるp型半導体層、n型半導体層が相互に複数積層されて構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図8に示したようにサイリスタのアノード端子であるVsub端子に供給される基準電位Vsubを0V(「H」)、Vga端子に供給される電源電位Vgaを−3.3V(「L」)とする。そして、サイリスタは、GaAs、GaAlAs等の化合物半導体によるp型半導体層、n型半導体層が相互に複数積層されて構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
アノード端子とカソード端子との間に電流が流れていない状態(オフ状態)のサイリスタは、しきい電圧(負の電位)より低い電位(絶対値が大きい負の電位)がカソード端子に印加されるとオン状態に移行(ターンオン)する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Vdを引いた値である。よって、サイリスタのゲート端子の電位が−1.5Vであると、しきい電圧は−3.0Vとなる。すなわち、−3.0Vより低い電圧がカソード端子に印加されると、サイリスタはターンオンする。
オン状態のサイリスタでは、ゲート端子の電位がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を0V(「H」)に設定しているので、ゲート端子の電位は0V(「H」)になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の拡散電位Vdを引いた電位に近い電位になる。ここでは、カソード端子の電位は−1.5Vになるとして説明する。
オン状態のサイリスタでは、ゲート端子の電位がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を0V(「H」)に設定しているので、ゲート端子の電位は0V(「H」)になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の拡散電位Vdを引いた電位に近い電位になる。ここでは、カソード端子の電位は−1.5Vになるとして説明する。
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の電位または0Vおよび正の電位)になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、サイリスタは、カソード端子に−1.5Vより高い電位(>−1.5V)が印加されると、オフ状態に移行(ターンオフ)する。しかし、サイリスタは、カソード端子に−1.5Vより低い電位(≦−1.5V)が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位(≦−1.5V)は、ゲート端子の電位が−1.5Vのサイリスタをターンオンさせるためにカソード端子に印加する電位(≦−3V)に比べ低くてよい。
なお、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光光量は、カソード端子とアノード端子との間に流す電流によって決められる。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位(≦−1.5V)は、ゲート端子の電位が−1.5Vのサイリスタをターンオンさせるためにカソード端子に印加する電位(≦−3V)に比べ低くてよい。
なお、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光光量は、カソード端子とアノード端子との間に流す電流によって決められる。
では、図5、図6および図8を参照しつつ、図9に示したタイミングチャートにしたがって、発光装置65の動作を説明する。
なお、点灯電位VIa、VIbは、「L」(−3.3V)であるとする。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図9に示したタイミングチャートの時刻aにおいて、基準電位供給部160は電源ライン200a1〜200a4、200b1〜200b4を「H」(0V)の基準電位Vsubに設定する(図5、図6参照)。これにより、すべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)のVsub端子は「H」に設定される(図8参照)。
電源電位供給部170は電源ライン206を「L」(−3.3V)の電源電位Vgaに設定する(図5参照)。これにより、すべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)のVga端子は「L」に設定される(図8参照)。
また、点灯電位供給部180aは電源ライン207a1〜207a4を「L」(−3.3V)の点灯電位VIaに設定する。すると、発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4のエミッタ端子が「L」(−3.3V)に設定される(図5、図6参照)。同様に、点灯電位供給部180bは電源ライン207b1〜207b4を「L」(−3.3V)の点灯電位VIbに設定する。発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のエミッタ端子が「L」(−3.3V)に設定される(図5、図6参照)。
なお、点灯電位VIa、VIbは、「L」(−3.3V)であるとする。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図9に示したタイミングチャートの時刻aにおいて、基準電位供給部160は電源ライン200a1〜200a4、200b1〜200b4を「H」(0V)の基準電位Vsubに設定する(図5、図6参照)。これにより、すべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)のVsub端子は「H」に設定される(図8参照)。
電源電位供給部170は電源ライン206を「L」(−3.3V)の電源電位Vgaに設定する(図5参照)。これにより、すべての発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)のVga端子は「L」に設定される(図8参照)。
また、点灯電位供給部180aは電源ライン207a1〜207a4を「L」(−3.3V)の点灯電位VIaに設定する。すると、発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4のエミッタ端子が「L」(−3.3V)に設定される(図5、図6参照)。同様に、点灯電位供給部180bは電源ライン207b1〜207b4を「L」(−3.3V)の点灯電位VIbに設定する。発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のエミッタ端子が「L」(−3.3V)に設定される(図5、図6参照)。
そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれ「H」に、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれ「H」に設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bが「H」になる(図5参照)。これにより、発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)のそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図8参照)。
さらに、信号発生回路110の許可信号発生部130aは許可信号φEaを「H」に、許可信号発生部130bは許可信号φEbを「H」に設定する。すると、許可信号ライン203a、203bが「H」になる(図5参照)。これにより、発光チップCのφE端子が「H」になる(図8参照)。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「L」(−3.3V)に、点灯信号発生部140bは点灯信号φIbを「L」に設定する。すると、点灯信号ライン204a、204bが「L」になる(図5、図6参照)。これにより、各発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4および各発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のゲート端子の電位が「L」になる(図5、図6参照)。
スイッチトランジスタQa1〜Qa4、Qb1〜Qb4は、エミッタ端子が「L」(−3.3V)で、ベース端子も「L」(−3.3V)となるので、すべてオフ状態である。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「L」(−3.3V)に、点灯信号発生部140bは点灯信号φIbを「L」に設定する。すると、点灯信号ライン204a、204bが「L」になる(図5、図6参照)。これにより、各発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4および各発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のゲート端子の電位が「L」になる(図5、図6参照)。
スイッチトランジスタQa1〜Qa4、Qb1〜Qb4は、エミッタ端子が「L」(−3.3V)で、ベース端子も「L」(−3.3V)となるので、すべてオフ状態である。
一方、各スイッチトランジスタQのコレクタ端子は、発光チップブロックB毎に設けられた電源線抵抗Rcを介して、「H」(0V)のVsub電位が供給された電源ライン200に接続されている。よって、発光チップブロックB毎に設けられたスイッチトランジスタQのコレクタ端子は「H」(0V)になっている。スイッチトランジスタQのコレクタ端子は、電流制限抵抗Riを介して発光チップCのφI端子に接続されている。よって、発光チップCのφI端子は「H」(0V)になっている。
信号発生回路110の書込信号発生部150は書込信号φW1〜φW32を「H」に設定する。すると、書込信号ライン205−1〜205−32が「H」になる(図5参照)。これにより、発光チップCのφW端子が「H」になる(図8参照)。
発光チップCのφW端子は、書込抵抗RWを介して、書込信号線74に接続されている。発光チップCのφE端子は、許可抵抗REを介して、許可信号線76に接続され、書込信号線74に接続されている。上述したように、発光チップCのφW端子およびφE端子はともに「H」に設定されているので、書込信号線74も「H」になる(図8参照)。
発光チップCのφW端子は、書込抵抗RWを介して、書込信号線74に接続されている。発光チップCのφE端子は、許可抵抗REを介して、許可信号線76に接続され、書込信号線74に接続されている。上述したように、発光チップCのφW端子およびφE端子はともに「H」に設定されているので、書込信号線74も「H」になる(図8参照)。
次に、図8を参照しつつ、図9に示したタイミングチャートにしたがって、発光チップC(発光チップCa1〜Ca32および発光チップCb1〜Cb32)の動作を、発光チップ組#1に属する発光チップCa1とCb1とを中心に説明する。
なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
<発光チップCa1>
転送サイリスタT、書込サイリスタMおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
一方、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
転送サイリスタT、書込サイリスタMおよび発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」(0V)に設定される。
一方、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
同様に、書込サイリスタMのカソード端子は、書込信号線74に接続され、前述したように、「H」に設定されている。よって、書込サイリスタMのアノード端子およびカソード端子はともに「H」となり、書込サイリスタMはオフ状態にある。
さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、「H」に設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
さらに、発光サイリスタLのカソード端子は、点灯信号線75に接続され、「H」に設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」になっている。
そして、書込サイリスタMのゲート端子Gmは、電源線抵抗Rgyを介して電源線71に接続されている。よって、後述するゲート端子Gm1を除いて、ゲート端子Gmの電位は「L」になっている。
さらに、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2、書込サイリスタM1を除いて、転送サイリスタT、書込サイリスタMおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位(−3.3V)からpn接合の拡散電位Vd(1.5V)を引いた値(−4.8V)となっている。
そして、書込サイリスタMのゲート端子Gmは、電源線抵抗Rgyを介して電源線71に接続されている。よって、後述するゲート端子Gm1を除いて、ゲート端子Gmの電位は「L」になっている。
さらに、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2、書込サイリスタM1を除いて、転送サイリスタT、書込サイリスタMおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Gm、Glの電位(−3.3V)からpn接合の拡散電位Vd(1.5V)を引いた値(−4.8V)となっている。
図8中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73は「H」に設定されている。すると、スタートダイオードDx0は、そのカソード端子が「L」でそのアノード端子が「H」となって、順方向に電圧が印加(順バイアス)されている。これにより、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の「H」(0V)からスタートダイオードDx0の拡散電位Vd(1.5V)を引いた値(−1.5V)になる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から拡散電位Vd(1.5V)を引いた−3Vとなる。
そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDx1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
なお、番号が3以上の転送サイリスタTには、ゲート端子Gt1の電位が−1.5Vになった影響は及ばず、番号が3以上の転送サイリスタTのしきい電圧は−4.8Vである。
なお、番号が3以上の転送サイリスタTには、ゲート端子Gt1の電位が−1.5Vになった影響は及ばず、番号が3以上の転送サイリスタTのしきい電圧は−4.8Vである。
一方、書込サイリスタM1のゲート端子Gm1はゲート端子Gt1に接続ダイオードDy1を介して接続されているため、書込サイリスタM1のゲート端子Gm1の電位は、ゲート端子Gt1の電位(−1.5V)から接続ダイオードDy1の拡散電位Vd(1.5V)を引いた−3Vになる。よって、書込サイリスタM1のしきい電圧は−4.5Vになる。
なお、番号が2以上の書込サイリスタMおよびすべての発光サイリスタLには、ゲート端子Gt1の電位が−1.5Vになった影響は及ばず、番号が2以上の書込サイリスタMおよびすべての発光サイリスタLのしきい電圧は−4.8Vである。
なお、番号が2以上の書込サイリスタMおよびすべての発光サイリスタLには、ゲート端子Gt1の電位が−1.5Vになった影響は及ばず、番号が2以上の書込サイリスタMおよびすべての発光サイリスタLのしきい電圧は−4.8Vである。
<発光チップCb1>
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
(2)時刻b
図9に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
図9に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、アノード端子の「H」(0V)になる。そして、転送サイリスタT1のカソード端子(図8の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。
そして、結合ダイオードDx1のカソード端子(ゲート端子Gt2)の電位は、そのアノード端子(ゲート端子Gt1)の「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位が「L」の電源電位Vgaで、しきい電圧は−4.8Vが維持される。
そして、結合ダイオードDx1のカソード端子(ゲート端子Gt2)の電位は、そのアノード端子(ゲート端子Gt1)の「H」(0V)から拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。
転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTは、ゲート端子Gtの電位が「L」の電源電位Vgaで、しきい電圧は−4.8Vが維持される。
一方、転送サイリスタT1がターンオンして、接続ダイオードDy1のアノード端子(ゲート端子Gt1)の電位が「H」(0V)となる。すると、順バイアスの接続ダイオードDy1のカソード端子(ゲート端子Gm1)の電位は、アノード端子(ゲート端子Gt1)の電位(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。これにより、書込サイリスタM1のしきい電圧は−3Vになる。
なお、書込サイリスタM2のゲート端子Gm2の電位は−3Vになり、書込サイリスタM2のしきい電圧は−4.5Vになる。番号が3以上の書込サイリスタMは、−4.8Vのしきい電圧が維持される。
しかし、書込信号線74は「H」であるので、いずれの書込サイリスタMもオン状態に移行しない。
なお、書込サイリスタM2のゲート端子Gm2の電位は−3Vになり、書込サイリスタM2のしきい電圧は−4.5Vになる。番号が3以上の書込サイリスタMは、−4.8Vのしきい電圧が維持される。
しかし、書込信号線74は「H」であるので、いずれの書込サイリスタMもオン状態に移行しない。
接続ダイオードDy1のカソード端子(ゲート端子Gm1)は接続ダイオードDz1のアノード端子(ゲート端子Gm1)である。よって、接続ダイオードDz1のアノード端子(ゲート端子Gm1)の電位が−1.5Vになる。順バイアスの接続ダイオードDz1のカソード端子(ゲート端子Gl1)の電位は、そのアノード端子(ゲート端子Gm1)の電位(−1.5V)からpn接合の拡散電位Vd(1.5V)を引いた−3Vになる。これにより、発光サイリスタL1のしきい電圧は−4.5Vになる。
一方、ゲート端子Gm2の電位が−3Vになっても、発光サイリスタL2はしきい電圧−4.8Vが維持される。番号が3以上の発光サイリスタLも、しきい電圧−4.8Vが維持される。
そして、点灯信号線75が「H」であるので、いずれの発光サイリスタLもオン状態に移行しない。
一方、ゲート端子Gm2の電位が−3Vになっても、発光サイリスタL2はしきい電圧−4.8Vが維持される。番号が3以上の発光サイリスタLも、しきい電圧−4.8Vが維持される。
そして、点灯信号線75が「H」であるので、いずれの発光サイリスタLもオン状態に移行しない。
すなわち、時刻bにおいて、ターンオンするのは転送サイリスタT1である。そして、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。他の時刻においても同様とする。)において、転送サイリスタT1がオン状態にある。他の転送サイリスタT、すべての書込サイリスタMおよび発光サイリスタLはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)の説明を省略する。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)の説明を省略する。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
以上説明したように、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)のゲート端子(ゲート端子Gt、Gm、Gl)はダイオード(結合ダイオードDx、接続ダイオードDy、Dz)によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「L」(−3.3V)より高く(絶対値が小さい負の値)なると、サイリスタがターンオンする。
さらに具体的に説明する。電位が「H」(0V)になったゲート端子と、順バイアスのダイオード1個で接続されたゲート端子の電位は−1.5Vになり、そのゲート端子を有するサイリスタのしきい電圧は−3Vになる。このしきい電圧は「L」(−3.3V)より高い(絶対値が小さい負の値)ので、サイリスタがターンオンする。
一方、電位が「H」(0V)になったゲート端子と、順バイアスのダイオード2個で接続されたゲート端子の電位は−3Vになり、そのゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。このしきい電圧は「L」(−3.3V)より低いため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンするようにしきい電圧が変化するサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を中心に説明し、他の変化については説明を省略する。
一方、電位が「H」(0V)になったゲート端子と、順バイアスのダイオード2個で接続されたゲート端子の電位は−3Vになり、そのゲート端子を有するサイリスタのしきい電圧は−4.5Vになる。このしきい電圧は「L」(−3.3V)より低いため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンするようにしきい電圧が変化するサイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)を中心に説明し、他の変化については説明を省略する。
(3)時刻c
時刻cにおいて、発光チップ群#aに属する発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4のベース端子に送信される点灯信号φIaが「L」(−3.3V)から「H」(0V)に移行する。
発光チップ群#aの発光チップブロックBa1〜Ba4のnpn型のスイッチトランジスタQa1〜Qa4のエミッタ端子は「L」(−3.3V)であるので、ベース端子の電位が「H」(0V)になると、エミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタQa1〜Qa4がオンになる。そして、スイッチトランジスタQa1〜Qa4のコレクタ端子の電位が、「H」(0V)からエミッタ端子の電位である「L」(−3.3V)に移行する(図5、図6参照)。なお、後述するように、スイッチトランジスタQa1〜Qa4は電位降下を生じるが、ここでは電位降下の影響を無視する。これにより、ブロック電源ライン240a1〜240a4の電位が、「L」(−3.3V)になり、発光チップ群#aの発光チップCa1〜Ca32のφI端子が「L」(−3.3V)になって、点灯信号線75の電位が「L」(−3.3V)になる。
<発光チップCa1>
点灯信号線75が「L」(−3.3V)になっても、発光サイリスタL1のしきい電圧は−4.5V、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
時刻cにおいて、発光チップ群#aに属する発光チップブロックBa1〜Ba4のスイッチトランジスタQa1〜Qa4のベース端子に送信される点灯信号φIaが「L」(−3.3V)から「H」(0V)に移行する。
発光チップ群#aの発光チップブロックBa1〜Ba4のnpn型のスイッチトランジスタQa1〜Qa4のエミッタ端子は「L」(−3.3V)であるので、ベース端子の電位が「H」(0V)になると、エミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタQa1〜Qa4がオンになる。そして、スイッチトランジスタQa1〜Qa4のコレクタ端子の電位が、「H」(0V)からエミッタ端子の電位である「L」(−3.3V)に移行する(図5、図6参照)。なお、後述するように、スイッチトランジスタQa1〜Qa4は電位降下を生じるが、ここでは電位降下の影響を無視する。これにより、ブロック電源ライン240a1〜240a4の電位が、「L」(−3.3V)になり、発光チップ群#aの発光チップCa1〜Ca32のφI端子が「L」(−3.3V)になって、点灯信号線75の電位が「L」(−3.3V)になる。
<発光チップCa1>
点灯信号線75が「L」(−3.3V)になっても、発光サイリスタL1のしきい電圧は−4.5V、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
(4)時刻d
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
書込信号φW1は「H」である。よって、書込信号線74は、φE端子とφW端子と間の電位差が、許可抵抗REと書込抵抗RWとで分圧された電位となる。例えば、許可抵抗REの抵抗値REと書込抵抗RWの抵抗値RWとがRE=RWであるとすると、書込信号線74の電位は−1.65Vとなる。以下、RE=RWとして説明する。
このとき、書込サイリスタM1はしきい電圧が−3Vであるため、ターンオンできない。書込サイリスタM2はしきい電圧が−4.5Vで、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
書込信号φW1は「H」である。よって、書込信号線74は、φE端子とφW端子と間の電位差が、許可抵抗REと書込抵抗RWとで分圧された電位となる。例えば、許可抵抗REの抵抗値REと書込抵抗RWの抵抗値RWとがRE=RWであるとすると、書込信号線74の電位は−1.65Vとなる。以下、RE=RWとして説明する。
このとき、書込サイリスタM1はしきい電圧が−3Vであるため、ターンオンできない。書込サイリスタM2はしきい電圧が−4.5Vで、番号が3以上の書込サイリスタMはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
(5)時刻e
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
前述したように、発光チップCa1の許可信号φEaは、時刻dにおいて、「L」に移行している。よって、許可信号φEaおよび書込信号φW1がともに「L」になるので、書込信号線74の電位は、−1.65Vから「L」(−3.3V)に移行する。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧が−4.5V、番号が3以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、ターンオンできない。
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
前述したように、発光チップCa1の許可信号φEaは、時刻dにおいて、「L」に移行している。よって、許可信号φEaおよび書込信号φW1がともに「L」になるので、書込信号線74の電位は、−1.65Vから「L」(−3.3V)に移行する。
すると、しきい電圧が−3Vである書込サイリスタM1がターンオンする。一方、書込サイリスタM2は、しきい電圧が−4.5V、番号が3以上の書込サイリスタMは、しきい電圧が−4.8Vであるので、ターンオンできない。
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、カソード端子(図8の書込信号線74)は、−3.3Vから−1.5Vになる。
そして、書込サイリスタM1のゲート端子Gm1が「H」(0V)になって、接続ダイオードDz1は、そのアノード端子(ゲート端子Gm1)が「H」(0V)となる。すると、順バイアスの接続ダイオードDz1のカソード端子(ゲート端子Gl2)は、−1.5Vになり、発光サイリスタL1のしきい電圧は−3Vになる。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
なお、番号が2以上の発光サイリスタLのしきい電圧は−4.8Vが維持されている。
点灯信号線75は、時刻cにおいて「L」(−3.3V)に移行している。すると、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミングにおいて、発光サイリスタL1がターンオンして、点灯(発光)する。なお、番号が2以上の発光サイリスタLはしきい電圧が−4.8Vであるので、ターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
よって、時刻eの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1が「H」(0V)から「L」(−3.3V)に移行する。しかし、許可信号φEbは、初期状態の「H」を維持している。よって、RE=RWにおいて、発光チップCb1の書込信号線74の電位は、−1.65Vになる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vである。よって、いずれの書込サイリスタMもターンオンできない。
書込信号φW1が「H」(0V)から「L」(−3.3V)に移行する。しかし、許可信号φEbは、初期状態の「H」を維持している。よって、RE=RWにおいて、発光チップCb1の書込信号線74の電位は、−1.65Vになる。
このとき、書込サイリスタM1はしきい電圧が−4.5V、番号が2以上の書込サイリスタMはしきい電圧が−4.8Vである。よって、いずれの書込サイリスタMもターンオンできない。
(6)時刻f
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
前述したように、許可信号φEaは、時刻dから、「L」を維持している。このため、書込信号線74の電位は−1.65Vに移行しようとする。一方、書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位は、−1.5Vより低ければよい。−1.65Vは−1.5Vより低い電位であるので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により−1.5Vを維持する。
よって、時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
前述したように、許可信号φEaは、時刻dから、「L」を維持している。このため、書込信号線74の電位は−1.65Vに移行しようとする。一方、書込信号線74に接続された書込サイリスタM1はオン状態になっている。書込サイリスタM1のオン状態を維持するための書込信号線74の電位は、−1.5Vより低ければよい。−1.65Vは−1.5Vより低い電位であるので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により−1.5Vを維持する。
よって、時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1が「L」(−3.3V)から「H」(0V)に移行すると、−1.65Vであった発光チップCb1の書込信号線74の電位が「H」(0V)に戻る。
書込信号φW1が「L」(−3.3V)から「H」(0V)に移行すると、−1.65Vであった発光チップCb1の書込信号線74の電位が「H」(0V)に戻る。
(7)時刻g
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が−1.5Vになる。さらに、転送サイリスタT2のしきい電圧が−3V、書込サイリスタM1のしきい電圧が−3Vになる。
つまり、発光チップCb1は、発光チップCa1の動作を期間Tの1/2にあたる期間、時間軸上で遅れたタイミングで動作する。
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、第1転送信号線72の電位が−1.5Vになる。さらに、転送サイリスタT2のしきい電圧が−3V、書込サイリスタM1のしきい電圧が−3Vになる。
つまり、発光チップCb1は、発光チップCa1の動作を期間Tの1/2にあたる期間、時間軸上で遅れたタイミングで動作する。
(8)時刻h
時刻hにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
書込信号φW1は、時刻fにおいて「L」から「H」に移行しているので、書込信号線74の電位が「H」に移行する。
すると、オン状態にあった書込サイリスタM1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gm1の電位が−1.5Vに戻り、しきい電圧が−3Vになる。
そして、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻gの直後の状態が維持される。
時刻hにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
書込信号φW1は、時刻fにおいて「L」から「H」に移行しているので、書込信号線74の電位が「H」に移行する。
すると、オン状態にあった書込サイリスタM1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gm1の電位が−1.5Vに戻り、しきい電圧が−3Vになる。
そして、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻gの直後の状態が維持される。
(9)時刻i
時刻iにおいて、発光チップ群#bに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
時刻iにおいて、発光チップ群#bに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
(10)時刻j
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jでは、RE=RWにおいて、書込信号線74の電位は−1.65Vとなる。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jでは、RE=RWにおいて、書込信号線74の電位は−1.65Vとなる。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
(11)時刻k
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1の書込信号線74の電位は、時刻hにおいて、「H」に移行していた。
よって、書込信号φW1が「L」に移行すると、時刻dの場合と同様に、書込信号線74の電位が−1.65Vになる。
しかし、書込サイリスタM1はしきい電圧が−3V、番号が2以上書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1の書込信号線74の電位は、時刻hにおいて、「H」に移行していた。
よって、書込信号φW1が「L」に移行すると、時刻dの場合と同様に、書込信号線74の電位が−1.65Vになる。
しかし、書込サイリスタM1はしきい電圧が−3V、番号が2以上書込サイリスタMはしきい電圧が−4.8Vであるので、いずれの書込サイリスタMもターンオンしない。
時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1の許可信号φEbは、時刻jにおいて、「L」に移行している。よって、許可信号φEbおよび書込信号φW1がともに「L」になることで、書込信号線74の電位は−1.65Vから「L」(−3.3V)に移行する。すると、時刻eにおける発光チップCa1と同様に、しきい電圧が−3Vである書込サイリスタM1がターンオンする。
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、発光サイリスタL1のしきい電圧は−3Vになる。
点灯信号線75は、時刻iにおいて、「L」(−3.3V)に移行しているので、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行のタイミングで、発光サイリスタL1がターンオンして、点灯(発光)する。
時刻kの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
すなわち、この状態では、発光チップ組#1の発光チップCa1およびCb1のそれぞれの発光サイリスタL1が点灯(発光)している。
発光チップCb1の許可信号φEbは、時刻jにおいて、「L」に移行している。よって、許可信号φEbおよび書込信号φW1がともに「L」になることで、書込信号線74の電位は−1.65Vから「L」(−3.3V)に移行する。すると、時刻eにおける発光チップCa1と同様に、しきい電圧が−3Vである書込サイリスタM1がターンオンする。
書込サイリスタM1がターンオンすると、ゲート端子Gm1は「H」(0V)になる。そして、発光サイリスタL1のしきい電圧は−3Vになる。
点灯信号線75は、時刻iにおいて、「L」(−3.3V)に移行しているので、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行のタイミングで、発光サイリスタL1がターンオンして、点灯(発光)する。
時刻kの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
すなわち、この状態では、発光チップ組#1の発光チップCa1およびCb1のそれぞれの発光サイリスタL1が点灯(発光)している。
(12)時刻l
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻kにおいて、−1.65Vになった書込信号線74の電位が「H」に戻る。
時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
時刻fにおける発光チップCa1の動作と同様に、書込信号線74の電位は−1.65Vに移行しようとする。しかし、−1.65Vは、オン状態の書込サイリスタM1のカソード端子の電位(−1.5V)より低いので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により−1.5Vを維持する。
時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻kにおいて、−1.65Vになった書込信号線74の電位が「H」に戻る。
時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
時刻fにおける発光チップCa1の動作と同様に、書込信号線74の電位は−1.65Vに移行しようとする。しかし、−1.65Vは、オン状態の書込サイリスタM1のカソード端子の電位(−1.5V)より低いので、書込サイリスタM1は引き続きオン状態を維持する。そして、書込信号線74の電位は、オン状態の書込サイリスタM1により−1.5Vを維持する。
時刻fの直後においては、転送サイリスタT1、書込サイリスタM1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
(13)時刻m
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
転送サイリスタT2がターンオンすると、ゲート端子Gt2は「H」(0V)になる。すると、転送サイリスタT2のゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−1.5Vになる。これにより、転送サイリスタT3のしきい電圧は−3Vになる。
そして、カソード端子(図8の第2転送信号線73)は、アノード端子の「H」(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。
そして、カソード端子(図8の第2転送信号線73)は、アノード端子の「H」(0V)からpn接合の拡散電位Vd(1.5V)を引いた−1.5Vになる。
一方、転送サイリスタT2がターンオンしてゲート端子Gt2が「H」になると、接続ダイオードDy2を介して、ゲート端子Gm1の電位が−1.5Vになる。これにより、書込サイリスタM2のしきい電圧が−3Vになる。しかし、書込信号線74の電位は「H」であるので、書込サイリスタM2はターンオンしない。
さらに、接続ダイオードDz2を介して、ゲート端子Gl2の電位が−3Vになる。これにより、発光サイリスタL2のしきい電圧が−4.5Vになる。このとき、点灯信号線75の電位は、オン状態の発光サイリスタL1により−1.5Vとなっているので、発光サイリスタL2はターンオンしない。
すなわち、時刻mにおいて、ターンオンできるのは転送サイリスタT2である。
そして、時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
そして、時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの直後の状態が維持される。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの直後の状態が維持される。
(14)時刻n
時刻nにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となると、カソード端子(ゲート端子Gt2)が「H」(0V)であるので、逆バイアスになる。
同様に、接続ダイオードDy1は、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となると、カソード端子(ゲート端子Gm1)が−1.5Vであるので、逆バイアスになる。これにより、接続ダイオードDy1のカソード端子(ゲート端子Gm1)は、電源線抵抗Rgy1を介して「L」(−3.3V)に移行し始める。そして、接続ダイオードDz1は、カソード端子(ゲート端子Gm1)が「L」に移行すると、オン状態にある発光サイリスタL1によりカソード端子(ゲート端子Gl1)が「H」であるので、逆バイアスになる。よって、書込サイリスタM1は、ゲート端子Gm1が「L」になって、しきい電圧が−4.8Vになる。
時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「H」(0V)になった影響が及ばず、「L」(−3.3V)となるので、サイリスタのしきい電圧は−4.8Vとなる。
時刻nにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となると、カソード端子(ゲート端子Gt2)が「H」(0V)であるので、逆バイアスになる。
同様に、接続ダイオードDy1は、アノード端子(ゲート端子Gt1)が「L」(−3.3V)となると、カソード端子(ゲート端子Gm1)が−1.5Vであるので、逆バイアスになる。これにより、接続ダイオードDy1のカソード端子(ゲート端子Gm1)は、電源線抵抗Rgy1を介して「L」(−3.3V)に移行し始める。そして、接続ダイオードDz1は、カソード端子(ゲート端子Gm1)が「L」に移行すると、オン状態にある発光サイリスタL1によりカソード端子(ゲート端子Gl1)が「H」であるので、逆バイアスになる。よって、書込サイリスタM1は、ゲート端子Gm1が「L」になって、しきい電圧が−4.8Vになる。
時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「H」(0V)になった影響が及ばず、「L」(−3.3V)となるので、サイリスタのしきい電圧は−4.8Vとなる。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの状態が維持される。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの状態が維持される。
(15)時刻o
時刻oにおいて、発光チップ群#aに送信される点灯信号φIaが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行する。
点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行すると、オン状態にあったスイッチトランジスタQa1〜Qa4のベース端子の電位が「H」(0V)から「L」(−3.3V)に移行する。すると、各スイッチトランジスタQa1〜Qa4のエミッタ端子とベース端子との間がともに「L」(−3.3V)となるので、スイッチトランジスタQa1〜Qa4がオフ状態になる。これにより、基準電位Vsubに接続された電源線抵抗Rcを介して、ブロック電源ライン240a1〜240a4(スイッチトランジスタQa1〜Qa4のコレクタ端子)が、基準電位Vsubの「H」(0V)になる。
時刻oにおいて、発光チップ群#aに送信される点灯信号φIaが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行する。
点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行すると、オン状態にあったスイッチトランジスタQa1〜Qa4のベース端子の電位が「H」(0V)から「L」(−3.3V)に移行する。すると、各スイッチトランジスタQa1〜Qa4のエミッタ端子とベース端子との間がともに「L」(−3.3V)となるので、スイッチトランジスタQa1〜Qa4がオフ状態になる。これにより、基準電位Vsubに接続された電源線抵抗Rcを介して、ブロック電源ライン240a1〜240a4(スイッチトランジスタQa1〜Qa4のコレクタ端子)が、基準電位Vsubの「H」(0V)になる。
<発光チップCa1>
φI端子は、電流制限抵抗Riを介して、ブロック電源ライン240a1〜240a4に接続されている。よって、φI端子が「H」(0V)になって、点灯信号線75(図8参照)の電位が「H」になる。すると、発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの点灯信号φIaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻oの直後においては、転送サイリスタT2がオン状態にある。
φI端子は、電流制限抵抗Riを介して、ブロック電源ライン240a1〜240a4に接続されている。よって、φI端子が「H」(0V)になって、点灯信号線75(図8参照)の電位が「H」になる。すると、発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの点灯信号φIaが「H」から「L」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻oの直後においては、転送サイリスタT2がオン状態にある。
<発光チップCb1>
発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行すると、発光チップCa1の時刻hと同様に、書込信号線74の電位が「H」に移行する。
時刻oの直後においては、転送サイリスタT1、発光サイリスタL1がオン状態にあって、発光サイリスタL1が点灯(発光)している。
なお、本実施の形態では、時刻oにおいて、発光チップ群#aに送信される点灯信号φIaを「L」から「H」に移行し、発光チップ群#bに送信される許可信号φEbを「L」から「H」に移行したが、これらの移行を同時にする必要はなく、いずれが先でもかまわない。
発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行すると、発光チップCa1の時刻hと同様に、書込信号線74の電位が「H」に移行する。
時刻oの直後においては、転送サイリスタT1、発光サイリスタL1がオン状態にあって、発光サイリスタL1が点灯(発光)している。
なお、本実施の形態では、時刻oにおいて、発光チップ群#aに送信される点灯信号φIaを「L」から「H」に移行し、発光チップ群#bに送信される許可信号φEbを「L」から「H」に移行したが、これらの移行を同時にする必要はなく、いずれが先でもかまわない。
(16)時刻p
時刻pにおいて、発光チップ群#aに送信される点灯信号φIaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻pからは、発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Tの2倍の期間(2T)(期間Ta(1)およびTa(2))を周期として変化するため、これらの信号の波形は期間T(a)とT(b)とで異なる。しかし、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta(1)における転送サイリスタT1、書込サイリスタM1、発光サイリスタL1に代わって、それぞれ転送サイリスタT2、書込サイリスタM2、発光サイリスタL2になるが、同様の動作となる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻pにおいては、転送サイリスタT2がオン状態になっている。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻oの直後の状態が維持される。
時刻pにおいて、発光チップ群#aに送信される点灯信号φIaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻pからは、発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Tの2倍の期間(2T)(期間Ta(1)およびTa(2))を周期として変化するため、これらの信号の波形は期間T(a)とT(b)とで異なる。しかし、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta(1)における転送サイリスタT1、書込サイリスタM1、発光サイリスタL1に代わって、それぞれ転送サイリスタT2、書込サイリスタM2、発光サイリスタL2になるが、同様の動作となる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻pにおいては、転送サイリスタT2がオン状態になっている。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻oの直後の状態が維持される。
(17)時刻q
時刻qにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
点灯信号φIbが「H」(0V)から「L」(−3.3V)に移行すると、時刻oでと同様に、オン状態にあったスイッチトランジスタQb1〜Qb4のベース端子の電位が「H」(0V)から「L」(−3.3V)に移行する。すると、各スイッチトランジスタQb1〜Qb4のエミッタ端子とベース端子との間がともに「L」(−3.3V)となるので、スイッチトランジスタQb1〜Qb4がオフ状態になる。これにより、基準電位Vsubに接続された電源線抵抗Rcを介して、ブロック電源ライン240b1〜240b4(スイッチトランジスタQb1〜Qb4のコレクタ端子)が、基準電位Vsubの「H」(0V)になる。
時刻qにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
点灯信号φIbが「H」(0V)から「L」(−3.3V)に移行すると、時刻oでと同様に、オン状態にあったスイッチトランジスタQb1〜Qb4のベース端子の電位が「H」(0V)から「L」(−3.3V)に移行する。すると、各スイッチトランジスタQb1〜Qb4のエミッタ端子とベース端子との間がともに「L」(−3.3V)となるので、スイッチトランジスタQb1〜Qb4がオフ状態になる。これにより、基準電位Vsubに接続された電源線抵抗Rcを介して、ブロック電源ライン240b1〜240b4(スイッチトランジスタQb1〜Qb4のコレクタ端子)が、基準電位Vsubの「H」(0V)になる。
<発光チップCa1>
時刻hと同様であるので説明を省略する。
時刻qの直後においては、転送サイリスタT2、発光サイリスタL2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻oにおける発光チップCa1の動作と同様に、φI端子は、電流制限抵抗Riを介して、ブロック電源ライン240b1〜240b4に接続されている。よって、φI端子が「H」(0V)になって、点灯信号線75(図8参照)の電位が「H」になる。すると、発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態にある。
時刻hと同様であるので説明を省略する。
時刻qの直後においては、転送サイリスタT2、発光サイリスタL2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻oにおける発光チップCa1の動作と同様に、φI端子は、電流制限抵抗Riを介して、ブロック電源ライン240b1〜240b4に接続されている。よって、φI端子が「H」(0V)になって、点灯信号線75(図8参照)の電位が「H」になる。すると、発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってターンオフし、消灯する(非点灯になる)。これにより、ゲート端子Gl1が「L」に向かって移行する。そして、発光サイリスタL1のしきい電圧は−4.8Vになる。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの書込信号φW1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態にある。
(18)時刻r
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
(19)時刻s
時刻sにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。これにより、書込サイリスタM4のしきい電圧が−3Vに、発光サイリスタL4のしきい電圧が−4.5Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
時刻sにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。これにより、書込サイリスタM4のしきい電圧が−3Vに、発光サイリスタL4のしきい電圧が−4.5Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
(20)時刻t
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。そして、書込サイリスタM2のゲート端子Gm2および発光サイリスタL2のゲート端子Gl2も「H」に移行する。そして、転送サイリスタT2、書込サイリスタM2のしきい電圧が−4.8Vになる。
時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。そして、書込サイリスタM2のゲート端子Gm2および発光サイリスタL2のゲート端子Gl2も「H」に移行する。そして、転送サイリスタT2、書込サイリスタM2のしきい電圧が−4.8Vになる。
時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2、書込サイリスタM2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
(21)その他
時刻uにおいて、発光チップ群#aの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御が行われる。
時刻uにおいて、発光チップ群#aの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御が行われる。
以上説明した発光チップCの動作を、図8を参照しつつ、まとめて説明する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移している。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図9における時刻mから時刻nまでの期間)ように、時間軸上でずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移している。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図9における時刻mから時刻nまでの期間)ように、時間軸上でずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
そして、転送サイリスタTがオン状態になって、ゲート端子Gtが「H」(0V)になると、ゲート端子Gtに接続ダイオードDyを介して接続された書込サイリスタMのゲート端子Gmの電位が−1.5Vになり、書込サイリスタMのしきい電圧が−3Vとなる。
そして、許可信号φE(φEaまたはφEb)と書込信号φW(φW1〜φW32)とが共に「L」であるとき、書込信号線74の電位が「L」(−3.3V)になって、書込サイリスタMがターンオンする。
書込サイリスタMがオン状態になって、書込サイリスタMのゲート端子Gmが「H」(0V)になると、ゲート端子Gmに接続ダイオードDzを介して接続されたゲート端子Glの電位が−1.5Vになり、発光サイリスタLのしきい電圧が−3Vになる。
許可信号φE(φEaまたはφEb)と書込信号φW(φW1〜φW32)とが共に「L」になる時刻の前に、点灯信号φI(φIaまたはφIb)を「L」(−3.3V)から「H」(0V)に設定する。
スイッチトランジスタQのエミッタ端子は、「L」(−3.3V)の点灯電位VIに接続されている。よって、点灯信号φIが「H」(0V)になると、npn型のスイッチトランジスタQのエミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタQがオン状態になる。すると、電源線抵抗Rcを介して基準電位Vsubになっていたブロック電源ライン240(スイッチトランジスタQのコレクタ端子)は、エミッタ端子の電位(「L」(−3.3V))になる。そして、電流制限抵抗Riを介してブロック電源ライン240に接続された、発光チップCのφI端子は、「L」(−3.3V)になる。
よって、許可信号φEと書込信号φWとが共に「L」になるタイミング(時刻)において、発光サイリスタLがターンオンして、点灯(発光)する。
許可信号φE(φEaまたはφEb)と書込信号φW(φW1〜φW32)とが共に「L」になる時刻の前に、点灯信号φI(φIaまたはφIb)を「L」(−3.3V)から「H」(0V)に設定する。
スイッチトランジスタQのエミッタ端子は、「L」(−3.3V)の点灯電位VIに接続されている。よって、点灯信号φIが「H」(0V)になると、npn型のスイッチトランジスタQのエミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタQがオン状態になる。すると、電源線抵抗Rcを介して基準電位Vsubになっていたブロック電源ライン240(スイッチトランジスタQのコレクタ端子)は、エミッタ端子の電位(「L」(−3.3V))になる。そして、電流制限抵抗Riを介してブロック電源ライン240に接続された、発光チップCのφI端子は、「L」(−3.3V)になる。
よって、許可信号φEと書込信号φWとが共に「L」になるタイミング(時刻)において、発光サイリスタLがターンオンして、点灯(発光)する。
このように、発光サイリスタLが点灯(発光)している点灯期間は、許可信号φEと書込信号φWとが共に「L」になるタイミング(時刻)から、点灯信号φIが「L」から「H」になるタイミング(時刻)(例えば、図9における発光チップCa1の時刻eから時刻o)までとなる。
一方、許可信号φEまたは書込信号φWのいずれか一方が「L」になる状態は、いわゆる半選択の状態であって、書込サイリスタMはターンオンせず、発光サイリスタLもターンオンしない。
一方、許可信号φEまたは書込信号φWのいずれか一方が「L」になる状態は、いわゆる半選択の状態であって、書込サイリスタMはターンオンせず、発光サイリスタLもターンオンしない。
すなわち、許可信号φEが「L」である発光チップCでは、書込信号φWの「H」から「L」へ移行により、発光サイリスタLが点灯(発光)する。
一方、許可信号φEが「H」であると、書込信号φWが「H」から「L」へ移行しても、発光サイリスタLの点灯(発光)が阻止される。
一方、許可信号φEが「H」であると、書込信号φWが「H」から「L」へ移行しても、発光サイリスタLの点灯(発光)が阻止される。
本実施の形態では、発光チップ群#aと発光チップ群#bとに属する発光チップCから構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯(発光)するときは、共通に送信する書込信号φW(φW1〜φW32)に期間Tの間に「L」になる期間を2つ設けている(図9の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間)。すなわち、前の「L」の期間は発光チップ群#aの発光チップCに対して、後の「L」の期間は発光チップ群#bの発光チップCに対して、点灯の開始を設定する。
そして、本実施の形態では、発光チップ群#aと発光チップ群#bとで、それぞれに送信する転送信号(第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b)、許可信号φE(φEaおよびφEb)および点灯信号φI(φIaおよびφIb)を期間Tの1/2の期間(位相でいう180°)ずらしている。これにより、書込信号φW(φW1〜φW32)に設けた2つの「L」の期間を設定するための期間の幅(マージン)が最大になるようにしている。
すなわち、位相を180°ずらしているので、書込信号φWに設ける2つの「L」の時刻は、それぞれ期間Tの前半の1/2の期間と後半の1/2の期間に設ければよい。
すなわち、位相を180°ずらしているので、書込信号φWに設ける2つの「L」の時刻は、それぞれ期間Tの前半の1/2の期間と後半の1/2の期間に設ければよい。
なお、許可信号φEおよび書込信号φWは、それぞれ「L」となることにより、発光サイリスタLを点灯対象として選択するものであって、許可信号φEおよび書込信号φWがともに点灯対象として選択した発光サイリスタLが点灯する。
よって、発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、その発光チップCに送信する書込信号φW(φW1〜φW32)の「L」の期間が重なるようにすればよい。許可信号φEbについても同様である。
一方、許可信号φE(φEaおよびφEb)は、同じ発光チップ組に属する発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、同じ発光チップ組に属する発光チップ群#bの発光チップCに送信する書込信号φW(φW1〜φW32)の「L」の期間とが重ならないようにすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタLが点灯(発光)してしまうことを抑制するためである。
よって、発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、その発光チップCに送信する書込信号φW(φW1〜φW32)の「L」の期間が重なるようにすればよい。許可信号φEbについても同様である。
一方、許可信号φE(φEaおよびφEb)は、同じ発光チップ組に属する発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、同じ発光チップ組に属する発光チップ群#bの発光チップCに送信する書込信号φW(φW1〜φW32)の「L」の期間とが重ならないようにすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタLが点灯(発光)してしまうことを抑制するためである。
次に、図9により、発光チップ組#2に属する発光チップCa2およびCb2の動作および発光チップ組#3に属する発光チップCa3およびCb3の動作について説明する。前述したように、発光チップCa2、Ca3は、発光チップCa1と並行に動作し、発光チップCa1、Cb1と同様に動作する。発光チップCb2、Cb3は、発光チップCb1と並行して動作し、発光チップCb1と同様に動作する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。また、発光チップ組#3に属する発光チップCa3およびCb3については、発光サイリスタLの光量補正のために、書込信号φW3の「L」の時刻を変更する方法について説明する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。また、発光チップ組#3に属する発光チップCa3およびCb3については、発光サイリスタLの光量補正のために、書込信号φW3の「L」の時刻を変更する方法について説明する。
前述したように、発光チップ組#2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップCa1の発光サイリスタL1を点灯させるために書込信号φW1を「L」にする時刻eから時刻fまでの期間において、書込信号φW2を「H」のままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の書込信号線74が−1.65Vのまま維持され、書込サイリスタM1がターンオンできない。よって、発光サイリスタL1のしきい電圧も−4.5Vに維持されるので、ターンオンできず、点灯(発光)しない。
発光チップCb2の発光サイリスタL2においても同様である。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップCa1の発光サイリスタL1を点灯させるために書込信号φW1を「L」にする時刻eから時刻fまでの期間において、書込信号φW2を「H」のままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の書込信号線74が−1.65Vのまま維持され、書込サイリスタM1がターンオンできない。よって、発光サイリスタL1のしきい電圧も−4.5Vに維持されるので、ターンオンできず、点灯(発光)しない。
発光チップCb2の発光サイリスタL2においても同様である。
一方、発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。このため、発光サイリスタLの光量を補正(光量補正)する。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタLの点灯期間は、書込信号φWが「L」に移行して発光サイリスタLをターンオンする時刻から、点灯信号φIが「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
前述したように、発光サイリスタLの点灯期間は、書込信号φWが「L」に移行して発光サイリスタLをターンオンする時刻から、点灯信号φIが「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
図9に示すように、発光チップCa1の発光サイリスタL1は、時刻eにおいて、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)する。これに対し、発光チップCa3の発光サイリスタL1は、時刻eとfとの間において、書込信号φW1を「L」にすることにより、ターンオンし、点灯(発光)している。
すなわち、発光チップCa3の発光サイリスタL1の点灯期間は、発光チップCa1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「L」に移行する時刻を調整することで、点灯期間を長くまたは短くできる。
すなわち、発光チップCa3の発光サイリスタL1の点灯期間は、発光チップCa1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「L」に移行する時刻を調整することで、点灯期間を長くまたは短くできる。
以上説明したように、許可信号φEは、点灯させる発光サイリスタLを備える発光チップCを選択するチップイネーブル信号として働き、書込信号φWは、選択された発光チップCの発光サイリスタLを点灯(発光)または非点灯(点灯させない)を設定する信号として働く。
(電位制御部190)
次に、電位制御部190について説明する。
図6に示したように、発光装置65は、各発光チップブロックB(Ba1〜Ba4、Bb1〜Bb4)において、ブロック電源ライン240(240a1〜240a4、240b1〜240b4)(スイッチトランジスタQ(Qa1〜Qa4、Qb1〜Qb4)のコレクタ端子)と、基準電位Vsubを供給する電源ライン200(200a1〜200a4、200b1〜200b4)との間に、スイッチトランジスタQの電流の変動を抑制することで、発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動を抑制する電位制御部190を備えている。
前述したように、発光チップブロックB(Ba1〜Ba4、Bb1〜Bb4)の構成は同じである。そこで、発光チップブロックBb1を例として、電位制御部190を説明する。よって、発光チップブロックBb1を発光チップブロックBb1(B)と表記する。
次に、電位制御部190について説明する。
図6に示したように、発光装置65は、各発光チップブロックB(Ba1〜Ba4、Bb1〜Bb4)において、ブロック電源ライン240(240a1〜240a4、240b1〜240b4)(スイッチトランジスタQ(Qa1〜Qa4、Qb1〜Qb4)のコレクタ端子)と、基準電位Vsubを供給する電源ライン200(200a1〜200a4、200b1〜200b4)との間に、スイッチトランジスタQの電流の変動を抑制することで、発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動を抑制する電位制御部190を備えている。
前述したように、発光チップブロックB(Ba1〜Ba4、Bb1〜Bb4)の構成は同じである。そこで、発光チップブロックBb1を例として、電位制御部190を説明する。よって、発光チップブロックBb1を発光チップブロックBb1(B)と表記する。
図10は、発光チップブロックBb1(B)の構成を示す図である。図10(a)は、図6から発光チップブロックBb1を取り出した図である。図10(b)は、電位制御部190をpnp型の電流制御トランジスタQcを備える回路で構成した図である。
図10(a)は、図6と同様に、発光チップブロックBb1に属する発光チップCb1〜Cb8、スイッチトランジスタQb1、基準電位Vsubを供給する電源ライン200b1、点灯電位VIbを供給する207b1を取り出して示している。
発光チップブロックBb1は、発光チップCb1〜Cb8を備えている。そして、各発光チップCb1〜Cb8のφI端子は、電流制限抵抗Riを介して、ブロック電源ライン240b1(スイッチトランジスタQb1のコレクタ端子)に接続されている。一方、各発光チップCb1〜Cb8の基板80の裏面に設けられたVsub端子は、基準電位供給部160から基準電位Vsub(「H」(0V))が供給される電源ライン200b1に接続されている。抵抗Raは、前述したように、電源ライン200b1の寄生抵抗である。
スイッチトランジスタQb1のエミッタ端子は、点灯電位VIb(「L」(−3.3V))を供給する電源ライン207b1に接続されている。抵抗Rkkは、電源ライン207b1の寄生抵抗である。
スイッチトランジスタQb1のベース端子は、抵抗Rbを介して、点灯信号ライン204bに接続され、点灯信号発生部140bから点灯信号φIbが送信される。
スイッチトランジスタQb1のベース端子は、抵抗Rbを介して、点灯信号ライン204bに接続され、点灯信号発生部140bから点灯信号φIbが送信される。
そして、発光チップブロックBb1は、「H」(0V)のVsub電位が供給される電源ライン200b1と、ブロック電源ライン240b1との間に、電源線抵抗Rcおよび電位制御部190を備えている。
なお、スイッチトランジスタQb1をスイッチトランジスタQb1(Q)と表記する。
なお、スイッチトランジスタQb1をスイッチトランジスタQb1(Q)と表記する。
図10(b)に示すように、電位制御部190は、pnp型バイポーラトランジスタの電流制御トランジスタQcと、抵抗Rc1、Rc2および抵抗Rlとを備えている。
電流制御トランジスタQcのエミッタ端子は、基準電位Vsub(「H」(0V))を供給する電源ライン200b1に接続されている。電流制御トランジスタQcのコレクタ端子は、抵抗Rlを介して、ブロック電源ライン240b1に接続されている。
抵抗Rc1は、基準電位Vsub(「H」(0V))を供給する電源ライン200b1と電流制御トランジスタQcのベース端子との間に設けられ、抵抗Rc2は、電流制御トランジスタQcのベース端子とブロック電源ライン240b1との間に設けられている。
なお、電流制御トランジスタQcは、Si半導体によるバイポーラトランジスタの他、電界効果トランジスタ(FET)であってもよい。
電流制御トランジスタQcのエミッタ端子は、基準電位Vsub(「H」(0V))を供給する電源ライン200b1に接続されている。電流制御トランジスタQcのコレクタ端子は、抵抗Rlを介して、ブロック電源ライン240b1に接続されている。
抵抗Rc1は、基準電位Vsub(「H」(0V))を供給する電源ライン200b1と電流制御トランジスタQcのベース端子との間に設けられ、抵抗Rc2は、電流制御トランジスタQcのベース端子とブロック電源ライン240b1との間に設けられている。
なお、電流制御トランジスタQcは、Si半導体によるバイポーラトランジスタの他、電界効果トランジスタ(FET)であってもよい。
ここで、電位制御部190を設けない場合を考える。なお、点灯電位VIbと基準電位Vsubとは変動しないとする。
発光チップの8個の発光チップC(Cb1〜Cb8)を備える発光チップブロックBb1は、並行して最大8個の発光チップCが点灯(発光)する。このとき、各発光チップCは、それぞれ1個の発光サイリスタLが点灯(発光)する。
図11は、スイッチトランジスタQの特性を示す図である。図11では、スイッチトランジスタQのコレクタ端子とエミッタ端子との間のコレクタ−エミッタ間電位Vce(Q)に対するコレクタ端子を流れるコレクタ電流Ic(Q)との関係を示している。
npn型のスイッチトランジスタQのコレクタ電流Ic(Q)は、ベース電流Ib(Q)が一定の場合、コレクタ−エミッタ間電位Vce(Q)が大きくなると流れ始め、のち飽和する。そして、コレクタ電流Ic(Q)は、ベース電流Ib(Q)の増加とともに、飽和したときの電流が大きくなる。
発光チップの8個の発光チップC(Cb1〜Cb8)を備える発光チップブロックBb1は、並行して最大8個の発光チップCが点灯(発光)する。このとき、各発光チップCは、それぞれ1個の発光サイリスタLが点灯(発光)する。
図11は、スイッチトランジスタQの特性を示す図である。図11では、スイッチトランジスタQのコレクタ端子とエミッタ端子との間のコレクタ−エミッタ間電位Vce(Q)に対するコレクタ端子を流れるコレクタ電流Ic(Q)との関係を示している。
npn型のスイッチトランジスタQのコレクタ電流Ic(Q)は、ベース電流Ib(Q)が一定の場合、コレクタ−エミッタ間電位Vce(Q)が大きくなると流れ始め、のち飽和する。そして、コレクタ電流Ic(Q)は、ベース電流Ib(Q)の増加とともに、飽和したときの電流が大きくなる。
そして、図11に示すように、1個の発光チップCが点灯するときにスイッチトランジスタQb1(Q)に流れる電流は、複数の発光チップCが点灯するとき、例えば8個の発光チップCが点灯するときに比べて少ない。このため、点灯する発光チップCの数によって、スイッチトランジスタQb1(Q)のコレクタ−エミッタ間電位Vce(Q)が変動することになる。すなわち、1個の発光チップCが点灯するときと、8個の発光チップCが点灯するときとでは、コレクタ−エミッタ間電位Vce(Q)にコレクタ−エミッタ間電圧差ΔVce(Q)が生じてしまう。
前述したように、基準電位Vsubと点灯電位VIbとは変化しないので、点灯する発光チップCの数によって、コレクタ−エミッタ間電位Vce(Q)の変動により、電源ライン200b1とブロック電源ライン240b1との間の電位、すなわち点灯する発光チップCの発光サイリスタLのアノード端子とカソード端子との間の電位が変動し、発光サイリスタLの発光光量が変動してしまう。
上述したように、発光サイリスタLの発光光量の変動は、スイッチトランジスタQb1(Q)のコレクタ−エミッタ間電位Vce(Q)の変動から検出しうる。そして、コレクタ−エミッタ間電位Vce(Q)の変動を抑制するように制御すれば、発光サイリスタLのアノード端子とカソード端子との間の電位の変動が抑制され、発光サイリスタLの発光光量の変動が抑制できる。また、検出されたコレクタ−エミッタ間電位Vce(Q)の変動から、発光サイリスタLのアノード端子とカソード端子との間の電位の変動を抑制するように、点灯電位VIを制御すれば、発光サイリスタLの発光光量の変動が抑制できる。
前述したように、基準電位Vsubと点灯電位VIbとは変化しないので、点灯する発光チップCの数によって、コレクタ−エミッタ間電位Vce(Q)の変動により、電源ライン200b1とブロック電源ライン240b1との間の電位、すなわち点灯する発光チップCの発光サイリスタLのアノード端子とカソード端子との間の電位が変動し、発光サイリスタLの発光光量が変動してしまう。
上述したように、発光サイリスタLの発光光量の変動は、スイッチトランジスタQb1(Q)のコレクタ−エミッタ間電位Vce(Q)の変動から検出しうる。そして、コレクタ−エミッタ間電位Vce(Q)の変動を抑制するように制御すれば、発光サイリスタLのアノード端子とカソード端子との間の電位の変動が抑制され、発光サイリスタLの発光光量の変動が抑制できる。また、検出されたコレクタ−エミッタ間電位Vce(Q)の変動から、発光サイリスタLのアノード端子とカソード端子との間の電位の変動を抑制するように、点灯電位VIを制御すれば、発光サイリスタLの発光光量の変動が抑制できる。
次に、電位制御部190の動作を説明する。
図12は電流制御トランジスタQcの特性を示す図である。図12では、電流制御トランジスタQcのベース端子とエミッタ端子との間のベース−エミッタ間電位Vbe(Qc)に対するコレクタ電流Ic(Qc)を示している。ベース−エミッタ間電位Vbe(Qc)が順バイアス(Siの場合、0.7V以上)になると、コレクタ電流Ic(Qc)が流れ始め、ベース−エミッタ間電位Vbe(Qc)(絶対値)の増加とともにコレクタ電流Ic(Qc)が増加する。
図12は電流制御トランジスタQcの特性を示す図である。図12では、電流制御トランジスタQcのベース端子とエミッタ端子との間のベース−エミッタ間電位Vbe(Qc)に対するコレクタ電流Ic(Qc)を示している。ベース−エミッタ間電位Vbe(Qc)が順バイアス(Siの場合、0.7V以上)になると、コレクタ電流Ic(Qc)が流れ始め、ベース−エミッタ間電位Vbe(Qc)(絶対値)の増加とともにコレクタ電流Ic(Qc)が増加する。
電位制御部190を設けた場合には、電源ライン200b1とブロック電源ライン240b1との間の電位差が、抵抗Rc1とRc2とで分圧される。すなわち、1個の発光チップCが点灯するときのコレクタ電流Ic(Q)=1chipは、8個の発光チップCが点灯するときのコレクタ電流Ic(Q)=8chipsに比べ、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)(絶対値)が小さく(図11参照)なるので、電源ライン200b1とブロック電源ライン240b1との間の電位差(絶対値)が大きくなる。すると、図12に示すように、電流制御トランジスタQcのベース−エミッタ間電位Vbe(Qc))(絶対値)が大きくなって、電流制御トランジスタQcのコレクタ電流Ic(Qc)が増加する(図12中、Ic(Qc)=1chip)。これにより、スイッチトランジスタQb1(Q)に流れる電流は、1個の発光チップCに流れる電流と増加した電流制御トランジスタQcのコレクタ電流Ic(Qc)との和になる。
一方、8個の発光チップCが点灯するときは、図11に示したように、スイッチトランジスタQb1(Q)に流れる電流が増加するとともに、コレクタ−エミッタ間電位Vce(Q)が増加する。そして、電源ライン200b1とブロック電源ライン240b1との間の電位(絶対値)が、1個の発光チップCが点灯するときに比べ、小さくなる。すると、図12に示すように、抵抗Rc1とRc2とで分圧された、電流制御トランジスタQcのベース−エミッタ間電位Vbe(Qc)が小さくなって、電流制御トランジスタQcのコレクタ電流Ic(Qc)が減少する。このとき、スイッチトランジスタQb1(Q)に流れる電流は、8個の発光チップCに流れる電流と減少した電流制御トランジスタQcのコレクタ電流Ic(Qc)との和になる。
電流制御トランジスタQcのコレクタ電流Ic(Qc)は、電源ライン200b1とブロック電源ライン240b1との間の電位の変動に伴い、ベース−エミッタ間電位Vbe(Qc)の変動幅ΔVbeに対応して、幅ΔIc(Qc)の範囲で変化する。
電流制御トランジスタQcは、点灯する発光チップCの数が少ないときは、コレクタ電流Ic(Qc)が増加し、点灯する発光チップCの数が多いときは、コレクタ電流Ic(Qc)が減少して、スイッチトランジスタQb1(Q)のコレクタ電流Ic(Q)の変動を抑制する。
本実施の形態では、並列して点灯される発光チップCの数によるスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動、すなわち電源ライン200b1とブロック電源ライン240b1との間の電位の変動を、電流制御トランジスタQcのベース−エミッタ間電位Vbe(Qc)の変動として検出する。そして、検出した電位の変動に基づいて、電流制御トランジスタQcを流れる電流を変化させることで、スイッチトランジスタQのコレクタ電流Ic(Q)が、並行して点灯される発光チップCの数によって変動することを抑制する。スイッチトランジスタQのコレクタ電流Ic(Q)の変動が抑制されれば、コレクタ−エミッタ間電位Vce(Q)の変動が抑制されるので、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、電流制御トランジスタQcは、ベース−エミッタ間電位Vbe(Qc)の変動を検出すると、電流制御トランジスタQcの特性に基づいて、自ら流れる電流を変化させ、スイッチトランジスタQのコレクタ電流Ic(Q)の変動を抑制している。
電流制御トランジスタQcは、点灯する発光チップCの数が少ないときは、コレクタ電流Ic(Qc)が増加し、点灯する発光チップCの数が多いときは、コレクタ電流Ic(Qc)が減少して、スイッチトランジスタQb1(Q)のコレクタ電流Ic(Q)の変動を抑制する。
本実施の形態では、並列して点灯される発光チップCの数によるスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動、すなわち電源ライン200b1とブロック電源ライン240b1との間の電位の変動を、電流制御トランジスタQcのベース−エミッタ間電位Vbe(Qc)の変動として検出する。そして、検出した電位の変動に基づいて、電流制御トランジスタQcを流れる電流を変化させることで、スイッチトランジスタQのコレクタ電流Ic(Q)が、並行して点灯される発光チップCの数によって変動することを抑制する。スイッチトランジスタQのコレクタ電流Ic(Q)の変動が抑制されれば、コレクタ−エミッタ間電位Vce(Q)の変動が抑制されるので、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、電流制御トランジスタQcは、ベース−エミッタ間電位Vbe(Qc)の変動を検出すると、電流制御トランジスタQcの特性に基づいて、自ら流れる電流を変化させ、スイッチトランジスタQのコレクタ電流Ic(Q)の変動を抑制している。
本実施の形態では、点灯させる発光チップCの数によらず、スイッチトランジスタQb1(Q)のエミッタ端子とコレクタ端子の間の電位の変動を抑制するために、スイッチトランジスタQb1に流れる電流を、8個の発光チップCを点灯させるときに相当する値とし、点灯しない発光チップCの数に相当する電流を、電流制御トランジスタQcに流していると考えることができる。すなわち、点灯させない発光チップCの数に相当する電流が、電流制御トランジスタQcに流れることになる。
なお、電流制御トランジスタQcの特性および抵抗Rc1、Rc2、Rlの抵抗値は、発光サイリスタLの発光光量の変動が抑制されるように設定すればよい。
[第2の実施の形態]
第2の実施の形態が適用される発光装置65は、第1の実施の形態が適用される発光装置65において、電位制御部190が電位制御オペアンプ(演算増幅器)Opを加えて構成されている。
図13は、第2の実施の形態が適用される発光装置65における電位制御オペアンプOpを加えて構成した電位制御部190を示す図である。
図10(b)では、電位制御部190をpnp型バイポーラトランジスタの電流制御トランジスタQcで構成した。この場合、図12に示したように、電流制御トランジスタQcのコレクタ電流Ic(Qc)は、ベース−エミッタ間電位Vbe(Qc)に対して非線形で変化する。すなわち、電流制御トランジスタQcのコレクタ電流Ic(Qc)は、ベース−エミッタ間電位Vbe(Qc)が大きいほど、変化率が大きくなる。例えば1個の発光チップCが点灯する場合(Ic(Qc)=1chip)のコレクタ電流Ic(Qc)の変化は、7個の発光チップCが点灯する場合(Ic(Qc)=7chips)のコレクタ電流Ic(Qc)の変化より大きい。すなわち、スイッチトランジスタQb1(Q)のエミッタ端子とコレクタ端子との間の電位が、点灯させる発光チップCの数によって変動することになる。
第2の実施の形態が適用される発光装置65は、第1の実施の形態が適用される発光装置65において、電位制御部190が電位制御オペアンプ(演算増幅器)Opを加えて構成されている。
図13は、第2の実施の形態が適用される発光装置65における電位制御オペアンプOpを加えて構成した電位制御部190を示す図である。
図10(b)では、電位制御部190をpnp型バイポーラトランジスタの電流制御トランジスタQcで構成した。この場合、図12に示したように、電流制御トランジスタQcのコレクタ電流Ic(Qc)は、ベース−エミッタ間電位Vbe(Qc)に対して非線形で変化する。すなわち、電流制御トランジスタQcのコレクタ電流Ic(Qc)は、ベース−エミッタ間電位Vbe(Qc)が大きいほど、変化率が大きくなる。例えば1個の発光チップCが点灯する場合(Ic(Qc)=1chip)のコレクタ電流Ic(Qc)の変化は、7個の発光チップCが点灯する場合(Ic(Qc)=7chips)のコレクタ電流Ic(Qc)の変化より大きい。すなわち、スイッチトランジスタQb1(Q)のエミッタ端子とコレクタ端子との間の電位が、点灯させる発光チップCの数によって変動することになる。
これに対し、図13に示すように、発光チップブロックBb1(B)の電位制御部190に電位制御オペアンプOpを加えると、電流制御トランジスタQcに流れる電流を、点灯させない発光チップCの数に比例させうる。
電位制御オペアンプOpを加えて構成した電位制御部190を説明する。
電位制御部190は、図10(b)と同様に、抵抗Rc1とRc2とは直列に接続され、抵抗Rc1側が電源ライン200b1に、抵抗Rc2側がブロック電源ライン240b1に接続されている。
抵抗Rc1とRc2との接続点は、電位制御オペアンプOpの+入力端子に接続されている。そして、電源ライン200b1とブロック電源ライン240b1との間の電位が抵抗Rc1とRc2とで分圧され、電位制御オペアンプOpの+入力端子に入力される。
一方、電流制御トランジスタQcのベース端子は、抵抗Roを介して、電位制御オペアンプOpの出力端子に接続されている。そして、電流制御トランジスタQcのエミッタ端子は抵抗Rsを介して、Vsub電位が供給される電源ライン200b1に接続されている。なお、電流制御トランジスタQcのコレクタ端子はブロック電源ライン240b1に接続されている。
そして、電流制御トランジスタQcのエミッタ端子は電位制御オペアンプOpの−入力端子に接続されている。
電位制御オペアンプOpを加えて構成した電位制御部190を説明する。
電位制御部190は、図10(b)と同様に、抵抗Rc1とRc2とは直列に接続され、抵抗Rc1側が電源ライン200b1に、抵抗Rc2側がブロック電源ライン240b1に接続されている。
抵抗Rc1とRc2との接続点は、電位制御オペアンプOpの+入力端子に接続されている。そして、電源ライン200b1とブロック電源ライン240b1との間の電位が抵抗Rc1とRc2とで分圧され、電位制御オペアンプOpの+入力端子に入力される。
一方、電流制御トランジスタQcのベース端子は、抵抗Roを介して、電位制御オペアンプOpの出力端子に接続されている。そして、電流制御トランジスタQcのエミッタ端子は抵抗Rsを介して、Vsub電位が供給される電源ライン200b1に接続されている。なお、電流制御トランジスタQcのコレクタ端子はブロック電源ライン240b1に接続されている。
そして、電流制御トランジスタQcのエミッタ端子は電位制御オペアンプOpの−入力端子に接続されている。
電流制御トランジスタQcに流れる電流は、抵抗Rsで検出され、電位制御オペアンプOpの−入力端子にフィードバックされる。これにより、電位制御オペアンプOpの+入力端子の電源ライン200b1とブロック電源ライン240b1との間の電位と、抵抗Rcで検出される電流制御トランジスタQcに流れる電流との差分により、電流制御トランジスタQcが制御され、図10(b)に示した、電位制御オペアンプOpを用いない場合に比べ、点灯させない発光チップCの数により比例した電流を電流制御トランジスタQcに流しうる。
本実施の形態では、並列して点灯される発光チップCの数によるスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動、すなわち電源ライン200b1とブロック電源ライン240b1との間の電位を、抵抗Rc1とRc2とで分圧し、電位制御オペアンプOpの+入力端子の電位の変動として検出する。そして、電位制御オペアンプOpにより、検出した電位の変動と、−入力端子にフィードバックさせた電流制御トランジスタQcとに流れる電流とから、電流制御トランジスタQcを流れる電流を変化させている。このようにして、スイッチトランジスタQのコレクタ電流Ic(Q)が、並行して点灯される発光チップCの数によって変動することを抑制している。スイッチトランジスタQのコレクタ電流Ic(Q)の変動が抑制されれば、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動が抑制されるので、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
本実施の形態では、並列して点灯される発光チップCの数によるスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動、すなわち電源ライン200b1とブロック電源ライン240b1との間の電位を、抵抗Rc1とRc2とで分圧し、電位制御オペアンプOpの+入力端子の電位の変動として検出する。そして、電位制御オペアンプOpにより、検出した電位の変動と、−入力端子にフィードバックさせた電流制御トランジスタQcとに流れる電流とから、電流制御トランジスタQcを流れる電流を変化させている。このようにして、スイッチトランジスタQのコレクタ電流Ic(Q)が、並行して点灯される発光チップCの数によって変動することを抑制している。スイッチトランジスタQのコレクタ電流Ic(Q)の変動が抑制されれば、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動が抑制されるので、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
[第3の実施の形態]
第1の実施の形態が適用される発光装置65では、電位制御部190を発光チップブロックB毎に設け、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を抑制することで、ブロック電源ライン240の電位の変動を抑制した。これにより、発光サイリスタLの発光光量の変動を抑制した。
第3の実施の形態が適用される発光装置65では、発光チップ群を単位として、発光チップブロックBのブロック電源ライン240の電位の変動を抑制して、発光サイリスタLの発光光量の変動を抑制する。
第1の実施の形態が適用される発光装置65では、電位制御部190を発光チップブロックB毎に設け、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を抑制することで、ブロック電源ライン240の電位の変動を抑制した。これにより、発光サイリスタLの発光光量の変動を抑制した。
第3の実施の形態が適用される発光装置65では、発光チップ群を単位として、発光チップブロックBのブロック電源ライン240の電位の変動を抑制して、発光サイリスタLの発光光量の変動を抑制する。
図14は、第3の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路図である。図14では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
発光チップ群#bは、発光チップブロックBb1(発光チップCb1〜Cb8)、発光チップブロックBb2(発光チップCb9〜Cb16)、発光チップブロックBb3(発光チップCb17〜Cb24)、発光チップブロックBb4(発光チップCb25〜Cb32)を備えている。
各発光チップブロックBの構成は、図10(a)に示した発光チップブロックBb1から電位制御部190を除いた構成である。よって、同様なものには同じ符号を付して、詳細な説明を省略する。
発光チップ群#bは、発光チップブロックBb1(発光チップCb1〜Cb8)、発光チップブロックBb2(発光チップCb9〜Cb16)、発光チップブロックBb3(発光チップCb17〜Cb24)、発光チップブロックBb4(発光チップCb25〜Cb32)を備えている。
各発光チップブロックBの構成は、図10(a)に示した発光チップブロックBb1から電位制御部190を除いた構成である。よって、同様なものには同じ符号を付して、詳細な説明を省略する。
各スイッチトランジスタQb1〜Qb4のエミッタ端子は、帰還(フィードバック)ライン250b1〜250b4に接続され、それぞれ抵抗Reを介して集線され、抵抗Rdの一方の端子および電位制御オペアンプOpbの−入力端子に接続されている。
電位制御オペアンプOpbの+入力端子には、参照電位Vrefが入力されている。電位制御オペアンプOpbの出力端子は、抵抗Rdの他方の端子と接続されるとともに、点灯電位VIbを供給する点灯電位供給部180bに接続されている。
すなわち、本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン250b1〜250b4、抵抗Re、Rd、電位制御オペアンプOpbを備えている。
なお、図14に示していない他のライン(第1転送信号ライン201b、第2転送信号ライン202bなど)および発光チップCの構成は、図5、6および図8に示したと同様である。よって、これらについての説明を省略する。
電位制御オペアンプOpbの+入力端子には、参照電位Vrefが入力されている。電位制御オペアンプOpbの出力端子は、抵抗Rdの他方の端子と接続されるとともに、点灯電位VIbを供給する点灯電位供給部180bに接続されている。
すなわち、本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン250b1〜250b4、抵抗Re、Rd、電位制御オペアンプOpbを備えている。
なお、図14に示していない他のライン(第1転送信号ライン201b、第2転送信号ライン202bなど)および発光チップCの構成は、図5、6および図8に示したと同様である。よって、これらについての説明を省略する。
次に、図14により、第3の実施の形態が適用される発光装置65の動作を説明する。
第1の実施の形態が適用される発光装置65について説明したように、点灯させる発光チップCの数により、発光チップブロックBのスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)が変動する。よって、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動は、スイッチトランジスタQのエミッタ端子の電位により検出しうる。
よって、第3の実施の形態では、スイッチトランジスタQのエミッタ端子は、エミッタ端子の電位が抵抗Reを介して検出されるように、電位制御オペアンプOpbの−入力端子に接続されている。そして、検出されたエミッタ端子の電位が参照電位Vrefと比較される。そして、エミッタ端子の電位の変動に対応して、点灯電位供給部180bが供給する点灯電位VIbを変化させる。これにより、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
第1の実施の形態が適用される発光装置65について説明したように、点灯させる発光チップCの数により、発光チップブロックBのスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)が変動する。よって、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動は、スイッチトランジスタQのエミッタ端子の電位により検出しうる。
よって、第3の実施の形態では、スイッチトランジスタQのエミッタ端子は、エミッタ端子の電位が抵抗Reを介して検出されるように、電位制御オペアンプOpbの−入力端子に接続されている。そして、検出されたエミッタ端子の電位が参照電位Vrefと比較される。そして、エミッタ端子の電位の変動に対応して、点灯電位供給部180bが供給する点灯電位VIbを変化させる。これにより、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、図14では、点灯電位供給部180bは、発光チップ群#bに対して設けているので、各発光チップブロックBb1、Bb2、Bb3、Bb4のスイッチトランジスタQのエミッタ端子が、帰還ライン250b1〜250b4に接続され、それぞれ抵抗Reを介して集線されて、電位制御オペアンプOpbの−入力端子に入力されている。
よって、本実施の形態では、4つの発光チップブロックBのスイッチトランジスタQの電流の変動が発光チップ群で平均化されて検出されている。
よって、本実施の形態では、4つの発光チップブロックBのスイッチトランジスタQの電流の変動が発光チップ群で平均化されて検出されている。
図示しないが、発光チップブロックBa1(発光チップCa1〜Ca8)、発光チップブロックBa2(発光チップCa9〜Ca16)、発光チップブロックBa3(発光チップCa17〜Ca24)、発光チップブロックBa4(発光チップCa25〜Ca32)を備える発光装置65の発光チップ群#aの部分は、図14に示した発光チップ群#bの部分と同様に構成されている。帰還ライン250b1〜250b4の代わりに、各スイッチトランジスタQa1〜Qa4のエミッタ端子に接続される帰還ライン250a1〜250a4(図示せず)を用いている。電位制御オペアンプOpbの代わりに電位制御オペアンプOpaを、点灯信号φIbを送信する点灯信号発生部140bの代わりに点灯信号φIaを送信する点灯信号発生部140aを、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている(図示せず)。そして、帰還(フィードバック)ライン250a1〜250a4は、それぞれ抵抗Reを介して集線され、抵抗Rdの一方の端子および電位制御オペアンプOpaの−入力端子に接続されている。そして、電位制御部190bの代わりの電位制御手段の一例としての電位制御部190a(図示せず)は、帰還ライン250a1〜250a4、抵抗Re、Rd、電位制御オペアンプOpaを備えている。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
[第4の実施の形態]
第4の実施の形態は、第3の実施の形態と、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を検出する方法が異なる。
第3の実施の形態では、ブロック電源ライン240の電位の変動を、スイッチトランジスタQのエミッタ端子から帰還ライン250b1〜250b4を設け、それぞれに対して設けられた抵抗Reを介して検出した。これに対し、第4の実施の形態では、ブロック電源ライン240の電位の変動を、抵抗Reを設けず、電源ライン207b1〜207b4のそれぞれの寄生抵抗である抵抗Rkkを介して検出する。
図15は、第4の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図15では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
第4の実施の形態は、第3の実施の形態と、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を検出する方法が異なる。
第3の実施の形態では、ブロック電源ライン240の電位の変動を、スイッチトランジスタQのエミッタ端子から帰還ライン250b1〜250b4を設け、それぞれに対して設けられた抵抗Reを介して検出した。これに対し、第4の実施の形態では、ブロック電源ライン240の電位の変動を、抵抗Reを設けず、電源ライン207b1〜207b4のそれぞれの寄生抵抗である抵抗Rkkを介して検出する。
図15は、第4の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図15では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
第4の実施の形態が適用される発光装置65は、図14に示した第3の実施の形態における抵抗Reの代わりに、抵抗RkcおよびRfを備えている。よって、図14に示した、第3の実施の形態が適用される発光装置65と異なる部分を説明する。
電源ライン207b1〜207b4は、点灯電位VIbを供給する点灯電位供給部180bの供給端側(寄生抵抗である抵抗Rkkが表れない側)で集線され、抵抗Rkcの一方の端子に接続されている。抵抗Rkcの他方の端子は、点灯電位供給部180bに接続されている。よって、点灯電位VIbは、抵抗Rkcを介して、電源ライン207b1〜207b4に供給される。
一方、抵抗Rkcの一方の端子は、抵抗Rfを介して、電位制御オペアンプOpbの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、抵抗Rf、Rd、Rkc、電位制御オペアンプOpbを備えている。
電源ライン207b1〜207b4は、点灯電位VIbを供給する点灯電位供給部180bの供給端側(寄生抵抗である抵抗Rkkが表れない側)で集線され、抵抗Rkcの一方の端子に接続されている。抵抗Rkcの他方の端子は、点灯電位供給部180bに接続されている。よって、点灯電位VIbは、抵抗Rkcを介して、電源ライン207b1〜207b4に供給される。
一方、抵抗Rkcの一方の端子は、抵抗Rfを介して、電位制御オペアンプOpbの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、抵抗Rf、Rd、Rkc、電位制御オペアンプOpbを備えている。
第4の実施の形態が適用される発光装置65では、発光チップブロックBのスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動が、電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkを介して検出される。そして、電源ライン207b1〜207b4が点灯電位供給部180bの供給端側で集線されることで、各発光チップブロックBb1〜Bb4のスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動が平均化され、抵抗Rfを介して電位の変化として検出される。
そして、電位制御オペアンプOpbにより、抵抗Rfを介して検出されたスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動と参照電位Vrefとが比較され、点灯電位供給部180bが供給する点灯電位VIbを変化させる。これにより、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
点灯電位供給部180bと電源ライン207b1〜207b4の集線された部分との間に設けられた抵抗Rkcは、電源ライン207b1〜207b4の集線された部分の電位が点灯電位VIbになることを抑制するために設けられている。
そして、電位制御オペアンプOpbにより、抵抗Rfを介して検出されたスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動と参照電位Vrefとが比較され、点灯電位供給部180bが供給する点灯電位VIbを変化させる。これにより、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
点灯電位供給部180bと電源ライン207b1〜207b4の集線された部分との間に設けられた抵抗Rkcは、電源ライン207b1〜207b4の集線された部分の電位が点灯電位VIbになることを抑制するために設けられている。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図15に示した発光チップ群#bの部分と同様に構成されている。電位制御オペアンプOpbの代わりに電位制御オペアンプOpaを、点灯信号φIbを送信する点灯信号発生部140bの代わりに点灯信号φIaを送信する点灯信号発生部140aを、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、抵抗Rf、Rd、Rkc、電位制御オペアンプOpaを備えている。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
[第5の実施の形態]
第5の実施の形態は、第3の実施の形態と、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を検出する方法が異なる。
第3の実施の形態では、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を、エミッタ端子の電位の変動として検出した。これに対し、第5の実施の形態では、スイッチトランジスタQのコレクタ端子の電位の変動を検出する。
図16は、第5の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図16では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
第5の実施の形態は、第3の実施の形態と、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を検出する方法が異なる。
第3の実施の形態では、スイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)の変動を、エミッタ端子の電位の変動として検出した。これに対し、第5の実施の形態では、スイッチトランジスタQのコレクタ端子の電位の変動を検出する。
図16は、第5の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図16では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
第5の実施の形態が適用される発光装置65は、図14に示した、第3の実施の形態における抵抗Reの代わりに、抵抗Rgを備えている。よって、図14に示した、第3の実施の形態が適用される発光装置65と異なる部分を説明する。
各スイッチトランジスタQb1〜Qb4のコレクタ端子は、帰還(フィードバック)ライン260b1〜260b4に接続され、それぞれ抵抗Rgを介して集線され、電位制御オペアンプOpbの−入力端子および抵抗Rdの一方の端子に並列に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン260b1〜260b4、抵抗Rd、Rg、電位制御オペアンプOpbを備えている。
各スイッチトランジスタQb1〜Qb4のコレクタ端子は、帰還(フィードバック)ライン260b1〜260b4に接続され、それぞれ抵抗Rgを介して集線され、電位制御オペアンプOpbの−入力端子および抵抗Rdの一方の端子に並列に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン260b1〜260b4、抵抗Rd、Rg、電位制御オペアンプOpbを備えている。
点灯させる発光チップCの数により変動したスイッチトランジスタQのコレクタ−エミッタ間電位Vce(Q)が変動する。第5の実施の形態では、第3の実施の形態におけるスイッチトランジスタQのエミッタ端子の電位の代わりに、コレクタ端子の電位の変動が検出される。そして、電位制御オペアンプOpbにより、検出されたコレクタ端子の電位が参照電位Vrefと比較される。そして、コレクタ端子の電位の変動に対応して、点灯電位供給部180bが供給する点灯電位VIbを変化させる。これにより、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図16に示した発光チップ群#bの部分と同様に構成されている。帰還ライン250b1〜250b4の代わりに、各スイッチトランジスタQa1〜Qa4のエミッタ端子に接続される帰還ライン250a1〜250a4を、電位制御オペアンプOpbの代わりに電位制御オペアンプOpaを、点灯信号φIbを送信する点灯信号発生部140bの代わりに点灯信号φIaを送信する点灯信号発生部140aを、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、帰還ライン260a1〜260a4、抵抗Rd、Rg、電位制御オペアンプOpaを備えている。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
[第6の実施の形態]
第6の実施の形態が適用される発光装置65は、第3の実施の形態における電位制御オペアンプOpa、Opb(図15参照。なお、電位制御オペアンプOpaは図示せず。)の代わりに、発光チップブロックB毎に設けられた比較器(コンパレータ)Coa1〜Coa4、Cob1〜Cob4を用いている。なお、比較器Coa1〜Coa4、Cob1〜Cob4をそれぞれ区別しないときは比較器Coと表記する。
比較器Coは、−入力端子に入力される信号と+入力端子に入力される信号とを比較し、どちらが高いか、低いかを判別し、判別した結果(“1”または“0”)を出力する。
図17は、第6の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図17では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。なお、発光チップ群#bの部分では、比較器Cob1〜Cob4を用いるため、図17では比較器Cob1〜Cob4を示している。
第6の実施の形態が適用される発光装置65は、第3の実施の形態における電位制御オペアンプOpa、Opb(図15参照。なお、電位制御オペアンプOpaは図示せず。)の代わりに、発光チップブロックB毎に設けられた比較器(コンパレータ)Coa1〜Coa4、Cob1〜Cob4を用いている。なお、比較器Coa1〜Coa4、Cob1〜Cob4をそれぞれ区別しないときは比較器Coと表記する。
比較器Coは、−入力端子に入力される信号と+入力端子に入力される信号とを比較し、どちらが高いか、低いかを判別し、判別した結果(“1”または“0”)を出力する。
図17は、第6の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図17では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。なお、発光チップ群#bの部分では、比較器Cob1〜Cob4を用いるため、図17では比較器Cob1〜Cob4を示している。
図14に示した第3の実施の形態が適用される発光装置65と異なる部分を説明し、他の部分の説明を省略する。
各発光チップブロックBb1〜Bb4は、それぞれに対応して設けられた比較器Cob1〜Cob4を備えている。
各比較器Cob1〜Cob4の−入力端子は、各発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のエミッタ端子と帰還ライン250b1〜250b4とに接続されている。各比較器Cob1〜Cob4の+入力端子には、参照電位Vrefが供給されている。各比較器Cob1〜Cob4の出力端子は、点灯電位VIbを供給する点灯電位供給部180bに接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン250b1〜250b4、比較器Cob1〜Cob4を備えている。
各発光チップブロックBb1〜Bb4は、それぞれに対応して設けられた比較器Cob1〜Cob4を備えている。
各比較器Cob1〜Cob4の−入力端子は、各発光チップブロックBb1〜Bb4のスイッチトランジスタQb1〜Qb4のエミッタ端子と帰還ライン250b1〜250b4とに接続されている。各比較器Cob1〜Cob4の+入力端子には、参照電位Vrefが供給されている。各比較器Cob1〜Cob4の出力端子は、点灯電位VIbを供給する点灯電位供給部180bに接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン250b1〜250b4、比較器Cob1〜Cob4を備えている。
第6の実施の形態が適用される発光装置65の動作を説明する。
図17に示すように、発光チップブロックBのスイッチトランジスタQのエミッタ端子の電位は、比較器Coに入力され、参照電位Vrefと比較される。そして、比較された結果が、比較器Coの出力端子から点灯電位供給部180bに送信される。そして、比較結果により、点灯電位供給部180bが供給する点灯電位VIbを変化させることで、ブロック電源ライン240bの電位の変動を抑制して、発光サイリスタLの発光光量の変動を抑制している。
図17に示すように、発光チップブロックBのスイッチトランジスタQのエミッタ端子の電位は、比較器Coに入力され、参照電位Vrefと比較される。そして、比較された結果が、比較器Coの出力端子から点灯電位供給部180bに送信される。そして、比較結果により、点灯電位供給部180bが供給する点灯電位VIbを変化させることで、ブロック電源ライン240bの電位の変動を抑制して、発光サイリスタLの発光光量の変動を抑制している。
なお、本実施の形態では、図17に示すように、各発光チップブロックBb1〜Bb4に設けられた比較器Cob1〜Cob4の出力端子が、点灯電位供給部180bに接続されている。
例えば、各比較器Cob1〜Cob4のうち、参照電位Vrefより高いと判別された発光チップブロックBが多い場合は、点灯電位VIbを低く(絶対値がより大きい負の値)し、各比較器Cob1〜Cob4のうち、参照電位Vrefより低いと判別された発光チップブロックBが多い場合は、点灯電位VIbを高く(絶対値がより小さい負の値)する。各比較器Cob1〜Cob4のうち、参照電位Vrefより高いと判別された発光チップブロックBの数と、低いと判別された発光チップブロックBの数が同数の場合は、点灯電位VIbをそのまま維持する。
このように、本実施の形態では、発光チップ群毎に、参照電位Vrefより高いと判別された発光チップブロックBの数と、低いと判別された発光チップブロックBの数との差により、発光チップ群毎に平均化したうえで、点灯電位VIを変化させている。
このように制御することで、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、点灯電位VIを変化させる方向は、発光チップCの発光光量の変動が抑制される方向とすればよい。
例えば、各比較器Cob1〜Cob4のうち、参照電位Vrefより高いと判別された発光チップブロックBが多い場合は、点灯電位VIbを低く(絶対値がより大きい負の値)し、各比較器Cob1〜Cob4のうち、参照電位Vrefより低いと判別された発光チップブロックBが多い場合は、点灯電位VIbを高く(絶対値がより小さい負の値)する。各比較器Cob1〜Cob4のうち、参照電位Vrefより高いと判別された発光チップブロックBの数と、低いと判別された発光チップブロックBの数が同数の場合は、点灯電位VIbをそのまま維持する。
このように、本実施の形態では、発光チップ群毎に、参照電位Vrefより高いと判別された発光チップブロックBの数と、低いと判別された発光チップブロックBの数との差により、発光チップ群毎に平均化したうえで、点灯電位VIを変化させている。
このように制御することで、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、点灯電位VIを変化させる方向は、発光チップCの発光光量の変動が抑制される方向とすればよい。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図17に示した発光チップ群#bの部分と同様に構成されている。帰還ライン250b1〜250b4の代わりに、各スイッチトランジスタQa1〜Qa4のエミッタ端子に接続される帰還ライン250a1〜250a4を、比較器Cob1〜Cob4の代わりに比較器Coa1〜Coa4を、点灯信号φIbを送信する点灯信号発生部140bの代わりに点灯信号φIaを送信する点灯信号発生部140aを、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、帰還ライン250a1〜250a4、比較器Coa1〜Coa4を備えている。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
[第7の実施の形態]
第7の実施の形態が適用される発光装置65は、第4の実施の形態における電位制御オペアンプOpa、Opbの代わりに、比較器(コンパレータ)Coa、Cobを用いている。
図18は、第7の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図18では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
第7の実施の形態が適用される発光装置65は、第4の実施の形態における電位制御オペアンプOpa、Opbの代わりに、比較器(コンパレータ)Coa、Cobを用いている。
図18は、第7の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図18では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。
以下では、図15に示した第4の実施の形態が適用される発光装置65と異なる部分を説明し、他の部分の説明を省略する。
第7の実施の形態が適用される発光装置65は、図15に示した第4の実施の形態における電位制御オペアンプOpbの代わりに、比較器Cobを備えている。そして、発光装置65は、図15に示した第4の実施の形態における抵抗RdおよびRfを備えない。
第7の実施の形態が適用される発光装置65は、図15に示した第4の実施の形態における電位制御オペアンプOpbの代わりに、比較器Cobを備えている。そして、発光装置65は、図15に示した第4の実施の形態における抵抗RdおよびRfを備えない。
電源ライン207b1〜207b4は、点灯電位VIbを供給する点灯電位供給部180bの供給端側(寄生抵抗である抵抗Rkkが表れない側)で集線され、抵抗Rkcの一方の端子に接続されている。抵抗Rkcの他方の端子は、点灯電位供給部180bに接続されている。よって、点灯電位VIbは、抵抗Rkcを介して、電源ライン207b1〜207b4に供給される。
一方、集線された電源ライン207b1〜207b4(抵抗Rkcの一方の端子)は、比較器Cobの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、抵抗Rkc、比較器Cobを備えている。
一方、集線された電源ライン207b1〜207b4(抵抗Rkcの一方の端子)は、比較器Cobの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、抵抗Rkc、比較器Cobを備えている。
発光チップブロックBにおいて、点灯する発光チップCの数が多くなって、スイッチトランジスタQに流れる電流が多くなると、スイッチトランジスタQのエミッタ端子の電位が高く(絶対値が小さい負の値)なる。
比較器Cobの−入力端子には、各発光チップブロックBb1〜Bb4のスイッチトランジスタQのエミッタ端子の電位の変化が平均化(平均値)されて入力される。そして、比較器Cobは、エミッタ端子の電位の変化の平均値と参照電位Vrefとの大小を判定する。そして、エミッタ端子の電位の変化の平均値が、参照電位Vrefより大きいと判定された場合に、点灯電位VIを低く(絶対値が大きい負の値)し、点灯する発光チップCに対して点灯のための電流を増加させる。エミッタ端子の電位の変化の平均値が、参照電位Vrefより小さいと判定された場合は、点灯電位VIをそのままとする。
このようにすることで、点灯する発光チップCの数に応じて、点灯電位供給部180bが供給する点灯電位VIbを変化させて、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
比較器Cobの−入力端子には、各発光チップブロックBb1〜Bb4のスイッチトランジスタQのエミッタ端子の電位の変化が平均化(平均値)されて入力される。そして、比較器Cobは、エミッタ端子の電位の変化の平均値と参照電位Vrefとの大小を判定する。そして、エミッタ端子の電位の変化の平均値が、参照電位Vrefより大きいと判定された場合に、点灯電位VIを低く(絶対値が大きい負の値)し、点灯する発光チップCに対して点灯のための電流を増加させる。エミッタ端子の電位の変化の平均値が、参照電位Vrefより小さいと判定された場合は、点灯電位VIをそのままとする。
このようにすることで、点灯する発光チップCの数に応じて、点灯電位供給部180bが供給する点灯電位VIbを変化させて、ブロック電源ライン240bの電位の変動が抑制され、点灯させる発光チップCの発光サイリスタLのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタLに流れる電流(後述する図20の点灯電流Id)および発光光量の変動が抑制される。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図18に示した発光チップ群#bの部分と同様に構成されている。比較器Cobの代わりに比較器Coaを、点灯信号φIbを送信する点灯信号発生部140bの代わりに点灯信号φIaを送信する点灯信号発生部140aを、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、抵抗Rkc、比較器Coaを備えている。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
また、電位制御部190aと190bとを区別したが、電位制御部190としもよい。
[第8の実施の形態]
第8の実施の形態が適用される発光装置65は、第4の実施の形態における電位制御オペアンプOpa、Opb(図16参照。なお、電位制御オペアンプOpaは図示せず。)の代わりに、発光チップブロックB毎に設けられた比較器(コンパレータ)Coa1〜Coa4、Cob1〜Cob4を用いている。
図19は、第8の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図19では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。なお、発光チップ群#bの部分では、比較器Cob1〜Cob4を用いるため、図19では比較器Cob1〜Cob4を示している。
第8の実施の形態が適用される発光装置65は、第4の実施の形態における電位制御オペアンプOpa、Opb(図16参照。なお、電位制御オペアンプOpaは図示せず。)の代わりに、発光チップブロックB毎に設けられた比較器(コンパレータ)Coa1〜Coa4、Cob1〜Cob4を用いている。
図19は、第8の実施の形態が適用される発光装置65の発光チップ群#bの部分の等価回路である。図19では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b1〜200b4、点灯電位VIbを供給する電源ライン207b1〜207b4の部分を示している。なお、発光チップ群#bの部分では、比較器Cob1〜Cob4を用いるため、図19では比較器Cob1〜Cob4を示している。
なお、第8の実施の形態が適用される発光装置65は、第3の実施の形態と第5の実施の形態との関係と同様に、第6の実施の形態が適用される発光装置65がエミッタ端子の電位の検出することに代えて、コレクタ端子の電位を検出するものである。
よって、第8の実施の形態が適用される発光装置65は、第5の実施の形態が適用される発光装置65および第6の実施の形態が適用される発光装置65の説明から理解できるので、詳細な説明を省略する。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン260b1〜260b4、比較器Cob1〜Cob4を備えている。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図19に示した発光チップ群#bの部分と同様に構成されている。比較器Cob1〜Cob4の代わりに、比較器Coa1〜Coa4を、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、帰還ライン260a1〜260a4、比較器Coa1〜Coa4を備えている。
よって、第8の実施の形態が適用される発光装置65は、第5の実施の形態が適用される発光装置65および第6の実施の形態が適用される発光装置65の説明から理解できるので、詳細な説明を省略する。
本実施の形態のおける電位制御手段の一例としての電位制御部190bは、帰還ライン260b1〜260b4、比較器Cob1〜Cob4を備えている。
なお、図示しないが、発光装置65の発光チップ群#aの部分は、図19に示した発光チップ群#bの部分と同様に構成されている。比較器Cob1〜Cob4の代わりに、比較器Coa1〜Coa4を、点灯電位VIbを供給する点灯電位供給部180bの代わりに点灯電位VIaを供給する点灯電位供給部180aを用いている。電位制御部190bの代わりの電位制御手段の一例としての電位制御部190aは、帰還ライン260a1〜260a4、比較器Coa1〜Coa4を備えている。
以上説明した第3の実施の形態から第8の実施の形態では、点灯電位VIaおよびVIbは、それぞれ点灯電位供給部180aおよび180bから供給されるとした。しかし、点灯電位供給部(180aおよび180bに相当するもの)は、各発光チップ群(#aおよび#b)の複数の発光チップブロックB毎に設けてもよく、複数の発光チップ群に対して設けてもよい。
複数の点灯電位供給部(180aおよび180bに相当するもの)を設けると、発光チップCの発光光量の変化をよりよく抑制しうる。
複数の点灯電位供給部(180aおよび180bに相当するもの)を設けると、発光チップCの発光光量の変化をよりよく抑制しうる。
(実施例)
第1の実施の形態が適用される発光装置65の発光チップCの点灯電流Idおよび発光光量Pについて説明する。
図20は、第1の実施の形態が適用される発光装置65の発光チップ群#bの発光チップCbの点灯電流Idおよび発光光量Pを示す図である。図20(a)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と点灯電流Idとの関係を示す図であり、図20(b)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と発光光量Pとの関係を示す図である。発光チップ番号Cbは、発光チップCb1〜Cb32の番号である。点灯電流Idは、点灯させる発光チップCbのφI端子に流れる電流であって、mAで示している。また、発光光量Pは、点灯させる発光チップCbの発光光量であって、μWで示している。
なお、前述したように、各発光チップCは多くとも1個の発光サイリスタLが点灯(発光)する。
第1の実施の形態が適用される発光装置65の発光チップCの点灯電流Idおよび発光光量Pについて説明する。
図20は、第1の実施の形態が適用される発光装置65の発光チップ群#bの発光チップCbの点灯電流Idおよび発光光量Pを示す図である。図20(a)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と点灯電流Idとの関係を示す図であり、図20(b)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と発光光量Pとの関係を示す図である。発光チップ番号Cbは、発光チップCb1〜Cb32の番号である。点灯電流Idは、点灯させる発光チップCbのφI端子に流れる電流であって、mAで示している。また、発光光量Pは、点灯させる発光チップCbの発光光量であって、μWで示している。
なお、前述したように、各発光チップCは多くとも1個の発光サイリスタLが点灯(発光)する。
図20中、「* Bb1−1Cb」は、発光チップブロックBb1の1個の発光チップCb(Cb1)を点灯させた場合、「△ Bb1−2Cb」は、発光チップブロックBb1の2個の発光チップCb(Cb1とCb2)を点灯させた場合、「□ Bb1−4Cb」は、発光チップブロックBb1の4個の発光チップCb(Cb1〜Cb4)を点灯させた場合、「◇ Bb1−6Cb」は、発光チップブロックBb1の6個の発光チップCb(Cb1〜Cb6)を点灯させた場合、「○ Bb1−8Cb」は、発光チップブロックBb1の8個の発光チップCb(Cb1〜Cb8)を点灯させた場合、「◆ Bb1〜Bb4−32Cb」は、発光チップブロックBb1〜Bb4の32個の発光チップCb(Cb1〜Cb32)を点灯させた場合を示している。
図20(a)に示すように、点灯電流Idは、点灯させる発光チップC(Cb)の数が多いほど小さくなるが、17.6〜18.1mAの範囲にあって、後述する比較例1〜3に比べ、変動の幅が少ない。
これにより、図20(b)に示すように、発光光量Pは292〜301μWの範囲にあって、点灯させる発光チップC(Cb)の数による変動が、後述する比較例1〜3に比べ少ない。
これにより、図20(b)に示すように、発光光量Pは292〜301μWの範囲にあって、点灯させる発光チップC(Cb)の数による変動が、後述する比較例1〜3に比べ少ない。
(比較例1)
図21は、比較例1の発光装置65の発光チップ群#bの部分の等価回路である。図21では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b、点灯電位VIbを供給する電源ライン207bの部分を示している。
他の部分は、図5、6に示した第1の実施の形態が適用される発光装置65と同様である。また、発光チップCbの構成は、図8に示した第1の実施の形態が適用される発光装置65の発光チップCの構成と同じである。
図21は、比較例1の発光装置65の発光チップ群#bの部分の等価回路である。図21では、発光チップ群#b(発光チップCb1〜Cb32)、基準電位Vsubを供給する電源ライン200b、点灯電位VIbを供給する電源ライン207bの部分を示している。
他の部分は、図5、6に示した第1の実施の形態が適用される発光装置65と同様である。また、発光チップCbの構成は、図8に示した第1の実施の形態が適用される発光装置65の発光チップCの構成と同じである。
以下では、比較例1の発光装置65について、図5、6に示す第1の実施の形態が適用される発光装置65と異なる部分を説明し、同様な部分は同じ符号を付して説明を省略する。
比較例1の発光装置65では、第1の実施の形態が適用される発光装置65が備えていた電位制御部190を備えていない。また、基準電位Vsubが、基準電位供給部160から1本の電源ライン200bにより、各発光チップCb(Cb1〜Cb32)に並列に供給されている。よって、基準電位供給部160の基準電位Vsubの供給端から距離が遠くに離れた発光チップブロックBb(図21では発光チップブロックBb4)ほど電源ライン200bの発光チップブロックBb毎に生じる寄生抵抗(抵抗Raa)が累積することになる。
同様に、点灯電位VIbが、点灯電位供給部180bから1本の電源ライン207bにより、各発光チップCb(Cb1〜Cb32)に供給されている。よって、点灯電位供給部180bの点灯電位VIbの供給端から距離が遠くに離れた発光チップブロックBb(図21では発光チップブロックBb4)ほど電源ライン207bの発光チップブロックBb毎に生じる寄生抵抗(抵抗Rka)が累積することになる。
比較例1の発光装置65では、第1の実施の形態が適用される発光装置65が備えていた電位制御部190を備えていない。また、基準電位Vsubが、基準電位供給部160から1本の電源ライン200bにより、各発光チップCb(Cb1〜Cb32)に並列に供給されている。よって、基準電位供給部160の基準電位Vsubの供給端から距離が遠くに離れた発光チップブロックBb(図21では発光チップブロックBb4)ほど電源ライン200bの発光チップブロックBb毎に生じる寄生抵抗(抵抗Raa)が累積することになる。
同様に、点灯電位VIbが、点灯電位供給部180bから1本の電源ライン207bにより、各発光チップCb(Cb1〜Cb32)に供給されている。よって、点灯電位供給部180bの点灯電位VIbの供給端から距離が遠くに離れた発光チップブロックBb(図21では発光チップブロックBb4)ほど電源ライン207bの発光チップブロックBb毎に生じる寄生抵抗(抵抗Rka)が累積することになる。
図22は、比較例1の発光装置65の発光チップ群#bの発光チップCbの点灯電流Idおよび発光光量Pを示す図である。図22(a)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と点灯電流Idとの関係を示す図であり、図22(b)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と発光光量Pとの関係を示す図である。発光チップ番号Cb、点灯電流Id、発光光量Pおよび図22中に示した符号は、図20に示した第1の実施の形態が適用される発光装置65の場合と同様である。
図22(a)に示すように、点灯電流Idは、点灯させる発光チップCbの数が多いほど小さくなるとともに、発光チップCbの番号が大きいほど小さくなる。そして、点灯電流Idは、16.3〜18.9mAの範囲にあって、前述した実施例に比べ、変動の幅が大きい。そして、点灯電流Idが点灯させる発光チップCbの数によって変動するのは、スイッチトランジスタQbに流れる電流が変動し、ブロック電源ライン240bの電位が変動するためである。また、点灯電流Idが発光チップCb番号が大きいほど小さくなるのは、電源ライン200b、207bの寄生抵抗の影響による。
これにともない、図22(b)に示すように、発光光量Pも、点灯させる発光チップC(Cb)の数が多いほど小さくなるとともに、発光チップCb番号が大きいほど小さくなる。発光光量Pは269〜315μWの範囲にあって、前述した実施例に比べ、変動の幅が大きい。また、点灯させる発光チップC(Cb)の数による変動も、実施例に比べ、大きい。
これにともない、図22(b)に示すように、発光光量Pも、点灯させる発光チップC(Cb)の数が多いほど小さくなるとともに、発光チップCb番号が大きいほど小さくなる。発光光量Pは269〜315μWの範囲にあって、前述した実施例に比べ、変動の幅が大きい。また、点灯させる発光チップC(Cb)の数による変動も、実施例に比べ、大きい。
(比較例2)
前述したように、比較例1では、基準電位供給部160および点灯電位供給部180bから発光チップCまでをそれぞれ1本の電源ライン200bおよび207bで供給していた。このため、基準電位供給部160から発光チップCまでの電源ライン200bの寄生抵抗および点灯電位供給部180bから発光チップCまでの電源ライン200bの寄生抵抗が、発光チップ番号Cbで異なることにより、点灯電流Idおよび発光光量Pが異なった。
そこで、比較例2では、基準電位供給部160から発光チップブロックBb1〜Bb4まで、それぞれ電源ライン200b1〜200b4を設け、第1の実施の形態が適用される発光装置65(図6参照)と同様に、電源ライン200b1〜200b4の寄生抵抗である抵抗Raを同じとした。
前述したように、比較例1では、基準電位供給部160および点灯電位供給部180bから発光チップCまでをそれぞれ1本の電源ライン200bおよび207bで供給していた。このため、基準電位供給部160から発光チップCまでの電源ライン200bの寄生抵抗および点灯電位供給部180bから発光チップCまでの電源ライン200bの寄生抵抗が、発光チップ番号Cbで異なることにより、点灯電流Idおよび発光光量Pが異なった。
そこで、比較例2では、基準電位供給部160から発光チップブロックBb1〜Bb4まで、それぞれ電源ライン200b1〜200b4を設け、第1の実施の形態が適用される発光装置65(図6参照)と同様に、電源ライン200b1〜200b4の寄生抵抗である抵抗Raを同じとした。
(比較例3)
比較例3では、比較例2に加え、点灯電位供給部180bから発光チップブロックBb1〜Bb4まで、それぞれ電源ライン207b1〜207b4を設け、第1の実施の形態が適用される発光装置65(図6参照)と同様に、電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkを同じ値とした。
比較例3では、比較例2に加え、点灯電位供給部180bから発光チップブロックBb1〜Bb4まで、それぞれ電源ライン207b1〜207b4を設け、第1の実施の形態が適用される発光装置65(図6参照)と同様に、電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkを同じ値とした。
図23は、比較例1〜3の発光装置65の発光チップ群#bの発光チップの点灯電流Idおよび発光光量Pを示す図である。図23(a)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と点灯電流Idとの関係を示す図であり、図23(b)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と発光光量Pとの関係を示す図である。
図23中、「○ 比較例1」は比較例1の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。「◇ 比較例2」は比較例2の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。「△ 比較例3」は比較例3の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。
例えば、図23中の「○ 比較例1」では、発光チップCb1〜Cb8、発光チップCb9〜Cb16、発光チップCb17〜Cb24、発光チップCb25〜Cb32がそれぞれ並行して点灯されている。比較例2および比較例3も同様である。
図23中、「○ 比較例1」は比較例1の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。「◇ 比較例2」は比較例2の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。「△ 比較例3」は比較例3の発光チップCbを発光チップブロックB毎に8個毎点灯させた場合を示している。
例えば、図23中の「○ 比較例1」では、発光チップCb1〜Cb8、発光チップCb9〜Cb16、発光チップCb17〜Cb24、発光チップCb25〜Cb32がそれぞれ並行して点灯されている。比較例2および比較例3も同様である。
図23(a)に示すように、比較例1では、点灯電流Idは、発光チップCbの番号が大きくなるにしたがい小さくなっている。これは、前述したように、電源ライン200bおよび207bの寄生抵抗が、発光チップCb番号が大きくなるにしたがい、大きくなるためである。
一方、比較例2では、点灯電流Idは、発光チップCb番号が大きくなるにしたがい小さくなるが、小さくなる程度は、比較例1に比べ小さい。これは、基準電位Vsubを供給する電源ライン200bを、電源ライン200b1〜200b4とし、それぞれの寄生抵抗である抵抗Raを同じ値としたことによる。
これに対し、比較例3では、点灯電流Idは、発光チップCbの番号によらずほぼ同じ値となっている。これは、比較例1の電源ライン200を発光チップブロックB毎に分けて、電源ライン207b1〜207b4を設けるとともに、電源ライン200を発光チップブロックB毎に分けて、電源ライン207b1〜207b4を設け、それぞれの寄生抵抗である抵抗Rkkを同じ値にしたことによる。
一方、比較例2では、点灯電流Idは、発光チップCb番号が大きくなるにしたがい小さくなるが、小さくなる程度は、比較例1に比べ小さい。これは、基準電位Vsubを供給する電源ライン200bを、電源ライン200b1〜200b4とし、それぞれの寄生抵抗である抵抗Raを同じ値としたことによる。
これに対し、比較例3では、点灯電流Idは、発光チップCbの番号によらずほぼ同じ値となっている。これは、比較例1の電源ライン200を発光チップブロックB毎に分けて、電源ライン207b1〜207b4を設けるとともに、電源ライン200を発光チップブロックB毎に分けて、電源ライン207b1〜207b4を設け、それぞれの寄生抵抗である抵抗Rkkを同じ値にしたことによる。
図23(b)に示すように、発光光量Pも、点灯電流Idと同様に、比較例1では、発光チップCbの番号が大きくなるにしたがい小さくなる。比較例2でも、発光光量Pは、発光チップCbの番号が大きくなるにしたがい小さくなるが、小さくなる程度は、比較例1に比べ小さい。そして、比較例3では、点灯電流Idは、発光チップCb番号による変化が小さい。
図24は、比較例3の発光装置65の発光チップ群#bの発光チップCbについての点灯電流Idおよび発光光量Pを示す図である。図24(a)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と点灯電流Idとの関係を示す図であり、図24(b)は、発光装置65の発光チップCbの番号(発光チップ番号Cb)と発光光量Pとの関係を示す図である。発光チップ番号Cb、点灯電流Id、発光光量Pおよび図22中に示した符号は、図20に示した第1の実施の形態と同様である。
図23(a)に示したように、電源ライン200b1〜200b4の寄生抵抗である抵抗Raおよび電源ライン207b1〜207b4の寄生抵抗である抵抗Rkkをそれぞれ同じ値にすると、発光チップCb番号に対する点灯電流Idの変動は抑制される。
しかし、図24(a)に示すように、点灯させる発光チップCbの数によって、点灯電流Idが変動している。図24(a)では、点灯電流Idは17.1〜18.8mAの範囲にあり、点灯電流Idの変動の幅は、図20(a)に示した実施例に比べ大きい。
同様に、図24(b)に示すように、発光チップCb番号による発光光量Pの変動は抑制されるが、点灯させる発光チップCの数によって、発光光量Pが変動している。図24(b)では、発光光量Pは283〜316μWの範囲にあり、発光光量Pの変動の幅は、図20(b)に示した実施例に比べ大きい。
しかし、図24(a)に示すように、点灯させる発光チップCbの数によって、点灯電流Idが変動している。図24(a)では、点灯電流Idは17.1〜18.8mAの範囲にあり、点灯電流Idの変動の幅は、図20(a)に示した実施例に比べ大きい。
同様に、図24(b)に示すように、発光チップCb番号による発光光量Pの変動は抑制されるが、点灯させる発光チップCの数によって、発光光量Pが変動している。図24(b)では、発光光量Pは283〜316μWの範囲にあり、発光光量Pの変動の幅は、図20(b)に示した実施例に比べ大きい。
すなわち、第1の実施の形態が適用される発光装置65では、各発光チップブロックBに対して抵抗RaおよびRkkを等しい値にするとともに、各発光チップブロックBに電位制御部190を設け、スイッチトランジスタQに流れる電流の変動を抑制している。これにより、点灯させる発光チップCの数によるブロック電源ライン240の電位の変動を抑制することにより、発光サイリスタLの点灯電流Idおよび発光光量Pの変動が抑制されている。
他の第2ないし第8の実施の形態が適用される発光装置65については、実施例を示さないが、第1の実施の形態が適用される発光装置65と同様に、ブロック電源ライン240の電位の変動が抑制されて、発光サイリスタLの点灯電流Idおよび発光光量Pの変動が抑制されている。
なお、第1から第8の実施の形態において、ブロック電源ライン240の電位を制御するするとともに、電源ライン200および電源ライン207を発光チップブロックB毎に並行に設けて、それぞれの寄生抵抗である抵抗RaおよびRkkを等しい値としたが、抵抗RaおよびRkkのいずれか一方または両方を等しい値としなくてもよい。また、抵抗RaおよびRkkの抵抗値は、すべての発光チップブロックBに対して等しいとしたが、抵抗値の差が、図21に示した比較例1に比べ、小さくなるように設定してもよい。
第1から第8の実施の形態が適用される発光装置65において、発光チップブロックBの発光チップCの数を8個としたが、8個に限られず、8個より少なくてもよく、多くてもよい。
第1の実施の形態から第8の実施の形態が適用される発光装置65の発光チップCにおいて、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1の実施の形態から第8の実施の形態が適用される発光装置65の発光チップCにおいて、結合ダイオードDxを用いたが、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、結合ダイオードDxの代わりに抵抗などを用いてもよい。
さらに、接続ダイオードDy、Dzを用いたが、電位降下を生じさせて電位をシフトさせるものであればよく、接続ダイオードDy、Dzの代わりに抵抗などであってもよい。
第1の実施の形態から第8の実施の形態が適用される発光装置65の発光チップCにおいて、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1の実施の形態から第8の実施の形態が適用される発光装置65の発光チップCにおいて、結合ダイオードDxを用いたが、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、結合ダイオードDxの代わりに抵抗などを用いてもよい。
さらに、接続ダイオードDy、Dzを用いたが、電位降下を生じさせて電位をシフトさせるものであればよく、接続ダイオードDy、Dzの代わりに抵抗などであってもよい。
なお、第1の実施の形態から第8の実施の形態が適用される発光装置65において、発光チップCには、自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCと置き換えればよい。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は予め定められた数により設定しうる。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は予め定められた数により設定しうる。
そして、第1の実施の形態から第8の実施の形態が適用される発光装置65において、発光チップ群を2個(#a、#b)としたが、3以上の個数としてもよい。
そして、第1から第8の実施の形態が適用される発光装置65において、発光チップ群を構成する発光チップCの数および発光チップ組を構成する発光チップCの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。
そして、第1から第8の実施の形態が適用される発光装置65において、発光チップ群を構成する発光チップCの数および発光チップ組を構成する発光チップCの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。
さらに、第1の実施の形態から第8の実施の形態が適用される発光装置65の発光チップCは、サイリスタ(転送サイリスタT、書込サイリスタM、発光サイリスタL)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80としたカソードコモンも、回路の極性を変更することによって用いうる。
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、110…信号発生回路、120…転送信号発生部、130…許可信号発生部、140…点灯信号発生部、150…書込信号発生部、160…基準電位供給部、170…電源電位供給部、180…点灯電位供給部、190…電位制御部、φ1(φ1a、φ1b)…第1転送信号、φ2(φ2a、φ2b)…第2転送信号、φE(φEa、φEb)…許可信号、φW(φW1〜φW32)…書込信号、φe…消去信号、φI(φIa、φIb)…点灯信号、B(Ba1〜Ba4、Bb1〜Bb4)…発光チップブロック、C(Ca1〜Ca32、Cb1〜Cb32)…発光チップ、L…発光サイリスタ、T…転送サイリスタ、M…書込サイリスタ、Dx…結合ダイオード、Dy、Dz…接続ダイオード、Q(Qa1〜Aa4、Qb1〜Qb4)…スイッチトランジスタ、Qc…電流制御トランジスタ、Op、Opa、Opb…電位制御オペアンプ、Coa、Cob、Coa1〜Coa4、Cob1〜Cob4…比較器、Vga…電源電位、Vsub…基準電位、VI(VIa、VIb)…点灯電位
Claims (11)
- それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、
それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、
前記複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって前記切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段と
を備えた発光装置。 - 前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1に記載の発光装置。
- 前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項1または2に記載の発光装置。
- 前記発光装置は、
前記複数の発光チップは、N群(Nは2以上の整数)に分けられ、それぞれの群に属する発光チップに対して、当該複数の発光チップを構成するそれぞれの発光チップの複数の発光素子を1つずつ点灯または非点灯の制御の対象として順に指定する転送信号を共通に送信する転送信号供給手段と、
前記N群のそれぞれの群に属する発光チップに対して、前記転送信号により前記制御の対象に指定された発光素子を点灯の対象として選択する許可信号を共通に送信する許可信号供給手段と、
前記N群のそれぞれに属する発光チップをS組(Sは2以上の整数)に分け、それぞれの組に属する発光チップに対して、前記制御の対象に指定された発光素子を点灯の対象として選択する書込信号を共通に送信する書込信号供給手段と、
前記N群のそれぞれの群に属する発光チップに対して、前記許可信号により選択され、かつ前記書込信号により選択される発光素子に点灯のための電力を供給する前記切替手段をオンにするための点灯信号を共通に送信する点灯信号供給手段と
をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光装置。 - 前記切替手段は、第1の端子と第2の端子と制御端子とを備え、制御端子により第1の端子と第2の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第1の端子と第2の端子との間に流れる電流により、第1の端子と第2の端子の間の電位が変化する、3端子能動素子であることを特徴とする請求項1ないし4のいずれか1項に記載の発光装置。
- 前記電位制御手段は、前記複数のブロックのブロック毎に設けられ、当該ブロックにおける点灯される発光チップの数の増加により流れる電流を低下させ、点灯される発光チップの数の低減により流れる電流を増加させることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
- 前記電位制御手段は、前記切替手段に生じる電位の変化を検出して、前記切替手段に供給される点灯のための電位を変化させることを特徴とする請求項1ないし5のいずれか1項に記載の発光装置。
- 前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を演算増幅器で検出することにより行うことを特徴とする請求項7に記載の発光装置。
- 前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を比較器により比較することにより行うことを特徴とする請求項7に記載の発光装置。
- それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。 - 像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010169869A JP2012030406A (ja) | 2010-07-28 | 2010-07-28 | 発光装置、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010169869A JP2012030406A (ja) | 2010-07-28 | 2010-07-28 | 発光装置、プリントヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012030406A true JP2012030406A (ja) | 2012-02-16 |
Family
ID=45844443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010169869A Pending JP2012030406A (ja) | 2010-07-28 | 2010-07-28 | 発光装置、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012030406A (ja) |
-
2010
- 2010-07-28 JP JP2010169869A patent/JP2012030406A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120301164A1 (en) | Light-emitting element array, driving device, and image forming apparatus | |
US8193714B2 (en) | Light-emitting device including light-emitting thyristor array, light-emitting element chip including light-emitting thyristor array and light emission adjusting method for a light-emitting thyristor array | |
US8305415B2 (en) | Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same | |
EP2522516A2 (en) | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus | |
US20110069132A1 (en) | Light-emitting device, print head and image forming apparatus | |
US8274539B2 (en) | Light-emitting element array drive device, print head, image forming apparatus and signal supplying method | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2010064338A (ja) | 発光装置、露光装置および画像形成装置 | |
US10809645B2 (en) | Light emitter, light source device, print head, and image forming apparatus | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
US9079424B2 (en) | Light emitting part, print head, and image forming apparatus | |
US8325210B2 (en) | Light-emitting device, driving method of light-emitting device, print head and image forming apparatus | |
JP2012030406A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
KR101424659B1 (ko) | 발광 소자 어레이 구동 장치, 프린트 헤드, 화상 형성 장치 및 신호 공급 방법 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2011005784A (ja) | 発光素子ヘッド、画像形成装置、発光素子ヘッドの光量補正方法およびプログラム | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 |