JP6209927B2 - 発光部品、プリントヘッド及び画像形成装置 - Google Patents

Description

本発明は、発光部品、プリントヘッド及び画像形成装置に関する。

特許文献１には、第１のトラジスタと第２のトランジスタで構成される発光素子多数個を、一次元，二次元，もしくは三次元的に配列し、各発光素子の前記第１のトランジスタの第１の制御電極を、各発光素子に対して一定方向近傍に位置する少なくとも２つの発光素子の前記第２のトランジスタの第２の制御電極に、第３のトランジスタを介して接続し、各発光素子に、外部からクロックパルスを印加するクロックラインを接続した発光素子アレイであって、前記発光素子の第１のトランジスタと前記第３のトランジスタとは、カレントミラー回路を構成し、発光状態にある発光素子に接続されている前記第３のトランジスタが、それが接続されている他の発光素子の前記第２の制御電極の電位を、前記クロックパルスが印加されたときに発光状態となるように制御する自己走査型発光素子アレイが記載されている。

特許第２７８４０１１号公報

本発明は、転送サイリスタにおける転送不良の発生を抑制した発光部品等を提供することを目的とする。

請求項１に記載の発明は、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて前記複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、前記複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの前記第２ゲートと後の転送サイリスタの前記第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、前記複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの前記カソードと前記アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線とを備えた発光部品である。
請求項２に記載の発明は、前記Ｎ個の転送信号線のそれぞれの転送信号線において送信される互いに位相が異なる転送信号を受信する受信端にそれぞれ設けられたＮ個の電流制限抵抗と、前記複数の転送サイリスタにおいてオン状態の転送が開始される最初の転送サイリスタの第１ゲートと、前記Ｎ個の転送信号線において当該転送サイリスタが接続される転送信号線以外の転送信号線のいずれか１個の受信端との間に接続されたスタート抵抗とを備えることを特徴とする請求項１に記載の発光部品である。
請求項３に記載の発明は、前記複数の発光素子における発光素子と、当該発光素子の点灯を指定する前記複数の転送サイリスタにおける転送サイリスタとの間にそれぞれ設けられ、書込信号を受信することでオン状態になり、指定された発光素子の点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項１又は２に記載の発光部品である。
請求項４に記載の発明は、前記複数の発光素子が複数の発光サイリスタであって、前記複数の発光サイリスタに接続され、当該複数の発光サイリスタに点灯のための電流を供給する点灯信号線と、消灯信号を受信することでオフ状態からオン状態に移行して、前記点灯信号線の電位を、前記複数の発光サイリスタをオフ状態にする電位に設定する消灯サイリスタとをさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載の発光部品である。
請求項５に記載の発明は、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第２ゲートと後の転送サイリスタの当該第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの当該カソードと当該アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線とを備える発光手段と、前記発光手段から出射される光を結像させる光学手段とを備えたプリントヘッドである。
請求項６に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第２ゲートと後の転送サイリスタの当該第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの当該カソードと当該アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線とを備える発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えた画像形成装置である。

請求項１の発明によれば、本構成を有しない場合に比べ、転送サイリスタの転送不良の発生が抑制できる。
請求項２の発明によれば、本構成を有しない場合に比べ、転送部の動作マージンが広くできる。
請求項３の発明によれば、本構成を有しない場合に比べ、回路基板上の配線の数を少なくできる。
請求項４の発明によれば、本構成を有しない場合に比べ、回路基板を小型化できる。
請求項５の発明によれば、本構成を有しない場合に比べ、プリントヘッドの誤動作が抑制される。
請求項６の発明によれば、本構成を有しない場合に比べ、形成される画像に発生する乱れが抑制される。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 第１の実施の形態が適用される発光装置の上面図である。 第１の実施の形態が適用される発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成の一例を示す図である。 第１の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図の一例である。 第１の実施の形態が適用される発光チップの平面レイアウト図及び断面図の一例である。 転送サイリスタ、結合トランジスタ及び抵抗を説明する図である。 第１の実施の形態が適用される発光装置及び発光チップの動作を説明するタイミングチャートである。 第１の実施の形態を適用しない自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第２の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第３の実施の形態が適用される発光装置の上面図である。 第３の実施の形態が適用される発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線構成を示した図である。 第３の実施の形態が適用される発光装置の発光チップをマトリクスの各要素として配置して示した図である。 第３の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。 第３の実施の形態が適用される発光チップの動作を説明するタイミングチャートである。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段により予め定められた波長の光を照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録用紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列して発光素子アレイとしたＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
また、基板上に複数の発光素子が列状に設けられ、順次点灯制御される自己走査型発光素子アレイ（ＳＬＥＤ）を搭載する発光チップでは、発光素子として発光サイリスタが使用されている。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光する露光手段の一例としてのプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。

（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。プリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（第１の実施の形態では、発光サイリスタ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、光源部６３の発光素子の発光面（後述する図６の領域３１１の表面）がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。

（発光装置６５）
図３は、第１の実施の形態が適用される発光装置６５の上面図である。
図３に例として示す発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光部品の一例としての発光チップＵ１〜Ｕ４０が、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＵ１〜Ｕ４０は、発光チップＵ１から番号順に発光チップＵ４０までを含む。

発光チップＵ１〜Ｕ４０の構成は同じであってよい。よって、発光チップＵ１〜Ｕ４０をそれぞれ区別しないときは、発光チップＵと呼ぶ。
なお、第１の実施の形態では、発光チップＵの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、発光装置６５が信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＵ１〜Ｕ４０を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置６５は信号発生回路１１０を備えているとして説明する。
発光チップＵ１〜Ｕ４０の配列についての詳細は後述する。

図４は、第１の実施の形態が適用される発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成の一例を示す図である。図４（ａ）は発光チップＵの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を示している。

はじめに、図４（ａ）に示す発光チップＵの構成を説明する。
発光チップＵは、表面形状が長方形である基板８０の表面において、一長辺側に長辺に沿って列状に設けられた複数の発光素子（第１の実施の形態では、発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光部１０２を備えている。さらに、発光チップＵは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図６参照）が設けられている。

なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されていてもよい。例えば、発光素子の発光面（後述する図６の領域３１１の表面）を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分又は数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、又は複数の発光素子毎に、ジグザグに配置されていてもよい。

次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＵ１〜Ｕ４０が搭載され、信号発生回路１１０と発光チップＵ１〜Ｕ４０とを接続する配線（ライン）が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＵ１〜Ｕ４０に、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備えている。なお、第１転送信号φ１、第２転送信号φ２をそれぞれ区別しないときは転送信号と表記する。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＵ１〜Ｕ４０に、点灯信号φＩ１〜φＩ４０をそれぞれ送信する点灯信号発生部１４０を備えている。なお、点灯信号φＩ１〜φＩ４０をそれぞれ区別しないときは点灯信号φＩと表記する。
さらに、信号発生回路１１０は、発光チップＵ１〜Ｕ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＵ１〜Ｕ４０に電源電位Ｖｇａを与えて駆動する電力を供給する電源電位供給部１７０を備えている。

次に、発光チップＵ１〜Ｕ４０の配列について説明する。
奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…も、同様にそれぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＵ１、Ｕ３、Ｕ５、…と偶数番号の発光チップＵ２、Ｕ４、Ｕ６、…とは、発光チップＵに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＵ間においても発光素子が主走査方向（Ｘ方向）に予め定められた間隔で並ぶように設定されている。なお、図４（ｂ）の発光チップＵ１、Ｕ２、Ｕ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（第１の実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＵ１〜Ｕ４０とを接続する配線（ライン）について説明する。
回路基板６２には、発光チップＵの基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
また、回路基板６２には、発光チップＵに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。

そして、回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＵ１〜Ｕ４０のφ１端子に第１転送信号φ１を送信する第１転送信号ライン２０１、発光チップＵ１〜Ｕ４０のφ２端子に第２転送信号φ２を送信する第２転送信号ライン２０２が設けられている。φ１端子、φ２端子は、転送信号（第１転送信号φ１、第２転送信号φ２）の受信端である。

さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＵ１〜Ｕ４０のそれぞれのφＩ端子に、それぞれ電流制限抵抗ＲＩを介して、点灯信号φＩ１〜φＩ４０を送信する点灯信号ライン２０４−１〜２０４−４０が設けられている。

回路基板６２上のすべての発光チップＵ１〜Ｕ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＵ１〜Ｕ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＵ１〜Ｕ４０にそれぞれ個別に送信される。
なお、発光装置６５が信号発生回路１１０を備えない場合には、回路基板６２上の電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、点灯信号ライン２０４−１〜２０４−４０は、信号発生回路１１０の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板６２の外部に設けられた信号発生回路１１０に接続される。

（発光チップＵ）
図５は、第１の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図の一例である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を除き、発光チップＵ上のレイアウト（後述する図６参照）に基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＵ１を例に、発光チップＵを説明する。そこで、図５において、発光チップＵを発光チップＵ１（Ｕ）と表記する。他の発光チップＵ２〜Ｕ４０の構成は、発光チップＵ１と同じである。

発光チップＵ１（Ｕ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…から構成される発光サイリスタ列（発光部１０２（図４（ａ）参照））を備えている。
そして、発光チップＵ１（Ｕ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列を備えている。

また、発光チップＵ１（Ｕ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間にｐｎｐバイポーラトランジスタである結合トランジスタＱ１、Ｑ２、Ｑ３、…を備えている。
そして、発光チップＵ１（Ｕ）は、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…を備えている。

さらに、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２が送信される第２転送信号線７３とに過剰な電流が流れるのを防止するための電流制限抵抗Ｒ１、Ｒ２を備えている。
さらにまた、発光チップＵ１（Ｕ）は、スタート抵抗Ｒｓを備えている。

発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図５中において、左側から番号順に配列されている。さらに、結合トランジスタＱ１、Ｑ２、Ｑ３、…、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…も、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図５において上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。

ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、結合トランジスタＱ１、Ｑ２、Ｑ３、…、抵抗Ｒｃ１、Ｒｃ２、Ｒｃ３、…、抵抗Ｒｇ１、Ｒｇ２、Ｒｇ３、…、をそれぞれ区別しないときは、発光サイリスタＬ、転送サイリスタＴ、結合トランジスタＱ、抵抗Ｒｃ、抵抗Ｒｇと表記する。

発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。第１の実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴの数も１２８個である。同様に、抵抗Ｒｇ、抵抗Ｒｃのそれぞれの数も１２８個である。しかし、結合トランジスタＱの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴの数は、発光サイリスタＬの数より多くてもよい。
図５では、発光サイリスタＬ１〜Ｌ６、転送サイリスタＴ１〜Ｔ６を中心とした部分を示している。

サイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、第１ゲート、第２ゲート、アノード、カソードを有する半導体素子である。結合トランジスタＱは、コレクタ、ベース、エミッタを有する半導体素子である。
後述するように、サイリスタ、結合トランジスタＱは、第１ゲート、第２ゲート、アノード、カソード、コレクタ、ベース、エミッタに相当する半導体層の部分にｐ型オーミック電極又はｎ型オーミック電極が設けられて配線によって接続される場合の他、半導体層を介して相互に接続されている場合がある。
ここでは、サイリスタ（発光サイリスタＬ、転送サイリスタＴ）及び結合トランジスタＱは、回路記号で表記し、サイリスタ（発光サイリスタＬ、転送サイリスタＴ）の第１ゲート（後述するＧｌｆ、Ｇｔｆ）、第２ゲート（後述するＧｔｓ）を除いてアノード、カソードについては記号を用いない場合がある。同様に、結合トランジスタＱのコレクタ（後述するＣ）を除いてエミッタ、ベースについては記号を表記しない場合がある。

では次に、発光チップＵ１（Ｕ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、発光サイリスタＬのそれぞれのアノードは、発光チップＵ１（Ｕ）の基板８０に接続されている（アノードコモン）。なお、結合トランジスタＱのエミッタも発光チップＵ１（Ｕ）の基板８０に接続されている。
そして、これらのアノードは、基板８０裏面に設けられたＶｓｕｂ端子である裏面電極８５（後述の図６参照）を介して電源ライン２００ａ（図４（ｂ）参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタ列に沿って、奇数番号（奇数番目）の転送サイリスタＴ１、Ｔ３、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子は、第１転送信号ライン２０１（図４（ｂ）参照）が接続され、転送信号発生部１２０から第１転送信号φ１が送信される。
一方、転送サイリスタ列に沿って、偶数番号（偶数番目）の転送サイリスタＴ２、Ｔ４、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子は、第２転送信号ライン２０２（図４（ｂ）参照）が接続され、転送信号発生部１２０から第２転送信号φ２が送信される。

ここでは、転送信号として、第１転送信号φ１と第２転送信号を用いるとした（転送信号の数をＮ（２以上の整数）とした場合、Ｎが２）。よって、奇数番号の転送サイリスタＴのカソードが第１転送信号線７２に、偶数番号の転送サイリスタＴのカソードが第２転送信号線７３に接続されている。３以上の転送信号を用いる場合（Ｎ＞２）には、番号順に循環するよう（サイクリック）に転送サイリスタＴが選択されて、それぞれの転送信号が送信される転送信号線に接続される。

発光サイリスタＬのカソードは、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＵ１では、φＩ端子は、電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号発生部１４０から点灯信号φＩ１が送信される。点灯信号φＩ１は、発光サイリスタＬに点灯のための電流を供給する。なお、他の発光チップＵ２〜Ｕ４０のφＩ端子には、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号発生部１４０から点灯信号φＩ２〜φＩ４０が送信される。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれの第１ゲートＧｔｆ１、Ｇｔｆ２、Ｇｔｆ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…の第１ゲートＧｌｆ１、Ｇｌｆ２、Ｇｌｆ３、…に、１対１で接続されている。よって、転送サイリスタＴ１、Ｔ２、Ｔ３、…の第１ゲートＧｔｆ１、Ｇｔｆ２、Ｇｔｆ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…の第１ゲートＧｌｆ１、Ｇｌｆ２、Ｇｌｆ３、…とは、同じ番号のものが同電位になっている。よって、例えば第１ゲートＧｔｆ１（第１ゲートＧｌｆ１）と表記して、電位が同じであることを示す。

転送サイリスタＴ１の第２ゲートＧｔｓ１と転送サイリスタＴ２の第１ゲートＧｔｆ２との間に結合トランジスタＱ１と抵抗Ｒｃ１とが接続されている。転送サイリスタＴ１の第２ゲートＧｔｓ１が結合トランジスタＱ１のベースに接続され、転送サイリスタＴ２の第１ゲートＧｔｆ２が抵抗Ｒｃ１を介して結合トランジスタＱ１のコレクタＣ１に接続されている。
番号が２以上の番号が連続する２個の転送サイリスタＴ間も、同様に結合トランジスタＱ、抵抗Ｒｃで接続されている。
結合トランジスタＱと抵抗Ｒｃとは、直列接続されている。そして、結合トランジスタＱと抵抗Ｒｃとが接続部材の一例である。

ここでも、第１ゲートＧｔｆ１、Ｇｔｆ２、Ｇｔｆ３、…、第２ゲートＧｔｓ１、Ｇｔｓ２、Ｇｔｓ３、…、第１ゲートＧｌｆ１、Ｇｌｆ２、Ｇｌｆ３、…をそれぞれ区別しないときは、第１ゲートＧｔｆ、第２ゲートＧｔｓ、第１ゲートＧｌｆと表記する。そして、第１ゲートＧｔｆ（第１ゲートＧｌｆ）と表記して、電位が同じであることを示す。
なお、発光サイリスタＬも第２ゲートを有しているが、他の素子と接続されていないので、符号を付さない。

転送サイリスタＴの第１ゲートＧｔｆ（第１ゲートＧｌｆ）は、転送サイリスタＴのそれぞれに対応して設けられた抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は、電源ライン２００ｂ（図４（ｂ）参照）に接続され、電源電位供給部１７０から電源電位Ｖｇａが供給される。

そして、転送サイリスタ列の一端の転送サイリスタＴ１の第１ゲートＧｔｆ１は、スタート抵抗Ｒｓの一方の端子に接続されている。一方、スタート抵抗Ｒｓの他方の端子は、第２転送信号線７３に接続されている。これにより、転送サイリスタＴ１は、オン状態の転送が開始される最初の転送サイリスタＴである。

図５において、発光チップＵ１（Ｕ）の転送サイリスタＴ、結合トランジスタＱ、抵抗Ｒｃ、抵抗Ｒｇ、スタート抵抗Ｒｓ、電流制限抵抗Ｒ１、Ｒ２を備える部分を転送部１０１と表記する。そして、発光サイリスタＬを備える部分が発光部１０２に該当する。

図６は、第１の実施の形態が適用される発光チップＵの平面レイアウト図及び断面図の一例である。ここでは、発光チップＵと信号発生回路１１０との接続関係を示さないので、発光チップＵ１を例とすることを要しない。よって、発光チップＵと表記する。
図６（ａ）は、発光チップＵの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端部に示している。そして、基板８０の裏面に設けられた裏面電極８５であるＶｓｕｂ端子は、基板８０の外に引き出して示している。図４（ａ）に対応させて端子を設けるとすると、φ２端子、φＩ端子、電流制限抵抗Ｒ２は、図６（ａ）において基板８０の右端部に設けられる。なお、スタート抵抗Ｒｓは、転送サイリスタ列において転送を開始する側の端部に置かれる。

そして、図６（ａ）では、配線（電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５など）を破線で示し、配線の下の構造が分かるように表記している。
図６（ｂ）は、図６（ａ）に示したＶＩＢ−ＶＩＢ線での断面図である。よって、図６（ｂ）の断面図には、図中下より発光サイリスタＬ１、転送サイリスタＴ１、結合トランジスタＱ１、抵抗Ｒｃ１、抵抗Ｒｇ２の断面が示されている。なお、図６（ａ）及び（ｂ）の図中には、素子の名前、転送サイリスタＴ１の第１ゲートＧｔｆ１及び発光サイリスタＬ１の第１ゲートＧｌｆ１、結合トランジスタＱ１のコレクタＣ１を表記している。

発光チップＵは、図６（ｂ）に示すように、第１導電型の一例としてのｐ型の基板８０上に、ｐ型の第１半導体層８１、第２導電型の一例としてのｎ型の第２半導体層８２、ｐ型の第３半導体層８３及びｎ型の第４半導体層８４が順に積層された半導体積層体を分離して構成した複数の島状領域（アイランド）（後述する第１アイランド３０１、第２アイランド３０２、第３アイランド３０３など）から構成されている。すなわち、これらの複数のアイランドは、図６（ｂ）に示すように、少なくともｎ型の第２半導体層８２、ｐ型の第３半導体層８３及びｎ型の第４半導体層８４が相互に分離されている。なお、ｐ型の第１半導体層８１は、分離されていてもされていなくともよい。図６（ｂ）では、ｐ型の第１半導体層８１は、厚さ方向に一部が除去されている。また、ｐ型の第１半導体層８１が基板８０を兼ねてもよい。
後述するように、これらのアイランドでは、ｎ型の第４半導体層８４又はｐ型の第３半導体層８３の一部又は全部が除去されることで、発光サイリスタＬ、転送サイリスタＴ、結合トランジスタＱ、抵抗Ｒｃ、抵抗Ｒｇなどが構成されている。

そして、発光チップＵには、図６（ｂ）に示すように、これらのアイランドの表面及び側面を覆うように絶縁層８６が設けられている。これらのアイランドと配線とが、絶縁層８６に設けられたスルーホール（図６（ａ）では○で表記する。）を介して、接続されている。以下の説明では、絶縁層８６及びスルーホールについての説明を省略する。

図６（ａ）に示すように、第１アイランド３０１は、平面形状がＵ字状であって、Ｕ字の中央部に発光サイリスタＬ１が、Ｕ字の一方の側（図６（ａ）において右側）に転送サイリスタＴ１、結合トランジスタＱ１及び抵抗Ｒｃが設けられている。
第２アイランド３０２及び第３アイランド３０３は、平面形状が両端部（図６（ａ）において上下側）の四角形の部分を接続した形状であって、第２アイランド３０２に抵抗Ｒｇ１が、第３アイランド３０３に抵抗Ｒｇ２が設けられている。
第４アイランド３０４、第５アイランド３０５、第６アイランド３０６は、第２アイランド３０２、第３アイランド３０３と同様な平面形状であって、第４アイランド３０４にはスタート抵抗Ｒｓが、第５アイランド３０５には電流制限抵抗Ｒ１が、第６アイランド３０６には電流制限抵抗Ｒ２が設けられている。

そして、発光チップＵには、第１アイランド３０１、第２アイランド３０２（第３アイランド３０３）と同様なアイランドが、並列して複数設けられている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…、結合トランジスタＱ２、Ｑ３、Ｑ４、…、抵抗Ｒｃ２、Ｒｓ３、Ｒ４、…、抵抗Ｒｇ３、Ｒｇ４、Ｒｇ５、…が、第１アイランド３０１、第２アイランド３０２（第３アイランド３０３）と同様に設けられている。
また、図６（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

ここで、図６（ａ）及び（ｂ）により、第１アイランド３０１〜第６アイランド３０６について詳細に説明する。
平面形状がＵ字状の第１アイランド３０１において、Ｕ字の中央部に設けられた発光サイリスタＬ１は、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノード、周囲のｎ型の第４半導体層８４を取り除いたｎ型の第４半導体層８４の領域３１１をカソードとする。ｎ型の第４半導体層８４の領域３１１上にｎ型オーミック電極３２１が設けられている。なお、ｐ型の第１半導体層８１をアノード層、ｎ型の第４半導体層８４をカソード層、ｎ型オーミック電極３２１をカソードと表記することがある。
さらに、ｐ型の第３半導体層８３が第１ゲートＧｌｆ１であって、ｎ型の第４半導体層８４を取り除いて露出させたｐ型の第３半導体層８３上に、第１アイランド３０１のＵ字の内側に沿ってｐ型オーミック電極３３１が設けられている。ｐ型オーミック電極３３１は、Ｕ字の一方の側（図６（ａ）において右側）では、その中央部に設けられた転送サイリスタＴの近傍まで延び、Ｕ字の他方の側（図６（ａ）において左側）では、Ｕ字の端部まで延びている。ｐ型の第３半導体層８３を第１オーミック層、ｐ型オーミック電極３３１を第１ゲートＧｌｆ１と表記することがある。
そして、ｎ型の第２半導体層８２が第２ゲートである。なお、ｎ型の第２半導体層８２を第２ゲート層と表記することがある。

発光サイリスタＬは、ｎ型の第２半導体層８２とｐ型の第３半導体層８３との界面で発光する。光は、カソードであるｎ型の第４半導体層８４の領域３１１の表面（発光面）において、ｎ型オーミック電極３２１及び点灯信号線７５とｎ型オーミック電極３２１との接続のための枝部７５ｂによって光の出射が妨げられる（遮光される）部分を除いた部分から、絶縁層８６を透過して出射する。

転送サイリスタＴ１は、第１アイランド３０１において、Ｕ字の一方の側（図６（ａ）において右側）の中央部に設けられている。転送サイリスタＴ１が設けられた部分では、ｐ型の基板８０上に設けられたｐ型の第１半導体層８１をアノードとし、周囲のｎ型の第４半導体層８４を取り除いたｎ型の第４半導体層８４の領域３１２をカソードとする。そして、ｎ型の第４半導体層８４の領域３１２上にｎ型オーミック電極３２２が設けられている。なお、ｐ型の第１半導体層８１をアノード層、ｎ型の第４半導体層８４をカソード層、ｎ型オーミック電極３２２をカソードと表記することがある。
さらに、ｐ型の第３半導体層８３が第１ゲートＧｔｆ１である。ｐ型の第３半導体層８３上のｐ型オーミック電極３３１を、第１ゲートＧｔｆ１と表記することがある。すなわち、発光サイリスタＬ１の第１ゲートＧｌｆ１及び転送サイリスタＴ１の第１ゲートＧｔｆ１は、ｐ型オーミック電極３３１であって、第１ゲートＧｔｆ１（第１ゲートＧｌｆ１）である。
そして、ｎ型の第２半導体層８２が第２ゲートＧｔｓ１である。なお、ｎ型の第２半導体層８２を第２ゲート層と表記することがある。

結合トランジスタＱ１は、平面形状がＵ字状の第１アイランド３０１において、Ｕ字の一方の側（図６（ａ）において右側）において、転送サイリスタＴ１に続けて設けられている。結合トランジスタＱ１が設けられる部分では、ｎ型の第４半導体層８４が取り除かれている。そして、ｐ型の第１半導体層８１がエミッタ、ｎ型の第２半導体層８２がベース、ｎ型の第４半導体層８４を取り除いて露出させたｐ型の第３半導体層８３をコレクタＣ１とする。そして、ｐ型の第３半導体層８３上にｐ型オーミック電極３３２が設けられている。さらに、転送サイリスタＴ１と結合トランジスタＱ１との間では、第４半導体層８４及び第３半導体層８３が取り除かれ、第２半導体層８２が露出するようになっている。
なお、ｐ型の第１半導体層８１をエミッタ層、ｎ型の第２半導体層８２をベース層、ｐ型の第３半導体層８３をコレクタ層、ｐ型オーミック電極３３２をコレクタＣ１と表記することがある。

抵抗Ｒｃ１は、平面形状がＵ字状の第１アイランド３０１において、Ｕ字の一方の側（図６（ａ）において右側）において、結合トランジスタＱ１に続けて設けられている。抵抗Ｒｃ１が設けられる部分では、ｎ型の第４半導体層８４が取り除かれている。そして、Ｕ字の一方の側の端部に、ｎ型の第４半導体層８４が取り除かれたｐ型の第３半導体層８３上にｐ型オーミック電極３３３が設けられている。すなわち、抵抗Ｒｃ１は、ｐ型オーミック電極３３２とｐ型オーミック電極３３３との間のｐ型の第３半導体層８３を抵抗とする。

図６（ｂ）に示すように、発光サイリスタＬ１のアノードとして働く部分のｐ型の第１半導体層８１、転送サイリスタＴ１のアノードとして働く部分のｐ型の第１半導体層８１及び結合トランジスタＱ１のエミッタとして働く部分のｐ型の第１半導体層８１及び抵抗Ｒｃの部分のｐ型の第１半導体層８１は連続している。
また、発光サイリスタＬ１の第２ゲートとして働く部分のｎ型の第２半導体層８２、転送サイリスタＴ１の第２ゲートとして働く部分のｎ型の第２半導体層８２及び結合トランジスタＱ１のベースとして働く部分のｎ型の第２半導体層８２及び抵抗Ｒｃの部分のｎ型の第２半導体層８２は連続している。
発光サイリスタＬ１の第１ゲートＧｌｆ１として働く部分のｐ型の第３半導体層８３と転送サイリスタＴ１の第１ゲートＧｔｆ１として働く部分のｐ型の第３半導体層８３とは連続している。
そして、結合トランジスタＱ１のコレクタＣ１として働く部分のｐ型の第３半導体層８３と抵抗Ｒｃ１の抵抗として働く部分のｐ型の第３半導体層８３とは連続している。
しかし、転送サイリスタＴ１の第１ゲートＧｔｆ１として働く部分のｐ型の第３半導体層８３と結合トランジスタＱ１のコレクタＣ１として働く部分のｐ型の第３半導体層８３とは連続していない。なお、空乏化されるなどにより、電気的に接続されていなければ、ｐ型の第３半導体層８３が、転送サイリスタＴ１と結合トランジスタＱ１との間にあってもかまわない。

抵抗Ｒｇ１が設けられた第２アイランド３０２では、ｎ型の第４半導体層８４が取り除かれている。そして、露出させたｐ型の第３半導体層８３上にｐ型オーミック電極３３４とｐ型オーミック電極３３５とが設けられている。そして、ｐ型の第３半導体層８３上にｐ型オーミック電極３３４とｐ型オーミック電極３３５との間のｐ型の第３半導体層８３を抵抗Ｒｇ１とする。抵抗Ｒｇ２が設けられた第３アイランド３０３でも、同様である。すなわち、露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３３６とｐ型オーミック電極３３７との間のｐ型の第３半導体層８３を抵抗Ｒｇ２とする。

第４アイランド３０４に設けられたスタート抵抗Ｒｓ、第５アイランド３０５に設けられた電流制限抵抗Ｒ１、第６アイランド３０６に設けられた電流制限抵抗Ｒ２は、第２アイランド３０２に設けられた抵抗Ｒｇ１と同様に、それぞれが２個のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗とする。

図６（ａ）において、各素子間の接続関係を説明する。
点灯信号線７５は幹部７５ａと複数の枝部７５ｂとを備え、幹部７５ａは発光サイリスタ列の列方向に延びるように設けられている。枝部７５ｂは幹部７５ａから枝分かれして、第１アイランド３０１に設けられた発光サイリスタＬ１のｎ型の第４半導体層８４の領域３１１上のｎ型オーミック電極３２１（カソード）と接続されている。第１アイランド３０１と同様なアイランドに設けられた、他の発光サイリスタＬのカソードも同様にして、点灯信号線７５に接続されている。そして、点灯信号線７５はφＩ端子に接続されている。

第１転送信号線７２は、第１アイランド３０１に設けられた転送サイリスタＴ１のｎ型の第４半導体層８４の領域３１２上のｎ型オーミック電極３２２（カソード）に接続されている。第１アイランド３０１と同様なアイランドに設けられた、他の奇数番号の転送サイリスタＴのカソードも第１転送信号線７２に接続されている。第１転送信号線７２は、第５アイランド３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
一方、第２転送信号線７３は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタＴのカソードに接続されている。第２転送信号線７３は、第６アイランド３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。

電源線７１は、第２アイランド３０２に設けられた抵抗Ｒｇ１のｐ型オーミック電極３３５、第３アイランド３０３に設けられた抵抗Ｒｇ２のｐ型オーミック電極３３７に接続されている。第２アイランド３０２（第３アイランド３０３）と同様なアイランドに設けられた他の抵抗Ｒｇも同様にして電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。

そして、平面形状がＵ字状の第１アイランド３０１のＵ字の内側に沿って設けられたｐ型オーミック電極３３１（第１ゲートＧｔｆ１（第１ゲートＧｌｆ１））は、Ｕ字の他方の側の端部まで延びて、第２アイランド３０２に設けられた抵抗Ｒｇ１のｐ型オーミック電極３３４に接続配線７６で接続されている。
平面形状がＵ字状の第１アイランド３０１のＵ字の一方の側の端部に設けられたｐ型オーミック電極３３３（抵抗Ｒｃの一方の端子）は、第３アイランド３０３に設けられた抵抗Ｒｇ２のｐ型オーミック電極３３６に接続配線７７で接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、結合トランジスタＱ、抵抗Ｒｃ、抵抗Ｒｇについても同様である。

第１アイランド３０１のｐ型オーミック電極３３１（第１ゲートＧｔｆ１（第１ゲートＧｌｆ１））及び第２アイランド３０２のｐ型オーミック電極３３４（抵抗Ｒｇ１の一方の端子）は、第４アイランド３０４に設けられたスタート抵抗Ｒｓの一方のｐ型オーミック電極（符号なし）に前述した接続配線７６で接続されている。スタート抵抗Ｒｓの他方のｐ型オーミック電極（符号なし）は第２転送信号線７３に接続されている。
このようにして、図５に示した発光チップＵ１（Ｕ）が構成される。

＜転送サイリスタＴ、結合トランジスタＱ及び抵抗Ｒｃ＞
ここで、転送サイリスタＴ、結合トランジスタＱ及び抵抗Ｒｃについて説明する。
図７は、転送サイリスタＴ１、転送サイリスタＴ２、結合トランジスタＱ１及び抵抗Ｒｃ１を説明する図である。図７（ａ）は、転送サイリスタＴ１及び結合トランジスタＱ１を等価なトランジスタの記号により表記し、転送サイリスタＴ２をサイリスタの記号で表記した図である。図７（ｂ）は、転送サイリスタＴ１、結合トランジスタＱ１及び抵抗Ｒｃ１の断面図である。図７（ｂ）は、図６（ｂ）の断面図において、転送サイリスタＴ１、結合トランジスタＱ１及び抵抗Ｒｃ１の部分を拡大して示している。
図７では、説明を容易にするため、転送サイリスタＴ１においてアノードＡ１、カソードＫ１、転送サイリスタＴ２においてアノードＡ２、カソードＫ２及び結合トランジスタＱ１においてエミッタＥ１、ベースＢ１、コレクタＣ１とする。

図７（ａ）に示すように、転送サイリスタＴ１はｐｎｐバイポーラトランジスタであるｐｎｐトランジスタＴｒ１とｎｐｎバイポーラトランジスタであるｎｐｎトランジスタＴｒ２とが組み合わされた構成をなしている。すなわち、ｐｎｐトランジスタＴｒ１のベースがｎｐｎトランジスタＴｒ２のコレクタに接続され、ｐｎｐトランジスタＴｒ１のコレクタがｎｐｎトランジスタＴｒ２のベースに接続されている。そして、ｐｎｐトランジスタＴｒ１のエミッタが転送サイリスタＴ１のアノードＡ１、ｐｎｐトランジスタＴｒ１のコレクタ（ｎｐｎトランジスタＴｒ２のベース）が転送サイリスタＴ１の第１ゲートＧｔｆ１、ｎｐｎトランジスタＴｒ２のコレクタ（ｐｎｐトランジスタＴｒ１のベース）が転送サイリスタＴ１の第２ゲートＧｔｓ１、ｎｐｎトランジスタＴｒ２のエミッタが転送サイリスタＴ１のカソードＫ１である。なお、転送サイリスタＴ１のオン状態における内部抵抗ｒｋを、ｎｐｎトランジスタＴｒ２のエミッタと転送サイリスタＴ１のカソードＫ１の間に表記している。
転送サイリスタＴ１のアノードＡ１であるｐｎｐトランジスタＴｒ１のエミッタは基準電位Ｖｓｕｂの基板８０に接続されている。

そして、結合トランジスタＱ１は、ｐｎｐトランジスタであって、ベースＢ１が転送サイリスタＴ１の第２ゲートＧｔｓ１であるｎｐｎトランジスタＴｒ２のコレクタ及びｐｎｐトランジスタＴｒ１のベースに接続されている。エミッタＥ１が基準電位Ｖｓｕｂの基板８０に接続されている。コレクタＣ１が、抵抗Ｒｃを介して、転送サイリスタＴ２の第１ゲートＧｔｆ２に接続されている。なお、転送サイリスタＴ２の第１ゲートＧｔｆ２は、抵抗Ｒｇ２を介して、電源線７１に接続されている。

図７（ａ）に示すように、転送サイリスタＴ１のｐｎｐトランジスタＴｒ１と結合トランジスタＱ１とは、カレントミラー回路を構成している。すなわち、ｐｎｐトランジスタＴｒ１に流れる電流に比例した電流が結合トランジスタＱ１に流れる。

以下では、一例として、Ｖｓｕｂ端子である裏面電極８５（図５、図６参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位として０Ｖ（以下では「Ｈ」（０Ｖ）又は「Ｈ」と表記する。）、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位として−３．３Ｖ（以下では「Ｌ」（−３．３Ｖ）又は「Ｌ」と表記する。）として説明する。発光装置６５（図３参照）は負の電位で駆動される。
サイリスタ（転送サイリスタＴ、発光サイリスタＬ）及び結合トランジスタＱは、図６に示したように、ｐ型半導体層（ｐ型の第１半導体層８１、ｐ型の第３半導体層８３）、ｎ型半導体層（ｎ型の第２半導体層８２、ｎ型の第４半導体層８４）をｐ型の基板８０上に積層して構成される。これらはＧａＡｓ、ＧａＡｌＡｓなどにより構成されるとして、ｐ型半導体層とｎ型半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとする。
ここで、第１転送信号φ１、第２転送信号φ２、点灯信号φＩなどの信号は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））と基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））との電位を有するとする。すなわち、第１の実施の形態の発光装置６５は、単一電源で駆動されるとする。

まず、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を転送サイリスタＴ１により説明する。
転送サイリスタＴ１のアノードＡ１は、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になっている。

オフ状態にある転送サイリスタＴ１では、アノードＡ１とカソードＫ１との間に流れる電流が、オン状態に比べて小さい。このとき、転送サイリスタＴ１を構成するｐｎｐトランジスタＴｒ１及びｎｐｎトランジスタＴｒ２はオフ状態にある。

第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子が「Ｈ」から「Ｌ」に移行する。すると、転送サイリスタＴ１のカソードＫ１に接続された第１転送信号線７２が、電流制限抵抗Ｒ１を介して「Ｌ」（−３．３Ｖ）になる。
このとき、転送サイリスタＴ１の第１ゲートＧｔｆ１が、「Ｌ」（−３．３Ｖ）に拡散電位Ｖｄ（１．５Ｖ）を加えた値、ここでは−１．８Ｖより高い電位（正の側を高いといい、負の側を低いという。）になると、ｎｐｎトランジスタＴｒ２のエミッタ−ベース間が順バイアスになり、ｎｐｎトランジスタＴｒ２がオフ状態からオン状態に移行する。すると、ｎｐｎトランジスタＴｒ２のコレクタが「Ｌ」（−３．３Ｖ）側に引き込まれ、ｐｎｐトランジスタＴｒ１のエミッタ（「Ｈ」（０Ｖ））−ベース間が順バイアスになって、ｐｎｐトランジスタＴｒ１もオフ状態からオン状態に移行する。すなわち、ｐｎｐトランジスタＴｒ１及びｎｐｎトランジスタＴｒ２がともにオン状態になって、転送サイリスタＴ１がオフ状態からオン状態に移行する。サイリスタがオフ状態からオン状態に移行することをターンオンと表記する。

オン状態の転送サイリスタＴ１では、第１ゲートＧｔｆ１は、ｐｎｐトランジスタＴｒ１の飽和電位Ｖｃになる。ここでは、飽和電位Ｖｃは、一例として−０．２Ｖであるとする。よって、第１ゲートＧｔｆ１が−０．２Ｖになり、第２ゲートＧｔｓ１がアノードＡ１（「Ｈ」（０Ｖ））から拡散電位Ｖｄ（１．５Ｖ）を引いた電位（−１．５Ｖ）になる。

オン状態の転送サイリスタＴ１には、アノードＡ１（「Ｈ」（０Ｖ））から、端子φ１（「Ｌ」（−３．３Ｖ））に向かって電流が流れる。よって、オン状態の転送サイリスタＴ１のカソードＫ１の電位Ｖｋは、オン状態の転送サイリスタＴ１の内部抵抗ｒｋ（抵抗値をｒｋとする。）、電流制限抵抗Ｒ１（抵抗値をＲ１とする。）及び拡散電位Ｖｄから式（１）で表される。

一例として、電流制限抵抗Ｒ１を３００Ω、内部抵抗ｒｋを６０Ωとすると、カソードＫ１の電位Ｖｋは、−１．８Ｖとなる。なお、カソードＫ１の電位Ｖｋは、第１転送信号線７２の電位である。
これは、転送サイリスタＴ１以外の奇数番号の転送サイリスタＴにおいても同様である。
なお、偶数番号の転送サイリスタＴの場合は、電流制限抵抗Ｒ１を電流制限抵抗Ｒ２に置き換えればよい。ここでは、電流制限抵抗Ｒ２を電流制限抵抗Ｒ１と同じとすると、偶数番号の転送サイリスタＴにおいても同様になる。

以上説明したように、転送サイリスタＴ１を構成するｎｐｎトランジスタＴｒ２のエミッタ（カソードＫ１）−ベース（第１ゲートＧｔｆ１）間を順バイアスにすると、転送サイリスタＴ１がターンオンする。
ｎｐｎトランジスタＴｒ２のエミッタ（カソードＫ１）−ベース（第１ゲートＧｔｆ１）間を順バイアスにするには、カソードＫ１の電位を第１ゲートＧｔｆ１の電位から拡散電位Ｖｄ（１．５Ｖ）を引いた電位より低くすればよい。第１ゲートＧｔｆ１の電位から拡散電位Ｖｄを引いた電位を、しきい電圧（しきい値）と表記する。すなわち、転送サイリスタＴ１のしきい電圧は、第１ゲートＧｔｆ１の電位によって決まり、カソードＫ１（第１転送信号線７２）がしきい電圧より低い電位（絶対値において大きい電位）になると、転送サイリスタＴ１がターンオンする。

ターンオンした転送サイリスタＴ１は、カソードＫ１が電位Ｖｋ（−１．８Ｖ）になる。そして、カソードＫ１に電位Ｖｋ（−１．８Ｖ）（維持電圧）が印加され、電源からオン状態を維持しうる電流（維持電流）が供給され続けると、転送サイリスタＴ１は、オン状態を維持する。
一方、オン状態の転送サイリスタＴ１は、カソードＫ１に電位Ｖｋ（−１．８Ｖ）（維持電圧）より高い電位（絶対値において小さい電位）が印加されると、オン状態からオフ状態に移行する。サイリスタがオン状態からオフ状態に移行することをターンオフと表記する。例えば、カソードＫ１が「Ｈ」（０Ｖ）になると、電位Ｖｋ（−１．８Ｖ）（維持電圧）より高い電位であるとともに、カソードＫ１とアノードＡ１とが同じ電位になるので、転送サイリスタＴ１はターンオフする。

次に、結合トランジスタＱ１の動作を説明する。
転送サイリスタＴ１がオフ状態にあると、転送サイリスタＴ１のｐｎｐトランジスタＴｒ１は、エミッタ−ベース間が順バイアスでなく、オフ状態である。よって、結合トランジスタＱ１のエミッタＥ１−ベースＢ１間も順バイアスでなく、オフ状態である。すなわち、転送サイリスタＴ１がオフ状態にあるとき、結合トランジスタＱ１もオフ状態にある。
そして、結合トランジスタＱ１は、エミッタＥ１が基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））に、コレクタＣ１が直列に接続された抵抗Ｒｃ１及び抵抗Ｒｇ２を介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になっている。

一方、転送サイリスタＴ１がターンオンするとき、ｐｎｐトランジスタＴｒ１のエミッタ（アノードＡ１）−ベース（第２ゲートＧｔｓ１）間が順バイアスになって、ｐｎｐトランジスタＴｒ１がオフ状態からオン状態になる。すると、結合トランジスタＱ１は、ベースＢ１が第２ゲートＧｔｓ１に接続されているので、エミッタＥ１−ベースＢ１間も順バイアスになって、オフ状態からオン状態に移行する。

すると、結合トランジスタＱ１は、コレクタＣ１が飽和電位Ｖｃ（−０．２Ｖ）となる。すると、転送サイリスタＴ２の第１ゲートＧｔｆ２の電位Ｖｇｔｆは、結合トランジスタＱ１のコレクタＣ１における飽和電位Ｖｃ、抵抗Ｒｃ１（抵抗値をＲｃとする。）、抵抗Ｒｇ２（抵抗値をＲｇとする。）とから式（２）で表される。

すると、転送サイリスタＴ２のしきい電圧は、前述したように第１ゲートＧｔｆ２の電位Ｖｇｔｆから拡散電位Ｖｄを引いた値（Ｖｇｔｆ−Ｖｄ）である。
後述するように、このしきい電圧は、オン状態の転送サイリスタＴに接続された第１転送信号線７２又は第２転送信号線７３の電位（−１．８Ｖ）より低いことが求められる。

次に、発光装置６５の転送部１０１が動作する電源電位Ｖｇａの最小値Ｖｍｉｎを求める。電源電位Ｖｇａの最小値Ｖｍｉｎとは、電源電位Ｖｇａが最小値Ｖｍｉｎになっても、発光装置６５が動作することをいう。この電圧は、電源電位Ｖｇａと転送サイリスタＴのしきい電圧とが等しいとして求めることができる。
そこで、転送サイリスタＴ２のしきい電圧は、（Ｖｇｔｆ−Ｖｄ）であるので、式（２）において、（Ｖｇｔｆ−Ｖｄ）＝電源電位Ｖｇａ＝Ｖｍｉｎとし、Ｖｍｉｎについて解くと、式（３）が得られる。

一例として、最小値Ｖｍｉｎを−２Ｖに設定すると、飽和電位Ｖｃ（−０．２Ｖ）、拡散電位Ｖｄ（１．５Ｖ）である場合、Ｒｃ：Ｒｇ＝１：５となる。
すなわち、Ｒｃ：Ｒｇ＝１：５に設定すると、発光装置６５の転送部１０１は、電源電位Ｖｇａが「Ｌ」（−３．３Ｖ）からＶｍｉｎ（−２Ｖ）に絶対値において小さくなっても動作する。−３．３Ｖと−２Ｖとの差である１．３Ｖが発光装置６５の転送部１０１の動作マージンとして確保できる。
なお、電源電位Ｖｇａが−２Ｖの場合、オン状態の転送サイリスタＴ１のカソードＫ１（第１転送信号線７２）は、式（１）から−１．５８Ｖとなる。なお、転送サイリスタＴのしきい電圧は−２Ｖである。
以下では、抵抗Ｒｃ及び抵抗Ｒｇは、Ｒｃ：Ｒｇ＝１：５であるとして説明する。

さて、発光チップＵにおいて、奇数番号の転送サイリスタＴのカソードが、第１転送信号線７２に接続されている。また、偶数番号の転送サイリスタＴのカソードが、第２転送信号線７３に接続されている。
そして、後述するように、発光チップＵでは、奇数番号の１個の転送サイリスタＴがオン状態になる期間、奇数番号の１個の転送サイリスタＴと１大きい偶数番号の１個の転送サイリスタＴとが順にオン状態になる期間、偶数番号の１個の転送サイリスタＴがオン状態になる期間、偶数番号の１個の転送サイリスタＴと１大きい奇数番号の１個の転送サイリスタＴとが順にオン状態になる期間が繰り返されて、転送サイリスタ列をオン状態が伝搬していく。
よって、第１転送信号線７２にカソードが接続されている奇数番号の複数の転送サイリスタＴが並行してオン状態になることは好ましくない。同様に、第２転送信号線７３にカソードが接続されている偶数番号の複数の転送サイリスタＴが並行してオン状態になることは好ましくない。

このため、電源電位Ｖｇａが「Ｌ」（−３．３Ｖ）であるとき、オン状態の結合トランジスタＱ（図７における結合トランジスタＱ１）のコレクタＣに抵抗Ｒｃを介して第１ゲートＧｔｆが接続されたオフ状態の転送サイリスタＴ（図７における転送サイリスタＴ２）のしきい電圧（−２．２２Ｖ）は、オン状態の転送サイリスタＴのカソードが接続された第１転送信号線７２又は第２転送信号線７３（図７における第１転送信号線７２）の電位（−１．８Ｖ）より高いことが求められる。
この関係は、電源電位Ｖｇａを最小値Ｖｍｉｎ（−２Ｖ）にした場合であっても、成立する。

一方、発光サイリスタＬは、図５に示すように、オン状態になると、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））が供給されるアノードから、φＩ端子及び電流制限抵抗ＲＩを経由して、電流が流れる。一例として、オン状態の発光サイリスタＬの内部抵抗を２０Ω、電流制限抵抗ＲＩを８０Ωとすると、式（１）において転送サイリスタＴのカソードＫ１の電位Ｖｋを算出したと同様に計算できて、オン状態の発光サイリスタＬのカソード、すなわち、点灯信号線７５が−１．８６Ｖとなる。以下では、発光サイリスタＬがオン状態になると、点灯信号線７５は−１．８６Ｖになるとして説明する。
なお、点灯信号線７５の電位は、発光サイリスタＬの内部抵抗及び電流制限抵抗ＲＩによって設定できる。

さらに、以下では、スタート抵抗Ｒｓを２ｋΩとして説明する。Ｒｇ：Ｒｓが５：１であるので、抵抗Ｒｇは１０ｋΩとなる。
上記の数値は、例であって、他の値を設定することもできる。

なお、発光サイリスタＬの内部抵抗は２０Ωと転送サイリスタＴの内部抵抗ｒｋの６０Ωより小さい。これは、発光サイリスタＬでは光を取り出すために、基板８０上に大きな面積で設けられるのに対し、転送サイリスタＴではオン状態が順に転送されればよく、基板８０上の面積を大きくする必要がない。このため、転送サイリスタＴの内部抵抗ｒｋが、発光サイリスタＬの内部抵抗に比べて大きくなっている。

図７（ｂ）により、転送サイリスタＴ１、結合トランジスタＱ１及び抵抗Ｒｃ１をさらに説明する。
図７（ｂ）に示すように、ｐ型の第１半導体層８１は、転送サイリスタＴ１が構成される部分においてはアノードＡ１であり、結合トランジスタＱ１が構成される部分においてはエミッタＥ１である。そして、ｐ型の第１半導体層８１は、抵抗Ｒｃ１が構成される部分においても存在する。
ｎ型の第２半導体層８２は、転送サイリスタＴ１が構成される部分では第２ゲートＧｔｓ１であり、結合トランジスタＱ１が構成される部分ではベースＢ１である。そして、ｎ型の第２半導体層８２は、抵抗Ｒｃ１が構成される部分においても存在する。
ｐ型の第３半導体層８３は、転送サイリスタＴ１が構成される部分では第１ゲートＧｔｆ１であり、結合トランジスタＱ１が構成される部分ではコレクタＣ１である。そして、ｐ型の第３半導体層８３は、抵抗Ｒｃ１が構成される部分において抵抗Ｒｃ１として働く。
そして、ｎ型の第４半導体層８４は、転送サイリスタＴ１が構成される部分ではカソードＫ１であるが、結合トランジスタＱ１が構成される部分及び抵抗Ｒｃ１が構成される部分では除去されている。

図７（ａ）に示すように、転送サイリスタＴ１のアノードＡ１と結合トランジスタＱ１のエミッタＥ１は、ともに基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））であるので、ｐ型の第１半導体層８１はつながっている。また、抵抗Ｒｃ１が構成される部分にもつながっている。
また、図７（ａ）に示すように、転送サイリスタＴ１の第２ゲートＧｔｓ１と結合トランジスタＱ１のベースＢ１とは接続されている。よって、ｎ型の第２半導体層８２は、転送サイリスタＴ１が構成される部分と結合トランジスタＱ１が構成される部分とでつながっている。また、抵抗Ｒｃ１が構成される部分にもつながっている。
しかし、図７（ａ）に示すように、転送サイリスタＴ１の第１ゲートＧｔｆ１と結合トランジスタＱ１のコレクタＣ１は接続されていない。よって、ｐ型の第３半導体層８３は、転送サイリスタＴ１が構成される部分と結合トランジスタＱ１が構成される部分とで分離されている。
そして、抵抗Ｒｃ１は、結合トランジスタＱ１のコレクタＣ１に接続されている。よって、ｐ型の第３半導体層８３は、結合トランジスタＱ１が構成される部分と抵抗Ｒｃ１が構成される部分とでつながっている。

以上説明したように、ｐ型の第３半導体層８３は転送サイリスタＴ１が構成される部分と結合トランジスタＱ１が構成される部分とで分離されていることが求められる。なお、転送サイリスタＴ１が構成される部分と結合トランジスタＱ１が構成される部分とで、ｐ型の第３半導体層８３が繋がっていても、空乏化されるなどにより電気的に分離されていればよい。

（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）として説明する。また、第１転送信号φ１、第２転送信号φ２、点灯信号φＩは、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との２つの電位を有する信号であるとして説明する。なお、「Ｈ」（０Ｖ）を「Ｈ」、「Ｌ」（−３．３Ｖ）を「Ｌ」と略すことがある。

前述したように、発光装置６５は発光チップＵ１〜Ｕ４０を備えている（図３、４参照）。
図４に示したように、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））は、回路基板６２上のすべての発光チップＵ１〜Ｕ４０に共通に供給される。同様に、第１転送信号φ１、第２転送信号φ２は、発光チップＵ１〜Ｕ４０に共通（並列）に送信される。
一方、点灯信号φＩ１〜φＩ４０は、発光チップＵ１〜Ｕ４０のそれぞれに個別に送信される。点灯信号φＩ１〜φＩ４０は、画像データに基づいて、各発光チップＵ１〜Ｕ４０の発光サイリスタＬを点灯又は非点灯に設定する信号である。よって、点灯信号φＩ１〜φＩ４０は、画像データによって相互に波形が異なる。しかし、点灯信号φＩ１〜φＩ４０は、同じタイミングで並行して送信される。
発光チップＵ１〜Ｕ４０は並行して駆動されるので、発光チップＵ１の動作を説明すれば足りる。

＜タイミングチャート＞
図８は、第１の実施の形態が適用される発光装置６５及び発光チップＵの動作を説明するタイミングチャートである。
図８では、発光チップＵ１の発光サイリスタＬ１〜Ｌ５の５個の発光サイリスタＬの点灯又は非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。なお、図８では、発光チップＵ１の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ５を点灯させ、発光サイリスタＬ４を非点灯としている。
前述したように、他の発光チップＵ２〜Ｕ４０は、発光チップＵ１と並行して駆動されるため、発光チップＵ１の動作を説明すれば足りる。

図８において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。発光サイリスタＬ１は、時刻ｂから時刻ｅの期間Ｔ（１）において、発光サイリスタＬ２は、時刻ｅから時刻ｉの期間Ｔ（２）において、発光サイリスタＬ３は、時刻ｉから時刻ｊの期間Ｔ（３）において、発光サイリスタＬ４は、時刻ｊから時刻ｋの期間Ｔ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
ここでは、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…の長さを可変としてもよい。

第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１の波形について説明する。なお、時刻ａから時刻ｂまでの期間は、発光チップＵ１（発光チップＵ２〜Ｕ４０も同じ。）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

φ１端子（図５、図６参照）に送信される第１転送信号φ１及びφ２端子（図５、図６参照）に送信される第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として繰り返される。

第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて「Ｌ」を維持する。
第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を時間軸上で期間Ｔだけ後ろにずらしたものに当たる。第１転送信号φ１は、期間Ｔ（１）及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。一方、第２転送信号φ２は、期間Ｔ（１）において破線で示す波形及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）が発光装置６５が動作を開始する期間であるためである。

第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、図５、図６に示した転送サイリスタＴを番号順にオン状態を転送（伝搬）させることにより、オン状態の転送サイリスタＴと同じ番号の発光サイリスタＬを、点灯制御の対象として指定する。
なお、番号が連続する２個の転送サイリスタＴにおいて、小さい番号の転送サイリスタＴを「前（前段）」又は「前（前段）の転送サイリスタＴ」、大きい番号の転送サイリスタＴを「後（後段）」又は「後（後段）の転送サイリスタＴ」と表記することがある。
さらに、発光チップＵにおいて、転送サイリスタＴのオン状態が転送されていく側を「後（後ろ）」と、オン状態が転送されてきた側を「前」と表記することがある。

次に、発光チップＵ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＵ２〜Ｕ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。
ここでは、発光チップＵ１の発光サイリスタＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。
発光サイリスタＬ１を点灯させる場合、点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」であって、時刻ｃで「Ｈ」から「Ｌ」に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、期間Ｔ（１）の終了時刻ｅにおいて「Ｈ」を維持する。

では、図４、図５を参照しつつ、図８に示したタイミングチャートにしたがって、発光装置６５及び発光チップＵ１の動作を説明する。なお、以下では、発光サイリスタＬ１を点灯制御する期間Ｔ（１）について説明する。
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））を設定する。電源電位供給部１７０は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））を設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になり、発光チップＵ１〜Ｕ４０のそれぞれのＶｓｕｂ端子は「Ｈ」になる。同様に、電源ライン２００ｂは電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になり、発光チップＵ１〜Ｕ４０のそれぞれのＶｇａ端子は「Ｌ」になる（図４参照）。これにより、発光チップＵ１〜Ｕ４０のそれぞれの電源線７１は「Ｌ」になる（図５参照）。

そして、信号発生回路１１０の転送信号発生部１２０は、第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１及び第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＵ１〜Ｕ４０のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ２端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。

さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＵ１〜Ｕ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」になる（図５参照）。
なお、図８及び以下における説明では、電位がステップ（階段）状に変化するとしているが、電位は徐々に変化する。よって、電位が変化の途上であっても、下記に示す条件が満たされれば、サイリスタがターンオン又はターンオフし、結合トランジスタＱがオン状態とオフ状態との間で変化しうる。

次に、発光チップＵ１の動作を説明する。
＜発光チップＵ１＞
転送サイリスタＴ、発光サイリスタＬのアノードはＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定されている。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソードは、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソードは、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード及びカソードがともに「Ｈ」であるためオフ状態にある。

発光サイリスタＬのカソードは、「Ｈ」の点灯信号線７５に接続されている。よって、発光サイリスタＬも、アノード及びカソードがともに「Ｈ」であるためオフ状態にある。

図５中の転送サイリスタ列の一端の転送サイリスタＴ１の第１ゲートＧｔｆ１は、抵抗Ｒｇ１を介して、「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。また、第１ゲートＧｔｆ１は、スタート抵抗Ｒｓの一方の端子に接続されている。そして、スタート抵抗Ｒｓの他方の端子は、第２転送信号線７３に接続されている。第２転送信号線７３は、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、第１ゲートＧｔｆ１は、電源線７１の「Ｌ」（−３．３Ｖ）とφ２端子の「Ｈ」（０Ｖ）との電位差を抵抗Ｒｇ１（１０ｋΩ）、スタート抵抗Ｒｓ（２ｋΩ）及び電流制限抵抗Ｒ２（３００Ω）で分圧した電位となる。よって、第１ゲートＧｔｆ１は、−０．６２Ｖとなる。よって、転送サイリスタＴ１は、しきい電圧が−２．１２Ｖになる。
なお、第１ゲートＧｔｆ１の電位は、抵抗Ｒｇ１、スタート抵抗Ｒｓ及び電流制限抵抗Ｒ２により設定できる。
そして、発光サイリスタＬ１は、第１ゲートＧｌｆ１が転送サイリスタＴ１の第１ゲートＧｔｆ１に接続されているので、しきい電圧が−２．１２Ｖになっている。

このとき、転送サイリスタＴ１がオフ状態であるので、結合トランジスタＱ１はオン状態になることができずオフ状態にある。したがって、転送サイリスタＴ２は、第１ゲートＧｔｆ２が抵抗Ｒｇ２を介して電源線７１の「Ｌ」（−３．３Ｖ）になっている。よって、転送サイリスタＴ２は、しきい電圧が−４．８Ｖである。同様に、他の転送サイリスタＴ３、Ｔ４、Ｔ５、…のしきい電圧も−４．８Ｖである。
また、発光サイリスタＬ２、３、４、…は、第１ゲートＧｌｆ２、Ｇｌｆ３、Ｇｌｆ４、…がそれぞれ転送サイリスタＴ２、Ｔ３、Ｔ４、…の第１ゲートＧｔｆ２、Ｇｔｆ３、Ｇｔｆ４、…に接続されているので、しきい電圧が−４．８Ｖである。

（２）時刻ｂ
時刻ｂにおいて、第１転送信号φ１が、「Ｈ」から「Ｌ」に移行する。これにより発光装置６５が動作を開始する。
すると、φ１端子及び電流制限抵抗Ｒ１を介して、第１転送信号線７２が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−２．１２Ｖである転送サイリスタＴ１は、第１転送信号線７２、すなわち、カソードが「Ｌ」（−３．３Ｖ）になるので、ターンオンする。しかし、番号が３以上の奇数番号の転送サイリスタＴは、カソードが第１転送信号線７２に接続されているが、しきい電圧が−４．８Ｖであるので、ターンオンしない。一方、偶数番号の転送サイリスタＴは、第２転送信号線７３が「Ｈ」（０Ｖ）であるのでターンオンしない。

前述したように、転送サイリスタＴ１がターンオンすると、第１転送信号線７２は、−１．８Ｖになる。そして、転送サイリスタＴ１は、第１ゲートＧｔｆ１が−０．２Ｖになる。発光サイリスタＬ１は、第１ゲートＧｌｆ１が転送サイリスタＴ１の第１ゲートＧｔｆ１（０．２Ｖ）に接続されているので、しきい電圧が−１．７Ｖになる。

一方、転送サイリスタＴ１がターンオンすると、結合トランジスタＱ１がオフ状態からオン状態に移行する。これにより、転送サイリスタＴ２は、第１ゲートＧｔｆ２が−０．７２Ｖに移行し、転送サイリスタＴ２及び発光サイリスタＬ２のしきい電圧が−２．２２Ｖになる。
しかし、第２転送信号線７３が「Ｈ」（０Ｖ）であるので、転送サイリスタＴ２はターンオンしない。また、点灯信号線７５が「Ｈ」（０Ｖ）であるので、発光サイリスタＬ２もターンオンしない。

なお、転送サイリスタＴ２がオフ状態にあるので、結合トランジスタＱ２はオフ状態である。よって、転送サイリスタＴ３は、第１ゲートＧｔｆ３が「Ｌ」（−３．３Ｖ）であって、転送サイリスタＴ３及び発光サイリスタＬ３のしきい電圧が−４．８Ｖである。同様に、番号が４以上の転送サイリスタＴ及び発光サイリスタＬも、しきい電圧が−４．８Ｖである。

時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にあって、他の転送サイリスタＴ及び結合トランジスタＱ、すべての発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態の転送サイリスタＴ、結合トランジスタＱ、発光サイリスタＬを表記し、オフ状態の転送サイリスタＴ、結合トランジスタＱ、発光サイリスタＬを表記しない。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−１．７Ｖである発光サイリスタＬ１がターンオンして、点灯（発光）する。これにより、点灯信号線７５が−１．８６Ｖになる。
発光サイリスタＬ２は、しきい電圧が−２．２２Ｖであるが、しきい電圧が−１．７Ｖと高い発光サイリスタＬ１がターンオンして点灯信号線７５を−１．８６Ｖにするので、ターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する。すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が−１．８６Ｖから「Ｈ」（０Ｖ）に移行する。すると、発光サイリスタＬ１は、アノードとカソードとがともに「Ｈ」になって、ターンオフして消灯する（非点灯になる）。発光サイリスタＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行する時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの期間となる。
時刻ｄの直後において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。ここで、発光サイリスタＬ１を点灯制御する期間Ｔ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が開始する。
すると、φ２端子が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。転送サイリスタＴ１がオン状態にあるので、転送サイリスタＴ１の第１ゲートＧｔｆ１は−０．２Ｖになっている。よって、第２転送信号線７３は、「Ｌ」（−３．３Ｖ）と−０．２Ｖとの電位差を、スタート抵抗Ｒｓ（２ｋΩ）と電流制限抵抗Ｒ２（３００Ω）とで分圧した値になる。すなわち、第２転送信号線７３は、−２．９Ｖとなる。

時刻ｂにおいて、転送サイリスタＴ２は、しきい電圧が−２．２２Ｖになっているので、ターンオンする。これにより、転送サイリスタＴ２は、第１ゲートＧｔｆ２（第１ゲートＧｌｆ２）が−０．２Ｖになって、発光サイリスタＬ２はしきい電圧が−１．７Ｖになる。
そして、転送サイリスタＴ２がターンオンすると、第２転送信号線７３は−１．８Ｖになる。
さらに、転送サイリスタＴ２がターンオンすることにより、結合トランジスタＱ２がオフ状態からオン状態に移行し、転送サイリスタＴ３の第１ゲートＧｔｆ３が−０．７２Ｖになる。よって、転送サイリスタＴ３及び発光サイリスタＬ３のしきい電圧が−２．２２Ｖになる。番号が４以上の転送サイリスタＴ及び発光サイリスタＬは、しきい電圧が−４．８Ｖに維持される。
なお、点灯信号φＩ１は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンしない。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２、結合トランジスタＱ１、Ｑ２がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行する。すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノードとカソードとがともに「Ｈ」になって、ターンオフする。
第１ゲートＧｔｆ１（第１ゲートＧｌｆ１）は、抵抗Ｒｇ１を介して電源線７１（「Ｌ」（−３．３Ｖ））に接続されるとともに、スタート抵抗Ｒｓを介して「Ｌ」（−３．３Ｖ）である第２転送信号線７３に接続されている。よって、転送サイリスタＴ１は、第１ゲートＧｔｆ１（第１ゲートＧｌｆ１）が−０．２Ｖから「Ｌ」（−３．３Ｖ）になって、転送サイリスタＴ１及び発光サイリスタＬ１のしきい電圧が−４．８Ｖになる。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。

（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、時刻ｃでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオンして、点灯する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、時刻ｄでの発光サイリスタＬ１と同様に、発光サイリスタＬ２がターンオフして消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、時刻ｂでの転送サイリスタＴ１又は時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−２．２２Ｖの転送サイリスタＴ３がターンオンする。このとき、転送サイリスタＴ１はしきい電圧が−４．８Ｖであるので、ターンオンしない。
時刻ｉで、発光サイリスタＬ２を点灯制御する期間Ｔ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。

なお、発光サイリスタＬを点灯させないで、非点灯のままとするときは、図８における発光サイリスタＬ４を点灯制御する期間Ｔ（４）における点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、発光サイリスタＬ４は、しきい電圧が−１．７Ｖであっても、非点灯のままとなる。

以上説明したように、転送サイリスタＴは結合トランジスタＱによって相互に接続されている。よって、前段の転送サイリスタＴがターンオンすると、結合トランジスタＱがオフ状態からオン状態に移行し、後段の転送サイリスタＴのしきい電圧を高くする。すなわち、後段の転送サイリスタＴをオフ状態からオン状態へ移行可能な状態にする。これにより、後段の転送サイリスタＴのカソードに接続された第１転送信号φ１又は第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいて、後段の転送サイリスタＴがターンオンする。
そして、転送サイリスタＴは、ターンオンすると、第１ゲートＧｔｆが−０．２Ｖになる。転送サイリスタＴの第１ゲートＧｔｆと発光サイリスタＬの第１ゲートＧｌｆとは接続されているので、発光サイリスタＬのしきい電圧も−１．７Ｖとなる。よって、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するタイミングにおいて、発光サイリスタＬがターンオンして点灯する。

すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である発光サイリスタＬを指定し、点灯可能（移行可能）な状態に設定する。点灯信号φＩは、点灯制御の対象として点灯可能な状態となった発光サイリスタＬを点灯又は非点灯に設定する。
このように、図８に示すように、画像データに応じて点灯信号φＩの波形を設定することで、各発光サイリスタＬを点灯制御する。

図９は、第１の実施の形態を適用しない自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。図５と同様に、発光チップＵ１（Ｕ）で説明する。
図５に示した第１の実施の形態が適用される発光チップＵ１（Ｕ）では、番号が２以上の転送サイリスタＴは、第１ゲートＧｔｆが抵抗Ｒｃを介して、番号が一つ小さい（前段の）結合トランジスタＱのコレクタＣに接続されている。
これに対して、図９に示す第１の実施の形態を適用しない発光チップＵ１（Ｕ）では、抵抗Ｒｃを備えない。他の構成は、図５に示した第１の実施の形態が適用される発光チップＵ１（Ｕ）と同様であるので、説明を省略する。

図９において、結合トランジスタＱ１と転送サイリスタＴ２とで、結合トランジスタＱがオン状態における状態を説明する。ここでも、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）とし、第１転送信号φ１、第２転送信号φ２、点灯信号φＩなどの信号は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））と基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））との電位を有するとする。さらに、電流制限抵抗Ｒ１、Ｒ２、ＲＩ、スタート抵抗Ｒｓ、抵抗Ｒｇは、図５において説明したと同様とする。
そして、図８に示したタイミングチャートにより、発光装置６５及び発光チップＵが動作するとする。

図９において、結合トランジスタＱ１と転送サイリスタＴ２とで、結合トランジスタＱ１のオン状態を説明する。
結合トランジスタＱ１がオフ状態からオン状態になると、コレクタＣ１は「Ｌ」（−３．３Ｖ）から−０．２Ｖに移行する。コレクタＣ１と転送サイリスタＴ２の第１ゲートＧｔｆ２との間には、抵抗Ｒｃが設けられていないので、転送サイリスタＴ２の第１ゲートＧｔｆ２の電位も−０．２Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−１．７Ｖになる。

一方、図５に示す第１の実施の形態が適用される発光チップＵ１（Ｕ）では、図７において説明したように、結合トランジスタＱ１がオフ状態からオン状態になって、コレクタＣ１の電位が「Ｌ」（−３．３Ｖ）から−０．２Ｖに移行する。しかし、コレクタＣ１と転送サイリスタＴ２の第１ゲートＧｔｆ２との間に抵抗Ｒｃが設けられているので、転送サイリスタＴ２は、第１ゲートＧｔｆ２が−０．７２Ｖになってしきい電圧が−２．２２Ｖになる。

すなわち、転送サイリスタＴ２のしきい電圧は、図９に示した抵抗Ｒｃを設けない場合には−１．７Ｖであって、図５に示した抵抗Ｒｃを設けた場合の−２．２２Ｖより、絶対値において０．５２Ｖ小さい。よって、抵抗Ｒｃを設けない場合の方が、第２転送信号線７３の電位は、絶対値において小さくてよいことになる。すなわち、動作マージンが広いように思われる。
しかし、以下に説明するように、不都合が生じてしまう。

図８に示すタイミングチャートにより、図９に示す発光チップＵ１（Ｕ）の動作を説明する。なお、以下では、図５に示す発光チップＵ１（Ｕ）と図９に示す発光チップＵ１（Ｕ）とで動作が異なる部分を説明し、同様の部分の説明を省略する。

（１）時刻ａ
時刻ａにおいて、図９中の転送サイリスタ列の一端の転送サイリスタＴ１の第１ゲートＧｔｆ１は、抵抗Ｒｇ１を介して、「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。また、第１ゲートＧｔｆ１は、スタート抵抗Ｒｓ、電流制限抵抗Ｒ２を介して「Ｈ」（０Ｖ）のφ２端子に接続されている。図５に示した発光チップＵ１と同様に、転送サイリスタＴ１は、第１ゲートが−０．６２Ｖとなり、しきい電圧が−２．１２Ｖになる。
このとき、転送サイリスタＴ１がオフ状態であるので、結合トランジスタＱ１はオフ状態であって、転送サイリスタＴ２は、第１ゲートＧｔｆ２が抵抗Ｒｇ２を介して、電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖである。同様に、他の転送サイリスタＴ３、Ｔ４、Ｔ５、…もしきい電圧が−４．８Ｖである。
また、発光サイリスタＬ２、３、４、…は、第１ゲートＧｌｆ２、Ｇｌｆ３、Ｇｌｆ４、…がそれぞれ転送サイリスタＴ２、Ｔ３、Ｔ４、…の第１ゲートＧｔｆ２、Ｇｔｆ３、Ｇｔｆ４、…に接続されているので、しきい電圧が−４．８Ｖである。

（２）時刻ｂ
時刻ｂにおいて、第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子及び電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−１．７Ｖである転送サイリスタＴ１がターンオンする。しかし、カソードが第１転送信号線７２に接続された番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるのでターンオンしない。

前述したように、転送サイリスタＴ１がターンオンすると、第１転送信号線７２は、−１．８Ｖになる。そして、転送サイリスタＴ１は、第１ゲートＧｔｆ１（第１ゲートＧｌｆ１）が−０．２Ｖになり、発光サイリスタＬ１のしきい電圧が−１．７Ｖになる。

一方、転送サイリスタＴ１がターンオンすると、転送サイリスタＴ１は、第２ゲートＧｔｓ１が−１．５Ｖになる。すると、結合トランジスタＱ１は、エミッタ−ベース間が順バイアスになって、オフ状態からオン状態に移行する。これにより、結合トランジスタＱ１は、コレクタＣ１（転送サイリスタＴ２の第１ゲートＧｔｆ２）が−０．２Ｖに移行する。転送サイリスタＴ２及び発光サイリスタＬ２のしきい電圧が−１．７Ｖになる。

なお、転送サイリスタＴ２がオフ状態にあるので、結合トランジスタＱ２はオフ状態である。転送サイリスタＴ３は、第１ゲートＧｔｆ３が「Ｌ」（−３．３Ｖ）であって、転送サイリスタＴ３及び発光サイリスタＬ３のしきい電圧が−４．８Ｖを維持する。同様に、番号が４以上の転送サイリスタＴ及び発光サイリスタＬも、しきい電圧が−４．８Ｖである。

この状態では、発光サイリスタＬ１、Ｌ２は、ともにしきい電圧が−１．７Ｖになっている。
しかし、第２転送信号線７３は、「Ｈ」（０Ｖ）であるので、発光サイリスタＬ１、Ｌ２はターンオンしない。
時刻ｂの直後において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にある。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、しきい電圧が−１．７Ｖである発光サイリスタＬ１又は発光サイリスタＬ２がターンオンして、点灯（発光）する。このとき、発光サイリスタＬ１は、発光サイリスタＬ２よりφＩ端子に近いため、ターンオンしやすい。しかし、発光サイリスタＬ２が、ターンオンすることもありうる。
これにより、点灯信号線７５の電位が、−１．８６Ｖになる。よって、ターンオンしていない発光サイリスタＬ１又は発光サイリスタＬ２は、しきい電圧が−１．７Ｖであるので、ターンオンする。そして、点灯信号線７５は、−１．７Ｖになる。
図５の説明で述べたように、時刻ｃでは、発光サイリスタＬ１を点灯させたいので、発光サイリスタＬ２が点灯することは好ましくない。
時刻ｃの直後において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にあって、発光サイリスタＬ１、Ｌ２がオン状態で点灯している。

これは、転送サイリスタＴ１がオン状態になることで、結合トランジスタＱ１がオフ状態からオン状態に移行し、転送サイリスタＴ１の第１ゲートＧｔｆ１と転送サイリスタＴ２の第１ゲートＧｔｆ２とがともに−０．２Ｖになることによる。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、点灯信号線７５の電位が「Ｈ」（０Ｖ）に移行する。すると、発光サイリスタＬ１、Ｌ２は、アノードとカソードとがともに「Ｈ」になるので、ターンオフして消灯する。
時刻ｄの直後において、転送サイリスタＴ１、結合トランジスタＱ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」から「Ｌ」に移行する。転送サイリスタＴ１がオン状態にあるので、前述したように第２転送信号線７３は、−２．９Ｖになる。転送サイリスタＴ２は、時刻ｂにおいて、しきい電圧が−１．７Ｖになっているので、ターンオンする。そして、第１ゲートＧｔｆ２（第１ゲートＧｌｆ２）が−０．２Ｖになる。しかし、第１ゲートＧｔｆ２（第１ゲートＧｌｆ２）はオン状態の結合トランジスタＱ１により、既に−０．２Ｖになっている。
そして、転送サイリスタＴ２がターンオンすると、第２転送信号線７３の電位は、−１．８Ｖになる。

さらに、転送サイリスタＴ２がオン状態になると、結合トランジスタＱ２がオフ状態からオン状態に移行する。すると、時刻ｂで説明したと同様に、転送サイリスタＴ３は、第１ゲートＧｔｆ３が−０．２Ｖになって、しきい電圧が−１．７Ｖになる。

時刻ｂにおいて、転送サイリスタＴ１がターンオンして、第１転送信号線７２は−１．８Ｖになっている。この電位は、転送サイリスタＴ３のしきい電圧（−１．７Ｖ）より低い。よって、転送サイリスタＴ３がターンオンする。
第１転送信号線７２にはそれぞれが内部抵抗ｒｋを有するオン状態の転送サイリスタＴ１、Ｔ３が並列に接続されることになる。よって、第１転送信号線７２は、式（１）において、内部抵抗ｒｋをｒｋ／２に置き換えて得られる−１．６６Ｖとなる。

さらにまた、転送サイリスタＴ３がオン状態になると、結合トランジスタＱ３がオフ状態からオン状態に移行する。そして、転送サイリスタＴ４は、第１ゲートＧｔｆ４が−０．２Ｖになって、転送サイリスタＴ４及び発光サイリスタＬ４のしきい電圧がともに−１．７Ｖになる。
第２転送信号線７３は、転送サイリスタＴ２がオン状態になることで、−１．８Ｖになっている。よって、転送サイリスタＴ４がターンオンする。そして、第２転送信号線７３は、第１転送信号線７２と同様に、−１．６６Ｖになる。

そして、転送サイリスタＴ４がオン状態になると、結合トランジスタＱ４がオフ状態からオン状態に移行する。そして、転送サイリスタＴ５は、第１ゲートＧｔｆ５（第１ゲートＧｌｆ５）が−０．２Ｖになって、転送サイリスタＴ５及び発光サイリスタＬ５は、しきい電圧がともに−１．７Ｖになる。
しかし、第１転送信号線７２は−１．６６Ｖであるので、しきい電圧が−１．７Ｖの転送サイリスタＴ５はターンオンできない。

時刻ｅの直後において、転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４、結合トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４がオン状態にある。
以上のように、図９に示す発光チップＵ１（Ｕ）では、転送サイリスタＴ１がオン状態にある時刻ｅにおいて、転送サイリスタＴ２をターンオンさせると、転送サイリスタＴ３、Ｔ４が将棋倒しのように連鎖的に次々にターンオンしてしまうことになる。
これは、転送サイリスタＴ１がオン状態にあるときに、転送サイリスタＴ２をターンオンさせることで、転送サイリスタＴ３のしきい電圧が、第１転送信号線７２の電位より高くなることによる。そして、転送サイリスタＴ３がターンオンすることにより、転送サイリスタＴ４のしきい電圧が、第１転送信号線７２の電位より高くなることによる。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、第１転送信号線７２の電位が−１．６６Ｖから「Ｈ」（０Ｖ）に移行する。これにより、転送サイリスタＴ１、Ｔ３がターンオフする。そして、結合トランジスタＱ１、Ｑ３もオン状態からオフ状態に移行する。
しかし、転送サイリスタＴ２、Ｔ４は、オン状態であるので、第１ゲートＧｔｆ２、Ｇｔｆ４（第１ゲートＧｌｆ２、Ｇｌｆ４）が−０．２Ｖである。また、転送サイリスタＴ３、Ｔ５は、結合トランジスタＱ２、Ｑ４がオン状態であるので、第１ゲートＧｔｆ３、Ｇｔｆ５（第１ゲートＧｌｆ３、Ｇｌｆ５）が−０．２Ｖであって、しきい電圧が−１．７Ｖである。よって、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５は、しきい電圧が−１．７Ｖに維持される。
時刻ｆの直後において、転送サイリスタＴ２、Ｔ４、結合トランジスタＱ２、Ｑ４がオン状態にある。

（７）時刻ｇ
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、点灯信号線７５が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、時刻ｃにおける発光サイリスタＬ１、Ｌ２と同様に、しきい電圧が−１．７Ｖである発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のいずれかがターンオンして、点灯する。そして、点灯信号線７５を−１．８６Ｖにする。次に、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のうちターンオンしていない発光サイリスタＬのいずれかがターンオンして、点灯する。そして、点灯信号線７５を−１．７Ｖにする。さらに、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のうちターンオンしていない発光サイリスタＬのいずれかがターンオンして、点灯する。そして、点灯信号線７５を−１．６４Ｖにする。この電位は、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のしきい電圧より高いので、ターンオンしていない発光サイリスタＬをターンオンさせない。すなわち、この例では、３個の発光サイリスタＬがオン状態になる。
時刻ｇでは、発光サイリスタＬ２を点灯させたいので、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のうち３個の発光サイリスタＬが点灯することは好ましくない。
時刻ｆの直後において、転送サイリスタＴ２、Ｔ４、結合トランジスタＱ２、Ｑ４がオン状態にあって、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のうち３個の発光サイリスタＬがオン状態で点灯している。

（８）時刻ｈ
時刻ｈにおいて、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、点灯信号線７５は−１．７Ｖから「Ｈ」（０Ｖ）に移行する。すると、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５のうち、点灯していた３個の発光サイリスタＬは、アノードとカソードとがともに「Ｈ」になって、ターンオフして消灯する。

（９）時刻ｉ
時刻ｉにおいて、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になると、しきい電圧が−１．７Ｖの転送サイリスタＴ３、Ｔ５がともにターンオンする。そして、結合トランジスタＱ３、Ｑ５がオフ状態からオン状態になる。すると、転送サイリスタＴ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６の第１ゲートＧｔｆ２、Ｇｔｆ３、Ｇｔｆ４、Ｇｔｆ５、Ｇｔｆ６（第１ゲートＧｌｆ２、Ｇｌｆ３、Ｇｌｆ４、Ｇｌｆ５、Ｇｌｆ６）が−０．２Ｖになる。これにより、発光サイリスタＬ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６のしきい電圧が−１．７Ｖになる。
時刻ｉの直後において、転送サイリスタＴ２、Ｔ３、Ｔ４、Ｔ５、結合トランジスタＱ２、Ｑ３、Ｑ４、Ｑ５がオン状態にある。

以上説明したように、図９に示す発光チップＵ１（Ｕ）では、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する（例えば、図８における時刻ｉ）と、第１転送信号線７２に接続された奇数番号の転送サイリスタＴにおいて隣接する２個が同時にオン状態になる。また、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する（時刻ｅ）と、第２転送信号線７３に接続された偶数番号の転送サイリスタＴにおいて隣接する２個が同時にオン状態なる。そして、第１転送信号φ１及び第２転送信号φ２がそれぞれ「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との間で変化する毎に、番号の大きい転送サイリスタＴへとシフトしていく。

そして、第１転送信号線７２又は第２転送信号線７３のそれぞれにおいて接続された２個の転送サイリスタＴの第１ゲートＧｔｆに第１ゲートＧｌｆが接続された２個の発光サイリスタＬ及び２個の転送サイリスタＴのそれぞれに接続された２個の結合トランジスタＱのコレクタＣに接続された２個の発光サイリスタＬ、すなわち、４個の発光サイリスタＬのしきい電圧は−１．７Ｖになる。よって、点灯信号φＩが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると（時刻ｇ）、４個の発光サイリスタＬのうち３個の発光サイリスタＬがターンオンして点灯する。
すなわち、指定した発光サイリスタＬ以外の発光サイリスタＬが点灯するという誤動作が発生してしまう。

なお、第１転送信号線７２又は第２転送信号線７３のそれぞれにおいて接続された２個の転送サイリスタＴがオン状態になるのは、１個の場合より２個の転送サイリスタＴが第１転送信号線７２又は第２転送信号線７３のそれぞれに流れる電流が増加することにより、第１転送信号線７２又は第２転送信号線７３の電位が、オン状態の結合トランジスタＱのコレクタＣに第１ゲートＧｔｆが接続された転送サイリスタＴのしきい電圧より高くなるためである。
第１転送信号線７２又は第２転送信号線７３の電位によっては、さらに転送サイリスタＴが将棋倒しのように連鎖的に次々とターンオンすることになる。

図７において説明すると、転送サイリスタＴ１のｐｎｐトランジスタＴｒ１と結合トランジスタＱ１とがカレントミラー回路を構成するため、オン状態の転送サイリスタＴ１の第１ゲートＧｔｆ１とオン状態の結合トランジスタＱ１のコレクタＣ１とが同じ電位（上記の例では−０．２Ｖ）になることによる。

そこで、図５に示した第１の実施の形態における発光チップＵ１（Ｕ）では、図５に示したように、結合トランジスタＱのコレクタＣとそれに接続される転送サイリスタＴの第１ゲートＧｔｆとの間に、抵抗Ｒｃを設け、オン状態の転送サイリスタＴの第１ゲートＧｔｆと、オン状態の結合トランジスタＱのコレクタＣに抵抗Ｒｃを介して接続された転送サイリスタＴの第１ゲートＧｔｆとが、異なる電位になるようにしている。
すなわち、図７において、転送サイリスタＴ１がオン状態にあると、第１ゲートＧｔｆ１と結合トランジスタＱ１のコレクタＣ１とは同じ電位（−０．２Ｖ）になる。しかし、コレクタＣ１と転送サイリスタＴ２の第１ゲートＧｔｆ２とは抵抗Ｒｃを介して接続されているので、転送サイリスタＴ２の第１ゲートＧｔｆ２は、−０．７２Ｖとなり、転送サイリスタＴ２のしきい電圧は−２．２２Ｖとなる。第２転送信号線７３の電位が−１．８Ｖであっても、転送サイリスタＴ２はターンオンしない。
このようにすることで、転送部１０１におけるオン状態の伝搬における誤動作が抑制される。これは、プリントヘッド１４においても同様に誤動作が抑制される。そして、画像形成装置１において、形成される画像に発生する乱れが抑制される。
なお、抵抗Ｒｃを設けない場合には、転送サイリスタＴ２は、第１ゲートＧｔｆ２が−０．２Ｖとなって、しきい電圧が−１．７Ｖとなる。よって、第２転送信号線７３が−１．８Ｖであると、転送サイリスタＴ２はターンオンしてしまう。

図５においてさらに説明する。
図８における時刻ｅにおいて、転送サイリスタＴ２がターンオンして、結合トランジスタＱ２がオフ状態からオン状態に移行しても、転送サイリスタＴ３は、第１ゲートＧｔｆ３が−０．７２Ｖであって、しきい電圧が−２．２２Ｖである。
このとき、転送サイリスタＴ１がオン状態であるので、第１転送信号線７２は−１．８Ｖになっている。しかし、転送サイリスタＴ３は、しきい電圧が−２．２２Ｖであるので、ターンオンしない。このように、第１転送信号線７２に接続された奇数番号の複数の転送サイリスタＴが将棋倒しのように連鎖的に次々とターンオンすることが抑制される。そして、指定した発光サイリスタＬ以外の発光サイリスタＬが点灯する誤動作の発生が抑制される。
なお、時刻ｅにおいて、図５に示す転送サイリスタＴ２、Ｔ３が、上記の図７における転送サイリスタＴ１、Ｔ２に対応する。

上記において、発光素子を発光サイリスタＬとして説明したが、発光素子はｐｎ接合を用いた発光ダイオードであってもよい。

［第２の実施の形態］
第２の実施の形態が適用される発光チップＵは、第１の実施の形態が適用される発光チップＵに比べて動作マージンが広い。
第２の実施の形態が適用される画像形成装置１及びプリントヘッド１４は、第１の実施の形態において図１及び図２に示した画像形成装置１及びプリントヘッド１４と同様である。また、第２の実施の形態が適用される発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成は、第１の実施の形態において図３、４に示した発光装置６５、発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成と同じである。以下では、発光チップＵより説明する。

図１０は、第２の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。ここでも、信号発生回路１１０との関係において発光チップＵ１を例に発光チップＵを説明する。よって、図１０において、発光チップＵを発光チップＵ１（Ｕ）と表記する。

図５に示した第１の実施の形態における発光チップＵ１（Ｕ）では、スタート抵抗Ｒｓの一方の端子（図５において右側の端子）が、転送サイリスタＴ１の第１ゲートＧｔｆ１に、他方の端子（図５において左側の端子）が第２転送信号線７３に接続されていた。スタート抵抗Ｒｓの他方の端子は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。
図１０に示す第２の実施の形態における発光チップＵ１（Ｕ）では、スタート抵抗Ｒｓの一方の端子（図１０において右側の端子）が、転送サイリスタＴ１の第１ゲートＧｔｆ１に、他方の端子（図１０において左側の端子）が電流制限抵抗Ｒ２を介することなく、φ２端子に接続されている。他の部分は、第１の実施の形態と同様である。よって、同様な部分の説明を省略する。

まず、図５に示した第１の実施の形態における発光チップＵ１（Ｕ）では、図８のタイミングチャートの時刻ｅにおいて、第２転送信号φ２が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になると、第２転送信号線７３は、−２．９Ｖになる。これは、第２転送信号線７３の電位が、スタート抵抗Ｒｓを介して、オン状態の転送サイリスタＴ１の影響を受けることによる。

なお、図８の時刻ｊにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になって、転送サイリスタＴ４をターンオンさせる場合には、転送サイリスタＴ１はオフ状態にある。第１ゲートＧｔｆ１は、抵抗Ｒｇ１を介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に接続されている。よって、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になって、φ２端子が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になると、第２転送信号線７３は「Ｌ」（−３．３Ｖ）になる。すなわち、時刻ｊでは、第２転送信号線７３の電位は、スタート抵抗Ｒｓを介した転送サイリスタＴ１の影響を受けない。

また、第１転送信号線７２は、スタート抵抗Ｒｓに接続されていないので、スタート抵抗Ｒｓを介した影響を受けない。

以上説明したように、転送サイリスタＴ２をターンオンするタイミング（時刻ｅ）における第２転送信号線７３の電位（−２．９Ｖ）が、第１の実施の形態が適用される発光チップＵ１（Ｕ）の動作を律則する。転送サイリスタＴ２は、しきい電圧が−２．２２Ｖである。

そこで、図１０に示す第２の実施の形態が適用される発光チップＵ１（Ｕ）では、スタート抵抗Ｒｓの他方の端子（図１０において左側の端子）がφ２端子に接続されている。φ２端子は、第２転送信号φ２が「Ｌ」（−３．３Ｖ）になれば、「Ｌ」（−３．３Ｖ）を保持する。よって、第２転送信号線７３の電位は、転送サイリスタＴ１がオン状態にあって、第１ゲートＧｔｆ１が−０．２Ｖになっても、その影響を受けない。
したがって、第１転送信号線７２及び第２転送信号線７３は、「Ｌ」（−３．３Ｖ）まで変化しうる。よって、転送サイリスタＴのしきい電圧−２．２２Ｖに対する動作マージンは、１．０８Ｖとなって、図５に示した第１の実施の形態が適用される発光チップＵ１（Ｕ）の０．６８Ｖに比べて広い。

なお、スタート抵抗Ｒｓは、抵抗Ｒｃと同じ程度であることが好ましい。第１の実施の形態では、一例として、スタート抵抗Ｒｓ、抵抗Ｒｃを２ｋΩとしている。これにより、時刻ａにおいて、転送サイリスタＴ１は、第１ゲートＧｔｆが−０．５５Ｖとなり、しきい電圧が−２．０５Ｖになる。このしきい電圧は、他の転送サイリスタＴがターンオンするときのしきい電圧である−２．２２Ｖに近い。

以上説明したように、スタート抵抗Ｒｓの値を抵抗Ｒｃと同程度とすれば、転送サイリスタＴのしきい電圧に差が生じることが抑制できる。
なお、ここでの同じ程度は、転送サイリスタＴのしきい電圧に差が生じることが抑制できればよい。

以上説明したように、図１０に示した第２の実施の形態が適用される発光チップＵ１（Ｕ）は、第１の実施の形態が適用される発光チップＵ１（Ｕ）に比べて動作マージンが広い。

［第３の実施の形態］
第３の実施の形態が適用される発光装置６５は、第１の実施の形態に比べて回路基板６２上の配線の本数を抑制する。
第３の実施の形態が適用される画像形成装置１及びプリントヘッド１４は、第１の実施の形態において図１及び図２に示した画像形成装置１及びプリントヘッド１４と同様であるので、説明を省略し、発光装置６５より説明する。

（発光装置６５）
図１１は、第３の実施の形態が適用される発光装置６５の上面図である。
図１１に示すように、第３の実施の形態における発光装置６５では、光源部６３は、回路基板６２上に、２０個の発光チップＵａ１〜Ｕａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＵｂ１〜Ｕｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、第３の実施の形態では、第１の実施の形態における４０個の発光チップＵを２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）に分けている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
そして、発光装置６５は、第１の実施の形態と同様に、光源部６３を駆動する信号発生回路１１０を搭載している。
なお、発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の構成は同一であってよい。よって、発光チップＵａ１〜Ｕａ２０をそれぞれ区別しないときは、発光チップＵａ、発光チップＵｂ１〜Ｕｂ２０をそれぞれ区別しないときは、発光チップＵｂと表記する。そして、発光チップＵａと発光チップＵｂとをそれぞれ区別しないときは、発光チップＵと表記する。
そして、第３の実施の形態では、発光チップＵの数として、合計４０個を用いたが、これに限定されない。

図１２は、第３の実施の形態が適用される発光チップＵの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を示した図である。図１２（ａ）は発光チップＵの構成を示し、図１２（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を示す。

はじめに、図１２（ａ）に示す発光チップＵの構成を説明する。
発光チップＵは、矩形の基板８０上において、長辺側に長辺に沿って列状に設けられた複数の発光素子（第３の実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）を備える発光部１０２を備えている。さらに、発光チップＵは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＲ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφＷ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＲ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。

次に、図１２（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線構成を説明する。
発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）が搭載され、信号発生回路１１０と発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＵａ１〜Ｕａ２０）に対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＵｂ１〜Ｕｂ２０）に対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。

そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＵａ１〜Ｕａ２０）に対して、消灯信号φＲａを送信する消灯信号発生部１８０ａと、発光チップ群＃ｂ（発光チップＵｂ１〜Ｕｂ２０）に対して、消灯信号φＲｂを送信する消灯信号発生部１８０ｂとを備えている。
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する発光チップＵａ１と発光チップ群＃ｂに属する発光チップＵｂ１との発光チップ組＃１に対して、書込信号φＷ１を送信し、発光チップ群＃ａに属する発光チップＵａ２と発光チップ群＃ｂに属する発光チップＵｂ２との発光チップ組＃２に対して、書込信号φＷ２を送信し、以下同様にして、発光チップ群＃ａに属する発光チップＵａ２０と発光チップ群＃ｂに属する発光チップＵｂ２０との発光チップ組＃２０に対して、書込信号φＷ２０を送信する書込信号発生部１５０を備えている。

すなわち、発光チップ群＃ａに属する一つの発光チップＵと発光チップ群＃ｂに属する一つの発光チップＵとを一つの組（発光チップ組＃１、＃２、…、＃２０）にして、発光チップ組毎にそれぞれ書込信号φＷを送信する書込信号発生部１５０を備えている。ここでは、発光チップ組＃１、＃２、…、＃２０をそれぞれ区別しないときは発光チップ組と表記し、組と略すことがある。

なお、上述したように、図１２では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と表記することがある。
さらに同様に、消灯信号発生部１８０ａと消灯信号発生部１８０ｂとを分けて示したが、これらをまとめて消灯信号発生部１８０と表記することがある。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と表記する。消灯信号φＲａと消灯信号φＲｂとを区別しない場合には消灯信号φＲと表記する。書込信号φＷ１〜φＷ２０をそれぞれ区別しないときは書込信号φＷと表記する。
φ１端子、φ２端子は、転送信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ）の受信端である。

次に、発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０及び発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０が互いに向かい合い、発光チップＵ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。なお、図１２（ｂ）の発光チップＵａ１、Ｕａ２、Ｕａ３、…及び発光チップＵｂ１、Ｕｂ２、Ｕｂ３、…に、図１２（ａ）に示した発光部１０２の発光素子の並び（発光サイリスタＬ１、Ｌ３、Ｌ５、…の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、発光チップＵの基板８０の裏面に設けられたＶｓｕｂ端子（後述の図１４参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。
そして、回路基板６２には、発光チップＵに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａ及び第２転送信号φ２ａは、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、及び発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂ及び第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０に共通（並列）に送信される。

そして、回路基板６２には、信号発生回路１１０の消灯信号発生部１８０ａから、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０のそれぞれのφＲ端子に、消灯信号φＲａを送信するための消灯信号ライン２０８ａが設けられている。消灯信号φＲａは、発光チップ群＃ａの発光チップＵａ１〜Ｕａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の消灯信号発生部１８０ｂから、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０のそれぞれのφＲ端子に、消灯信号φＲｂを送信するための消灯信号ライン２０８ｂが設けられている。消灯信号φＲｂは、発光チップ群＃ｂの発光チップＵｂ１〜Ｕｂ２０に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとから構成される発光チップ組に対して、発光チップ組毎に書込信号φＷ１、φＷ２〜φＷ２０を送信する書込信号ライン２０５−１〜２０５−２０が設けられている。

すなわち、発光チップ群＃ａに属する発光チップＵａ１と発光チップ群＃ｂに属する発光チップＵｂ１との発光チップ組＃１に対して、書込信号ライン２０５−１はそれぞれのφＷ端子に接続されて書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＵａ２と発光チップ群＃ｂに属する発光チップＵｂ２との発光チップ組＃２に対して、書込信号ライン２０５−２はそれぞれのφＷ端子に接続されて書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＵａ２０と発光チップ群＃ｂに属する発光チップＵｂ２０との発光チップ組＃２０に対して、書込信号ライン２０５−２０はそれぞれのφＷ端子に接続されて書込信号φＷ２０を送信する。

以上説明したように、回路基板６２上のすべての発光チップＵには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂは、発光チップ群＃ｂに対して共通に送信される。
一方、書込信号φＷ（書込信号φＷ１〜φＷ２０）は、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとが構成する発光チップ組（発光チップ組＃１〜＃２０）のそれぞれに対して共通に送信される。

なお、発光装置６５が信号発生回路１１０を備えない場合には、回路基板６２上の電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、消灯信号ライン２０８ａ、２０８ｂ、書込信号ライン２０５−１〜２０５−２０は、信号発生回路１１０の代わりに設けられたコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより回路基板６２の外部に設けられた信号発生回路１１０に接続される。

図１３は、第３の実施の形態が適用される発光装置６５の発光チップＵをマトリクスの各要素として配置して示した図である。
図１３では、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）を２×２０のマトリクスの各要素として配置して、信号発生回路１１０と発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）とを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、消灯信号φＲａ、φＲｂ、書込信号φＷ１〜φＷ２０）の配線（ライン）を示している。
上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａは、発光チップ群＃ａに共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂは、発光チップ群＃ｂに共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＵａと発光チップ群＃ｂに属する一つの発光チップＵｂとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。

ここで、回路基板６２上に設ける配線（ライン）数について説明する。
発光装置６５において発光チップＵを発光チップ群及び発光チップ組に分けない第１の実施の形態（図４参照）では、点灯信号φＩは、発光チップＵ毎に送信されるため、発光チップＵの数を４０個とすると、点灯信号ライン２０４−１〜２０４−４０は４０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線数は４４本となる。
また、４０本の点灯信号ライン２０４は、発光サイリスタＬに点灯のための電流を流すため、抵抗が小さいことを要する。よって、４０本の点灯信号ライン２０４には、幅の広い配線（ライン）が必要になる。このため、第１の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合には、回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

第３の実施の形態では、図１２、１３に示すように、発光チップ群が２個である場合、消灯信号ライン２０８ａ、２０８ｂ、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、電源ライン２００ａ、２００ｂに加え、書込信号ライン２０５−１〜２０５−２０が必要になる。よって、発光装置６５に設ける配線（ライン）数は２８本となる。
第３の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分ける場合では、第２の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合に比べ、回路基板６２上の配線（ライン）数は７／１１になる。
さらに、第３の実施の形態では、発光サイリスタＬの点灯のための電流が流れる幅の広い配線（ライン）を用いず、消灯信号ライン２０８ａ、２０８ｂを用いる。この消灯信号ライン２０８ａ、２０８ｂには、後述するように、消灯サイリスタＲＴをオンにするための消灯信号φＲａ、φＲｂが送信される。よって、この消灯信号ライン２０８ａ、２０８ｂには、大きな電流が流れない。
また、書込信号ライン２０５−１〜２０５−２０は、後述する書込サイリスタＳをターンオンさせるための書込信号φＷが送信される。よって、書込信号ライン２０５−１〜２０５−２０には、大きな電流が流れない。
このことから、第３の実施の形態が適用される発光チップＵを用いると、回路基板６２上の配線（ライン）の本数が削減されるとともに、幅の広い配線を多数設けることを要しない。よって、第３の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分ける場合は、第１の実施の形態の発光チップＵを発光チップ群及び発光チップ組に分けない場合に比べて、回路基板６２の面積を抑制できる。

（発光チップＵ）
図１４は、第３の実施の形態が適用される自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップＵの回路構成を説明する等価回路図である。なお、図１４では、端子（φ１端子、φ２端子、Ｖｇａ端子、φＷ端子、φＲ端子）の位置は、図１２（ａ）と異なるが、説明の便宜上、図１４中左端に示した。
ここでは、信号発生回路１１０との関係において発光チップＵａ１を例に、発光チップＵを説明する。そこで、図１４において、発光チップＵを発光チップＵａ１（Ｕ）と表示する。他の発光チップＵａ２〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０の構成は、発光チップＵａ１と同じである。

発光チップＵａ１（Ｕ）は、基板８０上に列状に配列された奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…から構成される発光サイリスタ列を備えている。
そして、発光チップＵａ１（Ｕ）は、発光サイリスタ列と同様に列状に配列された奇数番号及び偶数番号の転送サイリスタＴ１、Ｔ２、Ｔ３、…から構成される転送サイリスタ列及び同様に列状に配列された奇数番号の書込サイリスタＳ１、Ｓ３、Ｓ５、…から構成される書込サイリスタ列を備えている。
ここでも、発光サイリスタＬ１、Ｌ３、Ｌ５、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタＳ１、Ｓ３、Ｓ５、…をそれぞれ区別しないときは発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＳと表記する。
さらに、発光チップＵａ１（Ｕ）は、消灯サイリスタＲＴを備えている。

第３の実施の形態が適用される発光チップＵａ１（Ｕ）では、書込サイリスタＳ及び発光サイリスタＬのそれぞれの数は、転送サイリスタＴの半数である。すなわち、奇数番号の転送サイリスタＴに対して、同じ番号の書込サイリスタＳ及び発光サイリスタＬが設けられ、偶数番号の転送サイリスタＴに対しては、書込サイリスタＳ及び発光サイリスタＬが設けられていない。

また、発光チップＵａ１（Ｕ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにして、それぞれのペアの間にｐｎｐバイポーラトランジスタである結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…を備えている。結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…は、三端子スイッチ素子の一例である。
さらに、発光チップＵａ１（Ｕ）は、書込サイリスタＳ１、Ｓ３、Ｓ５、…のそれぞれに対応して奇数番号の書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…を備えている。
ここでも、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…、書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…をそれぞれ区別しないときは結合トランジスタＱｔ、書込トランジスタＱｓと表記する。

そして、発光チップＵａ１（Ｕ）は、１個のスタート抵抗Ｒｓを備えている。また、第１転送信号φ１（発光チップＵａ１では第１転送信号φ１ａ）が送信される第１転送信号線７２及び第２転送信号φ２（発光チップＵａ１では第２転送信号φ２ａ）が送信される第２転送信号線７３のそれぞれに過剰な電流が流れるのを防止する電流制限抵抗Ｒ１及び電流制限抵抗Ｒ２を備えている。同様に書込信号φＷ（発光チップＵａ１では書込信号φＷ１）が送信される書込信号線７４に過剰な電流が流れるのを防止する電流制限抵抗Ｒｗを備えている。さらに、消灯信号φＲ（発光チップＵａ１では消灯信号φＲａ）が送信される消灯信号線７８に過剰な電流が流れるのを防止する電流制限抵抗Ｒｒを備えている。さらにまた、点灯信号線７５に過剰な電流が流れるのを防止する電流制限抵抗ＲＩを備えている。
なお、これらの電流制限抵抗Ｒ１、Ｒ２、Ｒｗ、Ｒｒ、ＲＩのいずれか又はすべてが発光チップＵａ１（Ｕ）の外部に設けられていてもよい。
さらに、発光チップＵａ１（Ｕ）は、複数の抵抗（抵抗Ｒｃ、Ｒｇ、Ｒｍ、Ｒｎ）を備えているが、これらについては後述する。

発光サイリスタ列の発光サイリスタＬ１、Ｌ３、Ｌ５、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＳ１、Ｓ３、Ｓ５、…は、図１４中において、左側から番号順に配列されている。そして、結合トランジスタＱｔ１、Ｑｔ２、Ｑｔ３、…も同様に、図中左側から番号順に配列されている。さらに、書込トランジスタＱｓ１、Ｑｓ３、Ｑｓ５、…は、書込サイリスタ列の書込サイリスタＳ１、Ｓ３、Ｓ５、…のそれぞれに並列して配置されている。また、消灯サイリスタＲＴは、発光サイリスタ列の発光サイリスタＬ１、Ｌ３、Ｌ５、…に並列に配置されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図１４中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。

なお、書込サイリスタＳ、消灯サイリスタＲＴは、発光サイリスタＬ、転送サイリスタＴと同様に第１ゲート、第２ゲート、アノード、カソードを有する半導体素子である。消灯サイリスタＲＴは、第１ゲートを使用するが第２ゲートを使用しない。
また、結合トランジスタＱｔ及び書込トランジスタＱｓは、コレクタ、ベース、エミッタを有する半導体素子であるが、奇数番号の結合トランジスタＱｔは、２個のコレクタ（マルチコネクタ）を有している。
第３の実施の形態の説明では、転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬの番号に関わらず、転送サイリスタＴでは第１ゲートＧｔｆ、第２ゲートＧｔｓ、書込サイリスタＳでは、第１ゲートＧｓｆ、第２ゲートＧｓｓ、発光サイリスタＬでは第１ゲートＧｌｆと表記する。なお、消灯サイリスタＲＴでは、第１ゲートＧｒｆと表記する。
同様に、結合トランジスタＱｔの番号に関わらず、奇数番号のマルチコレクタの結合トランジスタＱｔでは第１コレクタＣｆ、第２コレクタＣｓと表記し、偶数番号の結合トランジスタＱｔではコレクタＣと表記する。また、書込トランジスタＱｓでは、番号に関わらずコレクタＣと表記する。

では次に、発光チップＵａ１（Ｕ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、消灯サイリスタＲＴのそれぞれのアノードは、発光チップＵａ１（Ｕ）の基板８０に接続されている（アノードコモン）。また、結合トランジスタＱｔのエミッタ、書込トランジスタＱｓのエミッタも発光チップＵａ１（Ｕ）の基板８０に接続されている。
そして、これらのアノード及びエミッタは、基板８０裏面に設けられたＶｓｕｂ端子を介して電源ライン２００ａ（図１２（ｂ）参照）に接続されている。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。

転送サイリスタ列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図１２（ｂ）参照）が接続され、第１転送信号φ１ａが送信される。

一方、転送サイリスタ列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して、φ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図１２（ｂ）参照）が接続され、第２転送信号φ２ａが送信される。
なお、発光チップＵ１ｂの場合には、φ１端子には、第１転送信号ライン２０１ｂ（図１２（ｂ）参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図１２（ｂ）参照）が接続され、第２転送信号φ２ｂが送信される。

書込サイリスタ列に沿って、書込サイリスタＳのカソードは、書込信号線７４に接続されている。そして、書込信号線７４は、電流制限抵抗Ｒｗを介して、φＷ端子に接続されている。発光チップＵａ１の場合、このφＷ端子には、書込信号ライン２０５−１（図１２（ｂ）参照）が接続され、書込信号φＷ１が送信される。

発光サイリスタ列に沿って、発光サイリスタＬのカソードは、点灯信号線７５に接続されている。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１に接続されている。電源線７１は、電源ライン２００ｂ（図１２（ｂ）参照）に接続され、電源電位Ｖｇａが供給される。

消灯サイリスタＲＴのカソードは、消灯信号線７８に接続されている。そして、消灯信号線７８は、電流制限抵抗Ｒｒを介して、φＲ端子に接続されている。発光チップＵａ１の場合、このφＲ端子には、消灯信号ライン２０８ａ（図１２（ｂ）参照）が接続され、消灯信号φＲａが送信される。
なお、発光チップＵ１ｂの場合には、φＲ端子には、消灯信号ライン２０８ｂ（図１２（ｂ）参照）が接続され、消灯信号φＲｂが送信される。

転送サイリスタ列に沿って、奇数番号の転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓは、同じ番号の結合トランジスタＱｔのベースに接続されている。
奇数番号の結合トランジスタＱｔの第１コレクタＣｆは、抵抗Ｒｍを介して、電源線７１に接続されるとともに、同じ番号の書込サイリスタＳの第１ゲートＧｓｆに接続されている。そして、第２コレクタＣｓは、抵抗Ｒｃを介して、番号が１大きい偶数番号（後段）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。

偶数番号の転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源線７１に接続されている。第２ゲートＧｔｓは、同じ番号の結合トランジスタＱｔのベースに接続されている。
偶数番号の結合トランジスタＱｔのコレクタＣは、抵抗Ｒｃを介して、番号が１大きい奇数番号（後段）の転送サイリスタＴの第１ゲートＧｔｆに接続されている。

書込サイリスタＳの第２ゲートＧｓｓは、同じ番号の書込トランジスタＱｓのベースに接続されている。書込トランジスタＱｓのコレクタＣは、抵抗Ｒｎを介して電源線７１に接続されるとともに、同じ番号の発光サイリスタＬの第１ゲートＧｌｆに接続されている。

そして、消灯サイリスタＲＴの第１ゲートＧｒｆは、点灯信号線７５に接続されている。

上記のように、第３の実施の形態の発光チップＵａ１（Ｕ）は、奇数番号の転送サイリスタＴに、同じ番号の書込サイリスタＳが接続され、その書込サイリスタＳに同じ番号の発光サイリスタＬが接続されている。すなわち、奇数番号の転送サイリスタＴによって、発光サイリスタＬの点灯制御が行なわれるように構成されている。
なお、奇数番号の結合トランジスタＱｔはマルチコネクタ（第１コレクタＣｆ、第２コレクタＣｓ）としたが、１個のコレクタＣとして、書込サイリスタＳの第１ゲートＧｓｆと転送サイリスタＴの第１ゲートＧｔｆとが抵抗Ｒｃを介してコレクタＣに共に接続されてもよい。
以下では、奇数番号の結合トランジスタＱｔは、図１４に示すように、マルチコネクタ（第１コレクタＣｆ、第２コレクタＣｓ）であるとして説明する。

なお、図１４に示した第３の実施の形態が適用される発光チップＵは、第１の実施の形態の図６に示した構造を基本として構成してよい。レイアウト及び製造方法については説明を省略する。

＜タイミングチャート＞
次に、第３の実施の形態が適用される発光装置６５の動作について説明する。
第３の実施の形態においても、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）、電源電位Ｖｇａを「Ｌ」（−３．３Ｖ）とする。そして、信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、消灯信号φＲａ、φＲｂ、書込信号φＷ１〜φＷ２０）は「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電位を有しているとする。
そして、一例として、電流制限抵抗Ｒｗ、Ｒｒ、抵抗Ｒｍ、Ｒｎは、それぞれ３００Ω、３００Ω、１０ｋΩ、１０ｋΩとする。他の電流制限抵抗Ｒ１（３００Ω）、Ｒ２（３００Ω）、ＲＩ（８０Ω）、スタート抵抗Ｒｓ（２ｋΩ）、抵抗Ｒｃ（２ｋΩ）、抵抗Ｒｇ（１０ｋΩ）は、第１の実施の形態と同じとする。

オン状態における書込サイリスタＳの内部抵抗は、オン状態の転送サイリスタＴの内部抵抗ｒｋと同じ６０Ωとする。すなわち、書込サイリスタＳがオン状態になると、書込信号線７４は、第１転送信号線７２、第２転送信号線７３と同様に−１．８Ｖになる。
また、発光サイリスタＬの内部抵抗は、第１の実施の形態と異なり、１０Ωとする。すると、オン状態の発光サイリスタＬのカソード（点灯信号線７５）は、−１．７Ｖになる。

結合トランジスタＱｔ及び書込トランジスタＱｓは、オン状態において飽和して、第１コレクタＣｆ、第２コレクタＣｓ、コレクタＣは飽和電位Ｖｃ（−０．２Ｖ）になるとする。さらに、転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬは、オン状態において、それぞれの第１ゲートＧｔｆ、Ｇｓｆ、Ｇｌｆも飽和電位Ｖｃ（−０．２Ｖ）になるとする。
上記の数値は、例であって、他の値を設定することができる。

発光装置６５は発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０と発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０とを備えている（図１１、１２、１３参照）。
図１２に示したように、回路基板６２上のすべての発光チップＵ（発光チップＵａ１〜Ｕａ２０と発光チップＵｂ１〜Ｕｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａが共通に送信される。よって、発光チップ群＃ａに属する発光チップＵａ１〜Ｕａ２０は並列に駆動される。
同様に、発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂが共通に送信される。よって、発光チップ群＃ｂに属する発光チップＵｂ１〜Ｕｂ２０は並列に駆動される。

一方、書込信号φＷ１〜φＷ２０のそれぞれは、発光チップ群＃ａに属する一つの発光チップＵと発光チップ群＃ｂに属する一つの発光チップＵとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、書込信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
なお、発光サイリスタＬの光量を調整するなどのために、書込信号φＷ１〜φＷ２０のタイミングを互いにずらして送信してもよい。

発光チップ群＃ａに属する発光チップＵａ２〜Ｕａ２０は発光チップＵａ１と並行して駆動され、発光チップ群＃ｂに属する発光チップＵｂ２〜Ｕｂ２０は発光チップＵｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＵａ１及び発光チップＵｂ１の動作を説明すれば足りる。なお、同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＵａ１及び発光チップＵｂ１とが属する発光チップ組＃１を説明すれば足りる。
以下では、発光チップ組＃１に属する発光チップＵａ１及び発光チップＵｂ１の動作を説明する。

図１５は、第３の実施の形態が適用される発光チップＵの動作を説明するタイミングチャートである。図１５では、発光チップ組＃１（発光チップＵａ１及び発光チップＵｂ１）の動作を説明する。
そして、図１５では、それぞれの発光チップＵにおいて、発光サイリスタＬ１、Ｌ３、Ｌ５の３個の発光サイリスタＬを点灯制御する部分のタイミングチャートを示している。

そして、発光チップ組＃１の発光チップＵａ１では、発光サイリスタＬ１、Ｌ３、Ｌ５を点灯させるとした。一方、発光チップＵｂ１では、発光サイリスタＬ１、Ｌ５を点灯させるとし、発光サイリスタＬ３を非点灯とした。

図１５において、時刻ａから時刻ｒへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＵａ１の発光サイリスタＬ１は、時刻ｃから時刻ｎの期間Ｔａ（１）において、発光サイリスタＬ３は、時刻ｎから時刻ｐの期間Ｔａ（２）において、発光サイリスタＬ５は、時刻ｐから時刻ｒの期間Ｔａ（３）において点灯制御される。
一方、発光チップ群＃ｂの発光チップＵｂ１の発光サイリスタＬ１は、時刻ｈから時刻ｏの期間Ｔｂ（１）において、発光サイリスタＬ３は、時刻ｏから時刻ｑの期間Ｔｂ（２）において、発光サイリスタＬ５は、時刻ｑから始まる期間Ｔｂ（３）において点灯制御される。
なお、同様にして番号が７以上の奇数番号の発光サイリスタＬが点灯制御される。

第３の実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…及び期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＵａ１、Ｕａ２、Ｕａ３、…を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＵｂ１、Ｕｂ２、Ｕｂ３、…を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの１／２（半分）の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの１／２の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＵａ１、Ｕａ２、Ｕａ３、…を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ１を除いて、同じ波形の繰り返しである。
以下では、時刻ｃから時刻ｎまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＵａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

期間Ｔａ（１）における第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａの信号波形について説明する。
第１転送信号φ１ａは、時刻ｃで「Ｌ」であって、時刻ｇで「Ｌ」から「Ｈ」に移行する。そして、時刻ｌで「Ｈ」から「Ｌ」に移行し、時刻ｎで「Ｌ」を維持する。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｆで「Ｈ」から「Ｌ」に移行する。そして、時刻ｍで「Ｌ」から「Ｈ」に移行し、時刻ｎで「Ｈ」を維持する。

ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（１）の１／２後ろにずれて（時刻ｃが時刻ｇにシフトして）第２転送信号φ２ａの波形になっている。
第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔを単位として繰り返す信号波形である。そして、時刻ｆから時刻ｇまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返す。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１ａと第２転送信号φ２ａとは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の信号により、図１４に示した転送サイリスタＴが、番号順にオン状態になる。

消灯信号φＲａは、時刻ｃで「Ｌ」から「Ｈ」に移行し、時刻ｋにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｎにおいて「Ｌ」から「Ｈ」に移行する。
消灯信号φＲａは、後述するように点灯している発光サイリスタＬを消灯させる信号である。

次に、期間Ｔａ（１）における書込信号φＷ１を説明する。
書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｅで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｉで「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」になる期間が２つある。前に「Ｌ」となる期間（時刻ｄから時刻ｅ）に対して、後に「Ｌ」となる期間（時刻ｉから時刻ｊ）は、期間Ｔの１／２の期間後にずれている。

書込信号φＷ１が前に「Ｌ」となる期間（時刻ｄから時刻ｅ）は、第１転送信号φ１ａが「Ｌ」である期間に対応し、発光チップＵａ１の転送サイリスタＴ１がオン状態である期間であって、発光チップＵａ１の発光サイリスタＬ１をターンオンさせて点灯させる。
書込信号φＷ１が後に「Ｌ」となる期間（時刻ｉから時刻ｊ）は、期間Ｔの１／２遅れて第１転送信号φ１ｂが「Ｌ」である期間に対応し、発光チップＵｂ１の転送サイリスタＴ１がオン状態にある期間であって、発光チップＵｂ１の発光サイリスタＬ１をターンオンさせて点灯させる。

では、図１２及び図１４を参照しつつ、図１５に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂ及び電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図１５に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図１２（ｂ）参照）。よって、すべての発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図１４参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のＶｓｕｂ端子である裏面電極８５が基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））となり、電源線７１が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。なお、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１に接続されているので、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。

また、信号発生回路１１０において、転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂ及び第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図１２（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２が「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３が「Ｈ」になる（図１４参照）。

さらに、信号発生回路１１０において、消灯信号発生部１８０ａは消灯信号φＲａを「Ｌ」に、消灯信号発生部１８０ｂは消灯信号φＲｂを「Ｌ」に設定する。すると、消灯信号ライン２０８ａ、２０８ｂが「Ｌ」になる（図１２（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のφＲ端子が「Ｌ」になる。φＲ端子に接続されている消灯信号線７８も「Ｌ」になる（図１４参照）。

信号発生回路１１０において、書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５−１〜２０５−２０が「Ｈ」になる（図１２（ｂ）参照）。これにより、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）のφＷ端子が「Ｈ」になる（図１４参照）。電流制限抵抗Ｒｗを介してφＷ端子に接続されている書込信号線７４も「Ｈ」になる（図１４参照）。

次に、図１４を参照しつつ、図１５に示したタイミングチャートにしたがって、発光チップＵ（発光チップＵａ１〜Ｕａ２０及び発光チップＵｂ１〜Ｕｂ２０）の動作を、発光チップ組＃１に属する発光チップＵａ１及び発光チップＵｂ１で説明する。

＜発光チップＵａ１＞
転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ及び消灯サイリスタＲＴのアノードは、Ｖｓｕｂ端子に接続されているので「Ｈ」に設定される。
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソードは、「Ｈ」の第１転送信号線７２に接続され、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソードは、「Ｈ」の第２転送信号線７３に接続されている。よって、転送サイリスタＴのアノード及びカソードはともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
結合トランジスタＱｔのベースは、転送サイリスタＴの第２ゲートＧｔｓに接続されている。転送サイリスタＴはオフ状態であるので、第２ゲートＧｔｓは「Ｈ」になっている。よって、結合トランジスタＱｔは、エミッタとベースがともに「Ｈ」であるので、オフ状態である。
転送サイリスタＴの第１ゲートＧｔｆは、抵抗Ｒｇを介して電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。よって、後述する転送サイリスタＴ１の第１ゲートＧｔｆを除いて、転送サイリスタＴは、第１ゲートＧｔｆが「Ｌ」（−３．３Ｖ）で、しきい電圧が−４．８Ｖである。

同様に、書込サイリスタＳのカソードは、「Ｈ」の書込信号線７４に接続されている。よって、書込サイリスタＳのアノード及びカソードはともに「Ｈ」となり、書込サイリスタＳはオフ状態にある。
書込トランジスタＱｓのベースは、書込サイリスタＳの第２ゲートＧｓｓに接続されている。書込サイリスタＳはオフ状態であるので、第２ゲートＧｓｓは「Ｈ」になっている。よって、書込トランジスタＱｓは、エミッタとベースはともに「Ｈ」であるので、オフ状態である。
そして、書込サイリスタＳは、第１ゲートＧｓｆが抵抗Ｒｍを介して「Ｌ」の電源線７１に接続されているので、しきい電圧が−４．８Ｖである。

一方、発光サイリスタＬのカソードは、電流制限抵抗ＲＩを介して、「Ｌ」（−３．３Ｖ）の点灯信号線７５に接続されている。しかし、発光サイリスタＬは、書込トランジスタＱｓがオフ状態にあるので、第１ゲートＧｌｆが抵抗Ｒｎを介して電源線７１の「Ｌ」（−３．３Ｖ））接続されている。よって、発光サイリスタＬは、しきい電圧が−４．８Ｖであって、点灯信号線７５が「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。

さらに、消灯サイリスタＲＴは、第１ゲートＧｒｆが「Ｌ」（−３．３Ｖ）の点灯信号線７５に接続されているので、しきい電圧が−４．８Ｖである。消灯サイリスタＲＴは、カソードが接続された消灯信号線７８が「Ｌ」（−３．３Ｖ）であってもターンオンせず、オフ状態にある。
なお、時刻ａにおいて、信号発生回路１１０を立ち上げたとき、消灯サイリスタＲＴがターンオンしてもかまわない。この場合、消灯サイリスタＲＴは、第１ゲートＧｒｆが−０．２Ｖになる。よって、消灯サイリスタＲＴの第１ゲートＧｒｆに接続された点灯信号線７５も−０．２Ｖになる。
時刻ａでは、発光サイリスタＬを点灯させないので、点灯信号線７５が−０．２Ｖであってもかまわない。

図１４中の転送サイリスタ列の一端の転送サイリスタＴ１の第１ゲートＧｔｆは、スタート抵抗Ｒｓを介して「Ｈ」（０Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、第２の実施の形態で説明したように、転送サイリスタＴ１は、第１ゲートＧｔｆ１が−０．５５Ｖであって、しきい電圧が−２．０５Ｖである。

＜発光チップＵｂ１＞
発光チップＵｂ１においても、初期状態は発光チップＵａ１と同じであるので、説明を省略する。

（２）時刻ｂ
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒ１を介して、第１転送信号線７２が「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．０２Ｖの転送サイリスタＴ１がターンオンする。番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。一方、偶数番号の転送サイリスタＴは、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンしない。

転送サイリスタＴ１は、ターンオンすると、第１ゲートＧｔｆが−０．２Ｖになり、第２ゲートＧｔｓが−１．５Ｖになる。さらに、カソード（図１４の第１転送信号線７２）が−１．８Ｖになる。そして、結合トランジスタＱｔ１は、ベースが第２ゲートＧｔｓ（−１．５Ｖ）に接続されているので、エミッタ−ベース間が順バイアスになり、オフ状態からオン状態に移行する。すると、結合トランジスタＱｔ１の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。
転送サイリスタＴ２は、第１ゲートＧｔｆが結合トランジスタＱｔ１の第２コレクタＣｓに抵抗Ｒｃを介して接続されているので、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、結合トランジスタＱｔ１の第１コレクタＣｆが−０．２Ｖになると、書込サイリスタＳ１は、第１コレクタに接続された第１ゲートＧｓｆが−０．２Ｖになり、しきい電圧が−１．７Ｖになる。
しかし、書込信号線７４は「Ｈ」であるので、書込サイリスタＳ１はターンオンしない。
他の書込サイリスタＳは、しきい電圧が−４．８Ｖを維持する。

すなわち、時刻ｂにおいて、転送サイリスタＴ１がターンオンする。そして、時刻ｂの直後において、転送サイリスタＴ１及び結合トランジスタＱｔ１がオン状態にあって、他の転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、結合トランジスタＱｔ、書込トランジスタＱｓ、消灯サイリスタＲＴはオフ状態にある。
以下では、オン状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、消灯サイリスタＲＴ）及びトランジスタ（結合トランジスタＱｔ、書込トランジスタＱｓ）を表記し、オフ状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＳ、発光サイリスタＬ、消灯サイリスタＲＴ）及びトランジスタ（結合トランジスタＱｔ、書込トランジスタＱｓ）の表記を省略する。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＵｂ１は初期状態が維持されている。

（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒｒを介して、消灯信号線７８が「Ｌ」から「Ｈ」に移行する。すると、消灯サイリスタＲＴのカソードとアノードとがともに「Ｈ」になって、消灯サイリスタＲＴは、例えオン状態にあっても、ターンオフする。そして、例え消灯サイリスタＲＴがオン状態であって点灯信号線７５が−０．２Ｖになっていても、点灯信号線７５は、電源線７１の電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））に移行する。
点灯信号線７５が「Ｌ」（−３．３Ｖ）に移行しても、発光サイリスタＬは、しきい電圧が−４．８Ｖであるのでターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にある。
＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＵｂ１は初期状態が維持されている。

（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が、電流制限抵抗Ｒｗを介して、「Ｈ」から「Ｌ」に移行する。しきい電圧が−１．７Ｖであった書込サイリスタＳ１がターンオンする。なお、番号が３以上の書込サイリスタＳはしきい電圧が−４．８Ｖであるのでターンオンしない。
そして、書込サイリスタＳ１は、ターンオンすると、第２ゲートＧｓｓが−１．５Ｖになる。そして、書込トランジスタＱｓ１がオフ状態からオン状態に移行する。すると、書込トランジスタＱｓ１のコレクタＣが−０．２Ｖになる。さらに、書込トランジスタＱｓ１のカソード（書込信号線７４）が−１．８Ｖになる。

発光サイリスタＬ１は、第１ゲートＧｌｆが書込トランジスタＱｓ１のコレクタＣに接続されているので−０．２Ｖになり、しきい電圧が−１．７Ｖになる。
発光サイリスタＬ１のカソードが接続された点灯信号線７５は、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっている。よって、発光サイリスタＬ１は、ターンオンして点灯する。
そして、発光サイリスタＬ１は、第１ゲートＧｌｆが−０．２Ｖになるとともに、カソード（点灯信号線７５）が、前述したように−１．７Ｖになる。
消灯サイリスタＲＴは、第１ゲートＧｒｆが−１．７Ｖになった点灯信号線７５に接続されているので、しきい電圧が−３．２Ｖになる。
時刻ｄの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１、書込サイリスタＳ１、書込トランジスタＱｓ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
書込信号線７４が「Ｈ」から「Ｌ」に移行すると、書込信号線７４が「Ｈ」から「Ｌ」に移行する。しかし、書込サイリスタＳはしきい電圧が−４．８Ｖである。よって、書込サイリスタＳはターンオンしない。

（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった書込サイリスタＳ１はカソード及びアノードがともに「Ｈ」になるので、ターンオフする。すると、書込トランジスタＱｓ１がオン状態からオフ状態に移行する。
なお、オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７Ｖ（維持電圧）に維持されるので、オン状態を維持する。
時刻ｅの直後において、転送サイリスタＴ１、結合トランジスタＱｔ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
書込信号φＷ１が、「Ｌ」から「Ｈ」に移行すると、「Ｌ」であった書込信号線７４が「Ｈ」に移行する。

（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第２転送信号線７３が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、しきい電圧が−２．２２Ｖである転送サイリスタＴ２がターンオンする。しかし、番号が４以上の偶数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。

転送サイリスタＴ２がターンオンすると、時刻ｂで転送サイリスタＴ１がターンオンしたときと同様に、転送サイリスタＴ２のカソード（図１４の第２転送信号線７３）は、−１．８Ｖになる。
そして、転送サイリスタＴ２がオン状態になると、結合トランジスタＱｔ２がオフ状態からオン状態に移行し、結合トランジスタＱｔ２のコレクタＣが−０．２Ｖになる。
すると、コレクタＣに接続された転送サイリスタＴ３は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。
オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７Ｖ（維持電圧）に維持されるので、オン状態を維持する。
時刻ｆの直後においては、転送サイリスタＴ１、Ｔ２、結合トランジスタＱｔ１、Ｑｔ２がオン状態であって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｂにおける発光チップＵａ１の動作と同様であるので、説明を省略する。
発光チップＵｂ１は、発光チップＵａ１の動作において、期間Ｔを１／２の後ろにずらしたタイミング（位相が１８０°ずれた関係）で動作する。

（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第１転送信号線７２が−１．８Ｖから「Ｈ」（０Ｖ）に移行する。オン状態にあった転送サイリスタＴ１は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ１がオン状態からオフ状態に移行する。そして、書込サイリスタＳ１は、第１ゲートＧｓｆが抵抗Ｒｍを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖになる。すなわち、すべての書込サイリスタＳのしきい電圧が−４．８Ｖになる。
さらに、発光サイリスタＬ１は、第１ゲートＧｌｆが抵抗Ｒｎを介して接続された電源線７１の「Ｌ」（−３．３Ｖ）になり、しきい電圧が−４．８Ｖになる。
しかし、オン状態の発光サイリスタＬ１は、点灯信号線７５が−１．７Ｖ（維持電圧）に維持されるので、オン状態を維持する。
なお、オン状態の発光サイリスタＬ１は、消灯信号φＲａが「Ｈ」（０Ｖ）であるので、オン状態を維持する。
時刻ｇの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｆの状態が維持される。

（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
発光チップＵａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｇの状態が維持される。
＜発光チップＵｂ１＞
時刻ｃにおける発光チップＵａ１と同様であるので、説明を省略する。

（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が「Ｈ」から「Ｌ」に移行する。しかし、書込サイリスタＳは、しきい電圧が−４．８Ｖであるので、ターンオンしない。
時刻ｉの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。
＜発光チップＵｂ１＞
時刻ｄにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ａの発光チップＵａ１と発光チップ群＃ｂの発光チップＵｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、書込信号線７４が「Ｌ」から「Ｈ」に移行する。
時刻ｊの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯している。

＜発光チップＵｂ１＞
時刻ｅにおける発光チップＵａ１の動作と同様であるので説明を省略する。

（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、電流制限抵抗Ｒｒを介して消灯信号線７８が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。消灯サイリスタＲＴは、しきい電圧が−３．２Ｖであるので、ターンオンする。そして、消灯サイリスタＲＴは、第１ゲートＧｒｆが−０．２Ｖになって、点灯信号線７５を−０．２Ｖにする。
すると、オン状態にあった発光サイリスタＬ１は、アノードとカソードとの間の電位が、維持電圧（−１．７Ｖ）より絶対値において小さい−０．２Ｖになるので、ターンオフして消灯する（非点灯になる）。
すなわち、発光チップＵａ１の発光サイリスタＬ１は、時刻ｄの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（ターンオン）し、時刻ｋの消灯信号φＲａが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｄから時刻ｋまでの期間が、発光チップＵａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｋの直後において、転送サイリスタＴ２、結合トランジスタＱｔ２、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｊの状態が維持される。

（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される第２転送信号φ２ｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第１転送信号線７２が「Ｈ」から「Ｌ」に移行する。しきい電圧が−２．２２Ｖである転送サイリスタＴ３がターンオンする。しかし、番号が５以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行しない。また、転送サイリスタＴ１は、オフ状態であって、第１ゲートＧｔｆがスタート抵抗Ｒｓを介して「Ｌ」（−３．３Ｖ）のφ２端子に接続されるとともに、抵抗Ｒｇを介して「Ｌ」（−３．３Ｖ）の電源線７１に接続されている。よって、転送サイリスタＴ１は、しきい電圧が−４．８Ｖであって、ターンオンしない。

そして、結合トランジスタＱｔ３がオフ状態からオン状態に移行する。これにより、結合トランジスタＱｔ３の第１コレクタＣｆ及び第２コレクタＣｓが−０．２Ｖになる。
すると、時刻ｂにおける転送サイリスタＴ２と同様に、転送サイリスタＴ４は、第１ゲートＧｔｆが−０．７２Ｖになり、しきい電圧が−２．２２Ｖになる。

一方、第１コレクタＣｆに接続された書込サイリスタＳ３は、第１ゲートＧｓｆが−０．２Ｖになって、しきい電圧が−１．７Ｖになる。
時刻ｌの直後において、転送サイリスタＴ２、Ｔ３、結合トランジスタＱｔ２、Ｑｔ３、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
時刻ｆにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される第１転送信号φ１ｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、第２転送信号線７３が「Ｌ」から「Ｈ」に移行する。オン状態にあった転送サイリスタＴ２は、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。これにより、結合トランジスタＱｔ２がオン状態からオフ状態に移行する。
時刻ｍの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３、消灯サイリスタＲＴがオン状態にある。

＜発光チップＵｂ１＞
時刻ｇにおける発光チップＵａ１の動作と同様であるので、説明を省略する。

（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＵａ１＞
すると、消灯信号線７８が、オン状態の消灯サイリスタＲＴのカソードの電位から、「Ｈ」（０Ｖ）に移行する。消灯サイリスタＲＴは、カソード及びアノードがともに「Ｈ」となるので、ターンオフする。点灯信号線７５は、オン状態の消灯サイリスタＲＴの第１ゲートＧｒｆの−０．２Ｖから、電源線７１の「Ｌ」（−３．３Ｖ）に移行する。
これにより、消灯サイリスタＲＴは、第１ゲートＧｒｆが点灯信号線７５に接続されているので、しきい電圧が−３．２Ｖになる。
時刻ｎの直後において、転送サイリスタＴ３、結合トランジスタＱｔ３がオン状態にある。

＜発光チップＵｂ１＞
発光チップＵｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｊの状態が維持される。

以上において、発光チップ群＃ａの発光チップＵａ１における発光サイリスタＬ１を制御する期間Ｔａ（１）について説明した。
これ以降は、時刻ｃから時刻ｎまでの期間Ｔａ（１）が繰り返される。
また、発光チップＵｂ１は、発光チップＵａ１の動作を期間Ｔの１／２ずれて動作する。

なお、発光サイリスタＬを点灯しないときは、発光チップＵｂ１の発光サイリスタＬ３に対する期間Ｔｂ（２）である時刻ｏから時刻ｐの間において、書込信号φＷ１を「Ｌ」（−３．３Ｖ）にすることなく、「Ｈ」（０Ｖ）に維持すればよい。書込信号φＷ１が「Ｌ」（−３．３Ｖ）にならなければ、書込サイリスタＳはターンオンしない。これにより、書込トランジスタＱｓもオフ状態を維持する。よって、対応する発光サイリスタＬは、しきい電圧が−４．８Ｖに維持され、ターンオンしない。

書込サイリスタＳは、オン状態になることにより、オン状態の転送サイリスタＴによって指定された発光サイリスタＬを、点灯可能な状態に設定する。

以上説明したように、第３の実施の形態では、奇数番号の結合トランジスタＱｔの第２コレクタＣｓと、後段の偶数番号の転送サイリスタＴの第１ゲートＧｔｆとの間に抵抗Ｒｃを設けている。同様に、偶数番号の結合トランジスタＱｔのコレクタＣと後段の奇数番号の転送サイリスタＴの第１ゲートＧｔｆとの間に抵抗Ｒｃを設けている。これにより、オン状態の転送サイリスタＴによりオン状態になった結合トランジスタＱｔのコレクタＣ（第２コレクタＣｓを含む）に抵抗Ｒｃを介して接続されたオフ状態の転送サイリスタＴの第１ゲートＧｔｆ（図７の第１ゲートＧｔｆ２）の電位（上記の例では−２．２２Ｖ）を、オン状態の転送サイリスタＴのカソード（第１転送信号線７２又は第２転送信号線７３）の電位（上記の例では−１．８Ｖ）より低くしている。
これにより、転送サイリスタＴが将棋倒しのように連鎖的にターンオンすることを抑制している。

なお、図１２、図１４に示した第３の実施の形態が適用される発光装置６５では、発光チップＵを２個の発光チップ群に分けたが、３個以上の発光チップ群に分けてもよい。
また、図１４に示した第３の実施の形態が適用される発光チップＵでは、奇数番号の転送サイリスタＴにより、１個の発光サイリスタＬの点灯制御が行われるように構成されているが、奇数番号の転送サイリスタＴにより、２個以上の発光サイリスタＬの点灯制御がされるように構成してもよい。また、偶数番号の転送サイリスタＴによって、発光サイリスタＬの点灯制御がされるようにしてもよい。
さらに、すべての転送サイリスタＴがそれぞれ発光サイリスタＬの点灯制御をするように構成してもよい。

第１の実施の形態、第２の実施の形態及び第３の実施の形態では、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、書込サイリスタＳ（第３の実施の形態）、消灯サイリスタＲＴ（第３の実施の形態））は、アノードが基板８０に接続されたアノードコモンとし、トランジスタ（結合トランジスタＱ（第１の実施の形態及び第２の実施の形態）、結合トランジスタＱｔ（第３の実施の形態）、書込トランジスタＱｓ（第３の実施の形態））はｐｎｐバイポーラトランジスタとして説明した。
回路の極性を変更することによって、サイリスタ（転送サイリスタＴ、発光サイリスタＬ、書込サイリスタＳ（第３の実施の形態）、消灯サイリスタＲＴ（第３の実施の形態））をカソードが基板８０に接続されたカソードコモンとし、トランジスタ（結合トランジスタＱ、結合トランジスタＱｔ、書込トランジスタＱｓ）をｎｐｎバイポーラトランジスタとしてもよい。
さらに、結合トランジスタＱ、Ｑｔをｐｎｐバイポーラトランジスタ又はｎｐｎバイポーラトランジスタとしたが、電界効果トランジスタ（ＦＥＴ）などの三端子スイッチ素子を用いてもよい。
さらにまた、抵抗Ｒｃは、結合トランジスタＱ、Ｑｔのコレクタに内在する抵抗（寄生抵抗）であってもよく、転送サイリスタＴの第１ゲートＧｔｆに内在する抵抗（寄生抵抗）であってもよい。

また、第１の実施の形態、第２の実施の形態及び第３の実施の形態では、第１転送信号φ１及び第２転送信号φ２の２相の転送信号にて転送サイリスタＴを駆動したが、３相以上の転送信号を用いてもよい。

１…画像形成装置、１０…画像形成プロセス部、１１（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、７１…電源線、７２…第１転送信号線、７３…第２転送信号線、７４…書込信号線、７５…点灯信号線、７８…消灯信号線、８０…基板、８１…ｐ型の第１半導体層、８２…ｎ型の第２半導体層、８３…ｐ型の第３半導体層、８４…ｎ型の第４半導体層、１０１…転送部、１０２…発光部、１１０…信号発生回路、１２０、１２０ａ、１２０ｂ…転送信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０、１８０ａ、１８０ｂ…消灯信号発生部、φ１、φ１ａ、φ１ｂ…第１転送信号、φ２、φ２ａ、φ２ｂ…第２転送信号、φＩ（φＩ１〜φＩ４０）…点灯信号、φＲ（φＲａ、φＲｂ）…消灯信号、φＷ（φＷ１〜φＷ２０）…書込信号、Ｌ（Ｌ１、Ｌ２、Ｌ３、…）…発光サイリスタ、Ｓ（Ｓ１、Ｓ３、Ｓ５、…）…書込サイリスタ、Ｔ（Ｔ１、Ｔ２、Ｔ３、…）…転送サイリスタ、Ｕ（Ｕ１〜Ｕ４０）、Ｕａ（Ｕａ１〜Ｕａ２０）、Ｕｂ（Ｕｂ１〜Ｕｂ２０）…発光チップ、Ｑ（Ｑ１、Ｑ２、Ｑ３、…）、Ｑｔ（Ｑｔ１、Ｑｔ２、Ｑｔ３、…）…結合トランジスタ、Ｑｓ（Ｑｓ１、Ｑｓ３、Ｑｓ５、…）…書込トランジスタ、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (6)

1. それぞれが、オン状態にて点灯する複数の発光素子と、
   それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて前記複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、
   前記複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの前記第２ゲートと後の転送サイリスタの前記第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、
   前記複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの前記カソードと前記アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線と
   を備えた発光部品。
2. 前記Ｎ個の転送信号線のそれぞれの転送信号線において送信される互いに位相が異なる転送信号を受信する受信端にそれぞれ設けられたＮ個の電流制限抵抗と、
   前記複数の転送サイリスタにおいてオン状態の転送が開始される最初の転送サイリスタの第１ゲートと、前記Ｎ個の転送信号線において当該転送サイリスタが接続される転送信号線以外の転送信号線のいずれか１個の受信端との間に接続されたスタート抵抗と
   を備えることを特徴とする請求項１に記載の発光部品。
3. 前記複数の発光素子における発光素子と、当該発光素子の点灯を指定する前記複数の転送サイリスタにおける転送サイリスタとの間にそれぞれ設けられ、書込信号を受信することでオン状態になり、指定された発光素子の点灯を可能にする複数の書込サイリスタをさらに備えることを特徴とする請求項１又は２に記載の発光部品。
4. 前記複数の発光素子が複数の発光サイリスタであって、
   前記複数の発光サイリスタに接続され、当該複数の発光サイリスタに点灯のための電流を供給する点灯信号線と、
   消灯信号を受信することでオフ状態からオン状態に移行して、前記点灯信号線の電位を、前記複数の発光サイリスタをオフ状態にする電位に設定する消灯サイリスタと
   をさらに備えることを特徴とする請求項１乃至３のいずれか１項に記載の発光部品。
5. それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第２ゲートと後の転送サイリスタの当該第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの当該カソードと当該アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線とを備える発光手段と、
   前記発光手段から出射される光を結像させる光学手段と
   を備えたプリントヘッド。
6. 像保持体と、
   前記像保持体を帯電する帯電手段と、
   それぞれが、オン状態にて点灯する複数の発光素子と、それぞれが、アノード、カソード、第１ゲート、第２ゲートを有し、オン状態にて当該複数の発光素子において点灯する発光素子を指定するとともに、オン状態が順に転送される複数の転送サイリスタと、当該複数の転送サイリスタにおいてオン状態が転送される順で隣接する前後の転送サイリスタにおいて、前の転送サイリスタの当該第２ゲートと後の転送サイリスタの当該第１ゲートとの間にそれぞれ設けられ、当該前の転送サイリスタの当該第２ゲートに接続されて当該前の転送サイリスタがオン状態になることによりオン状態になって当該後の転送サイリスタをオン状態に移行可能な状態に設定する三端子スイッチ素子と、当該三端子スイッチ素子と当該後の転送サイリスタの当該第１ゲートとの間に当該三端子スイッチ素子に直列接続された抵抗との複数の組と、当該複数の転送サイリスタが、オン状態の転送される順に循環するように選択されてＮ個（Ｎは２以上の整数）の組に分けられ、当該Ｎ個の組のそれぞれに属する転送サイリスタの当該カソードと当該アノードとのいずれか一方がそれぞれ接続されたＮ個の転送信号線とを備える発光手段を備え、光学手段を介して前記帯電手段により帯電された前記像保持体を露光する露光手段と、
   前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えた画像形成装置。

Images