JP4962631B2 - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents

Description

本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ
Ｈｅａｄ）を用いた記録装置が採用されている。

特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタＩＣを使うことにより、１本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。

特開２００１−２１９５９６号公報

ところで、自己走査型発光素子アレイ（ＳＬＥＤ：Ｓｅｌｆ−ｓｃａｎｎｉｎｇ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）チップを複数用いたＬＰＨによる記録装置において、ＳＬＥＤチップに点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。そこで、複数のＳＬＥＤチップのそれぞれに点灯のための配線を設けると、複数のＳＬＥＤチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。

本発明は、配線の数を抑制できる発光装置等を提供することを目的とする。

請求項１に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、前記Ｍ個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、前記Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、前記Ｍ個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、を備え、前記第２の配線および前記第４の配線には、前記Ｍ個の発光素子アレイ群毎に前記許可信号および前記点灯信号が送信時刻をずらして送信されるとともに、前記第３の配線には、前記Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置である。
請求項２に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
請求項３に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
請求項４に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、前記複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、前記Ｍ個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、前記Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、前記Ｍ個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、前記第２の配線および前記第４の配線には、前記Ｍ個の発光素子アレイ群毎に前記許可信号および前記制御信号が送信時刻をずらして送信されるとともに、前記第３の配線には、前記Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されることを特徴とする発光装置である。
請求項５に記載の発明は、前記許可信号および前記書込信号により選択される発光素子に点灯のための電力を供給する電源線をさらに備え、前記制御信号は、当該電源線により当該発光素子に加えられる電位を、当該発光素子が点灯する電位と消灯する電位とで切り替える信号であることを特徴とする請求項４に記載の発光装置である。
請求項６に記載の発明は、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
請求項７に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。

請求項１の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。
請求項２の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。
請求項３の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。
請求項４の発明によれば、本構成を有していない場合に比較して、配線の数を抑制できる。
請求項５の発明によれば、本構成を有していない場合に比較して、点灯のための電力を供給する低抵抗な配線を省略できる。
請求項６の発明によれば、本構成を有していない場合に比較して、プリントヘッドをより小型化できる。
請求項７の発明によれば、本構成を有していない場合に比較して、画像形成装置をより小型化できる。

第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 第１の実施の形態における発光装置の上面図である。 第１の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 各発光チップに送信される選択信号の組み合わせを説明する図である。 第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第１の実施の形態における発光チップの平面レイアウト図および断面図である。 第１の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第４の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第５の実施の形態における発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第５の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第６の実施の形態における発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第６の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第７の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 各発光チップに送信される選択信号の組み合わせを説明する図である。 第７の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第７の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第８の実施の形態における発光装置の上面図である。 第８の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第８の実施の形態における発光装置の発光チップをマトリクスの各要素として配置して示した図である。 第８の実施の形態における発光チップの回路構成を説明するための等価回路図である。 第８の実施の形態における発光チップの平面レイアウト図および断面図である。 第８の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 光量補正の方法を説明するためのタイミングチャートである。 第９の実施の形態における発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第９の実施の形態における発光装置の発光チップをマトリクスの各要素として配置して示した図である。 第９の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 発光装置の発光チップをＭ個の発光チップ群に分割しマトリクスの各要素として配置して示した図である。 第１０の実施の形態における発光チップの回路構成を説明するための等価回路図である。 第１１の実施の形態における発光チップの回路構成を説明するための等価回路図である。 第１２の実施の形態における発光チップの回路構成を説明するための等価回路図である。 第１２の実施の形態における発光チップの平面レイアウト図および断面図である。 第１２の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第１３の実施の形態における発光チップの構成を示した図である。 第１３の実施の形態における発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 発光チップと、送信される許可信号、書込信号、点灯信号との関係を説明する図である。 第１３の実施の形態における発光装置の発光チップをマトリクスの各要素として配置して示した図である。 第１３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第１４の実施の形態における発光装置の信号発生回路の構成および回路基板上の配線構成を示した図である。 第１４の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第１５の実施の形態における発光装置の回路基板上の配線構成を示した図である。 第１５の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第１６の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板の配線構成を示した図である。 第１６の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第１７の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板の配線構成を示した図である。 第１７の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。 第１７の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第１８の実施の形態における発光チップの構成、発光装置の信号発生回路の構成および回路基板の配線構成を示した図である。 第１８の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップ回路構成を説明するための等価回路図である。 第１８の実施の形態における発光チップの動作を説明するためのタイミングチャートである。 第１９の実施の形態における発光チップの回路構成を説明するための等価回路図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる発光部６３を備えた露光手段の一例としての発光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、発光部６３、発光部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向）に沿って配置されている。

図３は、第１の実施の形態における発光装置６５の上面図である。
図３に示すように、本実施の形態における発光装置６５では、発光部６３は、回路基板６２上に、４０個の発光チップＣ１〜Ｃ４０を、主走査方向に二列に千鳥状に配置して構成されている。
なお、発光チップＣ１〜Ｃ４０の構成は同一であってよい。よって、発光チップＣ１〜Ｃ４０をそれぞれ区別しないときは、発光チップＣと呼ぶ。本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１１０を搭載している。

図４は、第１の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。なお、図４（ｂ）では、発光チップＣ１〜Ｃ１０の部分を示している。

はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、矩形の基板８０（後述する図７参照）上において、長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光素子列１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＥ端子、φ１端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ端子の順に設けられ、基板８０の他端部からφＩ端子、φ１端子、φＥ端子の順に設けられている。そして、発光素子列１０２は、φＷ端子とφＥ端子との間に設けられている。

次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣ１〜Ｃ４０）が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ（発光チップＣ１〜Ｃ４０）に対して、第１転送信号φ１と第２転送信号φ２とを送信する転送信号供給手段の一例としての転送信号発生部１２０を備えている。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ（発光チップＣ１〜Ｃ４０）を選択（指定）する１０個の選択信号φＶａ〜φＶｊを送信する選択信号供給手段の一例としての選択信号発生部１６０を備えている。なお、選択信号φＶａ〜φＶｊをそれぞれ区別しないときは選択信号φＶと表記する。そして、発光チップＣ（発光チップＣ１〜Ｃ４０）から、１個の発光チップＣが選ばれることを、発光チップＣを指定するという。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ（発光チップＣ１〜Ｃ４０）に対して、点灯信号φＩを送信する点灯信号供給手段の一例としての点灯信号発生部１４０を備えている。

次に、発光チップＣ１〜Ｃ４０の配列について説明する。
本実施の形態では、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とが、それぞれの発光素子列１０２が設けられた側が互いに向き合うように、一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣの発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）が発光チップＣ間においても、主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。

信号発生回路１１０と発光チップＣ（発光チップＣ１〜Ｃ４０）とを相互に接続する配線について説明する。
回路基板６２には、発光チップＣの裏面に設けられたＶｓｕｂ端子（後述の図６および図７参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、発光チップＣに設けられたＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφ１端子に接続され、第１転送信号φ１を送信するための第１転送信号ライン２０１、φ２端子に接続され、第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１および第２転送信号φ２は、発光チップＣ（発光チップＣ１〜Ｃ４０）に共通（並列）に送信される。

そして、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφＩ端子に接続され、点灯信号φＩを送信するための点灯信号ライン２０４が設けられている。点灯信号φＩは、発光チップＣ（発光チップＣ１〜Ｃ４０）のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップＣ（発光チップＣ１〜Ｃ４０）に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の選択信号発生部１６０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφＥ端子とφＷ端子とに接続され、選択信号φＶ（φＶａ〜φＶｊ）を送信するための選択信号ライン２３０〜２３９が設けられている。

図５は、各発光チップＣに送信される選択信号φＶａ〜φＶｊの組み合わせを説明する図である。各発光チップＣに対して、○のついた２つの選択信号φＶが、発光チップＣ（発光チップＣ１〜Ｃ４０）をそれぞれ区別して指定する指定信号として、それぞれのφＥ端子とφＷ端子とに送信される。
例えば、発光チップＣ１では、選択信号φＶａがφＷ端子に、選択信号φＶｂがφＥ端子に送信されるように、選択信号ライン２３０は発光チップＣ１のφＷ端子に接続され、選択信号ライン２３１は発光チップＣ１のφＥ端子に接続されている。すなわち、発光チップＣ１の指定信号は、選択信号φＶａおよび選択信号φＶｂである。
同様に、発光チップＣ２では、選択信号φＶｂがφＷ端子に、選択信号φＶｃがφＥ端子に送信されるように、選択信号ライン２３１は発光チップＣ２のφＷ端子に接続され、選択信号ライン２３２は発光チップＣ２のφＥ端子に接続されている。すなわち、発光チップＣ２の指定信号は、選択信号φＶｂおよび選択信号φＶｃである。
他の発光チップＣ３〜Ｃ４０についても、図５に基づいて、選択信号ライン２３０〜２３９が発光チップＣ３〜Ｃ４０のそれぞれのφＷ端子およびφＥ端子に接続されている。
なお、本実施の形態では、φＷ端子とφＥ端子とを区別することを要しない。例えば発光チップＣ１において、選択信号ライン２３０が発光チップＣ１のφＥ端子に接続され、選択信号ライン２３１が発光チップＣ１のφＷ端子に接続されてもよい。すなわち、制御端子の一例としてのφＷ端子およびφＥ端子には、互いに異なる選択信号φＶが送信されればよい。

図５から分かるように、それぞれの発光チップＣ（発光チップＣ１〜Ｃ４０）に送信される選択信号φＶの組み合わせが異なっている（ユニーク）。このことから、後述するように、選択信号φＶ（φＶａ〜φＶｊ）が重複しないように選ぶことにより、それぞれの発光チップＣを区別して指定することにより制御している。

一般に、Ｍ個の選択信号φＶから、重複することなくＮ個（Ｍ、ＮはＭ＞Ｎである整数。）を取り出す組み合わせの数_ＭＣ（コンビネーション）_Ｎは、

である。本実施の形態においては、１０個（Ｍ＝１０）の選択信号φＶ（φＶａ〜φＶｊ）から２個（Ｎ＝２）を取り出しているので、_ＭＣ_Ｎ＝４５となる。すなわち、１０個の選択信号φＶ（φＶａ〜φＶｊ）から２個を取り出す組み合わせにより、本実施の形態における４０個を超える４５個の発光チップＣまで区別して指定することができる。
一方、９個の選択信号φＶ（φＶａ〜φＶｉ）から２個（Ｎ＝２）を取り出すとすると、_ＭＣ_Ｎ＝３６となる。この場合には、本実施の形態における４０個の発光チップＣを区別できないことになる。

以上説明したように、回路基板６２上の各発光チップＣ（発光チップＣ１〜Ｃ４０）に、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、転送信号φ１、φ２、点灯信号φＩも、各発光チップＣ（発光チップＣ１〜Ｃ４０）に対して共通に送信される。
一方、選択信号φＶ（φＶａ〜φＶｊ）は、図５に示した組み合わせに基づいて、発光チップＣ（発光チップＣ１〜Ｃ４０）に送信される。

ここで、配線の数について説明する。
本実施の形態を適用しない場合には、点灯信号φＩは、発光チップＣ毎に送信されるため、発光チップＣの数を４０個とすると、点灯信号ライン２０４は４０本必要になる。これに加え、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設けられる配線の数は４４本となる。
また、点灯信号ライン２０４は、発光サイリスタＬに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ライン２０４には、抵抗を小さくするための幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

本実施の形態では、図４（ｂ）に示したように、点灯信号ライン２０４は１本である。さらに、第１転送信号ライン２０１、第２転送信号ライン２０２、電源ライン２００ａ、２００ｂが必要となる。そして、選択信号ライン２３０〜２３９の１０本が必要になる。よって、本実施の形態では、配線の数は１５本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は約１／３になる。
さらに、本実施の形態では、電流を送信する幅の広い配線は点灯信号ライン２０４の１本に削減される。後述するように、選択信号ライン２３０〜２３９には大きな電流を流さないので、選択信号ライン２３０〜２３９には抵抗を小さくするための幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。

図６は、第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。なお、図６では、入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＥ端子、φ１端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図７で説明するように、発光チップＣ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣ１を例に、発光チップＣを説明する。そこで、図６において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
なお、入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＥ端子、φ１端子、φＩ端子）は、図４（ａ）に示した位置とは異なっているが、説明の便宜上、図中左端に示した。

発光チップＣ１（Ｃ）は、前述したように基板８０（後述する図７参照）上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列１０２（図４（ａ）参照））を備えている。
さらに、発光チップＣ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと表記する。

なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
ここでは、転送サイリスタＴのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と呼ぶことがある。同様に、発光サイリスタＬのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、ゲート端子を第２のゲート端子と呼ぶことがある。

また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に第１の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に、第３の電気的手段の一例としてのショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、同じく第３の電気的手段の一例としてのショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…、第２の電気的手段の一例としての接続抵抗Ｒａ１、Ｒａ２、Ｒａ３、…を備えている。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続抵抗Ｒａ１、Ｒａ２、Ｒａ３、…、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続抵抗Ｒａ、ショットキー型許可ダイオードＳＤｅ、ショットキー型書込ダイオードＳＤｗ、電源線抵抗Ｒｇｘと表記する。ここでは、ショットキー型許可ダイオードＳＤｅとショットキー型書込ダイオードＳＤｗとを区別したが、区別する必要はない。

ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴの数も１２８個である。同様に、接続抵抗Ｒａ、ショットキー型許可ダイオードＳＤｅ、ショットキー型書込ダイオードＳＤｗ、電源線抵抗Ｒｇｘの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴのそれぞれの数は、発光サイリスタＬの数より多くてもよい。

そして、発光チップＣ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止するための、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。

なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…は、図６中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続抵抗Ｒａ１、Ｒａ２、Ｒａ３、…、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…、ショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列は、図６中上から、転送サイリスタ列、発光サイリスタ列の順に並べられている。

では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、発光サイリスタＬのアノード端子は、発光チップＣ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７（ｂ）参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４（ｂ）参照）に接続されている。この電源ライン２００ａに、基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図４（ｂ）参照）が接続され、第１転送信号φ１が送信される。

一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図４（ｂ）参照）が接続され、第２転送信号φ２が送信される。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩの入力端子であるφＩ端子に接続されている。このφＩ端子には、点灯信号ライン２０４（図４（ｂ）参照）が接続され、点灯信号φＩが送信される。
なお、点灯信号発生部１４０とφＩ端子との間には、図４（ｂ）で示したように、電流制限抵抗ＲＩが設けられているが、図６では記載を省略している。

転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続抵抗Ｒａ１、Ｒａ２、Ｒａ３、…を介して接続されている。
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｌと呼ぶ。

ショットキー型書込ダイオードＳＤｗのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、選択信号φＶ（φＶａ〜φＶｊ）のいずれかが送信されるφＷ端子に接続されている。なお、発光チップＣ１のφＷ端子には、選択信号ライン２３０（図４（ｂ）参照）が接続され、選択信号φＶａが送信される。
ショットキー型書込ダイオードＳＤｗのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。

同様に、ショットキー型許可ダイオードＳＤｅのカソード端子は、許可信号線７６に接続されている。そして、許可信号線７６は、選択信号φＶ（φＶａ〜φＶｊ）のいずれかが送信されるφＥ端子に接続されている。なお、発光チップＣ１のφＥ端子には、選択信号ライン２３１（図４（ｂ）参照）が接続され、選択信号φＶｂが送信される。
ショットキー型許可ダイオードＳＤｅのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図４（ｂ）参照）に接続されて、電源電位Ｖｇａが供給される。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図７は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。ここでは、発光チップＣ１を例に、発光チップＣを説明する。そこで、図７において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
図７（ａ）は、発光チップＣ１（Ｃ）の平面レイアウト図であって、発光サイリスタＬ１〜Ｌ５、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。よって、図７（ｂ）の断面図には、図中下より発光サイリスタＬ１、ショットキー型許可ダイオードＳＤｅ１、ショットキー型書込ダイオードＳＤｗ１、電源線抵抗Ｒｇｘ１、結合ダイオードＤｘ１、転送サイリスタＴ１の断面が示されている。なお、図７（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図７（ａ）では、各素子間を接続する配線を、実線で示している。また、図７（ｂ）では、各素子間を接続する配線の記載を省略している。

発光チップＣ１（Ｃ）は、図７（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド１４１、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５、第６アイランド１４６、第７アイランド１４７）を備えている。
なお、本実施の形態では、後述する第８の実施の形態における第２アイランド１４２（後述する図２４参照）を設けていない。

図７（ａ）に示すように、第１アイランド１４１は、平面形状が一部に張り出した部分を有する矩形であって、発光サイリスタＬ１、ショットキー型書込ダイオードＳＤｗ１、ショットキー型許可ダイオードＳＤｅ１、接続抵抗Ｒａが設けられている。第３アイランド１４３は、平面形状が両端に膨らんだ部分を有する形状であって、電源線抵抗Ｒｇｘが設けられている。第４アイランド１４４は、平面形状が矩形であって、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。第５アイランド１４５は、平面形状が矩形であって、スタートダイオードＤｘ０が設けられている。第６アイランド１４６および第７アイランド１４７は、平面形状が両端に膨らんだ部分を有する形状であって、第６アイランド１４６には電流制限抵抗Ｒ１、第７アイランド１４７には電流制限抵抗Ｒ２が設けられている。
そして、発光チップＣ１（Ｃ）には、第１アイランド１４１、第３アイランド１４３、第４アイランド１４４と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、電源線抵抗Ｒｇｘ２、Ｒｇｘ３、Ｒｇｘ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１、第３アイランド１４３、第４アイランド１４４と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

さらに、図７（ａ）および図７（ｂ）により、第１アイランド１４１、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５、第６アイランド１４６、第７アイランド１４７について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３をゲート端子Ｇｌ１とする。なお、ゲート端子Ｇｌ１は電極として形成されていない。そして、ｎ型オーミック電極１２１の部分を除くｎ型の第４半導体層８４の領域１１１表面から光を放出する。

第１アイランド１４１に設けられたショットキー型書込ダイオードＳＤｗ１は、ｐ型の第３半導体層８３をアノード端子とし、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたショットキー電極１５１をカソード端子とする。
同様に、第１アイランド１４１に設けられたショットキー型許可ダイオードＳＤｅ１は、ｐ型の第３半導体層８３をアノード端子とし、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたショットキー電極１５２をカソード端子とする。
発光サイリスタＬ１のゲート端子Ｇｌ１、ショットキー型書込ダイオードＳＤｗ１のアノード端子、ショットキー型許可ダイオードＳＤｅ１のアノード端子は、第１アイランド１４１のｐ型の第３半導体層８３であって、共通である。
この第１アイランド１４１のｐ型の第３半導体層８３は、平面形状において一部張り出した部分が接続抵抗Ｒａ１となって、張り出した部分の先端にｐ型オーミック電極１３２が形成されている。すなわち、接続抵抗Ｒａ１はショットキー電極１５１とｐ型オーミック電極１３２の間のｐ型の第３半導体層８３を抵抗として用いている。

第３アイランド１４３に設けられた電源線抵抗Ｒｇｘ１は、ｐ型の第３半導体層８３上に形成された２つのｐ型オーミック電極１３３および１３４の間に形成されている。そして、２つのｐ型オーミック電極１３３および１３４の間のｐ型の第３半導体層８３を抵抗として用いている。

第４アイランド１４４に設けられた転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１５上に形成されたｎ型オーミック電極１２４をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３５をゲート端子Ｇｔ１とする。
同じく第４アイランド１４４に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２３をカソード端子、ｐ型の第３半導体層８３をアノード端子として形成されている。アノード端子であるｐ型の第３半導体層８３は、転送サイリスタＴ１のゲート端子Ｇｔ１に繋がっている。

第５アイランド１４５に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４の領域（符号なし）上に設けられたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をアノード端子として形成されている。
第６アイランド１４６に設けられた電流制限抵抗Ｒ１、第７アイランド１４７に設けられた電流制限抵抗Ｒ２は、第３アイランド１４３に設けられた電源線抵抗Ｒｇｘ１と同様に、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。

図７（ａ）において、各素子間の接続関係を説明する。
第１アイランド１４１において、発光サイリスタＬ１のゲート端子Ｇｌ１である第１アイランド１４１のｐ型の第３半導体層８３は、ショットキー型書込ダイオードＳＤｗ１のアノード端子およびショットキー型許可ダイオードＳＤｅ１のアノード端子、接続抵抗Ｒａ１の一方の端子を兼ねているので、これらの端子は接続されている。
接続抵抗Ｒａ１の他方の端子であるｐ型オーミック電極１３２は、転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３５に接続されている。
発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。
ショットキー型書込ダイオードＳＤｗ１のカソード端子であるショットキー電極１５１は書込信号線７４に接続されている。書込信号線７４はφＷ端子に接続されている。
ショットキー型許可ダイオードＳＤｅ１のカソード端子であるショットキー電極１５２は許可信号線７６に接続されている。許可信号線７６はφＥ端子に接続されている。

第３アイランド１４３に設けられた電源線抵抗Ｒｇｘ１の一方の端子であるｐ型オーミック電極１３３は、第１アイランド１４１に設けられた接続抵抗Ｒａ１の他方の端子であるｐ型オーミック電極１３２に接続されている。電源線抵抗Ｒｇｘ１の他方の端子であるｐ型オーミック電極１３４は、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。

第４アイランド１４４に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第６アイランド１４６に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第４アイランド１４４に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２３は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第４アイランド１４４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極１３５は、第５アイランド１４５に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）に接続されている。

第５アイランド１４５に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）は、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第７アイランド１４７に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、結合ダイオードＤｘ、ショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅ、接続抵抗Ｒａ、電源線抵抗Ｒｇｘについても同様である。
このようにして、図６に示した発光チップＣ１（Ｃ）の回路構成が形成される。

次に、発光装置６５の動作について説明する。
発光装置６５は発光チップＣ（発光チップＣ１〜Ｃ４０）を備えている（図３、４参照）。
図４（ｂ）に示したように、回路基板６２上の各発光チップＣ（発光チップＣ１〜Ｃ４０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。さらに、第１転送信号φ１、第２転送信号φ２、点灯信号φＩが共通に送信される。よって、すべての発光チップＣ（発光チップＣ１〜Ｃ４０）は並行して（同時）に駆動される。

なお、選択信号φＶ（φＶａ〜φＶｊ）は、図５に示したように、２個の組み合わせにより、発光チップＣ（発光チップＣ１〜Ｃ４０）のそれぞれを重複することなく指定するように送信される。

図８は、第１の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図８では、発光装置６５の発光チップＣ（発光チップＣ１〜Ｃ４０）において、発光チップＣ１、Ｃ２、Ｃ３、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３５、Ｃ３６、Ｃ４０を取り出して説明する。他の発光チップＣも同様である。
そして、図８では、各発光チップＣにおける発光サイリスタＬ１とＬ２との点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。

図８において、時刻ａから時刻ｖへとアルファベット順に時刻が経過するとする。各発光チップＣの発光サイリスタＬ１は、時刻ｃから時刻ｒの期間Ｔ（１）において点灯制御される。各発光チップＣの発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔ（２）において点灯制御される。各発光チップＣの発光サイリスタＬ３は時刻ｖからの期間Ｔ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが順に点灯制御される。

本実施の形態では、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

第１転送信号φ１、第２転送信号φ２、点灯信号φＩの信号波形は、同じ波形の繰り返しである。すなわち、第１転送信号φ１、第２転送信号φ２は期間Ｔ（１）とＴ（２）とを加えた２×期間Ｔを単位として繰り返す。点灯信号φＩは期間Ｔを単位として繰り返す。
一方、選択信号φＶ（φＶａ〜φＶｊ）は、後述するように、画像データによって変化し、指定された発光チップＣの発光サイリスタＬを点灯または非点灯に制御する。
なお、時刻ａから時刻ｃまでの期間は、発光チップＣが動作を開始する期間である。この期間の信号については、動作の説明において説明する。

第１転送信号φ１、第２転送信号φ２の期間Ｔ（１）およびＴ（２）における信号波形について説明する。
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｑで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｔで「Ｈ」から「Ｌ」に移行し、期間Ｔ（２）の終了時刻ｖにおいて「Ｌ」を維持している。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｃで「Ｈ」であって、時刻ｐで「Ｈ」から「Ｌ」に移行し、時刻ｕで「Ｌ」から「Ｈ」に移行し、期間Ｔ（２）の終了時刻ｖにおいて「Ｈ」を維持している。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、期間Ｔ（１）における第１転送信号φ１の波形が、期間Ｔ（２）における第２転送信号φ２の波形になっている。そして、期間Ｔ（１）における第２転送信号φ２の波形が、期間Ｔ（２）における第１転送信号φ１の波形になっている。
すなわち、第１転送信号φ１と第２転送信号φ２とは２×期間Ｔを単位として繰り返す信号波形である。そして、時刻ｐから時刻ｑまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１と第２転送信号φ２との一組の転送信号により、図６に示した転送サイリスタＴが、後述するように、順にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを設定する。

点灯信号φＩの信号波形について説明する。
点灯信号φＩは、期間Ｔ（１）の開始時刻ｃで、「Ｈ」から「Ｌ」に移行し、時刻ｐにおいて、「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（１）の終了時刻ｒにおいて「Ｈ」を維持する。この信号波形が、期間Ｔ（２）以降において繰り返す。
点灯信号φＩは、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する信号である。

次に、選択信号φＶの信号波形について説明する。
選択信号φＶは、画像データによって変化し、指定された発光チップＣの発光サイリスタＬを点灯または非点灯に制御する信号である。
例えば選択信号φＶａは、期間Ｔ（１）の開始時刻ｃで「Ｌ」であって、時刻ｄで「Ｌ」から「Ｈ」に移行し、時刻ｅで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（１）の終了時刻ｒにおいて、「Ｌ」を維持している。一方、選択信号φＶｂは、期間Ｔ（１）の開始時刻ｃで「Ｌ」であって、時刻ｄで「Ｌ」から「Ｈ」に移行し、時刻ｅで「Ｈ」から「Ｌ」に移行する。さらに、時刻ｆで「Ｌ」から「Ｈ」に移行し、時刻ｇで「Ｈ」から「Ｌ」に移行する。そして、期間Ｔ（１）の終了時刻ｒにおいて、「Ｌ」を維持している。
選択信号φＶは、期間Ｔ（１）の開始時刻ｃで「Ｌ」であって、期間Ｔ（１）の終了時刻ｒにおいて、「Ｌ」を維持している。そして、時刻ｃから時刻ｐまでの、点灯信号φＩが「Ｌ」である期間において、画像データに基づいて「Ｈ」となる期間を有している。

発光装置６５および発光チップＣの動作を説明する前に、サイリスタ（転送サイリスタＴ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６、図７に示したようにサイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、図７に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層、ｎ型半導体層を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖ、ショットキー接合（バリア）の順方向電位Ｖｓを０．５Ｖとする。以下では、これらの数値を用いて説明する。

アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧Ｖより低い電位（負側に大きい電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタは、ゲート端子がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を０Ｖ（「Ｈ」）に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）となるとして説明する。また、オン状態のサイリスタのカソード端子はｐｎ接合の拡散電位Ｖｄになる。ここでは、カソード端子の電位は−１．５Ｖとなる。

サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（負側に小さい電位）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、サイリスタは、カソード端子に−１．５Ｖより高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に−１．５Ｖより低い電位が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位（維持電位）は、サイリスタをターンオンさせるためにカソード端子に印加する電位に比べ高く（絶対値において小さく）てよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光出力（輝度）は、カソード端子とアノード端子間に流す電流によって決められる。

さらに、発光チップＣの動作を説明する前に、ショットキー型書込ダイオードＳＤｗおよびショットキー型許可ダイオードＳＤｅの動作を説明する。
ショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅ、接続抵抗Ｒａは、３入力ＡＮＤ回路ＡＮＤ１を構成する。

３入力ＡＮＤ回路ＡＮＤ１を、図６において一点鎖線で囲って示すショットキー型書込ダイオードＳＤｗ１、ショットキー型許可ダイオードＳＤｅ１、接続抵抗Ｒａ１で説明する。
３入力ＡＮＤ回路ＡＮＤ１は、接続抵抗Ｒａ１の一方の端子Ｏに、ショットキー型書込ダイオードＳＤｗ１のアノード端子およびショットキー型許可ダイオードＳＤｅ１のアノード端子が接続されて構成されている。そして、接続抵抗Ｒａ１の他方の端子Ｘが転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。ショットキー型書込ダイオードＳＤｗ１のカソード端子Ｙが書込信号線７４に接続され、ショットキー型許可ダイオードＳＤｅ１のカソード端子Ｚが許可信号線７６に接続されている。前述したように、書込信号線７４はφＷ端子に、許可信号線７６はφＥ端子に接続されている。
接続抵抗Ｒａ１の一方の端子Ｏは発光サイリスタＬ１のゲート端子Ｇｌ１に接続されている。
そして、端子Ｘ、端子Ｙ、端子Ｚが入力端子となり、端子Ｏが出力端子となっている。後述するように、端子Ｘ、端子Ｙ、端子Ｚのすべての電位（信号）が「Ｈ」（０Ｖ）になったとき、端子Ｏの電位（信号）が「Ｈ」（０Ｖ）になる。よって、３入力ＡＮＤ回路ＡＮＤ１は、３入力のＡＮＤとして働く。

表１は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ）と表記する。）が「Ｈ」（０Ｖ）であるとき、φＷ端子（３入力ＡＮＤ回路ＡＮＤ１の端子Ｙ）の電位（φＷ（Ｙ）と表記する。）およびφＥ端子（３入力ＡＮＤ回路ＡＮＤ１のＺ端子）の電位（φＥ（Ｚ）と表記する。）と、端子Ｏの電位（Ｇｌ（Ｏ）と表記する。）との関係を説明する表である。
すなわち、φＷ（Ｙ）とφＥ（Ｚ）とがともに、「Ｈ」（０Ｖ）であると、３入力ＡＮＤ回路ＡＮＤ１はＡＮＤとして働いて、Ｇｌ（Ｏ）が「Ｈ」（０Ｖ）になる。しかし、φＷ（Ｙ）とφＥ（Ｚ）とのいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１またはショットキー型許可ダイオードＳＤｅ１のいずれか一方または両方が順方向に電圧が印加（順バイアス）され、Ｇｌ（Ｏ）は「Ｌ」（−３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）を引いた−２．８Ｖになる。

表２は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ）と表記する。）が−１．５Ｖであるとき、φＷ（Ｙ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
Ｇｔ（Ｘ）が−１．５Ｖであるので、φＷ（Ｙ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１およびショットキー型許可ダイオードＳＤｅ１はともに逆方向に電位が印加（逆バイアス）される。このため、φＷ（Ｙ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）である影響はＧｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）は、Ｇｔ（Ｘ）の−１．５Ｖになる。
そして、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１またはショットキー型許可ダイオードＳＤｅ１のいずれか一方または両方が順バイアスになり、Ｇｌ（Ｏ）はＧｔ（Ｘ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）を引いた−２．８Ｖになる。

表３は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ）と表記する。）が−３Ｖであるとき、φＷ（Ｙ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
すなわち、Ｇｔ（Ｘ）が−３Ｖであるので、φＷ（Ｙ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤｗ１とショットキー型許可ダイオードＳＤｅ１とはともに逆バイアスになる。このため、φＷ（Ｙ）とφＥ（Ｚ）とがともに「Ｈ」（０Ｖ）である影響は、Ｇｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｘ）の電位である−３Ｖになる。
そして、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）になっても、Ｇｔ（Ｘ）との電位の差が、ショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）より絶対値において大きくならないので、ショットキー型書込ダイオードＳＤｗ１およびショットキー型許可ダイオードＳＤｅ１はいずれも順バイアスにならず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｘ）の電位である−３Ｖになる。
すなわち、３入力ＡＮＤ回路ＡＮＤ１の端子Ｘの電位（Ｇｔ（Ｘ））が「Ｌ」（−３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）を引いた値である−２．８Ｖより低い場合は、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｘ）の電位となる。そして、φＷ（Ｙ）およびφＥ（Ｚ）の電位の変化に無関係である。

ここでは、３入力ＡＮＤ回路ＡＮＤ１を、ショットキー型書込ダイオードＳＤｗ１、ショットキー型許可ダイオードＳＤｅ１、接続抵抗Ｒａ１で説明したが、他のショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅ、接続抵抗Ｒａにおいても同様である。

では、図４、図５、図６を参照しつつ、図８に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図８に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４（ｂ）参照）。よって、各発光チップＣ（発光チップＣ１〜Ｃ４０）のＶｓｕｂ端子は「Ｈ」に設定され、Ｖｇａ端子は「Ｌ」に設定される（図６参照）。

そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１および第２転送信号ライン２０２が「Ｈ」になる（図４（ｂ）参照）。これにより、各発光チップＣ（発光チップＣ１〜Ｃ４０）のφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図６参照）。

さらに、信号発生回路１１０の点灯信号発生部１４０は点灯信号φＩを「Ｈ」に設定する。すると、点灯信号ライン２０４が「Ｈ」になる（図４（ｂ）参照）。これにより、各発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図６参照）。

信号発生回路１１０の選択信号発生部１６０は選択信号φＶ（φＶａ〜φＶｊ）を「Ｌ」に設定する。すると、選択信号ライン２３０〜２３９が「Ｌ」になる（図４（ｂ）参照）。これにより、各発光チップＣ（発光チップＣ１〜Ｃ４０）のφＷ端子およびφＥが「Ｌ」になる（図６参照）。φＷ端子に接続されている書込信号線７４およびφＥ端子に接続されている許可信号線７６も「Ｌ」になる。（図６参照）。

次に、図５および図６を参照しつつ、図８に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣ１〜Ｃ４０）の動作を、発光チップＣ１、Ｃ２、Ｃ３、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３５、Ｃ３６、Ｃ４０を取り出して説明する。
なお、図８および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位が変化する間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。

＜発光チップＣ＞
転送サイリスタＴおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

同様に、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、発光サイリスタＬのゲート端子Ｇｌは、接続抵抗Ｒａを介してゲート端子Ｇｔに接続されている。よって、ゲート端子Ｇｔ１およびＧｔ２を除く、「Ｌ」（−３．３Ｖ）の電位のゲート端子Ｇｔに接続抵抗Ｒａを介して接続されたゲート端子Ｇｌの電位は、表３で説明したように、ゲート端子Ｇｔの電位である「Ｌ」（−３．３Ｖ）となっている。

以上のことから、後述する転送サイリスタＴ１、Ｔ２、発光サイリスタＬ１、Ｌ２を除く転送サイリスタＴおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｌの電位（−３．３Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−４．８Ｖとなっている。

図６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順バイアスされている。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）の電位は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
そして、ゲート端子Ｇｌ１の電位は、表２から−２．８Ｖとなって、発光サイリスタＬ１のしきい電圧は、−４．３Ｖとなる。

そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
そして、ゲート端子Ｇｌ２の電位は、表３から−３Ｖとなって、発光サイリスタＬ２のしきい電圧は−４．５Ｖとなる。

（２）時刻ｂ
図８に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣ＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。そして、順バイアスの結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａであるので、しきい電圧は−４．８Ｖが維持される。

一方、転送サイリスタＴ１がターンオンして、ゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となるが、ゲート端子Ｇｌ１の電位は、表１に示すように、−２．８Ｖを維持し、発光サイリスタＬ１のしきい電圧は−４．３Ｖである。一方、ゲート端子Ｇｔ２の電位が−１．５Ｖになると、表２に示すように、ゲート端子Ｇｌ２の電位が−２．８Ｖになって、発光サイリスタＬ２のしきい電圧が−４．３Ｖになる。そして、ゲート端子Ｇｔ３が−３Ｖになることで、発光サイリスタＬ３のしきい電圧が−４．５Ｖになる。他の発光サイリスタＬはしきい電圧として−４．８Ｖを維持する。
しかし、点灯信号線７５が「Ｈ」であるので、いずれの発光サイリスタＬもオン状態に移行しない。

すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１のみである。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴおよびすべての発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）のみを説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、発光サイリスタＬ）の説明を省略する。

以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤｘによって相互に接続されている。よって、ゲート端子Ｇｔの電位が変化すると、電位が変化したゲート端子Ｇｔに、順バイアスの結合ダイオードＤｘを介して接続されたゲート端子Ｇｔの電位が変化する。そして、変化したゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧が変化する。そして、しきい電圧が「Ｌ」より高くなると、サイリスタがターンオンしうる。
さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、順バイアスの１個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−１．５Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい）ので、カソード端子が「Ｌ」（−３．３Ｖ）となると、転送サイリスタＴがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子Ｇｔと、順バイアスの直列接続された２個の結合ダイオードＤｘで接続されたゲート端子Ｇｔの電位は−３Ｖになり、そのゲート端子Ｇｔを有する転送サイリスタＴのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低いため、転送サイリスタはターンオンできず、オフ状態を維持する。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣ＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ１、Ｌ２のしきい電圧は−４．３Ｖ、発光サイリスタＬ３のしきい電圧は−４．５Ｖ、番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１のみがオン状態にある。

（４）時刻ｄ
時刻ｄにおいて、選択信号φＶａおよびφＶｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。以下では、電位のレベルが変化した選択信号φＶが指定信号として送信される発光チップＣを説明する。
選択信号φＶａは、図４および図５に示したように、発光チップＣ１、Ｃ１０、Ｃ１１、Ｃ１９、Ｃ２１、Ｃ２８、Ｃ３１、Ｃ３７に送信される。一方、選択信号φＶｂは、発光チップＣ１、Ｃ２、Ｃ１２、Ｃ２０、Ｃ２２、Ｃ２９、Ｃ３２、Ｃ３８に送信される。
選択信号φＶａとφＶｂがともに送信されるのは、発光チップＣ１である。
ここでは、指定信号として「Ｈ」（０Ｖ）の選択信号φＶａおよびφＶｂがともに送信される発光チップＣ１と、「Ｈ」（０Ｖ）の選択信号φＶｂが送信され、「Ｌ」（−３．３Ｖ）に維持された選択信号φＶｃが送信される発光チップＣ２について説明する。「Ｈ」（０Ｖ）の選択信号φＶａまたはφＶｂの一方のみが送信されるＣ１０、Ｃ１１、Ｃ１２、Ｃ１９、Ｃ２０、Ｃ２１、Ｃ２２、Ｃ２８、Ｃ２９、Ｃ３１、Ｃ３２、Ｃ３７、Ｃ３８の動作は発光チップＣ２と同様である。
＜発光チップＣ１＞
選択信号φＶａはφＷ端子に、選択信号φＶｂはφＥ端子に送信されるので、φＷ端子およびφＥ端子は「Ｈ」（０Ｖ）になる。ゲート端子Ｇｔ１の電位は、「Ｈ」（０Ｖ）になっているので、ゲート端子Ｇｌ１の電位は、表１から０Ｖになって、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。また、ゲート端子Ｇｔ２の電位は、−１．５Ｖになっているので、ゲート端子Ｇｌ２の電位は、表２から−１．５Ｖになって、発光サイリスタＬ２のしきい電圧が−３Ｖになる。さらに、ゲート端子Ｇｔ３の電位は、−３Ｖになっているので、ゲート端子Ｇｌ３の電位は、表３から−３Ｖで変わらず、発光サイリスタＬ３のしきい電圧は−４．５Ｖを維持する。番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖを維持している。
すると、点灯信号φＩが時刻ｃで「Ｌ」（−３．３Ｖ）になっているので、しきい電圧が−１．５Ｖの発光サイリスタＬ１がターンオンして、点灯（発光）（図８ではＯｎと表記する。）する。そして、点灯信号線７５の電位は、ｐｎ接合の拡散電位Ｖｄである−１．５Ｖになる。
このとき、発光サイリスタＬ２は、しきい電圧は−３Ｖであるが、しきい電圧がより高い発光サイリスタＬ１が先にターンオンして、点灯信号線７５の電位を−１．５Ｖに設定するので、ターンオンしない。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣ２＞
選択信号φＶｂはφＷ端子に送信されるので、φＷ端子が「Ｈ」（０Ｖ）になる。しかし、φＥ端子に送信される選択信号φＶｃは「Ｌ」（−３．３Ｖ）に維持されている。よって、ゲート端子Ｇｔ１の電位は、「Ｈ」（０Ｖ）になっていても、ゲート端子Ｇｌ１の電位は表１から−２．８Ｖが維持され、発光サイリスタＬ１はしきい電圧−４．３Ｖが維持される。同様に、ゲート端子Ｇｌ２の電位は、表２から−２．８Ｖが維持され、発光サイリスタＬ２はしきい電圧−４．３Ｖが維持される。さらに、ゲート端子Ｇｌ３の電位は、表３から−３Ｖが維持され、発光サイリスタＬ３はしきい電圧−４．５Ｖが維持される。
このため、点灯信号φＩが「Ｌ」（−３．３Ｖ）でも、発光サイリスタＬ１などはターンオンしない。
なお、φＷ端子とφＥ端子とが逆になっても同じであって、φＷ端子とφＥ端子とを区別しなくてもよい。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、選択信号φＶａおよびφＶｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、選択信号φＶｆおよびφＶｈが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣ１＞
「Ｌ」（−３．３Ｖ）の選択信号φＶａがφＷ端子に、「Ｌ」（−３．３Ｖ）の選択信号φＶｂはφＥ端子に送信されるので、ゲート端子Ｇｌ１およびＧｌ２のそれぞれの電位が、表１および表２から、−２．８Ｖに戻り、発光サイリスタＬ１およびＬ２のしきい電圧が−４．３Ｖになる。しかし、点灯信号φＩは「Ｌ」（−３．３Ｖ）に維持されているので、発光サイリスタＬ１はオン状態で点灯（発光）を維持する。
よって、時刻ｅの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣ２＞
「Ｌ」（−３．３Ｖ）の選択信号φＶｂはφＷ端子に送信されるので、φＷ端子が「Ｌ」（−３．３Ｖ）に戻る。しかし、表１〜３に示すように、ゲート端子Ｇｌの電位は変化しない。
よって、時刻ｅの直後において、転送サイリスタＴ１がオン状態にある。
＜発光チップＣ１６＞
選択信号φＶｆはφＷ端子に、選択信号φＶｈはφＥ端子に送信されるので、時刻ｄにおける発光チップＣ１と同様に、発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｅの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光装置６５＞
時刻ｅの直後において、各発光チップＣ（発光チップＣ１〜Ｃ４０）の転送サイリスタＴ１がオン状態にあって、発光チップＣ１の発光サイリスタＬ１および発光チップＣ１６の発光サイリスタＬ１がオン状態で点灯（発光）している。

以上説明したように、φＷ端子およびφＥ端子に送信される選択信号φＶ（φＶａ〜φＶｊ）がともに「Ｈ」（０Ｖ）である発光チップＣでは、ゲート端子Ｇｔの電位が「Ｈ」（０Ｖ）の転送サイリスタＴのゲート端子Ｇｔに接続抵抗Ｒａを介して接続された発光サイリスタＬのゲート端子Ｇｌの電位が０Ｖになって、この発光サイリスタＬのしきい電圧が−１．５Ｖになる。よって、点灯信号φＩの電位が「Ｌ」（−３．３Ｖ）であれば発光サイリスタＬがターンオンして、点灯（発光）する。
一方、φＷ端子およびφＥ端子に送信される選択信号φＶ（φＶａ〜φＶｊ）の一方のみが「Ｈ」（０Ｖ）である発光チップＣでは、ゲート端子Ｇｔの電位が「Ｈ」（０Ｖ）であっても、発光サイリスタＬのゲート端子Ｇｌの電位は−２．８Ｖが維持され、発光サイリスタＬはのしきい電圧も−４．３Ｖが維持される。よって、点灯信号φＩの電位が「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンできず、点灯（発光）しない。
また、発光サイリスタＬがターンオンして、点灯（発光）すると、φＷ端子およびφＥ端子に送信される選択信号φＶ（φＶａ〜φＶｊ）の一方または両方が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行しても、発光サイリスタＬのオン状態が維持され、点灯（発光）を維持する。
以下では、φＷ端子およびφＥ端子に送信される選択信号φＶ（φＶａ〜φＶｊ）がともに「Ｈ」（０Ｖ）となる発光チップＣのみを説明する。

（６）時刻ｆ
時刻ｆにおいて、選択信号φＶｂおよびφＶｃが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、選択信号φＶｆおよびφＶｈが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣ２＞
選択信号φＶｂはφＷ端子に、選択信号φＶｃはφＥ端子に送信されるので、時刻ｄにおける発光チップＣ１と同様に、発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｆの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１もオン状態で点灯（発光）している。
＜発光装置６５＞
時刻ｆの直後において、各発光チップＣ（発光チップＣ１〜Ｃ４０）の転送サイリスタＴ１がオン状態にあって、発光チップＣ１の発光サイリスタＬ１、発光チップＣ２の発光サイリスタＬ１、発光チップＣ１６の発光サイリスタＬ１がオン状態で点灯（発光）している。

（７）時刻ｇ
時刻ｇにおいて、選択信号φＶｂおよびφＶｃが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣ２＞
選択信号φＶｂはφＷ端子に、選択信号φＶｃはφＥ端子に送信されるが、時刻ｆにおいてターンオンして点灯（発光）した発光サイリスタＬ１は、点灯（発光）を維持する。
時刻ｇの直後において、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１もオン状態で点灯（発光）している。
＜発光装置６５＞
時刻ｇの直後において、各発光チップＣ（発光チップＣ１〜Ｃ４０）の転送サイリスタＴ１がオン状態にあって、発光チップＣ１の発光サイリスタＬ１、発光チップＣ２の発光サイリスタＬ１、発光チップＣ１６の発光サイリスタＬ１がオン状態で点灯（発光）している。

（８）時刻ｈ
時刻ｈにおいて、選択信号φＶｆおよびφＶｉが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。すると、詳細な説明を省略するが、図５に示したように、選択信号φＶｆがφＷ端子に選択信号φＶｉがφＥ端子に送信される発光チップＣ２６の発光サイリスタＬ１がターンオンして点灯（発光）する。

（９）時刻ｉ
時刻ｉにおいて、選択信号φＶｅおよびφＶｇが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、選択信号φＶｆおよびφＶｉが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、詳細な説明を省略するが、図５に示したように、選択信号φＶｅがφＷ端子に選択信号φＶｇがφＥ端子に送信される発光チップＣ１５の発光サイリスタＬ１がターンオンして点灯（発光）する。選択信号φＶｆがφＷ端子に選択信号φＶｉがφＥ端子に送信される発光チップＣ２６の発光サイリスタＬ１はオン状態で点灯（発光）を維持する。

（１０）時刻ｊ
時刻ｊにおいて、選択信号φＶｄおよびφＶｊが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、選択信号φＶｅおよびφＶｇが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、詳細な説明を省略するが、図５に示したように、選択信号φＶｄがφＷ端子に選択信号φＶｊがφＥ端子に送信される発光チップＣ４０の発光サイリスタＬ１がターンオンして点灯（発光）する。選択信号φＶｅがφＷ端子に選択信号φＶｇがφＥ端子に送信される発光チップＣ１５の発光サイリスタＬ１はオン状態で点灯（発光）を維持する。

（１１）時刻ｋ
時刻ｋにおいて、選択信号φＶｄおよびφＶｊが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しかし、選択信号φＶｄがφＷ端子に選択信号φＶｊがφＥ端子に送信される発光チップＣ４０の発光サイリスタＬ１はオン状態で点灯（発光）を維持する。

（１２）時刻ｌ
選択信号φＶｆおよびφＶｊが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。すると、詳細な説明を省略するが、図５に示したように、選択信号φＶｆがφＷ端子に選択信号φＶｊがφＥ端子に送信される発光チップＣ３６の発光サイリスタＬ１がターンオンして点灯（発光）する。

（１３）時刻ｍ
時刻ｍにおいて、選択信号φＶｆおよびφＶｊが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しかし、選択信号φＶｆがφＷ端子に選択信号φＶｊがφＥ端子に送信される発光チップＣ３６の発光サイリスタＬ１はオン状態で点灯（発光）を維持する。

（１４）時刻ｎ
時刻ｎにおいて、選択信号φＶｅおよびφＶｈが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。すると、詳細な説明を省略するが、図５に示したように、選択信号φＶｅがφＷ端子に選択信号φＶｈがφＥ端子に送信される発光チップＣ２５の発光サイリスタＬ１はターンオンして、点灯（発光）する。
（１５）時刻ｏ
時刻ｏにおいて、選択信号φＶｅおよびφＶｈが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しかし、選択信号φＶｅがφＷ端子に選択信号φＶｈがφＥ端子に送信される発光チップＣ２５の発光サイリスタＬ１はオン状態で、点灯（発光）を維持する。
＜発光装置６５＞
時刻ｏの直後において、発光チップＣ１、Ｃ２、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３６、Ｃ４０のそれぞれの発光サイリスタＬ１がオン状態で点灯（発光）している。

（１６）時刻ｐ
時刻ｐにおいて、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣ１、Ｃ２、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３６、Ｃ４０＞
点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、点灯（発光）していた発光サイリスタＬ１のカソード端子の電位がアノード端子の電位である「Ｈ」（０Ｖ）になるので、発光チップＣ１、Ｃ２、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３６、Ｃ４０の各発光サイリスタＬ１はオン状態を維持できず、一斉にターンオフして、消灯する。
よって、発光チップＣ１の発光サイリスタＬ１の点灯期間は、時刻ｄから時刻ｐまでとなる。発光チップＣ２の発光サイリスタＬ１の点灯期間は、時刻ｆから時刻ｐまでとなる。このように、点灯期間は発光チップＣによって異なることになる。

＜発光装置６５＞
一方、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、発光チップＣ（発光チップＣ１〜Ｃ４０）のしきい電圧が−３Ｖであった各転送サイリスタＴ２がターンオンする。すると、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）に、ゲート端子Ｇｔ３の電位が−１．５Ｖに、ゲート端子Ｇｔ４の電位が−３Ｖになる。これにより、表１に示したようにゲート端子Ｇｌ２の電位が−２．８Ｖ、表２に示したようにゲート端子Ｇｌ３の電位が−２．８Ｖ、表３に示したようにゲート端子Ｇｌ４の電位が−３Ｖになる。

（１７）時刻ｑ
時刻ｑにおいて、第１転送信号φ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光装置６５＞
発光チップＣ（発光チップＣ１〜Ｃ４０）の各転送サイリスタＴ１のカソード端子の電位がアノード端子の電位である「Ｈ」（０Ｖ）になるので、転送サイリスタＴ１がターンオフする。
すると、ゲート端子Ｇｔ１の電位が、「Ｌ」（−３．３Ｖ）に向かって変化する。そして、結合ダイオードＤｘ１が逆バイアスになって、ゲート端子Ｇｔ２の電位が「Ｈ」（０Ｖ）である影響は、ゲート端子Ｇｔ１に及ばなくなる。

（１８）時刻ｒ
時刻ｒにおいて、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行し、期間Ｔ（２）が開始する。
これ以降は、転送サイリスタＴ１と転送サイリスタＴ２との違いはあるが、期間Ｔ（１）の繰り返しとなる。期間Ｔ（２）では、発光チップＣ（発光チップＣ１〜Ｃ４０）の各転送サイリスタＴ２がオン状態にあるので、発光サイリスタＬ２の点灯または非点灯が制御されることになる。

なお、発光チップＣのφＷ端子およびφＥ端子を同時に「Ｈ」（０Ｖ）としなければ、発光サイリスタＬを非点灯（消灯）のまま維持できる。例えば、期間Ｔ（１）において、発光チップＣ３のφＷ端子に送信される選択信号φＶｃおよびφＥ端子に送信される選択信号φＶｄは、同時に「Ｈ」（０Ｖ）にならない。よって、期間Ｔ（１）において、発光チップＣ３の発光サイリスタＬ１はターンオンせず、非点灯（消灯）である。発光チップＣ３５のφＷ端子に送信される選択信号φＶｅおよびφＥ端子に送信される選択信号φＶｉについても同様であって、発光チップＣ３５の発光サイリスタＬ１もターンオンせず、非点灯（消灯）である。

なお、図８においては、発光チップＣ１、Ｃ２、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６、Ｃ３６、Ｃ４０に対応して選択信号φＶ（φＶａ〜φＶｊ）を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）へと変化させたが、他の発光チップＣについても、期間Ｔ（１）の点灯信号φＩが「Ｌ」である時刻ｃから時刻ｐにおいて、「Ｈ」となる期間を設定すれば、それぞれの発光サイリスタＬ１をターンオンして、点灯（発光）させうる。
前述したように、各発光チップＣ（発光チップＣ１〜Ｃ４０）の発光サイリスタＬの点灯期間は、φＷ端子およびφＥ端子に送信される選択信号φＶ（φＶａ〜φＶｊ）がともに「Ｈ」（０Ｖ）になった時刻（点灯開始時刻）から、時刻ｐまでの期間となる。よって、発光サイリスタＬの発光強度を勘案して、感光体ドラム１２を露光するための点灯期間を設定すればよい。すなわち、発光サイリスタＬの発光強度から算出された補正値を、例えば画像出力制御部３０もしくは信号発生回路１１０に設けた不揮発メモリに蓄積し、各発光サイリスタＬの補正値に基づいて、点灯開始時刻を設定してもよい。このようにすることで、発光サイリスタＬ毎に光量を補正（光量補正）し、発光サイリスタＬによる感光体ドラム１２の露光量の差を抑制しうる。
本実施の形態では、発光チップＣ（発光チップＣ１〜Ｃ４０）を重複することなく指定することができるので、発光サイリスタＬ毎に点灯開始時刻を算出しうる。
なお、選択信号φＶが「Ｈ」の期間（パルス幅）内に、複数の点灯開始時刻が含まれる場合には、複数回の露光において平均化することで、光量を補正してもよい。

以上説明したように、本実施の形態では、転送サイリスタＴを順にオン状態にすることにより、３入力ＡＮＤ回路ＡＮＤ１のＧｔ（Ｘ）の電位を「Ｈ」（０Ｖ）に設定するとともに、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）になったときに、ゲート端子Ｇｌが「Ｈ」（０Ｖ）になって、発光サイリスタＬのしきい電圧が−１．５Ｖになるように設定している（３入力ＡＮＤ回路ＡＮＤ１）。
そして、各発光チップＣ（発光チップＣ１〜Ｃ４０）の転送サイリスタＴを並行して駆動するとともに、点灯信号φＩを発光チップＣ（発光チップＣ１〜Ｃ４０）に共通に送信している。選択信号φＶ（φＶａ〜φＶｊ）のいずれか２個の組み合わせが各発光チップＣ（発光チップＣ１〜Ｃ４０）に共通に送信されるようにし、組み合わされた２個の選択信号φＶ（φＶａ〜φＶｊ）がともに「Ｈ」（０Ｖ）になった発光チップＣ（発光チップＣ１〜Ｃ４０）の発光サイリスタＬがターンオンして、点灯（発光）するようになっている。

本実施の形態では、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２個を組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。

（第２の実施の形態）
第２の実施の形態では、第１の実施の形態と発光チップＣの構成が異なっている。
図９は、第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでも、発光チップＣ１を例に、発光チップＣを説明する。そこで、図９において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
第２の実施の形態における発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態の発光チップＣ１（Ｃ）におけるショットキー型許可ダイオードＳＤｅを設けていない。これに伴い、許可信号線７６も設けていない。
一方、第２の実施の形態における発光チップＣ１（Ｃ）では、書込信号線７４とφＷ端子との間にショットキー型書込ダイオードＳＤＷを設けている。ショットキー型書込ダイオードＳＤＷは、カソード端子がφＷ端子に、アノード端子が書込信号線７４に接続されている。また、書込信号線７４とφＥ端子との間にショットキー型許可ダイオードＳＤＥを設けている。ショットキー型許可ダイオードＳＤＥは、カソード端子がφＥ端子に、アノード端子が書込信号線７４に接続されている。
他は、第１の実施の形態における発光チップＣ１（Ｃ）と同様である。よって、第１の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。
本実施の形態では、第１の実施の形態での発光チップＣにおけるショットキー型許可ダイオードＳＤｅおよび許可信号線７６を設けていないので、発光チップＣの大きさを小さくしうる。

さて、本実施の形態では、第２の電気的手段の一例としての接続抵抗Ｒａと、第３の電気的手段の一例としてのショットキー型書込ダイオードＳＤｗと、ショットキー型書込ダイオードＳＤＷと、ショットキー型許可ダイオードＳＤＥとで３入力ＡＮＤ回路ＡＮＤ２を構成する。
３入力ＡＮＤ回路ＡＮＤ２を、図９において一点鎖線で囲んで示す接続抵抗Ｒａ１、ショットキー型書込ダイオードＳＤｗ１、ショットキー型書込ダイオードＳＤＷ、ショットキー型許可ダイオードＳＤＥで説明する。

３入力ＡＮＤ回路ＡＮＤ２は、接続抵抗Ｒａ１の一方の端子Ｏに、ショットキー型書込ダイオードＳＤｗ１のアノード端子が接続されている。そして、接続抵抗Ｒａ１の他方の端子Ｘが転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。ショットキー型書込ダイオードＳＤｗ１のカソード端子がショットキー型書込ダイオードＳＤＷのアノード端子およびショットキー型許可ダイオードＳＤＥのアノード端子に接続されている。ショットキー型書込ダイオードＳＤＷのカソード端子ＹがφＷ端子に接続され、ショットキー型許可ダイオードＳＤＥのカソード端子ＺがφＥ端子に接続されている。
そして、端子Ｘ、端子Ｙ、端子Ｚが入力端子となり、端子Ｏが出力端子となっている。後述するように、端子Ｘ、端子Ｙ、端子Ｚのすべての電位（信号）が「Ｈ」（０Ｖ）になったとき、端子Ｏの電位（信号）が「Ｈ」（０Ｖ）になる。よって、３入力ＡＮＤ回路ＡＮＤ２は、３入力のＡＮＤとして働く。

表４は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ）と表記する。）が「Ｈ」（０Ｖ）であるとき、φＷ端子（３入力ＡＮＤ回路ＡＮＤ２の端子Ｙ）の電位（φＷ（Ｙ）と表記する。）およびφＥ端子（３入力ＡＮＤ回路ＡＮＤ２のＺ端子）の電位（φＥ（Ｚ）と表記する。）と、端子Ｏの電位（Ｇｌ（Ｏ）と表記する。）との関係を説明する表である。
φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）であると、Ｇｌ（Ｏ）が「Ｈ」（０Ｖ）になる。しかし、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤＷまたはショットキー型許可ダイオードＳＤＥのいずれか一方または両方と、ショットキー型書込ダイオードＳＤｗ１とが順バイアスになり、Ｇｌ（Ｏ）は「Ｌ」（−３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）を２個分（−１Ｖ）引いた−２．３Ｖになる。

表５は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ））が−１．５Ｖであるとき、φＷ（Ｙ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
Ｇｔ（Ｘ）が−１．５Ｖであるので、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤＷ、ショットキー型許可ダイオードＳＤＥ、ショットキー型書込ダイオードＳＤｗ１はすべて逆バイアスである。このため、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）である影響はＧｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）はＧｔ（Ｘ）の−１．５Ｖになる。
そして、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）であると、ショットキー型書込ダイオードＳＤＷとショットキー型許可ダイオードＳＤＥとのいずれか一方または両方およびショットキー型書込ダイオードＳＤｗ１が順バイアスになるので、Ｇｌ（Ｏ）はＧｔ（Ｘ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）の２個分（−１Ｖ）を引いた−２．３Ｖになる。

表６は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ））が−３Ｖであるとき、φＷ（Ｙ）およびφＥ（Ｚ）とＧｌ（Ｏ）との関係を説明する表である。
すなわち、Ｇｔ（Ｘ）が−３Ｖであるので、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）であると、ショットキー型書込ダイオードＳＤＷ、ショットキー型許可ダイオードＳＤＥ、ショットキー型書込ダイオードＳＤｗ１はすべて逆バイアスになる。このため、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｈ」（０Ｖ）である影響は、Ｇｌ（Ｏ）に及ばず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｘ）の電位である−３Ｖになる。
そして、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）になっても、Ｇｔ（Ｘ）との電位の差が、ショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）の２個分（−１Ｖ）より絶対値において大きくならないので、ショットキー型書込ダイオードＳＤＷ、ショットキー型許可ダイオードＳＤＥ、ショットキー型書込ダイオードＳＤｗ１はいずれも順バイアスにならず、Ｇｌ（Ｏ）の電位は、Ｇｔ（Ｘ）の電位である−３Ｖになる。
すなわち、３入力ＡＮＤ回路ＡＮＤ２の端子Ｘの電位（Ｇｔ（Ｘ））が「Ｌ」（−３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（−０．５Ｖ）の２倍（−１Ｖ）を引いた値である−２．３Ｖより低い場合、Ｇｌ（Ｏ）の電位はＧｔ（Ｘ）の電位となる。そして、φＷ（Ｙ）またはφＥ（Ｚ）の電位の変化に無関係である。

ここでは、３入力ＡＮＤ回路ＡＮＤ２を、接続抵抗Ｒａ１、ショットキー型書込ダイオードＳＤＷ、ショットキー型許可ダイオードＳＤＥ、ショットキー型書込ダイオードＳＤｗ１で説明したが、他のゲート端子Ｇｌを端子Ｏとする３入力ＡＮＤ回路ＡＮＤ２についても同様である。なお、ゲート端子Ｇｌ２を端子Ｏとする３入力ＡＮＤ回路ＡＮＤ２は、接続抵抗Ｒａ２とショットキー型書込ダイオードＳＤｗ２とショットキー型書込ダイオードＳＤＷとショットキー型許可ダイオードＳＤＥとで構成される。

表５および表６において、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方または両方が「Ｌ」（−３．３Ｖ）のとき、ゲート端子Ｇｌの電位が−２．３Ｖになる。この値は、第１の実施の形態における表１および表２に示した−２．８Ｖと異なっている。しかし、ゲート端子Ｇｌの電位が−２．３Ｖの発光サイリスタＬのしきい電圧は−３．８Ｖである。よって、点灯信号φＩが「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、点灯（発光）しない。
すなわち、本実施の形態の発光装置６５は、第１の実施の形態での発光装置６５と同様に駆動しうる。
本実施の形態においても、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２個を組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。

（第３の実施の形態）
第３の実施の形態では、第１の実施の形態と発光チップＣの構成が異なっている。
図１０は、第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでも、発光チップＣ１を例に、発光チップＣを説明する。そこで、図１０において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
第３の実施の形態における発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態における発光チップＣ１（Ｃ）で用いた電源線抵抗Ｒｇｘおよび電源線７１を設けていない。他は、第１の実施の形態における発光チップＣ１（Ｃ）と同様である。よって、第１の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。
本実施の形態では、第１の実施の形態での発光チップＣで用いた電源線抵抗Ｒｇｘおよび電源線７１を設けていないので、発光チップＣの大きさを小さくしうる。

第１の実施の形態では、ゲート端子Ｇｔは電源線抵抗Ｒｇｘを介して「Ｌ」（−３．３Ｖ）の電位が供給される電源線７１に接続されていた。これにより、オン状態の転送サイリスタＴのゲート端子Ｇｔと、順バイアスの結合ダイオードＤｘで接続され、オン状態の転送サイリスタＴのゲート端子Ｇｔの影響を受けたゲート端子Ｇｔ（転送サイリスタＴ１がオン状態のとき、ゲート端子Ｇｔ２、Ｇｔ３）とを除いて、ゲート端子Ｇｔの電位は「Ｌ」（−３．３Ｖ）に設定されていた。

本実施の形態では、オン状態の転送サイリスタＴのゲート端子Ｇｔと、順バイアスの結合ダイオードＤｘで接続され、オン状態の転送サイリスタＴのゲート端子Ｇｔの影響を受けたゲート端子Ｇｔとを除くゲート端子Ｇｔの電位は、φＷ端子およびφＥ端子が「Ｌ」（−３．３Ｖ）に設定されると、ショットキー型書込ダイオードＳＤｗおよびショットキー型許可ダイオードＳＤｅが順バイアスになり、−２．８Ｖになる。ゲート端子Ｇｔの電位が−２．８Ｖである転送サイリスタＴのしきい電圧は−４．３Ｖであるので、第１転送信号φ１または第２転送信号φ２が「Ｌ」（−３．３Ｖ）になっても、ターンオンしない。
すなわち、本実施の形態の発光チップＣ１（Ｃ）は、第１の実施の形態での発光チップＣ１（Ｃ）と同様に駆動しうる。
よって、本実施の形態においても、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２つを組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。

（第４の実施の形態）
第４の実施の形態では、第１の実施の形態と発光チップＣの構成が異なっている。
図１１は、第４の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでも、発光チップＣ１を例に、発光チップＣを説明する。そこで、図１１において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。

第４の実施の形態における発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態の発光チップＣ１（Ｃ）におけるショットキー型書込ダイオードＳＤｗ１、ＳＤｗ２、ＳＤｗ３、…をそれぞれ第３の電気的手段の一例としての書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…に置き換え、ショットキー型許可ダイオードＳＤｅ１、ＳＤｅ２、ＳＤｅ３、…をそれぞれ第３の電気的手段の一例としての許可抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…に置き換えている。なお、書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…をそれぞれ区別しないときは書込抵抗Ｒｗと呼び、許可抵抗Ｒｅ１、Ｒｅ２、Ｒｅ３、…をそれぞれ区別しないときは許可抵抗Ｒｅと呼ぶ。
他の構成は、第１の実施の形態における発光チップＣ１（Ｃ）と同様である。よって、第１の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。
本実施の形態では、第１の実施の形態での発光チップＣ１（Ｃ）で用いたショットキー型書込ダイオードＳＤｗおよびショットキー型許可ダイオードＳＤｅを設けていないので、ショットキー電極（図７における１５１、１５２等）を形成する工程を省略しうる。

さて、本実施の形態では、接続抵抗Ｒａと書込抵抗Ｒｗと許可抵抗Ｒｅとで３入力ＡＮＤ回路ＡＮＤ３を構成する。
３入力ＡＮＤ回路ＡＮＤ３を、図１１において一点鎖線で囲んで示す接続抵抗Ｒａ１、書込抵抗Ｒｗ１、許可抵抗Ｒｅ１で説明する。

３入力ＡＮＤ回路ＡＮＤ３は、接続抵抗Ｒａ１の一方の端子Ｏに、書込抵抗Ｒｗ１の一方の端子（無符号）と許可抵抗Ｒｅ１の一方の端子（無符号）とが接続されている。そして、接続抵抗Ｒａ１の他方の端子Ｘが転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。書込抵抗Ｒｗ１の他方の端子Ｙが書込信号線７４に、許可抵抗Ｒｅ１の他方の端子Ｚが許可信号線７６に接続されている。
そして、端子Ｘ、端子Ｙ、端子Ｚが入力端子となり、端子Ｏが出力端子となっている。後述するように、端子Ｘ、端子Ｙ、端子Ｚのすべての電位（信号）が「Ｈ」（０Ｖ）になったとき、端子Ｏの電位（信号）が「Ｈ」（０Ｖ）になる。よって、３入力ＡＮＤ回路ＡＮＤ３は、３入力のＡＮＤとして働く。

表７は、接続抵抗Ｒａ１の他方の端子Ｘの電位（Ｇｔ（Ｘ）と表記する。）が「Ｈ」（０Ｖ）であるとき、φＷ端子（３入力ＡＮＤ回路ＡＮＤ３の端子Ｙ）の電位（φＷ（Ｙ）と表記する。）およびφＥ端子（３入力ＡＮＤ回路ＡＮＤ３のＺ端子）の電位（φＥ（Ｚ）と表記する。）と、端子Ｏの電位（Ｇｌ（Ｏ）と表記する。）との関係を説明する表である。
ここでは、接続抵抗Ｒａの抵抗値をＲａ、書込抵抗Ｒｗの抵抗値をＲｗ、許可抵抗Ｒｅの抵抗値をＲｅとし、Ｒａ＝２×Ｒｗ＝２×Ｒｅの場合を示している。
φＷ（Ｙ）およびφＥ（Ｚ）がともに、「Ｈ」（０Ｖ）であると、Ｇｌ（Ｏ）が「Ｈ」（０Ｖ）になる。しかし、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方が「Ｌ」（−３．３Ｖ）であると、−３．３Ｖが接続抵抗Ｒａ、書込抵抗Ｒｗ、許可抵抗Ｒｅによって分圧されることになり、Ｇｌ（Ｏ）が−１．９８Ｖになる。さらに、φＷ（Ｙ）およびφＥ（Ｚ）がともに「Ｌ」（−３．３Ｖ）であると、Ｇｌ（Ｏ）が−２．６４Ｖになる。
ここでは、第１の実施の形態で示した表２および表３に対応する表を示さないが、上記と同様に求めることができる。

表７において、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方が「Ｌ」（−３．３Ｖ）のときのＧｌ（Ｏ）は−１．９８Ｖであって、第１の実施の形態における表１に示した−２．８Ｖと異なっている。しかし、ゲート端子Ｇｌの電位が−１．９８Ｖの発光サイリスタＬのしきい電圧は−３．４８Ｖである。よって、点灯信号φＩが「Ｌ」（−３．３Ｖ）であっても、発光サイリスタＬはターンオンせず、点灯（発光）しない。
すなわち、本実施の形態の発光装置６５は、第１の実施の形態での発光装置６５と同様に駆動しうる。

なお、Ｒａ／ＲｗおよびＲａ／Ｒｅを大きくすると、φＷ（Ｙ）またはφＥ（Ｚ）のいずれか一方が「Ｌ」（−３．３Ｖ）のときのＧｌ（Ｏ）を低くできる。しかし、Ｒａが大きくなると、発光サイリスタＬのゲート端子Ｇｌの電荷の放電に時間がかかるようになる。一方、ＲｅおよびＲｗは、転送サイリスタＴのゲート端子Ｇｔの電流供給能力によって制限されるため、むやみに小さくできない。よって、Ｒａ／ＲｗおよびＲａ／Ｒｅは、１以上且つ５以下とするのが好ましい。
本実施の形態においても、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２個を組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。

（第５の実施の形態）
第５の実施の形態では、第１の実施の形態と発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成が異なっている。
図１２は第５の実施の形態における発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。なお、発光チップＣの構成は第１の実施の形態と同じである（図４（ａ）参照）。図１２では、発光チップＣ１〜Ｃ１０の部分を示している。
以下では、本実施の形態について、第１の実施の形態と異なる部分を中心に説明し、第１の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。

本実施の形態では、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ（発光チップＣ１〜Ｃ４０）に対して、点灯信号φＩｏとφＩｅとを送信する点灯信号供給手段の一例としての点灯信号発生部１４０を備えている。
そして、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…のφＩ端子にそれぞれ電流制限抵抗ＲＩを介して接続され、点灯信号φＩｏを送信するための点灯信号ライン２０４ｏが設けられている。点灯信号φＩｏは、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に共通（並列）に送信される。
同様に、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…のφＩ端子にそれぞれ電流制限抵抗ＲＩを介して接続され、点灯信号φＩｅを送信するための点灯信号ライン２０４ｅが設けられている。点灯信号φＩｅは、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に共通（並列）に送信される。
よって、本実施の形態では、回路基板６２に設けられる配線の数は１６本で、第１の実施の形態の１５本より１本多い。しかし、本実施の形態における配線の数の１６本は、本実施の形態を適用しない場合の４４本に比べると少ない。
本実施の形態では点灯信号ライン２０４ｅおよび２０４ｏを設けているので、第１の実施の形態の点灯信号ライン２０４に比べ、点灯信号ライン２０４ｅおよび２０４ｏのそれぞれに流れる電流を小さくしうる。

本実施の形態における各発光チップＣ（発光チップＣ１〜Ｃ４０）に送信される選択信号φＶａ〜φＶｊの組み合わせは、第１の実施の形態と同じである（図５参照）。
さらに、本実施の形態における発光チップＣの回路構成は、第１の実施の形態の発光チップＣの回路構成と同じである（図６、図７参照）。

図１３は、第５の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図１３では、発光装置６５の発光チップＣ（発光チップＣ１〜Ｃ４０）において、発光チップＣ１、Ｃ２、Ｃ３、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６を取り出して説明する。他の発光チップＣも同様である。そして、図１３では、各発光チップＣにおける発光サイリスタＬ１およびＬ２の点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。

図１３において、時刻ａから時刻ｖへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｖは、図８の時刻ａから時刻ｖと同じである。そして、図１３では、時刻ｍと時刻ｎとの間に時刻αを、時刻ｏと時刻ｐの間に時刻βを、時刻ｓと時刻ｔとの間に時刻γと時刻δ（時刻γは時間軸上で時刻δより前）を新たに設けている。
そして、本実施の形態においても、第１の実施の形態と同じく、各発光チップＣの発光サイリスタＬ１は、時刻ｃから時刻ｒの期間Ｔ（１）において点灯制御される。各発光チップＣの発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔ（２）において点灯制御される。各発光チップＣ１の発光サイリスタＬ３は、時刻ｖからの期間Ｔ（３）において点灯制御が行われる。以下、同様にして番号が４以上の発光サイリスタＬが順に点灯制御される。

以下では、本実施の形態について、第１の実施の形態と異なる部分を中心に説明する。
点灯信号φＩｅの信号波形は、第１の実施の形態における点灯信号φＩと同じである（図８参照）。一方、点灯信号φＩｏの信号波形は、点灯信号φＩｅの信号波形を、時間軸上で、期間Ｔの１／２の時間後ろにずらしている。
奇数番号の発光チップＣ１、Ｃ３、Ｃ１５、Ｃ２５の発光サイリスタＬ１を点灯（発光）させるためには、発光チップＣ１、Ｃ３、Ｃ１５、Ｃ２５のそれぞれを指定する選択信号φＶ（φＶａ〜φＶｊ）の「Ｈ」（０Ｖ）の期間を、点灯信号φＩｅが「Ｌ」（−３．３Ｖ）である時刻ｃから時刻ｐまでの期間に設定することになる。これは、第１の実施の形態と同じである。
一方、偶数番号の発光チップＣ２、Ｃ１６、Ｃ２６の発光サイリスタＬ１を点灯（発光）させるためには、発光チップＣ２、Ｃ１６、Ｃ２６のそれぞれを指定する選択信号φＶ（φＶａ〜φＶｊ）が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するタイミング（点灯開始時刻）を、点灯信号φＩｏが「Ｌ」（−３．３Ｖ）である時刻αから時刻ｐまでの期間に設定することになる。すなわち、点灯開始時刻は、時刻ｐから時刻δまでの期間に設定できない。もし、時刻ｐから時刻ｑまでの期間に、点灯開始時刻を設定すると、転送サイリスタＴ１およびＴ２がオン状態にあるため、発光サイリスタＬ１とＬ２とが点灯（発光）してしまう。また、時刻ｑから時刻δまでの期間（例えば時刻γ）に、点灯開始時刻を設定すると、転送サイリスタＴ２がオン状態にあるため、発光サイリスタＬ２が点灯してしまうからである。

期間Ｔ（１）において、奇数番号の発光チップＣ１、Ｃ３、Ｃ１５、Ｃ２５について具体的に説明する。図１３に示すように、発光チップＣ１の発光サイリスタＬ１は時刻ｄにおいてターンオンして点灯（発光）する。発光チップＣ１５の発光サイリスタＬ１は時刻ｉにおいてターンオンして点灯（発光）する。発光チップＣ２５の発光サイリスタＬ１は時刻ｎにおいてターンオンして点灯（発光）する。発光チップＣ３を指定する選択信号φＶｃおよびφＶｄは、期間Ｔ（１）の時刻ｃから時刻ｐまでの期間において、ともに「Ｈ」（０Ｖ）になる期間を有しないので、発光チップＣ３の発光サイリスタＬ１は非点灯のままである。
そして、発光チップＣ１、Ｃ１５、Ｃ２５のそれぞれの発光サイリスタＬ１の点灯期間は、時刻ｐにおいて、点灯信号φＩｏが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行することで終了する。
次に、期間Ｔ（１）において、偶数番号の発光チップＣ２、Ｃ１６、Ｃ２６について具体的に説明する。図１３に示すように、発光チップＣ２の発光サイリスタＬ１は時刻ｏにおいてターンオンして点灯（発光）する。発光チップＣ１６の発光サイリスタＬ１は時刻ｎにおいてターンオンして点灯（発光）する。発光チップＣ２６の発光サイリスタＬ１は時刻βにおいてターンオンして点灯（発光）する。
そして、発光チップＣ２、Ｃ１６、Ｃ２６の発光サイリスタＬ１の点灯期間は、時刻δで、点灯信号φＩｅが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行することで終了する。
期間Ｔ（２）以降においても同様である。

以上説明したように、本実施の形態においても、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２つを組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。
なお、本実施の形態では、点灯信号φＩｏは点灯信号φＩｅを、期間Ｔの１／２の時間、時間軸上で後ろにずらしているが、ずらす時間は、期間Ｔの１／２に限定されず、期間Ｔ以下の予め定められた時間とすればよい。

（第６の実施の形態）
第６の実施の形態では、第５の実施の形態と発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成が異なっている。
第５の実施の形態では、図１３において説明したように、偶数番号の発光チップＣ２、Ｃ１６、Ｃ２６の発光サイリスタＬ１の点灯開始時刻は、点灯信号φＩｏが「Ｌ」（−３．３Ｖ）である時刻αから時刻ｐまでの期間に設定することになり、時刻ｐから時刻δまでの期間には設定できなかった。すなわち、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に比べ、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に設定可能な点灯期間が長くなっていた。
本実施の形態では、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に送信する第１転送信号φ１ａ、第２転送信号φ２ａと、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に送信する第１転送信号φ１ｂ、第２転送信号φ２ｂとを分けることで、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とで、設定可能な点灯期間を同じとした。

図１４は第６の実施の形態における発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。なお、発光チップＣの構成は第１の実施の形態と同じである（図４（ａ）参照）。図１４では、発光チップＣ１〜Ｃ１０の部分を示している。
以下では、本実施の形態について、第５の実施の形態と異なる部分を中心に説明し、第５の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。

信号発生回路１１０は、各種の制御信号に基づき、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に対して、第１転送信号φ１ｅと第２転送信号φ２ｅとを送信する転送信号発生部１２０ａと、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に対して、第１転送信号φ１ｏと第２転送信号φ２ｏとを送信する転送信号発生部１２０ｂとを備えている。
なお、図１４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部１２０と呼ぶ。

回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…のφ１端子に、第１転送信号φ１ｅを送信するための第１転送信号ライン２０１ｅ、および奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…のφ２端子に、第２転送信号φ２ｅを送信するための第２転送信号ライン２０２ｅが設けられている。第１転送信号φ１ｅおよび第２転送信号φ２ｅは、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…のφ１端子に、第１転送信号φ１ｏを送信するための第１転送信号ライン２０１ｏ、および偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…のφ２端子に、第２転送信号φ２ｏを送信するための第２転送信号ライン２０２ｏが設けられている。第１転送信号φ１ｏおよび第２転送信号φ２ｏは、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に共通（並列）に送信される。

よって、本実施の形態では、回路基板６２に設けられる配線の数は１８本で、第１の実施の形態の１５本より３本多く、第５の実施の形態の１６本より２本多い。しかし、本実施の形態における配線の数の１８本は、本実施の形態を適用しない場合の４４本に比べると少ない。

本実施の形態における各発光チップＣ（発光チップＣ１〜Ｃ４０）に対して、送信される選択信号φＶａ〜φＶｊの組み合わせは、第１の実施の形態と同じである（図５参照）。
さらに、本実施の形態における発光チップＣの回路構成は、第１の実施の形態の発光チップＣの回路構成と同じである（図６、図７参照）。

図１５は、第６の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図１５では、発光装置６５の発光チップＣ（発光チップＣ１〜Ｃ４０）において、発光チップＣ１、Ｃ２、Ｃ３、Ｃ１５、Ｃ１６、Ｃ２５、Ｃ２６を取り出して説明する。他の発光チップＣも同様である。そして、図１５では、各発光チップＣにおける発光サイリスタＬ１およびＬ２の点灯または非点灯を制御する部分を中心としたタイミングチャートを示している。

図１５において、時刻ａから時刻ｖへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｖは、図８および図１３の時刻ａから時刻ｖと同じである。そして、図１５では、時刻ｍと時刻ｎとの間に時刻αを、時刻ｏと時刻ｐの間に時刻βを、時刻ｓと時刻ｔとの間に時刻γと時刻δ（時刻γは時間軸上で時刻δより前）を第５の実施の形態と同様に設けている（図１３参照）。

以下では、本実施の形態について、第５の実施の形態と異なる部分を中心に説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に送信される第１転送信号φ１ｅおよび第２転送信号φ２ｅの信号波形は、第５の実施の形態の第１転送信号φ１および第２転送信号φ２の信号波形と同じである。これに対し、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に送信される第１転送信号φ１ｏおよび第２転送信号φ２ｏの信号波形は、第１転送信号φ１ｅおよび第２転送信号φ２ｅの信号波形を、時間軸上で、期間Ｔの１／２の時間後ろにずらしている。
また、第５の実施の形態と同様に、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に送信される点灯信号φＩｅの信号波形は第１の実施の形態の点灯信号φＩと同じである（図８参照）が、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に送信される点灯信号φＩｏの信号波形は、点灯信号φＩｅの信号波形を、時間軸上で、期間Ｔの１／２の時間後ろにずらしている。
すなわち、本実施の形態では、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…に送信される第１転送信号φ１ｅ、第２転送信号φ２ｅ、点灯信号φＩｅと、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…に送信される第１転送信号φ１ｏ、第２転送信号φ２ｏ、点灯信号φＩｏとは、それぞれの信号の時間軸上での相互の関係（位相関係）を維持して、時間軸上でずれて設けられている。

このことにより、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…のそれぞれの発光サイリスタＬ１の点灯開始時刻は、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…のそれぞれの転送サイリスタＴ１がオン状態であって、且つ点灯信号φＩｅが「Ｌ」（−３．３Ｖ）である時刻ｃから時刻ｐまでの期間に設定でき、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…のそれぞれの発光サイリスタＬ１の点灯開始時刻は、偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…のそれぞれの転送サイリスタＴ１がオン状態であって、且つ点灯信号φＩｏが「Ｌ」（−３．３Ｖ）である時刻αから時刻δまでの期間に設定できる。
よって、第５の実施の形態における発光チップＣ２の発光サイリスタＬ１の点灯開始時刻である時刻ｏ（図１３参照）を、本実施の形態では、矢印で示すように時刻γに設定しうる。

以上説明したように、本実施の形態においても、本実施の形態では、選択信号φＶ（φＶａ〜φＶｊ）のいずれか２個を組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。
なお、本実施の形態では、点灯信号φＩｏは点灯信号φＩｅを、時間軸上で、期間Ｔの１／２の時間、後ろにずらしているが、ずらす時間は、期間Ｔの１／２に限定されず、期間Ｔ以下の予め定められた時間とすればよい。

（第７の実施の形態）
第７の実施の形態では、第１の実施の形態と発光チップＣおよび発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成が異なっている。
図１６は、第７の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１６（ａ）は発光チップＣの構成を示し、図１６（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。なお、図１６（ｂ）では、発光チップＣ１〜Ｃ１０の部分を示している。
以下では、本実施の形態について、第１の実施の形態と異なる部分を中心に説明し、第１の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。

はじめに、図１６（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ１端子、φＷ２端子、φＥ端子、φ１端子、φＩ１端子、φＩ２端子）を備えている。第１の実施の形態の発光チップＣのφＷ端子が、φＷ１端子およびφＷ２端子になっている。また、φＩ端子がφＩ１端子およびφＩ２端子になっている。これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ１端子、φＷ２端子の順に設けられ、基板８０の他端部からφＩ２端子、φＩ１端子、φ１端子、φＥ端子の順に設けられている。そして、発光素子列１０２は、φＷ２端子とφＥ端子との間に設けられている。

次に、図１６（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣ１〜Ｃ２０）が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを相互に接続する配線が設けられている。なお、第１の実施の形態では、発光チップＣ（発光チップＣ１〜Ｃ４０）は４０個であったが、本実施の形態では、発光チップＣ（発光チップＣ１〜Ｃ２０）は２０個とする。

本実施の形態では、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ（発光チップＣ１〜Ｃ２０）に対して、点灯信号φＩを送信する点灯信号供給手段の一例としての点灯信号発生部１４０を備えている。
そして、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＣ（発光チップＣ１〜Ｃ２０）のφＩ１端子とφＩ２端子にそれぞれ電流制限抵抗ＲＩを介して接続され、点灯信号φＩを送信するための点灯信号ライン２０４が設けられている。点灯信号φＩは、各発光チップＣ（発光チップＣ１〜Ｃ２０）のφＩ１端子およびφＩ２端子に共通（並列）に送信される。

第１の実施の形態では、選択信号φＶ（φＶａ〜φＶｊ）から２個を取った組み合わせによる２個の選択信号φＶが指定信号として各発光チップＣ（発光チップＣ１〜Ｃ２０）のφＷ端子、φＥ端子に対して送信されていた。本実施の形態では、選択信号φＶ（φＶａ〜φＶｊ）から３個を取った組み合わせによる３個の選択信号φＶが指定信号として各発光チップＣ（発光チップＣ１〜Ｃ２０）の制御端子の一例としてのφＷ１端子、φＷ２端子、φＥ端子に対して送信される。

図１７は、各発光チップＣ（発光チップＣ１〜Ｃ２０）に送信される選択信号φＶ（φＶａ〜φＶｊ）の組み合わせを説明する図である。各発光チップＣに対して、“Ｅ”と表記された選択信号φＶ（φＶａ〜φＶｊ）がφＥ端子に送信され、“Ｗ１”と表記された選択信号φＶ（φＶａ〜φＶｊ）がφＷ１端子に送信され、“Ｗ２”と表記された選択信号φＶ（φＶａ〜φＶｊ）がφＷ２端子に送信される。
例えば、発光チップＣ１のφＥ端子には選択信号φＶａが、φＷ１端子には選択信号φＶｃが、φＷ２端子には選択信号φＶｄが送信される。発光チップＣ２のφＥ端子には選択信号φＶａが、φＷ１端子には選択信号φＶｅが、φＷ２端子には選択信号φＶｆが送信される。他の発光チップＣ３〜Ｃ２０についても同様である。
図１６（ｂ）において、選択信号ライン２３０〜２３９は、図１７の選択信号φＶ（φＶａ〜φＶｊ）の組み合わせに基づいて、選択信号発生部１６０と、各発光チップＣ（発光チップＣ１〜Ｃ２０）のφＥ端子、φＷ１端子、φＷ２端子とを接続している。

ここで、送信される選択信号φＶ（φＶａ〜φＶｊ）の組み合わせについて説明する。送信される選択信号φＶ（φＶａ〜φＶｊ）の組み合わせは、各発光チップＣを区別して（個別に）選択（指定）できるように、互いに重複しないように選ばれる。
まず、偶数（２ｎ（ｎは整数））個の選択信号線φＶ（φＶ_１〜φＶ_２ｎ）がある場合を説明する。１番目の選択信号線φＶ_１をφＥ端子に接続し、２番目の選択信号線φＶ_２を非接続として、（ｎ−１）個をφＷ１端子に、残りの（ｎ−１）個をφＷ２端子に振り分けて接続すると、（ｎ−１）個の発光チップＣが指定できる。
次に、１番目の選択信号線φＶ_１を非接続とし、２番目の選択信号線φＶ_２をφＥに接続し、（ｎ−１）個をφＷ１端子に、残りの（ｎ−１）個をφＷ２端子に振り分けて接続すると、（ｎ−１）個の発光チップＣが指定できる。
さらに、１、２、４番目の選択信号線φＶ_１、φＶ_２、φＶ_４を非接続とし、３番目のφＶ_３をφＥ端子に接続し、（ｎ−２）個をφＷ１端子に、残りの（ｎ−２）個をφＷ２端子に振り分けて接続すると、（ｎ−２）個の発光チップＣが指定できる。
さらにまた、１、２、３番目の選択信号線φＶ_１、φＶ_２、φＶ_３を非接続とし、４番目のφＶ_４をφＥ端子に接続し、（ｎ−２）個をφＷ１端子に、残りの（ｎ−２）個をφＷ２端子に振り分けて接続すると、（ｎ−２）個の発光チップＣが指定できる。
以下同様にすると、（ｎ−１）から１までの等差数列の和が２組できる。よって、区別して指定できる発光チップＣの数Ｎは、

となる。
例えば、１０（ｎ＝５）個の選択信号線φＶ（φＶ_１〜φＶ_１０）では、２０個の発光チップＣを区別して指定しうる。
また、４０個の発光チップＣを区別して指定するには、１４（ｎ＝７）個の選択信号線φＶ（φＶ_１〜φＶ_１４）を用いればよい。

次に、奇数（２ｎ＋１）個の選択信号線φＶ（φＶ_１〜φＶ_２ｎ＋１）がある場合を説明する。１番目の選択信号線φＶ_１をφＥ端子に接続し、ｎ個をφＷ１端子に、残りのｎ個をφＷ２端子に振り分けて接続すると、ｎ個の発光チップＣを区別して指定できる。
これ以降は、１番目の選択信号線φＶ_１を非接続とするので、上述した偶数（２ｎ）個の場合と同じとなる。よって、区別して指定できる発光チップＣの数Ｎは、

となる。
例えば、１１（ｎ＝５）個の選択信号線φＶ（φＶ_１〜φＶ_１１）では、２５個の発光チップＣを区別して指定しうる。

以上説明したように、本実施の形態における発光チップＣはφＥ端子、φＷ１端子、φＷ２端子を備えていて、３個の選択信号線φＶの組み合わせにより指定される。なお、選択信号線φＶの数は、上述したように、発光チップＣの数に応じて設定すればよい。
なお、選択信号線φＶの数を、発光チップＣの選択に必要な数を超えて設けてもよい。この場合、発光チップＣに対応しない組み合わせが生じることになる。

本実施の形態では、発光チップＣの数を４０個とした場合、回路基板６２に設けられる配線の数は、図１６（ｂ）を参照することで分かるように、電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、点灯信号ライン２０４ａ、２０４ｂに加え、１４個の選択信号φＶに対応する１４本の選択信号ラインで、２０本となる。前述した本実施の形態を適用しない場合の４４本に比べると少ない。

図１８は、第７の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでは、発光チップＣ１を例に、発光チップＣを説明する。そこで、図１８において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ２０の構成は、発光チップＣ１と同じである。第１の実施の形態と同様のものについては、同じ符号を付して詳細な説明を省略する。
なお、入力端子（Ｖｇａ端子、φ２端子、φＷ１端子、φＷ２端子、φＥ端子、φ１端子、φＩ１端子、φＩ２端子）は、図１６（ａ）に示した位置とは異なっているが、説明の便宜上、図中左端に示した。

第１の実施の形態における発光チップＣ１（Ｃ）では、図６に示したように、１個の転送サイリスタＴに対して、１個の発光サイリスタＬが設けられていた。本実施の形態では、図１８に示すように、１個の転送サイリスタＴに対して、２個の発光サイリスタＬが設けられている。そして、本実施の形態では、発光チップＣ当たり、２個までの発光サイリスタＬを並行して点灯（発光）させうる。
すなわち、本実施の形態の発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態の発光チップＣ１（Ｃ）において、偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…、奇数番号の結合ダイオードＤｘ１、Ｄｘ３、Ｄｘ５、…、偶数番号の電源線抵抗Ｒｇｘ２、Ｒｇｘ４、Ｒｇｘ６、…を省略した構成になっている。

そして、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、Ｔ７、…のうち、番号を１から始めて１個置きの転送サイリスタＴ１、Ｔ５、…のカソード端子が第１転送信号線７２に接続され、番号を３から始めて１個置きの転送サイリスタＴ３、Ｔ７、…のカソード端子が第２転送信号線７３に接続されている。
また、本実施の形態における発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態における書込信号線７４が、書込信号線７４ａと７４ｂとに分けられている。そして、奇数番号のショットキー型書込ダイオードＳＤｗ１、ＳＤｗ３、ＳＤｗ５、…のカソード端子が書込信号線７４ａに接続され、偶数番号のショットキー型書込ダイオードＳＤｗ２、ＳＤｗ４、ＳＤｗ６、…のカソード端子が書込信号線７４ｂに接続されている。そして、書込信号線７４ａは、選択信号φＶ（発光チップＣ１ではφＶｃ）が送信されるφＷ１端子に接続されている。書込信号線７４ｂは、選択信号φＶ（発光チップＣ１ではφＶｄ）が送信されるφＷ２端子に接続されている。
さらに、本実施の形態における発光チップＣ１（Ｃ）では、図６に示した第１の実施の形態における点灯信号線７５が、点灯信号線７５ａと７５ｂとに分けられている。そして、奇数番号の発光サイリスタＬ１、Ｌ３、Ｌ５、…のカソード端子が点灯信号線７５ａに接続され、偶数番号の発光サイリスタＬ２、Ｌ４、Ｌ６、…のカソード端子が点灯信号線７５ｂに接続されている。そして、点灯信号線７５ａはφＩ１端子に接続され、点灯信号線７５ｂはφＩ２端子に接続されている。そして、本実施の形態では、図１６（ｂ）に示したように、点灯信号φＩがそれぞれ電流制限抵抗ＲＩを介してφＩ１端子とφＩ２端子とに共通に送信される。
なお、発光チップＣ１のφＥ端子には、選択信号φＶａが送信される。

そして、発光サイリスタＬ１のゲート端子Ｇｌ１に端子Ｏが接続された３入力ＡＮＤ回路ＡＮＤ１１、発光サイリスタＬ２のゲート端子Ｇｌ２に端子Ｏが接続された３入力ＡＮＤ回路ＡＮＤ１２の基本的な構成は、図６に示した第１の実施の形態の３入力ＡＮＤ回路１と同様である。すなわち、３入力ＡＮＤ回路ＡＮＤ１１、１２は端子Ｘ、端子Ｙ、端子Ｚを入力端子とし、端子Ｏを出力端子とする。

発光サイリスタＬ１のゲート端子Ｇｌ１に端子Ｏが接続された３入力ＡＮＤ回路ＡＮＤ１１の端子Ｘは、転送サイリスタＴ１のゲート端子Ｇｔ１に接続され、端子ＹはφＷ１端子に接続され、端子ＺはφＥ端子に接続されている。よって、３入力ＡＮＤ回路ＡＮＤ１１は、ゲート端子Ｇｔ１の電位、φＷ１端子の電位、φＥ端子の電位がすべて「Ｈ」（０Ｖ）になったとき、発光サイリスタＬ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）になる。
発光サイリスタＬ２のゲート端子Ｇｌ２に端子Ｏが接続された３入力ＡＮＤ回路ＡＮＤ１２の端子Ｘは、転送サイリスタＴ１のゲート端子Ｇｔ１に接続され、端子ＹはφＷ２端子に接続され、端子ＺはφＥ端子に接続されている。よって、３入力ＡＮＤ回路ＡＮＤ１２は、ゲート端子Ｇｔ１の電位、φＷ２端子の電位、φＥ端子の電位がすべて「Ｈ」（０Ｖ）になったとき、発光サイリスタＬ２のゲート端子Ｇｌ２が「Ｈ」（０Ｖ）になる。
そして、他の奇数番号の発光サイリスタＬ３、Ｌ５、Ｌ７、…は、発光サイリスタＬ１と同様であって、他の偶数番号の発光サイリスタＬ４、Ｌ６、Ｌ８、…は、発光サイリスタＬ２と同様である。

図１９は、第７の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図１９では、発光装置６５の発光チップＣ（発光チップＣ１〜Ｃ２０）において、発光チップＣ１、Ｃ２、Ｃ５、Ｃ１５、Ｃ１８を取り出して説明する。他の発光チップＣも同様である。そして、図１９では、各発光チップＣにおける発光サイリスタＬ１〜Ｌ４を点灯制御する部分を中心としたタイミングチャートを示している。
図１９において、時刻ａから時刻ｖへとアルファベット順に時刻が経過するとする。時刻ａから時刻ｖは、図８の時刻ａから時刻ｖと同じである。
本実施の形態では、、各発光チップＣの発光サイリスタＬ１およびＬ２は、時刻ｃから時刻ｒの期間Ｔ（１）において点灯制御される。各発光チップＣの発光サイリスタＬ３およびＬ４は、時刻ｒから時刻ｖの期間Ｔ（２）において点灯制御される。各発光チップＣ１の発光サイリスタＬ５およびＬ６は、時刻ｖからの期間Ｔ（３）において点灯制御が行われる。以下、同様にして番号が７以上の発光サイリスタＬが順に点灯制御される。

以下では、本実施の形態について、第１の実施の形態と異なる部分を中心に説明する。
第１転送信号φ１、第２転送信号φ２、点灯信号φＩの信号波形は、第１の実施の形態と同じである。
選択信号φＶの信号波形は、画像データによって変化し、指定された発光チップＣの発光サイリスタＬを点灯または非点灯に制御する。
では、図１６、図１７、図１８を参照しつつ、図１９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。

前述したように、３入力ＡＮＤ回路ＡＮＤ１１およびＡＮＤ１２は、端子Ｘに接続される転送サイリスタＴのゲート端子Ｇｔと、φＷ１またはφＷ２に接続される端子Ｙと、φＥ端子に接続されるＺ端子とがすべて「Ｈ」（０Ｖ）になったときに、ＡＮＤ条件が成立して、端子Ｏに接続された発光サイリスタＬのゲート端子Ｇｌの電位が「Ｈ」（０Ｖ）になる。これにより、発光サイリスタＬは、しきい電圧が−１．５Ｖになり、点灯信号φＩが「Ｌ」（−３．３Ｖ）であると、ターンオンして点灯（発光）する。
すなわち、発光サイリスタＬが点灯（発光）するには、φＥ端子の電位が「Ｈ」（０Ｖ）であることを要する。

時刻ｃにおいて、φＩが「Ｌ」（−３．３Ｖ）になっている。これにより、点灯信号線７５ａおよび７５ｂの電位は「Ｌ」（−３．３Ｖ）になっている。
時刻ｄにおいて、選択信号φＶａ、φＶｅ、φＶｆが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。時刻ｄでは、発光装置６５の各発光チップＣ（発光チップＣ１〜Ｃ２０）の転送サイリスタＴ１がオン状態にある。
図１７に示したように、選択信号φＶａは発光チップＣ１、Ｃ２、Ｃ３、Ｃ４のφＥ端子に送信される。よって、発光サイリスタＬが点灯するのは、発光チップＣ１、Ｃ２、Ｃ３、Ｃ４に限られる。
一方、選択信号φＶｅは、発光チップＣ１、Ｃ２、Ｃ３、Ｃ４のうち、発光チップＣ２のφＷ１端子に送信されている。よって、発光チップＣ２において、ゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）になり、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。すでに、発光サイリスタＬ１のカソード端子が接続された点灯信号線７５ａは「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１がターンオンして、点灯（発光）する。
発光サイリスタＬ１がターンオンして、カソード端子の電位が−１．５Ｖになると、点灯信号線７５ａの電位も−１．５Ｖになる。
このとき、図１６（ｂ）に示したように、発光チップＣ（発光チップＣ１〜Ｃ２０）のφＩ１端子およびφＩ２端子は、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４に接続されている。よって、点灯信号線７５ａの電位が−１．５Ｖになっても、点灯信号ライン２０４は、「Ｌ」（−３．３Ｖ）を維持し、点灯信号線７５ｂも「Ｌ」（−３．３Ｖ）を維持する。点灯信号線７５ａと７５ｂとの関係が逆になっても同じである。

さて、選択信号φＶｆは、発光チップＣ１、Ｃ２、Ｃ３、Ｃ４において、発光チップＣ２のφＷ２端子に送信されている。よって、発光チップＣ２において、ゲート端子Ｇｌ２が「Ｈ」（０Ｖ）になる。そして、発光チップＣ２のゲート端子Ｇｌ２が「Ｈ」（０Ｖ）となった発光サイリスタＬ２のしきい電圧が−１．５Ｖになる。すでに、点灯信号線７５ｂは「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ２がターンオンして、点灯（発光）する。発光サイリスタＬ２がターンオンして、カソード端子の電位が−１．５Ｖになると、点灯信号線７５ｂの電位も−１．５Ｖになる。
すなわち、発光チップＣ２では、発光サイリスタＬ１およびＬ２が並行して点灯（発光）する。

本実施の形態では、奇数番号の発光サイリスタＬと偶数番号の発光サイリスタＬとを組にして、並行して点灯（発光）させうるように、奇数番号の発光サイリスタＬに点灯信号φＩを送信する点灯信号線７５ａと偶数番号の発光サイリスタＬに点灯信号φＩを送信する点灯信号線７５ｂとを分けて設けている。さらに、点灯信号線７５ａが接続されるφＩ１端子および点灯信号線７５ｂが接続されるφＩ２端子と、点灯信号ライン２０４との間にそれぞれ電流制限抵抗ＲＩを設け、奇数番号の発光サイリスタＬまたは偶数番号の発光サイリスタＬが点灯（発光）して、点灯信号線７５ａまたは７５ｂの一方の電位が−１．５Ｖになっても、点灯信号線７５ａまたは７５ｂの他方の電位が「Ｌ」（−３．３Ｖ）を維持するようにしている。このようにして、点灯信号ライン２０４を１本にしている。

以上説明したように、本実施の形態では、１個の発光チップＣにおいて、２つの発光サイリスタＬ、すなわち奇数番号の発光サイリスタＬとそれに続く偶数番号の発光サイリスタＬとを並行して点灯させうる。
このため、図１８に示したように、１個の転送サイリスタＴのゲート端子Ｇｔに、２個の発光サイリスタＬ、すなわち奇数番号の発光サイリスタＬとそれに続く偶数番号の発光サイリスタＬのゲート端子Ｇｌがそれぞれ接続抵抗Ｒａを介して接続されている。

なお、奇数番号の発光サイリスタＬとそれに続く偶数番号の発光サイリスタＬとのいずれか一方のみを点灯（発光）させることもできる。例えば、図１９の時刻ｆでは、選択信号φＶａおよびφＶｃが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行している。
前述したように、選択信号φＶａは発光チップＣ１、Ｃ２、Ｃ３、Ｃ４のφＥ端子に送信される。この場合も、発光サイリスタＬが点灯するのは、発光チップＣ１、Ｃ２、Ｃ３、Ｃ４に限られる。そして、選択信号φＶｃは、発光チップＣ１のφＷ１端子に送信される。よって、発光チップＣ１のゲート端子Ｇｌ１の電位が「Ｈ」（０Ｖ）となって、発光サイリスタＬ１がターンオンして点灯（発光）する。しかし、発光チップＣ１のφＷ２端子に送信されるφＶｄは「Ｌ」（−３．３Ｖ）に維持されている。よって、発光サイリスタＬ２のゲート端子Ｇｌ２は「Ｈ」（０Ｖ）とならず、発光サイリスタＬ２は点灯（発光）しない。よって、図１９に示すように、時刻ｆにおいて、発光チップＣ１の発光サイリスタＬ１はターンオンして点灯（発光）するが、発光サイリスタＬ２は非点灯を維持することができる。
すなわち、本実施の形態では、発光チップＣは選択信号φＶ（φＶａ〜φＶｊ）の３個の組み合わせで指定される。なお、点灯させる発光サイリスタＬはφＥ端子およびφＷ１端子またはφＥ端子およびφＷ２端子に送信される選択信号φＶがともに「Ｈ」（０Ｖ）になることで設定される。

本実施の形態においても、選択信号φＶ（φＶａ〜φＶｊ）のいずれか３個を組み合わせて発光チップＣ（発光チップＣ１〜Ｃ４０）を指定して、回路基板６２に設ける配線の数を抑制している。

（第８の実施の形態）
第８の実施の形態では、発光チップＣを群および組に分けて、点灯制御している。
図２０は、第８の実施の形態における発光装置６５の上面図である。
図２０に示すように、本実施の形態における発光装置６５では、発光部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
そして、発光装置６５は、前述したように、発光部６３を駆動する信号発生回路１１０を搭載している。
なお、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は同一であってよい。よって、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは、発光チップＣと呼ぶ。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。

図２１は、第８の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図２１（ａ）は発光チップＣの構成を示し、図２１（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣを２つの発光チップ群（＃ａおよび＃ｂ）に分割している。

はじめに、図２１（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、矩形の基板８０（後述する図２４参照）上において、長辺側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光素子列１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。これらの入力端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光素子列１０２は、Ｖｇａ端子とφ２端子との間に設けられている。

次に、図２１（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０とを相互に接続する配線が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、選択信号の一例としての許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、選択信号の一例としての許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に選択信号の一例としての書込信号φＷ１〜φＷ２０を送信する書込信号発生部１５０を備えている。ここでは、発光チップ組を組と略すことがある。

例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、書込信号φＷ２０を送信する。
よって、発光チップＣａ１は、許可信号φＥａと書込信号φＷ１とを指定信号とする。同様に、発光チップＣｂ１は、許可信号φＥｂと書込信号φＷ１とを指定信号とする。他の発光チップＣａ２〜Ｃａ２０、Ｃｂ２〜Ｃｂ２０も同様である。

なお、上述したように、図２１（ｂ）では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部１２０と呼ぶ。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部１３０と呼ぶ。
さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部１４０と呼ぶ。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と呼ぶ。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ２０これらをまとめて書込信号φＷと呼ぶ。

次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０が互いに向かい合い、発光素子が主走査方向に予め定められた間隔で並ぶように、千鳥状に配列されている。

信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線について説明する。
回路基板６２には、発光チップＣの裏面に設けられたＶｓｕｂ端子（後述の図２３および図２４参照）に接続され、基準電位Ｖｓｕｂを与える電源ライン２００ａが設けられている。そして、発光チップＣに設けられたＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａを与える電源ライン２００ｂが設けられている。

また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＩ端子に、点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。点灯信号φＩａは、発光チップＣａ１〜Ｃａ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の点灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＩ端子に、点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。点灯信号φＩｂは、発光チップＣｂ１〜Ｃｂ２０のそれぞれに対して設けられた電流制限抵抗ＲＩを介して、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。

さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に書込信号φＷ１〜φＷ２０を送信する書込信号ライン２０５〜２２４が設けられている。

例えば、書込信号ライン２０５は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０６は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２２４は、発光チップ群＃ａの発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して書込信号φＷ２０を送信する。

以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、転送信号φ１ａ、φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、転送信号φ１ｂ、φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。

図２２は、第８の実施の形態における発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図２２では、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）を２×１０のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する信号（転送信号φ１ａ、φ２ａ、φ１ｂ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、書込信号φＷ１〜φＷ２０）のラインのみを示している。
上述したように、転送信号φ１ａ、φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、転送信号φ１ｂ、φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。

ここで、配線の数について説明する。
本実施の形態を適用しないで、発光装置６５の発光チップＣを発光チップ群および発光チップ組に分けない場合には、点灯信号φＩは、発光チップＣ毎に送信されるため、発光チップＣの数を４０個とすると、点灯信号ライン２０４（図２２の点灯信号ライン２０４ａおよび２０４ｂに相当）は４０本必要になる。これに加え、第１転送信号ライン２０１（図２１（ｂ）の第１転送信号ライン２０１ａおよび２０１ｂに相当）、第２転送信号ライン２０２（図２１（ｂ）の第２転送信号ライン２０２ａおよび２０２ｂに相当）、電源ライン２００ａ、２００ｂが必要となる。よって、発光装置６５に設ける配線の数は４４本となる。
また、点灯信号ライン２０４は、発光サイリスタＬに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ライン２０４には、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置６５の回路基板６２上に幅の広い配線を多数設けることになり、回路基板６２の面積が大きくなってしまう。

本実施の形態では、図２１および２２に示すように、発光チップ群の数を２としているので、点灯信号ライン２０４ａ、２０４ｂの２本となる。さらに、第１転送信号ライン２０１ａおよび２０１ｂ、第２転送信号ライン２０２ａおよび２０２ｂ、電源ライン２００ａ、２００ｂに加え、許可信号ライン２０３ａ、２０３ｂ、書込信号ライン２０５〜２２４が必要になる。よって、本実施の形態では、発光装置６５に設ける配線の数は３０本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は約２／３になる。
さらに、本実施の形態では、電流を送信する幅の広い配線は点灯信号ライン２０４ａ、２０４ｂの２本に削減される。後述するように、書込サイリスタＭはオン状態になって発光サイリスタＬのしきい電圧を変化させるためのものであるため、書込信号ライン２０５〜２２４は大きな電流を流さない。よって、書込信号ライン２０５〜２２４に幅の広い配線を要しない。このことから、本実施の形態では、回路基板６２上に幅の広い配線を多数設けることを要せず、回路基板６２の面積を抑制できる。

図２３は、第８の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。なお、図２３では、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、後述する図２４で説明するように、発光チップＣ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図２３において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。
なお、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）は、図２１（ａ）と異なるが、説明の便宜上、図中左端に示した。

発光チップＣａ１（Ｃ）は、前述したように基板８０（後述する図２４参照）上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光素子列１０２（図２１（ａ）参照））を備えている。
さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列および同様に列状に配列された書込サイリスタＭ１、Ｍ２、Ｍ３、…からなる書込サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと呼ぶ。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、書込サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは書込サイリスタＭと呼ぶ。

なお、上記の書込サイリスタＭは前述の発光サイリスタＬ、転送サイリスタＴと同様に、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
ここでは、書込サイリスタＭのアノード端子を第３のアノード端子、カソード端子を第３のカソード端子、ゲート端子を第３のゲート端子と呼ぶことがある。

また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に第１の電気的手段の一例としての結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と書込サイリスタＭ１、Ｍ２、Ｍ３、…との間に第４の電気的手段の一例としての接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を備えている。さらに、書込サイリスタＭ１、Ｍ２、Ｍ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に第５の電気的手段の一例としての接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を備えている。
さらに、発光チップＣａ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚと呼ぶ。

ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、書込サイリスタＭのそれぞれの数も１２８個である。同様に、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴおよび書込サイリスタＭのそれぞれの数は、発光サイリスタＬの数より多くてもよい。

そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止する、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。さらにまた、第６の電気的手段の一例としての書込抵抗ＲＷおよび第６の電気的手段の一例としての許可抵抗ＲＥを備えている。

なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＭ１、Ｍ２、Ｍ３、…は、図２３中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図２３中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。

では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴのアノード端子、書込サイリスタＭのアノード端子、発光サイリスタＬのアノード端子は、発光チップＣａ１（Ｃ）の基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図２４参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図２１（ｂ）参照）に接続されている。この電源ライン２００ａに、基準電位Ｖｓｕｂが供給される。

転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、第１転送信号φ１ａの入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図２１（ｂ）参照）が接続され、第１転送信号φ１ａが送信される。

一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して第２転送信号φ２ａの入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図２１（ｂ）参照）が接続され、第２転送信号φ２ａが送信される。
なお、発光チップＣ１ｂの場合には、φ１端子には、第１転送信号ライン２０１ｂ（図２１（ｂ）参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図２１（ｂ）参照）が接続され、第２転送信号φ２ｂが送信される。そこで、以下の説明では、第１転送信号φ１ａ（φ１）および第２転送信号φ２ａ（φ２）と表記する。

書込サイリスタＭのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込抵抗ＲＷを介して、書込信号φＷ１（φＷ）の入力端子である書込信号端子の一例としてのφＷ端子に接続されている。このφＷ端子には、書込信号ライン２０５（図２１（ｂ）参照）が接続され、書込信号φＷ１（φＷ）が送信される。
また、書込信号線７４は、書込サイリスタＭ１と書込抵抗ＲＷとの間において、許可信号線７６と接続されている。許可信号線７６は、許可抵抗ＲＥを介して、許可信号φＥａ（φＥ）の入力端子である許可信号端子の一例としてのφＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３ａ（図２１（ｂ）参照）が接続され、許可信号φＥａ（φＥ）が送信される。
書込信号端子の一例としてのφＷ端子と許可信号端子の一例としてのφＥ端子とは、制御端子の一例でもある。

発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩａ（φＩ）の入力端子であるφＩ端子に接続されている。このφＩ端子には、点灯信号ライン２０４ａ（図２１（ｂ）参照）が接続され、点灯信号φＩａ（φＩ）が送信される。
なお、点灯信号発生部１４０（１４０ａおよび１４０ｂ）とφＩ端子との間には、図２１（ｂ）で示したように、電流制限抵抗ＲＩが設けられているが、図２３では記載を省略している。

転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を介して接続されている。すなわち、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のアノード端子は、転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のカソード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。

一方、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を介して接続されている。すなわち、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のアノード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続され、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のカソード端子は、発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に接続されている。

ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌと呼ぶ。
接続ダイオードＤｙは、転送サイリスタＴのゲート端子Ｇｔから、書込サイリスタＭのゲート端子Ｇｍに電流が流れる方向で接続されている。同様に、接続ダイオードＤｚは、書込サイリスタＭのゲート端子Ｇｍから、発光サイリスタＬのゲート端子Ｇｌに電流が流れる方向で接続されている。

転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２００ｂ（図２１（ｂ）参照）に接続されて、電源電位Ｖｇａが供給される。
書込サイリスタＭのゲート端子Ｇｍは、書込サイリスタＭのそれぞれに対応して設けられた電源線抵抗Ｒｇｙを介して電源線７１に接続されている。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた電源線抵抗Ｒｇｚを介して電源線７１に接続されている。

そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。

図２４は、第８の実施の形態における発光チップＣａ１（Ｃ）の平面レイアウト図および断面図である。図２４（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、書込サイリスタＭ１〜Ｍ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図２４（ｂ）は、図２４（ａ）に示したＸＸＩＶＢ−ＸＸＩＶＢ線での断面図である。よって、図２４（ｂ）の断面図には、図中下より発光サイリスタＬ１、接続ダイオードＤｚ１、電源線抵抗Ｒｇｚ１、電源線抵抗Ｒｇｘ１、接続ダイオードＤｙ１、転送サイリスタＴ１、結合ダイオードＤｘ１の断面が示されている。なお、図２４（ａ）および（ｂ）の図中には、主要な素子や端子を名前により表記している。
なお、図２４（ａ）では、各素子間を接続する配線を、電源線７１を除いて、実線で示している。また、図２４（ｂ）では、各素子間を接続する配線の記載を省略している。

発光チップＣａ１（Ｃ）は、図２４（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３およびｎ型の第４半導体層８４が順に積層されたのち、周囲のｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド１４１〜第９アイランド１４９）を備えている。

図２４（ａ）に示すように、第１アイランド１４１には、発光サイリスタＬ１が設けられている。第２アイランド１４２には、書込サイリスタＭ１および接続ダイオードＤｚ１が設けられている。
第３アイランド１４３は、図２４（ａ）に示すように、図中において左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線７１が設けられ、枝部に電源線抵抗Ｒｇｘ、Ｒｇｙ、Ｒｇｚが設けられている。
第４アイランド１４４には、転送サイリスタＴ１、結合ダイオードＤｘ１、接続ダイオードＤｙ１が設けられている。第５アイランド１４５には、スタートダイオードＤｘ０が設けられている。第６アイランド１４６には電流制限抵抗Ｒ１、第７アイランド１４７には電流制限抵抗Ｒ２、第８アイランド１４８には許可抵抗ＲＥ、第９アイランド１４９には書込抵抗ＲＷが設けられている。
そして、発光チップＣａ１（Ｃ）には、第１アイランド１４１、第２アイランド１４２、第４アイランド１４４と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、書込サイリスタＭ２、Ｍ３、Ｍ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１、第２アイランド１４２、第４アイランド１４４と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

さらに、図２４（ａ）および図２４（ｂ）により、第１アイランド１４１〜第９アイランド１４９について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極１２１の部分を除くｎ型の第４半導体層８４の領域１１１表面から光を放出する。

第２アイランド１４２に設けられた書込サイリスタＭ１は、基板８０をアノード端子、ｎ型の第４半導体層８４に形成されたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上のｐ型オーミック電極（符号なし）をゲート端子Ｇｍ１とする。
同じく第２アイランド１４２に設けられた接続ダイオードＤｚ１は、ｎ型の第４半導体層８４の領域１１２上に設けられたｎ型オーミック電極１２２をカソード端子、ｐ型の第３半導体層８３をアノード端子として形成されている。アノード端子であるｐ型の第３半導体層８３は、書込サイリスタＭ１のゲート端子Ｇｍ１に繋がっている。

第３アイランド１４３に設けられた電源線抵抗Ｒｇｘ、Ｒｇｙ、Ｒｇｚは、ｐ型の第３半導体層８３上に形成された２つのｐ型オーミック電極間に形成されている。そして、２つのｐ型オーミック電極間のｐ型の第３半導体層８３を抵抗として用いている。例えば、電源線抵抗Ｒｇｚ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３２と１３３との間に形成されている。電源線抵抗Ｒｇｙ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極１３３と１３４との間に形成されている。

第４アイランド１４４に設けられた転送サイリスタＴ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１４上に形成されたｎ型オーミック電極１２４をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をゲート端子Ｇｔ１とする。
同じく第４アイランド１４４に設けられた接続ダイオードＤｙ１は、ｎ型の第４半導体層８４の領域１１３上に設けられたｎ型オーミック電極１２３をカソード端子、ｐ型の第３半導体層８３をアノード端子として形成されている。アノード端子であるｐ型の第３半導体層８３は、転送サイリスタＴ１のゲート端子Ｇｔ１に繋がっている。
さらに、同じく第４アイランド１４４に設けられた結合ダイオードＤｘ１は、ｎ型の第４半導体層８４の領域１１５上に設けられたｎ型オーミック電極１２５をカソード端子、ｐ型の第３半導体層８３をアノード端子として形成されている。アノード端子であるｐ型の第３半導体層８３は、転送サイリスタＴ１のゲート端子Ｇｔ１に繋がっている。

第５アイランド１４５に設けられたスタートダイオードＤｘ０は、ｎ型の第４半導体層８４上に設けられたｎ型オーミック電極（符号なし）をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）をアノード端子として形成されている。
第６アイランド１４６に設けられた電流制限抵抗Ｒ１、第７アイランド１４７に設けられた電流制限抵抗Ｒ２、第８アイランド１４８に設けられた許可抵抗ＲＥ、第９アイランド１４９に設けられた書込抵抗ＲＷは、電源線抵抗Ｒｇｘ１、Ｒｇｙ１、Ｒｇｚ１と同様に、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗としている。

図２４（ａ）において、各素子間の接続関係を説明する。
第１アイランド１４１の発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極１３１は、第２アイランド１４２の接続ダイオードＤｚ１のカソード端子であるｎ型オーミック電極１２２に接続されている。発光サイリスタＬ１のカソード端子であるｎ型オーミック電極１２１は点灯信号線７５に接続されている。点灯信号線７５はφＩ端子に接続されている。説明を省略するが、発光サイリスタＬ２、Ｌ３、Ｌ４、…についても同様である。

第２アイランド１４２の書込サイリスタＭ１のカソード端子であるｎ型オーミック電極（符号なし）は、書込信号線７４に接続されている。そして、書込信号線７４は第９アイランド１４９に設けられた書込抵抗ＲＷを介してφＷ端子に接続されている。
書込信号線７４は、書込抵抗ＲＷと書込サイリスタＭ１との間において、許可信号線７６に接続されている。許可信号線７６は、第８アイランド１４８に設けられた許可抵抗ＲＥを介してφＥ端子に接続されている。
第２アイランド１４２の接続ダイオードＤｚ１のカソード端子であるｎ型オーミック電極１２２は第３アイランド１４３に設けられた電源線抵抗Ｒｇｚ１のｐ型オーミック電極１３２に接続されている。
第２アイランド１４２の書込サイリスタＭ１のゲート端子Ｇｍ１であるｐ型オーミック電極（符号なし）は、第３アイランド１４３に設けられた電源線抵抗Ｒｇｙ１のｐ型オーミック電極１３４に接続されている。

第３アイランド１４３に設けられた電源線抵抗Ｒｇｙ１のｐ型オーミック電極１３４は、第４アイランド１４４に設けられた接続ダイオードＤｙ１のカソード端子であるｎ型オーミック電極１２３に接続されている。
そして、第３アイランド１４３に設けられた電源線抵抗Ｒｇｘ１のｐ型オーミック電極（符号なし）は、第４アイランド１４４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極（符号なし）に接続されている。

第４アイランド１４４に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極１２４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第６アイランド１４６に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
そして、第４アイランド１４４に設けられた結合ダイオードＤｘ１のカソード端子であるｎ型オーミック電極１２５は、隣接して設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続されている。
一方、第４アイランド１４４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極（符号なし）は、第５アイランド１４５に設けられたスタートダイオードＤｘ０のカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）に接続されている。

第５アイランド１４５に設けられたスタートダイオードＤｘ０のアノード端子であるｐ型の第３半導体層８３上に形成されたｐ型オーミック電極（符号なし）は、偶数番号の転送サイリスタＴのカソード端子であるｎ型の第４半導体層８４上に形成されたｎ型オーミック電極（符号なし）と接続されるとともに、第７アイランド１４７に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＭ、結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚについても同様である。
このようにして、図２３に示した発光チップＣａ１（Ｃ）の回路構成が形成される。

次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図２０、２１、２２参照）。
図２１（ｂ）に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ２０と発光チップＣｂ１〜Ｃｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａが共通に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並列に駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂが共通に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並列に駆動される。

一方、書込信号φＷ１〜φＷ２０（φＷ）は、発光チップ群＃ａの一つの発光チップＣと発光チップ群＃ｂの一つの発光チップＣとが構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、２０個の書込信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
なお、後述するように書込信号φＷ１〜φＷ２０のタイミングを互にずらして送信してもよい。

発光チップ群＃ａの発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれば足りる。なお、同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＣａ１とＣｂ１とが属する発光チップ組＃１を説明すれば足りる。

図２５は、第８の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図２５では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）、発光チップ組＃３（発光チップＣａ３およびＣｂ３）の動作を説明するタイミングチャートを示している。そして、図２５では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、以下では、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と呼ぶ。

そして、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯とした。発光チップ組＃３（発光チップＣａ３およびＣｂ３）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、書込信号φＷ３の送信タイミングを、書込信号φＷ１の送信タイミングに対してずらしている。
以下では、上述したように、発光チップＣａ１およびＣｂ１の動作を中心に説明する。

図２５において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ２は、時刻ｐから時刻ｕの期間Ｔａ（２）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ４は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｉから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。

本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。

期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。

第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１ａは、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｎで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｐで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図２３に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを設定する。

許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを点灯可能な状態に設定する。

点灯信号φＩａは、時刻ｃで、「Ｈ」から「Ｌ」に移行し、時刻ｏにおいて、「Ｌ」から「Ｈ」に移行する。そして、時刻ｐにおいて「Ｈ」を維持する。
点灯信号φＩａは、後述するように発光サイリスタＬに点灯（発光）のための電流を供給する信号である。

書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」になる期間が２つある。
そして、書込信号φＷ１と許可信号φＥａとの関係を見ると、書込信号φＷ１は許可信号φＥａが「Ｌ」である時刻ｄから時刻ｈまでの期間に含まれる時刻ｅから時刻ｆまでの期間おいて「Ｌ」になっている。
一方、書込信号φＷ１と、許可信号φＥａに対して位相が１８０°ずれて送信される許可信号φＥｂとの関係を見ると、書込信号φＷ１は期間Ｔｂ（１）における許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる時刻ｋから時刻ｌまでの期間おいて「Ｌ」になっている。
すなわち、期間Ｔａ（１）において、書込信号φＷ１が最初に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、書込信号φＷ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。
このため、許可信号φＥａが「Ｌ」である期間（時刻ｄから時刻ｈ）は、書込信号φＷ１の発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｏ）は、書込信号φＷ１の発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。
上述したように、発光サイリスタＬは、許可信号φＥと書込信号φＷとがともに「Ｌ」にあるとき、点灯状態に移行する。許可信号φＥおよび書込信号φＷの「Ｈ」を“０”、「Ｌ」を“１”とすると、発光サイリスタＬは、許可信号φＥと書込信号φＷとの論理積（ＡＮＤ）が“１”のとき、点灯状態に移行する。よって、許可信号φＥおよび書込信号φＷの波形は、図２５では許可信号φＥが書込信号φＷより先に「Ｈ」から「Ｌ」に移行するが、書込信号φＷが許可信号φＥより先に「Ｈ」から「Ｌ」に移行してもよい。

書込サイリスタＭの基本的な動作は、前述したサイリスタ（転送サイリスタＴ、発光サイリスタＬ）と同様である。
そして、３入力ＡＮＤ回路ＡＮＤ４は、書込サイリスタＭと接続ダイオードＤｙと書込抵抗ＲＷと許可抵抗ＲＥとで構成されている。
ここで、３入力ＡＮＤ回路ＡＮＤ４を、図２３において一点鎖線で囲んで示す書込サイリスタＭ１、接続ダイオードＤｙ１、書込抵抗ＲＷ、許可抵抗ＲＥで説明する。

３入力ＡＮＤ回路ＡＮＤ４は、接続ダイオードＤｙ１のカソード端子である端子Ｏは、書込サイリスタＭ１のゲート端子、および接続ダイオードＤｚ１を介して発光サイリスタＬ１のゲート端子Ｇｌ１に接続されている。そして、接続ダイオードＤｙ１のアノード端子である端子Ｘが転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。書込サイリスタＭ１のカソード端子が書込抵抗ＲＷを介して端子Ｙ（φＷ端子）に接続されている。同様に、書込サイリスタＭ１のカソード端子が許可抵抗ＲＷを介して端子Ｚ（φＥ端子）に接続されている。
そして、端子Ｘ、端子Ｙ、端子Ｚが入力端子となり、端子Ｏが出力端子となっている。後述するように、端子Ｘの電位（信号）が「Ｈ」（０Ｖ）、端子Ｙおよび端子Ｚの電位（信号）がともに「Ｌ」（−３．３Ｖ）になったとき、端子Ｏの電位（信号）が「Ｈ」（０Ｖ）になる。よって、３入力ＡＮＤ回路ＡＮＤ４は、３入力のＡＮＤとして働く。

では、図２１および図２３を参照しつつ、図２５に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図２５に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図２１（ｂ）参照）。よって、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図２３参照）。

そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図２１（ｂ）参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図２３参照）。

さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図２１（ｂ）参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になる（図２３参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｈ」に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｈ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｈ」になる（図２１（ｂ）参照）。これにより、発光チップＣのφＩ端子が「Ｈ」になる。φＩ端子に接続されている点灯信号線７５も「Ｈ」になる（図２３参照）。

信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、書込信号ライン２０５〜２２４が「Ｈ」になる（図２１（ｂ）参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる（図２３参照）。
発光チップＣのφＷ端子は、書込抵抗ＲＷを介して、書込信号線７４に接続されている。発光チップＣのφＥ端子は、許可抵抗ＲＥを介して、許可信号線７６に接続され、書込信号線７４に接続されている。上述したように、発光チップＣのφＷ端子およびφＥ端子はともに「Ｈ」に設定されているので、書込信号線７４も「Ｈ」になる（図２３参照）。

次に、図２３を参照しつつ、図２５に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
なお、図２５および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。

＜発光チップＣａ１＞
転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。

同様に、書込サイリスタＭのカソード端子は、書込信号線７４に接続され、前述したように、「Ｈ」に設定されている。よって、書込サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、書込サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。

転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、書込サイリスタＭのゲート端子Ｇｍは、電源線抵抗Ｒｇｙを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｍ１を除いて、ゲート端子Ｇｍの電位は「Ｌ」になっている。
さらに、発光サイリスタＬのゲート端子Ｇｌは、電源線抵抗Ｒｇｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２、書込サイリスタＭ１を除いて、転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（−３．３Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−４．８Ｖ）となっている。

図２３中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順方向に電圧が印加（順バイアス）されている。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。

そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
なお、番号が３以上の転送サイリスタＴのしきい電圧は、前述したように−４．８Ｖである。

一方、書込サイリスタＭ１のゲート端子Ｇｍ１はゲート端子Ｇｔ１に接続ダイオードＤｙ１を介して接続されているため、書込サイリスタＭ１のゲート端子Ｇｍ１の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｙ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、書込サイリスタＭ１のしきい電圧は−４．５Ｖになる。
なお、番号が２以上の書込サイリスタＭのしきい電圧は、前述したように−４．８Ｖである。
また、発光サイリスタＬのしきい電圧は、前述したように−４．８Ｖである。

＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。

（２）時刻ｂ
図２５に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行できない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。

転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図２３の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。すると、カソード端子（ゲート端子Ｇｔ２）が−３Ｖであった結合ダイオードＤｘ１は、そのアノード端子（ゲート端子Ｇｔ１）が「Ｈ」（０Ｖ）になるので、順バイアスである。よって、結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａであるので、しきい電圧は−４．８Ｖが維持される。

一方、転送サイリスタＴ１がターンオンして、接続ダイオードＤｙ１のアノード端子（ゲート端子Ｇｔ１）の電位が「Ｈ」（０Ｖ）となる。すると、カソード端子（ゲート端子Ｇｍ１）が−３Ｖであった接続ダイオードＤｙ１は、順バイアスである。よって、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）の電位は、アノード端子（ゲート端子Ｇｔ１）の電位（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
なお、書込サイリスタＭ２のゲート端子Ｇｍ２の電位は−３Ｖになり、書込サイリスタＭ２のしきい電圧は−４．５Ｖになる。番号が３以上の書込サイリスタＭは、−４．８Ｖのしきい電圧が維持される。
しかし、書込信号線７４は「Ｈ」であるので、いずれの書込サイリスタＭもオン状態に移行しない。

接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）である。よって、接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）の電位が−１．５Ｖになる。すると、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｌ１）の電位が−３．３Ｖであったので、順バイアスである。よって、接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）の電位は、そのアノード端子（ゲート端子Ｇｍ１）の電位（−１．５Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。これにより、発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
一方、ゲート端子Ｇｍ２の電位が−３Ｖになっても、発光サイリスタＬ２はしきい電圧−４．８Ｖが維持される。番号が３以上の発光サイリスタＬは、同様に、しきい電圧−４．８Ｖが維持される。
そして、点灯信号線７５が「Ｈ」であるので、いずれの発光サイリスタＬもオン状態に移行しない。

すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１のみである。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、すべての書込サイリスタＭおよび発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のみを説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）の説明を省略する。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

以上説明したように、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｍ、Ｇｌ）はダイオード（結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「Ｌ」より高くなると、サイリスタがターンオンする。

さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード１個で接続されたゲート端子の電位は−１．５Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さく）ので、サイリスタがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード２個で接続されたゲート端子の電位は−３Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低いため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンできるようにしきい電圧が変化するサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）を中心に説明し、他の変化については説明を省略する。

（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ１のしきい電圧は−４．５Ｖ、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１のみがオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１は「Ｈ」である。よって、書込信号線７４は、φＥ端子とφＷ端子と間の電位差が、許可抵抗ＲＥと書込抵抗ＲＷとで分圧された電位となる。例えば、ＲＥ＝ＲＷとすると、書込信号線７４の電位は−１．６５Ｖとなる。以下、ＲＥ＝ＲＷとして説明する。
このとき、書込サイリスタＭ１はしきい電圧が−３Ｖであるため、ターンオンできない。書込サイリスタＭ２はしきい電圧が−４．５Ｖで、番号が３以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
前述したように、発光チップＣａ１の許可信号φＥａは、時刻ｄにおいて、「Ｌ」に移行している。許可信号φＥａおよび書込信号φＷ１がともに「Ｌ」になるので、書込信号線７４の電位は、−１．６５Ｖから「Ｌ」（−３．３Ｖ）に移行する。
すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。一方、書込サイリスタＭ２は、しきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭは、しきい電圧が−４．８Ｖであるので、ターンオンできない。

書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、カソード端子（図２３の書込信号線７４）は、−３．３Ｖから−１．５Ｖになる。

これにより、接続ダイオードＤｚ１は、そのアノード端子（ゲート端子Ｇｍ１）が「Ｈ」（０Ｖ）となる。すると、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｔ２）が−４．５Ｖであったので、順バイアスである。よって、接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ２）は、−１．５Ｖになり、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖが維持されている。

点灯信号線７５は、時刻ｃにおいて「Ｌ」（−３．３Ｖ）に移行している。すると、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行するタイミングにおいて、発光サイリスタＬ１がターンオンして、点灯（発光）する。なお、番号が２以上の発光サイリスタＬはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｅの直後においては、転送サイリスタＴ１、書込サイリスタＭ１および発光サイリスタＬ１がオン状態にある。

＜発光チップＣｂ１＞
書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しかし、許可信号φＥｂは、初期状態の「Ｈ」を維持している。よって、ＲＥ＝ＲＷにおいて、発光チップＣｂ１の書込信号線７４の電位は、−１．６５Ｖになる。
このとき、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖである。よって、いずれの書込サイリスタＭもターンオンできない。

（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
前述したように、許可信号φＥａは、時刻ｄから、「Ｌ」を維持している。このため、書込信号線７４の電位は−１．６５Ｖに移行しようとする。一方、書込信号線７４に接続された書込サイリスタＭ１はオン状態になっている。書込サイリスタＭ１のオン状態を維持するための書込信号線７４の電位は、−１．５Ｖ以下であればよい。−１．６５Ｖは−１．５Ｖより低い電位であるので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
よって、時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１および発光サイリスタＬ１がオン状態にある。

＜発光チップＣｂ１＞
書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、−１．６５Ｖであった発光チップＣｂ１の書込信号線７４の電位が「Ｈ」（０Ｖ）に戻る。

（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２の電位が−１．５Ｖになる。さらに、転送サイリスタＴ２のしきい電圧が−３Ｖ、書込サイリスタＭ１のしきい電圧が−３Ｖになる。
つまり、発光チップＣｂ１は、発光チップＣａ１の動作をシフトしたタイミング（位相が１８０°ずれた関係）で動作する。

（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１は、時刻ｆにおいて「Ｌ」から「Ｈ」に移行しているので、書込信号線７４の電位が「Ｈ」に移行する。
すると、オン状態にあった書込サイリスタＭ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｍ１の電位が−１．５Ｖに戻る。
そして、時刻ｈの直後においては、転送サイリスタＴ１、発光サイリスタＬ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。

（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｃにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。
なお、ここでは、時刻ｃと時刻ｉとで、期間Ｔに対して位相が１８０°ずれているとする。

（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｄにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｊでは、ＲＥ＝ＲＷにおいて、書込信号線７４の電位は−１．６５Ｖとなる。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。

（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１の書込信号線７４の電位は、時刻ｈにおいて、「Ｈ」に移行していた。
よって、書込信号φＷ１が「Ｌ」に移行すると、時刻ｄの場合と同様に、書込信号線７４の電位が−１．６５Ｖになる。
しかし、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１の許可信号φＥｂは、時刻ｊにおいて、「Ｌ」に移行している。よって、許可信号φＥｂおよび書込信号φＷ１がともに「Ｌ」になることで、書込信号線７４の電位は−１．６５Ｖから「Ｌ」（−３．３Ｖ）に移行する。すると、時刻ｅにおける発光チップＣａ１と同様に、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。
書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
点灯信号線７５は、時刻ｉにおいて、「Ｌ」（−３．３Ｖ）に移行しているので、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行のタイミングで、発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｋの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態になっていて、発光サイリスタＬ１がオン状態で点灯（発光）している。

（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｋにおいて、−１．６５Ｖになった書込信号線７４の電位が「Ｈ」に戻る。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態になっていて、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１の動作と同様に、書込信号線７４の電位は−１．６５Ｖに移行しようとする。しかし、−１．６５Ｖは、オン状態の書込サイリスタＭ１のカソード端子の電位（−１．５Ｖ）より低いので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態になっていて、発光サイリスタＬ１がオン状態で点灯（発光）している。

（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、転送サイリスタＴ４以降の番号の大きい偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。

転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
そして、カソード端子（図２３の第２転送信号線７３）は、アノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。

一方、転送サイリスタＴ２がターンオンしてゲート端子Ｇｔ２が「Ｈ」になると、接続ダイオードＤｙ２を介して、ゲート端子Ｇｍ１の電位が−１．５Ｖになる。これにより、書込サイリスタＭ２のしきい電圧が−３Ｖになる。しかし、書込信号線７４の電位は「Ｈ」であるので、書込サイリスタＭ２はターンオンしない。

さらに、接続ダイオードＤｚ２を介して、ゲート端子Ｇｌ２の電位が−３Ｖになる。これにより、発光サイリスタＬ２のしきい電圧が−４．５Ｖになる。このとき、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．５Ｖとなっているので、発光サイリスタＬ２はターンオンしない。

すなわち、時刻ｍにおいて、ターンオンできるのは転送サイリスタＴ２のみである。
そして、時刻ｍの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態になっていて、発光サイリスタＬ１がオン状態で点灯（発光）している。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。

（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｔ１が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、転送サイリスタＴ１のしきい電圧が−４．８Ｖになる。また、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」となって、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」であるので、逆バイアスになる。
同様に、接続ダイオードＤｙ１も、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）となる。すると、接続ダイオードＤｙ１は、カソード端子（ゲート端子Ｇｍ１）が−１．５Ｖであったので、逆バイアスになる。これにより、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）が「Ｌ」に移行し始める。
さらに、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｍ１）が「Ｌ」に移行すると、オン状態にある発光サイリスタＬ１により、カソード端子（ゲート端子Ｇｌ１）が「Ｈ」であるので、逆バイアスになる。よって、書込サイリスタＭ１は、ゲート端子Ｇｍ１が「Ｌ」になって、しきい電圧が−４．８Ｖになる。
時刻ｎの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「Ｈ」（０Ｖ）になった影響が及ばず、サイリスタのしきい電圧は高く（絶対値で小さく）ならない。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの状態が維持される。

（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
点灯信号φＩａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの点灯信号φＩａが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｏの直後においては、転送サイリスタＴ２がオン状態になっている。

＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣａ１の時刻ｈと同様に、書込信号線７４の電位が「Ｈ」に移行する。
時刻ｏの直後においては、転送サイリスタＴ１、発光サイリスタＬ１がオン状態になっていて、発光サイリスタＬ１が点灯（発光）している。
なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａを「Ｌ」から「Ｈ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｌ」から「Ｈ」に移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。

（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｐからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔａ（１）およびＴａ（２）を周期として変化するため、これらの信号の波形は異なるが、発光チップＣａ１の動作は、時刻ｃから時刻ｐまでの期間Ｔａ（１）の繰り返しとなる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
時刻ｐにおいては、転送サイリスタＴ２がオン状態になっている。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。

（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｈと同様であるので説明を省略する。
時刻ｑの直後においては、転送サイリスタＴ２、発光サイリスタＬ２がオン状態になっていて、発光サイリスタＬ２が点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｏにおける発光チップＣａ１の動作と同様に、点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってオフ状態に移行し、消灯する。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの点灯信号φＩｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態になっている。

（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。

（１９）時刻ｓ
時刻ｓにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ４の電位は−１．５Ｖになる。これにより、転送サイリスタＴ４のしきい電圧は−３Ｖになる。これにより、書込サイリスタＭ４のしきい電圧が−３Ｖに、発光サイリスタＬ４のしきい電圧が−４．５Ｖになる。
なお、時刻ｓの直後においては、転送サイリスタＴ２、Ｔ３がオン状態になっていて、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｓの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態になっていて、発光サイリスタＬ２がオン状態で点灯（発光）している。

（２０）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。すると、転送サイリスタＴ２のゲート端子Ｇｔ２が「Ｌ」に移行する。そして、書込サイリスタＭ２のゲート端子Ｇｍ２および発光サイリスタＬ２のゲート端子Ｇｌ２も「Ｈ」に移行する。そして、転送サイリスタＴ２、書込サイリスタＭ２のしきい電圧が−４．８Ｖになる。
時刻ｔの直後においては、転送サイリスタＴ３がオン状態になっていて、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｔの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態になっていて、発光サイリスタＬ２がオン状態で点灯（発光）している。

（２１）その他
時刻ｕにおいて、発光チップ群＃ａの発光サイリスタＬ２を制御する期間Ｔａ（２）が終了する。時刻ｖにおいて、発光チップ群＃ｂの発光サイリスタＬ２を制御する期間Ｔｂ（２）が終了する。時刻ｗにおいて、発光チップ群＃ａの発光サイリスタＬ３を制御する期間Ｔａ（３）が終了する。時刻ｘにおいて、発光チップ群＃ｂの発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了する。そして、時刻ｙにおいて、発光チップ群＃ａの発光サイリスタＬ４を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御を行う。

以上説明した発光チップＣの動作をまとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第８の実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、隣接する転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図２５における時刻ｍから時刻ｎまでの期間）ように、位相をずらして送信することにより、転送サイリスタＴを順次オン状態に設定する。

そして、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔに接続ダイオードＤｙを介して接続された書込サイリスタＭのゲート端子Ｇｍの電位が−１．５Ｖになり、書込サイリスタＭのしきい電圧が−３Ｖとなる。

そして、許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ２０）とが共に「Ｌ」であるとき、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になって、書込サイリスタＭがターンオンする。

書込サイリスタＭがオン状態になると、書込サイリスタＭのゲート端子Ｇｍが「Ｈ」（０Ｖ）になり、ゲート端子Ｇｍに接続ダイオードＤｚを介して接続されたゲート端子Ｇｌの電位が−１．５Ｖになり、発光サイリスタＬのしきい電圧が−３Ｖになる。
許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ２０）とが共に「Ｌ」になる時刻の前に、点灯信号φＩ（φＩａまたはφＩｂ）を「Ｌ」（−３．３Ｖ）に設定すると、許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ２０）とが共に「Ｌ」になるタイミング（時刻）において、発光サイリスタＬがターンオンして、点灯（発光）する。

このように、発光サイリスタＬが点灯（発光）している点灯期間は、許可信号φＥ（許可信号φＥａまたはφＥｂ）と書込信号φＷ（書込信号φＷ１〜φＷ２０）とが共に「Ｌ」になるタイミング（時刻）から、点灯信号φＩ（φＩａまたはφＩｂ）が「Ｌ」から「Ｈ」になる時刻（図２５における時刻ｅから時刻ｏ）までとなる。
一方、許可信号φＥ（許可信号φＥａまたはφＥｂ）と書込信号φＷ（書込信号φＷ１〜φＷ２０）との一方のみが「Ｌ」になる状態はいわゆる半選択の状態であって、書込サイリスタＭはターンオンせず、発光サイリスタＬもターンオンしない。

すなわち、許可信号φＥが「Ｌ」である発光チップＣでは、書込信号φＷの「Ｈ」から「Ｌ」へ移行により、発光サイリスタＬが点灯（発光）する。
一方、許可信号φＥが「Ｈ」であると、書込信号φＷが「Ｈ」から「Ｌ」へ移行しても、発光サイリスタＬの点灯（発光）が阻止される。

本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとに属する発光チップＣから構成される発光チップ組に対して、それぞれの発光チップＣの発光サイリスタＬを共に点灯（発光）するときは、共通に送信する書込信号φＷ（φＷ１〜φＷ２０）に「Ｌ」になる期間を２つ設けている（図２５の時刻ｅから時刻ｆまでの期間および時刻ｋから時刻ｌまでの期間）。すなわち、前の「Ｌ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。

そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（φＥａおよびφＥｂ）および点灯信号φＩ（φＩａおよびφＩｂ）の位相を１８０°ずらしている。これにより、書込信号φＷ（φＷ１〜φＷ２０）に設けた２つの「Ｌ」の期間を設定するための期間の幅（マージン）を最大にしている。
すなわち、位相を１８０°ずらしているので、書込信号φＷに設ける２つの「Ｌ」の時刻は、それぞれ期間Ｔの前半の１／２と後半の１／２の期間に設ければよい。

なお、許可信号φＥ（φＥａおよびφＥｂ）および書込信号φＷ（φＷ１〜φＷ２０）は、それぞれ「Ｌ」となることにより、発光サイリスタＬを点灯対象として選択するものであって、許可信号φＥ（φＥａおよびφＥｂ）および書込信号φＷ（φＷ１〜φＷ２０）がともに点灯対象として選択した発光サイリスタＬが点灯する。
よって、発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、その発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ２０）の「Ｌ」の期間が重なるようにすればよい。許可信号φＥｂについても同様である。
一方、許可信号φＥ（φＥａおよびφＥｂ）は、同じ発光チップ組に属する発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、同じ発光チップ組に属する発光チップ群＃ｂの発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ２０）の「Ｌ」とが重ならないようすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタＬが点灯してしまうことを抑制するためである。

次に、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２の動作および発光チップ組＃３に属する発光チップＣａ３およびＣｂ３の動作について説明する。前述したように、発光チップＣａ２、Ｃａ３は、発光チップＣａ１と並行に動作し、発光チップＣａ１、Ｃｂ１と同様に動作する。発光チップＣｂ２、Ｃｂ３は、発光チップＣｂ１と並行して動作し、発光チップＣｂ１と同様に動作する。
そこで、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２においては、発光サイリスタＬのいくつかを点灯させない場合について説明する。また、発光チップ組＃３に属する発光チップＣａ３およびＣｂ３については、発光サイリスタＬの光量補正のために、書込信号φＷ３の「Ｌ」の時刻を変更する方法について説明する。

前述したように、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。
発光チップＣａ２の発光サイリスタＬ１を非点灯のままとする（点灯させない）ときは、発光チップ組＃１の発光サイリスタＬ１を点灯させるために書込信号φＷ１を「Ｌ」にする時刻ｅから時刻ｆまでの期間において、書込信号φＷ２を「Ｈ」のままに維持すればよい。これにより、時刻ｅにおいて、発光チップＣａ２の書込信号線７４が−１．６５Ｖのまま維持され、書込サイリスタＭ１がターンオンできない。よって、発光サイリスタＬ１のしきい電圧も−４．５Ｖに維持されるので、ターンオンできず、点灯（発光）しない。
発光チップＣｂ２の発光サイリスタＬ２においても同様である。

一方、発光サイリスタＬの輝度は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの光量が補正（光量補正）される。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、書込信号φＷが「Ｌ」に移行して発光サイリスタＬをターンオンする時刻から、点灯信号φＩが「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。

図２５に示すように、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅにおいて、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）する。これに対し、発光チップＣａ３の発光サイリスタＬ１は、時刻ｅとｆとの間において、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）している。
すなわち、発光チップＣａ３の発光サイリスタＬ１の点灯期間は、発光チップＣａ１の発光サイリスタＬ１の点灯期間より短くなっている。
このように、書込信号φＷを「Ｌ」に移行する時刻を調整することで、点灯期間を長くしたり、短くしたりすることができる。本実施の形態では、発光チップＣを２つの発光チップ群＃ａおよび＃ｂに分けているので、書込信号φＷを「Ｌ」に移行する時刻を、前述したように、期間Ｔの前半の１／２と後半の１／２の期間と設ければよい。

（光量補正）
次に、光量補正についてさらに説明する。
図２６は、光量補正の方法を説明するためのタイミングチャートである。図２６では、図２５の一部を取り出して示している。
点灯期間の調整により光量補正を行う場合、最も輝度の小さい発光サイリスタＬの点灯期間を基準にして、同じ光量となるように、それぞれの発光サイリスタＬの点灯期間を計測する。これらの点灯期間の値は、画像形成装置１の画像出力制御部３０などに設けられた不揮発メモリなどに補正データとして記録される。そして、不揮発メモリから読み出された補正データと画像データとに基づいて、発光サイリスタＬごとに点灯期間が設定される。
なお、画像形成装置１においては、発光部６３の輝度を一様に増したり減じたりする濃度補正も行われる。

図２６において、時刻ａから時刻ｕは、図２５と同じとした。なお、許可信号φＥａおよびφＥｂを記載していないので、時刻ｄ、ｈ、ｊを省略している。そして、図２５において、点灯信号φＩａが「Ｈ」である期間（時刻ｏから時刻ｐまでの期間）、および点灯信号φＩｂが「Ｈ」である期間（時刻ｑから時刻ｒまでの期間）は短いとして、図２６では、時刻ｏと時刻ｐとを、時刻ｑと時刻ｒとを重ねて書いている。
本実施の形態では、共通の書込信号φＷ１が、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とに共通に送信される。そして、発光チップＣａ１の発光サイリスタＬ１と発光チップＣｂ１の発光サイリスタＬ１とを共に点灯させるとすると、期間Ｔａ（１）において、書込信号φＷ１に、２つの「Ｌ」の期間が設けられる（図２５参照）。
そして、許可信号φＥａと書込信号φＷ１とがともに「Ｌ」となったときに、発光チップＣａ１の発光サイリスタＬ１が点灯（発光）を開始し、また許可信号φＥｂと書込信号φＷ１とがともに「Ｌ」となったときに、発光チップＣｂ１の発光サイリスタＬ１が点灯（発光）を開始する。
よって、発光サイリスタＬの光量補正は、許可信号φＥａおよびφＥｂのそれぞれの「Ｌ」の期間と、書込信号φＷ１における２つの「Ｌ」の期間とを調整することで行う。しかし、許可信号φＥａと書込信号φＷ１とがともに「Ｌ」となるときと、許可信号φＥｂと書込信号φＷ１とがともに「Ｌ」となるときが重なると、もはや発光チップＣａ１の発光サイリスタＬ１と発光チップＣｂ１の発光サイリスタＬ１との発光期間が独立に制御できなくなる。書込信号φＷ１は、発光チップＣａ１および発光チップＣｂ１のそれぞれの発光サイリスタＬに対して、時系列に２つの「Ｌ」の期間を設けている。よって、書込信号φＷ１において、「Ｌ」の期間が重なると、時系列に２つの「Ｌ」の期間が設けることができないことを意味している。
以下では、書込信号φＷ１において、２つの「Ｌ」の期間が重ならない範囲、すなわち光量補正が可能な範囲について説明する。なお、許可信号φＥａおよびφＥｂの「Ｌ」の期間は、書込信号φＷ１の「Ｌ」の期間に追随して変化するとして説明を省略する。

前述したように、発光サイリスタＬの点灯期間の開始時刻は、書込信号φＷ１が「Ｈ」から「Ｌ」になるタイミングである。点灯期間の終了時刻は、点灯信号φＩ（φＩａまたはφＩｂ）が「Ｌ」から「Ｈ」に移行する時刻である。ここでの光量補正においては、点灯期間の終了時刻を変更しないとする。
発光チップＣａ１の発光サイリスタＬ１に対し、最長（１とする。）の点灯期間は、点灯信号φＩａが「Ｈ」から「Ｌ」に移行する時刻ｃから、点灯信号φＩａが「Ｌ」から「Ｈ」に移行する時刻ｏまでの期間となる。よって、この点灯期間は、書込信号φＷ１が期間Ｔａ（１）における２つの「Ｌ」の期間のうち、始めに「Ｌ」になる時刻ｅを時刻ｃから時刻ｏまでの間でシフトさせることで、調整される。
一方、発光チップＣｂ１の発光サイリスタＬ１に対し、最長（１とする。）の点灯期間は、点灯信号φＩｂが「Ｈ」から「Ｌ」に移行する時刻ｉから、点灯信号φＩｂが「Ｌ」から「Ｈ」に移行する時刻ｑまでの期間となる。よって、この点灯期間は、書込信号φＷ１が期間Ｔａ（１）における２つの「Ｌ」の期間のうち、後に「Ｌ」になる時刻ｋを時刻ｉから時刻ｑまでの間でシフトさせることで調整される。
しかし、発光チップＣａ１の発光サイリスタＬ１の点灯期間が調整できる時刻ｃから時刻ｏまでの期間と、発光チップＣｂ１の発光サイリスタＬ１の点灯期間が調整できる時刻ｉから時刻ｑまでの期間とは、一部の期間（時刻ｉから時刻ｏまでの期間）が重複している。よって、重複する期間において、書込信号φＷ１の２つの「Ｌ」の期間が重ならないようにすることになる。

図２６に示す４つの場合（Ｃａ１＿Ａ、Ｃａ１＿Ｂ、Ｃａ１＿Ｃ、Ｃａ１＿Ｄ）は、発光チップＣａ１の発光サイリスタＬ１に対し、点灯期間の開始時刻を調整した場合を示している。同様に、図２６に示す４つの場合（Ｃｂ１＿Ａ、Ｃｂ１＿Ｂ、Ｃｂ１＿Ｃ、Ｃｂ１＿Ｄ）は、発光チップＣｂ１の発光サイリスタＬ１に対し、点灯期間の開始時刻を調整した場合を示している。

Ｃａ１＿ＡおよびＣｂ１＿Ａは、基準点灯期間を３／４に設定した場合、Ｃａ１＿ＢおよびＣｂ１＿Ｂは基準点灯期間を１／２に設定した場合、Ｃａ１＿ＣおよびＣｂ１＿Ｃは基準点灯期間を３／８に設定した場合、Ｃａ１＿ＤおよびＣｂ１＿Ｄは基準点灯期間を３／１６に設定した場合を示す。そして、それぞれの基準点灯期間に対して、光量補正が±３０％の範囲できる点灯期間の範囲も示している。なお、基準点灯期間は、測定されたそれぞれの発光サイリスタＬの輝度の中央値から算出された点灯期間である。すなわち、輝度が中央値である発光サイリスタＬは、基準点灯期間の点灯で感光体ドラム１２を予め定められた光量で露光可能である。輝度が中央値を下回る発光サイリスタＬは、基準点灯期間より点灯期間を長くして、輝度が中央値を上回る発光サイリスタＬは、基準点灯期間より点灯期間を短くして、それぞれの発光サイリスタＬの光量が予め定められた範囲内になるように光量補正する。

基準点灯期間を３／４とするＣａ１＿ＡおよびＣｂ１＿Ａの場合を考える。書込信号φＷ１が始めに「Ｈ」から「Ｌ」に移行する時刻ｅのシフト可能な範囲（点灯期間調整範囲）は、Ｃａ１＿Ａの図中に示す矢印の範囲となる。同様に、書込信号φＷ１が後に「Ｈ」から「Ｌ」に移行する時刻ｋのシフト可能な範囲は、Ｃｂ１＿Ａの図中に示す矢印の範囲となる。
すなわち、基準点灯期間を３／４とするＣａ１＿ＡおよびＣｂ１＿Ａの場合において、矢印で示す範囲が重ならないようにするには、点灯期間を０．５〜１の範囲で調整することになる。基準点灯期間を３／４（０．７５）とする場合には、基準点灯期間０．７５に対して±３０％の範囲において、光量補正しうる。この範囲であれば、発光チップＣａ１の発光サイリスタＬ１、Ｌ２、Ｌ３、…と、発光チップＣｂ１の発光サイリスタＬ１、２、３、…との点灯期間を個別に調整しうる。

基準点灯期間を１／２とするＣａ１＿ＢおよびＣｂ１＿Ｂの場合では、点灯期間を０．３７５〜０．７５の範囲で調整すれば、±３０％の光量補正しうる。同様に、基準点灯期間を３／８とするＣａ１＿ＣおよびＣｂ１＿Ｃの場合では、点灯期間を０．５〜０．２５の範囲で調整すればよく、基準点灯期間を３／１６とするＣａ１＿ＤおよびＣｂ１＿Ｄの場合では、点灯期間を０．１２５〜０．２５の範囲で調整すれば、±３０％の光量補正しうる。
また、光量補正の範囲が±３０％であることは、発光サイリスタＬの輝度のばらつきが±３０％の範囲の発光サイリスタＬが使用しうることになる。
以上説明したように、発光チップ群＃ａと発光チップ群＃ｂとで、信号の位相が１８０°ずらしているので、書込信号φＷを共通にしても、広い範囲で光量補正しうる。

（第９の実施の形態）
第８の実施の形態では、発光チップＣを２つの発光チップ群（＃ａおよび＃ｂ）に分割したが、発光チップ群は２つに限らない。第９の実施の形態では、発光チップＣを４つの発光チップ群（＃ａ、＃ｂ、＃ｃ、＃ｄ）に分割している。
図２７は、第９の実施の形態における発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。
発光チップＣの数は４０個とし、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ１０）、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ１０）、発光チップ群＃ｃ（発光チップＣｃ１〜Ｃｃ１０）、発光チップ群＃ｄ（発光チップＣｄ１〜Ｃｄ１０）に分かれている。なお、発光チップＣの構成は、図２１（ａ）、図２３、図２４に示したものと同じである。

発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ１０、発光チップＣｂ１〜Ｃｂ１０、発光チップＣｃ１〜Ｃｃ１０、発光チップＣｄ１〜Ｃｄ１０）が搭載され、信号発生回路１１０と発光チップＣとを相互に接続する配線が設けられている。
信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂに対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂと、発光チップ群＃ｃに対して、第１転送信号φ１ｃと第２転送信号φ２ｃとを送信する転送信号発生部１２０ｃと、発光チップ群＃ｄに対して、第１転送信号φ１ｄと第２転送信号φ２ｄとを送信する転送信号発生部１２０ｄとを備えている。

さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂに対して、許可信号φＥｂを送信する許可信号発生部１３０ｂと、発光チップ群＃ｃに対して、許可信号φＥｃを送信する許可信号発生部１３０ｃと、発光チップ群＃ｄに対して、許可信号φＥｄを送信する許可信号発生部１３０ｄとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂに対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂと、発光チップ群＃ｃに対して、点灯信号φＩｃを送信する点灯信号発生部１４０ｃと、発光チップ群＃ｄに対して、点灯信号φＩｄを送信する点灯信号発生部１４０ｄとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ、＃ｂ、＃ｃ、＃ｄに属するそれぞれ一つの発光チップＣを組にして、組毎に書込信号φＷ１〜φＷ１０を送信する書込信号発生部１５０を備えている。

例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１と発光チップ群＃ｃに属する発光チップＣｃ１と発光チップ群＃ｄに属する発光チップＣｄ１とから構成される発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａの発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２と発光チップ群＃ｃの発光チップＣｃ２と発光チップ群＃ｄに属する発光チップＣｄ２とから構成される発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ１０と発光チップ群＃ｂに属する発光チップＣｂ１０と発光チップ群＃ｃに属する発光チップＣｃ１０と発光チップ群＃ｄに属する発光チップＣｄ１０とから構成される発光チップ組＃１０に対して、書込信号φＷ１０を送信する。

次に、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ１０）、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ１０）、発光チップ群＃ｃ（発光チップＣｃ１〜Ｃｃ１０）、発光チップ群＃ｄ（発光チップＣｄ１〜Ｃｄ１０）の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ１０と、発光チップ群＃ｃに属する発光チップＣｃ１〜Ｃｃ１０とが、発光チップＣの長辺方向に交互に一列に間を置いて配列されている。これに向かい合うように、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ１０と、発光チップ群＃ｄに属する発光チップＣｄ１〜Ｃｄ１０とが、発光チップＣの長辺方向に交互に一列に間を置いて配列されている。

次には、信号発生回路１１０と各発光チップＣ（発光チップＣａ１〜Ｃａ１０、発光チップＣｂ１〜Ｃｂ１０、発光チップＣｃ１〜Ｃｃ１０、発光チップＣｄ１〜Ｃｄ１０）とを相互に接続する配線は、第８の実施の形態と同様であるので、同様な構成要素には同じ符号を付して、詳細な説明は省略する。
回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、転送信号φ１ａ、φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して、共通に送信される。そして、転送信号φ１ｂ、φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して、共通に送信される。転送信号φ１ｃ、φ２ｃ、点灯信号φＩｃ、許可信号φＥｃは、発光チップ群＃ｃに対して、共通に送信される。転送信号φ１ｄ、φ２ｄ、点灯信号φＩｄ、許可信号φＥｄは、発光チップ群＃ｄに対して、共通に送信される。
一方、書込信号φＷ１〜φＷ１０は、発光チップ群＃ａ、＃ｂ、＃ｃ、＃ｄに属するそれぞれ一つの発光チップＣが構成する発光チップ組＃１〜＃１０に対して１：１に送信される。

図２８は、第９の実施の形態における発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
発光チップＣを４行×１０列のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光チップＣとを相互に接続する信号（転送信号φ１、φ２、点灯信号φＩ、許可信号φＥ、書込信号φＷ）のラインのみを示した図である。信号発生回路１１０から送信される信号と発光チップＣとの関係が容易に理解できる。

ここで、図２７において、配線の数について説明する。
本実施の形態では、発光チップ群の数を４としているので、点灯信号ライン２０４ａ、２０４ｂ、２０４ｃ、２０４ｄの４本となる。さらに、第１転送信号ライン２０１ａ、２０１ｂ、２０１ｃ、２０１ｄ、第２転送信号ライン２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、電源ライン２００ａ、２００ｂに加え、許可信号ライン２０３ａ、２０３ｂ、２０３ｃ、２０３ｄ、書込信号ライン２０５〜２１４（１０本）が必要になる。よって、配線の数は２８本となる。第８の実施の形態における３０本よりも配線の数は少なくなる。
なお、本実施の形態では、抵抗が小さいことを要する点灯信号ライン２０４の数は、第８の実施の形態の２本に比べ、４本となる。

図２９は、第９の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
図２９では、発光チップ組＃１（発光チップＣａ１、Ｃｂ１、Ｃｃ１、Ｃｄ１）の動作を説明するためのタイミングチャートを示している。ここでは、発光チップＣａ１、Ｃｂ１、Ｃｃ１、Ｃｄ１のそれぞれの発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４をすべて点灯（発光）させるとした。
時刻ａから時刻ｗは、図２５のタイミングチャートに示したと同じタイミングを示している。なお、第８の実施の形態とは、許可信号φＥの期間が異なるため、時刻ｈを省略している。
本実施の形態では、発光チップ群＃ａの発光サイリスタＬを点灯制御する信号（第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａ）を、発光サイリスタＬを点灯制御する期間Ｔの１／４（位相を９０°）ずらして、発光チップ群＃ｂ、＃ｃ、＃ｄのそれぞれの発光サイリスタＬを点灯制御する信号としている。
なお、本実施の形態では、許可信号φＥ（φＥａ、φＥｂ、φＥｃ、φＥｄ）は、それぞれの「Ｌ」の期間が重ならないように設定している。
そして、書込信号φＷ１は、期間Ｔａ（１）の１／４の期間毎に「Ｌ」となる期間を設けている。
発光チップ組＃１（発光チップＣａ１、Ｃｂ１、Ｃｃ１、Ｃｄ１）の動作は、第８の実施の形態で説明したと同様であるので、詳細は省略する。

以上説明したように、発光チップＣを４つの発光チップ群（＃ａ、＃ｂ、＃ｃ、＃ｄ）に分割した場合には、それぞれの発光チップ群（＃ａ、＃ｂ、＃ｃ、＃ｄ）に属する発光サイリスタＬを点灯制御する信号（第１転送信号φ１、第２転送信号φ２、許可信号φＥ、点灯信号φＩ）を、一つの発光サイリスタＬを点灯制御する期間Ｔの１／４（位相を９０°）ずらして送信すればよい。
なお、前述の発光チップＣを２つの発光チップ群（＃ａ、＃ｂ）に分割する場合と同様に光量補正すると、濃度補正が可能な範囲は±１５％となる。

なお、発光チップＣを４を超える数、例えば発光チップＣをＭ個の発光チップ群に分割してもよい。
図３０は、発光装置６５の発光チップＣをＭ個の発光チップ群（＃ａ〜＃Ｍ）に分割し、マトリクスの各要素として配置して示した図である。
図３０では、Ｍ×Ｎ個の発光チップＣをＭ個の発光チップ群（＃ａ〜＃Ｍ）（ここで、Ｍは発光チップ群の数）に分割し、Ｍ行×Ｎ列のマトリクスの各要素として配置して、上記した信号発生回路１１０と各発光チップＣ（発光チップＣａ１〜ＣａＮ、Ｃｂ１〜ＣｂＮ、…、発光チップＣＭ１〜ＣＭＮ）とを相互に接続する信号（転送信号φ１、φ２、点灯信号φＩ、許可信号φＥ、書込信号φＷ１〜φＷＮ）のラインのみを示している。

この場合でも、発光チップ群＃ａの発光サイリスタＬを点灯制御する信号（第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａ）を、一つの発光サイリスタＬを点灯制御する期間ＴのＭ分の１（位相を３６０／Ｍ）ずらして、発光チップ群＃ａ、＃ｂ、…、＃Ｍのそれぞれの発光サイリスタＬを点灯制御する信号とすればよい。
そして、それぞれの書込信号φＷ１〜φＷＮは、Ｔ／Ｍの期間毎に「Ｌ」となる期間を設定すればよい。なお、前述したように、画像データに基づいて、発光サイリスタＬを点点灯しないときは、「Ｌ」とすることなく、「Ｈ」を維持すればよい。なお、許可信号φＥ（φＥａ、φＥｂ、…、φＥＭ）は、それぞれの「Ｌ」の期間と、点灯させようとする発光サイリスタＬに対応する書込信号φＷ１〜φＷＮの「Ｌ」の期間とが重なるようにし、対応しない書込信号φＷ１〜φＷＮの「Ｌ」の期間とが重ならないように設定すればよい。

Ｍ×Ｎ個の発光チップＣをＭ個の発光チップ群に分割する場合の配線の数を説明する。点灯信号ライン２０４、第１転送信号ライン２０１、第２転送信号ライン２０２および許可信号ライン２０３がそれぞれＭ、書込信号ラインがＮ、電源ライン２００ａ、２００ｂとなる。よって、配線の数は４×Ｍ＋Ｎ＋２となる。
一方、本実施の形態を適用しない場合は、発光チップＣ毎に点灯信号ライン２０４を設けるので、点灯信号ライン２０４がＭ×Ｎ、第１転送信号ライン２０１および第２転送信号ライン２０２、電源ライン２００ａ、２００ｂで、配線の数はＭ×Ｎ＋４となる。
よって、本実施の形態により、（Ｍ×Ｎ＋４）−（４×Ｍ＋Ｎ＋２）の配線の数を削減できる。なお、発光サイリスタＬに電流を供給するための点灯信号ライン２０４の数は、Ｍ×ＮからＭになり、（Ｍ×Ｎ−Ｍ）削減できる。

（第１０の実施の形態）
第１０の実施の形態では、第８の実施の形態における発光チップＣの構成を変更している。
図３１は、第１０の実施の形態における発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の回路構成を説明するための等価回路図である。
本実施の形態では、図２３に示した第８の実施の形態における書込サイリスタＭ１と書込抵抗ＲＷとの間に、書込サイリスタＭ１と並列に、書込許可サイリスタＭ０を設けている。そして、書込許可サイリスタＭ０のゲート端子Ｇｍ０を許可信号線７６に接続し、許可抵抗ＲＥを介してφＥ端子に接続している。他の構成は、図２３に示した第８の実施の形態での場合と同様である。よって、第８の実施の形態と同様な構成には同一の符号を付して、書込許可サイリスタＭ０以外については、詳細な説明を省略する。
ここでは、書込許可サイリスタＭ０のアノード端子を第４のアノード端子、カソード端子を第４のカソード端子、ゲート端子Ｇｍ０を第４のゲート端子と呼ぶことがある。

図３１を参照しつつ、図２５のタイミングチャートにより、発光チップＣａ１およびＣｂ１における書込許可サイリスタＭ０の動作を説明する。なお、タイミングチャートは、第８の実施の形態の場合と同じである。

＜発光チップＣａ１＞
時刻ａにおいて、図３１におけるφＥ端子の電位は「Ｈ」（０Ｖ）である。φＥ端子は書込許可サイリスタＭ０のゲート端子Ｇｍ０に接続されているので、書込許可サイリスタＭ０のしきい電圧は−１．５Ｖとなる。
次に、時刻ｄにおいて、許可信号φＥａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、書込許可サイリスタＭ０のゲート端子Ｇｍ０の電位が−３．３Ｖになって、書込許可サイリスタＭ０のしきい電圧は−４．８Ｖとなる。
そして、時刻ｅにおいて、発光チップ組＃１（発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１）に送信される書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。このとき、書込許可サイリスタＭ０のしきい電圧は−４．８Ｖであるので、書込許可サイリスタＭ０はターンオンできない。よって、第８の実施の形態において説明したように、しきい電圧が−３Ｖとなっている書込サイリスタＭ１がターンオンする。これにより、発光サイリスタＬ１のしきい電圧が−３Ｖになって、ターンオンし、点灯（発光）する。
時刻ｆにおいて、書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、書込サイリスタＭ１のアノード端子とカソード端子がともに「Ｈ」になるので、書込サイリスタＭ１がターンオフする。そして、書込サイリスタＭ１のしきい電圧は−３Ｖとなる。しかし、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。

次に、時刻ｈにおいて、許可信号φＥａが「Ｌ」から「Ｈ」になると、書込許可サイリスタＭ０のゲート端子Ｇｍ０の電位が０Ｖになって、書込許可サイリスタＭ０のしきい電圧が−１．５Ｖに戻る。ここでも、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。
その後、時刻ｋにおいて、書込信号φＷ１が「Ｈ」から「Ｌ」（−３．３Ｖ）になると、しきい電圧が−１．５Ｖである書込許可サイリスタＭ０がターンオンし、書込信号線７４の電位を−１．５Ｖに設定する。このとき、しきい電圧が−３Ｖである書込サイリスタＭ１は、しきい電圧が−１．５Ｖとより高い書込許可サイリスタＭ０が先にターンオンするため、ターンオンできない。ここでも、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。
そして、時刻ｌにおいて、書込信号φＷ１が「Ｌ」から「Ｈ」（０Ｖ）になると、アノード端子とカソード端子がともに「Ｈ」になるので、書込許可サイリスタＭ０がターンオフする。ここでも、発光サイリスタＬ１はオン状態を維持し、点灯（発光）している。

＜発光チップＣｂ１＞
時刻ａにおいて、発光チップＣａ１と同様に、φＥｂ端子の電位は「Ｈ」（０Ｖ）であるので、書込許可サイリスタＭ０のしきい電圧は−１．５Ｖとなっている。
時刻ｅにおいて、発光チップ組＃１（発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１）に送信される書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、しきい電圧が−１．５Ｖである書込許可サイリスタＭ０がターンオンし、書込信号線７４の電位を−１．５Ｖに設定する。しきい電圧が−３Ｖになっていた書込サイリスタＭ１はターンオンできない。このため、発光サイリスタＬ１は、しきい電圧−４．５Ｖが維持され、ターンオンできない。
そして、時刻ｆにおいて、書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、書込許可サイリスタＭ０がターンオフする。

一方、時刻ｊにおいて、許可信号φＥｂが「Ｈ」から「Ｌ」に移行すると、書込許可サイリスタＭ０のしきい電圧が−４．８Ｖとなる。
そして、時刻ｋにおいて、書込信号φＷ１が「Ｈ」から「Ｌ」に移行しても、書込許可サイリスタＭ０はオン状態にならない。
よって、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。これにより、発光サイリスタＬ１のしきい電圧が−３Ｖに移行して、ターンオンして、点灯（発光）する。
時刻ｌにおいて、書込信号φＷ１が「Ｌ」から「Ｈ」に移行すると、書込サイリスタＭ１がターンオフする。しかし、発光サイリスタＬ１はオン状態を維持して、点灯（発光）している。

以上説明したように、許可信号φＥが「Ｈ」を維持していると、書込許可サイリスタＭ０は、しきい電圧が−１．５Ｖになり、書込信号φＷの「Ｈ」から「Ｌ」への移行により、ターンオンする。そして、書込信号線７４を−１．５Ｖにする。このため、しきい電圧が−３Ｖの書込サイリスタＭがターンオンできず、発光サイリスタＬが点灯（発光）しない。すなわち、許可信号φＥが「Ｈ」であると、書込信号φＷが「Ｈ」から「Ｌ」へ移行しても、発光サイリスタＬの点灯（発光）が阻止される。
一方、許可信号φＥが「Ｌ」になると、書込許可サイリスタＭ０は、しきい電圧が−４．８Ｖになり、書込信号φＷの「Ｈ」から「Ｌ」へ移行しても、オン状態にならない。このため、しきい電圧が−３Ｖの書込サイリスタＭがターンオンし、発光サイリスタＬが点灯（発光）する。すなわち、許可信号φＥが「Ｌ」である発光チップＣでは、書込信号φＷの「Ｈ」から「Ｌ」へ移行により、発光サイリスタＬの点灯（発光）が許可される。許可信号φＥは発光サイリスタＬを半選択状態に設定することになる。

以上説明したように、発光チップＣにおいて、許可信号φＥが「Ｌ」で書込信号φＷが「Ｌ」である場合に、書込サイリスタＭがターンオンする。これに伴って発光サイリスタＬがターンオンし点灯（発光）する。許可信号φＥと書込信号φＷとのいずれか一方が「Ｈ」であると、書込サイリスタＭがターンオンできず、発光サイリスタＬのターンオンを阻止する。この関係は、第８の実施の形態における許可信号φＥと書込信号φＷとの関係と同様である。

（第１１の実施の形態）
第１１の実施の形態では、第８の実施の形態における発光チップＣの構成を変更している。
図３２は、第１１の実施の形態における発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の回路構成を説明するための等価回路図である。
本実施の形態では、図２３に示した第８の実施の形態における書込サイリスタＭのゲート端子Ｇｍと発光サイリスタＬのゲート端子Ｇｌとの間に設けられた接続ダイオードＤｚ、電源線抵抗Ｒｇｚを省略し、ゲート端子Ｇｌとゲート端子Ｇｍとを共通にしている。
他の構成は、第８の実施の形態と同様である。よって、同様の構成要素については同じ符号を付して、詳細な説明を省略する。

本実施の形態における発光チップＣａ１およびＣｂ１の動作を、図２５のタイミングチャートを参照して説明する。本実施の形態では、図２５に示したタイミングチャートにおいて、点灯信号φＩ（φＩａ、φＩｂ）の「Ｌ」を「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に変更する。
＜発光チップＣａ１＞
時刻ａにおいて、第８の実施の形態で説明したように、書込サイリスタＭ１は、しきい電圧が−３Ｖになる。そして、本実施の形態では、書込サイリスタＭ１のゲート端子Ｇｍ１と発光サイリスタＬ１のゲート端子Ｇｌ１とが直接接続されているので、発光サイリスタＬ１は、しきい電圧が−３Ｖになる。

時刻ｃにおいて、点灯信号φＩａを「Ｈ」から「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に移行する。しかし、しきい電圧が−３Ｖである発光サイリスタＬ１はターンオンできない。
第８の実施の形態で説明したように、発光サイリスタＬ１がターンオンし、点灯（発光）するのは、書込信号φＷ１が「Ｈ」から「Ｌ」に移行するときでなければならない。

次に、時刻ｅにおいて、書込信号φＷ１を「Ｈ」から「Ｌ」に移行する。すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。すると、書込サイリスタＭ１のゲート端子Ｇｍ１の電位が「Ｈ」（０Ｖ）になる。書込サイリスタＭ１のゲート端子Ｇｍ１は発光サイリスタＬ１のゲート端子Ｇｌ１であるので、発光サイリスタＬ１のしきい電圧が−１．５Ｖになる。すると、点灯信号φＩａが「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）であるので、発光サイリスタＬ１はターンオンして、点灯（発光）する。

すなわち、本実施の形態では、書込サイリスタＭのゲート端子Ｇｍと発光サイリスタＬのゲート端子Ｇｌとの間に設けられた接続ダイオードＤｚ、電源線抵抗Ｒｇｚを省略しているので、発光サイリスタＬのしきい電圧が高い側にシフトした。よって、点灯信号φＩ（φＩａおよびφＩｂ）の「Ｌ」を「Ｌｅ」（−３Ｖ＜「Ｌｅ」≦−１．５Ｖ）に変更している。
他の動作については、第８の実施の形態と同様であるので、詳細な説明を省略する。

本実施の形態では、発光装置６５を駆動するために、「Ｈ」、「Ｌ」、「Ｌｅ」と３つの電位を必要とする。しかし、本実施の形態では、接続ダイオードＤｚおよび電源線抵抗Ｒｇｚを必要としないので、発光チップＣの基板８０の大きさ（サイズ）を小さくしうる。

（第１２の実施の形態）
第１２の実施の形態では、第１１の実施の形態における発光チップＣの構成を変更している。
図３３は、第１２の実施の形態における発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の回路構成を説明するための等価回路図である。
第１１の実施の形態においては、接続ダイオードＤｙにｐｎ接合ダイオードを用いていた。そして、書込サイリスタＭを用いていた。
本実施の形態では、第８の実施の形態における接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…をショットキー型接続ダイオードＳＤｙ１、ＳＤｙ２、ＳＤｙ３、…とするとともに書込サイリスタＭ１、Ｍ２、Ｍ３、…の部分をショットキー型接続ダイオードＳＤｚ１、ＳＤｚ２、ＳＤｚ３、…によるダイオードロジックにて構成している。これに伴い、発光チップＣの構成を変更した。

ここでは、第８の実施の形態と同様に、発光チップＣａ１を例に、発光チップＣを説明する。なお、第８の実施の形態の形態と同様の構成要素には同一の符号を付して、詳細な説明を省略する。
発光チップＣａ１（Ｃ）において、発光サイリスタ列、転送サイリスタ列、結合ダイオードＤｘ、電源線抵抗Ｒｇｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２については、第８の実施の形態と同様である。

そして、発光チップＣａ１（Ｃ）において、転送サイリスタＴ１、Ｔ２、Ｔ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に第２の電気的手段の一例としてのショットキー型接続ダイオードＳＤｙ１、ＳＤｙ２、ＳＤｙ３、…を備えている。さらに、第３の電気的手段の一例としてのショットキー型接続ダイオードＳＤｚ１、ＳＤｚ２、ＳＤｚ３、…を備えている。
さらに、第３の電気的手段の一例としての書込抵抗ＳＲｇｙ１、ＳＲｇｙ２、ＳＲｇｙ３、…を備えている。
そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。
なお、ショットキー型接続ダイオードＳＤｙ１、ＳＤｙ２、ＳＤｙ３、…、ショットキー型接続ダイオードＳＤｚ１、ＳＤｚ２、ＳＤｚ３、…、書込抵抗ＳＲｇｙ１、ＳＲｇｙ２、ＳＲｇｙ３、…をそれぞれ区別しないときは、ショットキー型接続ダイオードＳＤｙ、ショットキー型接続ダイオードＳＤｚ、書込抵抗ＳＲｇｙと呼ぶ。
すなわち、第２の電気的手段は、第１の実施の形態における接続抵抗Ｒａであってもよく、本実施の形態におけるショットキー型接続ダイオードＳＤｙであってもよい。また、第３の電気的手段は、第１の実施の形態におけるショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅ、第４の実施の形態における書込抵抗Ｒｗ、許可抵抗Ｒｅであってもよく、本実施の形態におけるショットキー型接続ダイオードＳＤｚ、書込抵抗ＳＲｇｙであってもよい。

では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
転送サイリスタＴ、結合ダイオードＤｘ、スタートダイオードＤｘ０、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２については、第８の実施の形態と同様であるので、詳細な説明を省略する。

発光サイリスタＬ１、Ｌ２、Ｌ３、…のカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、点灯信号φＩａ（φＩ）の入力端子であるφＩ端子に接続されている。このφＩ端子には、点灯信号ライン２０４ａ（図２１（ｂ）参照）が接続され、点灯信号φＩａ（φＩ）が送信される。

転送サイリスタＴのゲート端子Ｇｔは、発光サイリスタＬのゲート端子Ｇｌと１対１で、ショットキー型接続ダイオードＳＤｙを介して接続されている。ショットキー型接続ダイオードＳＤｙのカソード端子は、転送サイリスタＴのゲート端子Ｇｔに接続され、ショットキー型接続ダイオードＳＤｙのアノード端子は、発光サイリスタＬのゲート端子Ｇｌに接続されている。

発光サイリスタＬのゲート端子Ｇｌは、それぞれが書込抵抗ＳＲｇｙを介して、許可信号線７６に接続されている。
また、発光サイリスタＬのゲート端子Ｇｌは、それぞれがショットキー型接続ダイオードＳＤｚを介して、書込信号線７４に接続されている。ショットキー型接続ダイオードＳＤｚは、アノード端子がゲート端子Ｇｌに、カソード端子が書込信号線７４に接続されている。

図３４は、第１２の実施の形態における発光チップＣａ１（Ｃ）の平面レイアウト図および断面図である。図３４（ａ）は、発光チップＣａ１（Ｃ）の平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図３４（ｂ）は、図３４（ａ）に示したＸＸＸＩＶＢ−ＸＸＸＩＶＢ線での断面図である。よって、図３４（ｂ）の断面図には、図中下より発光サイリスタＬ１、ショットキー型接続ダイオードＳＤｚ１、ＳＤｙ１、書込抵抗ＳＲｇｙ１、結合ダイオードＤｘ１、転送サイリスタＴ１の断面が示されている。なお、図３４（ａ）および（ｂ）の図中には、素子や端子を名前により表記している。
なお、図３４（ａ）では、各素子間を接続する配線を、電源線７１および書込信号線７４を除いて、実線で示している。また、図３４（ｂ）では、各素子間を接続する配線の記載を省略している。
そして、図２４に示した第８の実施の形態と同様な構成には同一の符号を付して詳細な説明を省略する。このため、図２４に示した第８の実施の形態における第２アイランド１４２、第８アイランド１４８を省略している。また、本実施の形態では、第９アイランド１４９に書込抵抗ＳＲｇｙが形成されるとした。

図３４（ａ）に示すように、第１アイランド１４１には、発光サイリスタＬ１が設けられている。第３アイランド１４３は、図３４（ａ）に示すように、図中において、左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に電源線７１が設けられ、枝部に電源線抵抗Ｒｇｘが設けられている。第４アイランド１４４には、転送サイリスタＴ１、結合ダイオードＤｘ１が設けられている。
第５アイランド１４５には、スタートダイオードＤｘ０が設けられている。第６アイランド１４６には電流制限抵抗Ｒ１、第７アイランド１４７には電流制限抵抗Ｒ２が設けられている。
そして、第９アイランド１４９は、図３４（ａ）に示すように、第３アイランド１４３と同様に、図中において、左右に延びた幹部と幹部から分かれた複数の枝部とから構成されている。そして、幹部に書込信号線７４が設けられ、枝部に書込抵抗ＳＲｇｙが設けられている。
そして、発光チップＣａ１（Ｃ）には、第１アイランド１４１、第４アイランド１４４と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド１４１、第４アイランド１４４と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。

さらに、図３４（ａ）および図３４（ｂ）により、第１アイランド１４１および第９アイランド１４９について詳細に説明する。
第１アイランド１４１に設けられた発光サイリスタＬ１は、基板８０をアノード端子、ｎ型の第４半導体層８４の領域１１１上に形成されたｎ型オーミック電極１２１をカソード端子、ｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極１３１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極１２１の部分を除くｎ型の第４半導体層８４の領域１１１表面から光を放出する。

そして、第１アイランド１４１に設けられたショットキー型接続ダイオードＳＤｙ１およびＳＤｚ１は、それぞれがｎ型の第４半導体層８４をエッチング除去して露出させたｐ型の第３半導体層８３上に形成されたショットキー電極１５１、１５２をカソード端子とし、ｐ型の第３半導体層８３をアノード端子としている。すなわち、ｐ型の第３半導体層８３の電位をショットキー電極１５１、１５２の電位より高くした場合に、順バイアスとなって、電流が流れ、逆に、低くした場合に、逆バイアスとなって、電流が阻止される。

第９アイランド１４９に設けられた書込抵抗ＳＲｇｙは、ｐ型の第３半導体層８３上に形成された２つのｐ型オーミック電極１３４、１３５間に形成されている。そして、２つのｐ型オーミック電極１３４、１３５間のｐ型の第３半導体層８３を抵抗として用いている。

図３４（ａ）において、各素子間の接続関係を説明する。なお、図２４に示した第８の実施の形態と異なるもののみを説明する。
第１アイランド１４１の発光サイリスタＬ１のゲート端子Ｇｌ１であるｐ型オーミック電極１３１は、第９アイランド１４９の書込抵抗ＳＲｇｙ１のｐ型オーミック電極１３４に接続されている。書込抵抗ＳＲｇｙ１のｐ型オーミック電極１３５は、許可信号線７６を構成し、φＥ端子に接続されている。

第１アイランド１４１のショットキー型接続ダイオードＳＤｚ１のショットキー電極１５１は、書込信号線７４に接続されている。書込信号線７４はφＷ端子に接続されている。
第１アイランド１４１のショットキー型接続ダイオードＳＤｙ１のショットキー電極１５２は、電源線抵抗Ｒｇｘ１のｐ型オーミック電極（符号なし）および第４アイランド１４４に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐ型オーミック電極（符号なし）に接続されている。そして、電源線抵抗Ｒｇｘ１のｐ型オーミック電極１３３は、電源線７１を構成し、Ｖｇａ端子に接続されている。
その他の接続関係は、図２４で説明した第８の実施の形態と同様である。
このようにして、図３３に示した発光チップＣａ１（Ｃ）の回路構成が形成される。
なお、図３４に示したように、第８の実施の形態における第２アイランド１４２（図２４参照）を用いていないため、発光チップＣの基板８０の大きさ（サイズ）を小さくしうる。

次に、発光装置６５の動作について説明する。
図３５は、第１２の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。ここでも、第８の実施の形態と同様に、発光チップＣは発光チップ群＃ａと＃ｂとの２つに分割されている。
図３５では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）、発光チップ組＃２（発光チップＣａ２およびＣｂ２）、発光チップ組＃３（発光チップＣａ３およびＣｂ３）の動作を説明するためのタイミングチャートを示している。そして、図２５では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯および非点灯を制御する部分のタイミングチャートを示している。

そして、図２５に示した第８の実施の形態と同様に、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。発光チップ組＃３（発光チップＣａ３およびＣｂ３）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、書込信号φＷ３の送信タイミングを、書込信号φＷ１の送信タイミングに対してずらしている。
以下では、第８の実施の形態と同様な部分については詳細な説明を省略し、ショットキー型接続ダイオードＳＤｙ１およびショットキー型接続ダイオードＳＤｚ１に関連する動作について説明する。

本実施の形態では、許可信号φＥ（φＥａおよびφＥｂ）および書込信号φＷ（φＷ１、φＷ２、φＷ３、…）の「Ｈ」と「Ｌ」との関係が、第８の実施の形態（図２５参照）と逆になっている。
すなわち、許可信号φＥａは、時刻ａにおいて、「Ｌ」（−３．３Ｖ）であって、時刻ｄにおいて、「Ｌ」から「Ｈ」（０Ｖ）に移行する。そして、時刻ｈにおいて、「Ｈ」から「Ｌ」に移行する。以下同様である。
書込信号φＷ１は、時刻ａにおいて、「Ｌ」（−３．３Ｖ）であって、時刻ｅにおいて、「Ｌ」から「Ｈ」（０Ｖ）に移行する。そして、時刻ｆにおいて、「Ｈ」から「Ｌ」に移行する。以下同様である。
また、点灯信号φＩ（φＩａおよびφＩｂ）において、第８の実施の形態の「Ｌ」（−３．３Ｖ）を、「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）としている。

では、図３３を参照しつつ、図３５のタイミングチャートにしたがって、発光チップＣａ１およびＣｂ１の動作を説明する。なお、第８の実施の形態と異なるもののみを説明する。そして、各時刻に付した番号は、第８の実施の形態と同じとする。
なお、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型半導体層８３にショットキー接合が形成されているとして、ショットキー接合の順方向電位Ｖｓを０．５Ｖとする。
（１）時刻ａ
＜発光装置６５＞
図３５に示したタイミングチャートの時刻ａにおいて、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｌ」（−３．３Ｖ）に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｌ」（−３．３Ｖ）に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｌ」になる（図２１（ｂ）参照）。これにより、発光チップＣのφＥ端子が「Ｌ」になる（図３３参照）。
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ２０を「Ｌ」に設定する。すると、書込信号ライン２０５〜２２４が「Ｌ」になる（図２１（ｂ）参照）。これにより、発光チップＣのφＷ端子が「Ｌ」になる（図３３参照）。

＜発光チップＣａ１＞
φＥが「Ｌ」（−３．３Ｖ）に設定されるので、発光サイリスタＬのゲート端子Ｇｌ（ショットキー型接続ダイオードＳＤｚおよびＳＤｙのアノード端子）の電位は「Ｌ」になる。
φＷ１が「Ｌ」に設定されるので、ショットキー型接続ダイオードＳＤｚのカソード端子も「Ｌ」になる。つまり、ショットキー型接続ダイオードＳＤｚのアノード端子およびカソード端子の電位はともに「Ｌ」である。
一方、転送サイリスタＴ１のゲート端子Ｇｔ１の電位は、第８の実施の形態において説明したように、−１．５Ｖであるので、ショットキー型接続ダイオードＳＤｙ１のカソード端子が−１．５Ｖになる。よって、ショットキー型接続ダイオードＳＤｙ１は逆バイアスになっている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は−３Ｖであるので、ショットキー型接続ダイオードＳＤｙ２も逆バイアスになっている。番号が３以上の転送サイリスタＴのゲート端子Ｇｔの電位は「Ｌ」であるので、番号が３以上のショットキー型接続ダイオードＳＤｙのカソード端子も「Ｌ」になっている。つまり、番号が３以上のショットキー型接続ダイオードＳＤｙのアノード端子およびカソード端子の電位はともに「Ｌ」である。
すなわち、ショットキー型接続ダイオードＳＤｙ、ＳＤｚは逆バイアス状態またはアノード端子とカソード端子が同電位であるので、ゲート端子Ｇｌの電位に影響を与えない。よって、ゲート端子Ｇｌは「Ｌ」（−３．３Ｖ）となって、発光サイリスタＬのしきい電圧は、−４．８Ｖである。

＜発光チップＣｂ１＞
発光チップＣｂ１においても、発光チップＣａ１と同じであるので、説明を省略する。

（２）時刻ｂ
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態になる。
＜発光チップＣａ１＞
転送サイリスタＴ１がターンオンして、ゲート端子Ｇｔ１（ショットキー型接続ダイオードＳＤｙ１のカソード端子）の電位が「Ｈ」（０Ｖ）になる。ショットキー型接続ダイオードＳＤｙ１のアノード端子（ゲート端子Ｇｌ１）は、「Ｌ」（−３．３Ｖ）であったので、ショットキー型接続ダイオードＳＤｙ１は逆バイアス状態が維持される。
ゲート端子Ｇｔ２（ショットキー型接続ダイオードＳＤｙ２のカソード端子）の電位が−１．５Ｖになるが、ショットキー型接続ダイオードＳＤｙ１と同様に、アノード端子（ゲート端子Ｇｌ２）は、「Ｌ」（−３．３Ｖ）であったので、ショットキー型接続ダイオードＳＤｙ２は逆バイアス状態が維持される。よって、ゲート端子Ｇｌ１の電位は「Ｌ」（−３．３Ｖ）が維持される。ゲート端子Ｇｔ３の電位も変化するが、ショットキー型接続ダイオードＳＤｙ３も逆バイアス状態が維持される。よって、すべてのゲート端子Ｇｌは「Ｌ」（−３．３Ｖ）が維持される。よって、発光サイリスタＬのしきい電圧は−４．８Ｖが維持される。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）に移行する。
＜発光チップＣａ１＞
発光サイリスタＬのしきい電圧が−４．８Ｖであるので、発光サイリスタＬは点灯（発光）しない。
よって、時刻ｃの直後において、転送サイリスタＴ１のみがオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
ゲート端子Ｇｌの電位が、「Ｌ」から「Ｈ」に向かって変化を始める。一方、ショットキー型接続ダイオードＳＤｚのカソード端子は「Ｌ」の書込信号線７４に接続されている。このため、ゲート端子Ｇｌの電位の変化とともに、ショットキー型接続ダイオードＳＤｚは順バイアス状態に移行する。すると、ゲート端子Ｇｌは、順バイアスのショットキー型接続ダイオードＳＤｚにより、書込信号線７４の電位である「Ｌ」（−３．３Ｖ）からショットキー接合の順方向電位Ｖｓ（０．５Ｖ）を引いた値、すなわち−２．８Ｖになる。
一方、ゲート端子Ｇｔ１の電位は０Ｖ、ゲート端子Ｇｔ２の電位は−１．５Ｖであるので、ショットキー型接続ダイオードＳＤｙ１、ＳＤｙ２は逆バイアス状態にある。また、ゲート端子Ｇｔ３の電位は−３Ｖ、番号が３以上のゲート端子Ｇｔの電位は、「Ｌ」（−３．３Ｖ）であるので、番号が３以上のゲート端子Ｇｌの電位（−２．８Ｖ）との差は、ショットキー接合の順方向電位Ｖｓ（０．５Ｖ）より絶対値で小さい。よって、ショットキー型接続ダイオードＳＤｙによって、ゲート端子Ｇｌの電位は影響を受けない。

以上説明したように、時刻ｄにおいては、ゲート端子Ｇｌの電位が、−２．８Ｖになる。しかし、発光サイリスタＬのしきい電圧は、−４．３Ｖである。よって、点灯信号φＩａが「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）であっても、発光サイリスタＬはターンオンできず、点灯（発光）しない。

＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。

（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１の属する発光チップ組＃１に送信される書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１が「Ｈ」になって、書込信号線７４の電位が「Ｈ」（０Ｖ）になると、書込信号線７４に接続されたショットキー型接続ダイオードＳＤｚ１のカソード端子が「Ｈ」になる。このとき、ショットキー型接続ダイオードＳＤｙ１のカソード端子（Ｇｔ１）は「Ｈ」（０Ｖ）である。また、ショットキー型接続ダイオードＳＤｚのアノード端子は、書込抵抗ＳＲｇｙ１を介して、「Ｈ」の許可信号線７６に接続されている。よって、発光サイリスタＬ１のゲート端子Ｇｌ１は、「Ｈ」（０Ｖ）になる。これにより、発光サイリスタＬ１は、しきい電圧が−１．５Ｖになり、点灯信号線７５が「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）であることにより、ターンオンして、点灯（発光）する。

一方、ゲート端子Ｇｔ２の電位は、−１．５Ｖであった。よって、書込信号線７４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｌ２が−２．８Ｖから「Ｈ」に向かって変化すると、−１Ｖでショットキー型接続ダイオードＳＤｙ２が順バイアスになって、ゲート端子Ｇｌ２の電位を−１Ｖに設定する。よって、発光サイリスタＬ２のしきい電圧は、−２．５Ｖとなる。点灯信号線７５は、「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）であるので、発光サイリスタＬ２はターンオンできず、点灯（発光）しない。
同様に、ゲート端子Ｇｔ３の電位は、−３Ｖであった。よって、書込信号線７４の電位が「Ｈ」（０Ｖ）になって、ゲート端子Ｇｌ３が−２．８Ｖから「Ｈ」に向かって変化すると、−２．５Ｖでショットキー型接続ダイオードＳＤｙ３が順バイアスになって、−２．５Ｖが維持される。よって、発光サイリスタＬ３のしきい電圧は、−４Ｖとなる。点灯信号線７５は、「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）であるので、発光サイリスタＬ３はターンオンできず、点灯（発光）しない。
同様に、番号が４以上のゲート端子Ｇｔの電位は、−３．３Ｖであったので、ゲート端子Ｇｌの電位は、−２．８Ｖに維持される。よって、番号が４以上の発光サイリスタＬのしきい電圧は−４．３Ｖであるので、番号が４以上の発光サイリスタＬはターンオンできず、点灯（発光）しない。
よって、時刻ｅの直後においては、転送サイリスタＴ１および発光サイリスタＬ１がオン状態にある。

＜発光チップＣｂ１＞
時刻ｅにおいて、上述したように、書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。しかし、許可信号φＥｂは、「Ｌ」（−３．３Ｖ）を維持している。
ショットキー型接続ダイオードＳＤｚのアノード端子は、書込抵抗ＳＲｇｙ１を介して、「Ｌ」の許可信号線７６に接続され、そのカソード端子は、「Ｈ」になった書込信号線７４に接続されている。よって、ショットキー型接続ダイオードＳＤｚは逆バイアスとなり、書込信号φＷ１（書込信号線７４）が「Ｌ」から「Ｈ」になった影響を、ゲート端子Ｇｌに与えない。
よって、発光サイリスタＬは、しきい電圧は−４．８Ｖを維持する。

なお、時刻ｅにおいては、点灯信号φＩｂが「Ｈ」の状態を維持している。このため、発光サイリスタＬは、しきい電圧によらず、ターンオンせず、点灯（発光）しない。
しかし、例え、発光チップＣａ１における時刻ｋの状態のように、点灯信号φＩｂが「Ｌｓ」（−２．５Ｖ＜「Ｌｓ」≦−１．５Ｖ）となっていても、上述したようにしきい電圧が−４．８Ｖであるので、発光サイリスタＬは、しきい電圧によらず、ターンオンせず、点灯（発光）しない。

この後の動作については、第８の実施の形態における動作および上記したショットキー型接続ダイオードＳＤｙおよびＳＤｚの動作を繰り返すことになる。よって、これ以降については、説明を省略する。

以上説明したように、第１２の実施の形態においては、許可信号φＥと書込信号φＷとがともに「Ｈ」の状態になることにより、オン状態の転送サイリスタＴにショットキー型接続ダイオードＳＤｙを介して接続された発光サイリスタＬをターンオンさせ、点灯（発光）させることができる。
すなわち、許可信号φＥが「Ｈ」である発光チップＣでは、書込信号φＷの「Ｌ」から「Ｈ」へ移行により、発光サイリスタＬの点灯（発光）が許可される。すなわち、許可信号φＥは発光サイリスタＬを半選択の状態に設定する。
一方、許可信号φＥが「Ｌ」であると、書込信号φＷが「Ｌ」から「Ｈ」へ移行しても、発光サイリスタＬの点灯（発光）が阻止される。

よって、複数の発光チップＣを複数の発光チップ群に分けるとともに、それぞれの発光チップ群に属する発光チップＣを発光チップ組にする。そして、それぞれの発光チップ群に一組の信号（第１転送信号φ１、第２転送信号φ２、許可信号φＥ、点灯信号φＩ）を、共通に送信する。ここで、各発光チップ群に送信する許可信号φＥの「Ｈ」になるタイミングをずらす。そして、許可信号φＥの「Ｈ」のタイミングに対応して、書込信号φＷの「Ｈ」の期間を発光チップ組に送信することで、発光装置６５を駆動することができる。
これにより、点灯（発光）のための大きな電流を流すための点灯信号ライン２０４を発光チップ群で共通にし、配線の数を抑制することができる。大きな電流を流すための配線が少なくなることにより、発光装置６５の回路基板６２の大きさ（サイズ）を小さくしうる。

（第１３の実施の形態）
第８の実施の形態では、４０個の発光チップＣを、２０個の発光チップＣａ１〜Ｃａ２０の発光チップ群＃ａと、２０個の発光チップＣｂ１〜Ｃｂ２０の発光チップ群＃ｂとに分けるとともに、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組（＃１〜＃２０）としていた。
第１３の実施の形態では、４０個の発光チップＣ（発光チップＣ１〜Ｃ４０）を、複数の発光チップ層（本実施の形態では、＃Ｌ１、＃Ｌ２、＃Ｌ３）に分け、発光チップ層毎に、第８の実施の形態を適用している。すなわち、各発光チップ層において、発光チップ群＃ａ、＃ｂが設けられるとともに、発光チップ群＃ａ、＃ｂに属する発光チップＣが発光チップ組を構成している（後述する図３９参照）。
以下では、第８の実施の形態と同様のものについては同じ符号を付して詳細な説明を省略する。

図３６は、第１３の実施の形態における発光チップＣの構成を示した図である。
発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＥ１端子、φＥ２端子、φ１端子、φＩ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷ端子、φＥ１端子の順に設けられ、基板８０の他端部からφＩ端子、φ１端子、φＥ２端子の順に設けられている。そして、発光素子列１０２は、φＥ１端子とφＥ２端子との間に設けられている。

図３７は第１３の実施の形態における発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図３７では、発光チップＣ１〜Ｃ１０の部分を示している。
信号発生回路１１０は、第１転送信号φ１と第２転送信号φ２とを送信する転送信号発生部１２０と、許可信号φＥａ、φＥｂおよび許可信号φＥ２１、φＥ２２、φＥ２３を送信する許可信号発生部１３０と、点灯信号φＩ１〜φＩ６を送信する点灯信号発生部１４０と、書込信号φＷ１〜φＷ７を送信する書込信号発生部１５０を備えている。

発光チップＣ（発光チップＣ１〜Ｃ４０）は、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番番号の発光チップＣ２、Ｃ４、Ｃ６、…とが向かい合うように、千鳥状に配列されている。そして、発光チップＣ（発光チップＣ１〜Ｃ４０）の発光素子が主走査方向に予め定められた間隔で並ぶように発光チップＣ（発光チップＣ１〜Ｃ４０）が配置されている。

信号発生回路１１０と発光チップＣ（発光チップＣ１〜Ｃ４０）とを接続する配線について説明する。
回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφ１端子に、第１転送信号φ１を送信するための第１転送信号ライン２０１、および発光チップＣ（発光チップＣ１〜Ｃ４０）のφ２端子に、第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１および第２転送信号φ２は、発光チップＣ（発光チップＣ１〜Ｃ４０）に共通（並列）に送信される。
回路基板６２には、信号発生回路１１０の許可信号発生部１３０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφＥ１端子およびφＥ２端子に、許可信号φＥａ、φＥｂ、φＥ２１、φＥ２２、φＥ２３を送信する許可信号ライン２０３ａ〜２０３ｅが設けられている。許可信号φＥａ、φＥｂは、φＥ１端子に送信され、許可信号φＥ２１、φＥ２２、φＥ２３はφＥ２端子に送信される。
回路基板６２には、点灯信号発生部１４０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφＩ端子に電流制限抵抗ＲＩを介して、点灯信号φＩａ１、φＩｂ１、φＩａ２、φＩｂ２、φＩａ３、φＩｂ３を送信するための点灯信号ライン２０４ａ〜２０４ｆが設けられている。
そして、信号発生回路１１０の書込信号発生部１５０から、発光チップＣ（発光チップＣ１〜Ｃ４０）のφＷ端子に書込信号φＷ１〜φＷ７を送信する書込信号ライン２０５〜２１１が設けられている。

図３８は、発光チップＣ（発光チップＣ１〜Ｃ４０）と、送信される許可信号φＥａ、φＥｂ、φＥ２１、φＥ２２、φＥ２３、書込信号φＷ１〜φＷ７、点灯信号φＩａ１、φＩｂ１、φＩａ２、φＩｂ２、φＩａ３、φＩｂ３との関係を説明する図である。図３７に示す回路基板６２上の配線構成は図３８に示す関係に従って設けられている。
例えば、発光チップＣ１のφＥ１端子は、許可信号ライン２０３ａに接続され、許可信号φＥａが送信される。φＥ２端子は、許可信号ライン２０３ｃに接続され、許可信号φＥ２１が送信される。φＷ端子は、書込信号ライン２０５に接続され、書込信号φＷ１が送信される。そして、φＩ端子は、点灯信号ライン２０４ａに接続され、点灯信号φＩａ１が送信される。他の発光チップＣ２〜Ｃ４０についても同様である。

図３９は、第１３の実施の形態における発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図３９では、発光チップＣ（発光チップＣ１〜Ｃ４０）を（２×７）×３のマトリクスの各要素として配置している。そして、発光チップＣ（発光チップＣ１〜Ｃ４０）と、許可信号φＥａ、φＥｂ、φＥ２１、φＥ２２、φＥ２３、書込信号φＷ１〜φＷ７、点灯信号φＩａ１、φＩｂ１、φＩａ２、φＩｂ２、φＩａ３、φＩｂ３との関係を示している。
ここでは、１４個の発光チップＣ１、Ｃ２、Ｃ７、Ｃ８、Ｃ１３、Ｃ１４、Ｃ１９、Ｃ２０、Ｃ２５、Ｃ２６、Ｃ３１、Ｃ３２、Ｃ３７、Ｃ３８を発光チップ層＃Ｌ１とし、この中の７個の発光チップＣ１、Ｃ７、Ｃ１３、Ｃ１９、Ｃ２５、Ｃ３１、Ｃ３７で発光チップ群＃ａ、残りの７個の発光チップＣ２、Ｃ８、Ｃ１４、Ｃ２０、Ｃ２６、Ｃ３２、Ｃ３８で発光チップ群＃ｂを構成する。そして、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとで一つの発光チップ組（＃１〜＃７）を構成する。例えば、発光チップＣ１とＣ２とで、発光チップ組＃１を構成する。
また、１４個の発光チップＣ３、Ｃ４、Ｃ９、Ｃ１０、Ｃ１５、Ｃ１６、Ｃ２１、Ｃ２２、Ｃ２７、Ｃ２８、Ｃ３３、Ｃ３４、Ｃ３９、Ｃ４０を発光チップ層＃Ｌ２とし、この中の７個の発光チップＣ３、Ｃ９、Ｃ１５、Ｃ２１、Ｃ２７、Ｃ３３、Ｃ３９で発光チップ群＃ａ、残りの７個の発光チップＣ４、Ｃ１０、Ｃ１６、Ｃ２２、Ｃ２８、Ｃ３４、Ｃ４０で発光チップ群＃ｂを構成する。発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとで一つの発光チップ組（＃１〜＃７）を構成する。
さらに、１２個の発光チップＣ５、Ｃ６、Ｃ１１、Ｃ１２、Ｃ１７、Ｃ１８、Ｃ２３、Ｃ２４、Ｃ２９、Ｃ３０、Ｃ３５、Ｃ３６を発光チップ層＃Ｌ３とし、この中の６個の発光チップＣ５、Ｃ１１、Ｃ１７、Ｃ２３、Ｃ２９、Ｃ３５で発光チップ群＃ａ、残りの６個の発光チップＣ６、Ｃ１２、Ｃ１８、Ｃ２４、Ｃ３０、Ｃ３６で発光チップ群＃ｂを構成する。発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとで一つの発光チップ組（＃１〜＃６）を構成する。発光チップ層＃Ｌ３では、発光チップ組＃７がない。
すなわち、本実施の形態では、発光チップ層＃Ｌ１〜＃Ｌ３毎に、第８の実施の形態で示した発光チップ群＃ａと＃ｂとが、設けられている。

各発光チップＣ（発光チップＣ１〜Ｃ４０）のφＥ１端子に送信される許可信号φＥａおよびφＥｂは、第８の実施の形態と同様に、発光チップ層＃Ｌ１〜＃Ｌ３にかかわらず、発光チップ群＃ａを構成する発光チップＣおよび発光チップ群＃ｂを構成する発光チップＣにそれぞれ共通に送信される。
各発光チップＣ（発光チップＣ１〜Ｃ４０）のφＷ端子に送信される書込信号φＷ１〜φＷ７は、第８の実施の形態と同様に、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを組とする発光チップ組（＃１〜＃７）毎に、発光チップ層＃Ｌ１〜＃Ｌ３にかかわらず、共通に送信される。
なお、点灯信号φＩａ１、φＩｂ１は、それぞれ発光チップ層＃Ｌ１の発光チップ群＃ａ、＃ｂの発光チップＣのφＩ端子に送信され、点灯信号φＩａ２、φＩｂ２は、それぞれ発光チップ層＃Ｌ２の発光チップ群＃ａ、＃ｂの発光チップＣのφＩ端子に送信され、点灯信号φＩａ３、φＩｂ３は、それぞれ発光チップ層＃Ｌ３の発光チップ群＃ａ、＃ｂの発光チップＣのφＩ端子に共通に送信される。
そして、許可信号φＥ２１、φＥ２２、φＥ２３は、それぞれが発光チップ層＃Ｌ１〜＃Ｌ３に属する発光チップＣのφＥ２端子に共通に送信される。すなわち、許可信号φＥ２１、φＥ２２、φＥ２３は、発光チップ層＃Ｌ１〜＃Ｌ３を選択（識別）する信号である。
なお、上記の配線構成から、発光チップ層＃Ｌ１〜＃Ｌ３毎に発光チップ群＃ａと＃ｂとを区別せず、発光チップ層＃Ｌ１〜＃Ｌ３を通して、発光チップ群＃ａおよび＃ｂとしてもよい。発光チップ組＃１〜＃７についても同様である。

ここで、本実施の形態における発光装置６５の回路基板６２の配線の数について説明する。
本実施の形態では、図３７に示したように、電源ライン２００ａおよび２００ｂ、第１転送信号ライン２０１、第２転送信号ライン２０２、許可信号ライン２０３ａ〜２０３ｅ、書込信号ライン２０５〜２１１、点灯信号ライン２０４ａ〜２０４ｆが設けられているので、２２本となる。よって、本実施の形態を用いない場合の４４本の１／２になる。

以上説明したように、第８の実施の形態では、図２２で示したように、発光チップＣは配線構成において２次元に配列されていると見ることができる。これに対して、本実施の形態では、発光チップＣは配線構成において３次元に配列されていると見ることができる。

図４０は、第１３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでは、発光チップＣ１を例に、発光チップＣを説明する。そこで、図４０において、発光チップＣを発光チップＣ１（Ｃ）と表記する。なお、図４０では、図３６と異なって、入力端子（Ｖｇａ端子、φ２端子、φＷ端子、φＥ１端子、φＥ２端子、φ１端子、φＩ端子）を、図中左端に示した。

図４０の発光チップＣ１（Ｃ）は、図６に示した第１の実施の形態の発光チップＣ１（Ｃ）において、ショットキー型許可ダイオードＳＤｅ１の代わりに、ショットキー型許可ダイオードＳＤｅ１１およびＳＤｅ１２を設けている。
そして、ショットキー型許可ダイオードＳＤｅ１１のカソード端子を許可信号線７６ａに、ショットキー型許可ダイオードＳＤｅ１２のカソード端子を許可信号線７６ｂに接続している。そして、許可信号線７６ａはφＥ１端子に、許可信号線７６ｂはφＥ２端子に接続されている。

本実施の形態では、発光チップＣの選択が、書込信号φＷ、許可信号φＥ１、φＥ２およびゲート端子Ｇｔによって行われることになる。よって、発光チップＣには、４入力のＡＮＤの機能が必要となる。
４入力ＡＮＤ回路ＡＮＤ５を、図４０の一点鎖線で囲んだ接続抵抗Ｒａ１、ショットキー型書込ダイオードＳＤｗ１、ショットキー型許可ダイオードＳＤｅ１１、ショットキー型許可ダイオードＳＤｅ１２で説明する。
４入力ＡＮＤ回路ＡＮＤ５は、接続抵抗Ｒａ１の一方の端子Ｏに、ショットキー型書込ダイオードＳＤｗ１のアノード端子、ショットキー型許可ダイオードＳＤｅ１１、ショットキー型許可ダイオードＳＤｅ１２のアノード端子が接続されて構成されている。そして、接続抵抗Ｒａ１の他方の端子Ｘが転送サイリスタＴ１のゲート端子Ｇｔ１に接続されている。ショットキー型書込ダイオードＳＤｗ１のカソード端子Ｙが書込信号線７４に接続され、ショットキー型許可ダイオードＳＤｅ１１のカソード端子Ｗが許可信号線７６ａに接続され、ショットキー型許可ダイオードＳＤｅ２１のカソード端子Ｚが許可信号線７６ｂに接続されている。
他のゲート端子Ｇｔ２、Ｇｔ３、Ｇｔ４、…とゲート端子Ｇｌ２、Ｇｌ３、Ｇｌ４、…との間にも、同様な４入力ＡＮＤ回路ＡＮＤ５が、それぞれ設けられている。

そして、端子Ｘ、端子Ｙ、端子Ｗ、端子Ｚが入力端子となり、端子Ｏが出力端子となっている。４入力ＡＮＤ回路ＡＮＤ５は、端子Ｘの電位Ｇｔ（Ｘ）、端子Ｙの電位φＷ（Ｙ）、端子Ｗの電位φＥ１（Ｗ）、端子Ｚの電位φＥ２（Ｚ）がすべて「Ｈ」（０Ｖ）になったときに、出力である端子Ｏの電位Ｇｌ（Ｏ）が「Ｈ」（０Ｖ）となる。このことにより、発光サイリスタＬのしきい電圧が−１．５Ｖとなって、点灯信号φＩ（発光チップＣ１ではφＩａ１）が「Ｌ」（−３．３Ｖ）であると、発光サイリスタＬがターンオンして、点灯（発光）する。
よって、４入力ＡＮＤ回路ＡＮＤ５は、４入力のＡＮＤとして働く。
なお、発光装置６５および発光チップＣ１（Ｃ）は、第１の実施の形態において説明したと同様に動作するので、詳細な説明を省略する。

ここでは、発光チップＣが配線構成において３次元に配列されるとしたが、さらに高次元に配列されてもよい。

（第１４の実施の形態）
第１４の実施の形態は、第８の実施の形態と発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成が異なっている。
図４１は、第１４の実施の形態における発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。なお、発光チップＣの構成は第８の実施の形態と同じである（図２１（ａ）、図２３参照）。図４１では、発光チップＣａ１〜Ｃａ５、発光チップＣｂ１〜Ｃｂ５の部分を示している。
以下では、本実施の形態について、第８の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。
信号発生回路１１０は、第８の実施の形態における点灯信号発生部１４０（図２１（ｂ）の点灯信号発生部１４０ａおよび１４０ｂ参照）の代わりに、消灯信号φＲａを送信する消灯信号発生部１７０ａと、消灯信号φＲｂを送信する消灯信号発生部１７０ｂとを備える。ここでは、消灯信号発生部１７０ａおよび１７０ｂをまとめて消灯信号発生部１７０と呼ぶ。また、消灯信号φＲａとφＲｂとをそれぞれ区別しないときは消灯信号φＲと呼ぶ。

回路基板６２には、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子に、電流制限抵抗ＲＩを介して、電源電位Ｖｇａを供給する電源線２００ｃが設けられている。同様に、発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）のφＩ端子に、電流制限抵抗ＲＩを介して、電源電位Ｖｇａを供給する電源線２００ｄが設けられている。
そして、消灯信号発生部１７０ａから、発光チップ群＃ａに属する発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子に、消灯信号φＲａを送信するための消灯信号ライン２４０ａが設けられている。また、消灯信号発生部１７０ｂから、発光チップ群＃ｂに属する発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）のφＩ端子に、消灯信号φＲｂを送信するための消灯信号ライン２４０ｂが設けられている。なお、消灯信号ライン２４０ａおよび２４０ｂは、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子と電流制限抵抗ＲＩとの間に、ダイオードＤｉを介して接続されている。ダイオードＤｉは、消灯信号発生部１７０ａおよび１７０ｂから、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子に電流が流れるように、アノード端子が消灯信号発生部１７０ａおよび１７０ｂ側に、カソード端子が発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子側に接続されている。

図４２は、第１４の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
本実施の形態のタイミングチャートは、図２５に示した第８の実施の形態におけるタイミングチャートにおける点灯信号φＩａを消灯信号φＲａに、点灯信号φＩｂを消灯信号φＲｂに置き換えたものにあたる。他は、第８の実施の形態と同じである。よって、消灯信号φＲａおよびφＲｂについて説明する。

発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子は、電流制限抵抗ＲＩを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））を供給する電源線２００ｃに接続されている。図４２のタイミングチャートの時刻ｃにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、ダイオードＤｉは逆バイアスになる。よって、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子は電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。
そして、第８の実施の形態と同様に、時刻ｅにおいて、書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、発光チップ群＃ａの発光チップＣａ１において、書込サイリスタＭ１がターンオンする。これにより、ゲート端子Ｇｌ１が−１．５Ｖになって、発光サイリスタＬ１は、しきい電圧が−３Ｖになって、ターンオンして点灯（発光）する。

その後、時刻ｏにおいて、消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、ダイオードＤｉが順バイアスになって、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子の電位をダイオードＤｉの拡散電位に設定する。このとき、ダイオードＤｉがシリコンによるものであると、拡散電位は０．６Ｖである。よって、φＩ端子の電位は−０．６Ｖになる。この電位はオン状態の発光サイリスタＬの維持電位（−１．５Ｖ）より絶対値で小さいので、発光サイリスタＬ１はオン状態が維持できず、ターンオフして消灯する。
また、時刻ｐにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、ダイオードＤｉが逆バイアスになる。これにより、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子の電位が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））となる。
このように、消灯信号φＲａは、点灯信号φＩａと同様に働く。消灯信号φＲｂも同様である。
本実施の形態では、消灯信号φＲａおよびφＲｂは、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子の電位を制御できればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン２４０ａおよび２４０ｂに低抵抗の配線を用いなくてもよい。

（第１５の実施の形態）
第１５の実施の形態は、第１４の実施の形態と発光装置６５の回路基板６２上の配線構成が異なっている。図４１に示した第１４の実施の形態では、消灯信号ライン２４０ａおよび２４０ｂと、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子との間に、ダイオードＤｉを用いていた。本実施の形態では、トランジスタＴｒを用いている。
図４３は第１５の実施の形態における発光装置６５の回路基板６２上の配線構成を示した図である。なお、発光チップＣの構成は第８の実施の形態と同じである（図２１（ａ）、図２３参照）。図４３では、発光チップＣａ１〜Ｃａ５、発光チップＣｂ１〜Ｃｂ５の部分を示している。
以下では、本実施の形態について、第１４の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。

回路基板６２の消灯信号ライン２４０ａおよび２４０ｂのそれぞれは、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子と電流制限抵抗ＲＩとの間に、トランジスタＴｒを介して接続されている。例えば、トランジスタＴｒはｐｎｐ型である。そして、トランジスタＴｒのベース端子が消灯信号ライン２４０ａまたは２４０ｂに接続されている。トランジスタＴｒのコレクタ端子が、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子と電流制限抵抗ＲＩとを接続する部分に接続されている。トランジスタＴｒのエミッタ端子は、「Ｈ」（０Ｖ）である基準電位Ｖｓｕｂが供給されている。

図４４は、第１５の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。
本実施の形態のタイミングチャートは、図４２に示した第１４の実施の形態におけるタイミングチャートにおける消灯信号φＲａおよびφＲｂの「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）を反転させたものにあたる。他は、第８の実施の形態と同じである。よって、消灯信号φＲａおよびφＲｂについて説明する。

発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子は、電流制限抵抗ＲＩを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））を供給する電源線２００ｃに接続されている。図４４のタイミングチャートの時刻ｃにおいて、消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、トランジスタＴｒのエミッタ端子とベース端子（φＲａの電位）とが「Ｈ」（０Ｖ）であるので、トランジスタＴｒはオフ状態になる。よって、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子は電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。
そして、時刻ｅにおいて、書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、発光チップ群＃ａの発光チップＣａ１の書込サイリスタＭ１がターンオンする。これにより、発光チップ群＃ａの発光チップＣａ１のゲート端子Ｇｌ１が−１．５Ｖになって、発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１が、しきい電圧が−３Ｖになって、ターンオンして点灯（発光）する。

その後、時刻ｏにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、トランジスタＴｒのエミッタ端子とベース端子との間が順バイアスになって、トランジスタＴｒがオン状態になる。これにより、トランジスタＴｒのコレクタ端子の電位が、エミッタ端子の電位、すなわち基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））になる。発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子の電位が「Ｈ」（０Ｖ）となって、オン状態であった発光サイリスタＬ１は、カソード端子の電位がアノード端子の電位と電同じになって、ターンオフして消灯する。
また、時刻ｐにおいて、消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、トランジスタＴｒがオフ状態になる。これにより、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子の電位が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））となる。
このように、消灯信号φＲａは、点灯信号φＩａと同様に働く。消灯信号φＲｂも同様である。
本実施の形態では、消灯信号φＲａおよびφＲｂは、トランジスタＴｒのベース端子に送信され、トランジスタＴｒをオン状態からオフ状態にできればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン２４０ａおよび２４０ｂに低抵抗の配線を用いなくてもよい。

（第１６の実施の形態）
第１６の実施の形態は、第１５の実施の形態と発光装置６５の回路基板６２上の配線構成および発光チップＣの回路構成が異なっている。
第１５の実施の形態における発光チップＣは、第８の実施の形態における発光チップＣ（図２３参照）と同じであった。本実施の形態における発光チップＣは、第８の実施の形態における発光チップＣに消灯サイリスタＲＴ（後述する図４６参照）を設けている。

図４５は、第１６の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２の配線構成を示した図である。図４５（ａ）は発光チップＣの構成を示し、図４５（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。
図４５（ａ）に示すように、発光チップＣは複数のボンディングパッドである入力端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＲ端子、φＩ端子）を備えている。これらの入力端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＲ端子、φＷ端子、φ２端子の順に設けられている。そして、発光素子列１０２は、Ｖｇａ端子とφ２端子との間に設けられている。

図４５（ｂ）に示すように、発光装置６５の信号発生回路１１０の構成は、第１４の実施の形態と同じである（図４１参照）。よって、回路基板６２に設けられた配線構成については、第１４の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。
回路基板６２に設けられた消灯信号φＲａを送信するための消灯信号ライン２４０ａは発光チップ群＃ａに属する発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩ端子に接続されている。消灯信号Ｒｂを送信するための消灯信号ライン２４０ｂは発光チップ群＃ｂに属する発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）のφＩ端子に接続されている。
ここでは、消灯サイリスタＲＴのアノード端子を第５のアノード端子、カソード端子を第５のカソード端子、ゲート端子を第５のゲート端子と呼ぶことがある。

図４６は、第１６の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図４６において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。図４６では、図４５（ｂ）に示した発光チップＣの回路構成と入力端子の位置が異なっているが、説明の便宜上、図中左に記載している。
なお、以下では、本実施の形態における発光チップＣａ１（Ｃ）の回路構成について、図２３に示した第８の実施の形態における発光チップＣと異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。

本実施の形態における発光チップＣａ１（Ｃ）では、点灯信号線７５は、Ｖｇａ端子に接続されている。図４６では、Ｖｇａ端子が２つ記載されているが、共通の一つの端子であるとする。
そして、発光チップＣａ１（Ｃ）には、消灯サイリスタＲＴが設けられている。消灯サイリスタＲＴのアノード端子は、発光チップＣａ１（Ｃ）の基板８０に接続されている。消灯サイリスタＲＴのカソード端子は、消灯抵抗Ｒｒを介して、消灯信号φＲａ（φＲ）が供給されるφＲ端子に接続されている。消灯サイリスタＲＴのゲート端子は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が供給される点灯信号線７５に接続されている。

本実施の形態では、発光装置６５は第１５の実施の形態において図４４で示したタイミングチャートに従って動作する。
消灯信号φＲａが送信される消灯信号端子の一例としてのφＲ端子は消灯サイリスタＲＴのゲート端子に接続されている。
時刻ｃにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）であると、消灯サイリスタＲＴのしきい電圧は−４．８Ｖである。消灯サイリスタＲＴは、カソード端子が電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が供給される点灯信号線７５に接続されているが、ターンオンしない。よって、点灯信号線７５の電位は「Ｌ」（−３．３Ｖ）に維持されている。
時刻ｅで書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、書込サイリスタＭ１がターンオンし、発光サイリスタＬ１がターンオンして点灯（発光）する。すると、点灯信号線７５は発光サイリスタＬ１のアノード端子の電位である−１．５Ｖになる。これにより、消灯サイリスタＲＴのしきい電圧が−３Ｖになる。

時刻ｏにおいて、消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、消灯サイリスタＲＴは、しきい電圧が−３Ｖであるので、ターンオンする。そして、点灯信号線７５に接続されているゲート端子の電位が「Ｈ」（０Ｖ）になる。
これにより、オン状態で点灯（発光）していた発光サイリスタＬ１がターンオフして消灯する。
時刻ｐにおいて、消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、オン状態にあった消灯サイリスタＲＴのアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、ターンオフする。すると、点灯信号線７５は、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））となる。なお、消灯サイリスタＲＴのゲート端子により点灯信号線７５の電位を、「Ｈ」（０Ｖ）に引き込むため、消灯抵抗Ｒｒの抵抗値は、電源ライン２００ｃまたは２００ｄと発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩ端子との間に設けられた電流制限抵抗ＲＩの抵抗値より小さく設定されている。
このように、消灯信号φＲａは、点灯信号φＩａと同様に働く。消灯信号φＲｂも同様である。

本実施の形態では、消灯信号φＲａおよびφＲｂは、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＲ端子に接続された消灯サイリスタＲＴをターンオンできればよく、大きな電流を供給しなくてもよい。よって、消灯信号ライン２４０ａおよび２４０ｂに低抵抗の配線を用いなくてもよい。
また、本実施の形態では、回路基板６２上に第１４の実施の形態におけるダイオードＤｉまたは第１５の実施の形態におけるトランジスタＴｒを設けないので、回路基板６２の構成が簡単になる。

（第１７の実施の形態）
第１７の実施の形態は、第８の実施の形態と発光装置６５の回路基板６２上の配線構成および発光チップＣの回路構成が異なっている。
第８の実施の形態における発光チップＣでは、基板８０上に設けられた１個の自己走査型発光素子アレイ（ＳＬＥＤ）で構成されていた。本実施の形態における発光チップＣは、基板８０上に設けられた２個の自己走査型発光素子アレイ（ＳＬＥＤ）（ＳＬＥＤ−ｌおよびＳＬＥＤ−ｒ）で構成されている。

図４７は、第１７の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２の配線構成を示した図である。図４７（ａ）は発光チップＣの構成を示し、図４７（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。
図４７（ａ）に示すように、発光チップＣは複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＷｌ端子、φＥ端子、φＩｌ端子、φ１端子、φＷｒ端子、φＩｒ端子）を備えている。これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＷｌ端子、φＥ端子、φＩｌ端子の順に設けられ、基板８０の他端部からφＩｒ端子、φＷｒ端子、φ１端子の順に設けられている。そして、発光素子列１０２は、φＩ１端子とφ１端子との間に設けられている。

本実施の形態における発光装置６５では、第８の実施の形態と同様に、発光部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている（図２０参照）。
図４７（ｂ）に示すように、発光装置６５の信号発生回路１１０の構成は、第８の実施の形態と同様である（図２１（ｂ）参照）。よって、回路基板６２に設けられた配線構成については、第８の実施の形態と異なるものを中心に説明し、同様のものについては同じ符号を付して詳細な説明を省略する。

発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩｌ端子およびφＩｒ端子は、点灯信号発生部１４０ａから共通に点灯信号φＩａが送信される。発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）の制御端子の一例としてのφＥ端子は、許可信号発生部１３０ａから共通に許可信号φＥａが送信される。
発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）のφＩｌ端子およびφＩｒ端子は、点灯信号発生部１４０ｂから共通に点灯信号φＩｂが送信される。発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）の制御端子の一例としてのφＥ端子は、許可信号発生部１３０ｂから共通に許可信号φＥｂが送信される。
そして、発光チップ組＃１を構成する発光チップＣａ１およびＣｂ１の制御端子の一例としてのφＷｌ端子には、書込信号φＷｌ１が共通に送信され、制御端子の一例としてのφＷｒ端子には、書込信号φＷｒ１が共通に送信される。発光チップ組＃２を構成する発光チップＣａ２およびＣｂ２のφＷｌ端子には、書込信号φＷｌ２が共通に送信され、φＷｒ端子には、書込信号φＷｒ２が共通に送信される。他の発光チップ組＃３〜＃２０についても同様である。
なお、書込信号φＷｌ１、φＷｌ２、φＷｌ３、…をそれぞれ区別しないときは、書込信号φＷｌと呼び、書込信号φＷｒ１、φＷｒ２、φＷｒ３、…をそれぞれ区別しないときは、書込信号φＷｒと呼ぶ。

すなわち、第８の実施の形態におけると同様に、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）には、第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａが共通に送信される。同様に、発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）には、第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、点灯信号φＩｂが共通に送信される。
一方、発光チップ群＃ａの一個の発光チップＣと発光チップ群＃ｂの一個の発光チップＣとで構成される発光チップ組には、組毎に書込信号φＷｌおよびφＷｒが共通に送信される。

図４８は、第１７の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。なお、図４７（ｂ）に示した発光チップＣの構成とは、入力端子の位置が異なっているが、説明の便宜上、図４８では図中左に記載している。
なお、本実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）は、第１の実施の形態において、図６に示したものである。

図４８に示すように、発光チップＣは、図中左側より、転送サイリスタＴｌ１、Ｔｌ２、Ｔｌ３、…および発光サイリスタＬｌ１、Ｌｌ２、Ｌｌ３、…が番号順に設けられている。他の素子についても、詳細な説明を省略するが図６に示したと同様に設けられている。これらに素子により、ＳＬＥＤ−ｌが構成されている。同様に、図中右側より、転送サイリスタＴｒ１、Ｔｒ２、Ｔｒ３、…および発光サイリスタＬｒ１、Ｌｒ２、Ｌｒ３、…が番号順に設けられている。他の素子についても、詳細な説明を省略するが図６に示したと同様に設けられている。これらに素子により、ＳＬＥＤ−ｒが構成されている。
以下では、転送サイリスタＴｌ１、Ｔｌ２、Ｔｌ３、…および転送サイリスタＴｒ１、Ｔｒ２、Ｔｒ３、…をそれぞれ区別しないときは、転送サイリスタＴと呼ぶ。同様に、発光サイリスタＬｌ１、Ｌｌ２、Ｌｌ３、…および発光サイリスタＬｒ１、Ｌｒ２、Ｌｒ３、…をそれぞれ区別しないときは、発光サイリスタＬと呼ぶ。
なお、発光サイリスタＬの個数は、ＳＬＥＤ−ｌおよびＳＬＥＤ−ｒのそれぞれにおいて１２８個など、予め定められた個数としてよい。

そして、ＳＬＥＤ−ｌにおける奇数番号の転送サイリスタＴのカソード端子は、第１転送信号線７２ｌに接続され、電流制限抵抗Ｒｌ１を介して、図中右端に示されたφ１端子に接続されている。ＳＬＥＤ−ｒにおける偶数番号の転送サイリスタＴのカソード端子は、第２転送信号線７３ｌに接続され、電流制限抵抗Ｒｌ２を介して、図中左端に示されたφ２端子に接続されている。
ＳＬＥＤ−ｌのスタートダイオードＤｘｌ０は、アノード端子が第２転送信号線７３ｌに接続され、カソード端子が転送サイリスタＴｌ１のゲート端子（符号なし）に接続されている。
一方、ＳＬＥＤ−ｒにおける奇数番号の転送サイリスタＴのカソード端子は、第１転送信号線７２ｒに接続され、電流制限抵抗Ｒｒ１を介して、図中右端に示されたφ１端子に接続されている。ＳＬＥＤ−ｌにおける偶数番号の転送サイリスタＴのカソード端子は、第２転送信号線７３ｒに接続され、電流制限抵抗Ｒｒ２を介して、図中左端に示されたφ２端子に接続されている。
ＳＬＥＤ−ｒのスタートダイオードＤｘｒ０は、アノード端子が第２転送信号線７３ｒに接続され、カソード端子が転送サイリスタＴｒ１のゲート端子（符号なし）に接続されている。
φ１端子には第１転送信号φ１が送信され、φ２端子には第２転送信号φ２が送信される。すなわち、第１転送信号φ１および第２転送信号φ２は、ＳＬＥＤ−ｌとＳＬＥＤ−ｒとに共通に送信される。

ＳＬＥＤ−ｌのショットキー型書込ダイオードＳＤｗｌ１、ＳＤｗｌ２、ＳＤｗｌ３、…のカソード端子は、書込信号線７４ｌに接続されている。書込信号線７４ｌは、図中左端に示されたφＷｌ端子に接続されている。
ＳＬＥＤ−ｒのショットキー型書込ダイオードＳＤｗｒ１、ＳＤｗｒ２、ＳＤｗｒ３、…のカソード端子は、書込信号線７４ｒに接続されている。書込信号線７４ｌは、図中右端に示されたφＷｒ端子に接続されている。
ＳＬＥＤ−ｌのショットキー型許可ダイオードＳＤｅｌ１、ＳＤｅｌ２、ＳＤｅｌ３、…およびショットキー型許可ダイオードＳＤｅｒ１、ＳＤｅｒ２、ＳＤｅｒ３、…のカソード端子は許可信号線７６に接続されている。許可信号線７６は、図中左端に示されたφＥ端子に接続されている。
φＷｌ端子には書込信号φＷｌが、φＷｒ端子には書込信号φＷｒが送信される。すなわち、書込信号φＷｌとφＷｒとが、ＳＬＥＤ−ｌとＳＬＥＤ−ｒとに個別に送信される。これに対して、許可信号φＥは、ＳＬＥＤ−ｌとＳＬＥＤ−ｒとに共通に送信される。
なお、φＷｌ端子とφＷｒ端子とをそれぞれ区別しないときはφＷ端子と呼ぶ。

ＳＬＥＤ−ｌの発光サイリスタＬｌ１、Ｌｌ２、Ｌｌ３、…のカソード端子は、点灯信号線７５ｌに接続されている。点灯信号線７５ｌは、図中左端に示されたφＩｌ端子に接続されている。
ＳＬＥＤ−ｒの発光サイリスタＬｒ１、Ｌｒ２、Ｌｒ３、…のカソード端子は、点灯信号線７５ｒに接続されている。点灯信号線７５ｒは、図中右端に示されたφＩｒ端子に接続されている。
発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ２０）のφＩｌ端子とφＩｒとには点灯信号φＩａが送信され、発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ２０）のφＩｌ端子とφＩｒとには点灯信号φＩｂが送信される。

図４９は、第１７の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。図４９では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）の動作を説明するタイミングチャートを示している。
そして、発光チップＣａ１のＳＬＥＤ−ｌでは、発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、発光チップＣａ１のＳＬＥＤ−ｒでは、発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとした。また、発光チップＣｂ１のＳＬＥＤ−ｌでは、発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、発光チップＣｂ１のＳＬＥＤ−ｒでは、発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。

第１７の実施の形態では、発光チップＣのＳＬＥＤとして、第１の実施の形態の発光チップＣのＳＬＥＤを用いた。よって、第１の実施の形態における選択信号φＶで説明したように（図８参照）、本実施の形態における許可信号φＥａおよびφＥｂと書込信号φＷｌ１およびφＷｒ１は、「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）とを逆にしている。他は、第８の実施の形態と同様である（図２５参照）。よって、本実施の形態の発光チップＣの動作は、第１の実施の形態および第８の実施の形態における説明から分かる。よって、詳細な説明を省略する。

（第１８の実施の形態）
第１８の実施の形態は、第１７の実施の形態と発光装置６５の回路基板６２上の配線構成および発光チップＣの回路構成が異なっている。
本実施の形態における発光チップＣも、基板８０上に設けられた２個の自己走査型発光素子アレイ（ＳＬＥＤ）で構成されている。

図５０は、第１８の実施の形態における発光チップＣの構成、発光装置６５の信号発生回路１１０の構成および回路基板６２の配線構成を示した図である。図５０（ａ）は発光チップＣの構成を示し、図５０（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。
図５０（ａ）に示すように、発光チップＣは複数のボンディングパッドである入力端子（Ｖｇａ端子、φ２端子、φＥｌ端子、φＷ端子、φＩｌ端子、φ１端子、φＥｒ端子、φＩｒ端子）を備えている。これらの入力端子は、基板８０の一端部からＶｇａ端子、φ２端子、φＥｌ端子、φＷ端子、φＩｌ端子の順に設けられ、基板８０の他端部からφＩｒ端子、φＥｒ端子、φ１端子の順に設けられている。そして、発光素子列１０２は、φＩ１端子とφ１端子との間に設けられている。
すなわち、第１７の実施の形態では、φＷｌ、φＷｒ、φＥが設けられていたが、本実施の形態では、制御端子の一例としてのφＥｌ、φＥｒ、φＷが設けられている。

本実施の形態における発光装置６５では、第８の実施の形態と同様に、発光部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０とを、主走査方向に二列に千鳥状に配置して構成されている（図２０参照）。
図５０（ｂ）に示すように、発光装置６５の信号発生回路１１０の構成は、第８および第１７の実施の形態と異なって、転送信号発生部１２０は、第１転送信号φ１および第２転送信号φ２を、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφ１端子およびφ２端子にそれぞれ送信する。
許可信号発生部１３０ａは、許可信号φＥｌを発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＥｌ端子に共通に送信し、許可信号発生部１３０ｂは、許可信号φＥｒを発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＥｒ端子に共通に送信する。許可信号φＥｌと許可信号φＥｒとをそれぞれ区別しないときは許可信号φＥと呼ぶ。
点灯信号発生部１４０ａは、点灯信号φＩｌを、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩｌ端子に送信し、点灯信号φＩｒを、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のφＩｒ端子に送信する。

そして、書込信号φＷａ１が発光チップＣａ１のφＷ端子に送信される。同様に、書込信号φＷｂ１が発光チップＣｂ１のφＷ端子に送信される。他の発光チップＣａ２〜Ｃａ２０、Ｃｂ２〜Ｃｂ２０についても同様であって、それぞれのφＷ端子に書込信号φＷａ２〜φＷａ２０、φＷｂ２〜φＷｂ２０が送信される。

図５１は、第１８の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣ回路構成を説明するための等価回路図である。なお、図５０（ａ）に示した発光チップＣの構成とは、入力端子の位置が異なっているが、説明の便宜のためである。
なお、本実施の形態における発光チップＣは、第１７の実施の形態の発光チップＣと一部の配線の構成が異なっている。

すなわち、ＳＬＥＤ−ｌのショットキー型書込ダイオードＳＤｗｌ１、ＳＤｗｌ２、ＳＤｗｌ３、…およびＳＬＥＤ−ｒのショットキー型書込ダイオードＳＤｗｒ１、ＳＤｗｒ２、ＳＤｗｒ３、…のカソード端子は、書込信号線７４に接続されている。書込信号線７４は、図中左端に示された制御端子の一例としてのφＷ端子に接続されている。
ＳＬＥＤ−ｌのショットキー型許可ダイオードＳＤｅｌ１、ＳＤｅｌ２、ＳＤｅｌ３、…のカソード端子は許可信号線７６ｌに接続されている。許可信号線７６ｌは、図中左端に示された制御端子の一例としてのφＥｌ端子に接続されている。
ＳＬＥＤ−ｒのショットキー型許可ダイオードＳＤｅｒ１、ＳＤｅｒ２、ＳＤｅｒ３、…のカソード端子は許可信号線７６ｒに接続されている。許可信号線７６ｒは、図中左端に示された制御端子の一例としてのφＥｒ端子に接続されている。
他は、第１７の実施の形態と同じである。

すなわち、本実施の形態では、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のそれぞれのＳＬＥＤ−ｌをＳＬＥＤ群＃ｌとし、発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のそれぞれのＳＬＥＤ−ｒをＳＬＥＤ群＃ｒとしている。
そして、各発光チップＣ（発光チップＣａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０）のＳＬＥＤ−ｌとＳＬＥＤ−ｒとを組としている。

図５２は、第１８の実施の形態における発光チップＣの動作を説明するためのタイミングチャートである。図５２では、発光チップ組＃ｌに属する発光チップＣａ１のＳＬＥＤ−ｌ（Ｃａ１（ＳＬＥＤ−ｌ））および発光チップＣｂ１のＳＬＥＤ−ｌ（Ｃｂ１（ＳＬＥＤ−ｌ））と、発光チップ組＃ｒに属する発光チップＣａ１のＳＬＥＤ−ｒ（Ｃａ１（ＳＬＥＤ−ｒ））および発光チップＣｂ１のＳＬＥＤ−ｒ（Ｃｂ１（ＳＬＥＤ−ｒ））との動作を説明するタイミングチャートを示している。
そして、発光チップＣａ１のＳＬＥＤ−ｌでは、発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、発光チップＣｂ１のＳＬＥＤ−ｌでは、発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとした。また、発光チップＣａ１のＳＬＥＤ−ｒでは、発光サイリスタＬ１〜Ｌ４をすべて点灯させるとし、発光チップＣｂ１のＳＬＥＤ−ｒでは、発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。

第１８の実施の形態における発光装置６５は、第８の実施の形態における発光チップ群＃ａを発光チップ群＃ｌと、発光チップ群＃ｂを発光チップ群＃ｒと置き換えるとともに、発光チップ組をＳＬＥＤ−ｌとＳＬＥＤ−ｒとの組に置き換えたものにあたる。
よって、図５２に示す本実施の形態における発光チップＣの動作は、第１の実施の形態および第８の実施の形態に対する説明から分かる。よって、詳細な説明を省略する。

（第１９の実施の形態）
第１９の実施の形態は、第１８の実施の形態と発光チップＣの回路構成が異なっている。
図５３は、第１９の実施の形態における発光チップＣの回路構成を説明するための等価回路図である。
第１８の実施の形態では、図５２に示したように、許可信号φＥｌとφＥｒとは、同時に「Ｈ」（０Ｖ）になることがない。したがって、本実施の形態では、許可信号線７６ｌと許可信号線７６ｒとを、反転サイリスタＩＴを介して接続し、一方が「Ｈ」（０Ｖ）のとき、他方を「Ｌ」（−３．３Ｖ）としている。これにより、許可信号φＥｌまたはφＥｒの一方を省略している。これにともない、φＥｌ端子またはφＥｒ端子の一方も省略している。
以下では、図５３において、図５１に示した第１８の実施の形態と異なるものについて説明し、同様なものには同一の符号を付して詳細な説明を省略する。
ここでは、反転サイリスタＩＴのアノード端子を第６のアノード端子、カソード端子を第６のカソード端子、ゲート端子を第６のゲート端子と呼ぶことがある。

制御信号線の一例としての許可信号線７６ｌの一端は、図中左端に示されたφＥ端子に接続されている。許可信号線７６ｌの他端は、反転サイリスタＩＴのカソード端子に抵抗ＲＫを介して接続されている。
反転サイリスタＩＴのアノード端子は、基板８０に接続されている。
反転サイリスタＩＴのゲート端子は、電流制限抵抗ＲＧを介して電源線７１に接続され、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））が供給されている。そして、反転サイリスタＩＴのゲート端子は、制御信号線の一例としての許可信号線７６ｒの一端に接続されている。許可信号線７６ｌの他端には入力端子が設けられていない。

許可信号φＥが「Ｈ」（０Ｖ）であると、許可信号線７６ｌが「Ｈ」（０Ｖ）になる。反転サイリスタＩＴのカソード端子の電位はアノード端子の電位の「Ｈ」（０Ｖ）であるので、反転サイリスタＩＴはオフ状態にある。すると、許可信号線７６ｒは、電流制限抵抗ＲＧを介して電源線７１に接続されているので、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））になる。そして、ＳＬＥＤ−ｒのいずれかの発光サイリスタＬｒがオン状態になると、順バイアスのショットキー型許可ダイオードＳＤｅｒを介して、許可信号線７６ｒおよび許可信号線７６ｒに接続された反転サイリスタＩＴのゲート端子の電位が−０．５Ｖに移行する。これにより、反転サイリスタＩＴのしきい電圧が−２Ｖになる。
このあと、許可信号φＥが「Ｌ」（−３．３Ｖ）になって、許可信号線７６ｌの電位が「Ｌ」（−３．３Ｖ）になると、反転サイリスタＩＴがターンオンしてオン状態になる。すると、反転サイリスタＩＴのゲート端子の電位が「Ｈ」（０Ｖ）になって、許可信号線７６ｒの電位が「Ｈ」（０Ｖ）になる。
すなわち、反転サイリスタＩＴは、インバータとして働き、許可信号φＥの電位にしたがって、許可信号線７６ｌと７６ｒとを交互に「Ｈ」（０Ｖ）と「Ｌ」（−３．３Ｖ）との電位に設定する。
これにより、図５２に示した許可信号φＥｌを許可信号φＥとし、許可信号φＥｒを省略しうる。

第１から第１９の実施の形態において、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１から第１９の実施の形態において、第１の電気的手段として結合ダイオードＤｘを用いたが、第１の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などを用いてもよい。
第１の実施の形態において、第２の電気的手段として、接続抵抗Ｒａを用い、第８の実施の形態において、ショットキー型接続ダイオードＳＤｙを用いた。第２の電気的手段は、抵抗、ダイオード、ショットキー型ダイオードであってもよい。
第１の実施の形態において、第３の電気的手段として、ショットキー型書込ダイオードＳＤｗ、ショットキー型許可ダイオードＳＤｅを用い、第４の実施の形態において、書込抵抗Ｒｗ、許可抵抗Ｒｅを用いた。第３の電気的手段は、ダイオード、ショットキー型ダイオード、抵抗であってもよい。
さらに、第８から第１１の実施の形態において、第４の電気的手段として接続ダイオードＤｙを、第８から第１１の実施の形態において、第５の電気的手段として接続ダイオードＤｚを用いた。第４の電気的手段および第５の電気的手段は、電位降下を生じさせて電位をシフトさせるものであればよく、抵抗などであってもよい。
第８の実施の形態において、第６の電気的手段として、書込抵抗ＲＷおよび許可抵抗ＲＥを用いたが、ダイオードであってもよい。

また、発光素子列１０２の発光点（発光サイリスタＬ）の数を１２８として説明したが、この個数は任意に設定しうる。
第１から第１３の実施の形態において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個または２個搭載されているとしたが、３個以上であってもよい。

そして、第８から第１２の実施の形態において、発光チップ郡を構成する発光チップＣの数および発光チップ組を構成する発光チップＣの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。この場合、同じ発光チップ群に属する発光チップＣは同時に点灯制御される。

さらに、第１から第１９の実施の形態では、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンにおいても、回路の極性を変更することによって用いうる。

１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０…転送信号発生部、１３０…許可信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、１６０…選択信号発生部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ、φＥｌ、φＥｒ、φＥ２１、φＥ２２、φＥ２３）…許可信号、φＷ（φＷ１〜φＷ２０）…書込信号、φＲ（φＲａ、φＲｂ）…消灯信号、φＩ（φＩａ、φＩｂ）…点灯信号、φＶ（φＶａ〜φＶｊ）…選択信号、Ｃ１〜Ｃ４０、Ｃａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｍ…書込サイリスタ、Ｍ０…書込許可サイリスタ、Ｄｘ…結合ダイオード、Ｄｙ…接続ダイオード、Ｄｚ…接続ダイオード、ＳＤｗ、ＳＤＷ…ショットキー型書込ダイオード、ＳＤｅ、ＳＤＥ…ショットキー型許可ダイオード、ＳＤｙ…ショットキー型接続ダイオード、ＳＤｚ…ショットキー型接続ダイオード、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位

Claims (7)

1. それぞれが複数の発光素子を有する複数の発光素子アレイと、
   前記複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、
   前記Ｍ個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、
   前記Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、
   前記Ｍ個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、
   を備え、
   前記第２の配線および前記第４の配線には、前記Ｍ個の発光素子アレイ群毎に前記許可信号および前記点灯信号が送信時刻をずらして送信されるとともに、前記第３の配線には、前記Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されること
   を特徴とする発光装置。
2. それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
   を備えることを特徴とするプリントヘッド。
3. 像保持体を帯電する帯電手段と、
   それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力を供給する点灯信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該点灯信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された前記静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えることを特徴とする画像形成装置。
4. それぞれが複数の発光素子を有する複数の発光素子アレイと、
   前記複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、
   前記Ｍ個の発光素子アレイ群毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、
   前記Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、前記転送信号により前記制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、
   前記Ｍ個の発光素子アレイ群毎に、前記許可信号および前記書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、
   前記第２の配線および前記第４の配線には、前記Ｍ個の発光素子アレイ群毎に前記許可信号および前記制御信号が送信時刻をずらして送信されるとともに、前記第３の配線には、前記Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、前記書込信号が送信されること
   を特徴とする発光装置。
5. 前記許可信号および前記書込信号により選択される発光素子に点灯のための電力を供給する電源線をさらに備え、前記制御信号は、当該電源線により当該発光素子に加えられる電位を、当該発光素子が点灯する電位と消灯する電位とで切り替える信号であることを特徴とする請求項４に記載の発光装置。
6. それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
   を備えることを特徴とするプリントヘッド。
7. 像保持体を帯電する帯電手段と、
   それぞれが複数の発光素子を有する複数の発光素子アレイと、当該複数の発光素子アレイが分けられて構成されたＭ個（Ｍは２以上の整数）の発光素子アレイ群を構成するそれぞれの発光素子アレイの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に設定する転送信号を、少なくともそれぞれの発光素子アレイ群を構成する複数の発光素子アレイに対して、共通に送信する第１の配線と、当該Ｍ個の発光素子アレイ群毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する許可信号を、共通に送信する第２の配線と、当該Ｍ個の発光素子アレイ群のそれぞれに属する発光素子アレイから当該Ｍ個の発光素子アレイ群をまたいで構成されたＮ個（Ｎは２以上の整数）の発光素子アレイ組毎に、当該転送信号により当該制御の対象に設定された発光素子を点灯の対象として選択する書込信号を、共通に送信する第３の配線と、当該Ｍ個の発光素子アレイ群毎に、当該許可信号および当該書込信号により選択される発光素子に、点灯のための電力供給を制御する制御信号を、共通に送信する第４の配線と、を備え、当該第２の配線および当該第４の配線には、当該Ｍ個の発光素子アレイ群毎に当該許可信号および当該制御信号が送信時刻をずらして送信されるとともに、当該第３の配線には、当該Ｎ個の発光素子アレイ組毎に、当該送信時刻のずれに応じたタイミングで、当該書込信号が送信される発光装置を備え、前記像保持体を露光して静電潜像を形成する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された前記静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えることを特徴とする画像形成装置。

Images