CN101651146B

CN101651146B - 发光元件芯片、曝光装置和图像形成设备

Info

Publication number: CN101651146B
Application number: CN2009101294410A
Authority: CN
Inventors: 近藤义尚
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2008-08-13
Filing date: 2009-03-18
Publication date: 2012-12-26
Anticipated expiration: 2029-03-18
Also published as: JP2010045230A; US20100038671A1; US8174031B2; CN101651146A

Abstract

公开了一种发光元件芯片、曝光装置以及图像形成设备。发光元件芯片包括：基片；发光部分，其包括多个发光元件，每个发光元件均具有层叠在基片上的第一导电类型的第一半导体层、层叠在第一半导体层上的第二导电类型的第二半导体层、层叠在第二半导体层上的第一导电类型的第三半导体层、以及层叠在第三半导体层上的第二导电类型的第四半导体层，其中第二导电类型是与第一导电类型不同的导电类型；所述发光元件芯片还包括控制器，所述控制器包括逻辑运算元件，其执行逻辑运算操作来使多个发光元件执行发光操作，逻辑运算元件是通过将第一半导体层、第二半导体层、第三半导体层和第四半导体层中某几个顺次的层进行组合来形成的。

Description

发光元件芯片、曝光装置和图像形成设备

技术领域

本发明涉及发光元件芯片、曝光装置和图像形成设备。

背景技术

在诸如打印机、复印机或传真机的电子照相图像形成设备中，在记录纸张上如下形成图像。首先，通过使光学记录单元发光来在均匀充电的光导体上形成静电潜像，从而把图像信息传输到光导体上。然后，通过用调色剂进行显影来使静电潜像可见。最后，将调色剂图像转印并固定到记录纸张上。作为前述的光学记录单元，除了在快速扫描方向上使用激光束进行激光扫描以执行曝光的光学扫描记录单元以外，近年来已经在应用使用下述曝光装置的光学记录单元。这种曝光装置包括大量排列在快速扫描方向上的发光元件芯片，并且每个发光元件芯片都包括一个发光元件阵列，所述发光元件阵列由一维排列的发光元件(如发光二极管LED)构成。

日本专利申请特许公开No.2004-207444提出了一种微缩发光元件头的技术。在该技术中，将发光元件芯片(均包含LED作为发光元件)构成为薄膜；把发光元件芯片焊接到基片上，该基片具有用于控制发光元件阵列的集成电路；然后使发光元件阵列和集成电路互连。

这里，在包括大量一维排列的自扫描型发光元件阵列的曝光装置中(其中发光元件阵列由具有例如pnpn或者npnp结构的发光晶闸管构成)，需要与用于发光元件阵列的发光信号一样多的排列的发光元件芯片。于是，曝光装置具有如下问题，即信号线的数量随着发光元件芯片的数量增加而增加，这会使信号线的布线复杂。

发明内容

本发明提供包含发光元件阵列的发光元件芯片，所述发光元件阵列具有允许减小复杂度的信号线布线的结构。

根据本发明的第一方面，提供了一种发光元件芯片，其包括：基片；发光部分，所述发光部分包括多个发光元件，每个发光元件均具有层叠在基片上的第一导电类型的第一半导体层、层叠在第一半导体层上的第二导电类型的第二半导体层、层叠在第二半导体层上的第一导电类型的第三半导体层以及层叠在第三半导体层上的第二导电类型的第四半导体层，其中第二导电类型是与第一导电类型不同的导电类型；所述发光元件芯片还包括控制器，包括逻辑运算元件，其执行逻辑运算操作来使发光部分的多个发光元件执行发光操作，逻辑运算元件是通过将层叠在基片上的第一半导体层，层叠在第一半导体层上的第二半导体层，层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上第四半导体层中某几个顺次的层进行组合形成的。

根据本发明的第二方面，在发光元件芯片的第一方面中，发光元件芯片还包括含有多个设置元件的设置部分，所述多个设置元件是对应于多个发光元件而分别提供的，当设置元件导通时，每个设置元件都使得发光元件中相应的一个准备好发光，并且每个设置元件都具有层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层。

根据本发明的第三方面，在发光元件芯片的第一方面和第二方面的任意一个中，所述控制器包括NOT电路作为逻辑运算元件，所述NOT电路包括：输入电极，信号输入到该输入电极；输出电极，从该输出电极输出逻辑运算结果；基准电位电极，其被设置为具有基准电位；以及直流电压电极，其提供直流电压以使第一半导体层和第二半导体层的结正向偏置，其中第一半导体层连接到基准电位电极，第二半导体层连接到直流电压电极，第三半导体层连接到输入电极，第四半导体层连接到输出电极。

根据本发明的第四方面，在发光元件芯片的第三方面中，当第一导电类型为p型时，空穴为载流子并且当第二导电类型为n型时，电子为载流子，所述控制器包括NOR电路作为逻辑运算元件，所述NOR电路由多个共用基准电位电极、直流电压电极和输出电极的NOT电路构成，该NOR电路分别通过多个输入电极接收多个信号。

根据本发明的第五方面，在发光元件芯片的第三方面中，当第一导电类型为n型时，电子为载流子并且当第二导电类型为p型时，空穴为载流子，所述控制器包括NAND电路作为逻辑运算元件，所述NAND电路由多个共用基准电位电极、直流电压电极和输出电极的NOT电路构成，该NAND电路分别通过多个输入电极接收多个信号。

根据本发明的第六方面，在发光元件芯片的第一方面中，所述控制器包括晶体管开关作为逻辑运算元件，所述晶体管开关具有多集电极，并且多集电极中的至少一个集电极连接至包含在发光部分的发光元件中的第二半导体层。

根据本发明的第七方面，在发光元件芯片的第一方面中，第一半导体层、第二半导体层、第三半导体层和第四半导体层由复合半导体构成。

根据本发明的第八方面，提供一种对已充电的图像载体曝光的曝光装置，该曝光装置包括多个排列在快速扫描方向上的发光元件芯片，每个发光元件芯片都包括多个排列在快速扫描方向上的发光元件，每个发光元件芯片都包括基片、发光部分和控制器，其中发光部分包括多个发光元件，每个发光元件均具有层叠在基片上的第一导电类型的第一半导体层、层叠在第一半导体层上的第二导电类型的第二半导体层、层叠在第二半导体层上的第一导电类型的第三半导体层以及层叠在第三半导体层上的第二导电类型的第四半导体层，第二导电类型是与第一导电类型不同的导电类型，并且所述控制器包括逻辑运算元件，逻辑运算元件是通过将层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层进行组合而形成的，该控制器基于从外部输入的信号来在逻辑运算元件上执行逻辑运算，并且根据逻辑运算的结果对发光部分的多个发光元件的发光操作进行控制。

根据本发明的第九方面，在曝光装置的第八方面中，每个发光元件芯片还包括含有多个设置元件的设置部分，所述多个设置元件是对应于多个发光元件而分别提供的，当设置元件导通时，每个设置元件都使得发光元件中相应的一个准备好发光，并且每个设置元件都具有层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层。

根据本发明的第十方面，在曝光装置的第九方面和第十方面的任意一个中，如果分配给每个发光元件芯片作为其唯一标识信息的标识信息与作为信号输入的标识信息匹配，则每个发光元件芯片的控制器向发光部分和设置部分中的任意一个提供控制信号，该控制信号使得包含在发光部分中的多个发光元件发光。

根据本发明的第十一方面，提供一种图像形成设备，其包括：图像载体；充电单元，其为图像载体充电；曝光单元，其对充电的图像载体曝光并且形成静电潜像；显影单元，其使得形成在图像载体上的静电潜像显影；以及转印单元，其将显影于图像载体上的图像转印到转印目标介质上，其中所述曝光单元包括多个排列在快速扫描方向上的发光元件芯片，每个发光元件芯片包括多个排列在快速扫描方向上的发光元件，每个发光元件芯片包括基片、发光部分和控制器，其中发光部分包括多个发光元件，每个发光元件均包括层叠在基片上的第一导电类型的第一半导体层、层叠在第一半导体层上的第二导电类型的第二半导体层、层叠在第二半导体层上的第一导电类型的第三半导体层以及层叠在第三半导体层上的第二导电类型的第四半导体层，第二导电类型是与第一导电类型不同的导电类型，并且所述控制器包括逻辑运算元件，逻辑运算元件是通过将层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层进行组合而形成的，该控制器基于从外部输入的信号来在逻辑运算元件上执行逻辑运算，并且根据逻辑运算的结果对发光部分的多个发光元件的发光操作进行控制。

根据本发明的第一方面，与未采用根据此方面的构造的情况相比，可以提供允许复杂度降低的信号线布线的发光元件芯片。

根据本发明的第二方面，与未采用根据此方面的构造的情况相比，可以使得(例如)自扫描发光元件阵列中的信号线的布线复杂度降低。

根据本发明的第三方面，可以通过在每个发光元件芯片中实现的逻辑运算功能来使得信号线的布线复杂度降低。

根据本发明的第四方面，可以方便电路的设计以将逻辑运算功能赋予发光元件芯片，从而允许复杂度降低的信号线布线。

根据本发明的第五方面，可以方便电路的设计以将逻辑运算功能赋予发光元件芯片，从而允许复杂度降低的信号线布线。

根据本发明的第六方面，与未采用根据此方面的构造的情况相比，可以更安全地避免使安装在发光元件芯片上的设置为不发光的发光元件由于故障而执行发光操作。

根据本发明的第七方面，与未采用根据此方面的构造的情况相比，可以同时形成发光元件芯片的发光元件和逻辑运算元件，所述发光元件芯片允许复杂度降低的信号线布线。

根据本发明的第八方面，与未采用根据此方面的构造的情况相比，可以提供其中信号线的布线复杂度降低的曝光装置。

根据本发明的第九方面，与未采用根据此方面的构造的情况相比，可以提供其中(例如)自扫描发光元件阵列中的信号线的布线复杂度降低的曝光装置。

根据本发明的第十方面，与未采用根据此方面的构造的情况相比，可以提供具有更简单的电路结构的曝光装置，其中信号线的布线复杂度降低。

根据本发明的第十一方面，与未采用根据此方面的构造的情况相比，可以提供更小并且便宜的图像形成设备。

附图说明

下面将根据附图对本发明的示例性实施例进行详细说明，在附图中：

图1示出应用了示例性实施例的图像形成设备的整体构造；

图2示出应用了示例性实施例的曝光装置；

图3示出了发光元件头的结构；

图4是表示信号生成电路提供给发光元件头中的发光元件芯片的信号示例的示图；

图5示出了每个发光元件芯片的构造；

图6示出了使用第一示例性实施例的自扫描发光元件阵列的发光元件芯片的等效电路；

图7示出了根据第一示例性实施例的发光元件芯片的主要部分的剖面结构；

图8A和图8B均示出了作为控制器的示例的芯片选择器；

图9A和图9B均示出了具有pnpn结构的第一NOT电路；

图10A至图10C均示出了具有pnpn结构的NOR电路；

图11A和图11B均示出了作为控制器的另一个示例的芯片选择器；

图12是表示作为控制器的再一个示例的芯片选择器的示图；

图13示出了使用第二示例性实施例的自扫描发光元件阵列的发光元件芯片的等效电路；

图14示出了根据第二示例性实施例的发光元件芯片的主要部分的剖面结构；

图15A和图15B均示出了作为控制器的另一个示例的根据第二示例性实施例的芯片选择器；

图16A和图16B均示出了具有npnp结构的第二NOT电路；以及

图17A至图17C均示出了具有npnp结构的NAND电路。

具体实施方式

下面将对本发明的示例性实施例进行说明。注意，本发明不限于下面的示例性实施例，而是可以在本发明的要旨中通过各种修改形式来实现。此外，文中所参照的附图并不表示实际的尺寸，而是用于例示这些示例性实施例。

图1示出应用了示例性实施例的图像形成设备1的整体构造。

图1所示的图像形成设备1包括图像形成处理系统10、图像输出控制器30和图像处理器40。图像形成处理系统10依据不同的色调数据集来形成图像。图像输出控制器30控制图像形成处理系统10。连接至诸如个人计算机(PC)2和图像读取设备3之类的装置的图像处理器40对从上述装置接收的图像数据执行预定的图像处理。

图像形成处理系统10包括图像形成单元11。图像形成单元11是由多个水平方向上平行间隔排列的引擎构成的。具体来说，图像形成单元11由四个单元组成：黄色(Y)图像形成单元11Y、品红(M)图像形成单元11M、青色(C)图像形成单元11C、和黑色(K)图像形成单元11K。每个图像形成单元11包括光导鼓12、充电装置13、曝光装置14和显影装置15。在作为图像载体(光导体)示例的光导鼓12上形成静电潜像并由此形成调色剂图像。作为充电单元示例的充电装置13对光导鼓12的外表面充电。作为曝光单元示例的曝光装置14对通过充电装置13充电的光导鼓12曝光。作为显影单元示例的显影装置15使得由曝光装置14形成的潜像显影。此外，图像形成处理系统10还包括纸张传送带21、驱动辊22和转印辊23。纸张传送带21传送记录纸张，使得分别形成在图像形成单元11Y、11M、11C和11K的光导鼓12上的彩色调色剂图像通过多层转印被转印到记录纸张上。驱动辊22驱动纸张传送带21。作为转印单元示例的转印辊23把形成在相应的光导鼓12上的调色剂图像转印到作为转印目标介质的记录纸张上。

当从PC 2和图像读取设备3接收到图像数据时，图像处理器40对该图像数据执行图像处理并将结果数据(作为图像信号)通过接口提供给图像形成单元11Y、11M、11C和11K。图像形成处理系统10基于由图像输出控制器30所提供的同步信号等进行操作。例如，在黄色图像形成单元11Y中，曝光装置14基于由图像处理器40所提供的图像信号来在经过充电装置13充电的光导鼓12的外表面上形成静电潜像。然后，显影装置15根据已形成的静电潜像来形成黄色调色剂图像。黄色图像形成单元11Y利用相应的转印辊23来将已形成的黄色调色剂图像转印到记录纸张上，同时记录纸张在按照图1中箭头所示方向上转动的纸张传送带21上传送。然后，分别在各自专用的光导鼓12上形成品红、青色和黑色调色剂图像。此后，通过使用相应的转印辊23，在纸张传送带21上传送的记录纸张上通过多层转印来转印这些调色剂图像。然后，将记录纸张传送至固定装置24，该固定装置24进行加热和按压来将通过多层转印转印的调色剂图像固定到记录纸张上。

图2示出应用了示例实施例的曝光装置14的结构。曝光装置14包括发光元件芯片51，印刷电路板52和杆状(rod)透镜阵列53。每个发光元件芯片51都包括一维排列的多个发光元件。印刷电路板52支撑发光元件芯片51。另外，印刷电路板52上固定有对发光元件芯片51执行驱动控制的电路。杆状透镜阵列53是光学元件，其将发光元件所发射的光输出聚焦到光导鼓12的外表面上。印刷电路板52和杆状透镜阵列53被外壳54固定。在印刷电路板52上支撑有多个发光元件芯片51，使得与需要的像素数量相对应的多个发光元件排列在快速扫描方向上。例如，设想将A3大小的记录纸张的短边(297mm)设置为快速扫描方向并且输出分辨率为600dpi的情况。在这种情况下，可以以42.3μm的间隔在印刷电路板52上排列7040个发光元件。注意，实际上在示例实施例中考虑到了侧边之间不重合等情况，于是排列了7680个发光元件。下面，发光元件芯片51和印刷电路板52将被统称为发光元件头100。

图3示出了发光元件头100的结构。发光元件头100包括印刷电路板52、多个发光元件芯片51和信号生成电路110。发光元件芯片51在快速扫描方向上以锯齿形排列。信号生成电路110提供控制信号来使发光元件芯片51的发光元件102发光。信号生成电路110可以是诸如专用集成电路(ASIC)的LSI。

每个发光元件芯片51都包括基片105、发光元件102、焊盘101和控制器140。基片105为矩形，发光元件102在基片105上沿着其长侧的线上等间距地排列。

发光元件芯片51被排列在印刷电路板52上，于是在彼此相对的每个奇数编号的发光元件芯片51和相邻的偶数编号的发光元件芯片51中之一之间具有重叠部分。这里，每个发光元件芯片51的重叠部分包括焊盘101和控制器140。这样，在印刷电路板52上等间距地排列了多个发光元件芯片51的发光元件102。

根据在图像形成设备1(见图1)中提供的包括(由图像处理器40提供的)图像信号和(由图像输出控制器30提供的)同步信号的信号，信号生成电路110生成控制信号以使发光元件芯片51的发光元件102执行发光操作。

一般，在使用由砷化镓发光晶闸管(均具有pnpn结构或npnp结构)形成的自扫描发光元件阵列的曝光装置中，数个发光元件芯片(每个芯片上都形成有一维的发光元件阵列)是以锯齿形排列的。用于驱动发光元件阵列的控制信号包括：控制信号，用于使发光元件通过自扫描顺次地发光；和发光信号，用于逐元件地指定发光元件是否发光。

与发光元件头上的多个发光元件芯片所共用的时钟信号不同，对各个发光元件芯片提供不同的发光信号。于是，此类曝光装置使用与发光元件头上的发光元件芯片一样多的发光信号线。

结果，信号线的数量随着发光元件芯片的数量增加而增加，这使得成锯齿形排列的发光元件芯片间的信号线的布线变得复杂。

然而，如果每个发光元件芯片都能够选择要接收哪个发光信号并能够接收所选择的发光信号，则允许曝光装置针对多个发光元件芯片采用多路复用的发光信号。这将会减少信号线的数量并由此简化发光元件芯片间的信号线的布线。

为此，每个发光元件芯片都需要配有逻辑运算电路，该逻辑运算电路选择要接收发光信号中的哪一个。换句话说，例如，每个发光元件芯片都可以配有芯片选择器，并且每个发光元件芯片都分配了标识该发光元件芯片的标识信息。另外，当包含在通过芯片选择器接收的片选信号cs中的标识信息与发光元件芯片的标识信息匹配时，发光元件芯片可以接收发光信号。

图4是表示信号生成电路110提供给发光元件头100中的发光元件芯片51的信号示例的示图。信号生成电路110包括转印信号生成单元111、发光信号生成单元112和选择信号生成单元113。转印信号生成单元111生成开始信号和时钟信号

发光信号生成单元112生成发光信号来控制发光元件102的发光操作(发光与否)。选择信号生成单元113生成片选信号cs以从多个发光元件芯片51中选择一个发光元件芯片51来发光。另外，信号生成电路110为发光元件芯片51提供电源V_GA和基准电位(SUB)。

发光元件头100上的多个发光元件芯片51共用开始信号

和时钟信号

此外，在示例性实施例中，发光元件头100上的多个发光元件芯片51也共用发光信号

和片选信号cs。换句话说，包括开始信号

时钟信号和发光信号

的信号同样提供给除了被选作发光目标的发光元件芯片以外的发光元件芯片51。

图5示出了示例性实施例的发光元件芯片51的构造。

发光元件芯片51包括基片105上的发光部分120、设置部分130、控制器140和焊盘101。发光部分120包括等间距排列的发光元件102，设置部分130使发光元件102顺次发光。

下面将对发光元件芯片51的第一示例性实施例进行说明。

图6示出了使用第一示例性实施例的自扫描发光元件阵列的发光元件芯片51a的等效电路。自扫描发光元件阵列包括彼此隔开的发光部分120和设置部分130。更确切地说，自扫描发光元件阵列包括发光部分120、设置部分130和芯片选择器141。发光部分120包括发光晶闸管L₁、L₂、L₃等作为发光元件102。设置部分130包括用作设置元件的转印晶闸管T₁、T₂、T₃等以及连接二极管D₁、D₂、D₃等。芯片选择器141是控制器的示例。发光晶闸管L₁、L₂、L₃等是一维排列的，转印晶闸管T₁、T₂、T₃等也是一维排列的。

电源V_GA(这里假设为-3.3V)通过电源线72以及负载电阻R₁、R₂、R₃等分别连接至转印晶闸管T₁、T₂、T₃等的栅极G₁、G₂、G₃等。另外，转印晶闸管T₁、T₂、T₃等的栅极G₁、G₂、G₃等分别连接至发光晶闸管L₁、L₂、L₃等的栅极G₁、G₂、G₃等。此处转印晶闸管T₁、T₂、T₃等的每个栅极以及发光晶闸管L₁、L₂、L₃等的相应栅极被认为不是分离的栅极而是共用的栅极，于是统称为栅极G₁、G₂、G₃等。

将开始信号

提供给连接到开始信号

线73的转印晶闸管T₁的栅极G₁。

每个发光晶闸管L₁、L₂、L₃等以及转印晶闸管T₁、T₂、T₃等的阳极都连接至基准电位(SUB)(这里假设为0V)。转印晶闸管T₁、T₂、T₃等的阴极交替地连接至时钟(

和

)线74和76，从而被提供了时钟信号

和

芯片选择器141连接至片选信号线77、输入侧发光信号线78和基准电位SUB。另外，芯片选择器141还通过输出侧发光信号线79连接至发光晶闸管L₁、L₂、L₃等的阴极。

当接收到片选信号cs时，芯片选择器141执行下述操作中的任何一个。首先，假设作为片选信号cs输入的标识信息与安装有芯片选择器141的发光元件芯片51a的唯一标识信息(ID)相匹配的情况。在这种情况下，芯片选择器141判定选择这个发光元件芯片51a，并且为发光部分120提供与所输入的发光信号相对应的发光信号通过对比，假设作为片选信号cs输入的标识信息与安装有芯片选择器141的发光元件芯片51a的唯一标识信息(ID)不匹配的情况。在这种情况下，芯片选择器141判定不选择这个发光元件芯片51a，并且不为发光部分120提供发光信号

尽管包括发光信号的信号被同时提供给发光元件头100上的所有发光元件芯片51a，这种功能只允许通过其各自的芯片选择器141判定为被选择芯片的发光元件芯片51a接收发光信号

注意，芯片选择器141的操作将在后文进行详细说明。

在这里对发光部分120和设置部分130的操作进行简要的说明。首先说明设置部分130的操作。这里假定-3.3V的电源V_GA为L电平，0V的基准电位(SUB)为H电平。

开始信号

是用于使设置部分130进入操作的信号。每个转印晶闸管的ON状态电压约等于其栅极的电位加上pn结的扩散电位(这里假定为1V)。当开始信号

被设置为H电平(0V)时，栅极G₁的电位变为0V，于是转印晶闸管T₁的ON状态电压变为-1V。当在上述条件下将时钟信号

设置为L电平时，转印晶闸管T₁导通。稍后将开始信号

设置回L电平。

当转印晶闸管T₁导通时，栅极G₁的电位从-3.3V的V_GA升高至约为0V的SUB。电位升高的效果通过连接二极管D₁传送到栅极G₂，并且将栅极G₂的电位设置为-1V(通过从SUB中减去连接二极管D1的正向上升电压(等于扩散电位)所得到的值)。结果，转印晶闸管T₂的ON状态电压变为-2V。这样，当时钟信号

被设置为具有低于-2V的电位时，转印晶闸管T₂导通。如果随后将时钟信号

设置回0V的H电平，则转印晶闸管T₁断开，并且栅极G₁的电位变为-3.3V的L电位。

当转印晶闸管T₂导通时，栅极G₂的电位从-1V升高至约为0V的SUB。电位升高的效果通过连接二极管D₂传送到栅极G₃，并且将栅极G₃的电位设置为-1V，并且转印晶闸管T₃的ON状态电压变为-2V。

同时，由于连接二极管D₁反向偏置，上述电位升高的效果不会传送到栅极G₁。于是，当转印晶闸管T₁的ON状态电压保持在-4.3V时，栅极G₁的电位保持在-3.3V。

当这此条件下将时钟信号

设置为具有-2V和-4.3V之间的电位时，在除了转印晶闸管T₂和T₃以外的转印晶闸管保持断开的同时，转印晶闸管T₃导通。

通过重复上述控制时钟信号

的操作，转印晶闸管顺次地导通。

其次对发光部分120的操作进行说明。如果转印晶闸管T₁导通，则栅极G₁的电位从-3.3V的V_GA升高至约为0V的SUB。顺便提到，每个发光晶闸管的ON状态电压都近似等于其栅极电位加上pn结的扩散电位(这里假定为1V)。于是，发光晶闸管L₁的ON状态电压变为-1V。

同时，由于额外的连接二极管，发光晶闸管L₂的ON状态电压为-2V，并且其它发光晶闸管L₃、L₄、L₅等每一个的ON状态电压为-3V或更低。于是，如果发光信号

被设置为具有-1V和-2V之间的电位，则只有发光晶闸管L₁导通而其它发光晶闸管L₂、L₃、L₄等都保持断开。

注意，通过将发光信号

设置为0V的H电位可以断开导通的发光晶闸管L₁。

各个发光晶闸管L₁、L₂、L₃等的发光强度是通过发光信号

线中的电流量和发光信号

的脉宽中的一个来确定的。另外，即使某个转印晶闸管导通了，如果发光信号保持设置为0V的H电平，则对应于该转印晶闸管的发光晶闸管继续不发光。

图7示出了根据第一示例性实施例的发光元件芯片51a的主要部分的剖面结构。发光元件芯片51a包括发光晶闸管401，转印晶闸管402和逻辑运算元件403，这些部分形成在基片200上并且均具有pnpn结构。发光晶闸管401是发光部分120的发光晶闸管L₁、L₂、L₃等。转印晶闸管402是设置部分130的转印晶闸管T₁、T₂、T₃等。逻辑运算元件403用作控制器140。

发光元件芯片51a由基于砷化镓的半导体形成，其第一导电类型为p型，空穴为载流子，而其第二导电类型为n型，电子为载流子。具体来说，发光元件芯片51a通过以下步骤形成：在基片200上顺次层叠p型第一半导体层(图中简写为p)201、n型第二半导体层(图中简写为n)202、p型第三半导体层(图中简写为p)203、n型第四半导体层(图中简写为n)204；以及随后蚀刻掉预定部分。在第一示例性实施例中，发光部分120中的发光晶闸管401、设置部分130中的转印晶闸管402和控制器140中的逻辑运算元件403均具有如下层结构：竖直层叠的p型第一半导体层201、n型第二半导体层202、p型第三半导体层203和n型第四半导体层204。

注意，设置部分130中使用的连接二极管D₁、D₂、D₃等每一个均使用p型第三半导体层203和n型第四半导体层204的结来形成。

另外，在控制器140中，并非全部而只有一些逻辑运算元件403具有pnpn结构。控制器140可以使用由某几个顺次的层形成的逻辑运算元件。这样的逻辑运算元件包括：由p型第一半导体层201、n型第二半导体层202和p型第三半导体层203形成的pnp晶体管；由n型第二半导体层202、p型第三半导体层203和n型第四半导体层204形成的npn晶体管；使用p型第一半导体层201和n型第二半导体层202的结的二极管；使用n型第二半导体层202和p型第三半导体层203的结的二极管；以及使用p型第三半导体层203和n型第四半导体层204的结的二极管。

在控制器140中，如后文将要说明的，使用以诸如在某些区域移除一个或多个上部半导体层的预定方式所处理得到的pnpn结构。

在发光部分120的发光晶闸管401和设置部分130的转印晶闸管402中，用作阳极(A)的p型第一半导体层201、n型第四半导体层204和p型第三半导体层203分别连接至基准电位(SUB)电极、阴极(K)和栅极(G)。另一方面，在控制器140的具有pnpn结构的逻辑运算元件403中，p型第一半导体层201、n型第二半导体层202、p型第三半导体层203和n型第四半导体层204分别连接至基准电位(SUB)电极、直流电压电极(E)、输入电极(Input)和输出电极(Output)。

控制器140的每个逻辑运算元件403都具有如下结构，即通过将直流电压电极(E)提供给发光部分120的发光晶闸管401和设置部分130的转印晶闸管402中任何一个的n型第二半导体层202所得到的结构。于是，通过控制每个逻辑运算元件403的直流电压电极(E)的电位，逻辑运算元件403成为发光部分120的发光晶闸管401或者设置部分130的转印晶闸管402。

在图7中，发光晶闸管401的组、转印晶闸管402的组以及逻辑运算元件403的组呈岛状彼此分离。然而，这些组不必在所有的层上彼此分离，在某些层上可以连接，如后文所述。

另外，基片200可以由p型半导体构成，于是通过使基片200还充当p型第一半导体层201而可以不使用p型第一半导体层201。在这些情况下，可以将基准电位(SUB)电极提供到基片200的背面上。

图8A和图8B均示出了作为控制器示例的芯片选择器141。具体来说，图8A和图8B分别示出了芯片选择器141的等效电路和剖面结构。

芯片选择器141连接至四个片选信号(cs)线771至774、输入侧发光信号线78、输出侧发光信号

线79和基准电位(SUB)电极。芯片选择器141包括译码电路145和晶体管开关147。译码电路145由熔丝171、第一NOT电路300和AND电路146构成。每个熔丝171都用于连接或断开电流路径。每个第一NOT电路300都执行逻辑取反(NOT)。AND电路146执行逻辑与(AND)。片选信号(cs)线771至774连接至译码电路145，译码电路145中的AND电路146的输出端连接至晶体管开关147的基极(B)。晶体管开关147的发射极(e)连接至基准电位(SUB)电极，晶体管开关147的集电极(c)连接至输入侧发光信号

线78和输出侧发光信号

线。

译码电路145通过逻辑运算来对发光元件芯片51a的唯一标识信息与作为片选信号cs输入的标识信息进行比较。基于通过译码电路145的逻辑运算所得到的比较结果，晶体管开关147提供用于使发光晶闸管401执行发光操作的控制信号。

首先对译码电路145的操作进行说明。片选信号(cs)线771在译码电路145中分成两路，771a和771b。在路径771a上只连接有熔丝171，而在路径771b上串联有熔丝171和第一NOT电路300。例如，假设路径771a(仅包括熔丝171)上的熔丝171被设置为接通，并且路径771b(包括串联的熔丝171和第一NOT电路300)上的熔丝171被设置为断开的情况。在这种情况下，当通过片选信号(cs)线771提供的片选信号cs为“1”时，“1”被输入到AND电路146，而当通过片选信号(cs)线771提供的片选信号cs为“0”时，“0”被输入到AND电路146。

假设一种相反的情况，即路径771a(仅包括熔丝171)上的熔丝171被设置为断开，并且路径771b(包括串联的熔丝171和第一NOT电路300)上的熔丝171被设置为接通的情况。在这种情况下，当通过片选信号(cs)线771提供的片选信号cs为“1”时，“0”被输入到AND电路146，这是因为第一NOT电路300输出取反的信号。另一方面，当通过片选信号(cs)线771提供的片选信号cs为“0”时，“1”被输入到AND电路146。

其它的片选信号(cs)线772至774也是这样。

在图8A中，在每个片选信号(cs)线771至774中，路径771a(仅包括熔丝171)上的熔171被设置为接通，而路径771b(包括串联的熔丝171和第一NOT电路300)上的熔丝171被设置为断开。于是，当通过各个片选信号(cs)线771至774提供的片选信号cs被设置为“1”(即片选信号cs被设置为“1111”)时，所有输入到AND电路146的值为“1”。只有在这种情况下AND电路146才输出1。另一方面，当片选信号cs不是“1111”时，例如片选信号cs为“0010”，AND电路146输出“0”。

在这里，发光元件芯片51a的唯一标识信息是由熔丝171的接通或断开来形成的，并且与从外部输入的作为片选信号cs的标识信息相比较。

其次对晶体管开关147进行说明。晶体管开关147是pnp晶体管，其发射极(e)连接至0V的H电平。当AND电路146输出“1”(H电平)时，晶体管开关147的输出被阻断。与输入侧的发光信号

相对应的发光信号

通过输入侧发光信号

线78以及输出侧发光信号

线79被提供给发光部分120的发光晶闸管401的阴极(K)。根据此发光信号

来控制安装了该芯片选择器141的发光元件芯片51a中的发光晶闸管401的发光操作。

另一方面，当AND电路146输出“0”(L电平)时，晶体管开关147导通，于是发光信号

线79固定至0V的SUB。在这种情况下，安装有芯片选择器141的发光元件芯片51a中的发光晶闸管401不发光，这是因为用作阳极(A)的基准电位(SUB)电极与阴极(K)具有相同的0V电位。

通过这种方式，每个芯片选择器141对安装了该芯片选择器141的发光元件芯片51a的发光操作进行控制。

此处使用四个信号线来提供片选信号cs。然而信号线的数量可以按照发光元件头100上的发光元件芯片51a的数量而增减。此外，尽管在上述示例中通过使用其中的熔丝171为每个发光元件芯片51a分配了唯一的标识信息，可选地还可以通过在制造发光元件芯片51时形成预定的布线图案来为发光元件芯片51a分配其唯一的标识信息。

图8B示出了晶体管开关147和发光晶闸管401的剖面结构。发光晶闸管401与图7所示的相同。晶体管开关147分别使用p型第一半导体层201作为发射极区，使用n型第二半导体层202作为基极区，使用p型第三半导体层203作为集电极区。发光晶闸管401和晶体管开关147通过以下步骤形成：在基片200上顺次层叠p型第一半导体层201、n型第二半导体层202、p型第三半导体层203和n型第四半导体层204；以及随后部分地蚀刻掉预定的层。此处p型第一半导体层201由晶体管开关147和发光晶闸管401共用。

发光晶闸管401的栅极(G)连接至转印晶闸管402(图中未示出)的栅极(G)，晶体管开关147的基极(B)连接至AND电路146(图中未示出)的输出端。

首先对作为逻辑运算元件403之一的第一NOT电路300进行说明。

图9A和图9B均示出了具有pnpn结构的第一NOT电路300。具体来说，图9A和图9B分别示出了第一NOT电路300的剖面结构和等效电路。

如图9A所示，第一NOT电路300具有与图7中所示的逻辑运算元件403相同的结构。

如图9B所示，第一NOT电路300是通过组合pnp晶体管(Q1)和npn晶体管(Q2)而形成的。在pnp晶体管(Q1)中，图9A所示出的p型第一半导体层201、n型第二半导体层202和p型第三半导体层203分别用作发射极区、基极区和集电极区。在npn晶体管(Q2)中，图9A所示出的n型第二半导体层202、p型第三半导体层203和n型第四半导体层204分别用作发射极区、基极区和集电极区。注意，pnp晶体管(Q1)和npn晶体管(Q2)是竖直层叠的。

下面参照图9B所示的等效电路对第一NOT电路300的操作进行说明。首先，基准电位(SUB)电极被设置为0V的H电平，直流电压电极(E)被设置为-1V至-1.5V的L电平。另外，p型第一半导体层201和n型第二半导体层202的pn结正向偏置。结果，pnp晶体管(Q1)导通，并且用作恒流源。此外，输出电极(Output)通过负载电阻(图中未示出)被上拉至H电平。如果输入电极(Input)为L电平，则电流从基准电位(SUB)电极通过pnp晶体管(Q1)流向输入电极(Input)。由于直流电压电极(E)和输入电极(Input)均为L电平，于是npn晶体管(Q2)的输出被阻断，并且输出电极(Output)保持设置为H电平。

另一方面，如果输入电极(Input)为H电平，则电流从基准电位(SUB)电极通过pnp晶体管(Q1)流向npn晶体管(Q2)的基极区。结果，npn晶体管(Q2)导通，并且输出电极(Output)的电位固定为直流电压电极(E)的电位，于是输出电极(Output)变为L电位。如上所述，第一NOT电路300用作NOT，如果输入电极(Input)为L电平则将输出电极(Output)设置为H电平，如果输入电极(Input)为H电平则将输出电极(Output)设置为L电平。

这种操作与集成注入逻辑(IIL或I²L)的操作相同，所述集成注入逻辑是公知的由双极晶体管构成并且基于双极晶体管的运算的逻辑运算元件。

其次对AND电路146进行说明。

基于A AND B＝NOT(A)NOR NOT(B)的逻辑运算理论，AND电路146由第一NOT电路300和执行或非运算(NOR)的NOR电路310组成。

下面对作为逻辑运算元件403之一的NOR电路310进行说明。

图10A至图10C每一个均示出了具有pnpn结构的NOR电路310。具体来说，图10A和图10B分别示出了NOR电路310的剖面结构和等效电路。图10C是NOR电路310的真值表。

如图10A所示，NOR电路310具有包括两个并排放置的图9A所示第一NOT电路300的结构。p型第一半导体层201和n型第二半导体层202由这两个第一NOT电路300共用。

这两个并排的第一NOT电路300的输入电极(Input)分别连接至第一输入电极(Input1)和第二输入电极(Input2)。此外，输出电极(Output)、直流电压电极(E)和基准电位(SUB)电极由这两个第一NOT电路300共用。

下面参照图10B所示的等效电路对NOR电路310的操作进行说明。两个并排的第一NOT电路300中的一个用作pnp晶体管(Q1)和npn晶体管(Q2)，另一个用作pnp晶体管(Q3)和npn晶体管(Q4)。pnp晶体管和npn晶体管(Q1)-(Q4)与半导体层201至204之间的关系与参照图9B进行的说明一致。首先，基准电位(SUB)电极被设置为0V的H电平，直流电压电极(E)被设置为-1V至-1.5V的L电平。此外，输出电极(Output)通过负载电阻(图中未示出)被上拉至H电平。如果第一输入电极(Input1)为L电平，则电流从基准电位(SUB)电极通过pnp晶体管(Q1)流向第一输入电极(Input1)。由于第一输入电极(Input1)为L电平，于是npn晶体管(Q2)的输出被阻断。如果第二输入电极(Input2)也为L电平，则npn晶体管(Q4)的输出被阻断。于是输出电极(Output)保持设置为H电平。

另一方面，如果第一输入电极(Input1)为H电平，则电流从基准电位(SUB)电极通过pnp晶体管(Q1)流向npn晶体管(Q2)的基极区。结果，npn晶体管(Q2)导通，并且输出电极(Output)的电位固定为直流电压电极(E)的电位，于是输出电极(Output)变为L电位。如果第二输入电极(Input2)为L电平，则npn晶体管(Q4)导通。于是输出电极(Output)为L电平。换句话说，如果第一输入电极(Input1)或者第二输入电极(Input2)为H电平，则npn晶体管(Q2)或(Q4)导通，于是输出电极(Output)固定为L电平。这样，NOR电路310起到如图10C的真值表所示的NOR功能。

图10A至图10C均示出了包括两个并排放置的第一NOT电路300的双输入端NOR电路310。NOR电路310也可以是包括多个并排放置的第一NOT电路300的多输入端NOR电路。

如上所述，前述AND电路146可以由根据第一示例性实施例的第一NOT电路300以及NOR电路310构成。另外，NOR电路310的组合允许实现各种逻辑运算操作。

注意，在第一示例性实施例中，发光部分120的发光晶闸管401和设置部分130的转印晶闸管402使用-3.3V作为电源V_GA，而控制器140的逻辑运算元件403使用-1至-1.5V作为设置给直流电压电极(E)的电压。发光部分120、设置部分130和控制器140之间的电压差可通过在其间加入晶体管开关等来改变。

图11A和图11B均示出了作为控制器的另一个示例的芯片选择器142。具体来说，图11A和图11B分别示出了芯片选择器142的等效电路图和剖面结构。

图11A和图11B中示出的芯片选择器142与图8A和图8B中示出的芯片选择器141不同，因为晶体管开关148具有多集电极的结构。在多集电极结构中，双极晶体管均具有多个集电极。在此示例中，第一集电极161连接至输入侧发光信号

线78和输出侧发光信号

线79，而第二集电极162连接至第二栅极(G2)。针对发光部分120中的所有发光晶闸管401a，将第二栅极(G2)提供给n型第二半导体层202。

下面参照图11A所示的等效电路对芯片选择器142进行说明。当片选信号cs被设置为“1111”时，AND电路146输出“1”(H电平)。这阻断了晶体管开关148的输出，所以与输入侧发光信号

相对应的发光信号

通过输入侧发光信号线78以及输出侧发光信号

线79被提供给发光元件芯片51a的发光部分120。此处，由于晶体管开关148的输出被阻断，所以第二集电极162具有高阻，于是不会防止发光晶闸管401a发光。

另一方面，当片选信号cs不是“1111”时，AND电路146输出“0”(L电平)。于是，晶体管开关148导通，第一集电极161和第二集电极162被设置为0V的SUB。结果，输出侧发光信号线79固定至0V的SUB，于是芯片选择器142不向发光晶闸管401a提供发光信号

由于第二集电极162连接至发光晶闸管401a的第二栅极(G2)，所以用作发光晶闸管401a的阳极(A)的基准电位(SUB)电极、第二栅极(G2)和阴极(K)全被设置为0V。这避免了发光晶闸管401a进行操作。

如上所述，当判定安装了芯片选择器142的发光元件芯片51a未被选择时，每个芯片选择器142都具有执行如下操作的功能：不向发光晶闸管401a提供发光信号

并且防止发光晶闸管401a错误地发光。

图12是例示了作为控制器的再一个示例的芯片选择器143的示图。图8A和图8B所示的芯片选择器141以及图11A和图11B所示的芯片选择器142均控制发光信号

相反，芯片选择器143控制时钟信号

和开始信号

当每个芯片选择器143根据片选信号cs判定了安装有芯片选择器143的发光元件芯片51b被选择时，将输入侧时钟信号

和输入侧开始信号

提供给设置部分130，分别作为输出侧时钟信号

和输出侧开始信号另一方面，当每个芯片选择器143判定安装有芯片选择器143的发光元件芯片51b未被选择时，使得时钟信号

和开始信号

具有固定的电位(如0V)，从而避免了设置部分130进行操作。

接下来对发光元件芯片51的第二示例性实施例进行说明。在如图6所示的第一示例性实施例中采用了发光晶闸管和转印晶闸管，其中发光晶闸管和转印晶闸管的阳极都被设置为基准电位(SUB)电极。然而，即使采用了其中将发光晶闸管和转印晶闸管的阴极设置为基准电位(SUB)电极的发光晶闸管和转印晶闸管，发光元件芯片51也允许通过改变其中电路的极性来进行操作。

图13示出了使用第二示例性实施例的自扫描发光元件阵列的发光元件芯片51c的等效电路。发光元件芯片51c使用包括彼此分离的发光部分和设置部分的自扫描发光元件阵列。这里省略其详细说明。然而，简要来说，发光元件芯片51c允许通过将电源V_GA改变为电源V_GK并且改变其中电路的极性来进行操作。

图14示出了根据第二示例性实施例的发光元件芯片51c的主要部分的剖面结构。发光元件芯片51c包括发光晶闸管411、转印晶闸管412以及控制器140的逻辑运算元件413，这些部分形成在基片210上并且均具有npnp结构。发光晶闸管411是发光部分120的发光晶闸管L₁、L₂、L₃等。转印晶闸管412是设置部分130的转印晶闸管T₁、T₂、T₃等。

发光元件芯片51c由基于砷化镓的半导体形成，其第一导电类型为n型，电子为载流子，而其第二导电类型为p型，空穴为载流子。具体来说，发光元件芯片51c通过以下步骤形成：在基片210上顺次层叠n型第一半导体层211、p型第二半导体层212、n型第三半导体层213、p型第四半导体层214；以及随后蚀刻掉预定部分。在第二示例性实施例中，发光部分120中的发光晶闸管411、设置部分130中的转印晶闸管412和控制器140中的逻辑运算元件413均具有如下层结构：竖直层叠的n型第一半导体层211、p型第二半导体层212、n型第三半导体层213和p型第四半导体层214。

注意，设置部分130中使用的每个连接二极管均使用n型第三半导体层213和p型第四半导体层214的结来形成。

另外，在控制器140中，并非全部而只有一些逻辑运算元件413具有npnp结构。控制器140可以使用由某几个顺次的层形成的逻辑运算元件。这样的逻辑运算元件包括：由n型第一半导体层211、p型第二半导体层212和n型第三半导体层213形成的npn晶体管；由p型第二半导体层212、n型第三半导体层213和p型第四半导体层214形成的pnp晶体管；使用n型第一半导体层211和p型第二半导体层212的结的二极管；使用p型第二半导体层212和n型第三半导体层213的结的二极管；以及使用n型第三半导体层213和p型第四半导体层214的结的二极管。

在控制器140中，如后文将要说明的，使用以诸如在某些区域移除一个或多个上部半导体层的预定方式所处理得到的npnp结构。

在发光部分120的发光晶闸管411和设置部分130的转印晶闸管412中，用作阴极(K)(图中未示出)的n型第一半导体层211、p型第四半导体层214和n型第三半导体层213分别连接至基准电位(SUB)电极、阳极(A)和栅极(G)。另一方面，在控制器140的逻辑运算元件413中，n型第一半导体层211、p型第二半导体层212、n型第三半导体层213和p型第四半导体层214分别连接至基准电位(SUB)电极、直流电压电极(E)、输入电极(Input)和输出电极(Output)。

注意，每个逻辑运算元件413都具有如下结构，即通过将直流电压电极(E)提供给发光晶闸管411和转印晶闸管412中任何一个的p型第二半导体层212所得到的结构。于是，通过控制每个逻辑运算元件413的直流电压电极(E)的电位，逻辑运算元件413成为发光部分120的发光晶闸管411或者设置部分130的转印晶闸管412。

在图14中，发光晶闸管411的组、转印晶闸管412的组以及逻辑运算元件413的组呈岛状彼此分离。然而，这些组不必在所有的层上彼此分离，在某些层上可以连接，如后文所述。

另外，基片210可以由n型半导体构成，于是通过使基片210还充当n型第一半导体层211而可以不使用n型第一半导体层211。在这些情况下，可以将基准电位(SUB)电极提供到基片210的背面上。

图15A和图15B均示出了作为控制器另一个示例的根据第二示例性实施例的芯片选择器144。芯片选择器144的晶体管开关151具有多集电极结构，包括第一集电极163和第二集电极164。第二集电极164分别连接至发光部分120中所有发光晶闸管411a的第二栅极(G2)。

省略其详细说明。但是，简要来说，芯片选择器144允许通过：用OR电路159和第二NOT电路301来代替芯片选择器142中的AND电路146和第一NOT电路300；令晶体管开关151的极性翻转；并且改变其中电路的极性，来进行操作。

首先对作为逻辑运算元件之一的第二NOT电路301进行说明。

图16A和图16B均示出了具有npnp结构的第二NOT电路301。具体来说，图16A和图16B分别示出了第二NOT电路301的剖面结构和等效电路。

如图16A所示，第二NOT电路301具有与图14中所示的逻辑运算元件413相同的结构。

如图16B所示，第二NOT电路301是通过组合npn晶体管(Q5)和pnp晶体管(Q6)而形成的电路。在npn晶体管(Q5)中，图16A所示出的n型第一半导体层211、p型第二半导体层212和n型第三半导体层213分别用作发射极区、基极区和集电极区。在pnp晶体管(Q6)中，图16A所示出的p型第二半导体层212、n型第三半导体层213和p型第四半导体层214分别用作发射极区、基极区和集电极区。注意，npn晶体管(Q5)和pnp晶体管(Q6)是竖直层叠的。

下面参照图16B所示的等效电路对第二NOT电路301的操作进行说明。首先，基准电位(SUB)电极被设置为0V的L电平，直流电压电极(E)被设置为1V至1.5V的H电平。另外，n型第一半导体层211和p型第二半导体层212的结正向偏置。结果，npn晶体管(Q5)导通，并且用作恒流源。此外，输出电极(Output)通过负载电阻(图中未示出)被下拉至L电平。如果输入电极(Input)为H电平，则电流从输入电极(Input)通过npn晶体管(Q5)流向基准电位(SUB)电极。由于直流电压电极(E)和输入电极(Input)均为H电平，于是pnp晶体管(Q6)的输出被阻断，并且输出电极(Output)保持设置为L电平。另一方面，如果输入电极(Input)为L电平，则电流从pnp晶体管(Q6)的基极区通过npn晶体管(Q5)流向基准电位(SUB)电极。结果，pnp晶体管(Q6)导通，并且输出电极(Output)的电位固定为直流电压电极(E)的电位，于是输出电极(Output)变为H电位。如上所述，第二NOT电路301用作NOT，如果输入电极(Input)为L电平则将输出电极(Output)设置为H电平，如果输入电极(Input)为H电平则将输出电极(Output)设置为L电平。

其次对OR电路159进行说明。

基于A OR B＝NOT(A)NAND NOT(B)的逻辑运算理论，OR电路159由第二NOT电路301和执行与非运算(NAND)的NAND电路311组成。

下面对作为逻辑运算元件413之一的NAND电路311进行说明。

图17A至图17C示出了具有npnp结构的NAND电路311。具体来说，图17A和图17B分别示出了NAND电路311的剖面结构和等效电路。图17C是NAND电路311的真值表。

如图17A所示，NAND电路311具有包括两个并排放置的图16A所示第二NOT电路301的结构。n型第一半导体层211和p型第二半导体层212由这两个第二NOT电路301共用。

这两个并排的第二NOT电路301的输入电极(Input)分别连接至第三输入电极(Input3)和第四输入电极(Input4)。此外，输出电极(Output)、直流电压电极(E)和基准电位(SUB)电极由这两个第二NOT电路301共用。

下面参照图17B所示的等效电路对NAND电路311的操作进行说明。两个并排的第二NOT电路301中的一个用作npn晶体管(Q5)和pnp晶体管(Q6)，另一个用作npn晶体管(Q7)和pnp晶体管(Q8)。

Npn晶体管和pnp晶体管(Q5)-(Q8)与半导体层211至214之间的关系与参照图16B进行的说明一致。首先，基准电位(SUB)电极被设置为0V的L电平，直流电压电极(E)被设置为1V至1.5V的H电平。此外，输出电极(Output)通过负载电阻(图中未示出)被下拉至L电平。如果第三输入电极(Input3)为H电平，则电流从第三输入电极(Input3)通过npn晶体管(Q5)流向基准电位(SUB)电极。由于第三输入电极(Input3)为H电平，于是pnp晶体管(Q6)的输出被阻断。如果第四输入电极(Input4)也为H电平，则pnp晶体管(Q8)的输出被阻断。于是输出电极(Output)保持设置为L电平。

另一方面，如果第三输入电极(Input3)为L电平，则电流从pnp晶体管(Q6)的基极区通过npn晶体管(Q5)流向基准电位(SUB)电极。结果，pnp晶体管(Q6)导通，并且输出电极(Output)的电位固定为直流电压电极(E)的电位，于是输出电极(Output)变为H电位。如果第四输入电极(Input4)为H电平，则输出电极(Output)变为H电平。换句话说，如果第三输入电极(Input3)或第四输入电极(Input4)为L电平，则pnp晶体管(Q6)或(Q8)导通，于是输出电极(Output)固定为H电平。这样，NAND电路311起到如图17C的真值表所示的NAND功能。

图17A至图17C均示出了包括两个并排放置的第二NOT电路301的双输入端NAND电路311。NAND电路311也可以是包括多个并排放置的第二NOT电路301的多输入端NAND电路。

如上所述，前述OR电路159可以由根据第二示例性实施例的第二NOT电路301以及NAND电路311构成。另外，NAND电路311的组合允许实现各种逻辑运算操作。

注意，在第二示例性实施例中，发光部分120的发光晶闸管411和设置部分130的转印晶闸管412使用3.3V作为电源V_GK，而控制器140的逻辑运算元件413使用1至1.5V作为设置给直流电压电极(E)的电压。发光部分120、设置部分130和控制器140之间的电压差可通过在其间加入晶体管开关等来改变。

此外，基于逻辑运算理论，可以使用NOR电路或NAND电路来构造RS触发器、D锁存器、D触发器和移位寄存器。

因此，尽管在上述示例性实施例中针对使用芯片选择器作为控制器的情况进行了说明，但本发明不限于此。另一种方案是，可以采用移位电路，该移位电路在发光操作的开始移动发光位置。

另外，发光元件芯片由基于砷化镓的半导体构成，但是发光元件芯片的材料不限于此。例如，发光元件芯片可以由另一种难于通过离子注入来变成p型半导体或n型半导体的复合半导体(如硼化镓)构成。

前面对本发明示例性实施例的说明是用于例示和说明的目的。此说明并非试图穷举或者将本发明限制于所公开的确切形式。显然，很多种修改和变化对于本领域的技术人员是明显的。所选择和描述的示例性实施例是用于对本发明的原则及其具体应用进行最佳的阐述，从而使得本领域技术人员能够针对适用于所设想的特定应用的各种实施例以及各种修改来理解本发明。本发明的范围意在由权利要求及其等同物所限定。

Claims

1.一种发光元件芯片，包括：

基片；

发光部分，包括多个发光元件，每个发光元件均具有

层叠在基片上的第一导电类型的第一半导体层，

层叠在第一半导体层上的第二导电类型的第二半导体层，其中第二导电类型是与第一导电类型不同的导电类型，

层叠在第二半导体层上的第一导电类型的第三半导体层，以及

层叠在第三半导体层上的第二导电类型的第四半导体层；

含有多个设置元件的设置部分，设置元件是对应于多个发光元件而分别提供的，每个设置元件都在其导通时使得发光元件中相应的一个准备好发光，并且每个设置元件都具有层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层；和

控制器，包括逻辑运算元件，所述逻辑运算元件执行逻辑运算操作来使发光部分的多个发光元件执行发光操作，逻辑运算元件是通过将层叠在基片上的第一半导体层，层叠在第一半导体层上的第二半导体层，层叠在第二半导体层上的第三半导体层和层叠在第三半导体层上的第四半导体层中某几个顺次的层进行组合形成的，其中

控制器包括NOT电路作为逻辑运算元件，所述NOT电路包括：

输入电极，信号输入到该输入电极；

输出电极，从该输出电极输出逻辑运算结果；

基准电位电极，其被设置为具有基准电位；以及

直流电压电极，其提供直流电压以使第一半导体层和第二半导体层的结正向偏置，

第一半导体层连接至基准电位电极，

第二半导体层连接至直流电压电极，

第三半导体层连接至输入电极，并且

第四半导体层连接至输出电极。

2.根据权利要求1的发光元件芯片，其中

当第一导电类型为p型，空穴为载流子，并且当第二导电类型为n型，电子为载流子，

控制器包括NOR电路作为逻辑运算元件，所述NOR电路由多个共用基准电位电极、直流电压电极和输出电极的NOT电路构成，该NOR电路分别通过多个输入电极接收多个信号。

3.根据权利要求1的发光元件芯片，其中

当第一导电类型为n型，电子为载流子，并且当第二导电类型为p型时，空穴为载流子，

控制器包括NAND电路作为逻辑运算元件，所述NAND电路由多个共用基准电位电极、直流电压电极和输出电极的NOT电路构成，该NAND电路分别通过多个输入电极接收多个信号。

4.根据权利要求1的发光元件芯片，其中

控制器包括晶体管开关作为逻辑运算元件，所述晶体管开关具有多集电极，并且

多集电极中的至少一个集电极连接至包含在发光部分的发光元件中的第二半导体层。

5.根据权利要求1的发光元件芯片，其中第一半导体层、第二半导体层、第三半导体层和第四半导体层由复合半导体构成。

6.一种曝光装置，用于对已充电的图像载体进行曝光，该曝光装置包括

多个排列在快速扫描方向上的发光元件芯片，每个发光元件芯片包括多个排列在快速扫描方向上的发光元件，

每个发光元件芯片都包括

基片，

发光部分，其包括多个发光元件，每个发光元件均具有

层叠在基片上的第一导电类型的第一半导体层，

层叠在第一半导体层上的第二导电类型的第二半导体层，第二导电类型是与第一导电类型不同的导电类型，

层叠在第三半导体层上的第二导电类型的第四半导体层，以及

控制器，包括逻辑运算元件，逻辑运算元件是通过将层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层进行组合而形成的，该控制器基于从外部输入的信号来在逻辑运算元件上执行逻辑运算，并且根据逻辑运算的结果对发光部分的多个发光元件的发光操作进行控制。

7.根据权利要求6的曝光装置，其中每个发光元件芯片还包括含有多个设置元件的设置部分，所述多个设置元件是对应于多个发光元件而分别提供的，每个设置元件都在其导通时使得发光元件中相应的一个准备好发光，并且每个设置元件都具有层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体层上的第四半导体层。

8.根据权利要求6和7中任意一项的曝光装置，其中如果分配给每个发光元件芯片作为其唯一标识信息的标识信息与作为信号输入的标识信息匹配，则每个发光元件芯片的控制器都向发光部分和设置部分中的任意一个提供控制信号，该控制信号使得包含在发光部分中的多个发光元件发光。

9.一种图像形成设备，包括：

图像载体；

充电单元，其为图像载体充电；

曝光单元，其对充电的图像载体曝光并且形成静电潜像；

显影单元，其使得形成在图像载体上的静电潜像显影；以及

转印单元，其将显影于图像载体上的图像转印到转印目标介质上，

其中所述曝光单元包括多个排列在快速扫描方向上的发光元件芯片，每个发光元件芯片都包括多个排列在快速扫描方向上的发光元件，并且

每个发光元件芯片包括

基片，

发光部分，其包括多个发光元件，每个发光元件均包括

层叠在基片上的第一导电类型的第一半导体层，