JP2012040728A - 発光チップ、発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光チップ、発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2012040728A JP2012040728A JP2010182514A JP2010182514A JP2012040728A JP 2012040728 A JP2012040728 A JP 2012040728A JP 2010182514 A JP2010182514 A JP 2010182514A JP 2010182514 A JP2010182514 A JP 2010182514A JP 2012040728 A JP2012040728 A JP 2012040728A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transfer
- light
- light emitting
- lighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
【課題】複数の発光点を並行して点灯させうる発光チップ等を提供する。
【解決手段】発光チップC1(C)は、基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列、転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列、許可ダイオードDe1、De2、De3、…から構成される許可ダイオード列、ダイオードスイッチDs1、Ds2、Ds3、…から構成されるダイオードスイッチ列を備える。さらに、第1許可信号φE1に対して、反転した第2許可信号φE2を設定する許可信号設定部170、および転送サイリスタ列を駆動する第1転送信号φ1または第2転送信号φ2に応じて、第1点灯信号φI1または第2点灯信号φの電位を設定する点灯信号設定部160を備える。
【選択図】図5
【解決手段】発光チップC1(C)は、基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列、転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列、許可ダイオードDe1、De2、De3、…から構成される許可ダイオード列、ダイオードスイッチDs1、Ds2、Ds3、…から構成されるダイオードスイッチ列を備える。さらに、第1許可信号φE1に対して、反転した第2許可信号φE2を設定する許可信号設定部170、および転送サイリスタ列を駆動する第1転送信号φ1または第2転送信号φ2に応じて、第1点灯信号φI1または第2点灯信号φの電位を設定する点灯信号設定部160を備える。
【選択図】図5
Description
本発明は、発光チップ、発光装置、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
特許文献1には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタICを使うことにより、1本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
ところで、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)チップ(発光チップ)を複数用いたLPHによる記録装置において、高速な画像形成のためには、並行して複数のSLEDチップを点灯させるとともに、それぞれのSLEDチップにおいて複数の発光点を並行して点灯させることが望ましい。
本発明は、複数の発光点を並行して点灯させうる発光チップ等を提供することを目的とする。
請求項1に記載の発明は、基板と、前記基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、前記基板上に、前記奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、前記基板上に、前記奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、前記第1の許可信号に基づいて、当該第1の許可信号を反転した前記第2の許可信号を設定する許可信号設定部と、前記第1の転送信号に対応して前記第1の点灯信号を設定するとともに、前記第2の転送信号に対応して前記第2の点灯信号を設定する点灯信号設定部とを備える発光チップである。
請求項2に記載の発明は、前記許可信号設定部は、基準電位と電源電位とから、前記第2の許可信号を、前記第1の許可信号により電気的な抵抗値が変化する素子で設定されることを特徴とする請求項1に記載の発光チップである。
請求項3に記載の発明は、前記点灯信号設定部は、基準電位と点灯電位とから、前記第1の点灯信号が、前記第1の転送信号により電気的な抵抗値が変化する素子で設定され、前記第2の点灯信号が、前記第2の転送信号により電気的な抵抗値が変化する素子で設定されることを特徴とする請求項1または2に記載の発光チップである。
請求項4に記載の発明は、前記基板上に、前記奇数番目の複数の発光素子および前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、前記制御の対象として指定された発光素子を、書込信号により点灯または非点灯に設定する複数の書込素子を備える書込素子列をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップである。
請求項5に記載の発明は、前記書込素子列の前記複数の書込素子は、それぞれが書込信号により電気的な抵抗値が変化する素子を含んで構成されることを特徴とする請求項4に記載の発光チップである。
請求項6に記載の発明は、前記電気的な抵抗値が変化する素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定されることで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項2ないし5のいずれか1項に記載の発光チップである。
請求項7に記載の発明は、前記発光チップの前記転送素子列の前記複数の転送素子のそれぞれの転送素子は、ゲート端子、アノード端子、カソード端子を備えた3端子転送サイリスタであって、前記発光素子列の前記複数の発光素子のそれぞれの発光素子は、ゲート端子、アノード端子、カソード端子を備えた3端子発光サイリスタであることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップである。
請求項3に記載の発明は、前記点灯信号設定部は、基準電位と点灯電位とから、前記第1の点灯信号が、前記第1の転送信号により電気的な抵抗値が変化する素子で設定され、前記第2の点灯信号が、前記第2の転送信号により電気的な抵抗値が変化する素子で設定されることを特徴とする請求項1または2に記載の発光チップである。
請求項4に記載の発明は、前記基板上に、前記奇数番目の複数の発光素子および前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、前記制御の対象として指定された発光素子を、書込信号により点灯または非点灯に設定する複数の書込素子を備える書込素子列をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップである。
請求項5に記載の発明は、前記書込素子列の前記複数の書込素子は、それぞれが書込信号により電気的な抵抗値が変化する素子を含んで構成されることを特徴とする請求項4に記載の発光チップである。
請求項6に記載の発明は、前記電気的な抵抗値が変化する素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定されることで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項2ないし5のいずれか1項に記載の発光チップである。
請求項7に記載の発明は、前記発光チップの前記転送素子列の前記複数の転送素子のそれぞれの転送素子は、ゲート端子、アノード端子、カソード端子を備えた3端子転送サイリスタであって、前記発光素子列の前記複数の発光素子のそれぞれの発光素子は、ゲート端子、アノード端子、カソード端子を備えた3端子発光サイリスタであることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップである。
請求項8に記載の発明は、前記点灯信号設定部は、前記第1の点灯信号が、前記第1の転送信号からショットキーダイオードを介して設定され、前記第2の点灯信号が、前記第2の転送信号からショットキーダイオードを介して設定されることを特徴とする請求項1または2に記載の発光チップである。
請求項9に記載の発明は、前記許可素子列の前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項1ないし8のいずれか1項に記載の発光チップである。
請求項9に記載の発明は、前記許可素子列の前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項1ないし8のいずれか1項に記載の発光チップである。
請求項10に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、前記複数の発光チップに対して、当該複数の発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する前記第1の転送信号および前記第2の転送信号を共通に送信する転送信号供給手段と、前記複数の発光チップに対して、前記第1の許可信号を共通に送信する許可信号供給手段とを備えた発光装置である。
請求項11に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する当該第1の転送信号および当該第2の転送信号を共通に送信する転送信号供給手段と、当該複数の発光チップに対して、当該第1の許可信号を共通に送信する許可信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項12に記載の発明は、像保持体を帯電する帯電手段と、それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する当該第1の転送信号および当該第2の転送信号を共通に送信する転送信号供給手段と、当該複数の発光チップに対して、当該第1の許可信号を共通に送信する許可信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項1の発明によれば、発光素子を奇数番目と偶数番目に分けないで駆動する場合に比べ、複数の発光点を並行して点灯させることができる。
請求項2の発明によれば、本構成を有しない場合に比べ、第2の許可信号が外部回路を要することなく生成できる。
請求項3の発明によれば、本構成を有しない場合に比べ、第1の点灯信号および第2の点灯信号が外部回路を要することなく生成できる。
請求項4の発明によれば、本構成を有しない場合に比べ、点灯開始のタイミングをずらすことができる。
請求項5の発明によれば、本構成を有しない場合に比べ、発光チップの構成をより簡易にできる。
請求項6の発明によれば、本構成を有しない場合に比べ、電気的な抵抗値が変化する素子がより簡易な構成で実現できる。
請求項7の発明によれば、本構成を有しない場合に比べ、発光素子の制御がより容易にできる。
請求項8の発明によれば、本構成を有しない場合に比べ、点灯信号設定部の構成がより簡易にできる。
請求項9の発明によれば、本構成を有しない場合に比べ、発光チップの構成をより簡易にできる。
請求項10の発明によれば、本構成を有しない場合に比べ、発光装置の配線(ライン)の数を抑制できる。
請求項11の発明によれば、本構成を有しない場合に比べ、露光がより高速にできる。
請求項12の発明によれば、本構成を有しない場合に比べ、画像形成がより高速にできる。
請求項2の発明によれば、本構成を有しない場合に比べ、第2の許可信号が外部回路を要することなく生成できる。
請求項3の発明によれば、本構成を有しない場合に比べ、第1の点灯信号および第2の点灯信号が外部回路を要することなく生成できる。
請求項4の発明によれば、本構成を有しない場合に比べ、点灯開始のタイミングをずらすことができる。
請求項5の発明によれば、本構成を有しない場合に比べ、発光チップの構成をより簡易にできる。
請求項6の発明によれば、本構成を有しない場合に比べ、電気的な抵抗値が変化する素子がより簡易な構成で実現できる。
請求項7の発明によれば、本構成を有しない場合に比べ、発光素子の制御がより容易にできる。
請求項8の発明によれば、本構成を有しない場合に比べ、点灯信号設定部の構成がより簡易にできる。
請求項9の発明によれば、本構成を有しない場合に比べ、発光チップの構成をより簡易にできる。
請求項10の発明によれば、本構成を有しない場合に比べ、発光装置の配線(ライン)の数を抑制できる。
請求項11の発明によれば、本構成を有しない場合に比べ、露光がより高速にできる。
請求項12の発明によれば、本構成を有しない場合に比べ、画像形成がより高速にできる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では、発光素子の一例としての発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図4(b)のX方向)に沿って配置されている。
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、発光部63は、回路基板62上に、20個の発光チップC1〜C20が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C20は、発光チップC1から番号順に発光チップC20までを含む。
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、発光部63は、回路基板62上に、20個の発光チップC1〜C20が、主走査方向であるX方向に二列に千鳥状に配置して構成されている。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップC1〜C20は、発光チップC1から番号順に発光チップC20までを含む。
発光チップC1〜C20の構成は同一であってよい。よって、発光チップC1〜C20をそれぞれ区別しないときは、発光チップCと呼ぶ。
なお、本実施の形態では、発光チップCの数として、合計20個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。
なお、発光チップC1〜C20の配列についての詳細は後述する。
なお、本実施の形態では、発光チップCの数として、合計20個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。信号発生回路110は、例えば集積回路(IC)などで構成されている。
なお、発光チップC1〜C20の配列についての詳細は後述する。
図4は、発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示した図である。図4(a)は発光チップCの構成を示し、図4(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を示している。
はじめに、図4(a)に示す発光チップCの構成を説明する。
発光チップCは、矩形の基板80の表面において、長辺側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)を備えている。なお、これらの端子は、基板80の一端部からVga端子、φ2端子、φW端子、φE端子、の順に設けられ、基板80の他端部からVi端子、φ1端子、Vsub端子の順に設けられている。そして、発光素子列102は、φE端子とVsub端子との間に設けられている。さらに、基板80の裏面には裏面電極85(後述する図6参照)が設けられている。
発光チップCは、矩形の基板80の表面において、長辺側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)を備えている。なお、これらの端子は、基板80の一端部からVga端子、φ2端子、φW端子、φE端子、の順に設けられ、基板80の他端部からVi端子、φ1端子、Vsub端子の順に設けられている。そして、発光素子列102は、φE端子とVsub端子との間に設けられている。さらに、基板80の裏面には裏面電極85(後述する図6参照)が設けられている。
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線(ライン)の構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C20が搭載され、信号発生回路110と発光チップC1〜C20とを相互に接続する配線(ライン)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC1〜C20が搭載され、信号発生回路110と発光チップC1〜C20とを相互に接続する配線(ライン)が設けられている。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C20に対して、第1転送信号φ1および第2転送信号φ2を送信する転送信号供給手段の一例としての転送信号発生部120を備えている。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C20に対して、第1許可信号φE1を送信する許可信号供給手段の一例としての許可信号発生部130を備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、各発光チップC1〜C20に、書込信号φW1〜φW20をそれぞれ送信する書込信号発生部150を備えている。書込信号φW1〜φW20のそれぞれを区別しないときは書込信号φWと呼ぶ。
さらに、本実施の形態では、信号発生回路110は、発光チップC1〜C20に、電位の基準となる基準電位Vsub、駆動のための電位として電源電位Vga、発光素子の点灯のための電位として点灯電位Viを供給する。なお、基準電位Vsub、電源電位Vga、点灯電位Viは、信号発生回路110を介すことなく発光チップC1〜C20に供給されてもよい。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C20に対して、第1転送信号φ1および第2転送信号φ2を送信する転送信号供給手段の一例としての転送信号発生部120を備えている。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップC1〜C20に対して、第1許可信号φE1を送信する許可信号供給手段の一例としての許可信号発生部130を備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、各発光チップC1〜C20に、書込信号φW1〜φW20をそれぞれ送信する書込信号発生部150を備えている。書込信号φW1〜φW20のそれぞれを区別しないときは書込信号φWと呼ぶ。
さらに、本実施の形態では、信号発生回路110は、発光チップC1〜C20に、電位の基準となる基準電位Vsub、駆動のための電位として電源電位Vga、発光素子の点灯のための電位として点灯電位Viを供給する。なお、基準電位Vsub、電源電位Vga、点灯電位Viは、信号発生回路110を介すことなく発光チップC1〜C20に供給されてもよい。
次に、発光チップC1〜C20の配列について説明する。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光素子列102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。
奇数番号の発光チップC1、C3、C5、…は、それぞれの基板80の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップC2、C4、C6、…も、同様にそれぞれの基板80の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップC1、C3、C5、…と偶数番号の発光チップC2、C4、C6、…とは、発光チップCに設けられた発光素子列102側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように位置が設定されている。
信号発生回路110と発光チップC1〜C20とを相互に接続する配線(ライン)について説明する。
回路基板62には、発光チップCに設けられたVsub端子および発光チップCの基板80裏面に設けられた裏面電極85(後述の図6参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。図4では、電源ライン200aを発光チップCの長辺側の中央部に接続して、発光チップCの裏面電極85へ接続されていることを示している。
そして、回路基板62には、発光チップCに設けられたVga端子に接続され、駆動のための電位である電源電位Vgaを供給する電源ライン200bが設けられている。
さらに、回路基板62には、発光チップCに設けられたVi端子に接続され、発光素子の点灯のための点灯電位Viを供給する電源ライン204が設けられている。
回路基板62には、発光チップCに設けられたVsub端子および発光チップCの基板80裏面に設けられた裏面電極85(後述の図6参照)に接続され、基準電位Vsubを供給する電源ライン200aが設けられている。図4では、電源ライン200aを発光チップCの長辺側の中央部に接続して、発光チップCの裏面電極85へ接続されていることを示している。
そして、回路基板62には、発光チップCに設けられたVga端子に接続され、駆動のための電位である電源電位Vgaを供給する電源ライン200bが設けられている。
さらに、回路基板62には、発光チップCに設けられたVi端子に接続され、発光素子の点灯のための点灯電位Viを供給する電源ライン204が設けられている。
回路基板62には、信号発生回路110の転送信号発生部120から、発光チップC1〜C20のφ1端子に、第1の転送信号(第1転送信号)φ1を送信するための第1転送信号ライン201、および発光チップC1〜C20のφ2端子に、第2の転送信号(第2転送信号)φ2を送信するための第2転送信号ライン202が設けられている。第1転送信号φ1および第2転送信号φ2は、発光チップC1〜C20に共通(並列)に送信される。
そして、回路基板62には、信号発生回路110の許可信号発生部130から、発光チップ発光チップC1〜C20のφE端子に、第1の許可信号(第1許可信号)φE1を送信するための許可信号ライン203が設けられている。第1許可信号φE1は、発光チップC1〜C20に共通(並列)に送信される。
さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、各発光チップC1〜C20に書込信号φW1〜φW20をそれぞれ送信する書込信号ライン205−1〜205−20が設けられている。
以上説明したように、回路基板62上のすべての発光チップC1〜C20に、基準電位Vsub、電源電位Vga、点灯電位Viが共通に供給される。第1転送信号φ1、第2転送信号φ2、第1許可信号φE1も、発光チップC1〜C20に共通(並列)に送信される。一方、書込信号φW1〜φW20は、発光チップC1〜C20のそれぞれに個別に送信される。
(発光チップC)
図5は、第1の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)を除き、発光チップC上のレイアウトに基づいて配置されている(後述する図6参照)。なお、端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。
ここでは、信号発生回路110との関係から発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C20の構成は、発光チップC1と同じである。
なお、図5では信号発生回路110において、2箇所にVsubと表記しているが、これは同じ基準電位Vsubである。基準電位Vsubは、発光チップC1(C)の基板80の表面に設けられたVsub端子と、基板80の裏面に設けられた裏面電極85とに供給される。なお、図示の便宜上、裏面電極85を引き出して示している。
図5は、第1の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。以下において説明する各素子は、端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)を除き、発光チップC上のレイアウトに基づいて配置されている(後述する図6参照)。なお、端子(Vga端子、φ2端子、φW端子、φE端子、Vsub端子、φ1端子、Vi端子)の位置は、図4(a)と異なるが、説明の便宜上、図中左端に示している。
ここでは、信号発生回路110との関係から発光チップC1を例に、発光チップCを説明する。そこで、図5において、発光チップCを発光チップC1(C)と表記する。他の発光チップC2〜C20の構成は、発光チップC1と同じである。
なお、図5では信号発生回路110において、2箇所にVsubと表記しているが、これは同じ基準電位Vsubである。基準電位Vsubは、発光チップC1(C)の基板80の表面に設けられたVsub端子と、基板80の裏面に設けられた裏面電極85とに供給される。なお、図示の便宜上、裏面電極85を引き出して示している。
発光チップC1(C)は、前述したように基板80上に列状に配列された発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光素子列102(図4参照))を備えている。
さらに、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送素子列の一例としての転送サイリスタ列、同様に列状に配列された許可素子の一例としての許可ダイオードDe1、De2、De3、…から構成される許可素子列の一例としての許可ダイオード列、同様に列状に配列された書込素子の一例としてのダイオードスイッチDs1、Ds2、Ds3、…から構成される書込素子列の一例としてのダイオードスイッチ列を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…のそれぞれは、書込ダイオードDw1、Dw2、Dw3、…と書込抵抗Rw1、Rw2、Rw3、…との同じ番号のペアで構成されている。
そして、転送サイリスタT1、T2、T3、…と許可ダイオードDe1、De2、De3、…との間に接続抵抗Re1、Re2、Re3、…を備えている。
さらに、発光チップC1(C)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送素子列の一例としての転送サイリスタ列、同様に列状に配列された許可素子の一例としての許可ダイオードDe1、De2、De3、…から構成される許可素子列の一例としての許可ダイオード列、同様に列状に配列された書込素子の一例としてのダイオードスイッチDs1、Ds2、Ds3、…から構成される書込素子列の一例としてのダイオードスイッチ列を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…のそれぞれは、書込ダイオードDw1、Dw2、Dw3、…と書込抵抗Rw1、Rw2、Rw3、…との同じ番号のペアで構成されている。
そして、転送サイリスタT1、T2、T3、…と許可ダイオードDe1、De2、De3、…との間に接続抵抗Re1、Re2、Re3、…を備えている。
また、発光チップC1(C)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにして、それぞれのペアの間に結合ダイオードDx1、Dx2、Dx3、…を備えている。
さらに、発光チップC1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
ここでは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、許可ダイオードDe1、De2、De3、…、ダイオードスイッチDs1、Ds2、Ds3、…、書込ダイオードDw1、Dw2、Dw3、…、書込抵抗Rw1、Rw2、Rw3、…、接続抵抗Re1、Re2、Re3、…、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…をそれぞれ区別しないときは、発光サイリスタL、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs、書込ダイオードDw、書込抵抗Rw、接続抵抗Re、結合ダイオードDx、電源線抵抗Rgx、電源線抵抗Rgzと表記する。
上記のサイリスタ(発光サイリスタL、転送サイリスタT)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子であって、発光サイリスタLは3端子発光サイリスタ、転送サイリスタは3端子転送サイリスタである。
ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と呼ぶことがある。さらに、発光サイリスタLのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と呼ぶことがある。
許可ダイオードDeはショットキーダイオードであり、書込ダイオードDwはpn接合ダイオードである。
後述するように、ダイオードスイッチDsを構成する書込抵抗Rwは、書込ダイオードDwの動作に伴って可変抵抗として働く。ダイオードスイッチDsは、電気的な抵抗値が変化する素子の一例である。
ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と呼ぶことがある。さらに、発光サイリスタLのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と呼ぶことがある。
許可ダイオードDeはショットキーダイオードであり、書込ダイオードDwはpn接合ダイオードである。
後述するように、ダイオードスイッチDsを構成する書込抵抗Rwは、書込ダイオードDwの動作に伴って可変抵抗として働く。ダイオードスイッチDsは、電気的な抵抗値が変化する素子の一例である。
発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs(書込ダイオードDwおよび接続抵抗Dw)のそれぞれの数も128個である。同様に、接続ダイオードDc、接続抵抗Re、電源線抵抗Rgx、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタT、許可ダイオードDe、書込ダイオードDw(ダイオードスイッチDs)のそれぞれの数は、発光サイリスタLの数より多くてもよい。
なお、転送サイリスタT、許可ダイオードDe、書込ダイオードDw(ダイオードスイッチDs)のそれぞれの数は、発光サイリスタLの数より多くてもよい。
発光チップC1(C)は、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1を送信する第1転送信号線72と第2転送信号φ2を送信する第2転送信号線73とに過剰な電流が流れるのを防止する電流制限抵抗R1およびR2を備えている。また、後述する点灯電位Viが供給される第1点灯信号線75−1および第2点灯信号線75−2のそれぞれに過剰な電流が流れるのを防止する電流制限抵抗Ri1およびRi2を備えている。
さらに、発光チップC1(C)は、後述する第1の点灯信号(第1点灯信号)φI1、第2の点灯信号(第2点灯信号)φI2を設定する点灯信号設定部160を備えている。点灯信号設定部160は、第1転送信号線72と第1点灯信号線75−1との間に、第1転送信号φ1により第1点灯信号線75−1の電位を設定する制御ダイオードDi1および過剰な電流が流れるのを防止する電流制限抵抗Ri3と、第2転送信号線73と第2点灯信号線75−2との間に、第2転送信号φ2により第2点灯信号線75−2の電位を設定する制御ダイオードDi2および過剰な電流が流れるのを防止する電流制限抵抗Ri4とを備えている。
さらにまた、発光チップC1(C)は、第1許可信号φE1に対して、「H」と「L」との関係が反転した信号(後述する第2の許可信号(第2許可信号)φE2)を設定する許可信号設定部170を備えている。許可信号設定部170は、制御ダイオードDr1、電源線抵抗Rgy1、抵抗Rr1、Rr2を備えている。なお、制御ダイオードDr1と抵抗Rr1とは、ダイオードスイッチDsrを構成する。そして、ダイオードスイッチDsrを構成する抵抗Rr1は、制御ダイオードDr1の動作に伴って可変抵抗として働く。
なお、後述するように、ダイオードスイッチDsrは、ダイオードスイッチDs(Ds1、Ds2、Ds3、…)と同様に動作する。制御ダイオードDr1も電気的な抵抗値が変化する素子の一例である。
なお、後述するように、ダイオードスイッチDsrは、ダイオードスイッチDs(Ds1、Ds2、Ds3、…)と同様に動作する。制御ダイオードDr1も電気的な抵抗値が変化する素子の一例である。
なお、発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、許可ダイオード列の許可ダイオードDe1、De2、De3、…、ダイオードスイッチ列のダイオードスイッチDs1、Ds2、Ds3、…は、図5中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、接続抵抗Re1、Re2、Re3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列は、図5中上から、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列、発光サイリスタ列の順に並べられている。
そして、発光サイリスタ列、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列は、図5中上から、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列、発光サイリスタ列の順に並べられている。
では次に、発光チップC1(C)における各素子の電気的な接続について説明する。
転送サイリスタTのアノード端子、発光サイリスタLのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図6参照)を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aに、基準電位Vsubが供給される。
転送サイリスタTのアノード端子、発光サイリスタLのアノード端子は、発光チップC1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図6参照)を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aに、基準電位Vsubが供給される。
転送サイリスタTの配列に沿って、奇数番号(奇数番目)の転送サイリスタT1、T3、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1が入力される端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201(図4参照)が接続され、第1転送信号φ1が送信される。
一方、転送サイリスタTの配列に沿って、偶数番号(偶数番目)の転送サイリスタT2、T4、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2が入力される端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202(図4参照)が接続され、第2転送信号φ2が送信される。
許可ダイオードDeの配列に沿って、奇数番号(奇数番目)の許可ダイオードDe1、De3、…のカソード端子は、第1許可信号線76−1に接続されている。第1許可信号線76−1は、φE端子に接続されている。このφE端子には、許可信号ライン203(図4参照)が接続され、第1許可信号φE1が送信される。
一方、許可ダイオードDeの配列に沿って、偶数番号(偶数番目)の許可ダイオードDe2、De4、…のカソード端子は、第2許可信号線76−2に接続されている。第2許可信号線76−2は、ダイオードスイッチDsrを構成する抵抗Rr1を介して、Vsub端子に接続されている。Vsub端子には、電源ライン200aが接続され、基準電位Vsubが供給される。
また、第2許可信号線76−2は、電源線抵抗Rgy1を介して、電源線71に接続されている。電源線71はVga端子に接続されている。Vga端子には、電源ライン200bが接続され、電源電位Vgaが供給される。
そして、第2許可信号線76−2には、第1許可信号φE1から、許可信号設定部170により設定された第2許可信号φE2が送信される。
また、第2許可信号線76−2は、電源線抵抗Rgy1を介して、電源線71に接続されている。電源線71はVga端子に接続されている。Vga端子には、電源ライン200bが接続され、電源電位Vgaが供給される。
そして、第2許可信号線76−2には、第1許可信号φE1から、許可信号設定部170により設定された第2許可信号φE2が送信される。
書込ダイオードDwのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、φW端子に接続されている。このφW端子には、発光チップC1の場合には書込信号ライン205−1(図4参照)が接続され、書込信号φW1が送信される。他の発光チップC2〜C20の場合には、それぞれ書込信号φW2〜φW20が送信される。
発光サイリスタLの配列に沿って、奇数番号(奇数番目)の発光サイリスタL1、L3、…のカソード端子は、第1点灯信号線75−1に接続されている。第1点灯信号線75−1は、電流制限抵抗Ri1を介して、Vi端子に接続されている。このVi端子には、電源ライン204(図4参照)が接続され、点灯電位Viが供給されるVi端子に接続されている。なお、第1点灯信号線75−1には、後述する点灯信号設定部160により、第1点灯信号φI1が設定される。第1点灯信号φI1は、奇数番号の発光サイリスタL1、L3、…に点灯のための電流を送信する。
発光サイリスタLの配列に沿って、偶数番号(偶数番目)の発光サイリスタL2、L4、…のカソード端子は、第2点灯信号線75−2に接続されている。第2点灯信号線75−2は、電流制限抵抗Ri2を介して、点灯電位Viが供給されるVi端子に接続されている。なお、第1点灯信号線75−1には、後述する点灯信号設定部160により、第2点灯信号φI2が設定される。第2点灯信号φI2は、偶数番号の発光サイリスタL2、L4、…に点灯のための電流を送信する。
発光サイリスタLの配列に沿って、偶数番号(偶数番目)の発光サイリスタL2、L4、…のカソード端子は、第2点灯信号線75−2に接続されている。第2点灯信号線75−2は、電流制限抵抗Ri2を介して、点灯電位Viが供給されるVi端子に接続されている。なお、第1点灯信号線75−1には、後述する点灯信号設定部160により、第2点灯信号φI2が設定される。第2点灯信号φI2は、偶数番号の発光サイリスタL2、L4、…に点灯のための電流を送信する。
転送サイリスタTのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…に、それぞれ接続抵抗Re1、Re2、Re3、…を介して、1対1で接続されている。
許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の書込ダイオードDw1、Dw2、Dw3、…のアノード端子に1対1で接続されている。よって、許可ダイオードDe1、De2、De3、…のアノード端子と書込ダイオードDw1、Dw2、Dw3、…のアノード端子とを、ともにアノード端子Da1、Da2、Da3、…と表記する。
許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の書込ダイオードDw1、Dw2、Dw3、…のアノード端子に1対1で接続されている。よって、許可ダイオードDe1、De2、De3、…のアノード端子と書込ダイオードDw1、Dw2、Dw3、…のアノード端子とを、ともにアノード端子Da1、Da2、Da3、…と表記する。
書込ダイオードDw1、Dw2、Dw3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、それぞれ書込抵抗Rw1、Rw2、Rw3、…を介して、1対1で接続されている。
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gl1、Gl2、Gl3、…、アノード端子Da1、Da2、Da3、…をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Gl、アノード端子Daと表記する。
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して、電源電位Vgaが供給される電源線71に接続されている。
発光サイリスタLのゲート端子Glも、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して、電源電位Vgaが供給される電源線71に接続されている。
発光サイリスタLのゲート端子Glも、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して、電源電位Vgaが供給される電源線71に接続されている。
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
制御ダイオードDi1は、そのカソード端子が第1点灯信号線75−1に接続され、そのアノード端子が電流制限抵抗Ri3を介して、第1転送信号φ1が送信されるφ1端子に接続されている。制御ダイオードDi2は、そのカソード端子が第2点灯信号線75−2に接続され、そのアノード端子が電流制限抵抗Ri4を介して、第2転送信号φ2が送信されるφ2端子に接続されている。
さらに、制御ダイオードDr1は、カソード端子が抵抗Rr2を介して第1許可信号φE1が送信されるφEに接続され、アノード端子が基準電位Vsubが供給されるVsub端子に接続されている。
図5のダイオードスイッチDs1には、ダイオードスイッチDsの動作を説明するために、3端子素子であるダイオードスイッチDsの端子をO、P、Qで表している。O端子は、書込抵抗Rwの一方の端子であるとともに、書込ダイオードDwのアノード端子であって、許可ダイオードDeのアノード端子Daに接続されている。P端子は、書込ダイオードDwのカソード端子であって、書込信号線74を介して、φW端子に接続されている。Q端子は、書込抵抗Rwの他方の端子であって、発光サイリスタLのゲート端子Glおよび電源線抵抗Rgz1を介して電源線71に接続されている。
同様に、図5の許可信号設定部170のダイオードスイッチDsrの端子をO´、P´、Q´で示している。O´端子は、抵抗Rr1の一方の端子であるとともに、制御ダイオードDr1のアノード端子であって、Vsub端子に接続されている。P´端子は、制御ダイオードDr1のカソード端子であって、抵抗Rr2を介して、φE端子に接続されている。Q´端子は、抵抗Rr1の他方の端子であって、第2許可信号線76−2に接続されるとともに、電源線抵抗Rgy1を介して電源線71に接続されている。
O、P、Qの各端子とO´、P´、Q´の各端子とは対応関係にある。
同様に、図5の許可信号設定部170のダイオードスイッチDsrの端子をO´、P´、Q´で示している。O´端子は、抵抗Rr1の一方の端子であるとともに、制御ダイオードDr1のアノード端子であって、Vsub端子に接続されている。P´端子は、制御ダイオードDr1のカソード端子であって、抵抗Rr2を介して、φE端子に接続されている。Q´端子は、抵抗Rr1の他方の端子であって、第2許可信号線76−2に接続されるとともに、電源線抵抗Rgy1を介して電源線71に接続されている。
O、P、Qの各端子とO´、P´、Q´の各端子とは対応関係にある。
図6は、第1の実施の形態における発光チップCの平面レイアウト図および断面図である。図6(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分、点灯信号設定部160、および許可信号設定部170を示している。図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、ダイオードスイッチDs1(書込抵抗Rw1および書込ダイオードDw1)、許可ダイオードDe1、接続抵抗Re1、転送サイリスタT1、結合ダイオードDx1の断面が示されている。なお、図6(a)および(b)の図中には、主要な素子や端子を名前により表示している。
なお、図6(a)では、各素子間を接続する配線を、実線で示している。また、図6(b)では、各素子間を覆う保護層および保護層に設けられた開口を介して各素子間を接続する配線の記載を省略している。
なお、図6(a)では、各素子間を接続する配線を、実線で示している。また、図6(b)では、各素子間を覆う保護層および保護層に設けられた開口を介して各素子間を接続する配線の記載を省略している。
発光チップCは、図6(b)に示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されたのち、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続して除去することで相互に分離された複数の島(アイランド)(第1アイランド301〜第17アイランド317および符号を付さないアイランド)を備えている。
図6(a)に示すように、第1アイランド301には発光サイリスタL1が、第2アイランド302にはダイオードスイッチDs1が、第3アイランド303には許可ダイオードDe1および接続抵抗Re1が設けられている。第4アイランド304には電源線抵抗Rgx1、Rgz1が設けられている。第5アイランド305には転送サイリスタT1および結合ダイオードDx1が設けられている。
第6アイランド306にはスタートダイオードDx0、第7アイランド307には電流制限抵抗R1、第8アイランド308には電流制限抵抗R2が設けられている。
そして、第9アイランド309には電流制限抵抗Ri1、第10アイランド310には電流制限抵抗Ri2、第11アイランド311には制御ダイオードDi1、第12アイランド312には制御ダイオードDi2、第13アイランド313には電流制限抵抗Ri3、第14アイランド314には電流制限抵抗Ri4が設けられている。
さらに、第15アイランド315にはダイオードスイッチDsr(制御ダイオードDr1および抵抗Rr1)が、第16アイランド316には抵抗Rr2が、第17アイランド317には電源線抵抗Rgy1が設けられている。
第6アイランド306にはスタートダイオードDx0、第7アイランド307には電流制限抵抗R1、第8アイランド308には電流制限抵抗R2が設けられている。
そして、第9アイランド309には電流制限抵抗Ri1、第10アイランド310には電流制限抵抗Ri2、第11アイランド311には制御ダイオードDi1、第12アイランド312には制御ダイオードDi2、第13アイランド313には電流制限抵抗Ri3、第14アイランド314には電流制限抵抗Ri4が設けられている。
さらに、第15アイランド315にはダイオードスイッチDsr(制御ダイオードDr1および抵抗Rr1)が、第16アイランド316には抵抗Rr2が、第17アイランド317には電源線抵抗Rgy1が設けられている。
そして、発光チップCには、第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、ダイオードスイッチDs2、Ds3、Ds4、…、転送サイリスタT2、T3、T4、…等が、第1アイランド301、第2アイランド302、第3アイランド303、第4アイランド304、第5アイランド305と同様に設けられている。これらについては、説明を省略する。
そしてまた、図6(b)に示すように、基板80の裏面には裏面電極85が設けられている。なお、裏面電極85は引き出して示している。
そしてまた、図6(b)に示すように、基板80の裏面には裏面電極85が設けられている。なお、裏面電極85は引き出して示している。
さらに、図6(a)および(b)により、第1アイランド301〜第17アイランド317について詳細に説明する。
第1アイランド301に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1としている。そして、n型の第4半導体層84の領域111のn型オーミック電極121の部分以外の表面から光を放出する。
第1アイランド301に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1としている。そして、n型の第4半導体層84の領域111のn型オーミック電極121の部分以外の表面から光を放出する。
第2アイランド302に設けられたダイオードスイッチDs1を構成する書込抵抗Rw1は、第1の導電型の一例としてのp型の、第1の半導体層の一例としての第3半導体層83を抵抗として用い、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極132を一方の端子(図5に示すQ端子)と、同様に形成されたp型オーミック電極133を他方の端子(図5に示すO端子)としている。
書込ダイオードDw1は、p型の第3半導体層83と、第3半導体層83上に接して設けられた第2の導電型の一例としてのn型の、第2の半導体層の一例としての第4半導体層84とが形成するpn接合をダイオードとして構成されている。そして、n型の第4半導体層84の領域112上に形成されたn型オーミック電極122をカソード端子(図5に示すP端子)とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極133をアノード端子(図5に示すO端子であって、書込抵抗Rw1の他方の端子)としている。
なお、図6(b)に示すように、n型オーミック電極122が形成された領域112を挟んで、p型オーミック電極132および133が設けられている。
図5においては、書込ダイオードDwのアノード端子は、書込抵抗Rwの他方の端子(O端子)に接続されているとしたが、上述したように、書込ダイオードDwと書込抵抗Rwとは一体として構成されていて、書込抵抗Rwの中央に書込ダイオードDwが設けられた構成となっている。
書込ダイオードDw1は、p型の第3半導体層83と、第3半導体層83上に接して設けられた第2の導電型の一例としてのn型の、第2の半導体層の一例としての第4半導体層84とが形成するpn接合をダイオードとして構成されている。そして、n型の第4半導体層84の領域112上に形成されたn型オーミック電極122をカソード端子(図5に示すP端子)とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極133をアノード端子(図5に示すO端子であって、書込抵抗Rw1の他方の端子)としている。
なお、図6(b)に示すように、n型オーミック電極122が形成された領域112を挟んで、p型オーミック電極132および133が設けられている。
図5においては、書込ダイオードDwのアノード端子は、書込抵抗Rwの他方の端子(O端子)に接続されているとしたが、上述したように、書込ダイオードDwと書込抵抗Rwとは一体として構成されていて、書込抵抗Rwの中央に書込ダイオードDwが設けられた構成となっている。
第3アイランド303はn型の第4半導体層84が除去されている。第3アイランド303に設けられた許可ダイオードDe1は、p型の第3半導体層83上に形成されたp型オーミック電極134をアノード端子とし、同じくp型の第3半導体層83上に形成され、p型の第3半導体層83とショットキー接合するショットキー電極151をカソード端子としている。そして、接続抵抗Re1は、p型オーミック電極134と、p型の第3半導体層83上に形成されたp型オーミック電極135との間のp型の第3半導体層83を抵抗としている。
第4アイランド304もn型の第4半導体層84が除去されている。第4アイランド304に設けられた電源線抵抗Rgx1およびRgz1は、p型の第3半導体層83上に形成された3個のp型オーミック電極136、137、138の間のp型の第3半導体層83を抵抗としている。すなわち、電源線抵抗Rgz1はp型オーミック電極136、137の間に設けられ、電源線抵抗Rgx1はp型オーミック電極137、138の間に設けられている。
第5アイランド305に設けられた転送サイリスタT1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域113上に形成されたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極139をゲート端子Gt1とする。
同じく第5アイランド305に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域114上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極139(ゲート端子Gt1と同じ)をアノード端子として形成されている。
同じく第5アイランド305に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域114上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極139(ゲート端子Gt1と同じ)をアノード端子として形成されている。
第6アイランド306に設けられたスタートダイオードDx0は、n型の第4半導体層84上に設けられたn型オーミック電極(符号なし)をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極(符号なし)をアノード端子として形成されている。
第7アイランド307、第8アイランド308、第9アイランド309、第10アイランド310、第13アイランド313、第14アイランド314、第16アイランド316、第17アイランド317はn型の第4半導体層84が除去されている。そして、第7アイランド307に設けられた電流制限抵抗R1、第8アイランド308に設けられた電流制限抵抗R2、第9アイランド309に設けられた電流制限抵抗Ri1、第10アイランド310に設けられた電流制限抵抗Ri2、第13アイランド313に設けられた電流制限抵抗Ri3、第14アイランド314に設けられた電流制限抵抗Ri4、第16アイランド316に設けられた抵抗Rr2、第17アイランド317に設けられた電源線抵抗Rgy1は、第4アイランド304に設けられた電源線抵抗Rgx1、Rgz1と同様に、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
第7アイランド307、第8アイランド308、第9アイランド309、第10アイランド310、第13アイランド313、第14アイランド314、第16アイランド316、第17アイランド317はn型の第4半導体層84が除去されている。そして、第7アイランド307に設けられた電流制限抵抗R1、第8アイランド308に設けられた電流制限抵抗R2、第9アイランド309に設けられた電流制限抵抗Ri1、第10アイランド310に設けられた電流制限抵抗Ri2、第13アイランド313に設けられた電流制限抵抗Ri3、第14アイランド314に設けられた電流制限抵抗Ri4、第16アイランド316に設けられた抵抗Rr2、第17アイランド317に設けられた電源線抵抗Rgy1は、第4アイランド304に設けられた電源線抵抗Rgx1、Rgz1と同様に、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
第11アイランド311および第12アイランド312もn型の第4半導体層84が除去されている。そして、第11アイランド311に設けられた制御ダイオードDi1、第12アイランド312に設けられた制御ダイオードDi2は、第3アイランド303に設けられた許可ダイオードDe1と同様に、それぞれがp型の第3半導体層83上に形成されたp型オーミック電極(符号なし)をアノード端子とし、同じくp型の第3半導体層83上に形成され、p型の第3半導体層83とショットキー接合するショットキー電極(符号なし)をカソード端子とする。
そして、第15アイランド315に設けられたダイオードスイッチDsrは、第2アイランド302に設けられたダイオードスイッチDs1と同様に設けられている。すなわち、ダイオードスイッチDsrを構成する制御ダイオードDr1は、p型の第3半導体層83と、第3半導体層83上に接して設けられたn型の第4半導体層84とが形成するpn接合をダイオードとして用い、n型の第4半導体層84上に形成されたn型オーミック電極(符号なし)をカソード端子としている。抵抗Rr1は、制御ダイオードDr1を挟んで設けられた、p型の第3半導体層83上の一組のp型オーミック電極(符号なし)の間のp型の第3半導体層83を抵抗として設けられている。この一組のp型オーミック電極(符号なし)の一方が、上記した制御ダイオードDr1のアノード端子となっている。
そして、第15アイランド315に設けられたダイオードスイッチDsrは、第2アイランド302に設けられたダイオードスイッチDs1と同様に設けられている。すなわち、ダイオードスイッチDsrを構成する制御ダイオードDr1は、p型の第3半導体層83と、第3半導体層83上に接して設けられたn型の第4半導体層84とが形成するpn接合をダイオードとして用い、n型の第4半導体層84上に形成されたn型オーミック電極(符号なし)をカソード端子としている。抵抗Rr1は、制御ダイオードDr1を挟んで設けられた、p型の第3半導体層83上の一組のp型オーミック電極(符号なし)の間のp型の第3半導体層83を抵抗として設けられている。この一組のp型オーミック電極(符号なし)の一方が、上記した制御ダイオードDr1のアノード端子となっている。
図6(a)において、各素子間の接続関係を説明する。
第1アイランド301の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド302の書込抵抗Rw1の一方の端子であるp型オーミック電極132に接続されている。
発光サイリスタL1のカソード端子であるn型オーミック電極121は第1点灯信号線75−1に接続されている。第1点灯信号線75−1は、第9アイランド309に設けられた電流制限抵抗Ri1を介してφI端子に接続されている。他の奇数番号の発光サイリスタL3、…のカソード端子も第1点灯信号線75−1に接続されている。
なお、偶数番号の発光サイリスタL2、L4、…のカソード端子であるn型オーミック電極(符号なし)は第2点灯信号線75−2に接続されている。第2点灯信号線75−2は、第10アイランド310に設けられた電流制限抵抗Ri2を介してφI端子に接続されている。
第1アイランド301の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド302の書込抵抗Rw1の一方の端子であるp型オーミック電極132に接続されている。
発光サイリスタL1のカソード端子であるn型オーミック電極121は第1点灯信号線75−1に接続されている。第1点灯信号線75−1は、第9アイランド309に設けられた電流制限抵抗Ri1を介してφI端子に接続されている。他の奇数番号の発光サイリスタL3、…のカソード端子も第1点灯信号線75−1に接続されている。
なお、偶数番号の発光サイリスタL2、L4、…のカソード端子であるn型オーミック電極(符号なし)は第2点灯信号線75−2に接続されている。第2点灯信号線75−2は、第10アイランド310に設けられた電流制限抵抗Ri2を介してφI端子に接続されている。
第2アイランド302の書込ダイオードDw1のカソード端子であるn型オーミック電極122は、書込信号線74に接続されている。そして、書込信号線74はφW端子に接続されている。
第2アイランド302の書込ダイオードDw1のアノード端子であるp型オーミック電極133は、第3アイランド303の接続抵抗Re1の一方の端子(許可ダイオードDe1のアノード端子を兼ねる)であるp型オーミック電極134に接続されている。
第2アイランド302の書込ダイオードDw1のアノード端子であるp型オーミック電極133は、第3アイランド303の接続抵抗Re1の一方の端子(許可ダイオードDe1のアノード端子を兼ねる)であるp型オーミック電極134に接続されている。
第3アイランド303の接続抵抗Re1の他方の端子であるp型オーミック電極135は、第5アイランド305の転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139に接続されている。
第3アイランド303の許可ダイオードDe1のカソード端子であるショットキー電極151は、第1許可信号線76−1に接続されている。そして、第1許可信号線76−1はφE端子に接続されている。他の奇数番号の許可ダイオードDe3、…のカソード端子も第1許可信号線76−1に接続されている。
なお、偶数番号の許可ダイオードDe2、De4、…のカソード端子は、第2許可信号線76−2に接続されている。
第3アイランド303の許可ダイオードDe1のカソード端子であるショットキー電極151は、第1許可信号線76−1に接続されている。そして、第1許可信号線76−1はφE端子に接続されている。他の奇数番号の許可ダイオードDe3、…のカソード端子も第1許可信号線76−1に接続されている。
なお、偶数番号の許可ダイオードDe2、De4、…のカソード端子は、第2許可信号線76−2に接続されている。
第4アイランド304の電源線抵抗Rgz1の一方の端子であるp型オーミック電極136は、第2アイランド302の書込抵抗Rw1の一方の端子であるp型オーミック電極132に接続されている。
電源線抵抗Rgz1の他方の端子と電源線抵抗Rgx1の一方の端子とを兼ねるp型オーミック電極137は電源線71に接続されている。そして、電源線71はVga端子に接続されている。
電源線抵抗Rgx1の他方の端子であるp型オーミック電極138は、第3アイランド303の接続抵抗Re1の他方の端子であるp型オーミック電極135に接続されている。
電源線抵抗Rgz1の他方の端子と電源線抵抗Rgx1の一方の端子とを兼ねるp型オーミック電極137は電源線71に接続されている。そして、電源線71はVga端子に接続されている。
電源線抵抗Rgx1の他方の端子であるp型オーミック電極138は、第3アイランド303の接続抵抗Re1の他方の端子であるp型オーミック電極135に接続されている。
第5アイランド305に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極123は、第1転送信号線72に接続されている。第1転送信号線72は、第7アイランド307に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
そして、第5アイランド305に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極124は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第5アイランド305に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139は、第6アイランド306に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)に接続されている。
そして、第5アイランド305に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極124は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第5アイランド305に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139は、第6アイランド306に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)に接続されている。
第6アイランド306に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極(符号なし)は、偶数番号の転送サイリスタTのカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)と接続されるとともに、第8アイランド308に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
第1点灯信号線75−1は、第9アイランド309に設けられた電流制限抵抗Ri1と発光サイリスタL1のカソード端子であるn型オーミック電極121との間において分岐し、第11アイランド311に設けられた制御ダイオードDi1のカソード端子であるショットキー電極(符号なし)に接続されている。そして、制御ダイオードDi1のアノード端子であるp型オーミック電極(符号なし)は、第13アイランド313に設けられた電流制限抵抗Ri3の一方の端子であるp型オーミック電極(符号なし)に接続されている。電流制限抵抗Ri3の他方の端子であるp型オーミック電極(符号なし)は、電流制限抵抗R1を介さないでφ1端子に接続されている。
同様に、第2点灯信号線75−2は、第10アイランド310に設けられた電流制限抵抗Ri2と発光サイリスタL2のカソード端子であるn型オーミック電極(符号なし)との間において分岐し、第12アイランド312に設けられた制御ダイオードDi2のカソード端子であるショットキー電極(符号なし)に接続されている。そして、制御ダイオードDi2のアノード端子であるp型オーミック電極(符号なし)は、第14アイランド314に設けられた電流制限抵抗Ri4の一方の端子であるp型オーミック電極(符号なし)に接続されている。電流制限抵抗Ri4の他方の端子であるp型オーミック電極(符号なし)は、電流制限抵抗R2を介さないでφ2端子に接続されている。
第2許可信号線76−2は、第17アイランド317に設けられた電源線抵抗Rgy1の一方の端子(符号なし)に接続されている。電源線抵抗Rgy1の他方の端子(符号なし)は、電源線71に接続されている。
また、第2許可信号線76−2は、第15アイランド315に設けられたダイオードスイッチDsrを構成する抵抗Rr1の一方の端子であるp型オーミック電極(符号なし)に接続されている。抵抗Rr1の他方の端子であるp型オーミック電極(符号なし)は第16アイランド316に設けられた抵抗Rr2の一方の端子であるp型オーミック電極(符号なし)に接続されている。抵抗Rr2の他方の端子であるp型オーミック電極(符号なし)は第1許可信号線76−1に接続されている。
そして、第15アイランド315に設けられたダイオードスイッチDsrを構成する制御ダイオードDr1のn型オーミック電極(符号なし)は、Vsub端子に接続されている。
また、第2許可信号線76−2は、第15アイランド315に設けられたダイオードスイッチDsrを構成する抵抗Rr1の一方の端子であるp型オーミック電極(符号なし)に接続されている。抵抗Rr1の他方の端子であるp型オーミック電極(符号なし)は第16アイランド316に設けられた抵抗Rr2の一方の端子であるp型オーミック電極(符号なし)に接続されている。抵抗Rr2の他方の端子であるp型オーミック電極(符号なし)は第1許可信号線76−1に接続されている。
そして、第15アイランド315に設けられたダイオードスイッチDsrを構成する制御ダイオードDr1のn型オーミック電極(符号なし)は、Vsub端子に接続されている。
他の発光サイリスタL、転送サイリスタT、ダイオードスイッチDs、結合ダイオードDx、電源線抵抗Rgx、Rgzについても同様であるので、説明を省略する。
このようにして、図5に示した発光チップC1(C)が構成される。
また、図6(a)および(b)に示した発光チップCの平面レイアウトおよび断面構造は一例であって、他の平面レイアウトおよび断面構造を用いてもよい。図6(a)では、実線で示す各素子間を接続する配線が互いに交差しないように各素子をレイアウトしたが、多層配線を用いて、各素子間を接続する配線が互いに交差するように各素子をレイアウトしてもよい。
このようにして、図5に示した発光チップC1(C)が構成される。
また、図6(a)および(b)に示した発光チップCの平面レイアウトおよび断面構造は一例であって、他の平面レイアウトおよび断面構造を用いてもよい。図6(a)では、実線で示す各素子間を接続する配線が互いに交差しないように各素子をレイアウトしたが、多層配線を用いて、各素子間を接続する配線が互いに交差するように各素子をレイアウトしてもよい。
(発光装置65の動作)
次に、発光装置65の動作について説明する。
発光装置65は発光チップC1〜C20を備えている(図3、4参照)。
図4に示したように、回路基板62上のすべての発光チップC1〜C20に、基準電位Vsub、電源電位Vga、点灯電位Viが共通に供給される。そして、第1転送信号φ1、第2転送信号φ2、第1許可信号φE1も、発光チップC1〜C20に共通(並列)に送信される。よって、発光チップC1〜C20は並列に駆動される。
次に、発光装置65の動作について説明する。
発光装置65は発光チップC1〜C20を備えている(図3、4参照)。
図4に示したように、回路基板62上のすべての発光チップC1〜C20に、基準電位Vsub、電源電位Vga、点灯電位Viが共通に供給される。そして、第1転送信号φ1、第2転送信号φ2、第1許可信号φE1も、発光チップC1〜C20に共通(並列)に送信される。よって、発光チップC1〜C20は並列に駆動される。
一方、書込信号φW1〜φW20は、発光チップC1〜C20のそれぞれに個別に送信される。しかし、20個の書込信号φW1〜φW20は、同じタイミングで並列に送信される。よって、発光チップC1〜C20は並列に駆動される。
すなわち、発光チップC1〜C20は並列に駆動され、同様に動作するので、発光チップC1の動作を説明すれば足りる。
なお、後述するように書込信号φW1〜φW20を送信するタイミングを、各発光チップCで互いにずらすようにしてもよい。
すなわち、発光チップC1〜C20は並列に駆動され、同様に動作するので、発光チップC1の動作を説明すれば足りる。
なお、後述するように書込信号φW1〜φW20を送信するタイミングを、各発光チップCで互いにずらすようにしてもよい。
<サイリスタ>
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、サイリスタのアノード端子である裏面電極85(図5、図6参照)およびVsub端子に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとする。さらに、Vi端子に供給される点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とする。点灯電位Viについては、後述する。
そして、サイリスタは、図6に示したように、GaAs、GaAlAs等によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の順方向電位(拡散電位)Vdを1.5Vとする。なお、GaAs、GaAlAs等によるp型半導体層、n型半導体層に対するショットキー接合の順方向電位Vsを0.5Vとする。
発光チップC1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、サイリスタのアノード端子である裏面電極85(図5、図6参照)およびVsub端子に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとする。さらに、Vi端子に供給される点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とする。点灯電位Viについては、後述する。
そして、サイリスタは、図6に示したように、GaAs、GaAlAs等によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の順方向電位(拡散電位)Vdを1.5Vとする。なお、GaAs、GaAlAs等によるp型半導体層、n型半導体層に対するショットキー接合の順方向電位Vsを0.5Vとする。
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位(絶対値が大きい負の値)がカソード端子に印加されるとオン状態に移行(ターンオン)する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vdを引いた値である。よって、サイリスタは、ゲート端子の電位が0Vであると、しきい電圧が−1.5Vとなる。すなわち、−1.5Vより低い電位がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vとなるとして説明する。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた電位に近い電位となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vとなるとして説明する。
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の値、0Vまたは正の値)になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、カソード端子に−1.5Vより高い電位が印加されると、オン状態のサイリスタはオフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になると、−1.5Vより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態が維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってオフ状態に移行させることはできない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
なお、本実施の形態では、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光量は、カソード端子とアノード端子間に流す電流によって決められる。
一方、サイリスタは、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態が維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってオフ状態に移行させることはできない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
なお、本実施の形態では、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光量は、カソード端子とアノード端子間に流す電流によって決められる。
<ダイオードスイッチDsの動作>
ダイオードスイッチDsの動作について説明する。ダイオードスイッチDs1、Ds2、Ds3、…は同様な構成を有し、同様に動作する。よって、ダイオードスイッチDs1を例として、ダイオードスイッチDsの動作を説明する。以下では、ダイオードスイッチDs1をダイオードスイッチDsと表記する。他の符号についても同様とする。
図7は、第1の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図7(a)は図6(a)に示した発光チップCの平面レイアウト図から取り出したダイオードスイッチDsの平面レイアウト図、図7(b)は図6(b)に示した発光チップCの断面図から取り出したダイオードスイッチDsの断面図、図7(c)はダイオードスイッチDsの特性を示している。
ダイオードスイッチDsの動作について説明する。ダイオードスイッチDs1、Ds2、Ds3、…は同様な構成を有し、同様に動作する。よって、ダイオードスイッチDs1を例として、ダイオードスイッチDsの動作を説明する。以下では、ダイオードスイッチDs1をダイオードスイッチDsと表記する。他の符号についても同様とする。
図7は、第1の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図7(a)は図6(a)に示した発光チップCの平面レイアウト図から取り出したダイオードスイッチDsの平面レイアウト図、図7(b)は図6(b)に示した発光チップCの断面図から取り出したダイオードスイッチDsの断面図、図7(c)はダイオードスイッチDsの特性を示している。
図7(a)、(b)に付した符号は、図6(a)、(b)に示したダイオードスイッチDs1に付した符号と同じである。なお、p型オーミック電極133をO端子、n型オーミック電極122をP端子、p型オーミック電極132がQ端子である。ダイオードスイッチDsは、O端子、P端子、Q端子を備える3端子素子である。そして、書込抵抗Rwは、O端子とQ端子との間のp型の第3半導体層83を抵抗としている。書込ダイオードDwは、P端子とO端子との間のp型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合で構成されている。
次に、ダイオードスイッチDsの動作を説明する。
例えばO端子を0Vに、Q端子を−3Vにし、P端子に電位を与えないときは、書込抵抗Rw(O端子とQ端子との間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。なお、P端子に電位を与えないときは、図7(c)の“書込ダイオードDwに電流を流さない場合”にあたる。そして、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)に比例する。
例えばO端子を0Vに、Q端子を−3Vにし、P端子に電位を与えないときは、書込抵抗Rw(O端子とQ端子との間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。なお、P端子に電位を与えないときは、図7(c)の“書込ダイオードDwに電流を流さない場合”にあたる。そして、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)に比例する。
次に、p型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順方向にバイアス(順バイアス)されるように、例えばP端子に−3V(pn接合の順方向電位Vdと同じか絶対値が大きい負の値)を与えると、O端子とP端子との間のp型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順バイアスになり、電荷(キャリア)がn型の第4半導体層84とp型の第3半導体層83との間に注入される。すると、O端子とQ端子との間の電荷(キャリア)の量(電流)も増加する。なお、P端子にpn接合が順バイアスになる電位を与えたときは、図7(c)の“書込ダイオードDwに電流を流した場合”にあたる。そして、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)に比例する。
そして、“書込ダイオードDwに電流を流した場合”の電流I(Rw)は、“書込ダイオードDwに電流を流さない場合”に比べ、大きい。
そして、“書込ダイオードDwに電流を流した場合”の電流I(Rw)は、“書込ダイオードDwに電流を流さない場合”に比べ、大きい。
すなわち、ダイオードスイッチDsでは、“書込ダイオードDwに電流を流した場合”と“書込ダイオードDwに電流を流さない場合”とで、書込抵抗Rwの電気的な抵抗値が変化し、“書込ダイオードDwに電流を流さない場合”は、書込抵抗Rwの抵抗値が大きい場合となり、“書込ダイオードDwに電流を流した場合”は、書込抵抗Rwの抵抗値が小さい場合となる。ここでは、書込抵抗Rwの抵抗値が大きい場合の抵抗値を∞と、書込抵抗Rwの抵抗値が小さい場合の抵抗値を0と近似する。
なお、ダイオードスイッチDsrの動作も、ダイオードスイッチDsと同様であって、書込ダイオードDwを制御ダイオードDr1、書込抵抗Rwを抵抗Rr1に置き換えたものに当たる。
なお、ダイオードスイッチDsrの動作も、ダイオードスイッチDsと同様であって、書込ダイオードDwを制御ダイオードDr1、書込抵抗Rwを抵抗Rr1に置き換えたものに当たる。
<許可ダイオードDeおよびダイオードスイッチDsの動作>
許可ダイオードDeおよびダイオードスイッチDsの動作を、図5、図7を参照して説明する。ここでは、転送サイリスタT1と発光サイリスタL1との間に設けられた許可ダイオードDe1およびダイオードスイッチDs1に着目して説明する。しかし、番号が異なるものも同様に動作するので、以下では、転送サイリスタT、発光サイリスタL、許可ダイオードDe、ダイオードスイッチDsなどと番号を省略して説明する。
図5に示すように、許可ダイオードDeのカソード端子は第1許可信号線76−1に接続され第1許可信号φE1が送信される。また、第2許可信号線76−2には、許可信号設定部170により第2許可信号φE2が設定される。許可ダイオードDeのカソード端子の電位は第1許可信号φE1または第2許可信号φE2であるので、許可ダイオードDeのカソード端子の電位をφEn(nは1または2)と表記する。
許可ダイオードDeおよびダイオードスイッチDsの動作を、図5、図7を参照して説明する。ここでは、転送サイリスタT1と発光サイリスタL1との間に設けられた許可ダイオードDe1およびダイオードスイッチDs1に着目して説明する。しかし、番号が異なるものも同様に動作するので、以下では、転送サイリスタT、発光サイリスタL、許可ダイオードDe、ダイオードスイッチDsなどと番号を省略して説明する。
図5に示すように、許可ダイオードDeのカソード端子は第1許可信号線76−1に接続され第1許可信号φE1が送信される。また、第2許可信号線76−2には、許可信号設定部170により第2許可信号φE2が設定される。許可ダイオードDeのカソード端子の電位は第1許可信号φE1または第2許可信号φE2であるので、許可ダイオードDeのカソード端子の電位をφEn(nは1または2)と表記する。
図5に示すように、ダイオードスイッチDsのO端子はアノード端子Da、Q端子はゲート端子Glに接続されている。P端子は、書込信号線74を介して、発光チップC1では書込信号φW1が送信されるφW端子に接続されている。よって、O端子の電位をDa(O)、Q端子の電位をGl(Q)、P端子の電位をφW(P)と表記する。さらに、ゲート端子Gtの電位をGtと表記する。
すると、許可ダイオードDeは、ゲート端子Gtの電位(Gt)から許可ダイオードDeのカソード端子の電位(φEn)を引いた値が、ショットキー接合の順方向電位Vs(0.5V)より大きい場合(0.5≦Gt−φEn)に順バイアスになる。そして、許可ダイオードDeが順バイアスになると、アノード端子Daの電位(Da(O))は、許可ダイオードDeのカソード端子の電位(φEn)に順方向電位Vs(0.5V)を足した値(φEn+0.5)になる。
一方、許可ダイオードDeは、ゲート端子Gtの電位(Gt)から許可ダイオードDeのカソード端子の電位(φEn)を引いた値がショットキー接合の順方向電位Vs(0.5V)より小さい場合(Gt−φEn<0.5)には順バイアスにならない。そして、許可ダイオードDeのカソード端子の電位(φEn)はアノード端子Daの電位(Da(O))に影響しない。このため、アノード端子Daの電位(Da(O))は、ゲート端子Gtの電位(Gt)となる。
一方、許可ダイオードDeは、ゲート端子Gtの電位(Gt)から許可ダイオードDeのカソード端子の電位(φEn)を引いた値がショットキー接合の順方向電位Vs(0.5V)より小さい場合(Gt−φEn<0.5)には順バイアスにならない。そして、許可ダイオードDeのカソード端子の電位(φEn)はアノード端子Daの電位(Da(O))に影響しない。このため、アノード端子Daの電位(Da(O))は、ゲート端子Gtの電位(Gt)となる。
書込ダイオードDwは、アノード端子Daの電位(Da(O))からP端子の電位(φW(P))を引いた値が、pn接合の順方向電位Vd(1.5V)より大きい場合(1.5≦Da(O)−φW(P))に順バイアスになる。これにより、図7(c)に示した“書込ダイオードDwに電流を流した場合”になって、書込抵抗Rwの抵抗値が小さい状態(0)になる。すると、ゲート端子Glの電位(Gl(Q))は、アノード端子Daの電位(Da(O))となる。
一方、書込ダイオードDwは、アノード端子Daの電位(Da(O))からP端子の電位(φW(P))を引いた値が、pn接合の順方向電位Vd(1.5V)より小さい場合(Da(O)−φW(P)<1.5)には順バイアスにならない。これにより、図7(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態(∞)になり、ゲート端子Glの電位(Gl(Q))は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。
そして、発光サイリスタLのしきい電圧は、ゲート端子Glの電位(Gl(Q))からpn接合の順方向電位Vd(1.5V)を引いた値となる。
一方、書込ダイオードDwは、アノード端子Daの電位(Da(O))からP端子の電位(φW(P))を引いた値が、pn接合の順方向電位Vd(1.5V)より小さい場合(Da(O)−φW(P)<1.5)には順バイアスにならない。これにより、図7(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態(∞)になり、ゲート端子Glの電位(Gl(Q))は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。
そして、発光サイリスタLのしきい電圧は、ゲート端子Glの電位(Gl(Q))からpn接合の順方向電位Vd(1.5V)を引いた値となる。
発光サイリスタLのカソード端子は第1点灯信号線75−1または第2点灯信号線75−2に接続されている。第1点灯信号線75−1および第2点灯信号線75−2は、点灯信号設定部160により、それぞれ第1点灯信号φI1および第2点灯信号φI2に設定される。第1点灯信号φI1または第2点灯信号φI2は、後述するように、点灯電位Viの「Le」(−3V<「Le」≦−1.5V)と−0.5Vとの2つのレベルを有する信号である。
よって、発光サイリスタLのしきい電圧が、第1点灯信号φI1または第2点灯信号φI2の電位(−3V<「Le」≦−1.5V)より高い(絶対値が小さい負の値)と、発光サイリスタLがターンオンして、点灯(発光)する。
以下では、発光サイリスタLのカソード端子の電位は第1点灯信号φI1または第2点灯信号φI2であるので、発光サイリスタLのカソード端子の電位をφInと表記する。
よって、発光サイリスタLのしきい電圧が、第1点灯信号φI1または第2点灯信号φI2の電位(−3V<「Le」≦−1.5V)より高い(絶対値が小さい負の値)と、発光サイリスタLがターンオンして、点灯(発光)する。
以下では、発光サイリスタLのカソード端子の電位は第1点灯信号φI1または第2点灯信号φI2であるので、発光サイリスタLのカソード端子の電位をφInと表記する。
表1は、ゲート端子Gtの電位(Gt)、許可ダイオードDeのカソード端子の電位(φEn)、φW端子の電位(φW(P))に対する発光サイリスタLのゲート端子Glの電位(Gl(Q))、発光サイリスタLのしきい電圧、発光サイリスタLの点灯または非点灯の状態を示している。なお、発光サイリスタLの点灯または非点灯は、第1点灯信号φI1または第2点灯信号φI2の電位が「Le」(−3V<「Le」≦−1.5V)の場合である。
なお、表1中において、「H」は0V、「L」は−3.3Vである。他については、電位を数値で示している。
φEnおよびφW(P)は「H」(0V)と「L」(−3.3V)との2値をとるとする。そして、Gtは、「H」(0V)、「L」(−3.3V)の他に、−1.5V、3Vをとるとする。Gtが「H」(0V)になる場合(1〜4)とは、後述するように、転送サイリスタTがオン状態にある場合である。Gtが「L」(−3.3V)になる場合(5〜8)とは、転送サイリスタTがオフ状態にあって、且つ電源線抵抗Rgxを介して、Gtが「L」(−3.3V)になっている場合である。Gtが−1.5Vになる場合(9〜12)とは、オン状態の転送サイリスタTに1個の順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。Gtが−3Vになる場合(13〜16)とは、オン状態の転送サイリスタTに2個の直列接続された順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。よって、Gtが「L」(−3.3V)になる場合(5〜8)とは、オン状態の転送サイリスタTに3個以上の順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTか、オン状態の転送サイリスタTに逆バイアスの結合ダイオードDxを介して接続されたオフ状態の転送サイリスタTの場合である。
なお、表1中において、「H」は0V、「L」は−3.3Vである。他については、電位を数値で示している。
φEnおよびφW(P)は「H」(0V)と「L」(−3.3V)との2値をとるとする。そして、Gtは、「H」(0V)、「L」(−3.3V)の他に、−1.5V、3Vをとるとする。Gtが「H」(0V)になる場合(1〜4)とは、後述するように、転送サイリスタTがオン状態にある場合である。Gtが「L」(−3.3V)になる場合(5〜8)とは、転送サイリスタTがオフ状態にあって、且つ電源線抵抗Rgxを介して、Gtが「L」(−3.3V)になっている場合である。Gtが−1.5Vになる場合(9〜12)とは、オン状態の転送サイリスタTに1個の順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。Gtが−3Vになる場合(13〜16)とは、オン状態の転送サイリスタTに2個の直列接続された順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。よって、Gtが「L」(−3.3V)になる場合(5〜8)とは、オン状態の転送サイリスタTに3個以上の順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTか、オン状態の転送サイリスタTに逆バイアスの結合ダイオードDxを介して接続されたオフ状態の転送サイリスタTの場合である。
まず、転送サイリスタTがオン状態にあって、Gtが「H」(0V)になっている場合(1〜4)を説明する。
φEnが「H」(0V)である場合(1、2)、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならない。よって、Da(O)はGtの電位(「H」(0V)となる。
このとき、φW(P)が「H」(0V)である場合(1)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwも順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなって、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
一方、φW(P)が「L」(−3.3V)である場合(2)、1.5≦Da(O)−φW(P)を満たすので、書込ダイオードDwが順バイアスになって、Gl(Q)はGtの「H」(0V)になる。これにより、発光サイリスタLのしきい電圧は−1.5Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であると、発光サイリスタLはターンオンして点灯(発光)する。
φEnが「H」(0V)である場合(1、2)、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならない。よって、Da(O)はGtの電位(「H」(0V)となる。
このとき、φW(P)が「H」(0V)である場合(1)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwも順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなって、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
一方、φW(P)が「L」(−3.3V)である場合(2)、1.5≦Da(O)−φW(P)を満たすので、書込ダイオードDwが順バイアスになって、Gl(Q)はGtの「H」(0V)になる。これにより、発光サイリスタLのしきい電圧は−1.5Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であると、発光サイリスタLはターンオンして点灯(発光)する。
φEnが「L」(−3.3V)である場合(3、4)、0.5≦Gt−φEnを満たすので、許可ダイオードDeが順バイアスになり、Da(O)はφEn+0.5から−2.8Vになる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても(3、4)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても(3、4)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
次に、転送サイリスタTがオフ状態にあって、Gtが「L」(−3.3V)になる場合(5〜8)を説明する。
Gtが「L」(−3.3V)であるので、φEnが「H」(0V)または「L」(−3.3V)のいずれであっても、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの「L」(−3.3V)となる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
Gtが「L」(−3.3V)であるので、φEnが「H」(0V)または「L」(−3.3V)のいずれであっても、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの「L」(−3.3V)となる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
さらに、ゲート端子Gtが−1.5Vになる場合(9〜12)を説明する。
φEnが「H」(0V)の場合(9、10)、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの−1.5となる。
このとき、φW(P)が「H」(0V)である場合(9)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
一方、φW(P)が「L」(−3.3V)である場合(10)、1.5≦Da(O)−φW(P)が満たれるので、書込ダイオードDwが順バイアスになって、Gl(Q)はGtの−1.5Vになる。これにより、発光サイリスタLのしきい電圧は−3Vとなる。しかし、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
φEnが「H」(0V)の場合(9、10)、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの−1.5となる。
このとき、φW(P)が「H」(0V)である場合(9)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
一方、φW(P)が「L」(−3.3V)である場合(10)、1.5≦Da(O)−φW(P)が満たれるので、書込ダイオードDwが順バイアスになって、Gl(Q)はGtの−1.5Vになる。これにより、発光サイリスタLのしきい電圧は−3Vとなる。しかし、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
φEnが「L」(−3.3V)である場合(11、12)、0.5≦Gt−φEnが満たれるので、許可ダイオードDeが順バイアスになって、Da(O)はφEn+0.5から−2.8Vになる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)となっても(11、12)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)となっても(11、12)、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
そして、Gtが−3Vである場合(13〜16)を説明する。
Gtが−3Vであるので、φEnが「H」(0V)または「L」(−3.3V)のいずれであっても、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの−3Vとなる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
Gtが−3Vであるので、φEnが「H」(0V)または「L」(−3.3V)のいずれであっても、0.5≦Gt−φEnが満たされないので、許可ダイオードDeは順バイアスにならず、Da(O)はGtの−3Vとなる。
このとき、φW(P)が「H」(0V)または「L」(−3.3V)のいずれであっても、1.5≦Da(O)−φW(P)が満たされないので、書込ダイオードDwは順バイアスにならず、Gl(Q)は「L」(−3.3V)になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
表1の場合2に示すように、Gtが「H」(0V)であって、φEnが「H」(0V)且つφW(P)が「L」(−3.3V)のとき、発光サイリスタLのしきい電圧が−1.5Vになって、点灯信号φInが「Le」(−3V<「Le」≦−1.5V)であると、発光サイリスタLがターンオンしてオン状態になり、点灯(発光)する。
そして、表1の場合10に示すように、Gtが−1.5Vであって、φEnが「H」(0V)且つφW(P)が「L」(−3.3V)のとき、発光サイリスタLのしきい電圧が−3Vになる。しかし、φInを「Le」(−3V<「Le」≦−1.5V)に設定しているので、発光サイリスタLがターンオンせず、点灯(発光)しない。
そして、他のGt、φE、φWの場合では、発光サイリスタLのしきい電圧が−4.8Vとなって、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
そして、表1の場合10に示すように、Gtが−1.5Vであって、φEnが「H」(0V)且つφW(P)が「L」(−3.3V)のとき、発光サイリスタLのしきい電圧が−3Vになる。しかし、φInを「Le」(−3V<「Le」≦−1.5V)に設定しているので、発光サイリスタLがターンオンせず、点灯(発光)しない。
そして、他のGt、φE、φWの場合では、発光サイリスタLのしきい電圧が−4.8Vとなって、φInが「Le」(−3V<「Le」≦−1.5V)であっても、発光サイリスタLはターンオンせず、点灯(発光)しない。
以上説明したように、Gtが「H」(0V)であって、φEnが「H」(0V)且つφW(P)が「L」(−3.3V)の場合2に発光サイリスタLを点灯させ、他の場合には発光サイリスタLを点灯(発光)させないようにするため、φInを「Le」(−3V<「Le」≦−1.5V)に設定している。
ダイオードスイッチDsの場合2の動作を別の観点で説明する。
上述したように、許可ダイオードDeが順バイアスでないとき、GtがDa(O)に現れる。そして、書込ダイオードDwが順バイアスになると、Da(O)がGl(Q)に現れる。このとき、Gtが「H」(0V)であると発光サイリスタLのしきい電圧が−1.5Vに上昇するので、φInが「Le」(−3V<「Le」≦−1.5V)において、発光サイリスタLが点灯する。
上述したように、許可ダイオードDeが順バイアスでないとき、GtがDa(O)に現れる。そして、書込ダイオードDwが順バイアスになると、Da(O)がGl(Q)に現れる。このとき、Gtが「H」(0V)であると発光サイリスタLのしきい電圧が−1.5Vに上昇するので、φInが「Le」(−3V<「Le」≦−1.5V)において、発光サイリスタLが点灯する。
すなわち、ゲート端子Gtの電位(Gt)、φE端子の電位(φEn)、φW端子の電位(φW)の組み合わせにより、発光サイリスタLを点灯または非点灯に制御することができる。以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。
ここでは、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)、φEn、φW(P)を「H」(0V)と「L」(−3.3V)との2値の信号とし、第1点灯信号φI1およびφI2を設定する点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とした。ゲート端子Gtの電位(Gt)、φE端子の電位(φEn)、φW端子の電位(φW)の組み合わせにより、発光サイリスタLを点灯または非点灯に制御すればよく、これらの値は他の値であってもよい。
ここでは、基準電位Vsubを「H」(0V)、電源電位Vgaを「L」(−3.3V)、φEn、φW(P)を「H」(0V)と「L」(−3.3V)との2値の信号とし、第1点灯信号φI1およびφI2を設定する点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とした。ゲート端子Gtの電位(Gt)、φE端子の電位(φEn)、φW端子の電位(φW)の組み合わせにより、発光サイリスタLを点灯または非点灯に制御すればよく、これらの値は他の値であってもよい。
<点灯信号設定部160の動作>
点灯信号設定部160の動作を、図5を参照して説明する。
第1点灯信号線75−1は、電流制限抵抗Ri1を介して、第2点灯信号線75−2は電流制限抵抗Ri2を介して、点灯電位Viである「Le」(−3V<「Le」≦−1.5V)が供給されるφI端子に接続されている。
一方、第1点灯信号線75−1は、点灯信号設定部160を構成する制御ダイオードDi1および電流制限抵抗Ri3を介して、第1転送信号φ1が送信されるφ1端子に接続されている。第2点灯信号線75−2は、点灯信号設定部160を構成する制御ダイオードDi2および電流制限抵抗Ri4を介して、第2転送信号φ2が送信されるφ2端子に接続されている。すなわち、第1点灯信号φI1は第1転送信号φ1の影響を受け、第2点灯信号φI2は第2転送信号φ2の影響を受ける。
点灯信号設定部160の動作を、図5を参照して説明する。
第1点灯信号線75−1は、電流制限抵抗Ri1を介して、第2点灯信号線75−2は電流制限抵抗Ri2を介して、点灯電位Viである「Le」(−3V<「Le」≦−1.5V)が供給されるφI端子に接続されている。
一方、第1点灯信号線75−1は、点灯信号設定部160を構成する制御ダイオードDi1および電流制限抵抗Ri3を介して、第1転送信号φ1が送信されるφ1端子に接続されている。第2点灯信号線75−2は、点灯信号設定部160を構成する制御ダイオードDi2および電流制限抵抗Ri4を介して、第2転送信号φ2が送信されるφ2端子に接続されている。すなわち、第1点灯信号φI1は第1転送信号φ1の影響を受け、第2点灯信号φI2は第2転送信号φ2の影響を受ける。
まず、第1転送信号φ1が「L」(−3.3V)である場合(後述する図8の時刻bから時刻h)における第1点灯信号φI1を説明する。
制御ダイオードDi1は、アノード端子が第1転送信号φ1により「L」(−3.3V)で、カソード端子が点灯電位Viの「Le」(−3V<「Le」≦−1.5V)であるので、順バイアスにならない。よって、第1点灯信号線75−1は、端子φIに供給された点灯電位Viである「Le」となり、第1点灯信号φI1は「Le」に設定される。
次に、第1転送信号φ1が「H」(0V)である場合(後述する図8の時刻hから時刻i)における第1点灯信号φI1を説明する。
制御ダイオードDi1は、アノード端子が第1転送信号φ1により「H」(0V)で、カソード端子が点灯電位Viの「Le」(−3V<「Le」≦−1.5V)であるので、順バイアスである。よって、第1点灯信号線75−1は、第1転送信号φ1の「H」(0V)からショットキー接合の順方向電位Vs(0.5V)を引いた、−0.5Vになり、第1点灯信号φI1は−0.5Vに設定される。
すなわち、第1点灯信号φI1は、第1転送信号φ1が「H」(0V)のとき、−0.5Vになり、「L」(−3.3V)のとき「Le」となる。
なお、電流制限抵抗Ri1は、第1点灯信号線75−1の−0.5Vと、点灯電位Vi(「Le」(−3V<「Le」≦−1.5V))との電位差を保持する。
制御ダイオードDi1は、アノード端子が第1転送信号φ1により「L」(−3.3V)で、カソード端子が点灯電位Viの「Le」(−3V<「Le」≦−1.5V)であるので、順バイアスにならない。よって、第1点灯信号線75−1は、端子φIに供給された点灯電位Viである「Le」となり、第1点灯信号φI1は「Le」に設定される。
次に、第1転送信号φ1が「H」(0V)である場合(後述する図8の時刻hから時刻i)における第1点灯信号φI1を説明する。
制御ダイオードDi1は、アノード端子が第1転送信号φ1により「H」(0V)で、カソード端子が点灯電位Viの「Le」(−3V<「Le」≦−1.5V)であるので、順バイアスである。よって、第1点灯信号線75−1は、第1転送信号φ1の「H」(0V)からショットキー接合の順方向電位Vs(0.5V)を引いた、−0.5Vになり、第1点灯信号φI1は−0.5Vに設定される。
すなわち、第1点灯信号φI1は、第1転送信号φ1が「H」(0V)のとき、−0.5Vになり、「L」(−3.3V)のとき「Le」となる。
なお、電流制限抵抗Ri1は、第1点灯信号線75−1の−0.5Vと、点灯電位Vi(「Le」(−3V<「Le」≦−1.5V))との電位差を保持する。
第2点灯信号φI2も、同様であって、第2転送信号φ2が「H」(0V)のとき、−0.5Vになり、「L」(−3.3V)のとき「Le」となる。
以上説明したように、点灯信号設定部160は、直流電位である点灯電位Vi(「Le」(−3V<「Le」≦−1.5V))から、第1転送信号φ1および第2転送信号φ2に対応して、−0.5Vと「Le」との2つのレベルの第1点灯信号φI1および第2点灯信号φI2の電位を設定する。
第1点灯信号φI1および第2点灯信号φI2は、後述するように発光サイリスタLに点灯(発光)のための電流を供給する。
第1点灯信号φI1および第2点灯信号φI2は、後述するように発光サイリスタLに点灯(発光)のための電流を供給する。
<許可信号設定部170の動作>
許可信号設定部170の動作を、図5を参照して説明する。
許可信号設定部170は、φE端子に送信される第1許可信号φE1に基づいて、第2許可信号線76−2上の第2許可信号φE2を設定する。なお、第2許可信号φE2は、許可信号設定部170により、第1許可信号φE1の「H」と「L」との関係を反転させたものである。
許可信号設定部170の動作を、図5を参照して説明する。
許可信号設定部170は、φE端子に送信される第1許可信号φE1に基づいて、第2許可信号線76−2上の第2許可信号φE2を設定する。なお、第2許可信号φE2は、許可信号設定部170により、第1許可信号φE1の「H」と「L」との関係を反転させたものである。
許可信号設定部170のダイオードスイッチDsrの制御ダイオードDr1は、ダイオードスイッチDsの書込ダイオードDwに対応し、可変抵抗である抵抗Rr1は書込抵抗Rwに対応する。ダイオードスイッチDsrは、電気的な抵抗値が変化する素子の一例である。
まず、第1許可信号φE1が「H」(0V)の場合(後述する図8の時刻bから時刻e)を説明する。
制御ダイオードDr1のアノード端子(O´端子)は、「H」(0V)の基準電位Vsubが供給されるVsub端子に接続されている。制御ダイオードDr1のカソード端子(P´端子)は「H」(0V)である。よって、ダイオードスイッチDsrの制御ダイオードDr1は順バイアスにならず、抵抗Rr1は抵抗値は大きい(∞)状態(図7の“書込ダイオードDwに電流を流さない場合”に相当)にある。このため、制御ダイオードDr1のアノード端子(O´端子)が「H」(0V)である影響はQ´端子に及ばず、Q´端子の電位は、抵抗Rr2を介して、電源線71の電源電電位Vga(「L」(−3.3V))になる。すなわち、Q´端子に接続された第2許可信号線76−2の第2許可信号φE2は、第1許可信号φE1の「H」(0V)が反転した「L」(−3.3V)に設定される。
制御ダイオードDr1のアノード端子(O´端子)は、「H」(0V)の基準電位Vsubが供給されるVsub端子に接続されている。制御ダイオードDr1のカソード端子(P´端子)は「H」(0V)である。よって、ダイオードスイッチDsrの制御ダイオードDr1は順バイアスにならず、抵抗Rr1は抵抗値は大きい(∞)状態(図7の“書込ダイオードDwに電流を流さない場合”に相当)にある。このため、制御ダイオードDr1のアノード端子(O´端子)が「H」(0V)である影響はQ´端子に及ばず、Q´端子の電位は、抵抗Rr2を介して、電源線71の電源電電位Vga(「L」(−3.3V))になる。すなわち、Q´端子に接続された第2許可信号線76−2の第2許可信号φE2は、第1許可信号φE1の「H」(0V)が反転した「L」(−3.3V)に設定される。
一方、第1許可信号φE1が「L」(−3.3V)である場合(後述する図8の時刻eから時刻i)を説明する。
制御ダイオードDr1のアノード端子(O´端子)は、「H」(0V)の基準電位Vsubが供給されるVsub端子に接続されている。制御ダイオードDr1のカソード端子(P´端子)は「L」(−3.3V)である。よって、ダイオードスイッチDsrの制御ダイオードDr1は順バイアスになって、抵抗Rr1は抵抗値が小さい(0)状態(図7の“書込ダイオードDwに電流を流した場合”に相当)にある。このため、制御ダイオードDr1のアノード端子(O´端子)が「H」(0V)である影響がQ´端子に及び、Q´端子の電位は「H」(0V)になる。すなわち、Q´端子に接続された第2許可信号線76−2の第2許可信号φE2は、第1許可信号φE1の「L」(−3.3V)が反転した「H」(0V)に設定される。
制御ダイオードDr1のアノード端子(O´端子)は、「H」(0V)の基準電位Vsubが供給されるVsub端子に接続されている。制御ダイオードDr1のカソード端子(P´端子)は「L」(−3.3V)である。よって、ダイオードスイッチDsrの制御ダイオードDr1は順バイアスになって、抵抗Rr1は抵抗値が小さい(0)状態(図7の“書込ダイオードDwに電流を流した場合”に相当)にある。このため、制御ダイオードDr1のアノード端子(O´端子)が「H」(0V)である影響がQ´端子に及び、Q´端子の電位は「H」(0V)になる。すなわち、Q´端子に接続された第2許可信号線76−2の第2許可信号φE2は、第1許可信号φE1の「L」(−3.3V)が反転した「H」(0V)に設定される。
このとき、制御ダイオードDr1が順バイアスになることにより、カソード端子(P´端子)はアノード端子(O´端子)の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた値である−1.5Vになる。よって、抵抗Rr2は、第1許可信号φE1の「L」(−3.3V)と、制御ダイオードDr1のカソード端子(P´端子)の電位(−1.5V)との電位差を保持している。
抵抗Rgy1は、電源線71(図5参照)の電源電位Vga(「L」(−3.3V))と、Q´端子の「H」(0V)との電位差を保持している。
抵抗Rgy1は、電源線71(図5参照)の電源電位Vga(「L」(−3.3V))と、Q´端子の「H」(0V)との電位差を保持している。
以上説明したように、許可信号設定部170は、第1許可信号φE1に対して「H」と「L」との関係が反転した第2許可信号φE2を生成する。
<タイミングチャート>
図8は、発光装置65の動作を説明するためのタイミングチャートである。
図8では、発光チップC1の発光サイリスタL1〜L8の8個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C20は、発光チップC1と並列に動作するため、発光チップC1の動作を説明すれば足りる。よって、図8では発光チップC1の動作を示している。
なお、図8では、発光サイリスタL1、L2、L3、L4、L5、L7、L8を点灯させ、発光サイリスタL6を消灯(非点灯)としている。
図8は、発光装置65の動作を説明するためのタイミングチャートである。
図8では、発光チップC1の発光サイリスタL1〜L8の8個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。前述したように、他の発光チップC2〜C20は、発光チップC1と並列に動作するため、発光チップC1の動作を説明すれば足りる。よって、図8では発光チップC1の動作を示している。
なお、図8では、発光サイリスタL1、L2、L3、L4、L5、L7、L8を点灯させ、発光サイリスタL6を消灯(非点灯)としている。
図8において、時刻aから時刻rへとアルファベット順に時刻が経過するとする。発光サイリスタL1は、時刻bから時刻iの期間T(1)において点灯制御される。発光サイリスタL2は、時刻eから時刻lの期間T(2)において、発光サイリスタL3は、時刻iから時刻mの期間T(3)において、発光サイリスタL4は、時刻lから時刻nの期間T(4)において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
本実施の形態では、期間T(1)、T(2)、T(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
そして、奇数番号の発光サイリスタLを点灯制御する期間T(1)、T(3)、…と、偶数番号の発光サイリスタLを点灯制御する期間T(2)、T(4)、…とは、期間Tの1/2の期間(位相でいうと180°)時間軸上でずれている。
すなわち、奇数番号の発光サイリスタL1、L3、…と偶数番号の発光サイリスタL2、L4、…とは、点灯制御される期間の一部を重ねながら、点灯制御されている。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
そして、奇数番号の発光サイリスタLを点灯制御する期間T(1)、T(3)、…と、偶数番号の発光サイリスタLを点灯制御する期間T(2)、T(4)、…とは、期間Tの1/2の期間(位相でいうと180°)時間軸上でずれている。
すなわち、奇数番号の発光サイリスタL1、L3、…と偶数番号の発光サイリスタL2、L4、…とは、点灯制御される期間の一部を重ねながら、点灯制御されている。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間T(1)、T(2)、T(3)、…の長さを可変としてもよい。
信号波形について説明する。なお、時刻aから時刻bまでの期間は、発光チップC1が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
φ1端子(図5、図6参照)に送信される第1転送信号φ1は、奇数番号の発光サイリスタL1、L3、…を点灯制御する期間T(1)、T(3)、…で波形が繰り返される信号である。
期間T(1)において、第1転送信号φ1について説明する。
期間T(1)の開始時刻bにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻hで「L」から「H」に移行する。そして、期間T(1)の終了時刻iにおいて、「H」から「L」に移行する。
一方、φ2端子(図5、図6参照)に送信される第2転送信号φ2は、偶数番号の発光サイリスタL2、L4、…を点灯制御する期間T(2)、T(4)、…で波形が繰り返される信号である。
期間T(2)において、第2転送信号φ2について説明する。
期間T(2)の開始時刻eにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻kで「L」から「H」に移行する。そして、期間T(2)の終了時刻lにおいて、「H」から「L」に移行する。
期間T(1)において、第1転送信号φ1について説明する。
期間T(1)の開始時刻bにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻hで「L」から「H」に移行する。そして、期間T(1)の終了時刻iにおいて、「H」から「L」に移行する。
一方、φ2端子(図5、図6参照)に送信される第2転送信号φ2は、偶数番号の発光サイリスタL2、L4、…を点灯制御する期間T(2)、T(4)、…で波形が繰り返される信号である。
期間T(2)において、第2転送信号φ2について説明する。
期間T(2)の開始時刻eにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻kで「L」から「H」に移行する。そして、期間T(2)の終了時刻lにおいて、「H」から「L」に移行する。
ここで、第1転送信号φ1と第2転送信号φ2とを比較する。期間T(1)における第1転送信号φ1の波形と期間T(2)における第2転送信号φ2の波形とは同じであって、第2転送信号φ2は、第1転送信号φ1を期間T(1)と期間T(2)の時間差である期間Tの1/2の期間、時間軸を後ろにずらしたものに当たる。
そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
後述するように、第1転送信号φ1と第2転送信号φ2との一組の転送信号は、図5、図6に示した転送サイリスタTを順にオン状態にすることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯または非点灯の制御(点灯制御)の対象として指定する。
そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
後述するように、第1転送信号φ1と第2転送信号φ2との一組の転送信号は、図5、図6に示した転送サイリスタTを順にオン状態にすることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯または非点灯の制御(点灯制御)の対象として指定する。
φE端子(図5、図6参照)に送信される第1許可信号φE1について説明する。第1許可信号φE1は、奇数番号の発光サイリスタL1、L3、…の点灯制御する期間T(1)、T(3)、…において同じ波形を繰り返す信号である。
期間T(1)において、第1許可信号φE1を説明する。
期間T(1)の開始時刻bにおいて、「L」(−3.3V)から「H」(0V)に移行し、時刻eで「H」から「L」に移行する。そして、期間T(1)の終了時刻iにおいて、「L」から「H」に移行する。
期間T(1)において、第1許可信号φE1を説明する。
期間T(1)の開始時刻bにおいて、「L」(−3.3V)から「H」(0V)に移行し、時刻eで「H」から「L」に移行する。そして、期間T(1)の終了時刻iにおいて、「L」から「H」に移行する。
期間T(1)において、第2許可信号φE2について説明する。前述したように、第2許可信号φE2は、許可信号設定部170(図5参照)により、第1許可信号φE1を反転させたものである。
期間T(1)の開始時刻bにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻eで「L」から「H」に移行する。そして、期間T(1)の終了時刻iにおいて、「H」から「L」に移行する。
第1許可信号φE1および第2許可信号φE2は、後述するように、点灯または非点灯の制御(点灯制御)の対象として指定された発光サイリスタLの点灯を許可または阻止のいずれか一方に設定する。
期間T(1)の開始時刻bにおいて、「H」(0V)から「L」(−3.3V)に移行し、時刻eで「L」から「H」に移行する。そして、期間T(1)の終了時刻iにおいて、「H」から「L」に移行する。
第1許可信号φE1および第2許可信号φE2は、後述するように、点灯または非点灯の制御(点灯制御)の対象として指定された発光サイリスタLの点灯を許可または阻止のいずれか一方に設定する。
次に、第1点灯信号線75−1の第1点灯信号φI1、第2点灯信号線75−2の第2点灯信号φI2について説明する。第1点灯信号φI1および第2点灯信号φI2は、点灯信号設定部160により、第1転送信号φ1および第2転送信号φ2に基づいて設定される。
よって、第1点灯信号φI1は、奇数番号の発光サイリスタL1、L3、…を点灯制御する期間T(1)、T(3)、…で波形が繰り返される信号である。
期間T(1)において、第1点灯信号φI1について説明する。
第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行する時刻bにおいて、−0.5Vから「Le」(−3V<「Le」≦−1.5V)に移行する。そして、時刻cにおいて、後述するように、発光サイリスタL1がターンオンすることで、「Le」から−1.5Vに移行する。さらに、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する時刻hで−1.5Vから0.5Vに移行する。そして、時刻iにおいて、−0.5Vから「Le」に移行する。
一方、第2点灯信号φI2は、偶数番号の発光サイリスタL2、L4、…を点灯制御する期間T(2)、T(4)、…で波形が繰り返される信号である。
期間T(2)において、第2点灯信号φI2について説明する。
第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する時刻eにおいて、「H」(0V)から「L」(−3.3V)に移行する。そして、時刻fにおいて、後述するように、発光サイリスタL2がターンオンすることで、「Le」から−1.5Vに移行する。さらに、第2転送信号φ2が「L」(−3.3V)から「H」(0V)に移行する時刻kで−1.5Vから0.5Vに移行する。さらに、時刻lにおいて、−0.5Vから「Le」に移行する。
このように、第1点灯信号φI1および第2点灯信号φI2は第1転送信号φ1および第2転送信号φ2に対応して変化する。
なお、発光サイリスタLを点灯させないときは、「Le」(−3V<「Le」≦−1.5V)から−1.5Vへの移行が生じない(図8の時刻o参照)。
よって、第1点灯信号φI1は、奇数番号の発光サイリスタL1、L3、…を点灯制御する期間T(1)、T(3)、…で波形が繰り返される信号である。
期間T(1)において、第1点灯信号φI1について説明する。
第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行する時刻bにおいて、−0.5Vから「Le」(−3V<「Le」≦−1.5V)に移行する。そして、時刻cにおいて、後述するように、発光サイリスタL1がターンオンすることで、「Le」から−1.5Vに移行する。さらに、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する時刻hで−1.5Vから0.5Vに移行する。そして、時刻iにおいて、−0.5Vから「Le」に移行する。
一方、第2点灯信号φI2は、偶数番号の発光サイリスタL2、L4、…を点灯制御する期間T(2)、T(4)、…で波形が繰り返される信号である。
期間T(2)において、第2点灯信号φI2について説明する。
第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する時刻eにおいて、「H」(0V)から「L」(−3.3V)に移行する。そして、時刻fにおいて、後述するように、発光サイリスタL2がターンオンすることで、「Le」から−1.5Vに移行する。さらに、第2転送信号φ2が「L」(−3.3V)から「H」(0V)に移行する時刻kで−1.5Vから0.5Vに移行する。さらに、時刻lにおいて、−0.5Vから「Le」に移行する。
このように、第1点灯信号φI1および第2点灯信号φI2は第1転送信号φ1および第2転送信号φ2に対応して変化する。
なお、発光サイリスタLを点灯させないときは、「Le」(−3V<「Le」≦−1.5V)から−1.5Vへの移行が生じない(図8の時刻o参照)。
次に、画像データによって変化する書込信号φW1〜φW20について説明する。ここでは、期間T(1)における発光チップC1に対する書込信号φW1について説明する。なお、発光チップC1では、発光サイリスタL1およびL2を点灯させるとしている。
書込信号φW1は、期間T(1)の開始時刻bで「H」(0V)で、時刻cにおいて「H」から「L」(−3.3V)に移行し、時刻dにおいて「L」から「H」に戻る。そして、時刻fにおいて、再び「H」から「L」に移行し、時刻gにおいて「L」から「H」に移行する。期間T(1)の終了時刻iにおいて、「H」を維持している。書込信号φW1は、期間T(1)において、「L」になる期間が2つ(先の期間と後の期間)ある。
そして、書込信号φW1と第1許可信号φE1および第2許可信号φE2との関係を見ると、先の「L」の期間(時刻cから時刻d)は、第1許可信号φE1が「H」である時刻bから時刻eまでの期間に含まれている。そして、後の「L」の期間(時刻fから時刻g)は、第1許可信号φE1が「L」である時刻eから時刻iまでの期間に含まれている。
一方、書込信号φW1と、第2許可信号φE2との関係を見ると、後の「L」の期間(時刻fから時刻g)は、第2許可信号φE2が「H」である時刻eから時刻iまでの期間に含まれている。そして、先の「L」の期間(時刻cから時刻d)は、第2許可信号φE2が「L」である時刻bから時刻eまでの期間に含まれている。
書込信号φW1は、期間T(1)の開始時刻bで「H」(0V)で、時刻cにおいて「H」から「L」(−3.3V)に移行し、時刻dにおいて「L」から「H」に戻る。そして、時刻fにおいて、再び「H」から「L」に移行し、時刻gにおいて「L」から「H」に移行する。期間T(1)の終了時刻iにおいて、「H」を維持している。書込信号φW1は、期間T(1)において、「L」になる期間が2つ(先の期間と後の期間)ある。
そして、書込信号φW1と第1許可信号φE1および第2許可信号φE2との関係を見ると、先の「L」の期間(時刻cから時刻d)は、第1許可信号φE1が「H」である時刻bから時刻eまでの期間に含まれている。そして、後の「L」の期間(時刻fから時刻g)は、第1許可信号φE1が「L」である時刻eから時刻iまでの期間に含まれている。
一方、書込信号φW1と、第2許可信号φE2との関係を見ると、後の「L」の期間(時刻fから時刻g)は、第2許可信号φE2が「H」である時刻eから時刻iまでの期間に含まれている。そして、先の「L」の期間(時刻cから時刻d)は、第2許可信号φE2が「L」である時刻bから時刻eまでの期間に含まれている。
すなわち、期間T(1)において、書込信号φW1の先の「L」の期間(時刻cから時刻d)は、発光サイリスタL1を点灯状態に移行させるための信号であって、後の「L」の期間(時刻fから時刻g)は、発光サイリスタL2を点灯状態に移行させるための信号である。よって、後の「L」の期間(時刻fから時刻g)は発光サイリスタL2を点灯状態に移行させるための信号であるので、期間T(2)において「L」になっていることになる。
では、図4、図5、図7を参照しつつ、図8に示したタイミングチャートにしたがって、発光装置65の動作を説明する。なお、表1の場合2に示したように、Gtが「H」(0V)であって、φEnが「H」(0V)且つφW(P)が「L」(−3.3V)で発光サイリスタLが点灯し、他の場合には発光サイリスタLを点灯(発光)しない。
(1)時刻a
発光装置65に基準電位Vsub、電源電位Vgaおよび点灯電位Viの供給を開始した状態(初期状態)について説明する。
<発光装置65>
図8に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定され、電源ライン204は「Le」(−3V<「Le」≦−1.5V)に設定される(図4参照)。よって、各発光チップC1〜C20のVsub端子は「H」に設定され、Vga端子は「L」に設定され、φI端子は「Le」に設定される(図5参照)。
(1)時刻a
発光装置65に基準電位Vsub、電源電位Vgaおよび点灯電位Viの供給を開始した状態(初期状態)について説明する。
<発光装置65>
図8に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定され、電源ライン204は「Le」(−3V<「Le」≦−1.5V)に設定される(図4参照)。よって、各発光チップC1〜C20のVsub端子は「H」に設定され、Vga端子は「L」に設定され、φI端子は「Le」に設定される(図5参照)。
そして、信号発生回路110の転送信号発生部120は第1転送信号φ1、第2転送信号φ2をそれぞれ「H」に設定する。すると、第1転送信号ライン201および第2転送信号ライン202が「H」になる(図4参照)。これにより、発光チップC1〜C20のそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図5参照)。
さらに、信号発生回路110の許可信号発生部130は第1許可信号φE1を「L」に設定する。すると、許可信号ライン203が「L」になる(図4参照)。これにより、発光チップC1〜C20のそれぞれのφE端子が「L」になる(図5参照)。そして、第1許可信号線76−1が「L」になる(図5参照)。
一方、前述したように、許可信号設定部170により、第2許可信号φE2が「H」になり、第2許可信号線76−2が「H」になる。
一方、前述したように、許可信号設定部170により、第2許可信号φE2が「H」になり、第2許可信号線76−2が「H」になる。
さらにまた、各発光チップCにおいて、点灯信号設定部160は、第1転送信号φ1および第2転送信号φ2が「H」であることから、第1点灯信号φI1(第1点灯信号線75−1)および第2点灯信号φI2(第2点灯信号線75−2)を−0.5Vに設定する。
信号発生回路110の書込信号発生部150は書込信号φW1〜φW20を「H」に設定する。すると、書込信号ライン205−1〜205−20が「H」になる(図4参照)。これにより、発光チップC1〜C20のそれぞれのφW端子が「H」になる。各発光チップCにおいて、φW端子に接続されている書込信号線74も「H」になる(図5参照)。
次に、図5、図7を参照しつつ、図8に示したタイミングチャートにしたがって、発光チップC1〜C20の動作を、発光チップC1で説明する。
なお、図8および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
なお、図8および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
<発光チップC1>
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
そして、転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。これにより、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」になっている。よって、後述するゲート端子Gt1およびGt2を除いて、転送サイリスタTのしきい電圧は、ゲート端子Gtの電位(「L」(−3.3V))からpn接合の順方向電位Vd(1.5V)を引いた−4.8Vとなっている。
そして、転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。これにより、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」になっている。よって、後述するゲート端子Gt1およびGt2を除いて、転送サイリスタTのしきい電圧は、ゲート端子Gtの電位(「L」(−3.3V))からpn接合の順方向電位Vd(1.5V)を引いた−4.8Vとなっている。
奇数番号の発光サイリスタL1、L3、…のカソード端子は、第1点灯信号線75−1に接続され、−0.5Vに設定されている。偶数番号の発光サイリスタL2、L4、…のカソード端子は、第2点灯信号線75−2に接続され、−0.5Vに設定されている。
図5中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73は「H」に設定されている。よって、スタートダイオードDx0は、そのカソード端子が「L」でそのアノード端子が「H」となって、順バイアスになる。これにより、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の電位である「H」(0V)からスタートダイオードDx0のpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)からpn接合の順方向電位Vd(1.5V)を引いた−3Vとなる。
そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に接続された結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDx1のpn接合の順方向電位Vd(1.5V)を引いた−3Vになる。これにより、転送サイリスタT2のしきい電圧は−4.5Vになる。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
書込ダイオードDwのカソード端子が接続された書込信号線74は書込信号φW(表1のφW(P))により「H」(0V)に設定されている。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
書込ダイオードDwのカソード端子が接続された書込信号線74は書込信号φW(表1のφW(P))により「H」(0V)に設定されている。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。
奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1は、第1許可信号φE1(表1のφE)により「L」に設定されている。ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が3以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。場合7および11では、発光サイリスタLのしきい電圧は−4.8Vである。
奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1は、第1許可信号φE1(表1のφE)により「L」に設定されている。ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が3以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。場合7および11では、発光サイリスタLのしきい電圧は−4.8Vである。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。
偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2は、第2許可信号φE2(表1のφE)により「H」に設定されている。ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の場合9に該当する。そして、番号が4以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。場合5および9でも、発光サイリスタLのしきい電圧は−4.8Vである。
偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2は、第2許可信号φE2(表1のφE)により「H」に設定されている。ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の場合9に該当する。そして、番号が4以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。場合5および9でも、発光サイリスタLのしきい電圧は−4.8Vである。
よって、すべての発光サイリスタLのしきい電圧は−4.8Vである。
そして、第1点灯信号φI1および第2点灯信号φI2はいずれも−0.5Vであるので、いずれの発光サイリスタLもターンオンせず、オフ状態である。
そして、第1点灯信号φI1および第2点灯信号φI2はいずれも−0.5Vであるので、いずれの発光サイリスタLもターンオンせず、オフ状態である。
(2)時刻b
図8に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行するとともに、第1許可信号φE1が「L」から「H」に移行する。これにより発光装置65は動作状態に入る。以下では、発光チップC1について説明する。
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2が「H」(0V)であるので、ターンオンできない。
図8に示す時刻bにおいて、第1転送信号φ1が、「H」(0V)から「L」(−3.3V)に移行するとともに、第1許可信号φE1が「L」から「H」に移行する。これにより発光装置65は動作状態に入る。以下では、発光チップC1について説明する。
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2が「H」(0V)であるので、ターンオンできない。
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、転送サイリスタT1のアノード端子の「H」(0V)になる。すると、順バイアスの結合ダイオードDx1によって、ゲート端子Gt2の電位は、そのゲート端子Gt1の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。同様に、転送サイリスタT2のゲート端子Gt2に順バイアスの結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTのゲート端子Gtの電位は「L」に維持されるので、番号が4以上の転送サイリスタTのしきい電圧は−4.8Vである。
転送サイリスタT1のカソード端子(図5の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
転送サイリスタT1のカソード端子(図5の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
第1点灯信号φI1は、第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行したことにより、−0.5Vから「Le」(−3V<「Le」≦−1.5V)になる。なお、第2点灯信号φI2は、第2転送信号φ2が「H」(0V)を維持していることから、−0.5Vを維持している。
書込信号φW1(表1のφW(P))は「H」(0V)が維持されている。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。
奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1(第1許可信号φE1)は、第1許可信号φE1(表1のφE)の「L」(−3.3V)から「H」(0V)への移行により、「H」(0V)になる。
ゲート端子Gt1の電位(表1のGt)は0Vであるので、表1の場合1に該当する。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合13に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。いずれの場合も、発光サイリスタLのしきい電圧は−4.8Vである。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vであって、第1点灯信号線75−1の電位を設定する第1点灯信号φI1が「Le」(−3V<「Le」≦−1.5V)であっても、奇数番号の発光サイリスタLはターンオンできない。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。
奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1(第1許可信号φE1)は、第1許可信号φE1(表1のφE)の「L」(−3.3V)から「H」(0V)への移行により、「H」(0V)になる。
ゲート端子Gt1の電位(表1のGt)は0Vであるので、表1の場合1に該当する。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合13に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。いずれの場合も、発光サイリスタLのしきい電圧は−4.8Vである。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vであって、第1点灯信号線75−1の電位を設定する第1点灯信号φI1が「Le」(−3V<「Le」≦−1.5V)であっても、奇数番号の発光サイリスタLはターンオンできない。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。
偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2(第2許可信号φE2)は、第1許可信号φE1(表1のφE)の「L」(−3.3V)から「H」(0V)への移行により、許可信号設定部170により「L」(−3.3V)に設定される。
ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が4以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vであって、第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、いずれの発光サイリスタLもターンオンできない。
偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2(第2許可信号φE2)は、第1許可信号φE1(表1のφE)の「L」(−3.3V)から「H」(0V)への移行により、許可信号設定部170により「L」(−3.3V)に設定される。
ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が4以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vであって、第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、いずれの発光サイリスタLもターンオンできない。
すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にある。他の転送サイリスタTおよび発光サイリスタLはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)の説明を省略する。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)の説明を省略する。
以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、変化したゲート端子を有する転送サイリスタTのしきい電圧が変化する。そして、しきい電圧が転送信号(第1転送信号φ1または第2転送信号φ2)の「L」(−3.3V)より高く(絶対値が小さい負の値)なると、転送サイリスタTがターンオンする。
さらに具体的に説明する。電位が「H」(0V)になったゲート端子Gtと、順バイアスの1個の結合ダイオードDxで接続されたゲート端子Gtの電位は−1.5Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−3Vになる。このしきい電圧は転送信号の「L」(−3.3V)より高いので、転送サイリスタTがターンオンする。
一方、電位が「H」(0V)になったゲート端子Gtと、直列に接続された順バイアスの2個の結合ダイオードDxで接続されたゲート端子Gtの電位は−3Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−4.5Vになる。このしきい電圧である−4.5Vは転送信号の「L」(−3.3V)より低い(絶対値が大きい負の値)ため、この転送サイリスタTはターンオンできず、オフ状態を維持する。
一方、電位が「H」(0V)になったゲート端子Gtと、直列に接続された順バイアスの2個の結合ダイオードDxで接続されたゲート端子Gtの電位は−3Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−4.5Vになる。このしきい電圧である−4.5Vは転送信号の「L」(−3.3V)より低い(絶対値が大きい負の値)ため、この転送サイリスタTはターンオンできず、オフ状態を維持する。
(3)時刻c
時刻cにおいて、発光チップC1に送信される書込信号φW1(表1のφW(P))が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1の第1許可信号φE1(表1のφE)は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合2に該当する。よって、発光サイリスタL1のしきい電圧は−1.5Vである。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合14に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が3以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第1点灯信号線75−1の電位を設定する第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)であるので、発光サイリスタL1がターンオンして、点灯(発光)する。番号が3以上の奇数番号の発光サイリスタLはターンオンできない。そして、第1点灯信号線75−1の電位は、オン状態の発光サイリスタL1により、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
時刻cにおいて、発光チップC1に送信される書込信号φW1(表1のφW(P))が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1の第1許可信号φE1(表1のφE)は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合2に該当する。よって、発光サイリスタL1のしきい電圧は−1.5Vである。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合14に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が3以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第1点灯信号線75−1の電位を設定する第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)であるので、発光サイリスタL1がターンオンして、点灯(発光)する。番号が3以上の奇数番号の発光サイリスタLはターンオンできない。そして、第1点灯信号線75−1の電位は、オン状態の発光サイリスタL1により、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2の第2許可信号φE2(表1のφE)は「L」(−3.3V)である。
ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。そして、番号が4以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。よって、偶数番号の発光サイリスタLのしきい電圧も−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。そして、番号が4以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。よって、偶数番号の発光サイリスタLのしきい電圧も−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
(4)時刻d
時刻dにおいて、発光チップC1に送信される書込信号φW1(表1のφW(P))が、「L」(−3.3V)から「H」(0V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1の第1許可信号φE1(表1のφE)は「H」(0V)である。
奇数番号の発光サイリスタLのしきい電圧は、時刻bの直後の値になる。すなわち、ゲート端子Gt1の電位(表1のGt)は0Vであるので、表1の場合1に該当し、発光サイリスタL1のしきい電圧は−1.5Vから−4.8Vに戻る。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合12に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。よって、番号が5以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。他の奇数番号の発光サイリスタLはターンオンできず、オフ状態である。
時刻dにおいて、発光チップC1に送信される書込信号φW1(表1のφW(P))が、「L」(−3.3V)から「H」(0V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。奇数番号の許可ダイオードDe1、De3、…のカソード端子が接続された第1許可信号線76−1の第1許可信号φE1(表1のφE)は「H」(0V)である。
奇数番号の発光サイリスタLのしきい電圧は、時刻bの直後の値になる。すなわち、ゲート端子Gt1の電位(表1のGt)は0Vであるので、表1の場合1に該当し、発光サイリスタL1のしきい電圧は−1.5Vから−4.8Vに戻る。ゲート端子Gt3の電位(表1のGt)は−3Vであるので、表1の場合12に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。よって、番号が5以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。他の奇数番号の発光サイリスタLはターンオンできず、オフ状態である。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。偶偶数番号の許可ダイオードDe2、De4、…のカソード端子が接続された第2許可信号線76−2の第2許可信号φE2(表1のφE)は「L」(−3.3V)である。
偶数番号の発光サイリスタLのしきい電圧は、時刻bの直後の状態に戻る。すなわち、ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が4以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻dの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
偶数番号の発光サイリスタLのしきい電圧は、時刻bの直後の状態に戻る。すなわち、ゲート端子Gt2の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が4以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は−0.5Vであるので、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻dの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
(5)時刻e
時刻eにおいて、第2転送信号φ2が、「H」(0V)から「L」(−3.3V)に移行する。そして、第1許可信号φE1が「H」(0V)から「L」(−3.3V)に移行する。
時刻eにおいて、第2転送信号φ2が、「H」(0V)から「L」(−3.3V)に移行する。そして、第1許可信号φE1が「H」(0V)から「L」(−3.3V)に移行する。
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
転送サイリスタT2がターンオンすると、ゲート端子Gt2は「H」(0V)になる。すると、ゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−1.5Vに、ゲート端子Gt3に結合ダイオードDx3を介して接続されたゲート端子Gt4の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−3Vになる。番号が5以上の転送サイリスタTのしきい電圧は−4.8Vで変わらない。
そして、第2転送信号線73の電位は、転送サイリスタTのアノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
そして、第2転送信号線73の電位は、転送サイリスタTのアノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
第1許可信号φE1の「H」(0V)から「L」(−3.3V)への移行により、許可信号設定部170は、第2許可信号φE2(表1のφE)を第1許可信号φE1と反転した「H」(0V)に設定する。
そして、点灯信号設定部160は、第2転送信号φ2の「H」(0V)から「L」(−3.3V)への移行により、第2点灯信号φI2を−0.5Vから「Le」(−3V<「Le」≦−1.5V)に設定する。
なお、書込信号φW1(表1のφW(P))は、「H」(0V)を維持している。
そして、点灯信号設定部160は、第2転送信号φ2の「H」(0V)から「L」(−3.3V)への移行により、第2点灯信号φI2を−0.5Vから「Le」(−3V<「Le」≦−1.5V)に設定する。
なお、書込信号φW1(表1のφW(P))は、「H」(0V)を維持している。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「L」(−3.3V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合3に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
他の奇数番号の発光サイリスタLはターンオンできない。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合3に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
他の奇数番号の発光サイリスタLはターンオンできない。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。第2許可信号φE2(表1のφE)は「H」(0V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合1に該当する。ゲート端子Gt4の電位(表1のGt)は−3Vであるので、表1の場合13に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は「Le」(−3V<「Le」≦−1.5V)であっても、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合1に該当する。ゲート端子Gt4の電位(表1のGt)は−3Vであるので、表1の場合13に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は「Le」(−3V<「Le」≦−1.5V)であっても、偶数番号の発光サイリスタLはターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
(6)時刻f
時刻fにおいて、発光チップC1に送信される書込信号φW1(表1中のφW)が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「L」(−3.3V)であり、書込信号φW1(表1のφW(P))は「L」(−3.3V)である。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合4に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
他の奇数番号の発光サイリスタLはターンオンできない。
時刻fにおいて、発光チップC1に送信される書込信号φW1(表1中のφW)が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「L」(−3.3V)であり、書込信号φW1(表1のφW(P))は「L」(−3.3V)である。
ゲート端子Gt1の電位(表1のGt)は「H」(0V)であるので、表1の場合4に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
他の奇数番号の発光サイリスタLはターンオンできない。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。第2許可信号φE2(表1のφE)は「H」(0V)であり、書込信号φW1(表1のφW(P))は「L」(−3.3V)である。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合2に該当し、発光サイリスタL2のしきい電圧は−4.8Vから−1.5Vになる。ゲート端子Gt4の電位(表1のGt)は−3Vであるので、表1の場合14に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が4以上の偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は「Le」(−3V<「Le」≦−1.5V)であるので、しきい電圧が−1.5Vの発光サイリスタL2がターンオンして、点灯(発光)する。なお、他の偶数番号の発光サイリスタLはターンオンできない。そして、第2点灯信号線75−2の電位は、オン状態の発光サイリスタL2により、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
時刻fの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1およびL2がともにオン状態で、並行して点灯(発光)している。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合2に該当し、発光サイリスタL2のしきい電圧は−4.8Vから−1.5Vになる。ゲート端子Gt4の電位(表1のGt)は−3Vであるので、表1の場合14に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が4以上の偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第2点灯信号線75−2の電位を設定する第2点灯信号φI2は「Le」(−3V<「Le」≦−1.5V)であるので、しきい電圧が−1.5Vの発光サイリスタL2がターンオンして、点灯(発光)する。なお、他の偶数番号の発光サイリスタLはターンオンできない。そして、第2点灯信号線75−2の電位は、オン状態の発光サイリスタL2により、アノード端子の電位(「H」(0V))からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
時刻fの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1およびL2がともにオン状態で、並行して点灯(発光)している。
(7)時刻g
時刻gにおいて、発光チップC1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
発光サイリスタLのしきい電圧は、時刻eの直後の状態に戻る。よって、詳細な説明を省略する。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
同様に、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。
他の発光サイリスタLはターンオンできない。
時刻gの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1およびL2がともにオン状態で、並行して点灯(発光)している。
時刻gにおいて、発光チップC1に送信される書込信号φW1が、「L」(−3.3V)から「H」(0V)に移行する。
発光サイリスタLのしきい電圧は、時刻eの直後の状態に戻る。よって、詳細な説明を省略する。
ただし、第1点灯信号線75−1には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL1はオン状態が維持される。そして、第1点灯信号線75−1(第1点灯信号φI1)は−1.5Vに維持されている。
同様に、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。
他の発光サイリスタLはターンオンできない。
時刻gの直後においては、転送サイリスタT1およびT2がオン状態にあって、発光サイリスタL1およびL2がともにオン状態で、並行して点灯(発光)している。
(8)時刻h
時刻hにおいて、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する。
第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行すると、オン状態であった転送サイリスタT1のカソード端子の電位が、アノード端子の電位(「H」(0V))になるので、転送サイリスタT1がターンオフする。すると、ゲート端子Gt1の電位が電源線抵抗Rgx1を介して「L」(−3.3V)に向かって変化する。これにより、結合ダイオードDx1が逆バイアスになり、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1に及ばない。すなわち、「H」(0V)のゲート端子Gtに逆バイアスの結合ダイオードDxに接続されたゲート端子Gtには、「H」(0V)となった影響が及ばない。
そして、点灯信号設定部160は、第1転送信号φ1の「L」(−3.3V)から「H」(0V)への移行にともなって、第1点灯信号φI1(第1点灯信号線75−1)を−1.5Vから−0.5Vへと移行させる。
時刻hにおいて、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する。
第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行すると、オン状態であった転送サイリスタT1のカソード端子の電位が、アノード端子の電位(「H」(0V))になるので、転送サイリスタT1がターンオフする。すると、ゲート端子Gt1の電位が電源線抵抗Rgx1を介して「L」(−3.3V)に向かって変化する。これにより、結合ダイオードDx1が逆バイアスになり、ゲート端子Gt2が「H」(0V)である影響は、ゲート端子Gt1に及ばない。すなわち、「H」(0V)のゲート端子Gtに逆バイアスの結合ダイオードDxに接続されたゲート端子Gtには、「H」(0V)となった影響が及ばない。
そして、点灯信号設定部160は、第1転送信号φ1の「L」(−3.3V)から「H」(0V)への移行にともなって、第1点灯信号φI1(第1点灯信号線75−1)を−1.5Vから−0.5Vへと移行させる。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「L」(−3.3V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)になるので、表1の場合7に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)になるので、表1の場合7に該当する。ゲート端子Gt3の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。そして、番号が5以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合7に該当する。よって、奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
そして、第1点灯信号φI1(第1点灯信号線75−1)がオン状態を維持しうる電位である−1.5Vより高い−0.5Vになることにより、発光サイリスタL1はもはやオン状態を維持することができず、ターンオフして消灯する。他の奇数番号の発光サイリスタLもオフ状態である。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。第2許可信号φE2(表1のφE)は「H」(0V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
偶数番号のゲート端子Gtの電位および偶数番号の発光サイリスタLのしきい電圧は時刻g(時刻e)の場合と同じである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。
時刻hの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で、点灯(発光)している。
偶数番号のゲート端子Gtの電位および偶数番号の発光サイリスタLのしきい電圧は時刻g(時刻e)の場合と同じである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。
時刻hの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で、点灯(発光)している。
(9)時刻i
時刻iにおいて、時刻bと同様に、第1転送信号φ1を「H」(0V)から「L」(−3.3V)に移行させる。そして、第1許可信号φE1を「L」(−3.3V)から「H」(0V)に移行させる。
第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行すると、しきい電圧が−3Vになっていた転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3が「H」(0V)に、転送サイリスタT4のゲート端子Gt4が−1.5Vに、転送サイリスタT5のゲート端子Gt5が−3Vになる。
そして、第1転送信号φ1の「H」(0V)から「L」(−3.3V)への移行により、点灯信号設定部160は、第1点灯信号φI1を−0.5Vから「Le」(−3V<「Le」≦−1.5V)へ移行させる。これにより、第1点灯信号線75−1の電位が再び「Le」になる。
時刻iにおいて、時刻bと同様に、第1転送信号φ1を「H」(0V)から「L」(−3.3V)に移行させる。そして、第1許可信号φE1を「L」(−3.3V)から「H」(0V)に移行させる。
第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行すると、しきい電圧が−3Vになっていた転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3が「H」(0V)に、転送サイリスタT4のゲート端子Gt4が−1.5Vに、転送サイリスタT5のゲート端子Gt5が−3Vになる。
そして、第1転送信号φ1の「H」(0V)から「L」(−3.3V)への移行により、点灯信号設定部160は、第1点灯信号φI1を−0.5Vから「Le」(−3V<「Le」≦−1.5V)へ移行させる。これにより、第1点灯信号線75−1の電位が再び「Le」になる。
第1許可信号φE1を「L」(−3.3V)から「H」(0V)に移行すると、許可信号設定部170により、第2許可信号φE2が「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「H」(0V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。ゲート端子Gt3の電位(表1のGt)は「H」(0V)であるので、表1の場合1に該当する。そして、ゲート端子Gt5(表1のGt)の電位は−3Vであるので、表1の場合13に該当する。よって、奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、番号が5以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第1点灯信号線75−1(第1点灯信号φI1)の電位が「Le」(−3V<「Le」≦−1.5V)であっても、いずれの奇数番号の発光サイリスタLもターンオンできない。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)であるので、表1の場合5に該当する。ゲート端子Gt3の電位(表1のGt)は「H」(0V)であるので、表1の場合1に該当する。そして、ゲート端子Gt5(表1のGt)の電位は−3Vであるので、表1の場合13に該当する。よって、奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、番号が5以上の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
第1点灯信号線75−1(第1点灯信号φI1)の電位が「Le」(−3V<「Le」≦−1.5V)であっても、いずれの奇数番号の発光サイリスタLもターンオンできない。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。第2許可信号φE2(表1のφE)は「L」(−3.3V)であり、書込信号φW1(表1のφW(P))は「H」(0V)である。
ゲート端子Gt2の電位(表1のGt)は「H」(0V)であるので、表1の場合3に該当する。ゲート端子Gt4の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。番号が6以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。4以上の番号の偶数番号の発光サイリスタLはターンオンできない。
時刻iの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
ゲート端子Gt2の電位(表1のGt)は「H」(0V)であるので、表1の場合3に該当する。ゲート端子Gt4の電位(表1のGt)は−1.5Vであるので、表1の場合11に該当する。番号が6以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、場合7に該当する。よって、偶数番号の発光サイリスタLのしきい電圧は−4.8Vである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。4以上の番号の偶数番号の発光サイリスタLはターンオンできない。
時刻iの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
(10)時刻j
時刻jにおいて、発光チップC1に送信される書込信号φW1(表1中のφW)が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。ゲート端子Gt3の電位(表1のGt)は「H」(0V)であるので、表1の場合2に該当し、発光サイリスタL3のしきい電圧は−1.5Vである。ゲート端子Gt5の電位(表1のGt)は、−3Vであるので、表1の場合14に該当する。そして、番号が7以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が3以外の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
このとき、第1点灯信号線75−1の電位は、「Le」(−3V<「Le」≦−1.5V)であるので、発光サイリスタL3がターンオンして、点灯(発光)する。
時刻jにおいて、発光チップC1に送信される書込信号φW1(表1中のφW)が、「H」(0V)から「L」(−3.3V)に移行する。
まず、奇数番号の許可ダイオードDe1、De3、…および発光サイリスタL1、L3、…について説明する。第1許可信号φE1(表1のφE)は「H」(0V)である。
ゲート端子Gt1の電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。ゲート端子Gt3の電位(表1のGt)は「H」(0V)であるので、表1の場合2に該当し、発光サイリスタL3のしきい電圧は−1.5Vである。ゲート端子Gt5の電位(表1のGt)は、−3Vであるので、表1の場合14に該当する。そして、番号が7以上の奇数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合6に該当する。よって、番号が3以外の奇数番号の発光サイリスタLのしきい電圧は−4.8Vである。
このとき、第1点灯信号線75−1の電位は、「Le」(−3V<「Le」≦−1.5V)であるので、発光サイリスタL3がターンオンして、点灯(発光)する。
次に、偶数番号の許可ダイオードDe2、De4、…および発光サイリスタL2、L4、…について説明する。第2許可信号φE2(表1のφE)および書込信号φW1(表1のφW(P))はともに「L」(−3.3V)である。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合4に該当する。ゲート端子Gt4の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。よって、偶数番号の発光サイリスタLのしきい電圧も−4.8Vである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。4以上の番号の偶数番号の発光サイリスタLはターンオンできない。
時刻jの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2、L3がともにオン状態で、並行して点灯(発光)している。
ゲート端子Gt2の電位(表1のGt)は0Vであるので、表1の場合4に該当する。ゲート端子Gt4の電位(表1のGt)は−1.5Vであるので、表1の場合12に該当する。番号が6以上の偶数番号のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の場合8に該当する。よって、偶数番号の発光サイリスタLのしきい電圧も−4.8Vである。
ただし、第2点灯信号線75−2には、「Le」(−3V<「Le」≦−1.5V)に設定された点灯電位Viから電流が供給されるので、発光サイリスタL2はオン状態が維持される。そして、第2点灯信号線75−2(第2点灯信号φI2)は−1.5Vに維持されている。4以上の番号の偶数番号の発光サイリスタLはターンオンできない。
時刻jの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2、L3がともにオン状態で、並行して点灯(発光)している。
(11)時刻k
時刻kにおいて、第2転送信号φ2が「L」(−3.3V)から「H」(0V)に移行する。
すると、オン状態の転送サイリスタT2のアノード端子とカソード端子とがともに「H」(0V)になるので、ターンオフする。そして、ゲート端子Gt2が「L」(−3.3V)に向かって変化する。よって、転送サイリスタT2のしきい電圧が−4.8Vになる。
また、第2点灯信号線75−2(第2点灯信号φI2)の電位は、点灯信号設定部160によって、−0.5Vに設定される。すると、時刻hでの発光サイリスタL1と同様に、オン状態の発光サイリスタL2はもはやオン状態を維持することができず、ターンオフして消灯する。
時刻kの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL3がオン状態で点灯(発光)している。
時刻kにおいて、第2転送信号φ2が「L」(−3.3V)から「H」(0V)に移行する。
すると、オン状態の転送サイリスタT2のアノード端子とカソード端子とがともに「H」(0V)になるので、ターンオフする。そして、ゲート端子Gt2が「L」(−3.3V)に向かって変化する。よって、転送サイリスタT2のしきい電圧が−4.8Vになる。
また、第2点灯信号線75−2(第2点灯信号φI2)の電位は、点灯信号設定部160によって、−0.5Vに設定される。すると、時刻hでの発光サイリスタL1と同様に、オン状態の発光サイリスタL2はもはやオン状態を維持することができず、ターンオフして消灯する。
時刻kの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL3がオン状態で点灯(発光)している。
(12)時刻l
時刻lにおいて、第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する。これにより、時刻eにおいて、発光サイリスタL2の点灯制御が開始されたと同様に、発光サイリスタL4の点灯制御がされる期間T(4)が開始する。
時刻lにおいて、第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する。これにより、時刻eにおいて、発光サイリスタL2の点灯制御が開始されたと同様に、発光サイリスタL4の点灯制御がされる期間T(4)が開始する。
(13)その他
時刻mにおいて、発光サイリスタL3を点灯制御する期間T(3)が終了する。時刻nにおいて、発光サイリスタL4を点灯制御する期間T(4)が終了する。時刻pにおいて、発光サイリスタL5を点灯制御する期間T(5)が終了する。時刻qにおいて、発光サイリスタL6を点灯制御する期間T(6)が終了する。そして、時刻rにおいて、発光サイリスタL7を制御する期間T(7)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。
時刻mにおいて、発光サイリスタL3を点灯制御する期間T(3)が終了する。時刻nにおいて、発光サイリスタL4を点灯制御する期間T(4)が終了する。時刻pにおいて、発光サイリスタL5を点灯制御する期間T(5)が終了する。時刻qにおいて、発光サイリスタL6を点灯制御する期間T(6)が終了する。そして、時刻rにおいて、発光サイリスタL7を制御する期間T(7)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。
以上説明した発光チップCの動作をまとめて説明する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、転送サイリスタTは2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、オン状態が転送サイリスタ列を伝播するように駆動されている。
すなわち、2相の転送信号の内の一方の転送信号である第1転送信号φ1が「H」(0V)から「L」(−3.3V)になることにより、しきい電圧が−3Vの奇数番号の転送サイリスタT2S−1(S>1の整数)がオン状態になる(転送サイリスタT2S−1がオン状態)。転送サイリスタT2S−1のゲート端子Gt2S−1が「H」(0V)になって、ゲート端子Gt2S−1と順バイアスの結合ダイオードDx2S−1で接続された隣接する転送サイリスタT2Sのゲート端子Gt2Sの電位が−1.5Vになる。これにより、転送サイリスタT2Sは、しきい電圧が上昇(−4.5Vから−3V)し、他方の転送信号である第2転送信号φ2が「H」から「L」になるとオン状態になる(転送サイリスタT2S−1およびT2Sがオン状態)。次に、第1転送信号φ1が「L」から「H」になると、先にオン状態であった転送サイリスタT2S−1がオフ状態になる(転送サイリスタT2Sがオン状態)。次に、「H」となった第1転送信号φ1が再び「L」になると、上述したと同様にしてゲート端子Gt2S+1が−1.5Vになり、しきい電圧が−3Vになっている転送サイリスタT2S+1がオン状態になる(転送サイリスタT2SおよびT2S+1がオン状態)。そして、他方の転送信号が「L」から「H」になると、先にオン状態であった転送サイリスタT2Sがオフ状態になる(転送サイリスタT2S+1がオン状態)。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、転送サイリスタTは2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、オン状態が転送サイリスタ列を伝播するように駆動されている。
すなわち、2相の転送信号の内の一方の転送信号である第1転送信号φ1が「H」(0V)から「L」(−3.3V)になることにより、しきい電圧が−3Vの奇数番号の転送サイリスタT2S−1(S>1の整数)がオン状態になる(転送サイリスタT2S−1がオン状態)。転送サイリスタT2S−1のゲート端子Gt2S−1が「H」(0V)になって、ゲート端子Gt2S−1と順バイアスの結合ダイオードDx2S−1で接続された隣接する転送サイリスタT2Sのゲート端子Gt2Sの電位が−1.5Vになる。これにより、転送サイリスタT2Sは、しきい電圧が上昇(−4.5Vから−3V)し、他方の転送信号である第2転送信号φ2が「H」から「L」になるとオン状態になる(転送サイリスタT2S−1およびT2Sがオン状態)。次に、第1転送信号φ1が「L」から「H」になると、先にオン状態であった転送サイリスタT2S−1がオフ状態になる(転送サイリスタT2Sがオン状態)。次に、「H」となった第1転送信号φ1が再び「L」になると、上述したと同様にしてゲート端子Gt2S+1が−1.5Vになり、しきい電圧が−3Vになっている転送サイリスタT2S+1がオン状態になる(転送サイリスタT2SおよびT2S+1がオン状態)。そして、他方の転送信号が「L」から「H」になると、先にオン状態であった転送サイリスタT2Sがオフ状態になる(転送サイリスタT2S+1がオン状態)。
2相の転送信号(第1転送信号φ1および第2転送信号φ2)は、いずれか一方が「L」の期間と、ともに「L」の期間(図8における時刻hから時刻iまでの期間)が交互に現れるように送信されている。
転送サイリスタTは、順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTが新たにオン状態になるようにして、1つの転送サイリスタTがオン状態である期間と2つの転送サイリスタTがオン状態である期間とを繰り返していく。そして、1つの転送サイリスタTがオン状態にある期間は、2相の転送信号のいずれか一方が「L」の期間に対応し、2つの転送サイリスタTがオン状態である期間は、2相の転送信号がともに「L」の期間に対応する。
すなわち、それぞれの転送サイリスタTがオン状態になる(ターンオンする)タイミングは、時間軸上でずれている。
転送サイリスタTは、順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTが新たにオン状態になるようにして、1つの転送サイリスタTがオン状態である期間と2つの転送サイリスタTがオン状態である期間とを繰り返していく。そして、1つの転送サイリスタTがオン状態にある期間は、2相の転送信号のいずれか一方が「L」の期間に対応し、2つの転送サイリスタTがオン状態である期間は、2相の転送信号がともに「L」の期間に対応する。
すなわち、それぞれの転送サイリスタTがオン状態になる(ターンオンする)タイミングは、時間軸上でずれている。
そこで、本実施の形態では、2相の転送信号(第1転送信号φ1および第2転送信号φ2)に対応させて、第1転送信号φ1が「H」から「L」になることでオン状態になる奇数番号の転送サイリスタT2S−1に対応する発光サイリスタL2S−1に点灯電位Viを供給する第1点灯信号φI1と、第2転送信号φ2が「H」から「L」になることでオン状態になる偶数番号の転送サイリスタT2Sに対応する発光サイリスタL2Sに点灯電位Viを供給する第2点灯信号φI2とを設け、点灯信号設定部160により、転送信号(第1転送信号φ1または第2転送信号φ2)の「H」から「L」への移行に応じて、対応するφIn(第1点灯信号φI1または第2点灯信号φI2の電位)を−0.5Vから「Le」(−3V<「Le」≦−1.5V)に移行させている。
前述したように、転送信号(第1転送信号φ1または第2転送信号φ2のいずれか)が「H」から「L」になると、転送サイリスタTがオン状態になって、ゲート端子Gt(表1のGt)が「H」(0V)になる。よって、表1の場合2に示したように、φEn(第1許可信号φE1または第2許可信号φE2の電位)(表1のφE)が「H」(0V)で、書込信号φW(表1中のφW(P))が「L」であると、発光サイリスタLのしきい電圧が−1.5Vに上昇する。このとき、対応するφInは「Le」(−3V<「Le」≦−1.5V)となっているので、しきい電圧が−1.5Vになった発光サイリスタLがターンオンして、点灯(発光)する。
すなわち、転送サイリスタTはオン状態になることによって、点灯制御の対象となる発光サイリスタLを指定する。
すなわち、転送サイリスタTはオン状態になることによって、点灯制御の対象となる発光サイリスタLを指定する。
さて、上述したように、2つの転送サイリスタT(連続する奇数番号および偶数番号の2つの転送サイリスタTまたは連続する偶数番号および奇数番号の2つの転送サイリスタT)がオン状態である期間がある。そこで、φEnとφW(P)とで、2つの転送サイリスタTのいずれに対応する発光サイリスタLを点灯させるかを設定している。
このため、本実施の形態では、奇数番号の転送サイリスタT2S−1(発光サイリスタL2S−1)に対応する許可ダイオードDe2S−1に対して第1許可信号線76−1を設け、第1許可信号φE1を送信し、偶数番号の転送サイリスタT2S(発光サイリスタL2S)に対応する許可ダイオードDe2Sに対して第2許可信号線76−2を設け、第1許可信号φE1から許可信号設定部170により反転した第2許可信号φE2を設定する。これにより、奇数番号の発光サイリスタL2S−1と偶数番号の発光サイリスタL2Sとを、個別に制御している。
なお、第1許可信号φE1と第2許可信号φE2とは反転した関係であるので、奇数番号の発光サイリスタL2S−1および偶数番号の発光サイリスタL2Sを時系列的に交互に点灯制御する。
そして、書込信号φWは、第1許可信号φE1および第2許可信号φE2に対応して、点灯させる発光サイリスタLを順に指定するように、時系列的に「L」となる複数の期間が設定される。
このため、本実施の形態では、奇数番号の転送サイリスタT2S−1(発光サイリスタL2S−1)に対応する許可ダイオードDe2S−1に対して第1許可信号線76−1を設け、第1許可信号φE1を送信し、偶数番号の転送サイリスタT2S(発光サイリスタL2S)に対応する許可ダイオードDe2Sに対して第2許可信号線76−2を設け、第1許可信号φE1から許可信号設定部170により反転した第2許可信号φE2を設定する。これにより、奇数番号の発光サイリスタL2S−1と偶数番号の発光サイリスタL2Sとを、個別に制御している。
なお、第1許可信号φE1と第2許可信号φE2とは反転した関係であるので、奇数番号の発光サイリスタL2S−1および偶数番号の発光サイリスタL2Sを時系列的に交互に点灯制御する。
そして、書込信号φWは、第1許可信号φE1および第2許可信号φE2に対応して、点灯させる発光サイリスタLを順に指定するように、時系列的に「L」となる複数の期間が設定される。
なお、発光サイリスタLが点灯(発光)している点灯期間は、φEnが「H」で書込信号φWが「H」から「L」になるタイミング(時刻)から、点灯信号φInが−1.5Vから−0.5Vになるタイミング(時刻)(図8における時刻cから時刻h)までとなる。
以上説明したように、φEnが「H」である発光チップCでは、φW(P)の「H」から「L」へ移行により、発光サイリスタLがターンオンして点灯(発光)する。
一方、φEnが「L」の場合は半選択の状態であって、φW(P)が「L」になっても、発光サイリスタLのしきい電圧は−4.8Vであって、ターンオンできず、点灯(発光)が阻止される(表1の場合4)。
一方、φEnが「L」の場合は半選択の状態であって、φW(P)が「L」になっても、発光サイリスタLのしきい電圧は−4.8Vであって、ターンオンできず、点灯(発光)が阻止される(表1の場合4)。
また、φEnが「H」の場合、φW(P)が「H」であれば、(表1の場合1)、半選択の状態で、発光サイリスタLのしきい電圧が−4.8Vであって、ターンオンできず、点灯(発光)が阻止される。
よって、本実施の形態では、φEnを「H」に設定(例えば、図8の時刻b)した後、φW(P)を「H」から「L」にする(例えば、図8の時刻c)ことで、発光サイリスタLをターンオンさせたが、書込信号φWを「L」に設定したのち、φEnを「L」から「H」にすることで、発光サイリスタLをターンオンさせてもよい。
すなわち、許可ダイオードDeは、点灯制御の対象として指定された発光素子の点灯を許可または阻止のいずれか一方に設定している。そして、ダイオードスイッチDsは、点灯制御の対象として指定された発光素子を点灯または非点灯に設定している。
よって、本実施の形態では、φEnを「H」に設定(例えば、図8の時刻b)した後、φW(P)を「H」から「L」にする(例えば、図8の時刻c)ことで、発光サイリスタLをターンオンさせたが、書込信号φWを「L」に設定したのち、φEnを「L」から「H」にすることで、発光サイリスタLをターンオンさせてもよい。
すなわち、許可ダイオードDeは、点灯制御の対象として指定された発光素子の点灯を許可または阻止のいずれか一方に設定している。そして、ダイオードスイッチDsは、点灯制御の対象として指定された発光素子を点灯または非点灯に設定している。
そして、本実施の形態では、第1許可信号φE1および第2許可信号φE2が「H」である期間を時系列的に期間Tに対して、1/2の期間として設けると、書込信号φWに設けた2つの「L」の期間を設定するための期間の幅(マージン)が最大になる。
次に、発光サイリスタLを点灯させない場合について説明する。表1の場合2に示したように、転送サイリスタTがオン状態になってゲート端子Gtの電位(表1のGt)が「H」(0V)になって、許可信号φEn(第1許可信号φE1または第2許可信号φE2)(表1のφE)が「H」(0V)で、書込信号φW(表1中のφW(P))が「L」であると、発光サイリスタLのしきい電圧が−1.5Vに上昇する。これにより、発光サイリスタLがターンオンして点灯(発光)する。
よって、転送サイリスタTがオン状態になってゲート端子Gtの電位(表1のGt)が「H」(0V)になっても、許可信号φEn(表1のφE)が「L」で、書込信号φW(表1中のφW(P))が「L」である表1の場合4、または、許可信号φEn(表1のφE)が「H」で、書込信号φW(表1中のφW(P))が「H」である表1の場合1のいずれかの半選択にすれば、発光サイリスタLは点灯しない。
よって、転送サイリスタTがオン状態になってゲート端子Gtの電位(表1のGt)が「H」(0V)になっても、許可信号φEn(表1のφE)が「L」で、書込信号φW(表1中のφW(P))が「L」である表1の場合4、または、許可信号φEn(表1のφE)が「H」で、書込信号φW(表1中のφW(P))が「H」である表1の場合1のいずれかの半選択にすれば、発光サイリスタLは点灯しない。
本実施の形態では、図8に示すように、許可信号φEを「H」の期間と「L」の期間とが時系列的に繰り返す波形としている。よって、本実施の形態では、書込信号φWを「H」に維持することで、発光サイリスタLを点灯しないようにしている。例えば、発光サイリスタL6を点灯させるとき、図8の時刻oにおいて、書込信号φWを、「H」から「L」に移行させることが必要となる。しかし、図8では、時刻oにおいて、書込信号φWを「H」のまま維持することで、発光サイリスタL6をターンオンさせず、消灯(非点灯)のままとしている。
このように、画像データに応じて、書込信号φWの「L」の期間を設定することで、各発光サイリスタLの点灯または非点灯を制御できる。
このように、画像データに応じて、書込信号φWの「L」の期間を設定することで、各発光サイリスタLの点灯または非点灯を制御できる。
発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。発光サイリスタLの光量の補正(光量補正)には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。よって、書込信号φWを「L」に設定する時刻を時間軸上で前後にずらすことで、発光サイリスタLの点灯期間が変えられるので、点灯期間を変えることで、発光サイリスタLの光量を補正してもよい。
以上説明したように、第1の実施の形態では、例えば図8の時刻fから時刻hの期間のように、1つの発光チップCにおいて、2つの発光サイリスタLを並行して点灯(発光)させている。これにより、1つの発光サイリスタLを順に点灯(発光)させる場合に比べ、発光装置65の露光の速度を大きくしている。
しかも、本実施の形態では、発光チップC内において、許可信号設定部170により、第1許可信号φE1から反転した第2許可信号φE2を設定するとともに、同様に発光チップC内において、単一の点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定している。このことから、発光装置65の回路基板62上の配線(ライン)の数を抑制しうる。
しかも、本実施の形態では、発光チップC内において、許可信号設定部170により、第1許可信号φE1から反転した第2許可信号φE2を設定するとともに、同様に発光チップC内において、単一の点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定している。このことから、発光装置65の回路基板62上の配線(ライン)の数を抑制しうる。
[第2の実施の形態]
第2の実施の形態では、発光チップCの点灯信号設定部160の構成が、第1の実施の形態と異なっている。
第1の実施の形態では、図5に示したように、φI端子に点灯電位Viが供給され、点灯信号設定部160が、点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定していた。
図9は、第2の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。第2の実施の形態では、点灯信号設定部160は、書込素子の一例としてのダイオードスイッチDsi1(制御ダイオードDr2および抵抗Rr4を備える。)、書込素子の一例としてのダイオードスイッチDsi2(制御ダイオードDr3および抵抗Rr6を備える。)、制御サイリスタCi1、Ci2、電流制限抵抗Ri1、Ri2、Ri5、Ri6、Ri7、電源線抵抗Rgy2、Rgy3、抵抗Rr5、Rr7、結合ダイオードDc1、Dc2を備えている。
なお、ダイオードスイッチDsi1およびDsi2は、前述したダイオードスイッチDs、Dsrと同様に動作する。ダイオードスイッチDsi1およびDsi2は電気的な抵抗値が変化する素子の一例である。
発光チップCの点灯信号設定部160を除く他の構成は、図5に示した第1の実施の形態と同じである。よって、同様のものには同じ符号を付して、詳細な説明を省略する。
第2の実施の形態では、発光チップCの点灯信号設定部160の構成が、第1の実施の形態と異なっている。
第1の実施の形態では、図5に示したように、φI端子に点灯電位Viが供給され、点灯信号設定部160が、点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定していた。
図9は、第2の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。第2の実施の形態では、点灯信号設定部160は、書込素子の一例としてのダイオードスイッチDsi1(制御ダイオードDr2および抵抗Rr4を備える。)、書込素子の一例としてのダイオードスイッチDsi2(制御ダイオードDr3および抵抗Rr6を備える。)、制御サイリスタCi1、Ci2、電流制限抵抗Ri1、Ri2、Ri5、Ri6、Ri7、電源線抵抗Rgy2、Rgy3、抵抗Rr5、Rr7、結合ダイオードDc1、Dc2を備えている。
なお、ダイオードスイッチDsi1およびDsi2は、前述したダイオードスイッチDs、Dsrと同様に動作する。ダイオードスイッチDsi1およびDsi2は電気的な抵抗値が変化する素子の一例である。
発光チップCの点灯信号設定部160を除く他の構成は、図5に示した第1の実施の形態と同じである。よって、同様のものには同じ符号を付して、詳細な説明を省略する。
次に、点灯信号設定部160における接続関係を説明する。
制御サイリスタCi1およびCi2のアノード端子は、転送サイリスタT、発光サイリスタLと同様に発光チップCの基板80に接続されている(図6参照)。
第1点灯信号線75−1は、ダイオードスイッチDsi1を構成する抵抗Rr4の一方の端子に接続されている。抵抗Rr4の他方の端子は、Vsub端子に接続されるとともに、制御ダイオードDr2のアノード端子に接続されている。制御ダイオードDr2のカソード端子は、抵抗Rr5の一方の端子に接続されている。抵抗Rr5の他方の端子は、制御サイリスタCi1のゲート端子Gc1に接続されている。ゲート端子Gc1は電源線抵抗Rgy2を介して電源電位Vgaが供給される電源線71に接続されている。
制御サイリスタCi1のカソード端子は、電流制限抵抗Ri5を介して第1転送信号φ1が送信されるφ1端子に接続されている。
制御サイリスタCi1およびCi2のアノード端子は、転送サイリスタT、発光サイリスタLと同様に発光チップCの基板80に接続されている(図6参照)。
第1点灯信号線75−1は、ダイオードスイッチDsi1を構成する抵抗Rr4の一方の端子に接続されている。抵抗Rr4の他方の端子は、Vsub端子に接続されるとともに、制御ダイオードDr2のアノード端子に接続されている。制御ダイオードDr2のカソード端子は、抵抗Rr5の一方の端子に接続されている。抵抗Rr5の他方の端子は、制御サイリスタCi1のゲート端子Gc1に接続されている。ゲート端子Gc1は電源線抵抗Rgy2を介して電源電位Vgaが供給される電源線71に接続されている。
制御サイリスタCi1のカソード端子は、電流制限抵抗Ri5を介して第1転送信号φ1が送信されるφ1端子に接続されている。
同様に、第2点灯信号線75−2は、ダイオードスイッチDsi2を構成する抵抗Rr6の一方の端子に接続されている。抵抗Rr6の他方の端子は、Vsub端子に接続されるとともに、制御ダイオードDr3のアノード端子に接続されている。制御ダイオードDr3のカソード端子は、抵抗Rr7の一方の端子に接続されている。抵抗Rr7の他方の端子は、制御サイリスタCi2のゲート端子Gc2に接続されている。ゲート端子Gc2は電源線抵抗Rgy3を介して電源電位Vgaが供給される電源線71に接続されている。
制御サイリスタCi2のカソード端子は、電流制限抵抗Ri6を介して第2転送信号φ2が送信されるφ2端子に接続されている。
制御サイリスタCi2のカソード端子は、電流制限抵抗Ri6を介して第2転送信号φ2が送信されるφ2端子に接続されている。
そして、制御サイリスタCi1のゲート端子Gc1と、制御サイリスタCi2のゲート端子Gc2とは、結合ダイオードDc1で接続されている。結合ダイオードDc1は、ゲート端子Gc1からゲート端子Gc2に電流が流れる方向に接続されている。
また、制御サイリスタCi1のゲート端子Gc1と、制御サイリスタCi2のゲート端子Gc2とは、結合ダイオードDc2で接続されている。結合ダイオードDc2は、結合ダイオードDc1とは逆に、ゲート端子Gc2からゲート端子Gc1に電流が流れる方向に接続されている。
さらに、ゲート端子Gc1は電流制限抵抗Ri7を介して、第2転送信号φ2が送信されるφ2端子に接続されている。
また、制御サイリスタCi1のゲート端子Gc1と、制御サイリスタCi2のゲート端子Gc2とは、結合ダイオードDc2で接続されている。結合ダイオードDc2は、結合ダイオードDc1とは逆に、ゲート端子Gc2からゲート端子Gc1に電流が流れる方向に接続されている。
さらに、ゲート端子Gc1は電流制限抵抗Ri7を介して、第2転送信号φ2が送信されるφ2端子に接続されている。
第2の実施の形態における発光チップCは、第1の実施の形態において、図8に示したタイムチャートにしたがって動作する。
よって、第2の実施の形態における点灯信号設定部160の動作を、図8のタイムチャートを参照しつつ、図9により説明する。なお、点灯電位Viは、第1の実施の形態と同様に、「Le」(−3V<「Le」≦−1.5V)であるとする。
よって、第2の実施の形態における点灯信号設定部160の動作を、図8のタイムチャートを参照しつつ、図9により説明する。なお、点灯電位Viは、第1の実施の形態と同様に、「Le」(−3V<「Le」≦−1.5V)であるとする。
まず、時刻aにおいて、第1転送信号φ1および第2転送信号φ2がともに「H」(0V)であるとする。
すると、第1転送信号φ1が送信されるφ1端子に接続された制御サイリスタCi1のカソード端子および第1転送信号φ1が送信されるφ1端子に接続された制御サイリスタCi2のカソード端子は「H」(0V)である。制御サイリスタCi1およびCi2のアノード端子は「H」(0V)であるので、制御サイリスタCi1およびCi2はオフ状態にある。
すると、第1転送信号φ1が送信されるφ1端子に接続された制御サイリスタCi1のカソード端子および第1転送信号φ1が送信されるφ1端子に接続された制御サイリスタCi2のカソード端子は「H」(0V)である。制御サイリスタCi1およびCi2のアノード端子は「H」(0V)であるので、制御サイリスタCi1およびCi2はオフ状態にある。
一方、制御サイリスタCi1のゲート端子Gc1は、電流制限抵抗Ri7を介して、「H」(0V)の第2転送信号線73に接続されているので、ゲート端子Gc1の電位は「H」である。よって、制御サイリスタCi1のしきい電圧は−1.5Vである。
結合ダイオードDc1は、アノード端子(ゲート端子Gc1)の電位が「H」で、カソード端子(ゲート端子Gc2)が電源線抵抗Rgy3を介して「L」(−3.3V)の電源線71に接続されているので、順バイアスである。よって、ゲート端子Gc2の電位は−1.5Vで、制御サイリスタCi2のしきい電圧は−3Vである。
なお、結合ダイオードDc2は、アノード端子(ゲート端子Gc2)の電位が−1.5Vで、カソード端子(ゲート端子Gc1)の電位が「H」(0V)であるので、逆バイアスである。よって、ゲート端子Gc2の電位(−1.5V)は、ゲート端子Gc1の電位(「H」)に影響を及ぼさない。
結合ダイオードDc1は、アノード端子(ゲート端子Gc1)の電位が「H」で、カソード端子(ゲート端子Gc2)が電源線抵抗Rgy3を介して「L」(−3.3V)の電源線71に接続されているので、順バイアスである。よって、ゲート端子Gc2の電位は−1.5Vで、制御サイリスタCi2のしきい電圧は−3Vである。
なお、結合ダイオードDc2は、アノード端子(ゲート端子Gc2)の電位が−1.5Vで、カソード端子(ゲート端子Gc1)の電位が「H」(0V)であるので、逆バイアスである。よって、ゲート端子Gc2の電位(−1.5V)は、ゲート端子Gc1の電位(「H」)に影響を及ぼさない。
さて、ダイオードスイッチDsi1の制御ダイオードDr2は、アノード端子が「H」(0V)が供給されるVsub端子に接続され、カソード端子が抵抗Rr5を介して、「H」のゲート端子Gc1に接続されている。よって、制御ダイオードDr2は、アノード端子およびカソード端子の電位が同じ「H」であるので、順バイアスにならず、抵抗Rr4は抵抗値が大きい(∞)状態(図7(c)の“書込ダイオードDwに電流を流さない場合”に相当)にある。よって、第1点灯信号線75−1の電位(第1点灯信号φI1)は、電流制限抵抗Ri1を介して、φI端子に供給される点灯電位Viの「Le」(−3V<「Le」≦−1.5V)に設定される。
一方、ダイオードスイッチDsi2の制御ダイオードDr3は、アノード端子が「H」(0V)が供給されるVsub端子に接続され、カソード端子が抵抗Rr7を介して、−1.5Vのゲート端子Gc2に接続されている。よって、制御ダイオードDr3は、アノード端子の電位(「H」(0V))とカソード端子の電位(−1.5V)との差が、pn接合の順方向電位Vd(1.5V)と同じであるので、順バイアスになって、抵抗Rr6は抵抗値が小さい(0)状態(図7(c)の“書込ダイオードDwに電流を流した場合”に相当)になる。よって、第2点灯信号線75−2(第2点灯信号φI2)の電位は、Vsub端子から供給される基準電位Vsub(「H」(0V))に設定される。
すなわち、時刻aにおいて、第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)、第2点灯信号φI2は「H」(0V)になっている。なお、この状態は、図8に示した時刻aの状態と異なっている。
すなわち、時刻aにおいて、第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)、第2点灯信号φI2は「H」(0V)になっている。なお、この状態は、図8に示した時刻aの状態と異なっている。
次に、時刻bにおいて、第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行すると、しきい電圧が−1.5Vの制御サイリスタCi1がターンオンする。これにより、ゲート端子Gc1の電位が「H」になる。しかし、ゲート端子Gc1はすでに「H」であったので、なんらの変化も生じない。
すなわち、時刻bにおいて、第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)、第2点灯信号φI2は「H」(0V)になっている。この状態を、図8に示した時刻bの状態と比較すると、図8の−0.5Vが「H」(0V)になっている。
すなわち、時刻bにおいて、第1点灯信号φI1は「Le」(−3V<「Le」≦−1.5V)、第2点灯信号φI2は「H」(0V)になっている。この状態を、図8に示した時刻bの状態と比較すると、図8の−0.5Vが「H」(0V)になっている。
さらに、時刻eにおいて、第2転送信号φ2が「H」(0V)から「L」(−3.3V)に移行する。すると、しきい電圧が−3Vであった制御サイリスタCi2がターンオンする。そして、ゲート端子Gc2の電位が−1.5Vから「H」(0V)になる。すると、制御ダイオードDr3のアノード端子とカソード端子(ゲート端子Gc2)とがともに「H」になるので、順バイアスにならず、抵抗Rr6は抵抗が低い(0)状態から高い(∞)状態になる。よって、第2点灯信号線75−2(第2点灯信号φI2)の電位は、電流制限抵抗Ri2を介して、φI端子に供給される点灯電位Vi、すなわち「Le」(−3V<「Le」≦−1.5V)になる。この状態は、図8に示した時刻eの状態と同じである。
なお、時刻eの直後においては、制御サイリスタCi1およびCi2がともにオン状態にある。よって、ゲート端子Gc1の電位は「H」(0V)で、ゲート端子Gc1に電流制限抵抗Ri7を介して接続されたφ2端子に送信される第2転送信号φ2は「L」(−3.3V)である。この電位差は、電流制限抵抗Ri7で保持され。さらに、ゲート端子Gc1およびGc2の電位はともに「H」で、結合ダイオードDc1およびDc2はともにアノード端子およびカソード端子が「H」となっている。
なお、時刻eの直後においては、制御サイリスタCi1およびCi2がともにオン状態にある。よって、ゲート端子Gc1の電位は「H」(0V)で、ゲート端子Gc1に電流制限抵抗Ri7を介して接続されたφ2端子に送信される第2転送信号φ2は「L」(−3.3V)である。この電位差は、電流制限抵抗Ri7で保持され。さらに、ゲート端子Gc1およびGc2の電位はともに「H」で、結合ダイオードDc1およびDc2はともにアノード端子およびカソード端子が「H」となっている。
時刻hにおいて、第1転送信号φ1が「L」(−3.3V)から「H」(0V)に移行する。すると、オン状態であった制御サイリスタCi1は、カソード端子の電位が、アノード端子の電位と同じ「H」になるので、ターンオフする。これにより、ゲート端子Gc1の電位は「H」から、電源線抵抗Rgy1を介して、「L」(−3.3V)に向かって変化し始める。
このとき、ゲート端子Gc2はオン状態の制御サイリスタCi2により「H」(0V)である。ゲート端子Gc1の電位が低下すると、結合ダイオードDc2が順バイアスになり、ゲート端子Gc1の電位を、ゲート端子Gc2の電位(「H」(0V))から結合ダイオードDc2の順方向電位Vd(1.5V)を引いた−1.5Vに設定する。これにより、制御サイリスタCi1のしきい電圧が−3Vになる。
なお、ゲート端子Gc1は電流制限抵抗Ri7を介してφ2端子に接続されているので、φ2端子に送信される第2転送信号φ2が「L」(−3.3V)であっても、電流制限抵抗Ri7により、−1.5Vと、「L」(−3.3V)との電位差が保持される。
ゲート端子Gc1が−1.5Vになると、ダイオードスイッチDsi1の制御ダイオードDr2が順バイアスになるので、抵抗Rr4は抵抗値の小さい状態になる。よって、第1点灯信号線75−1(第1点灯信号φI1)の電位は、Vsub端子に供給される基準電位Vsub(「H」(0V))になる。この状態と、図8に示した時刻hの状態とを比較すると、第1点灯信号φI1の−0.5Vが「H」(0V)になっている。
このとき、ゲート端子Gc2はオン状態の制御サイリスタCi2により「H」(0V)である。ゲート端子Gc1の電位が低下すると、結合ダイオードDc2が順バイアスになり、ゲート端子Gc1の電位を、ゲート端子Gc2の電位(「H」(0V))から結合ダイオードDc2の順方向電位Vd(1.5V)を引いた−1.5Vに設定する。これにより、制御サイリスタCi1のしきい電圧が−3Vになる。
なお、ゲート端子Gc1は電流制限抵抗Ri7を介してφ2端子に接続されているので、φ2端子に送信される第2転送信号φ2が「L」(−3.3V)であっても、電流制限抵抗Ri7により、−1.5Vと、「L」(−3.3V)との電位差が保持される。
ゲート端子Gc1が−1.5Vになると、ダイオードスイッチDsi1の制御ダイオードDr2が順バイアスになるので、抵抗Rr4は抵抗値の小さい状態になる。よって、第1点灯信号線75−1(第1点灯信号φI1)の電位は、Vsub端子に供給される基準電位Vsub(「H」(0V))になる。この状態と、図8に示した時刻hの状態とを比較すると、第1点灯信号φI1の−0.5Vが「H」(0V)になっている。
時刻iにおいて、第1転送信号φ1が「H」(0V)から「L」(−3.3V)に移行する。すると、しきい電圧が−3Vである制御サイリスタCi1がターンオンする。そして、ゲート端子Gc1が「H」(0V)になる。すると、ダイオードスイッチDsi1の制御ダイオードDr2が順バイアスにならなくなり、抵抗Rr4は抵抗値が高い(∞)状態になって、第1点灯信号線75−1(第1点灯信号φI1)が「Le」(−3V<「Le」≦−1.5V)になる。この状態は、図8の状態と同じである。
そして、時刻kにおいて、第2転送信号φ2が「L」(−3.3V)から「H」(0V)に移行する。すると、時刻hでと同様に、オン状態であった制御サイリスタCi2のカソード端子の電位が、アノード端子の電位と同じ「H」になるので、ターンオフする。これにより、ゲート端子Gc2の電位は「H」から、電源線抵抗Rgy2を介して、「L」(−3.3V)に向かって変化を始める。
このとき、ゲート端子Gc1の電位は、オン状態の制御サイリスタCi1により「H」(0V)である。ゲート端子Gc2の電位が低下すると、結合ダイオードDc1が順バイアスになり、ゲート端子Gc2の電位を、ゲート端子Gc1の電位(「H」(0V))から結合ダイオードDc1の順方向電位Vd(1.5V)を引いた−1.5Vに設定する。これにより、制御サイリスタCi2のしきい電圧が−3Vになる。
ゲート端子Gc2が−1.5Vになると、ダイオードスイッチDsi2の制御ダイオードDr3が順バイアスになるので、抵抗Rr6は抵抗値の小さい(0)状態になる。よって、第2点灯信号線75−2(第2点灯信号φI2)の電位は、Vsub端子に供給される基準電位Vsub(「H」(0V))になる。この状態と、図8に示した時刻hの状態と比較すると、第2点灯信号φI2の−0.5Vが「H」(0V)になっている。
これ以降は、説明した動作が繰り返されていく。
このとき、ゲート端子Gc1の電位は、オン状態の制御サイリスタCi1により「H」(0V)である。ゲート端子Gc2の電位が低下すると、結合ダイオードDc1が順バイアスになり、ゲート端子Gc2の電位を、ゲート端子Gc1の電位(「H」(0V))から結合ダイオードDc1の順方向電位Vd(1.5V)を引いた−1.5Vに設定する。これにより、制御サイリスタCi2のしきい電圧が−3Vになる。
ゲート端子Gc2が−1.5Vになると、ダイオードスイッチDsi2の制御ダイオードDr3が順バイアスになるので、抵抗Rr6は抵抗値の小さい(0)状態になる。よって、第2点灯信号線75−2(第2点灯信号φI2)の電位は、Vsub端子に供給される基準電位Vsub(「H」(0V))になる。この状態と、図8に示した時刻hの状態と比較すると、第2点灯信号φI2の−0.5Vが「H」(0V)になっている。
これ以降は、説明した動作が繰り返されていく。
以上説明したように、時刻b以降において、本実施の形態では、図8の第1の実施の形態における第1点灯信号φI1および第2点灯信号φI2における−0.5Vが「H」(0V)になっている。
第1の実施の形態において説明したように、「Le」(−3V<「Le」≦−1.5V)から−0.5Vへの移行(例えば時刻h)により、オン状態で点灯(発光)している発光サイリスタLをターンオフして、消灯させていた。オン状態の発光サイリスタLを消灯させるためには、カソード端子の電位を、オン状態が維持できない電位(−1.5Vより高い電位)に設定すればよい。−0.5Vであっても、「H」(0V)であっても、オン状態の発光サイリスタLはターンオフして、消灯する。すなわち、本実施の形態は、第1の実施の形態と同じように動作する。
なお、時刻aから時刻bにおいて、第1点灯信号φI1、第2点灯信号φI2の波形が、図8に示した波形と異なるが、発光チップCが動作を開始する初期状態であるので、どちらであってもかまわない
転送サイリスタT、発光サイリスタL、許可ダイオードDe、ダイオードスイッチDs、許可信号設定部170の動作は、第1の実施の形態と同じであるので、詳細な説明を省略する。
なお、第2の実施の形態の発光チップCは、図6に示した第1の実施の形態の発光チップCと同様に構成しうる。
第1の実施の形態において説明したように、「Le」(−3V<「Le」≦−1.5V)から−0.5Vへの移行(例えば時刻h)により、オン状態で点灯(発光)している発光サイリスタLをターンオフして、消灯させていた。オン状態の発光サイリスタLを消灯させるためには、カソード端子の電位を、オン状態が維持できない電位(−1.5Vより高い電位)に設定すればよい。−0.5Vであっても、「H」(0V)であっても、オン状態の発光サイリスタLはターンオフして、消灯する。すなわち、本実施の形態は、第1の実施の形態と同じように動作する。
なお、時刻aから時刻bにおいて、第1点灯信号φI1、第2点灯信号φI2の波形が、図8に示した波形と異なるが、発光チップCが動作を開始する初期状態であるので、どちらであってもかまわない
転送サイリスタT、発光サイリスタL、許可ダイオードDe、ダイオードスイッチDs、許可信号設定部170の動作は、第1の実施の形態と同じであるので、詳細な説明を省略する。
なお、第2の実施の形態の発光チップCは、図6に示した第1の実施の形態の発光チップCと同様に構成しうる。
以上説明したように、第2の実施の形態においても、1つの発光チップCにおいて、2つの発光サイリスタLを並行して点灯(発光)させうる。これにより、1つの発光サイリスタLを順に点灯(発光)させる場合に比べ、発光装置65の露光の速度が大きくなる。
しかも、本実施の形態でも、発光チップC内において、許可信号設定部170により、第1許可信号φE1から反転した第2許可信号φE2を設定するとともに、同様に発光チップC内において、単一の点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定している。このことから、発光装置65の回路基板62上の配線(ライン)の数を抑制しうる。
しかも、本実施の形態でも、発光チップC内において、許可信号設定部170により、第1許可信号φE1から反転した第2許可信号φE2を設定するとともに、同様に発光チップC内において、単一の点灯電位Viから第1点灯信号φI1および第2点灯信号φI2を設定している。このことから、発光装置65の回路基板62上の配線(ライン)の数を抑制しうる。
[第3の実施の形態]
第3の実施の形態では、発光チップCのダイオードスイッチDsの構成が、第1の実施の形態における発光チップCと異なっている。
図10は、第3の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第3の実施の形態における発光チップCでは、図5に示した第1の実施の形態における発光チップCのダイオードスイッチDsにおいて、書込抵抗RwとQ端子との間に接続ダイオードSDを設けている。なお、接続ダイオードSD1、SD2、SD3、…をそれぞれ区別しないときは、接続ダイオードSDと表記する。接続ダイオードSDはショットキーダイオードである。すなわち、本実施の形態では、書込素子の一例としてのダイオードスイッチDsは、書込ダイオードDw、書込抵抗Rw、接続ダイオードSDを備えている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第3の実施の形態では、発光チップCのダイオードスイッチDsの構成が、第1の実施の形態における発光チップCと異なっている。
図10は、第3の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第3の実施の形態における発光チップCでは、図5に示した第1の実施の形態における発光チップCのダイオードスイッチDsにおいて、書込抵抗RwとQ端子との間に接続ダイオードSDを設けている。なお、接続ダイオードSD1、SD2、SD3、…をそれぞれ区別しないときは、接続ダイオードSDと表記する。接続ダイオードSDはショットキーダイオードである。すなわち、本実施の形態では、書込素子の一例としてのダイオードスイッチDsは、書込ダイオードDw、書込抵抗Rw、接続ダイオードSDを備えている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図11は、第3の実施の形態における発光チップCの平面レイアウト図および断面図である。図11(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分を示している。図11(b)は、図11(a)に示したXIB−XIB線での断面図である。
第3の実施の形態における発光チップCでは、図6に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図におけるp型オーミック電極132が、ショットキー電極152になっている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第3の実施の形態における発光チップCでは、図6に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図におけるp型オーミック電極132が、ショットキー電極152になっている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図12は、第3の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図12(a)は図11(a)に示した発光チップCから取り出したダイオードスイッチDsの平面図、図12(b)は図12(b)に示した発光チップCから取り出したダイオードスイッチDsの断面図、図12(c)はダイオードスイッチDsの特性である。
図12(a)、(b)に付した符号は、図11(a)、(b)に付した符号と同じである。なお、p型オーミック電極133をO端子、n型オーミック電極122をP端子、ショットキー電極152をQ端子とする(図9参照)。ダイオードスイッチDsは、O端子、P端子、Q端子を備える3端子素子である。そして、書込抵抗Rwは、O端子であるp型オーミック電極133とQ端子であるショットキー電極152との間のp型の第3半導体層83を抵抗として構成される。書込ダイオードDwは、P端子とO端子との間の、p型の第3半導体層83とn型の第4半導体層84とが接触して構成されるpn接合で構成されている。そして、接続ダイオードSDは、p型の第3半導体層83にショットキー接合するショットキー電極152で構成されている。
次に、ダイオードスイッチDsの特性を説明する。
例えばO端子を0Vに、Q端子を−3Vにし、P端子に電位を与えないときは、書込抵抗Rw(O端子とQ端子との間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。
なお、Q端子にショットキーダイオードである接続ダイオードSDが設けられているので、書込抵抗Rw(O端子とQ端子との間)の電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)が、ショットキー接合の順方向電位Vs(0.5V)以上になったときに流れ始める。P端子に電位を与えないときは、図12(c)の“書込ダイオードDwに電流を流さない場合”に該当し、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、O端子とQ端子との間の電位差V(Rw)が大きくなると大きくなる。しかし、Q端子にショットキーダイオードである接続ダイオードSDが設けられているので、電流I(Rw)は、p型の第3半導体層83の多数キャリアであるホールしか流れない。よって、第2の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値は、第1の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値より大きくなる。
例えばO端子を0Vに、Q端子を−3Vにし、P端子に電位を与えないときは、書込抵抗Rw(O端子とQ端子との間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。
なお、Q端子にショットキーダイオードである接続ダイオードSDが設けられているので、書込抵抗Rw(O端子とQ端子との間)の電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)が、ショットキー接合の順方向電位Vs(0.5V)以上になったときに流れ始める。P端子に電位を与えないときは、図12(c)の“書込ダイオードDwに電流を流さない場合”に該当し、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、O端子とQ端子との間の電位差V(Rw)が大きくなると大きくなる。しかし、Q端子にショットキーダイオードである接続ダイオードSDが設けられているので、電流I(Rw)は、p型の第3半導体層83の多数キャリアであるホールしか流れない。よって、第2の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値は、第1の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値より大きくなる。
次に、p型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順方向にバイアス(順バイアス)されるように、例えばP端子に−3V(pn接合の順方向電位Vdより絶対値が大きい負の値)を与えると、O端子とP端子との間のp型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順バイアスになり、電荷(キャリア)がn型の第4半導体層84とp型の第3半導体層83とで注入される。すると、O端子とQ端子との間に流れる電荷(キャリア)の量(電流)も大きくなる。P端子にpn接合が順バイアスになる電位を与えたときは、図12(c)の“書込ダイオードDwに電流を流した場合”にあたり、ショットキー接合の順方向電位Vs(0.5V)以上において、電流I(Rw)は、O端子とQ端子との間の電位差V(Rw)が大きくなると大きくなる。
そして、“書込ダイオードDwに電流を流した場合”に示すように、そして、“書込ダイオードDwに電流を流した場合”に書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、書込ダイオードDwに電流を流すことにより、“書込ダイオードDwに電流を流さない場合”に比べ、大きくなる。
そして、図12(c)の“書込ダイオードDwに電流を流した場合”に示すように、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、O端子とQ端子との間の電位差V(Rw)が大きくなると、大きくなる。
そして、図12(c)の“書込ダイオードDwに電流を流した場合”に示すように、書込抵抗Rw(O端子とQ端子との間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、O端子とQ端子との間の電位差V(Rw)が大きくなると、大きくなる。
Q端子に接続ダイオードSDを設けると、“書込ダイオードDwに電流を流さない場合”において、転送サイリスタTのゲート端子Gtと発光サイリスタLのゲート端子Glとの間の抵抗値が大きくなり、転送サイリスタTと発光サイリスタLとがより電気的に分離される。よって、転送サイリスタTをより高速で、且つ安定して駆動させうる。
なお、第3の実施の形態では、接続ダイオードSDを加えたことで、第1の実施の形態に対して示した表1の発光サイリスタLのしきい電圧が変わる。
すなわち、第3の実施の形態が適用される発光チップCでは、場合2におけるゲート端子Gtが「H」(0V)のときのゲート端子Gl(Q)の電位は、接続ダイオードSDのショットキー接合の順方向電位Vs(0.5V)が介在するため、−0.5Vになる。よって、発光サイリスタLのしきい電圧は−2Vになる。
同様に、場合10におけるゲート端子Gtが−1.5Vのときのゲート端子Gl(Q)の電位は、接続ダイオードSDのショットキー接合の順方向電位Vs(0.5V)が介在するため、−2Vになる。よって、発光サイリスタLのしきい電圧は−3.5Vになる。
他の場合は、表1と同じである。
場合10の発光サイリスタLのしきい電圧は、第1の実施の形態の−3Vから−3.5Vになるので、点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とすることなく、「L」(−3.3V)としてよい。
一方、場合2の発光サイリスタLのしきい電圧は、第1の実施の形態の−1.5Vから−2Vになるが、点灯電位Viを「L」(−3.3V)としても、第1の実施の形態で説明したと同様に動作する。
よって、第2の実施の形態では、第1転送信号φ1、第2転送信号φ2、第1許可信号φE1、書込信号φW1〜φW20の「L」および電源電位Vga、点灯電位Viを−3.3Vの単一の値としうる。
発光装置65の動作は第1の実施の形態と同様であるので、発光装置65の動作についての詳細な説明を省略する。
すなわち、第3の実施の形態が適用される発光チップCでは、場合2におけるゲート端子Gtが「H」(0V)のときのゲート端子Gl(Q)の電位は、接続ダイオードSDのショットキー接合の順方向電位Vs(0.5V)が介在するため、−0.5Vになる。よって、発光サイリスタLのしきい電圧は−2Vになる。
同様に、場合10におけるゲート端子Gtが−1.5Vのときのゲート端子Gl(Q)の電位は、接続ダイオードSDのショットキー接合の順方向電位Vs(0.5V)が介在するため、−2Vになる。よって、発光サイリスタLのしきい電圧は−3.5Vになる。
他の場合は、表1と同じである。
場合10の発光サイリスタLのしきい電圧は、第1の実施の形態の−3Vから−3.5Vになるので、点灯電位Viを「Le」(−3V<「Le」≦−1.5V)とすることなく、「L」(−3.3V)としてよい。
一方、場合2の発光サイリスタLのしきい電圧は、第1の実施の形態の−1.5Vから−2Vになるが、点灯電位Viを「L」(−3.3V)としても、第1の実施の形態で説明したと同様に動作する。
よって、第2の実施の形態では、第1転送信号φ1、第2転送信号φ2、第1許可信号φE1、書込信号φW1〜φW20の「L」および電源電位Vga、点灯電位Viを−3.3Vの単一の値としうる。
発光装置65の動作は第1の実施の形態と同様であるので、発光装置65の動作についての詳細な説明を省略する。
なお、第2の実施の形態の発光チップCのダイオードスイッチDsに、本実施の形態におけるダイオードスイッチDsを適用してもよい。
[第4の実施の形態]
第4の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsの代わりに、npn型のバイポーラトランジスタによるバイポーラスイッチBTを用いている。
図13は、第4の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第4の実施の形態における発光チップCでは、図8に示した第1の実施の形態における発光チップCにおけるダイオードスイッチDsの代わりに、書込素子の一例としてのnpn型のバイポーラスイッチBTを用いている。なお、バイポーラスイッチBT1、BT2、BT3、…をそれぞれ区別しないときは、バイポーラスイッチBTと表記している。
バイポーラスイッチBTのコレクタ端子がO端子で、許可ダイオードDeのアノード端子Daに接続されている。ベース端子がP端子で、書込信号φWが送信されるφW端子に接続されている。エミッタ端子がO端子で、発光サイリスタLのゲート端子Glに接続されている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第4の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsの代わりに、npn型のバイポーラトランジスタによるバイポーラスイッチBTを用いている。
図13は、第4の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第4の実施の形態における発光チップCでは、図8に示した第1の実施の形態における発光チップCにおけるダイオードスイッチDsの代わりに、書込素子の一例としてのnpn型のバイポーラスイッチBTを用いている。なお、バイポーラスイッチBT1、BT2、BT3、…をそれぞれ区別しないときは、バイポーラスイッチBTと表記している。
バイポーラスイッチBTのコレクタ端子がO端子で、許可ダイオードDeのアノード端子Daに接続されている。ベース端子がP端子で、書込信号φWが送信されるφW端子に接続されている。エミッタ端子がO端子で、発光サイリスタLのゲート端子Glに接続されている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図14は、第4の実施の形態における発光チップCの平面レイアウト図および断面図である。図14(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分を示している。図14(b)は、図14(a)に示したXIVB−XIVB線での断面図である。
バイポーラスイッチBTは、図10(a)、(b)に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図における第2アイランド302に設けられている。
p型の第3半導体層83上に設けられたp型オーミック電極133を、コレクタ端子(O端子)としている。そして、p型の第3半導体層83上に設けられたp型オーミック電極132をエミッタ端子(Q端子)としている。そして、p型の第3半導体層83を除去して露出させたn型の第2半導体層82上に設けられたn型オーミック電極125をベース端子(Q端子)としている。
バイポーラスイッチBTは、図10(a)、(b)に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図における第2アイランド302に設けられている。
p型の第3半導体層83上に設けられたp型オーミック電極133を、コレクタ端子(O端子)としている。そして、p型の第3半導体層83上に設けられたp型オーミック電極132をエミッタ端子(Q端子)としている。そして、p型の第3半導体層83を除去して露出させたn型の第2半導体層82上に設けられたn型オーミック電極125をベース端子(Q端子)としている。
図15は、第4の実施の形態における発光チップCのバイポーラスイッチBTの構成および特性を示す図である。図15(a)は図14(a)に示した発光チップCから取り出したバイポーラスイッチBTの平面図、図15(b)は図14(b)に示した発光チップCから取り出したバイポーラスイッチBTの断面図、図15(c)はバイポーラスイッチBTの特性である。
図15(a)、(b)に付した符号は、図14(a)、(b)に付した符号と同じである。なお、p型オーミック電極133をO端子、n型オーミック電極126をP端子、p型オーミック電極132をQ端子とする(図13参照)。バイポーラスイッチBTは、O端子、P端子、Q端子を備える3端子素子である。
図15(a)、(b)に付した符号は、図14(a)、(b)に付した符号と同じである。なお、p型オーミック電極133をO端子、n型オーミック電極126をP端子、p型オーミック電極132をQ端子とする(図13参照)。バイポーラスイッチBTは、O端子、P端子、Q端子を備える3端子素子である。
次に、バイポーラスイッチBTの特性を説明する。
例えばコレクタ端子(O端子)を0Vに、エミッタ端子(Q端子)を−3Vにし、ベース端子(P端子)とエミッタ端子(Q端子)の間に順バイアスとなる電位を与えないときは、図15(c)の“オフ”に示すように、バイポーラスイッチBTはオフで、エミッタ端子とコレクタ端子との間(O端子とQ端子との間)は電流が流れ難い、抵抗の高い状態になる。
一方、ベース端子(P端子)に、エミッタ端子とベース端子との間が順バイアスになるように、例えば−1.5Vを印加すると、図15(c)の“オン”に示すように、バイポーラスイッチBTがオンになり、エミッタ端子とコレクタ端子との間に電流が流れやすい、抵抗の低い状態になる。
第1の実施の形態におけるダイオードスイッチDsをバイポーラスイッチBTに置き換えれば、同様に動作する。よって、第3の実施の形態における発光装置65の動作について、これ以上の詳細な説明は省略する。
例えばコレクタ端子(O端子)を0Vに、エミッタ端子(Q端子)を−3Vにし、ベース端子(P端子)とエミッタ端子(Q端子)の間に順バイアスとなる電位を与えないときは、図15(c)の“オフ”に示すように、バイポーラスイッチBTはオフで、エミッタ端子とコレクタ端子との間(O端子とQ端子との間)は電流が流れ難い、抵抗の高い状態になる。
一方、ベース端子(P端子)に、エミッタ端子とベース端子との間が順バイアスになるように、例えば−1.5Vを印加すると、図15(c)の“オン”に示すように、バイポーラスイッチBTがオンになり、エミッタ端子とコレクタ端子との間に電流が流れやすい、抵抗の低い状態になる。
第1の実施の形態におけるダイオードスイッチDsをバイポーラスイッチBTに置き換えれば、同様に動作する。よって、第3の実施の形態における発光装置65の動作について、これ以上の詳細な説明は省略する。
なお、第2の実施の形態の発光チップCのダイオードスイッチDsの代わりに、本実施の形態におけるダイオードスイッチDsを適用してもよい。
[第5の実施の形態]
第5の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図16は、第5の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図16(a)はダイオードスイッチDsの平面図、図16(b)はダイオードスイッチDsの断面図である。
第1の実施の形態では、ダイオードスイッチDsにおいて、書込ダイオードDwのアノード端子であるn型オーミック電極122を、p型オーミック電極132、133の間に設けていた。第5の実施の形態では、p型オーミック電極132、133を近接させ、それらの外側(p型オーミック電極132側)にn型オーミック電極122を設けている。
p型の第3半導体層83上に設けられたp型オーミック電極133をO端子、p型オーミック電極132をP端子として、p型の第3半導体層83を書込抵抗Rwとしている。そして、p型の第3半導体層83とn型の第4半導体層84との間のpn接合を書込ダイオードDwとし、p型オーミック電極133をO端子、n型の第4半導体層84上に設けられたn型オーミック電極122をP端子としている。
第5の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図16は、第5の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図16(a)はダイオードスイッチDsの平面図、図16(b)はダイオードスイッチDsの断面図である。
第1の実施の形態では、ダイオードスイッチDsにおいて、書込ダイオードDwのアノード端子であるn型オーミック電極122を、p型オーミック電極132、133の間に設けていた。第5の実施の形態では、p型オーミック電極132、133を近接させ、それらの外側(p型オーミック電極132側)にn型オーミック電極122を設けている。
p型の第3半導体層83上に設けられたp型オーミック電極133をO端子、p型オーミック電極132をP端子として、p型の第3半導体層83を書込抵抗Rwとしている。そして、p型の第3半導体層83とn型の第4半導体層84との間のpn接合を書込ダイオードDwとし、p型オーミック電極133をO端子、n型の第4半導体層84上に設けられたn型オーミック電極122をP端子としている。
O端子とP端子との間を順バイアスにした場合と、順バイアスにしない場合とで、図7(c)に示した“書込ダイオードDwに電流を流した場合”と“書込ダイオードDwに電流を流さない場合”のように、O端子とQ端子との間に流れる電流(抵抗)が変化する。よって、本実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
よって、これ以上の詳細な説明は省略する。
よって、これ以上の詳細な説明は省略する。
なお、第2の実施の形態の発光チップCのダイオードスイッチDsに、本実施の形態におけるダイオードスイッチDsを適用してもよい。
[第6の実施の形態]
第6の実施の形態における発光チップCでは、第5の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図17は、第6の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図17(a)はダイオードスイッチDsの平面図、図17(b)はダイオードスイッチDsの断面図である。
前述した第3の実施の形態のダイオードスイッチDsでは、第1の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードの接続ダイオードSDを設けていた。
第6の実施の形態は、第1の実施の形態と第3の実施の形態との関係と同様に、第5の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードの接続ダイオードSDを設けたものである。
他の構成は、第1の実施の形態と同様である。よって、第6の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
第6の実施の形態における発光チップCでは、第5の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図17は、第6の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図17(a)はダイオードスイッチDsの平面図、図17(b)はダイオードスイッチDsの断面図である。
前述した第3の実施の形態のダイオードスイッチDsでは、第1の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードの接続ダイオードSDを設けていた。
第6の実施の形態は、第1の実施の形態と第3の実施の形態との関係と同様に、第5の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードの接続ダイオードSDを設けたものである。
他の構成は、第1の実施の形態と同様である。よって、第6の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
なお、第2の実施の形態の発光チップCのダイオードスイッチDsに、本実施の形態におけるダイオードスイッチDsを適用してもよい。
[第7の実施の形態]
第7の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図18は、第7の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図18(a)はダイオードスイッチDsの平面図、図18(b)はダイオードスイッチDsの断面図である。
前述した第1の実施の形態のダイオードスイッチDsでは、書込抵抗Rwはp型の第3半導体層83を抵抗として用いていた。
一方、第7の実施の形態では、ダイオードスイッチDsの書込抵抗Rwはp型の第1半導体層81を抵抗として用いている。書込ダイオードDwは、第1半導体層81に接して設けられたn型の、第2半導体層82と、p型の第3半導体層83との間のpn接合をダイオードとして用いている。このため、第3半導体層83上に設けたp型オーミック電極132をO端子、p型の第1半導体層81に設けたp型オーミック電極161をQ端子、p型の第3半導体層83上のn型オーミック電極127をP端子としている。
第7の実施の形態では、書込抵抗Rwはp型オーミック電極133(O端子)とp型オーミック電極161(Q端子)との間の第1半導体層81を抵抗とするが、p型オーミック電極132(O端子)は、p型の第1半導体層81に対して、n型の第2半導体層82およびp型の第3半導体層83を挟んで設けられている。よって、書込抵抗Rwは逆バイアスされたpn接合が直列に接続されて構成されている。このため、第1の実施の形態に比べて、“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値を大きくすることができる。
一方、O端子とP端子との間を順バイアスにして、書込ダイオードDwに電流を流すと、p型の第1半導体層81に流れる電荷の量(電流)も増加し、書込抵抗Rwの抵抗値が小さくなる。よって、第7の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
第7の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。本実施の形態におけるダイオードスイッチDsも書込素子の一例である。
図18は、第7の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図18(a)はダイオードスイッチDsの平面図、図18(b)はダイオードスイッチDsの断面図である。
前述した第1の実施の形態のダイオードスイッチDsでは、書込抵抗Rwはp型の第3半導体層83を抵抗として用いていた。
一方、第7の実施の形態では、ダイオードスイッチDsの書込抵抗Rwはp型の第1半導体層81を抵抗として用いている。書込ダイオードDwは、第1半導体層81に接して設けられたn型の、第2半導体層82と、p型の第3半導体層83との間のpn接合をダイオードとして用いている。このため、第3半導体層83上に設けたp型オーミック電極132をO端子、p型の第1半導体層81に設けたp型オーミック電極161をQ端子、p型の第3半導体層83上のn型オーミック電極127をP端子としている。
第7の実施の形態では、書込抵抗Rwはp型オーミック電極133(O端子)とp型オーミック電極161(Q端子)との間の第1半導体層81を抵抗とするが、p型オーミック電極132(O端子)は、p型の第1半導体層81に対して、n型の第2半導体層82およびp型の第3半導体層83を挟んで設けられている。よって、書込抵抗Rwは逆バイアスされたpn接合が直列に接続されて構成されている。このため、第1の実施の形態に比べて、“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値を大きくすることができる。
一方、O端子とP端子との間を順バイアスにして、書込ダイオードDwに電流を流すと、p型の第1半導体層81に流れる電荷の量(電流)も増加し、書込抵抗Rwの抵抗値が小さくなる。よって、第7の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
なお、第2の実施の形態の発光チップCのダイオードスイッチDsに、本実施の形態におけるダイオードスイッチDsを適用してもよい。
第1から第7の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1から第7の実施の形態において、第1の電気的手段として接続抵抗Reを用いた。第1の電気的手段は電位降下を生じさせて電位差を保持できればよく、ダイオードなどを用いてもよい。
さらに、第1から第7の実施の形態において、第2の電気的手段として結合ダイオードDxを用いた。第2の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
また、第1から第7の実施の形態において、第1の電気的手段として接続抵抗Reを用いた。第1の電気的手段は電位降下を生じさせて電位差を保持できればよく、ダイオードなどを用いてもよい。
さらに、第1から第7の実施の形態において、第2の電気的手段として結合ダイオードDxを用いた。第2の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
なお、第1から第7の実施の形態において、発光チップCには、自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCと置き換えればよい。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
そして、第1から第7の実施の形態は、サイリスタ(転送サイリスタT、発光サイリスタL)のアノード端子を基板80にとって共通にしたアノードコモンとして説明した。カソード端子を基板80にとって共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、110…信号発生回路、120…転送信号発生部、130…許可信号発生部、150…書込信号発生部、160…点灯信号設定部、170…許可信号設定部、φ1…第1転送信号、φ2…第2転送信号、φE1…第1許可信号、φE2…第2許可信号、φW(φW1〜φW20)…書込信号、φI(φI1、φI2)…点灯信号、C(C1〜C20)…発光チップ、L…発光サイリスタ、T…転送サイリスタ、De…許可ダイオード、Ds、Dsr、Dsi…ダイオードスイッチ、Dw…書込ダイオード、BT…バイポーラスイッチ、Dx、Dc…結合ダイオード、Vga…電源電位、Vsub…基準電位、Vi…点灯電位
Claims (12)
- 基板と、
前記基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、
前記基板上に、前記奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、
前記基板上に、前記奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、
前記第1の許可信号に基づいて、当該第1の許可信号を反転した前記第2の許可信号を設定する許可信号設定部と、
前記第1の転送信号に対応して前記第1の点灯信号を設定するとともに、前記第2の転送信号に対応して前記第2の点灯信号を設定する点灯信号設定部と
を備える発光チップ。 - 前記許可信号設定部は、基準電位と電源電位とから、前記第2の許可信号を、前記第1の許可信号により電気的な抵抗値が変化する素子で設定されることを特徴とする請求項1に記載の発光チップ。
- 前記点灯信号設定部は、基準電位と点灯電位とから、前記第1の点灯信号が、前記第1の転送信号により電気的な抵抗値が変化する素子で設定され、前記第2の点灯信号が、前記第2の転送信号により電気的な抵抗値が変化する素子で設定されることを特徴とする請求項1または2に記載の発光チップ。
- 前記基板上に、前記奇数番目の複数の発光素子および前記偶数番目の複数の発光素子のそれぞれに対応して設けられ、前記制御の対象として指定された発光素子を、書込信号により点灯または非点灯に設定する複数の書込素子を備える書込素子列をさらに備えることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップ。
- 前記書込素子列の前記複数の書込素子は、それぞれが書込信号により電気的な抵抗値が変化する素子を含んで構成されることを特徴とする請求項4に記載の発光チップ。
- 前記電気的な抵抗値が変化する素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定されることで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項2ないし5のいずれか1項に記載の発光チップ。
- 前記発光チップの前記転送素子列の前記複数の転送素子のそれぞれの転送素子は、ゲート端子、アノード端子、カソード端子を備えた3端子転送サイリスタであって、前記発光素子列の前記複数の発光素子のそれぞれの発光素子は、ゲート端子、アノード端子、カソード端子を備えた3端子発光サイリスタであることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップ。
- 前記点灯信号設定部は、前記第1の点灯信号が、前記第1の転送信号からショットキーダイオードを介して設定され、前記第2の点灯信号が、前記第2の転送信号からショットキーダイオードを介して設定されることを特徴とする請求項1または2に記載の発光チップ。
- 前記許可素子列の前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項1ないし8のいずれか1項に記載の発光チップ。
- それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、
前記複数の発光チップに対して、当該複数の発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する前記第1の転送信号および前記第2の転送信号を共通に送信する転送信号供給手段と、
前記複数の発光チップに対して、前記第1の許可信号を共通に送信する許可信号供給手段と
を備えた発光装置。 - それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する当該第1の転送信号および当該第2の転送信号を共通に送信する転送信号供給手段と、当該複数の発光チップに対して、当該第1の許可信号を共通に送信する許可信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。 - 像保持体を帯電する帯電手段と、
それぞれが、基板と、当該基板上に列状に設けられ、第1の点灯信号により点灯のための電流が送信される奇数番目の複数の発光素子と、第2の点灯信号により点灯のための電流が送信される偶数番目の複数の発光素子とを備える発光素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の転送信号が送信される奇数番目の複数の転送素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の転送信号が送信される偶数番目の複数の転送素子とを備え、当該第1の転送信号と当該第2の転送信号とによりオン状態が順に伝播するとともに、オン状態になることにより、オン状態の転送素子に対応する発光素子を点灯または非点灯の制御の対象として指定する転送素子列と、当該基板上に、当該奇数番目の複数の発光素子のそれぞれに対応して設けられ、第1の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する奇数番目の複数の許可素子と、当該偶数番目の複数の発光素子のそれぞれに対応して設けられ、第2の許可信号により当該制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する偶数番目の複数の許可素子とを備える許可素子列と、当該第1の許可信号に基づいて、当該第1の許可信号を反転した当該第2の許可信号を設定する許可信号設定部と、当該第1の転送信号に対応して当該第1の点灯信号を設定するとともに、当該第2の転送信号に対応して当該第2の点灯信号を設定する点灯信号設定部とを備える、複数の発光チップと、当該複数の発光チップに対して、当該複数の発光チップの当該複数の転送素子のそれぞれの転送素子をオン状態が順に伝播するように駆動する当該第1の転送信号および当該第2の転送信号を共通に送信する転送信号供給手段と、当該複数の発光チップに対して、当該第1の許可信号を共通に送信する許可信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182514A JP2012040728A (ja) | 2010-08-17 | 2010-08-17 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010182514A JP2012040728A (ja) | 2010-08-17 | 2010-08-17 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012040728A true JP2012040728A (ja) | 2012-03-01 |
Family
ID=45897578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010182514A Pending JP2012040728A (ja) | 2010-08-17 | 2010-08-17 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012040728A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001219596A (ja) * | 2000-02-14 | 2001-08-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2001301231A (ja) * | 2000-04-26 | 2001-10-30 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイおよび駆動方法 |
JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
-
2010
- 2010-08-17 JP JP2010182514A patent/JP2012040728A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001219596A (ja) * | 2000-02-14 | 2001-08-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2001301231A (ja) * | 2000-04-26 | 2001-10-30 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイおよび駆動方法 |
JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4683157B1 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2010045230A (ja) | 発光素子チップ、露光装置および画像形成装置 | |
JP5625778B2 (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
KR101482672B1 (ko) | 발광 장치, 발광 소자 어레이, 프린트 헤드, 화상 형성 장치 및 발광 제어 방법 | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP5874190B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP7119834B2 (ja) | 発光装置、光源装置、プリントヘッド及び画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2011066163A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5510469B2 (ja) | 論理演算回路、発光素子チップ、露光装置および画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140514 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140924 |