JP2012040704A - 発光チップ、発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光チップ、発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2012040704A JP2012040704A JP2010181442A JP2010181442A JP2012040704A JP 2012040704 A JP2012040704 A JP 2012040704A JP 2010181442 A JP2010181442 A JP 2010181442A JP 2010181442 A JP2010181442 A JP 2010181442A JP 2012040704 A JP2012040704 A JP 2012040704A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- transfer
- terminal
- emitting chip
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
Abstract
【課題】点灯信号配線等の配線の数を抑制できる発光チップ等を提供する。
【解決手段】発光チップCa1(C)は、基板80上に列状に配列された発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、ダイオードスイッチDs1、Ds2、Ds3、…を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…は、それぞれが書込ダイオードDw1、Dw2、Dw3、…と、書込抵抗Rw1、Rw2、Rw3、…の同じ番号のペアで構成されている。ダイオードスイッチDsは、端子Oが「H」(0V)である場合において、φW(P)が「Ls」(−2V)であると、書込ダイオードDwが順バイアスになって、書込抵抗Rwの抵抗値が低い状態になり、φW(P)が「H」(0V)であると、書込ダイオードDwは順バイアスにならす、書込抵抗Rwは抵抗値が高い状態になる。
【選択図】図6
【解決手段】発光チップCa1(C)は、基板80上に列状に配列された発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、ダイオードスイッチDs1、Ds2、Ds3、…を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…は、それぞれが書込ダイオードDw1、Dw2、Dw3、…と、書込抵抗Rw1、Rw2、Rw3、…の同じ番号のペアで構成されている。ダイオードスイッチDsは、端子Oが「H」(0V)である場合において、φW(P)が「Ls」(−2V)であると、書込ダイオードDwが順バイアスになって、書込抵抗Rwの抵抗値が低い状態になり、φW(P)が「H」(0V)であると、書込ダイオードDwは順バイアスにならす、書込抵抗Rwは抵抗値が高い状態になる。
【選択図】図6
Description
本発明は、発光チップ、発光装置、プリントヘッドおよび画像形成装置に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード(LED:Light Emitting Diode)を主走査方向に複数配列してなる、LEDプリントヘッド(LPH:LED Print Head)を用いた記録装置が採用されている。
特許文献1には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする端子を設け、汎用のシフトレジスタICを使うことにより、1本のデータ線に複数チップの発光のためのデータを多重化した自己走査型発光素子アレイが記載されている。
ところで、自己走査型発光素子アレイ(SLED:Self−scanning Light Emitting Device)チップを複数用いたLPHによる記録装置において、点灯信号を送信する配線は、点灯のための電流を供給するため、低抵抗であることが求められる。並行して複数のSLEDチップを点灯させるため、複数のSLEDチップのそれぞれに点灯のための配線を設けると、複数のSLEDチップを搭載した回路基板上に、幅広の低抵抗の点灯信号を送信する多数の配線を設けることになり、回路基板の幅が広くなって小型化の障害になる。また、回路基板の幅を狭めるため配線を多層に構成すると、低コスト化の障害となる。
本発明は、点灯信号配線等の配線の数を抑制できる発光チップ等を提供することを目的とする。
請求項1に記載の発明は、基板と、前記基板上に列状に設けられた複数の発光素子と、前記基板上に前記複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するとともに、オン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、前記基板上に前記複数の転送素子のそれぞれの転送素子と、前記複数の発光素子であって当該転送素子に対応する発光素子との間に設けられ、書込信号により電気的な抵抗値を変化させ、当該抵抗値によって、前記オン状態の転送素子により前記制御の対象として指定された発光素子を点灯または非点灯に設定する複数の制御素子とを備える発光チップである。
請求項2に記載の発明は、前記発光チップは、前記基板上に、前記複数の転送素子のそれぞれの転送素子と、前記複数の制御素子に属する制御素子であって、当該転送素子に対応する制御素子との間に設けられ、許可信号により、前記オン状態の転送素子により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する複数の許可素子をさらに備えることを特徴とする請求項1に記載の発光チップである。
請求項3に記載の発明は、前記制御素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップである。
請求項4に記載の発明は、前記制御素子は、前記第1の半導体層に接する第1の電極と第2の電極が設けられ、当該第1の電極が前記転送素子に接続され、当該第2の電極が前記発光素子に接続されるとともに、当該第2の電極が当該第1の半導体層に対してショットキー接合していることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップである。
請求項5に記載の発明は、前記制御素子は、第1の導電型の第3の半導体層と、当該第3の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第4の半導体層と、当該第4の半導体層に接して設けられた当該第1の導電型の第5の半導体層とを備え、当該第4の半導体層と当該第5の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第3の半導体層の抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップである。
請求項6に記載の発明は、前記制御素子は、バイポーラトランジスタであることを特徴とする請求項1または2に記載の発光チップである。
請求項7に記載の発明は、前記発光チップは、前記複数の転送素子のそれぞれの転送素子が、第1のゲート端子、第1のアノード端子、第1のカソード端子を備えた3端子転送サイリスタであって、前記複数の発光素子のそれぞれの発光素子が、第2のゲート端子、第2のアノード端子、第2のカソード端子を備えた3端子発光サイリスタであって、前記転送素子の第1のゲート端子と、前記制御素子とが、第1の電気的手段を介して接続され、前記制御素子と、前記発光サイリスタの第2のゲート端子とが接続されるとともに、前記複数の転送サイリスタのそれぞれの第1のゲート端子間が、第2の電気的手段を介して、相互に接続されていることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップである。
請求項8に記載の発明は、前記発光チップの前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項2に記載の発光チップである。
請求項2に記載の発明は、前記発光チップは、前記基板上に、前記複数の転送素子のそれぞれの転送素子と、前記複数の制御素子に属する制御素子であって、当該転送素子に対応する制御素子との間に設けられ、許可信号により、前記オン状態の転送素子により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する複数の許可素子をさらに備えることを特徴とする請求項1に記載の発光チップである。
請求項3に記載の発明は、前記制御素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップである。
請求項4に記載の発明は、前記制御素子は、前記第1の半導体層に接する第1の電極と第2の電極が設けられ、当該第1の電極が前記転送素子に接続され、当該第2の電極が前記発光素子に接続されるとともに、当該第2の電極が当該第1の半導体層に対してショットキー接合していることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップである。
請求項5に記載の発明は、前記制御素子は、第1の導電型の第3の半導体層と、当該第3の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第4の半導体層と、当該第4の半導体層に接して設けられた当該第1の導電型の第5の半導体層とを備え、当該第4の半導体層と当該第5の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第3の半導体層の抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップである。
請求項6に記載の発明は、前記制御素子は、バイポーラトランジスタであることを特徴とする請求項1または2に記載の発光チップである。
請求項7に記載の発明は、前記発光チップは、前記複数の転送素子のそれぞれの転送素子が、第1のゲート端子、第1のアノード端子、第1のカソード端子を備えた3端子転送サイリスタであって、前記複数の発光素子のそれぞれの発光素子が、第2のゲート端子、第2のアノード端子、第2のカソード端子を備えた3端子発光サイリスタであって、前記転送素子の第1のゲート端子と、前記制御素子とが、第1の電気的手段を介して接続され、前記制御素子と、前記発光サイリスタの第2のゲート端子とが接続されるとともに、前記複数の転送サイリスタのそれぞれの第1のゲート端子間が、第2の電気的手段を介して、相互に接続されていることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップである。
請求項8に記載の発明は、前記発光チップの前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項2に記載の発光チップである。
請求項9に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、前記複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、前記複数の発光チップのそれぞれの発光チップの前記複数の制御素子の抵抗を変化させ、前記転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備えた発光装置である。
請求項10に記載の発明は、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項11に記載の発明は、像保持体を帯電する帯電手段と、それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項1の発明によれば、制御素子を設けない場合に比べ、点灯信号配線等の配線の数を抑制できる。
請求項2の発明によれば、本構成を有しない場合に比して、さらに点灯信号配線等の配線の数を抑制できる。
請求項3の発明によれば、本構成を有しない場合に比して、制御素子がより簡易な構成で実現できる。
請求項4の発明によれば、本構成を有しない場合に比して、発光チップをより高速に駆動できる。
請求項5、6の発明によれば、本構成を有しない場合に比して、抵抗値の差をより大きくとれる。
請求項7の発明によれば、本構成を有しない場合に比して、制御素子による発光素子の制御がより容易にできる。
請求項8の発明によれば、本構成を有しない場合に比して、信号の振幅をより小さくできる。
請求項9の発明によれば、本構成を有しない場合に比して、発光装置の幅をより小さくできる。
請求項10の発明によれば、本構成を有しない場合に比して、プリントヘッドをより小型にできる。
請求項11の発明によれば、本構成を有しない場合に比して、画像形成装置をより小型にできる。
請求項2の発明によれば、本構成を有しない場合に比して、さらに点灯信号配線等の配線の数を抑制できる。
請求項3の発明によれば、本構成を有しない場合に比して、制御素子がより簡易な構成で実現できる。
請求項4の発明によれば、本構成を有しない場合に比して、発光チップをより高速に駆動できる。
請求項5、6の発明によれば、本構成を有しない場合に比して、抵抗値の差をより大きくとれる。
請求項7の発明によれば、本構成を有しない場合に比して、制御素子による発光素子の制御がより容易にできる。
請求項8の発明によれば、本構成を有しない場合に比して、信号の振幅をより小さくできる。
請求項9の発明によれば、本構成を有しない場合に比して、発光装置の幅をより小さくできる。
請求項10の発明によれば、本構成を有しない場合に比して、プリントヘッドをより小型にできる。
請求項11の発明によれば、本構成を有しない場合に比して、画像形成装置をより小型にできる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット11を備えている。この画像形成ユニット11は、4つの画像形成ユニット11Y、11M、11C、11Kから構成されている。画像形成ユニット11Y、11M、11C、11Kは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム12、感光体ドラム12の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器13、帯電器13によって帯電された感光体ドラム12を露光するプリントヘッド14、プリントヘッド14によって得られた静電潜像を現像する現像手段の一例としての現像器15を備えている。画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙25に多重転写させるために、この記録用紙25を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙25に転写させる転写手段の一例としての転写ロール23と、記録用紙25にトナー像を定着させる定着器24とを備えている。
この画像形成装置1において、画像形成プロセス部10は、画像出力制御部30から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部30による制御の下で、パーソナルコンピュータ(PC)2や画像読取装置3から受信された画像データは、画像処理部40によって画像処理が施され、画像形成ユニット11に供給される。そして、例えば黒(K)色の画像形成ユニット11Kでは、感光体ドラム12が矢印A方向に回転しながら、帯電器13により予め定められた電位に帯電され、画像処理部40から供給された画像データに基づいて発光するプリントヘッド14により露光される。これにより、感光体ドラム12上には、黒(K)色画像に関する静電潜像が形成される。そして、感光体ドラム12上に形成された静電潜像は現像器15により現像され、感光体ドラム12上には黒(K)色のトナー像が形成される。画像形成ユニット11Y、11M、11Cにおいても、それぞれイエロー(Y)、マゼンタ(M)、シアン(C)の各色トナー像が形成される。
各画像形成ユニット11で形成された感光体ドラム12上の各色トナー像は、矢印B方向に移動する用紙搬送ベルト21の移動に伴って供給された記録用紙25に、転写ロール23に印加された転写電界により、順次静電転写され、記録用紙25上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
その後、合成トナー像が静電転写された記録用紙25は、定着器24まで搬送される。定着器24に搬送された記録用紙25上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙25上に定着され、画像形成装置1から排出される。
(プリントヘッド14)
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)を備える発光部63を備えた露光手段の一例としての発光装置65、発光部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、前述した発光部63、発光部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。
ハウジング61は、例えば金属で形成され、回路基板62およびロッドレンズアレイ64を支持し、発光部63の発光素子における発光点とロッドレンズアレイ64の焦点面とが一致するように設定されている。また、ロッドレンズアレイ64は、感光体ドラム12の軸方向(主走査方向であって、後述する図3、図5のX方向)に沿って配置されている。
(発光装置65)
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、発光部63は、回路基板62上に、20個の発光チップCa1〜Ca20(発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。
図3は、発光装置65の上面図である。
図3に示すように、発光装置65では、発光部63は、回路基板62上に、20個の発光チップCa1〜Ca20(発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。
発光チップCa1〜Ca20および発光チップCb1〜Cb20の構成は同一であってよい。よって、発光チップCa1〜Ca20および発光チップCb1〜Cb20をそれぞれ区別しないときは、発光チップCと呼ぶ。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。
なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、前述したように、発光部63を駆動する信号発生回路110を搭載している。
なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
図4は、発光チップCの構成、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示した図である。図4(a)は発光チップCの構成を示し、図4(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCを2つの発光チップ群(#aおよび#b)に分けている。
はじめに、図4(a)に示す発光チップCの構成を説明する。
発光チップCは、矩形の基板80上において、長辺側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
発光チップCは、矩形の基板80上において、長辺側に長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)から構成される発光素子列102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子(φE端子、φ1端子、Vga端子、φ2端子、φW端子、φI端子)を備えている。なお、これらの入力端子は、基板80の一端部からφE端子、φ1端子、Vga端子の順に設けられ、基板80の他端部からφI端子、φW端子、φ2端子の順に設けられている。そして、発光素子列102は、Vga端子とφ2端子との間に設けられている。
次に、図4(b)により、発光装置65の信号発生回路110の構成および回路基板62上の配線構成を説明する。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)が搭載され、信号発生回路110と発光チップCa1〜Ca20および発光チップCb1〜Cb20とを相互に接続する配線が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)が搭載され、信号発生回路110と発光チップCa1〜Ca20および発光チップCb1〜Cb20とを相互に接続する配線が設けられている。
まず、信号発生回路110の構成について説明する。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、第1転送信号φ1aと第2転送信号φ2aとを送信する転送信号発生部120aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、第1転送信号φ1bと第2転送信号φ2bとを送信する転送信号発生部120bとを備えている。
さらに、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、許可信号φEaを送信する許可信号発生部130aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、許可信号φEbを送信する許可信号発生部130bとを備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に書込信号φW1〜φW20を送信する書込信号供給手段の一例としての書込信号発生部150を備えている。ここでは、発光チップ組を組と略すことがある。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、点灯信号φIaを送信する点灯信号発生部140aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、点灯信号φIbを送信する点灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に書込信号φW1〜φW20を送信する書込信号供給手段の一例としての書込信号発生部150を備えている。ここでは、発光チップ組を組と略すことがある。
例えば、書込信号発生部150は、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1との発光チップ組#1に対して、書込信号φW1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2との発光チップ組#2に対して、書込信号φW2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa20と発光チップ群#bに属する発光チップCb20との発光チップ組#20に対して、書込信号φW20を送信する。
なお、上述したように、図4では、転送信号発生部120aと転送信号発生部120bとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部120と呼ぶ。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と呼ぶ。
さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号発生部140と呼ぶ。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と呼ぶ。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1〜φW20これらをまとめて書込信号φWと呼ぶ。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と呼ぶ。
さらに同様に、点灯信号発生部140aと点灯信号発生部140bとを分けて示したが、これらをまとめて点灯信号発生部140と呼ぶ。
同様に、第1転送信号φ1aと第1転送信号φ1bとを区別しない場合には第1転送信号φ1と呼び、第2転送信号φ2aと第2転送信号φ2bとを区別しない場合には第2転送信号φ2と呼ぶ。同様に、許可信号φEaと許可信号φEbとを区別しない場合には許可信号φEと、点灯信号φIaと点灯信号φIbとを区別しない場合には点灯信号φIと、書込信号φW1〜φW20これらをまとめて書込信号φWと呼ぶ。
次に、発光チップCa1〜Ca20および発光チップCb1〜Cb20の配列について説明する。
発光チップ群#aに属する発光チップCa1〜Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とは、互いに180°回転した状態で向かい合い、発光チップC間においても発光素子が主走査方向であるX方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
発光チップ群#aに属する発光チップCa1〜Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とは、互いに180°回転した状態で向かい合い、発光チップC間においても発光素子が主走査方向であるX方向に予め定められた間隔で並ぶように、千鳥状に配列されている。
信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する配線について説明する。
回路基板62には、発光チップCの裏面に設けられたVsub端子(後述の図6および図7参照)に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。
回路基板62には、発光チップCの裏面に設けられたVsub端子(後述の図6および図7参照)に接続され、基準電位Vsubを与える電源ライン200aが設けられている。そして、発光チップCに設けられたVga端子に接続され、電力供給のための電源電位Vgaを与える電源ライン200bが設けられている。
また、回路基板62には、信号発生回路110の転送信号発生部120aから、発光チップ群#aの発光チップCa1〜Ca20のφ1端子に、第1転送信号φ1aを送信するための第1転送信号ライン201a、および発光チップ群#aの発光チップCa1〜Ca20のφ2端子に、第2転送信号φ2aを送信するための第2転送信号ライン202aが設けられている。第1転送信号φ1aおよび第2転送信号φ2aは、発光チップ群#aの発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
そして、回路基板62には、信号発生回路110の許可信号発生部130aから、発光チップ群#aの発光チップCa1〜Ca20のφE端子に、許可信号φEaを送信するための許可信号ライン203aが設けられている。許可信号φEaは、発光チップ群#aの発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCb1〜Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCb1〜Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
さらに、回路基板62には、信号発生回路110の点灯信号発生部140aから、発光チップ群#aの発光チップCa1〜Ca20のφI端子に、点灯信号φIaを送信するための点灯信号ライン204aが設けられている。点灯信号φIaは、発光チップ群#aの発光チップCa1〜Ca20に共通(並列)に送信される。
同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群#bの発光チップCb1〜Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
同様に、信号発生回路110の点灯信号発生部140bから、発光チップ群#bの発光チップCb1〜Cb20のφI端子に、点灯信号φIbを送信するための点灯信号ライン204bが設けられている。点灯信号φIbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
さらにまた、回路基板62には、信号発生回路110の書込信号発生部150から、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを発光チップの組(発光チップ組)にして、発光チップ組毎に書込信号φW1〜φW20を送信する書込信号ライン205〜224が設けられている。
例えば、書込信号ライン205は、発光チップ群#aの発光チップCa1のφW端子と発光チップ群#bに属する発光チップCb1のφW端子とに接続され、発光チップCa1と発光チップCb1とで構成する発光チップ組#1に対して書込信号φW1を送信する。書込信号ライン206は、発光チップ群#aの発光チップCa2のφW端子と発光チップ群#bに属する発光チップCb2のφW端子とに接続され、発光チップCa2と発光チップCb2とで構成する発光チップ組#2に対して書込信号φW2を送信する。以下同様にして、書込信号ライン224は、発光チップ群#aの発光チップCa20のφW端子と発光チップ群#bに属する発光チップCb20のφW端子とに接続され、発光チップCa20と発光チップCb20とで構成する発光チップ組#20に対して書込信号φW20を送信する。
以上説明したように、回路基板62上のすべての発光チップCには、基準電位Vsubと電源電位Vgaが共通に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群#bに対して共通に送信される。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
そして、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群#bに対して共通に送信される。
一方、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
図5は、発光装置65の発光チップCをマトリクスの各要素として配置して示した図である。
図5では、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)を2×20のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群#bに対して共通に送信されることが容易に理解できる。
また、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
図5では、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)を2×20のマトリクスの各要素として配置して、上記した信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する信号(第1転送信号φ1a、φ1b、第2転送信号φ2a、φ2b、点灯信号φIa、φIb、許可信号φEa、φEb、書込信号φW1〜φW20)の配線(ライン)を示している。
上述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbは、発光チップ群#bに対して共通に送信されることが容易に理解できる。
また、書込信号φW1〜φW20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信されることが容易に理解できる。
ここで、配線(ライン)の数について説明する。
本実施の形態を適用しないで、発光装置65の発光チップCを発光チップ群および発光チップ組に分けない場合には、点灯信号φIは、発光チップC毎に送信されるため、発光チップCの数を40個とすると、点灯信号ライン(図5の点灯信号ライン204aおよび204bに相当)は40本必要になる。これに加え、第1転送信号ライン(図4の第1転送信号ライン201aおよび201bに相当)、第2転送信号ライン(図4の第2転送信号ライン202aおよび202bに相当)、電源ライン200a、200bが必要となる。よって、発光装置65に設けられる配線(ライン)の数は44本となる。
また、点灯信号ラインは、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い40本の点灯信号ラインが設けられることになり、回路基板62の面積が大きくなってしまう。
本実施の形態を適用しないで、発光装置65の発光チップCを発光チップ群および発光チップ組に分けない場合には、点灯信号φIは、発光チップC毎に送信されるため、発光チップCの数を40個とすると、点灯信号ライン(図5の点灯信号ライン204aおよび204bに相当)は40本必要になる。これに加え、第1転送信号ライン(図4の第1転送信号ライン201aおよび201bに相当)、第2転送信号ライン(図4の第2転送信号ライン202aおよび202bに相当)、電源ライン200a、200bが必要となる。よって、発光装置65に設けられる配線(ライン)の数は44本となる。
また、点灯信号ラインは、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い40本の点灯信号ラインが設けられることになり、回路基板62の面積が大きくなってしまう。
本実施の形態では、図4および5に示すように、発光チップ群の数を2としているので、点灯信号ライン204a、204bの2本となる。さらに、第1転送信号ライン201a、201b、第2転送信号ライン202a、202b、電源ライン200a、200bに加え、許可信号ライン203a、203b、書込信号ライン205〜224が必要になる。よって、配線(ライン)の数は30本となる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は3/4になる。
さらに、本実施の形態では、点灯のための電流を送信する幅の広い配線は点灯信号ライン204a、204bの2本に削減される。後述するように、書込信号φW1〜φW20は、書込ダイオードDw1、Dw2、Dw3、…を順バイアスにして、発光サイリスタLのしきい電圧を変化させるものであるため、書込信号ライン205〜224には大きな電流を流さない。よって、書込信号ライン205〜224に幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制できる。
本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は3/4になる。
さらに、本実施の形態では、点灯のための電流を送信する幅の広い配線は点灯信号ライン204a、204bの2本に削減される。後述するように、書込信号φW1〜φW20は、書込ダイオードDw1、Dw2、Dw3、…を順バイアスにして、発光サイリスタLのしきい電圧を変化させるものであるため、書込信号ライン205〜224には大きな電流を流さない。よって、書込信号ライン205〜224に幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制できる。
なお、ここでは発光チップCを2つの群(#a、#b)に分けたが、M(M≧2の整数)個の群に分けてもよい。また、20個の組(#1〜#20)としたが、N(N≧2の整数)個の組としてもよい。
(発光チップC)
図6は、第1の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。なお、図6の入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップC上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図6において、発光チップCを発光チップCa1(C)と表示する。他の発光チップCa2〜Ca20および発光チップCb1〜Cb20の構成は、発光チップCa1と同じである。
なお、入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)は、図4(a)と異なるが、説明の便宜上、図中左端に示した。
図6は、第1の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。なお、図6の入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)を除いて、以下に説明する各素子は、後述する図7で説明するように、発光チップC上のレイアウトに基づいて配置されている。
ここでは、発光チップCa1を例に、発光チップCを説明する。そこで、図6において、発光チップCを発光チップCa1(C)と表示する。他の発光チップCa2〜Ca20および発光チップCb1〜Cb20の構成は、発光チップCa1と同じである。
なお、入力端子(Vga端子、φ1端子、φ2端子、φE端子、φW端子、φI端子)は、図4(a)と異なるが、説明の便宜上、図中左端に示した。
発光チップCa1(C)は、前述したように基板80上に列状に配列された発光素子の一例としての発光サイリスタL1、L2、L3、…から構成される発光サイリスタ列(発光素子列102(図4参照))を備えている。
さらに、発光チップCa1(C)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列、同様に列状に配列された許可素子の一例としての許可ダイオードDe1、De2、De3、…から構成される許可ダイオード列、同様に列状に配列された制御素子の一例としてのダイオードスイッチDs1、Ds2、Ds3、…から構成されるダイオードスイッチ列を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…は、それぞれが書込ダイオードDw1、Dw2、Dw3、…と、書込抵抗Rw1、Rw2、Rw3、…の同じ番号のペアで構成されている。
そして、転送サイリスタT1、T2、T3、…と許可ダイオードDe1、De2、De3、…との間に第1の電気的手段の一例としての接続抵抗Re1、Re2、Re3、…を備えている。
さらに、発光チップCa1(C)は、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…から構成される転送サイリスタ列、同様に列状に配列された許可素子の一例としての許可ダイオードDe1、De2、De3、…から構成される許可ダイオード列、同様に列状に配列された制御素子の一例としてのダイオードスイッチDs1、Ds2、Ds3、…から構成されるダイオードスイッチ列を備えている。なお、ダイオードスイッチDs1、Ds2、Ds3、…は、それぞれが書込ダイオードDw1、Dw2、Dw3、…と、書込抵抗Rw1、Rw2、Rw3、…の同じ番号のペアで構成されている。
そして、転送サイリスタT1、T2、T3、…と許可ダイオードDe1、De2、De3、…との間に第1の電気的手段の一例としての接続抵抗Re1、Re2、Re3、…を備えている。
ここでは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、許可ダイオードDe1、De2、De3、…、ダイオードスイッチDs1、Ds2、Ds3、…、書込ダイオードDw1、Dw2、Dw3、…、書込抵抗Rw1、Rw2、Rw3、…、接続抵抗Re1、Re2、Re3、…をそれぞれ区別しないときは、発光サイリスタL、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs、書込ダイオードDw、書込抵抗Rw、接続抵抗Reと表記する。
なお、上記のサイリスタ(発光サイリスタL、転送サイリスタT)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。許可ダイオードDeはショットキーダイオードであり、書込ダイオードDwはpn接合ダイオードである。
後述するように、書込抵抗Rwは、書込ダイオードDwの動作に伴って可変抵抗として働く。
なお、上記のサイリスタ(発光サイリスタL、転送サイリスタT)は、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。許可ダイオードDeはショットキーダイオードであり、書込ダイオードDwはpn接合ダイオードである。
後述するように、書込抵抗Rwは、書込ダイオードDwの動作に伴って可変抵抗として働く。
ここでは、転送サイリスタTのアノード端子を第1のアノード端子、カソード端子を第1のカソード端子、ゲート端子を第1のゲート端子と呼ぶことがある。さらに、発光サイリスタLのアノード端子を第2のアノード端子、カソード端子を第2のカソード端子、ゲート端子を第2のゲート端子と呼ぶことがある。
また、発光チップCa1(C)は、転送サイリスタT1、T2、T3、…をそれぞれ番号順に2つをペアにしてそれぞれの間に第2の電気的手段の一例としての結合ダイオードDx1、Dx2、Dx3、…を備えている。
さらに、発光チップCa1(C)は、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…を備えている。
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…をそれぞれ区別しないときは、結合ダイオードDx、電源線抵抗Rgx、電源線抵抗Rgzと表記する。
ここで、発光サイリスタLなどと同様に、結合ダイオードDx1、Dx2、Dx3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…をそれぞれ区別しないときは、結合ダイオードDx、電源線抵抗Rgx、電源線抵抗Rgzと表記する。
ここで、発光サイリスタ列における発光サイリスタLの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタLの数を例えば128個とすると、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs(書込ダイオードDwおよび接続抵抗Dw)のそれぞれの数も128個である。同様に、接続ダイオードDy、接続抵抗Re、電源線抵抗Rgx、電源線抵抗Rgzの数も128個である。しかし、結合ダイオードDxの数は、転送サイリスタTの数より1少ない127個である。
なお、転送サイリスタT、許可ダイオードDe、書込ダイオードDw(ダイオードスイッチDs)のそれぞれの数は、発光サイリスタLの数より多くてもよい。
なお、転送サイリスタT、許可ダイオードDe、書込ダイオードDw(ダイオードスイッチDs)のそれぞれの数は、発光サイリスタLの数より多くてもよい。
そして、発光チップCa1(C)は、1個のスタートダイオードDx0を備えている。さらに、後述する第1転送信号φ1aを送信する第1転送信号線72と第2転送信号φ2aを送信する第2転送信号線73とに過剰な電流が流れるのを防止する、電流制限抵抗R1および電流制限抵抗R2を備えている。さらにまた、後述する点灯信号φIaを送信する点灯信号線75の電位の変化が点灯信号発生部140aに影響しないように電位差を保持する電流制限抵抗RIを備えている。
なお、発光サイリスタ列の発光サイリスタL1、L2、L3、…、転送サイリスタ列の転送サイリスタT1、T2、T3、…、許可ダイオード列の許可ダイオードDe1、De2、De3、…、ダイオードスイッチ列のダイオードスイッチDs1、Ds2、Ds3、…は、図6中において、左側から番号順に配列されている。さらに、結合ダイオードDx1、Dx2、Dx3、…、接続抵抗Re1、Re2、Re3、…、電源線抵抗Rgx1、Rgx2、Rgx3、…、電源線抵抗Rgz1、Rgz2、Rgz3、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列は、図6中上から、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列、発光サイリスタ列の順に並べられている。
そして、発光サイリスタ列、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列は、図6中上から、転送サイリスタ列、許可ダイオード列、ダイオードスイッチ列、発光サイリスタ列の順に並べられている。
では次に、発光チップCa1(C)における各素子の電気的な接続について説明する。
転送サイリスタTのアノード端子、発光サイリスタLのアノード端子は、発光チップCa1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図7参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aに、基準電位Vsubが供給される。
転送サイリスタTのアノード端子、発光サイリスタLのアノード端子は、発光チップCa1(C)の基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図7参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aに、基準電位Vsubが供給される。
転送サイリスタTの配列に沿って、奇数番号の転送サイリスタT1、T3、T5、…のカソード端子は、第1転送信号線72に接続されている。そして、第1転送信号線72は、電流制限抵抗R1を介して、第1転送信号φ1aの入力端子であるφ1端子に接続されている。このφ1端子には、第1転送信号ライン201a(図4参照)が接続され、第1転送信号φ1aが送信される。
一方、転送サイリスタTの配列に沿って、偶数番号の転送サイリスタT2、T4、T6、…のカソード端子は、第2転送信号線73に接続されている。そして、第2転送信号線73は、電流制限抵抗R2を介して第2転送信号φ2aの入力端子であるφ2端子に接続されている。このφ2端子には、第2転送信号ライン202a(図4参照)が接続され、第2転送信号φ2aが送信される。
なお、発光チップC1bの場合には、φ1端子には、第1転送信号ライン201b(図4参照)が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b(図4参照)が接続され、第2転送信号φ2bが送信される。そこで、以下の説明では、第1転送信号φ1a(φ1)および第2転送信号φ2a(φ2)と表示する。同様に、発光チップCa1に送信される信号には、区別しない場合の信号を()内に示して表示する。
なお、発光チップC1bの場合には、φ1端子には、第1転送信号ライン201b(図4参照)が接続され、第1転送信号φ1bが送信される。同様に、φ2端子には、第2転送信号ライン202b(図4参照)が接続され、第2転送信号φ2bが送信される。そこで、以下の説明では、第1転送信号φ1a(φ1)および第2転送信号φ2a(φ2)と表示する。同様に、発光チップCa1に送信される信号には、区別しない場合の信号を()内に示して表示する。
許可ダイオードDeのカソード端子は、許可信号線76に接続されている。許可信号線76は、許可信号φEa(φE)の入力端子であるφE端子に接続されている。このφE端子には、許可信号ライン203a(図4参照)が接続され、許可信号φEa(φE)が送信される。
書込ダイオードDwのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込信号φW1(φW)の入力端子であるφW端子に接続されている。このφW端子には、書込信号ライン205(図4参照)が接続され、書込信号φW1(φW)が送信される。
書込ダイオードDwのカソード端子は、書込信号線74に接続されている。そして、書込信号線74は、書込信号φW1(φW)の入力端子であるφW端子に接続されている。このφW端子には、書込信号ライン205(図4参照)が接続され、書込信号φW1(φW)が送信される。
発光サイリスタLのカソード端子は、点灯信号線75に接続されている。そして、点灯信号線75は、電流制限抵抗RIを介して、点灯信号φIa(φI)の入力端子であるφI端子に接続されている。このφI端子には、点灯信号ライン204a(図4参照)が接続され、点灯信号φIa(φI)が送信される。
転送サイリスタTのゲート端子Gt1、Gt2、Gt3、…は、同じ番号の許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…に、それぞれ接続抵抗Re1、Re2、Re3、…を介して、1対1で接続されている。
許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の書込ダイオードDw1、Dw2、Dw3、…のアノード端子に1対1で接続されている。よって、許可ダイオードDe1、De2、De3、…のアノード端子と書込ダイオードDw1、Dw2、Dw3、…のアノード端子をともにアノード端子Da1、Da2、Da3、…と表記する。
書込ダイオードDw1、Dw2、Dw3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、それぞれ書込抵抗Rw1、Rw2、Rw3、…を介して、1対1で接続されている。
許可ダイオードDe1、De2、De3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の書込ダイオードDw1、Dw2、Dw3、…のアノード端子に1対1で接続されている。よって、許可ダイオードDe1、De2、De3、…のアノード端子と書込ダイオードDw1、Dw2、Dw3、…のアノード端子をともにアノード端子Da1、Da2、Da3、…と表記する。
書込ダイオードDw1、Dw2、Dw3、…のアノード端子Da1、Da2、Da3、…は、同じ番号の発光サイリスタL1、L2、L3、…のゲート端子Gl1、Gl2、Gl3、…に、それぞれ書込抵抗Rw1、Rw2、Rw3、…を介して、1対1で接続されている。
ここでも、ゲート端子Gt1、Gt2、Gt3、…、ゲート端子Gl1、Gl2、Gl3、…、アノード端子Da1、Da2、Da3、…をそれぞれ区別しないときは、ゲート端子Gt、ゲート端子Gl、アノード端子Daと表記する。
転送サイリスタT1、T2、T3、…のそれぞれのゲート端子Gt1、Gt2、Gt3、…を番号順に2個ずつペアとしたゲート端子Gt間に、結合ダイオードDx1、Dx2、Dx3、…がそれぞれ接続されている。すなわち、結合ダイオードDx1、Dx2、Dx3、…はそれぞれがゲート端子Gt1、Gt2、Gt3、…で順に挟まれるように直列接続されている。そして、結合ダイオードDx1の向きは、ゲート端子Gt1からゲート端子Gt2に向かって電流が流れる方向に接続されている。他の結合ダイオードDx2、Dx3、Dx4、…についても同様である。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b(図4参照)に接続されて、電源電位Vgaが供給される。
発光サイリスタLのゲート端子Glも、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
転送サイリスタTのゲート端子Gtは、転送サイリスタTのそれぞれに対応して設けられた電源線抵抗Rgxを介して電源線71に接続されている。そして、電源線71はVga端子に接続されている。Vga端子は電源ライン200b(図4参照)に接続されて、電源電位Vgaが供給される。
発光サイリスタLのゲート端子Glも、発光サイリスタLのそれぞれに対応して設けられた電源線抵抗Rgzを介して電源線71に接続されている。
そして、転送サイリスタ列の一端側の転送サイリスタT1のゲート端子Gt1は、スタートダイオードDx0のカソード端子に接続されている。一方、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。
なお、ダイオードスイッチDsの動作を詳細に説明するため、ダイオードスイッチDs1において、書込抵抗Rw1の一方の端子であって、ゲート端子Gl1に接続された端子を端子Q、書込ダイオードDw1のアノード端子(Da1)と書込抵抗Rw1の他方の端子との共通の端子であって、許可ダイオードDe1のアノード端子Da1に接続された端子を端子O、書込ダイオードDw1のカソード端子を端子Pと表記する。
図7は、第1の実施の形態における発光チップCの平面レイアウト図および断面図である。図7(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分を示している。図7(b)は、図7(a)に示したVIIB−VIIB線での断面図である。よって、図7(b)の断面図には、図中下より発光サイリスタL1、ダイオードスイッチDs1(書込ダイオードDw1および書込抵抗Rw1)、許可ダイオードDe1、接続抵抗Re1、転送サイリスタT1、結合ダイオードDx1の断面が示されている。なお、図7(a)および(b)の図中には、主要な素子や端子を名前により表示している。
なお、図7(a)では、各素子間を接続する配線を、実線で示している。また、図7(b)では、各素子間を接続する配線の記載を省略している。
なお、図7(a)では、各素子間を接続する配線を、実線で示している。また、図7(b)では、各素子間を接続する配線の記載を省略している。
発光チップCは、図7(b)に示すように、例えばGaAsやGaAlAsなどの化合物半導体において、p型の基板80上に、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83およびn型の第4半導体層84が順に積層されたのち、p型の第1半導体層81、n型の第2半導体層82、p型の第3半導体層83、n型の第4半導体層84を連続して除去することで相互に分離された複数の島(アイランド)(第1アイランド141〜第9アイランド149)を備えている。
図7(a)に示すように、第1アイランド141には、発光サイリスタL1が、第2アイランド142には、ダイオードスイッチDs1が、第3アイランド143には、許可ダイオードDe1および接続抵抗Re1が設けられている。第4アイランド144には、電源線抵抗Rgx1、Rgz1が設けられている。第5アイランド145には、転送サイリスタT1、結合ダイオードDx1が、第6アイランド146には、スタートダイオードDx0が設けられている。そして、第7アイランド147には電流制限抵抗R1、第8アイランド148には電流制限抵抗R2、第9アイランド149には電流制限抵抗RIが設けられている。
そして、発光チップCには、第1アイランド141、第2アイランド142、第3アイランド143、第4アイランド144、第5アイランド145と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、ダイオードスイッチDs2、Ds3、Ds4、…、転送サイリスタT2、T3、T4、…等が、第1アイランド141、第2アイランド142、第3アイランド143、第4アイランド144、第5アイランド145と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
そして、発光チップCには、第1アイランド141、第2アイランド142、第3アイランド143、第4アイランド144、第5アイランド145と同様なアイランドが、並列して形成されている。これらのアイランドには、発光サイリスタL2、L3、L4、…、ダイオードスイッチDs2、Ds3、Ds4、…、転送サイリスタT2、T3、T4、…等が、第1アイランド141、第2アイランド142、第3アイランド143、第4アイランド144、第5アイランド145と同様に設けられている。これらについては、説明を省略する。
そしてまた、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
さらに、図7(a)および図7(b)により、第1アイランド141〜第9アイランド149について詳細に説明する。
第1アイランド141に設けられた発光サイリスタL1は、基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1としている。そして、n型オーミック電極121の部分以外のn型の第4半導体層84の領域111の表面から光を放出する。
第1アイランド141に設けられた発光サイリスタL1は、基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1としている。そして、n型オーミック電極121の部分以外のn型の第4半導体層84の領域111の表面から光を放出する。
第2アイランド142に設けられたダイオードスイッチDs1を構成する書込抵抗Rw1は、第1の導電型の一例としてのp型の、第1の半導体層の一例としての第3半導体層83を抵抗として用い、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極132を一方の端子(図6における端子Q)と、同様に形成されたp型オーミック電極133を他方の端子(図6における端子O)としている。一方、書込ダイオードDw1は、p型の第3半導体層83と、第3半導体層83上に接して設けられた第2の導電型の一例としてのn型の、第2の半導体層の一例としての第4半導体層84とが形成するpn接合をダイオードとして用い、n型の第4半導体層84の領域112上に形成されたn型オーミック電極122をカソード端子(図6における端子P)とし、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極133をアノード端子(図6における端子O)としている。
なお、図7(b)に示すように、n型オーミック電極122が形成された領域112を挟んで、p型オーミック電極132および133が設けられている。
なお、図7(b)に示すように、n型オーミック電極122が形成された領域112を挟んで、p型オーミック電極132および133が設けられている。
第3アイランド143はn型の第4半導体層84が除去されている。第3アイランド143に設けられた許可ダイオードDe1は、p型の第3半導体層83上に形成されたp型オーミック電極134をアノード端子とし、同じくp型の第3半導体層83上に形成され、p型の第3半導体層83とショットキー接合するショットキー電極151をカソード端子とする。そして、接続抵抗Re1は、p型オーミック電極134と、p型の第3半導体層83上に形成されたp型オーミック電極135との間のp型の第3半導体層83を抵抗としている。
第4アイランド144もn型の第4半導体層84が除去されている。第4アイランド144に設けられた電源線抵抗Rgx1およびRgz1は、p型の第3半導体層83上に形成された3個のp型オーミック電極136、137、138の間のp型の第3半導体層83を抵抗としている。すなわち、電源線抵抗Rgz1はp型オーミック電極136、137の間に設けられ、電源線抵抗Rgx1はp型オーミック電極137、138の間に設けられている。
第5アイランド145に設けられた転送サイリスタT1は、基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域113上に形成されたn型オーミック電極123をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極139をゲート端子Gt1とする。
同じく第5アイランド145に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域114上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極139(ゲート端子Gt1)をアノード端子として形成されている。
同じく第5アイランド145に設けられた結合ダイオードDx1は、n型の第4半導体層84の領域114上に設けられたn型オーミック電極124をカソード端子、p型の第3半導体層83上に形成されたp型オーミック電極139(ゲート端子Gt1)をアノード端子として形成されている。
第6アイランド146に設けられたスタートダイオードDx0は、n型の第4半導体層84上に設けられたn型オーミック電極(符号なし)をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極(符号なし)をアノード端子として形成されている。
第7アイランド147、第8アイランド148、第9アイランド149はn型の第4半導体層84が除去されている。そして、第7アイランド147に設けられた電流制限抵抗R1、第8アイランド148に設けられた電流制限抵抗R2、第9アイランド149に設けられた電流制限抵抗RIは、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
第7アイランド147、第8アイランド148、第9アイランド149はn型の第4半導体層84が除去されている。そして、第7アイランド147に設けられた電流制限抵抗R1、第8アイランド148に設けられた電流制限抵抗R2、第9アイランド149に設けられた電流制限抵抗RIは、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗としている。
図7(a)において、各素子間の接続関係を説明する。
第1アイランド141の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド142の書込抵抗Rw1の一方の端子であるp型オーミック電極132(図6における端子Q)に接続されている。
発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75は、第9アイランド149に設けられた電流制限抵抗RIを介してφI端子に接続されている。
第1アイランド141の発光サイリスタL1のゲート端子Gl1であるp型オーミック電極131は、第2アイランド142の書込抵抗Rw1の一方の端子であるp型オーミック電極132(図6における端子Q)に接続されている。
発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75に接続されている。点灯信号線75は、第9アイランド149に設けられた電流制限抵抗RIを介してφI端子に接続されている。
第2アイランド142の書込ダイオードDw1のカソード端子であるn型オーミック電極122は、書込信号線74に接続されている。そして、書込信号線74はφW端子に接続されている。
また、第2アイランド142の書込ダイオードDw1のアノード端子であって、書込抵抗Rw1の他方の端子であるp型オーミック電極133(図6における端子O)は、第3アイランド143の接続抵抗Re1の一方の端子であるp型オーミック電極134に接続されている。
また、第2アイランド142の書込ダイオードDw1のアノード端子であって、書込抵抗Rw1の他方の端子であるp型オーミック電極133(図6における端子O)は、第3アイランド143の接続抵抗Re1の一方の端子であるp型オーミック電極134に接続されている。
第3アイランド143の許可ダイオードDe1のカソード端子であるショットキー電極151は、許可信号線76に接続されている。そして、許可信号線76はφE端子に接続されている。
また、第3アイランド143の接続抵抗Re1の他方の端子であるp型オーミック電極135は、第5アイランド145の転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139に接続されている。
また、第3アイランド143の接続抵抗Re1の他方の端子であるp型オーミック電極135は、第5アイランド145の転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139に接続されている。
第4アイランド144の電源線抵抗Rgz1の一方の端子であるp型オーミック電極136は、第2アイランド142の書込抵抗Rw1の一方の端子であるp型オーミック電極132に接続されている。
電源線抵抗Rgz1の他方の端子と電源線抵抗Rgx1の一方の端子とを兼ねるp型オーミック電極137は電源線71に接続されている。そして、電源線71はVga端子に接続されている。
電源線抵抗Rgx1の他方の端子であるp型オーミック電極138は、第3アイランド143の接続抵抗Re1の他方の端子であるp型オーミック電極135に接続されている。
電源線抵抗Rgz1の他方の端子と電源線抵抗Rgx1の一方の端子とを兼ねるp型オーミック電極137は電源線71に接続されている。そして、電源線71はVga端子に接続されている。
電源線抵抗Rgx1の他方の端子であるp型オーミック電極138は、第3アイランド143の接続抵抗Re1の他方の端子であるp型オーミック電極135に接続されている。
第5アイランド145に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極123は、第1転送信号線72に接続されている。第1転送信号線72は、第7アイランド147に設けられた電流制限抵抗R1を介してφ1端子に接続されている。
そして、第5アイランド145に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極124は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第5アイランド145に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139は、第6アイランド146に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)に接続されている。
そして、第5アイランド145に設けられた結合ダイオードDx1のカソード端子であるn型オーミック電極124は、隣接して設けられた転送サイリスタT2のゲート端子Gt2であるp型オーミック電極(符号なし)に接続されている。
一方、第5アイランド145に設けられた転送サイリスタT1のゲート端子Gt1であるp型オーミック電極139は、第6アイランド146に設けられたスタートダイオードDx0のカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)に接続されている。
第6アイランド146に設けられたスタートダイオードDx0のアノード端子であるp型の第3半導体層83上に形成されたp型オーミック電極(符号なし)は、偶数番号の転送サイリスタTのカソード端子であるn型の第4半導体層84上に形成されたn型オーミック電極(符号なし)と接続されるとともに、第8アイランド148に設けられた電流制限抵抗R2を介してφ2端子に接続されている。
他の発光サイリスタL、転送サイリスタT、ダイオードスイッチDs、結合ダイオードDxについても同様であるので、説明を省略する。
このようにして、図6に示した発光チップCa1(C)が形成される。
なお、図6、図7では、電流制限抵抗RIを発光チップCに設けたが、発光チップC外、すなわち回路基板62(図4参照)上に設けてもよい。
他の発光サイリスタL、転送サイリスタT、ダイオードスイッチDs、結合ダイオードDxについても同様であるので、説明を省略する。
このようにして、図6に示した発光チップCa1(C)が形成される。
なお、図6、図7では、電流制限抵抗RIを発光チップCに設けたが、発光チップC外、すなわち回路基板62(図4参照)上に設けてもよい。
(発光装置65の動作)
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とを備えている(図3、4、5参照)。
図4に示したように、回路基板62上のすべての発光チップC(発光チップCa1〜Ca20と発光チップCb1〜Cb20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aの発光チップCa1〜Ca20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通(並列)に送信される。よって、発光チップ群#aの発光チップCa1〜Ca20は並列して駆動される。
同様に、発光チップ群#bの発光チップCb1〜Cb20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通(並列)に送信される。よって、発光チップ群#bの発光チップCb1〜Cb20は並列に駆動される。
次に、発光装置65の動作について説明する。
発光装置65は発光チップ群#aに属する発光チップCa1〜Ca20と発光チップ群#bに属する発光チップCb1〜Cb20とを備えている(図3、4、5参照)。
図4に示したように、回路基板62上のすべての発光チップC(発光チップCa1〜Ca20と発光チップCb1〜Cb20)には、基準電位Vsubと電源電位Vgaが共通に供給される。
そして、発光チップ群#aの発光チップCa1〜Ca20には、前述したように、第1転送信号φ1a、第2転送信号φ2a、点灯信号φIa、許可信号φEaが共通(並列)に送信される。よって、発光チップ群#aの発光チップCa1〜Ca20は並列して駆動される。
同様に、発光チップ群#bの発光チップCb1〜Cb20には、前述したように、第1転送信号φ1b、第2転送信号φ2b、点灯信号φIb、許可信号φEbが共通(並列)に送信される。よって、発光チップ群#bの発光チップCb1〜Cb20は並列に駆動される。
一方、書込信号φW1〜φW20(φW)は、発光チップ群#aの一つの発光チップCと発光チップ群#bの一つの発光チップCとが構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。例えば、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とを発光チップ組#1として、書込信号φW1が共通に送信される。また、20個の書込信号φW1〜φW20は、同じタイミングで並列に送信される。よって、発光チップ組#1〜#20は並列に駆動される。
なお、後述するように書込信号φW1〜φW20のタイミングを互にずらして送信してもよい。
なお、後述するように書込信号φW1〜φW20のタイミングを互にずらして送信してもよい。
発光チップ群#aの発光チップCa2〜Ca20は発光チップCa1と並行して駆動され、発光チップ群#bの発光チップCb2〜Cb20は発光チップCb1と並行して駆動されるので、発光チップ組#1に属する発光チップCa1およびCb1の動作を説明すれば足りる。なお、同様に、発光チップ組#2〜#20は発光チップ組#1と並行して駆動されるので、発光チップCa1とCb1とが属する発光チップ組#1を説明すれば足りる。
<サイリスタ>
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、サイリスタのアノード端子に接続されたVsub端子(図6、図7参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとする。そして、サイリスタは、図7に示したように、GaAs、GaAlAs等によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の順方向電位(拡散電位)Vdを1.5Vとする。なお、ショットキー接合の順方向電位Vsを0.5Vとする。
発光チップCa1およびCb1の動作を説明する前に、サイリスタ(転送サイリスタT、発光サイリスタL)の基本的な動作を説明する。サイリスタは、前述したように、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、サイリスタのアノード端子に接続されたVsub端子(図6、図7参照)に供給される基準電位Vsubをハイレベルの電位(以下では「H」と表記する。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下では「L」と表記する。)として−3.3Vとする。そして、サイリスタは、図7に示したように、GaAs、GaAlAs等によるp型半導体層、n型半導体層を積層して構成されているとし、pn接合の順方向電位(拡散電位)Vdを1.5Vとする。なお、ショットキー接合の順方向電位Vsを0.5Vとする。
アノード端子とカソード端子との間に電流が流れていないオフ状態のサイリスタは、しきい電圧Vより低い電位(絶対値が大きい負の値)がカソード端子に印加されるとオン状態に移行(ターンオン)する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態(オン状態)になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位からpn接合の順方向電位Vdを引いた値である。よって、サイリスタは、ゲート端子の電位が−1.5Vであると、しきい電圧が−3.0Vとなる。すなわち、−3.0Vより低い電位がカソード端子に印加されると、サイリスタがターンオンする。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた値に近い値となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vとなるとして説明する。
オン状態のサイリスタのゲート端子の電位は、アノード端子の電位に近い電位になる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、ゲート端子の電位は0V(「H」)となるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた値に近い値となる。ここでは、アノード端子を基準電位Vsub(0V(「H」))に設定しているので、オン状態のサイリスタのカソード端子の電位は−1.5Vとなるとして説明する。
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位(絶対値が小さい負の値、0Vまたは正の値)になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−1.5Vであるので、カソード端子に−1.5Vより高い電位が印加されると、オン状態のサイリスタはオフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になると、−1.5Vより高い電位であるとともに、カソード端子の電位とアノード端子の電位とが同じになるので、サイリスタはターンオフする。
一方、サイリスタは、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってオフ状態に移行させることはできない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
なお、本実施の形態では、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光量は、カソード端子とアノード端子間に流す電流によって決められる。
一方、サイリスタは、カソード端子に−1.5Vより低い電位(絶対値が大きい負の値)が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってオフ状態に移行させることはできない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
なお、本実施の形態では、発光サイリスタLは、ターンオンすると点灯(発光)し、ターンオフすると消灯(非点灯)する。オン状態の発光サイリスタLの発光量は、カソード端子とアノード端子間に流す電流によって決められる。
<ダイオードスイッチDs>
次に、ダイオードスイッチDsの動作について説明する。
図8は、第1の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図8(a)は図7(a)に示した発光チップCの平面レイアウト図から取り出したダイオードスイッチDsの平面レイアウト図、図8(b)は図7(b)に示した発光チップCの断面図から取り出したダイオードスイッチDsの断面図、図8(c)はダイオードスイッチDsの特性である。
次に、ダイオードスイッチDsの動作について説明する。
図8は、第1の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図8(a)は図7(a)に示した発光チップCの平面レイアウト図から取り出したダイオードスイッチDsの平面レイアウト図、図8(b)は図7(b)に示した発光チップCの断面図から取り出したダイオードスイッチDsの断面図、図8(c)はダイオードスイッチDsの特性である。
図8(a)、(b)に付した符号は、図7(a)、(b)に付した符号と同じである。なお、p型オーミック電極133を端子O、n型オーミック電極122を端子P、p型オーミック電極132を端子Qとする(図6参照)。ダイオードスイッチDsは、端子O、端子P、端子Qを備える3端子素子である。そして、書込抵抗Rwは、端子Oと端子Qとの間のp型の第3半導体層83を抵抗として構成されている。書込ダイオードDwは、端子Pと端子Oとの間の、p型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合で構成されている。
次に、ダイオードスイッチDsの動作を説明する。
例えば端子Oを0Vに、端子Qを−3Vにし、端子Pに電位を与えないときは、書込抵抗Rw(端子Oと端子Qとの間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。なお、端子Pに電位を与えないときは、図8(c)の“書込ダイオードDwに電流を流さない場合”にあたる。そして、書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、端子Oと端子Qとの間の電位差V(Rw)に比例する。
例えば端子Oを0Vに、端子Qを−3Vにし、端子Pに電位を与えないときは、書込抵抗Rw(端子Oと端子Qとの間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。なお、端子Pに電位を与えないときは、図8(c)の“書込ダイオードDwに電流を流さない場合”にあたる。そして、書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、端子Oと端子Qとの間の電位差V(Rw)に比例する。
次に、p型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順方向にバイアス(順バイアス)されるように、例えば端子Pに−2V(pn接合の順方向電位Vdと同じか絶対値が大きい負の値)を与えると、端子Oと端子Pとの間のp型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順バイアスになり、電荷(キャリア)がn型の第4半導体層84とp型の第3半導体層83との間に注入される。すると、端子Oと端子Qとの間の電荷(キャリア)の量(電流)も増加する。なお、端子Pにpn接合が順バイアスになる電位を与えたときは、図8(c)の“書込ダイオードDwに電流を流した場合”にあたる。そして、書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、端子Oと端子Qとの間の電位差V(Rw)に比例する。
そして、“書込ダイオードDwに電流を流した場合”の電流I(Rw)は、“書込ダイオードDwに電流を流さない場合”の電流I(Rw)に比べ、大きい。
そして、“書込ダイオードDwに電流を流した場合”の電流I(Rw)は、“書込ダイオードDwに電流を流さない場合”の電流I(Rw)に比べ、大きい。
すなわち、ダイオードスイッチDsでは、“書込ダイオードDwに電流を流した場合”と“書込ダイオードDwに電流を流さない場合”とで、書込抵抗Rwの電気的な抵抗値が変化することになる。
なお、以下では、“書込ダイオードDwに電流を流さない場合”は、書込抵抗Rwの抵抗値が大きい場合とし、抵抗値を∞と、“書込ダイオードDwに電流を流した場合”は、書込抵抗Rwの抵抗値が小さい場合とし、抵抗値を0と近似して説明する。
なお、以下では、“書込ダイオードDwに電流を流さない場合”は、書込抵抗Rwの抵抗値が大きい場合とし、抵抗値を∞と、“書込ダイオードDwに電流を流した場合”は、書込抵抗Rwの抵抗値が小さい場合とし、抵抗値を0と近似して説明する。
<許可ダイオードDeおよびダイオードスイッチDsの動作>
次に、許可ダイオードDeおよびダイオードスイッチDsの動作を、図6、図8を参照しつつ説明する。なお、図6における転送サイリスタT1、許可ダイオードDe1、ダイオードスイッチDs1、発光サイリスタL1に着目して説明する。なお、番号が異なるものも同様に動作するので、番号を省略して、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs、発光サイリスタLと表記する。他の記号についても同様とする。
図6に示すように、ダイオードスイッチDsの端子Oはアノード端子Da、端子Qはゲート端子Gl、端子PはφW端子である。よって、以下ではアノード端子Da(O)、ゲート端子Gl(Q)、φW(P)と表記する。
次に、許可ダイオードDeおよびダイオードスイッチDsの動作を、図6、図8を参照しつつ説明する。なお、図6における転送サイリスタT1、許可ダイオードDe1、ダイオードスイッチDs1、発光サイリスタL1に着目して説明する。なお、番号が異なるものも同様に動作するので、番号を省略して、転送サイリスタT、許可ダイオードDe、ダイオードスイッチDs、発光サイリスタLと表記する。他の記号についても同様とする。
図6に示すように、ダイオードスイッチDsの端子Oはアノード端子Da、端子Qはゲート端子Gl、端子PはφW端子である。よって、以下ではアノード端子Da(O)、ゲート端子Gl(Q)、φW(P)と表記する。
表1は、第1の実施の形態における、ゲート端子Gtの電位(Gt)、φE端子の電位(φE)、φW端子の電位(φW(P))に対する発光サイリスタLのゲート端子Glの電位(Gl(Q))、発光サイリスタLのしきい電圧、発光サイリスタLのオン(点灯)またはオフ(非点灯)の状態1〜16を示している。
なお、表1中において、前述したように「H」は0V、「L」は−3.3Vである。「Ls」は、許可ダイオードDeおよび書込ダイオードDwをそれぞれ順バイアスにする電位であって、例として−2Vとする。他については、電位を数値で示している。
なお、表1中において、前述したように「H」は0V、「L」は−3.3Vである。「Ls」は、許可ダイオードDeおよび書込ダイオードDwをそれぞれ順バイアスにする電位であって、例として−2Vとする。他については、電位を数値で示している。
表1では、ゲート端子Gtの電位として、「H」(0V)、「L」(−3.3V)、−1.5V、3Vの場合を示している。ゲート端子Gtが「H」(0V)になる場合(状態1〜4)とは、後述するように、転送サイリスタTがオン状態にある場合である。ゲート端子Gtが−1.5Vになる場合(状態9〜12)とは、オン状態の転送サイリスタTに1個の順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。ゲート端子Gtが−3Vになる場合(状態13〜16)とは、オン状態の転送サイリスタTに2個の直列接続された順バイアスの結合ダイオードDxで接続されたオフ状態の転送サイリスタTの場合である。そして、ゲート端子Gtが「L」(−3.3V)になる場合(状態5〜8)とは、オン状態の転送サイリスタTの影響を受けないオフ状態の転送サイリスタTの場合である。
まず、転送サイリスタTがオン状態にあって、ゲート端子Gtが「H」(0V)になっている場合(状態1〜4)を説明する。
φEが「H」(0V)である場合(状態1、状態2)、ゲート端子Gtが「H」(0V)であるので、許可ダイオードDeは順バイアスにならない。よって、アノード端子Da(O)には、ゲート端子Gtの電位である「H」(0V)が現れて、「H」(0V)になる。
このとき、φW(P)が「H」(0V)である場合(状態1)、書込ダイオードDwも順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が「H」(0V)になった影響が及ばず、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
一方、φW(P)が「Ls」(−2V)である場合(状態2)、書込ダイオードDwが順バイアスになって、図8(c)に示した“書込ダイオードDwに電流を流した場合”になって、書込抵抗Rwの抵抗値が小さい状態になる。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が「H」(0V)になった影響が及んで、「H」(0V)になる。これにより、発光サイリスタLはしきい電圧が−1.5Vになる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であると、発光サイリスタLがターンオンして点灯(発光)する。
φEが「H」(0V)である場合(状態1、状態2)、ゲート端子Gtが「H」(0V)であるので、許可ダイオードDeは順バイアスにならない。よって、アノード端子Da(O)には、ゲート端子Gtの電位である「H」(0V)が現れて、「H」(0V)になる。
このとき、φW(P)が「H」(0V)である場合(状態1)、書込ダイオードDwも順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が「H」(0V)になった影響が及ばず、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
一方、φW(P)が「Ls」(−2V)である場合(状態2)、書込ダイオードDwが順バイアスになって、図8(c)に示した“書込ダイオードDwに電流を流した場合”になって、書込抵抗Rwの抵抗値が小さい状態になる。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が「H」(0V)になった影響が及んで、「H」(0V)になる。これにより、発光サイリスタLはしきい電圧が−1.5Vになる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であると、発光サイリスタLがターンオンして点灯(発光)する。
φE端子(φE)が「Ls」(−2V)である場合(状態3、状態4)、許可ダイオードDeが順バイアスになって、アノード端子Da(O)は、「Ls」(−2V)からショットキー接合の順方向電位Vs(0.5V)を引いた−1.5Vになる。
このとき、φW(P)が「H」(0V)である場合(状態3)、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が−1.5Vになった影響が及ばず、ゲート端子Gl(Q)は電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
一方、φW(P)が「Ls」(−2V)である場合(状態4)、書込ダイオードDwのアノード端子の電位(−1.5V)とカソード端子(−2V)との差(−0.5V)は、絶対値において順方向電位Vd(1.5V)より小さい。よって、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が−1.5Vになった影響が及ばず、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
このとき、φW(P)が「H」(0V)である場合(状態3)、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が−1.5Vになった影響が及ばず、ゲート端子Gl(Q)は電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
一方、φW(P)が「Ls」(−2V)である場合(状態4)、書込ダイオードDwのアノード端子の電位(−1.5V)とカソード端子(−2V)との差(−0.5V)は、絶対値において順方向電位Vd(1.5V)より小さい。よって、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwの抵抗値が大きい状態にある。このため、ゲート端子Gl(Q)には、アノード端子Da(O)が−1.5Vになった影響が及ばず、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))になる。これにより、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
次に、転送サイリスタTがオフ状態にあって、ゲート端子Gtが「L」(−3.3V)になる場合(状態5〜状態8)を説明する。
ゲート端子Gtが「L」(−3.3V)であるので、φE端子の電位(φE)が「H」(0V)または「Ls」(−2V)のいずれであっても、許可ダイオードDeは逆バイアスであ
るので、アノード端子Da(O)は「L」(−3.3V)となる。
このため、φW端子の電位(φW(P))が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwが逆バイアスとなり、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。よって、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
ゲート端子Gtが「L」(−3.3V)であるので、φE端子の電位(φE)が「H」(0V)または「Ls」(−2V)のいずれであっても、許可ダイオードDeは逆バイアスであ
るので、アノード端子Da(O)は「L」(−3.3V)となる。
このため、φW端子の電位(φW(P))が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwが逆バイアスとなり、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。よって、発光サイリスタLのしきい電圧は−4.8Vとなる。このため、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
さらに、ゲート端子Gtが−1.5Vになる場合(状態9〜12)を説明する。
φEが「H」(0V)である場合(状態9、状態10)、ゲート端子Gtが−1.5Vであると許可ダイオードDeは逆バイアスであるので、アノード端子Da(O)にはゲート端子Gtの電位(−1.5V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。発光サイリスタLのしきい電圧は−4.8Vとなり、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
φEが「H」(0V)である場合(状態9、状態10)、ゲート端子Gtが−1.5Vであると許可ダイオードDeは逆バイアスであるので、アノード端子Da(O)にはゲート端子Gtの電位(−1.5V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。発光サイリスタLのしきい電圧は−4.8Vとなり、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
φE端子(φE)が「Ls」(−2V)である場合(状態11、状態12)、許可ダイオードDeは、アノード端子(−1.5V)とカソード端子(−2V)の電位差が順方向電位Vsと同じになるので、アノード端子Da(O)にはゲート端子Gtの電位(−1.5V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。発光サイリスタLのしきい電圧は−4.8Vとなり、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。すると、ゲート端子Gl(Q)は、電源線抵抗Rgzを介して、電源電位Vga(「L」(−3.3V))になる。発光サイリスタLのしきい電圧は−4.8Vとなり、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
そして、ゲート端子Gtが−3Vになる場合(状態13〜16)を説明する。
φEが「H」(0V)である場合(状態13、状態14)、許可ダイオードDeは逆バイアスであるので、アノード端子Da(O)にはゲート端子Gtの電位(−3V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは逆バイアスで、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。前述したように、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
φEが「H」(0V)である場合(状態13、状態14)、許可ダイオードDeは逆バイアスであるので、アノード端子Da(O)にはゲート端子Gtの電位(−3V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは逆バイアスで、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。前述したように、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
φEが「Ls」(−2V)である場合(状態15、状態16)、ゲート端子Gtが−3Vであるので、許可ダイオードDeは逆バイアスで、アノード端子Da(O)には−ゲート端子Gtの電位(−3V)が現れる。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは逆バイアスで、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。前述したように、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
このとき、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは逆バイアスで、図8(c)に示した“書込ダイオードDwに電流を流さない場合”になって、書込抵抗Rwは抵抗が高い状態にある。前述したように、発光サイリスタLのしきい電圧は−4.8Vとなって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
表1に示すように、Gtが「H」(0V)であって、φEが「H」(0V)で、φW(P)が「Ls」(−2V)のとき、発光サイリスタLのしきい電圧が−1.5Vに上昇し(絶対値が小さい負の値になり)、点灯信号線75が「L」(−3.3V)であると、発光サイリスタLがターンオンしてオン状態になり、点灯(発光)する。
そして、Gt、φE、φW(P)の他の組み合わせでは、発光サイリスタLのしきい電圧が−4.8Vであって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
そして、Gt、φE、φW(P)の他の組み合わせでは、発光サイリスタLのしきい電圧が−4.8Vであって、点灯信号φI(φIaまたはφIb)(点灯信号線75)が「L」(−3.3V)であっても、発光サイリスタLはターンオンせず、非点灯である。
ダイオードスイッチDsの動作を別の観点で説明する。
上述したように、許可ダイオードDeが順バイアスでないとき、ゲート端子Gtの電位(Gt)がアノード端子Da(O)に現れる。よって、ゲート端子Gtの電位(Gt)が「H」(0V)のとき、書込ダイオードDwが順バイアスになって、ゲート端子Gtの電位(Gt)がゲート端子Gl(Q)に現れればよい。
Gtが「H」(0V)であるので、φEが「H」(0V)であれば、許可ダイオードDeは順バイアスにならず、Gtの電位である「H」(0V)がアノード端子Daに現れる。そして、φW(P)が、pn接合の順方向電位Vd(1.5V)より絶対値が大きい負の値(≦−1.5V)であれば、書込ダイオードDwが順バイアスになって、書込抵抗Rwの抵抗が低い状態になる。これにより、Gtの電位である「H」(0V)がGl(Q)に現れることになる。ここでは、一例として、φW(P)を「Ls」(−2V)としている。
一方、Gtが「H」(0V)であって、φEが「Ls」(−2V)のとき、許可ダイオードDeが順バイアスになって、アノード端子Daが−1.5Vになる。しかし、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、書込抵抗Rwの抵抗は高い状態になる。よって、Gtの電位である「H」(0V)はGl(Q)に現れない。
すなわち、本実施の形態では、ダイオードスイッチDsの書込ダイオードDwを順バイアスの状態または順バイアスでない状態のいずれかにすることにより、書込抵抗Rwの抵抗値を変化させている。そして、書込抵抗Rwの抵抗値により、発光サイリスタLのゲート端子Gl(Q)の電位を制御し、発光サイリスタLの点灯または非点灯を制御している。
上述したように、許可ダイオードDeが順バイアスでないとき、ゲート端子Gtの電位(Gt)がアノード端子Da(O)に現れる。よって、ゲート端子Gtの電位(Gt)が「H」(0V)のとき、書込ダイオードDwが順バイアスになって、ゲート端子Gtの電位(Gt)がゲート端子Gl(Q)に現れればよい。
Gtが「H」(0V)であるので、φEが「H」(0V)であれば、許可ダイオードDeは順バイアスにならず、Gtの電位である「H」(0V)がアノード端子Daに現れる。そして、φW(P)が、pn接合の順方向電位Vd(1.5V)より絶対値が大きい負の値(≦−1.5V)であれば、書込ダイオードDwが順バイアスになって、書込抵抗Rwの抵抗が低い状態になる。これにより、Gtの電位である「H」(0V)がGl(Q)に現れることになる。ここでは、一例として、φW(P)を「Ls」(−2V)としている。
一方、Gtが「H」(0V)であって、φEが「Ls」(−2V)のとき、許可ダイオードDeが順バイアスになって、アノード端子Daが−1.5Vになる。しかし、φW(P)が「H」(0V)または「Ls」(−2V)のいずれであっても、書込ダイオードDwは順バイアスにならず、書込抵抗Rwの抵抗は高い状態になる。よって、Gtの電位である「H」(0V)はGl(Q)に現れない。
すなわち、本実施の形態では、ダイオードスイッチDsの書込ダイオードDwを順バイアスの状態または順バイアスでない状態のいずれかにすることにより、書込抵抗Rwの抵抗値を変化させている。そして、書込抵抗Rwの抵抗値により、発光サイリスタLのゲート端子Gl(Q)の電位を制御し、発光サイリスタLの点灯または非点灯を制御している。
Gtが「H」(0V)以外の「L」(−3.3V)、−1.5V、−3Vであるとき、φEが「H」(0V)であると、許可ダイオードDeは逆バイアスとなり、アノード端子DaにGtの電位である「L」(−3.3V)、−1.5V、−3Vが現れる。しかし、φW(P)が「H」(0V)であれば、書込ダイオードDwは逆バイアスで、書込抵抗Rwの抵抗は高い状態にある。よって、Gtの電位である「L」(−3.3V)、−1.5V、−3Vは、Gl(Q)に現れない。一方、φW(P)が「Ls」(−2V)となっても、書込ダイオードDwは順バイアスにならず、Gtの電位である「L」(−3.3V)、−1.5V、−3Vは、Gl(Q)に現れない。よって、Gl(Q)は、電源線抵抗Rgzを介して電源電位Vga(「L」(−3.3V))となる。
以上説明したように、ゲート端子Gtの電位(Gt)が「H」(0V)のとき、φEが「H」(0V)で、φW(P)が「Ls」(−2V)であるとき、書込ダイオードDwが順バイアスになって、ゲート端子Gl(Q)の電位を「H」(0V)にしうる。
以上説明したように、ゲート端子Gtの電位(Gt)が「H」(0V)のとき、φEが「H」(0V)で、φW(P)が「Ls」(−2V)であるとき、書込ダイオードDwが順バイアスになって、ゲート端子Gl(Q)の電位を「H」(0V)にしうる。
すなわち、ゲート端子Gtの電位(Gt)、φE端子の電位(φE)、φW端子の電位(φW)の組み合わせにより、発光サイリスタLを点灯または非点灯に制御することができる。以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。
ここでは、φE端子の電位(φE)およびφW端子の電位(φW(P))を「Ls」(−2V)としたが、上記条件を満たすように設定すればよく、他の値であってよい。また、φE端子の電位(φE)とφW端子の電位(φW(P))とが異なっていてもよい。
ここでは、φE端子の電位(φE)およびφW端子の電位(φW(P))を「Ls」(−2V)としたが、上記条件を満たすように設定すればよく、他の値であってよい。また、φE端子の電位(φE)とφW端子の電位(φW(P))とが異なっていてもよい。
<タイミングチャート>
図9は、発光装置65の動作を説明するためのタイミングチャートである。
図9では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)、発光チップ組#3(発光チップCa3およびCb3)の動作を説明するタイミングチャートを示している。そして、図9では、それぞれの発光チップCにおいて、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。
図9は、発光装置65の動作を説明するためのタイミングチャートである。
図9では、発光チップ組#1(発光チップCa1およびCb1)に加えて、発光チップ組#2(発光チップCa2およびCb2)、発光チップ組#3(発光チップCa3およびCb3)の動作を説明するタイミングチャートを示している。そして、図9では、それぞれの発光チップCにおいて、発光サイリスタL1〜L4の4個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。
そして、発光チップ組#1(発光チップCa1およびCb1)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとした。発光チップ組#2(発光チップCa2およびCb2)では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯とした。発光チップ組#3(発光チップCa3およびCb3)では、それぞれの発光サイリスタL1〜L4をすべて点灯させるとし、書込信号φW3の送信タイミングを、書込信号φW1の送信タイミングに対してずらしている。
以下では、上述したように、発光チップCa1およびCb1の動作を中心に説明する。
以下では、上述したように、発光チップCa1およびCb1の動作を中心に説明する。
図9において、時刻aから時刻yへとアルファベット順に時刻が経過するとする。発光チップ群#aの発光チップCa1の発光サイリスタL1は、時刻cから時刻pの期間Ta(1)において点灯制御される。発光チップ群#aの発光チップCa1の発光サイリスタL2は、時刻pから時刻uの期間Ta(2)において点灯制御される。発光チップ群#aの発光チップCa1の発光サイリスタL3は、時刻uから時刻wの期間Ta(3)において点灯制御される。発光チップ群#aの発光チップCa1の発光サイリスタL4は、時刻wから時刻yの期間Ta(4)において点灯制御される。以下、同様にして番号が5以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻iから時刻rの期間Tb(1)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1は、時刻iから時刻rの期間Tb(1)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL2は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL3は、時刻vから時刻xの期間Tb(3)において点灯制御される。以下、同様にして番号が4以上の発光サイリスタLが点灯制御される。
本実施の形態では、期間Ta(1)、Ta(2)、Ta(3)、…および期間Tb(1)、Tb(2)、Tb(3)、…は同じ長さの期間とし、それぞれを区別しないときは期間Tと呼ぶ。
そして、発光チップ群#aの発光チップCa1〜Ca20を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb20を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの1/2の期間(位相でいうと180°)ずれているとする。期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。すなわち、発光チップ群#aに送信される第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaに対して、発光チップ群#bに送信される第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、点灯信号φIbは、それぞれ第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaと同じ波形であって、期間Tの1/2の期間において時間軸上で遅れて送信される。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
そして、発光チップ群#aの発光チップCa1〜Ca20を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb20を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの1/2の期間(位相でいうと180°)ずれているとする。期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの1/2の期間が経過したときに開始する。すなわち、発光チップ群#aに送信される第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaに対して、発光チップ群#bに送信される第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、点灯信号φIbは、それぞれ第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaと同じ波形であって、期間Tの1/2の期間において時間軸上で遅れて送信される。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
期間Ta(1)、Ta(2)、Ta(3)、…における信号波形は、画像データによって変化する書込信号φW(φW1〜φW20)を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻cから時刻pまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
したがって、以下では、時刻cから時刻pまでの期間Ta(1)を説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1(C)が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
発光チップ群#aに送信される第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、点灯信号φIaの、期間Ta(1)における波形について説明する。
第1転送信号φ1aは、時刻cで「L」(−3.3V)であって、時刻nで「L」から「H」(0V)に移行し、時刻pで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻mで「H」から「L」に移行し、時刻pで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
第1転送信号φ1aは、時刻cで「L」(−3.3V)であって、時刻nで「L」から「H」(0V)に移行し、時刻pで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻mで「H」から「L」に移行し、時刻pで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図6に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である(点灯制御する)発光サイリスタLを指定する。
許可信号φEaは、時刻cで「Ls」(−2V)であって、時刻dで「Ls」から「H」に移行し、時刻hで「H」から「Ls」に移行する。そして、時刻pで「Ls」を維持している。
許可信号φEaは、後述するように、点灯または非点灯の制御対象として指定された(点灯制御する)発光サイリスタLを点灯可能な状態に設定する。
許可信号φEaは、後述するように、点灯または非点灯の制御対象として指定された(点灯制御する)発光サイリスタLを点灯可能な状態に設定する。
点灯信号φIaは、時刻cで、「H」から「L」に移行し、時刻oにおいて、「L」から「H」に移行する。そして、時刻pにおいて「H」から「L」に移行する。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流を供給する。
点灯信号φIaは、後述するように発光サイリスタLに点灯(発光)のための電流を供給する。
書込信号φW1は、時刻cで「H」であって、時刻eで「H」から「Ls」に移行し、時刻fで「Ls」から「H」に移行する。さらに、時刻kで「H」から「Ls」に移行し、時刻lで「Ls」から「H」に移行する。すなわち、書込信号φW1は、期間Ta(1)において、「Ls」になる期間が2つある。
そして、書込信号φW1と許可信号φEaとの関係を見ると、書込信号φW1は許可信号φEaが「H」である時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいて「Ls」になっている。
一方、書込信号φW1と、許可信号φEaに対して期間Tの1/2、時間軸上で遅れて送信される許可信号φEbとの関係を見ると、書込信号φW1は期間Tb(1)における許可信号φEbが「H」である時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいて「Ls」になっている。
すなわち、期間Ta(1)において、書込信号φW1が最初に「Ls」となる期間(時刻eから時刻f)は、発光チップCa1の発光サイリスタL1を点灯状態に移行させるための信号であって、書込信号φW1が後に「Ls」となる期間(時刻kから時刻l)は、発光チップCb1の発光サイリスタL1を点灯状態に移行させるための信号である。
このため、許可信号φEaが「Ls」である期間(時刻dから時刻h)は、書込信号φW1の発光チップCb1の発光サイリスタL1を点灯状態に移行させるために「Ls」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「Ls」である期間(時刻jから時刻o)は、書込信号φW1の発光チップCa1の発光サイリスタL1を点灯状態に移行させるために「Ls」となる期間(時刻eから時刻f)と重ならないように設定されている。
そして、書込信号φW1と許可信号φEaとの関係を見ると、書込信号φW1は許可信号φEaが「H」である時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいて「Ls」になっている。
一方、書込信号φW1と、許可信号φEaに対して期間Tの1/2、時間軸上で遅れて送信される許可信号φEbとの関係を見ると、書込信号φW1は期間Tb(1)における許可信号φEbが「H」である時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいて「Ls」になっている。
すなわち、期間Ta(1)において、書込信号φW1が最初に「Ls」となる期間(時刻eから時刻f)は、発光チップCa1の発光サイリスタL1を点灯状態に移行させるための信号であって、書込信号φW1が後に「Ls」となる期間(時刻kから時刻l)は、発光チップCb1の発光サイリスタL1を点灯状態に移行させるための信号である。
このため、許可信号φEaが「Ls」である期間(時刻dから時刻h)は、書込信号φW1の発光チップCb1の発光サイリスタL1を点灯状態に移行させるために「Ls」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「Ls」である期間(時刻jから時刻o)は、書込信号φW1の発光チップCa1の発光サイリスタL1を点灯状態に移行させるために「Ls」となる期間(時刻eから時刻f)と重ならないように設定されている。
発光サイリスタLは、表1の状態2に示したように、許可信号φE(φE端子の電位)が「H」(0V)で書込信号φW(φW端子の電位)が「Ls」(−2V)のとき、ターンオンしてオン状態になり、点灯(発光)する。よって、図9では許可信号φEが「Ls」から「H」に移行するタイミング(例えば図9の時刻d)が、書込信号φWが「H」から「Ls」に移行するタイミング(同じく時刻e)より先であるが、書込信号φWが「H」から「Ls」に移行するタイミングが、許可信号φEが「Ls」から「H」に移行するタイミングより先であってもよい。
では、図4、図6、図8を参照しつつ、図9に示したタイミングチャートにしたがって、発光装置65の動作を説明する。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図9に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図6参照)。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図9に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」に設定される(図6参照)。
そして、信号発生回路110の転送信号発生部120aは第1転送信号φ1a、第2転送信号φ2aをそれぞれ「H」に、転送信号発生部120bは第1転送信号φ1b、第2転送信号φ2bをそれぞれ「H」に設定する。すると、第1転送信号ライン201a、201bおよび第2転送信号ライン202a、202bが「H」になる(図4参照)。これにより、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)のそれぞれのφ1端子およびφ2端子が「H」になる。電流制限抵抗R1を介してφ1端子に接続されている第1転送信号線72の電位も「H」になり、電流制限抵抗R2を介してφ1端子に接続されている第2転送信号線73も「H」になる(図6参照)。
さらに、信号発生回路110の許可信号発生部130aは許可信号φEaを「Ls」(−2V)に、許可信号発生部130bは許可信号φEbを「Ls」に設定する。すると、許可信号ライン203a、203bが「Ls」になる(図4参照)。これにより、発光チップCのφE端子が「Ls」になる(図6参照)。φE端子に接続されている許可信号線76が「Ls」になる(図6参照)。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「H」に、点灯信号発生部140bは点灯信号φIbを「H」に設定する。すると、点灯信号ライン204a、204bが「H」になる(図4参照)。これにより、発光チップCのφI端子が「H」になる。φI端子に接続されている点灯信号線75も「H」になる(図6参照)。
さらにまた、信号発生回路110の点灯信号発生部140aは点灯信号φIaを「H」に、点灯信号発生部140bは点灯信号φIbを「H」に設定する。すると、点灯信号ライン204a、204bが「H」になる(図4参照)。これにより、発光チップCのφI端子が「H」になる。φI端子に接続されている点灯信号線75も「H」になる(図6参照)。
信号発生回路110の書込信号発生部150は書込信号φW1〜φW20を「H」に設定する。すると、書込信号ライン205〜224が「H」になる(図4参照)。これにより、発光チップCのφW端子が「H」になる。φW端子に接続されている書込信号線74も「H」になる(図6参照)。
次に、図6、図8を参照しつつ、図9に示したタイミングチャートにしたがって、発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)の動作を、発光チップ組#1に属する発光チップCa1とCb1とを中心に説明する。
なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
なお、図9および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
<発光チップCa1>
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
一方、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
転送サイリスタT、発光サイリスタLのアノード端子はVsub端子に接続されているので、「H」に設定される。
一方、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
同様に、発光サイリスタLのカソード端子は、点灯信号線75に接続され、「H」に設定されている。よって、発光サイリスタLのアノード端子およびカソード端子はともに「H」となり、発光サイリスタLはオフ状態にある。
転送サイリスタTのゲート端子Gtは、電源線抵抗Rgxを介して電源線71に接続されている。電源線71は「L」(−3.3V)の電源電位Vgaに設定されている。よって、後述するゲート端子Gt1およびGt2を除いて、ゲート端子Gtの電位は「L」になっている。
そして、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2を除いて、転送サイリスタTおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Glの電位(−3.3V)から順方向電位Vd(1.5V)を引いた値(−4.8V)となっている。
そして、発光サイリスタLのゲート端子Glは、電源線抵抗Rgzを介して電源線71に接続されている。よって、ゲート端子Glの電位は「L」になっている。
以上のことから、後述する転送サイリスタT1、T2を除いて、転送サイリスタTおよび発光サイリスタLのしきい電圧はそれぞれのゲート端子Gt、Glの電位(−3.3V)から順方向電位Vd(1.5V)を引いた値(−4.8V)となっている。
図6中の転送サイリスタ列の一端のゲート端子Gt1は、前述したように、スタートダイオードDx0のカソード端子に接続されている。そして、スタートダイオードDx0のアノード端子は、第2転送信号線73に接続されている。第2転送信号線73は「H」に設定されている。すると、スタートダイオードDx0は、そのカソード端子が「L」でそのアノード端子が「H」となって、順バイアスになる。これにより、スタートダイオードDx0のカソード端子(ゲート端子Gt1)は、スタートダイオードDx0のアノード端子の「H」(0V)からスタートダイオードDx0の順方向電位Vd(1.5V)を引いた値(−1.5V)になる。よって、転送サイリスタT1のしきい電圧は、ゲート端子Gt1の電位(−1.5V)から順方向電位Vd(1.5V)を引いた−3Vとなる。
そして、転送サイリスタT1に隣接する転送サイリスタT2のゲート端子Gt2は、ゲート端子Gt1に結合ダイオードDx1を介して接続されている。転送サイリスタT2のゲート端子Gt2の電位は、ゲート端子Gt1の電位(−1.5V)から結合ダイオードDx1の順方向電位Vd(1.5V)を引いた−3Vになる。よって、転送サイリスタT2のしきい電圧は−4.5Vになる。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
なお、番号が3以上の転送サイリスタTのしきい電圧は、前述したように−4.8Vである。
許可ダイオードDeのカソード端子が接続された許可信号線76は、許可信号φE(表1のφE)により「Ls」(−2V)に設定されている。一方、書込ダイオードDwのカソード端子が接続された書込信号線74は書込信号φW(表1のφW(P))により「H」(0V)に設定されている。
ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の状態11に該当する。よって、発光サイリスタL1のしきい電圧は−4.8Vである。
一方、ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の状態15に該当する。よって、発光サイリスタL2のしきい電圧は−4.8Vである。
そして、番号が3以上のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の状態7に該当する。よって、番号が3以上の発光サイリスタLのしきい電圧も−4.8Vである。
そして、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の状態11に該当する。よって、発光サイリスタL1のしきい電圧は−4.8Vである。
一方、ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の状態15に該当する。よって、発光サイリスタL2のしきい電圧は−4.8Vである。
そして、番号が3以上のゲート端子Gtの電位(表1のGt)は「L」(−3.3V)であるので、表1の状態7に該当する。よって、番号が3以上の発光サイリスタLのしきい電圧も−4.8Vである。
そして、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
<発光チップCb1>
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
(2)時刻b
図9に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
図9に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、オン状態に移行できない。一方、しきい電圧が−4.5Vである転送サイリスタT2は、第2転送信号φ2aが「H」(0V)であるので、ターンオンできない。
転送サイリスタT1がターンオンすると、ゲート端子Gt1の電位は、転送サイリスタT1のアノード端子の「H」(0V)になる。すると、順バイアスの結合ダイオードDx1によって、ゲート端子Gt2の電位は、そのゲート端子Gt1の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。これにより、転送サイリスタT2のしきい電圧は−3Vになる。同様に、転送サイリスタT2のゲート端子Gt2に順バイアスの結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−4.5Vになる。番号が4以上の転送サイリスタTのゲート端子Gtの電位が「L」の電源電位Vgaに維持されるので、番号が4以上の転送サイリスタTのしきい電圧は−4.8Vである。
転送サイリスタT1のカソード端子(図6の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)から順方向電位Vd(1.5V)を引いた−1.5Vになる。
転送サイリスタT1のカソード端子(図6の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)から順方向電位Vd(1.5V)を引いた−1.5Vになる。
許可信号φEa(表1のφE)は「L」(−2V)、書込信号φW1(表1のφW(P))は「H」(0V)が維持されている。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態3に、−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態11に、−3Vであるゲート端子Gt3の電位(表1のGt)は状態15に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態7に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。
そして、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態3に、−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態11に、−3Vであるゲート端子Gt3の電位(表1のGt)は状態15に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態7に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。
そして、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
すなわち、時刻bにおいて、転送サイリスタT1がターンオンする。そして、時刻bの直後(ここでは、時刻bにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。)において、転送サイリスタT1がオン状態にある。他の転送サイリスタTおよび発光サイリスタLはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)の説明を省略する。
なお、以下では、オン状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)を説明し、オフ状態にあるサイリスタ(転送サイリスタT、発光サイリスタL)の説明を省略する。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
以上説明したように、転送サイリスタTのゲート端子Gtは結合ダイオードDxによって相互に接続されている。よって、ゲート端子Gtの電位が変化すると、電位が変化したゲート端子Gtに、順バイアスの結合ダイオードDxを介して接続されたゲート端子Gtの電位が変化する。そして、変化したゲート端子を有する転送サイリスタTのしきい電圧が変化する。そして、しきい電圧が「L」(−3.3V)より高く(絶対値が小さい負の値)なると、転送サイリスタTがターンオンする。
さらに具体的に説明する。電位が「H」(0V)になったゲート端子Gtと、順バイアスの1個の結合ダイオードDxで接続されたゲート端子Gtの電位は−1.5Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−3Vになる。このしきい電圧は「L」(−3.3V)より高いので、転送サイリスタTがターンオンする。
一方、電位が「H」(0V)になったゲート端子Gtと、直列に接続された順バイアスの2個の結合ダイオードDxで接続されたゲート端子Gtの電位は−3Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−4.5Vになる。このしきい電圧である−4.5Vは「L」(−3.3V)より低い(絶対値が大きい負の値)ため、転送サイリスタTはターンオンできず、オフ状態を維持する。
一方、電位が「H」(0V)になったゲート端子Gtと、直列に接続された順バイアスの2個の結合ダイオードDxで接続されたゲート端子Gtの電位は−3Vになり、そのゲート端子Gtを有する転送サイリスタTのしきい電圧は−4.5Vになる。このしきい電圧である−4.5Vは「L」(−3.3V)より低い(絶対値が大きい負の値)ため、転送サイリスタTはターンオンできず、オフ状態を維持する。
(3)時刻c
時刻cにおいて、発光チップ群#aに送信される点灯信号φIaが「H」(0V)から「L」に移行する。
<発光チップCa1>
点灯信号線75が「L」になるが、発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
時刻cにおいて、発光チップ群#aに送信される点灯信号φIaが「H」(0V)から「L」に移行する。
<発光チップCa1>
点灯信号線75が「L」になるが、発光サイリスタLのしきい電圧は−4.8Vであるので、いずれの発光サイリスタLもターンオンしない。
よって、時刻cの直後においては、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
(4)時刻d
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
許可信号φEa(表1のφE)が「H」(0V)になる。書込信号φW1(表1のφW(P))は「H」(0V)が維持されている。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態1に、−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態9に、−3Vであるゲート端子Gt3の電位(表1のGt)は状態13に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態5に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。
点灯信号線75の電位は「L」であるので、いずれの発光サイリスタLもターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
許可信号φEa(表1のφE)が「H」(0V)になる。書込信号φW1(表1のφW(P))は「H」(0V)が維持されている。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態1に、−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態9に、−3Vであるゲート端子Gt3の電位(表1のGt)は状態13に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態5に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。
点灯信号線75の電位は「L」であるので、いずれの発光サイリスタLもターンオンできない。
よって、時刻dの直後において、転送サイリスタT1がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
(5)時刻e
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
許可信号φEa(表1のφE)は「H」(0V)が維持されている。書込信号φW1(表1のφW(P))が「Ls」(−2V)になる。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態2に該当し、発光サイリスタL1のしきい電圧が−1.5Vになる。
点灯信号線75は、時刻cにおいて「L」(−3.3V)に移行している。よって、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミングにおいて、発光サイリスタL1がターンオンして、点灯(発光)する。そして、点灯信号線75の電位が、「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態10に該当する。発光サイリスタL2のしきい電圧は−4.8Vである。点灯信号線75は、「L」(−3.3V)であるので、発光サイリスタL2はターンオンできない。
−3Vであるゲート端子Gt3の電位(表1のGt)は状態14に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態6に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。点灯信号線75の電位は−1.5Vであるので、番号が3以上の発光サイリスタLはターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
許可信号φEa(表1のφE)は「H」(0V)が維持されている。書込信号φW1(表1のφW(P))が「Ls」(−2V)になる。
「H」(0V)であるゲート端子Gt1の電位(表1のGt)は表1の状態2に該当し、発光サイリスタL1のしきい電圧が−1.5Vになる。
点灯信号線75は、時刻cにおいて「L」(−3.3V)に移行している。よって、書込信号φW1の「H」(0V)から「L」(−3.3V)への移行するタイミングにおいて、発光サイリスタL1がターンオンして、点灯(発光)する。そして、点灯信号線75の電位が、「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
−1.5Vであるゲート端子Gt2の電位(表1のGt)は状態10に該当する。発光サイリスタL2のしきい電圧は−4.8Vである。点灯信号線75は、「L」(−3.3V)であるので、発光サイリスタL2はターンオンできない。
−3Vであるゲート端子Gt3の電位(表1のGt)は状態14に該当する。そして、−3.3Vである番号が4以上のゲート端子Gtの電位(表1のGt)は状態6に該当する。いずれにおいても、発光サイリスタLはしきい電圧が−4.8Vである。点灯信号線75の電位は−1.5Vであるので、番号が3以上の発光サイリスタLはターンオンできない。
よって、時刻eの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1(表1のφW(P))が「Ls」(−2V)になる。許可信号φEb(表1中のφE)は「Ls」が維持されている。
時刻bにおける発光チップCa1で説明したように、ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の状態12に該当する。よって、発光サイリスタL1のしきい電圧は−4.8Vである。
一方、ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の状態16に、番号が3以上のゲート端子Gtの電位は「L」(−3.3V)であるので、表1の状態8に該当する。よって、番号が3以上の発光サイリスタLのしきい電圧は−4.8Vである。
しかし、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
書込信号φW1(表1のφW(P))が「Ls」(−2V)になる。許可信号φEb(表1中のφE)は「Ls」が維持されている。
時刻bにおける発光チップCa1で説明したように、ゲート端子Gt1の電位(表1のGt)は−1.5Vであるので、表1の状態12に該当する。よって、発光サイリスタL1のしきい電圧は−4.8Vである。
一方、ゲート端子Gt2の電位(表1のGt)は−3Vであるので、表1の状態16に、番号が3以上のゲート端子Gtの電位は「L」(−3.3V)であるので、表1の状態8に該当する。よって、番号が3以上の発光サイリスタLのしきい電圧は−4.8Vである。
しかし、点灯信号線75の電位は「H」(0V)であるので、いずれの発光サイリスタLもターンオンできない。
(6)時刻f
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
書込信号φW1(表1のφW(P))が「H」になる。許可信号φEaは「Ls」(−2V)であるので、許可信号φEa(表1中のφE)は「Ls」(−2V)が維持されている。
よって、発光サイリスタLのしきい電圧は、時刻dの直後の状態に戻る。
しかし、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻fの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
書込信号φW1(表1のφW(P))が「H」になる。許可信号φEaは「Ls」(−2V)であるので、許可信号φEa(表1中のφE)は「Ls」(−2V)が維持されている。
よって、発光サイリスタLのしきい電圧は、時刻dの直後の状態に戻る。
しかし、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻fの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1(表1中のφW)が「Ls」(−2V)から「H」(0V)に戻る。すると、時刻aにおいて発光チップCa1で説明したと同様の状態(初期状態)に戻る。
書込信号φW1(表1中のφW)が「Ls」(−2V)から「H」(0V)に戻る。すると、時刻aにおいて発光チップCa1で説明したと同様の状態(初期状態)に戻る。
(7)時刻g
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。
つまり、発光チップCb1は、発光チップCa1の動作における時刻bを時刻gにシフトしたタイミングで動作することになる。
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。
つまり、発光チップCb1は、発光チップCa1の動作における時刻bを時刻gにシフトしたタイミングで動作することになる。
(8)時刻h
時刻hにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
許可信号φEa(表1中のφE)が「Ls」(−2V)となる。書込信号φW1(表1中のφW)は「H」(0V)である。
よって、発光サイリスタLのしきい電圧は、時刻bの直後と同じになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻gの直後の状態が維持される。
時刻hにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
許可信号φEa(表1中のφE)が「Ls」(−2V)となる。書込信号φW1(表1中のφW)は「H」(0V)である。
よって、発光サイリスタLのしきい電圧は、時刻bの直後と同じになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻gの直後の状態が維持される。
(9)時刻i
時刻iにおいて、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
時刻iにおいて、発光チップ群#bに送信される点灯信号φIbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻cにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻iの直後においては、転送サイリスタT1がオン状態にある。
(10)時刻j
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
(11)時刻k
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
書込信号φW1(表1中のφW)が「H」(0V)から「Ls」(−2V)に移行する。許可信号φEa(表1中のφE)は「Ls」(−2V)が維持されている。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
書込信号φW1(表1中のφW)が「H」(0V)から「Ls」(−2V)に移行する。許可信号φEa(表1中のφE)は「Ls」(−2V)が維持されている。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
時刻bで説明したように、転送サイリスタT1がオン状態にあって、「H」(0V)であるゲート端子Gt1の電位(表1のGt)は、表1の状態4に、−1.5Vであるゲート端子Gt2の電位(表1のGt)は、表1の状態12に該当する。一方、−3Vであるゲート端子Gt3の電位(表1のGt)は、表1の状態16に、「L」(−3.3V)である番号が4以上のゲート端子Gtの電位(表1のGt)は、表1の状態8に該当する。よって、すべての発光サイリスタLのしきい電圧は−4.8Vである。
しかし、点灯信号線75の電位は−1.5Vであるので、オン状態にある発光サイリスタL1以外の発光サイリスタLはターンオンできない。
時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
しかし、点灯信号線75の電位は−1.5Vであるので、オン状態にある発光サイリスタL1以外の発光サイリスタLはターンオンできない。
時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1(表1中のφW)が「H」(0V)から「Ls」(−2V)になる。許可信号φEb(表1中のφE)は「H」(0V)である。すると、表1の状態2に該当し、時刻eにおける発光チップCa1の動作と同様に、発光サイリスタL1がターンオンして、点灯(発光)する。
よって、時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、時刻kの直後においては、発光チップCa1およびCb1のそれぞれの発光サイリスタL1が並行して点灯している。
書込信号φW1(表1中のφW)が「H」(0V)から「Ls」(−2V)になる。許可信号φEb(表1中のφE)は「H」(0V)である。すると、表1の状態2に該当し、時刻eにおける発光チップCa1の動作と同様に、発光サイリスタL1がターンオンして、点灯(発光)する。
よって、時刻kの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、時刻kの直後においては、発光チップCa1およびCb1のそれぞれの発光サイリスタL1が並行して点灯している。
(12)時刻l
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
時刻hの直後の状態に戻る。
時刻lの直後においては、転送サイリスタT1がオン状態になっていて、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1(表1中のφW)が「Ls」(−2V)から「H」(0V)になる。許可信号φEb(表1のφE)は「Ls」を維持している。よって、発光サイリスタLのしきい電圧は時刻jの直後の状態に戻る。
なお、点灯信号φIbは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが構成する発光チップ組#1に送信される書込信号φW1が、「Ls」(−2V)から「H」(0V)に移行する。
<発光チップCa1>
時刻hの直後の状態に戻る。
時刻lの直後においては、転送サイリスタT1がオン状態になっていて、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
書込信号φW1(表1中のφW)が「Ls」(−2V)から「H」(0V)になる。許可信号φEb(表1のφE)は「Ls」を維持している。よって、発光サイリスタLのしきい電圧は時刻jの直後の状態に戻る。
なお、点灯信号φIbは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
よって、時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
(13)時刻m
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、転送サイリスタT4以降の番号の大きい偶数番号の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
転送サイリスタT2がターンオンすると、ゲート端子Gt2は「H」(0V)になる。すると、ゲート端子Gt2に結合ダイオードDx2を介して接続されたゲート端子Gt3の電位は−1.5Vに、ゲート端子Gt3に結合ダイオードDx3を介して接続されたゲート端子Gt4の電位は−3Vになる。これにより、転送サイリスタT3のしきい電圧は−3Vになる。
そして、第2転送信号線73は、アノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
そして、第2転送信号線73は、アノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
許可信号φEa(表1中のφE)は「Ls」(−2V)、書込信号φW1(表1中のφW)は「H」(0V)である。
電位が「H」(0V)であるゲート端子Gt1およびGt2(表1のGt)は、表1の状態3に、電位が−1.5Vであるゲート端子Gt2(表1のGt)は状態11に、電位が−3Vであるゲート端子Gt3(表1のGt)は状態15に、番号が4以上の電位が「L」(−3.3V)であるゲート端子Gt(表1のGt)は、状態7に該当する。すなわち、すべての発光サイリスタLのしきい電圧は−4.8Vである。なお、点灯信号線75の電位は−1.5であるので、オン状態の発光サイリスタL1を除く発光サイリスタLはターンオンしない。
電位が「H」(0V)であるゲート端子Gt1およびGt2(表1のGt)は、表1の状態3に、電位が−1.5Vであるゲート端子Gt2(表1のGt)は状態11に、電位が−3Vであるゲート端子Gt3(表1のGt)は状態15に、番号が4以上の電位が「L」(−3.3V)であるゲート端子Gt(表1のGt)は、状態7に該当する。すなわち、すべての発光サイリスタLのしきい電圧は−4.8Vである。なお、点灯信号線75の電位は−1.5であるので、オン状態の発光サイリスタL1を除く発光サイリスタLはターンオンしない。
そして、時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの直後の状態が維持される。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの直後の状態が維持される。
(14)時刻n
時刻nにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」となって、カソード端子(ゲート端子Gt2)が「H」であるので、逆バイアスになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
時刻nにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。これにより、ゲート端子Gt1が「H」から「L」(−3.3V)に移行し、転送サイリスタT1のしきい電圧が−4.8Vになる。また、結合ダイオードDx1は、アノード端子(ゲート端子Gt1)が「L」となって、カソード端子(ゲート端子Gt2)が「H」であるので、逆バイアスになる。
なお、点灯信号φIaは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。よって、点灯信号線75の電位は−1.5Vになっている。
許可信号φEa(表1中のφE)は「L」(−3.3V)、書込信号φW1(表1中のφW)は「H」(0V)である。よって、時刻mと同様に、すべての発光サイリスタLのしきい電圧は−4.8Vである。
時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子Gtに逆バイアスの結合ダイオードDxで接続されたゲート端子Gtには、「H」(0V)になった影響が及ばず、転送サイリスタTのしきい電圧は−4.8Vとなる。
時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、「H」(0V)になったゲート端子Gtに逆バイアスの結合ダイオードDxで接続されたゲート端子Gtには、「H」(0V)になった影響が及ばず、転送サイリスタTのしきい電圧は−4.8Vとなる。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの状態が維持される。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの状態が維持される。
(15)時刻o
時刻oにおいて、発光チップ群#aに送信される点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となるため、ターンオフし、消灯する(非点灯になる)。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「Ls」(−2V)に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの点灯信号φIaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻oの直後においては、転送サイリスタT2がオン状態になっている。
時刻oにおいて、発光チップ群#aに送信される点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「Ls」(−2V)に移行する。
<発光チップCa1>
点灯信号φIaが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となるため、ターンオフし、消灯する(非点灯になる)。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの書込信号φW1が「H」から「Ls」(−2V)に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの点灯信号φIaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻oの直後においては、転送サイリスタT2がオン状態になっている。
<発光チップCb1>
発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「Ls」(−2V)に移行すると、時刻iの直後の状態に戻る。
なお、点灯信号φIbは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、本実施の形態では、時刻oにおいて、発光チップ群#aに送信される点灯信号φIaを「L」から「H」に移行し、発光チップ群#bに送信される許可信号φEbを「H」から「Ls」に移行したが、これらの移行を同時に行う必要はなく、いずれが先でもかまわない。
発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「Ls」(−2V)に移行すると、時刻iの直後の状態に戻る。
なお、点灯信号φIbは「L」(−3.3V)であるので、発光サイリスタL1はオン状態を維持し、点灯(発光)し続ける。
時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1がオン状態で点灯(発光)している。
なお、本実施の形態では、時刻oにおいて、発光チップ群#aに送信される点灯信号φIaを「L」から「H」に移行し、発光チップ群#bに送信される許可信号φEbを「H」から「Ls」に移行したが、これらの移行を同時に行う必要はなく、いずれが先でもかまわない。
(16)時刻p
時刻pにおいて、発光チップ群#aに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
時刻pからは、発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)およびTa(2)加えた期間を周期として変化するため、これらの信号の波形は異なる。しかし、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta(1)と同様である。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻pにおいては、転送サイリスタT2がオン状態になっている。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻oの直後の状態が維持される。
時刻pにおいて、発光チップ群#aに送信される点灯信号φIaが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
時刻pからは、発光サイリスタL2の点灯制御の期間Ta(2)に入る。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)およびTa(2)加えた期間を周期として変化するため、これらの信号の波形は異なる。しかし、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta(1)と同様である。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻pにおいては、転送サイリスタT2がオン状態になっている。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻oの直後の状態が維持される。
(17)時刻q
時刻qにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「Ls」(−2V)に移行する。また、発光チップ群#bに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻hと同様であるので説明を省略する。
時刻qの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻oにおける発光チップCa1の動作と同様に、点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってオフ状態に移行し、消灯する。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの書込信号φW1が「H」から「Ls」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態になっている。
時刻qにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「Ls」(−2V)に移行する。また、発光チップ群#bに送信される点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
時刻hと同様であるので説明を省略する。
時刻qの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻oにおける発光チップCa1の動作と同様に、点灯信号φIbが、「L」(−3.3V)から「H」(0V)に移行すると、オン状態にあった発光サイリスタL1は、カソード端子およびアノード端子がともに「H」となってオフ状態に移行し、消灯する。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの書込信号φW1が「H」から「Ls」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの点灯信号φIbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2がオン状態になっている。
(18)時刻r
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
(19)時刻s
時刻sにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vに、ゲート端子Gt5の電位は−3Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2がオン状態、発光サイリスタL2がオン状態で点灯(発光)している。
時刻sにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vに、ゲート端子Gt5の電位は−3Vになる。これにより、転送サイリスタT4のしきい電圧は−3Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2がオン状態、発光サイリスタL2がオン状態で点灯(発光)している。
(20)時刻t
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。
時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。すると、転送サイリスタT2のゲート端子Gt2が「L」に移行する。
時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL2がオン状態で点灯(発光)している。
(21)その他
時刻uにおいて、発光チップ群#aの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。
時刻uにおいて、発光チップ群#aの発光サイリスタL2を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップ群#bの発光サイリスタL2を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップ群#aの発光サイリスタL3を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップ群#bの発光サイリスタL3を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップ群#aの発光サイリスタL4を制御する期間Ta(4)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。
以上説明した発光チップCの動作をまとめて説明する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、転送サイリスタTは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)によりオン状態が伝播するように駆動されている。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図9における時刻mから時刻nまでの期間)ようにして送信することにより、転送サイリスタTを順次オン状態に設定する。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、転送サイリスタTは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)によりオン状態が伝播するように駆動されている。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された転送サイリスタTがオン状態になり、そのゲート端子Gtが「H」(0V)になる。「H」(0V)になったゲート端子Gtと順バイアスの結合ダイオードDxで接続された隣接する転送サイリスタTのゲート端子Gtの電位が−1.5Vになる。これにより、隣接する転送サイリスタTは、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図9における時刻mから時刻nまでの期間)ようにして送信することにより、転送サイリスタTを順次オン状態に設定する。
そして、表1に示したように、転送サイリスタTがオン状態になって、ゲート端子Gt(表1のGt)が「H」(0V)になるとともに、許可信号φE(表1のφE)が「H」(0V)で、書込信号φW(表1中のφW(P))が「Ls」であると、発光サイリスタLがターンオンして、点灯(発光)する。
すなわち、転送サイリスタTは、オン状態になることにより、オン状態の転送サイリスタTと同じ番号の発光サイリスタLを、点灯制御の対象として指定する。許可信号φEは、「H」(0V)になることにより、点灯制御の対象である発光チップC(発光サイリスタL)の点灯を許可または阻止のいずれか一方に設定する。そして、書込信号φWが「L」になることにより、点灯が許可された状態に設定された発光チップCにおいて、オン状態の転送サイリスタTにより指定された発光サイリスタLがターンオンして、点灯(発光)する。
なお、発光サイリスタLが点灯(発光)している点灯期間は、許可信号φEが「H」で書込信号φWが「H」から「Ls」になるタイミング(時刻)から、点灯信号φIが「L」から「H」になるタイミング(時刻)(図9における時刻eから時刻o)までとなる。
一方、許可信号φEが「Ls」で、書込信号φWが「Ls」である状態はいわゆる半選択であって、発光サイリスタLはターンオンしない。逆に、許可信号φEが「H」であって、書込信号φWが「H」である状態も半選択であって、発光サイリスタLはターンオンしない。
一方、許可信号φEが「Ls」で、書込信号φWが「Ls」である状態はいわゆる半選択であって、発光サイリスタLはターンオンしない。逆に、許可信号φEが「H」であって、書込信号φWが「H」である状態も半選択であって、発光サイリスタLはターンオンしない。
すなわち、許可信号φEが「H」である発光チップCでは、書込信号φWの「H」から「Ls」へ移行により、発光サイリスタLがターンオンして点灯(発光)する。
一方、許可信号φEが「Ls」であると、書込信号φWが「H」から「Ls」へ移行しても、発光サイリスタLのターンオンできず、点灯(発光)が阻止される。
一方、許可信号φEが「Ls」であると、書込信号φWが「H」から「Ls」へ移行しても、発光サイリスタLのターンオンできず、点灯(発光)が阻止される。
本実施の形態では、発光チップ群#aと発光チップ群#bとに属する発光チップCで構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯(発光)するときは、共通に送信する書込信号φW(φW1〜φW20)に「Ls」の期間を2つ設けた(図9の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間)。すなわち、前の「Ls」の期間は発光チップ群#aの発光チップCに対して、後の「Ls」の期間は発光チップ群#bの発光チップCに対して、点灯の開始を設定する。
そして、本実施の形態では、発光チップ群#aと発光チップ群#bとで、それぞれに送信する転送信号(第1転送信号φ1a、φ1bおよび第2転送信号φ2a、φ2b)、許可信号φE(φEaおよびφEb)および点灯信号φI(φIaおよびφIb)の位相を期間Tの1/2の期間(位相でいうと180°)を時間軸上でずらしている。これにより、書込信号φWに設けた2つの「Ls」の期間を設定するための期間の幅(マージン)を最大にしている。
なお、許可信号φE(φEaおよびφEb)が「H」に、書込信号φW(φW1〜φW20)が「Ls」になることにより、発光サイリスタLを点灯しているので、発光チップ群#aの発光チップCに送信する許可信号φEaの「H」の期間と、その発光チップCに送信する書込信号φW(φW1〜φW20)の「Ls」の期間が重なるようにすればよい。許可信号φEbについても同様である。
一方、同じ発光チップ組に属する発光チップ群#aの発光チップCに送信する許可信号φEaの「H」の期間と、同じ発光チップ組に属する発光チップ群#bの発光チップCに送信する書込信号φW(φW1〜φW20)の「Ls」とが重ならないようすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタLが点灯してしまうことを抑制するためである。
一方、同じ発光チップ組に属する発光チップ群#aの発光チップCに送信する許可信号φEaの「H」の期間と、同じ発光チップ組に属する発光チップ群#bの発光チップCに送信する書込信号φW(φW1〜φW20)の「Ls」とが重ならないようすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタLが点灯してしまうことを抑制するためである。
次に、発光チップ組#2に属する発光チップCa2およびCb2の動作および発光チップ組#3に属する発光チップCa3およびCb3の動作について説明する。前述したように、発光チップCa2、Ca3は、発光チップCa1と並行に動作し、発光チップCa1と同様に動作する。発光チップCb2、Cb3は、発光チップCb1と並行して動作し、発光チップCb1と同様に動作する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。また、発光チップ組#3に属する発光チップCa3およびCb3については、発光サイリスタLの光量補正のために、書込信号φW3の「L」の時刻を変更する方法について説明する。
そこで、発光チップ組#2に属する発光チップCa2およびCb2においては、発光サイリスタLのいくつかを点灯させない場合について説明する。また、発光チップ組#3に属する発光チップCa3およびCb3については、発光サイリスタLの光量補正のために、書込信号φW3の「L」の時刻を変更する方法について説明する。
前述したように、発光チップ組#2では、発光チップCa2の発光サイリスタL2、L3、L4を点灯させるとし、発光チップCb2の発光サイリスタL1、L3、L4を点灯させるとした。発光チップCa2の発光サイリスタL1および発光チップCb2の発光サイリスタL2は非点灯のままとした。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップ組#1の発光サイリスタL1を点灯させるために書込信号φW1(表1中のφW(P))を「L」にする時刻eから時刻fまでの期間において、書込信号φW2(表1中のφW(P))を「H」のままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の発光サイリスタL1のしきい電圧が−4.8V(表1において、状態2にならず状態1)に維持されるので、ターンオンできず、点灯(発光)しない。
発光チップCb2の発光サイリスタL2においても同様である。
発光チップCa2の発光サイリスタL1を非点灯のままとする(点灯させない)ときは、発光チップ組#1の発光サイリスタL1を点灯させるために書込信号φW1(表1中のφW(P))を「L」にする時刻eから時刻fまでの期間において、書込信号φW2(表1中のφW(P))を「H」のままに維持すればよい。これにより、時刻eにおいて、発光チップCa2の発光サイリスタL1のしきい電圧が−4.8V(表1において、状態2にならず状態1)に維持されるので、ターンオンできず、点灯(発光)しない。
発光チップCb2の発光サイリスタL2においても同様である。
一方、発光サイリスタLの光量は、製造条件のばらつきなどにより、発光チップC間、発光サイリスタL間で異なることがある。このため、発光サイリスタLの光量が補正(光量補正)される。光量補正の方法には、発光サイリスタLに流す電流を調整して行う方法と、発光サイリスタLの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタLの点灯期間は、書込信号φWが「Ls」に移行して発光サイリスタLをターンオンする時刻から、点灯信号φIが「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
前述したように、発光サイリスタLの点灯期間は、書込信号φWが「Ls」に移行して発光サイリスタLをターンオンする時刻から、点灯信号φIが「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
図9に示すように、発光チップCa1の発光サイリスタL1は、時刻eにおいて、書込信号φW1を「Ls」にすることにより、ターンオンし、点灯(発光)する。これに対し、発光チップCa3の発光サイリスタL1は、時刻eとfとの間において、書込信号φW3を「Ls」にすることにより、ターンオンし、点灯(発光)している。
すなわち、発光チップCa3の発光サイリスタL1の点灯期間は、発光チップCa1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「H」から「Ls」に移行する時刻を調整することで、点灯期間を長くしたり、短くしたりすることができる。
すなわち、発光チップCa3の発光サイリスタL1の点灯期間は、発光チップCa1の発光サイリスタL1の点灯期間より短くなっている。
このように、書込信号φWを「H」から「Ls」に移行する時刻を調整することで、点灯期間を長くしたり、短くしたりすることができる。
なお、第1の実施の形態では、許可信号φEおよび書込信号φWを「H」(0V)と「Ls」(−2V)との2値の信号として説明した。この場合、許可信号φEおよび書込信号φWを、第1転送信号φ1、第2転送信号φ2、点灯信号φIに比べ、低い電位とすることで、駆動のための消費電力を抑制できる。
一方、許可信号φEおよび書込信号φWを「H」(0V)と「L」(−3.3V)との2値の信号としてもよい。許可信号φEおよび書込信号φWを「H」(0V)と「L」(−3.3V)との2値の信号とすれば、すべての信号を生成するための電源の電位を、「H」(0V)と「L」(−3.3V)との2値にできる。
一方、許可信号φEおよび書込信号φWを「H」(0V)と「L」(−3.3V)との2値の信号としてもよい。許可信号φEおよび書込信号φWを「H」(0V)と「L」(−3.3V)との2値の信号とすれば、すべての信号を生成するための電源の電位を、「H」(0V)と「L」(−3.3V)との2値にできる。
[第2の実施の形態]
第2の実施の形態における発光チップCでは、ダイオードスイッチDsの構成が、第1の実施の形態における発光チップCと異なっている。
図10は、第2の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第2の実施の形態における発光チップC(図10中でのCa1(C))では、図6に示した第1の実施の形態における発光チップCa1(C)のダイオードスイッチDsにおいて、書込抵抗Rwと端子Qとの間に接続ダイオードSDを設けている。なお、接続ダイオードSD1、SD2、SD3、…をそれぞれ区別しないときは、接続ダイオードSDと表記している。接続ダイオードSDはショットキーダイオードである。
発光チップCa1(C)の他の構成は、第1の実施の形態が適用される発光チップCa1(C)と同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第2の実施の形態における発光チップCでは、ダイオードスイッチDsの構成が、第1の実施の形態における発光チップCと異なっている。
図10は、第2の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第2の実施の形態における発光チップC(図10中でのCa1(C))では、図6に示した第1の実施の形態における発光チップCa1(C)のダイオードスイッチDsにおいて、書込抵抗Rwと端子Qとの間に接続ダイオードSDを設けている。なお、接続ダイオードSD1、SD2、SD3、…をそれぞれ区別しないときは、接続ダイオードSDと表記している。接続ダイオードSDはショットキーダイオードである。
発光チップCa1(C)の他の構成は、第1の実施の形態が適用される発光チップCa1(C)と同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図11は、第2の実施の形態における発光チップCの平面レイアウト図および断面図である。図11(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分を示している。図11(b)は、図11(a)に示したXIB−XIB線での断面図である。
第2の実施の形態における発光チップCでは、図7に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図におけるp型オーミック電極132が、ショットキー電極152になっている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第2の実施の形態における発光チップCでは、図7に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図におけるp型オーミック電極132が、ショットキー電極152になっている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図12は、第2の実施の形態における発光チップCのダイオードスイッチDsの構成および特性を示す図である。図12(a)は図11(a)に示した発光チップCから取り出したダイオードスイッチDsの平面図、図12(b)は図11(b)に示した発光チップCから取り出したダイオードスイッチDsの断面図、図12(c)はダイオードスイッチDsの特性である。
図12(a)、(b)に付した符号は、図11(a)、(b)に付した符号と同じである。なお、p型オーミック電極133を端子O、n型オーミック電極122を端子P、ショットキー電極152を端子Qとする(図10参照)。ダイオードスイッチDsは、端子O、端子P、端子Qを備える3端子素子である。そして、書込抵抗Rwは、端子Oである第1の電極の一例としてのp型オーミック電極133と端子Qである第2の電極の一例としてのショットキー電極152との間のp型の第3半導体層83を抵抗として構成される。書込ダイオードDwは、端子Pと端子Oとの間の、p型の第3半導体層83とn型の第4半導体層84とが接触して構成されるpn接合で構成されている。そして、接続ダイオードSDは、p型の第3半導体層83とショットキー電極152とで構成されている。
次に、ダイオードスイッチDsの特性を説明する。
例えば端子Oを0Vに、端子Qを−3Vにし、端子Pに電位を与えないときは、書込抵抗Rw(端子Oと端子Qとの間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。
なお、端子Qにショットキーダイオードである接続ダイオードSDが設けられているので、書込抵抗Rw(端子Oと端子Qとの間)の電流I(Rw)は、端子Oと端子Qとの間の電位差V(Rw)が、ショットキー接合の順方向電位Vs(0.5V)以上になったときに流れ始める。端子Pに電位を与えないときは、図12(c)の“書込ダイオードDwに電流を流さない場合”に該当し、書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、端子Oと端子Qとの間の電位差V(Rw)が大きくなると大きくなる。しかし、端子Qにショットキーダイオードである接続ダイオードSDが設けられているので、電流I(Rw)は、p型の第3半導体層83の多数キャリアであるホールしか流れない。よって、第2の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値は、第1の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値より大きくなる。
例えば端子Oを0Vに、端子Qを−3Vにし、端子Pに電位を与えないときは、書込抵抗Rw(端子Oと端子Qとの間)には、p型の第3半導体層83の電荷(キャリア)によって決まる電流が流れる。
なお、端子Qにショットキーダイオードである接続ダイオードSDが設けられているので、書込抵抗Rw(端子Oと端子Qとの間)の電流I(Rw)は、端子Oと端子Qとの間の電位差V(Rw)が、ショットキー接合の順方向電位Vs(0.5V)以上になったときに流れ始める。端子Pに電位を与えないときは、図12(c)の“書込ダイオードDwに電流を流さない場合”に該当し、書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、ショットキー接合の順方向電位Vs(0.5V)以上において、端子Oと端子Qとの間の電位差V(Rw)が大きくなると大きくなる。しかし、端子Qにショットキーダイオードである接続ダイオードSDが設けられているので、電流I(Rw)は、p型の第3半導体層83の多数キャリアであるホールしか流れない。よって、第2の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値は、第1の実施の形態における“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値より大きくなる。
次に、p型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順方向にバイアス(順バイアス)されるように、例えば端子Pに−2V(pn接合の順方向電位Vdより絶対値が大きい負の値)を与えると、端子Oと端子Pとの間のp型の第3半導体層83とn型の第4半導体層84とで構成されるpn接合が順バイアスになり、電荷(キャリア)がn型の第4半導体層84とp型の第3半導体層83とに注入される。すると、端子Oと端子Qとの間に流れる電荷(キャリア)の量(電流)も大きくなる。端子Pにpn接合が順バイアスになる電位を与えたときは、図12(c)の“書込ダイオードDwに電流を流した場合”にあたり、ショットキー接合の順方向電位Vs(0.5V)以上において、端子Oと端子Qとの間の電位差V(Rw)が大きくなると大きくなる。
すなわち、“書込ダイオードDwに電流を流した場合”に書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)は、“書込ダイオードDwに電流を流さない場合”に書込抵抗Rw(端子Oと端子Qとの間)に流れる電流I(Rw)比べ、大きくなる。
端子Qに接続ダイオードSDを設けることで、転送サイリスタTのゲート端子Gtと発光サイリスタLのゲート端子Glとの間の抵抗が大きくなり、転送サイリスタTと発光サイリスタLとがより分離される。よって、転送サイリスタTをより高速、且つ安定して駆動させうる。
第1の実施の形態が適用される発光チップCでは、表1に示したように、状態2の発光サイリスタLのしきい電圧が−1.5Vであった。これは、状態2では、ゲート端子Gtの「H」(0V)の電位が、ゲート端子Gl(Q)に現れるためであった。第2の実施の形態が適用される発光チップCでは、接続ダイオードSDが介在するため、状態2において、ゲート端子Gtが「H」(0V)のときのゲート端子Gl(Q)は−0.5Vになる。よって、発光サイリスタLのしきい電圧は−2Vになる。
他の状態は、表1と同じである。
第2の実施の形態において、状態2の発光サイリスタLのしきい電圧が第1の実施の形態の−1.5Vから−2Vになっても、発光装置65の動作は第1の実施の形態でと同様である。よって、発光装置65の動作についての詳細な説明を省略する。
他の状態は、表1と同じである。
第2の実施の形態において、状態2の発光サイリスタLのしきい電圧が第1の実施の形態の−1.5Vから−2Vになっても、発光装置65の動作は第1の実施の形態でと同様である。よって、発光装置65の動作についての詳細な説明を省略する。
[第3の実施の形態]
第3の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsの代わりに、npn型のバイポーラトランジスタによる、制御素子の一例としてのバイポーラスイッチBTを用いている。
図13は、第3の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第3の実施の形態における発光チップC(図13中でのCa1(C))では、図6に示した第1の実施の形態における発光チップCa1(C)におけるダイオードスイッチDsの代わりに、npn型のバイポーラスイッチBTを用いている。なお、バイポーラスイッチBT1、BT2、BT3、…をそれぞれ区別しないときは、バイポーラスイッチBTと表記する。
バイポーラスイッチBTのコレクタ端子が端子Oで、許可ダイオードDeのアノード端子Daに接続されている。ベース端子が端子Pで、書込信号φWが送信されるφW端子に接続されている。エミッタ端子が端子Oで、発光サイリスタLのゲート端子Glに接続されている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
第3の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsの代わりに、npn型のバイポーラトランジスタによる、制御素子の一例としてのバイポーラスイッチBTを用いている。
図13は、第3の実施の形態における自己走査型発光素子アレイ(SLED)である発光チップCの回路構成を説明するための等価回路図である。
第3の実施の形態における発光チップC(図13中でのCa1(C))では、図6に示した第1の実施の形態における発光チップCa1(C)におけるダイオードスイッチDsの代わりに、npn型のバイポーラスイッチBTを用いている。なお、バイポーラスイッチBT1、BT2、BT3、…をそれぞれ区別しないときは、バイポーラスイッチBTと表記する。
バイポーラスイッチBTのコレクタ端子が端子Oで、許可ダイオードDeのアノード端子Daに接続されている。ベース端子が端子Pで、書込信号φWが送信されるφW端子に接続されている。エミッタ端子が端子Oで、発光サイリスタLのゲート端子Glに接続されている。
発光チップCの他の構成は、第1の実施の形態が適用される発光チップCと同様であるので、同様のものには同じ符号を付して、詳細な説明を省略する。
図14は、第3の実施の形態における発光チップCの平面レイアウト図および断面図である。図14(a)は、発光チップCの平面レイアウト図であって、発光サイリスタL1〜L4、許可ダイオードDe1〜De4、ダイオードスイッチDs1〜Ds4、転送サイリスタT1〜T4を中心とした部分を示している。図14(b)は、図14(a)に示したXIVB−XIVB線での断面図である。
バイポーラスイッチBTは、図7(a)、(b)に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図における第2アイランド142に設けられている。
p型の第3半導体層83上に設けられたp型オーミック電極133を、コレクタ端子である端子Oとしている。そして、p型の第3半導体層83上に設けられたp型オーミック電極132をエミッタ端子である端子Qとしている。そして、p型の第3半導体層83を除去して露出させたn型の第2半導体層82上に設けられたn型オーミック電極126をベース端子である端子Pとしている。
バイポーラスイッチBTは、図7(a)、(b)に示した第1の実施の形態における発光チップCの平面レイアウト図および断面図における第2アイランド142に設けられている。
p型の第3半導体層83上に設けられたp型オーミック電極133を、コレクタ端子である端子Oとしている。そして、p型の第3半導体層83上に設けられたp型オーミック電極132をエミッタ端子である端子Qとしている。そして、p型の第3半導体層83を除去して露出させたn型の第2半導体層82上に設けられたn型オーミック電極126をベース端子である端子Pとしている。
図15は、第3の実施の形態における発光チップCのバイポーラスイッチBTの構成および特性を示す図である。図15(a)は図14(a)に示した発光チップCから取り出したバイポーラスイッチBTの平面図、図15(b)は図14(b)に示した発光チップCから取り出したバイポーラスイッチBTの断面図、図15(c)はバイポーラスイッチBTの特性である。
図15(a)、(b)に付した符号は、図14(a)、(b)に付した符号と同じである。なお、p型オーミック電極133を端子O、n型オーミック電極126を端子P、p型オーミック電極132を端子Qとする(図13参照)。バイポーラスイッチBTは、端子O、端子P、端子Qを備える3端子素子である。
図15(a)、(b)に付した符号は、図14(a)、(b)に付した符号と同じである。なお、p型オーミック電極133を端子O、n型オーミック電極126を端子P、p型オーミック電極132を端子Qとする(図13参照)。バイポーラスイッチBTは、端子O、端子P、端子Qを備える3端子素子である。
次に、バイポーラスイッチBTの特性を説明する。
例えばコレクタ端子(端子O)を0Vに、エミッタ端子(端子Q)を−3Vにし、ベース端子(端子P)とエミッタ端子(端子Q)の間に順バイアスとなる電位を与えないときは、図15(c)の“オフ”に示すように、バイポーラスイッチBTはオフで、エミッタ端子とコレクタ端子との間(端子Oと端子Qとの間)は電流が流れ難い、抵抗の高い状態になる。
一方、ベース端子(端子P)に、エミッタ端子とベース端子との間が順バイアスになるように、例えば−1.5Vを印加すると、図15(c)の“オン”に示すように、バイポーラスイッチBTがオンになり、エミッタ端子とコレクタ端子との間に電流が流れやすい、抵抗の低い状態になる。
第3の実施の形態において、第1の実施の形態におけるダイオードスイッチDsをバイポーラスイッチBTに置き換えても、同様に動作する。よって、発光装置65の動作について、これ以上の詳細な説明は省略する。
例えばコレクタ端子(端子O)を0Vに、エミッタ端子(端子Q)を−3Vにし、ベース端子(端子P)とエミッタ端子(端子Q)の間に順バイアスとなる電位を与えないときは、図15(c)の“オフ”に示すように、バイポーラスイッチBTはオフで、エミッタ端子とコレクタ端子との間(端子Oと端子Qとの間)は電流が流れ難い、抵抗の高い状態になる。
一方、ベース端子(端子P)に、エミッタ端子とベース端子との間が順バイアスになるように、例えば−1.5Vを印加すると、図15(c)の“オン”に示すように、バイポーラスイッチBTがオンになり、エミッタ端子とコレクタ端子との間に電流が流れやすい、抵抗の低い状態になる。
第3の実施の形態において、第1の実施の形態におけるダイオードスイッチDsをバイポーラスイッチBTに置き換えても、同様に動作する。よって、発光装置65の動作について、これ以上の詳細な説明は省略する。
[第4の実施の形態]
第4の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図16は、第4の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図16(a)はダイオードスイッチDsの平面図、図16(b)はダイオードスイッチDsの断面図である。
第1の実施の形態では、ダイオードスイッチDsにおいて、書込ダイオードDwのアノード端子であるn型オーミック電極122を、p型オーミック電極132、133の間に設けていた。第4の実施の形態では、p型オーミック電極132、133を近接させて設け、それらの外側(p型オーミック電極133側)にn型オーミック電極122を設けている。
p型の第3半導体層83上に設けられたp型オーミック電極133を端子O、p型オーミック電極132を端子Qとして、p型の第3半導体層83を書込抵抗Rwとしている。p型の第3半導体層83とn型の第4半導体層84との間のpn接合を書込ダイオードDwとし、p型オーミック電極133を端子O、n型の第4半導体層84上に設けられたn型オーミック電極122を端子Pとしている。
第4の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図16は、第4の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図16(a)はダイオードスイッチDsの平面図、図16(b)はダイオードスイッチDsの断面図である。
第1の実施の形態では、ダイオードスイッチDsにおいて、書込ダイオードDwのアノード端子であるn型オーミック電極122を、p型オーミック電極132、133の間に設けていた。第4の実施の形態では、p型オーミック電極132、133を近接させて設け、それらの外側(p型オーミック電極133側)にn型オーミック電極122を設けている。
p型の第3半導体層83上に設けられたp型オーミック電極133を端子O、p型オーミック電極132を端子Qとして、p型の第3半導体層83を書込抵抗Rwとしている。p型の第3半導体層83とn型の第4半導体層84との間のpn接合を書込ダイオードDwとし、p型オーミック電極133を端子O、n型の第4半導体層84上に設けられたn型オーミック電極122を端子Pとしている。
端子Oと端子Pとの間を順バイアスにして、書込ダイオードDwに電流を流すと、端子Oと端子Qとの間に流れる電流(抵抗)が変化する。“書込ダイオードDwに電流を流さない場合”と“書込ダイオードDwに電流を流した場合”とで、書込抵抗Rwの抵抗が異なるため、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
よって、これ以上の詳細な説明は省略する。
よって、これ以上の詳細な説明は省略する。
[第5の実施の形態]
第5の実施の形態における発光チップCでは、第4の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図17は、第5の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図17(a)はダイオードスイッチDsの平面図、図17(b)はダイオードスイッチDsの断面図である。
前述した第2の実施の形態のダイオードスイッチDsでは、第1の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードである接続ダイオードSDを設けていた。
第5の実施の形態は、第1の実施の形態と第2の実施の形態との関係と同様に、第4の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードである接続ダイオードSDを設けたものである。
他の構成は、第1および第4の実施の形態と同様である。よって、第5の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
第5の実施の形態における発光チップCでは、第4の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図17は、第5の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図17(a)はダイオードスイッチDsの平面図、図17(b)はダイオードスイッチDsの断面図である。
前述した第2の実施の形態のダイオードスイッチDsでは、第1の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードである接続ダイオードSDを設けていた。
第5の実施の形態は、第1の実施の形態と第2の実施の形態との関係と同様に、第4の実施の形態のダイオードスイッチDsのp型オーミック電極132をショットキー電極152とし、ショットキーダイオードである接続ダイオードSDを設けたものである。
他の構成は、第1および第4の実施の形態と同様である。よって、第5の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
[第6の実施の形態]
第6の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図18は、第6の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図18(a)はダイオードスイッチDsの平面図、図18(b)はダイオードスイッチDsの断面図である。
前述した第1の実施の形態のダイオードスイッチDsでは、書込抵抗Rwはp型の第3半導体層83を抵抗として用いていた。
第6の実施の形態では、ダイオードスイッチDsの書込抵抗Rwは、第1の導電型の一例としてのp型の、第3の半導体層の一例としての第1半導体層81を抵抗として用いている。書込ダイオードDwは、第1半導体層81に接して設けられた第2の導電型の一例としてのn型の、第4の半導体層の一例としての第2半導体層82と、p型の第5の半導体層の一例としての第3半導体層83との間のpn接合をダイオードとして用いている。このため、第3半導体層83上に設けたp型オーミック電極133を端子O、p型の第1半導体層81に設けたp型オーミック電極161を端子Q、p型の第3半導体層83上のp型オーミック電極127を端子Pとしている。
第6の実施の形態では、書込抵抗Rwはp型オーミック電極133(端子O)とp型オーミック電極161(端子Q)との間の第1半導体層81を抵抗とするが、p型オーミック電極133(端子O)は、p型の第1半導体層81に対して、n型の第2半導体層82およびp型の第3半導体層83を挟んで設けられている。よって、書込抵抗Rwは逆バイアスされたpn接合が直列に接続されて構成されることになり、第1の実施の形態に比べて、“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値を大きくすることができる。
一方、端子Oと端子Pとの間を順バイアスにして、書込ダイオードDwに電流を流すと、p型の第1半導体層81に流れる電荷の量(電流)も増加し、書込抵抗Rwの抵抗値が小さくなる。よって、第6の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
第6の実施の形態における発光チップCでは、第1の実施の形態におけるダイオードスイッチDsと異なる構成のダイオードスイッチDsを用いている。
図18は、第6の実施の形態における発光チップCのダイオードスイッチDsの構成を示す図である。図18(a)はダイオードスイッチDsの平面図、図18(b)はダイオードスイッチDsの断面図である。
前述した第1の実施の形態のダイオードスイッチDsでは、書込抵抗Rwはp型の第3半導体層83を抵抗として用いていた。
第6の実施の形態では、ダイオードスイッチDsの書込抵抗Rwは、第1の導電型の一例としてのp型の、第3の半導体層の一例としての第1半導体層81を抵抗として用いている。書込ダイオードDwは、第1半導体層81に接して設けられた第2の導電型の一例としてのn型の、第4の半導体層の一例としての第2半導体層82と、p型の第5の半導体層の一例としての第3半導体層83との間のpn接合をダイオードとして用いている。このため、第3半導体層83上に設けたp型オーミック電極133を端子O、p型の第1半導体層81に設けたp型オーミック電極161を端子Q、p型の第3半導体層83上のp型オーミック電極127を端子Pとしている。
第6の実施の形態では、書込抵抗Rwはp型オーミック電極133(端子O)とp型オーミック電極161(端子Q)との間の第1半導体層81を抵抗とするが、p型オーミック電極133(端子O)は、p型の第1半導体層81に対して、n型の第2半導体層82およびp型の第3半導体層83を挟んで設けられている。よって、書込抵抗Rwは逆バイアスされたpn接合が直列に接続されて構成されることになり、第1の実施の形態に比べて、“書込ダイオードDwに電流を流さない場合”の書込抵抗Rwの抵抗値を大きくすることができる。
一方、端子Oと端子Pとの間を順バイアスにして、書込ダイオードDwに電流を流すと、p型の第1半導体層81に流れる電荷の量(電流)も増加し、書込抵抗Rwの抵抗値が小さくなる。よって、第6の実施の形態におけるダイオードスイッチDsは、第1の実施の形態におけるダイオードスイッチDsと同様に動作する。
第1から第6の実施の形態において、発光装置65の発光チップCは、許可信号φEと書込信号φWとで点灯制御されるとした。しかし、許可信号φEを用いないで、書込信号φWで発光装置65の発光チップCを点灯制御してもよい。このときは、図6、7などに示す発光チップCにおいて、φE端子、許可信号線76、許可ダイオードDeを除けばよい。
第1から第6の実施の形態において、転送サイリスタTは、第1転送信号φ1と第2転送信号φ2の2相で駆動したが、転送サイリスタTを3個毎に3相の転送信号を送信して駆動してもよい。同様にして、4相以上の転送信号を送信しても駆動してもよい。
また、第1から第6の実施の形態において、第1の電気的手段として接続抵抗Reを用いた。第1の電気的手段は電位降下を生じさせて電位差を保持できればよく、ダイオードなどを用いてもよい。
さらに、第1から第6の実施の形態において、第2の電気的手段として結合ダイオードDxを用いた。第2の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
また、第1から第6の実施の形態において、第1の電気的手段として接続抵抗Reを用いた。第1の電気的手段は電位降下を生じさせて電位差を保持できればよく、ダイオードなどを用いてもよい。
さらに、第1から第6の実施の形態において、第2の電気的手段として結合ダイオードDxを用いた。第2の電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
なお、第1から第6の実施の形態において、発光チップCには、自己走査型発光素子アレイ(SLED)が1個搭載されているとしたが、2個以上であってもよい。2個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ(SLED)を発光チップCと置き換えればよい。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
また、発光素子列102の発光点(発光サイリスタL)の数を128であるとして説明したが、この個数は任意に設定しうる。
そして、第1から第6の実施の形態において、発光チップ群を構成する発光チップCの数を同じとしたが、発光チップ群毎に異なっていてもよい。また、発光チップ組を構成する発光チップCの数を同じとしたが、発光チップ組毎に異なっていてもよい。また、発光チップ組を構成する発光チップCは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップCを含んでいてもよい。この場合、同じ発光チップ群に属する発光チップCは並行して点灯制御される。
さらに、第1から第6の実施の形態は、サイリスタ(転送サイリスタT、発光サイリスタL)のアノード端子を基板80と共通にしたアノードコモンとして説明した。カソード端子を基板80と共通にしたカソードコモンにおいても、回路の極性を変更することによって用いうる。
1…画像形成装置、10…画像形成プロセス部、11…画像形成ユニット、12…感光体ドラム、14…プリントヘッド、30…画像出力制御部、40…画像処理部、62…回路基板、63…発光部、64…ロッドレンズアレイ、65…発光装置、110…信号発生回路、120…転送信号発生部、130…許可信号発生部、140…点灯信号発生部、150…書込信号発生部、φ1(φ1a、φ1b)…第1転送信号、φ2(φ2a、φ2b)…第2転送信号、φE(φEa、φEb)…許可信号、φW(φW1〜φW20)…書込信号、φI(φIa、φIb)…点灯信号、C(Ca1〜Ca20、Cb1〜Cb20)…発光チップ、L…発光サイリスタ、T…転送サイリスタ、De…許可ダイオード、Ds…ダイオードスイッチ、Dw…書込ダイオード、BT…バイポーラスイッチ、Dx…結合ダイオード、Vga…電源電位、Vsub…基準電位
Claims (11)
- 基板と、
前記基板上に列状に設けられた複数の発光素子と、
前記基板上に前記複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するとともに、オン状態になることにより、対応する発光素子を点灯または非点灯の制御の対象として指定する複数の転送素子と、
前記基板上に前記複数の転送素子のそれぞれの転送素子と、前記複数の発光素子であって当該転送素子に対応する発光素子との間に設けられ、書込信号により電気的な抵抗値を変化させ、当該抵抗値によって、前記オン状態の転送素子により前記制御の対象として指定された発光素子を点灯または非点灯に設定する複数の制御素子と
を備える発光チップ。 - 前記発光チップは、前記基板上に、前記複数の転送素子のそれぞれの転送素子と、前記複数の制御素子に属する制御素子であって、当該転送素子に対応する制御素子との間に設けられ、許可信号により、前記オン状態の転送素子により前記制御の対象として指定された発光素子の点灯を、許可または阻止のいずれか一方に設定する複数の許可素子をさらに備えることを特徴とする請求項1に記載の発光チップ。
- 前記制御素子は、第1の導電型の第1の半導体層と、当該第1の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第2の半導体層とを備え、当該第1の半導体層と当該第2の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第1の半導体層の電気的な抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップ。
- 前記制御素子は、前記第1の半導体層に接する第1の電極と第2の電極が設けられ、当該第1の電極が前記転送素子に接続され、当該第2の電極が前記発光素子に接続されるとともに、当該第2の電極が当該第1の半導体層に対してショットキー接合していることを特徴とする請求項1ないし3のいずれか1項に記載の発光チップ。
- 前記制御素子は、第1の導電型の第3の半導体層と、当該第3の半導体層に接して設けられた当該第1の導電型と異なる第2の導電型の第4の半導体層と、当該第4の半導体層に接して設けられた当該第1の導電型の第5の半導体層とを備え、当該第4の半導体層と当該第5の半導体層とが形成する接合を順バイアスの状態または順バイアスでない状態のいずれか一方に設定することで、当該第3の半導体層の抵抗値を変化させることを特徴とする請求項1または2に記載の発光チップ。
- 前記制御素子は、バイポーラトランジスタであることを特徴とする請求項1または2に記載の発光チップ。
- 前記発光チップは、
前記複数の転送素子のそれぞれの転送素子が、第1のゲート端子、第1のアノード端子、第1のカソード端子を備えた3端子転送サイリスタであって、
前記複数の発光素子のそれぞれの発光素子が、第2のゲート端子、第2のアノード端子、第2のカソード端子を備えた3端子発光サイリスタであって、
前記転送素子の第1のゲート端子と、前記制御素子とが、第1の電気的手段を介して接続され、
当該制御素子と、前記発光サイリスタの第2のゲート端子とが接続されるとともに、
前記複数の転送サイリスタのそれぞれの第1のゲート端子間が、第2の電気的手段を介して、相互に接続されていることを特徴とする請求項1ないし6のいずれか1項に記載の発光チップ。 - 前記発光チップの前記複数の許可素子のそれぞれの許可素子は、ショットキーダイオードであることを特徴とする請求項2に記載の発光チップ。
- それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、
前記複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、
前記複数の発光チップのそれぞれの発光チップの前記複数の制御素子の抵抗を変化させ、前記転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段と
を備えた発光装置。 - それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。 - 像保持体を帯電する帯電手段と、
それぞれが、基板と、当該基板上に列状に設けられた複数の発光素子と、当該基板上に当該複数の発光素子のそれぞれに対応して設けられ、オン状態が順に伝播するように構成された複数の転送素子と、当該基板上に当該複数の転送素子のそれぞれに対応して設けられ、抵抗値の変化により、オン状態の転送素子に対応する発光素子を点灯または非点灯に設定する複数の制御素子とを備える、複数の発光チップと、当該複数の発光チップのそれぞれの発光チップの前記複数の転送素子のそれぞれの転送素子をオン状態が伝播するように駆動する転送信号を、当該複数の発光チップに共通に送信する転送信号供給手段と、当該複数の発光チップのそれぞれの発光チップの当該複数の制御素子の抵抗を変化させ、当該転送信号によりオン状態になった転送素子に対応する発光素子を点灯または非点灯に設定する書込信号を、当該複数の発光チップに共通に送信する書込信号供給手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181442A JP2012040704A (ja) | 2010-08-13 | 2010-08-13 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181442A JP2012040704A (ja) | 2010-08-13 | 2010-08-13 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012040704A true JP2012040704A (ja) | 2012-03-01 |
Family
ID=45897556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181442A Pending JP2012040704A (ja) | 2010-08-13 | 2010-08-13 | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012040704A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001219596A (ja) * | 2000-02-14 | 2001-08-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2003249680A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光素子アレイ |
JP2010115810A (ja) * | 2008-11-11 | 2010-05-27 | Fuji Xerox Co Ltd | 発光装置、発光素子チップ |
-
2010
- 2010-08-13 JP JP2010181442A patent/JP2012040704A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001219596A (ja) * | 2000-02-14 | 2001-08-14 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
JP2003249680A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光素子アレイ |
JP2010115810A (ja) * | 2008-11-11 | 2010-05-27 | Fuji Xerox Co Ltd | 発光装置、発光素子チップ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4962631B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2010045230A (ja) | 発光素子チップ、露光装置および画像形成装置 | |
US8692859B2 (en) | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method | |
US8754354B2 (en) | Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same | |
JP5874190B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012104734A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
US9013527B2 (en) | Light-emitting component, print head and image forming apparatus | |
JP2012206332A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
US8325210B2 (en) | Light-emitting device, driving method of light-emitting device, print head and image forming apparatus | |
JP2020049720A (ja) | 発光装置、光源装置、プリントヘッド及び画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2012101497A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP2012040704A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012040728A (ja) | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 | |
JP2017054995A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141007 |