JP2012206332A - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents
発光装置、プリントヘッドおよび画像形成装置 Download PDFInfo
- Publication number
- JP2012206332A JP2012206332A JP2011072830A JP2011072830A JP2012206332A JP 2012206332 A JP2012206332 A JP 2012206332A JP 2011072830 A JP2011072830 A JP 2011072830A JP 2011072830 A JP2011072830 A JP 2011072830A JP 2012206332 A JP2012206332 A JP 2012206332A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- emitting chip
- setting
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 346
- 230000003287 optical effect Effects 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims 1
- 239000004576 sand Substances 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 52
- 239000010410 layer Substances 0.000 description 51
- 230000008878 coupling Effects 0.000 description 29
- 238000010168 coupling process Methods 0.000 description 29
- 238000005859 coupling reaction Methods 0.000 description 29
- 230000008859 change Effects 0.000 description 23
- 239000000758 substrate Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000007704 transition Effects 0.000 description 8
- 101100283946 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gtr-1 gene Proteins 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000008033 biological extinction Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012538 light obscuration Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/44—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using single radiation source per colour, e.g. lighting beams or shutter arrangements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
- G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/455—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using laser arrays, the laser array being smaller than the medium to be recorded
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Abstract
【解決手段】発光チップCは、発光サイリスタL1、L2、L3、…、転送サイリスタT1、T2、T3、…、設定サイリスタS1、S2、S3、…、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2を備え、番号nの転送サイリスタTnのゲート端子Gtnが、番号(2n−1)の設定サイリスタS2n−1のゲート端子Gs2n−1と番号2nの設定サイリスタS2nのゲート端子Gs2nとに、接続抵抗Rxを介して接続されている。設定サイリスタSのゲート端子Gsは、同じ番号の発光サイリスタLのゲート端子Glと接続抵抗Ryを介して接続されている。発光サイリスタLのゲート端子Glは、発光サイリスタLに対応して設けられた接続抵抗Rzを介して電源線71に接続されている。
【選択図】図5
Description
請求項2に記載の発明は、前記複数の発光チップの各発光チップは、前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、それぞれが前記第1の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、前記複数の発光素子群の各発光素子群は、前記複数の転送素子の各転送素子に設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていることを特徴とする請求項1に記載の発光装置である。
請求項3に記載の発明は、前記複数の発光チップの各発光チップは、前記発光素子群毎に、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項2に記載の発光装置である。
請求項4に記載の発明は、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項5に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項2の発明によれば、本構成を有していない場合に比較して、各発光素子を点灯または非点灯の制御の対象として設定する転送素子を駆動する電力が低減できる。
請求項3の発明によれば、本構成を有していない場合に比較して、選択されない発光チップの点灯を抑制できる。
請求項4の発明によれば、本構成を有していない場合に比較して、プリントヘッドがより小型にできる。
請求項5の発明によれば、本構成を有していない場合に比較して、より小型の画像形成装置とできる。
[第1の実施の形態]
(画像形成装置1)
図1は第1の実施の形態が適用される画像形成装置1の全体構成の一例を示した図である。図1に示す画像形成装置1は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置1は、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する画像出力制御部30、例えばパーソナルコンピュータ(PC)2や画像読取装置3に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部40を備えている。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト21と、用紙搬送ベルト21を駆動させるロールである駆動ロール22と、感光体ドラム12のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール23と、記録用紙にトナー像を定着させる定着器24とを備えている。
その後、合成トナー像が静電転写された記録用紙は、定着器24まで搬送される。定着器24に搬送された記録用紙上の合成トナー像は、定着器24によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置1から排出される。
図2は、プリントヘッド14の構成を示した断面図である。このプリントヘッド14は、ハウジング61、感光体ドラム12を露光する複数の発光素子(本実施の形態では発光サイリスタ)からなる光源部63を備えた露光手段の一例としての発光装置65、光源部63から出射された光を感光体ドラム12表面に結像させる光学手段の一例としてのロッドレンズアレイ64を備えている。
発光装置65は、光源部63、光源部63を駆動する信号発生回路110(後述の図3参照)等を搭載する回路基板62を備えている。なお、発光装置65が信号発生回路110を備えず、発光装置65の外部の画像出力制御部30等が信号発生回路110を備えてもよい。この場合、画像出力制御部30等から、信号発生回路110が光源部63に供給する信号等がハーネス等を介して発光装置65に供給される。以下では、発光装置65が信号発生回路110を備えているとして説明する。
図3は、第1の実施の形態における発光装置65の上面図である。
図3に示すように、本実施の形態における発光装置65では、光源部63は、回路基板62上に、20個の発光チップCa1〜Ca20(発光チップ群#a)と、同じく20個の発光チップCb1〜Cb20(発光チップ群#b)とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、2つの発光チップ群(発光チップ群#aと発光チップ群#b)を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群#aと発光チップ群#bとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップCa1〜Ca20は、発光チップCa1から番号順に発光チップCa20までを含む。
なお、本実施の形態では、発光チップCの数として、合計40個を用いたが、これに限定されない。
そして、発光装置65は、光源部63を駆動する信号発生回路110を搭載している。なお、前述したように、発光装置65は、信号発生回路110を搭載していなくともよい。
発光チップCは、表面形状が長方形である基板80の表面において、一辺の長辺に近い側に、長辺に沿って列状に設けられた複数の発光素子(本実施の形態では発光サイリスタL1、L2、L3、…)からなる発光部102を備えている。さらに、発光チップCは、基板80の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子(Vga端子、φ1端子、φ2端子、φE端子、φWo端子、φWe端子、φR端子)を備えている。なお、これらの入力端子は、基板80の一端部からVga端子、φ2端子、φWo端子、φE端子の順に設けられ、基板80の他端部からφR端子、φWe端子、φ1端子の順に設けられている。そして、発光部102は、φE端子とφ1端子との間に設けられている。さらに、基板80の裏面にはVsub端子として裏面電極85(後述する図6参照)が設けられている。
前述したように、発光装置65の回路基板62には、信号発生回路110および発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)が搭載され、信号発生回路110と発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)とを相互に接続する配線(ライン)が設けられている。
信号発生回路110には、図示しないが、画像出力制御部30および画像処理部40(図1参照)より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路110は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光量の補正等を行う。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、第1転送信号φ1aおよび第2転送信号φ2aを送信する転送信号発生部120aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、第1転送信号φ1bおよび第2転送信号φ2bを送信する転送信号発生部120bとを備えている。
さらにまた、信号発生回路110は、各種の制御信号に基づき、発光チップ群#a(発光チップCa1〜Ca20)に対して、消灯信号φRaを送信する消灯信号発生部140aと、発光チップ群#b(発光チップCb1〜Cb20)に対して、消灯信号φRbを送信する消灯信号発生部140bとを備えている。
そして、信号発生回路110は、各種の制御信号に基づき、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φWo1〜φWo20を送信する設定信号発生部150oを備えている。同様に、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを一つの発光チップ組にして、発光チップ組毎に設定信号φWe1〜φWe20を送信する設定信号発生部150eを備えている。ここでは、発光チップ組を組と略すことがある。
一方、設定信号発生部150eは、発光チップ群#aに属する発光チップCa1と発光チップ群#bに属する発光チップCb1との発光チップ組#1に対して、設定信号φWe1を送信する。発光チップ群#aに属する発光チップCa2と発光チップ群#bに属する発光チップCb2との発光チップ組#2に対して、設定信号φWe2を送信する。以下同様にして、発光チップ群#aに属する発光チップCa20と発光チップ群#bに属する発光チップCb20との発光チップ組#20に対して、設定信号φWe20を送信する。
同様に、許可信号発生部130aと許可信号発生部130bとを分けて示したが、これらをまとめて許可信号発生部130と表記する。
さらに同様に、消灯信号発生部140aと消灯信号発生部140bとを分けて示したが、これらをまとめて消灯信号発生部140と表記する。
そして、設定信号発生部150oと設定信号発生部150eとを分けて示したが、これらをまとめて設定信号発生部150と表記する。
許可信号φEは第1の選択信号の一例であり、設定信号φWは第2の選択信号の一例である。
発光チップ群#aに属する発光チップCa1〜Ca20は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群#bに属する発光チップCb1〜Cb20も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群#aに属する発光チップCa1〜Ca20および発光チップ群#bに属する発光チップCb1〜Cb20のそれぞれに設けられた発光部102に近い側の長辺が向かい合うように、互いに180°回転した状態で千鳥状に配列されている。そして、発光チップC間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップCの位置が設定されている。なお、図4(b)の発光チップCa1、Ca2、Ca3、…および発光チップCb1、Cb2、Cb3、…に、図4(a)に示した発光部102の発光素子の並び(本実施の形態では発光サイリスタL1、L2、L3、…の番号順)の方向を矢印で示している。
回路基板62には、発光チップCの基板80裏面に設けられたVsub端子(後述の図6参照)に接続され、信号発生回路110の基準電位供給部160より基準電位Vsubが与えられる電源ライン200aが設けられている。
そして、発光チップCに設けられたVga端子に接続され、信号発生回路110の電源電位供給部170より電力供給のための電源電位Vgaが与えられる電源ライン200bが設けられている。
同様に、信号発生回路110の転送信号発生部120bから、発光チップ群#bの発光チップCb1〜Cb20のφ1端子に、第1転送信号φ1bを送信するための第1転送信号ライン201b、および発光チップ群#bの発光チップCb1〜Cb20のφ2端子に、第2転送信号φ2bを送信するための第2転送信号ライン202bが設けられている。第1転送信号φ1bおよび第2転送信号φ2bは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
転送信号ライン201a、201b、202a、202bは第1の配線の一例である。
同様に、信号発生回路110の許可信号発生部130bから、発光チップ群#bの発光チップCb1〜Cb20のφE端子に、許可信号φEbを送信するための許可信号ライン203bが設けられている。許可信号φEbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
許可信号ライン203a、203bは、第2の配線の一例である。
同様に、信号発生回路110の消灯信号発生部140bから、発光チップ群#bの発光チップCb1〜Cb20のφR端子に、消灯信号φIbを送信するための消灯信号ライン204bが設けられている。消灯信号φRbは、発光チップ群#bの発光チップCb1〜Cb20に共通(並列)に送信される。
消灯信号ライン204a、204bは第4の配線の一例である。
そして、回路基板62には、信号発生回路110の設定信号発生部150eから、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとを発光チップの組(発光チップ組)にして、発光チップ組毎に発光チップCのφWe端子に設定信号φWe1〜φWe20を送信する設定信号ライン205e1〜205e20が設けられている。
なお、図4では、設定信号ライン205o1〜205o5および設定信号ライン205e1〜205e4を表記している。
設定信号ライン205o1〜205o20、205e1〜205e20は第3の配線の一例である。
そして、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、消灯信号φRaは、発光チップ群#aに対して共通に送信される。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、消灯信号φRbは、発光チップ群#bに対して共通に送信される。
一方、設定信号φWo1〜φWo20および設定信号φWe1〜φWe20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。
本実施の形態を適用しないで、発光装置65の発光チップCを発光チップ群および発光チップ組に分けない場合には、点灯信号φI(本実施の形態における消灯信号φRに相当)は、発光チップC毎に2本送信されるため、発光チップCの数を40個とすると、発光サイリスタLを点灯させるための点灯信号ライン(図4の消灯信号ライン204aおよび204bに相当)は、後述するように発光チップC当たり2個の発光サイリスタLを同時に点灯させるために、80本必要になる。これに加え、第1転送信号ライン(図4の第1転送信号ライン201aおよび201bに相当)、第2転送信号ライン(図4の第2転送信号ライン202aおよび202bに相当)、電源ライン200a、200bが必要となる。よって、発光装置65における配線(ライン)数は84本となる。
また、点灯信号ラインは、発光サイリスタLに点灯のための電流を送信するため、抵抗の小さいことを要する。よって、点灯信号ラインには、幅の広い配線が必要になる。このため、本実施の形態を適用しない場合には、発光装置65の回路基板62上に幅の広い配線を多数設けることになり、回路基板62の面積が大きくなってしまう。
よって、本実施の形態では、本実施の形態を適用しない場合に比べ、配線の数は60%になる。
さらに、本実施の形態では、発光サイリスタLへの電流の供給は電源ライン200a、200bを介して行い、後述するように消灯信号ライン204a、204bは、消去サイリスタTR1、TR2をオン状態に設定すればよいので、抵抗の低い幅の広い配線を要しない。このことから、本実施の形態では、回路基板62上に幅の広い配線を多数設けることを要せず、回路基板62の面積を抑制することができる。
なお、図4(a)と異なるが、説明の便宜上、入力端子(Vga端子、φ1端子、φE端子、φWo端子)は図中左端に示し、入力端子(φ2端子、φWe端子、φR端子)は図中右端に示した。
さらに、発光チップCは、発光サイリスタ列と同様に列状に配列された転送素子の一例としての転送サイリスタT1、T2、T3、…からなる転送サイリスタ列および同様に列状に配列された設定素子の一例としての設定サイリスタS1、S2、S3、…からなる設定サイリスタ列を備えている。
ここでは、発光サイリスタL1、L2、L3、…をそれぞれ区別しないときは、発光サイリスタLと表記する。転送サイリスタT1、T2、T3、…をそれぞれ区別しないときは、転送サイリスタTと、設定サイリスタS1、S2、S3、…をそれぞれ区別しないときは設定サイリスタSと表記する。
さらにまた、発光チップCは、許可素子の一例としての設定許可サイリスタTE1、TE2を備えている。そして、消灯サイリスタTR1、TR2を備えている。
さらに、発光チップCは、発光サイリスタL1、L2、L3、…のそれぞれと、後述する電源線71との間に、それぞれ接続抵抗Rzを備えている。
なお、結合ダイオードDの数は、転送サイリスタTの数と同じ256個である。接続抵抗Rx、接続抵抗Ry、接続抵抗Rzの数も512個である。
これに加え、発光チップCは、発光サイリスタLに点灯のための電流を供給する点灯信号線75−1、75−2に過剰な電流が流れることを抑制するための電流制限抵抗RI1、RI2、RI3、RI4を備えている。
そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図5中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。
発光サイリスタL、転送サイリスタT、設定サイリスタS、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2のそれぞれのアノード端子は基板80に接続されている(アノードコモン)。
そして、これらのアノード端子は、基板80裏面に設けられた裏面電極85(後述の図6参照)であるVsub端子を介して電源ライン200a(図4参照)に接続されている。この電源ライン200aは、基準電位供給部160から基準電位Vsubが供給される。
発光サイリスタ列に沿って、偶数番目の発光サイリスタL2、L4、…および消灯サイリスタTR2のゲート端子Gtr2は、点灯信号線75−2に接続されている。そして、点灯信号線75−2の一端は、電流制限抵抗RI2を介して電源線71に接続され、点灯信号線75−2の他端は、電流制限抵抗RI4を介して電源線71に接続されている。
発光サイリスタLのゲート端子Glは、発光サイリスタLのそれぞれに対応して設けられた接続抵抗Rzを介して電源線71に接続されている。
なお、結合ダイオードD256は、アノード端子がゲート端子Gt256に接続され、カソード端子が電流制限抵抗Rtを介して電源線71に接続されている。
電源線71は、Vga端子に接続されている。Vga端子は、電源ライン200bに接続され、電源電位供給部170より電源電位Vgaが供給される。
図6(a)は、発光チップCの平面レイアウト図であって、図6(b)は、図6(a)に示したVIB−VIB線での断面図である。よって、図6(b)の断面図には、図中下より発光サイリスタL1、接続抵抗Ry、設定サイリスタS1、接続抵抗Rx、結合ダイオードD1、転送サイリスタT1の断面が示されている。図6(a)および(b)の図中には、主要な素子や端子を名前により表記している。
なお、図6(a)では、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸(●)で表している。また、図6(b)では、層間絶縁膜および配線の記載を省略している。
左側のV字の部分と右側のV字の部分とは、設定サイリスタS1および設定サイリスタS2の位置が異なる他は、左右対称である。よって、左側のV字の部分のみを説明する。
左側のV字の部分の枝分かれした一方の部分に接続抵抗Rzを、枝分かれした他方の部分に設定サイリスタS1および接続抵抗Rx、Ryを設けられている。
第2アイランド302は、平面形状が長方形であって、転送サイリスタT1、結合ダイオードD1を備えている。
第6アイランド306には電流制限抵抗R1、第7アイランド307には電流制限抵抗RW1、第8アイランド308には電流制限抵抗RE、第9アイランド309には電流制限抵抗RI1、第10アイランド310には電流制限抵抗RI2がそれぞれ設けられている。これらのアイランドの平面形状は長方形である。
また、第3アイランド303、第4アイランド304と同様なアイランドが設けられ、消灯サイリスタTR1、TR2が設けられている。さらに、第6アイランド306、第7アイランド307、第9アイランド309、第10アイランド310と同様なアイランドが設けられ、電流制限抵抗R2、RW2、RR1、RR2、RI3、RI4が設けられている。
そしてまた、図6(b)に示すように、基板80の裏面にはVsub端子となる裏面電極85が設けられている。
W字状の第1アイランド301の左側(図6において)のV字の中央部に設けられた発光サイリスタL1は、p型の基板80上のp型の第1半導体層81をアノード端子、n型の第4半導体層84の領域111上に形成されたn型オーミック電極121をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極131をゲート端子Gl1とする。そして、n型オーミック電極121および点灯信号線75−1、75−2で覆われた部分を除くn型の第4半導体層84の領域111の表面(発光面312)から光を放出する。なお、p型オーミック電極131は、領域111に近接して設けられ、第1アイランド301のV字状の部分に延びている。
同じく、第1アイランド301に設けられた接続抵抗Rxは、p型の第3半導体層83上に設けられたp型オーミック電極132と、設定サイリスタS1との間のp型の第3半導体層83を抵抗としている。p型オーミック電極132は、第1アイランド301のW字状の中央部分に設けられている。接続抵抗Ryは、設定サイリスタS1と、p型オーミック電極131(ゲート端子Gl1)との間のp型の第3半導体層83を抵抗としている。
さらに、第1アイランド301に設けられた接続抵抗Rzは、p型オーミック電極131(ゲート端子Gl1)と、p型の第3半導体層83上に設けられたp型オーミック電極133との間のp型の第3半導体層83を抵抗としている。p型オーミック電極133は、第1アイランド301の左側のV字状に枝分かれした左側の部分の先端に設けられている。
同じく、第2アイランド302に設けられた転送サイリスタT1は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域114上に形成されたn型オーミック電極124をカソード端子、p型オーミック電極134をゲート端子Gt1としている。
なお、第1アイランド301、第2アイランド302と並列に設けられた他のアイランドも同様である。
第4アイランド304に設けられた設定許可サイリスタTE2は、p型の基板80上のp型の第4半導体層84をアノード端子、n型の第4半導体層84の領域116上に形成されたn型オーミック電極126をカソード端子、n型の第4半導体層84を除去して露出させたp型の第3半導体層83上に形成されたp型オーミック電極136をゲート端子Gte2としている。
第6アイランド306に設けられた電流制限抵抗R1、第7アイランド307に設けられた電流制限抵抗RW1、第8アイランド308に設けられた電流制限抵抗RE、第9アイランド309に設けられた電流制限抵抗RI1、第10アイランド310に設けられた電流制限抵抗RI2は、p型の第3半導体層83上に形成された一組のp型オーミック電極(符号なし)間のp型の第3半導体層83を抵抗として形成されている。
第1アイランド301の発光サイリスタL1のカソード端子であるn型オーミック電極121は点灯信号線75−1に接続されている。点灯信号線75−1は第9アイランド309に設けられた電流制限抵抗RI1を介して、電源線71に接続されている。他の奇数番号の発光サイリスタL3、…も同様である。
一方、第1アイランド301に隣接するアイランドに設けられた偶数番号の発光サイリスタL2のカソード端子であるn型オーミック電極(符号なし)は点灯信号線75−2に接続されている。点灯信号線75−2は第10アイランド310に設けられた電流制限抵抗RI2を介して、電源線71に接続されている。他の偶数番号の発光サイリスタL4、…も同様である。
第3アイランド303に設けられた設定許可サイリスタTE1のゲート端子Gte1であるp型オーミック電極135と、第4アイランド304に設けられた設定許可サイリスタTE2のゲート端子Gte2であるp型オーミック電極136とは、許可信号線76に接続されている。許可信号線76は、第8アイランド308に設けられた電流制限抵抗REを介して、φE端子に接続されている。
第1アイランド301、第2アイランド302と並列に設けられた、第1アイランド301、第2アイランド302と同様なアイランドについても同様である。電源線71はVga端子に接続されている。
第2アイランド302に設けられた転送サイリスタT1のカソード端子であるn型オーミック電極124は、第1転送信号線72に接続されている。第1転送信号線72は、第6アイランド306に設けられた電流制限抵抗R1を介して、φ1端子に接続されている。
第2アイランド302に並列に設けられ、第2アイランド302と同様なアイランドに設けられた奇数番号の転送サイリスタT3、…も同様である。
このようにして、図5に示した発光チップCが構成される。
サイリスタは、アノード端子、カソード端子、ゲート端子の3端子を有する半導体素子である。
以下では、例として、図5、図6に示したように発光チップCのVsub端子(サイリスタのアノード端子)に供給される基準電位Vsubをハイレベルの電位(以下、「H」と記す。)として0V、Vga端子に供給される電源電位Vgaをローレベルの電位(以下、「L」と記す。)として−3.3Vとする。そして、サイリスタは、図6(b)に示したように、GaAs、GaAlAs等によるp型の半導体層(第1半導体層81、第3半導体層83)、n型の半導体層(第2半導体層82、第4半導体層84)を積層して構成されているとし、pn接合の拡散電位(順方向電位)Vdを1.5Vとする。
オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を「H」(0V)に設定しているので、ゲート端子の電位は「H」(0V)になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からpn接合の順方向電位Vdを引いた電位になる。すなわち、カソード端子の電位は−1.5Vとなる。
一方、サイリスタは、カソード端子に−1.5Vより高い電位が印加されると、オフ状態に移行(ターンオフ)する。例えば、カソード端子が「H」(0V)になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
そして、サイリスタは、オン状態では電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持(記憶、保持)する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加される電位は、サイリスタをターンオンさせるためにカソード端子に印加される電位に比べ低くてよい。
前述したように、第1転送信号φ1a、第2転送信号φ2a、許可信号φEa、消灯信号φRaは、発光チップ群#aに対して共通に送信される。よって、発光チップ群#aの発光チップCa1〜Ca20は並行して(同時に)動作する。そして、第1転送信号φ1b、第2転送信号φ2b、許可信号φEb、消灯信号φRbは、発光チップ群#bに対して共通に送信される。よって、発光チップ群#bの発光チップCb1〜Cb20は並行して(同時に)動作する。
一方、設定信号φWo1〜φWo20および設定信号φWe1〜φWe20は、発光チップ群#aに属する一つの発光チップCと発光チップ群#bに属する一つの発光チップCとの構成する発光チップ組#1〜#20のそれぞれに対して共通に送信される。よって、発光チップ組#1〜#20は並行して(同時に)動作する。
以上のことから、発光チップ組#1(発光チップCa1、Cb1)の動作を説明すれば足りる。
図7では、発光装置65において発光チップ組#1(発光チップCa1、Cb1)の動作を説明するタイミングチャートを示している。そして、図7では、それぞれの発光チップCにおいて、発光サイリスタL1〜L8の各8個の発光サイリスタLの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、以下では、発光サイリスタLの点灯または非点灯を制御することを点灯制御と呼ぶ。
発光チップCa1では、発光サイリスタL1〜L8をすべて点灯させるとした。発光チップCb1では、発光サイリスタL1〜L3、L5〜L8を点灯させるとし、発光サイリスタL4を非点灯とした。
後述するように、第1の実施の形態では、偶数番号の発光サイリスタLと、奇数番号の発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、すなわち奇数番号の1個の発光サイリスタLと偶数番号の1個の発光サイリスタLとがペアとなって点灯制御される。
一方、発光チップ群#bの発光チップCb1の発光サイリスタL1、L2は、時刻iから時刻rの期間Tb(1)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL3、L4は、時刻rから時刻vの期間Tb(2)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL5、L6は、時刻vから時刻xの期間Tb(3)において点灯制御される。発光チップ群#bの発光チップCb1の発光サイリスタL7、L8(図示せず)は、時刻x以降の期間Tb(4)において点灯制御される。
以下、同様にして番号が9以上の発光サイリスタLが点灯制御される。
そして、発光チップ群#aの発光チップCa1〜Ca20を制御する期間Ta(1)、Ta(2)、Ta(3)、…と、発光チップ群#bの発光チップCb1〜Cb20を制御する期間Tb(1)、Tb(2)、Tb(3)、…とは、期間Tの半分の長さ(位相でいうと180°)ずれているとする。すなわち、期間Tb(1)は、期間Ta(1)が開始したのち、期間Tの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群#aの発光チップCa1を制御する期間Ta(1)、Ta(2)、Ta(3)、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Tの長さを可変としてもよい。
したがって、以下では、時刻cから時刻pまでの期間Ta(1)のみを説明する。なお、時刻aから時刻cまでの期間は、発光チップCa1および発光チップCb1が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
第1転送信号φ1aは、時刻cで「L」であって、時刻nで「L」から「H」に移行し、時刻pで「H」を維持している。
第2転送信号φ2aは、時刻cで「H」であって、時刻mで「H」から「L」に移行し、時刻pで「L」を維持している。
ここで、第1転送信号φ1aと第2転送信号φ2aとを比較すると、期間Ta(1)における第1転送信号φ1aの波形が、期間Ta(2)における第2転送信号φ2aの波形になっている。そして、期間Ta(1)における第2転送信号φ2aの波形が、期間Ta(2)における第1転送信号φ1aの波形になっている。
すなわち、第1転送信号φ1aと第2転送信号φ2aとは期間Tの2倍の期間(2T)を単位として繰り返す信号波形である。そして、時刻mから時刻nまでの期間のように、共に「L」となる期間を挟んで、交互に「H」と「L」とを繰り返している。そして、時刻aから時刻bまでの期間を除いて、第1転送信号φ1と第2転送信号φ2とは、同時に「H」となる期間を有さない。
第1転送信号φ1aと第2転送信号φ2aとの一組の転送信号により、図5に示した転送サイリスタTが、後述するように、順番にオン状態になって、点灯または非点灯の制御の対象である(点灯制御する)発光サイリスタLを設定する。
許可信号φEaは、後述するように、点灯または非点灯の制御の対象である(点灯制御する)発光サイリスタLを点灯可能な状態に設定する。
消灯信号φRaは、後述するように、点灯(発光)している発光サイリスタLをターンオフさせて、消灯させる信号である。
ここでは、期間Ta(1)における設定信号φWe1の波形は、設定信号φWo1の波形と同じである。
そして、設定信号φWo1、φWe1と許可信号φEaとの関係を見ると、設定信号φWo1、φWe1は許可信号φEaが「L」である時刻dから時刻hまでの期間に含まれる時刻eから時刻fまでの期間おいて「L」になっている。
一方、許可信号φEaに対して位相が180°ずれて送信される許可信号φEbと、設定信号φWo1、φWe1との関係を見ると、設定信号φWo1、φWe1は許可信号φEbが「L」である時刻jから時刻oまでの期間に含まれる時刻kから時刻lまでの期間おいて「L」になっている。
このため、許可信号φEaが「L」である期間(時刻dから時刻h)は、発光チップCb1の発光サイリスタL1をターンオンさせて点灯(発光)させるために、設定信号φWo1、φWe1が「L」となる期間(時刻kから時刻l)と重ならないように設定されている。同様に、許可信号φEbが「L」である期間(時刻jから時刻o)は、発光チップCa1の発光サイリスタL1をターンオンさせて点灯(発光)させるために、設定信号φWo1、φWe1が「L」となる期間(時刻eから時刻f)と重ならないように設定されている。
(1)時刻a
発光装置65に基準電位Vsubおよび電源電位Vgaの供給を開始した時刻aでの状態(初期状態)について説明する。
<発光装置65>
図7に示したタイミングチャートの時刻aにおいて、電源ライン200aは「H」(0V)の基準電位Vsubに設定され、電源ライン200bは「L」(−3.3V)の電源電位Vgaに設定される(図4参照)。よって、すべての発光チップC(発光チップCa1〜Ca20および発光チップCb1〜Cb20)のそれぞれのVsub端子は「H」に設定され、それぞれのVga端子は「L」(−3.3V)に設定される。そして、Vga端子に接続されている電源線71が「L」になる。さらに、電流制限抵抗RI1、RI3を介して電源線71に接続されている点灯信号線75−1が「L」になり、電流制限抵抗RI2、RI4を介して電源線71に接続されている点灯信号線75−2が「L」になる(図5参照)。
発光チップCのφWo端子は、電流制限抵抗RW1を介して、設定信号線74−1に接続されている。発光チップCのφWe端子は、電流制限抵抗RW2を介して、設定信号線74−2に接続されている。よって、設定信号線74−1、74−2も「H」になる(図5参照)。
なお、図7および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
転送サイリスタT、設定サイリスタS、発光サイリスタL、設定許可サイリスタTE1、TE2および消灯サイリスタTR1、TR2のアノード端子はVsub端子に接続されているので、「H」に設定される。
一方、奇数番号の転送サイリスタT1、T3、T5、…のそれぞれのカソード端子は、第1転送信号線72に接続され、「H」に設定されている。偶数番号の転送サイリスタT2、T4、T6、…のそれぞれのカソード端子は、第2転送信号線73に接続され、「H」に設定されている。よって、転送サイリスタTのアノード端子およびカソード端子はともに「H」となり、転送サイリスタTはオフ状態にある。
よって、発光サイリスタLのアノード端子およびカソード端子はともに「L」(−3.3V)となっている。消灯サイリスタTR1、TR2は、しきい電圧がともに−4.8Vになっている。
すなわち、ゲート端子Gtの電位と電源線71の「L」(-3.3V)との間の電位が、接続抵抗Rx、Ry、Rzで分圧され、ゲート端子Gsおよびゲート端子Glに設定される。
なお、1個の転送サイリスタTに対して、設定サイリスタSと発光サイリスタLとのペアが2ペア接続されている。
ここでは、接続抵抗Rxの抵抗値Rxを2kΩ、接続抵抗Ryの抵抗値Ryを16kΩ、接続抵抗Rzの抵抗値Rzを6kΩとして説明する。なお、後述するように、接続抵抗Ryの抵抗値Ryは、設定サイリスタSがオン状態になると、変調を受けて0.8kΩ程度に低下する。これらの抵抗値は、後述する動作が実現できればよく、他の抵抗値であってもよい。
これにより、ゲート端子Gs1、Gs2の電位は−1.65Vとなる。よって、設定サイリスタS1、S2のしきい電圧は−3.15Vとなる。
一方、ゲート端子Gl1、Gl2の電位は−2.85Vとなる。よって、発光サイリスタL1、L2のしきい電圧は−4.35Vとなる。なお、前述したように点灯信号線75−1、75−2は「L」(-3.3V)であるが、発光サイリスタL1、L2のしきい電圧がより低いため、発光サイリスタL1、L2はターンオンしない。
これにより、ゲート端子Gs3、Gs4の電位は−3.02Vとなり、設定サイリスタS3、S4のしきい電圧は−4.52Vとなる。
一方、ゲート端子Gl3、Gl4の電位は−3.23Vとなる。よって、発光サイリスタL3、L4のしきい電圧は−4.73Vとなる。
また、番号が5以上の設定サイリスタSのゲート端子Gsの電位および発光サイリスタLのゲート端子Glの電位も−3.3Vとなる。よって、番号が5以上の設定サイリスタTおよび発光サイリスタLのしきい電圧は−4.8Vとなる。
発光チップCb1においても、初期状態は発光チップCa1と同じであるので、説明を省略する。
図7に示す時刻bにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「H」(0V)から「L」(−3.3V)に移行する。これにより発光装置65は動作状態に入る。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT1がターンオンする。しかし、転送サイリスタT3以降の番号の大きい奇数番目の転送サイリスタTはしきい電圧が−4.8Vであるので、ターンオンできない。
そして、転送サイリスタT1のカソード端子(図5の第1転送信号線72)の電位は、転送サイリスタT1のアノード端子の「H」(0V)からpn接合の順方向電位Vd(1.5V)を引いた−1.5Vになる。
さらに、ゲート端子Gt2の電位が−1.5Vとなると、ゲート端子Gs3、Gs3の電位は−1.65Vとなり、設定サイリスタS3、S4はしきい電圧が−3.15Vになる。また、ゲート端子Gl3、Gl4の電位は−2.85Vとなり、発光サイリスタL3、L4はしきい電圧が−4.35Vとなる。
さらにまた、ゲート端子Gt3の電位が−3Vとなると、ゲート端子Gs5、Gs6の電位は−3.02Vとなり、設定サイリスタS5、S6はしきい電圧が−4.52Vになる。また、ゲート端子Gl5、Gl6の電位は−3.23Vとなり、発光サイリスタL3、L4はしきい電圧が−4.73Vとなる。
以下では、ターンオンまたはターンオフに関係するサイリスタについてのみ説明する。
以下では、オン状態にあるサイリスタ(転送サイリスタT、設定サイリスタS、発光サイリスタL、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2)のみを表記する。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
時刻cは、期間Ta(1)の開始時刻である。信号の変化はない。
時刻dにおいて、発光チップ群#aに送信される許可信号φEaが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
許可信号線76が、電流制限抵抗REを介して「L」(-3.3V)になる。すると、許可信号線76に接続されたゲート端子Gte1、Gte2の電位が「L」(-3.3V)になる。すると、設定許可サイリスタTE1、TE2のしきい電圧が−1.5Vから−4.8Vになる。
時刻dの直後において、転送サイリスタT1がオン状態にある。
発光チップCb1が属する発光チップ群#bに送信される信号は変化しないので、発光チップCb1は初期状態が維持されている。
時刻eにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φWo1、φWe1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
設定信号線74−1の電位が、電流制限抵抗RW1を介して、「L」(-3.3V)になる。すると、設定信号線74−1にカソード端子が接続された設定サイリスタS1、S2は、しきい電圧が−1.77Vになっているので、ターンオンする。
すると、ゲート端子Gs1、Gs2の電位が0Vになる。これにより、ゲート端子Gl1、Gl2の電位は、ゲート端子Gs1、Gs2の電位(0V)と、電源線71の電位(Vga(「L」(-3.3V)))との差の電位を接続抵抗Ryと接続抵抗Rzとで分圧した抵抗値となる。なお、接続抵抗Ryは、設定サイリスタSがオン状態になることで、0.8kΩ程度になる。よって、ゲート端子Gl1、Gl2の電位は−0.39Vとなる。これにより、発光サイリスタL1、L2のしきい電圧は−1.89Vになる。
これにより、消灯サイリスタTR1、TR2のゲート端子Gtr1、Gtr2の電位が−1.5Vになり、消灯サイリスタTR1、TR2のしきい電圧が−3Vになる。
設定許可サイリスタTE1、TE2のしきい電圧は−1.5Vであるので、設定信号φWo1が「H」から「L」に移行し、設定信号線74−1、74−2の電位が「H」(0V)から「L」(-3.3V)に移行すると、設定許可サイリスタTE1、TE2がターンオンする。そして、設定信号線74−1、74−2の電位を−1.5Vにする。
時刻fにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φWo1、φWe1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74−1、74−2の電位が「H」になって、設定サイリスタS1、S2は、カソード端子とアノード端子とがともに「H」になるので、ターンオフする。
しかし、オン状態の発光サイリスタL1、L2は、オン状態を維持し、ゲート端子Gl1、Gl2の電位が0Vである。また、転送サイリスタT1はオン状態であるので、ゲート端子Gt1の電位も0Vである。よって、ゲート端子Gt1とゲート端子Gl1、Gl2に、それぞれ接続抵抗Rxおよび接続抵抗Ryで接続されたゲート端子Gs1、Gs2の電位も0Vであって、設定サイリスタS1、S2のしきい電圧は−1.5Vである。
時刻fの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
設定信号線74−1、74−2の電位が「H」になって、設定許可サイリスタTE1、TE2は、カソード端子とアノード端子とがともに「H」になるので、ターンオフする。
時刻gにおいて、発光チップ群#bに送信される第1転送信号φ1bが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号には変化がないので、時刻fの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻bにおける発光チップCa1の動作と同様である。すなわち、転送サイリスタT1がターンオンする。これにより、設定サイリスタS1,S2のしきい電圧が−1.77Vになる。また、第1転送信号線72の電位が−1.5Vになる。
つまり、発光チップCb1は、シフトしたタイミング(位相が180°ずれた関係)で発光チップCa1と同様に動作する。
時刻hにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
許可信号線76の電位が0Vになって、設定許可サイリスタTE1、TE2のゲート端子Gte1、Gte2の電位が0Vになる。すると、設定許可サイリスタTE1、TE2のしきい電圧が−1.5Vになる。
そして、時刻hの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻gの直後の状態が維持される。
時刻iにおいて、期間Tb(1)が開始する。信号の変化はない。
時刻jにおいて、発光チップ群#bに送信される許可信号φEbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻hの直後の状態が維持される。
<発光チップCb1>
発光チップCb1の動作は、時刻dにおける発光チップCa1の動作と同様であるので、詳細な説明を省略する。
時刻jの直後においては、転送サイリスタT1がオン状態にある。
時刻kにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φWo1、φWe1が、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
設定信号線74−1、74−2の電位が、それぞれ電流制限抵抗RW1、RW2を介して、「H」(0V)から「L」(-3.3V)になる。すると、設定信号線74−1、74−2にそれぞれカソード端子が接続された設定許可サイリスタTE1、TE2は、時刻hにおいてしきい電圧が−1.5Vになっているので、ターンオンする。
なお、前述したように、発光サイリスタL1、L2がオン状態であるため、設定サイリスタS1、S2のしきい電圧も−1.5Vになっている。よって、設定許可サイリスタTE1の代わりに、またはともに設定サイリスタS1がターンオンすることがありうる。同様に、設定許可サイリスタTE2の代わりに、またはともに設定サイリスタS2がターンオンすることがありうる。すでに発光サイリスタL1がオン状態であるので、設定サイリスタS1がターンオンしてもかまわない。同様に、すでに発光サイリスタL2がオン状態であるので、設定サイリスタS2がターンオンしてもかまわない。
時刻eの発光チップCa1と同様に、設定サイリスタS1、S2がターンオンし、次いで発光サイリスタL1、L2がターンオンして点灯(発光)する(図7におけるCb1(odd)、Cb1(even))。
時刻kの直後においては、転送サイリスタT1、設定サイリスタS1、S2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。すなわち、発光チップCb1において、2個の発光サイリスタL1、L2が同時に点灯(発光)している。
時刻lにおいて、発光チップ群#aの発光チップCa1と発光チップ群#bの発光チップCb1とが属する発光チップ組#1に送信される設定信号φWe1が、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
設定信号線74−1、74−2の電位が「H」になって、オン状態にあった設定許可サイリスタTE1(および/または設定サイリスタS1)、設定許可サイリスタTE2(および/または設定サイリスタS2)は、カソード端子とアノード端子とがともに「H」になるので、ターンオフする。
しかし、オン状態の発光サイリスタL1、L2はオン状態を維持する。また、設定サイリスタS1、S2のしきい電圧は−1.5Vである。
時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
<発光チップCb1>
時刻fにおける発光チップCa1の動作と同様に、設定信号線74−1、74−2の電位が「L」から「H」になって、設定サイリスタS1、S2がターンオフする。
時刻lの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
時刻mにおいて、発光チップ群#aに送信される第2転送信号φ2aが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vである転送サイリスタT2がターンオンする。しかし、番号が4以上の偶数番目の転送サイリスタTは、しきい電圧が−4.8Vであるので、ターンオンできない。
そして、第2転送信号線73は−1.5Vになる。
時刻mの直後においては、転送サイリスタT1、転送サイリスタT2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの直後の状態が維持される。
時刻nにおいて、発光チップ群#aに送信される第1転送信号φ1aが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT1は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。なお、発光サイリスタL1、L2がオン状態にあって、ゲート端子Gl1の電位は、0Vに維持される。よって、転送サイリスタT1のしきい電圧は−1.5Vが維持される。
時刻nの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻lの状態が維持される。
時刻oにおいて、発光チップ群#aに送信される消灯信号φRaが、「H」(0V)から「L」(−3.3V)に移行する。また、発光チップ群#bに送信される許可信号φEbが、「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
消灯信号φRaが「H」から「L」(−3.3V)に移行すると、消灯信号線77が「L」(−3.3V)になる。すると、時刻eでしきい電圧が−3Vになった消灯サイリスタTR1、TR2がともにターンオンする。なお、消灯サイリスタTR1、TR2のいずれか一方が先にターンオンしてカソード端子が−1.5Vになっても、電流制限抵抗RR1、RR2により、φR端子の電位は「L」(−3.3V)が維持される。よって、消灯サイリスタTR1、TR2はいずれもがターンオンする。
これにより、発光サイリスタL1、L2のアノード端子とカソード端子の電位がともに「H」(0V)になって、ターンオフする。
すると、発光サイリスタL1のゲート端子Gt1および発光サイリスタL2のゲート端子Gt2は「H」(0V)を維持できなくなる。転送サイリスタT1、設定サイリスタS1、設定サイリスタS2がオフ状態であるので、ゲート端子Gl1、Gl2、Gs1、Gs2、Gt1が電源電位Vga(「L」(-3.3V))になる。これにより、発光サイリスタL1、L2、設定サイリスタS1、S2、転送サイリスタT1は、それぞれしきい電圧が−4.8Vになる。
すなわち、発光チップCa1の発光サイリスタL1は、時刻eの設定信号φWo1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの消灯信号φRaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
また、発光チップCa1の発光サイリスタL2は、時刻eの設定信号φWe1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻oの消灯信号φRaが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻eから時刻oまでの期間が、発光チップCa1の発光サイリスタL1の点灯(発光)期間に対応する。
時刻oの直後においては、転送サイリスタT2、消灯サイリスタTR1、TR2がオン状態にある。
発光チップ群#bに送信される許可信号φEbが「L」(−3.3V)から「H」(0V)に移行すると、発光チップCa1における時刻hと同様に、許可信号線76の電位が0Vになって、設定許可サイリスタTE1、TE2のゲート端子Gte1、Gte2の電位が0Vになる。そして、設定許可サイリスタTE1、TE2のしきい電圧が−1.5Vになる。
時刻oの直後においては、転送サイリスタT1がオン状態にあって、発光サイリスタL1、L2がオン状態で点灯(発光)している。
なお、本実施の形態では、時刻oにおいて、発光チップ群#aに送信される消灯信号φRaを「L」から「H」に移行し、発光チップ群#bに送信される許可信号φEbを「L」から「H」に移行したが、これらの移行を同時にする必要はなく、どちらが先でもかまわない。
時刻pにおいて、発光チップ群#aに送信される消灯信号φRaが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
消灯サイリスタTR1、TR2のアノード端子とカソード端子との電位がともに「H」(0V)になるので、消灯サイリスタTR1、TR2がターンオフする。すると、ゲート端子Gtr1、Gtr2の電位が0Vでなくなって、点灯信号線75−1、75−2の電位が電源電位Vga(「L」(-3.3V))になる。
第1転送信号φ1aおよび第2転送信号φ2aは、期間Ta(1)およびTa(2)を周期として変化するため、これらの信号の波形は異なるが、発光チップCa1の動作は、時刻cから時刻pまでの期間Ta(1)の繰り返しとなる。よって、期間Ta(2)では、第1転送信号φ1a、第2転送信号φ2aおよびこれらに関連する転送サイリスタTの説明を除き、発光チップCa1の動作の説明を省略する。
時刻pにおいては、転送サイリスタT2がオン状態にある。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、時刻oの直後の状態が維持される。
時刻qにおいて、発光チップ群#aに送信される許可信号φEaが、「L」(−3.3V)から「H」(0V)に移行する。また、発光チップ群#bに送信される消灯信号φRbが、「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
時刻hと同様であるので説明を省略する。
時刻qの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯(発光)している。
<発光チップCb1>
時刻oにおける発光チップCa1の動作と同様に、消灯信号φRbが「H」(0V)から「L」(−3.3V)に移行すると、オン状態の発光サイリスタL1、L2は、カソード端子およびアノード端子がともに「H」となってターンオフして消灯する。
すなわち、発光チップCb1の発光サイリスタL1は、時刻kの設定信号φWo1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの消灯信号φRbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL1の点灯(発光)期間に対応する。
発光チップCb1の発光サイリスタL2は、時刻kの設定信号φWe1が「H」から「L」に移行するタイミングで点灯(発光)(ターンオン)し、時刻qの消灯信号φRbが「L」から「H」に移行するタイミングで消灯(ターンオフ)する。時刻kから時刻qまでの期間が、発光チップCb1の発光サイリスタL2の点灯(発光)期間に対応する。
時刻qの直後においては、転送サイリスタT2、消灯サイリスタTR1、TR2がオン状態にある。
時刻rにおいて、発光チップ群#bに送信される消灯信号φRbが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
発光チップCa1が属する発光チップ群#aに送信される信号に変化がないので、時刻qの直後の状態が維持される。
<発光チップCb1>
発光チップCa1における時刻pと同様に、オン状態の消灯サイリスタTR1、TR2がターンオフする。そして、点灯信号線75−1、75−2の電位が電源電位Vga(「L」(−3.3V))になる。いずれの発光サイリスタLもしきい電圧は−3.3Vより低いので、ターンオンしない。
時刻rの直後においては、転送サイリスタT2がオン状態にある。
時刻rにおいて、発光チップ群#bの発光サイリスタL1を制御する期間Tb(1)が終了する。
時刻sにおいて、発光チップCa1が属する発光チップ群#aへ送信される第1転送信号φ1aが「H」(0V)から「L」(−3.3V)に移行する。
<発光チップCa1>
しきい電圧が−3Vであった転送サイリスタT3がターンオンする。これにより、ゲート端子Gt3は「H」(0V)になる。そして、ゲート端子Gt4の電位は−1.5Vになり、転送サイリスタT4のしきい電圧は−3Vになる。
なお、時刻sの直後においては、転送サイリスタT2、T3がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻sの直後においては、転送サイリスタT2がオン状態になっていて、発光サイリスタL3がオン状態で点灯(発光)している。なお、発光サイリスタL4は消灯状態が維持されている。これについては、後述する。
時刻tにおいて、発光チップCa1が属する発光チップ群#aへ送信される第2転送信号φ2aが「L」(−3.3V)から「H」(0V)に移行する。
<発光チップCa1>
オン状態にあった転送サイリスタT2は、カソード端子およびアノード端子がともに「H」となるので、ターンオフする。
時刻tの直後においては、転送サイリスタT3がオン状態にあって、発光サイリスタL3、L4がオン状態で点灯(発光)している。
<発光チップCb1>
発光チップCb1が属する発光チップ群#bに送信される信号に変化がないので、状態の変化はない。
なお、時刻tの直後においては、転送サイリスタT2がオン状態にあって、発光サイリスタL3がオン状態で点灯(発光)している。
時刻uにおいて、発光チップCa1の発光サイリスタL3、L4を制御する期間Ta(2)が終了する。時刻vにおいて、発光チップCb1の発光サイリスタL3、L4を制御する期間Tb(2)が終了する。時刻wにおいて、発光チップCa1の発光サイリスタL5、L6を制御する期間Ta(3)が終了する。時刻xにおいて、発光チップCb1の発光サイリスタL5、L6を制御する期間Tb(3)が終了する。そして、時刻yにおいて、発光チップCa1の発光サイリスタL7、L8を制御する期間Ta(4)が終了する。以下同様に、発光チップCのすべての発光サイリスタLの点灯制御を行う。
はじめに転送サイリスタTの動作を説明する。
第1の実施の形態における発光チップCでは、2相の転送信号(第1転送信号φ1および第2転送信号φ2)により、転送サイリスタTのオン状態を順に移している。
すなわち、2相の転送信号の内の一方の転送信号が「L」(−3.3V)になることにより、一方の転送信号がカソード端子に送信された番号nの転送サイリスタTnがオン状態になり、そのゲート端子Gtnが「H」(0V)になる。「H」(0V)になったゲート端子Gtnと順バイアスの結合ダイオードDnで接続された隣接する転送サイリスタTn+1のゲート端子Gtn+1の電位が−1.5Vになる。これにより、転送サイリスタTn+1は、しきい電圧が上昇(本実施の形態では、−4.5Vから−3V)し、他方の転送信号が「L」(−3.3V)となるタイミングでオン状態になる。
つまり、2相の転送信号(第1転送信号φ1および第2転送信号φ2)を、「L」(−3.3V)の期間が重なる(図7における時刻mから時刻nまでの期間)ように、位相をずらして送信することにより、転送サイリスタTを順次オン状態に設定する。
このとき、点灯信号線75−1、75−2は、電源電位Vga(「L」(−3.3V))になっているので、しきい電圧が−1.89Vの発光サイリスタL2n−1、L2nがターンオンして、点灯(発光)する。
すなわち、発光サイリスタLが点灯(発光)する点灯期間は、設定信号φWo(設定信号φWo1〜φWo20)、φWe(設定信号φWe1〜φWe20)が、「L」になるタイミング(時刻)から、消灯信号φRa、φRbが「H」から「L」になる時刻(例えば、図7における時刻eから時刻o)までとなる。
発光サイリスタL2n−1または発光サイリスタL2nを点灯させないときは、点灯させる場合に「H」から「L」に移行させる時刻(タイミング)(たとえば、時刻e)において、設定信号φWo(設定信号φWo1〜φWo20)または設定信号φWe(設定信号φWe1〜φWe20)を「H」(0V)のままに維持する。これにより、設定サイリスタS2n−1または設定サイリスタS2nはターンオンせず、ゲート端子Gl2n−1またはゲート端子Gl2nの電圧が−2.48Vに維持される。このため、発光サイリスタL2n−1または発光サイリスタL2nは、しきい電圧が−3.98Vであるため、ターンオンしない。
以上説明したように、発光チップCの発光サイリスタLを個別に点灯制御できる。
よって、消灯信号φRが「H」(0V)から「L」(-3.3V)に移行しても、消灯サイリスタTR1または消灯サイリスタTR2はターンオンしない(たとえば図7における時刻o)。しかし、発光サイリスタL2n−1または発光サイリスタL2nはオフ状態で点灯(発光)していないため、消灯サイリスタTR1または消灯サイリスタTR2をターンオンして消灯させることを要しない。
発光サイリスタL2n−1および発光サイリスタL2nの両方を点灯させないときも同様である。
許可信号φEは許可信号線76を介して、設定許可サイリスタTE1、TE2のそれぞれのゲート端子Gte1、Gte2に供給されるため、許可信号φEが「L」(−3.3V)であると、設定許可サイリスタTE1、TE2のしきい電圧はいずれも−4.8Vである。このため、設定信号φWo(設定信号φWo1〜φWo20)および/または設定信号φWe(設定信号φWe1〜φWe20)が「L」(−3.3V)となっても、設定許可サイリスタTE1、TE2はターンオンせず、設定サイリスタS2n−1および/または設定サイリスタS2nがターンオンする。
すなわち、許可信号φE(許可信号φEa、φEb)が「L」であれば、設定許可サイリスタTE1、TE2をオフ状態に設定して、発光チップCが点灯することを許可し、「H」であれば、設定許可サイリスタTE1、TE2をオン状態に設定して、発光チップCが点灯することを阻止する。よって、許可信号φE(許可信号φEa、φEb)は発光チップCの点灯を制御するイネーブル信号として働いている。
第1の実施の形態では、発光チップ群#aに属する発光チップCと発光チップ群#bに属する発光チップCとから構成される発光チップ組に対して、それぞれの発光チップCの発光サイリスタLを共に点灯(発光)させるときは、共通に送信する設定信号φW(設定信号φWo(φWo1〜φWo20)、設定信号φWe(φWe1〜φWe20))に「L」になる期間を2つ設けている(図7の時刻eから時刻fまでの期間および時刻kから時刻lまでの期間)。前の「L」の期間は発光チップ群#aの発光チップCに対して、後の「L」の期間は発光チップ群#bの発光チップCに対して、点灯の開始を設定する。
すなわち、位相を180°ずらしているので、設定信号φW(設定信号φWo(φWo1〜φWo20)および設定信号φWe(φWe1〜φWe20))にそれぞれ設ける2つの「L」の時刻は、それぞれ期間Tの前半の1/2と後半の1/2の期間に設ければよい。
よって、発光チップ群#aの発光チップCに送信する許可信号φEaの「L」の期間と、その発光チップCに送信する設定信号φWo(φWo1〜φWo20)および設定信号φWe(φWe1〜φWe20)の「L」の期間が重なるようし、発光チップ群#bの発光チップCに送信する設定信号φWo(φWo1〜φWo20)および設定信号φWe(φWe1〜φWe20)の「L」の期間と重ならないようにすればよい。許可信号φEbについても同様である。
前述したように、発光サイリスタLの点灯期間は、設定信号φWが「L」に移行して発光サイリスタLをターンオンする時刻から、消灯信号φRが「L」から「H」に移行して発光サイリスタLをターンオフ(消灯)する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
よって、図7では、設定信号φWo(φWo1〜φWo20)および設定信号φWe(φWe1〜φWe20)が「L」になる時刻(タイミング)を同じ(例えば図7において時刻dまたは時刻k)としたが、それぞれの期間Tにおいて、設定信号φWo(φWo1〜φWo20)と設定信号φWe(φWe1〜φWe20)が「H」から「L」に移行する時刻(タイミング)およびを調整することで、光量補正できる。
よって、第1の実施の形態において、「同時に点灯」とは、同時刻に点灯を開始する状態だけでなく、点灯している期間が一部重なっている場合を含む。
さらに、第1の実施の形態の発光チップCでは、設定許可サイリスタTE1、TE2、消灯サイリスタTR1、TR2を発光チップCの基板80上の左右のいずれの側に配置してもよい。
第2の実施の形態では、発光チップCの構成が第1の実施の形態と異なっている。これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。
図8は、第2の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図8(a)は発光チップCの構成を示し、図8(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群(#aおよび#b)に分けられている。
そして、図8(b)の第2の実施の形態の回路基板62では、図4(b)における設定信号発生部150oを設定信号発生部150lに、設定信号φWo1〜φWo20を設定信号φWl1〜φWl20に、設定信号ライン205o1〜205o20を、設定信号ライン205l1〜205l20に置き換えている。
同様に、図8(b)の第2の実施の形態の回路基板62では、図4(b)における設定信号発生部150eを設定信号発生部150rに、設定信号φWe1〜φWe20を設定信号φWr1〜φWr20に、設定信号ライン205e1〜205e20を、設定信号ライン205r1〜205r20に置き換えている。
なお、他の構成は第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
第2の実施の形態の発光チップCは、転送サイリスタT1〜T256、設定サイリスタS1〜S256、発光サイリスタL1〜L256を備えるSLED−lと、転送サイリスタT257〜T512、設定サイリスタS257〜S512、発光サイリスタL257〜L512を備えるSLED−rとを備えている。すなわち、512個の発光サイリスタLなどが左右に分けられている。
そして、転送サイリスタTの個数が、第1の実施の形態の256個と異なり、512個となっている。これに伴い、結合ダイオードDの個数が511個になっている。また、スタートダイオードDsがスタートダイオードDslとなり、新たにスタートダイオードDsrが加わっている。さらに、発光チップCは、電流制限抵抗R1を2個、電流制限抵抗R2を2個備えている。
奇数番号の転送サイリスタT1、T3、…、T255のカソード端子が第1転送信号線72lに、偶数番号の転送サイリスタT2、T4、…、T256のカソード端子が第2転送信号線73lに接続されている。
同様に、奇数番号の転送サイリスタT257、T259、…、T511のカソード端子が第1転送信号線72rに、偶数番号の転送サイリスタT258、T260、…、T512のカソード端子が第2転送信号線73rに接続されている。
第1転送信号線72lおよび第1転送信号線72rはそれぞれ電流制限抵抗R1を介して、φ1端子に接続されている。また、第2転送信号線73lおよび第2転送信号線73rはそれぞれ電流制限抵抗R1を介して、φ2端子に接続されている。
そして、スタートダイオードDslのカソード端子はゲート端子Gt1に、アノード端子は第2転送信号線73lに接続されている。
そして、スタートダイオードDsrのカソード端子はゲート端子Gt512に、アノード端子は第2転送信号線73rに接続されている。
設定サイリスタS257〜S512のカソード端子および設定許可サイリスタTE2のカソード端子は、設定信号線74rに接続されている。設定信号線74rは電流制限抵抗RW2を介して、φWr端子に接続されている。
同様に、発光サイリスタL257〜L512のカソード端子および消灯サイリスタTR2のゲート端子Gtr2は、点灯信号線75rに接続されている。点灯信号線75rは、発光サイリスタL512のカソード端子から、逆順で発光サイリスタL257のカソード端子までを接続したのち、発光サイリスタL512に戻るようにU字状に構成されている(戻り線)。これにより、点灯信号線75rの抵抗値が低減される。そして、点灯信号線75rのU字状の両端部が、それぞれ電流制限抵抗RI3、RI4を介して、電源線71に接続されている。
すなわち、本実施の形態を用いない発光チップCでは、1個の転送サイリスタTに対して、1個の設定サイリスタSと1個の発光サイリスタLとが接続されている。
この発光チップCは、第1の実施の形態で説明したと同様に構成される。
第2の実施の形態では、SLED−lの発光サイリスタLと、SLED−rの発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、すなわちSLED−lの1個の発光サイリスタLとSLED−rの1個の発光サイリスタLとがペアとなって点灯制御される。
このように、第2の実施の形態の発光チップCにおいても、発光チップCあたり最大2個の発光サイリスタLを同時に点灯(発光)させうる。
発光装置65および発光チップCaおよびCbの動作は、第1の実施の形態で説明したと同様であるので、説明を省略する。
第2の実施の形態の発光チップCでは、図9から分かるように、SLED−rの転送サイリスタTに接続される第1転送信号線72rは、SLED−lの部分を横切って配線され、SLED−lの転送サイリスタTに接続される第2転送信号線73lは、SLED−rの部分を横切って配線されている。
同様に、SLED−rの設定サイリスタSに接続される設定信号線74rは、SLED−lの部分を横切って配線されている。
さらに、消灯サイリスタTR1のゲート端子Gtr1に接続される点灯信号線75lは、SLED−rの部分を横切って配線されている。
すなわち、第2の実施の形態の発光チップCでは、SLED−lの部分またはSLED−rの部分において接続されない配線が設けられている。
これに対し、第1の実施の形態の発光チップCでは、図5に示すように、接続されない配線がない。
よって、第1の実施の形態の発光チップCでは、第2の実施の形態の発光チップCに比べ、基板80を横切る配線が2本少なく、基板80の幅を狭くできる。
第3の実施の形態は、第1の実施の形態と自己走査型発光素子アレイ(SLED)チップである発光チップCの回路構成が異なっている。これに伴い、タイミングチャートが異なる。他の構成は、第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける設定サイリスタS1、S2、S3、…の代わりに、設定素子の一例としての設定ショットキーダイオードSDw1、SDw2、SDw3、…が設けられている。そして、設定許可サイリスタTE1、TE2の代わりに、許可素子の一例として許可ショットキーダイオードSDe1、SDe2、SDe3、…が設けられている。ここでも、設定ショットキーダイオードSDw1、SDw2、SDw3、…をそれぞれ区別しないときは設定ショットキーダイオードSDwと、許可ショットキーダイオードSDe1、SDe2、SDe3、…をそれぞれ区別しないときは許可ショットキーダイオードSDeと表記する。
そして、第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける接続抵抗Ry、Rzを設けていない。
さらに、第3の実施の形態の発光チップCでは、第1の実施の形態の発光チップCにおける設定許可サイリスタTE1、TE2および電流制限抵抗RE、RW1、RW2を設けていない。
転送サイリスタT1のゲート端子Gt1は、接続抵抗Rxを介して、許可ショットキーダイオードSDe1のアノード端子、設定ショットキーダイオードSDw1のアノード端子および発光サイリスタL1のゲート端子Gl1に接続されている。また、転送サイリスタT1のゲート端子Gt1は、他の接続抵抗Rxを介して、許可ショットキーダイオードSDe2のアノード端子、設定ショットキーダイオードSDw2のアノード端子および発光サイリスタL2のゲート端子Gl2に接続されている。他の転送サイリスタTでも同様である。
すなわち、1個の接続抵抗Rxを介して接続される1個の許可ショットキーダイオードSDe、1個の設定ショットキーダイオードSDwおよび1個の発光サイリスタLを1ペアとすると、1個の転送サイリスタTのゲート端子Gtは、2ペアの許可ショットキーダイオードSDe、設定ショットキーダイオードSDwおよび発光サイリスタLに接続されている。
なお、許可ショットキーダイオードSDe、設定ショットキーダイオードSDwは、図6(a)、(b)において、領域112のn型の第4半導体層84およびn型オーミック電極122の代わりに、領域111があった部分にp型の第3半導体層83に対してショットキー接合する2個のショットキー電極を設ければよい。詳細な説明は省略する。
この発光チップCも、第1の実施の形態で説明したと同様に構成される。
第1の実施の形態で説明したように、転送サイリスタTがターンオンすると、ゲート端子Gtの電位は0Vになる。以下では、転送サイリスタTのゲート端子Gtの電位が0Vである場合を説明する。
この状態で、許可信号φEが「L」(-3.3V)であると、許可信号φEが送信されるφE端子に接続された許可信号線76が「L」(-3.3V)になる。転送サイリスタTのゲート端子Gtの電位が0Vのときは、許可ショットキーダイオードSDeが順バイアスになる。そして、許可ショットキーダイオードSDeのアノード端子(発光サイリスタLのゲート端子Gl)の電位が、「L」(-3.3V)からショットキー接合の順方向電位Vs(0.5V)を引いた−2.8Vになる。よって、発光サイリスタLのしきい電圧は、−4.3Vになる。よって、点灯信号線75−1、75−2の電位が電源電位Vga(「L」(-3.3V))であっても、発光サイリスタLはターンオンしない。
すなわち、転送サイリスタTのゲート端子Gtの電位が0Vでは、発光サイリスタLは、ゲート端子Glの電位が0Vでしきい電圧が−1.5Vとなる。よって、点灯信号線75−1、75−2の電位が電源電位Vga(「L」(-3.3V))であると、発光サイリスタLがターンオンする。
この状態は、許可信号φEが「H」(0V)または「L」(-3.3V)のいずれであっても、同様である。
一方、許可信号φEと設定信号φW(設定信号φWe、φWo)の少なくとも一方が「L」(-3.3V)であると、発光サイリスタLはターンオンしない。
このことから、許可ショットキーダイオードSDeは、第1の実施の形態の発光チップCにおける、設定許可サイリスタTE1、TE2と同様に動作する。一方、設定ショットキーダイオードSDwは、第1の実施の形態の発光チップCにおける、設定サイリスタSと同様に動作する。
ただし、第3の実施の形態における許可信号φEおよび設定信号φW(設定信号φWe、φWo)は、第1の実施の形態の場合とは、「H」(0V)と「L」(-3.3V)との関係が逆になっている。
上述したように、許可信号φEa、φEbおよび設定信号設定信号φWe1、φWo1は、「H」(0V)と「L」(-3.3V)との関係が逆になっている。
よって、詳細な説明を省略するが、第2の実施の形態における発光チップCは、第1の実施の形態での発光チップCと同様に動作する。
すなわち、第3の実施の形態では、偶数番号の発光サイリスタLと、奇数番号の発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、つまり奇数番号の1個の発光サイリスタLと偶数番号の1個の発光サイリスタLとがペアとなって点灯制御される。
第4の実施の形態は、第3の実施の形態と発光チップCの回路構成が異なっている。
これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。
図13は、第4の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図13(a)は発光チップCの構成を示し、図13(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態では、発光チップCは2つの発光チップ群(#aおよび#b)に分けられている。
そして、図13(b)の第4の実施の形態では、図4(b)に示す第1の実施の形態の設定信号発生部150oを設定信号発生部150lに、設定信号φWo1〜φWo20を設定信号φWl1〜φWl20に、設定信号ライン205o1〜205o20を、設定信号ライン205l1〜205l20に置き換えている。さらに、消灯信号発生部140aを点灯信号発生部180aに、消灯信号φRaを点灯信号φIaに置き換えている。
同様に、図13(b)の第4の実施の形態の回路基板62では、図4(b)に示す第1の実施の形態の設定信号発生部150eを設定信号発生部150rに、設定信号φWe1〜φWe20を設定信号φWr1〜φWr20に、設定信号ライン205e1〜205e20を、設定信号ライン205r1〜205r20に置き換えている。さらに、消灯信号発生部140bを点灯信号発生部180bに、消灯信号φRbを点灯信号φIbに置き換えている。
ここでも、点灯信号φIa、φIbをそれぞれ区別しないときは、点灯信号φIと表記する。
なお、他の構成は第1の実施の形態と同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
点灯信号φIは、第1、第2の実施の形態における消灯信号φRと同様に、点灯制御信号の一例である。
第4の実施の形態の発光チップCは、転送サイリスタT1〜T256、許可ショットキーダイオードSDe1〜SDe256、設定ショットキーダイオードSDw1〜SDw256、発光サイリスタL1〜L256を備えるSLED−lと、転送サイリスタT257〜T512、許可ショットキーダイオードSDe257〜SDe512、設定ショットキーダイオードSDw257〜SDw512、発光サイリスタL257〜L512を備えるSLED−rとを備えている。すなわち、512個の発光サイリスタLなどが左右に分けられている。
これに対して、第4の実施の形態の発光チップCは、1個の転送サイリスタTに対して、1ペアの許可ショットキーダイオードSDe、設定ショットキーダイオードSDw、発光サイリスタLが接続されている。この構成は、第2の実施の形態と同様である。
よって、第4の実施の形態では、第2の実施の形態と同様に、両端の発光サイリスタLから内側へ向かって、2個の発光サイリスタLが順に点灯制御されていく。
さらに、SLED−lの発光サイリスタL1〜L256のカソード端子は、点灯信号線75−1に接続され、点灯信号線75−1は電流制限抵抗RI1を介して、φI端子に接続されている。同様に、SLED−rの発光サイリスタL257〜L512のカソード端子は、点灯信号線75−2に接続され、点灯信号線75−2は電流制限抵抗RI2を介して、φI端子に接続されている。
なお、第4の実施の形態の発光チップCは、図11に示した第3の実施の形態の発光チップCにおける消灯サイリスタTR1、TR2、電流制限抵抗RR1、RR2、RI3、RI4を備えていない。
この発光チップCも、第1の実施の形態で説明したと同様に構成される。
図15のタイミングチャートでは、図12に示した第3の実施の形態における発光チップCの動作を説明するタイミングチャートにおいて、消灯信号φRaが点灯信号φIaに、消灯信号φRbが点灯信号φIbに、発光チップCa1(odd)が発光チップCa1(SLED−l)に、発光チップCb1(odd)が発光チップCb1(SLED−l)に、発光チップCa1(even)が発光チップCa1(SLED−r)に、発光チップCb1(even)が発光チップCb1(SLED−r)に置き換えている。
すなわち、第4の実施の形態では、SLED−lの発光サイリスタLと、SLED−rの発光サイリスタLとがそれぞれ発光素子群を構成し、それぞれの発光素子群の1個の発光サイリスタL、つまりSLED−lの1個の発光サイリスタLとSLED−rの1個の発光サイリスタLとがペアとなって点灯制御される。
一方、図15のタイミングチャートの点灯信号φIa、φIbは、図12の第3の実施の形態におけるタイミングチャートの消灯信号φRa、φRbの「H」(0V)と「L」(-3.3V)との関係を逆にしたものと同じである。そして、第4の実施の形態と第3の実施の形態とで、点灯信号線75−1、75−2の電位は同じである。
すなわち、点灯信号φIaが時刻cで「H」(0V)から「L」(-3.3V)に移行すると、点灯信号線75−1は、「H」(0V)から「L」(-3.3V)になる。すなわち、第3の実施の形態における図12の時刻cにおいて、点灯信号線75−1が「L」(-3.3V)になっている状態と同じである。なお、時刻a〜時刻cの間の点灯信号線75−1の電位は異なっているが、発光チップCの動作には影響しない。
そして、点灯信号φIaが時刻oで「L」(-3.3V)から「H」(0V)に移行し、点灯信号線75−1が「L」(-3.3V)から「H」(0V)になると、オン状態にあった発光サイリスタL1がアノード端子とカソード端子とがともに「H」(0V)になって、ターンオフして消灯する。
これは、第3の実施の形態における図12の時刻oにおいて、消灯信号φRaが「H」(0V)から「L」(-3.3V)に移行して、点灯信号線75−1が「L」(-3.3V)から「H」(0V)になることと同じである。
よって、第4の実施の形態の発光装置65および発光チップCは、第3の実施の形態の発光装置65および発光チップCと同様に動作する。
すなわち、1個の発光チップCにおいて、2個の発光サイリスタLが同時に点灯(発光)しうる。
第5の実施の形態は、第4の実施の形態と発光チップCの回路構成が異なっている。
これにともない、発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成が第3の実施の形態と異なっている。
図16は、第5の実施の形態における発光チップCの構成、信号発生回路110の構成および回路基板62上の配線構成を示した図である。図16(a)は発光チップCの構成を示し、図16(b)は発光装置65の信号発生回路110の構成および回路基板62上の配線構成を示す。本実施の形態でも、発光チップCは2つの発光チップ群(#aおよび#b)に分けられている。
そして、図16(b)の第5の実施の形態では、図13(b)に示した第4の実施の形態の設定信号発生部150oを許可信号発生部130lに、設定信号φWo1〜φWo20を許可信号φEl1〜φEl20に、設定信号ライン205o1〜205o20を、許可信号ライン203l1〜203l20に置き換えている。さらに、許可信号発生部130aを設定信号発生部150aに、許可信号φEaを設定信号φWaに置き換えている。
同様に、図16(b)の第5の実施の形態では、図13(b)に示した第4の実施の形態の設定信号発生部150eを許可信号発生部130rに、設定信号φWe1〜φWe20を許可信号φEr1〜φEr20に、設定信号ライン205e1〜205e20を、許可信号ライン203r1〜203r20に置き換えている。さらに、許可信号発生部130bを設定信号発生部150bに、許可信号φEbを設定信号φWbに置き換えている。
第5の実施の形態の発光チップCでは、設定ショットキーダイオードSDwのカソード端子は、設定信号線74に接続されている。設定信号線74はφW端子に接続されている。一方、SLED−lの許可ショットキーダイオードSDe1〜SDe128のカソード端子は、許可信号線76lに接続されている。許可信号線76lはφEl端子に接続されている。同様に、SLED−rの許可ショットキーダイオードSDe129〜SDe512のカソード端子は、許可信号線76rに接続されている。許可信号線76rはφEr端子に接続されている。
この発光チップCも、第1の実施の形態で説明したと同様に構成される。
図18のタイミングチャートは、図15に示した第4の実施の形態におけるタイミングチャートにおいて、許可信号φEaを設定信号φWaに、許可信号φEbを設定信号φWbに、設定信号φWl1を許可信号φEl1に、設定信号φWr1を許可信号φEr1に置き換えたものである。
すなわち、第5の実施の形態では、第4の実施の形態における許可信号φEと設定信号φWの機能を逆にしている。これは、第3の実施の形態で説明したように、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwとを用いる場合には、許可信号φEと設定信号φWとを入れ替えてもよいことによる。また、図17において、許可ショットキーダイオードSDeと設定ショットキーダイオードSDwとは、ゲート端子Gtに対して対称の位置に配置され、同様に動作する。よって、第5の実施の形態における動作の詳細についての説明を省略する。
また、第1の実施の形態から第5の実施の形態において、第1転送信号φ1と第2転送信号φ2とを群毎に分けたが、第1転送信号φ1と第2転送信号φ2とを群毎に分けずに各群に共通の配線を介して各群に共通に供給してもよい。
さらに、第1の実施の形態から第5の実施の形態において、電気的手段として抵抗や結合ダイオードDを用いたが、電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよい。
Claims (5)
- 複数の発光素子をそれぞれ有する複数の発光チップと、
前記複数の発光チップの前記複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、前記発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、
前記各発光素子が前記転送信号により前記制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも前記発光チップ群毎に共通に送信するための第4の配線と
を備える発光装置。 - 前記複数の発光チップの各発光チップは、
前記転送信号により前記各発光素子を前記制御の対象として設定する複数の転送素子と、
それぞれが前記第1の選択信号により前記各発光チップを点灯の対象として選択される複数の設定素子とを備え、
前記複数の発光素子の各発光素子は前記複数の設定素子の各設定素子に対応して設けられ、
前記設定素子と当該設定素子に対応する発光素子との組み合わせが前記複数の転送素子の各転送素子に対応して複数設けられ、
前記複数の発光素子群の各発光素子群は、前記複数の転送素子の各転送素子に設けられた前記設定素子と当該設定素子に対応する発光素子との複数の組み合わせから、当該転送素子毎に選ばれて構成されていること
を特徴とする請求項1に記載の発光装置。 - 前記複数の発光チップの各発光チップは、前記発光素子群毎に、前記設定素子に並列に許可素子をさらに備えることを特徴とする請求項2に記載の発光装置。
- 複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。 - 像保持体と、
前記像保持体を帯電する帯電手段と、
複数の発光素子をそれぞれ有する複数の発光チップと、当該複数の発光チップの当該複数の発光素子の各発光素子を点灯または非点灯の制御の対象として順に設定する転送信号を、当該複数の発光チップの各発光チップに送信するための第1の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該複数の発光チップが複数の群に分けられて構成された発光チップ群毎に、当該発光チップ群を点灯の対象として選択する第1の選択信号を、共通に送信するための第2の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、当該発光チップ群に属する各発光チップ内で複数の群に分けられた各発光素子群において、異なる発光チップ群に属する発光素子群が組となって構成された発光素子群の組毎に、当該発光素子群の組を点灯の対象として選択する第2の選択信号を、共通に送信するための第3の配線と、当該各発光素子が当該転送信号により当該制御の対象に設定されている期間に、点灯のための電力供給を制御する点灯制御信号を、少なくとも当該発光チップ群毎に共通に送信するための第4の配線とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072830A JP5760586B2 (ja) | 2011-03-29 | 2011-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
US13/195,350 US8508566B2 (en) | 2011-03-29 | 2011-08-01 | Light emitting apparatus, print head and image forming apparatus |
EP11177906A EP2511769A2 (en) | 2011-03-29 | 2011-08-18 | Light emitting apparatus, print head and image forming apparatus |
KR1020110088872A KR101498574B1 (ko) | 2011-03-29 | 2011-09-02 | 발광 장치, 프린트 헤드 및 화상 형성 장치 |
CN201110318008.9A CN102736475B (zh) | 2011-03-29 | 2011-10-18 | 发光设备、打印头及图像形成设备 |
SG2012017687A SG184655A1 (en) | 2011-03-29 | 2012-03-12 | Light emitting apparatus, print head and image forming apparatus |
MYPI2012700095A MY161326A (en) | 2011-03-29 | 2012-03-16 | Light emitting apparatus, print head and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011072830A JP5760586B2 (ja) | 2011-03-29 | 2011-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012206332A true JP2012206332A (ja) | 2012-10-25 |
JP5760586B2 JP5760586B2 (ja) | 2015-08-12 |
Family
ID=44719270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011072830A Active JP5760586B2 (ja) | 2011-03-29 | 2011-03-29 | 発光装置、プリントヘッドおよび画像形成装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8508566B2 (ja) |
EP (1) | EP2511769A2 (ja) |
JP (1) | JP5760586B2 (ja) |
KR (1) | KR101498574B1 (ja) |
CN (1) | CN102736475B (ja) |
MY (1) | MY161326A (ja) |
SG (1) | SG184655A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018018946A (ja) * | 2016-07-27 | 2018-02-01 | 富士ゼロックス株式会社 | レーザ部品、レーザ光発生装置及び光干渉断層計 |
JP2018030319A (ja) * | 2016-08-25 | 2018-03-01 | 富士ゼロックス株式会社 | 露光装置、画像形成装置およびプログラム |
US10698334B2 (en) | 2017-12-01 | 2020-06-30 | Canon Kabushiki Kaisha | Light emitting element array having a plurality of light emitting thyristors in island structures, exposing head using the same, and image forming apparatus using the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
JP7080736B2 (ja) | 2018-06-12 | 2022-06-06 | キヤノン株式会社 | 露光ヘッド及び画像形成装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
JP2007095821A (ja) * | 2005-09-27 | 2007-04-12 | Kyocera Corp | 発光装置および画像形成装置 |
JP2010115810A (ja) * | 2008-11-11 | 2010-05-27 | Fuji Xerox Co Ltd | 発光装置、発光素子チップ |
JP2011218791A (ja) * | 2010-03-23 | 2011-11-04 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2169731B1 (en) * | 2007-06-25 | 2012-10-31 | Kyocera Corporation | Light-emitting element array, light-emitting device, and image forming device |
JP4803238B2 (ja) | 2008-11-10 | 2011-10-26 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
JP4656227B2 (ja) * | 2008-11-11 | 2011-03-23 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
-
2011
- 2011-03-29 JP JP2011072830A patent/JP5760586B2/ja active Active
- 2011-08-01 US US13/195,350 patent/US8508566B2/en not_active Expired - Fee Related
- 2011-08-18 EP EP11177906A patent/EP2511769A2/en not_active Withdrawn
- 2011-09-02 KR KR1020110088872A patent/KR101498574B1/ko active IP Right Grant
- 2011-10-18 CN CN201110318008.9A patent/CN102736475B/zh active Active
-
2012
- 2012-03-12 SG SG2012017687A patent/SG184655A1/en unknown
- 2012-03-16 MY MYPI2012700095A patent/MY161326A/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
JP2007095821A (ja) * | 2005-09-27 | 2007-04-12 | Kyocera Corp | 発光装置および画像形成装置 |
JP2010115810A (ja) * | 2008-11-11 | 2010-05-27 | Fuji Xerox Co Ltd | 発光装置、発光素子チップ |
JP2011218791A (ja) * | 2010-03-23 | 2011-11-04 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018018946A (ja) * | 2016-07-27 | 2018-02-01 | 富士ゼロックス株式会社 | レーザ部品、レーザ光発生装置及び光干渉断層計 |
JP2018030319A (ja) * | 2016-08-25 | 2018-03-01 | 富士ゼロックス株式会社 | 露光装置、画像形成装置およびプログラム |
US10698334B2 (en) | 2017-12-01 | 2020-06-30 | Canon Kabushiki Kaisha | Light emitting element array having a plurality of light emitting thyristors in island structures, exposing head using the same, and image forming apparatus using the same |
Also Published As
Publication number | Publication date |
---|---|
SG184655A1 (en) | 2012-10-30 |
MY161326A (en) | 2017-04-14 |
US20120249715A1 (en) | 2012-10-04 |
JP5760586B2 (ja) | 2015-08-12 |
KR20120111874A (ko) | 2012-10-11 |
US8508566B2 (en) | 2013-08-13 |
KR101498574B1 (ko) | 2015-03-04 |
CN102736475A (zh) | 2012-10-17 |
EP2511769A2 (en) | 2012-10-17 |
CN102736475B (zh) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5402456B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011218791A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP6225723B2 (ja) | 光走査ヘッド、画像処理装置、光量補正制御プログラム | |
JP5760586B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
KR101482672B1 (ko) | 발광 장치, 발광 소자 어레이, 프린트 헤드, 화상 형성 장치 및 발광 제어 방법 | |
CN102468319B (zh) | 发光芯片、发光装置、打印头及图像形成设备 | |
JP2011051319A (ja) | 発光装置、自己走査型発光素子アレイの駆動方法、プリントヘッドおよび画像形成装置 | |
KR101632003B1 (ko) | 발광 장치, 프린트 헤드, 및 화상 형성 장치 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP4614017B1 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP5445269B2 (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2011066163A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2015074180A (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5857831B2 (ja) | 発光チップ、プリントヘッド、画像形成装置およびセット−リセットフリップフロップ回路 | |
JP5849718B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP5664096B2 (ja) | 発光装置、発光装置の駆動方法、発光チップ、プリントヘッドおよび画像形成装置 | |
JP6209927B2 (ja) | 発光部品、プリントヘッド及び画像形成装置 | |
JP5316589B2 (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2012020498A (ja) | 発光装置、プリントヘッドおよび画像形成装置 | |
JP2011194827A (ja) | 露光装置、露光装置の駆動方法、プリントヘッドおよび画像形成装置 | |
JP2013151117A (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP2012056209A (ja) | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5760586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |