JP7080736B2 - 露光ヘッド及び画像形成装置 - Google Patents

Description

本発明は、露光ヘッド及び前記露光ヘッドを備えた画像形成装置に関する。

電子写真方式のプリンタにおいては、ＬＥＤや有機ＥＬなどを用いた露光ヘッドを用いて、感光体ドラムを露光し、潜像形成を行う方式が一般的に知られている。前記露光ヘッドは、感光体ドラムの長手方向に配列した発光素子列と、前記発光素子列の光を感光体ドラム上に結像するロッドレンズアレイで構成される。前記ＬＥＤや有機ＥＬは、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する（以降、面発光素子アレイと呼称）構成が知られている。

ここで、発光素子列の長手方向の長さは感光体ドラム上における画像領域幅に応じて長さが決まり、プリンタの解像度に応じて素子間隔が決まる。たとえば、１２００ｄｐｉのプリンタの場合、画素の間隔２１．１６μｍ（小数点３桁以降は省略）であるため、素子間隔も２１．１６μｍとなる。前記面発光素子アレイは、ロッドアレイレンズと同一方向に配列するため、長尺のプリント基板上に実装し、プリント基板上の面発光素子アレイ列とロッドレンズアレイの位置を調整した後に、筐体に接着される。一般に、前記露光ヘッドのロッドレンズアレイからの焦点距離は数ｍｍ程度のため、感光体ドラムから数ｍｍの位置に配置される。

感光体ドラム近傍には、露光ヘッド以外のプロセスパーツ（帯電装置や現像装置など）が近接して配置されている。露光ヘッドのサイズが大きくなると、露光ヘッドの配置領域を確保するため、感光体ドラムを大径化する必要がある。感光体ドラムを大径化すると、画像形成装置全体が大型化してしまうという問題がある。そのため画像形成装置を小型化するためには、露光ヘッドは可能な限り小さく作ることが求められる。このような、露光ヘッドを用いたプリンタでは、レーザビームをポリゴンモータで偏向走査するレーザ走査方式のプリンタと比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

一方、露光ヘッドを用いた構成においては、露光ヘッド側に多数の発光素子を有するため、各発光素子を点灯させるための駆動信号の配線数が膨大となり、プリント基板サイズが大きくなるという課題がある。このような課題を解決するため、特許文献１が提案されている。特許文献１では、複数の発光チップに対して所定のチップ群を選択する選択信号と、複数のチップに対して共通に配線された点灯制御信号を有し、前記選択信号で選択されたチップが点灯可能となる構成について記載されている。特許文献１の構成では、点灯制御信号をチップ毎に共通化可能なため、プリント基板上の配線数を削減することが可能となる。

特許第５７６０５８６号

しかしながら、前述した特許文献１の方式は、各アレイを所定のアレイ群毎（グループ毎）に選択して発光する構成をとることで配線数を削減可能であるものの、非選択期間において面発光素子は消灯状態となることから、露光ヘッドの出射光量が減じてしまう。露光ヘッドの出射光量が減じると、感光体ドラムへの潜像形成に必要な光量に対して、光量が不足するという問題が発生することがある。特に画像形成装置の高速化をする場合、露光ヘッドはより高い出射光量で発光する必要があり、特許文献１の方式では光量が不足する。

また、面発光素子アレイを実装するプリント基板の長手方向に対して直交する短手方向の幅を狭くすると、プリント基板に対して部品を半田付けで実装する際に印加される熱によりプリント基板が変形しやすくなるという課題がある。特に、プリント基板上の配線や実装部品の配置が偏って配置されると基板上の熱伝導や熱容量特性が偏るため、プリント基板が変形しやすくなる。

そこで、本発明の目的は、光量を減らすことなく基板の幅の小型化が可能で、かつ、基板の変形を極力抑えることである。

上記目的を達成するため、本発明は、感光体を露光する露光ヘッドであって、基板と、前記基板の一方の面に実装され、前記基板の長手方向に配列された複数の発光素子アレイチップと、前記基板の一方の面とは反対側の他方の面に実装され、前記発光素子アレイチップが実装された基板とは異なる基板に実装された画像処理ＩＣと接続するためのコネクタと、前記基板の一方の面とは反対側の他方の面に実装され、前記コネクタと接続され、前記発光素子アレイチップを駆動するための複数のドライバＩＣと、を有し、前記ドライバＩＣおよび前記コネクタの実装位置は、前記基板の長手方向における前記複数の発光素子アレイチップが実装された領域に含まれ、前記複数のドライバＩＣは、前記基板の長手方向において前記コネクタの両側に配置され、前記基板の長手方向に配列された複数の発光素子アレイチップのうち、前記コネクタに対して前記長手方向の一方側に実装されたドライバＩＣは、前記長手方向の中央から一方側に配列された複数の発光素子アレイチップからなる素子群を駆動し、前記コネクタに対して前記長手方向の他方側に実装されたドライバＩＣは、前記長手方向の中央から他方側に配列された複数の発光素子アレイチップからなる素子群を駆動することを特徴とする。

本発明によれば、基板の長手方向においてコネクタの両側にドライバＩＣをそれぞれ配置することで、局所的に集中することなく発光素子アレイに各々配線することが可能となり、光量を減らすことなく基板の幅を小さくすることができる。なおかつ、部品の半田実装時の熱の影響が長手方向に分散されるので、基板の変形を低減することができる。また、露光時におけるドライバＩＣの発熱も長手方向に分散されるので、基板の局所的な熱変形を緩和、低減することができる。

画像形成装置の全体構成を示す模式断面図 （ａ）（ｂ）は露光ヘッドと感光体ドラムの位置関係を示す図 （ａ）（ｂ）（ｃ）は面発光素子アレイが実装されたプリント基板の説明図 画像コントローラ部と露光ヘッドの制御ブロック図 実施例１に係るプリント基板における各実装部品の位置と部品間の配線を示す図 （ａ）は実施例１に係る駆動部の入出力端子の配置を示す図、（ｂ）は実施例１に係る面発光素子アレイチップの外形図 実施例１に係るプリント基板の第４層の配線パターンを示す図 実施例１に係るプリント基板の第３層の配線パターンを示す図 実施例１に係るプリント基板の第２層の配線パターンを示す図 実施例１に係るプリント基板の第１層の配線パターンを示す図 プリント基板の断面図 面発光素子アレイチップの内部回路図 （ａ）（ｂ）（ｃ）はシフトサイリスタのゲート電位の分布を示す図 駆動信号波形を示す図 （ａ）（ｂ）は発光サイリスタ部の概略図 実施例２に係る駆動部の入出力端子の配置を示す図 実施例２に係るプリント基板の第４層の配線パターンを示す図 実施例２に係るプリント基板の第２層の配線パターンを示す図

以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものである。従って、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。

〔実施例１〕
（画像形成装置全体の構成）
図１を用いて、本実施例における電子写真方式の画像形成装置について簡単に説明する。図１に画像形成装置全体の構成を示す。本画像形成装置は、スキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５及び、これらを制御するプリンタ制御部（不図示）から構成される。

スキャナ部１００は、原稿台に置かれた原稿に対して、照明を当てて原稿画像を光学的に読み取り、その像を電気信号に変換して画像データを作成する。作像部１０３では、像担持体（感光体）としての感光体ドラム１０２を回転駆動し、帯電器１０７によって感光体ドラム１０２を帯電させる。露光ヘッド１０６は、前記画像データに応じて発光し、配列されたＬＥＤアレイ（発光素子アレイ）のチップ面で発光した光を、ロッドレンズアレイによって感光体ドラム１０２に集光し、感光体ドラム１０２に静電潜像を形成する。現像器１０８は、感光体ドラム１０２に形成された静電潜像に対してトナーを現像する。現像されたトナー像は、転写ベルト１１１上に搬送された紙上に転写されるといった一連の電子写真プロセスの現像ユニット（現像ステーション）を４連持つことで実現している。シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた４連の現像ユニットは、シアンステーションの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像動作を順次実行していく。給紙／搬送部１０５では、本体内給紙ユニット１０９ａ，１０９ｂ、外部給紙ユニット１０９ｃ、手差し給紙ユニット１０９ｄのうち、予め指示された給紙ユニットから記録媒体としての紙を給紙し、給紙された紙はレジローラ１１０まで搬送される。レジローラ１１０は、前述した作像部１０３において形成されたトナー像が紙上に転写されるタイミングで、転写ベルト１１１上に紙を搬送する。転写ベルト１１１の対向位置には、光学センサ１１３が配置されており、各ステーション間の色ズレ量を導出するため、転写ベルト１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、画像処理ＩＣ４０１（図４参照）に通知され、各色の画像位置が補正される。この制御によって、紙上に色ずれのないフルカラートナー像が転写される。定着部１０４は、ローラの組み合わせによって構成され、ハロゲンヒータ等の熱源を内蔵し、前記転写ベルト１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着する。画像が定着された紙は、排紙ローラ１１２にて画像形成装置外部に排紙される。

プリンタ制御部は、ＭＦＰ全体（画像形成装置全体）を制御するＭＦＰ制御部と通信して、その指示に応じて制御を実行すると共に、前述のスキャナ、作像、定着、給紙／搬送の各部の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。なお、ＭＦＰとはマルチファンクションプリンタの略であり、ＭＦＰ全体とは画像形成装置全体を指す。ここでは、画像形成装置として、プリンタ、コピー、画像読取、ＦＡＸの機能を１台に持たせた多機能複合機（マルチファンクションプリンタ）を例示している。

（露光ヘッドの構成）
図２を用いて、感光体ドラム１０２に露光を行う露光ヘッド１０６について説明する。図２（ａ）及び図２（ｂ）に感光体ドラム１０２に対する露光ヘッド１０６の配置の様子と面発光素子アレイ光の感光体ドラムに対する集光状態を示す。露光ヘッド１０６及び感光体ドラム１０２は、不図示の取り付け部材によって、各々、画像形成装置に取り付けられている。露光ヘッド１０６は、複数の面発光素子アレイチップからなる面発光素子アレイ素子群２０１と、面発光素子アレイ素子群２０１を実装したプリント基板２０２と、ロッドレンズアレイ２０３と、ロッドレンズアレイ２０３とプリント基板２０２を取り付けるハウジング２０４で構成されている。露光ヘッド１０６は、工場では露光ヘッド１０６単体で組み立て調整作業を行い、各スポットのピント調整、光量調整が行われる。ここで、感光体ドラム１０２とロッドレンズアレイ２０３の間の距離、ロッドレンズアレイ２０３と面発光素子アレイ素子群２０１の間の距離は、所定の間隔となるように配置されることで、面発光素子アレイ光（光束）が感光体ドラム１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２０３と面発光素子アレイ素子群２０１との距離が所望の値となるように、ロッドレンズアレイ２０３の取り付け位置の調整が行われる。また、光量調整時においては、各面発光素子アレイチップを順次発光させていき、ロッドレンズアレイ２０３を介して集光させた光が、所定の光量になるように各発光素子の駆動電流が調整される。

（プリント基板の構成）
図３に面発光素子アレイ素子群２０１を配列したプリント基板２０２を示す。図３（ａ）はプリント基板２０２の面発光素子アレイ素子群２０１が実装されている一方の面とは反対側の他方の面（以降、面発光素子アレイ非実装面と呼称）を示す。図３（ｂ）はプリント基板２０２の面発光素子アレイ素子群２０１が実装されている一方の面（以降、面発光素子アレイ実装面と呼称）を示す。

プリント基板２０２は、図３（ａ）に示す非実装面、及び図３（ｂ）に示す前記非実装面とは反対側の面である実装面の両面に部品を実装可能な基板である。図３（ａ）に示すように、プリント基板２０２の非実装面には、プリント基板２０２とは異なる装置側のコントローラ基板４１５（図４参照）に実装された画像処理ＩＣ４０１と接続するためのコネクタ３０５が実装されている。またプリント基板２０２の非実装面には、面発光素子アレイ素子群２０１を駆動するための複数のドライバＩＣ３０３ａ，３０３ｂが実装されている。図３（ｂ）に示すように、プリント基板２０２の実装面には、複数の面発光素子アレイチップから成る面発光素子アレイ素子群２０１が実装されている。なお、後述するが、プリント基板２０２は第１層、第２層、第３層、第４層の順に積層された４層の基板である。この４層のプリント基板２０２は、コネクタ３０５及びドライバＩＣ３０３ａ，３０３ｂが第４層に実装され、面発光素子アレイ素子群２０１は第１層に実装される。

図３（ｂ）に示すように、プリント基板２０２の面発光素子アレイ実装面には、複数の面発光素子アレイチップからなる面発光素子アレイ素子群２０１が実装されている。ここでは、面発光素子アレイ素子群２０１は、プリント基板２０２の長手方向において、２９個の面発光素子アレイチップ１～２９を千鳥状に配列した構成から成る。各面発光素子アレイチップ内には、５１６個の発光点の面発光素子アレイ素子が、チップの長手方向に所定の解像度ピッチで配列されている。本例では、面発光素子アレイ素子のピッチは、１２００ｄｐｉの解像度のピッチ略２１．１６ｕｍとなっており、チップ内における５１６個の発光点の端から端までの間隔は約１０．９ｍｍである。面発光素子アレイ素子群２０１は、２９個の面発光素子アレイチップが長手方向に配列されることで、露光可能な発光素子数は１４，９６４素子となり、長手方向に約３１６ｍｍの画像幅に対応した画像形成が可能となる。面発光素子アレイチップ１～２９は千鳥状に２列に配置されており、各列はプリント基板２０２の長手方向に沿って配置される。

図３（ｃ）に、面発光素子アレイチップのチップ間の境界部の様子を示す。ここでは、面発光素子アレイチップ１４，１５のチップ間の境界部を例示する。各チップの長手方向の端部には制御信号を入力するためのワイヤボンディングパッド１４ａ，１５ａがそれぞれ配置されている。各チップは、ワイヤボンディングパッド１４ａ，１５ａから入力された信号により各チップの転送部１４ｂ，１５ｂ及び発光素子１４ｃ，１５ｃが駆動される。チップ間の境界部においても、発光素子の長手方向のピッチは、１２００ｄｐｉの解像度のピッチ略２１．１６ｕｍとなっている。また、前記２列のチップの発光点の間隔（図中Ｓ）は、約８４ｕｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分）となるように配置される。各列はプリント基板２０２の長手方向に沿って配置され、前記２列の間隔は、約８４ｕｍ（１２００ｄｐｉで４画素分、２４００ｄｐｉで８画素分）となるように配置される。

図３（ａ）に示すように、プリント基板２０２の面発光素子アレイ非実装面には、プリント基板２０２の実装面に配列された複数の面発光素子アレイチップを駆動するための複数のドライバＩＣが実装されている。ここでは、複数のドライバＩＣとして２つのドライバＩＣ３０３ａ，３０３ｂを例示している。２つのドライバＩＣ３０３ａ，３０３ｂは、プリント基板２０２の長手方向において、接続部としてのコネクタ３０５の両側に配置されている。コネクタ３０５に対して、基板の長手方向の一方側のドライバＩＣ３０３ａは、長手方向に配列された複数の面発光素子アレイチップ１～２９のうち、長手方向の中央から一方側に配列された複数の面発光素子アレイチップ１～１５からなる素子群を駆動する。一方、コネクタ３０５に対して、基板の長手方向の他方側のドライバＩＣ３０３ｂは、長手方向に配列された複数の面発光素子アレイチップ１～２９のうち、長手方向の中央から他方側に配列された複数の面発光素子アレイチップ１６～２９からなる素子群を駆動する。コネクタ３０５は、プリント基板２０２の長手方向の中央部（中心位置）に配置され、プリント基板２０２のアレイ非実装面に実装されている。コネクタ３０５は、プリント基板２０２とは異なる装置側のコントローラ基板４１５に実装された画像処理ＩＣ４０１（図４参照）と接続するための接続部である。具体的には、コネクタ３０５は、画像処理ＩＣ４０１（図４参照）からケーブルを介してドライバＩＣ３０３ａ，３０３ｂを制御する制御信号線（不図示）と、電源、グランド線（不図示）が接続され、ドライバＩＣ３０３ａ、３０３ｂに接続される。さらにコネクタ３０５は、プリント基板２０２のアレイ非実装面において、制御信号線３０４ａによって長手方向の一方側のドライバＩＣ３０３ａに接続され、制御信号線３０４ｂによって長手方向の他方側のドライバＩＣ３０３ｂに接続される。各ドライバＩＣ３０３ａ，３０３ｂからは、面発光素子アレイチップを駆動するための配線（駆動信号線）がプリント基板２０２の内層を通り、各々面発光素子アレイチップ１～１５、面発光素子アレイチップ１６～２９に対して接続する。

図５に、プリント基板２０２における各実装部品（面発光素子アレイチップ１～２９、ドライバＩＣ３０３ａ，３０３ｂ、コネクタ３０５）の実装位置と、部品間の配線の様子を示す。また図５では、プリント基板２０２の長手方向の一部を示しており、具体的には、面発光素子アレイチップ１～２９のうち、チップ７～２２までの範囲を示している。また図５は、各部の配線を分かりやすくするため、実装部品及びプリント基板の各層（ここでは４層）を分離したイメージ図で配線を示す。実際のプリント基板では各実装部品及びプリント基板の各層は互いに密着して１つのプリント基板を形成している。この４層のプリント基板２０２は、図５の面発光素子アレイチップ側（感光体ドラム側）から順に、面発光素子アレイチップが実装される第１層２０２ａ、主に面発光素子アレイチップの駆動信号線が配線される第２層２０２ｂ、電源およびグランドパターンが配線される第３層２０２ｃ、ドライバＩＣ３０３ａ，３０３ｂ及びコネクタ３０５が実装される第４層２０２ｄによって構成される。プリント基板２０２の第１層２０２ａに実装された面発光素子アレイチップは、２９個のチップがプリント基板２０２の長手方向に千鳥状に２列に配置されている。コネクタ３０５は、前記ドライバＩＣ３０３ａ，３０３ｂが実装されたプリント基板２０２の第４層２０２ｄに実装され、プリント基板２０２の長手方向の略中心（中央部）に配置される。また、前記ドライバＩＣ３０３ａ，３０３ｂ及びコネクタ３０５が実装された面とは反対側の面に千鳥配列された２９個の面発光素子アレイチップのうちの長手方向中央のチップ（ここでは面発光素子アレイチップ１５）も、プリント基板２０２の長手方向の略中心（中央部）に配置される。

図６（ａ）を用いて、ドライバＩＣ３０３ａ，３０３ｂの入出力端子の配置について説明する。図６（ａ）に、ドライバＩＣ３０３ａ，３０３ｂの入出力端子の配置を示す。ここでドライバＩＣ３０３ａ，３０３ｂは、同一の部品であり、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のパッケージである。ドライバＩＣ３０３ａ，３０３ｂの入出力端子は、所定の間隔（０．６ｍｍピッチ）でマトリックス状（格子状）に計１００個の端子（縦１０×横１０）が配列されている。ΦＷ１～ΦＷ４端子３０６は、ドライバＩＣ３０３ａ，３０３ｂから面発光素子アレイチップ１～２９の各々へ送信する駆動信号ΦＷ１～ΦＷ４を出力する出力端子である。ΦＷ１～ΦＷ４端子３０６は、前記マトリックス状の端子のうち、プリント基板２０２の長手方向において各ドライバＩＣ３０３ａ，３０３ｂの両側の端部の端子に割り当てられている。ΦＷ１～ΦＷ４端子３０６は、面発光素子アレイチップの各々を独立に駆動する駆動信号ΦＷ１～ΦＷ４を出力する。ここでは、１チップ分の駆動信号ΦＷ１～ΦＷ４を出力する４個の出力端子が、各ドライバＩＣ３０３ａ、３０３ｂの両側の端部にそれぞれ８チップ分（３２個の出力端子）が割り当てられている。各ドライバＩＣ３０３ａ、３０３ｂは、使用する端子の選択機能（端子のセレクト回路）を有し、ΦＷ１～ΦＷ４端子の割り当て範囲内で、面発光素子アレイチップ毎の単位（ここでは４本）で、任意の端子を選択可能なセレクト回路を有する。ΦＷ１～ΦＷ４端子３０６より内側には、画像処理ＩＣ４０１（図４参照）から入力される信号（画像コントローラ信号）及び面発光素子アレイチップのシフト動作を制御するためのΦ１，Φ２，Φｓ信号に対応する端子３０７ａ，３０７ｂが配置されている。ここで、Φ１、Φ２、Φｓ信号は、各面発光素子アレイチップに共通に送信する信号である。各ドライバＩＣ３０３ａ、３０３ｂは、画像コントローラ信号に対応する入力端子３０７ａ及びΦ１、Φ２、Φｓ信号に対応する端子３０７ｂも、割り当ての範囲内で、任意の端子に選択可能なセレクト回路を有する。ドライバＩＣ３０３ａ，３０３ｂの入出力端子のうち、最も内側の範囲に、電源、グランド端子３０８を配置する。

図６（ｂ）に、面発光素子アレイチップの外形のイメージ図を示す。ここでは、面発光素子アレイチップ１～２９のうち、面発光素子アレイチップ１４，１５を例示する。各面発光素子アレイチップ１４，１５の長手方向の端部には、各々ドライバＩＣ、電源と接続するためのワイヤボンディングパッドが配置される。図中、面発光素子アレイチップ１５の左端部にはΦ１、Φ２、Φｓ、ＶＧＡのワイヤボンディングパッド１５ａ２が配置され、右端部にはΦＷ１～ΦＷ４のワイヤボンディングパッド１５ａ１が配置されている。面発光素子アレイチップ１５の上端部には発光サイリスタ部（複数の発光素子）１５ｃが配置され、下端部にはシフト動作を行う転送部１５ｂが配置される。一方、面発光素子アレイチップ１４の左端部にはΦＷ１～ΦＷ４のワイヤボンディングパッド１４ａ１が配置され、右端部にはΦ１、Φ２、Φｓ、ＶＧＡのワイヤボンディングパッド１４ａ２が配置される。面発光素子アレイチップ１４の上端部にはシフト動作を行う転送部１４ｂが配置され、下端部には発光サイリスタ部（多数の発光素子）１４ｃが配置される。なお、面発光素子アレイチップの各部の動作、入力信号については後に詳しく説明する。前述したように、面発光素子アレイチップは基板の長手方向に千鳥状に２列に配置されている。各チップの発光点（発光サイリスタ部）は、ロッドレンズアレイ２０３のレンズ中心にできるだけ近い位置に配置されることが望ましい。そこで、各面発光素子アレイチップは、ロッドレンズアレイ２０３の中心線（図中の点線）をプリント基板上に投影した中心線側に、発光サイリスタ部側が配置されるように各面発光素子アレイチップの実装方向が決定される。また、プリント基板の熱分布を均一化するため、プリント基板２０２の長手方向と直交する短手方向の中心が、前記ロッドレンズアレイ２０３の中心線と一致するように、プリント基板２０２とロッドレンズアレイ２０３の位置関係が決まっている。

次に図７～図１１を用いて、プリント基板２０２の各層の配線について詳細を説明する。なお、図７～図１１では、ドライバＩＣ３０３ａ側の各層の配線パターンを示す。図示していないが、ドライバＩＣ３０３ｂ側の各層の配線パターンも、ドライバＩＣ３０３ａに比べて駆動するチップが１つ少ない分を除き、コネクタに対してほぼ対称に配線される。

図７に、プリント基板２０２の第４層２０２ｄの配線パターンを示す。プリント基板２０２の第４層２０２ｄでは、ドライバＩＣ３０３ａ，３０３ｂは、基板の長手方向において互いにコネクタ３０５より略等しい距離に配置される。すなわち、ドライバＩＣ３０３ａ，３０３ｂは、基板の長手方向において互いにコネクタ３０５に対して対称に配置される。図７中では、コネクタ３０５からドライバＩＣ３０３ａまでの配線パターンを示す。なお、図示していないが、コネクタ３０５からドライバＩＣ３０３ｂまでの配線パターンも、コネクタ３０５に対するドライバＩＣ３０３ａまでの配線パターンと対称な配置関係で同様である。コネクタ３０５からは、画像処理ＩＣからの制御信号線１５０１～１５０８が、コネクタ３０５の信号線端子から、ビアを介さずにプリント基板２０２の第４層２０２ｄを配線されてドライバＩＣ３０３ａ，３０３ｂの各入力端子に対応する入力信号ピン（図５に示す記号Ｃ、Ｇ）に配線される。画像処理ＩＣからの制御信号線は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）信号線であり、ドライバＩＣ３０３ａ，３０３ｂに対して、各々、クロック及び３系統データ信号線（ＬＶＤＳ ４対、合計８本）１５０１，１５０２，１５０３，１５０４，１５０５，１５０６，１５０７，１５０８からなる。前記画像処理ＩＣ４０１（図４参照）からの制御信号線１５０１～１５０８は、ドライバＩＣ３０３ａのコネクタ３０５に近い側の入力端子に配線される。同じく第４層２０２ｄには、ドライバＩＣ３０３ａのΦ１、Φ２、Φｓ信号の端子にそれぞれ信号線１５０９，１５１０，１５１１が配線される。

図８に、プリント基板２０２の第３層２０２ｃの配線パターンを示す。プリント基板２０２の第３層２０２ｃでは、電源の配線パターンである電源パターン１５１２，１５１４と、グランドの配線パターンであるグランドパターン１５１３が配線される。電源、グランドパターン１５１２，１５１３，１５１４は、第３層２０２ｃにおいて、ドライバＩＣ３０３ａ，３０３ｂの電源、グランド端子に対応する信号ピン（図５に示す記号Ｄ、Ｈ）に対して配線される。図６（ａ）に示すドライバＩＣ３０３ａ，３０３ｂの電源、グランド端子３０８は、図１１に示すようにドライバＩＣ３０３ａ，３０３ｂが実装された第４層２０２ｄからビアを介して第３層２０２ｃに接続される。第３層２０２ｃでは、第４層の画像処理ＩＣからの信号線１５０１～１５０８（図７）と、後述する第２層の面発光素子アレイチップの駆動信号線３１０ａ，３１１ａ，３１２ａ（図９）の間にグランドパターン１５１３を配置する。これにより、画像処理ＩＣからの信号に露光ヘッド１０６の外部からノイズが印加されたとしても、グランドパターン１５１３があることで面発光素子アレイチップの駆動信号線はノイズを遮断できる。そのため、面発光素子アレイチップは安定した発光動作が可能となる。なお、プリント基板２０２は、ビルドアップ工法で製造されており、第３層２０２ｃにおいてドライバＩＣ３０３ａ，３０３ｂの電源、グランド端子に繋がる前記ビアは、図１１に示すように第４層２０２ｄから第３層２０２ｃの間を接続するが、第３層２０２ｃから第２層２０２ｂまではビアは貫通していない。貫通ビアを用いると、第１層から第２層の配線パターンを遮断してしまう。全層を貫通しないビアの構成をとることで、第２層、第１層の配線パターンの自由度を上げることができる。

図９に、プリント基板２０２の第２層２０２ｂの配線パターンを示す。プリント基板２０２の第２層２０２ｂでは、各面発光素子アレイチップに対する駆動信号線３１０ａ，３１１ａ，３１２ａが配線される。各チップ毎の駆動信号線３１０ａ，３１１ａ，３１２ａは、ドライバＩＣ３０３ａのΦＷ１～ΦＷ４端子に対応する信号ピン（図５に示す記号Ａ、Ｂ、Ｅ、Ｆ）から、各チップに対して配線される。図６（ａ）に示すドライバＩＣ３０３ａ，３０３ｂのΦＷ１～ΦＷ４端子３０６は、図１１に示すようにドライバＩＣ３０３ａ，３０３ｂが実装された第４層２０２ｄからビアを介して第２層２０２ｂに配線される。第２層２０２ｂでは、図９に示すように、ドライバＩＣ３０３ａ，３０３ｂのΦＷ１～ΦＷ４端子に対応する各信号ピン（図５に示す記号Ａ、Ｂ、Ｅ、Ｆ）から、それぞれ駆動信号線が配線される。

具体的には、第２層２０２ｂにおいて、ドライバＩＣ３０３ａの一方の端部領域（記号Ａ）の信号ピンから、プリント基板長手方向端部に向かって面発光素子アレイチップ１～６に接続する２４本の駆動信号線３１０ａが配線される。またドライバＩＣ３０３ａの他方の端部領域（記号Ｂ）の信号ピンから、プリント基板長手方向内側に向かって面発光素子アレイチップ９～１５に接続する２８本の駆動信号線３１２ａが配線される。また前記一方の端部領域（記号Ａ）の信号ピンのうち、面発光素子アレイチップ７～８に接続する８本の駆動信号線３１１ａは、前記一方の端部領域（記号Ａ）と前記他方の端部領域（記号Ｂ）の間の空いたスペースに、前記一方の端部領域（記号Ａ）からプリント基板長手方向内側（コネクタ側）に向かって配線される。

なお、ドライバＩＣ３０３ｂ側も、図５に示すように、コネクタに対してドライバＩＣ３０３ａと対称な配置関係で同様に配線される。すなわち、第２層において、ドライバＩＣ３０３ｂの一方の端部領域（記号Ｆ）の信号ピンから、プリント基板長手方向端部に向かって面発光素子アレイチップ２３～２９に接続する２８本の駆動信号線３１０ｂが配線される。また、ドライバＩＣ３０３ｂの他方の端部領域（記号Ｅ）の信号ピンから、プリント基板長手方向内側に向かって面発光素子アレイチップ１６～２０に接続する２０本の駆動信号線３１２ｂが配線される。また前記一方の端部領域（記号Ｆ）のうち、面発光素子アレイチップ２１～２２に接続する８本の駆動信号線３１１ｂは、前記一方の端部領域（記号Ｆ）と前記他方の端部領域（記号Ｅ）の間の空いたスペースに、前記一方の端部領域（記号Ｆ）からプリント基板長手方向内側（コネクタ側）に向かって配線される。

ドライバＩＣ３０３ａ（３０３ｂ）は、図９に示すように、プリント基板２０２に実装面に実装された素子群をなす面発光素子アレイチップ１～１５（１６～２９）のうち、長手方向の略中央の２つの面発光素子アレイチップ７，８（２１，２２）のチップ間を基板長手方向に跨ぐ位置に配置される。これにより、前述したように、プリント基板２０２の第２層２０２ｂにおいて、長手方向の一方側（チップ１～６）と他方側（チップ９～１５）に設けた出力端子の間の空いたスペースに、前記２つの面発光素子アレイチップの端子に対する配線をすることができ、長手方向両側への配線スペースを減らし、基板幅をより小さくすることができる。

図１０に、プリント基板２０２の第１層２０２ａの配線パターンの一部を示す。プリント基板２０２の第１層２０２ａには、面発光素子アレイチップ１～２９が配置されている。図１０は、面発光素子アレイチップ１～２９のうち、ドライバＩＣ３０３ａを跨ぐように配置した前記２つの面発光素子アレイチップ７，８の第１層２０２ａでの配線パターンを例示している。図１０に示すように、第１層２０２ａでは、面発光素子アレイチップ７，８が有するワイヤボンディングパッド７ａ，８ａと、プリント基板２０２に配置されたワイヤボンディングパッド２０２ｅ７，２０２ｅ８との間をワイヤボンディングにより接続している。各面発光素子アレイチップのΦＷ１～Ｗ４端子に対応する信号ピンからの駆動信号線は、図９に示す如く第２層２０２ｂを配線されて、各面発光素子アレイチップの直近でビアを介して第１層２０２ａのプリント基板上の前記パッドに接続する。なお、図示していないが、各面発光素子アレイチップのΦ１，Φ２，Φｓ端子に対応する信号ピンからの信号線は、ドライバＩＣより第１層にビアを介して接続し、第１層を配線して、各面発光素子アレイチップに対応したプリント基板上のパッドに接続する。

前述した４層構造のプリント基板２０２は、配線密度の高い第３層の信号パターンの配線自由度を高めるため、必要な箇所に対して選択的にビア接続可能なビルドアップ工法で製造されている。図１１にプリント基板２０２の断面図を示す。プリント基板２０２はガラス繊維にエポキシ樹脂を含浸させた絶縁層と、銅箔パターンを配線するパターン層からなる基板（ガラスエポキシ基板）である。ドライバＩＣ３０３ａが実装された第４層２０２ｄからは、電源グランド層（第３層２０２ｃ）と、ΦＷ１～Ｗ４端子からの信号線の配線層（第２層２０２ｂ）との間がビア接続されている。前記ビアは、第１層２０２ａまでは貫通していない。貫通ビアを用いると、第１層２０２ａの配線パターンを遮断してしまう。全層を貫通しないビアの構成をとることで、配線パターンの配線自由度を上げることができる。第２層２０２ｂにはΦＷ１～Ｗ４端子からの信号線が配線されており、各信号ラインが対応する各面発光素子アレイ近傍でビアを介して第１層２０２ａに接続する。

前述したように配線することで、第２層に配線されるΦＷ１～Ｗ４端子からの信号線は、ドライバＩＣ３０３ａ，３０３ｂからプリント基板の端部、あるいは、内側に向けて接続する配線数が２８本以下になるように配線される。

すなわち、複数のドライバＩＣとしての２つのドライバＩＣ３０３ａ，３０３ｂは、それぞれが、１つドライバＩＣからプリント基板の長手方向の一方側（基板端部側）への配線の引き出し本数と、長手方向の他方側（基板中央側、コネクタ側）への配線の引き出し本数の差が、面発光素子アレイチップの１チップ分の配線数以下となる位置に配置される。具体的には、図９に示すように、基板端部側へのチップ１～６への信号線２４本、コネクタ側への信号線２８本の差が、１チップ分の配線数以下（ここでは４本以下）となる位置に、ドライバＩＣ３０３ａ（及びドライバＩＣ３０３ｂ）は配置される。

なお、配線パターンの線幅０．１ｍｍ、配線間のクリアランスを０．１ｍｍとすると、２８本の配線パターンを通すためには最低５．５ｍｍの基板幅が必要になる。前述したようにドライバＩＣ３０３ａ，３０３ｂは、０．６ｍｍピッチで、基板幅方向の端子数が１０なので、ドライバＩＣの端子の端から端までのサイズは５．４ｍｍとなる。実際には、５．４ｍｍに、実装のためのプリント基板側のパッドのサイズや、プリント基板端部までのクリアランスを所定幅確保する必要があるが、前述した配線経路をとることで、プリント基板の幅をドライバＩＣ３０３ａ，３０３ｂの幅と略等しいサイズに抑えることが可能となる。また、各部品をプリント基板の長手方向で対称に配置することで、配線数を低減しつつ、半田実装時の熱の影響が対称にかかり、プリント基板の変形を低減することができる。また、露光ヘッドの露光時におけるドライバＩＣの昇温に対して、プリント基板上の熱分布を均一化できる。本実施例では、面発光素子アレイチップは２列に千鳥配列される構成を例として説明したが、チップを１列に配列する構成においても、ドライバＩＣをコネクタの両側に配置することで、局所的な配線密度を緩和し、基板を小型化することが可能となる。

（制御ブロック）
図４に、装置側のコントローラ基板４１５、露光ヘッド１０６のプリント基板２０２の制御ブロック図を示す。本例においては、面発光素子アレイチップ１～１５とドライバＩＣ３０３ａについて説明するが、不図示の面発光素子アレイチップ１６～２９、ドライバＩＣ３０３ｂについても同様の動作を行うものとする。また説明を簡易化するために単色の処理について説明するが、同様の処理を４色同時に並列処理するものとする。コントローラ基板４１５に実装された画像処理ＩＣ４０１は、露光ヘッド１０６に対して露光ヘッド１０６を制御するための信号を送信する。前記信号は、画像データ、Ｌｉｎｅ同期信号、ＣＰＵ４００の通信信号であり、各々の信号は、装置側のコントローラ基板４１５に実装されたコネクタ４１６から、信号を伝送するケーブル４０２を介して、露光ヘッド１０６側のプリント基板２０２に実装されたコネクタ３０５に入力される。

コントローラ基板４１５では、制御手段としてのＣＰＵ４００により画像データに対する処理と、印字タイミングに対する処理の制御が行われる。画像処理ＩＣ４０１では、スキャナ部１００、あるいは、画像形成装置外部から受信した画像データに対して画像処理を加えて、露光ヘッド１０６を駆動するための駆動データを生成する。画像処理ＩＣ４０１は、当該駆動データをコネクタ４１６、ケーブル４０２（例えば、フレクシブルフラットケーブル：ＦＦＣ）、コネクタ３０５を介してプリント基板２０２側のドライバＩＣ３０３ａ（３０３ｂ）に送信する。ドライバＩＣ３０３ａ（３０３ｂ）は、受信した駆動データに所定の処理を加えて、各チップに供給する駆動信号ΦＷ１～ΦＷ４、および制御信号Φｓ、Φ１、Φ２を生成する。

（ＳＬＥＤ回路の説明）
図１２は本発明に係る自己走査型発光素子アレイの一部分を抜き出した等価回路である。図１２において、Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔｎはシフトサイリスタ、Ｄｎは転送ダイオード、Ｌｎは発光サイリスタを示す。また、Ｇｎは対応するシフトサイリスタＴｎ及びＴｎに接続されている発光サイリスタの共通ゲートを表す。ここで、ｎは２以上の整数とする。Φ１は奇数番目のシフトサイリスタの転送ライン、Φ２は偶数番目のシフトサイリスタの転送ライン、ΦＷ１～ΦＷ４は発光サイリスタの点灯信号ラインであり、それぞれ抵抗ＲＷ１～ＲＷ４を備えている。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図１２に示されるように１個のシフトサイリスタＴｎに対し、発光サイリスタはＬ４ｎ－３からＬ４ｎまでの４個が接続されており、同時に４個の発光サイリスタが点灯可能な構成となっている。

（ＳＬＥＤ動作の説明）
ここで図１２の回路の動作について説明する。尚、ＶＧＫのラインには５Ｖが印加されているものとし、Φ１、Φ２、ΦＷ１～ΦＷ４に供給される電圧も同じく５Ｖとする。シフトサイリスタＴｎがオン状態にあるとき、Ｔｎ及びＴｎに接続されている発光サイリスタの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。ＧｎとＧｎ＋１の間は結合ダイオードＤｎで接続されているため結合ダイオードＤｎの拡散電位にほぼ等しい電位差が発生する。本実施例では結合ダイオードの拡散電位は約１．５Ｖであるので、Ｇｎ＋１の電位はＧｎの電位の０．２Ｖに拡散電位の１．５Ｖを加えた１．７Ｖとなる。以下同様にＧｎ＋２の電位は３．２Ｖ、Ｇｎ＋３の電位は４．７Ｖとなる。ただし、Ｇｎ＋４以降はＶＧＫが５Ｖであり、これ以上にはなれないので５Ｖとなる。また、Ｇｎより前（図１２の左側）に関しては、結合ダイオードが逆バイアスになっているためＶＧＫの電圧がそのままかかっており、５Ｖとなっている。

上記説明したシフトサイリスタＴｎがオン状態の時のゲート電位の分布を図１３（ａ）に示す。各シフトサイリスタがオンするために必要な電圧（以下しきい値電圧と表記する）は各々のゲート電位に拡散電位を加えたものとほぼ同じである。Ｔｎがオンしている時、同じΦ１のラインに接続されているサイリスタの中で最もゲート電位が低いのはＴｎ＋２であるが、Ｔｎ＋２のゲートのＧｎ＋２の電位は先に説明したように３．２Ｖであり、従ってＴｎ＋２のしきい値電圧は４．７Ｖとなる。しかしながらＴｎがオンしているためΦ１ラインの電位は約１．５Ｖ（拡散電位）に引き込まれており、Ｔｎ＋２のしきい値電圧より低いためにＴｎ＋２はオンすることができない。同じΦ１ラインに接続されている他のシフトサイリスタは全てＴｎ＋２よりしきい値が高いため、同様にオンすることができず、Ｔｎのみがオン状態を保つことができる。又、Φ２に接続されているシフトサイリスタに関すると、最もしきい値が低い状態であるＴｎ＋１のしきい値は３．２Ｖ、次にしきい値の低いＴｎ＋３は６．２Ｖである。この状態でΦ２に５Ｖを供給するとＴｎ＋１のみがオン状態に遷移できる。この状態ではＴｎとＴｎ＋１が同時にオンした状態であり、Ｔｎ＋１から右側のシフトサイリスタのゲート電位が各々拡散電位分引き下げられる。ただし、ＶＧＫが５Ｖであり、ゲート電圧はＶＧＫで制限されるため、Ｔｎ＋５より右側は５Ｖである。この時のゲート電圧分布を図１３（ｂ）に示す。この状態でΦ１の電位を０Ｖに下げるとシフトサイリスタＴｎがオフし、ゲートＧｎの電位がＶＧＫ電位まで上昇する。この時のゲート電圧分布を図１３（ｃ）に示す。こうしてシフトサイリスタＴｎからＴｎ＋１へのオン状態の転送が完了する。

次に発光サイリスタの発光動作に関して説明する。シフトサイリスタＴｎのみがオンしている時、発光サイリスタＬ４ｎ－３からＬ４ｎまでの４個の発光サイリスタのゲート電位はＴｎのゲートＧｎに共通に接続されているため、Ｇｎと同じ０．２Ｖである。従って各々の発光サイリスタのしきい値は１．７Ｖであり、ΦＷ１～ΦＷ４から１．７Ｖ以上の電圧が供給されれば点灯可能である。従ってシフトサイリスタＴｎがオンしている時にΦＷ１～ΦＷ４に点灯信号を供給することにより、Ｌ４ｎ－３からＬ４ｎまでの４個の発光サイリスタの全ての組み合わせを選択的に発光させることが可能である。この時、Ｔｎの隣のシフトサイリスタＴｎ＋１のゲートＧｎ＋１の電位は１．７Ｖであり、Ｇｎ＋１と共通にゲート接続しているＬ４ｎ＋１からＬ４ｎ＋４の発光サイリスタのしきい値は３．２Ｖとなる。ΦＷ１～ΦＷ４から供給される点灯信号は５Ｖであるので、Ｌ４ｎ－３からＬ４ｎの発光サイリスタの点灯パターンと同じ点灯パターンでＬ４ｎ＋１からＬ４ｎ＋４の発光サイリスタも点灯しそうであるが、Ｌ４ｎ－３からＬ４ｎまでの発光サイリスタのほうがしきい値が低いため、点灯信号が供給された場合にＬ４ｎ＋１からＬ４ｎ＋４の発光サイリスタよりも早くオンする。一旦Ｌ４ｎ－３からＬ４ｎまでの発光サイリスタがオンすると接続されているΦＷ１～ΦＷ４のラインが約１．５Ｖ（拡散電位）に引き込まれ、Ｌ４ｎ＋１からＬ４ｎ＋４の発光サイリスタのしきい値よりも低くなるため、Ｌ４ｎ＋１からＬ４ｎ＋４の発光サイリスタはオンすることができない。このように１個のシフトサイリスタに複数の発光サイリスタを接続することで、複数個の発光サイリスタを同時点灯させることができる。

図１４に駆動信号波形の例を示す。ＶＧＫには常に５Ｖが供給される。奇数番目のシフトサイリスタ用のクロック信号Φ１、偶数番目のシフトサイリスタ用のクロック信号Φ２が同じ周期Ｔｃにて印加され、スタート用の信号Φｓは５Ｖが供給されているが、Φ１が最初に５Ｖになる少し前にゲートラインに電位差をつけるために０Ｖに落とされる。これにより、最初のシフトサイリスタのゲートが５Ｖから１．７Ｖに引き込まれ、しきい値が３．２ＶになってΦ１による信号でオンできる状態になる。Φ１に５Ｖが印加され、最初のシフトサイリスタがオン状態に遷移してから少し遅れてΦｓに５Ｖが供給され、以降、Φｓには５Ｖが供給され続ける。Φ１とΦ２は互いのオン状態（ここでは５Ｖ）が重なり時間Ｔｏｖを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号のΦＷ１～ΦＷ４はΦ１、Φ２の周期の半分の周期で送信され、対応するシフトサイリスタがオン状態の時に５Ｖが印加されると点灯する。例えば時刻ａでは同一のシフトサイリスタに接続されている４つの発光サイリスタが全て点灯している状態であり、時刻ｂでは３つの発光サイリスタが同時点灯している。また、時刻ｃでは全ての発光サイリスタは消灯状態であり、時刻ｄでは２つの発光サイリスタが同時点灯している。時刻ｅでは点灯する発光サイリスタは１つのみである。

本実施例では１個のシフトサイリスタに接続する発光サイリスタの数は４個としているがこれに限ったものではなく、用途に応じて４個より少なくても多くても良い。尚、上記回路では各サイリスタのカソードを共通とする回路について説明したが、アノード共通回路でも適宜極性を反転することで適用可能である。

（面発光サイリスタ構造）
図１５は本実施例の面発光サイリスタ部の概略図である。図１５（ｂ）はメサ９２２に形成された発光素子が複数配列されている発光素子アレイの平面図であり、図１５（ａ）は図１５（ｂ）のＢ－Ｂ部の断面概略図である。発光素子が形成されたメサ９２２は所定のピッチ（例えば１２００ｄｐｉ）に配置されており、各メサは素子分離溝９２４にて互いに分離されている。

図１５（ａ）において、９００は第一伝導型の化合物半導体基板、９０２は基板９００と同一伝導型のバッファ層、９０４は第一伝導型の二種類の半導体層の積層で構成される分布ブラッグ反射（ＤＢＲ）層、９０６は第１の第一伝導型半導体層、９０８は第一伝導型とは他方の第二伝導型である第１の第二伝導型半導体層、９１０は第２の第一伝導型半導体層、９１２は第２の第二伝導型半導体層である。９０６，９０８，９１０，９１２のように伝導型の異なる半導体を交互に積層する事でｐｎｐｎ（又はｎｐｎｐ）のサイリスタ構造を形成している。本実施例では基板９００としてｎ型のＧａＡｓ基板を用い、バッファ層９０２はｎ型ＧａＡｓ又はｎ型のＡｌＧａＡｓ層、ＤＢＲ層９０４としてはｎ型の高Ａｌ組成のＡｌＧａＡｓと低Ａｌ組成のＡｌＧａＡｓの積層構造を用いた。ＤＢＲ層の上の第１の第一伝導型半導体層９０６としてｎ型ＡｌＧａＡｓ、第１の第二伝導型半導体層９０８としてｐ型ＡｌＧａＡｓ、第２の第一伝導型半導体層９１０としてｎ型ＡｌＧａＡｓ、第２の第二伝導型半導体層９１２としてｐ型ＡｌＧａＡｓを用いた。尚、メサ型の面発光素子では電流狭窄機構を用い、電流をメサ側面に流さないようにすることで発光効率が向上する。

本実施例における電流狭窄機構について説明する。本実施例では第２の第二伝導型半導体層９１２であるｐ型ＡｌＧａＡｓ上に更にｐ型のＧａＰ層９１４を形成し、更にその上にｎ型の透明導電体であるＩＴＯ層９１８を形成している。ｐ型ＧａＰ層９１４は透明導電体ＩＴＯ層９１８とが接触する部分の不純物濃度を十分高く形成しておく。発光サイリスタに対して順バイアス（例えば裏面電極９２６を接地し、表面電極９２０に正電圧）を加えたとき、ｐ型ＧａＰ層９１４は透明導電体ＩＴＯ層９１８とが接触する部分の不純物濃度を十分高く形成されているので、トンネル接合となり、電流が流れる。この構造により、ｐ型ＧａＰ層９１４はｎ型透明導電体ＩＴＯ層９１８とが接触する部分に電流を集中させ、電流狭窄機構を形成している。尚、本実施例においてはＩＴＯ層９１８とｐ型ＡｌＧａＡｓ層９１２との間に層間絶縁層９１６を設けているが、ｎ型ＩＴＯ層９１８と型ＡｌＧａＡｓ層９１２で形成される付設ダイオードは発光サイリスタの順方向バイアスに対して逆バイアスになっており、順バイアスした時にトンネル接合部以外は基本的に流れないため、ｎ型ＩＴＯ層９１８と型ＡｌＧａＡｓ層９１２で形成される付設ダイオードの逆方向耐圧が必要用途に十分であれば省略することも可能である。この構成によりｐ型ＧａＰ層９１４とｎ型透明導電体ＩＴＯ層９１８とが接触する部分とほぼ同等の部分の下部の半導体積層部が発光し、ＤＢＲ層９０４によってそのほとんどが基板と反対側に反射されて取り出される。

本実施例における露光ヘッドは、解像度に応じて発光点の密度が決定される。発光素子は素子分離溝９２４によってメサ構造（メサ９２２）に分離され、例えば１２００ｄｐｉの解像度で画像形成を行う場合は、隣接する発光点の素子中心間の間隔は２１．１６μｍとなるように配列される。

以上説明したように、本実施例においては、コネクタ３０５の両側にドライバＩＣ３０３ａ，３０３ｂを配置して、面発光素子アレイチップに各々配線することで、配線が局所的に集中することなく配線することが可能となり、光量を減ずることなくプリント基板を小型化することができる。また、ドライバＩＣ３０３ａ，３０３ｂをプリント基板の長手方向に対称に配置することで、プリント基板上の熱による変形の影響を低減することが可能となる。

また、ドライバＩＣを、基板の面発光素子アレイチップの実装面とは反対側の面に配置することで、前記反対側の面ではコネクタ以外に配置制約がないため、ドライバＩＣからの配線の引き出しが最適な位置に配置可能となる。また、ドライバＩＣの真下に配線を引き出して面発光素子アレイチップと接続可能であり、接続される信号数分、ドライバＩＣのプリント基板長手方向両端部から引き出される配線数を少なくし、プリント基板の大きさを小さくすることができる。

〔実施例２〕
次に図１６、図１７、及び図１８を用いて実施例２に係る露光ヘッドについて説明する。図１６はドライバＩＣの入出力端子の配置を示す図である。図１７はプリント基板の第４層の配線パターンを示す図である。図１８はプリント基板の第２層の配線パターンを示す図である。

本実施例では、ドライバＩＣの端子の配置、それに伴うプリント基板の第４層及び第２層の配線パターンが異なるため、その点について以下説明する。その他の構成（画像形成装置全体の構成、露光ヘッドの概略構成）は、前述した実施例と同様であるため、ここでは説明を省略する。

前述した実施例では、ドライバＩＣから面発光素子アレイへ駆動信号を出力する前記ドライバＩＣの出力端子が、基板の長手方向においてドライバＩＣの両側の端部に配置される構成を例示した。すなわち、図６（ａ）に示すドライバＩＣ３０３ａ，３０３ｂの端子配置の例では、ΦＷ１～ΦＷ４端子３０６を、Φ１，Φ２，Φｓ，画像コントローラ信号端子３０７ａ，３０７ｂより外側に配置した構成とした。しかし、これに限定されるものではない。

例えば、画像処理ＩＣからの制御信号線を通して制御信号を入力する前記ドライバＩＣの入力端子が、基板の長手方向においてドライバＩＣの両側の端部に配置される構成であっても良い。すなわち、Φ１，Φ２，Φｓ，画像コントローラ信号端子を、ΦＷ１～ΦＷ４端子より外側に配置した構成としても良い。さらにドライバＩＣは、前記外側に配置した入力端子のうち、コネクタ側の入力端子を選択する選択機能を有する。この構成においても、同様にプリント基板を小型化することが可能である。

あるいは、図１６に示すように、画像コントローラ信号端子３０７ａを、ΦＷ１～ΦＷ４端子３０６より外側に配置した構成としても良い。図１６、図１７、及び図１８を用いて説明する。

前述した画像コントローラ信号を伝送するクロック信号線（１５０１、１５０２）、データ信号線（１５０３、１５０４、１５０５、１５０６、１５０７、１５０８）は、画像形成装置の印字速度や各画素のデータ量に応じて、信号速度が高速化する。例えば多値（１画素の階調数を８ｂｉｔ）で印字する露光ヘッドの場合、１ライン周期が１００ｕｓ、面発光素子数が１４，９６４素子（１２００ｄｐｉで画像幅約３１６ｍｍ）、データ配線数が６対（ドライバＩＣ２個で、１チップ当たりの信号数３対。）とすると、下記式２より信号周波数は約２００ＭＨｚとなる。

［式２］
信号周波数＝（面発光素子数×階調数）÷（１ライン周期×データ配線数）

信号周波数が高速化すると、信号の反射やノイズによる誤動作が発生しやすくなる。誤動作を回避するためには、プリント基板上での配線パターンの配線インピーダンスを一定に保つ必要がある。一般的には、配線パターン付近に他の信号パターンが近接すると、配線インピーダンスが変動する。図７に示すように、信号線１５０１～１５０８をドライバＩＣ３０３ａ，３０３ｂの内側端子（画像コントローラ信号端子）に接続する場合、ドライバＩＣの外側端子（ΦＷ１～ΦＷ４端子）の間を配線する必要がある。そのため、他の信号の端子と近接することでインピーダンスが変動する。

前記問題を回避する方法としては、画像コントローラ信号の信号線１５０１～１５０８をドライバＩＣ３０３ａ，３０３ｂの外側端子と接続するように、ドライバＩＣ３０３ａ，３０３ｂに端子を選択する機能を設ければよい。図１６に、ドライバＩＣの端子選択機能によって画像コントローラ信号端子を、ドライバＩＣの接続部側（コネクタ側）に配置した例を示す。また図１７に、図１６の端子配置における画像コントローラ信号の信号線１５０１～１５０８の配線パターンを示す。本例によると、コネクタ３０５からドライバＩＣ３０３ａ間の画像コントローラ信号の信号線１５０１～１５０８は、ドライバＩＣ３０３ａの端子のうち、最もコネクタ側の端子（外側端子）と接続するため、他の信号線との近接することなく配線されており、配線インピーダンスを一定に保つことができる。

図１７に、プリント基板の図中では、コネクタ３０５からドライバＩＣ３０３ａまでの配線パターンを示す。コネクタ３０５からドライバＩＣ３０３ａまでの配線パターンを示す。図１８に、プリント基板の第２層のパターンを示す。第２層における駆動信号線３１０ａ，３１１ａ，３１２ａの配線の様子を示す。図１６に示す画像コントローラ信号の端子３０７ａが最もコネクタ側の端子（外側端子）に配置されたことで、ドライバＩＣ３０３ａの外側端子に配置されていた駆動信号ΦＷ１～ΦＷ４の駆動信号線３１２ａが、図９に示す駆動信号線３１２ａに比べて、ドライバＩＣ中央の端子に配置されることになる。なお、図１８に示すように配線することで、基板幅を拡大させることなく駆動信号線３１２ａの配線は可能である。

このように、ドライバＩＣ３０３ａ，３０３ｂの端子配置を端部に選択可能にすることで、プリント基板を大型化することなく、信号線のインピーダンスを一定にし、より安定的な伝送線路を形成することが可能となる。

〔他の実施例〕
なお、前述した実施例では、基板層数が４層のプリント基板を例示して説明したが、これに限定されるものではなく、プリント基板の基板層数は必要に応じて適宜設定されるべきものである。

また、前述した実施例では、複数のドライバＩＣとして２つのドライバＩＣを例示し、２つのドライバＩＣをコネクタの両側に配置する構成を例示して説明したが、これに限定されるものではない。発光素子アレイチップへの配線経路をドライバＩＣの数の領域で分離すれば良いので、ドライバＩＣの数、配置は必要に応じて適宜設定されるべきものである。

また、前述した実施例では、画像形成装置としてプリンタを例示したが、本発明はこれに限定されるものではない。例えば複写機、ファクシミリ装置等の他の画像形成装置や、或いはこれらの機能を組み合わせた複合機等の他の画像形成装置であっても良い。これらの画像形成装置に用いられる露光ヘッドに本発明を適用することにより同様の効果を得ることができる。

１～２９ …面発光素子アレイチップ
１０２ …感光体ドラム
１０６ …露光ヘッド
１４ａ，１４ａ１，１４ａ２，１５ａ …ワイヤボンディングパッド
１４ｂ，１５ｂ …転送部
１４ｃ，１５ｃ …発光素子
２０１ …面発光素子アレイ素子群
２０２ …プリント基板
２０２ａ …第１層
２０２ｂ …第２層
２０２ｃ …第３層
２０２ｄ …第４層
２０３ …ロッドレンズアレイ
２０４ …ハウジング
３０３ａ，３０３ｂ …ドライバＩＣ
３０４ａ，３０４ｂ …制御信号線
３０５ …コネクタ
３０６，３０７ａ，３０７ｂ，３０８ …端子
３１０ａ，３１０ｂ，３１１ａ，３１１ｂ，３１２ａ，３１２ｂ …駆動信号線
４００ …ＣＰＵ
４０１ …画像処理ＩＣ
４０２ …ケーブル

Claims (10)

1. 感光体を露光する露光ヘッドであって、
   基板と、
   前記基板の一方の面に実装され、前記基板の長手方向に配列された複数の発光素子アレイチップと、
   前記基板の一方の面とは反対側の他方の面に実装され、前記発光素子アレイチップが実装された基板とは異なる基板に実装された画像処理ＩＣと接続するためのコネクタと、
   前記基板の一方の面とは反対側の他方の面に実装され、前記コネクタと接続され、前記発光素子アレイチップを駆動するための複数のドライバＩＣと、
   を有し、
   前記ドライバＩＣおよび前記コネクタの実装位置は、前記基板の長手方向における前記複数の発光素子アレイチップが実装された領域に含まれ、
   前記複数のドライバＩＣは、前記基板の長手方向において前記コネクタの両側に配置され、
   前記基板の長手方向に配列された複数の発光素子アレイチップのうち、前記コネクタに対して前記長手方向の一方側に実装されたドライバＩＣは、前記長手方向の中央から一方側に配列された複数の発光素子アレイチップからなる素子群を駆動し、前記コネクタに対して前記長手方向の他方側に実装されたドライバＩＣは、前記長手方向の中央から他方側に配列された複数の発光素子アレイチップからなる素子群を駆動することを特徴とする露光ヘッド。
2. 前記基板は第１層、第２層、第３層、第４層の順に積層された４層の基板であり、
   前記発光素子アレイチップが実装された面を第１層、前記ドライバＩＣ及び前記コネクタが実装された面を第４層とすると、
   前記コネクタを通して前記複数のドライバＩＣに接続される前記画像処理ＩＣからの制御信号線は第４層を配線され、
   前記ドライバＩＣから各発光素子アレイチップに配線される駆動信号線は第２層を配線され、
   前記第２層と前記４層の間の前記第３層には電源あるいはグランドパターンが配線されることを特徴とする請求項１に記載の露光ヘッド。
3. 前記ドライバＩＣは、前記ドライバＩＣから前記発光素子アレイチップへ駆動信号を出力する前記ドライバＩＣの出力端子が、前記基板の長手方向において前記ドライバＩＣの両側の端部に配置され、使用する端子の選択機能を有する請求項１又は２に記載の露光ヘッド。
4. 前記ドライバＩＣは、１つのドライバＩＣから前記基板の長手方向の両側への配線の引き出し本数の差が、前記発光素子アレイチップの１チップ分の配線数以下となる位置に配置されることを特徴とする請求項３に記載の露光ヘッド。
5. 前記ドライバＩＣは、前記画像処理ＩＣからの制御信号線を通して制御信号を入力する前記ドライバＩＣの入力端子が、前記基板の長手方向において前記ドライバＩＣの両側の端部に配置され、コネクタ側の入力端子を選択する選択機能を有することを特徴とする請求項１又は２に記載の露光ヘッド。
6. 前記ドライバＩＣは、前記画像処理ＩＣからの制御信号線を通して制御信号を入力する前記ドライバＩＣの入力端子が、前記基板の長手方向において前記ドライバＩＣのコネクタ側の端部に配置されることを特徴とする請求項５に記載の露光ヘッド。
7. 前記複数のドライバＩＣは、各ドライバＩＣが駆動する１つの素子群をなす複数の発光素子アレイチップのうち、２つの発光素子アレイチップの間を長手方向に跨ぐ位置に配置されることを特徴とする請求項１乃至６のいずれか一項に記載の露光ヘッド。
8. 前記コネクタの両側に配置された前記複数のドライバＩＣは、前記基板の長手方向において前記コネクタに対して略等しい距離に配置されることを特徴とする請求項１乃至７のいずれか一項に記載の露光ヘッド。
9. 前記コネクタは、前記基板の長手方向の中央部に配置されることを特徴とする請求項１乃至８のいずれか一項に記載の露光ヘッド。
10. 画像データを生成し、露光ヘッドに対して前記画像データを送信する画像処理ＩＣと、
    感光体と、
    前記画像データに応じて発光し前記感光体に静電潜像を形成する請求項１乃至９のいずれか一項に記載の露光ヘッドと、
    前記感光体に形成された静電潜像に対してトナーを現像する現像器と、
    を有することを特徴とする画像形成装置。

Images