JP7358154B2 - 半導体発光装置、露光ヘッド及び画像形成装置 - Google Patents

半導体発光装置、露光ヘッド及び画像形成装置 Download PDF

Info

Publication number
JP7358154B2
JP7358154B2 JP2019173829A JP2019173829A JP7358154B2 JP 7358154 B2 JP7358154 B2 JP 7358154B2 JP 2019173829 A JP2019173829 A JP 2019173829A JP 2019173829 A JP2019173829 A JP 2019173829A JP 7358154 B2 JP7358154 B2 JP 7358154B2
Authority
JP
Japan
Prior art keywords
light emitting
mesa
metal layer
emitting device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019173829A
Other languages
English (en)
Other versions
JP2021052085A (ja
Inventor
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019173829A priority Critical patent/JP7358154B2/ja
Priority to US17/021,322 priority patent/US11275322B2/en
Publication of JP2021052085A publication Critical patent/JP2021052085A/ja
Application granted granted Critical
Publication of JP7358154B2 publication Critical patent/JP7358154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/23—Reproducing arrangements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/80—Details relating to power supplies, circuits boards, electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
    • H04N2201/04787—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by changing or controlling the addresses or values of pixels, e.g. in an array, in a memory, by interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、半導体発光装置、露光ヘッド及び画像形成装置に関する。
画像形成装置の感光ドラムへの潜像形成用の露光ヘッドとして、面発光素子アレイが利用されている。この露光ヘッドの典型的な構成では、多数の面型発光素子（半導体基板主面に対して垂直に光を放射する発光素子）がある方向に配列されており、各発光素子の配列方向と同一な方向にレンズアレイが並んでいる。そして、発光素子からの光は、当該レンズを通して感光ドラム上に結像する。発光素子としては、発光ダイオード（ＬＥＤ）で構成されたものと発光サイリスタで構成されたものが知られている。
特許文献１には、このような露光ヘッドの光源として、面発光ダイオードや面発光レーザ（ＶＣＳＥＬ）を用いた面発光素子アレイが開示されている。また、特許文献２には、このような露光ヘッドの光源として、発光サイリスタを用いた自己走査型の発光素子アレイが開示されている。
特開２０１６－０５１８１５号公報 特開２０１４－２１６５０５号公報
しかしながら、発光サイリスタを用いた従来の自己走査型の発光素子アレイでは、発光素子アレイを走査制御するための転送信号を供給する転送信号ラインに断線が発生し、転送動作が途中で停止してしまうことがあった。
本発明の目的は、信頼性の高い自己走査型回路を備えた半導体発光装置、露光ヘッド及び画像形成装置を提供することにある。
本発明の一観点によれば、シフトサイリスタのゲートと発光サイリスタのゲートとが各々に接続された複数のノードと、前記複数のノードの間を接続する複数の転送ダイオードと、を有する半導体発光装置であって、前記シフトサイリスタは、複数の半導体層を含む積層構造を有し、前記発光サイリスタ及び前記転送ダイオードから分離したメサに設けられており、前記メサを跨いで連続する第１の金属層と、前記第１の金属層よりも上層に配され、第１部分と、前記第１部分との間に前記メサが位置するように配された第２部分と、を有する第２の金属層と、を有し、前記第２の金属層の前記第１部分及び前記第２部分の各々は、平面視で前記メサと重ならない領域において、前記第１の金属層と電気的に接続されている半導体発光装置が提供される。
また、本発明の他の一観点によれば、複数の半導体層を各々が有する複数のメサと、前記複数のメサの各々と交差するように配された配線と、を有し、前記配線は、前記複数のメサの各々に対応して、前記メサを跨いで連続する第１の金属層と、前記第１の金属層よりも上層に配され、第１部分と、前記第１部分との間に前記メサが位置するように配された第２部分と、を有する第２の金属層と、を有し、前記第２の金属層の前記第１部分及び前記第２部分の各々は、平面視で前記メサと重ならない領域において、前記第１の金属層と電気的に接続されている半導体装置が提供される。
本発明によれば、信頼性の高い自己走査型回路を備えた半導体発光装置、露光ヘッド及び画像形成装置を実現することができる。
本発明の第１実施形態による半導体発光装置の概略構成を示す等価回路図である。 本発明の第１実施形態による半導体発光装置における各素子の基本構造を示す概略図である。 本発明の第１実施形態による半導体発光装置における各素子の配置例を示す概略図である。 本発明の第１実施形態による半導体発光装置におけるシフトサイリスタのオン状態の転送動作を説明する図である。 本発明の第１実施形態による半導体発光装置の駆動方法を示すタイミング図である。 本発明の第１実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 参考例による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 転送信号ラインにクラックが発生するメカニズムを説明する図である。 本発明の第１実施形態による半導体発光装置におけるシフトサイリスタの効果を説明する図である。 本発明の第１実施形態による半導体発光装置の製造方法を示す工程断面図である。 本発明の第２実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 本発明の第３実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 本発明の第４実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 本発明の第５実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。 本発明の第６実施形態による画像形成装置の構成例を示す概略図である。 本発明の第６実施形態による画像形成装置の露光ヘッドの構成例を示す概略図である。 本発明の第６実施形態による画像形成装置の面発光素子アレイチップ群を示す概略図である。
［第１実施形態］
本発明の第１実施形態による半導体発光装置の概略構成について、図１乃至図３を用いて説明する。図１は、本実施形態による半導体発光装置の概略構成を示す等価回路図である。図２は、本実施形態による半導体発光装置における各素子の基本構造を示す概略図である。図３は、本実施形態による半導体発光装置における各素子の配置例を示す概略図である。
本実施形態による半導体発光装置１００は、図１に示すように、複数のシフトサイリスタＴと、複数の転送ダイオードＤと、複数の発光サイリスタＬと、入力抵抗Ｒ１，Ｒ２と、複数のゲート抵抗Ｒｇと、を有する。
本実施形態による半導体発光装置１００では、これら素子により、ダイオード結合を用いた自己走査型の発光装置（ＳＬＥＤ：Self-scanning Light Emitting Device）を構成している。自己走査型の発光装置としては発光ダイオード（ＬＥＤ）や面発光レーザ（ＶＣＳＥＬ）を用いたものもあるが、サイリスタを利用した発光装置は配線数が少なくてすむメリットがあり、複写機などの露光ヘッドとして好適である。自己走査型の半導体発光装置では、シフトサイリスタＴの間を転送ダイオードＤで結合することによって、シフトサイリスタＴのゲート間に電位勾配を形成し、シフトサイリスタＴの閾値電圧差を利用して自己走査機能を実現する。
図１には、このように構成される自己走査型回路のうち、複数のシフトサイリスタＴとして、３個のシフトサイリスタＴｎ－１～Ｔｎ＋１を示している。また、複数の発光サイリスタＬとして、１２個の発光サイリスタＬ４ｎ－７～Ｌ４ｎ＋４を示している。また、複数の転送ダイオードＤとして、４個の転送ダイオードＤｎ－２～Ｄｎ＋１を示している。ただし、シフトサイリスタＴ、転送ダイオードＤ及び発光サイリスタＬの数は、発光装置の規模等に応じて適宜選択されうる。添え字のｎは、２以上の整数である。
転送ダイオードＤｎ－２～Ｄｎ＋１は、隣り合う転送ダイオードＤのアノードとカソードとが接続されるように、直列に接続されている。すなわち、転送ダイオードＤｎ－２のアノードが転送ダイオードＤｎ－１のカソードに接続され、転送ダイオードＤｎ－１のアノードが転送ダイオードＤｎのカソードに接続されている。また、転送ダイオードＤｎのアノードが転送ダイオードＤｎ＋１のカソードに接続されている。複数の転送ダイオードＤｎ－２～Ｄｎ＋１により構成される直列接続体は、スタート信号Φｓが供給されるスタート信号ラインを構成する。スタート信号Φｓは、当該直列接続体のカソード側の端部から供給される。
隣り合う転送ダイオードＤの間の接続ノードの各々は、ゲート抵抗Ｒｇを介して、電源電圧ＶＧＫが供給される信号線（ゲートライン）に接続されている。また、隣り合う転送ダイオードＤの間の接続ノードの各々には、１つのシフトサイリスタＴのゲートと、４つの発光サイリスタＬのゲートと、が接続されている。すなわち、転送ダイオードＤｎ－２と転送ダイオードＤｎ－１との間の接続ノード（共通ゲートＧｎ－１）には、シフトサイリスタＴｎ－１のゲートと、発光サイリスタＬ４ｎ－７～Ｌ４ｎ－４のゲートと、が接続されている。転送ダイオードＤｎ－１と転送ダイオードＤｎとの間の接続ノード（共通ゲートＧｎ）には、シフトサイリスタＴｎのゲートと、発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲートと、が接続されている。転送ダイオードＤｎと転送ダイオードＤｎ＋１との間の接続ノード（共通ゲートＧｎ＋１）には、シフトサイリスタＴｎ＋１のゲートと、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４のゲートと、が接続されている。
奇数番目のシフトサイリスタＴ（例えば、シフトサイリスタＴｎ－１，Ｔｎ＋１）のアノードは、入力抵抗Ｒ１を介して転送信号Φ１が供給される信号線（転送信号ライン）に接続されている。偶数番目のシフトサイリスタＴ（例えば、シフトサイリスタＴｎ）のアノードは、入力抵抗Ｒ２を介して転送信号Φ２が供給される信号線（転送信号ライン）に接続されている。
発光サイリスタＬのアノードは、点灯信号ΦＷが供給される所定の信号線（点灯信号ライン）に接続されている。すなわち、発光サイリスタＬ４ｎ－７，Ｌ４ｎ－３，Ｌ４ｎ＋１のアノードは、点灯信号ΦＷ１が供給される点灯信号ラインに接続されている。発光サイリスタＬ４ｎ－６，Ｌ４ｎ－２，Ｌ４ｎ＋２のアノードは、点灯信号ΦＷ２が供給される点灯信号ラインに接続されている。発光サイリスタＬ４ｎ－５，Ｌ４ｎ－１，Ｌ４ｎ＋３のアノードは、点灯信号ΦＷ３が供給される点灯信号ラインに接続されている。発光サイリスタＬ４ｎ－４，Ｌ４ｎ，Ｌ４ｎ＋４のアノードは、点灯信号ΦＷ４が供給される点灯信号ラインに接続されている。
図２は、ゲート抵抗Ｒｇ、転送ダイオードＤ、シフトサイリスタＴ及び発光サイリスタＬの基本構造を示す概略図である。図２（ａ）が上面図であり、図２（ｂ）が図２（ａ）のＡ－Ａ′線断面図である。
本実施形態による半導体発光装置１００は、図２に示すように、半導体基板１０の上に積層された第１導電型の半導体層１２、第２導電型の半導体層１４、第１導電型の半導体層１６及び第２導電型の半導体層１８によって構成され得る。第１導電型と第２導電型とは、互いに異なる導電型である。なお、ここでは一例として第１導電型がｎ型であり第２導電型がｐ型である場合を説明するが、第１導電型がｐ型であり第２導電型がｎ型であってもよい。
半導体層１２，１４，１６，１８を含む積層構造体は、ゲート抵抗Ｒｇが設けられる領域と、転送ダイオードＤが設けられる領域と、シフトサイリスタＴが設けられる領域と、発光サイリスタＬが設けられる領域と、に分割されている。すなわち、ゲート抵抗Ｒｇが設けられる領域（ゲート抵抗部）の半導体層１４，１６は、メサ６２を構成している。また、転送ダイオードＤが設けられる領域（転送ダイオード部）の半導体層１４，１６，１８は、メサ６４を構成している。また、シフトサイリスタＴが設けられる領域（シフトサイリスタ部）の半導体層１４，１６，１８は、メサ６６を構成している。また、発光サイリスタＬが設けられる領域（発光サイリスタ部）の半導体層１４，１６，１８は、メサ６８を構成している。メサ６２，６４，６６，６８の各々は独立している。また、メサ６２，６４，６６，６８は、図示しない他のメサ６２，６４，６６，６８からも独立している。半導体層１２は、ゲート抵抗部、転送ダイオード部、シフトサイリスタ部、発光サイリスタ部に渡って連続している。
別の言い方をすると、平面視におけるゲート抵抗部（メサ６２）、転送ダイオード部（メサ６４）、シフトサイリスタ部（メサ６６）及び発光サイリスタ部（メサ６８）の各々の周囲は、半導体層１４，１６，１８が除去されており、半導体層１２が露出している。なお、ここで言う「露出」とは、その上に半導体層１４，１６，１８が設けられていないことであり、その他の部材、例えばパッシベーション膜がその上に設けられていてもよい。
ゲート抵抗部を構成するメサ６２の半導体層１８は、除去されている。露出した半導体層１６の上には、電極４６と電極４８とが互いに離間して設けられている。電極４６，４８は、ゲート抵抗Ｒｇの一対の電極である。すなわち、電極４６と電極４８との間の半導体層１６が、ゲート抵抗Ｒｇを構成している。
転送ダイオード部を構成するメサ６４の半導体層１８は、一部が除去されている。半導体層１８が除去されることにより露出した半導体層１６の上には、電極３２が設けられている。半導体層１８の上には、電極３４が設けられている。転送ダイオードＤは、半導体層１６と半導体層１８との間のｐｎ接合によって構成されている。電極３２が転送ダイオードＤのカソード電極を構成し、電極３４が転送ダイオードＤのアノード電極を構成している。
シフトサイリスタ部を構成するメサ６６の半導体層１８は、一部が除去されている。半導体層１８が除去されることにより露出した半導体層１６の上には、電極４２が設けられている。半導体層１８の上には、電極４４が設けられている。シフトサイリスタＴは、半導体層１２と、半導体層１４と、半導体層１６と、半導体層１８とのｐｎｐｎ接合によって構成されている。電極４４がシフトサイリスタＴのアノード電極であり、電極４２がシフトサイリスタＴのゲート電極である。
発光サイリスタ部を構成するメサ６８の半導体層１８は、一部が除去されている。半導体層１８が除去されることにより露出した半導体層１６の上には、電極５２が設けられている。半導体層１８の上には、電極５４が設けられている。発光サイリスタＬは、半導体層１２と、半導体層１４と、半導体層１６と、半導体層１８とのｐｎｐｎ接合によって構成されている。電極５４がシフトサイリスタＴのアノード電極であり、電極５２がシフトサイリスタＴのゲート電極である。
図３は、図１に示す自己走査型回路を構成する場合の各素子の配置例を示す概略図である。
各々がゲート抵抗Ｒｇを構成する複数のメサ６２、各々が転送ダイオードＤを構成する複数のメサ６４、各々がシフトサイリスタＴを構成する複数のメサ６６及び各々が発光サイリスタＬを構成する複数のメサ６８は、互いに離間して設けられている。すなわち、各メサ６２，６４，６６，６８は、前述のように、半導体層１２は共通であるが、半導体層１４，１６，１８はそれぞれ独立である。
ゲートライン７２、転送信号ライン７４，７６及び点灯信号ライン８０，８２，８４，８６は、図３に示した座標系においてＸ方向に沿って延伸するように配されている。
ゲートライン７２は、メサ６２の各々に設けられた電極４６に接続されている。転送信号ライン７４は、奇数番目のメサ６６の各々に設けられた電極４４に接続されている。転送信号ライン７６は、偶数番目のメサ６６の各々に設けられた電極４４に接続されている。共通ゲートＧを構成する配線７８の各々は、メサ６２に設けられた電極４８と、隣り合うメサ６４に設けられた電極３２及び電極３４と、メサ６６に設けられた電極４２と、メサ６８に設けられた電極５２と、に接続されている。これにより、共通ゲートＧを構成する配線７８を介して直列に接続された複数の転送ダイオードＤｎ－２～Ｄｎ＋１によって、スタート信号ラインが構成されている。点灯信号ライン８０，８２，８４，８６を構成する信号線は、各々に対応するメサ６８に設けられた電極５４に接続されている。
本実施形態による半導体発光装置１００においては、図３に示すように、転送信号ライン７４，７６とメサ６６の電極４４とが平面視において重なるように配置されている。転送信号ライン７４，７６は、メサ６６と重なる部分において、メサ６６を乗り越えるように設けられている。
次に、本実施形態による半導体発光装置におけるシフトサイリスタＴのオン状態の転送動作について、図１及び図４を用いて説明する。ここでは、ゲートライン７２に供給される電源電圧ＶＧＫは５Ｖであり、転送信号ライン７４，７６に供給される転送信号Φ１，Φ２及び点灯信号ライン８０～８６に供給される点灯信号ΦＷ１～ΦＷ４の電圧は０Ｖ及び５Ｖのいずれかであるものとする。
図４は、本実施形態による半導体発光装置におけるシフトサイリスタのオン状態の転送動作を説明する図である。
図４（ａ）は、転送信号Φ１が０Ｖ、転送信号Φ２が５Ｖであり、シフトサイリスタＴｎがオン状態のときの共通ゲートＧｎ－１～Ｇｎ＋４の電位の分布を示している。なお、共通ゲートＧｎ＋２，Ｇｎ＋３，Ｇｎ＋４は、共通ゲートＧｎ＋１の後に続く図１には不図示の共通ゲートである。共通ゲートＧｎ＋２，Ｇｎ＋３に接続されるシフトサイリスタＴが、シフトサイリスタＴｎ＋２，Ｔｎ＋３である。
シフトサイリスタＴｎがオン状態のとき、シフトサイリスタＴｎのゲート及び発光サイリスタＬ４ｎ－３～Ｌ４ｎのゲートに接続されている共通ゲートＧｎの電位は、約０．２Ｖまで低下する。共通ゲートＧｎと共通ゲートＧｎ＋１との間には、共通ゲートＧｎと共通ゲートＧｎ＋１とを接続する転送ダイオードＤｎの拡散電位にほぼ等しい電位差が発生する。本実施形態において転送ダイオードＤｎの拡散電位は約１．５Ｖであり、共通ゲートＧｎ＋１の電位は、共通ゲートＧｎの電位である０．２Ｖに転送ダイオードＤｎの拡散電位である１．５Ｖを加えた１．７Ｖとなる。同様に、共通ゲートＧｎ＋２の電位は３．２Ｖとなり、共通ゲートＧｎ＋３（図示せず）の電位は４．７Ｖとなる。
ここで、共通ゲートＧの上限電圧は電源電圧ＶＧＫであるため、共通ゲートＧｎ＋４以降の電位は電源電圧ＶＧＫの値である５Ｖとなる。また、共通ゲートＧｎと共通ゲートＧｎ－１との間の転送ダイオードＤは逆バイアスになっているため、共通ゲートＧｎ－１には電源電圧ＶＧＫがそのまま供給される。共通ゲートＧｎ－１よりも前の共通ゲートＧについても同様である。すなわち、共通ゲートＧｎより前の共通ゲートＧｎ－１等の電位は、電源電圧ＶＧＫの値である５Ｖとなる。こうして、共通ゲートＧｎ～Ｇｎ＋３には、図４（ａ）に示すような電位勾配が形成される。
シフトサイリスタＴがオンするために必要な電圧（閾値電圧）は、ゲート電位に拡散電位を加えた電圧とほぼ同じである。シフトサイリスタＴｎがオンのとき、転送信号Φ２が供給される転送信号ラインに接続されている他のシフトサイリスタＴの中で最もゲート電位が低いのはシフトサイリスタＴｎ＋２である。シフトサイリスタＴｎ＋２に対応する共通ゲートＧｎ＋２の電位は前述のように３．２Ｖであり、シフトサイリスタＴｎ＋２の閾値電圧は４．７Ｖとなる。
しかしながら、シフトサイリスタＴｎがオン状態であることにより、転送信号Φ２が供給される転送信号ラインの電位は、拡散電位に相当する電圧（約１．５Ｖ）に低下している。そのため、転送信号Φ２が供給される転送信号ラインの電位はシフトサイリスタＴｎ＋２の閾値電圧よりも低くなっており、シフトサイリスタＴｎ＋２はオンすることができない。同じ転送信号ラインに接続されている他の総てのシフトサイリスタＴは、シフトサイリスタＴｎ＋２よりも閾値電圧が高いため、シフトサイリスタＴｎ＋２と同様にオンすることができない。その結果、シフトサイリスタＴｎのみがオン状態を保つことができる。
図４（ｂ）は、図４（ａ）の状態から、転送信号Φ１を５Ｖに遷移したときの共通ゲートＧｎ－１～Ｇｎ＋４の電位の分布を示している。
転送信号Φ１が供給される転送信号ラインに接続されているシフトサイリスタＴに着目すると、最も閾値電圧が低い状態のシフトサイリスタＴｎ＋１の閾値電圧は３．２Ｖである。次に閾値電圧が低い状態のシフトサイリスタＴｎ＋３の閾値電圧は６．２Ｖである。したがって、この状態で転送信号Φ１を０Ｖから５Ｖに遷移することで、転送信号Φ１が供給される転送信号ラインに接続されているシフトサイリスタＴのうち、シフトサイリスタＴｎ＋１だけをオン状態にすることができる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１とがオンした状態であり、シフトサイリスタＴｎ＋１よりも右側のシフトサイリスタＴのゲート電位は各々拡散電位の分だけ低下していく。ただし、電源電圧ＶＧＫは５Ｖであり、ゲート電位は電源電圧ＶＧＫで制限される。したがって、図示しないシフトサイリスタＴｎ＋５よりも右側のシフトサイリスタＴにおいては、ゲート電位は５Ｖとなる。
図４（ｃ）は、図４（ｂ）の状態から、転送信号Φ２を０Ｖに遷移したときの共通ゲートＧｎ－１～Ｇｎ＋４の電位の分布を示している。
転送信号Φ２を５Ｖから０Ｖに遷移すると、シフトサイリスタＴｎがオフとなる。これにより、共通ゲートＧｎの電位は、電源電圧ＶＧＫまで上昇する。
このようにして、シフトサイリスタＴｎからシフトサイリスタＴｎ＋１へのオン状態の転送が完了する。
次に、本実施形態による半導体発光装置における発光サイリスタＬの発光動作について、図１、図４及び図５を用いて説明する。ここでは、ゲートラインに供給される電源電圧ＶＧＫは５Ｖであり、転送信号ラインに供給される転送信号Φ１，Φ２及び点灯信号ラインに供給される点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４の電圧は０Ｖ及び５Ｖのいずれかであるものとする。
シフトサイリスタＴｎがオン状態のとき、共通ゲートＧｎの電位は、前述の通り約０．２Ｖである。したがって、共通ゲートＧｎに接続されている発光サイリスタＬ４ｎ－３～Ｌ４ｎの閾値電圧は、１．７Ｖである。つまり、電圧が１．７Ｖ以上の点灯信号ΦＷ１～ΦＷ４が供給されれば、発光サイリスタＬ４ｎ－３～Ｌ４ｎを点灯可能である。ここで、点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４は、それぞれ、発光サイリスタＬ４ｎ－３，Ｌ４ｎ－２，Ｌ４ｎ－１，Ｌ４ｎに対応している。したがって、点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４の組み合わせに応じた任意の組み合わせで発光サイリスタＬ４ｎ－３，Ｌ４ｎ－２，Ｌ４ｎ－１，Ｌ４ｎを点灯することができる。
共通ゲートＧｎの電位が０．２Ｖのとき、隣の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１に接続されている発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４の閾値電圧は３．２Ｖである。点灯信号ΦＷ１～ΦＷ４は５Ｖであるため、発光サイリスタＬ４ｎ－３～Ｌ４ｎの点灯駆動と同時に発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４が点灯するようにも思われる。
しかしながら、発光サイリスタＬ４ｎ－３～Ｌ４ｎの閾値電圧は発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４の閾値電圧よりも低いため、発光サイリスタＬ４ｎ－３～Ｌ４ｎの方が発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４よりも先にオンになる。一旦、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４がオンになると、オンになった発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４に接続されている点灯信号ラインの電位が拡散電位に相当する１．５Ｖまで低下する。その結果、当該点灯信号ラインの電位が発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４の閾値電圧よりも低くなり、発光サイリスタＬ４ｎ＋１～Ｌ４ｎ＋４がオンになることはない。
図５は、本実施形態による半導体発光装置の駆動方法の一例を示すタイミング図である。図５には、電源電圧ＶＧＫ、スタート信号Φｓ、転送信号Φ１，Φ２、点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４を示している。転送信号Φ１は奇数番目のシフトサイリスタＴ用のクロック信号であり、転送信号Φ２は偶数番目のシフトサイリスタＴ用のクロック信号である。
まず、スタート信号Φｓを５Ｖから０Ｖに遷移する。これにより、スタート信号Φｓの入力側に最も近いシフトサイリスタＴのゲートに接続される共通ゲートＧ（例えば、共通ゲートＧｎ－１）の電位が５Ｖから１．７Ｖに低下し、シフトサイリスタＴｎ－１の閾値電圧が３．２Ｖになる。これにより、シフトサイリスタＴｎ－１は、転送信号Φ１によってオンにできる状態となる。
次いで、転送信号Φ１を０Ｖから５Ｖに遷移し、シフトサイリスタＴｎ－１をオンにする。また、シフトサイリスタＴｎ－１をオンにしてから少し遅れてスタート信号Φｓを０Ｖから５Ｖに遷移する。スタート信号Φｓは、次の点灯動作の開始のタイミングまで５Ｖのまま保持する。
転送信号Φ１は、奇数番目のシフトサイリスタＴ用のクロック信号であり、周期Ｔｃで０Ｖから５Ｖに立ち上がる周期パルスである。転送信号Φ２は、偶数番目のシフトサイリスタＴ用のクロック信号であり、転送信号Φ１と同じ周期Ｔｃで０Ｖから５Ｖに立ち上がる周期パルスである。転送信号Φ１と転送信号Φ２とは、概ね逆位相の信号であるが、パルスの前後に互いのオン状態（５Ｖの期間）が重なる期間Ｔｏｖを有するように構成されている。
点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４は、転送信号Φ１，Φ２の半分の周期（Ｔｃ／２）で送信される。シフトサイリスタＴがオン状態のときに５Ｖの点灯信号ΦＷが印加されると、５Ｖになった点灯信号ΦＷに対応する発光サイリスタＬが点灯する。
例えば、時刻ａでは、同一のシフトサイリスタＴ（例えば、シフトサイリスタＴｎ－１）に接続されている４つの発光サイリスタＬのうち、点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４に対応する４つの発光サイリスタＬが同時に点灯する。また、時刻ｂでは、同一のシフトサイリスタＴ（例えば、シフトサイリスタＴｎ）に接続されている４つの発光サイリスタＬのうち、点灯信号ΦＷ１，ΦＷ３，ΦＷ４に対応する３つの発光サイリスタＬが同時に点灯する。また、時刻ｃでは、点灯信号ΦＷ１，ΦＷ２，ΦＷ３，ΦＷ４はいずれも０Ｖであり、総ての発光サイリスタＬが消灯状態である。また、時刻ｄでは、同一のシフトサイリスタＴ（例えば、シフトサイリスタＴｎ＋２）に接続されている４つの発光サイリスタＬのうち、点灯信号ΦＷ１，ΦＷ４に対応する２つの発光サイリスタＬが同時に点灯する。また、時刻ｅでは、同一のシフトサイリスタＴ（例えば、図示しないシフトサイリスタＴｎ＋３）に接続されている４つの発光サイリスタＬのうち、点灯信号ΦＷ２に対応する発光サイリスタＬのみが点灯する。
次に、本実施形態による半導体発光装置におけるシフトサイリスタＴの具体的な構成例について、図３におけるシフトサイリスタＴｎ－１を例にして、図６を用いて説明する。図６（ａ）は、転送信号ライン７４の延伸する方向（図３においてＸ方向）に沿ったシフトサイリスタＴの概略断面図である。図６（ｂ）は、シフトサイリスタＴの平面レイアウトの一例を示す図であり、図６（ａ）は図６（ｂ）のＡ－Ａ′線断面図に相当する。図６では、図２を用いて説明した構成要素に対応する構成要素に、同じ番号にＡ，Ｂの添え字を加えた符号を付している。なお、ここでは転送信号ライン７４について説明するが、転送信号ライン７６についても同様である。
ｎ型のＧａＡｓ基板１０Ａの上には、ｎ型のＡｌＧａＡｓ層１２Ａと、ｐ型のＡｌＧａＡｓ層１４Ａと、ｎ型のＡｌＧａＡｓ層１６Ａと、ｐ型のＡｌＧａＡｓ層１８Ａと、ｐ型のＡｌＧａＡｓ層１８Ｂと、が設けられている。ｐ型のＡｌＧａＡｓ層１８Ａと、ｎ型のＡｌＧａＡｓ層１６Ａと、ｐ型のＡｌＧａＡｓ層１４Ａと、ｎ型のＡｌＧａＡｓ層１２Ａとのｐｎｐｎ接合により、シフトサイリスタＴが構成されている。ｐ型のＡｌＧａＡｓ層１８Ｂは、ＡｌＧａＡｓ層１８Ａとその上に配される電極５４との間のコンタクト層である。
ＡｌＧａＡｓ層１２Ａの上のＡｌＧａＡｓ層１４Ａ、ＡｌＧａＡｓ層１６Ａ、ＡｌＧａＡｓ層１８Ａ及びＡｌＧａＡｓ層１８Ｂは、一部が除去されている。これにより、ＡｌＧａＡｓ層１４Ａ、ＡｌＧａＡｓ層１６Ａ、ＡｌＧａＡｓ層１８Ａ及びＡｌＧａＡｓ層１８Ｂの積層構造からなるメサ６６が構成されている。
ＡｌＧａＡｓ層１４Ａ，１６Ａ，１８Ａ，１８Ｂを除去することにより露出したＡｌＧａＡｓ層１２Ａの上面、メサ６６の側面及びＡｌＧａＡｓ層１８Ｂの上面には、ＡｌＧａＡｓ層１８Ｂの一部を露出する開口部９０Ａを有する絶縁膜９０が設けられている。絶縁膜９０の上には、転送信号ライン７４を延伸する方向（Ｘ方向）に沿ったメサ６６の両脇からメサ６６の側面及び上面に延在し、開口部９０Ａを介してＡｌＧａＡｓ層１８Ｂに接続された電極５４が設けられている。電極５４は、メサ６６を跨ぐように連続して設けられている。電極５４は、Ａｕ等を含む金属層によって構成され得る。
電極５４が設けられた絶縁膜９０の上には、電極５４を露出する開口部９２Ａ，９２Ｂ，９２Ｃを有する絶縁膜９２が設けられている。開口部９２Ａは、電極５４がメサ６６の上に位置する部分において、電極５４を露出している。開口部９２Ｂ，９２Ｃは、電極５４がメサ６６の両脇のＡｌＧａＡｓ層１２Ａの上方に位置する部分において、電極５４を露出している。
絶縁膜９２の上には、転送信号ライン７４を構成する配線９４が設けられている。転送信号ライン７４は、図３に示すように、Ｘ方向に延在して設けられており、シフトサイリスタ部（メサ６６）と交差している。配線９４（転送信号ライン７４）は、開口部９２Ａ，９２Ｂ，９２Ｃが設けられた部分を通ってメサ６６を跨ぐように設けられており、開口部９２Ａ，９２Ｂ，９２Ｃを介して電極５４に接続されている。配線９４は、電極５４よりも上層に配され、Ａｕ等を含む金属層によって構成され得る。
配線９４は、図６（ｂ）に示すように、第１部分９８Ａと、第１部分９８Ａとの間にメサ６６が位置するように配された第２部分９８Ｂと、メサ６６を跨ぐように配され第１部分９８Ａ及び第２部分９８Ｂから連続する第３部分９８Ｃと、を含む。配線９４の第１部分９８Ａ及び第２部分９８Ｂの各々は、平面視でメサ６６と重ならない領域において、電極５４と電気的に接続されている。すなわち、第１部分９８Ａは、平面視でメサ６６と重ならない領域に設けられた開口部９２Ｂを介して、電極５４と電気的に接続されている。また、第２部分９８Ｂは、平面視でメサ６６と重ならない領域に設けられた開口部９２Ｃを介して、電極５４と電気的に接続されている。また、本実施形態では更に、配線９４の第３部分９８Ｃが、平面視でメサ６６と重なる領域に設けられた開口部９２Ａを介して、電極５４と電気的に接続されている。
このように、本実施形態による半導体発光装置において、配線９４（転送信号ライン７４）は、その延在する方向、すなわち転送信号の転送方向に沿って配された３つの開口部９２Ｂ，９２Ａ，９２Ｃを介して３箇所で、電極５４に電気的に接続されている。
本実施形態において電極５４と転送信号ライン７４との間の電気的接続部をこのように構成する理由について、参考例による半導体発光装置を例に挙げ、図７及び図８を用いて説明する。図７は、参考例による半導体発光装置におけるシフトサイリスタ部の構造を示す概略断面図である。図８は、配線にクラックが発生するメカニズムを説明する図である。本実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略する。
参考例による半導体発光装置では、図７（ａ）に示すように、メサ６６の上面上に設けられた開口部９２Ａを介して電極５４と配線９４（転送信号ライン７４）とが接続されている。しかしながら、当該構造について本願発明者が鋭意検討を行ったところ、転送信号ライン７４がメサ６６を跨ぐ部分において配線９４にクラック９６が生じ、最悪の場合、転送信号ライン７４が断線することが判明した（図７（ｂ）を参照）。配線９４に生じるクラック９６は、メサ６６が設けられた部分における構造的な段差が大きいことに起因しているものと考えられる。転送信号ライン７４，７６に断線が生じると、転送信号ライン７４，７６を介して転送信号を供給することができなくなり、図４を用いて説明したシフトサイリスタＴのオン状態の転送動作が途中で停止してしまう。
配線９４にクラック９６が発生する要因の１つとして、メサ６６の形成後に成膜を繰り返すことによるメサ形状の悪化が挙げられる。このメサ形状の悪化について、図８を用いて説明する。
図８（ａ）に示すように、下地１１０の上に設けられたメサ１２０を想定する。メサ１２０は、上面１２２と、側面１２４と、上面１２２と側面１２４との間の角部１２６と、を有している。参考例による半導体発光装置との関係で言えば、下地１１０は例えばＡｌＧａＡｓ層１２Ａに対応し、メサ１２０は例えばメサ６６に対応する。メサ１２０の形成直後において、上面１２２と側面１２４とが角部１２６においてなす角度（メサ角度）を、図８（ａ）に示すように角度θ１と定義するものとする。
このメサ１２０の上に、図８（ｂ）に示すように、絶縁膜や金属膜などの膜１３０を成膜するものとする。一般的に、成膜材料は下地１１０の法線方向に対して平行に近い方向から飛来してくるため、メサ１２０の上面１２２や下地１１０の上にはメサ１２０の側面よりも厚く成膜される。その結果、上面１２２の側における膜１３０の面１３２と側面１２４の側における膜１３０の面１３４とが角部１３６においてなす角度（メサ角度）を角度θ２として、角度θ２は角度θ１よりも鋭角になる。
メサ１２０の側面１２４側よりも上面１２２側において厚く成膜される傾向は、メサ角度が鋭角になるほど顕著となる。例えば、膜１３０の上に膜１４０及び膜１５０を更に成膜すると、上面１２２の側における膜１５０の面１５２と側面１２４の側における膜１５０の面１５４とが角部１５６においてなす角度（メサ角度）をθ３として、角度θ３は角度θ２よりも更に鋭角になる。
このように、成膜に伴ってメサ角度が鋭角になるほどメサ１２０の側面１２４の側に成膜される膜厚が薄くなり、クラックが生じやすくなる。参考例による半導体発光装置において、配線９４となる金属膜の成膜工程は最後であるため、特にクラックが生じやすい。また、配線９４の厚みが増すとクラックは増加する傾向にある。これは、配線９４の応力が影響しているものと考えられる。
本実施形態による半導体発光装置においても、例えば図９に示すように、参考例による半導体発光装置と同様のメカニズムにより、転送信号ライン７４を構成する配線９４にクラック９６が生じる可能性はある。
しかしながら、本実施形態による半導体発光装置においては、電極５４と配線９４とが、メサ６６の両脇に設けられた開口部９２Ｂ，９２Ｃと、メサ６６の上に設けられた開口部９２Ａと、を介して電気的に接続されている。したがって、配線９４にクラック９６が生じ、仮に配線９４が配線９４Ａと配線９４Ｂとに分断されたとしても、配線９４Ａと配線９４Ｂとの間の電気的接続は電極５４によって維持することができる。
電極５４は絶縁膜９０の形成直後に成膜されるため、成膜時におけるメサ形状の悪化は少なく、配線９４と比較してクラックが発生し難い。また、電極５４の厚さも配線９４の厚さよりも薄いため、配線９４と比較して更にクラックが発生し難くなっている。また、メサ６６の角部において電極５４と配線９４との間に絶縁膜９２が設けられているため、配線９４を厚くしても配線９４の応力の影響が電極５４に及びにくい。
したがって、本実施形態の半導体発光装置によれば、転送信号ライン７４，７６を構成する配線９４にクラックが生じた場合の影響を低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
次に、本実施形態による半導体発光装置の製造方法について、図１０を用いて説明する。図１０は、本実施形態による半導体発光装置の製造方法を示す工程断面図である。
まず、例えばｎ型のＧａＡｓ基板１０Ａの上に、例えばＭＢＥ（分子線エピタキシ）法を用いて、ＡｌＧａＡｓ層１２Ａ，１４Ａ，１６Ａ，１８Ａ，１８Ｂをエピタキシャル成長する。
ここで、ＡｌＧａＡｓ層１２Ａ，１４Ａ，１６Ａ，１８Ａの各々の組成、厚さ、不純物濃度は、発光サイリスタＬ及びシフトサイリスタＴにおいて所望のサイリスタ特性が得られるように適宜設定される。また、ＡｌＧａＡｓ層１６Ａ，１８Ａは、転送ダイオードＤとして所望のダイオード特性が得られるように適宜設定される。
例えば、ＡｌＧａＡｓ層１２Ａは、厚さ６００ｎｍ、Ａｌ組成２５％、ドナー不純物濃度が２×１０１８ｃｍ－３のｎ型ＡｌＧａＡｓ層により構成され得る。ＡｌＧａＡｓ層１４Ａは、厚さ７００ｎｍ、Ａｌ組成２５％、アクセプタ不純物濃度が２×１０１８ｃｍ－３のｐ型ＡｌＧａＡｓ層により構成され得る。ＡｌＧａＡｓ層１６Ａは、厚さ３５０ｎｍ、Ａｌ組成１５％、ドナー不純物濃度が２×１０１７ｃｍ－３のｎ型ＡｌＧａＡｓ層により構成され得る。ＡｌＧａＡｓ層１８Ａは、厚さ３２０ｎｍ、Ａｌ組成３０％、アクセプタ不純物濃度が２×１０１７ｃｍ－３のｐ型ＡｌＧａＡｓ層により構成され得る。
ＡｌＧａＡｓ層１８Ａは不純物濃度が低く金属電極（電極５４）とオーミックコンタクトを形成するのが困難なため、コンタクト層としてＡｌＧａＡｓ層１８Ｂが設けられる。ＡｌＧａＡｓ層１８Ｂは、厚さ２００ｎｍ、Ａｌ組成３０％、アクセプタ不純物濃度が７×１０１９ｃｍ－３のｐ型ＡｌＧａＡｓ層により構成され得る。
次いで、フォトリソグラフィ及びドライエッチングを用いて、ＡｌＧａＡｓ層１４Ａ，１６Ａ，１８Ａ，１８Ｂの一部を除去し、ＡｌＧａＡｓ層１４Ａ，１６Ａ，１８Ａ，１８Ｂの積層構造により構成されるメサ６６を形成する（図１０（ａ））。
次いで、例えばＣＶＤ（化学気相堆積）法を用いて、例えば膜厚２００ｎｍの酸化シリコン膜を堆積する。これにより、ＡｌＧａＡｓ層１４Ａ，１６Ａ，１８Ａ，１８Ｂを除去したことにより露出したＡｌＧａＡｓ層１２Ａ上並びにメサ６６の上面及び側面を覆う絶縁膜９０を形成する。
次いで、フォトリソグラフィ及びドライエッチングを用いて絶縁膜９０をパターニングする。これにより、絶縁膜９０に、ＡｌＧａＡｓ層１８Ｂに達する開口部９０Ａを形成する（図１０（ｂ））。
次いで、例えばリフトオフ法を用いて、例えば膜厚５０ｎｍのＴｉ膜と膜厚２００ｎｍのＡｕ膜との積層構造よりなる電極５４を形成する。電極５４は、少なくとも転送信号ライン７４を延伸する方向に沿ったメサ６６の両脇からメサ６６の側面及び上面に延在するように形成する（図１０（ｃ））。この際、開口部９０Ａ内のＡｌＧａＡｓ層１８Ｂと電極５４との間に別のメタル層を形成し、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクト特性を改良してもよい。
次いで、例えばＣＶＤ法を用いて、例えば膜厚２００ｎｍの酸化シリコン膜を堆積し、電極５４を覆う絶縁膜９２を形成する。
次いで、フォトリソグラフィ及びドライエッチングを用いて、絶縁膜９２をパターニングする。これにより、絶縁膜９２に、メサ６６の上面上において電極５４に達する開口部９２Ａと、メサ６６の両脇のＡｌＧａＡｓ層１２Ａ上において電極５４に達する開口部９２Ｂ，９２Ｃと、を形成する（図１０（ｄ））。
次いで、例えばリフトオフ法により、例えば膜厚５０ｎｍのＴｉ膜と膜厚１０００ｎｍのＡｕ膜との積層膜よりなる配線９４を形成する。また、ＧａＡｓ基板１０Ａの裏面側に、シフトサイリスタＴのカソード電極となる電極３０を形成する（図１０（ｅ））。
このように、本実施形態によれば、転送信号ラインを構成する配線にクラックが生じた場合の影響を低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
［第２実施形態］
本発明の第２実施形態による半導体発光装置について、図１１を用いて説明する。第１実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。
第１実施形態では、転送信号ライン７４の延在する方向に沿って配された３つの開口部９２Ｂ，９２Ａ，９２Ｃを介して３箇所で、電極５４と配線９４（転送信号ライン７４）とを電気的に接続した。しかしながら、電極５４と配線９４との接続部は、少なくともメサ６６の両脇の２箇所に設けられていればよく、電極５４と配線９４との接続部の数は、必ずしも限定されるものではない。また、これら３つの接続部のうち、少なくとも２つは互いに繋がっていてもよい。
本実施形態による半導体発光装置においては、このような観点から、第１実施形態における開口部９２Ａ，９２Ｂ，９２Ｃの代わりに、これらが設けられた領域を含む連続する１つの開口部９２Ｄを設けている。このように構成することで、電極５４と配線９４とはメサ６６の側面部及び上面部の全域に渡って接触するため、仮に配線９４にクラックが生じても、転送信号ライン７４が途中で断線することはない。また、電極５４と配線９４との接触面積が増加するため、転送信号ライン７４の配線抵抗を低減することもできる。
このように、本実施形態によれば、転送信号ラインを構成する配線にクラックが生じた場合の影響を低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
［第３実施形態］
本発明の第３実施形態による半導体発光装置について、図１２を用いて説明する。第１及び第２実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１２は、本実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。
本実施形態による半導体発光装置は、第２実施形態と同様の観点から、第１実施形態による半導体発光装置においてメサ６６の上面上に設けられていた開口部９２Ａを省略したものである。本実施形態の構成においても、メサ６６の両脇の間における電気的な接続は電極５４によって維持できるため、仮に配線９４にクラックが生じても、転送信号ライン７４が途中で断線することはない。
また、本実施形態の構成は、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクトの信頼性を向上できる利点もある。
半導体と金属とが接触している場合、稀にフォトレジストの現像工程などで不具合が生じる場合がある。例えば、フォトレジストの現像には弱アルカリ性の現像液が多く使用されるが、この現像液により半導体と金属との接触部分が腐食する現象（電蝕）が生じることがある。例えば、第１及び第２実施形態の構成においては、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクト部が、絶縁膜９２に開口部９２Ａ，９２Ｂ，９２Ｃ，９２Ｄを形成する際のフォトリソグラフィ工程の際に電蝕によるダメージを受ける可能性がある。
この点、本実施形態では、メサ６６の上面上において電極５４と配線９４とを接続するための開口部９２Ａや開口部９２Ｄを形成しないため、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクト部は、絶縁膜９２によって保護される。したがって、本実施形態の構成によれば、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクト部が電蝕によるダメージを受けるのを防止することができ、ＡｌＧａＡｓ層１８Ｂと電極５４との間のコンタクトの信頼性を向上することができる。
このように、本実施形態によれば、転送信号ラインを構成する配線にクラックが生じた場合の影響を低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
［第４実施形態］
本発明の第４実施形態による半導体発光装置について、図１３を用いて説明する。第１乃至第３実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１３は、本実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。
本実施形態は、配線９４がメサ６６を跨ぐ部分において、配線９４を分断するようにした構成例である。本実施形態の構成においても、メサ６６の両脇の間における電気的な接続は電極５４によって維持できるため、配線９４は必ずしもメサ６６を跨ぐように形成する必要はない。
また、本実施形態の構成においては、メサ６６の角部において電極５４と配線９４とが重なっていないため、配線９４を厚くするなどして配線９４の応力が増加した場合でも、この応力が電極５４に影響することはない。これにより、電極５４にクラックが生じるなどの不具合を防止することができる。
なお、図１３には第２実施形態の構成に本実施形態を適用した構成例を示したが、第３実施形態の構成に本実施形態の構成を適用することも可能である。
このように、本実施形態によれば、転送信号ラインを構成する配線にクラックが生じるのを低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
［第５実施形態］
本発明の第５実施形態による半導体発光装置について、図１４を用いて説明する。第１乃至第４実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１４は、本実施形態による半導体発光装置におけるシフトサイリスタの構造を示す概略断面図である。
これまでの実施形態では、転送信号ライン７４，７６がシフトサイリスタＴを構成するメサ６６の上を跨ぐ部分に着目して説明をしてきたが、転送信号ライン７４は、図３に示すように、ゲート抵抗Ｒｇを構成するメサ６２をも跨ぐ構成となっている。したがって、これまでの実施形態で説明したシフトサイリスタＴ部の構成は、ゲート抵抗Ｒｇ部に適用することも可能である。
メサ６２と転送信号ライン７４との交差部は、これらが互いに電気的に接続する構成とはなっていない点で、がメサ６６と転送信号ライン７４，７６との交差部とは異なっている。そのため、メサ６２と転送信号ライン７４との交差部にメサ６６部の電極５４に対応する電極は基本的には不要であるが、本実施形態ではあえてメサ６２と転送信号ライン７４との交差部にメサ６６部の電極５４に対応する電極５０を配置する。
すなわち、本実施形態では、図１４（ａ）及び図１４（ｂ）に示すように、メサ６６部における電極５４と同様、転送信号ライン７４が延伸する方向（Ｘ方向）に沿ったメサ６２の両脇からメサ６２の側面及び上面に延在するように電極５０を配置する。電極５０とメサ６２との間は、絶縁膜９０によって絶縁する。そして、この電極５０と、その上層に形成される転送信号ライン７４とを、電気的に接続する。
図１４（ａ）の構成例では、第２実施形態の場合と同様、絶縁膜９２に、転送信号ライン７４が延伸する方向（Ｘ方向）に沿ったメサ６２の両脇からメサ６２の側面及び上面に至る部分において電極５０を露出する開口部９２Ｅを設けている。そして、この開口部９２Ｅを介して、電極５０と転送信号ライン７４とを電気的に接続している。図１４（ｂ）の構成例では、第３実施形態の場合と同様、メサ６２の両脇に位置する部分において電極５０を露出する開口部９２Ｆ，９２Ｇを絶縁膜９２に設けている。そして、この開口部９２Ｆ，９２Ｇ介して、電極５０と転送信号ライン７４とを電気的に接続している。
したがって、本実施形態の上記構成によれば、転送信号ライン７４がメサ６２を跨ぐ部分において、仮に転送信号ライン７４にクラックが生じても、転送信号ライン７４を構成する信号線が途中で断線することはない。
本実施形態の上記構成は、図３において、転送信号ライン７６と配線７８とが交差する部分に適用することも可能である。
このように、本実施形態によれば、転送信号ラインを構成する配線にクラックが生じた場合の影響を低減し、転送動作が途中で停止してしまうのを抑制することができる。これにより、信頼性の高い自己走査型回路を備えた半導体発光装置を実現することができる。
［第６実施形態］
本発明の第６実施形態による画像形成装置について、図１５乃至図１７を用いて説明する。第１乃至第５実施形態による半導体発光装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１５は、本実施形態による画像形成装置の構成例を示す概略図である。図１６は、本実施形態による画像形成装置の露光ヘッドの構成例を示す概略図である。図１７は、本実施形態による画像形成装置の面発光素子アレイチップ群を示す概略図である。
第１乃至第５実施形態として説明した半導体発光装置１００は、種々の電子機器、例えば、イメージスキャナ、複写機、ファックスなどの画像形成装置に適用可能である。本実施形態では、第１乃至第３実施形態の半導体発光装置１００を用いた電子機器の一例として、電子写真方式の画像形成装置について説明する。
本実施形態による画像形成装置２００は、図１５に示すように、スキャナ部２１０と、作像部２２０と、定着部２４０と、給紙／搬送部２５０と、これらを制御する不図示の画像形成制御部と、を有する。
スキャナ部２１０は、原稿台に置かれた原稿に対して照明を当てて原稿の画像を光学的に読み取り、その画像を電気信号に変換して画像データを作成する。
作像部２２０は、電子写真プロセスを用いて現像を行う現像ユニットを複数有する。各現像ユニットは、感光体ドラム２２２と、露光ヘッド２２４と、帯電器２２６と、現像器２２８と、を有する。現像ユニットは、トナー像の現像に用いる構成を収めたプロセスカートリッジであってもよい。この場合、プロセスカートリッジは、画像形成装置の本体に対して着脱可能であることが好ましい。
感光体ドラム２２２は、静電潜像が形成される像担持体である。感光体ドラム２２２は、回転駆動され、帯電器２２６によって帯電する。
露光ヘッド２２４は、前記画像データに応じた光を感光体ドラム２２２に照射し、感光体ドラム２２２に静電潜像を形成する。
現像器２２８は、感光体ドラム２２２に形成された静電潜像に対してトナー（現像剤）を供給して現像する。トナーは、収納部に収納されている。トナーを収納する収納部は、現像ユニットに含まれていることが好ましい。現像されたトナー像（現像剤像）は、転写ベルト２３０上に搬送された紙などの記録媒体上に転写される。
本実施形態の画像形成装置は、一連の電子写真プロセスを用いて現像を行う現像ユニット（現像ステーション）を４つ有し、各現像ユニットからトナー像を転写することにより、所望の画像を形成する。４つの現像ユニットは、それぞれ異なる色のトナーを有している。具体的には、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた４つの現像ユニットは、シアンでの作像動作の開始から所定時間経過後に、マゼンタ、イエロー、ブラックでの作像動作を順次実行していく。
給紙／搬送部２５０は、本体内給紙ユニット２５２ａ，２５２ｂ、外部給紙ユニット２５２ｃ及び手差し給紙ユニット２５２ｄのうち、予め指示された給紙ユニットから紙を給紙する。給紙された紙はレジローラ２５４まで搬送される。
レジローラ２５４は、前述した作像部２２０において形成されたトナー像が紙上に転写されるように、転写ベルト２３０上に紙を搬送する。
光学センサ２３２が、転写ベルト２３０のトナー像が転写される面と対向するように配置されており、各現像ユニット間の色ズレ量を導出するため、転写ベルト２３０上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、不図示の画像コントローラ部に送られ、各色の画像位置の補正に用いられる。この制御によって、紙上に、色ずれのないフルカラートナー像を転写することができる。
定着部２４０は、複数のローラと、ハロゲンヒータ等の熱源とを内蔵し、前記転写ベルト２３０上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着し、排紙ローラ２４２にて画像形成装置２００の外部に排紙する。
不図示の画像形成制御部は、画像形成装置を含む複合機（ＭＦＰ）全体を制御するＭＦＰ制御部と接続されておりして、ＭＦＰ制御部からの指示に応じて制御を実行する。また、画像形成制御部は、上述のスキャナ部２１０、作像部２２０、定着部２４０及び給紙／搬送部２５０の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。
本実施形態による画像形成装置の露光ヘッド２２４について、図１６を用いて説明する。図１６（ａ）は、感光体ドラム２２２に対する露光ヘッド２２４の配置を示している。図１６（ｂ）は、露光ヘッド２２４からの光が感光体ドラム２２２の表面に結像されている様子を示している。
露光ヘッド２２４は、図１６（ａ）に示すように、感光体ドラム２２２と対向するように配置されている。露光ヘッド２２４及び感光体ドラム２２２の各々は、不図示の取り付け部材によって画像形成装置２００に取り付けられて使用される。
露光ヘッド２２４は、図１６（ｂ）に示すように、面発光素子アレイチップ群２６４と、面発光素子アレイチップ群２６４を実装するプリント基板２６２と、ロッドレンズアレイ２６６と、を有する。また、露光ヘッド２２４は、ロッドレンズアレイ２６６とプリント基板２６２とを支持するハウジング（支持部材）２６０を有する。
ロッドレンズアレイ２６６は、面発光素子アレイチップ群２６４からの光を集光する光学系である。露光ヘッド２２４は、面発光素子アレイチップ群２６４のチップ面から発生させた光を、ロッドレンズアレイ２６６によって感光体ドラム２２２に集光し、画像データに応じた静電潜像を感光体ドラム２２２に形成する。
露光ヘッド２２４は、工場内にて単体で組み立て調整作業が行われ、画像形成装置に取り付けた場合に光の集光位置が適切な位置になるように、各スポットのピント調整、光量調整が行われることが好ましい。ここで、感光体ドラム２２２とロッドレンズアレイ２６６との間の距離、及びロッドレンズアレイ２６６と面発光素子アレイチップ群２６４との間の距離は、所定の間隔となるように配置される。これにより、露光ヘッド２２４からの光が感光体ドラム２２２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ２６６と面発光素子アレイチップ群２６４との距離が所望の値となるように、ロッドレンズアレイ２６６の取り付け位置の調整が行われる。また、光量調整時においては、各発光点を順次発光させていき、ロッドレンズアレイ２６６を介して集光させた光が、所定光量になるように各発光点の駆動電流が調整される。
本実施形態の露光ヘッド２２４は、感光体ドラム２２２に露光を行い、感光体ドラム２２２に静電潜像を形成する際に好適に用いることができる。しかしながら露光ヘッド２２４の用途は特に限定はされず、露光ヘッド２２４を例えばラインスキャナの光源として用いることもできる。
本実施形態による画像形成装置の面発光素子アレイチップ群２６４について、図１７を用いて説明する。図１７は、面発光素子アレイチップ群２６４を配列したプリント基板２６２を模式的に示す図である。
図１７（ａ）は、面発光素子アレイチップ群２６４を配列したプリント基板２６２の、面発光素子アレイチップ群２６４が実装されている面（以降、「面発光素子アレイ実装面」と称する）を模式的に示している。
図１７（ａ）に示すように、面発光素子アレイチップ群２６４は、本実施形態では、２９個の面発光素子アレイチップＣ１～Ｃ２９で構成される。面発光素子アレイチップ群２６４は、プリント基板２６２の面発光素子アレイ実装面に実装されている。面発光素子アレイチップＣ１～Ｃ２９は、プリント基板２６２お上に千鳥状に２列に配列されている。面発光素子アレイチップＣ１～Ｃ２９の各列は、プリント基板２６２の長手方向に沿って配置される。
面発光素子アレイチップＣ１～Ｃ２９の各々は、第１乃至第３実施形態のいずれかに記載の半導体発光装置１００によって構成されうる。面発光素子アレイチップＣ１～Ｃ２９の各々は、５１６個の発光点を有しており、それぞれの発光点に対応する５１６個の発光サイリスタＬを有している。面発光素子アレイチップＣ１～Ｃ２９のそれぞれにおいて、５１６個の発光サイリスタＬは、チップの長手方向に所定のピッチで一次元的に配列されている。隣接する発光サイリスタＬ間は、素子分離溝で分離されている。すなわち、面発光素子アレイチップＣ１～Ｃ２９は、複数の発光サイリスタＬが一次元的に配列された発光サイリスタアレイと呼ぶこともできる。本実施形態では、隣接する発光サイリスタ間のピッチは、２１．１６μｍとなっており、これは１２００ｄｐｉの解像度のピッチに相当する。また、チップ内における５１６個の発光点の端から端までの間隔は、約１０．９ｍｍ（≒２１．１６μｍ×５１６）である。
図１７（ｂ）は、プリント基板２６２の、面発光素子アレイ実装面とは反対側の面（以降、「面発光素子アレイ非実装面」と称する）を模式的に示す図である。
図１７（ｂ）に示すように、面発光素子アレイ非実装面には、面発光素子アレイチップＣ１～Ｃ１５を駆動する駆動部２６８ａと、面発光素子アレイチップＣ１６～Ｃ２９を駆動する駆動部２６８ｂが、コネクタ２７０の両側に配置されている。コネクタ２７０には、不図示の画像コントローラ部から駆動部２６８ａ，２６８ｂを制御する信号線、電源及びグランド線が接続されている。また、コネクタ２７０には、面発光素子アレイ非実装面上の駆動部２６８ａ，２６８ｂがそれぞれ配線２７２ａ，２７２ｂを介して接続されている。駆動部２６８ａ，２６８ｂからは、面発光素子アレイチップを駆動するための配線がプリント基板２６２の内層を通り、各々面発光素子アレイチップＣ１～Ｃ１５、面発光素子アレイチップＣ１６～Ｃ２９に接続されている。
図１７（ｃ）は、面発光素子アレイチップＣ２８と面発光素子アレイチップＣ２９との間の境界部の様子を示している。
面発光素子アレイチップＣ２８、Ｃ２９の端部には、それぞれ制御信号を入力するためのワイヤボンディングパッド２８０，２９０が配置されている。ワイヤボンディングパッド２８０，２９０から入力した信号により、それぞれ面発光素子アレイチップＣ２８、Ｃ２９の転送部２８２，２９２及び発光サイリスタ２８４，２９４が駆動する。面発光素子アレイチップ間の境界部においても、発光サイリスタ２８４，２９４の長手方向のピッチは、１２００ｄｐｉの解像度のピッチに相当する２１．１６μｍとなっている。チップの実装精度を考慮し、各チップの発光サイリスタがオーバーラップするように配置しても良い。
プリント基板２６２の上には、１つ当たり５１６個の発光点を有する面発光素子アレイチップＣ１～Ｃ２９が２９個配列されているため、面発光素子アレイチップ群２６４全体では、発光させることができる発光サイリスタＬの数は１４，９６４個となる。また、本実施形態の面発光素子アレイチップ群２６４によって露光できる幅は、約３１６ｍｍ（≒１０．９ｍｍ×２９）となる。面発光素子アレイチップ群２６４を搭載した露光ヘッドを用いれば、この幅に対応した画像を形成することができる。
本実施形態の画像形成装置は、レーザビームをポリゴンモータで偏向走査するレーザ走査方式の画像形成装置と比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、上記実施形態では、転送ダイオードＤとゲート抵抗Ｒｇとを別々のメサに設けたが、転送ダイオードＤとゲート抵抗Ｒｇとを同じメサに設けてもよい。また、上記実施形態では、シフトサイリスタＴと発光サイリスタＬとを別々のメサに設けたが、シフトサイリスタＴと発光サイリスタＬとを同じメサに設けてもよい。シフトサイリスタの上に発光素子を積層した構造や、発光素子の上にシフトサイリスタを積層した構造など、メサの段差が大きくなるような構造なども好適な例である。
また、上記実施形態においては、１個のシフトサイリスタＴに対して１個又は４個の発光サイリスタＬを接続し、同時に１個又は４個の発光サイリスタＬを点灯可能な構成としたが、同時に点灯可能な発光サイリスタＬの数はこれらに限定されるものではない。
また、上記実施形態においては、シフトサイリスタＴ及び発光サイリスタＬについて、ｎゲートタイプのサイリスタを例にして説明したが、これらをｐゲートタイプのサイリスタで構成するようにしてもよい。この場合、シフトサイリスタＴ、発光サイリスタＬ及び転送ダイオードＤを構成する各半導体層の導電型を反転するように構成すればよい。
また、上記実施形態では、半導体発光装置を構成するIII－Ｖ族化合物半導体として、III族元素として少なくともＧａを含み、Ｖ族元素として少なくともＡｓを含む、ＧａＡｓ系の化合物半導体材料を例示した。しかしながら、半導体発光装置を構成するIII－Ｖ族化合物半導体として、III族元素として少なくともＩｎを含み、Ｖ族元素として少なくともＰを含む、ＩｎＰ系の化合物半導体材料を用いてもよい。また、III－Ｖ族化合物半導体のみならず、IV族半導体やII－VI族化合物半導体を用いて半導体発光装置を構成してもよい。また、上記実施形態において説明した半導体層の構成材料の組成、厚さ、不純物濃度などは好適な一例であり、適宜変更することが可能である。
また、転送ダイオード部、シフトサイリスタ部及び発光サイリスタ部を同一の基板上に集積する場合、発光サイリスタＬの光出力を増すために、ＧａＡｓ基板１０ＡとＡｌＧａＡｓ層１２Ａとの間に分布ブラッグ型反射層（ＤＢＲ層）を設けてもよい。ＤＢＲ層は、例えば、高Ａｌ組成のＡｌＧａＡｓ層と低Ａｌ組成のＡｌＧａＡｓ層とを各層の光学長がλ／４となるように交互に積層することによって構成可能である。高Ａｌ組成のＡｌＧａＡｓ層と低Ａｌ組成のＡｌＧａＡｓ層との組み合わせとしては、例えば、Ａｌ０．８Ｇａ０．２ＡｓとＡｌ０．２Ｇａ０．８Ａｓや、Ａｌ０．９Ｇａ０．１ＡｓとＡｌ０．１Ｇａ０．９Ａｓを適用することができる。ＤＢＲ層は、総数が多いほど反射率が高くできるため、２０層程度以上の積層体を構成することが好ましい。
また、発光サイリスタＬの発光効率を高めるために、発光部となるＡｌＧａＡｓ層１６ＡやＡｌＧａＡｓ層１４Ａを、多重量子井戸（ＭＱＷ）構造としてもよい。
また、上記第６実施形態に示した画像形成装置は、本発明の半導体発光装置を適用しうる画像形成装置の例を示したものであり、本発明の半導体発光装置を適用可能な画像形成装置は図１５に示した構成に限定されるものではない。また、本発明の半導体発光装置は、画像形成装置のみならず、半導体発光装置を用いる種々の電子機器に適用可能である。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０…半導体基板
１０Ａ…ＧａＡｓ基板
１２，１４，１６，１８，２０…半導体層
１２Ａ，１４Ａ，１６Ａ，１８Ａ，１８Ｂ…ＡｌＧａＡｓ層
３０，３２，３４，４２，４４，４６，４８，５２，５４…電極
６２，６４，６６，６８…メサ
７４，７６…転送信号ライン
９０，９２…絶縁膜
９０Ａ，９２Ａ，９２Ｂ，９２Ｃ，９２Ｄ，９２Ｅ，９２Ｆ，９２Ｇ…開口部
９４…配線
９６…クラック
１００…半導体発光装置
２００…画像形成装置
２２４…露光ヘッド

Claims (19)

  1. シフトサイリスタのゲートと発光サイリスタのゲートとが各々に接続された複数のノードと、前記複数のノードの間を接続する複数の転送ダイオードと、を有する半導体発光装置であって、
    前記シフトサイリスタは、
    複数の半導体層を含む積層構造を有し、前記発光サイリスタ及び前記転送ダイオードから分離したメサに設けられており、
    前記メサを跨いで連続する第１の金属層と、
    前記第１の金属層よりも上層に配され、第１部分と、前記第１部分との間に前記メサが位置するように配された第２部分と、を有する第２の金属層と、を有し、
    前記第２の金属層の前記第１部分及び前記第２部分の各々は、平面視で前記メサと重ならない領域において、前記第１の金属層と電気的に接続されている
    ことを特徴とする半導体発光装置。
  2. 前記メサと前記第１の金属層との間に配され、前記メサの上面部において前記メサと前記第１の金属層とを電気的に接続する第１の開口部が設けられた第１の絶縁膜を更に有する
    ことを特徴とする請求項１記載の半導体発光装置。
  3. 前記メサと前記第１の金属層との間に配された第１の絶縁膜を更に有し、
    前記メサと前記第１の金属層とは、前記第１の絶縁膜によって絶縁されている
    ことを特徴とする請求項１記載の半導体発光装置。
  4. 前記第１の金属層と前記第２の金属層との間に配され、前記第１の金属層と前記第１部分とを電気的に接続する第２の開口部と、前記第１の金属層と前記第２部分とを電気的に接続する第３の開口部と、が設けられた第２の絶縁膜を更に有する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体発光装置。
  5. 前記第２の金属層は、前記メサを跨ぐように配され、前記第１部分及び前記第２部分から連続する第３部分を更に有する
    ことを特徴とする請求項４記載の半導体発光装置。
  6. 前記第２の開口部及び前記第３の開口部は、前記メサを跨いで連続する１つの開口部である
    ことを特徴とする請求項４又は５記載の半導体発光装置。
  7. 前記第２の絶縁膜に、前記メサの上面部において前記第１の金属層と前記第３部分とを電気的に接続する第４の開口部が更に設けられている
    ことを特徴とする請求項５記載の半導体発光装置。
  8. 前記第２の金属層は、前記第１の金属層よりも厚い
    ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体発光装置。
  9. 前記第２の金属層は、前記シフトサイリスタにオン状態の転送動作を制御する転送信号を供給するための転送信号ラインの少なくとも一部を構成している
    ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体発光装置。
  10. 複数の半導体層を各々が有する複数のメサと、
    前記複数のメサの各々と交差するように配された配線と、を有し、
    前記配線は、前記複数のメサの各々に対応して、
    前記メサを跨いで連続する第１の金属層と、
    前記第１の金属層よりも上層に配され、第１部分と、前記第１部分との間に前記メサが位置するように配された第２部分と、を有する第２の金属層と、を有し、
    前記第２の金属層の前記第１部分及び前記第２部分の各々は、平面視で前記メサと重ならない領域において、前記第１の金属層と電気的に接続されている
    ことを特徴とする半導体装置。
  11. 前記メサと前記第１の金属層との間に配され、前記メサの上面部において前記メサと前記第１の金属層とを電気的に接続する第１の開口部が設けられた第１の絶縁膜を更に有する
    ことを特徴とする請求項１０記載の半導体装置。
  12. 前記メサと前記第１の金属層との間に配された第１の絶縁膜を更に有し、
    前記メサと前記第１の金属層とは、前記第１の絶縁膜によって絶縁されている
    ことを特徴とする請求項１０記載の半導体装置。
  13. 前記第１の金属層と前記第２の金属層との間に配され、前記第１の金属層と前記第１部分とを電気的に接続する第２の開口部と、前記第１の金属層と前記第２部分とを電気的に接続する第３の開口部と、が設けられた第２の絶縁膜を更に有する
    ことを特徴とする請求項１０乃至１２のいずれか１項に記載の半導体装置。
  14. 前記第２の金属層は、前記メサを跨ぐように配され、前記第１部分及び前記第２部分から連続する第３部分を更に有する
    ことを特徴とする請求項１３記載の半導体装置。
  15. 前記第２の開口部及び前記第３の開口部は、前記メサを跨いで連続する１つの開口部である
    ことを特徴とする請求項１３又は１４記載の半導体装置。
  16. 前記第２の絶縁膜に、前記メサの上面部において前記第１の金属層と前記第３部分とを電気的に接続する第４の開口部が更に設けられている
    ことを特徴とする請求項１４記載の半導体装置。
  17. 前記第２の金属層は、前記第１の金属層よりも厚い
    ことを特徴とする請求項１０乃至１６のいずれか１項に記載の半導体装置。
  18. 請求項１乃至９のいずれか１項に記載の半導体発光装置と、
    前記半導体発光装置からの光を集光する光学系と
    を有することを特徴とする露光ヘッド。
  19. 像担持体と、
    前記像担持体の表面を帯電する帯電手段と、
    請求項１乃至９のいずれか１項に記載の半導体発光装置を有する露光ヘッドであって、前記帯電手段によって帯電された前記像担持体の表面を露光し、前記像担持体の表面に静電潜像を形成する露光ヘッドと、
    前記露光ヘッドによって形成された前記静電潜像を現像する現像手段と、
    前記現像手段によって現像された画像を記録媒体に転写する転写手段と
    を有することを特徴とする画像形成装置。
JP2019173829A 2019-09-25 2019-09-25 半導体発光装置、露光ヘッド及び画像形成装置 Active JP7358154B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019173829A JP7358154B2 (ja) 2019-09-25 2019-09-25 半導体発光装置、露光ヘッド及び画像形成装置
US17/021,322 US11275322B2 (en) 2019-09-25 2020-09-15 Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173829A JP7358154B2 (ja) 2019-09-25 2019-09-25 半導体発光装置、露光ヘッド及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2021052085A JP2021052085A (ja) 2021-04-01
JP7358154B2 true JP7358154B2 (ja) 2023-10-10

Family

ID=74881973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173829A Active JP7358154B2 (ja) 2019-09-25 2019-09-25 半導体発光装置、露光ヘッド及び画像形成装置

Country Status (2)

Country Link
US (1) US11275322B2 (ja)
JP (1) JP7358154B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080736B2 (ja) * 2018-06-12 2022-06-06 キヤノン株式会社 露光ヘッド及び画像形成装置
JP2022096964A (ja) 2020-12-18 2022-06-30 キヤノン株式会社 画像形成装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135049A (ja) 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
JP2011135067A (ja) 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884767B2 (ja) 2013-04-25 2016-03-15 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
JP6271967B2 (ja) 2013-11-23 2018-01-31 キヤノン株式会社 波長可変光源
JP2016051815A (ja) 2014-08-29 2016-04-11 株式会社沖データ 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
US10644198B2 (en) * 2016-08-29 2020-05-05 Canon Kabushiki Kaisha Light-emitting element, light-emitting element array, exposure head, and image formation apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135049A (ja) 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
JP2011135067A (ja) 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
US11275322B2 (en) 2022-03-15
JP2021052085A (ja) 2021-04-01
US20210088928A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US10644198B2 (en) Light-emitting element, light-emitting element array, exposure head, and image formation apparatus
JP7171172B2 (ja) 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置
JP7358154B2 (ja) 半導体発光装置、露光ヘッド及び画像形成装置
JP4279304B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置
US8786646B2 (en) Light-emitting chip, light-emitting device, print head and image forming apparatus
US20210103231A1 (en) Image forming apparatus
US11009804B2 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
US20200319573A1 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
US20110063400A1 (en) Light-emitting chip, print head and image forming apparatus
JP4607696B2 (ja) 発光装置および画像記録装置
JP2008166611A (ja) 発光素子アレイ、それを用いた光プリントヘッドおよび画像形成装置
JP7245101B2 (ja) 半導体発光装置、露光ヘッド及び画像形成装置
JP7171447B2 (ja) 画像形成装置
WO2020004422A1 (ja) 画像形成装置
JP7094694B2 (ja) 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
JP4954180B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよび画像形成装置
US20190168515A1 (en) Light-emitting element array, and light exposure head and image forming apparatus using the same
US11145784B2 (en) Light-emitting thyristor, light-emitting thyristor array, exposure head, and image forming apparatus
WO2020004483A1 (ja) 画像形成装置
JP2017055081A (ja) 発光部品、プリントヘッドおよび画像形成装置
JP4786314B2 (ja) 発光装置および画像形成装置
JP2016103509A (ja) 発光装置、受光装置、ｌｅｄヘッド、読取ヘッド、画像形成装置および画像読取装置
JP2019145666A (ja) 半導体装置、光プリントヘッド、画像形成装置、及び半導体装置の製造方法
JP2007173748A (ja) 発光サイリスタ、光走査型スイッチ装置、発光装置および画像形成装置
JP2011071319A (ja) 発光素子アレイ及びこれを用いた画像形成装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230927

R151 Written notification of patent or utility model registration

Ref document number: 7358154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151