JP2011135049A - 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器 - Google Patents

非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器 Download PDF

Info

Publication number
JP2011135049A
JP2011135049A JP2010250809A JP2010250809A JP2011135049A JP 2011135049 A JP2011135049 A JP 2011135049A JP 2010250809 A JP2010250809 A JP 2010250809A JP 2010250809 A JP2010250809 A JP 2010250809A JP 2011135049 A JP2011135049 A JP 2011135049A
Authority
JP
Japan
Prior art keywords
electrode
oxide semiconductor
semiconductor layer
insulating layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010250809A
Other languages
English (en)
Other versions
JP2011135049A5 (ja
JP5147923B2 (ja
Inventor
Daisuke Kawae
大輔 河江
Hideki Uoji
秀貴 魚地
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010250809A priority Critical patent/JP5147923B2/ja
Publication of JP2011135049A publication Critical patent/JP2011135049A/ja
Publication of JP2011135049A5 publication Critical patent/JP2011135049A5/ja
Application granted granted Critical
Publication of JP5147923B2 publication Critical patent/JP5147923B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供する。
【解決手段】水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体を有するトランジスタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、χはφｍｓ以上かつφｍｄ未満の関係になるように構成し、酸化物半導体とソース電極の接触面積よりも酸化物半導体とドレイン電極の接触面積を大きくし、トランジスタのゲート電極とドレイン電極を電気的に接続することで、整流特性の良い非線形素子を実現することができる。
【選択図】図２

Description

本発明の一態様は、酸化物半導体を用いた非線形素子（例えば、ダイオード）とこれを有する表示装置などの半導体装置に関する。更には、これらを有する電子機器に関する。
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が低いことなどが要求されている。半導体材料としての炭化シリコン（ＳｉＣ）は、禁制帯幅が３ｅＶ以上であり高温での電気伝導度の制御性に優れ、シリコンより約１桁高い絶縁破壊電界を有するため、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば、逆方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが知られている（特許文献１参照）。
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するときのプロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を形成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起された結晶欠陥の回復には１５００℃以上の加熱処理が必要となる。
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁層を作製することができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定であるため、通常のウエットエッチングが困難であるという問題を抱えている。
特開２０００−１３３８１９号公報
このように、炭化シリコンを用いるダイオードは、高耐圧、低い逆方向飽和電流を実現することが期待されているが、実際にこれを製造するには、非常に多くの問題が内在しており、実現は困難を極めている。
そこで本発明の一態様は、高耐圧で整流特性の良い非線形素子を提供することを目的とする。また、逆方向飽和電流の低い非線形素子を低いプロセス温度で製造することを目的とする。
本発明の一態様は、ソース電極と、酸化物半導体層と、ドレイン電極と、ソース電極、酸化物半導体層、及びドレイン電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され、ソース電極、酸化物半導体層、及びドレイン電極を介して対向する複数のゲート電極を有し、ゲート電極はドレイン電極と接続され、ソース電極と酸化物半導体層の接触面積と、ドレイン電極と酸化物半導体層の接触面積が異なることを特徴とするものである。
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させることができる。
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させることができる。
また、本発明の一態様は、第１の電極と、酸化物半導体層と、第２の電極と、第１の電極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を有し、第３の電極は第１の電極または第２の電極の一方と接続され、第１の電極または第２の電極のうち第３の電極と接続された電極の仕事関数φｍｄと、第１の電極または第２の電極のうち第３の電極と接続されていない電極の仕事関数φｍｓと、酸化物半導体層の電子親和力χが、χはφｍｓ以上かつφｍｄ未満となるように構成し、第１の電極と酸化物半導体層の接触面積と、第２の電極と酸化物半導体層の接触面積が異なることを特徴とするものである。
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させることができる。
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させることができる。
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を有し、複数の第３の電極は、第１の電極と接続されており、第１の電極の仕事関数φｍｄ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｓが、χはφｍｓ以上かつφｍｄ未満となるように構成し、第２の電極と酸化物半導体層の接触面積よりも、第１の電極と酸化物半導体層の接触面積が大きいことを特徴とするものである。
酸化物半導体層と仕事関数φｍｓを有する第２の電極との接触面積よりも、酸化物半導体層と仕事関数φｍｄを有する第１の電極との接触面積を大きくすることで、非線形素子の一態様であるダイオードの整流特性を向上させることができる。特に順方向バイアス時の電流電圧特性を向上させることができる。
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を有し、複数の第３の電極は、第２の電極と接続されており、第１の電極の仕事関数φｍｓ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｄが、χはφｍｓ以上かつφｍｄ未満となるように構成し、第１の電極と酸化物半導体層の接触面積よりも、第２の電極と酸化物半導体層の接触面積が小さいことを特徴とするものである。
酸化物半導体層と仕事関数φｍｓを有する第１の電極との接触面積よりも、酸化物半導体層と仕事関数φｍｄを有する第２の電極との接触面積を小さくすることで、ダイオードの整流特性を向上させることができる。特に逆方向バイアス時の電流電圧特性を向上させることができる。
また、具体的には、酸化物半導体層に含まれる水素の濃度が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３未満として、酸化物半導体層に含まれる水素若しくはＯＨ基を除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満とした酸化物半導体層を用いる。
また、当該酸化物半導体のエネルギーギャップを、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満となるようにする。
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力χよりも仕事関数が大きい電極材料として、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）などを用いることができる。
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力χ以下の仕事関数を有する電極材料として、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる。
なお、本明細書において、不純物濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳともいう。）により検出されたものである。ただし、他の計測法が挙げられている場合など、特に記載がある場合にはこの限りではない。
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小さいトランジスタによって構成される、微細化が可能な非線形素子を提供する。
ソース電極と酸化物半導体層の接触面積と、ドレイン電極と酸化物半導体層の接触面積を異ならせることで、整流特性に優れた非線形素子を得ることができる。また、酸化物半導体層を用いることでアバランシェ降伏現象が起きにくい（すなわち耐圧が高い）非線形素子を作製することができる。
本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードを説明する図である。 本発明の一態様であるダイオードを説明するバンド図である。 本発明の一態様であるダイオードのシミュレーション結果を示す図である。 本発明の一態様であるダイオードを説明する図である。 本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードを説明する上面図及び断面図である。 本発明の一態様であるダイオードの作製方法を説明する断面図である。 本発明の一態様であるダイオードの作製方法を説明する断面図である。 本発明の一態様である表示装置を説明する図である。 本発明の一態様である保護回路を説明する図である。 本発明の一態様である保護回路を説明する図である。 本発明の一態様である電子機器を説明する図である。 アバランシェ降伏について説明する図である。 各種半導体のイオン化係数と電界強度の関係を示す図である。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
（実施の形態１）
本実施の形態では、本発明の一形態である酸化物半導体を有する縦型トランジスタを用いた非線形素子について、酸化物半導体がｎ型である場合について、図１乃至図６を用いて説明する。本実施の形態にて説明する非線形素子は、トランジスタのソース電極またはドレイン電極の一方にゲート電極を接続し、トランジスタをダイオードとして機能させるものである。
一般に、ダイオードとは、アノードおよびカソードの２つの端子を有し、アノードの電位が、カソードの電位よりも高い場合に電流が流れる状態、すなわち導通状態となり、アノードの電位が、カソードの電位よりも低い場合にほとんど電流が流れない状態、すなわち非導通状態（絶縁状態）となる性質を有している。
ダイオードのこの性質は整流特性といわれ、ダイオードが導通状態となる方向を順方向、非導通状態となる方向を逆方向という。順方向の時の電圧を順方向電圧、または順方向バイアスといい、順方向の時の電流を順方向電流という。また、逆方向の時の電圧を逆方向電圧または逆方向バイアスといい、逆方向の時の電流を逆方向電流という。
図１に示す酸化物半導体を有する縦型トランジスタを用いたダイオードは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５に接続されている。第１の電極１０５は配線１３１に接続されている。
図１（Ａ）はダイオード接続されたトランジスタ１３３の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図１（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が設けられている。ゲート絶縁層１１１上には、第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上には層間絶縁層として機能する絶縁層１１７が設けられている。
絶縁層１１７上には配線１２５及び配線１３１が設けられている。配線１２５は、絶縁層１１７に設けられた開口部において、第３の電極１１３及び第３の電極１１５と接続している。また、配線１２５は、絶縁層１１７及びゲート絶縁層１１１に設けられた開口部において、第２の電極１０９と接続している。配線１３１は、絶縁層１１７及びゲート絶縁層１１１に設けられた開口部において、第１の電極１０５と接続している。第１の電極１０５は、トランジスタのソース電極またはドレイン電極の一方として機能し、第２の電極１０９は、トランジスタのソース電極またはドレイン電極の他方として機能する。第３の電極１１３及び第３の電極１１５は、トランジスタのゲート電極として機能する。
本実施の形態で示すトランジスタは、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の重畳部分において、第２の電極１０９と酸化物半導体層１０７の接触面積よりも、第１の電極１０５と酸化物半導体層１０７の接触面積の方が大きい構成を示している。また、図１では、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の重畳部分において、第１の電極１０５の内側に酸化物半導体層１０７が配置され、酸化物半導体層１０７の内側に第２の電極１０９が配置された構成を示している。図１に示すように、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の積層において、その端部が階段状となるように構成することで、これらを覆うゲート絶縁層１１１の被覆性を向上させることができ、さらに、第３の電極１１３及び第３の電極１１５を縦型トランジスタのゲート電極として効果的に機能させることができる。
積層の端部を階段状とする際には、一段を構成する層の厚さ（一段の段差）を、これを覆う層の厚さ以下、好ましくは半分以下の段差とするとよい。一段の段差を、これを覆う層の厚さ以下とできない場合は、一段を構成する層の端部をテーパー形状とするとよい。テーパー形状とする際には、層底面と層側面のなす角の角度を９０°未満、好ましくは８０°未満、さらに好ましくは７０°未満とするとよい。一段を構成する層の厚さをこれを覆う層の厚さ以下とし、加えて層端部をテーパー形状とすると、さらに被覆性を向上させることができる。なお、本思想は積層膜に限らず単層膜においても適用することが可能である。
本実施の形態のトランジスタは、縦型トランジスタであり、ゲート電極として機能する第３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９を介して対向していることを特徴とする。
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２の領域と表記する場合がある。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
絶縁層１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁層、または窒化シリコン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶縁層で形成する。また、絶縁層１０３は積層構造でもよく、例えば、基板１０１側から上記した窒化物絶縁層のいずれか一つ以上と、上記した酸化物絶縁層のいずれか一つ以上との積層構造とすることができる。
第１の電極１０５及び第２の電極１０９は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、イットリウム（Ｙ）から選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、トリウム（Ｔｈ）のいずれか一または複数から選択された材料を用いることができる。また、第１の電極１０５及び第２の電極１０９は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコン（Ｓｉ）を含むアルミニウムの単層構造、アルミニウム層上にチタン層を積層する二層構造、タングステン層上にチタン層を積層する二層構造、チタン層と、そのチタン層上に重ねてアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などが挙げられる。
また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などアルミニウム層に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで耐熱性を向上させることが可能となる。
第１の電極１０５及び第２の電極１０９は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
酸化物半導体層１０７としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ層や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ層、Ｉｎ−Ａｌ−Ｚｎ−Ｏ層、Ｓｎ−Ｇａ−Ｚｎ−Ｏ層、Ａｌ−Ｇａ−Ｚｎ−Ｏ層、Ｓｎ−Ａｌ−Ｚｎ−Ｏ層や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ層、Ｓｎ−Ｚｎ−Ｏ層、Ａｌ−Ｚｎ−Ｏ層、Ｚｎ−Ｍｇ−Ｏ層、Ｓｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｇａ−Ｏ層や、Ｉｎ−Ｏ層、Ｓｎ−Ｏ層、Ｚｎ−Ｏ層などの酸化物半導体層を用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
また、酸化物半導体層１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
本実施の形態で用いる酸化物半導体層１０７は、酸化物半導体層に含まれる水素の濃度が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３未満であり、酸化物半導体層に含まれる水素が除去されている。即ち、酸化物半導体層の主成分以外の不純物が極力含まれないように高純度化されている。
また、キャリア密度は、ホール効果（Ｈａｌｌ ｅｆｆｅｃｔ）測定により測定することができる。ホール効果測定により測定される酸化物半導体のキャリア密度は、シリコンの真性キャリア密度１．４５×１０１０／ｃｍ３と同等、もしくはそれ以下である。なお、フェルミディラックの分布則に従って計算すると、シリコンの真性キャリア密度は１０１０／ｃｍ３であるのに対し、エネルギーギャップが３ｅＶ以上ある酸化物半導体の真性キャリア密度は１０−７／ｃｍ３である。即ち、酸化物半導体の真性キャリア密度は、限りなくゼロに近い。
本実施の形態で用いる酸化物半導体層１０７のキャリア密度は、１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満であり、キャリア密度を限りなくゼロに近くすることができる。酸化物半導体層１０７のキャリア密度を低減することで、非線形素子の逆方向電流を低減することができる。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。エネルギーギャップの広い酸化物半導体層を用いることで、室温から１８０℃程度の実用的な範囲で温度特性を安定化させることができる。
酸化物半導体層１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半導体層１０７の厚さを薄くすることで、非線形素子であるダイオードの順方向電流を大きくすることができる。一方、酸化物半導体層１０７の厚さを厚くすることで、代表的には１００ｎｍ以上３０００ｎｍ以下とすることで、非線形素子の耐圧特性を高めることができる。
ゲート絶縁層１１１は、酸化シリコン膜、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、または酸化アルミニウムを単層でまたは積層して形成することができる。ゲート絶縁層１１１は、酸化物半導体層１０７と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導体層１０７に酸素を供給することができ、特性を良好にすることができる。ゲート絶縁層１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁層１１１の厚さを厚くすることで、ゲートとソース間に流れるリーク電流を低減することができる。一方、ゲート絶縁層１１１の厚さを薄くすることで、順方向電流を多く流すことができる非線形素子を作製することができる。
また、ゲート絶縁層１１１として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、または酸化アルミニウムのいずれか一以上との積層構造とすることができる。
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電極１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウムの単層構造、アルミニウム層上にチタン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
本実施の形態に係る酸化物半導体層は、ｎ型不純物である水素を酸化物半導体層から除去し、酸化物半導体層の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
上記したように、不純物を極力除去することにより、例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下ときわめて低く、さらに、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．以下とすることができる。
このように、酸化物半導体層の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。特に、トランジスタをダイオードとして用いた場合、逆方向電流を低減させることができる。
ところで、チャネルが基板と概略平行に形成される横型トランジスタにおいては、チャネルのほかにソース及びドレインを設ける必要があり、基板におけるトランジスタの専有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低減することができる。この結果、トランジスタの微細化が可能である。なお、微細化などの制約がなければ、本実施の形態を横型トランジスタに適用することも可能である。
また、縦型トランジスタのチャネル長は、酸化物半導体層の厚さで制御できるため、酸化物半導体層１０７の厚さを薄くすることでチャネル長の小さいトランジスタとすることが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレインの直列抵抗を低減できるため、トランジスタのオン電流および電界効果移動度を上昇させることができる。また、水素濃度が低減され高純度化された酸化物半導体を有するトランジスタは、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁状態となる。このようなトランジスタのソースまたはドレインをゲートと接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
ここで、アバランシェ降伏についてｎ型トランジスタを例として図１７を用いて説明しておく。図１７は、半導体９０２に、ソース電極９０３とドレイン電極９０１が接合している状態を示すエネルギーバンド図であり、ドレイン電極９０１に電圧Ｖｄが印加された状態を示している。
キャリアである電子が空乏層内で高電界により加速されて格子に衝突すると、その格子が持っていた電子を跳ね飛ばし、その結果、電子９２２と正孔９２１（電子正孔対）を生成する（図１７（Ａ））。この現象は、衝突イオン化と呼ばれている。衝突イオン化の頻度は、半導体中の電界がある閾値に達した後に活発になる。
ドレイン電極９０１に印加されている電圧Ｖｄが、前述の閾値を超えてさらに大きくなると、衝突イオン化によって発生した電子正孔対が更に加速され、再び衝突イオン化を起こす。その時発生した電子正孔対も加速され、同様の現象が繰り返し発生する。つまり、一つの電子の衝突イオン化が引き金となり、電子正孔対が爆発的に発生し、ソースドレイン間に流れる電流が指数関数的に増大する（図１７（Ｂ））。この現象をアバランシェ降伏という。
衝突イオン化による電子正孔対を発生させるには、電子は伝導帯９１２へ、正孔は価電子帯９１１へ励起させる必要がある。つまり、衝突イオン化の引き金となる電子は、半導体のエネルギーギャップ以上の運動エネルギーを持つまで加速される必要がある。つまり、エネルギーギャップが大きいほど衝突イオン化を発生させるための電界は高くなるため、アバランシェ降伏への耐性が強い。衝突イオン化による電子正孔対の生成確率Ｇは次式で表される。
Ｇ＝αｎ×ｎ×νｎ＋αｐ×ｐ×νｐ・・・式２
ここで、αｎ、αｐはそれぞれ電子及び正孔のイオン化係数（電子、正孔が単位長さを走る際に起こる衝突電離の回数）、ｎ、ｐはそれぞれ電子及び正孔密度、νｎ、νｐはそれぞれ、電子及び正孔速度である。イオン化係数は材料の物性により決定される値で、イオン化係数が小さいほど、衝突電離の回数が少なく、アバランシェ降伏が起こりにくい。イオン化係数は実験データから決定される。図１８（Ａ）及び図１８（Ｂ）に、”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”Ｓ．Ｍ． Ｓｚｅより抜粋した各種半導体のイオン化係数と電界強度（逆数）の関係を示す。
図１８では、図中の曲線が左に寄るほど衝突イオン化が起きるための電界が大きく、アバランシェ降伏への耐性が強い事を意味している。括弧内にはエネルギーギャップが示されており、エネルギーギャップが大きいほどアバランシェ降伏への耐性が強いという相関が見られる。
図２は、図１を用いて説明した酸化物半導体を有する縦型トランジスタを用いたダイオードの、異なる構成を示している。図２に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第１の電極１０５と接続されている。第１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１３１に接続されている。
なお、図２に示すダイオードでは、配線１２５が他の電極などを避けて設けられているため、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
図３は、図１及び図２で説明した、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いたダイオードを回路記号で示した図である。図３（Ａ）は、図１で説明した酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いたダイオードの回路記号であり、第２の電極１０９が配線１２５を介して、第３の電極１１３および第３の電極１１５に接続されている状態を示している。第２の電極１０９に第１の電極１０５よりも高い電圧（正の電圧）が印加されると、ゲート電極として機能する第３の電極１１３および第３の電極１１５にも正の電圧が印加されるため、トランジスタ１３３がオン状態となり、第１の電極１０５と第２の電極１０９の間に電流が流れる。
一方、第２の電極１０９に第１の電極１０５よりも低い電圧（負の電圧）が印加されると、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９がドレイン（ドレイン電極）として機能し、第１の電極１０５がソース（ソース電極）として機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体を有するトランジスタ１３３を、第２の電極１０９をアノード、第１の電極１０５をカソードとするダイオードとして機能させることができる。
図３（Ｂ）は、図２で説明した酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いたダイオードの回路記号であり、第１の電極１０５が配線１２５を介して、第３の電極１１３および第３の電極１１５に接続されている状態を示している。第１の電極１０５に第２の電極１０９よりも高い電圧（正の電圧）が印加されると、ゲート電極として機能する第３の電極１１３および第３の電極１１５にも正の電圧が印加されるため、トランジスタ１３３がオン状態となり、第１の電極１０５と第２の電極１０９の間に電流が流れる。
一方、第１の電極１０５に第２の電極１０９よりも低い電圧（負の電圧）が印加されると、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９がソース（ソース電極）として機能し、第１の電極１０５の電極がドレイン（ドレイン電極）として機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体を有するトランジスタ１３３を、第１の電極１０５をアノード、第２の電極１０９をカソードとするダイオードとして機能させることができる。
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させることができる。
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させることができる。
本実施の形態で示した酸化物半導体を有する縦型トランジスタをダイオードとして用いることで、整流特性に優れ、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
また、酸化物半導体層１０７に接し、トランジスタ１３３のドレインとして機能する電極の仕事関数をφｍｄとし、酸化物半導体層１０７に接し、トランジスタ１３３のソースとして機能する電極の仕事関数をφｍｓとし、酸化物半導体層１０７の電子親和力をχとしたとき、それぞれを式１に示す関係となるように構成することで、ダイオード接続されたトランジスタ１３３の整流特性をより優れたものとすることができる。
φｍｓ≦χ＜φｍｄ・・・式１
なお、トランジスタ１３３を図１に示した構成とした場合は、第１の電極１０５の仕事関数がφｍｓであり、第２の電極１０９の仕事関数がφｍｄとなる。また、トランジスタ１３３を図２に示した構成とした場合は、第１の電極１０５の仕事関数がφｍｄであり、第２の電極１０９の仕事関数がφｍｓとなる。
また、第１の電極１０５または第２の電極１０９が、二層以上の積層構造である場合は、酸化物半導体層１０７と接する層の仕事関数と、酸化物半導体層１０７の電子親和力の関係を、式１を充足するように構成すればよい。
例えば、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力よりも大きい仕事関数を有する導電性材料として、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）などを用いることができる。
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、仕事関数が酸化物半導体の電子親和力以下である導電性材料の例として、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる。
ここで、式１を充足する構成の整流特性について、図４に示すバンド図を用いて説明する。図４は、高純度化された酸化物半導体８０２（ｉ型若しくは実質的にｉ型とみなされるものを含む）に、仕事関数φｍｄを有する導電材料８０１と、仕事関数φｍｓを有する導電材料８０３が接合している状態を示すバンド図である。
なお、高純度化された酸化物半導体は、膜中に含まれる水素の濃度を５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３未満として、酸化物半導体膜に含まれる水素若しくはＯＨ基を除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満としたものを含む。
図４（Ａ）は、導電材料８０１と導電材料８０３が同電位（熱平衡状態）である時のバンド図を示している。フェルミレベル８１３は、導電材料８０３のフェルミレベルを示しており、導電材料８０１、導電材料８０３及び酸化物半導体８０２のフェルミレベルが一致している。準位８２０は、真空準位を示している。
エネルギー障壁８２１は、導電材料８０１の仕事関数φｍｄと酸化物半導体８０２の電子親和力χのエネルギー差φｍｄ−χを示している。また、エネルギー障壁８２３は、導電材料８０３の仕事関数φｍｓと酸化物半導体８０２の電子親和力χのエネルギー差φｍｓ−χを示している。
導電材料８０１の仕事関数φｍｄが酸化物半導体８０２の電子親和力χより大きいため、エネルギー障壁８２１は正の値となる。このため、導電材料８０１に存在する電子は、エネルギー障壁８２１に阻まれ、酸化物半導体８０２の伝導帯８２２にほとんど移動することができない。
一方、導電材料８０３の仕事関数φｍｓが酸化物半導体８０２の電子親和力χ以下であるため、エネルギー障壁８２３が負の値となり、導電材料８０３に存在する電子は、酸化物半導体８０２の伝導帯８２２に容易に移動することができる。
ただし、導電材料８０１と導電材料８０３が同電位（熱平衡状態）の場合は、上に凸の伝導帯端が電子移動の障壁となり、電子は導電材料８０１へ移動できない。つまり、導電材料８０１と導電材料８０３の間に電流は流れない。
図４（Ｂ）は、導電材料８０１に正の電圧（順方向電圧、または順方向バイアス）が印加された状態を示すバンド図である。導電材料８０１に正の電圧が印加されたことにより、導電材料８０１のフェルミレベルが押し下げられ、導電材料８０３から伝導帯８２２に移動した電子が導電材料８０１に容易に移動することができるため、導電材料８０１と導電材料８０３の間に電流が流れる（順方向電流）。
図４（Ｃ）は、導電材料８０１に負の電圧（逆方向電圧、または逆方向バイアス）が印加された状態を示すバンド図である。導電材料８０１に負の電圧が印加されたことにより、導電材料８０１のフェルミレベルが引き上げられ、導電材料８０３から伝導帯８２２に移動した電子が導電材料８０１に移動することができない。また、エネルギー障壁８２１はそのままであるため、導電材料８０１に存在する電子は、酸化物半導体８０２の伝導帯８２２にほとんど移動することができない。ただし、極僅かではあるが、ある確率でエネルギー障壁８２１を超えて伝導帯８２２に移動する電子が存在するため、導電材料８０３と導電材料８０１の間に、極めて微弱な電流が流れる（逆方向電流）。
仕事関数φｍｄを有する導電性材料と、電子親和力χを有する酸化物半導体と、仕事関数φｍｓを有する導電性材料を、式１で示す関係となるように構成することで整流特性を実現し、酸化物半導体を有する縦型トランジスタを用いたダイオードの整流特性をさらに高めることができる。
図５に、式１を充足する構成とした、酸化物半導体を有する縦型トランジスタを用いたダイオードの電流電圧特性のデバイスシミュレーション結果を示す。デバイスシミュレーションは、Ｓｉｌｖａｃｏ社製ソフトウエア「Ａｔｌａｓ」を用いて行った。前提条件として、第１の電極１０５と第２の電極１０９間の距離（酸化物半導体層の厚さ）を５００ｎｍ、第１の電極１０５と酸化物半導体層１０７の接触面積を２μｍ２、第２の電極１０９と酸化物半導体層１０７の接触面積を１μｍ２、酸化物半導体層１０７の電子親和力χを４．３ｅＶ、アノード（ドレイン電極）となる導電材料の仕事関数φｍｄを４．７ｅＶ、カソード（ソース電極）となる導電材料の仕事関数φｍｓを４．３ｅＶとした。また、ダイオードとして用いるトランジスタのゲート絶縁層を、厚さ１００ｎｍ、比誘電率４．０とした。
図５（Ａ）及び図５（Ｂ）とも、横軸はアノード−カソード間（ドレイン−ソース間）電圧（Ｖｄｓ）を示しており、プラス側が順方向バイアス、マイナス側が逆方向バイアスを示している。縦軸はアノード−カソード間（ドレイン−ソース間）電流（Ｉｄｓ）を示している。図５（Ｂ）は、逆方向バイアス印加時の逆方向電流をわかりやすくするため、図５（Ａ）のＶｄｓが２Ｖ乃至−１２Ｖの範囲における縦軸（Ｉｄｓ）を拡大した図である。
曲線８５１は、図１で示したダイオードを、式１の関係を充足するように構成した場合の電流電圧特性である。すなわち、仕事関数φｍｄを有する第２の電極１０９をアノード（ドレイン電極）とし、仕事関数φｍｓを有する第１の電極１０５をカソード（ソース電極）とし、第２の電極１０９と、トランジスタのゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ａ構造ダイオードという）の電流電圧特性を示している。
曲線８５２は、図２で示したダイオードを、式１の関係を充足するように構成した場合の電流電圧特性である。すなわち、仕事関数φｍｄを有する第１の電極１０５をアノード（ドレイン電極）とし、仕事関数φｍｓを有する第２の電極１０９をカソード（ソース電極）とし、第１の電極１０５と、トランジスタのゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ｂ構造ダイオードという）の電流電圧特性を示している。
なお、図５には、参考として曲線８５３および曲線８５４を示している。曲線８５３は、仕事関数φｍｄを有する第２の電極１０９をアノードとし、仕事関数φｍｓを有する第１の電極１０５をカソードとし、第１の電極１０５と、トランジスタのゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ｃ構造ダイオードという）の電流電圧特性を示している。
また、曲線８５４は、仕事関数φｍｄを有する第１の電極１０５をアノードとし、仕事関数φｍｓを有する第２の電極１０９をカソードとし、第２の電極１０９と、トランジスタのゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ｄ構造ダイオードという）の電流電圧特性を示している。
Ａ構造ダイオード乃至Ｄ構造ダイオードの積層構成をわかりやすく示した断面模式図を図６に示す。図６（Ａ）は、Ａ構造ダイオードの積層構成を示しており、図１を用いて説明したダイオードに相当する。図６（Ｂ）は、Ｂ構造ダイオードの積層構成を示しており、図２を用いて説明したダイオードに相当する。図６（Ｃ）は、Ｃ構造ダイオードの積層構成を示しており、図６（Ｄ）は、Ｄ構造ダイオードの積層構成を示している。Ｃ構造ダイオードは、Ａ構造ダイオードにおけるゲート電極とドレイン電極の接続を、ゲート電極とソース電極の接続に変えた構成となっている。また、Ｄ構造ダイオードは、Ｂ構造ダイオードにおけるゲート電極とドレイン電極の接続を、ゲート電極とソース電極の接続に変えた構成となっている。
図５から、Ａ構造ダイオード（曲線８５１）乃至Ｄ構造ダイオード（曲線８５４）とも、優れた整流特性が得られることが確認できる。また、Ａ構造ダイオード及びＢ構造ダイオードの方が、Ｃ構造ダイオード及びＤ構造ダイオードよりも順方向電流が大きく、かつ、逆方向電流が小さい電流電圧特性が得られている。すなわち、より優れた整流特性が得られていることが確認できる。
さらに、Ａ構造ダイオード（曲線８５１）とＢ構造ダイオード（曲線８５２）を比較すると、順方向電流はＢ構造ダイオードの方が大きくより良好だが、逆方向電流はＡ構造ダイオードの方が小さくより良好な結果となっている。これは、Ａ構造ダイオードは第２の電極１０９を仕事関数φｍｄを有するドレイン電極としており、Ｂ構造ダイオードは第１の電極１０５を仕事関数φｍｄを有するドレイン電極としているためである。つまり、第２の電極１０９と酸化物半導体層１０７の接触面積よりも、第１の電極１０５と酸化物半導体層１０７の接触面積が大きい。すなわち、Ｂ構造ダイオードの方が、Ａ構造ダイオードよりもエネルギー障壁が存在する酸化物半導体と電極の接触面積が大きいため、より多くの順方向電流が流せる構成となる。また、Ａ構造ダイオードの方が、Ｂ構造ダイオードよりもエネルギー障壁が存在する酸化物半導体と電極の接触面積が小さいため、逆方向電流をより少なくすることができる構成となる。
このように、酸化物半導体を有する縦型トランジスタを用いたダイオードにおいて、酸化物半導体層と第１の電極１０５の接触面積と、酸化物半導体層と第２の電極１０９の接触面積を異なる大きさとすることで、優れた整流特性を有するダイオードを目的に応じて作製することができる。具体的には、逆方向電流（漏れ電流）をより小さくした構成とする場合はＡ構造ダイオードの構成を用い、順方向電流をより大きくした構成とする場合はＢ構造ダイオードの構成を用いることで、トランジスタの大きさを変えることなく、優れた整流特性を有するダイオードを作製することができる。
また、酸化物半導体層と第２の電極１０９の接触面積が、酸化物半導体層と第１の電極１０５の接触面積よりも大きい場合であっても、前述の構成を満たすトランジスタとすることで、優れた整流特性を有するダイオードを作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは異なる構造のものについて、図７を用いて説明する。本実施の形態にて説明する非線形素子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとして機能するものである。
図７に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第１の電極１０５および第１の電極１０６は酸化物半導体層１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１２９に接続されている。
図７（Ａ）はダイオード接続されたトランジスタ１４１、１４３の上面図であり、図７（Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図７（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が設けられている。ゲート絶縁層１１１上には、第３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上には層間絶縁層として機能する絶縁層１１７が設けられている。絶縁層１１７上には、配線１２９、配線１３１、配線１３２が形成されている。絶縁層１１７には、複数の開口部が形成されており、各開口部において第３の電極１１３と配線１３１が接続され、第３の電極１１５と配線１３２が接続されている。また、配線１２９は、絶縁層１１７及びゲート絶縁層１１１に設けた開口部において第２の電極１０９と接続されている。
第１の電極１０５は、トランジスタ１４１のソース電極またはドレイン電極の一方として機能する。第１の電極１０６は、トランジスタ１４３のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、トランジスタ１４１、１４３のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４１のゲート電極として機能する。第３の電極１１５は、トランジスタ１４３のゲート電極として機能する。
本実施の形態では、トランジスタ１４１と、トランジスタ１４３とが、第２の電極１０９を介して、配線１２９に接続していることを特徴とする。配線１３１に入力された信号は、トランジスタ１４１を介して配線１２９に出力され、配線１３２に入力された信号も、トランジスタ１４３を介して配線１２９に出力される。
また、本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されているが、第１の電極１０５と、第１の電極１０６を電気的に接続することで、トランジスタ１４１と、トランジスタ１４３を並列に接続する構成とすることもできる。トランジスタを並列に接続することで、より多くの電流を流すことが可能となる。
本実施の形態のトランジスタ１４１、１４３は、実施の形態１と同様に、水素濃度が低減され高純度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる。このようなトランジスタのソースまたはドレインをゲートと接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
なお、本実施の形態のダイオードは、図７に示すものに限定されない。図７に示すダイオードでは、酸化物半導体層１０７中を第１の電極１０５または電極１０６から第２の電極１０９に電流が流れるが、図８に示すように、酸化物半導体層１０７中を第２の電極１０９から第１の電極１０５または電極１０６に電流が流れる構成としてもよい。
図８に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５および第１の電極１０６に接続されている。第１の電極１０５配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
なお、図８に示すダイオードでは、配線１２５がトランジスタ１４１およびトランジスタ１４３と重畳して設けられているが、これに限定されず、図２と同様に、配線１２５がトランジスタ１４１およびトランジスタ１４３と重畳しないように設けてもよく、配線１２５がトランジスタ１４１およびトランジスタ１４３と重畳しない場合には、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより、整流特性をより優れたものとすることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは異なる構造のものについて、図９を用いて説明する。本実施の形態にて説明する非線形素子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとして機能するものである。
図９に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接続されている。第１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１２９に接続されている。
図９（Ａ）はダイオード接続されたトランジスタ１４５の上面図であり、図９（Ｂ）は図９（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図９（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が設けられている。ゲート絶縁層１１１上には、第３の電極１１３が設けられている。ゲート絶縁層１１１及び第３の電極１１３上には層間絶縁層として機能する絶縁層１１７が設けられている。絶縁層１１７には、複数の開口部が形成されており、各開口部において第１の電極１０５と接続する配線１３１、第２の電極１０９及び第３の電極１１３と接続する配線１２９が形成される（図９（Ａ）参照）。
第１の電極１０５は、トランジスタ１４５のソース電極またはドレイン電極の一方として機能する。第２の電極１０９は、トランジスタ１４５のソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４５のゲート電極として機能する。
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴とする。ゲート電極として機能する第３の電極１１３を環状とすることで、トランジスタのチャネル幅を大きくすることができる。このため、トランジスタのオン電流を高めることができる。
本実施の形態のトランジスタ１４５は、実施の形態１と同様に、水素濃度が低減され高純度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる。このようなトランジスタのソースまたはドレインをゲートと接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
なお、本実施の形態のダイオードは、図９に示すものに限定されない。図９に示すダイオードでは、酸化物半導体層１０７中を第１の電極１０５から第２の電極１０９に電流が流れるが、図１０に示すように、酸化物半導体層１０７中を第２の電極１０９から第１の電極１０５に電流が流れる構成としてもよい。
図１０に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と接続されている。第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５と接続されている。第１の電極１０５は配線１３１と接続されている。
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより、整流特性をより優れたものとすることができる。
（実施の形態４）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程について、図１１を用いて説明する。
図１１（Ａ）に示すように、基板１０１上に絶縁層１０３を形成し、絶縁層１０３上に第１の電極１０５を形成する。第１の電極１０５は、トランジスタのソース電極またはドレイン電極の一方として機能する。
絶縁層１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
なお、スパッタリング法で絶縁層１０３を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層１０３を形成することが好ましい。これは、絶縁層１０３に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁層１０３を形成すると、絶縁層１０３に含まれる不純物の濃度を低減できる。
また、絶縁層１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、また、パルス的にバイアスを与えるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いることもできる。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に絶縁層１０３として、酸化シリコン膜を形成する。なお、絶縁層１０３を形成する際は、基板１０１は加熱されていてもよい。
例えば、石英（好ましくは合成石英）を用い、基板温度１００℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとするとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて行う。
また、絶縁層１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
絶縁層１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
第１の電極１０５は、基板１０１上に導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電層をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形状とすると、後に形成されるゲート絶縁層の被覆性が向上するため好ましい。第１の電極１０５の端部と絶縁層１０３のなす角の角度を９０°未満、好ましくは８０°未満、さらに好ましくは７０°未満とすることで、後に形成されるゲート絶縁層の被覆性を向上させることができる。
第１の電極１０５を形成するための導電層としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジルコニウム（Ｚｒ）などから選ばれた材料の単層、もしくは積層を用いることができる。
本実施の形態では、第１の電極１０５となる導電層として、スパッタリング法により膜厚５０ｎｍのチタン層を形成し、厚さ１００ｎｍのアルミニウム層を形成し、厚さ５０ｎｍのチタン層を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１の電極１０５を形成する。なお、後に形成する酸化物半導体層と接する第１の電極１０５の材料は、実施の形態１で説明した電子親和力と仕事関数の関係を考慮して選定することもできる。
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２の電極１０９を形成する。酸化物半導体層１０７はトランジスタのチャネル形成領域として機能し、第２の電極１０９はトランジスタのソース電極またはドレイン電極の他方として機能する。
ここで、酸化物半導体層１０７及び第２の電極１０９の作製方法について、説明する。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する。次に、酸化物半導体層上に導電層を形成する。
酸化物半導体層１０７に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁層１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３及び第３の電極１１５形成前の基板１０１に行ってもよい。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリング法により酸化物半導体層を形成する。また、酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
酸化物半導体層を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
酸化物半導体層をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いて形成した酸化物半導体層は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして基板１０１上に酸化物半導体層を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）が排気されるため、酸化物半導体層に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体層を形成してもよい。
本実施の形態では、酸化物半導体層の成膜条件の一例として、基板温度室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体層材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッタリング法を適宜用いることができる。
第２の電極１０９となる導電層は、第１の電極１０５の材料及び手法を適宜用いることができる。また、実施の形態１で示したように、使用する材料の仕事関数と酸化物半導体層の電子親和力に応じて、第１の電極１０５と第２の電極１０９を異なる材料とすることもできる。ここでは、第２の電極１０９となる導電層として、厚さ５０ｎｍのタングステン層、厚さ１００ｎｍのアルミニウム層、及び厚さ５０ｎｍのチタン層を順に積層する。
次に、フォトリソグラフィ工程により導電層上にレジストマスクを形成し、当該レジストマスクを用いて第２の電極１０９となる導電層及び酸化物半導体層１０７となる酸化物半導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を形成する。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチングにより、第２の電極１０９及び酸化物半導体層１０７の端部と、第１の電極１０５のなす角の角度を９０°未満、好ましくは８０°未満、さらに好ましくは７０°未満とすることで、後に形成されるゲート絶縁層の被覆性を向上させることができるため好ましい。
なお、ここでの導電層及び酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体層１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
なお、第２の電極１０９となる導電層及び酸化物半導体層と、第１の電極１０５とのエッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極１０９となる導電層及び酸化物半導体層のエッチングレートの高い条件を選択する。または、酸化物半導体層のエッチングレートが低く、第２の電極１０９となる導電層のエッチングレートの高い条件を選択して、第２の電極１０９となる導電層をエッチングした後、第１の電極１０５のエッチングレートが低く、酸化物半導体層のエッチングレートの高い条件を選択する。
酸化物半導体層をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２容量比）などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
本実施の形態では、ドライエッチング法を用いて、第２の電極１０９となる導電層をエッチングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体層をエッチングして、酸化物半導体層１０７を形成する。
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体層への水素、水、水酸基または水素化物などの再侵入を防ぐことで、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体層を得ることができる。即ち、この第１の加熱処理によって酸化物半導体層１０７の脱水化及び脱水素化の少なくとも一方を行うことができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などなどが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層を形成する前の酸化物半導体層に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層を形成した後、酸化物半導体層上に第２の電極となる導電層を積層した後、第１の電極、酸化物半導体層及び第２の電極上にゲート絶縁層を形成した後、またはゲート電極を形成した後のいずれで行ってもよい。
次に、図１１（Ｃ）に示すように、第１の電極１０５、酸化物半導体層１０７、第２の電極１０９上にゲート絶縁層１１１を形成する。
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体層（水素濃度が低減され高純度化された酸化物半導体層）は界面準位、界面電荷に対して極めて敏感となるため、ゲート絶縁層１１１との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層１１１は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁層の形成後の加熱処理によってゲート絶縁層の膜質、酸化物半導体層との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体層に添加されていると、不純物と酸化物半導体層の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体層の不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
スパッタリング法でゲート絶縁層１１１を形成することでゲート絶縁層１１１中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコンを積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理により、第１の加熱処理により生じた酸化物半導体層中の酸素欠損を、ゲート絶縁層中の酸素や、加熱処理雰囲気中の酸素で補うことで、よりｉ型化された酸化物半導体層を得ることができる。
次に、ゲート絶縁層１１１上にゲート電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
第３の電極１１３及び第３の電極１１５は、ゲート絶縁層１１１上に第３の電極１１３及び第３の電極１１５となる導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電層をエッチングして、形成することができる。第３の電極１１３及び第３の電極１１５となる導電層は、第１の電極１０５と同様の材料を用いることができる。
本実施の形態では、厚さ１５０ｎｍのチタン層をスパッタリング法により形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減され高純度化された酸化物半導体層１０７を有するトランジスタ１３３を形成することができる。
次に、図１１（Ｄ）に示すように、ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上に絶縁層１１７を形成した後、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
絶縁層１１７は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、または酸化窒化アルミニウムなどの酸化物絶縁層、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶縁層を用いる。または、酸化物絶縁層及び窒化物絶縁層の積層とすることもできる。
絶縁層１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法で絶縁層１１７を形成する場合、基板１０１を１００℃以上４００℃以下の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコンターゲットを用いて絶縁層を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層を形成することが好ましい。
なお、絶縁層１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層１１１及び絶縁層１１７の一部を除去して、第２の電極１０９、及び第３の電極１１３及び第３の電極１１５に達するコンタクトホール１２３、コンタクトホール１１９、及びコンタクトホール１２１を形成する。
次に、ゲート絶縁層１１１、絶縁層１１７、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３上に導電層を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、配線１２５、配線１３１（図１１中には図示せず。）を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
配線１２５、配線１３１は、第１の電極１０５と同様に形成することができる。
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平坦化のための平坦化絶縁層を設けてもよい。平坦化絶縁層の代表例としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。なお、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶縁層を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
上記のように酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる。
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
なお、酸化物半導体層に接して設けられる絶縁層にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体層を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体層にハロゲン元素を含ませ、酸化物半導体層、または該酸化物半導体層に接して設けられる絶縁層との界面に存在しうる、水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁層にハロゲン元素を含ませる場合には、該絶縁層中におけるハロゲン元素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
なお、上記したように酸化物半導体層中または酸化物半導体層とこれに接する絶縁層との界面にハロゲン元素を含ませ、酸化物半導体層と接して設けられた絶縁層が酸化物絶縁層である場合には、酸化物半導体層と接しない側の酸化物絶縁層を、窒化物絶縁層で覆うことが好ましい。すなわち、酸化物半導体層に接する酸化物絶縁層の上に接して窒化シリコンなどを設ければよい。このような構造とすることで、水素、水分、水酸基または水素化物などの不純物が酸化物絶縁層に侵入することを防止することができる。
なお、図２及び図６乃至図９に示すダイオードも同様に形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、実施の形態４とは異なる形態の酸化物半導体層を有するダイオード接続されたトランジスタとその作製方法について、図１１及び図１２を用いて説明する。
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に絶縁層１０３及び第１の電極１０５を形成する。次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２の電極１０９を形成する。
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態における第１の加熱処理とは異なるものであり、当該加熱処理によって、図１２（Ａ）に示すように、表面に結晶粒が形成される酸化物半導体層１５１を形成することができる。本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方によって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適である。なお、加熱処理温度の上限は基板１０１の耐熱性の範囲内とする必要がある。また、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用することで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の上限を引き上げることが可能である。また、酸化物半導体層の表面近傍に、所定の構造の結晶粒を選択的に形成することが可能である。
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した窒素または希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、上記の加熱処理は、酸化物半導体層１０７を形成した後であればいずれのタイミングで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体層１０７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一回に限らず、複数回行っても良い。
ここで、図１２（Ａ）の鎖線部１５３の拡大図を図１２（Ｂ）に示す。
酸化物半導体層１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体層１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面に対して垂直方向の距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、酸化物半導体層１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体層１５１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面からの距離（深さ）が酸化物半導体層の厚さの１０％以下である領域をいう。
ここで、非晶質領域１５５は、非晶質酸化物半導体層を主たる構成としている。なお、「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半導体層が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、非晶質酸化物半導体層以外にも、酸化物半導体層の結晶などを含むことがあるが、その含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定される必要はない。
酸化物半導体層の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を用いる場合には、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有量（原子％）未満となるようにするのが好適である。このような組成とすることにより、所定の組成の結晶粒１５７を形成することが容易になるためである。
この後、実施の形態４と同様に、ゲート絶縁層と、ゲート電極として機能する第３の電極を形成してトランジスタを作製する。
ゲート絶縁層と接する酸化物半導体層１５１の表面は、チャネルとなる。チャネルとなる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減すると共に、キャリア移動度が上昇する。このため、当該酸化物半導体層１５１を有するトランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導体層１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体層１５１の信頼性を向上させることができる。
以上の工程により酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる。
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程であって、実施の形態４とは異なるものについて、図１１を用いて説明する。
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に第１の電極１０５を形成する。
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２の電極１０９を形成する。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する。次に、酸化物半導体層上に導電層を形成する。
本実施の形態では、酸化物半導体層をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリング法により形成する。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１０１及び第１の電極１０５上に酸化物半導体層を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、当該処理室で形成した酸化物半導体層に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しながらスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの不純物を低減した酸化物半導体層を形成することができる。
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体層材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッタリング法を適宜用いることができる。
次に、第２の電極１０９となる導電層を、第１の電極１０５の材料及び手法を用いて形成する。また、使用する材料の仕事関数に応じて、第１の電極１０５と第２の電極１０９を異なる材料とすることもできる。
次に、実施の形態４と同様に、第２の電極１０９となる導電層及び酸化物半導体層１０７となる酸化物半導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を形成する。所望の形状の酸化物半導体層１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、第１の電極１０５、酸化物半導体層１０７、第２の電極１０９上にゲート絶縁層１１１を形成する。ゲート絶縁層１１１は、酸化物半導体層１０７との界面特性が良好なものとすることが好ましく、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤでゲート絶縁層１１１を形成することで、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。また、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の形成方法を適用することができる。
なお、ゲート絶縁層１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体層１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
また、ゲート絶縁層１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した水素、水、水酸基または水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接するゲート絶縁層１１１を形成することが好ましい。
また、ゲート絶縁層１１１に、水素、水、水酸基または水素化物などがなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または、ゲート絶縁層１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０９側から酸化シリコンと窒化シリコンとを積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層して、ゲート絶縁層とする。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理により、酸化物半導体層中の酸素欠損を、ゲート絶縁層中の酸素や、加熱処理雰囲気中の酸素で補うことで、よりｉ型化された酸化物半導体層を得ることができる。
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１上にゲート電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
以上の工程で、水素濃度が低減された酸化物半導体層１０７を有するトランジスタ１３３を形成することができる。
上記のように酸化物半導体層を形成する際に、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体層中の水素濃度を低減することができる。それにより酸化物半導体層の安定化を図ることができる。
次に、図１１（Ｄ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上に絶縁層１１７を形成した後、コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
次に、図１１（Ｅ）に示すように、実施の形態４と同様に、配線１２５、配線１３１（図１１中には図示せず。）を形成する。
なお、絶縁層１１７の形成後、さらに、実施の形態４と同様に、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
なお、第３の電極１１３及び第３の電極１１５及び配線１２５、１３１の間に平坦化のための平坦化絶縁層を設けてもよい。
上記のように酸化物半導体層を形成するに際し、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる。
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
上記実施の形態にて説明したダイオードは、半導体装置に適用することができる。半導体装置として、例えば表示装置を挙げることができる。
本発明の一態様である表示装置の構成について、図１３を参照して説明する。図１３は、表示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形成されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された画素回路に対して画像を表示するための信号及び電源電力を供給する。
なお、本発明の一態様である表示装置は、図１３に示す形態に限定されない。すなわち、基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されていてもよい。
そして、基板２００上に形成された走査線側の入力端子２０２及び信号線側の入力端子２０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護回路２０４乃至保護回路２０７に接続されている。
画素部２０１と、入力端子２０２とは、配線２０９によって接続されている。保護回路２０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されている。保護回路２０４を設けることによって、画素部２０１が有するトランジスタ等の各種半導体素子を保護することができ、これらが劣化し、または破壊することを防止できる。なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に設けられている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線２０９は、走査線として機能するものである。
なお、走査線側には、入力端子２０２と画素部２０１との間に設けられている保護回路２０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けられていても良い（図１３の保護回路２０５を参照）。
一方で、画素部２０１と、入力端子２０３とは配線２０８によって接続されている。保護回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続されている。保護回路２０６を設けることによって、画素部２０１が有するトランジスタ等の各種半導体素子を保護することができ、これらが劣化し、または破壊されることを防止できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８と平行に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。なお、配線２０８は、信号線として機能するものである。
なお、信号線側には、入力端子２０３と画素部２０１との間に設けられている保護回路２０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても良い（図１３の保護回路２０７を参照）。
なお、保護回路２０４乃至保護回路２０７は全て設ける必要はない。しかし、少なくとも保護回路２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１が有するトランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからである。
また、保護回路２０４のみならず保護回路２０６を設けることで信号線に過大な電流が生じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性が向上し、歩留まりが向上する。保護回路２０６を有することで、トランジスタ形成後のラビング工程等にて生じうる、静電気による破壊を防止することもできる。
更には、保護回路２０５及び保護回路２０７を有することで、信頼性を更に向上させることができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２０７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、これらは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中において生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
なお、図１３では、基板２００とは別に形成した信号線駆動回路及び走査線駆動回路をＣＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つまり、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を定める。
次に、図１３における保護回路２０４乃至保護回路２０７に用いられる保護回路の具体的な回路構成の例について、図１４を参照して説明する。以下の説明ではｎ型トランジスタを設ける場合についてのみ説明する。
図１４（Ａ）に示す保護回路は、複数のトランジスタを用いた保護ダイオード２１１乃至保護ダイオード２１４を有する。保護ダイオード２１１は、酸化物半導体（ＯＳ）を有するｎ型トランジスタ２１１ａ及びｎ型トランジスタ２１１ｂが直列に接続されている。そして、ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の一方は、ｎ型トランジスタ２１１ａ及びｎ型トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓに保たれている。ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の他方は、ｎ型トランジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型トランジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード２１２に接続されている。そして、他の保護ダイオード２１２乃至保護ダイオード２１４も保護ダイオード２１１と同様に、それぞれ直列に接続された複数のトランジスタを有し、且つ直列に接続された複数のトランジスタの一端は、複数のトランジスタのゲート電極と接続されている。
なお、保護ダイオード２１１乃至保護ダイオード２１４のそれぞれが有するトランジスタの数及び極性は、図１４（Ａ）に示す構成に限定されない。例えば、保護ダイオード２１１は、直列に接続された三つのトランジスタにより構成されていてもよい。
そして、保護ダイオード２１１乃至保護ダイオード２１４は順に直列に接続されており、且つ保護ダイオード２１２と保護ダイオード２１３の間は、配線２１５に接続されている。なお、配線２１５は、保護対象となる半導体素子に電気的に接続されているものである。なお、配線２１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３との間の配線に限定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオード２１２との間に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１４との間に接続されていても良い。
そして、保護ダイオード２１４の一端は電源電位Ｖｄｄに保たれている。また、保護ダイオード２１１乃至保護ダイオード２１４のそれぞれは、逆方向バイアスの電圧がかかるように接続されている。
図１４（Ｂ）に示す保護回路は、保護ダイオード２２０、保護ダイオード２２１、容量素子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵抗であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供給される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位をＶｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に大きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオード接続されたｎ型トランジスタを用いている。
なお、図１４に示す保護ダイオードは、更に複数のトランジスタを直列に接続したものであっても良い。
ここで、図１４に示す保護回路が動作する場合について考える。このとき、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイン電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電極となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７のソース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他方がドレイン電極となる。また、保護ダイオードを構成するトランジスタのしきい値電圧をＶｔｈと示す。
また、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５は電位Ｖｉｎが電位Ｖｓｓより高いときに逆バイアスの電圧がかかり、電流が流れにくい。一方、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、電位Ｖｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにくい。
ここでは、電位Ｖｏｕｔが概ね電位Ｖｓｓと電位Ｖｄｄの間となるように設けられた保護回路の動作について説明する。
まず、電位Ｖｉｎが電位Ｖｄｄよりも高い場合を考える。電位Ｖｉｎが電位Ｖｄｄよりも高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７のゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ型トランジスタはオン状態となる。ここでは、Ｖｉｎが異常に高い場合を想定しているため、当該ｎ型トランジスタはオン状態となる。このとき、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５が有するｎ型トランジスタは、オフ状態となる。そうすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７を介して、配線２１５、２２５、２３９Ａ、２３９Ｂの電位がＶｄｄとなる。従って、ノイズ等により電位Ｖｉｎが電位Ｖｄｄよりも異常に高くなったとしても、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｄｄよりも高くなることはない。
一方で、電位Ｖｉｎが電位Ｖｓｓよりも低い場合には、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型トランジスタはオン状態となる。ここでは、Ｖｉｎが異常に低い場合を想定しているため、ｎ型トランジスタはオン状態となる。このとき、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有するｎ型トランジスタはオフ状態となる。そうすると、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５を介して、配線２１５、２２５、２３９Ａ、２３９Ｂの電位がＶｓｓとなる。従って、ノイズ等により、電位Ｖｉｎが電位Ｖｓｓより異常に低くなったとしても、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｓｓよりも低くなることはない。さらに、容量素子２２２、２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和する働きをする。
なお、電位Ｖｉｎが、Ｖｓｓ−ＶｔｈからＶｄｄ＋Ｖｔｈの間の場合には、すべての保護ダイオードが有するｎ型トランジスタがオフ状態となり、電位Ｖｉｎが電位Ｖｏｕｔへ入力される。
以上説明したように保護回路を配置することで、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、概ね電位Ｖｓｓと電位Ｖｄｄの間に保たれることになる。従って、配線２１５、２２５、２３９Ａ、２３９Ｂがこの範囲から大きく外れる電位となることを防止することができる。つまり、配線２１５、２２５、２３９Ａ、２３９Ｂが異常に高い電位または異常に低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化することを防止し、後段の回路を保護することができる。
さらに、図１４（Ｂ）に示すように、入力端子に抵抗素子２２４を有する保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、配線同士をショートさせることができるショートリングとしての機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２２４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる信号が電位Ｖｓｓまで降下することを防止することができる。
ここで、一例として、図１４（Ｂ）の保護ダイオード２２０及び保護ダイオード２２１に閾値電圧Ｖｔｈ＝０のｎ型トランジスタを用いた場合について説明する。
まず、Ｖｉｎ＞Ｖｄｄの場合には、保護ダイオード２２０が有するｎ型トランジスタはＶｇｓ＝Ｖｉｎ−Ｖｄｄ＞０となり、オン状態となる。また、保護ダイオード２２１が有するｎ型トランジスタはオフ状態となる。従って、配線２２５の電位はＶｄｄとなり、Ｖｏｕｔ＝Ｖｄｄとなる。
一方で、Ｖｉｎ＜Ｖｓｓの場合には、保護ダイオード２２０が有するｎ型トランジスタはオフ状態となる。また、保護ダイオード２２１が有するｎ型トランジスタはＶｇｓ＝Ｖｓｓ−Ｖｉｎ＞０となり、オン状態となる。従って、配線２２５の電位はＶｓｓとなり、Ｖｏｕｔ＝Ｖｓｓとなる。
このように、Ｖｉｎ＜ＶｓｓまたはＶｄｄ＜Ｖｉｎとなる場合であっても、Ｖｓｓ＜Ｖｏｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過小な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができる。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であっても、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素子２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電位の急峻な変化を緩和する働きをする。
以上説明したように保護回路を配置することで、配線２２５の電位は、電位Ｖｓｓと電位Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはずれた電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕｔに電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入力されていないときは、配線同士をショートさせることができるショートリングとしての機能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２５に与えられる信号の電位の低下を防止できる。
図１４（Ｃ）に示す保護回路は、保護ダイオード２２０及び保護ダイオード２２１を、それぞれ２つのｎ型トランジスタで代用したものである。
なお、図１４（Ｂ）及び図１４（Ｃ）に示す保護回路は、保護ダイオードとしてダイオード接続されたｎ型トランジスタを用いているが、これに限定されない。
また、図１４（Ｄ）に示す保護回路は、保護ダイオード２３０乃至保護ダイオード２３７と、抵抗素子２３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に直列に接続されている。保護ダイオード２３０乃至保護ダイオード２３３のそれぞれは、ダイオード接続されたｎ型トランジスタを用いており、保護ダイオード２３４乃至保護ダイオード２３７のそれぞれは、ダイオード接続されたｎ型トランジスタを用いている。
保護ダイオード２３０と保護ダイオード２３１は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオード２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に接続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接続されている。
また、図１４（Ｅ）に示す保護回路は、抵抗素子２４０と、抵抗素子２４１と、保護ダイオード２４２と、を有する。図１４（Ｅ）では、保護ダイオード２４２としてダイオード接続されたｎ型トランジスタを用いているが、これに限定されない。ダイオード接続された複数のトランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と、保護ダイオード２４２は、配線２４３に直列に接続されている。
抵抗素子２４０及び抵抗素子２４１によって、配線２４３の電位の急激な変動を緩和し、半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２によって、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止することができる。
なお、図１４（Ａ）に示す保護回路は、図１４（Ｆ）に示す構成に置き換えることも可能である。図１４（Ｆ）は、図１４（Ａ）に示した保護ダイオード２１１及び保護ダイオード２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４を保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明したダイオードは、耐圧が高いため、図１４（Ｆ）のような構成を用いることができる。
なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和し、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを配線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことができる。
なお、本発明の一態様である表示装置に設けられる保護回路は図１４に示す構成に限定されるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
（実施の形態８）
本実施の形態では、上記実施の形態にて説明したダイオードを用いて、安定した電源供給を可能とする半導体装置の構成例について図１５で説明する。電源線に想定以上の電圧が印加されると、その電源線に接続している回路が損傷される恐れがある。上記実施の形態では、主に信号線に対して想定以上の過大な電圧から保護するための構成例について示したが、図１５では、電源線に想定以上の電圧が印加されることを防ぐための構成例を示す。
図１５（Ａ）は、電位Ｖｓｓを供給する電源線２７０と、電位Ｖｄｄを供給する電源線２７１の間に、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いた保護ダイオード２５１乃至保護ダイオード２５５、及び保護ダイオード２６１が接続されている状態を示す回路図である。また、図１５（Ｂ）は、図１５（Ａ）のトランジスタを用いた保護ダイオードの構成を、ダイオードの回路記号で置き換えた図である。
一例として、電位Ｖｓｓを０Ｖとし、電位Ｖｄｄを１０Ｖとし、電源線２７０と電源線２７１の電位差が１０Ｖを超える事がないようにする場合について説明する。ここでは、保護ダイオードとして、閾値電圧（Ｖｔｈ）が２Ｖのｎ型トランジスタを用いることとする。
図１５（Ａ）及び図１５（Ｂ）において、電位Ｖｄｄを供給する電源線２７１に保護ダイオード２５１のアノード側が接続されている。保護ダイオード２５１は酸化物半導体（ＯＳ）を有するｎ型トランジスタで構成されており、該ｎ型トランジスタのソース電極及びドレイン電極の一方が、電源線２７１及び該ｎ型トランジスタのゲート電極と接続され、アノードとして機能する。また、ソース電極及びドレイン電極の他方はカソードとして機能し、保護ダイオード２５２のアノードに接続されている。
保護ダイオード２５２は酸化物半導体（ＯＳ）を有するｎ型トランジスタで構成されており、該ｎ型トランジスタのソース電極及びドレイン電極の一方が、保護ダイオード２５１のカソード及び該ｎ型トランジスタのゲート電極と接続され、アノードとして機能する。また、ソース電極及びドレイン電極の他方はカソードとして機能し、保護ダイオード２５３のアノードに接続されている。
このようにして、保護ダイオード２５１乃至保護ダイオード２５５が直列に接続し、保護ダイオード２５５のカソードが電位Ｖｓｓを供給する電源線２７０に接続される。つまり、電源線２７０と電源線２７１の間に、順バイアス方向に保護ダイオードが５個直列に接続されている。
通常、順方向バイアス方向に電圧が印加されるとダイオードに順方向電流が流れ、アノードとカソード間が導通状態となる。本実施の形態では、閾値電圧（Ｖｔｈ）が２Ｖのｎ型トランジスタで構成されたダイオードを５個直列に接続しているため、順方向バイアスが２Ｖの５倍である１０Ｖを超えないと、電源線２７０と電源線２７１間が導通状態とならない。しかし、ノイズなどの原因により、電源線２７０と電源線２７１間の電位差が１０Ｖを超えると、保護ダイオード２５１乃至保護ダイオード２５５が導通状態となり、電位差が１０Ｖ以下になるまで電源線２７０と電源線２７１が短絡状態となる。このようにして、想定以上の電圧が電源線を通して回路に印加され、回路が損傷される事を防ぐことができる。
また、保護ダイオード２６１を、電源線２７０と電源線２７１の間に逆方向バイアスとなるように接続することで、ノイズなどの原因により、電源線２７０の電位が電源線２７１より大きくなったときに、電源線２７０と電源線２７１を短絡させて電荷を逃がし、電源線に接続されている回路が損傷することを防ぐことができる。
保護ダイオード２６１は、酸化物半導体（ＯＳ）を有するトランジスタであり、大きな逆方向バイアスが印加されても、降伏現象が起きにくい高耐圧ダイオードである。本実施の形態では、電源線２７０と電源線２７１の間に保護ダイオード２６１を一つ配置した例を示しているが、保護ダイオード２６１を複数直列に配置してもよい。保護ダイオード２６１をｎ個直列に配置することで、保護ダイオード一つ当たりに印加される電圧をｎ分の１とすることができるため、複数直列に配置したダイオード全体を、さらに耐圧特性に優れた一つのダイオードとして機能させることができる。
また、直列接続した保護ダイオード２５１乃至保護ダイオード２５５、及び保護ダイオード２６１は、電源線２７０と電源線２７１の間に複数並列に設けてもよい。複数並列に設けることにより、より多くの電流を流すことができるため、電源線２７０と電源線２７１の間の電位をより迅速に安定させる事ができる。
なお、端子２８１を保護ダイオード２５４と保護ダイオード２５５の間に設けることで、保護ダイオード２５５の閾値電圧（Ｖｔｈ）を取り出すことができる。本実施の形態では、保護ダイオード２５５の閾値電圧（Ｖｔｈ）を２Ｖとしているため、端子２８１を２Ｖの電源線として用いる事ができる。また、端子２８１を保護ダイオード２５３と保護ダイオード２５２の間に設けることで、端子２８１を６Ｖの電源線として用いる事ができる。保護ダイオード２５５の閾値電圧（Ｖｔｈ）と直列接続数を調整することにより、任意の電位を取り出すことができる。
（実施の形態９）
実施の形態７で説明した保護回路を有する表示装置は、電子機器に適用することができる。
実施の形態７の表示装置を表示部に用いた電子機器として、例えば、ビデオカメラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図１６（Ａ）に示すディスプレイは、筐体３００、支持台３０１および表示部３０２を含み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示する機能を有する。なお、図１６（Ａ）に示すディスプレイが有する機能はこれに限定されず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタッチパネルであってもよい。
図１６（Ｂ）に示すテレビジョン装置は、筐体３１１に表示部３１２が組み込まれている。表示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に固定して筐体の裏側を支持した構成を示している。
図１６（Ｂ）に示すテレビジョン装置の操作は、筐体３１１が備える操作スイッチや、リモコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー３１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映像を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５から出力する情報を表示する表示部３１３を設ける構成としてもよい。
なお、図１６（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とするとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１６（Ｃ）に示すコンピュータは、本体３２０、筐体３２１、表示部３２２、キーボード３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な情報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお、図１６（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表示のみならず入力も可能なタッチパネルであってもよい。
本実施の形態で説明したように、本発明の一態様であるダイオードなどの非線形素子を電子機器に用いることができる。
１０１ 基板
１０３ 絶縁層
１０５ 電極
１０６ 電極
１０７ 酸化物半導体層
１０９ 電極
１１１ ゲート絶縁層
１１３ 電極
１１５ 電極
１１７ 絶縁層
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ トランジスタ
１４１ トランジスタ
１４３ トランジスタ
１４５ トランジスタ

Claims (26)

  1. ソース電極と、酸化物半導体層と、ドレイン電極と、前記ソース電極、前記酸化物半導体層、及び前記ドレイン電極を覆うゲート絶縁層と、前記ゲート絶縁層に接して形成され、前記ソース電極、前記酸化物半導体層、及び前記ドレイン電極を介して対向する複数のゲート電極を有し、前記ゲート電極は前記ドレイン電極と接続され、前記ソース電極と前記酸化物半導体層の接触面積と、前記ドレイン電極と前記酸化物半導体層の接触面積が異なることを特徴とする非線形素子。
  2. 請求項１において、
    前記ドレイン電極と前記酸化物半導体層との接触面積が、前記ソース電極と前記酸化物半導体層との接触面積よりも大きいことを特徴とする非線形素子。
  3. 請求項１または請求項２のいずれか一において、
    前記酸化物半導体層は、キャリア密度が１×１０１２／ｃｍ３未満であることを特徴とする非線形素子。
  4. 請求項１乃至請求項３のいずれか一において、
    前記ゲート絶縁層は、少なくとも前記酸化物半導体層に接する部分が酸化物絶縁層であることを特徴とする非線形素子。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ゲート絶縁層は、窒化シリコンに覆われていることを特徴とする非線形素子。
  6. 請求項１乃至請求項５のいずれか一に記載の非線形素子を有する保護回路が設けられた表示装置。
  7. 請求項６に記載の表示装置が用いられた電子機器。
  8. 第１の電極と、酸化物半導体層と、第２の電極と、前記第１の電極、前記酸化物半導体層、及び前記第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され、前記第１の電極、前記酸化物半導体層、及び前記第２の電極を介して対向する複数の第３の電極を有し、前記第３の電極は前記第１の電極または前記第２の電極の一方と接続され、前記第１の電極または前記第２の電極のうち前記第３の電極と接続された電極の仕事関数φｍｄと、前記第１の電極または前記第２の電極のうち前記第３の電極と接続されていない電極の仕事関数φｍｓと、前記酸化物半導体層の電子親和力χが、χはφｍｓ以上かつφｍｄ未満となるように構成され、前記第１の電極と前記酸化物半導体層の接触面積と、前記第２の電極と前記酸化物半導体層の接触面積が異なることを特徴とする非線形素子。
  9. 請求項８において、
    前記第１の電極または前記第２の電極のうち、前記仕事関数φｍｄを有する電極と前記酸化物半導体層との接触面積が、前記仕事関数φｍｓを有する電極と前記酸化物半導体層との接触面積よりも大きいことを特徴とする非線形素子。
  10. 請求項８または請求項９のいずれか一において、
    前記酸化物半導体層は、キャリア密度が１×１０１２／ｃｍ３未満であることを特徴とする非線形素子。
  11. 請求項８乃至請求項１０のいずれか一において、
    前記ゲート絶縁層は、少なくとも前記酸化物半導体層に接する部分が酸化物絶縁層であることを特徴とする非線形素子。
  12. 請求項８乃至請求項１１のいずれか一において、
    前記ゲート絶縁層は、窒化シリコンに覆われていることを特徴とする非線形素子。
  13. 請求項８乃至請求項１２のいずれか一において、
    前記仕事関数φｍｄを有する電極の材料は、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、または酸化インジウム錫（ＩＴＯ）から選ばれた元素を含むことを特徴とする非線形素子。
  14. 請求項８または請求項１３のいずれか一において、
    前記仕事関数φｍｓを有する電極の材料は、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、またはタンタル（Ｔａ）から選ばれた元素を含むことを特徴とする非線形素子。
  15. 請求項８乃至請求項１４のいずれか一において、
    前記酸化物半導体層に接する前記第１の電極の材料と、前記酸化物半導体層に接する前記第２の電極の材料は、異なる元素を含むことを特徴とする非線形素子。
  16. 請求項８乃至請求項１５のいずれか一に記載の非線形素子を有する保護回路が設けられた表示装置。
  17. 請求項１６に記載の表示装置が用いられた電子機器。
  18. 基板上に形成された第１の電極と、前記第１の電極上に接して形成される二次イオン質量分析法で検出される水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、前記第１の電極、前記酸化物半導体層、及び前記第２の電極を覆うゲート絶縁層と、前記ゲート絶縁層に接して形成され、前記第１の電極、前記酸化物半導体層、及び前記第２の電極を介して対向する複数の第３の電極を有し、前記第３の電極は、前記第１の電極と接続されており、前記第１の電極の仕事関数φｍｄ、前記酸化物半導体層の電子親和力χ、前記第２の電極の仕事関数φｍｓが、χはφｍｓ以上かつφｍｄ未満となるように構成され、前記第２の電極と前記酸化物半導体層の接触面積よりも、前記第１の電極と前記酸化物半導体層の接触面積が大きいことを特徴とする非線形素子。
  19. 請求項１８において、
    前記酸化物半導体層は、キャリア密度が１×１０１２／ｃｍ３未満であることを特徴とする非線形素子。
  20. 請求項１８または請求項１９のいずれか一において、
    前記ゲート絶縁層は、少なくとも前記酸化物半導体層に接する部分が酸化物絶縁層であることを特徴とする非線形素子。
  21. 請求項１８乃至請求項２０のいずれか一において、
    前記ゲート絶縁層は、窒化シリコンに覆われていることを特徴とする非線形素子。
  22. 請求項１８乃至請求項２１のいずれか一において、
    前記第１の電極の材料は、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、または酸化インジウム錫（ＩＴＯ）から選ばれた元素を含むことを特徴とする非線形素子。
  23. 請求項１８乃至請求項２２のいずれか一において、
    前記第２の電極の材料は、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、またはタンタル（Ｔａ）から選ばれた元素を含むことを特徴とする非線形素子。
  24. 請求項１８乃至請求項２３のいずれか一において、
    前記酸化物半導体層に接する前記第１の電極の材料と、前記酸化物半導体層に接する前記第２の電極の材料は、異なる元素を含むことを特徴とする非線形素子。
  25. 請求項１８乃至請求項２４のいずれか一に記載の非線形素子を有する保護回路が設けられた表示装置。
  26. 請求項２５に記載の表示装置が用いられた電子機器。
JP2010250809A 2009-11-27 2010-11-09 非線形素子 Expired - Fee Related JP5147923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010250809A JP5147923B2 (ja) 2009-11-27 2010-11-09 非線形素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009270800 2009-11-27
JP2009270800 2009-11-27
JP2010250809A JP5147923B2 (ja) 2009-11-27 2010-11-09 非線形素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012258493A Division JP5675026B2 (ja) 2009-11-27 2012-11-27 非線形素子

Publications (3)

Publication Number Publication Date
JP2011135049A true JP2011135049A (ja) 2011-07-07
JP2011135049A5 JP2011135049A5 (ja) 2012-09-20
JP5147923B2 JP5147923B2 (ja) 2013-02-20

Family

ID=44066312

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010250809A Expired - Fee Related JP5147923B2 (ja) 2009-11-27 2010-11-09 非線形素子
JP2012258493A Active JP5675026B2 (ja) 2009-11-27 2012-11-27 非線形素子
JP2014259560A Active JP5893121B2 (ja) 2009-11-27 2014-12-23 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012258493A Active JP5675026B2 (ja) 2009-11-27 2012-11-27 非線形素子
JP2014259560A Active JP5893121B2 (ja) 2009-11-27 2014-12-23 半導体装置

Country Status (4)

Country Link
US (1) US8390044B2 (ja)
JP (3) JP5147923B2 (ja)
TW (1) TWI525815B (ja)
WO (1) WO2011065209A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014002133A (ja) * 2012-05-23 2014-01-09 Semiconductor Energy Lab Co Ltd 測定装置
JP2015089117A (ja) * 2013-09-26 2015-05-07 株式会社半導体エネルギー研究所 スイッチ回路、半導体装置、及びシステム
JP2017084868A (ja) * 2015-10-23 2017-05-18 Ｎｌｔテクノロジー株式会社 保護回路および電子機器
JP2021052085A (ja) * 2019-09-25 2021-04-01 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101862539B1 (ko) * 2010-03-26 2018-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI508294B (zh) 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
WO2012121265A1 (en) 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2013042117A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8766365B2 (en) * 2012-02-21 2014-07-01 Micron Technology, Inc. Circuit-protection devices
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
CN103515941B (zh) * 2012-06-21 2015-12-02 京东方科技集团股份有限公司 静电放电保护电路、阵列基板和显示装置
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
JP6444135B2 (ja) * 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI519879B (zh) * 2013-11-08 2016-02-01 群創光電股份有限公司 顯示面板及包含該顯示面板的顯示裝置
JP6629509B2 (ja) * 2014-02-21 2020-01-15 株式会社半導体エネルギー研究所 酸化物半導体膜
JP2016115760A (ja) * 2014-12-12 2016-06-23 株式会社ジャパンディスプレイ 半導体装置
JP6878173B2 (ja) 2017-06-26 2021-05-26 株式会社ジャパンディスプレイ 半導体装置
US10163893B1 (en) 2017-08-28 2018-12-25 Micron Technologies, Inc. Apparatus containing circuit-protection devices
US10431577B2 (en) 2017-12-29 2019-10-01 Micron Technology, Inc. Methods of forming circuit-protection devices
KR20210059132A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556856A (en) * 1978-06-28 1980-01-18 Mitsubishi Electric Corp Semiconductor integrated circuit
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007531258A (ja) * 2004-03-25 2007-11-01 コミサリア、ア、レネルジ、アトミク 適切なソース、ドレイン及びチャネル材料を有する電界効果トランジスタとそれを有する集積回路

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2007A (en) * 1841-03-16 Improvement in the mode of harvesting grain
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003243670A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
CN200959465Y (zh) * 2006-08-22 2007-10-10 富士康(昆山)电脑接插件有限公司 电连接器组件
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009049027A (ja) * 2007-08-13 2009-03-05 Hitachi Displays Ltd 半導体装置および表示装置
JP5403614B2 (ja) * 2007-09-03 2014-01-29 国立大学法人富山大学 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101803720B1 (ko) * 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556856A (en) * 1978-06-28 1980-01-18 Mitsubishi Electric Corp Semiconductor integrated circuit
JP2007531258A (ja) * 2004-03-25 2007-11-01 コミサリア、ア、レネルジ、アトミク 適切なソース、ドレイン及びチャネル材料を有する電界効果トランジスタとそれを有する集積回路
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014002133A (ja) * 2012-05-23 2014-01-09 Semiconductor Energy Lab Co Ltd 測定装置
JP2017181524A (ja) * 2012-05-23 2017-10-05 株式会社半導体エネルギー研究所 測定装置
US9817032B2 (en) 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device
JP2015089117A (ja) * 2013-09-26 2015-05-07 株式会社半導体エネルギー研究所 スイッチ回路、半導体装置、及びシステム
KR20160061377A (ko) * 2013-09-26 2016-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스위치 회로, 반도체 장치, 및 시스템
KR102213515B1 (ko) * 2013-09-26 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스위치 회로, 반도체 장치, 및 시스템
JP2017084868A (ja) * 2015-10-23 2017-05-18 Ｎｌｔテクノロジー株式会社 保護回路および電子機器
JP2021052085A (ja) * 2019-09-25 2021-04-01 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP7358154B2 (ja) 2019-09-25 2023-10-10 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置

Also Published As

Publication number Publication date
JP5675026B2 (ja) 2015-02-25
US20110127526A1 (en) 2011-06-02
WO2011065209A1 (en) 2011-06-03
TWI525815B (zh) 2016-03-11
JP5147923B2 (ja) 2013-02-20
US8390044B2 (en) 2013-03-05
TW201135936A (en) 2011-10-16
JP5893121B2 (ja) 2016-03-23
JP2013062533A (ja) 2013-04-04
JP2015097277A (ja) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5893121B2 (ja) 半導体装置
JP5984905B2 (ja) 保護回路
JP6345304B2 (ja) 半導体装置
JP5736145B2 (ja) 電界効果型トランジスタ
JP6055455B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120807

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120807

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees