JP5736145B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ Download PDF

Info

Publication number
JP5736145B2
JP5736145B2 JP2010241792A JP2010241792A JP5736145B2 JP 5736145 B2 JP5736145 B2 JP 5736145B2 JP 2010241792 A JP2010241792 A JP 2010241792A JP 2010241792 A JP2010241792 A JP 2010241792A JP 5736145 B2 JP5736145 B2 JP 5736145B2
Authority
JP
Japan
Prior art keywords
electrode
film
oxide semiconductor
semiconductor film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010241792A
Other languages
English (en)
Other versions
JP2011119690A (ja
JP2011119690A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010241792A priority Critical patent/JP5736145B2/ja
Publication of JP2011119690A publication Critical patent/JP2011119690A/ja
Publication of JP2011119690A5 publication Critical patent/JP2011119690A5/ja
Application granted granted Critical
Publication of JP5736145B2 publication Critical patent/JP5736145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、酸化物半導体を用いた電界効果型トランジスタ、例えば薄膜トランジスタに関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いて電界効果型トランジスタ、例えば薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
特開２００６−１６５５２７号公報 特開２００６−１６５５２８号公報 特開２００６−１６５５２９号公報
また、酸化物半導体は薄膜形成工程において化学量論的組成からのずれが生じてしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈ基は極性を有するので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
電子キャリア濃度が１０１８／ｃｍ３未満としても、酸化物半導体においては実質的にはｎ型であり、前記特許文献に開示される薄膜トランジスタのオン・オフ比は１０３しか得られていない。このような薄膜トランジスタのオン・オフ比が低い理由はオフ電流が高いことによるものである。
また、表示装置の製造段階または動作時において、素子、電極、または配線などに不要な電荷が蓄積してしまうという問題がある。例えば薄膜トランジスタの場合、このような電荷の蓄積があると、寄生チャネルが発生し、リーク電流が流れてしまう。また、ボトムゲート型トランジスタの場合には、半導体層におけるバックチャネル部（半導体層における上部に設けられたソース電極及びドレイン電極の間の領域）の表面または内部に電荷が蓄積し、寄生チャネルが発生し、リーク電流が生じやすく、しきい値電圧が変動してしまう。
また、薄膜トランジスタの電界効果移動度を高めるためには、キャリアが移動するチャネル長を小さくすればよいが、チャネル長を小さくすると、薄膜トランジスタのオフ電流が上昇してしまう。
そこで本発明の一形態は、動作速度が速く、オン時には大電流を流すことができ、オフ時にはオフ電流がきわめて低減された薄膜トランジスタを提供することを目的とする。
本発明の一形態は、酸化物半導体中で電子供与体（ドナー）となりうる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル形成領域が形成される縦型薄膜トランジスタである。
すなわち、本発明の一形態は、酸化物半導体に含まれる水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下として、酸化物半導体に含まれる水素若しくはＯＨ基を除去し、キャリア濃度を５×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下とした酸化物半導体膜でチャネル形成領域が形成される縦型薄膜トランジスタである。
酸化物半導体のエネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下となるようにする。
なお、本発明の一形態において、薄膜トランジスタのゲート電極は、環状であり、ゲート絶縁膜を介して、ソース電極、酸化物半導体膜、及びドレイン電極を囲んでいる。即ち、ゲート絶縁膜を介して、ソース電極、酸化物半導体膜、及びドレイン電極の側面と対向する。このため、チャネル幅は大きい。
本発明の一形態によれば、水素濃度が低減され高純度化された酸化物半導体を用いることで、電界効果型トランジスタ、例えば薄膜トランジスタの電界効果移動度及びオン電流を向上させると共に、オフ電流を極めて低くさせることができる。
薄膜トランジスタを説明する上面図及び断面図である。 酸化物半導体を用いた逆スタガー型の薄膜トランジスタの縦断面図である。 図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。 （Ａ）ゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態示す図である。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図である。 薄膜トランジスタを説明する上面図及び断面図である。 薄膜トランジスタの作製方法を説明する断面図である。 薄膜トランジスタの作製方法を説明する断面図である。 表示装置の画素を説明する上面図である。 表示装置の画素を説明する断面図である。 半導体装置の平面図および断面図である。 半導体装置の断面図である。 半導体装置の平面図および断面図である。 電子機器を示す図である。 電子機器を示す図である。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
（実施の形態１）
本実施の形態では、電界効果型トランジスタ、例えば薄膜トランジスタの構造について、図１を用いて説明する。
図１（Ａ）は薄膜トランジスタ１４５の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図１（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１（図１（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。
第１の電極１０５は、薄膜トランジスタ１４５のソース電極若しくはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４５のソース電極若しくはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４５のゲート電極として機能する。
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴とする。ゲート電極として機能する第３の電極１１３を環状とすることで、薄膜トランジスタのチャネル幅を大きくすることができる。このため、薄膜トランジスタのオン電流を高めることができる。
なお、薄膜トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、薄膜トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２の領域と表記する場合がある。
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、一般に酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いてもよい。他にも、結晶化ガラス基板などを用いることができる。
絶縁膜１０３は、酸化シリコン膜、酸化窒化シリコン膜など酸化物絶縁膜、または窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一つ以上との積層構造とすることができる。
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いることができる。また、第１の電極１０５は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
なお、酸化物半導体膜１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、ＧａとＮｉ、またはＧａとＦｅなどが挙げられる。また、上記の酸化物半導体膜において、Ｍとして含まれる金属元素の他に、不純物元素としてその他の遷移金属元素、または該遷移金属の酸化物が含まれていてもよい。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない。）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶこととする。
酸化物半導体膜１０７は、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜の他に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いてもよい。また、上記酸化物半導体膜にＳｉを含んでもよい。
本実施の形態で用いる酸化物半導体膜１０７は、酸化物半導体膜に含まれる水素が５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下であり、酸化物半導体膜に含まれる水素が除去されている。即ち、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化されている。また、酸化物半導体膜１０７のキャリア濃度が５×１０１４／ｃｍ３以下、好ましくは１×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下である。即ち、酸化物半導体膜のキャリア濃度は、限りなくゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で検出することができる。また、キャリア密度は、ホール効果測定により測定することができる。
本実施の形態では、トランジスタの酸化物半導体膜の上面形状は長方形であるため、チャネル幅Ｗは２Ｗ１及び２Ｗ２の和である。なお、トランジスタの酸化物半導体膜の上面形状が円形の場合は、酸化物半導体膜の半径ｒとした場合、チャネル幅Ｗは２πｒである。
酸化物半導体膜１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半導体膜１０７の厚さを薄くすることで、薄膜トランジスタのチャネル長Ｌを小さくすることが可能であり、オン電流及び電界効果移動度の高い薄膜トランジスタを作製することができる。一方、酸化物半導体膜１０７の厚さを厚くすることで、代表的には１００ｎｍ以上３０００ｎｍ以下とすることで、大電力用の半導体装置を作製することができる。
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる。ゲート絶縁膜１１１は、酸化物半導体膜１０７と接する部分が酸素を含むことが好ましく、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導体膜１０７に酸素を供給することができ、特性を良好にすることができる。
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉＯｘ（ｘ＞０））、Ｎが添加されたＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０）、ハフニウムアルミネート（ＨｆＡｌＯｘ（ｘ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることができる。ゲート絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１１１の厚さを薄くすることで、電界効果移動度の高い薄膜トランジスタを作製することができ、駆動回路を同一基板に作製することができる。一方、ゲート絶縁膜１１１の厚さを厚くすることで、ゲートリーク電流を低減することができる。
ゲート電極として機能する第３の電極１１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された材料を用いてもよい。また、第３の電極１１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
次に、酸化物半導体膜１０７を有する薄膜トランジスタの動作についてエネルギーバンド図を用いて説明する。
図２は、本実施の形態に示す酸化物半導体膜を用いた逆スタガー型の薄膜トランジスタの縦断面図を示す。ドレイン電極（Ｄ）上に酸化物半導体膜（ＯＳ）及びソース電極（Ｓ）が積層され、ドレイン電極、酸化物半導体膜、及びソース電極上にゲート絶縁膜（ＧＩ）が設けられ、その上にゲート電極（ＧＥ１）が設けられている。
図３は、図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図３（Ａ）はソースとドレインの間の電圧を（ＶＤ＝０Ｖ）とした場合を示し、図３（Ｂ）は、ドレインに正の電圧（ＶＤ＞０）を印加した上で、破線はゲートに電圧を印加しない場合（ＶＧ＝０）、実線はゲートに正の電圧（ＶＧ＞０）を印加した場合を示す。ゲートに電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す。
図４は、図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図４（Ａ）はゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース及びドレイン間にキャリア（電子）が流れるオン状態（通電状態）を示している。また、図４（Ｂ）は、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（非通電状態、少数キャリアは流れない状態）である場合を示す。
図５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体膜の電子親和力（χ）の関係を示す。
室温において金属の自由電子縮退状態にあり、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体膜は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体膜において含有される水素の一部はドナーとなりｎ型化する一つの要因であることが知られている。
これに対して本実施の形態に係る酸化物半導体膜は、ｎ型不純物である水素を酸化物半導体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、または真性型に近づけたものである。すなわち、不純物を添加してｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体膜のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体膜の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体膜界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体膜の電子親和力（χ）がほぼ等しい場合、両者が接触すると図３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリア（ｈ）を越えて酸化物半導体膜に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図３（Ａ）のバリア（ｈ）の高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリア（ｈ）の高さは小さい値となる。
このとき電子は、図４（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体膜との界面における、酸化物半導体膜側のエネルギー的に安定な最低部を移動する。
また、図４（Ｂ）において、ゲート電極（ＧＥ１）に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
例えば、チャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの薄膜トランジスタであっても、オフ電流が１０−１３Ａ以下ときわめて低く、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜の厚さ１００ｎｍ）が得られる。
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または水素化物などが極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。
ところで、チャネルが基板と概略平行に形成される横型薄膜トランジスタにおいては、チャネルのほかにソース及びドレインを設ける必要があり、基板における薄膜トランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型薄膜トランジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低減することができる。この結果、薄膜トランジスタの微細化が可能である。
また、縦型薄膜トランジスタのチャネル長は、酸化物半導体膜の厚さで制御できるため、酸化物半導体膜１０７の厚さを薄くすることでチャネル長の小さい薄膜トランジスタとすることが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレインの直列抵抗を低減できるため、薄膜トランジスタのオン電流および電界効果移動度を上昇させることができる。また、本実施の形態に示す薄膜トランジスタのゲート電極は環状であり、チャネル幅を大きくすることが可能であるため、オン電流を上昇させることができる。また、水素濃度が低減され高純度化された酸化物半導体膜を有する薄膜トランジスタは、オフ電流が極めて低く、オフ時では電流がほとんど流れない絶縁状態となる。このため、酸化物半導体膜の厚さを薄くし、縦型薄膜トランジスタのチャネル長を小さくしても、非導通状態のオフ電流がほとんど無い薄膜トランジスタとすることができる。
このように、水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の電界効果型トランジスタ、例えば薄膜トランジスタの構造について、図６を用いて説明する。
図６（Ａ）は薄膜トランジスタ１４７、１４９の上面図であり、図６（Ｂ）は図６（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
図６（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０５、１０６、酸化物半導体膜１０７、及び第２の電極１０９が積層される。また、第１の電極１０５、１０６、酸化物半導体膜１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７上には、開口部が形成されており、開口部において第１の電極１０５と接続する配線１３１、第１の電極１０６と接続する配線１３２（図６（Ａ）参照）、第２の電極１０９と接続する配線１２９、第３の電極１１３と接続する配線１２５が形成される。
第１の電極１０５は、薄膜トランジスタ１４７のソース電極若しくはドレイン電極の一方として機能する。第１の電極１０６は、薄膜トランジスタ１４９のソース電極若しくはドレイン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４７、１４９のソース電極若しくはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４７、１４９のゲート電極として機能する。
本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されていることを特徴とする。更には、薄膜トランジスタ１４７と、薄膜トランジスタ１４９とが、第２の電極１０９及び配線１２９と、第３の電極１１３で直列に接続していることを特徴とする。
本実施の形態の薄膜トランジスタ１４７、１４９は、実施の形態１と同様に、水素濃度が低減され高純度化された酸化物半導体膜を用いている。このため、薄膜トランジスタの動作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果、高精細化に適し、動作速度が速く、オン時では大電流を流すことができ、オフ時ではほとんど電流を流さない薄膜トランジスタを作製することができる。
（実施の形態３）
本実施の形態では、図１に示す薄膜トランジスタの作製工程について、図７を用いて説明する。
図７（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第１の電極１０５を形成する。第１の電極１０５は、薄膜トランジスタのソース電極及びドレイン電極の一方として機能する。
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これは、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、不純物、特に水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物の濃度を低減できる。
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、ＤＣスパッタリング法は主に金属膜を形成する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数種類の材料を同時に放電させて形成することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いることもできる。
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形成する際は、基板１０１は加熱されていてもよい。
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は１００ｎｍとするとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて行う。
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシリコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱されていてもよい。
絶縁膜１０３として窒化シリコン膜及び酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
第１の電極１０５は、絶縁膜１０３上に導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができる。
本実施の形態では、第１の電極１０５となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、島状の第１の電極１０５を形成する。
次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。酸化物半導体膜１０７は薄膜トランジスタのチャネル形成領域として機能し、第２の電極１０９は薄膜トランジスタのソース電極若しくはドレイン電極の他方として機能する。
ここで、酸化物半導体膜１０７及び第２の電極１０９の作製方法について、説明する。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。
酸化物半導体膜１０７に水素がなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁膜１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３形成前の基板１０１に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面の清浄化を行うことで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を低減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いたスパッタリング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体成膜用ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして絶縁膜１０３及び第２の電極１０９上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も含む。）が排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。
本実施の形態では、酸化物半導体膜の成膜条件の一例として、基板温度室温、基板とターゲットの間の距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう。）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶縁膜１０３に示したスパッタリング法及びスパッタリング装置を適宜用いることができる。
第２の電極１０９となる導電膜は、第１の電極１０５の材料及び手法を適宜用いることができる。ここでは、第２の電極１０９となる導電膜として、厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。
次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジストマスクを用いて第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び島状の酸化物半導体膜１０７を形成する。なお、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチングにより、第２の電極１０９及び酸化物半導体膜１０７の端部と、第１の電極１０５のなす角の角度を３０°以上６０°以下、好ましくは４０°以上５０°以下とすることで、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
なお、ここでの導電膜及び酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
なお、第２の電極１０９となる導電膜及び酸化物半導体膜と、第１の電極１０５とのエッチングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極１０９となる導電膜及び酸化物半導体膜のエッチングレートの高い条件を選択する。または、酸化物半導体膜のエッチングレートが低く、第２の電極１０９となる導電膜のエッチングレートの高い条件を選択して、第２の電極１０９となる導電膜をエッチングした後、第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。
酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（過酸化水素：アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
また、酸化物半導体膜をドライエッチングする際に用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
本実施の形態では、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いて、第２の電極１０９となる導電膜をエッチングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体膜をエッチングして、酸化物半導体膜１０７を形成する。
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐことが可能であり、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体膜を得ることができる。即ち、この第１の加熱処理によって酸化物半導体膜１０７の脱水化及び脱水素化の少なくとも一方を行うことができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、酸化物半導体膜が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体膜の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
また、酸化物半導体膜の第１の加熱処理は、島状の酸化物半導体膜を形成する前の酸化物半導体膜に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、酸化物半導体膜に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体膜を形成した後、酸化物半導体膜上に第２の電極となる導電膜を積層した後、第１の電極、酸化物半導体膜及び第２の電極上にゲート絶縁膜を形成した後、またはゲート電極を形成した後のいずれで行ってもよい。
次に、図７（Ｃ）に示すように、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素濃度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化物半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された酸化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜の形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半導体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のようにゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素濃度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
なお、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ素または塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませ、酸化物半導体膜または該酸化物半導体膜に接して設けられる絶縁膜との界面に存在しうる、水素、水、水酸基又は水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁膜にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とすればよい。
また、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜との界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁膜である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素物絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリコン膜などを設ければよい。このような構造とすることで、水素、水、水酸基又は水素化物などの不純物が酸化物絶縁膜に侵入することを低減することができる。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば、第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン膜を形成する。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の加熱処理は、のちに形成される第３の電極１１３、絶縁膜１１７、または配線１２５、１２９のいずれかを形成した後に行ってもよい。当該加熱処理により、酸化物半導体膜中に含まれる水素若しくは水分をゲート絶縁膜に拡散させることができる。
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３を形成する。
第３の電極１１３は、ゲート絶縁膜１１１上に第３の電極１１３となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスク形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。
本実施の形態では、厚さ１５０ｎｍのチタン膜をスパッタリング法により形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電極１１３を形成する。
以上の工程で、水素濃度が低減され高純度化された酸化物半導体膜１０７を有する薄膜トランジスタ１４５を形成することができる。
次に、図７（Ｄ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３上に絶縁膜１１７を形成した後、コンタクトホール１１９、１２３を形成する。
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法で絶縁膜１１７を形成する場合、基板１０１を１００℃〜４００℃の温度に加熱し、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導入しシリコンターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが好ましい。
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって表示装置や半導体装置の信頼性を向上できる。
フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁膜１１１及び絶縁膜１１７の一部を除去して、第１の電極１０５、第２の電極１０９、及び第３の電極１１３に達するコンタクトホール１１９、１２３を形成する。
次に、ゲート絶縁膜１１１、及びコンタクトホール１１９、１２３上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、配線１２５、１２９を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを削減できる。
配線１２５、１２９は、第１の電極１０５と同様に形成することができる。
なお、第３の電極１１３及び配線１２５の間に平坦化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシなどの、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などがある。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有していてもよい。
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーターなどを用いることができる。
上記のように酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時では大電流を流すことができ、オフ時ではほとんど電流を流さない薄膜トランジスタを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態３とは異なる酸化物半導体膜を有する電界効果型トランジスタ、例えば薄膜トランジスタについて、図７及び図８を用いて説明する。
実施の形態３と同様に、図７（Ａ）に示すように、基板１０１上に絶縁膜１０３及び第１の電極１０５を形成する。次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態における第１の加熱処理とは異なるものであり、当該加熱処理によって、図８（Ｂ）に示すように、表面に結晶粒が形成される酸化物半導体膜１５１を形成することができる。本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方によって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適である。なお、加熱処理温度の上限に関し、発明の本質的な部分からの要求はないが、加熱処理温度の上限は基板１０１の耐熱性の範囲内とする必要がある。また、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を第１の加熱処理に適用することで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の上限を引き上げることが可能である。また、酸化物半導体膜の表面近傍に、所定の構造の結晶粒を選択的に形成することが可能である。
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した窒素または希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
なお、上記の加熱処理は、酸化物半導体膜１０７を形成した後であればいずれのタイミングで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体膜１０７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一回に限らず、複数回行っても良い。
ここで、図８（Ａ）の破線部１５３の拡大図を図８（Ｂ）に示す。
酸化物半導体膜１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体膜１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面からの距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、酸化物半導体膜１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体膜１５１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面からの距離（深さ）が酸化物半導体膜の厚さの１０％以下である領域をいう。
ここで、非晶質領域１５５は、非晶質酸化物半導体膜を主たる構成としている。なお、「主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その含有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定される必要はない。
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる場合には、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有量（原子％）未満となるようにするのが好適である。このような組成とすることにより、所定の組成の結晶粒１５７を形成することが容易になるためである。
この後、実施の形態３と同様に、ゲート絶縁膜と、ゲート電極として機能する第３の電極を形成して薄膜トランジスタを作製する。
酸化物半導体膜１５１の表面はゲート絶縁膜と接するため、チャネルとなる。チャネルとなる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減すると共に、キャリア移動度が上昇する。このため、当該酸化物半導体膜１５１を有する薄膜トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導体膜１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水酸基または水素化物など）が取り込まれることを低減することが可能である。このため、酸化物半導体膜１５１の信頼性を向上させることができる。
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時では大電流を流すことができ、オフ時ではほとんど電流を流さない薄膜トランジスタを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、図１に示す薄膜トランジスタの作製工程について、図７を用いて説明する。
実施の形態３と同様に、図７（Ａ）に示すように、基板１０１上に第１の電極１０５を形成する。
次に、図７（Ｂ）に示すように、第１の電極１０５上に酸化物半導体膜１０７及び第２の電極１０９を形成する。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているパーティクルを除去することで、第１の電極１０５及び酸化物半導体膜の界面における抵抗を低減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。
本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いたスパッタリング法により形成する。本実施の形態では、減圧状態に保持された処理室内に基板を保持し、基板を室温以上４００℃未満の温度に加熱する。そして、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタガスを導入し、基板１０１及び第１の電極１０５上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物（より好ましくは炭素原子を含む化合物）などが排気されるため、当該処理室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しながらスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの不純物を低減した酸化物半導体膜を形成することができる。
本実施の形態では、基板とターゲットの間の距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう。）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
なお、酸化物半導体膜を形成する際のスパッタリング法及びスパッタリング装置は、絶縁膜１０３に示したスパッタリング法及びスパッタリング装置を適宜用いることができる。
次に、第２の電極１０９となる導電膜を、第１の電極１０５の材料及び手法を用いて形成する。
次に、実施の形態３と同様に、第２の電極１０９となる導電膜及び酸化物半導体膜１０７となる酸化物半導体膜をエッチングして、島状の第２の電極１０９及び島状の酸化物半導体膜１０７を形成する。所望の形状の酸化物半導体膜１０７及び第２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
次に、図７（Ｃ）に示すように、実施の形態３と同様に、第１の電極１０５、酸化物半導体膜１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１は、酸化物半導体膜１０７との界面特性が良好なものとすることが好ましく、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤでゲート絶縁膜１１１を形成することで、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。また、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の形成方法を適用することができる。
なお、ゲート絶縁膜１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体膜１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
また、ゲート絶縁膜１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体膜の表面に付着した水素、水、水酸基または水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体膜の一部に接するゲート絶縁膜１１１を形成することが好ましい。
また、ゲート絶縁膜１１１に、水素、水、水酸基または水素化物などがなるべく含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または、ゲート絶縁膜１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体膜１０７、及び第２の電極１０９側から酸化シリコン膜と窒化シリコン膜とを積層した構造とすることもできる。例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積層して、ゲート絶縁膜とする。
次に、図７（Ｃ）に示すように、実施の形態３と同様に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３を形成する。
以上の工程で、水素濃度が低減された酸化物半導体膜１０７を有する薄膜トランジスタ１４５を形成することができる。
上記のように酸化物半導体膜を形成する際に、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体膜中の水素濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
次に、図７（Ｄ）に示すように、実施の形態３と同様に、ゲート絶縁膜１１１及び第３の電極１１３上に絶縁膜１１７を形成した後、コンタクトホール１１９、１２３を形成する。
次に、図７（Ｅ）に示すように、実施の形態３と同様に、配線１２５、１２９を形成する。
なお、絶縁膜１１７の形成後、さらに、実施の形態３と同様に、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって表示装置や半導体装置の信頼性を向上できる。
なお、第３の電極１１３及び配線１２５、１２９の間に平坦化のための平坦化絶縁膜を設けてもよい。
上記のように酸化物半導体膜を形成するに際し、反応雰囲気中に残留する水素、水、水酸基または水素化物などを除去することで、該酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時では大電流を流すことができ、オフ時ではほとんど電流を流さない薄膜トランジスタを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、上記実施の形態に示す電界効果型トランジスタ、例えば薄膜トランジスタを用いた表示装置の素子基板及び画素の構造について、図９及び図１０を用いて説明する。
図９は、表示装置の表示部における画素１６０の上面図であり、図９の一点破線Ａ−Ｂ及びＣ−Ｄの断面図を図１０に示す。
本実施の形態では、画素電極の電位を制御する画素薄膜トランジスタとして、実施の形態１に示す薄膜トランジスタ１４５を用いて説明するが、適宜その他の実施の形態に示す薄膜トランジスタを用いることができる。薄膜トランジスタ１４５のソース電極またはドレイン電極の一方として機能する第１の電極１０５は、画素電極１６７に接続する。薄膜トランジスタ１４５のソース電極またはドレイン電極の他方として機能する第２の電極１０９は、導電膜１６５を介して信号線１６１と接続する。また、第１の電極１０５と同じ層で容量配線１６３が形成される。導電膜１６５及び画素電極１６７は、平坦化のための平坦化絶縁膜１７１上に形成される。
なお、実施の形態１乃至６に示す薄膜トランジスタは、水素濃度が低減され高純度化された酸化物半導体膜を用いているため、オフ電流が低い。このため、画素電極に印加した信号電圧を保持する容量素子を付加的に設けなくともよい。すなわち、容量配線１６３を設けなくて済むので、画素の開口率を向上させることができる。
平坦化絶縁膜１７１は、実施の形態３に示した平坦化絶縁膜の材料を適宜用いることができる。
画素電極１６７は、各表示装置にあわせて好ましい導電膜を用いて形成する。
本実施の形態に示す素子基板は、液晶表示装置、発光表示装置、電気泳動表示装置その他の表示装置に適宜用いることができる。また、画素の構成は図９及び図１０に限定されず、適宜薄膜トランジスタ、ダイオード、容量素子を設けることができる。
実施の形態１乃至５に示す薄膜トランジスタは微細化が可能であるため、本実施の形態に示す素子基板を用いることで、高精細な表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、電界効果型トランジスタ、例えば薄膜トランジスタを作製し、該薄膜トランジスタを、画素部や周辺回路部（駆動回路など）に用いて表示機能を有する半導体装置（表示装置）を作製する場合について説明する。周辺回路部の一部または全部を、画素部と同じ基板上に一体形成することにより、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）や、発光素子（発光表示素子ともいう）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体を適用しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、表示装置を構成する素子基板は、電流を表示素子に供給するための手段を各画素部に備える。素子基板は、具体的には、表示素子の画素電極が形成された状態であっても良いし、画素電極となる導電層の成膜後、エッチング前の状態であっても良い。
以下、本実施の形態では、液晶表示装置の一例について示す。図１１は、第１の基板４００１上に形成された薄膜トランジスタ４０１０、薄膜トランジスタ４０１１および液晶素子４０１３を、第２の基板４００６とシール材４００５によって封止した、パネルの平面図および断面図である。ここで、図１１（Ａ１）および図１１（Ａ２）は平面図を示し、図１１（Ｂ）は、図１１（Ａ１）および図１１（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２および走査線駆動回路４００４を囲むようにして、シール材４００５が設けられている。また、画素部４００２と走査線駆動回路４００４の上に、第２の基板４００６が設けられている。つまり、画素部４００２と走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシール材４００５によって囲まれる領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、ＴＡＢ法などを適宜用いることができる。図１１（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図１１（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１１（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１を例示している。薄膜トランジスタ４０１０、薄膜トランジスタ４０１１上には絶縁膜４０２０が設けられている。
薄膜トランジスタ４０１０、薄膜トランジスタ４０１１には、先の実施の形態などに示すトランジスタを適用することができる。
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。上記の画素電極４０３０と対向電極４０３１、液晶層４００８により、液晶素子４０１３が形成される。なお、画素電極４０３０、対向電極４０３１には、それぞれ配向膜として機能する絶縁膜４０３２、絶縁膜４０３３が設けられ、画素電極４０３０および対向電極４０３１は、これらを介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、実施の形態１に示す基板１０１を適宜用いることができる。また、金属（代表的にはステンレス）、セラミックス、プラスチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）基板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、アクリル樹脂フィルムなどを用いることができる。また、アルミニウム薄をＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために、柱状のスペーサ４０３５が設けられている。柱状のスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる。なお、柱状のスペーサに代えて球状のスペーサを用いていても良い。また、対向電極４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。例えば、一対の基板間に配置される導電性粒子を介して、対向電極４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させると良い。
また、配向膜が不要なブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、昇温によってコレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、５重量％以上のカイラル剤を混合させた液晶組成物を用いると良い。これにより、温度範囲を改善することができる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓ〜１００μｓと短く、光学的等方性を有するため配向処理が不要であり、視野角依存性が小さい、といった特徴を有している。
なお、本実施の形態では透過型液晶表示装置の一例を示しているが、これに限定されず、反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、および表示素子に用いる電極を設ける例について示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、遮光膜として、ブラックマスク（ブラックマトリクス）を設けてもよい。
また、本実施の形態では、薄膜トランジスタ起因の表面凹凸を低減するため、先の実施の形態で得られた薄膜トランジスタを絶縁膜４０２０で覆う構成を採用しているが、開示される発明はこれに限定されない。
絶縁膜４０２０としては、実施の形態３に示す平坦化絶縁膜の材料を適宜用いることができる。
画素電極４０３０、対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極４０３０、対向電極４０３１に、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いても良い。導電性組成物を用いて形成した画素電極は、シート抵抗が１．０×１０４Ω／ｓｑ．以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２などに与えられる各種信号は、ＦＰＣ４０１８から供給されている。
また、接続端子電極４０１５は、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、薄膜トランジスタ４０１１のソース電極またはドレイン電極と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお、図１１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装する例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
実施の形態１乃至５に示す薄膜トランジスタは微細化が可能であるため、高精細な液晶表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、図１２を参照して半導体装置の一例であるアクティブマトリクス型の電子ペーパーについて説明する。半導体装置に用いられる薄膜トランジスタ６５０は、先の実施の形態で示すトランジスタと同様に作製することができる。
図１２に示す電子ペーパーは、ツイストボール表示方式を用いたものの一例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極及び第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせることによって、ツイストボールの向きを制御して、表示を行う方法である。
基板６００上に設けられた薄膜トランジスタ６５０は開示する発明の一態様に係るトランジスタであり、酸化物半導体膜が、その上方のソース電極またはドレイン電極と、その下方のソース電極またはドレイン電極とによって挟まれた構造を有している。なお、ソース電極またはドレイン電極は、絶縁膜に形成されたコンタクトホールを介して、第１の電極６６０と電気的に接続している。基板６０２には第２の電極６７０が設けられており、第１の電極６６０と第２の電極６７０との間には、黒色領域６８０ａ及び白色領域６８０ｂを有するツイストボール６８０が設けられている。また、ツイストボール６８０の周囲は樹脂等の充填材６８２で満たされている（図１２参照）。図１２において、第１の電極６６０が画素電極に相当し、第２の電極６７０が共通電極に相当する。第２の電極６７０は、薄膜トランジスタ６５０と同一基板上に設けられる共通電位線と電気的に接続される。
ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。その場合、例えば、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極と第２の電極によって電場が与えられると、白い微粒子と黒い微粒子が互いに逆方向に移動し、白または黒が表示される。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、補助ライトが不要であり、また、明るさが十分ではない場所であっても表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるという利点も有している。
以上のように、開示する発明を用いることで高性能な電子ペーパーを作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
実施の形態１乃至５に示す薄膜トランジスタは微細化が可能であるため、高精細な電子ペーパーを作製することができる。
（実施の形態９）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより発光する。このようなメカニズムから、該発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１３を参照して説明する。図１３は、第１の基板４５０１上に形成された薄膜トランジスタ４５０９、薄膜トランジスタ４５１０および発光素子４５１１を、第２の基板４５０６とシール材４５０５によって封止したパネルの平面図および断面図である。ここで、図１３（Ａ）は平面図を示し、図１３（Ｂ）は、図１３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂを囲むようにして、シール材４５０５が設けられている。また、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂの上に第２の基板４５０６が設けられている。つまり、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように、気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材などを用いてパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、薄膜トランジスタを複数有しており、図１３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９を例示している。
薄膜トランジスタ４５０９、薄膜トランジスタ４５１０は、先の実施の形態において示した薄膜トランジスタを適用することができる。
また、発光素子４５１１が有する画素電極である第１の電極４５１７は、薄膜トランジスタ４５１０のソース電極またはドレイン電極と電気的に接続されている。なお、発光素子４５１１の構成は、第１の電極４５１７、発光層４５１３、第２の電極４５１４の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、上記構成は適宜変更することができる。
第１の電極４５１７、第２の電極４５１４において、陰極として機能する電極は、仕事関数が小さく、光を反射する導電膜を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等の材料を用いて陰極として機能する電極を形成することが望ましい。陽極として機能する電極は光を透過する導電性材料を用いて形成する。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いれば良い。
隔壁４５２０は、有機樹脂膜、無機絶縁膜、有機ポリシロキサンなどを用いて形成する。特に、感光性を有する材料を用いて第１の電極４５１７上に開口部を形成し、その開口部の側壁が、連続した曲率を持つ傾斜面となるようにすることが好ましい。
発光層４５１３は、単層で構成されていても、複数の層が積層されるように構成されていても良い。
発光素子４５１１に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極４５１４及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂ、画素部４５０２などに与えられる各種信号は、ＦＰＣ４５１８ａ、ＦＰＣ４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９や薄膜トランジスタ４５１０のソース電極またはドレイン電極と同じ導電膜から形成される例について示している。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性を有さなければならない。透光性を有する基板としては、ガラス板、プラスチック板、ポリエステルフィルム、アクリルフィルムなどがある。
充填材４５０７としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂や熱硬化樹脂などを用いることができる。例えば、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）、ＥＶＡ（エチレンビニルアセテート）などを用いることができる。本実施の形態では、充填材として窒素を用いる例について示している。
必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを設けてもよい。また、表面には反射防止処理を施しても良い。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、別途用意された基板上の単結晶半導体または多結晶半導体によって形成されていても良い。また、信号線駆動回路のみ、若しくはその一部、または走査線駆動回路のみ、若しくはその一部のみを別途形成して実装しても良く、本実施の形態は図１３の構成に限定されない。
以上の工程により、高精細な発光表示装置（表示パネル）を作製することができる。本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図１４（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２等を有することができる。図１４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能等を有することができる。なお、図１４（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図１４（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７等を有することができる。図１４（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機能等を有することができる。なお、図１４（Ｂ）に示すテレビ受像機能付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図１４（Ｃ）はテレビ受像機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６等を有することができる。図１４（Ｃ）に示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能等を有することができる。なお、図１４（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。
図１５（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポート９６８０等を有することができる。図１５（Ａ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能等を有することができる。なお、図１５（Ａ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１５（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有することができる。図１５（Ｂ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能等を有することができる。なお、図１５（Ｂ）に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１５（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３１、操作キー９６３５等を有することができる。図１５（Ｃ）に示した電子ペーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能等を有することができる。なお、図１５（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、表示部を構成する複数の画素において、オフ電流を低減することができる。そのため、低消費電力化を図ることができる表示装置を具備する電子機器とすることができる。また開口率の向上を図ることによって、高精細な表示部を有する表示装置とすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

Claims (2)

  1. 第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間の酸化物半導体膜と、
    前記酸化物半導体膜を囲む環状の第３の電極と、
    前記酸化物半導体膜と前記第３の電極との間のゲート絶縁膜と、を有し、
    前記酸化物半導体膜は、前記酸化物半導体膜の側面にチャネル形成領域を有し、
    前記酸化物半導体膜は、キャリア濃度が１×１０１２／ｃｍ３以下であり、
    前記酸化物半導体膜は、二次イオン質量分析法で検出される水素濃度が５×１０ １９ ／ｃｍ ３ 以下であることを特徴とする電界効果型トランジスタ。
  2. 請求項１において、
    前記第１の電極は、ソース電極及びドレイン電極の一方として機能し、
    前記第２の電極は、ソース電極及びドレイン電極の他方として機能し、
    前記第３の電極は、ゲート電極として機能することを特徴とする電界効果型トランジスタ。
JP2010241792A 2009-10-30 2010-10-28 電界効果型トランジスタ Active JP5736145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010241792A JP5736145B2 (ja) 2009-10-30 2010-10-28 電界効果型トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009251065 2009-10-30
JP2009251065 2009-10-30
JP2010241792A JP5736145B2 (ja) 2009-10-30 2010-10-28 電界効果型トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014237827A Division JP6008927B2 (ja) 2009-10-30 2014-11-25 電界効果型トランジスタ

Publications (3)

Publication Number Publication Date
JP2011119690A JP2011119690A (ja) 2011-06-16
JP2011119690A5 JP2011119690A5 (ja) 2013-11-07
JP5736145B2 true JP5736145B2 (ja) 2015-06-17

Family

ID=43921837

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010241792A Active JP5736145B2 (ja) 2009-10-30 2010-10-28 電界効果型トランジスタ
JP2014237827A Expired - Fee Related JP6008927B2 (ja) 2009-10-30 2014-11-25 電界効果型トランジスタ
JP2016178713A Expired - Fee Related JP6426127B2 (ja) 2009-10-30 2016-09-13 電子書籍端末

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014237827A Expired - Fee Related JP6008927B2 (ja) 2009-10-30 2014-11-25 電界効果型トランジスタ
JP2016178713A Expired - Fee Related JP6426127B2 (ja) 2009-10-30 2016-09-13 電子書籍端末

Country Status (4)

Country Link
US (1) US8598635B2 (ja)
JP (3) JP5736145B2 (ja)
TW (1) TWI521700B (ja)
WO (1) WO2011052411A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120099657A (ko) 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011052410A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101796909B1 (ko) * 2009-10-30 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비선형 소자, 표시 장치, 및 전자 기기
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
WO2011118364A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI508294B (zh) 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
EP2624326A4 (en) * 2010-09-29 2017-05-10 Posco Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
WO2012121265A1 (en) 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2013042117A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR101903565B1 (ko) 2011-10-13 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI445175B (zh) 2011-11-11 2014-07-11 Au Optronics Corp 主動元件
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US8941106B2 (en) 2012-04-12 2015-01-27 E Ink Holdings Inc. Display device, array substrate, and thin film transistor thereof
US9129681B2 (en) 2012-04-13 2015-09-08 Sandisk Technologies Inc. Thin film transistor
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9240420B2 (en) * 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN104779272B (zh) * 2015-04-10 2016-04-06 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN105932066A (zh) 2016-06-07 2016-09-07 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN106887406B (zh) * 2017-03-29 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR19990004787A (ko) * 1997-06-30 1999-01-25 배순훈 박막형 광로 조절 장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001244482A (ja) 1999-12-22 2001-09-07 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3925080B2 (ja) * 2000-12-01 2007-06-06 セイコーエプソン株式会社 電子ブック、それに用いる電子ペーパの製造方法
JP4009195B2 (ja) * 2001-01-15 2007-11-14 松下電器産業株式会社 電子ペーパファイル及び目印設定システム
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167164A (ja) 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4539132B2 (ja) * 2004-03-18 2010-09-08 富士ゼロックス株式会社 電子ペーパー
JP2005294571A (ja) 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101475736B1 (ko) * 2007-06-29 2014-12-24 삼성전자 주식회사 필기 가능한 전자 책
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101796909B1 (ko) 2009-10-30 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비선형 소자, 표시 장치, 및 전자 기기
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
KR20120099657A (ko) 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Also Published As

Publication number Publication date
TWI521700B (zh) 2016-02-11
JP2011119690A (ja) 2011-06-16
US8598635B2 (en) 2013-12-03
JP6426127B2 (ja) 2018-11-21
JP2017004014A (ja) 2017-01-05
JP2015084428A (ja) 2015-04-30
TW201135930A (en) 2011-10-16
US20110101356A1 (en) 2011-05-05
JP6008927B2 (ja) 2016-10-19
WO2011052411A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP6589029B2 (ja) 半導体装置
JP5736145B2 (ja) 電界効果型トランジスタ
US8492806B2 (en) Non-linear element, display device including non-linear element, and electronic device including display device
US8390044B2 (en) Non-linear element, display device including non-linear element, and electronic device including display device
US9449852B2 (en) Method for manufacturing semiconductor device
JP6345304B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5736145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250