JP6347704B2 - 半導体装置 - Google Patents

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。特に、酸化物導体を用いる半導体装置及びその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、記憶装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有している場合がある。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。

トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（Ｉｎ−Ｇａ−Ｚｎ系酸化物）からなる半導体層を用いたトランジスタが開示されている（例えば、特許文献１参照）。

また、特に高集積化された高性能な電子デバイスにおいては、トランジスタの微細化が要求され、トランジスタの専有面積の縮小を図った縦型トランジスタ構造が提案されている（例えば、特許文献２参照）。

特開２０１１−１８１８０１号公報 特開２００３−１０１０１２号公報

しかし、トランジスタの微細化にともなってチャネル長が短くなることにより、トランジスタの電気的特性が劣化し、しきい値電圧の低下などの問題が発生する可能性がある。

また、チャネル長を小さくすればトランジスタのオン電流は大きくなる一方、トランジスタのオフ電流が上昇してしまう。

酸化物半導体層を用いることでトランジスタのオフ電流を小さくすることができる。しかしながら、酸化物半導体層中に酸素欠損が含まれているとトランジスタの電気的特性の劣化が生じる可能性がある。

そこで、開示する発明の一態様は、微細化が可能であり、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、開示する発明の一態様は、チャネル長の大きさを制御しやすいトランジスタを提供することを課題の一とする。または、開示する発明の一態様は、チャネル幅の大きなトランジスタを提供することを課題の一とする。または、開示する発明の一態様は、オン電流の大きいトランジスタを提供することを課題の一とする。

また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産性化を達成することを課題の一とする。または、開示する発明の一態様は、酸素を供給しやすい半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

半導体装置に設けられるトランジスタは、第１の電極、酸化物半導体層、第２の電極が順に積層され、第１の電極、酸化物半導体層及び第２の電極の側面に接するゲート絶縁層を有し、ゲート絶縁層を介して酸化物半導体層の側面を覆う環状のゲート電極を有する縦型トランジスタである。

該トランジスタにおいて、第１の電極及び第２の電極はソース電極又はドレイン電極として機能する。

第１の電極および第２の電極の一方または両方は酸化物半導体層に達する開口部を有し、開口部には、酸化物半導体層に接して酸素を含む絶縁層が埋め込まれている。

なお、本明細書において、ある層が開口部に埋め込まれているという場合、埋め込まれた層の上面は当該開口部を有する層の上面と高さが揃っていてもよい。また、当該開口部を有する層の上面より高くなっていてもよく、低くなっていてもよい。

本明細書で開示する発明の構成の一形態は、第１の電極と、第１の電極上の酸化物半導体層と、第１の電極と重畳する、酸化物半導体層上の第２の電極と、第１の電極、酸化物半導体層および第２の電極に接するゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層の側面を覆うゲート電極と、を有し、第１の電極は酸化物半導体層と重畳する領域に開口部を有し、開口部には酸化物半導体層と接する絶縁層が埋め込まれていることを特徴とする半導体装置である。

上記構成において、絶縁層は酸素を含むことが好ましい。

本明細書で開示する発明の構成の他の一形態は、第１の電極と、第１の電極上の酸化物半導体層と、第１の電極と重畳する、酸化物半導体層上の第２の電極と、第２の電極上の第１の絶縁層と、第１の電極、酸化物半導体層、第２の電極及び第１の絶縁層に接するゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層の側面を覆うゲート電極と、を有し、第１の電極は酸化物半導体層と重畳する領域に第１の開口部を有し、第１の開口部には酸化物半導体層と接する第２の絶縁層が埋め込まれていることを特徴とする半導体装置である。

上記構成において、第２の絶縁層は酸素を含むことが好ましい。

また、本明細書で開示する発明の構成の一形態は、上記構成において、第２の電極は酸化物半導体層と重畳する領域に第２の開口部を有し、酸化物半導体層の一部は第２の開口部から露出しており、第１の絶縁層は第２の開口部から露出した酸化物半導体層の一部に接していることを特徴とする半導体装置である。

上記構成において、第１の絶縁層は酸素を含む絶縁層であることが好ましい。

また、本明細書で開示する発明の構成の一形態は、上記構成において、第１の電極はソース電極及びドレイン電極の一方として機能し、第２の電極はソース電極及びドレイン電極の他方として機能することを特徴とする半導体装置である。

さらに、本明細書で開示する発明の構成の他の一形態は、上記構成の半導体装置を有する電子機器である。

本明細書で開示する発明の他の一形態は、第１の導電膜に開口部を形成し、開口部に埋め込まれた絶縁層を形成し、第１の導電膜上に、絶縁層と接する酸化物半導体膜を形成し、酸化物半導体膜上に第２の導電膜を形成し、第１の導電膜、酸化物半導体膜及び第２の導電膜をそれぞれ島状に加工することで、開口部を含む第１の電極、酸化物半導体層及び第２の電極をそれぞれ形成し、第１の電極、酸化物半導体層及び第２の電極を覆う絶縁膜を形成し、絶縁膜を覆う第３の導電膜を形成し、第２の電極が露出するように絶縁膜の一部及び第３の導電膜の一部を除去することで、ゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層の側面を覆うゲート電極とをそれぞれ形成することを特徴とする半導体装置の作製方法である。

上記作製方法において、絶縁膜と第３の導電膜の一部はＣＭＰ処理により除去されることが好ましい。

また、本明細書で開示する発明の他の一形態は、第１の導電膜に第１の開口部を形成し、第１の開口部に埋め込まれた絶縁層を形成し、第１の導電膜上に、絶縁層と接する酸化物半導体膜を形成し、酸化物半導体膜上に第２の導電膜を形成し、第２の導電膜上に第１の絶縁膜を形成し、第１の導電膜、酸化物半導体膜、第２の導電膜及び第１の絶縁膜を島状に加工することで、第１の開口部を含む第１の電極、酸化物半導体層、第２の電極及びキャップ絶縁層をそれぞれ形成し、第１の電極、酸化物半導体層、第２の電極及びキャップ絶縁層を覆う第２の絶縁膜と、第２の絶縁膜を覆う第３の導電膜を形成し、キャップ絶縁層が露出するように第２の絶縁膜の一部及び第３の導電膜の一部を除去することで、ゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層の側面を覆うゲート電極とをそれぞれ形成することを特徴とする半導体装置の作製方法である。

本明細書で開示する発明の他の一形態は、上記作製方法において、第１の絶縁膜を形成する前に、第２の導電膜に第２の開口部を形成する工程を有し、第１の絶縁膜は第２の開口部から露出した酸化物半導体膜の一部に接するように形成され、第２の電極は第２の開口部を含むように形成されることを特徴とする半導体装置の作製方法である。

上記作製方法において、第１の絶縁膜は酸素を含むことが好ましい。

また、上記作製方法において、第２の絶縁膜の一部及び第３の導電膜の一部はＣＭＰ処理により除去されることが好ましい。

さらに、上記作製方法において、絶縁層は酸素を含むことが好ましい。

さらに、上記作製方法において、酸化物半導体膜を加熱処理することが好ましい。

縦型トランジスタを用いることで、微細な構造であっても酸化物半導体層の膜厚によりトランジスタのチャネル長を容易に制御することができる。さらに、環状のゲート電極がゲート絶縁膜を介して酸化物半導体層の側面を取り囲む構造とすることにより、トランジスタの実効チャネル幅を大きくすることができる。これにより、トランジスタのオン電流を高めることができる。

さらに、第１の電極及び第２の電極の一方または両方に開口部をもうけ、開口部に酸化物半導体層に接する酸素を含む絶縁層を埋め込む構造とすることにより、酸化物半導体層に酸素を供給することができる。供給された酸素が酸化物半導体層中の酸素欠損を補償することにより、酸化物半導体層をもちいたトランジスタの信頼性を高めることができる。

上記の特徴により、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供することができる。

また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産性化を達成することができる。または、新規な半導体装置などを提供することが出来る。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

半導体装置の一形態を示す断面図及び上面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を示す回路図及び断面図。 半導体装置の一形態を示す斜視図。 半導体装置の一形態を示すブロック図及び回路図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 実施の形態に係る、表示装置の構成例を示す上面図及び回路図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れかえて用いることができるものとする。

「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。

図面等において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図４を用いて説明する。

＜半導体装置の構成例＞

図１（Ａ）に、トランジスタ４００を有する半導体装置の一例を示す。トランジスタ４００は、上述した場合と同様、第１の電極１０３、酸化物半導体層１０５、及び第２の電極１０６が順に積層され、第１の電極１０３、酸化物半導体層１０５及び第２の電極１０６の側面に接してゲート絶縁層１０７が設けられ、ゲート絶縁層１０７を介して酸化物半導体層１０５の側面を覆う環状のゲート電極１０８を有する縦型トランジスタである。

よって、トランジスタ４００の酸化物半導体層において、チャネル長方向は紙面上下方向、第１の電極１０３の表面とほぼ直交する方向である。

第１の電極１０３は環状であり、第１の電極１０３の開口部には絶縁層１０４が埋め込まれている。絶縁層１０４は酸化物半導体層１０５に接する。

絶縁層１０４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁層である。

図１（Ａ）に示す半導体装置において、トランジスタ４００は基板１００上に設けられている。基板１００上には、バリア膜１０１と絶縁膜１０２が積層されている。絶縁膜１０２は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁層である。さらに、トランジスタ４００を覆ってバリア膜１０９が設けられている。

なお、絶縁膜１０２及び絶縁層１０４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁層を用いることが好ましい。このような過剰酸素を含む絶縁層を酸化物半導体層１０５に接して設けることにより、酸化物半導体層１０５中の酸素欠損を補償し、さらに酸化物半導体層１０５を酸素が過飽和の状態とすることができる。

さらに、バリア膜１０１及びバリア膜１０９としては、酸素や水素に対してバリア性のある絶縁膜を用いることが望ましい。このような絶縁膜として、たとえば酸化アルミニウム膜を用いることができる。このような材料を用いて形成した場合、バリア膜１０１及びバリア膜１０９は酸化物半導体層１０５からの酸素の放出や絶縁膜１０２及び絶縁層１０４から酸化物半導体層１０５以外への酸素の拡散を抑え、また、外部からの水素等の不純物の侵入を防ぐ層として機能する。

過剰酸素を含む絶縁膜を酸化物半導体層に接して設け、さらにバリア膜で包み込むことで、酸化物半導体層を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物半導体層への水素等の不純物の侵入を防ぐことができる。

ゲート電極は、環状であれば、任意の形状とすることができる。図１（Ｂ）及び（Ｃ）に、トランジスタ４００の上面図の一例を示す。なお、図１（Ａ）は、図１（Ｂ）及び図１（Ｃ）に示す一点鎖線ＡＢに対応する断面図である。また、図１（Ｄ）には、トランジスタ４００の変形例の一例の上面図を示す。なお、簡単のため、図１（Ｂ）乃至（Ｄ）において一部の膜は省略されている。

ゲート電極１０８の上面形状は、図１（Ｂ）に示すように円環状でもよいし、図１（Ｃ）に示すように多角環状としてもよい。また、ゲート電極１０８は環状に限定されず、Ｕ字状、Ｌ字状などであっても構わない。また、図１（Ｄ）に示すように一部を突出させてもよい。図１（Ｄ）に示すようにゲート電極の一部を突出させることで、トランジスタ構造が微細であっても他の配線等へのコンタクト部を容易に形成することが可能である。

＜半導体装置の作製方法の例＞
以下に、図１（Ａ）に示す半導体装置の作製方法の一例を図２及び図３を参照して説明する。

まず、絶縁表面を有する基板１００上に、バリア膜１０１を形成する。バリア膜１０１として、例えば酸素や水素に対してバリア性のある絶縁膜を形成することが望ましい。このような絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどがある。

絶縁表面を有する基板１００として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ基板、ＧＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。

また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタとの間に剥離層を設けるとよい。

次に、バリア膜１０１の上に絶縁膜１０２を形成する（図２（Ａ）参照。）。絶縁膜１０２は酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁膜である。

次に、絶縁膜１０２上にスパッタリング法、蒸着法、ＣＶＤ法などを用いて導電膜２０３を形成する。さらに導電膜２０３上に酸化防止膜２１０を形成した後、酸化防止膜２１０と導電膜２０３をエッチングして開口部を形成する。該開口部からは絶縁膜１０２が露出する（図２（Ｂ）参照。）。

導電膜２０３の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、導電膜２０３の材料としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。例えば、チタン膜５ｎｍと窒化チタン膜１０ｎｍ、タングステン膜１００ｎｍの積層とすることができる。

続いて、開口部が設けられた導電膜２０３上に絶縁膜２０４を形成する。絶縁膜２０４は、導電膜２０３の開口部を充填するように形成される（図２（Ｃ）を参照。）。絶縁膜２０４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁膜である。

なお、絶縁膜１０２及び絶縁膜２０４は、過剰酸素を含む絶縁膜であることが好ましい。過剰酸素を含む絶縁膜を形成する方法としては、プラズマＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。

次に、絶縁膜２０４の一部及び酸化防止膜２１０を除去し、導電膜２０３の上面を露出させる（図２（Ｄ）を参照。）。これにより、導電膜２０３の開口部に埋め込まれた絶縁層１０４が形成される。絶縁膜２０４の一部及び酸化防止膜２１０を除去するためには、ＣＭＰ処理を行うことが好ましい。当該ＣＭＰ処理は、導電膜２０３及び絶縁層１０４表面の二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下（好ましくは０．５ｎｍ以下）となる条件で行う。このような条件でＣＭＰ処理を行うことにより、後に酸化物半導体層が形成される表面の平坦性を向上し、トランジスタ４００の特性を向上させることができる。

ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。

なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、導電膜２０３及び絶縁層１０４の表面の平坦性をさらに向上させることができる。

続いて、導電膜２０３及び絶縁層１０４上に接して酸化物半導体膜２０５を形成する。酸化物半導体膜２０５の膜厚は、トランジスタ４００のチャネル長となることを考慮して決定する。例えば、酸化物半導体膜２０５の膜厚は１００ｎｍとすることができる。

酸化物半導体膜２０５は、単層構造であってもよいし、積層構造であってもよい。また、非晶質構造であってもよいし、結晶性であってもよい。

酸化物半導体膜２０５の成膜方法は、スパッタリング法、塗布法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。

酸化物半導体膜２０５を成膜する際、できる限り酸化物半導体膜２０５に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基又は水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、及び希ガスと酸素との混合ガスを適宜用いる。

また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体層の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、水素分子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、当該ポンプで排気した成膜室で成膜した酸化物半導体膜２０５に含まれる不純物の濃度を低減できる。

また、酸化物半導体膜２０５をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜２０５を緻密な膜とすることができる。

また、基板１００を高温に保持した状態で酸化物半導体膜２０５を形成することも、酸化物半導体膜２０５中に含まれうる不純物濃度を低減するのに有効である。基板１００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性の酸化物半導体膜２０５を形成することができる。

酸化物半導体膜２０５に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含む。特に、インジウムと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種または複数種を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

インジウムを含む酸化物半導体を用いたトランジスタは、これらに限られず、必要とする電気特性（電界効果移動度、しきい値等）に応じて適切な組成のものを用いればよい。また、必要とする電気特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

酸化物半導体膜２０５を形成後、熱処理を行うことが好ましい。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、酸化物半導体膜２０５から水素や水などの不純物を除去することができる。また、この加熱処理により、絶縁層１０４から酸化物半導体膜２０５に酸素を供給することができる。この際、絶縁膜１０２及び絶縁層１０４が過剰酸素を含んでいると酸化物半導体膜２０５に効率よく酸素を供給することができるので好適である。なお、当該熱処理は、後の工程で酸化物半導体膜２０５を島状に加工し、酸化物半導体層１０５を形成した後に行ってもよい。

なお、本実施の形態のトランジスタの酸化物半導体層として適用されうる酸化物半導体膜の構造について以下に説明する。

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

まずは、ＣＡＡＣ−ＯＳ膜について説明する。

ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ^２以上、５μｍ^２以上または１０００μｍ^２以上となる結晶領域が観察される場合がある。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

次に、微結晶酸化物半導体膜について説明する。

微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

以下に、ＣＡＡＣ−ＯＳ膜の成膜方法の例について説明する。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

平板状又はペレット状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状又はペレット状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を１００℃以上７４０℃以下として成膜する。成膜時の基板温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。一方、成膜雰囲気の温度が高すぎると、ターゲットに含まれる亜鉛が昇華してしまうことがあるため、基板温度は、好ましくは２００℃以上５００℃以下、より好ましくは２００℃以上３５０℃以下とする。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。

まず、第１の酸化物半導体膜を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第１の酸化物半導体膜を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。

第１の酸化物半導体膜は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。

次に、第１の酸化物半導体膜と同じ組成である第２の酸化物半導体膜を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。

次に、加熱処理を行い、第２の酸化物半導体膜を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。

以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物半導体層として好適に用いることができる。

次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満、１００℃未満、７０℃未満または室温（２０℃以上、２５℃以下）程度）である場合の酸化物膜の形成方法について説明する。

被形成面が低温の場合、スパッタ粒子は被成膜面に不規則に降り注ぐ。スパッタ粒子は、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、スパッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。

また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合がある。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状の形状を維持することができず、細分化（例えば各原子に分かれた状態）される場合がある。このとき、スパッタ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物膜が形成される場合がある。

また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲットから放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。

続いて、酸化物半導体膜２０５上に導電膜２０６を形成する。導電膜２０６は、導電膜２０３と同様の材料、同様の工程で形成することができる（図２（Ｆ）参照。）。

次に、導電膜２０６上にレジストマスクを形成し、レジストマスクを用いた異方性エッチング工程により導電膜２０３、酸化物半導体膜２０５、及び導電膜２０６を島状に加工する。このエッチング工程により、導電膜２０３、酸化物半導体膜２０５及び導電膜２０６から、第１の電極１０３、酸化物半導体層１０５及び第２の電極１０６がそれぞれ形成される（図３（Ａ）参照。）。

次に、第１の電極１０３、酸化物半導体層１０５及び第２の電極１０６を覆って絶縁膜２０７を形成する。さらに、絶縁膜２０７上にスパッタリング法、蒸着法、ＣＶＤ法などを用いて導電膜２０８を形成した後、導電膜２０８及び絶縁膜２０７を、レジストマスクを用いた異方性エッチングを行い、島状に加工する（図３（Ｂ）参照。）。

絶縁膜２０７の膜厚は、例えば１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。また、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。例えば、ＭＯＣＶＤ法を用いて成膜した酸化ガリウム膜を、絶縁膜２０７として用いることができる。

絶縁膜２０７の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。絶縁膜２０７は、酸化物半導体層１０５と接する部分において酸素を含むことが好ましい。特に、絶縁膜２０７は、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素（過剰酸素）が存在することが好ましく、本実施の形態では、ゲート絶縁膜としてＣＶＤ法で形成する酸化窒化シリコン膜を用いる。過剰酸素を含む酸化窒化シリコン膜をゲート絶縁膜として用いると、酸化物半導体層１０５に酸素を供給することができ、特性を良好にすることができる。さらに、絶縁膜２０７は、後の工程でゲート絶縁層１０７に加工されることから、作製するトランジスタ４００のサイズなどを考慮して形成することが好ましい。

また、絶縁膜２０７の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_Ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることもできる。さらに、絶縁膜２０７は、単層構造としてもよいし、積層構造としてもよい。

導電膜２０８は、導電膜２０３及び導電膜２０６と同様の材料を用いて形成することができる。導電膜２０８は、単層構造としてもよいし、積層構造としてもよい。

続いて、ＣＭＰ処理などにより導電膜２０８及び絶縁膜２０７の一部を除去し、第２の電極１０６の上面を露出させる。この際、第２の電極１０６も一部が除去され厚さが減少する場合がある。これにより、絶縁膜２０７からは第１の電極１０３、酸化物半導体層１０５及び第２の電極１０６の側面を覆うゲート絶縁層１０７が形成される。また、導電膜２０８からはゲート絶縁層１０７を介して酸化物半導体層１０５の側面を覆う、環状のゲート電極１０８が形成される。

以上の工程で、トランジスタ４００を作製することができる（図３（Ｃ）参照。）。

図３（Ｄ）では、さらに、トランジスタ４００を覆ってバリア膜１０９を形成している。バリア膜１０９としては、バリア膜１０１と同様に、酸素や水素に対してバリア性のある絶縁膜を用いることができる。バリア膜１０１及びバリア膜１０９でトランジスタ４００を包み込むことにより、絶縁膜１０２、絶縁層１０４及び酸化物半導体層１０５に含まれる酸素が放出されることを防ぐことができる。また、外部から水素等の不純物が酸化物半導体層１０５に侵入することを防ぐことができる。

なお、上述の形成工程において、第１の電極１０３、酸化物半導体層１０５、第２の電極１０６、ゲート絶縁層１０７及びゲート電極１０８のうち少なくとも一つの端部がテーパー形状になるようにエッチングの条件等を調整してもよい。図４（Ａ）に、第１の電極１０３、酸化物半導体層１０５、第２の電極１０６、ゲート絶縁層１０７及びゲート電極１０８の端部がそれぞれテーパー形状になったトランジスタ４００の変形例の断面図を示す。端部をテーパー形状にすることで、トランジスタの形成工程において、その後の工程で形成される膜の被覆性が向上する。

また、図４（Ｂ）にはトランジスタ４００の変形例であるトランジスタ４００ａの断面図を示す。トランジスタ４００ａにおいては、ゲート電極１０８を導電層１０８ａと導電層１０８ｂの積層とし、ゲート電極１０８の膜厚をトランジスタ４００のゲート電極の膜厚より大きくしている。

トランジスタ４００ａを作製するには、図２および図３に示す作製工程において、絶縁膜２０７及び導電膜２０８の形成後、第１の電極１０３、酸化物半導体層１０５および第２の電極１０６に起因する導電膜２０８の段差を埋めるように、導電膜２０８上にさらに導電膜を形成する。導電膜は、導電膜２０８と同様の材料を用いて形成することができる。絶縁膜２０７、導電膜２０８および導電膜を島状に加工し、ＣＭＰ処理などにより絶縁膜２０７、導電膜２０８および導電膜の一部を除去して第２の電極１０６を露出させることで、導電層１０８ａと導電層１０８ｂからなるゲート電極１０８を形成することができる。

また、図４（Ｃ）にはトランジスタ４００の変形例であるトランジスタ４００ｂの断面図を示す。トランジスタ４００ｂを作製するには、第１の電極１０３に開口部を設けなければ良い。

本実施の形態により、微細な構造であってもトランジスタ４００のチャネル長を酸化物半導体層１０５の膜厚により容易に制御することができる。さらに、環状のゲート電極１０８がゲート絶縁層１０７を介して酸化物半導体層１０５の側面を取り囲む構造とすることにより、トランジスタの実効チャネル幅を大きくすることができ、トランジスタのオン電流を高めることができる。

さらに本実施の形態によれば、第１の電極に開口部をもうけ、開口部に、酸化物半導体層に接する酸素を含む絶縁層１０４を埋め込む構造とすることにより、酸化物半導体層１０５に酸素を供給することができる。供給された酸素が酸化物半導体層中の酸素欠損を補償することにより、酸素欠損が低減され、酸化物半導体層１０５をもちいたトランジスタの信頼性を高めることができる。

以上より、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる半導体装置の例及びその作製方法の一例について、図５乃至図７を用いて説明する。

なお、実施の形態１の図１乃至図３で示した構成と同じ部分は同じ符号を用いて示し、説明は省略する。

図５に示す半導体装置に含まれるトランジスタ４１０は、開口部を有する第１の電極１０３、酸化物半導体層１０５、第２の電極１０６、キャップ絶縁層３１０が順に積層され、第１の電極１０３、酸化物半導体層１０５、第２の電極１０６及びキャップ絶縁層３１０の側面に接してゲート絶縁層１０７が設けられ、ゲート絶縁層１０７を介して酸化物半導体層１０５の側面を覆う環状のゲート電極１０８を有する縦型トランジスタである。

第１の電極１０３は環状であり、第１の電極１０３の開口部には絶縁層１０４が埋め込まれている。絶縁層１０４は酸化物半導体層１０５に接する。

絶縁層１０４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁層である。

図６（Ａ）にはトランジスタ４１０の変形例であるトランジスタ４２０を有する半導体装置の断面図の例を示す。さらに、図６（Ｂ）にはトランジスタ４２０の変形例であるトランジスタ４３０を有する半導体装置の断面図の例を示す。図６（Ｃ）には、トランジスタ４２０及び４３０の上面図の一例を示す。図６（Ａ）及び図６（Ｂ）はそれぞれ図６（Ｃ）の一点鎖線ＣＤにおける断面図である。図６（Ｃ）においては、簡単のため、一部の膜が省略されている。

図６（Ａ）に示すトランジスタ４２０は、第２の電極１０６の代わりに開口部を有する第２の電極１０６ａを有し、キャップ絶縁層３１０の代わりに酸化物半導体層１０５に接する絶縁層３１０ａを有している以外はトランジスタ４１０と同様の構成である。

トランジスタ４２０において、絶縁層３１０ａは酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁層である。さらに、絶縁層３１０ａは過剰酸素を含む絶縁層であることが好ましい。

トランジスタ４２０においては、酸化物半導体層１０５の上下に接して酸素を含む絶縁層を設けることにより、酸化物半導体層１０５により効率的に酸素を供給することができる。

さらに、図６（Ｂ）に示すトランジスタ４３０は、第１の電極１０３の代わりに開口部を有していない第１の電極１０３ａが設けられており、絶縁層１０４が設けられていないことを以外はトランジスタ４２０と同様の構成である。

さらに、図６（Ｂ）に示す半導体装置には絶縁膜１０２が設けられていない。

以下に、本実施の形態の半導体装置の作製方法の一例を図７を参照して説明する。

まず、基板１００上にバリア膜１０１、絶縁膜１０２、開口部を有する導電膜２０３、導電膜２０３の開口部に埋め込まれた絶縁層１０４、導電膜２０３及び絶縁層１０４上に設けられた酸化物半導体膜２０５及び酸化物半導体膜２０５上に設けられた導電膜２０６を形成する。ここまでの工程については、実施の形態１の記載及び図２（Ａ）乃至図２（Ｅ）を参酌できる。

本実施の形態においては、図７（Ａ）に示すように、導電膜２０６上にさらに絶縁膜５１０を形成する。絶縁膜５１０としては、たとえば酸化シリコン膜や酸化窒化シリコン膜を用いればよい。

次に、絶縁膜５１０上にレジストマスクを形成し、レジストマスクを用いた異方性エッチング工程により導電膜２０３、酸化物半導体膜２０５、導電膜２０６及び絶縁膜５１０を島状に加工する。このエッチング工程により、導電膜２０３、酸化物半導体膜２０５、導電膜２０６及び絶縁膜５１０から、第１の電極１０３、酸化物半導体層１０５、第２の電極１０６及びキャップ絶縁層３１０がそれぞれ形成される（図７（Ｂ）を参照。）。

次に、絶縁膜２０７及び導電膜２０８を形成した後、レジストマスクを用いた異方性エッチングを行い、島状に加工する（図７（Ｃ）を参照。）。さらに、ＣＭＰ処理などにより導電膜２０８及び絶縁膜２０７の一部を除去し、キャップ絶縁層３１０の上面を露出させる。以上により、第１の電極１０３、酸化物半導体層１０５、第２の電極１０６及びキャップ絶縁層３１０の側面に接してゲート絶縁層１０７が設けられ、ゲート絶縁層１０７を介して酸化物半導体層１０５の側面を覆う環状のゲート電極１０８を有するトランジスタ４１０が形成される（図７（Ｄ）を参照。）。

さらに、図５に示すようにトランジスタ４１０を覆ってバリア膜１０９を設けてもよい。

なお、本実施の形態に示すようにキャップ絶縁層３１０を設けることで、第２の電極１０６を厚くせずに、ゲート電極１０８およびゲート絶縁層１０７を形成する際のＣＭＰ処理のマージンを大きくすることができる。第２の電極１０６が厚くなると、第２の電極１０６とゲート電極１０８が対向する部分により生じる寄生容量が大きくなり、トランジスタ４１０の特性に影響が生じる可能性がある。

なお、図６（Ａ）に示すトランジスタ４２０を作製する場合は、絶縁膜５１０を形成する前に導電膜２０６にエッチングにより酸化物半導体膜２０５に達する開口部を形成し、開口部を充填するように絶縁膜５１０を形成すればよい。その後、導電膜２０６と絶縁膜５１０を島状に加工することで、開口部を有する第２の電極１０６ａと、第２の電極１０６ａの開口部で酸化物半導体層１０５と接する絶縁層３１０ａを形成することができる。

また、図６（Ｂ）に示すトランジスタ４３０を作製する場合は、上記のトランジスタ４２０の形成工程において、導電膜２０３に開口部を形成する工程と絶縁層１０４を形成する工程を省略すればよい。さらに、図６（Ｂ）に示す半導体装置の作製工程においては絶縁膜１０２も形成しない。

なお、図６（Ａ）及び図６（Ｂ）に示す半導体装置の形成工程においては、絶縁膜５１０として、酸化シリコン膜や酸化窒化シリコン膜等の酸素を含む絶縁膜を形成する。さらに、絶縁膜５１０は過剰酸素を含む絶縁膜であることが好ましい。

図６（Ａ）及び図６（Ｂ）に示す半導体装置の形成工程においては、絶縁膜５１０の形成後に熱処理を行い、絶縁膜５１０から酸化物半導体膜２０５に酸素を供給することが好ましい。また、当該熱処理は酸化物半導体層１０５及び絶縁層３１０ａの形成後に行ってもよい。

本実施の形態により、微細な構造であってもトランジスタのチャネル長を容易に制御することができる。さらに、環状のゲート電極１０８がゲート絶縁層１０７を介して酸化物半導体層１０５の側面を取り囲む構造とすることにより、トランジスタの実効チャネル幅を大きくすることができ、トランジスタのオン電流を高めることができる。

さらに本実施の形態によれば、第１の電極及び第２の電極の一方または両方に開口部をもうけ、開口部に酸化物半導体層に接する酸素を含む絶縁層が埋め込まれた構造とすることにより、酸化物半導体層に酸素を供給することができる。供給された酸素が酸化物半導体層１０５中の酸素欠損を補償することにより、酸素欠損を低減し、酸化物半導体層１０５をもちいたトランジスタ４１０、４２０又は４３０の信頼性を高めることができる。

また、本実施の形態によれば、第２の電極を覆ってキャップ絶縁膜を設けることで、第２の電極が厚くなることにより生じる寄生容量の影響を低減し、トランジスタの信頼性を高めることができる。

以上より、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。

図８（Ａ）は、本実施の形態の半導体装置を示す回路図である。

図８（Ａ）に示す半導体装置は、トランジスタ１６０、トランジスタ１６２及び容量素子１６４を有する。トランジスタ１６２には、実施の形態１及び実施の形態２で示したトランジスタ４００、４１０、４２０及び４３０と同様な構造を適用することができる。

また、トランジスタ１６０にはシリコン半導体など酸化物半導体以外の半導体材料を用いたトランジスタを用いることができる。

図８（Ａ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソースとは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレインとは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース又はドレインの一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲートとは、電気的に接続されている。そして、トランジスタ１６０のゲートと、トランジスタ１６２のソース又はドレインの他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。

ここで、シリコン半導体などを用いたトランジスタ１６０は、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタ１６２は、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。

図８に示す半導体装置では、トランジスタ１６０のゲートの電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込み及び保持について図８（Ａ）を参照して説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート、及び容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲートに与えられた電荷が保持される（保持）。

トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲートの電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲートに保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ１６０のゲートにＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ１６０のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲートの状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

図８（Ｂ）には、図８（Ａ）の回路構成に対応する半導体装置の断面構造の一例を示す。

図８（Ｂ）に示す半導体装置においては、単結晶シリコン基板８００を用いて形成されたトランジスタ１６０、容量素子１６４、および実施の形態１及び実施の形態２で示したトランジスタ４００、４１０、４２０及び４３０と同様な構造を適用することができるトランジスタ１６２が積層されている。

図８（Ｂ）に示す例においては、トランジスタ１６０は、単結晶シリコン基板８００を用いて作製され、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）８０８によって他の素子と絶縁分離されている。トランジスタ１６０が形成される単結晶シリコン基板８００には、ボロンやリン、ヒ素等の導電性を付与する不純物が添加されたウェル８０１が形成されている。

図８（Ｂ）におけるトランジスタ１６０は、単結晶シリコン基板８００中に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域８０２（ソース領域およびドレイン領域ともいう）と、チャネル形成領域上に設けられたゲート絶縁層８０５と、ゲート絶縁層８０５上にチャネル形成領域と重畳するように設けられたゲート電極８０６とを有する。ゲート絶縁層８０５およびゲート電極８０６は、適宜要求される仕様に応じて材料、積層数、形状等を調整することができる。

また、不純物領域８０２とチャネル形成領域の間には、ＬＤＤ領域やエクステンション領域として機能する、不純物領域８０２と異なる不純物領域８０３が設けられている。ゲート電極８０６の側壁にはサイドウォールとして機能する絶縁膜８０７を有する。絶縁膜８０７を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。

さらに、不純物領域８０２の表面には、サイドウォールとして機能する絶縁膜８０７と重ならない領域に、シリサイド領域８０４が設けられている。シリサイド領域８０４を設けることで、ソース領域及びドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。

また、トランジスタ１６０は、絶縁膜８０９により被覆されている。絶縁膜８０９には保護膜としての機能を持たせることができ、外部からチャネル形成領域への不純物の侵入を防止することができる。また絶縁膜８０９上には、表面がＣＭＰ処理により平坦化された絶縁膜８１０が設けられる。

絶縁膜８１０上には、さらに絶縁膜８１２及び絶縁膜８１６が順に積層されている。絶縁膜８１２には、配線層８１３ａ、配線層８１３ｂ及び導電膜８１４が埋め込まれている。

図８（Ｂ）に示す構成例においては、容量素子１６４は絶縁膜８１６に設けられた開口部に形成されたトレンチ型キャパシタである。トレンチ型キャパシタを用いることで、容量素子１６４の単位面積当たりの保持容量を高めることができ、それにより記憶装置の専有面積を縮小することが可能になる。

容量素子１６４は、第１の電極８１７、絶縁膜８１８及び第２の電極８１９によって構成されている。絶縁膜８１８としては、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁膜を単層または積層で用いることができる。またはこれらの絶縁膜に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。上記の絶縁膜に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

容量素子１６４上には、表面がＣＭＰ処理等により平坦化された絶縁膜８２０がさらに設けられる。絶縁膜８２２上には、酸素や水素に対してバリア性を有する絶縁膜８２１および酸素を含む絶縁膜８２２が設けられている。絶縁膜８２１および絶縁膜８２２については、それぞれ先の実施の形態のバリア膜１０１及び絶縁膜１０２についての記載を参酌できる。

絶縁膜８２２上に設けられたトランジスタ１６２は、第１の電極８２３、酸化物半導体層８２５、及び第２の電極８２６が順に積層され、第１の電極８２３、酸化物半導体層８２５、及び第２の電極８２６の側面に接してゲート絶縁層８２７が設けられ、ゲート絶縁層８２７を介して第１の電極８２３、酸化物半導体層８２５、及び第２の電極８２６の側面に対向する環状のゲート電極８２８を有する縦型トランジスタである。第１の電極８２３は開口部を有しており、開口部には酸素を含む絶縁層８２４が埋め込まれている。トランジスタ１６２の構成の詳細については先の実施の形態を参酌できるため、詳細は省略する。

トランジスタ１６２の第１の電極８２３は、コンタクトプラグ８３１を介して容量素子１６４の第１の電極８１７に接続している。

さらに、トランジスタ１６２を覆って酸素や水素に対してバリア性を有する絶縁膜８２９と、表面が平坦化された絶縁膜８３０が設けられている。絶縁膜８２９については、先の実施の形態のバリア膜１０９についての記載を参酌できる。

図８（Ｂ）においては、トランジスタ１６０のソースおよびドレインの一方は、コンタクトプラグ８１１ａを介して配線層８１３ａに接続し、ソースおよびドレインの他方は、コンタクトプラグ８１１ｂを介して配線層８１３ｂに接続している。ここでコンタクトプラグ８１１ａおよびコンタクトプラグ８１１ｂは、接続するトランジスタ１６０のソース電極やドレイン電極としても機能する。また、トランジスタ１６０のゲート電極８０６は、コンタクトプラグ８１１ｃ及び導電膜８１４を介して容量素子１６４の第１の電極８１７に接続している。

また、トランジスタ１６２のゲート電極８２８はコンタクトプラグ８３２ａを介して配線層８３３ａに接続され、トランジスタ１６２の第２の電極８２６はコンタクトプラグ８３２ｂを介して配線層８３３ｂに接続されている。

図８（Ｂ）の構成においては、トランジスタ１６０、容量素子１６４およびトランジスタ１６２を積層して形成するため、半導体装置の専有面積を小さくすることができる。

図９に異なる記憶装置の構造の一形態の例を示す。

図９は、記憶装置の斜視図である。図９に示す記憶装置は上部に記憶回路としてメモリセルを複数含む、メモリセルアレイ（メモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）ｎは２以上の整数）を複数層有し、下部にメモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）を動作させるために必要な論理回路３００４を有する。

図９では、論理回路３００４、メモリセルアレイ３４００（１）及びメモリセルアレイ３４００（２）を図示しており、メモリセルアレイ３４００（１）又はメモリセルアレイ３４００（２）に含まれる複数のメモリセルのうち、メモリセル３１７０ａと、メモリセル３１７０ｂを代表で示す。メモリセル３１７０ａ及びメモリセル３１７０ｂとしては、例えば、本実施の形態において説明した図８（Ａ）の回路構成と同様の構成とすることができる。

なお、メモリセル３１７０ａ及びメモリセル３１７０ｂに含まれるトランジスタは、酸化物半導体膜にチャネル形成領域を有するトランジスタを用いる。酸化物半導体膜にチャネル形成領域を有するトランジスタの構成については、実施の形態１および実施の形態２において説明した構成と同様であるため、説明は省略する。

また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用いたトランジスタを有する。例えば、半導体材料（例えば、シリコンなど）を含む基板に素子分離絶縁層を設け、素子分離絶縁層に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトランジスタとすることができる。なお、トランジスタは、絶縁表面上に形成された多結晶シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるトランジスタであってもよい。

メモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）及び論理回路３００４は層間絶縁層を間に介して積層され、層間絶縁層を貫通する電極や配線によって適宜電気的接続等を行うことができる。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、又は、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、半導体装置の一例として、上記実施の形態１又は上記実施の形態２に開示したトランジスタを少なくとも一部に用いたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）について説明する。

図１０（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１０（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１０（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。

図１０（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、上記実施の形態３に開示したメモリセルを用いることができる。

図１０（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、論理（値）を反転させる論理素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。論理（値）を反転させる論理素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

電源停止に関しては、図１０（Ｂ）または図１０（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１０（Ｂ）及び図１０（Ｃ）の回路の説明を行う。

図１０（Ｂ）及び図１０（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、上記実施の形態１に開示したトランジスタを含む記憶回路の構成の一例を示す。

図１０（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、実施の形態３に記載されているメモリセルを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。

図１０（Ｂ）では、スイッチング素子１１４１として、上記実施の形態１に開示したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。

なお、図１０（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。

また、図１０（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。

また、図１０（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。

メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。

ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。

［構成例］
図１４（Ａ）は、本発明の一態様の表示装置の上面図であり、図１４（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図１４（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。

画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。

アクティブマトリクス型表示装置の上面図の一例を図１４（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。

図１４（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

〔液晶表示装置〕
また、画素の回路構成の一例を図１４（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。

トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。

トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。

トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。

また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。

なお、図１４（Ｂ）に示す画素回路は、これに限定されない。例えば、図１４（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。

〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１４（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図１４（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。

適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。

画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。

スイッチング用トランジスタ７２１および駆動用トランジスタ７２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。

発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。

なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。

次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。

アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、画素回路の構成は、図１４（Ｃ）に示す画素構成に限定されない。例えば、図１４（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。

図１４で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。

例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図１１乃至図１３に示す。

図１１（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。

実施の形態１に示すトランジスタは、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。

表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。

また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

図１１（Ｂ）は、携帯音楽プレーヤであり、本体３０２１には表示部３０２３と、耳に装着するための固定部３０２２と、スピーカ、操作ボタン３０２４、外部メモリスロット３０２５等が設けられている。実施の形態１乃至４のいずれか示したトランジスタ、メモリ、集積回路を本体３０２１に内蔵されているメモリやＣＰＵなどに適用することにより、より省電力化された携帯音楽プレイヤー（ＰＤＡ）とすることができる。

さらに、図１１（Ｂ）に示す携帯音楽プレーヤにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。

図１１（Ｃ）はコンピュータであり、ＣＰＵを含む本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。実施の形態４に示したＣＰＵを利用すれば、省電力化されたコンピュータとすることが可能となる。

図１２（Ａ）及び図１２（Ｂ）は２つ折り可能なタブレット型端末である。図１２（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。

図１２（Ａ）及び図１２（Ｂ）に示すような携帯機器においては、画像データの一時記憶などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態３に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。

また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。

また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。

また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。

また、図１２（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

図１２（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１２（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。

なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

また、この他にも図１２（Ａ）及び図１２（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。

タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

また、図１２（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１２（Ｃ）にブロック図を示し説明する。図１２（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１２（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。

まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。

なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。

図１３（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。実施の形態１に示すトランジスタを用いて表示部８００２に用いることが可能である。

表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの、半導体表示装置を用いることができる。

テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、実施の形態２乃至４のいずれかに示す集積回路、メモリ、又はＣＰＵを用いることが可能である。

図１３（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、実施の形態４のＣＰＵを用いた電気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１３（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。実施の形態４に示したＣＰＵは、酸化物半導体を用いたＣＰＵであるため、耐熱性に優れており、信頼性の高いエアコンディショナーを実現できる。

図１３（Ａ）において、電気冷凍冷蔵庫８３００は、酸化物半導体を用いたＣＰＵを備える電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１３（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。実施の形態４に示したＣＰＵを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。

図１３（Ｂ）及び図１３（Ｃ）において、電気機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。実施の形態４に示したＣＰＵを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。

駆動装置９７０３は、直流電動機若しくは交流電動機単体、又は電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

１００ 基板
１０１ バリア膜
１０２ 絶縁膜
１０３ 電極
１０３ａ 電極
１０４ 絶縁層
１０５ 酸化物半導体層
１０６ 電極
１０６ａ 電極
１０７ ゲート絶縁層
１０８ ゲート電極
１０８ａ 導電層
１０８ｂ 導電層
１０９ バリア膜
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２０３ 導電膜
２０４ 絶縁膜
２０５ 酸化物半導体膜
２０６ 導電膜
２０７ 絶縁膜
２０８ 導電膜
２１０ 酸化防止膜
３１０ キャップ絶縁層
３１０ａ 絶縁層
４００ トランジスタ
４００ａ トランジスタ
４００ｂ トランジスタ
４１０ トランジスタ
４２０ トランジスタ
４３０ トランジスタ
５１０ 絶縁膜
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ ドレイン電極層
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ 単結晶シリコン基板
８０１ ウェル
８０２ 不純物領域
８０３ 不純物領域
８０４ シリサイド領域
８０５ ゲート絶縁層
８０６ ゲート電極
８０７ 絶縁膜
８０９ 絶縁膜
８１０ 絶縁膜
８１１ａ コンタクトプラグ
８１１ｂ コンタクトプラグ
８１１ｃ コンタクトプラグ
８１２ 絶縁膜
８１３ａ 配線層
８１３ｂ 配線層
８１４ 導電膜
８１６ 絶縁膜
８１７ 電極
８１８ 絶縁膜
８１９ 電極
８２０ 絶縁膜
８２１ 絶縁膜
８２２ 絶縁膜
８２３ 電極
８２４ 絶縁層
８２５ 酸化物半導体層
８２６ 電極
８２７ ゲート絶縁層
８２８ ゲート電極
８２９ 絶縁膜
８３０ 絶縁膜
８３１ コンタクトプラグ
８３２ａ コンタクトプラグ
８３２ｂ コンタクトプラグ
８３３ａ 配線層
８３３ｂ 配線層
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
３００４ 論理回路
３０２１ 本体
３０２２ 固定部
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部メモリスロット
３１７０ａ メモリセル
３１７０ｂ メモリセル
３４００ メモリセルアレイ
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (3)

1. 第１の電極と、
   前記第１の電極上の酸化物半導体層と、
   前記第１の電極と重畳する、前記酸化物半導体層上の第２の電極と、
   前記第１の電極、前記酸化物半導体層および前記第２の電極に接するゲート絶縁層と、
   前記ゲート絶縁層を介して前記酸化物半導体層の側面を覆うゲート電極と、を有し、
   前記第１の電極は前記酸化物半導体層と重畳する領域に開口部を有し、
   前記開口部には前記酸化物半導体層と接する絶縁層が埋め込まれており、
   前記絶縁層は酸素を含むことを特徴とする半導体装置。
2. 第１の電極と、
   前記第１の電極上の酸化物半導体層と、
   前記第１の電極と重畳する、前記酸化物半導体層上の第２の電極と、
   前記第２の電極上の第１の絶縁層と、
   前記第１の電極、前記酸化物半導体層、前記第２の電極及び前記第１の絶縁層に接するゲート絶縁層と、
   前記ゲート絶縁層を介して前記酸化物半導体層の側面を覆うゲート電極と、を有し、
   前記第１の電極は酸化物半導体層と重畳する領域に第１の開口部を有し、
   前記第１の開口部には前記酸化物半導体層と接する第２の絶縁層が埋め込まれており、
   前記第１の絶縁層及び前記第２の絶縁層は、酸素を含む絶縁層であることを特徴とする半導体装置。
3. 請求項２において、
   前記第２の電極は前記酸化物半導体層と重畳する領域に第２の開口部を有し、
   前記第２の開口部において、前記酸化物半導体層は、前記第１の絶縁層と接する領域を有することを特徴とする半導体装置。

Images