JP2016051815A - 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置 - Google Patents

Abstract

【課題】 より効率的に製造可能な半導体装置を提供する。
【解決手段】 本発明は、駆動回路が形成された基板と、基板上に付けられており複数の発光素子が形成されている半導体薄膜とを備える半導体装置に関する。そして本発明の半導体装置は、半導体薄膜は、エピタキシャル成長により形成された半導体層を用いて構成されており、半導体薄膜の表面の一部の領域には不純物拡散が行われており、不純物拡散が行われた領域内に、発光素子で発光可能な発光領域が形成されており、半導体薄膜で不純物拡散される不純物拡散領域は、発光領域よりも広くなっていることを特徴とする。
【選択図】 図１

Description

この発明は、半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置に関し、例えば、電子写真式のプリンタ等の画像形成装置に適用し得る。

従来、この種の装置は特許文献１の第２の実施形態に開示されるものがあり、成長基板となるＧａＡｓ基板上へｎ型、ｐ型、ｎ型と順にエピタキシャル成長させ、成長後に表面のｎ型層へｐ型不純物を拡散させることによって、ｐｎｐｎ構造を形成していた。さらに、そのｐｎｐｎ構造を成長基板より剥離し、駆動回路が形成された異種基板へ接合させる構造であった。

従来発光機能に対応する半導体装置としては、特許文献１に記載されたものが存在する。特許文献１に記載された半導体装置は、下から順に、ｎ型の第１層、ｐ型の第２層、ｎ型の第３層、ｐ型の第４層のサイリスタ構造となっている。

特開２００９−２６０２４６号公報

しかし、従来のサイリスタ構造で発光機能に対応する半導体装置では、ｐ型の第４層（一番上部の層）は、ｎ型の第３層に対する不純物の拡散により形成される。そして、特許文献１に記載された発光機能に対応する半導体装置では、ｐ型の第４層（一番上部の層）の領域の形状及びサイズによって、発光する領域の形状及びサイズが定まる。しかし、不純物の拡散によりｎ型の第３層上にｐ型の第４層を形成する際、高温での加熱が必要となるため、当該半導体装置の駆動回路等の他の基板へ接合した後に、上述の不純物の拡散の工程を行うことはできない。したがって、特許文献１に記載された半導体装置を、駆動回路に接合する際には、その接合の前に、ｐ型の第４層を形成する工程（不純物の拡散処理）を終えておく必要がある。

しかしながら、従来の半導体装置では、不純物の拡散をおこなった時点で、発光する領域が確定してしまうため、不純物の拡散の工程の後に、駆動回路への接合を行う際に、高い精度で位置決めを行う必要があった。したがって、従来の発光機能に対応する半導体装置を駆動回路等の異種基板に接合する際には、高い位置決めの精度に対応する高コストの組立装置を採用する必要があったり、位置決めに時間がかかり大量生産する際のスループットが低下するという問題があった。

そのため、より効率的に製造することができる半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置が望まれている。

第１の本発明は、駆動回路が形成された基板と、前記基板上に付けられており複数の発光素子が形成されている半導体薄膜とを備える半導体装置において、（１）前記半導体薄膜は、エピタキシャル成長により形成された半導体層を用いて構成されており、（２）前記半導体薄膜の表面の一部の領域には不純物拡散が行われており、（３）前記不純物拡散が行われた領域内に、前記発光素子で発光可能な発光領域が形成されており、（４）前記半導体薄膜で不純物拡散される不純物拡散領域は、前記発光領域よりも広くなっていることを特徴とする。

第２の本発明は、駆動回路が形成された基板と、前記基板上に付けられており複数の発光素子が形成されている半導体薄膜とを備える半導体装置の製造方法において、（１）エピタキシャル成長により半導体層を有する半導体薄膜を形成する第１の工程と、（２）前記半導体薄膜の表面の一部の領域に不純物拡散を行う第２の工程と、（３）前記不純物拡散が行われた領域内に、前記発光素子で発光可能な発光領域を形成する第３の工程とを含み、（４）前記第３の工程では、前記半導体薄膜で不純物拡散される不純物拡散領域を、前記発光領域よりも広くすることを特徴とする。

第３の本発明は、複数の発光素子が形成された半導体装置と、前記半導体装置を搭載するための実装基板と、前記複数の発光素子の出射光を収束するレンズアレイとを備えるプリントヘッドにおいて、前記半導体装置として第１の本発明の半導体装置を適用したことを特徴とする。

第４の本発明は、静電潜像を担持する静電潜像担持体と、前記静電潜像担持体の表面を露光して前記静電潜像担持体の表面に静電潜像を形成するプリントヘッドと、前記静電潜像担持体の表面に形成された静電潜像を現像する現像手段と、前記静電潜像担持体の表面に現像された画像を媒体に転写する転写手段とを備える画像形成装置において、前記プリントヘッドとして第３の本発明のプリントヘッドを適用したことを特徴とする。

本発明によれば、より効率的に製造可能な半導体装置、プリントヘッド、及び画像形成装置を提供することができる。

第１の実施形態に係る３端子発光素子のアノード層の部分のみを拡大して示す平面図である。 第１の実施形態に係る画像形成装置の概略断面図である。 第１の実施形態に係る光プリントヘッドの概略断面図である。 第１の実施形態に係る発光素子アレイチップの斜視図である。 第１の実施形態に係る発光素子アレイチップの平面図（その１）である。 図５中のＡ−Ａ’線断面図である。 図６中のＢ−Ｂ’線の断面図である。 第１の実施形態に係る発光素子アレイチップの製造過程で、エピタキシャル層が形成された状態の概略断面図である。 第１の実施形態に係る発光素子アレイチップの製造過程で、ゲート層に、ｐ型不純物が拡散された状態の概略図である。 第１の実施形態に係る発光素子アレイチップの製造過程で、犠牲層が露出されエッチングされる状態の概略断面図である。 第１の実施形態に係る発光素子アレイチップの平面図（その２、エッチング処理等行う前の平面図）である。 第１の実施形態に係る発光素子アレイチップで発生する接合ずれ量の説明図である。 第１の実施形態に係る発光素子アレイチップの平面図（その３、接合ずれ量が発生した状態の平面図）である。 第２の実施形態に係る発光素子アレイチップの平面図（その１）である。 図１４中のＣ−Ｃ’線断面図である。 図１４中のＤ−Ｄ’線の断面図である。 第２の実施形態に係る発光素子アレイチップの製造過程で、エピタキシャル層へｐ型不純物を拡散した状態について示す平面図である。 第２の実施形態に係る発光素子アレイチップの平面図（その２、エッチング処理等行う前の平面図）である。 第２の実施形態に係る発光素子アレイチップの平面図（その３、接合ずれ量が発生した状態の平面図）である。

（Ａ）第１の実施形態
以下、本発明による半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置の第１の実施形態を、図面を参照しながら詳述する。なお、以下では、本発明の半導体装置及びプリントヘッドを、発光素子アレイチップ及び光プリントヘッドに適用した例について説明する。

（Ａ−１）第１の実施形態の構成
図２は、第１の実施形態の画像形成装置の概略断面図である。

画像形成装置２００は、発光素子（例えば３端子発光素子である発光サイリスタ）とその駆動回路を有する半導体装置としての発光素子アレイチップを搭載した光プリントヘッドを用いた電子写真式プリンタである。

画像形成装置２００は、記録媒体２０５の搬送経路に沿って順に配置されたイエロー、マゼンタ、シアン、及びブラックの各色の画像を電子写真方式を用いて形成する４つのプロセスユニット２０１−１〜２０１−４と、記録媒体２０５を収納する記録媒体カセット２０６と、記録媒体２０５を１枚ずつ分離させ搬送するためのホッピングローラ２０７と、記録媒体２０５の搬送方向においてホッピングローラ２０７の下流に配置されるピンチローラ２０８、２０９と、ピンチローラ２０８、２０９と共に記録媒体２０５を挟みこみ記録媒体２０５を搬送する搬送ローラ２１０と、記録媒体２０５の斜行を修正してプロセスユニット２０１ａ〜２０１ｄに搬送するレジストローラ２１１と、プロセスユニット２０１ａ〜２０１ｄに対向して配置された半導電性のゴム等からなるものであり感光ドラム２０２に形成された画像（トナー像、現像剤像）を記録媒体２０５に転写する転写手段としての転写ローラ２１２と、記録媒体２０５上のトナー像を加熱・加圧して定着させる定着装置２１３と、排出ローラ２１４、２１５と、排出部のピンチローラ２１６、２１７と、用紙スタッカ部２１８とを有する。

なお、プロセスユニット２０１−１〜２０１−４は、トナーの色以外はそれぞれ同じ構成であるものとする。各プロセスユニット２０１は、静電潜像を担持する静電潜像担持体としての感光ドラム２０２と、この感光ドラム２０２の周囲に配置され、感光体ドラム２０２の表面を帯電させる帯電装置２０３と、帯電された感光体ドラム２０２の表面に選択的に光を照射して静電潜像を形成する露光手段としての光プリントヘッド２０４と、感光ドラム２０２の表面に形成された静電潜像にトナー（現像剤）を供給して現像する現像手段としての現像装置２２０と、感光体ドラム２０２上に現像された画像（トナー像、現像剤像）を記録媒体２０５に転写した後に感光体ドラム２０２に残留したトナーを除去するクリーニング装置２１９を有している。

図３は、光プリントヘッド２０４の構造の概略を示す断面図である。

プリントヘッドとしての光プリントヘッド２０４は、図３に示すように、ベース材料２２１と、ベース材料２２１上に固定された光プリントヘッド基板ユニット２３０と、柱状の光学素子を多数配列しているロッドレンズアレイ２２２と、ロッドレンズアレイ２２２を固定するためのホルダ２２３と、ベース材料２２１と光プリントヘッド基板ユニット２３０とホルダ２２３とを固定するためのクランプ部材２２４ａ、２２４ｂを有する。なお、光プリントヘッド２０４において、光プリントヘッド基板ユニット２３０以外の構成要素は限定されないものである、種々の光プリントヘッドと同様の構成とすることができる。

図４は、光プリントヘッド基板ユニット２３０を示す斜視図である。

光プリントヘッド基板ユニット２３０は、プリント配線板２３１と、発光素子用の駆動回路がそれぞれ形成された複数個のチップ状のドライバＩＣ２３２を有する。各ドライバＩＣ２３２は、プリント配線板２３１上に熱硬化性樹脂等により固定されている。また、各ドライバＩＣ２３２の表面には、薄膜状の３端子発光素子アレイ２３３が接合されている。ドライバＩＣ２３２の各端子とプリント配線板２３１の図示しない端子パッドの間がボンディングワイヤ２３４より電気的に接続されている。

なお、以下では、３端子発光素子アレイ２３３が付けられたドライバＩＣ２３２を発光素子アレイチップ２３６と呼ぶものとする。すなわち、光プリントヘッド基板ユニット２３０では、プリント配線板２３１上に、複数の発光素子アレイチップ２３６が１列に並べて配置されている。

図５は、発光素子アレイチップ２３６（ドライバＩＣ２３２および３端子発光素子アレイ２３３により構成される半導体複合装置）の平面図である。また、図６、図７はそれぞれ図５中のＡ−Ａ’線、Ｂ−Ｂ’線の断面図である。なお、以下では、３端子発光素子アレイ２３３（３端子発光素子２３５）の図示及び説明を行う際に、図５の方向から見た左右方向（３端子発光素子アレイ２３３の長手方向）をＸ方向、図５の方向から見た上下方向（３端子発光素子アレイ２３３の短手方向）をＹ方向と呼ぶものとする。

３端子発光素子アレイ２３３には、複数の発光素子としての３端子発光素子２３５が１列に並べて配置されている。

３端子発光素子アレイ２３３では、下方向から順に接合層２４１、カソード層２４２、カソードコンタクト層２４３、下クラッド層２４４、活性層２４５、上クラッド層２４６、ゲート層２４７ａ、２４８ａ、２４９ａが形成されている。

ゲート層２４７ａ、２４８ａ、２４９ａの一部の領域には、ｐ型不純物を拡散してｐ型半導体層としたアノード層２４７ｂ、２４８ｂ、２４９ｂが形成されている。アノード層２４７ｂ、２４８ｂ、２４９ｂは、それぞれ、ｎ型半導体層のゲート層２４７ａ、２４８ａ、２４９ａの一部の領域にｐ型不純物が拡散されｐ型半導体層となった部分である。

各３端子発光素子２３５では、アノード層２４９ｂ、カソードコンタクト層２４３、及びゲート層２４９ａのそれぞれに、アノードコンタクト電極２５０、カソードコンタクト電極２５１、及びゲートコンタクト電極２５２が形成されている。そして、それぞれの電極は、ドライバＩＣ２３２の図示しない端子パッドと薄膜配線で電気的に接続されている。また、３端子発光素子アレイ２３３は、平坦化膜２４０を介してドライバＩＣ２３２と接合している。

次に、アノード層２４８ｂ、２４９ｂの構成について図１を用いて説明する。

図１は、１つの３端子発光素子２３５を構成するアノード層２４８ｂ、２４９ｂの露出した部分のみを図示した平面図である。

アノード層２４９ｂは、アノード層２４８ｂよりも小さいサイズにカットされている。アノード層２４９ｂの形状及びサイズ（アノード層２４９ｂとアノード層２４８ｂとの境界で形成される面の形状及びサイズ）は限定されないものであるが、ここでは１辺がＷａの正方形（矩形）であるものとして説明する。

また、図１に示すように、各３端子発光素子２３５では、アノード層２４９ｂ含む領域ＬＡが、光プリントヘッド２０４の機能（露光装置の機能）上有効に発光する領域（以下、「発光有効領域」とも呼ぶ）となる。発光有効領域ＬＡは、アノード層２４９ｂの周囲に形成されるため、アノード層２４９ｂの位置、形状、広さ（サイズ）に応じた位置、形状、広さの領域となる。ここでは、図１に示すように、発光有効領域ＬＡは、アノード層２４９ｂを中心とした略矩形の形状（アノード層２４９ｂの形状と略相似形の形状）であるものとして説明する。また、ここでは、発光有効領域ＬＡは、１辺の長さがＷｅの正方形（矩形）であるものとする。

さらに、各３端子発光素子２３５では、アノード層２４８ｂで露出している上面の領域（アノード層２４９ｂが形成されている領域を含み、発光有効領域ＬＡとして有効に機能可能な領域）の形状及びサイズも限定されないものであるが、１辺が所定の幅（詳細については後述）の正方形（矩形）であるものとする。

以下では、アノード層２４９ｂ、発光有効領域ＬＡ、及びアノード層２４８ｂのそれぞれについて、左右方向（Ｘ方向）の幅をＸ１、Ｘ２、及びＸ３とも表すものとする。また、以下では、アノード層２４９ｂ、発光有効領域ＬＡ、及びアノード層２４８ｂのそれぞれについて、上下方向（Ｙ方向）の幅をＹ１、Ｙ２、及びＹ３とも表すものとする。

なお、図１、図５〜図７は概略図であり、各半導体層の厚さ等の形状を正確に表すものではない。また、３端子発光素子アレイ２３３を説明する各図では、各３端子発光素子２３５が露出した状態となっているが、必要に応じて無機あるいは有機絶縁膜で被覆してもよいことは当然である。

次に、３端子発光素子アレイを製造する際に好適となる半導体材料の構成例について説明する。

３端子発光素子アレイ２３３を構成する半導体材料としては、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＩｎＧａＰ、ＡｌＩｎＧａＰ、ＩｎＡｌＧａＡｓ等の材料を使用することができる。以下に、エピタキシャル層２６４の構成例を示す。

バッファ層２６１はｎ型ＧａＡｓ、犠牲層２６２はｎ型ＡｌＡｓ、接合層２４１はｎ型ＧａＡｓ、カソード層２４２はｎ型Ａｌ_xＧａ_1-xＡｓ、カソードコンタクト層２４３はｎ型ＧａＡｓ、下クラッド層２４４はｎ型Ａｌ_yＧａ_1-yＡｓ、活性層２４５はｎ型Ａｌ_zＧａ_1-zＡｓ、上クラッド層２４６はｐ型Ａｌ_yＧａ_1-yＡｓの上にｐ型Ａｌ_zＧａ_1-zＡｓの２層構造、ゲート層２４７ａはｎ型Ａｌ_yＧａ_1-yＡｓ、ゲート層２４８ａはｎ型Ａｌ_wＧａ_1-wＡｓ、ゲート層２４９ａはｎ型ＧａＡｓである。ここで、発光素子の発光波長が７６０ｎｍの場合は、ｘ＝０．２、ｙ＝０．６、ｚ＝０．１５、ｗ＝０．４であることが望ましい。

なお、上記半導体層に加え、電極形成の際にカソードコンタクト層２４３を露出するためのエッチング停止層として、カソードコンタクト層２４３と下クラッド層２４４の間に例えばｎ型のＩｎ_vＧａ_1-vＰ等を加えることもできる。ここで、ｖ＝０．４９〜０．５１であることが望ましい。また、アノードコンタクト電極２５０、カソードコンタクト電極２５１、ゲートコンタクト電極２５２を構成する金属としては、Ａｕ、Ｇｅ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｌあるいはそれらの合金によって構成される。さらに、ＩＴＯやＺｎＯといった酸化物半導体でもよい。

次に、第１の実施形態の画像形成装置２００（光プリントヘッド２０４）を構成する、発光素子アレイチップ２３６の製造方法について説明する。

まず、発光素子アレイチップ２３６を構成する３端子発光素子アレイ２３３の製造方法について説明する。

まず、図８に示すように、成長基板２６０に、種々の有機金属化学蒸着法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、以下「ＭＯＣＶＤ法」という。）や分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ、以下「ＭＢＥ法」という。）等を用いエピタキシャル層２６４を形成する。

図８は、発光素子アレイチップ２３６（３端子発光素子アレイ２３３）の製造過程で、エピタキシャル層２６４が形成された状態の概略断面図である。

エピタキシャル層２６４は、下層から順に、バッファ層２６１、犠牲層２６２、接合層２４１、カソード層２４２、カソードコンタクト層２４３、下クラッド層２４４、活性層２４５、上クラッド層２４６、ゲート層２４７ａ、２４８ａ、２４９ａとなっている。

次に、図９に示すように、選択拡散により、帯形状にｐ型不純物をゲート層２４９ａからゲート層２４７ａの途中まで拡散する。

図９は、発光素子アレイチップ２３６（３端子発光素子アレイ２３３）の製造過程で、ゲート層２４７ａ、２４８ａ、２４９ａに、ｐ型不純物が拡散された状態の概略図である。

第１の実施形態では、図９に示すように、ゲート層２４９ａの上面の帯形状（長方形）の領域（以下、「不純物拡散領域」と呼ぶ）に、ｐ型不純物を拡散させるものとする。図９では、帯形状の不純物拡散領域ＤＡの幅（短手方向の幅、上下方向（Ｙ方向）の幅）をＷｄと図示している。なお、不純物拡散領域ＤＡ内は、アノード層２４９ｂ及びアノード層２４８ｂとして機能可能な領域であるものとする。また、帯形状の不純物拡散領域ＤＡの幅Ｗｄは、３端子発光素子２３５の仕様上必要となる発光有効領域ＬＡの上下方向（Ｙ方向）の幅Ｙ２（＝Ｗｅ）よりも広くなっている。

次に、エッチングにより犠牲層２６２を露出させた後、図１０に示すように、犠牲層のみを選択的にエッチングすることによって、成長基板２６０より、３端子発光素子アレイ２３３を構成する元となるエピフィルム２６３を剥離することができる。

図１０は、発光素子アレイチップ２３６（３端子発光素子アレイ２３３）の製造過程で、犠牲層２６２が露出されエッチングされる状態の概略断面図である。

次に、表面に平坦化膜２４０が形成されたドライバＩＣ２３２にエピフィルム２６３を接合させる。ドライバＩＣ２３２（平坦化膜２４０）に、エピフィルム２６３を接合させるための具体的な装置については限定されないものであるが、種々の半導体装置の組立装置を適用することができる。

図１１は、発光素子アレイチップ２３６の製造過程で、ドライバＩＣ２３２にエピフィルム２６３が付けられた状態（発光素子アレイチップ２３６）の平面図である。

ところで、ドライバＩＣ２３２（平坦化膜２４０）の表面にエピフィルム２６３を接合させるときに、用いる組立装置の性能に応じて、目標とする位置からずれが生じる場合がある。

図１２は、発光素子アレイチップ２３６で発生する接合ずれ量の説明図である。

図１２（ａ）は、エピフィルム２６３が目標位置に接合された状態（ずれが無く接合された状態）について示している。また、図１２（ｂ）は、エピフィルム２６３が目標位置からずれて接合された状態について示している。図１２（ｂ）では、エピフィルム２６３の位置が、目標位置から左右方向（Ｘ方向）にＸｄ、上下方向（Ｙ方向）にＹｄずれている状態について示している。以下では、エピフィルム２６３が目標位置からずれて接合された場合に発生するずれの量（Ｘｄ、Ｙｄ）を、「接合ずれ量」と呼ぶものとする。

次に、ゲート層２４９ａ及びアノード層２４９ｂから、電極（アノードコンタクト電極２５０およびゲートコンタクト電極２５２）とコンタクトする領域以外を除去する。すなわち、発光素子アレイチップ２３６の製造過程では、ドライバＩＣ２３２（平坦化膜２４０）に、エピフィルム２６３が付けられた後、最終的なアノード層２４９ｂの形状が整形（上述の図１等の形状が整形）される。ここでは、アノード層２４９ｂとして残存する位置やアノードコンタクト電極２５０の配置が行われる位置は、ドライバＩＣ２３２の位置が基準となる。

すなわち、上述の図１２（ｂ）に示すように、ドライバＩＣ２３２（平坦化膜２４０）に、エピフィルム２６３をつける位置が目標位置からずれる場合、エピフィルム２６３だけに着目すると、アノード層２４９ｂとして残存する位置やアノードコンタクト電極２５０の配置が行われる位置も同じ量ずれることになる。このとき、各３端子発光素子アレイ２３３において、目標となるサイズの発光有効領域ＬＡ（Ｘ２＊Ｙ２の領域、ここでは１辺の幅がＷｅの正方形の領域）が全てアノード層２４８ｂの領域内（Ｘ３＊Ｙ３の領域）に含まれる必要がある。目標となる発光有効領域ＬＡの一部でも欠けた状態となると、発光素子アレイチップ２３６の露光装置としての機能や性能に影響を与えることになってしまうからである。

そのため、この実施形態では、不純物拡散領域ＤＡのサイズ（広さ）を調整することにより、目標となる発光有効領域ＬＡを全てアノード層２４８ｂの領域内に収めるものとする（詳細については後述）。

そして、エッチングにより、３端子発光素子２３５ごとのカソードコンタクト面（カソードコンタクト層２４３）を露出させると共に、３端子発光素子２３５ごとの分離を行う。また、発光素子アレイチップ２３６の製造過程では、適宜、図示しない無機、あるいは、有機絶縁膜を形成した後、アノードコンタクト電極２５０、カソードコンタクト電極２５１、ゲートコンタクト電極２５２を形成することにより発光素子アレイチップ２３６を作成することができる。

以上のような工程で、発光素子アレイチップ２３６は製造することができる。

次に、この実施形態では、不純物拡散領域ＤＡの形状調整の詳細について説明する。

上述の通り、各３端子発光素子アレイ２３３において、目標となるサイズの発光有効領域ＬＡが全てアノード層２４８ｂの領域内に含まれる必要がある。しかし、上述の通り、ドライバＩＣ２３２（平坦化膜２４０）に、エピフィルム２６３を接合する位置が目標位置からずれて、接合ずれ量Ｘｄ、Ｙｄが発生する場合がある。ドライバＩＣ２３２（平坦化膜２４０）に、エピフィルム２６３を接合する際に、精度の高い組立装置を用いることも考えられるが、精度の高い組立装置は高コストで且つ組立速度が遅くなる（位置決めを行うための時間が長くかかる）傾向にある。

そのため、この実施形態の発光素子アレイチップ２３６では、製造過程で発生する接合ずれ量Ｘｄ、Ｙｄの最大量（以下、「接合最大ずれ量」と呼ぶ）を考慮して、不純物拡散領域ＤＡのサイズ（広さ）等の設定が行われるものとする。なお以下では、発光素子アレイチップ２３６の接合最大ずれ量を、Ｘｄｍａｘ、Ｙｄｍａｘと表すものとする。最大接合ずれ量Ｘｄｍａｘ、Ｙｄｍａｘは、発光素子アレイチップ２３６で用いる組立装置の仕様や実験に基づいた値を適用することができる。

第１の実施形態では、図９、図１１に示すように、不純物拡散領域ＤＡは左右方向（Ｘ方向）が長手方向となるように配置された帯形状（長方形）となっているため、左右方向（Ｘ方向）のずれが、３端子発光素子アレイ２３３全体の発光有効領域ＬＡに対して与える影響は少ない。そのため、この実施形態では、不純物拡散領域ＤＡの上下方向（Ｙ方向）の幅Ｗｄのみ、最大接合ずれ量Ｙｄｍａｘを考慮した幅に設定するものとして説明する。

なお、以下では、ドライバＩＣ２３２（平坦化膜２４０）にエピフィルム２６３を接合させる際に、エピフィルム２６３の傾きについても考慮する必要があるが、図１に示すように、３端子発光素子２３５単体で見た場合に、傾きは、ほぼＹ方向のずれとして現れる。よって、最大接合ずれ量は、傾きによるＹ方向のずれも考慮した幅として設定するものとして以下の説明を行う。

図１３は、発光素子アレイチップ２３６で上下方向（Ｙ方向）で接合ずれ量Ｙｄが発生した状態の平面図である。

図１３（ａ）では、発光素子アレイチップ２３６において、上下方向（Ｙ方向）のうち上方向に接合ずれ量Ｙｄが発生した状態について示している。図１３（ｂ）では、発光素子アレイチップ２３６において、上下方向（Ｙ方向）のうち下方向に接合ずれ量Ｙｄが発生した状態について示している。

図１３（ａ）、図１３（ｂ）では、上下方向（Ｙ方向）で接合ずれ量Ｙｄが発生しているが、いずれの場合でも、目標となるサイズの発光有効領域ＬＡ（一辺がＷｄの正方形の領域）が全て、アノード層２４８ｂの領域内に収まっている。第１の実施形態の３端子発光素子２３５のような発光サイリスタ構造の半導体素子では、電流が横方向（同じ層の左右方向及び上下方向）に広がりづらいため、アノードコンタクト電極２５０およびｐ型不純物を拡散したアノード層２４９ｂの位置、形状、サイズによって発光有効領域ＬＡが定まる。そのため、目標となる発光有効領域ＬＡが全てアノード層２４８ｂより内側に収まっている限りは、３端子発光素子アレイ２３３内で発光有効領域ＬＡのサイズや発光パターンが変化しない。

次に、図１を用いて、３端子発光素子アレイ２３３において許容可能な接合ずれ量Ｘｄ、Ｙｄの最大値（以下、「許容最大ずれ量」と呼ぶ）について説明する。なお以下では、左右方向（Ｘ方向）、上下方向（Ｙ方向）の許容最大ずれ量を、それぞれＸｄｐ、Ｙｄｐと表すものとする。

図１では、上下方向（Ｙ方向）のアノード層２４９ｂ、発光有効領域ＬＡ、及びアノード層２４８ｂの幅をそれぞれＹ１、Ｙ２、Ｙ３と図示している。なお、図１では、接合ずれ量が０の状態（Ｘｄ＝Ｙｄ＝０）について示している。すなわち、図１の状態では、アノード層２４９ｂ（アノードコンタクト電極２５０）の中心点Ｐ１と、アノード層２４８ｂの中心点Ｐ２が平面図上では一致する状態となっている。また、ここでは、発光有効領域ＬＡの中心点もアノード層２４９ｂの中心点Ｐ１と一致するものとして説明する。

そして、接合ずれ量が０の状態の場合、３端子発光素子２３５では、図１に示すように、上下方向（Ｙ方向）で、発光有効領域ＬＡの端部からアノード層２４８ｂの端部までの距離は、上下両端とも（Ｙ３−Ｙ２）／２となる。したがって、図１に示す３端子発光素子２３５では、許容最大ずれ量Ｙｄｐは、以下の（１）式のように示すことができる。

したがって、許容最大ずれ量Ｙｄｐが、最大接合ずれ量Ｙｄｍａｘ以上（Ｙｄｐ≧Ｙｄｍａｘ）の値となるように、アノード層２４８ｂの上下方向（Ｙ方向）の幅Ｙ３を設定する必要がある。具体的には、アノード層２４８ｂの上下方向（Ｙ方向）の幅Ｙ３が以下の（２）式を満たすように設定することにより、接合ずれ量Ｙｄが許容最大ずれ量Ｙｄｐとなった場合でも、目標となるサイズの発光有効領域ＬＡを確保することができる。そのため、不純物拡散領域ＤＡの上下方向（Ｙ方向）の幅をＷｄ、発光有効領域ＬＡの上下方向（Ｙ方向）の幅をＷｅとした場合、不純物拡散領域ＤＡの幅Ｗｄは、以下の（３）式を満たす関係となるように設定する必要がある。
Ｙｄｐ＝（Ｙ３−Ｙ２）／２ …（１）
Ｙ３ ≧ Ｙ２＋（２＊Ｙｄｍａｘ） …（２）
Ｗｄ ≧ Ｗｅ＋（２＊Ｙｄｍａｘ） …（３）

例えば、光プリントヘッド２０４が、６００ＤＰＩ（Ｄｏｔ Ｐｅｒ Ｉｎｃｈｉ）の解像度で露光可能である場合には、隣接する３端子発光素子２３５が配置される間隔（アノード層２４８ｂの中心点Ｐ１の間隔）が４２μｍ程度となる。この場合、不純物拡散領域ＤＡの幅Ｗｄ（Ｘ３、Ｙ３）は２０μｍ程度、発光有効領域ＬＡの幅Ｗｅ（Ｘ２、Ｙ２）は１０μｍ程度となる。したがって、この場合、上記の（１）式に基づいて、許容最大ずれ量Ｙｄｐは５μｍとなる。また、３端子発光素子アレイ２３３では、上下方向（Ｙ方向）に最大５μｍまでのずれ量が許容されることになる。したがって、この場合、最大接合ずれ量Ｙｄｍａｘが５μｍ以下であればよいことになる。ただし、例えば、組立装置の仕様によって最大接合ずれ量Ｙｄｍａｘが１０μｍとなった場合には、許容最大ずれ量Ｙｄｐも１０μｍ以上とする必要がある。許容最大ずれ量Ｙｄｐを１０μｍ以上とするためには、上記の（１）〜（３）式に基づいて、不純物拡散領域ＤＡの幅Ｗｄ（Ｙ３）を３０μｍ以上とする必要がある。

（Ａ−３）第１の実施形態の効果
第１の実施形態によれば、以下のような効果を奏することができる。

第１の実施形態では、帯形状に不純物拡散領域ＤＡを設けたエピフィルム２６３（半導体薄膜）をドライバＩＣ２３２（異種基板、基板）に接合し、接合したドライバＩＣ２３２側のパターン（例えば、ドライバＩＣ２３２に形成される配線パターンや位置合わせ用のマークパターン）に合わせて、発光有効領域ＬＡを形成する際に、帯形状の不純物拡散領域ＤＡの幅Ｗｄを目標となる発光有効領域ＬＡよりも広くしている（大きなサイズとしている）。言い換えると第１の実施形態では、発光素子アレイチップ２３６の製造過程で生じる接合ずれ量Ｘｄ、Ｙｄを考慮して、目標となる発光有効領域ＬＡよりもアノード層２４８ｂの領域（不純物拡散領域ＤＡの領域）を広くしている（大きなサイズとしている）。具体的には、第１の実施形態では、発光素子アレイチップ２３６の製造過程で生じる最大接合ずれ量Ｘｄｍａｘ、Ｙｄｍａｘに応じた分、目標となる発光有効領域ＬＡよりもアノード層２４８ｂ（不純物拡散領域ＤＡの領域）の領域を広くしている。すなわち、第１の実施形態では、許容最大ずれ量Ｘｄｐ、Ｙｄｐが最大接合ずれ量Ｘｄｍａｘ、Ｙｄｍａｘ以上となるように、アノード層２４８ｂの領域（不純物拡散領域ＤＡの領域）の形状及びサイズが設定されている。

これにより、第１の実施形態の光プリントヘッド２０４では、エピフィルム２６３をドライバＩＣ２３２に接合する際にずれが発生しても、各３端子発光素子２３５で、同じ形状で同じサイズの発光有効領域ＬＡが得られるため、接合に使用する組立装置に高い位置合わせ精度を必要としない。また、第１の実施形態の光プリントヘッド２０４を製造する際には、エピフィルム２６３をドライバＩＣ２３２に接合する際の合わせ精度に余裕ができるため、スループットの向上が期待できる。

（Ｂ）第２の実施形態
以下、本発明による半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置の第２の実施形態を、図面を参照しながら詳述する。なお、以下では、本発明の半導体装置及びプリントヘッドを、発光素子アレイチップ及び光プリントヘッドに適用した例について説明する。

（Ｂ−１）第２の実施形態の構成
第２の実施形態の画像形成装置２００では、発光素子アレイチップ２３６の一部の構成及び製造方法が異なっている。以下では、第２の実施形態における発光素子アレイチップ２３６の構造（構成）及び製造方法について、第１の実施形態との差異を説明する。

図１４は、第２の実施形態の発光素子アレイチップ２３６（３端子発光素子アレイ２３３が付けられたドライバＩＣ２３２）の平面図である。また、図１５、図１６はそれぞれ図１４中のＣ−Ｃ’線、Ｄ−Ｄ’線の断面図である。なお、第２の実施形態に係る各図面では、第１の実施形態と同一又は対応する部分には、同一又は対応する符号を付している。

図１７は、第２の実施形態において、成長基板２６０上でエピタキシャル成長させたエピタキシャル層２６４へｐ型不純物を拡散した状態について示した説明図である。

図１８は、第２の実施形態の発光素子アレイチップ２３６の平面図（エッチング処理等行われる前の平面図）である。

第１の実施形態では、上述の図９等に示すように帯形状（長方形）に不純物拡散領域ＤＡが形成されていたが、第２の実施形態では、上述の図１７、図１８に示すように、３端子発光素子２３５ごとに分離した矩形（正方形）の領域に不純物拡散領域ＤＡが形成されている。各不純物拡散領域ＤＡの形状については限定されないものであるが、図１７では、各不純物拡散領域ＤＡについて一辺の幅がＷｄの正方形として図示している。第２の実施形態では、各不純物拡散領域ＤＡが、各３端子発光素子２３５のアノード層２４８ｂの形状となる。すなわち、第２の実施形態では、３端子発光素子アレイ２３３がドライバＩＣ２３２に接合される前に、アノード層２４８ｂの形状が確定していることになる。

なお、カソードコンタクト層の露出およびゲート分離エッチングの際に、不純物拡散領域ＤＡ（アノード層２４８ｂとゲート層２４７ａとの間のｐｎ接合界面）がエッチングされないことが満たされれば、各不純物拡散領域ＤＡの形状は長方形や多角形、円形でも良い。

図１９は、第２の実施形態の発光素子アレイチップ２３６で、接合ずれ量Ｙｄが発生した状態の平面図である。

図１９（ａ）では、発光素子アレイチップ２３６において、上方向に接合ずれ量Ｙｄが発生した状態について示している。図１９（ｂ）では、発光素子アレイチップ２３６において、下方向に接合ずれ量Ｙｄが発生し、さらに、右方向に接合ずれ量Ｘｄが発生した状態について示している。

そして、各不純物拡散領域ＤＡは、第１の実施形態と同様に、最大接合ずれ量を考慮したサイズとする必要がある。ただし、第２の実施形態では、３端子発光素子２３５ごとに分離した不純物拡散領域ＤＡが形成されるため、上述の図１９に示すように、各不純物拡散領域ＤＡの上下方向（Ｙ方向）だけでなく左右方向（Ｘ方向）についても、最大接合ずれ量（Ｘｄｍａｘ、Ｙｄｍａｘ）を考慮して、不純物拡散領域ＤＡの左右方向（Ｘ方向）及び上下方向（Ｙ方向）の幅（すなわち、Ｘ３及びＹ３の幅）を設定する必要がある。

したがって、第２の実施形態では、アノード層２４８ｂの上下方向（Ｙ方向）の幅Ｙ３は上述の（２）式を満たす必要がある。また、第２の実施形態では、アノード層２４８ｂの左右方向（Ｘ方向）の幅Ｘ３は以下の（４）式を満たす必要がある。ここでは、各不純物拡散領域ＤＡは一辺の幅がＷｄの正方形であるため、幅Ｗｄは、上述の（３）式及び以下の（５）式の関係を満たす必要がある。なお、第２の実施形態において、左右方向（Ｘ方向）の許容最大ずれ量Ｘｄｐは、以下の（６）式で表すことができる。
Ｘ３ ≧ Ｘ２＋（２＊Ｘｄｍａｘ） …（４）
Ｗｄ ≧ Ｗｅ＋（２＊Ｘｄｍａｘ） …（５）
Ｘｄｐ＝（Ｘ３−Ｘ２）／２ …（６）

（Ｂ−３）第２の実施形態の効果
第２の実施形態によれば、第１の実施形態の効果に加えて、以下のような効果を奏するができる。

第２の実施形態の光プリントヘッド２０４を構成する３端子発光素子アレイ２３３では、不純物拡散領域ＤＡをエッチングしていない。そのため、第２の実施形態の３端子発光素子アレイ２３３では、不純物拡散により形成したｐｎ接合界面（アノード層２４８ｂとゲート層２４７ａとの境界部分）をエッチングにより露出させないため、ｐｎ接合界面からのリーク電流を抑制し、安定的に動作することができる。

（Ｃ）他の実施形態
本発明は、上記の各実施形態に限定されるものではなく、以下に例示するような変形実施形態も挙げることができる。

（Ｃ−１）上記の各実施形態では、本発明のプリントヘッドを電子写真式プリンタに適用する例について説明したが、ＦＡＸ、複合機、複写機等のその他の画像形成装置に適用するようにしてもよい。

また、上記の各実施形態では、本発明の半導体装置（３端子発光素子アレイが付けられたドライバＩＣ）を、プリントヘッドに適用する例について説明したが、本発明の半導体装置を適用するデバイスについては限定されないものである。例えば、本発明の半導体装置をディスプレイ等の表示装置に適用するようにしてもよい。このように、本発明の半導体装置は、アレイ型のＬＥＤを用いて実現可能な種々のデバイスに適用することができる。

（Ｃ−２）第１の実施形態では、上下方向（Ｙ方向）についてのみ、最大接合ずれ量Ｙｄｍａｘを考慮して帯形状の不純物拡散領域ＤＡの幅を調整しているが、帯形状の不純物拡散領域ＤＡの両端に形成される３端子発光素子２３５についても確実に性能を担保するには、第２の実施形態と同様に、左右方向（Ｘ方向）についても最大接合ずれ量Ｘｄｍａｘを考慮して、帯形状の不純物拡散領域ＤＡの長手方向の幅を決定するようにしてもよい。

２００…画像形成装置、２０１−１〜２０１−４…プロセスユニット、２０２…感光ドラム、２０３…帯電装置、２０４…光プリントヘッド、２０５…記録媒体、２０６…記録媒体カセット、２０７…ホッピングローラ、２０８、２０９…ピンチローラ、２１０…搬送ローラ、２１１…レジストローラ、２１２…転写ローラ、２１３…定着装置、２１４、２１５…排出ローラ、２１６、２１７…ピンチローラ、２１８…用紙スタッカ部、２１９…クリーニング装置、２２０…現像装置、２２１…ベース材料、２２２…ロッドレンズアレイ、２２３…ホルダ、２２４ａ、２２４ｂ…クランプ部材、２３０…光プリントヘッド基板ユニット、２３１…プリント配線板、２３２…ドライバＩＣ、２３３…３端子発光素子アレイ、２３４…ボンディングワイヤ、２３５…３端子発光素子、２３６…発光素子アレイチップ、２４０…平坦化膜、２４１…接合層、２４２…カソード層、２４３…カソードコンタクト層、２４４…下クラッド層、２４５…活性層、２４６…上クラッド層、２４７ａ、２４８ａ、２４９ａ…ゲート層、２４７ｂ、２４８ｂ、２４９ｂ…アノード層、２５０…アノードコンタクト電極、２５１…カソードコンタクト電極、２５２…ゲートコンタクト電極、２６０…成長基板、２６１…バッファ層、２６２…犠牲層、２６３…エピフィルム、２６４…エピタキシャル層。

Claims (7)

1. 駆動回路が形成された基板と、前記基板上に付けられており複数の発光素子が形成されている半導体薄膜とを備える半導体装置において、
   前記半導体薄膜は、エピタキシャル成長により形成された半導体層を用いて構成されており、
   前記半導体薄膜の表面の一部の領域には不純物拡散が行われており、
   前記不純物拡散が行われた領域内に、前記発光素子で発光可能な発光領域が形成されており、
   前記半導体薄膜で不純物拡散される不純物拡散領域は、前記発光領域よりも広くなっている
   ことを特徴とする半導体装置。
2. 前記不純物拡散領域は、前記基板上に前記半導体薄膜を付ける際の最大のずれ量を考慮した分広くなっていることを特徴とする請求項１に記載の半導体装置。
3. 前記発光素子がｐｎｐｎ構造を含む発光サイリスタであり、前記不純物拡散領域に拡散される不純物はｐ型の不純物であり、前記不純物拡散領域によりｐ型の半導体層となった部分が前記発光素子のアノード層として機能することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記アノード層と、その下のｎ型の半導体層との接合部分が、露出していないことを特徴とする前記請求項３に記載の半導体装置。
5. 駆動回路が形成された基板と、前記基板上に付けられており複数の発光素子が形成されている半導体薄膜とを備える半導体装置の製造方法において、
   エピタキシャル成長により半導体層を有する半導体薄膜を形成する第１の工程と、
   前記半導体薄膜の表面の一部の領域に不純物拡散を行う第２の工程と、
   前記不純物拡散が行われた領域内に、前記発光素子で発光可能な発光領域を形成する第３の工程とを含み、
   前記第３の工程では、前記半導体薄膜で不純物拡散される不純物拡散領域を、前記発光領域よりも広くする
   ことを特徴とする半導体装置の製造方法。
6. 複数の発光素子が形成された半導体装置と、前記半導体装置を搭載するための実装基板と、前記複数の発光素子の出射光を収束するレンズアレイとを備えるプリントヘッドにおいて、前記半導体装置として請求項１〜４のいずれかに記載の半導体装置を適用したことを特徴とするプリントヘッド。
7. 静電潜像を担持する静電潜像担持体と、前記静電潜像担持体の表面を露光して前記静電潜像担持体の表面に静電潜像を形成するプリントヘッドと、前記静電潜像担持体の表面に形成された静電潜像を現像する現像手段と、前記静電潜像担持体の表面に現像された画像を媒体に転写する転写手段とを備える画像形成装置において、前記プリントヘッドとして請求項６に記載のプリントヘッドを適用したことを特徴とする画像形成装置。

Images