JP7171172B2 - 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 - Google Patents

発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 Download PDF

Info

Publication number
JP7171172B2
JP7171172B2 JP2017143688A JP2017143688A JP7171172B2 JP 7171172 B2 JP7171172 B2 JP 7171172B2 JP 2017143688 A JP2017143688 A JP 2017143688A JP 2017143688 A JP2017143688 A JP 2017143688A JP 7171172 B2 JP7171172 B2 JP 7171172B2
Authority
JP
Japan
Prior art keywords
light
layer
thyristor
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017143688A
Other languages
English (en)
Other versions
JP2018107420A (ja
Inventor
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US15/688,593 priority Critical patent/US10644198B2/en
Publication of JP2018107420A publication Critical patent/JP2018107420A/ja
Application granted granted Critical
Publication of JP7171172B2 publication Critical patent/JP7171172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Electrophotography Configuration And Component (AREA)
  • Facsimile Heads (AREA)
  • Thyristors (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置に関する。
電子写真方式のプリンタの1つに、感光体ドラムを露光して潜像を形成する際に露光ヘッドを用いる方式がある。露光ヘッドは、発光ダイオード(LED)などの半導体発光素子が感光体ドラムの長手方向に配列した発光素子アレイと、発光素子アレイから発せられる光を感光体ドラム上に結像するロッドレンズアレイと、で構成される。露光ヘッドを用いる方式のプリンタはレーザビームをポリゴンミラーで偏向走査するレーザ走査方式のプリンタと比較して小型化がしやすいなどのメリットがあり、注目されている。
発光素子アレイの1つに、自己走査型発光サイリスタアレイがある。自己走査型発光サイリスタアレイは、サイリスタをスイッチ素子として1次元的に配列したシフトサイリスタと、サイリスタを発光素子として1次元的に配列した発光サイリスタと、が同一基板上に集積された構造を有する。
特許文献1には、自己走査型発光サイリスタアレイにおいて、それぞれの発光サイリスタに、半導体層の一部を酸化することにより電流狭窄機構を設けることが記載されている。このような構成にすることにより、電流を発光サイリスタの一部分に集中させて、電流狭窄機構を設けない場合よりも発光出力を向上させることができる。
特許文献1の発光素子アレイについて、図11を参照して説明する。図11(a)は、特許文献1の発光素子アレイの一部の簡略的な平面図を示す。特許文献1の発光素子アレイは、発光素子としての発光サイリスタL、シフトサイリスタT、寄生サイリスタP、及び各サイリスタの共通ゲートGを有し、これらは側面1~4を有する一つのメサ1010上に形成されている。
図11(b)は、図11(a)のシフトサイリスタTの11B-11B断面図である。シフトサイリスタTは、p-GaAs基板1000上にp-AlGaAs層1001、Al組成がおよそ0.98であるp-AlGaAs層1002、p-AlGaAs層1003、n-AlGaAs層1004、p-AlGaAs層1005、及びn-AlGaAs層1006がこの順に積層されたpnpnのサイリスタ構造を有する。ここで、p-AlGaAs層1001、1002、1003はアノード、n-AlGaAs層1004はnゲート、p-AlGaAs層1005はpゲート、n-AlGaAs層1006はカソードとみなせる。シフトサイリスタTは、表面(n-AlGaAs層1006上)に配置されているカソード電極1007と、裏面に配置されているアノード電極1009と、を有する。
p-AlGaAs層1002は、その一部が酸化されて高抵抗となっている。すなわち、p-AlGaAs層1002は、酸化領域1002Aと非酸化領域1002Bとを有する。p-AlGaAs層1002は、p-AlGaAs層1002が露出するようにメサ1010を形成し、メサ1010の側面1~4から酸化処理を行うことにより酸化領域1002Aを形成する。その結果、メサ1010の形状と相似形状の非酸化領域1002Bがメサ1010の内側に形成される。なお、側面1~4から酸化される距離は、メサ1010の結晶方位に依存するが、メサ1010の4つの側面1~4全てが等価な結晶方位であれば等しく幅dである。このようにしてメサ1010の側面1~4から幅dの酸化領域1002Aに取り囲まれる様に非酸化領域1002Bを形成する。酸化領域1002Aは、非酸化領域1002Bと比べて高抵抗であるため、半導体積層方向に電流を流す場合、電流は実質的に非酸化領域1002Bに集中して流れる。このような構成により、発光できる領域は、非酸化領域1002Bに限定される。
図11(c)は、発光サイリスタL及びシフトサイリスタTを含む図11(a)における11C-11C断面図である。上述したように、シフトサイリスタTと発光サイリスタLとは半導体層構成が同じである。どちらのサイリスタもオン状態になった時にアノードとカソードの間、すなわち半導体の積層方向に電流が流れ、積層構造の電流が流れた部分で発光する。
特開2013-58789号公報
露光ヘッドの光源としての発光素子アレイでは鮮鋭で高精細な画像を形成するために発光素子アレイ全体としてコントラストが高いことが求められる。すなわち、発光素子をオンにした場合に、発光素子以外からの発光がない、又は、発光素子からの発光が発光素子以外からの発光よりも十分大きいことが求められる。
上述したように、自己走査型の発光素子アレイは、集積度等の観点から同一の化合物半導体基板上に発光サイリスタLとシフトサイリスタTとを有し、発光サイリスタLとシフトサイリスタTとが共通の積層構造を有する。そのため、シフトサイリスタTを作動させると、シフトサイリスタTが有する発光部が発光してしまう。
先行文献1では、非酸化領域1002Bは、メサ1010の形状を反映してX方向に長い矩形となっている。このため、シフトサイリスタTにおいて、Y方向の非酸化領域1002Bに対応する部分はほぼカソード電極1007で覆われるのに対し、X方向に関してはカソード電極1007で覆われていない部分が発生する。そのため、シフトサイリスタTのうちカソード電極1007で覆われていない部分から光が発生し、結果として発光素子アレイのコントラストが低下することがある。
本発明は上述の課題を鑑みてなされたもので、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することを目的とする。
本発明の一側面としての発光素子は、基板上に、シフトサイリスタと、前記シフトサイリスタにより選択され発光可能となる発光サイリスタと、を有し、前記シフトサイリスタおよび前記発光サイリスタが、前記基板側から、第1の導電型の第1の半導体層と、前記第1の導電型と異なる第2の導電型の第2の半導体層と、前記第1の導電型の第3の半導体層と、前記第2の導電型の第4の半導体層と、をこの順に有する共通の半導体積層構造を有する発光素子であって、前記シフトサイリスタは、前記半導体積層構造上に、前記半導体積層構造と接している電流拡散層と、第1の金属電極と、をこの順に有するか、または、前記半導体積層構造と接している第1の金属電極を有し、前記シフトサイリスタにて、前記電流拡散層または前記第1の金属電極と前記半導体積層構造とが接している領域を前記半導体積層構造の積層方向に投影した領域は、前記第1の金属電極を前記積層方向に投影した領域内に含まれ、前記発光サイリスタは、平面視にて、光取出し領域と、電流供給領域と、を有し、前記光取出し領域にて、前記発光サイリスタは、前記第4の半導体層上に前記第2の導電型の第5の半導体層と、前記第1の導電型の透明電極層と、をこの順に有し、前記電流供給領域にて、前記発光サイリスタは、前記第4の半導体層上に前記透明電極層と、層間絶縁層と、第2の金属電極と、をこの順に有するか、または、前記透明電極層と、第2の金属電極と、をこの順に有することを特徴とする。
また、本発明の別の一側面としての発光素子は、基板上に、シフトサイリスタと、前記シフトサイリスタにより選択され発光可能となる発光サイリスタと、を有し、前記シフトサイリスタおよび前記発光サイリスタが、前記基板側から、第1の導電型の第1の半導体層と、前記第1の導電型と異なる第2の導電型の第2の半導体層と、前記第1の導電型の第3の半導体層と、前記第2の導電型の第4の半導体層と、をこの順に有する積層構造を有する発光素子であって、前記シフトサイリスタは、前記積層構造上に金属電極を有し、前記第1~第4の半導体層の少なくとも1つが、平面視にて、第1の領域と、前記第1の領域の周囲に配置されている、前記第1の領域より抵抗が高い第2の領域と、を有し、前記第1の領域を前記積層構造の積層方向に投影した領域は、前記金属電極を前記積層方向に投影した領域内に含まれていることを特徴とする。
本発明の一側面としての発光素子アレイによれば、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することができる。
第1の実施形態に係る発光素子アレイの構成を模式的に示す図である。 第5の実施形態に係る露光ヘッドの構成を模式的に示す図である。 第6の実施形態に係る画像形成装置の構成を模式的に示す図である。 第1の実施形態に係る発光素子における光強度分布を示す図である。 第2の実施形態に係る発光素子アレイの構成を模式的に示す図である。 第1の実施形態に係る発光素子の製造プロセスを模式的に示す図である。 第1の実施形態に係る発光素子アレイの自己走査型発光回路の等価回路を模式的に示す図である。 第1の実施形態に係る発光素子アレイの自己走査型発光回路のゲート電位分布を模式的に示す図である。 第1の実施形態に係る発光素子アレイの自己走査型発光回路の駆動信号波形を模式的に示す図である。 第1の実施形態に係る発光素子アレイの構成の別の一例を模式的に示す図である。 従来の発光素子アレイの構成を説明する模式図である。 第3の実施形態に係る発光素子アレイの構成を模式的に示す図である。 第4の実施形態に係る発光素子アレイの構成を模式的に示す図である。
以下、本発明の実施の形態について詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、当業者の通常の知識に基づいて、以下の実施の形態に対して適宜変更、改良等が加えられたものも本発明の範囲に含まれる。
(第1の実施形態)
[発光素子アレイの構成]
第1の実施形態に係る発光素子を含む発光素子アレイの構成について、図1を用いて説明する。図1(a)は本実施形態の発光素子アレイの構成の一部を模式的に示す平面図、図1(b)は図1(a)の1B-1B断面図である。図1(c)は本実施形態に係る発光素子アレイの模式的な平面図であって、発光サイリスタLを含む複数の発光素子922が一次元的に配列された発光素子アレイの平面図である。図1(d)は図1(c)の1D-1D断面図である。なお、以降の説明では、発光サイリスタLとシフトサイリスタTとが並んでいる方向をX方向、シフトサイリスタTの半導体層の積層方向をZ方向、X方向及びZ方向と直交する方向をY方向と呼ぶ。
本実施形態の発光素子アレイは、発光素子を複数有し、発光素子の有する発光サイリスタLが一次元的に配列された発光素子アレイである。なお、本実施形態では発光素子アレイを発光サイリスタLが一次元的に配列されたものとしたが、本発明はこれに限定はされず、発光サイリスタLが二次元的に配列された発光素子アレイにも適用可能である。また、本発明は発光サイリスタLが二次元的に配列された発光素子アレイを含む照明装置や表示装置、ディスプレイにも適用可能である。
本実施形態の発光素子アレイは、図1(d)に示すように、基板900上に、発光サイリスタLとシフトサイリスタTとが形成された発光素子922を複数有している。発光素子922はメサ構造を有しており、複数の発光素子922同士は、素子分離溝924によって分離されている。複数の発光素子922は、所定のピッチ(中心間距離)で配置されている。例えば、発光素子アレイの発光素子密度を1200dpiとする場合には、複数の発光素子922の間のピッチは約21.16μmとなる。
なお、本実施形態では発光サイリスタLとシフトサイリスタTとを1つのメサ中に設けた構成とし、発光サイリスタLとシフトサイリスタTとでゲートGを共有しているが、これに限定はされない。発光サイリスタLとシフトサイリスタTとを独立した2つのメサ中にそれぞれ設けた構成としてもよい。そして、それぞれのメサにゲートGを設け、それぞれのゲートGを配線によって接続してもよい。
本実施形態の発光素子アレイは、寄生サイリスタP、ゲート電極G、シフトサイリスタT、及び発光サイリスタLを有する。また、本実施形態に係る発光素子アレイは、基板900を挟んで発光素子922と対向して配置されているカソード電極(裏面電極)926を有する。
発光サイリスタL及びシフトサイリスタTの構成について、図1(b)を参照して説明する。発光サイリスタおよびシフトサイリスタTは、基板900上に、基板側(基板900側)から、バッファ層902と、分布ブラッグ反射層904と、積層構造930と、をこの順に有する。分布ブラッグ反射層904は、以降、DBR(Distributed Bragg Reflector)層と呼ぶ。積層構造930は、詳しくは後述するが、複数の半導体層が積層された積層構造であり、積層構造中の各層の導電型が交互に異なるように積層された積層構造である。
本実施形態では、発光素子922を構成する各半導体層は、III-V族化合物半導体によって構成されることが好ましい。III-V族化合物半導体としては、GaAs系材料、AlGaAs系材料、GaP系材料、GaAsP系材料、InP系材料、AlAs系材料、AlGaInP系材料を用いることが好ましい。これらの中でも、発光素子922を構成する各半導体層は、発光波長の観点から、GaAs系材料、AlGaAs系材料を含有していることが好ましい。
基板900は、第1の導電型の半導体基板である。基板900としては、GaAs、InP、GaP等を用いることができる。
バッファ層902は、基板900の導電型と同じ第1の導電型の半導体層である。バッファ層902としては、基板と同じ材料系の半導体を用いることが好ましく、例えば基板900がGaAs基板であればGaAs又はAlGaAs等を用いることができる。
DBR層904は、発光サイリスタLからの発光を基板900の表面側に反射する層である。DBR層904は、第1の導電型の、異なる二種類の半導体層を交互に積層して構成されている。DBR層を構成する異なる二種類の半導体層としては、高濃度Al組成のAlGaAs(例えば、Al組成0.8)と低濃度Al組成のAlGaAs(例えば、Al組成0.1)等を用いることができる。
積層構造930は、異なる導電型の複数の半導体層が交互に配置されているサイリスタである。積層構造930は、基板側(基板900側)から、第1の半導体層906と、第2の半導体層908と、第3の半導体層910と、第4の半導体層912と、がこの順に積層されている。第1の半導体層906と第3の半導体層910は第1の導電型の半導体層であり、第2の半導体層908と第4の半導体層912は第1の導電型と異なる第2の導電型である。すなわち、積層構造930は、複数の半導体層が積層されており、複数の半導体層のうち第2の導電型の第4の半導体層912が最上層となっている。
本実施形態に係る積層構造930は上述のように、4つの半導体層が積層された構造(pnpn構造またはnpnp構造)のサイリスタ構造を有する。第1の導電型がn型である場合は第2の導電型はp型となり、積層構造930は、基板側(基板900側)からn型半導体層、p型半導体層、n型半導体層、p型半導体層をこの順に有するサイリスタとなる。第1の導電型がp型である場合は第2の導電型はn型となり、積層構造930は、基板側(基板900側)からp型半導体層、n型半導体層、p型半導体層、n型半導体層をこの順に有するサイリスタとなる。第1の半導体層906は、サイリスタのアノード又はカソードであり、第2の半導体層908はサイリスタのゲートである。また、第3の半導体層910はサイリスタのゲートであり、第4の半導体層912はサイリスタのカソード又はアノードである。
発光素子922において、第4の半導体層912は、発光サイリスタLとシフトサイリスタTとの間で分離されている。本実施形態では、第4の半導体層912は、発光サイリスタLとシフトサイリスタTとの間の分離溝932によって電気的に分離されている。本実施形態では、発光サイリスタLおよびシフトサイリスタTが、それぞれ独立に、島状の第4の半導体層912を有している。なお、本実施形態では、発光サイリスタLとシフトサイリスタTは、バッファ層902と、DBR層904と、第1の半導体層906と、第2の半導体層908と、第3の半導体層910と、を共有している。
<発光サイリスタL>
発光サイリスタLは、光取出し領域934と、電流供給領域936と、を有する。電流供給領域936は発光サイリスタLのうち、発光サイリスタLを基板900の反対側から見たときに第2の金属電極920が存在する部分である。本実施形態では第2の金属電極920として枠状の電極を用いているので、第2の金属電極920の中央の部分には金属電極は存在しない。発光サイリスタLのうち、発光サイリスタLを基板900の反対側から見たときに第2の金属電極920の中央の部分(金属電極が存在しない部分)が存在する部分が、光取出し領域934である。本実施形態では、電流供給領域936の上部に存在する第2の金属電極920を介して外部回路から発光サイリスタLに電流が供給される。また、発光サイリスタLにおいては光取出し領域934から光が出射される。
本実施形態では、基板900としてn型のGaAs基板を用い、バッファ層902としてn型GaAs層又はn型AlGaAs層を用いる。DBR層904として高Al組成のn型AlGaAs層と低Al組成のn型AlGaAs層の積層構造を用いる。DBR層904の上の第1の半導体層906としてn型AlGaAs層、第2の半導体層908としてp型AlGaAs層、第3の半導体層910としてn型AlGaAs層、第4の半導体層912としてp型AlGaAs層を用いる。また、第5の半導体層914としてp型GaP層を用い、透明電極層918としてn型ITO層を用いる。なお、第5の半導体層914としては、p型AlGaAs層を用いてもよい。以降の説明では、例えば「第1の半導体層906」を「n型AlGaAs層906」と記載するなど、化合物名を用いて記載することがあるが、各層の材料及び構成をこれに限定するものではない。
第5の半導体層914は、第4の半導体層912と同じ第2の導電型であり、第4の半導体層912と組成が異なる半導体層である。また、第5の半導体層914は、発光波長に対して透明であり、第4の半導体層912上に高品質な結晶が形成できる半導体層であることが好ましい。第5の半導体層914は、第4の半導体層912と接して配置されている。
本実施形態に係る発光サイリスタLでは、図1(b)に示すように、光取出し領域934にて、第4の半導体層912であるp型AlGaAs層の上に、第5の半導体層914であるp型のGaP層をさらに形成している。さらにその上に、透明電極層918であるn型の透明導電酸化物層を形成している。ここでは、n型の透明導電酸化物層として、n型ITO層を用いている。すなわち、本実施形態に係る発光サイリスタLは、光取出し領域934にて、第2の導電型の第4の半導体層912上(第4の半導体層上)に、第2の導電型の第5の半導体層914と、第1の導電型の透明電極層918と、をこの順に有している。換言すれば、発光サイリスタLは光取出し領域934にて、積層構造930上に、積層構造930と接している第5の半導体層914と、透明電極層918と、をこの順に有している。以下、積層構造930と第5の半導体層914を含む積層構造を、半導体積層構造938と称する。半導体積層構造938は複数の半導体層からなる。
透明電極層918は、発光サイリスタLの発光波長に対して透明であり、導電性の高い材料で形成する。なお、ここでいう「発光サイリスタLの発光波長に対して透明」とは、発光サイリスタLが発光する光の中心波長λの光の透過率が70%以上であることをいう。また、透明電極層918の厚さは、透明電極層918のZ方向における光学長がλ/4の奇数倍±10%となるようにすることが好ましい。透明電極層918の厚さを上述のようにすることにより、発光サイリスタLから発せられた光の透明電極層918における反射を低減し、光取り出し効率を高めることができる。
透明電極層918の材質は特に限定はされないが、透明導電酸化物(TCO)を用いることが好ましい。透明導電酸化物としては、n型の電気伝導性を有する、酸化インジウムスズ系材料(ITO)や酸化インジウム亜鉛系材料(IZO)、酸化インジウムタングステン系材料(IWO)などの酸化インジウム系材料や、酸化亜鉛アルミニウム系材料(AZO)や酸化亜鉛ガリウム系材料(GZO)などの酸化亜鉛系材料、酸化スズ系材料などを用いることができる。また、第1の導電型がp型である場合には、p型の電気伝導性を有する、酸化ニッケル系材料や酸化銅系材料などを透明導電酸化物として用いることができる。
また、本実施形態ではp型GaP層914の少なくともn型ITO層918と接触する部分の不純物濃度を十分に高くしておく。すなわち、第5の半導体層914であるp型GaP層は、n型ITO層918と接触する面またはその近傍に、不純物濃度が十分に高い高濃度領域を有している。換言すれば、第5の半導体層914は、コンタクト層である。ここで、本明細書において、p型GaP層914に関して「不純物濃度が十分に高い」とは、p型GaP層914とn型ITO層918とがトンネル接合を形成できる程度に不純物濃度が高いことを指す。p型GaP層914に関して「不純物濃度が十分に高い」とは、例えば、不純物濃度が1.5×1019cm-3以上2×1020cm-3以下である。第5の半導体層914と透明電極層とがトンネル接合を形成している。なお、ここでいう「近傍」とは、例えば、接触する面からの距離が0nmより大きく20nm以下であることを指す。
なお、p型GaP層914とn型ITO層918とがトンネル接合を形成していない場合には、p型GaP層914側に正電圧、n型ITO層918側に負電圧を印加すると電流が流れるが、その逆の場合には電流は流れない。しかしながら、p型GaP層914とn型ITO層918とがトンネル接合を形成している場合には、いずれの方向のバイアスを印加しても電流が流れる。したがって、p型GaP層914とn型ITO層918とがトンネル接合を形成しているか否かは、p型GaP層914とn型ITO層918との接合体に、2方向のバイアスをそれぞれ印加した場合に、いずれの場合も電流が流れることを確認することで確かめることができる。
半導体積層構造938を構成する各層はすべて半導体層であり、半導体積層構造938を構成する各層の抵抗率はn型ITO層918よりも高い。また、半導体積層構造938を構成する各層はX方向またはY方向の大きさに比べてZ方向の大きさ(厚さ)が小さい。そのため、本実施形態において、n型ITO層918と接触する部分から半導体積層構造938に注入されたキャリアは、X方向またはY方向にはほとんど広がらずに、Z方向へと流れる。
また、本実施形態に係る発光サイリスタLでは、図1(b)に示すように、電流供給領域936にて、第4の半導体層912であるp型AlGaAs層の上に、層間絶縁層916を形成している。さらにその上に、透明電極層918であるn型ITO層と、第2の金属電極920と、を形成している。すなわち、本実施形態に係る発光サイリスタLは、電流供給領域936にて、第2の導電型の第4の半導体層912上(第4の半導体層上)に、層間絶縁層916と、第1の導電型の透明電極層918と、第2の金属電極920と、をこの順に有している。
電流供給領域936にて第2の金属電極920からn型ITO層918へと流れる電流は、n型ITO層918内を流れて基板900と水平な方向に拡散する。n型ITO層918は光取出し領域934と電流供給領域936とで電気的に連続しているため、n型ITO層918は、電流供給領域936にてn型ITO層に流れた電流を光取出し領域934のn型ITO層918へと導くことができる。
すなわち、n型ITO層918は電流を基板930と水平な方向に拡散させる電流拡散層として機能するということもできる。本実施形態ではこのようにn型ITO層918を設けることで、積層構造930を構成する各半導体層の抵抗を低下させなくても、第2の金属電極920から供給された電流を発光サイリスタの中央部分に向かって拡散させることができる。
ここで、発光サイリスタLに対して、適正な順バイアスを印加(例えば、裏面電極926を接地し、第2の電極920に正電圧を印加)すると、光取出し領域934では、p型AlGaP層914およびn型ITO層918はトンネル接合を形成しているため、電流が流れる。すなわち、光取出し領域934においてはアノード電極である第2の電極920からカソード電極である裏面電極926へと電流が流れる。一方、電流供給領域936では、p型AlGaAs層912およびn型ITO層918の間に層間絶縁層916が形成されている。そのため、電流供給領域936においてはアノード電極である第2の電極920からカソード電極である裏面電極926へと電流を実質的に流れなくすることができる。
本実施形態に係る発光サイリスタLでは、この構造により、コンタクト層であるp型GaP層914が存在する領域に、電流を集中して流すことができる。すなわち、光取出し領域934内のp型GaP層914とn型ITO層918とが接触する部分に電流を集中して流すことができる。換言すれば、p型GaP層914とn型ITO層918とが接する部分に電流集中領域(領域W1)を形成している。なお、n型ITO層918は、発光サイリスタLの発光波長に対してほぼ透明であるため、半導体層930内で発光した光はn型ITO層918を透過して、基板900と反対の面に出射される。
上述の電流集中領域について、図4を用いて説明する。図4(a)は本実施形態に係る発光サイリスタLの断面構造を模式的に示す図である。また、図4(b)は第2の電極(アノード電極)920と裏面電極(カソード電極)926との間に電流を流して発光サイリスタLを発光させた場合のX方向における光強度分布を示す図である。
図4から、発光強度は、p型GaP層914とn型ITO層918とが接する部分である領域W1内で大きく、領域W1の外側では小さくほぼ0であることが分かる。発光強度分布は発光サイリスタL内での電流分布を反映しており、この結果はアノード電極920から注入したキャリアが領域W1内、すなわちp型GaP層914とn型ITO層918とが接する部分に集中していることを示している。したがって、発光サイリスタLにおける電流集中領域とは、p型GaP層914とn型ITO層918とが接する領域と定義できる。後述するように、シフトサイリスタTもp型GaP層914とn型ITO層918とが接触している領域を有しており、この領域に電流が集中して流れるため、シフトサイリスタTにおける電流集中領域も同様に定義できる。
<シフトサイリスタT>
本実施形態に係るシフトサイリスタTでは、図1(b)に示すように、発光サイリスタLと同様に、第4の半導体層912であるp型AlGaAs層の上に、第5の半導体層914であるp型のGaP層をさらに形成している。さらにその上に、透明電極層918であるn型の透明導電酸化物層を形成し、その上に第1の金属電極921を形成している。換言すれば、シフトサイリスタTは、半導体積層構造938上に、第5の半導体層914と接している、電流拡散層である透明電極層918と、第1の金属電極921と、をこの順に有している。
第1の金属電極921を構成する材料は、第2の金属電極920を構成する材料と同じ材料であってもよいし、異なる材料であってもよい。本実施形態では第1の金属電極921と第2の金属電極920とを同じ材料で構成する。
このとき、図1(b)に示すように、シフトサイリスタTのn型ITO層918とp型GaP層914とが接している領域が、シフトサイリスタTの第1の金属電極921が形成されている領域内に含まれるように構成する。具体的には、シフトサイリスタTのn型ITO層918とp型GaP層914とが接している領域を基板900真上からZ方向に投影した領域Aが、シフトサイリスタTの第1の金属電極921をZ方向に投影した領域B内に含まれるように形成する。領域Aは領域Bの内側に存在していることが好ましい。ここで、「領域Aは領域Bの内側に存在する」とは、領域Aが領域Bに完全に包含されており、領域Aと領域Bとが境界線を共有していない状態を指す。言い換えると、領域Aの周囲を完全に囲むように、p型GaP層914の表面のうちn型ITO層918と接触していない領域が存在する。なお、領域Aと領域Bがいずれも矩形状であれば、領域Aの境界線の各辺は、領域Bの境界線の各辺よりも内側に存在する。また、シフトサイリスタTにおいて、電流拡散層であるn型ITO918と半導体積層構造938とが接している領域は、半導体積層構造938の最上層の第1の金属電極921側の面内に含まれていることが好ましい。
本実施形態ではこのような構成にすることにより、シフトサイリスタTに電流集中領域を形成し、それを覆うように第1の金属電極921を形成するため、シフトサイリスタTから発せられる光を第1の金属電極921によって遮光することができる。これにより、シフトサイリスタTからの不要な発光を低減することができ、発光素子アレイのコントラストを向上させることができる。
また、シフトサイリスタTにおいて、コンタクト層であるp型GaP層914とp型AlGaAs層912とが接している領域は、p型AlGaAs層912の第1の金属電極921側の面(上面)内に含まれていることが好ましい。また、上述の領域Aが、シフトサイリスタTのp型AlGaAs層912の第1の金属電極921側の面(上面)をZ方向に投影した領域E内に含まれていることが好ましい。これにより、コンタクト層であるp型GaP層914から積層構造930に注入されたキャリアが積層構造930の側面に到達してしまうことを抑制できる。キャリアが積層構造930中の半導体層の側面に到達すると、表面再結合が生じ、シフトサイリスタの動作安定性が低下してしまう可能性がある。一方、上述のように領域Aが領域E内に含まれるようにすれば、キャリアが積層構造930の側面に到達してしまうことを抑制でき、シフトサイリスタの特性の安定性を向上させることができる。
なお、本実施形態においては、n型ITO層918とp型AlGaAs層912との間に層間絶縁層916を設けているが、層間絶縁層916を有していなくてもよい。n型ITO層918とp型AlGaAs層912で形成される付設ダイオードは、発光サイリスタLの順方向バイアスに対して逆バイアスになっている。n型ITO層918とp型AlGaAs層912とで形成される付設ダイオードの逆方向耐圧が用途に対して十分であれば、順バイアスした時に電流はトンネル接合部以外を基本的に流れないため、層間絶縁層916を省略することも可能である。なお、後述するようにp型GaP層914の低濃度部分を残す場合もあるが、その場合はn型ITO層918とp型AGaP層914の低濃度部分で付設ダイオードが構成される。
[製造方法]
本実施形態の発光素子アレイの製造方法の一例を、図6を参照して説明する。図6は、本実施形態の発光素子アレイの製造方法を説明するための断面図である。ここでは、第1の導電型がn型、第2の導電型がp型である場合について説明するが、本発明はこれに限定はされない。
まず、n型GaAsを含む基板900上に、バッファ層902としてのn型GaAs層又はn型AlGaAs層をエピタキシャル成長する。エピタキシャル成長の方法としては、分子線エピタキシャル法や有機金属化学気相堆積法(MOCVD法)など、一般的な半導体の成長法を用いることができる。
次に、DBR層904として、高Al組成のn型AlGaAs層と低Al組成のn型AlGaAs層とを各層の光学長がλ/4±10%となるように交互に積層する。DBR層904におけるAl組成の組み合わせとしては、Al組成比の差が大きい方がDBR層904の反射帯域が広く取れるために好ましい。例えば、Al組成0.8とAl組成0.1の組み合わせを好適に用いることができる。複数の半導体層の積層数は多い方が反射率を高くできるために好ましく、10ペア以上を積層することが好ましい。
次に、n型AlGaAs層906、p型AlGaAs層908、n型AlGaAs層910、p型AlGaAs層912を所定の組成、不純物濃度、厚さになるように順次成長させ、積層構造930を形成する。さらに、p型GaP層914をp型AlGaAs層912の上に成長させ、半導体積層構造938を形成する。各層の成長方法としてはバッファ層902と同様に一般的な半導体の成長法を用いることができるが、バッファ層902からp型GaP層914までは、同一成長装置の中で連続的に行うことが結晶品質の観点から好ましい。
p型GaP層914は、n型ITO層918とトンネル接合を形成させるため、少なくともn型ITO層918と接触する側は結晶性を損なわない程度に不純物濃度をできる限り高くしておく方が好ましい。不純物濃度の好ましい範囲としては、例えば1.5×1019cm-3以上2×1020cm-3以下できる。なお、p型GaP層914のうちp型AlGaAs層912と接する側(n型ITO層918と接触する面とは反対の面)は、不純物濃度をそこまで高くする必要は無い。上述のような方法により、p型GaP層914まで形成した状態を図6(a)に示す。
次に、一般的な半導体プロセスにより、図6(b)に示すように、p型GaP層914を所望の形状にエッチングする。なお、図ではp型GaP層914はp型AlGaAs層912に到達するまでエッチングされている。しかし、これに限らず、p型GaP層914のうち各サイリスタにおいて必要な部分以外は、不純物濃度が高い部分(トンネル接合する部分)が除去されていれば、図10に示すようにp型GaP層914の一部が残っていてもよい。
図10では、p型GaP層914は、不純物濃度が高い半導体層914aと不純物濃度が低い半導体層914bとを有する。この場合、n型ITO層918は不純物濃度が高い半導体層924aと接することによりトンネル接合が形成される。そのため、n型ITO層918と接触させる部分以外は不純物濃度が高い部分(半導体層914a)が除去されており、不純物濃度が低い部分(半導体層914b)が残っている。
エッチングを行った後は、図6(c)に示すように、アノード層として機能するp型AlGaAs層912を所望の形状にエッチングする。さらに、少なくともp型AlGaAs層908までが完全に除去されるようにエッチングを行い、素子分離溝924を形成する。図6(c)では素子分離溝924としてn型AlGaAs層906に到達する高さまで完全にエッチングしているが、素子分離溝としてはp型AlGaAs層908まで確実にエッチングされていればよい。また、p型GaP層914、p型AlGaAs層912、及び素子分離溝924のエッチングの順番は一例であり、プロセスなどに適した順番に適宜変更してよい。
次に、図6(d)に示すように層間絶縁層916を形成し、所望の形状にエッチングする。層間絶縁層916は、SiOやSiN等をスパッタ法やCVD法等を用いて形成できる。なお、図6では示されていないが、層間絶縁層916は素子分離溝924の側面及び底面にも形成されていてもよく、この場合、発光素子を保護することができる。
次に図6(e)に示すように、n型ITO層918をスパッタ法又は真空蒸着法、スプレー法等で所望の形に形成する。本実施形態では、n型ITO層918を、その厚さの光学長が発光波長λの1/4(λ/4)の奇数倍±10%になるように真空蒸着法により形成する。このように、n型ITO層918の厚さの光学長をλ/4の奇数倍±10%とすることで、n型ITO層918と空気との間の界面での光の反射を低減して光取り出し効率を向上させている。
引き続き、図6(f)に示すように、発光サイリスタLに第2の金属電極920を形成し、シフトサイリスタTに第1の金属電極921を形成する。最後に基板900の裏面に裏面電極926としてのAuGe/Ni/Auを、真空中にてこの順番で基板900裏面に蒸着し、熱処理を行う。第2の金属電極920および第1の金属電極921としては、CrとAuとを真空中でこの順番にて蒸着する。また、電極パターン形成法はリフトオフ法を用いる。
なお、上述した製造方法における、材料、成膜方法、及びエッチング方法等は上述の記載に限定されること無く、その要旨から逸脱しない範囲で好適なものを選択することができる。
[SLED回路]
図7は、本実施形態の自己走査型の発光素子アレイの等価回路の一部を示す模式図である。図7においては、各構成の参照符号にn-1、n等の添え字を付しているが、以降の説明では、構成毎に共通する場合については、参照符号の添え字を省略することがある。なお、添え字のnは、2以上の整数とする。
本実施形態の発光素子アレイは、複数のアノード抵抗Ra、複数のゲート抵抗Rg、複数のシフトサイリスタT、複数の転送ダイオードd、及び複数の発光サイリスタLを有する。また、本実施形態の発光素子アレイは、複数のシフトサイリスタT及びシフトサイリスタTに接続されている発光サイリスタLの共通ゲートGnを有する。
また、発光素子アレイは、奇数番目のシフトサイリスタの転送ラインΦ1、偶数番目のシフトサイリスタの転送ラインΦ2、発光サイリスタLの点灯信号ラインΦW1~ΦW4、ゲートライン(VGK)、及びスタートパルスラインΦsを有する。点灯信号ラインΦW1~ΦW4は、それぞれ抵抗RW1~RW4を備えている。図7に示されるように、1つのシフトサイリスタTに対し、4つの発光サイリスタL4n-3~L4nが接続されており、同時に4つの発光素子が点灯可能な構成となっている。
[SLED動作の説明]
ここで、図7の等価回路の動作について説明する。なお、以降の説明では、ゲートラインVGKには5Vの電圧が印加されているものとし、転送ラインΦ1、Φ2、及び点灯信号ラインΦW1~ΦW4に供給される電圧も同じく5Vとする。
シフトサイリスタTがオン状態にあるとき、シフトサイリスタT及びシフトサイリスタTに接続されている発光サイリスタL4n-3~L4nの共通ゲートGの電位は約0.2Vまで引き下げられる。共通ゲートGと共通ゲートGn+1との間は結合ダイオードDで接続されているため、結合ダイオードDの拡散電位にほぼ等しい電位差が発生する。
本実施形態では結合ダイオードDの拡散電位は約1.5Vであるので、共通ゲートGn+1の電位は共通ゲートGの電位0.2Vに拡散電位1.5Vを加えた1.7Vとなる。以下同様に共通ゲートGn+2の電位は3.2V、共通ゲートGn+3の電位は4.7Vとなる。ただし、ゲートラインVGKの電位が5Vであるため、各共通ゲートGの電位はこれ以上にはなれないので、共通ゲートGn+4以降は電位が5Vとなる。また、共通ゲートGより前(図7の左側)に関しては、結合ダイオードが逆バイアスになっているためゲートラインVGKの電圧がそのままかかっており、5Vとなっている。
上述のシフトサイリスタTがオン状態の時のゲート電位の分布を図8(a)に示す。各シフトサイリスタTをオン状態にするために必要な電圧(以下、「閾値電圧」と呼ぶ)は、各々のゲート電位に拡散電位を加えたものとほぼ同じである。シフトサイリスタTがオンになっている時、同じ転送ラインΦ1に接続されているシフトサイリスタの中で最もゲート電位が低いのはシフトサイリスタTn+2である。シフトサイリスタTn+2のゲートGn+2の電位は、上述したように3.2Vであるため、シフトサイリスタTn+2の閾値電圧は4.7Vとなる。
しかしながら、シフトサイリスタTがオンになっているため、転送ラインΦ1の電位は約1.5V(拡散電位)に引き込まれており、シフトサイリスタTn+2の閾値電圧より低いためにシフトサイリスタTn+2はオンにすることができない。同じ転送ラインΦ1に接続されている他のシフトサイリスタは全てシフトサイリスタTn+2より閾値電圧が高いため、同様にオンにすることができず、シフトサイリスタTのみがオン状態を保つことができる。
また、転送ラインΦ2に接続されているシフトサイリスタに関すると、閾値電圧は、最も閾値電圧が低いシフトサイリスタTn+1が3.2V、次に閾値電圧の低いシフトサイリスタTn+3が6.2Vである。この状態で転送ラインΦ2に5Vを供給するとシフトサイリスタTn+1のみがオン状態に遷移できる。この状態ではシフトサイリスタT、Tn+1が同時にオンにした状態であり、シフトサイリスタTn+1から右側のシフトサイリスタのゲート電位が各々拡散電位分引き下げられる。ただし、VGKが5Vであり、ゲート電圧はVGKで制限されるため、シフトサイリスタTn+5より右側は5Vである。この時のゲート電圧分布を図8(b)に示す。
この状態でΦ1の電位を0Vに下げるとシフトサイリスタTがオフになり、ゲートGの電位がVGK電位まで上昇する。この時のゲート電圧分布を図8(c)に示す。こうしてシフトサイリスタTからシフトサイリスタTn+1へのオン状態の転送が完了する。
次に、発光サイリスタLの発光動作に関して説明する。シフトサイリスタTのみがオン状態になっている場合、4つの発光サイリスタL4n-3~L4nはシフトサイリスタTのゲートGに共通に接続されているため、発光サイリスタL4n-3~L4nのゲート電位はゲートGと同じ0.2Vである。したがって、各々の発光サイリスタLの閾値電圧は1.7Vであり、点灯信号ラインΦW1~ΦW4から1.7V以上の電圧が供給されれば点灯可能である。よって、シフトサイリスタTがオン状態の時に、点灯信号ラインΦW1~ΦW4に点灯信号を供給することにより、4個の発光サイリスタL4n-3~L4nの全ての組み合わせを選択的に発光させることが可能である。すなわち、発光サイリスタL4n-3~L4nは、対応するシフトサイリスタTによって選択され、発光可能となる。この時、シフトサイリスタTの隣のシフトサイリスタTn+1のゲートGn+1の電位は1.7Vであり、ゲートGn+1と共通にゲート接続している発光サイリスタL4n+1~L4n+4のそれぞれの閾値は3.2Vとなる。
点灯信号ラインΦW1~ΦW4から供給される点灯信号が5Vであるため、発光サイリスタL4n+1~L4n+4も、発光サイリスタL4n-3~L4nの点灯パターンと同じ点灯パターンで点灯しそうである。しかし、発光サイリスタL4n-3~L4nの方が閾値vが低いため、点灯信号が供給された場合に発光サイリスタL4n+1~L4n+4よりも早くオンになる。発光サイリスタL4n-3~L4nが一旦オンになると、接続されている点灯信号ラインΦW1~ΦW4が約1.5V(拡散電位)に引き込まれ、発光サイリスタL4n+1~L4n+4の閾値電圧よりも低くなる。そのため、発光サイリスタL4n+1~L4n+4をオンにすることができない。このように1つのシフトサイリスタTに複数の発光サイリスタLを接続することで、複数個の発光サイリスタLを同時に点灯することができる。
図9に駆動信号波形の例を示す。VGKには常に5Vが供給される。奇数番目のシフトサイリスタ用のクロック信号Φ1、偶数番目のシフトサイリスタ用のクロック信号Φ2が同じ周期Tcにて印加され、スタート用の信号Φsは5Vが供給されている。しかし、クロック信号Φ1が最初に5Vになる少し前にゲートラインに電位差をつけるために0Vに落とされる。これにより、最初のシフトサイリスタのゲートが5Vから1.7Vに引き込まれ、閾値電圧が3.2Vになって、クロック信号Φ1でオンできる状態になる。クロック信号Φ1に5Vが印加され、最初のシフトサイリスタTがオン状態に遷移してから少し遅れて信号Φsに5Vが供給され、以降、信号Φsには5Vが供給され続ける。クロック信号Φ1、Φ2は、互いのオン状態(ここでは5V)が重なる重なり時間Tovを持ち、略相補的な関係になるように構成される。発光サイリスタ点灯用信号ΦW1~ΦW4は、クロック信号Φ1、Φ2の周期の半分の周期で送信され、対応するシフトサイリスタTがオン状態の時に5Vが印加されると点灯する。例えば、時刻aでは同一のシフトサイリスタTに接続されている4つの発光サイリスタLが全て点灯している状態であり、時刻bでは3つの発光サイリスタLが同時点灯している。また、時刻cでは全ての発光サイリスタLは消灯状態であり、時刻dでは2つの発光サイリスタLが同時点灯している。時刻eでは点灯する発光サイリスタLは1つである。
本実施形態では、1つのシフトサイリスタTに接続する発光サイリスタLの数を4つとしているが、これに限らず用途に応じて4つより少なくても多くてもよい。なお、上述の回路では、各サイリスタのカソードを共通とする回路について説明したが、アノードを共通とする回路でも適宜極性を反転することで適用可能である。
本実施形態の発光素子アレイによれば、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することができる。この結果、高コントラストの発光素子アレイを提供することができる。
(第2の実施形態)
第2の実施形態に係る発光素子を含む発光素子アレイの構成について、図5を用いて説明する。図5(a)は本実施形態の発光素子アレイの構成の一部を模式的に示す平面図、図5(b)は図5(a)の5B-5B断面図である。なお、本実施形態では、図5において、第1の実施形態の同様の構成には第1の実施形態と同じ参照番号を付し、詳細な説明を省略する。
本実施形態では、積層構造930を構成する半導体層の少なくとも一層に電流狭窄構造を設けることで、電流集中領域を形成する。具体的には、積層構造930の一部にイオン注入を用いて所望の領域を高抵抗化する方法を用いる。本実施形態では、シフトサイリスタTにおいて、高抵抗領域928に囲まれている第1の領域を積層構造930の積層方向(Z方向)に投影した領域Cが、金属電極(上部電極)920を前記積層方向に投影した領域D内に含まれるように構成する。本実施形態では、イオン注入によって高抵抗化された高抵抗領域(第2の領域)928で囲まれた部分が、電流集中領域となる。なお、本実施形態において「高抵抗領域」は、例えば、第1の領域等のイオン非注入領域の抵抗の100,000倍以上の抵抗を有する領域を言う。
図5(b)に示すように、基板900からp型AlGaAs層912までは、第1の実施形態と同じ構成である。しかし、本実施形態では、p型AlGaAs層912の上にp型GaP層914が配置されておらず、電流拡散層915としてのp型AlGaAs層が配置されている。
電流拡散層915は、p型AlGaAs層912よりも不純物濃度が高く、抵抗が低くなるように構成されている。電流拡散層915は、面内方向に均一に電流を拡散できることが望ましい。この電流拡散層915の上に、金属電極920を、発光サイリスタL及びシフトサイリスタTのそれぞれに形成する。
また、積層構造930内には、イオン注入により高抵抗領域928が形成されている。本実施形態では、注入するイオンとしてプロトンを用いるが、イオンの種類はこれに限らず、酸素イオン又はホウ素イオン等を用いることができる。
高抵抗領域928は、5B-5B断面図において、高抵抗領域928を真上から投影した領域が、シフトサイリスタTの上部電極920としてのメタル層を真上から投影した領域Bの周辺と全てと接する又は重なるように形成されている。このとき、Z方向において電流拡散層915の下(基板900)側の領域は、高抵抗化されていない領域(第1の領域)を含むようにする。すなわち、平面視にて、第1の領域の周囲に高抵抗領域928を配置する。このような構成にすることにより、電流拡散層915の下に配置されており、高抵抗領域928で囲まれている第1の領域をZ方向に投影した領域Cが、上部電極920としての金属層をZ方向に投影した領域D内に含まれる。
発光サイリスタL及びシフトサイリスタTにおいて、上部電極920と裏面電極926との間を流れる電流は、この高抵抗領域928以外の領域を流れる。そのため、シフトサイリスタTでは、高抵抗領域928に囲まれた領域が、電流が集中する電流集中領域となる。シフトサイリスタTからは、電流集中領域から発光する恐れがあるが、本実施形態では、領域Cが領域Dに含まれるように高抵抗領域928を形成しているため、電流集中領域は上部電極920の下部に配置されることになる。そのため、第1の実施形態と同様に、シフトサイリスタTで発生した光は上部電極920に遮蔽される。本実施形態では、領域Cを領域Dに完全に含まれるように形成しているため、シフトサイリスタTからの発光を従来よりも低減することができる。
本実施形態の発光素子アレイによれば、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することができる。この結果、高コントラストの発光素子アレイを提供することができる。
(第3の実施形態)
第3の実施形態に係る発光素子を含む発光素子アレイの構成について、図12を用いて説明する。図12(a)は本実施形態の発光素子アレイの構成の一部を模式的に示す平面図、図12(b)は図12(a)の12B-12B断面図である。なお、本実施形態では、図12において、第1の実施形態の同様の構成には第1の実施形態と同じ参照番号を付し、詳細な説明を省略する。
本実施形態は、シフトサイリスタTにおいて積層構造930の上に第1の金属電極921が直接形成されている点で、第1の実施形態と異なる。すなわち、本実施形態では、積層構造930上に、第4の半導体層912と接している第1の金属電極921を有している。本実施形態では、半導体積層構造938は積層構造930である。
本実施形態では、シフトサイリスタTにて、第4の半導体層912と第1の金属電極921とがオーミック接触していることが好ましい。これにより、シフトサイリスタTの駆動電圧を小さくすることができる。
例えば、シフトサイリスタTにおいて、p型AlGaAs層912上にCrとAuをこの順に真空蒸着して電極を形成すると、電極とp型AlGaAs層912との間にショットキーダイオードが形成される。この場合は、ショットキーダイオードの電圧降下分だけシフトサイリスタTの駆動電圧が上昇してしまう。しかしながら、シフトサイリスタTにおいて、p型AlGaAs層912上にAuZnを真空蒸着して電極を形成すれば、電極とp型AlGaAs層912との間がオーミック接触となるため、上述のような駆動電圧の上昇を抑制することができる。なお、n型ITO層との間でオーミック接触させる観点から、第2の金属電極920としてはCrを用いることが好ましい。第2の金属電極920の、n型ITO層918と接触する面以外の部分はAuによって形成してもよい。
このように、第1の金属電極921は、p型AlGaAs層912と接触した際にオーミック接触となる金属材料を用いることが好ましい。本実施形態において第1の金属電極921と第2の金属電極920はそれぞれ異なる材料層と接触するため、2つの金属電極を互いに異なる金属で形成することで、それぞれオーミック接触とすることが好ましい。
本実施形態は、第1の実施形態と比較して、n型ITO層918層を省略できるため、シフトサイリスタTの駆動時の抵抗を低減でき、シフトサイリスタTの作動電圧を低下させることができる点で好ましい。
本実施形態では、シフトサイリスタTのp型AlGaAs層912と第1の金属電極921とが接している領域が、シフトサイリスタTの第1の金属電極921が形成されている領域内に含まれるように構成する。具体的には、シフトサイリスタTのp型AlGaAs層912と第1の金属電極921とが接している領域を基板900真上からZ方向に投影した領域Fが、シフトサイリスタTの第1の金属電極921をZ方向に投影した領域G内に含まれるように形成する。
本実施形態ではこのような構成にすることにより、第1の実施形態と同様に、シフトサイリスタTに電流集中領域を形成することができる。そして、電流集中領域を覆うように第1の金属電極921を形成するため、シフトサイリスタTから発せられる光を第1の金属電極921によって遮光することができる。これにより、シフトサイリスタTからの不要な発光を低減することができ、発光素子アレイのコントラストを向上させることができる。
また、シフトサイリスタTにおいて、第1の金属電極921と半導体積層構造938の最上層であるp型AlGaAs層912とが接している領域は、p型AlGaAs層912の第1の金属電極921側の面(上面)内に含まれていることが好ましい。すなわち、上述の領域Fが、シフトサイリスタTのp型AlGaAs層912の第1の金属電極921側の面(上面)をZ方向に投影した領域H内に含まれていることが好ましい。これにより、第1の金属電極921から積層構造930に注入されたキャリアが積層構造930の側面に到達してしまうことを抑制でき、シフトサイリスタの特性の安定性を向上させることができる。
(第4の実施形態)
第4の実施形態に係る発光素子を含む発光素子アレイの構成について、図13を用いて説明する。図13(a)は本実施形態の発光素子アレイの構成の一部を模式的に示す平面図、図13(b)は図13(a)の13B-13B断面図である。なお、本実施形態では、図13において、第1の実施形態の同様の構成には第1の実施形態と同じ参照番号を付し、詳細な説明を省略する。
本実施形態は、シフトサイリスタTにおいて第5の半導体層914の上に第1の金属電極921が直接形成されている点で、第1の実施形態と異なる。すなわち、本実施形態では、半導体積層構造938上に、第5の半導体層914と接している第1の金属電極921を有している。
本実施形態においても第3の実施形態と同様に、シフトサイリスタTにて、半導体積層構造938と第1の金属電極921とがオーミック接触していること、すなわち、第5の半導体層914と第1の金属電極921とがオーミック接触していることが好ましい。これにより、シフトサイリスタTの駆動電圧を小さくすることができる。
本実施形態では、シフトサイリスタTの第1の金属電極921と第5の半導体層914とが接している領域が、シフトサイリスタTの第1の金属電極921が形成されている領域内に含まれるように構成する。具体的には、シフトサイリスタTの第1の金属電極921と第5の半導体層914とが接している領域を基板900真上からZ方向に投影した領域Iが、シフトサイリスタTの第1の金属電極921をZ方向に投影した領域J内に含まれるように形成する。また、シフトサイリスタTにおいて、第1の金属電極921と半導体積層構造938とが接している領域は、半導体積層構造938の最上層の第1の金属電極921側の面内に含まれていることが好ましい。
本実施形態ではこのような構成にすることにより、第1の実施形態と同様に、シフトサイリスタTに電流集中領域を形成することができる。そして、電流集中領域を覆うように第1の金属電極921を形成するため、シフトサイリスタTから発せられる光を第1の金属電極921によって遮光することができる。これにより、シフトサイリスタTからの不要な発光を低減することができ、発光素子アレイのコントラストを向上させることができる。
また、シフトサイリスタTにおいて、第5の半導体層914とp型AlGaAs層912とが接している領域は、p型AlGaAs層912の第1の金属電極921側の面(上面)内に含まれていることが好ましい。また、上述の領域Iが、シフトサイリスタTのp型AlGaAs層912の第1の金属電極921側の面(上面)をZ方向に投影した領域K内に含まれていることが好ましい。これにより、第5の半導体層914から積層構造930に注入されたキャリアが積層構造930の側面に到達してしまうことを抑制でき、シフトサイリスタの特性の安定性を向上させることができる。
(第5の実施形態)
第5の実施形態では、第1の実施形態に係る発光素子アレイを用いた露光ヘッド106について、図2を参照して説明する。
本実施形態の露光ヘッドは、感光体ドラム102に露光を行い、感光体ドラムに静電潜像を形成する際に好適に用いることができる。しかしながら露光ヘッド106の用途は特に限定はされず、例えばラインスキャナの光源として用いることもできる。
露光ヘッド106は、複数の発光素子アレイを含む発光素子群201と、発光素子群201を実装するプリント基板202、ロッドレンズアレイ203と、を有する。また、露光ヘッド106は、ロッドレンズアレイ203とプリント基板202とを支持するハウジング(支持部材)204を有する。
発光素子群201に含まれる複数の発光素子アレイは、第一の実施形態の発光素子アレイである。ロッドレンズアレイ203は、発光素子群201からの光を集光する光学系である。
本実施形態の露光ヘッド106は、発光素子群201からの光をロッドレンズアレイ203で集光する。ロッドレンズアレイ203で集光した光は、感光体ドラム102に照射される。
図2(a)、2(b)に、感光体ドラム102及び露光ヘッド106の配置と、露光ヘッドからの光が感光体ドラム102の表面に結像されている様子を示す。露光ヘッド106は、感光体ドラム102と対向するように配置されている。露光ヘッド106及び感光体ドラム102のそれぞれは、不図示の取り付け部材によって画像形成装置に取り付けられて使用される。
露光ヘッド106は、工場内にて単体で組み立て調整作業され、画像形成装置に取り付けた場合に光の集光位置が適切な位置になるように、各スポットのピント調整、光量調整が行われることが好ましい。ここで、感光体ドラム102とロッドレンズアレイ203間の距離、ロッドレンズアレイ203と発光素子群201間の距離は、所定の間隔となるように配置される。これにより、露光ヘッド106からの光が感光体ドラム102上に結像される。このため、ピント調整時においては、ロッドレンズアレイ203と発光素子群201との距離が所望の値となるように、ロッドレンズアレイ203の取り付け位置の調整が行われる。また、光量調整時においては、各発光素子を順次発光させていき、ロッドレンズアレイ203を介して集光させた光が、所定光量になるように各発光素子の駆動電流が調整される。
本実施形態は、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することができる発光素子アレイを露光ヘッドの光源として用いる。これにより、従来よりもコントラストの高い露光ヘッドを得ることができる。
(第6の実施形態)
第6の実施形態では、第1の実施形態に係る発光素子アレイを用いた露光ヘッドを用いた画像形成装置について、図3を参照して説明する。図3は、本実施形態の画像形成装置の構成を説明する模式図である。
本実施形態の画像形成装置は、電子写真方式の画像形成装置であり、スキャナ部100、作像部103、定着部104、給紙/搬送部105、及び、これらを制御する不図示の制御部を有する。
スキャナ部100は、読み取りたい原稿に対して照明を当てて、原稿の画像を光学的に読み取る。スキャナ部100で読み取った画像を電気信号に変換することにより、画像データが作成される。
作像部103は、電子写真プロセスを用いて現像を行う現像ユニットを複数有し、各現像ユニットは、感光体ドラム102、露光ヘッド106、帯電器107、及び現像器108を有する。現像ユニットは、トナー像の現像に用いる構成を収めたプロセスカートリッジであってもよい。この場合、プロセスカートリッジは、画像形成装置本体に対して着脱可能であることが好ましい。
感光体ドラム102は、静電潜像が形成される像担持体である。感光体ドラム102は、回転駆動され、帯電器107によって帯電する。
露光ヘッド106は、第3の実施形態の露光ヘッドであり、画像データに応じた光を感光体ドラム102に照射し、感光体ドラム102に静電潜像を形成する。具体的には、露光ヘッド106は、配列された発光素子アレイ201のチップ面から発生させた光を、ロッドレンズアレイ203によって感光体ドラム102に集光し、画像データに応じた静電潜像を感光体ドラム102に形成する。
現像器108は、感光体ドラム102に形成された静電潜像に対してトナー(現像剤)を供給して現像する。トナーは、収納部に収納されている。トナーを収納する収納部は、現像ユニットに含まれていることが好ましい。現像されたトナー像(現像剤像)は、転写ベルト111上に搬送された紙等の記録媒体上に転写される。
本実施形態の画像形成装置は、このような一連の電子写真プロセスを用いて現像を行う現像ユニット(現像ステーション)を4つ有し、各現像ユニットからトナー像を転写することにより、所望の画像を形成する。4つの現像ユニットは、それぞれ異なる色のトナーを有しており、シアンでの作像開始から所定時間経過後に、マゼンタ、イエロー、ブラックの作像動作を順次実行していく。
給紙/搬送部105は、本体内給紙ユニット109a、109b、外部給紙ユニット109c、及び手差し給紙ユニット109dのうち、予め指示された給紙ユニットから紙を給紙し、給紙された紙はレジローラ110まで搬送される。
レジローラ110は、前述した作像部103において形成されたトナー像が紙上に転写されるように、転写ベルト111上に紙を搬送する。
光学センサ113が、転写ベルト111のトナー像が転写される面と対向するように配置されており、各現像ユニット間の色ズレ量を導出するため、転写ベルト111上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、不図示の画像コントローラ部に送られ、各色の画像位置の補正に用いる。この制御によって、紙上に、色ずれのないフルカラーのトナー像を転写することができる。
定着部104は、複数のローラと、ハロゲンヒータ等の熱源とを内蔵し、転写ベルト111上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着し、排紙ローラ112にて画像形成装置の外部に排紙する。
不図示の画像形成制御部は、画像形成装置を含む複合機(MFP)全体を制御するMFP制御部と接続されており、MFP制御部からの指示に応じて制御を実行する。また、画像形成制御部は、上述のスキャナ部100、作像部103、定着部104、及び給紙/搬送部105の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。
上述の実施形態の発光素子アレイを露光ヘッドとして用いて画像形成を行う場合、露光ヘッドにおける発光素子列の長さは、感光体ドラム上における画像領域幅に応じて決まり、発光素子間隔(発光点の密度)は解像度に応じて決まる。例えば、1200dpiの解像度で画像形成を行う場合は、素子分離溝924によってメサ構造922に分離されている複数の発光素子のうち、隣り合う発光素子中心間の間隔は約21.16μmとなるように配列する。
このような、露光ヘッドを用いた画像形成装置では、レーザビームをポリゴンモータで偏向走査するレーザ走査方式の画像形成装置と比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
本実施形態の画像形成装置は、発光素子としての発光サイリスタ以外からの発光を従来よりも低減することができる発光素子アレイを有する露光ヘッドを用いる。これにより、従来よりもコントラストの高い露光ヘッドを用いて、高品質な画像を形成する画像形成装置を得ることができる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、第5の実施形態及び第6の実施形態では、発光素子アレイとして第1の実施形態の発光素子アレイを用いたが、第2~4の実施形態の発光素子アレイを用いたり、異なる発光素子アレイを組み合わせて用いたりしてもよい。

Claims (12)

  1. 基板上に、シフトサイリスタと、前記シフトサイリスタにより選択され発光可能となる発光サイリスタと、を有し、
    前記シフトサイリスタおよび前記発光サイリスタが、前記基板側から、第1の導電型の第1の半導体層と、前記第1の導電型と異なる第2の導電型の第2の半導体層と、前記第1の導電型の第3の半導体層と、前記第2の導電型の第4の半導体層と、をこの順に有する共通の半導体積層構造を有する発光素子であって、
    前記シフトサイリスタは、前記半導体積層構造上に、前記半導体積層構造と接している電流拡散層と、第1の金属電極と、をこの順に有するか、または、前記半導体積層構造と接している第1の金属電極を有し、
    前記シフトサイリスタにて、前記電流拡散層または前記第1の金属電極と前記半導体積層構造とが接している領域を前記半導体積層構造の積層方向に投影した領域は、前記第1の金属電極を前記積層方向に投影した領域内に含まれ、
    前記発光サイリスタは、平面視にて、光取出し領域と、電流供給領域と、を有し、
    前記光取出し領域にて、前記発光サイリスタは、前記第4の半導体層上に前記第2の導電型の第5の半導体層と、前記第1の導電型の透明電極層と、をこの順に有し、
    前記電流供給領域にて、前記発光サイリスタは、前記第4の半導体層上に前記透明電極層と、層間絶縁層と、第2の金属電極と、をこの順に有するか、または、前記透明電極層と、第2の金属電極と、をこの順に有することを特徴とする発光素子。
  2. 前記シフトサイリスタにて、前記電流拡散層または前記第1の金属電極と前記半導体積層構造とが接している領域は、前記半導体積層構造の最上層の前記第1の金属電極側の面内に含まれていることを特徴とする請求項1に記載の発光素子。
  3. 前記第5の半導体層と前記透明電極層とがトンネル接合を形成していることを特徴とする請求項1または2に記載の発光素子。
  4. 前記第5の半導体層は、不純物濃度が高い高濃度領域を、前記透明電極層と接している面側に有し、
    前記高濃度領域における不純物濃度が、1.5×1019cm-3以上2×1020cm-3以下であることを特徴とする請求項1または2に記載の発光素子。
  5. 前記シフトサイリスタにて、前記半導体積層構造と前記第1の金属電極とがオーミック接触していることを特徴とする請求項1乃至請求項4のいずれか一項に記載の発光素子。
  6. 前記第1の金属電極と前記第2の金属電極とが、互いに異なる金属によって形成されていることを特徴とする請求項1乃至請求項5のいずれか一項に記載の発光素子。
  7. 前記第1の半導体層、前記第2の半導体層、前記第3の半導体層、および、前記第4の半導体層が、GaAs系材料またはAlGaAs系材料を含有することを特徴とする請求項1乃至請求項6のいずれか一項に記載の発光素子。
  8. 前記第1の導電型はn型であり、前記第2の導電型はp型であることを特徴とする請求項1乃至請求項7のいずれか一項に記載の発光素子。
  9. 前記基板は、n型の半導体基板であることを特徴とする請求項8に記載の発光素子。
  10. 請求項1乃至請求項9のいずれか一項に記載の発光素子を複数有し、
    前記複数の発光素子のそれぞれが有する発光サイリスタが一次元的に配列されている発光素子アレイ。
  11. 請求項10に記載の発光素子アレイと、
    前記発光素子アレイからの光を集光する光学系と、を有することを特徴とする露光ヘッド。
  12. 像担持体と、
    前記像担持体の表面を帯電する帯電手段と、
    前記帯電手段によって帯電された前記像担持体の表面を露光し、前記像担持体の表面に静電潜像を形成する露光ヘッドと、
    前記露光ヘッドによって形成された前記静電潜像を現像する現像手段と、
    前記現像手段によって現像された画像を記録媒体に転写する転写手段と、を有する画像形成装置であって、
    前記露光ヘッドが請求項10に記載の発光素子アレイを有することを特徴とする画像形成装置。
JP2017143688A 2016-08-29 2017-07-25 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 Active JP7171172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/688,593 US10644198B2 (en) 2016-08-29 2017-08-28 Light-emitting element, light-emitting element array, exposure head, and image formation apparatus

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016167342 2016-08-29
JP2016167342 2016-08-29
JP2016237689 2016-12-07
JP2016237689 2016-12-07
JP2016254359 2016-12-27
JP2016254359 2016-12-27

Publications (2)

Publication Number Publication Date
JP2018107420A JP2018107420A (ja) 2018-07-05
JP7171172B2 true JP7171172B2 (ja) 2022-11-15

Family

ID=62785867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017143688A Active JP7171172B2 (ja) 2016-08-29 2017-07-25 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置

Country Status (1)

Country Link
JP (1) JP7171172B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020120018A (ja) * 2019-01-25 2020-08-06 富士ゼロックス株式会社 発光装置、光学装置、光計測装置及び画像形成装置
JP7232086B2 (ja) * 2019-03-12 2023-03-02 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP7245101B2 (ja) 2019-04-02 2023-03-23 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP2020170765A (ja) * 2019-04-02 2020-10-15 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置
JP7432844B2 (ja) * 2021-12-17 2024-02-19 日亜化学工業株式会社 窒化物半導体発光素子

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103711A (ja) 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体発光素子
JP2004179368A (ja) 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ
US20040262593A1 (en) 2003-06-24 2004-12-30 University Of Connecticut Heterojunction thyristor-based amplifier
JP2005235802A (ja) 2004-02-17 2005-09-02 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハの製造方法
JP2006261359A (ja) 2005-03-17 2006-09-28 Oki Data Corp 光半導体装置、ledヘッド、及びこれを用いた画像形成装置
WO2008155940A1 (ja) 2007-06-20 2008-12-24 Kyocera Corporation 発光装置およびその製造方法ならびに画像形成装置
JP2009246310A (ja) 2008-03-31 2009-10-22 Kyocera Corp 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法
JP2011023703A (ja) 2009-06-17 2011-02-03 Sumitomo Electric Ind Ltd エピタキシャル基板、発光素子、発光装置およびエピタキシャル基板の製造方法
JP2011040582A (ja) 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
JP2010050255A5 (ja) 2008-08-21 2011-08-04
JP2013042109A (ja) 2011-07-21 2013-02-28 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013051255A (ja) 2011-08-30 2013-03-14 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013214709A (ja) 2012-03-08 2013-10-17 Fuji Xerox Co Ltd 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188404A (ja) * 1992-12-18 1994-07-08 Ricoh Co Ltd 負荷抵抗集積型半導体光機能素子
JP3647968B2 (ja) * 1996-04-10 2005-05-18 日本板硝子株式会社 自己走査型発光装置
JP3763667B2 (ja) * 1998-04-23 2006-04-05 株式会社東芝 半導体発光素子
JP5181924B2 (ja) * 2008-08-21 2013-04-10 ソニー株式会社 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103711A (ja) 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体発光素子
JP2004179368A (ja) 2002-11-27 2004-06-24 Nippon Sheet Glass Co Ltd 発光サイリスタおよび発光素子アレイチップ
US20040262593A1 (en) 2003-06-24 2004-12-30 University Of Connecticut Heterojunction thyristor-based amplifier
JP2005235802A (ja) 2004-02-17 2005-09-02 Hitachi Cable Ltd 半導体発光素子用エピタキシャルウェハの製造方法
JP2006261359A (ja) 2005-03-17 2006-09-28 Oki Data Corp 光半導体装置、ledヘッド、及びこれを用いた画像形成装置
WO2008155940A1 (ja) 2007-06-20 2008-12-24 Kyocera Corporation 発光装置およびその製造方法ならびに画像形成装置
JP2009246310A (ja) 2008-03-31 2009-10-22 Kyocera Corp 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法
JP2010050255A5 (ja) 2008-08-21 2011-08-04
JP2011023703A (ja) 2009-06-17 2011-02-03 Sumitomo Electric Ind Ltd エピタキシャル基板、発光素子、発光装置およびエピタキシャル基板の製造方法
JP2011040582A (ja) 2009-08-11 2011-02-24 Fuji Xerox Co Ltd 発光素子およびその製造方法
JP2013042109A (ja) 2011-07-21 2013-02-28 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013051255A (ja) 2011-08-30 2013-03-14 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013214709A (ja) 2012-03-08 2013-10-17 Fuji Xerox Co Ltd 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置

Also Published As

Publication number Publication date
JP2018107420A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
US10644198B2 (en) Light-emitting element, light-emitting element array, exposure head, and image formation apparatus
JP7171172B2 (ja) 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置
US10374002B2 (en) Layered structure including thyristor and light-emitting element, light-emitting component, light-emitting device, and image forming apparatus
JP6210120B2 (ja) 発光部品、プリントヘッド及び画像形成装置
US9059362B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
US20130049027A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP6332535B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置
US20210305771A1 (en) Light-emitting component
US8692264B2 (en) Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
JP5327376B2 (ja) 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
US11275322B2 (en) Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus
JP4068172B2 (ja) 面発光サイリスタおよび自己走査型発光装置
US11009804B2 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
US20110063400A1 (en) Light-emitting chip, print head and image forming apparatus
US20200319573A1 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
JP2013065593A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP7245101B2 (ja) 半導体発光装置、露光ヘッド及び画像形成装置
US10698334B2 (en) Light emitting element array having a plurality of light emitting thyristors in island structures, exposing head using the same, and image forming apparatus using the same
US20190168515A1 (en) Light-emitting element array, and light exposure head and image forming apparatus using the same
JP7059547B2 (ja) 積層構造体、発光部品、プリントヘッド及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R151 Written notification of patent or utility model registration

Ref document number: 7171172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151